JP2021093492A - Manufacturing method of print circuit board - Google Patents

Manufacturing method of print circuit board Download PDF

Info

Publication number
JP2021093492A
JP2021093492A JP2019224645A JP2019224645A JP2021093492A JP 2021093492 A JP2021093492 A JP 2021093492A JP 2019224645 A JP2019224645 A JP 2019224645A JP 2019224645 A JP2019224645 A JP 2019224645A JP 2021093492 A JP2021093492 A JP 2021093492A
Authority
JP
Japan
Prior art keywords
cavity
processing
blasting
manufacturing
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019224645A
Other languages
Japanese (ja)
Other versions
JP7405591B2 (en
Inventor
翔太 唐澤
Shota Karasawa
翔太 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Seisakusho KK
Original Assignee
Shinko Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Seisakusho KK filed Critical Shinko Seisakusho KK
Priority to JP2019224645A priority Critical patent/JP7405591B2/en
Publication of JP2021093492A publication Critical patent/JP2021093492A/en
Application granted granted Critical
Publication of JP7405591B2 publication Critical patent/JP7405591B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To provide a manufacturing method of a print circuit board, which suppresses inclination caused in a cavity inner wall and reduces processing time for forming its cavity in the print circuit board that forms the cavity by blast processing.SOLUTION: In a manufacturing method of a print circuit board, when providing a cavity of a preset XYZ dimension to an insulation layer exposed on a front surface of a substrate material in which a predetermined wiring is formed, pre-processing for forming a temporal cavity having size included in the cavity at a position of the cavity by laser processing or router processing is performed, and the cavity is formed by performing the processing to the XYZ dimension by blast processing after that.SELECTED DRAWING: Figure 1

Description

本発明はプリント配線板製造方法におけるキャビティ構造形成に関するものである。 The present invention relates to the formation of a cavity structure in a method for manufacturing a printed wiring board.

キャビティと称される凹部が形成され、そのキャビティの中に半導体素子を搭載するプリント配線板が増加している。
このキャビティをプリント配線板に形成する場合、レーザー加工やルーター加工またはブラスト加工による単一工法によって形成するのが一般的である。
例えば特許文献1では、1穴ずつビアを形成するレーザー加工は生産性に問題があるため、サンドブラスト加工によりビアを形成することが記載されている。
A recess called a cavity is formed, and the number of printed wiring boards on which a semiconductor element is mounted is increasing in the cavity.
When this cavity is formed on a printed wiring board, it is generally formed by a single method of laser processing, router processing, or blasting.
For example, in Patent Document 1, since laser processing for forming vias one by one has a problem in productivity, it is described that vias are formed by sandblasting.

近年、プリント配線板の微細化、低背化が要求されキャビティに半導体素子を実装する場合、キャビティ部分の面積が広い仕様やキャビティ深さが深い仕様のプリント配線板が要求される。特にキャビティ深さが深い仕様の加工についてはサンドブラスト加工であっても加工時間が長くなる問題を抱えている。また、加工時間が長いため加工精度にバラツキが生じ、仕上り寸法の不具合等の問題も発生している。 In recent years, miniaturization and low profile of printed wiring boards are required, and when a semiconductor element is mounted in a cavity, a printed wiring board having a large cavity area or a deep cavity depth is required. In particular, when machining with a deep cavity depth, there is a problem that the machining time becomes long even in sandblasting. In addition, since the processing time is long, the processing accuracy varies, and problems such as defects in finished dimensions occur.

特許文献2では、レーザー加工後にウェットブラスト処理あるいはサンドブラスト処理を行うことで、異なるテーパ角を有する内壁部で構成されたビアを形成して、ビアと上部導体層との接続信頼性を向上させることが記載されている。 In Patent Document 2, by performing wet blasting or sandblasting after laser processing, vias composed of inner wall portions having different taper angles are formed to improve the connection reliability between the vias and the upper conductor layer. Is described.

特開2004−063726号Japanese Unexamined Patent Publication No. 2004-063726 特開2009−200356号JP-A-2009-200356

本発明は、ブラスト加工によりキャビティを形成するプリント配線板において、キャビティ内壁に生じる傾きを抑制し、そのキャビティを形成する加工時間を短縮するプリント配線板の製造方法を提供することを目的とする。 An object of the present invention is to provide a method for manufacturing a printed wiring board in which a cavity is formed by blasting, in which an inclination generated on an inner wall of the cavity is suppressed and a processing time for forming the cavity is shortened.

本発明の第1の発明は、所定の配線を形成した基板材料の表面に露出した絶縁層に、予め決められたXYZ寸法のキャビティを設ける際に、前記キャビティに内包される大きさの仮キャビティを、レーザー加工またはルーター加工により前記キャビティの位置に形成する先加工を行い、その後ブラスト加工によって前記XYZ寸法に加工して前記キャビティを形成することを特徴とするプリント配線板の製造方法である。 According to the first aspect of the present invention, when a cavity having a predetermined XYZ size is provided in an insulating layer exposed on the surface of a substrate material on which a predetermined wiring is formed, a temporary cavity having a size included in the cavity is provided. Is a method for manufacturing a printed wiring board, characterized in that the cavity is formed at the position of the cavity by laser processing or router processing, and then processed to the XYZ dimensions by blasting.

本発明の第2の発明は、第1の発明における先加工による前記仮キャビティの淵底部が、前記仮キャビティの中央底部より深く加工されることを特徴とするプリント配線板の製造方法である。 A second invention of the present invention is a method for manufacturing a printed wiring board, characterized in that the edge bottom portion of the temporary cavity by preprocessing in the first invention is processed deeper than the central bottom portion of the temporary cavity.

本発明の第3の発明は、銅層に所定の配線が形成された基板材料の準備工程と、前記基板材料の表面に露出した絶縁層を、所定のキャビティに内包されるXYZ寸法の仮キャビティに、レーザー加工またはルーター加工により加工する先加工工程と、前記基板材料の表面に、前記キャビティを形成する部分が開口したブラスト用レジストマスクを形成する工程と、前記レジストマスクの開口部から露出した前記絶縁層をブラスト加工により所定のXYZ寸法の前記キャビティを形成する工程と、前記ブラスト用レジストマスクを除去する工程を含むことを特徴とするプリント配線板の製造方法である。 A third aspect of the present invention is a step of preparing a substrate material in which a predetermined wiring is formed on a copper layer, and an XYZ-sized temporary cavity in which an insulating layer exposed on the surface of the substrate material is contained in a predetermined cavity. In addition, a pre-processing step of processing by laser processing or router processing, a step of forming a resist mask for blast having a portion forming the cavity open on the surface of the substrate material, and a step of being exposed from the opening of the resist mask. A method for manufacturing a printed wiring board, which comprises a step of forming the cavity having a predetermined XYZ size by blasting the insulating layer and a step of removing the resist mask for blasting.

本発明の第4の発明は、第3の発明における先加工により形成する前記仮キャビティの底部が、中央部より深く加工された淵底部を有することを特徴とするプリント配線板の製造方法である。 A fourth invention of the present invention is a method for manufacturing a printed wiring board, characterized in that the bottom portion of the temporary cavity formed by preprocessing in the third invention has a pool bottom portion processed deeper than the central portion. ..

本発明によりブラスト加工による単一工法によりキャビティを形成するよりも加工時間が短縮でき、ブラスト加工により形成されたキャビティ内壁に生じる傾きが小さい加工精度に優れたプリント配線板を容易に得ることが可能である。 According to the present invention, the machining time can be shortened as compared with the case of forming a cavity by a single method of blasting, and it is possible to easily obtain a printed wiring board having a small inclination generated on the inner wall of the cavity formed by blasting and having excellent machining accuracy. Is.

本発明に係る製造方法の工程フローを示す図で、(1)は基板の準備工程、(2)はレジストマスク形成工程、(3)は銅層エッチング工程、(4)先加工工程(レーザー加工又はルーター加工による仮キャビティの形成)、(5)はブラスト加工用レジストマスク形成工程、(6)はキャビティ形成工程(ブラスト加工)である。It is a figure which shows the process flow of the manufacturing method which concerns on this invention, (1) is a substrate preparation process, (2) is a resist mask forming process, (3) is a copper layer etching process, (4) preprocessing process (laser processing). Alternatively, a temporary cavity is formed by router processing), (5) is a resist mask forming step for blasting, and (6) is a cavity forming step (blasting).

先ず、本発明の製造方法の概略を述べ、次に、図1を用いて本発明の製造方法の具体的な流れを説明する。
本発明では絶縁層と銅層を備えた3層基板等の表面銅層にレジスト層を形成し、キャビティを形成する位置に開口部を備えたレジストマスクを形成する。この開口部は、キャビティとして必要な開口の大きさを「XY寸法」とした場合に、そのXY寸法より大きく、且つ表面銅層から形成する配線に接触しない大きさで形成されている。
なお、「XY寸法」とは、図1に示す図1の座標系「xyz系」において、基板Aの表面を「xy面」とした場合のキャビティの開口の大きさで、一般に開口は四角形(正方形、長方形など)の形状に設けられている。
First, the outline of the production method of the present invention will be described, and then, a specific flow of the production method of the present invention will be described with reference to FIG.
In the present invention, a resist layer is formed on a surface copper layer such as a three-layer substrate having an insulating layer and a copper layer, and a resist mask having an opening is formed at a position where a cavity is formed. This opening is formed to be larger than the XY dimension and not in contact with the wiring formed from the surface copper layer when the size of the opening required for the cavity is set to the "XY dimension".
The "XY dimension" is the size of the opening of the cavity when the surface of the substrate A is the "xy surface" in the coordinate system "xyz system" of FIG. 1 shown in FIG. It is provided in the shape of a square, rectangle, etc.).

次にレジストマスクの開口部から露出した銅層をエッチング加工により除去する。
そして、レジストマスクを除去する。ここでレジストマスクを除去しない場合は、次工程のレーザー加工あるいはルーター加工を行った後に除去してもよい。
Next, the copper layer exposed from the opening of the resist mask is removed by etching.
Then, the resist mask is removed. If the resist mask is not removed here, it may be removed after performing laser processing or router processing in the next step.

次にエッチング加工によって露出した絶縁層をレーザー加工あるいはルーター加工により、キャビティとして必要なXYZ寸法(キャビティの深さ方向をzとし、その大きさを「Z寸法」とする)より小さな寸法、即ち所定のキャビティに内包される大きさの「仮キャビティ」に加工する。この時のXY寸法は片側約0.005〜1mm小さく加工する。Z寸法は、仮キャビティの底部全体は必要な深さの40〜70%程度まで加工し、その淵底部は70〜100%程度まで加工する。これで仮キャビティの淵底部が中央部の底部より深く加工された状態になる。 Next, the insulating layer exposed by etching is laser-processed or router-processed to have a dimension smaller than the XYZ dimension required as a cavity (the depth direction of the cavity is z and the size is "Z dimension"), that is, a predetermined dimension. It is processed into a "temporary cavity" of the size contained in the cavity. At this time, the XY dimension is processed to be about 0.005 to 1 mm smaller on one side. The Z dimension is such that the entire bottom of the temporary cavity is machined to about 40 to 70% of the required depth, and the bottom of the edge is machined to about 70 to 100%. This makes the bottom of the temporary cavity deeper than the bottom of the center.

次にキャビティとして必要なXY寸法の開口部を有するレジストマスクを形成する。厚いレジスト層からこのレジストマスクを形成する場合や使用する砥粒径によって、必要なXY寸法に対し片側5〜40μm程度広い開口部を形成することが好ましい。 Next, a resist mask having an opening having an XY dimension required as a cavity is formed. When this resist mask is formed from a thick resist layer or depending on the abrasive particle size used, it is preferable to form an opening wide by about 5 to 40 μm on one side with respect to the required XY size.

次にブラスト加工により所定の大きさのキャビティを形成し、レジストマスクを除去する。 Next, a cavity having a predetermined size is formed by blasting, and the resist mask is removed.

このような工程を経ることで、ブラスト加工のみの単一工法によりキャビティを形成するよりも加工時間が短縮され、加工によりキャビティ内壁に生じる傾きも小さくしたプリント配線板が得られる。 By going through such a process, it is possible to obtain a printed wiring board in which the processing time is shortened as compared with the case where the cavity is formed by the single method of blasting only, and the inclination generated on the inner wall of the cavity by the processing is also reduced.

以下に、図1の製造フロー図を用い、より詳細に説明する。
図1(1)に示す基板Aは、絶縁層10と通常、厚さの異なる絶縁層20を有し、それらの層上に表面銅層31、内層銅層32、裏面銅層33が積層される3層基板である。
Hereinafter, a more detailed description will be given with reference to the manufacturing flow chart of FIG.
The substrate A shown in FIG. 1 (1) usually has an insulating layer 10 and an insulating layer 20 having different thicknesses, and a front surface copper layer 31, an inner layer copper layer 32, and a back surface copper layer 33 are laminated on these layers. It is a three-layer substrate.

その基板Aの表面銅層31の表面に、レジスト層を形成した後にキャビティを設けるが、その開口部となるエッチング用レジストマスクを形成する。このとき開口部wは、キャビティとして必要なXY寸法より大きく、且つ表面銅層から形成する配線に接触しない大きさで開口部を形成する(図1(2)参照)。
また、裏面銅層33の表面には、全面を覆うエッチング用レジストマスク101を形成する(図1(2)参照)。
A cavity is provided on the surface of the surface copper layer 31 of the substrate A after the resist layer is formed, and an etching resist mask serving as an opening thereof is formed. Opening w 1 this time is larger than the XY dimensions required for a cavity, and forming an opening in a size not to contact the wiring formed from the surface of copper layer (see FIG. 1 (2)).
Further, on the surface of the back surface copper layer 33, an etching resist mask 101 covering the entire surface is formed (see FIG. 1 (2)).

そして、図1(3)に示すように、エッチング加工を行ってエッチング用レジストマスク100の開口部(図1(2)参照)から露出した表面銅層31を除去し、その後、両面のエッチング用レジストマスク100、101を除去する。 Then, as shown in FIG. 1 (3), an etching process is performed to remove the exposed surface copper layer 31 from the opening (see FIG. 1 (2)) of the resist mask 100 for etching, and then, for etching on both sides. The resist masks 100 and 101 are removed.

次に、図1(4)に示すように、ここでは、仮キャビティCの形成を行なう。
レーザー加工により絶縁層10へキャビティの開口部をわずかに縮小した大きさのXY寸法で、開口部全域を所定深さ(Z寸法)まで加工して底部200を形成する。その際に、淵底部は先の全域の深さより深く加工して淵底部201を形成する(図1(4)参照)。
Next, as shown in FIG. 1 (4), the temporary cavity CT is formed here.
The bottom 200 is formed by processing the entire opening to a predetermined depth (Z dimension) with an XY dimension having a size in which the opening of the cavity is slightly reduced to the insulating layer 10 by laser processing. At that time, the edge bottom portion is processed deeper than the depth of the entire area to form the edge bottom portion 201 (see FIG. 1 (4)).

次に図1(5)に示すように、表面銅層31の表面に、レジスト層を形成する。このレジスト層は厚さが厚いため、キャビティのXY寸法より大きいXY寸法の開口部を備えたブラスト用レジストマスク300を形成した。 Next, as shown in FIG. 1 (5), a resist layer is formed on the surface of the surface copper layer 31. Since this resist layer is thick, a resist mask 300 for blasting having an opening having an XY dimension larger than the XY dimension of the cavity was formed.

次に、ブラスト加工により、所定のXYZ寸法となるキャビティCを形成し、ブラスト用レジストマスク300を除去し、キャビティCを備えるプリント配線板Pが得られる(図1(6)参照)。 Next, the blasting, forming a cavity C A which is a predetermined XYZ dimensions, to remove the blasting resist mask 300, the printed wiring board P with a cavity C A is obtained (see FIG. 1 (6)).

以下に、実施例を用いて本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to examples.

図1(1)に示すガラスクロスとエポキシ樹脂からなる厚さ240μmの絶縁層10と厚さ70μmの絶縁層20を有し、厚さ30μmの表面銅層31、内層銅層32、裏面銅層33からなる3層基板を試験基板Aとして10枚準備した。 It has a 240 μm-thick insulating layer 10 and a 70 μm-thick insulating layer 20 made of the glass cloth and epoxy resin shown in FIG. 1 (1), and has a 30 μm-thick surface copper layer 31, an inner copper layer 32, and a back surface copper layer. Ten three-layer substrates made of 33 were prepared as test substrates A.

次に図1(2)に示すように、試験基板の表面銅層31の表面に厚さ20μmのレジスト層を形成し、XY寸法が3mm×40mmのキャビティを形成する開口部となるエッチング用レジストマスク100を形成した。このとき開口部wは、キャビティとして必要なXY寸法より大きく、表面銅層から形成する配線に接触しない大きさで開口部を形成した。具体的には3mm×40mmのキャビティのXY寸法に対し、3.2mm×40.2mmの開口部wを形成した。また、裏面銅層33の表面には、全面を覆うエッチング用レジストマスク101を形成した。 Next, as shown in FIG. 1 (2), a resist layer having a thickness of 20 μm is formed on the surface of the surface copper layer 31 of the test substrate, and an etching resist serving as an opening for forming a cavity having an XY dimension of 3 mm × 40 mm. The mask 100 was formed. Opening w 1 this time is larger than the XY dimension required as a cavity, an opening was formed in a size not to contact the wiring formed from the surface of copper layer. Specifically with respect to XY dimensions of the cavity of 3 mm × 40 mm, an opening was formed w 1 of 3.2 mm × 40.2 mm. Further, on the surface of the back surface copper layer 33, an etching resist mask 101 covering the entire surface was formed.

そして、図1(3)に示すように、エッチング加工を行ってエッチング用レジストマスク100の開口部から露出した表面銅層31を除去し、その後、両面のエッチング用レジストマスク100、101を除去した。 Then, as shown in FIG. 1 (3), an etching process was performed to remove the exposed surface copper layer 31 from the opening of the etching resist mask 100, and then the etching resist masks 100 and 101 on both sides were removed. ..

次に図1(4)に示すように、レーザー加工により絶縁層10へ2.96mm×39.96mmのXY寸法で、全体を150μmの深さまで加工して底部200を形成し、更に淵部は200μmの深さまで加工して淵底部201を形成した。 Next, as shown in FIG. 1 (4), the insulating layer 10 is machined to the insulating layer 10 with an XY dimension of 2.96 mm × 39.96 mm to a depth of 150 μm to form the bottom 200, and the edge portion is further formed. The edge bottom portion 201 was formed by processing to a depth of 200 μm.

次に図1(5)に示すように、表面銅層31の表面に厚さ100μmのレジスト層を形成した。レジスト層の厚さが厚いため片側30μm大きく設定し、XY寸法が3.06mm×40.06mmとなる開口部wを備えたブラスト用レジストマスク300を形成した。 Next, as shown in FIG. 1 (5), a resist layer having a thickness of 100 μm was formed on the surface of the surface copper layer 31. Since the resist layer is thick, it is set 30 μm larger on one side to form a resist mask 300 for blasting having an opening w 2 having an XY dimension of 3.06 mm × 40.06 mm.

次に図1(6)に示すように、ブラスト加工により、所定のXYZ寸法となるキャビティCを形成し、ブラスト用レジストマスク300を除去した。
形成したキャビティ内壁の傾きをキャビティ上面のXY寸法とキャビティ底面のXY寸法の差の1/2の値で評価すると平均19μmの傾きがあった。
そして、このレーザー加工およびブラスト加工による複合工法では、約150分の加工時間であった。
Next, as shown in FIG. 1 (6), by blasting, to form a cavity C A which is a predetermined XYZ dimensions, to remove the blasting resist mask 300.
When the inclination of the formed inner wall of the cavity was evaluated by a value of 1/2 of the difference between the XY dimension of the upper surface of the cavity and the XY dimension of the bottom surface of the cavity, an average inclination of 19 μm was obtained.
Then, in this combined method of laser processing and blasting, the processing time was about 150 minutes.

実施例1と同様に3層基板を試験基板として10枚準備し、エッチング加工により表面銅層に3.2mm×40.2mmの開口部を形成して、ルーター加工により絶縁層10へ2.96mm×39.96mmのXY寸法で、全体を150μmの深さまで加工して底部を形成し、更に淵部は200μmの深さに加工して淵底部を形成した。 As in Example 1, 10 3-layer substrates are prepared as test substrates, an opening of 3.2 mm × 40.2 mm is formed in the surface copper layer by etching processing, and 2.96 mm to the insulating layer 10 by router processing. With an XY dimension of × 39.96 mm, the whole was machined to a depth of 150 μm to form a bottom, and the edge was further machined to a depth of 200 μm to form a bottom.

次に、キャビティのXY寸法が3.06mm×40.06mmとなる開口部を備えたブラスト用レジストマスクを形成して、ブラスト加工により、所定のXYZ寸法となるキャビティを形成した後、ブラスト用レジストマスクを除去した。
形成したキャビティ内壁の傾きをキャビティ上面のXY寸法とキャビティ底面のXY寸法の差の1/2の値で評価すると平均18μmの傾きがあった。
この時のルーター加工およびブラスト加工による複合工法では、約210分の加工時間であった。
Next, a resist mask for blasting having an opening having an XY dimension of 3.06 mm × 40.06 mm is formed, and a cavity having a predetermined XYZ dimension is formed by blasting, and then a resist for blasting is formed. The mask was removed.
When the inclination of the formed inner wall of the cavity was evaluated by a value of 1/2 of the difference between the XY dimension of the upper surface of the cavity and the XY dimension of the bottom surface of the cavity, an average inclination of 18 μm was obtained.
In the combined construction method by router processing and blast processing at this time, the processing time was about 210 minutes.

(比較例1)
実施例1と同様に3層基板を試験基板として10枚準備し、エッチング加工により表面銅層に3.2mm×40.2mmの開口部を形成した。
次に、キャビティのXY寸法が3.06mm×40.06mmとなる開口部を備えたブラスト用レジストマスクを形成して、ブラスト加工により、所定のXYZ寸法となるキャビティを形成した後、ブラスト用レジストマスクを除去した。
形成したキャビティ内壁の傾きをキャビティ上面のXY寸法とキャビティ底面のXY寸法の差の1/2の値で評価すると平均39μmの傾きがあった。
この時のブラスト加工による単一工法では、約240分の加工時間であった。
(Comparative Example 1)
As in Example 1, 10 3-layer substrates were prepared as test substrates, and an opening of 3.2 mm × 40.2 mm was formed in the surface copper layer by etching.
Next, a resist mask for blasting having an opening having an XY dimension of 3.06 mm × 40.06 mm is formed, and a cavity having a predetermined XYZ dimension is formed by blasting, and then a resist for blasting is formed. The mask was removed.
When the inclination of the formed inner wall of the cavity was evaluated by a value of 1/2 of the difference between the XY dimension of the upper surface of the cavity and the XY dimension of the bottom surface of the cavity, an average inclination of 39 μm was obtained.
In the single method by blasting at this time, the processing time was about 240 minutes.

このようにブラスト加工だけの単一工法に比べて20〜35%程度の加工時間短縮となった。
また、キャビティ内壁に生じる傾きは、ブラスト加工だけの単一工法では、約40μmの傾きであったが、本発明のルーター加工やレーザー加工とブラスト加工の複合工法では約20μm程度と半減した。
As described above, the processing time is shortened by about 20 to 35% as compared with the single method of blasting only.
Further, the inclination generated on the inner wall of the cavity was about 40 μm in the single method of blasting only, but it was halved to about 20 μm in the combined method of router processing and laser processing and blasting of the present invention.

今回試験基板で確認したが、実製品においても各銅層に必要な配線を形成し、ルーター加工やレーザー加工とブラスト加工による複合工法によってキャビティを形成することで、キャビティ部分の加工時間の短縮と加工精度が向上することになる。 As confirmed on the test board this time, even in the actual product, the wiring required for each copper layer is formed, and the cavity is formed by a combined method of router processing, laser processing and blast processing, which shortens the processing time of the cavity part. The processing accuracy will be improved.

10 絶縁層
20 絶縁層
31 表面銅層
32 内層銅層
33 裏面銅層
100 エッチング用レジストマスク(表面)
101 エッチング用レジストマスク(裏面)
200 レーザー加工又はルーター加工による仮キャビティ加工底部(仮キャビティの底部/淵底部以外の部位)
201 レーザー加工又はルーター加工による仮キャビティ加工底部(仮キャビティの淵底部)
300 ブラスト用レジストマスク
A 基板(3層基板)
キャビティ
仮キャビティ
P プリント配線板
エッチング用レジストマスク100の開口部
ブラスト用レジストマスク300の開口部
10 Insulation layer 20 Insulation layer 31 Front surface copper layer 32 Inner layer copper layer 33 Back surface copper layer 100 Etching resist mask (front surface)
101 Etching resist mask (back side)
200 Temporary cavity machining by laser machining or router machining Bottom (parts other than the bottom of the temporary cavity / bottom of the edge)
201 Temporary cavity machining by laser machining or router machining Bottom (edge bottom of temporary cavity)
300 Resist mask for blast A substrate (3-layer substrate)
Opening of the C A cavity C T temporary cavity P printed wiring board w 1 opening w 2 blasting resist mask 300 of the etching resist mask 100

Claims (4)

所定の配線を形成した基板材料の表面に露出した絶縁層に、予め決められたXYZ寸法のキャビティを設ける際に、前記キャビティに内包される大きさの仮キャビティを、レーザー加工またはルーター加工により前記キャビティの位置に形成する先加工を行い、その後ブラスト加工によって前記XYZ寸法に加工して前記キャビティを形成することを特徴とするプリント配線板の製造方法。 When a cavity having a predetermined XYZ size is provided in an insulating layer exposed on the surface of a substrate material on which a predetermined wiring is formed, a temporary cavity having a size contained in the cavity is subjected to laser processing or router processing. A method for manufacturing a printed wiring board, which comprises performing pre-machining to be formed at a cavity position and then processing to the XYZ dimensions by blasting to form the cavity. 前記先加工により前記仮キャビティの淵底部が、前記仮キャビティの中央底部より深く加工されることを特徴とする請求項1に記載のプリント配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 1, wherein the edge bottom portion of the temporary cavity is machined deeper than the central bottom portion of the temporary cavity by the pre-processing. 銅層に所定の配線が形成された基板材料の準備工程と、
前記基板材料の表面に露出した絶縁層を、所定のキャビティに内包されるXYZ寸法の仮キャビティに、レーザー加工またはルーター加工により加工する先加工工程と、
前記基板材料の表面に、前記キャビティを形成する部分が開口したブラスト用レジストマスクを形成する工程と、
前記レジストマスクの開口部から露出した前記絶縁層をブラスト加工により所定のXYZ寸法の前記キャビティを形成する工程と
前記ブラスト用レジストマスクを除去する工程を含むことを特徴とするプリント配線板の製造方法。
The preparation process of the substrate material in which the predetermined wiring is formed on the copper layer, and
A pre-processing step of processing the insulating layer exposed on the surface of the substrate material into a temporary cavity of XYZ size contained in a predetermined cavity by laser processing or router processing.
A step of forming a resist mask for blasting in which a portion forming the cavity is opened on the surface of the substrate material.
A method for manufacturing a printed wiring board, which comprises a step of forming the cavity having a predetermined XYZ size by blasting the insulating layer exposed from the opening of the resist mask and a step of removing the resist mask for blasting. ..
前記先加工により形成する前記仮キャビティの底部が、中央部より深く加工された淵底部を有することを特徴とする請求項3に記載のプリント配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 3, wherein the bottom portion of the temporary cavity formed by the pre-processing has a pool bottom portion processed deeper than the central portion.
JP2019224645A 2019-12-12 2019-12-12 Manufacturing method of printed wiring board Active JP7405591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019224645A JP7405591B2 (en) 2019-12-12 2019-12-12 Manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019224645A JP7405591B2 (en) 2019-12-12 2019-12-12 Manufacturing method of printed wiring board

Publications (2)

Publication Number Publication Date
JP2021093492A true JP2021093492A (en) 2021-06-17
JP7405591B2 JP7405591B2 (en) 2023-12-26

Family

ID=76312756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224645A Active JP7405591B2 (en) 2019-12-12 2019-12-12 Manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP7405591B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050309A (en) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 Method for manufacturing wiring board
JP2019046860A (en) * 2017-08-30 2019-03-22 京セラ株式会社 Printed-circuit board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050309A (en) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 Method for manufacturing wiring board
JP2019046860A (en) * 2017-08-30 2019-03-22 京セラ株式会社 Printed-circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP7405591B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
JP4703680B2 (en) Method for manufacturing embedded printed circuit board
TWI595812B (en) Circuit board structure and manufacturing method thereof
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
TWI458414B (en) A substrate conduction process method
CN103717014B (en) Method for manufacturing substrate structure
TWI499364B (en) Core substrate and method for fabricating circuit board
JP2021093492A (en) Manufacturing method of print circuit board
TW201618622A (en) Circuit board and manufacturing method for same
US9744624B2 (en) Method for manufacturing circuit board
JP2006324460A (en) Manufacturing method of chip component
JP4291187B2 (en) Method for forming external electrode built-in layer and method for manufacturing multilayer electronic component using the same
TWI605741B (en) Circuit board and manufacturing method thereof
CN114650656B (en) Manufacturing method of printed circuit board with stepped groove
JP2018170459A (en) Method for manufacturing printed board
TWI531293B (en) Circuit board and manufacturing method of same
JP2005311225A (en) Method for manufacturing laminated electronic component
JP7051187B2 (en) Manufacturing method of printed wiring board
JP2008302567A (en) Metal mask for printing
JPH04286389A (en) Manufacture of circuit board
TWI505759B (en) Printed circuit board and method for manufacturing the same
KR102268392B1 (en) Printed circuit board
JPH03245593A (en) Manufacture of printed wiring board
US20240107680A1 (en) Subtractive method for manufacturing circuit board with fine interconnect
KR101234759B1 (en) Fabrication method of single layer substrate
CN112314062B (en) Wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231214

R150 Certificate of patent or registration of utility model

Ref document number: 7405591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150