JP2021072143A - 連想・推定記憶素子およびその使用方法 - Google Patents

連想・推定記憶素子およびその使用方法 Download PDF

Info

Publication number
JP2021072143A
JP2021072143A JP2019198773A JP2019198773A JP2021072143A JP 2021072143 A JP2021072143 A JP 2021072143A JP 2019198773 A JP2019198773 A JP 2019198773A JP 2019198773 A JP2019198773 A JP 2019198773A JP 2021072143 A JP2021072143 A JP 2021072143A
Authority
JP
Japan
Prior art keywords
associative
storage
input
estimated storage
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019198773A
Other languages
English (en)
Inventor
中山 知信
Tomonobu Nakayama
知信 中山
倫太郎 樋口
Rintaro HIGUCHI
倫太郎 樋口
アルバレス アドリアン ディアス
Diaz Alvarez Adrian
アルバレス アドリアン ディアス
義隆 新ヶ谷
Yoshitaka Shingaya
義隆 新ヶ谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2019198773A priority Critical patent/JP2021072143A/ja
Publication of JP2021072143A publication Critical patent/JP2021072143A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シンプルな素子構造のコンパクトで低消費電力な連想・推定機能を有する記憶素子を提供すること。【解決手段】複数の配線からなる入力端子と複数の配線からなる出力端子を有し、入力端子の配線には機械的に接するようにナノワイヤーが配置され、出力端子の配線にも機械的に接するようにナノワイヤーが配置され、ナノワイヤーは、被覆膜で覆われた導電性のナノワイヤーであって、複数からなり、かつ、少なくともそのうちの複数が互いに機械的に接するように配置され、ナノワイヤーに電流が流れることにより被覆膜とナノワイヤーが機械的に接する部分での電気的性質が変化する記憶素子とする。【選択図】図1

Description

本発明は、連想・推定記憶素子およびその使用方法に関するものである。
現在、磁気ディスク、光相変化ディスク、フラッシュメモリなどのデジタルデータを扱う記憶素子、記憶装置が広く普及している。これらの記憶素子、記憶装置は、正確にデジタルデータをなるべく高密度に記憶することを目指している。
一方で、連想、推定機能を持つ記憶素子、記憶装置の需要がある。この例としては、特許文献1に記載があるシナプス素子やニューラルネットワーク連想メモリLSIや特許文献2に記載があるデジタルの記憶部とサーチ部などを組み込んだシステムLSIなどを挙げることができる。
連想、推定記憶は人間の記憶形態に近い。人間の脳におけるデータの処理では、根幹となる神経細胞網の複雑性に起因して、データ間に多くの相関を持たせた状態で記録・読み出しが行われる。
例えば、「A」という文字情報に対して、文字とデジタルコードの対応表に基づくのがデジタルデータ記憶であるのに対し、人間の脳は「アルファベットの文字」「Abroadの頭文字」「トランプのA」「友人のイニシャル」「チームのスター選手」などなど一見無関係にも見える多くの情報と連携しつつ記録され、さらに読み出す際には当初の連携にすら存在しなかった相関をも引き出す。
上記で取り上げた連想・推定記憶素子、記憶装置は、システムメモリであり、素子、装置が大きく、消費電力も大きいという問題がある。これは、脳と同じ抽出作業をデジタルデータの記憶装置から行うために、基本的に、多くのデータを呼び出した上で、個々に独立した情報の間の“重複部分”を抽出する作業を行うためである。
特開2003−223790号公報 特開2013−206484号公報 特開2008−166591号公報
本発明は、上記従来の連想・推定記憶装置は、装置が大きく、消費電力が大きいという課題を解決して、シンプルな素子構造のコンパクトで低消費電力な連想・推定機能を有する記憶素子を提供することを目的とする。
また、その記憶素子で効率的な連想・推定を行うのに適した使用法を提供することを目的とする。
本発明の構成を下記に示す。
(構成1)
複数の配線からなる入力端子と複数の配線からなる出力端子を有する連想・推定記憶素子であって、
前記入力端子の配線には機械的に接するようにナノワイヤーが配置され、
前記出力端子の配線にも機械的に接するようにナノワイヤーが配置され、
前記ナノワイヤーは、被覆膜で覆われた導電性のナノワイヤーであって、複数からなり、
かつ、前記ナノワイヤーは少なくともそのうちの複数が互いに機械的に接するように配置され、
前記ナノワイヤーに電圧が印加されることにより前記被覆膜と前記ナノワイヤーが機械的に接する部分での電気的性質が変化する、連想・推定記憶素子。
(構成2)
前記ナノワイヤーに印加される電圧は、前記入力端子の少なくとも一部に印加される電圧により引き起こされる、構成1記載の連想・推定記憶素子。
(構成3)
前記電気的性質は、コンダクタンスである、構成1または2記載の連想・推定記憶素子。
(構成4)
前記電気的性質の変化は、前記被覆膜にフィラメントが形成されることによって起こる、構成1から3の何れか1に記載の連想・推定記憶素子。
(構成5)
前記ナノワイヤーの長さは、前記入力端子の配線と前記出力端子の配線との最小間隔よりも短い、構成1から4の何れか1に記載の連想・推定記憶素子。
(構成6)
前記入力端子には、前記入力端子のそれぞれに対応したスイッチが接続されている、構成1から5の何れか1に記載の連想・推定記憶素子。
(構成7)
前記出力端子には、前記出力端子のそれぞれに対応したスイッチが接続されている、構成1から6の何れか1に記載の連想・推定記憶素子。
(構成8)
前記ナノワイヤーは、Ag、Cu、Al、Ni、Si、In、Gaの群より選ばれる1以上の金属、半導体、前記金属を含む合金、および前記金属の酸化物を含む物質の何れかからなる、構成1から7の何れか1に記載の連想・推定記憶素子。
(構成9)
前記被覆膜は、ポリマー膜,分子膜、酸化物膜、イオン導電性物質膜より選ばれる1以上からなる、構成1から8の何れか1に記載の連想・推定記憶素子。
(構成10)
前記ポリマー膜はポリビニルピロリドンからなる、構成9記載の連想・推定記憶素子。
(構成11)
前記酸化物膜はチタン酸化物、ニッケル酸化物、バナジウム酸化物の群より選ばれる1以上からなる、構成9記載の連想・推定記憶素子。
(構成12)
前記ナノワイヤーが接触する部分の前記入力端子の配線および前記出力端子の配線は、平面上に配置されている、構成1から11の何れか1に記載の連想・推定記憶素子。
(構成13)
前記ナノワイヤーが接触する部分の前記入力端子の配線および前記出力端子の配線は、三次元配置されている、構成1から11の何れか1に記載の連想・推定記憶素子。
(構成14)
前記ナノワイヤーは、エポキシ樹脂によってモールドされている、構成1から13の何れか1に記載の連想・推定記憶素子。
(構成15)
前記入力端子の数が、8以上128以下である、構成1から14の何れか1に記載の連想・推定記憶素子。
(構成16)
構成1から15の何れかに記載の連想・推定記憶素子の前記入力端子に1以上の学習用の入力電気信号を、所定の連続する時間t以上入力する学習ステップと、
前記入力端子に入力電気信号を入力して、前記出力端子から連想・推定記憶の出力電気信号を得るステップを有する、連想・推定記憶素子の使用方法。
(構成17)
前記時間tは、前記入力電気信号の時間に対する前記出力信号の特性曲線をプロットするステップと、前記特性曲線に対しシグモイド状曲線をフィッティングさせるステップと、前記シグモイド状曲線の変曲点を求めるステップとを有して、前記変曲点に達する時間以上とする、構成16記載の連想・推定記憶素子の使用方法。
(構成18)
前記特性曲線はコンダクタンスの特性曲線である、構成17記載の連想・推定記憶素子の使用方法。
(構成19)
前記時間tは、予め定めたコンダクタンスの絶対値以上の前記出力電気信号が得られたときの時間である、構成16記載の連想・推定記憶素子の使用方法。
(構成20)
構成1から15の何れかに記載の連想・推定記憶素子の前記入力端子に1以上の学習用の入力電気信号を、所定の複数の回数Nパルス入力する学習ステップと、
前記入力端子に入力電気信号を入力して、前記出力端子から連想・推定記憶の出力電気信号を得るステップを有する、連想・推定記憶素子の使用方法。
本発明によれば、シンプルな素子構造のコンパクトで低消費電力な連想・推定機能を有する記憶素子が提供される。
また、その記憶素子で効率的な連想・推定を行うのに適した使用法が提供される。
本発明の記憶素子の基本構造を説明する構成図である。 本発明の記憶素子の要部の構成と動作原理を説明する説明図である。 本発明の記憶素子のコンセプトを説明する概念図である。 本発明の記憶素子が連想・推定機能を発現するまでの過程を説明する説明図である。 本発明の記憶素子の学習過程を示すフローチャート図である。 本発明の記憶素子の学習過程を示すフローチャート図である。 実施例の記憶素子の構造を説明する構造図である。 本発明のナノワイヤーを電子顕微鏡で観察した結果で、(a)および(b)はSEM写真、(c)はTEM写真である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の連想・推定記憶特性を示す特性図である。 本発明の記憶素子の連想・推定記憶特性を示す特性図である。
以下、本発明について詳細に説明する。以下に記載する本発明の詳細な説明は、代表的な態様、実施形態、及び実施例に基づいてなされることがあるが、これらは例示であり、本発明はそのような態様、実施形態、及び実施例に限定されるものではない。
なお、「A〜B」は、A以上B以下を示す。
(実施の形態1)
実施の形態1では、本発明の連想・推定記憶素子について説明する。
本発明の連想・推定記憶素子は、図1に示すように、複数からなる入力電極11、複数からなる出力電極12および入力電極11と出力電極12の間に形成された複数からなるナノワイヤー13を基本構成要素とする。ここで、入力電極11および出力電極12はそれぞれ入力端子、出力端子に接続される(図示なし)。
ナノワイヤー13は、少なくともその複数のうちの一部が入力電極11に機械的に接触し、また、少なくともその複数のうちの一部が出力電極12に機械的に接触し、かつナノワイヤー同士も少なくともその一部が機械的に接触した配置になっている。このため、ナノワイヤーは一種のネットワークを構成している。
ナノワイヤー13は、図2(a)に示すように、導電性のナノワイヤー131a、131bをコアにしてその外側が被覆膜132a、132bで覆われた構造になっている。ここで、ナノワイヤー13は、導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧が印加されると、被覆膜132a、132bを介してナノワイヤー13が機械的に接する部分での電気的性質が変化する性質を有する。導電性のナノワイヤー131aと導電性のナノワイヤー131b間への電圧が印加は、入力端子の少なくとも一部に印加される電圧により引き起こされる。
ここで、電気的性質としては、コンダクタンス(あるいは抵抗)を挙げることができる。この中で、コンダクタンスは感度が高く特に好ましい。電気的性質の変化の指標としては、コンダクタンス、抵抗、さらに電流、電位差などの値、あるいはそれらの微分値を挙げることができる。
導電性のナノワイヤー131a、131bとしては、銀(Ag)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、シリコン(Si)、インジウム(In)、ガリウム(Ga)の群より選ばれる1以上の金属、半導体、これらの金属を含む合金、およびこれらの金属の酸化物を含む物質の何れかを挙げることができる。この中でも、Agは、製造もしやすく、取り扱いも容易で特に好ましい。ここで、ここの半導体とはSiを意味する。
被覆膜132a、132bとしては、ポリマー膜,分子膜、酸化物膜、イオン導電性物質膜より選ばれる1以上を挙げることができる。ここで、酸化物膜としては、チタン酸化物、ニッケル酸化物、バナジウム酸化物の群より選ばれる1以上が例示される。
なお、ポリマー膜としては、PVP(ポリビニルピロリドン、Polyvinylpyrolidone)が、取り扱いが容易で、欠陥の少ない安定した品質の膜を低コストで作製できるので特に好ましい。
導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧が印加されるとナノワイヤー13の接触部でコンダクタンスが上がる特性は、例えばフィラメントの生成により達成される。
導電性ナノワイヤー131a、131bとして銀を用いたAg−NW(Nano Wire)、被覆膜132a、132bとしてPVPを用いた場合を例にして、導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧が印加された際にコンダクタンスが変化する原理を、図2(b)を用いて説明する。
導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧が印加されていない場合(左側の図)、PVPからなる被覆膜132a、132bにより絶縁状態となり、コンダクタンスは低いものとなる。
一方、導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧が印加されると(右側の図)、銀イオン133が被覆膜132a、132bに拡散し、導電性のフィラメント134が被覆膜132a、132b中に形成される。このため、コンダクタンスは劇的に上がる。
この状態から、導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧を遮断すると、フィラメント134は消失してコンダクタンスは低い状態になる。したがって、導電性のナノワイヤー131aと導電性のナノワイヤー131b間の電圧の印加のオン・オフによるコンダクタンスの変化は、可逆的な変化である。
なお、導電性のナノワイヤー131aと導電性のナノワイヤー131b間に電圧が印加されると、ナノワイヤー13の接触部でコンダクタンスが上がる特性は、上記に示したフィラメントの生成に限らず、相変化、欠陥密度の変化およびナノワイヤー間の間隙の変化などでもよい。
ナノワイヤー13の長さは、入力配線11と出力配線12との最小間隔よりも短いと、短絡的特性が抑制されたネットワークが形成されて、連想・推定を行うのに好適な記憶素子になる。
ナノワイヤー13の太さは、特に限定はないが、その値としては、例えば2〜200nmを挙げることができる。
なお、ナノワイヤー13は、エポキシ樹脂によるモールドなど、パッシベーション膜に覆われて湿度などの外部の環境に依存しにくくすることが好ましい。
また、ナノワイヤー13が接触する部分の入力配線11および出力配線12が平面上に配置されていると、半導体製造プロセスなどの適用が可能となって生産効率やコスト低減のメリットが生じ、また薄型の状態での記憶素子を提供することが可能となって好ましい。
一方、ナノワイヤー13が接触する部分の入力配線11および出力配線12が三次元状に配置されている場合も、配線を高密度に配置でき、素子をコンパクト化しやすくなるというメリットがある。すなわち、ナノワイヤー13の集合体に三次元配置された入力配線11および出力配線12が機械的に接触する(プラグインされる)構造も好ましい。
ここで、入力端子の数は、特には制限がないが、8以上128以下が好ましい。出力端子の数も同様である。本発明とは異なる従来型の連想・推定記憶装置は入力端子数に応じて急激に装置が複雑になり、また大型化し、消費電力も急増する。一方で、本発明の連想・推定記憶装置は、入力端子数の増加に伴う装置(素子)の大型化、消費電力の増大のペースは少ない。入力端子数が8以上で従来法との差が目立ってくる。
実施の形態1の記憶素子では、ナノワイヤー13の接触部の電気特性の変化を利用するため、配線の近遠によって情報記憶の感度や連想・推定度に違いが生じることが懸念される。すなわち、近いところの配線間の情報、例えばチャンネル2と3の情報相関が強く、離れたところの配線間の情報、例えばチャンネル2と9の情報相関が弱くなることが懸念される。
しかしながら、素子を組んで調べたところ、入力端子の数が128以下であれば、配線間の情報記憶の強弱は問題なく、高い精度で記憶が行われていた。
なお、この記憶素子に入力情報を与え、また出力情報を読みだす記憶装置とする上では、入力端子には入力端子のそれぞれに対応したスイッチが接続され、出力端子には出力端子のそれぞれに対応したスイッチが接続される構成にすることが好ましい。
なお、ナノワイヤーを用いた記憶装置としては、例えば、遷移金属を内包したカーボンナノチューブを入力端子と出力端子間に橋渡しした抵抗変化型の不揮発性記憶装置が特許文献3に記載されている。しかしながら、この記憶装置は、デジタルデータの保持に好適な不揮発メモリであり、ナノワイヤーネットワークを持たず、連想・推定機能も有さない構成も用途・目的も効果も本発明とは異なるものである。
実施の形態1の記憶素子(連想・推定記憶素子)は、学習ステップにより記憶を行い、その記憶を記憶データ読み出しステップにより読み出すことができる。
より詳しく述べると、この連想・推定記憶素子の入力端子に1以上の学習用の入力電気信号を所定の連続する時間t以上入力する、あるいは所定の複数の回数Nパルス入力する学習ステップと、入力端子に入力電気信号を入力して出力端子から連想・推定記憶の出力電気信号を得るステップによって連想・推定記憶素子を使用する。
前記時間tは、前記入力電気信号の時間に対する出力信号の特性曲線をプロットするステップと、この特性曲線に対しシグモイド状曲線をフィッティングさせるステップと、そのシグモイド状曲線の変曲点を求めるステップからなって、その変曲点に達する時間あるいはそれ以上の時間とすることができる。時間tをシグモイド状曲線の変曲点の時間以上の時間とすることにより、学習が安定し、記憶精度の高い学習ステップとなる。
または、前記時間tは、予め定めたコンダクタンスの絶対値以上の前記出力電気信号が得られたときの時間としてもよい。この場合は、一定の学習精度を確保しながら、時間設定が容易という特徴がある。
ここで、前記特性曲線としては、コンダクタンスまたは電流の特性曲線を挙げることができる。電流は計測が容易で、コンダクタンスは学習精度を高めやすいという特徴がある。
また、ここでのシグモイド状曲線とは、原因変数である時間をリニアスケールで横軸、コンダクタンスなどの結果変数を対数軸として縦軸に記載したときの特性曲線の形状を、縦軸横軸ともにリニアスケールのシグモイド曲線の形状に見立てたものをいう。縦軸がリニアではなく対数にしているためシグモイド状曲線と呼んでいる。言い換えれば、シグモイド状曲線の原因変数を時間x、結果変数であるコンダクタンスをyとしたとき、横軸をx、縦軸をlog(y)とすると、そのx−log(y)曲線はシグモイド曲線となる。
シグモイド状曲線の変曲点以上の時間領域は、例えば結果変数をコンダクタンスとしたときは、中以上の比較的高いコンダクタンス領域に対応し、低いコンダクタンス領域が除外されるため精度の高い学習を行うことが可能になる。
また、パルス入力の回数Nは、予め定めた所定の回数であるが、例えば実施例5で示した6回を挙げることができる。
次に、実施の形態1の記憶素子の記憶動作について、具体的に、図3および図4を参照しながら説明する。
この記憶素子の学習、記憶は、入力端子に所定の学習情報を電圧の形で入力することで行われる。図3は、入力端子が1から9までの9チャンネルをもち、それぞれの入力端子は入力配線に繋がっており、学習情報(記憶情報)としてチャンネル1,5および9にのみ電圧が印加させる場合である。
この学習情報を所定以上の時間、あるいは所定以上の回数入力端子に入力し、その上で、その学習中は出力配線に繋がれた出力端子の対応のチャンネル、すなわちチャンネル1,5および9のスイッチをオンして接地されるようにする。すなわち、入力側のチャンネル1,5および9と出力側のチャンネル1,5および9を結びつける導通経路を構築する。もう少し詳しく述べると、入力側と出力側との間に印加される電圧およびそれに伴う電流により記憶素子中のナノワイヤーの接触部の電気特性が変化して電気的特性の異なる導通経路が形成される。ここで、上述のように、この電気特性の代表は電流やコンダクタンスである。
以上の学習工程により、初期の出力端子の電気特性情報がアットランダムであったものが、入力情報(学習情報)にリンクした記憶情報になる。ここで、この一連の過程はアナログ的であるため、完全な1,0(白黒)情報とはならずグレーさの残るアナログ情報となる。
図3は、入力情報に対して出力情報が1:1に対応する記憶について説明したが、実施の形態1の記憶素子は1:1情報の記憶に留まらず、連想・推定記憶にも適応する。
図4は、実施の形態1の記憶素子を用いた連想・推定記憶の手順の説明図である。同図では、1〜9のチャンネルを3×3のマトリックスで表し、各チャンネルの状態をマトリックスのパネルの濃淡で示して、各チャンネルの情報が一目でわかるようにしてある。入力側(左側の図)は、濃部がバイアス電圧の印加、白部が0V(電圧印加なし)を示し、出力側(右側の図)は濃淡によってコンダクタンスの高低を示す。
初期では、入力情報に対しアットランダムな出力情報となる(図4(1))。
上記の方法で学習、訓練を行うと入力情報に即した出力情報となる(図4(2))。
所定の各種パターンで上記方法により学習、訓練を行う。各種入力情報に対する学習が行われる(図4(3))。
所望の入力情報を与えると出力情報は学習を通じて連想された情報となり、各チャンネルに関連度の大きさを反映した濃淡という形で連想・推定情報が得られる(図4(4))。
(3)の各種学習工程は、例えば図5に示すように、学習(訓練)パターン1を学習させて(S11)その情報を十分記憶したかテストし(S12)、不十分なら再度学習(訓練)パターン1を学習させ(S11)、十分なら学習(訓練)パターン2を学習させる(S13)。同様にして、学習(訓練)パターン2の情報を十分記憶したかテストし(S14)、不十分なら再度学習(訓練)パターン2を学習させ(S13)、十分なら次の学習(訓練)パターンを学習させる。これを繰り返して所定の数nの学習パターンをテストを伴って記憶させる。すなわち、上記学習過程を学習(訓練)パターンnの学習(S15)とそのテスト(S16)まで行い、学習過程を完了する(S17)。
また、例えば図6に示すように、学習(訓練)パターン1を学習させ(S21)、引き続き学習(訓練)パターン2を学習させ(S22)、学習(訓練)パターンnまで学習させ(S23)、最後にパターン1からnまでテストを実施し(S24)、不十分なら再度学習(訓練)(S21)に戻って学習を続ける。十分なら学習過程を完了する(S25)という学習方法でもよい。
なお、本発明は、上記実施形態に限定されるものではなく、上記実施形態は、本発明を説明するための例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は、必ずしも下記の実施例に限定されるものではない。
(実施例1)
実施例1では、ナノワイヤーネットワークを有し、入力端子数9および出力端子数9とした記憶素子を作製し、その素子を用いて連想・推定機能を含む記憶特性を調べた。
その記憶素子にファンクションジェネレータなどの周辺回路を備えた記憶装置の構成を図7に示す。この記憶装置は、可変電圧電源を備えたファンクションジェネレータ、スイッチボックス、記憶素子、バイアスされたOPAアレー検出部を備え、記憶素子の基板をガラス、電極を金(Au)としたものである。入力電極と出力電極との間隔は3mmとした。
ナノワイヤーとしては、導電性ナノワイヤーとしてAgを用い、被覆膜をPVPとしたPVP−AgNWを用いた。そのナノワイヤーの平面視SEM像を図8(a)および(b)に、断面視TEM像を図8(c)に示す。PVPの厚さは1〜2nmである。PVP−AgNWを準備し、それをガラス基板に撒いて(ドロップキャスティング法で)形成した。したがって、ナノワイヤーネットワークは無秩序に形成されている。
なお、この記憶素子は、大きさが9mm×9mm(主要部は3mm×3mm)のコンパクトかつ簡便な構造の素子である。
このナノワイヤーネットワークに電圧を印加したときの電流値の変化を図9に示す。図9(a)は三角波の電圧を印加した場合であり、図9(b)はパルス状の矩形波を印加した場合である。両者ともに、電圧の印加に伴い電流値が増加していくことがわかる。これは、ナノワイヤー同士が機械的に接触している部分でフィラメントが生成されていくことによるものと考えられる。
次に、この記憶装置を用いて学習機能を調べた。
最初に、初期状態を測定した。詳細には、図10に示すように、記憶素子の入力チャンネル3と4のみに0.5Vの電圧を印加し、出力端子側のスイッチを全てオンにして出力チャンネルの電流を測定した。その結果、出力チャンネルの電流値は入力データとは何らの相関も見いだせないものであった。すなわち、電圧を印加した入力チャンネルと電流値を検出した出力チャンネルとは何らの相関もないものであった。
次に、学習過程として、入力チャンネル3と4に引き続き0.5Vの電圧を印加し続け、出力端子側はチャンネル3と4のみスイッチをオンにして、入力チャンネル3、4と、出力チャンネル3,4の関連付けを行った。その結果、チャンネル3と4に関して、ネットワークを貫く導通経路が構築された。具体的には、チャンネル4に例示されるように、電圧を印加された入力チャンネルと対応する出力チャンネル側の電流が増加し、電圧は減少した。
その後(学習過程後)、記憶素子の入力チャンネル3と4のみに0.5Vの電圧を印加し、出力端子側のスイッチを全てオンにして出力チャンネルの電流を測定した。その結果、図10に示すようにチャンネル3と4に大きな電流が流れ、記憶が行われていることを確認した。なお、チャンネル6,8および9にも僅かな電流が確認されるが、チャンネル3と4の電流に比べその大きさは1/5以下と有意に小さく、チャンネル3と4の入力情報が記憶されたと判別できる。
(実施例2)
実施例2では、この記憶素子に電圧0.8Vを入力チャンネル5と7に印加して(図11(a))、同様の実験を行った。
その結果、初期の出力チャンネルの電流値は、図11(b)に示すように、入力データとは何らの相関も見いだせないものであったが、学習後の出力チャンネルの電流値は、図11(c)に示すように、チャンネル5と7に大きな電流が流れ、記憶が行われていることを確認した。
(実施例3)
実施例3では、この記憶素子に電圧1.0Vを入力チャンネル4,5および6に印加した実験(図12(a))を行った。但し、この実験では、出力チャンネルの情報を電流値ではなくコンダクタンスGとした。
その結果、初期の出力チャンネルのコンダクタンスGは、図12(b)に示すように、入力データとは何らの相関も見いだせないものであったが、学習後の出力チャンネルのコンダクタンスGは、図12(c)に示すように、チャンネル4,5および6のコンダクタンスが2桁以上大きく、アナログ的な記憶であるが十分なコントラストをもって記憶が行われていることを確認した。出力値としてコンダクタンスを用いると、電流を用いる場合より高いコントラストで複数の導通経路の存在とそれらの識別ができるということが実証された。
この記憶過程での出力チャンネルの状態変化を、出力チャンネルの電圧と電流の学習経過時間依存性として調べた。その結果を図13に示す。図13の(a)、(b)および(c)はそれぞれチャンネル4,5および6の場合を示す。
どのチャンネルにおいても、60秒経過までは電流はほぼ0で、電圧はリニアに負電圧に変化する。その後、電圧は、約90秒まで一定値(約−10V)を維持し、その後0Vに向かって上昇する。一方、電流は、チャンネルにより立ち上がり時期は異なるが、急激に上昇し、その後低下する特性になっている。ここで、電流が急激に立ち上がる(変化する)のはナノワイヤー間にフィラメントが生成されたためと考えられる。
この記憶過程において、電流×電圧である電力が消費されるのは、主にフィラメント生成時であり、その前は電流がほぼ0で、その後は電流、電圧の絶対値がともに減少していく。このため、この記憶素子は、記憶過程が低消費電力の記憶素子になっていることがわかる。
(実施例4)
実施例4では、学習電圧の印加時間と出力チャンネルのコンダクタンスの関係を調べた。
図14は、実施例1に記載の記憶装置を用い、入力チャンネル1に電圧を印加したときの出力チャンネル1のコンダクタンスの変化の入力電圧印加時間(学習電圧印加時間)T依存性を調べたものである。図14には、実測値とその実測値にフィッティングさせたシグモイド状曲線、およびそのシグモイド状曲線の変曲点を載せている。ここで、入力電圧Vbiasは5Vとした。
コンダクタンスは、0.5秒のところにシグモイド状曲線の変曲点を有する。詳細な記憶特性との突合せを行ったところ、変曲点である0.5秒を超えた時点で安定した導通経路の生成が行われ、精度の高い学習記憶が行われることが分かった。
以上の実施例から、学習時間は、電流値、コンダクタンス値、コンダクタンスの変曲点を基準に設定することができる。ここで、学習時間の設定精度を高める上では、特に変化が大きくて判定の容易なコンダクタンス値やコンダクタンスの変曲点を用いるのが好ましい。一方、学習時間をコンダクタンスの値で設定する方法は、コンダクタンス値の測定が容易なので、装置を簡便化する上で好ましい。
(実施例5)
本発明の連想・推定記憶素子の学習入力は、連続的な電圧の印加時間によるのではなく、電圧パルスの印加回数としてもよい。
2Vの交流電圧を10Hzで入力端子に印加したときの出力端子の電流値を図15に示す。
図15(a)は第1パルスのときの電流値であり、同図中の1↑は昇電圧、1↓は降電圧を示す。1回目のパルス電圧(第1パルス)印加では、約1.6Vまでの昇電圧時はノイズレベルの電流しか流れないが、約1.6Vを超えるとフィラメント形成によると思われる急激な電流増加が認められる。降電圧時は、フィラメントが形成されているため約0.2Vまでは大きな電流が流れ、その後電流値が急減するというヒステリシス特性を示している。
図15(b)は、パルスを6回入力したときの、入力印加電圧と出力電流の関係を示す。ここで、数字は何回目のパルスかを示し、↑は昇電圧、↓は降電圧を示す。同図中の降電圧は1↓以外ラベルが明示されていないが、高い電圧側から低い電圧側に向かって20μAの線より分岐した細線が、それぞれ2↓、3↓、4↓、5↓そして6↓のときの特性曲線を示す。
パルスの回数が増すごとにヒステリシスは小さくなり、6回目のパルスで昇電圧曲線と降電圧曲線は一致し、ナノワイヤーネットワークに記憶に相当する導通経路が確立されたこと、すなわち十分な学習が行われたことがわかる。
(実施例6)
実施例6では、データの安定性とこの素子に特異な性質について検討した。
図16は、昇電圧、降電圧過程におけるPVP−AgNWナノワイヤーネットワーク電圧−電流特性を示す。降電圧過程において、スパイク状の電流降下複数個所で認められるが、この不安定状態は回復されることがわかる。
図17は、降電圧過程における0.31VというサブスレッショルドレベルでのコンダクタンスGおよびβの入力電圧印加時間T依存性を調べたものである。これは、図16の左から2番目のスパイク状電流降下部に該当する。
ここで、電流のPSD(Power spectral density)はfを周波数として、
PSD〜fβ
で表され、βは、信号中に含まれる変動成分の相関を表す指標である。図17の場合、導通経路の揺らぎ(スイッチングの揺らぎ)によって引き起こされる電流変動の相関であり、これは、ネットワーク中での小さな領域での揺らぎとより大きな領域での揺らぎとの相関と理解される。βが−1に近い値のときは、1/fノイズ(ピンクノイズ)とよく呼ばれ、多くの動的プロセスでも知られているように、ネットワーク中の導通経路揺らぎに相互連携現象が発現していることを意味する。一方、βが−2に近い場合はブラウン運動で知られるような、乱雑性の高い相互連携現象が生じている。
コンダクタンスGは、14秒から17秒の3秒間にかけて大きく変化する領域があって、その後、安定した初期値から約0.1S大きい値となる。すなわち、ナノワイヤーネットワーク接続は、不安定な状態が約3秒間続き、その後、以前の安定状態より0.1Sという僅かに大きな値に自動的に回復する。
このコンダクタンスが大きく変化する領域に呼応してβも大きく変化する。7秒から10秒の領域(図18中の▲の領域)と14秒から17秒の領域(図18中の◇の領域)の電流のPSD特性を図18に示す。P〜1/f−βでよく近似されている。14秒以前の安定な領域では、|β|は約1.2と安定な動的レジームの1に近く、14秒から17秒の不安定な領域での|β|は2に近い値になっている。この不安定な領域で、ナノワイヤーネットワークの接続の切り替えが想定される。したがって、この素子のナノワイヤーネットワークは、その導電経路が固定されるわけではなく、エネルギーが供給されるごとに、ランダムな変化に動的に適合し、ネットワーク接続を再構成して新しい最適な導電経路を築く。すなわち、本発明の連想・推定帰国素子は、素子内のネットワークを自動的に再構築しながら高い安定性を得るという他の記憶素子には殆んど見られない特徴を有した素子である。
(実施例7)
ナノワイヤー間に生成されたフィラメントは時間とともに消失し、記憶に相当する導電経路もそれに伴い消失していく。
図19は、5Vの電圧を印加してナノワイヤー間にフィラメントを生成し、電圧印加を終了した後の経過時間に伴うコンダクタンスの変化を測定した結果である。そこでは、実施例1と同様にPVP−AgNWを用いたナノワイヤーネットワークを用いて電気特性を評価した。時刻t、tおよびtで階段状にコンダクタンスが小さくなっていくのがわかる。これは、ネットワークを貫く導通経路が消失していくのに対応する。したがって、本発明の記憶素子は揮発性の記憶素子である。なお、ナノワイヤー間に一旦フィラメントが形成されると、そのフィラメントが消失した後もそこの場所にフィラメントが生成されやすい。したがって、本発明の記憶素子は、記憶は揮発性であるが、再度学習させると短時間で学習することができる特性を有する。
(実施例8)
実施例8では、実施例1の記憶素子(記憶装置)の連想記憶について評価した。
実施例1の記憶装置を用いて、4つの情報の記憶(記憶学習)を行った。ここでは、視覚に訴えてわかりやすく説明するために、図20(a)に示すように、チャンネル1から9に与える情報を3×3のマトリックスのパネルの濃淡で表した。したがって、入力情報の場合は、マトリックスの黒いパネルが入力電圧を印加されたチャンネルを示し、白のパネルは電圧が印加されていないことを示す。出力情報の場合は、濃いパネルに対応するチャンネルは出力電流が大きく、淡いパネルに対応するチャンネルは出力電流が小さいことを示す。学習情報としては、ターゲット1からターゲット4までの4種類を記憶させた。学習過程は実施例1記載の方法に準拠させた。なお、各ターゲットの学習時間は一定ではないものの、おおむね1分以内であった。
学習させた後、2ビット、1ビットの各情報(入力パターン)を入力したときの出力情報を図20(b)に示す。各出力は正解に対応しており、連想記憶が行われていることを確認した。
(実施例9)
実施例9では、実施例1の記憶素子(記憶装置)の推定記憶について評価した。
実施例1の記憶装置を用いて、図21に示すように、4つの情報の記憶(記憶学習)を行った。ここでは、視覚に訴えてわかりやすく説明するために、実施例8と同様に、チャンネル1から9に与える情報を3×3のマトリックスのパネルの濃淡で表した。したがって、入力情報の場合は、マトリックスの黒いパネルが入力電圧を印加されたチャンネルを示し、白のパネルは電圧が印加されていないことを示す。出力情報の場合は、濃いパネルに対応するチャンネルは出力電流が大きく、淡いパネルに対応するチャンネルは出力電流が小さいことを示す。学習情報としては、実施例8と同じ4種類のものを記憶させた。学習過程は実施例1記載の方法に準拠させた。なお、各ターゲットの学習時間は一定ではないものの、おおむね1分以内であった。
学習させた後、情報a1を入力した。そのときの出力情報はo1であり、推定される候補は学習させた4種類に相当するc1〜c4の4種類であった。
次に、リファイン1として、情報a2を入力した。そのときの出力情報はo2であり、推定される候補はc1〜c3の3種類に絞られた。
その次に、リファイン2として、情報a3を入力した。そのときの出力情報はo3であり、推定される候補はc1〜c2の2種類に絞られた。
さらに、リファイン3として、情報a4を入力した。そのときの出力情報はo4であり、推定される候補がc1に絞られた。
以上から、本願発明の記憶素子は、入力情報をいくつか与えることで連想・推定を行い、連想・推定による絞り込み記憶機能を有することが実証された。
連想・推定機能をもった記憶は、人間の思考過程にも近く、極めて有用性が高い。
本発明の連想・推定記憶素子は、そのような高い有用性をもった記憶を扱うものであり、かつ被覆膜で覆われた複数の導電性ナノワイヤーが少なくとも複数機械的接触するように集合した集合体の少なくとも一部が入力および出力端子に機械的に接触するという極めてシンプルでコンパクトな構造をもつもので、さらに消費電力も少ない。このため、本発明は、民政、産業用途にかかわらず幅広い分野で活用されるものと期待される。
11:入力電極
12:出力電極
13:ナノワイヤー
131a:導電性ナノワイヤー(Ag−NW)
131b:導電性ナノワイヤー(Ag−NW)
132a:被覆膜(PVP)
132b:被覆膜(PVP)
133:荷電イオン(銀イオン、Ag
134:フィラメント
本発明の記憶素子の基本構造を説明する構成図である。 本発明の記憶素子の要部の構成と動作原理を説明する説明図である。 本発明の記憶素子のコンセプトを説明する概念図である。 本発明の記憶素子が連想・推定機能を発現するまでの過程を説明する説明図である。 本発明の記憶素子の学習過程を示すフローチャート図である。 本発明の記憶素子の学習過程を示すフローチャート図である。 実施例の記憶素子の構造を説明する構造図である。 本発明のナノワイヤーを電子顕微鏡で観察した結果で、(a)および(b)はSEM写真、(c)はTEM写真である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である。 本発明の記憶素子の電気特性を示す特性図である 本発明の記憶素子の連想・推定記憶特性を示す特性図である。 本発明の記憶素子の連想・推定記憶特性を示す特性図である。

Claims (20)

  1. 複数の配線からなる入力端子と複数の配線からなる出力端子を有する連想・推定記憶素子であって、
    前記入力端子の配線には機械的に接するようにナノワイヤーが配置され、
    前記出力端子の配線にも機械的に接するようにナノワイヤーが配置され、
    前記ナノワイヤーは、被覆膜で覆われた導電性のナノワイヤーであって、複数からなり、
    かつ、前記ナノワイヤーは少なくともそのうちの複数が互いに機械的に接するように配置され、
    前記ナノワイヤーに電圧が印加されることにより前記被覆膜と前記ナノワイヤーが機械的に接する部分での電気的性質が変化する、連想・推定記憶素子。
  2. 前記ナノワイヤーに印加される電圧は、前記入力端子の少なくとも一部に印加される電圧により引き起こされる、請求項1記載の連想・推定記憶素子。
  3. 前記電気的性質は、コンダクタンスである、請求項1または2記載の連想・推定記憶素子。
  4. 前記電気的性質の変化は、前記被覆膜にフィラメントが形成されることによって起こる、請求項1から3の何れか1に記載の連想・推定記憶素子。
  5. 前記ナノワイヤーの長さは、前記入力端子の配線と前記出力端子の配線との最小間隔よりも短い、請求項1から4の何れか1に記載の連想・推定記憶素子。
  6. 前記入力端子には、前記入力端子のそれぞれに対応したスイッチが接続されている、請求項1から5の何れか1に記載の連想・推定記憶素子。
  7. 前記出力端子には、前記出力端子のそれぞれに対応したスイッチが接続されている、請求項1から6の何れか1に記載の連想・推定記憶素子。
  8. 前記ナノワイヤーは、Ag、Cu、Al、Ni、Si、In、Gaの群より選ばれる1以上の金属、半導体、前記金属を含む合金、および前記金属の酸化物を含む物質の何れかからなる、請求項1から7の何れか1に記載の連想・推定記憶素子。
  9. 前記被覆膜は、ポリマー膜,分子膜、酸化物膜、イオン導電性物質膜より選ばれる1以上からなる、請求項1から8の何れか1に記載の連想・推定記憶素子。
  10. 前記ポリマー膜はポリビニルピロリドンからなる、請求項9記載の連想・推定記憶素子。
  11. 前記酸化物膜はチタン酸化物、ニッケル酸化物、バナジウム酸化物の群より選ばれる1以上からなる、請求項9記載の連想・推定記憶素子。
  12. 前記ナノワイヤーが接触する部分の前記入力端子の配線および前記出力端子の配線は、平面上に配置されている、請求項1から11の何れか1に記載の連想・推定記憶素子。
  13. 前記ナノワイヤーが接触する部分の前記入力端子の配線および前記出力端子の配線は、三次元配置されている、請求項1から11の何れか1に記載の連想・推定記憶素子。
  14. 前記ナノワイヤーは、エポキシ樹脂によってモールドされている、請求項1から13の何れか1に記載の連想・推定記憶素子。
  15. 前記入力端子の数が、8以上128以下である、請求項1から14の何れか1に記載の連想・推定記憶素子。
  16. 請求項1から15の何れかに記載の連想・推定記憶素子の前記入力端子に1以上の学習用の入力電気信号を、所定の連続する時間t以上入力する学習ステップと、
    前記入力端子に入力電気信号を入力して、前記出力端子から連想・推定記憶の出力電気信号を得るステップを有する、連想・推定記憶素子の使用方法。
  17. 前記時間tは、前記入力電気信号の時間に対する前記出力信号の特性曲線をプロットするステップと、前記特性曲線に対しシグモイド状曲線をフィッティングさせるステップと、前記シグモイド状曲線の変曲点を求めるステップとを有して、前記変曲点に達する時間以上とする、請求項16記載の連想・推定記憶素子の使用方法。
  18. 前記特性曲線はコンダクタンスの特性曲線である、請求項17記載の連想・推定記憶素子の使用方法。
  19. 前記時間tは、予め定めたコンダクタンスの絶対値以上の前記出力電気信号が得られたときの時間である、請求項16記載の連想・推定記憶素子の使用方法。
  20. 請求項1から15の何れかに記載の連想・推定記憶素子の前記入力端子に1以上の学習用の入力電気信号を、所定の複数の回数Nパルス入力する学習ステップと、
    前記入力端子に入力電気信号を入力して、前記出力端子から連想・推定記憶の出力電気信号を得るステップを有する、連想・推定記憶素子の使用方法。
JP2019198773A 2019-10-31 2019-10-31 連想・推定記憶素子およびその使用方法 Pending JP2021072143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019198773A JP2021072143A (ja) 2019-10-31 2019-10-31 連想・推定記憶素子およびその使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019198773A JP2021072143A (ja) 2019-10-31 2019-10-31 連想・推定記憶素子およびその使用方法

Publications (1)

Publication Number Publication Date
JP2021072143A true JP2021072143A (ja) 2021-05-06

Family

ID=75713733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019198773A Pending JP2021072143A (ja) 2019-10-31 2019-10-31 連想・推定記憶素子およびその使用方法

Country Status (1)

Country Link
JP (1) JP2021072143A (ja)

Similar Documents

Publication Publication Date Title
Kurenkov et al. Artificial neuron and synapse realized in an antiferromagnet/ferromagnet heterostructure using dynamics of spin–orbit torque switching
US8249838B2 (en) Method and apparatus for modeling memristor devices
US10867237B2 (en) Single-component artificial neuron based on Mott insulators, network of artificial neurons and corresponding manufacturing method
CN109074842A (zh) 用于运行能互补地模拟地重构的忆阻性的电阻开关的方法和器件及其作为人工突触的用途
Mirigliano et al. Complex electrical spiking activity in resistive switching nanostructured Au two-terminal devices
Mladenov et al. A memristor model with a modified window function and activation thresholds
JP2021072143A (ja) 連想・推定記憶素子およびその使用方法
An et al. Robust deep reservoir computing through reliable memristor with improved heat dissipation capability
Lin et al. Nitrogen-induced ultralow power switching in flexible ZnO-based memristor for artificial synaptic learning
Liu et al. Analyzing inference robustness of RRAM synaptic array in low-precision neural network
CN108389873B (zh) 一种制造电阻开关的方法以及该方法制得的器件和存储器
Nielen et al. Study of memristive associative capacitive networks for CAM applications
Herzig et al. Improvement of NbOx-based threshold switching devices by implementing multilayer stacks
Zheng et al. Modular structure of compact model for memristive devices
Lykkebø et al. An investigation of square waves for evolution in carbon nanotubes material
Milano et al. Self-organizing memristive nanowire networks with structural plasticity emulate biological neuronal circuits
Mladenov et al. Learning of an Artificial Neuron with Resistor-Memristor Synapses
Seo et al. Automatic ReRAM SPICE model generation from empirical data for fast ReRAM-circuit coevaluation
Gryaznov et al. Automatized complex for measuring the electrical properties of MIM structures
Vaynshteyn et al. Applications of electrochemical elements in systems of artificial intelligence
CN109950394A (zh) 无电形成过程阻变存储器实现量子电导效应的方法
Kwak et al. Experimental measurement of ungated channel region conductance in a multi-terminal, metal oxide-based ECRAM
Ananthakrishnan et al. Water-based resistive switches for neuromorphic long-range connections
Shrestha et al. High-speed endurance and switching measurements for memristive switches
Sha et al. A Physics-Informed Neural Network for RRAM modeling

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191113