JP2020517128A - ハイサイドスイッチ用のゲートドライバ回路 - Google Patents

Abstract

ハイサイドスイッチを駆動するためのゲートドライバ回路が開示される。ゲートドライバ回路は、サンプル及びレベルシフト回路を備える。サンプル及びレベルシフト回路は、ハイサイドスイッチに接続されている。ゲートドライバ回路は、サンプリングコンデンサを更に備える。サンプリングコンデンサは、少なくとも１つの増幅器の出力電圧をサンプリングするように構成されている。ゲートドライバ回路は、少なくとも１つの電圧源を追加的に含む。少なくとも１つの電圧源は、少なくとも１つの増幅器に接続されている。サンプリングコンデンサは、ハイサイドスイッチのゲート容量を充電するように構成されており、少なくとも１つの増幅器は、ハイサイドスイッチ出力電流を制限するように構成されている。

Description

本開示は、トランジスタベースのスイッチに関し、より具体的には、ハイサイドスイッチ用のゲートドライバ回路に関する。

（優先権出願）
本出願は、２０１７年４月１０日に出願されたインド特許出願第２０１７１１０１２７３９号に対する優先権を主張し、その内容全体が本明細書に組み込まれる。

ハイサイドスイッチは、様々な負荷を駆動するために使用され得、それゆえに、いくつかの異なる用途で使用され得る。ハイサイドスイッチを駆動するための典型的なシステム及び方法は、電荷ポンプを利用する。電荷ポンプは、高電圧又は低電圧電源のいずれかを生成するために、エネルギー貯蔵素子としてコンデンサを使用するＤＣ−ＤＣコンバータである。ハイサイドスイッチに関して、電荷ポンプは、ハイサイドスイッチを駆動するためのＤＣ電流を供給することに加えて、他の回路構成要素（増幅器など）を供給するために採用される。この方法は、ＤＣ負荷電流を供給するために、電荷ポンプ内の大型コンデンサの使用を必要とする。大型コンデンサは、オンチップ集積ソリューションが必要とされる場合に、貴重な表面積を占有し得る。この問題を解決するために、いくつかのシステムは、ＤＣ電流を供給するための外部コンデンサを実装する。これは、チップの必要な表面積を低減するが、外部コンデンサを接続するために余分なピンが含められることになる。ハイサイドスイッチを駆動するための電荷ポンプ設計を使用することは、チップサイズを低減する必要がある状況、又はコスト重視であるためにピンの数を低減する必要がある状況には寄与しない。加えて、電荷ポンプ設計を使用することは、外部構成要素が部品表（bill of materials、ＢＯＭ）全体及びコストに付加されるため、外部コンデンサなどの外部構成要素を可能な限り少なくする必要がある状況には寄与しない。

一般的に言うと、ハイサイドスイッチは、パス素子、ゲート制御ブロック、及び入力論理ブロックの３つの主要素を含む。パス素子は、通常、トランジスタであり、これは、典型的には、金属酸化物半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、ＭＯＳＦＥＴ）又は横方向拡散金属酸化物半導体トランジスタ（laterally diffused metal oxide semiconductor transistor、ＬＤＭＯＳ）である。ＬＤＭＯＳトランジスタは、ＭＯＳＦＥＴの一種であると考えられる。パス素子は、線形領域で動作して、電流を電源から負荷まで通過させる。ゲート制御ブロックは、パス素子のゲートに電圧を提供して、それを「オン」又は「オフ」に切り替える。入力論理ブロックは、オン／オフ信号を解釈し、ゲート制御ブロックをトリガして、パス素子を「オン」又は「オフ」に切り替える。

図１は、ハイサイドスイッチを駆動するための既知のシステム及び方法の回路レベル概略図である。示されるように、電荷ポンプ２は、電流コントローラ４に接続されている。電流コントローラ４は、増幅器６及びトランジスタ１０を含む。ここで、使用されるトランジスタ１０は、ｐチャネル金属酸化物半導体（p-channel metal-oxide semiconductor、ｐＭＯＳ）である。電流コントローラ４は、電荷ポンプ２によって電圧供給され、電流コントローラ入力ピンから生じる電圧差に基づいて出力を制御する。増幅器６の正のレールは、電荷ポンプ２によって給電され、増幅器６の負のレールは、供給電圧８によって給電される。電流検知抵抗器１２が、電荷ポンプ２と増幅器６との間に接続されている。電流検知ＦＥＴ１４が、増幅器６と出力ピン１８との間に接続されている。ハイサイドスイッチＦＥＴ１６が、電荷ポンプ２に接続されたドレイン側を有し、ゲート側は、トランジスタ１０を介して増幅器６の出力に接続され、ソース側は、出力ピン１８に接続されている。出力ピン１８は、システムを回路負荷２０に接続するために使用される。加えて、抵抗器３２が、ハイサイドスイッチＦＥＴ１６のゲート側とソース側との間に接続されている。回路は、クロック発生器２２を更に含む。抵抗器２４が、電荷ポンプ２と増幅器６との間に接続されている。回路は、負荷基準２６を更に含む。また、ハイサイドスイッチＦＥＴ１６が「オフ」になったときに、抵抗器３０と直列に接続されているＦＥＴ２８が示されている。

更に図１を参照すると、電荷ポンプ２は、増幅器６及びハイサイドスイッチＦＥＴ１６へのその接続に起因して、相当な出力電流を送達する必要がある。増幅器６を用いて完全なＶ_ＧＳを得ることは、回路負荷２０が大きいとき困難であり得る。それゆえに、電荷ポンプ２は、比較的大型のコンデンサを含み、これが図１の回路を単一チップ上に統合することを困難にしている。大型コンデンサが外部に位置する場合、追加のピンが必要になり、いずれの外部コンデンサも、ＢＯＭコストを増加させ、それゆえにシステム全体のコストを増加させ得る。

それゆえに、ハイサイドスイッチを駆動するための改善されたシステム及び方法が必要とされている。

上記の必要性は、サンプリング及びレベルシフト回路を含むハイサイドスイッチを駆動するための本開示のシステム及び方法によって満たされる。

ハイサイドスイッチを駆動するための例示的なゲートドライバ回路が開示される。ゲートドライバ回路は、サンプル及びレベルシフト回路を備える。サンプル及びレベルシフト回路は、ハイサイドスイッチに接続されている。ゲートドライバ回路は、サンプリングコンデンサを更に備える。サンプリングコンデンサは、少なくとも１つの増幅器の出力電圧をサンプリングするように構成されている。ゲートドライバ回路は、少なくとも１つの電圧源を追加的に含む。少なくとも１つの電圧源は、少なくとも１つの増幅器に接続されている。サンプリングコンデンサは、ハイサイドスイッチのゲート容量を充電するように構成されており、少なくとも１つの増幅器は、ハイサイドスイッチ出力電流を制限するように構成されている。

ハイサイドスイッチを駆動するための例示的な方法が開示される。本方法は、少なくとも１つの電圧を少なくとも１つの増幅器に供給することを含む。更に、本方法は、ハイサイドスイッチの出力電流を、少なくとも１つの増幅器を介して制限することを含む。本方法は、少なくとも１つの増幅器の出力電圧をサンプリングすることを追加的に含む。サンプリングコンデンサは、出力電圧のサンプリングのために構成されている。本方法は、少なくとも１つの増幅器の出力電圧をレベルシフトすることを含む。加えて、方法は、サンプリングコンデンサを使用して、ハイサイドスイッチのゲート容量を充電することを含む。

ハイサイドスイッチを駆動するための既知のシステム及び方法の回路レベル概略図である。 本開示による、ハイサイドスイッチを駆動するためのシステム及び方法の一実施形態の回路レベル概略図である。

本発明の任意の実施形態を詳細に説明する前に、本発明が、以下の説明に明らかにされるか、又は以下の図面に例示される構成の詳細及び構成要素の配置にその用途が限定されないことを理解されたい。本発明は、他の実施形態、及び様々な方式で実施又は実行されることが可能である。また、本明細書に使用される表現及び用語が説明の目的のためのものであり、限定として見なされるべきではないことを理解されたい。本明細書における「含む（including）」、「備える（comprising）」、又は「有する（having）」及びその変形の使用は、その後に列挙される項目及びその等価物、並びに追加の項目を包含することを意味する。別途指定又は限定されない限り、用語「装着された」、「接続された」、「支持された」、及び「連結された」、並びにその変形は広く使用され、直接的及び間接的な装着の両方、接続、支持、及び連結を包含する。更に、「接続された」及び「連結された」は、物理的又は機械的な接続又は連結に制限されない。

以下の考察は、当業者が本発明の実施形態を作製及び使用することを可能にするために提示される。例示される実施形態に対する様々な修正が、当業者に容易に明らかとなり、本明細書の一般的原理が、本発明の実施形態から逸脱することなく、他の実施形態及び用途に適用され得る。したがって、本発明の実施形態は、示される実施形態に限定されることを意図するものではなく、本明細書に開示される原理及び特徴と一致する最も広い範囲を与えられるものである。以下の詳細な説明は、図を参照して読まれるべきであり、異なる図中の同様の要素は、同様の参照番号を有する。図は、必ずしも正しい縮尺ではなく、選択された実施形態を図示し、本発明の実施形態の範囲を限定することを意図するものではない。当業者であれば、本明細書に提供される実施例が、本発明の実施形態の範囲内に収まる多くの有用な代替例を有することを認識するであろう。

本開示の実施形態は、出力負荷に電力を選択的に提供する際に使用するためのハイサイドスイッチを駆動するためのシステム及び方法を提供する。

図２は、本開示による、ハイサイドスイッチを駆動するためのシステム及び方法の一実施形態の回路レベル概略図である。一実施形態では、サンプル及びレベルシフト回路４０が提供され得る。サンプル及びレベルシフト回路４０は、増幅器４２の出力に接続され得る。増幅器４２の入力は、増幅器４４の出力に接続され得る。増幅器４２は、電圧源４６に接続され得る。更に、増幅器４４は、電圧源４８に接続され得る。サンプル及びレベルシフト回路４０は、複数のスイッチ５０、５２、５４、５６を含み得る。サンプル及びレベルシフト回路４０は、サンプリングコンデンサ５８を更に含み得る。加えて、サンプル及びレベルシフト回路４０は、電界効果トランジスタ（field-effect transistor、ＦＥＴ）６０を含み得る。電圧源４８は、抵抗器６２に接続され得、抵抗器６２は、トランジスタ６４と直列に接続され得る。サンプル及びレベルシフト回路４０の１つの出力は、トランジスタ６４のソース側に接続され得る。更に、同一の出力が、ハイサイドスイッチ７０のソース側及び出力ピン７２に接続されてもよい。

非限定的な一例では、図２に示されるように、ハイサイドスイッチ７０は、ｎチャネル金属酸化物半導体電界効果トランジスタ（ｎＭＯＳトランジスタ）又はｎチャネル横方向拡散金属酸化物半導体トランジスタ（ｎＬＤＭＯＳトランジスタ）とすることができる。ｎＬＤＭＯＳトランジスタは、ｎＭＯＳトランジスタの一種であると考えられる。特定の状況では、異なる種類のトランジスタを使用することが有益であり得る。サンプル及びレベルシフト回路４０の別の出力は、ハイサイドスイッチ７０のゲート側に接続され得る。ハイサイドスイッチ７０のドレイン側は、電圧源４８に接続され得る。ハイサイドスイッチ７０は、トランジスタ６４と直列に抵抗器６２に並列に接続され得る。回路は、電圧源４８を増幅器４４の入力に接続する抵抗器６６を更に含み得る。抵抗器６２は、電圧源４８を増幅器４４の別の入力に接続し得る。抵抗器６６は、負荷基準６８に接続され得る。出力ピン７２は、回路負荷７４に接続され得る。特定の非限定的な実施形態では、ハイサイドスイッチ７０及びローサイドスイッチがハーフブリッジ構成を構築するように、ローサイドスイッチが含められて出力ピン７２に接続され得る。

更に図２を参照すると、サンプル及びレベルシフト回路４０は、ハイサイドスイッチ７０を駆動するときに、電荷ポンプの必要性を排除し得る。サンプリングコンデンサ５８は、増幅器４２の出力で電圧をサンプリングし得る。サンプリングコンデンサ５８は、次いで、ハイサイドスイッチ７０のゲート側容量を充電するために使用され得る。ゲート側容量の充電は、ハイサイドスイッチ７０が「オン」になることを可能にし得る。非限定的な一実施形態では、ハイサイドスイッチ７０が「オン」であるとき、入力電圧が回路負荷７４に供給され得る。

別の非限定的な実施形態では、ハイサイドスイッチ７０のゲート容量は、保持コンデンサとして機能し得る。したがって、保持コンデンサにはＤＣ負荷が必要とされない場合がある。サンプル及びレベルシフト回路４０は、任意のＤＣ電流を提供し得る。

特定の非限定的な実施形態では、電圧源４６、４８は、電荷ポンプ電力増幅器を有することとは対照的に、増幅器４２、４４に固定電圧を供給し得る。代替的に、電圧源４６、４８は、増幅器４２、４４に可変電圧を供給してもよい。非限定的な一実施形態では、電圧源４６、４８は、それぞれの供給電圧を所定の時間にわたって増加させる（即ち、ランプ電圧）ように構成され得る。増幅器４２、４４は、短絡電流コントローラとして機能し得る。特定の状況では、異なる増幅器構成、又は異なる種類の増幅器を使用することが有益であり得る。特定の状況では、増幅器４２、４４の演算増幅器を使用することが有益であり得る。特定の状況では、供給電圧４８から、供給電圧４８を数ボルト下回るまでのコモンモード電圧範囲内で機能するように構成される増幅器４２、４４を含むことが有益であり得る。増幅器４２、４４は、高入力コモンモード電圧、及び低出力コモンモード電圧を処理するように特別に設計され得る。

特定の状況では、３．３ボルトを提供する電圧源４６、４８を含むことが有益であり得る。代替的に、電圧源４６、４８は、１２ボルト及び１４ボルトを含む任意の他の所定の電圧レベルを供給してもよい。特定の状況では、電圧源４６、４８の少なくとも１つのために車両電池を使用することが有益であり得る。特定の状況では、電圧源４６、４８のうちの少なくとも１つが、４．５ボルト〜６０ボルトの範囲内の供給電圧を有することが有益であり得る。

いくつかの非限定的な実施形態では、抵抗器６２は、電流検知抵抗器とすることができる。加えて、トランジスタ６４は、電流検知ＦＥＴとすることができる。

非限定的な一実施形態では、開示されるシステムは、単一チップ上の集積回路とすることができる。集積回路は、図１に示されるように、電荷ポンプシステムによって使用されるチップ表面積の１／３を使用し得る。代替的に、開示されるシステムは、図１に示されるように、電荷ポンプシステムによって使用されるチップ表面積の最大９９％を使用してもよい。特定の状況では、単一チップ上の集積回路内にサンプリングコンデンサ５８を特別に含むことが有益であり得る。非限定的な一実施形態では、サンプリングコンデンサ５８は、図１に示される電荷ポンプシステムと関連付けられたコンデンサよりも小さくてもよい。いくつかの非限定的な実施形態では、サンプリングコンデンサは、２ｐＦ〜２５０ｐＦの容量範囲内であり得る。

非限定的な一実施形態では、本開示によって含められるピンの数は、図１に示されるように電荷ポンプシステムによって含められるピンの数よりも少なくてもよい。非限定的な一例では、本開示は、図１に示されるように電荷ポンプシステムよりも１つ少ないピンを含み得る。非限定的な別の例では、本開示は、図１に示されるように電荷ポンプシステムよりも最大３つまで少ないピンを含み得る。

増幅器４２は、電圧源４６によって給電され得る。同様に、増幅器４４は、電圧源４８によって給電され得る。いくつかの状況では、電圧源４６、４８のうちの少なくとも１つが固定電圧を供給することが有益であり得る。

本発明が特定の実施形態及び実施例と関連して上述されているが、本発明は必ずしもそのように限定されるものではなく、実施形態、実施例、及び用途からの他の多くの実施形態、実施例、用途、修正、及び発展が、本明細書に添付される特許請求の範囲によって包含されることを意図することが、当業者に理解されるであろう。本明細書に引用される各特許及び刊行物の開示全体は、そのような各特許又は各刊行物が参照により本明細書に個々に組み込まれているのと同様に、参照により組み込まれる。本発明の様々な特徴及び利点は、以下の特許請求の範囲に明らかにされる。

Claims (23)

1. ハイサイドスイッチを駆動するためのゲートドライバ回路であって、
   前記ハイサイドスイッチに接続されたサンプル及びレベルシフト回路と、
   少なくとも１つの増幅器の出力電圧をサンプリングするように構成されたサンプリングコンデンサと、
   前記少なくとも１つの増幅器に接続された少なくとも１つの電圧源と、を備え、
   前記サンプリングコンデンサが、前記ハイサイドスイッチのゲート容量を充電するように更に構成されており、
   前記少なくとも１つの増幅器が、ハイサイドスイッチ出力電流を制限するように構成されている、ゲートドライバ回路。
2. 前記ハイサイドスイッチが、ｎチャネル金属酸化物半導体電界効果トランジスタ（ｎＭＯＳトランジスタ）である、請求項１に記載のゲートドライバ回路。
3. 回路負荷を更に備え、前記回路負荷が、前記ｎＭＯＳトランジスタのソース側に接続されている、請求項２に記載のゲートドライバ回路。
4. 前記少なくとも１つの増幅器が、前記電圧源に対する第２の電圧のコモンモード電圧範囲内で機能するように構成されており、前記第２の電圧が、前記電圧源未満である、請求項１〜３のいずれか一項に記載のゲートドライバ回路。
5. 前記サンプリングコンデンサが、２ｐＦ〜２５０ｐＦの容量範囲内である、請求項１〜４のいずれか一項に記載のゲートドライバ回路。
6. 前記ゲートドライバ回路が、単一チップ上の集積回路である、請求項１〜５のいずれか一項に記載のゲートドライバ回路。
7. トランジスタと直列に接続された電流検知抵抗器を更に備え、前記電流検知抵抗器及び前記トランジスタが、前記ハイサイドスイッチと並列に接続されている、請求項１〜６のいずれか一項に記載のゲートドライバ回路。
8. ハイサイドスイッチを駆動するための方法であって、
   少なくとも１つの電圧を少なくとも１つの増幅器に供給することと、
   前記ハイサイドスイッチの出力電流を、少なくとも１つの増幅器を介して制限することと、
   前記少なくとも１つの増幅器の出力電圧を、前記出力電圧のサンプリングのために構成されたサンプリングコンデンサを用いてサンプリングすることと、
   前記少なくとも１つの増幅器の前記出力電圧をレベルシフトすることと、
   前記サンプリングコンデンサを使用して、前記ハイサイドスイッチのゲート容量を充電することと、を含む、方法。
9. 前記ハイサイドスイッチがオンになったときに、入力電圧を負荷に供給することを更に含む、請求項８に記載の方法。
10. 前記ハイサイドスイッチが、ｎチャネル金属酸化物半導体電界効果トランジスタ（ｎＭＯＳトランジスタ）である、請求項８又は９に記載の方法。
11. 回路負荷を前記ｎＭＯＳトランジスタのソース側に接続することを更に含む、請求項１０に記載の方法。
12. 前記少なくとも１つの増幅器を、前記少なくとも１つの電圧を供給する電圧源に対する第２の電圧のコモンモード電圧範囲内で動作させることを更に含み、前記第２の電圧が前記電圧源未満である、請求項８〜１１のいずれか一項に記載の方法。
13. 前記サンプリングコンデンサが、２ｐＦ〜２５０ｐＦの容量範囲内である、請求項８〜１２のいずれか一項に記載の方法。
14. 前記工程が、単一チップ上の集積回路から行われる、請求項８〜１３のいずれか一項に記載の方法。
15. トランジスタと直列に接続された電流検知抵抗器を提供するステップを更に含み、前記電流検知抵抗器及び前記トランジスタが、前記ハイサイドスイッチと並列に接続されている、請求項８〜１４のいずれか一項に記載の方法。
16. 回路であって、
    ハイサイドスイッチと、
    ハイサイドスイッチを駆動するためのゲートドライバ回路と、を備え、前記ゲートドライバ回路が、
    前記ハイサイドスイッチに接続されたサンプル及びレベルシフト回路と、
    少なくとも１つの増幅器の出力電圧をサンプリングするように構成されたサンプリングコンデンサと、
    前記少なくとも１つの増幅器に接続された少なくとも１つの電圧源と、を備え、
    前記サンプリングコンデンサが、前記ハイサイドスイッチのゲート容量を充電するように更に構成されており、
    前記少なくとも１つの増幅器が、ハイサイドスイッチ出力電流を制限するように構成されている、回路。
17. 前記ハイサイドスイッチが、ｎチャネル金属酸化物半導体電界効果トランジスタ（ｎＭＯＳトランジスタ）である、請求項１６に記載のゲートドライバ回路。
18. 回路負荷を更に備え、前記回路負荷が、前記ｎＭＯＳトランジスタのソース側に接続されている、請求項１７に記載のゲートドライバ回路。
19. 前記少なくとも１つの増幅器が、前記電圧源に対する第２の電圧のコモンモード電圧範囲内で機能するように構成されており、前記第２の電圧が、前記電圧源未満である、請求項１６〜１８のいずれか一項に記載のゲートドライバ回路。
20. 前記サンプリングコンデンサが、２ｐＦ〜２５０ｐＦの容量範囲内である、請求項１６〜１９のいずれか一項に記載のゲートドライバ回路。
21. 前記ゲートドライバ回路が、単一チップ上の集積回路である、請求項１６〜２０のいずれか一項に記載のゲートドライバ回路。
22. トランジスタと直列に接続された電流検知抵抗器を更に備え、前記電流検知抵抗器及び前記トランジスタが、前記ハイサイドスイッチと並列に接続されている、請求項１６〜２１のいずれか一項に記載のゲートドライバ回路。
23. 請求項１６〜２２に記載のゲートドライバ回路のうちのいずれかを含む、マイクロコントローラ。