JP2020196260A - 画像形成装置、画像形成方法及び画像形成制御プログラム - Google Patents

Abstract

【課題】画像データの格納先を特定するためのアドレス計算の処理負担を軽減する。【解決手段】画像形成方法は、メモリを使用し、Ｌ色（Ｌは２以上の整数）の色材で印刷媒体上に画像を形成する。画像形成方法は、複数の走査線から構成され、Ｌ色の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、複数の走査線を形成する複数の画素の座標に基づいて、Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、Ｌ個のアドレスを使用して走査線を形成する複数の画素の色を再現するためのＬ個の色材毎の階調を表わすＬ個の階調データをメモリとの間で送受信する。【選択図】 図１

Description

本発明は、画像形成装置、画像形成方法及び画像形成制御プログラムに関し、特に効率的なメモリ使用を可能とする技術に関する。

画像形成装置（たとえばプリンター、多機能プリンター、又は複合機（Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ））は、ページ記述言語（Ｐａｇｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）で記述された印刷ジョブに基づいて印刷処理を行うことができる。印刷処理は、ＰＤＬ解析処理、色変換処理及びＲＩＰ（Ｒａｓｔｅｒ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ）処理がある。ＰＤＬ解析処理は、印刷ジョブを解析してオブジェクトを抽出し、ＲＧＢ画像データを生成する。色変換処理は、ＲＧＢ画像データをＣＭＹＫ画像データに変換する。ＲＩＰ処理は、メモリからＣＭＹＫ画像データを読み出し各色のピクセルマップデータであるピクセルデータを生成し、メモリに書き出す。ＲＩＰ処理は、一般に処理量が多く、専用のハードウェア（ＡＳＩＣ）を使用して実行されることが通例である。一方、メモリアクセスに関し、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理する技術も提案されている（特許文献１）。

特開２０１１−４９８９３号公報

しかし、従来は、画像データの格納先を特定するためのアドレス計算については十分な検討が成されていなかった。

本発明は、このような状況に鑑みてなされたものであり、画像データの格納先を特定するためのアドレス計算の処理負担を軽減するための技術を提供することを目的とする。

本開示の一の局面に係る画像形成装置は、プロセッサと、所定のメモリ空間を有するメモリと、前記メモリに記憶されたプログラム命令であって、前記プロセッサによる実行の際に、前記画像形成装置に、複数の走査線から構成され、Ｌ色（Ｌは２以上の整数）の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、前記複数の走査線を形成する複数の画素の座標に基づいて、前記Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、前記相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、前記Ｌ個のアドレスを使用して前記走査線を形成する複数の画素の色を再現するための前記Ｌ個の色材毎の階調を表わすＬ個の階調データを前記メモリとの間で送受信し、前記Ｌ色の色材で印刷媒体上に画像を形成させるプログラム命令とを備える。

本開示の他の局面に係る画像形成方法は、所定のメモリ空間を有するメモリを使用し、Ｌ色（Ｌは２以上の整数）の色材で印刷媒体上に画像を形成する。前記画像形成方法は、複数の走査線から構成され、Ｌ色の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、前記複数の走査線を形成する複数の画素の座標に基づいて、前記Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、前記相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、前記Ｌ個のアドレスを使用して前記走査線を形成する複数の画素の色を再現するための前記Ｌ個の色材毎の階調を表わすＬ個の階調データを前記メモリとの間で送受信する。

本開示の他の局面に係る制御プログラムは、プロセッサと所定のメモリ空間を有するメモリとを有し、Ｌ色（Ｌは２以上の整数）の色材で印刷媒体上に画像を形成する画像形成装置を制御する。前記制御プログラムは、複数の走査線から構成され、Ｌ色の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、前記複数の走査線を形成する複数の画素の座標に基づいて、前記Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、前記相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、前記Ｌ個のアドレスを使用して前記走査線を形成する複数の画素の色を再現するための前記Ｌ個の色材毎の階調を表わすＬ個の階調データを前記メモリとの間で送受信し、前記画像形成装置に実施させるプログラム命令を備える。

本発明によれば、画像データの格納先を特定するためのアドレス計算の処理負担を軽減することができる。

本開示の一実施形態に係る画像形成装置１の機能構成を示すブロックダイアグラムである。 一実施形態に係る画像処理部２００の機能構成を示すブロックダイアグラムである。 一実施形態に係る画像形成の一例を示す説明図である。 一実施形態に係るアドレス変換の内容を示す説明図である。 一実施形態に係るメモリ空間を示す説明図である。 一実施形態に係るメモリ書込み処理の内容を示すフローチャートである。 一実施形態に係るチャンネルとグループの関係を示す説明図である。

Ａ．実施形態：
以下、本発明を実施するための形態（以下、「実施形態」という）を、図面を参照して説明する。

図１は、本開示の一実施形態に係る画像形成装置１の機能構成を示すブロックダイアグラムである。画像形成装置１は、制御部１０と、画像処理部２００と、画像形成部３０と、記憶部４０と、画像読取部５０と、メモリ制御部６０と、これらを相互に接続するＡＸＩバス９０とを備えている。ＡＸＩバス９０は、ＡＸＩプロトコルに従って各機器間の通信を可能とする。画像形成装置１は、さらに、メモリ制御部６０によって制御されるＤＤＲメモリ７０を備えている。画像形成部３０は、露光部３１を有している。ＤＤＲメモリ７０は、一例として、４つのバンク、すなわち、第１バンクＢ１と、第２バンクＢ２と、第３バンクＢ３と、第４バンクＢ４とを有している。

画像形成装置１は、さらに、制御部１０に接続されている第１ＡＸＩマスタ１０Ｍと、画像処理部２００に接続されている第２ＡＸＩマスタ２０Ｍと、画像形成部３０に接続されている第３ＡＸＩマスタ３０Ｍと、記憶部４０に接続されている第４ＡＸＩマスタ４０Ｍと、画像読取部５０に接続されている第５ＡＸＩマスタ５０Ｍと、メモリ制御部６０に接続されているＮｅｔｗｏｒｋ Ｉｎｔｅｒｃｏｎｎｅｃｔ部（ＮＩＣ部（たとえばＡＭＢＡ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｃｏｎｎｅｃｔ）とも呼ばれる。）６０Ｍとを備えている。

第１ＡＸＩマスタ１０Ｍ、第２ＡＸＩマスタ２０Ｍ、第３ＡＸＩマスタ３０Ｍ、第４ＡＸＩマスタ４０Ｍ、第５ＡＸＩマスタ５０Ｍ及びＮＩＣ部６０Ｍは、Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ（ＤＭＡ）制御機能を有している。

制御部１０は、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサを備えている。また、制御部１０は、各種Ｉ／Ｏ、ＵＳＢ（ユニバーサル・シリアル・バス）、バス、その他ハードウェア等のインターフェースに関連するコントローラ機能を備えている。制御部１０は、画像形成装置１の全体を制御する。

記憶部４０は、非一時的な記憶媒体であるハードディスクドライブやフラッシュメモリー等からなる記憶装置で、それぞれ制御部１０が実行する処理の制御プログラムやデータを記憶する。

図２は、一実施形態に係る画像処理部２００の機能構成を示すブロックダイアグラムである。画像処理部２００は、ＲＩＰ処理部２３０と、描画制御部２５０とを備えている。描画制御部２５０は、走査線構成部２５１を有し、走査線構成部２５１を介して第２ＡＸＩマスタ２０Ｍに接続されている。走査線構成部２５１は、乗算処理のためにシーケンシャルマルチプライヤーＳＭを有している。シーケンシャルマルチプライヤーを採用しているのは、回路規模の大型化等を抑制するためである。走査線構成部２５１の機能については後述する。

第２ＡＸＩマスタ２０Ｍは、パイプライン処理部２５２と、６個のＤMＡコントローラであるＤMＡＣ２５３乃至２５８を有している（図２参照）。この例では、６個のＤMＡＣ２５３乃至２５８のうち３個のＤMＡＣ２５３，２５４，２５５は書込み用であり、３個のＤMＡＣ２５６，２５７，２５８は読取用である。６個のＤMＡＣ２５３乃至２５８は、同一の構成を有しており、それぞれが４チャンネル（計２４チャンネル）のＤMＡコントローラを構成している。パイプライン処理部２５２は、バッファ（図示略）を有し、画像処理部２００での処理内容を想定して６個のＤMＡＣ２５３乃至２５８の入出力のパイプライン処理を実行する。

制御部１０は、ＰＤＬ解析処理を実行し、印刷データを含む印刷ジョブの受信に応じて、ページ記述言語で記述された印刷データを解析する。これにより、制御部１０は、印刷データに含まれるテキスト（文字）やイメージ、ベクターグラフィックス、ソフトマスクといったオブジェクトを抽出し、２５６階調のＲＧＢ画像データやフィルタ（制御データ）を生成することができる。ＲＧＢ画像データは、ＲＧＢの各色のビットマップ（ピクセルマップとも呼ばれる。）データである。

制御部１０は、第１ＡＸＩマスタ１０ＭとＡＸＩバス９０とＮＩＣ部６０Ｍとメモリ制御部６０とを順に介して、ＤＤＲメモリ７０にＲＧＢ画像データを書き込むことができる。第１ＡＸＩマスタ１０Ｍは、ＮＩＣ部６０Ｍのマスタモジュールとして機能する。ＮＩＣ部６０Ｍは、第１ＡＸＩマスタ１０Ｍのスレーブモジュールとして機能する。ＮＩＣ部６０Ｍは、メモリ制御部６０のマスタモジュールとして機能する。メモリ制御部６０は、ＮＩＣ部６０ＭのＡＸＩスレーブモジュールとして機能する。

第１ＡＸＩマスタ１０Ｍは、制御部１０からの指令に応じて、ＤＭＡ制御機能によって、ＲＧＢ画像データとアドレスデータとを含む書込み要求パケットをＡＸＩバス９０に送信する。ＮＩＣ部６０Ｍは、書込み要求パケットに応じてメモリ制御部６０を使用してＤＤＲメモリ７０にＲＧＢ画像データを書き込む。これにより、制御部１０は、ＤＤＲメモリ７０にＲＧＢ画像データを書き込むことができる。

制御部１０は、ＤＤＲメモリ７０からＲＧＢ画像データを受信することができる。具体的には、第１ＡＸＩマスタ１０Ｍは、画像処理部２００からの指令に応じて、ＤＭＡ制御機能によって読出し要求データセットをＡＸＩバス９０に送信する。読出し要求データセットには、読出しデータのアドレスを指定するアドレスデータが含まれている。

ＮＩＣ部６０Ｍは、読出し要求データセットに応じてメモリ制御部６０を使用してＤＤＲメモリ７０からＲＧＢ画像データを読出してＡＸＩバス９０に送信する。ＡＸＩバス９０は、ＲＧＢ画像データを含む読出しデータパケットを第１ＡＸＩマスタ１０Ｍに送信する。

制御部１０は、第１ＡＸＩマスタ１０Ｍから受信したＲＧＢ画像データに対して色変換処理を実行する。これにより、画像処理部２００は、ＣＭＹＫの各色材の階調値を表すデータであるＣＭＹＫ画像データを生成することができる。次に制御部１０は、第１ＡＸＩマスタ１０ＭとＡＸＩバス９０とＮＩＣ部６０Ｍとメモリ制御部６０とを順に介して、ＤＤＲメモリ７０にＣＭＹＫ画像データを書き込むことができる。ＣＭＹＫ画像データは、ＣＭＹＫの各色のピクセルマップデータである。

画像処理部２００のＲＩＰ（ｒａｓｔｅｒ ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ）処理部２３０は、第２ＡＸＩマスタ２０Ｍから受信したＣＭＹＫ画像データに対してＲＩＰ処理を実行する。これにより、ＲＩＰ処理部２３０は、各色のピクセルマップデータであるピクセルデータを生成することができる。このピクセルデータは、画像形成部３０においてハーフトーニング処理によりドットデータへと変換される。ドットデータは、色材を使用して印刷媒体上に形成されるドットの形成状態を表すためのデータである。ピクセルデータは、ＣＭＹＫの色材毎に生成される。

次に画像処理部２００は、第２ＡＸＩマスタ２０ＭとＡＸＩバス９０とＮＩＣ部６０Ｍとメモリ制御部６０とを順に介して、ＤＤＲメモリ７０にピクセルデータを書き込むことができる。

画像形成部３０は、画像処理部２００と同様に、メモリ制御部６０とＮＩＣ部６０ＭとＡＸＩバス９０と第３ＡＸＩマスタ３０Ｍとを順に介して、ＤＤＲメモリ７０からピクセルデータを読出してピクセルデータを受信することができる。

画像形成部３０の露光部３１は、各色のピクセルマップデータに対してハーフトーニング処理を実行して生成されたドットデータに基づいて各色の現像ドラム（図示略）に対して露光処理を実行することができる。画像形成部３０は、露光処理に引き続き、現像処理や定着処理を実行して画像形成処理を実行することができる。

図３は、一実施形態に係る画像形成の一例を示す説明図である。この例では、ピクセルデータとして、デスティネーション（Ｄｅｓｔｉｎａｔｉｏｎ）、パターン（Ｐａｔｔｅｒｎ）及びソフトマスク（Ｓｏｆｔｍａｓｋ）の３種類のオブジェクトがＤＤＲメモリ７０に格納されるものとする。デスティネーション及びパターンは、画像を表す画像オブジェクトである。ソフトマスクは、画像オブジェクトの透過状態を表す制御オブジェクトである。

デスティネーションは、上述の矩形領域及び図３に例示されるように、印刷媒体上の画像形成可能位置内の所定の位置に配置される画素群から構成されている。パターンは、印刷媒体上の画像形成可能位置内の領域をタイリングして繰り返して配置される画素群から構成される。ソフトマスクは、フィルタであり、他のオブジェクトの透過状態を示している。この例では、グレーで示されている楕円の範囲でパターンが適用されるように設定されている。これにより、印刷媒体Ｐの画像形成可能範囲ＰＡ内において画像Ｍが再現されている。

図４は、一実施形態に係るアドレス変換の内容を示す説明図である。図４（ａ）は、制御部１０によって生成されたＣＭＹＫ画像データの一例を示している。ＣＭＹＫ画像データは、画素Ａ、画素Ｂ、画素Ｃ及び画素Ｄの４つの画素で囲まれる矩形領域を構成している。矩形領域は、走査線の方向であるＸ軸方向に１２画素の大きさを有し、走査線に垂直な方向であるＹ軸方向に８画素の大きさを有し、計９６個の画素から構成されている。矩形領域は、予め設定されている基準画素ＲからＸ軸方向に６画素、Ｙ軸方向に４画素シフトした位置に左最上部の画素Ａを有するように配置されている。各画素は、０乃至２５５の各２５６階調のＣＭＹＫの４つの階調値を有している。

図４（ｂ）は、各画素の座標を使用してＤＤＲメモリ７０のメモリ空間を割り当てるための計算式Ｆを示している。計算式Ｆは、各画素の座標（Ｘ値，Ｙ値）をメモリアドレス（Ｐｉｘｅｌ Ａｄｄｒｅｓｓ）に変換するための式である。ＲＩＰ処理部２３０は、画像処理において画素の座標を用いて位置を特定するので、各画素の座標をメモリアドレス（Ｐｉｘｅｌ Ａｄｄｒｅｓｓ）に変換することによって処理に必要なデータの位置を知ることができる。

ただし、計算式Ｆでは、深度（ＤＥＰＴＨ）が８ｂｉｔ（１ｂｙｔｅ）／画素、すなわち各画素は、８ビットで２５６階調を示すことを前提としている。深度（ＤＥＰＴＨ）は、各画素で再現される階調数に基づいて決定される値である。この例では、深度は８ｂｉｔ（１ｂｙｔｅ）／画素なので、各画素は、８ｂｉｔのメモリ空間を必要とすることになる。深度を表すデータは、深度データと呼ばれる。

図５は、一実施形態に係るメモリ空間を示す説明図である。計算式Ｆの基準アドレスＢＡ（Ｂａｓｅ Ａｄｄｒｅｓｓ）は、オブジェクト毎に基準となるアドレスである。デスティネーションは、画像オブジェクトであり、ＣＭＹＫ画像データを有している。ＣＭＹＫ画像データは、基準アドレスＢＡ＿Ｄを基準としたアドレスに配置されている。

デスティネーションのＣＭＹＫの各画像データは、オフセットアドレス（Ｏｆｆｓｅｔ Ａｄｄｒｅｓｓ）によって区分けされたアドレスに配置されている。具体的には、デスティネーションのシアンＣの画像データ（階調データとも呼ばれる。）は、基準アドレスＢＡ＿Ｄのアドレスから配置されている。すなわち、この例では、オフセットアドレスＯＡ＿Ｄ０＝０である。デスティネーションのマゼンタＭの画像データ（階調データとも呼ばれる。）は、基準アドレスＢＡ＿ＤのアドレスからオフセットアドレスＯＡ＿Ｄ１だけオフセットされたアドレスから配置されている。デスティネーションのイエロＹの画像データ（階調データとも呼ばれる。）は、基準アドレスＢＡ＿ＤのアドレスからオフセットアドレスＯＡ＿Ｄ２だけオフセットされたアドレスから配置されている。デスティネーションのブラックＫの画像データ（階調データとも呼ばれる。）は、基準アドレスＢＡ＿ＤのアドレスからオフセットアドレスＯＡ＿Ｄ３だけオフセットされたアドレスから配置されている。

なお、オフセットアドレスＯＡ＿Ｄ１は、シアンＣの画像データの格納に十分な範囲をオブジェクトの画像範囲に応じて適宜設定しても良いし、最大データ量を想定して一義的に設定しても良い。オフセットアドレスＯＡ＿Ｄ２は、たとえばオフセットアドレスＯＡ＿Ｄ１の２倍として設定することができる。オフセットアドレスＯＡ＿Ｄ３は、たとえばオフセットアドレスＯＡ＿Ｄ１の３倍として設定することができる。ＣＭＹＫの各画像データは、Ｎ個（Ｎは自然数）のオブジェクト毎に同一のサイズを有しているからである。このように、オフセットアドレスＯＡ＿Ｄ１のような特定のオフセットアドレスでオフセットを繰り返してシフトすることによって、オフセットアドレスＯＡ＿Ｄ２やオフセットアドレスＯＡ＿Ｄ３を設定することもできる。

画像オブジェクトであるパターンは、ＣＭＹＫ画像データを有している。ＣＭＹＫ画像データは、基準アドレスＢＡ＿Ｐを基準としたアドレスに配置されている。パターンのＣＭＹＫの各画像データは、基準アドレスＢＡ＿Ｐからのオフセットアドレス（Ｏｆｆｓｅｔ Ａｄｄｒｅｓｓ）によって区分けされたアドレスに配置されている（図５参照）。具体的には、パターンのＣＭＹＫの画像データは、基準アドレスＢＡ＿ＰのアドレスからそれぞれオフセットアドレスＯＡ＿Ｐ１，ＯＡ＿Ｐ２及びＯＡ＿Ｐ３だけオフセットされたアドレスから配置されている。すなわち、この例では、ＯＡ＿Ｐ０＝０である。オフセットアドレスＯＡ＿Ｐ１，ＯＡ＿Ｐ２及びＯＡ＿Ｐ３は、オフセットアドレスＯＡ＿D１，ＯＡ＿D２及びＯＡ＿D３と同様に設定することができる。

一方、制御オブジェクトは、ＣＭＹＫ画像データではなく、パターンの透過状態を表す制御データを有している。制御データは、基準アドレスＢＡ＿Ｓからオフセットアドレスを使用することなく配置されている。オフセットアドレスは、ＣＭＹＫの各画像データを格納するためにメモリ空間を区分するためのデータだからである。ただし、オフセットを設けてもよい。すなわち、オフセットアドレスは、Ｃの画像データを格納するためのＣ領域、Ｍの画像データを格納するためのＭ領域、Ｙの画像データを格納するためのＹ領域及びＫの画像データを格納するためのＫ領域を確保するためのアドレスである。

画像オブジェクトのＣＭＹＫの各画像データは、Ｃ領域、Ｍ領域、Ｙ領域及びＫ領域において相対的に同一のアドレス（相対アドレス）に配置される。Ｃ領域、Ｍ領域、Ｙ領域及びＫ領域におけるＣＭＹＫの各アドレスは、Ｙ座標の値（Ｙ値）とワープ（ＷＡＲＰ）の積にＸ座標の値（Ｘ値）を加算することで算出される位置となる。ここで、ワープは、画像サイズ（Ｘ軸方向の画素数）の画素数を格納可能なメモリ量、すなわち画素数以上のメモリ量であり、２列目以降の画素位置の計算で使用される。

図６は、一実施形態に係るメモリ書込み処理（ステップＳ１００）の内容を示すフローチャートである。図７は、一実施形態に係るチャンネルとグループの関係を示す説明図である。第１チャンネルｃｈ１乃至第４チャンネルｃｈ４は、読書兼用のＤMＡＣ２５３が有するチャンネルである。第５チャンネルｃｈ５乃至第８チャンネルｃｈ８は、読書兼用のＤMＡＣ２５４が有するチャンネルである。第９チャンネルｃｈ９乃至第１２チャンネルｃｈ１２は、読書兼用のＤMＡＣ２５５が有するチャンネルである。第１３チャンネルｃｈ１３乃至第２４チャンネルｃｈ２４は、読取用の３個のＤMＡＣ２５６，２５７，２５８が有するチャンネルである。ＲＩＰ処理部２３０は、走査線構成部２５１を使用してＣＭＹＫの各画像データのＤＤＲメモリ７０へのメモリ書込み処理を実行する。

ステップＳ１１０では、走査線構成部２５１は、グループ設定処理を実行する。グループ設定処理では、ＲＩＰ処理部２３０は、デスティネーション及びパターンのそれぞれにグループを設定する。この例では、デスティネーションは、グループ０に設定され、パターンは、グループ１に設定されている（図７参照）。

グループ０には、デスティネーションのワープＷａｒｐ＿ｇｐ［０］と、デスティネーションの深度Ｄｅｐｔｈ［０］と、デスティネーションの基準アドレスＢＡ＿ｇｐ［０］とが格納されている。グループ１には、パターンのワープＷａｒｐ＿ｇｐ［１］と、パターンの深度Ｄｅｐｔｈ［１］と、パターンの基準アドレスＢＡ＿ｇｐ［１］］（図５の例ではＢＡ＿Ｐ）とが格納されている。

図４（ａ）の例では、デスティネーションのワープＷａｒｐ＿ｇｐ［０］は、画像サイズ（Ｘ軸方向の画素数）の画素数である１２画素となる。デスティネーションの深度Ｄｅｐｔｈ［０］は、８ｂｉｔ（１ｂｙｔｅ）／画素である。デスティネーションの基準アドレスＢＡ＿ｇｐ［０］は、予め設定されている位置（図５の例ではＢＡ＿Ｄ）となる。

ステップＳ１２０では、走査線構成部２５１は、チャンネル紐づけ処理を実行する。チャンネル紐づけ処理では、走査線構成部２５１は、グループ０（デスティネーション）を空きチャンネル（この例では、第１チャンネルｃｈ１、第３チャンネルｃｈ３、第４チャンネルｃｈ４及び第６チャンネルｃｈ６乃至第９チャンネルｃｈ９）の７チャンネルに紐づける。この紐づけは、グループチャンネルビットＧＣＰ［０］に登録される。この７チャンネルは、ｐｄｆ仕様では、ＣＭＹＫの各色に加えて、属性タグ、ｓｈａｐｅ及びａｌｐｈａ用のチャンネルである。このように、Ｎ個（Ｎは自然数）のグループは、Ｎ個のオブジェクト毎に紐付けられる。

ステップＳ１３０では、走査線構成部２５１は、データ量計算処理を実行する。データ量計算処理では、走査線構成部２５１は、ワープと深度とを使用してデータ量を算出する。具体的には、走査線構成部２５１は、シーケンシャルマルチプライヤーＳＭを使用し、画像サイズの画素数である１２画素と画素毎のビット数である８ビットを乗じて、データ量として９６ビットを算出する。このデータ量は、図４（ａ）における画素Ａから画素Ｂまでの走査線を形成する１２個の画素における１色の再現に必要とされるデータ量である。

ステップＳ１４０では、走査線構成部２５１は、アドレス計算処理を実行する。図４（ａ）の例では、走査線構成部２５１は、画素Ａの座標（６，４）を使用して画素Ａに対応するアドレス空間の相対的な位置を表す相対アドレスを算出する。アドレス位置は、基準アドレスＢＡ＿Ｄから６×８ビット＋４×１２画素×８ビットにオフセットアドレスを加えた位置となる。これにより、走査線構成部２５１は、開始位置（座標）と画素数に基づいて最初の走査線（画素Ａから画素Ｂ）を構成する１２画素のためのアドレス空間を確保することができる。

ステップＳ１５０では、走査線構成部２５１は、ＣＭＹＫ選択処理を実行する。ＣＭＹＫ選択処理では、走査線構成部２５１は、ＣＭＹＫの画像データを順に選択する。

ステップＳ１６０では、走査線構成部２５１は、オフセット設定処理を実行する。この例では、走査線構成部２５１は、Ｃの画像データのオフセットアドレスとしてゼロを設定し、Ｍの画像データのオフセットアドレスとしてオフセットアドレスＯＡ＿Ｄ１を設定し、Ｙの画像データのオフセットアドレスとしてオフセットアドレスＯＡ＿Ｄ２を設定し、Ｋの画像データのオフセットアドレスとしてオフセットアドレスＯＡ＿Ｄ３を設定する。

オフセットアドレスＯＡ＿Ｄ１は、Ｃの画像データの格納に十分なアドレス空間を確保するための量として決定される。オフセットアドレスＯＡ＿Ｄ２及びオフセットアドレスＯＡ＿Ｄ３は、それぞれＣ及びＭの画像データの格納に十分なアドレス空間及びＣＭＹの画像データの格納に十分なアドレス空間を確保するための量として決定される。これにより、メモリ空間における最初の位置から算出されたデータ量を確保するためのアドレス空間を特定するためのアドレスデータが生成される。アドレスデータは、書込み開始位置であるアドレス位置とデータ量（この例では９６ビット）とを含んでいる。

ステップＳ１７０では、走査線構成部２５１は、ＤＭＡ起動処理を実行する。ＤＭＡ起動処理では、走査線構成部２５１は、アドレスデータとともに画素Ａから画素ＢまでのＣの画像データをグループ０に紐づけられているチャンネル（たとえば第１チャンネルｃｈ１）に送信し、ＤＭＡ２５３の第１チャンネルｃｈ１を起動する。走査線構成部２５１は、このような処理（ステップＳ１５０乃至ステップＳ１７０）を全色について実行する（ステップＳ１８０）。

なお、シーケンシャルマルチプライヤーＳＭの出力にバッファ（図示略）を装備することによって、各色の処理を実行する間に、次のグループのための乗算処理を実行できるようにすることが好ましい。これにより、走査線構成部２５１は、さらに演算効率を向上させてメモリのアドレス計算処理の速度を速くすることができる。また、上述のアドレス計算は、ＣＭＹＫの画像データの読出しやRGB画像データの読み書きにも利用可能である。

このように、一実施形態に係る画像形成装置１によれば、ＣＭＹＫの４色の画像データのうち１色について乗算処理を含む処理で相対アドレスを算出し、他の３色についてはオフセットアドレスを加算するだけで、ＣＭＹＫの４色の画像データの格納先を特定するためのアドレス計算を実現することができる。すなわわち、画像形成装置１は、相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出することができる。このように、乗算回数が少ないので、１回の乗算に複数のタイムクロックを必要とするシーケンシャルマルチプライヤーの採用を実現して回路規模を小さくすることもできる。

本開示は、上記各実施形態だけでなく、以下のような変形例でも実施することができる。

変形例１：上記実施形態では、本開示は、ＣＭＹＫの４色の色材を使用する画像形成装置に適用されているが、色材は、ＣＭＹＫの４色に限定されない。本開示は、金色や銀色、パステルカラーといった特色の色材を使用する画像形成装置に適用することもできる。さらに、本開示は、２色印刷（たとえばＫとＣＭＹのいずれか１色）にも適用することができる。本開示は、Ｌ色（Ｌは２以上の整数）の色材で印刷媒体上に画像を形成する画像形成装置に適用することができる。

変形例２：上記実施形態では、本開示の第２ＡＸＩマスタ２０Ｍは、２４チャンネルの通信を有するＤｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ（ＤＭＡ）を使用しているが、２４チャンネルに限定されない。本開示では、通信チャンネルの数がグループの数よりも小さければよい。

１ 画像形成装置
１０ 制御部
３０ 画像形成部
４０ 記憶部
５０ 画像読取部
６０ メモリ制御部
９０ ＡＸＩバス
２００ 画像処理部

Claims (8)

1. プロセッサと、
   メモリと、
   前記メモリに記憶されたプログラム命令であって、前記プロセッサによる実行の際に、画像形成装置に、
   複数の走査線から構成され、Ｌ色（Ｌは２以上の整数）の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、
   前記複数の走査線を形成する複数の画素の座標に基づいて、前記Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、前記相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、
   Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、前記Ｌ個のアドレスを使用して前記走査線を形成する複数の画素の色を再現するための前記Ｌ個の色材毎の階調を表わすＬ個の階調データを前記メモリとの間で送受信し、
   前記Ｌ色の色材で印刷媒体上に画像を形成させるプログラム命令と、
   を備える画像形成装置。
2. 請求項１記載の画像形成装置であって、
   前記「算出し」は、前記メモリが有するメモリ空間において基準アドレスを設定し、前記基準アドレスと前記相対アドレスとを使用して前記Ｌ個の相対アドレスのうちの一のアドレスを算出し、前記Ｌ個の相対アドレスのうちの（Ｌ−１）個のアドレスを前記所定のオフセットアドレスとして、特定のオフセットアドレスでオフセットを繰り返してシフトすることによって前記Ｌ個のアドレスを算出する画像形成装置。
3. 請求項２記載の画像形成装置であって、
   前記「算出し」は、前記階調データを格納するために使用されるビット数を表す深度データを使用し、前記ビット数を乗じることによって前記相対アドレスを算出する画像形成装置。
4. 請求項１乃至３のいずれか１項に記載の画像形成装置であって、
   前記「算出し」は、前記座標が前記走査線の方向をX軸とし、前記走査線に垂直な方向をY軸とする座標系を使用し、前記走査線を形成する画素数にY値を乗じた値と、X値とを加算した値を使用して前記相対アドレスを算出する画像形成装置。
5. 請求項１乃至４のいずれか１項に記載の画像形成装置であって、
   前記「算出し」は、シーケンシャルマルチプライヤーを使用して前記相対アドレスを算出する画像形成装置。
6. 請求項５に記載の画像形成装置であって、さらに、
   前記走査線に垂直な方向に前記走査線を並べて配置することによって構成される画像として前記オブジェクトを再現する画像形成装置。
7. メモリを使用し、Ｌ色（Ｌは２以上の整数）の色材で印刷媒体上に画像を形成する画像形成方法であって、
   複数の走査線から構成され、Ｌ色の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、
   前記複数の走査線を形成する複数の画素の座標に基づいて、前記Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、前記相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、
   Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、前記Ｌ個のアドレスを使用して前記走査線を形成する複数の画素の色を再現するための前記Ｌ個の色材毎の階調を表わすＬ個の階調データを前記メモリとの間で送受信する画像形成方法。
8. プロセッサとメモリとを有し、Ｌ色（Ｌは２以上の整数）の色材で印刷媒体上に画像を形成する画像形成装置を制御するための画像形成制御プログラムであって、
   複数の走査線から構成され、Ｌ色の色材で再現されるＮ個（Ｎは自然数）のオブジェクト毎に紐付けられたＮ個のグループを設定し、
   前記複数の走査線を形成する複数の画素の座標に基づいて、前記Ｌ色の色材のうちの一の色材の階調を表す階調データを格納する相対アドレスを算出し、前記相対アドレスを所定のオフセットアドレスでシフトすることによって離間されたＬ個のアドレスを算出し、
   Ｍ個（ＭはＮより大きな整数）の通信チャンネルのうちのＬ個のチャンネルを介し、前記Ｌ個のアドレスを使用して前記走査線を形成する複数の画素の色を再現するための前記Ｌ個の色材毎の階調を表わすＬ個の階調データを前記メモリとの間で送受信し、
   を前記画像形成装置に実施させるプログラム命令を備える画像形成制御プログラム。