JP2020184741A - Reset circuit - Google Patents
Reset circuit Download PDFInfo
- Publication number
- JP2020184741A JP2020184741A JP2019136873A JP2019136873A JP2020184741A JP 2020184741 A JP2020184741 A JP 2020184741A JP 2019136873 A JP2019136873 A JP 2019136873A JP 2019136873 A JP2019136873 A JP 2019136873A JP 2020184741 A JP2020184741 A JP 2020184741A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- reset signal
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 abstract description 46
- 238000001514 detection method Methods 0.000 abstract description 16
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、リセット信号を出力するリセット回路に関する。 The present invention relates to a reset circuit that outputs a reset signal.
従来、電源回路では、電源投入開始時の電圧が不安定な状態の際に回路が意図しない動作をしないように、電源投入開始後の所定時間の間、リセット信号を出力するリセット機能が搭載されているものが周知である（特許文献１等参照）。 Conventionally, the power supply circuit is equipped with a reset function that outputs a reset signal for a predetermined time after the power is turned on so that the circuit does not operate unintentionally when the voltage at the start of the power on is unstable. Is well known (see Patent Document 1 and the like).
この種のリセット機能を検査する場合、例えば電源電圧を立ち上げていき、リセット検出電圧となるまでリセット信号が出力され続けることを確認する。また、立ち上げた電源を今度は下げていき、電源電圧がリセット検出電圧を下回って「０Ｖ」となるまでリセット信号が出力されることを確認する。この手法の場合、リセット機能を検査するにあたり、電源電圧の立ち上げ及び立ち下げの一連の動作が必要になるので、その分、検査時間が長くかかってしまう問題があった。 When inspecting this type of reset function, for example, the power supply voltage is raised and it is confirmed that the reset signal continues to be output until the reset detection voltage is reached. In addition, the power supply that has been started up is lowered this time, and it is confirmed that the reset signal is output until the power supply voltage falls below the reset detection voltage and becomes "0V". In the case of this method, when inspecting the reset function, a series of operations of raising and lowering the power supply voltage are required, so that there is a problem that the inspection time becomes longer accordingly.
本発明の目的は、リセット信号の検査時間を短縮可能にしたリセット回路を提供することにある。 An object of the present invention is to provide a reset circuit capable of shortening the inspection time of a reset signal.
前記問題点を解決するリセット回路は、電源入力後の規定時間、リセット信号を出力し、前記規定時間の経過後、前記リセット信号の出力を停止するリセット出力部と、外部から印加された電圧を前記リセット出力部に供給する外部入力端子とを備え、前記外部入力端子に電圧を印加して前記リセット出力部から前記リセット信号を出力させることで、前記リセット信号を検査可能とした。 The reset circuit that solves the above problems outputs a reset signal for a specified time after the power is input, and after the specified time elapses, a reset output unit that stops the output of the reset signal and a voltage applied from the outside are used. The reset signal can be inspected by providing an external input terminal for supplying to the reset output unit and applying a voltage to the external input terminal to output the reset signal from the reset output unit.
本発明によれば、リセット信号の検査時間を短縮できる。 According to the present invention, the inspection time of the reset signal can be shortened.
以下、リセット回路の一実施形態を図１〜図３に従って説明する。
図１に示すように、電源回路１は、電源電圧Ｖbbを所定電圧の駆動電圧Ｖccに変換し、この駆動電圧Ｖccを負荷２に供給する回路である。電源回路１には、電源電圧Ｖbbを入力する電源端子３と、電圧変換後の駆動電圧Ｖccを出力する出力端子４とが設けられている。負荷２には、例えばモータ等のアクチュエータがある。
Hereinafter, an embodiment of the reset circuit will be described with reference to FIGS. 1 to 3.
As shown in FIG. 1, the power supply circuit 1 is a circuit that converts a power supply voltage Vbb into a drive voltage Vcc of a predetermined voltage and supplies the drive voltage Vcc to the load 2. The power supply circuit 1 is provided with a power supply terminal 3 for inputting a power supply voltage Vbb and an output terminal 4 for outputting a drive voltage Vcc after voltage conversion. The load 2 includes an actuator such as a motor.
電源回路１は、電源電圧Ｖbbを基に一定の基準電圧Ｖrefを生成して出力する基準電圧生成部５と、基準電圧Ｖrefを増幅するオペアンプ６とを備える。基準電圧生成部５は、例えばＢＧＲ（Band Gap Reference）であって、電源電圧Ｖbbを電源として動作する。 The power supply circuit 1 includes a reference voltage generation unit 5 that generates and outputs a constant reference voltage Vref based on the power supply voltage Vbb, and an operational amplifier 6 that amplifies the reference voltage Vref. The reference voltage generation unit 5 is, for example, a BGR (Band Gap Reference) and operates using the power supply voltage Vbb as a power supply.
オペアンプ６は、プラスの入力端子（以降、＋入力端子９と記す）と、マイナスの入力端子（以降、−入力端子１０と記す）とを備える。オペアンプ６は、非反転増幅回路であって、電源電圧Ｖbbを電源として動作する。オペアンプ６は、分圧抵抗１１の中点１２が−入力端子１０に接続されている。分圧抵抗１１は、抵抗１３及び抵抗１４を直列接続した回路である。オペアンプ６は、＋入力端子９で入力した基準電圧Ｖrefを増幅し、その増幅後の電圧を駆動電圧Ｖccとして出力する。 The operational amplifier 6 includes a positive input terminal (hereinafter referred to as + input terminal 9) and a negative input terminal (hereinafter referred to as − input terminal 10). The operational amplifier 6 is a non-inverting amplifier circuit and operates using the power supply voltage Vbb as a power supply. In the operational amplifier 6, the midpoint 12 of the voltage dividing resistor 11 is connected to the − input terminal 10. The voltage dividing resistor 11 is a circuit in which a resistor 13 and a resistor 14 are connected in series. The operational amplifier 6 amplifies the reference voltage Vref input at the + input terminal 9, and outputs the amplified voltage as the drive voltage Vcc.
電源回路１には、電源回路１による電源入力の際にリセット信号Ｓresを出力可能にするリセット回路１７が接続されている。リセット回路１７は、オペアンプ６から出力される駆動電圧Ｖccを基に動作してリセット信号Ｓresを出力するリセット出力部１８を備える。リセット出力部１８は、電源入力後の規定時間Ｔｓ、リセット信号Ｓresを出力し、規定時間Ｔｓの経過後、リセット信号Ｓresの出力を自動で停止する回路である。 A reset circuit 17 that enables output of the reset signal Sres when the power is input by the power supply circuit 1 is connected to the power supply circuit 1. The reset circuit 17 includes a reset output unit 18 that operates based on the drive voltage Vcc output from the operational amplifier 6 and outputs a reset signal Sres. The reset output unit 18 is a circuit that outputs the reset signal Sres for a specified time Ts after the power input and automatically stops the output of the reset signal Sres after the lapse of the specified time Ts.
また、リセット回路１７は、正常にリセット信号Ｓresが出力されるか否かを確認できる検査機能を備える。本例の検査機能は、例えば電源回路１の電源電圧Ｖbbの立ち上げ及び立ち下げの一連の動作を行わなくても、リセット信号Ｓresが正常に出力及び停止されるかを検査できるようにする機能である。こうすることで、リセット回路１７の正常動作の検査時間を短縮できるようにする。 Further, the reset circuit 17 has an inspection function capable of confirming whether or not the reset signal Sres is normally output. The inspection function of this example is a function that enables inspection of whether the reset signal Sres is normally output and stopped without performing a series of operations of raising and lowering the power supply voltage Vbb of the power supply circuit 1, for example. Is. By doing so, the inspection time for the normal operation of the reset circuit 17 can be shortened.
本例の場合、リセット出力部１８は、２入力の比較結果に応じた信号を出力するコンパレータ１９と、コンパレータ１９からの出力を基にオンオフが切り替えられるスイッチング素子２０とを備える。また、リセット回路１７は、オペアンプ６の出力を分圧する分圧部２１を備える。 In the case of this example, the reset output unit 18 includes a comparator 19 that outputs a signal corresponding to the comparison result of the two inputs, and a switching element 20 that can be switched on and off based on the output from the comparator 19. Further, the reset circuit 17 includes a voltage dividing unit 21 that divides the output of the operational amplifier 6.
コンパレータ１９は、プラスの入力端子（以降、＋入力端子２２と記す）と、マイナスの入力端子（以降、−入力端子２３と記す）とを備える。コンパレータ１９は、駆動電圧Ｖccを電源として動作する。コンパレータ１９の＋入力端子２２には、分圧部２１の中点２４の電位が入力される。コンパレータ１９の−入力端子２３には、基準電圧生成部５の基準電圧Ｖrefが入力される。 The comparator 19 includes a positive input terminal (hereinafter referred to as + input terminal 22) and a negative input terminal (hereinafter referred to as − input terminal 23). The comparator 19 operates using the drive voltage Vcc as a power source. The potential of the midpoint 24 of the voltage dividing unit 21 is input to the + input terminal 22 of the comparator 19. The reference voltage Vref of the reference voltage generation unit 5 is input to the − input terminal 23 of the comparator 19.
分圧部２１は、互いに抵抗値が異なる第１抵抗２５及び第２抵抗２６を備える。分圧部２１は、第１抵抗２５及び第２抵抗２６の中点２４がコンパレータ１９の＋入力端子２２に接続されている。分圧部２１は、オペアンプ６の分圧抵抗１１と同じ、すなわち同一抵抗値を有する抵抗群であることが好ましい。 The voltage dividing unit 21 includes a first resistor 25 and a second resistor 26 having different resistance values from each other. In the voltage dividing unit 21, the midpoint 24 of the first resistor 25 and the second resistor 26 is connected to the + input terminal 22 of the comparator 19. The voltage dividing unit 21 is preferably a resistance group having the same voltage dividing resistance 11 as that of the operational amplifier 6, that is, having the same resistance value.
スイッチング素子２０は、例えばＭＯＳＦＥＴである。この場合、スイッチング素子２０は、ソース端子がＧＮＤに接続され、ドレイン端子がスイッチング素子２０の出力端子とされ、ベース端子がコンパレータ１９の出力端子に接続されている。コンパレータ１９は、分圧部２１の中点２４の電位と基準電圧Ｖrefとの比較結果に基づく信号をスイッチング素子２０に出力する。スイッチング素子２０は、コンパレータ１９からベース端子において入力する信号に基づき、リセット信号Ｓresを出力する。 The switching element 20 is, for example, a MOSFET. In this case, the source terminal of the switching element 20 is connected to the GND, the drain terminal is the output terminal of the switching element 20, and the base terminal is connected to the output terminal of the comparator 19. The comparator 19 outputs a signal to the switching element 20 based on the comparison result between the potential at the midpoint 24 of the voltage dividing unit 21 and the reference voltage Vref. The switching element 20 outputs the reset signal Sres based on the signal input from the comparator 19 at the base terminal.
リセット回路１７は、外部から印加された電圧をリセット出力部１８に供給する外部入力端子２９を備える。外部入力端子２９は、コンパレータ１９の＋入力端子２２に接続されている。本例のリセット信号Ｓresの検査機能では、外部入力端子２９に電圧を印加してリセット出力部１８からリセット信号Ｓresを出力させることで、リセット信号Ｓresが検査可能とされている。 The reset circuit 17 includes an external input terminal 29 that supplies a voltage applied from the outside to the reset output unit 18. The external input terminal 29 is connected to the + input terminal 22 of the comparator 19. In the reset signal Sres inspection function of this example, the reset signal Sres can be inspected by applying a voltage to the external input terminal 29 to output the reset signal Sres from the reset output unit 18.
次に、図２及び図３を用いて、本実施形態のリセット回路１７の検査機能の作用について説明する。
［リセット回路１７の通常動作］
図２に示すように、電源電圧Ｖbbが投入されると、電源電圧Ｖbbは「０Ｖ」から立ち上がり始める。本例の場合、電源電圧Ｖbbは、「０Ｖ」から「１２Ｖ」に立ち上げられる。このとき、基準電圧生成部５で生成された基準電圧Ｖrefがオペアンプ６で増幅され、増幅後の電圧がオペアンプ６から駆動電圧Ｖccとして出力される。また、分圧部２１は、駆動電圧Ｖccを分圧し、分圧後の電圧、すなわち中点２４の電圧を、コンパレータ１９の＋入力端子２２に供給する。
Next, the operation of the inspection function of the reset circuit 17 of the present embodiment will be described with reference to FIGS. 2 and 3.
[Normal operation of reset circuit 17]
As shown in FIG. 2, when the power supply voltage Vbb is turned on, the power supply voltage Vbb starts to rise from “0V”. In the case of this example, the power supply voltage Vbb is raised from "0V" to "12V". At this time, the reference voltage Vref generated by the reference voltage generation unit 5 is amplified by the operational amplifier 6, and the amplified voltage is output from the operational amplifier 6 as the drive voltage Vcc. Further, the voltage dividing unit 21 divides the drive voltage Vcc and supplies the voltage after the voltage division, that is, the voltage at the midpoint 24, to the + input terminal 22 of the comparator 19.
コンパレータ１９の＋入力端子２２に入力される電圧は、電源電圧Ｖbbの投入開始時、基準電圧Ｖrefよりも低い。すなわち、電源電圧Ｖbbの投入を開始してから電源電圧Ｖbbがリセット信号Ｓresのリセット検出電圧Ｖｋ未満となる間は、コンパレータ１９の−入力端子２３に入力される基準電圧Ｖrefよりも、コンパレータ１９の＋入力端子２２に入力される電圧の方が低い。このため、コンパレータ１９は、電源電圧Ｖbbの投入開始から規定時間Ｔｓの間、Ｌｏ信号をスイッチング素子２０に出力する。スイッチング素子２０は、コンパレータ１９から入力するＬｏ信号によりオンし、リセット信号Ｓresを出力する状態をとる。 The voltage input to the + input terminal 22 of the comparator 19 is lower than the reference voltage Vref at the start of turning on the power supply voltage Vbb. That is, while the power supply voltage Vbb is less than the reset detection voltage Vk of the reset signal Sres after the power supply voltage Vbb is started to be turned on, the comparator 19 is more than the reference voltage Vref input to the −input terminal 23 of the comparator 19. The voltage input to the + input terminal 22 is lower. Therefore, the comparator 19 outputs the Lo signal to the switching element 20 for a specified time Ts from the start of turning on the power supply voltage Vbb. The switching element 20 is turned on by the Lo signal input from the comparator 19, and is in a state of outputting the reset signal Sres.
スイッチング素子２０は、このリセット信号Ｓresを、例えば電源回路１に接続された制御回路（図示略）に出力する。このため、制御回路は、初期化のために、スイッチング素子２０から入力するリセット信号Ｓresを入力する間、動作にリセットをかける。 The switching element 20 outputs this reset signal Sres to, for example, a control circuit (not shown) connected to the power supply circuit 1. Therefore, the control circuit resets the operation while inputting the reset signal Sres input from the switching element 20 for initialization.
電源電圧Ｖbbの投入開始から規定時間Ｔｓの経過後、すなわち電源電圧Ｖbbがリセット検出電圧Ｖｋ以上となると、コンパレータ１９の＋入力端子２２の電圧よりも、−入力端子２３に入力される基準電圧Ｖrefの方が低くなる。このため、電源電圧Ｖbbがリセット検出電圧Ｖｋ以上となる、すなわち解除電圧に至ると、コンパレータ１９は、Ｈｉ信号をスイッチング素子２０に出力する。すなわち、電源電圧Ｖbbが解除電圧以上となると、リセット信号Ｓresを停止する動作が行われる。スイッチング素子２０は、コンパレータ１９から入力するＨｉ信号によりオフし、リセット信号Ｓresを出力しない状態をとる。 When the specified time Ts elapses from the start of turning on the power supply voltage Vbb, that is, when the power supply voltage Vbb becomes the reset detection voltage Vk or more, the reference voltage Vref input to the-input terminal 23 rather than the voltage of the + input terminal 22 of the comparator 19 Is lower. Therefore, when the power supply voltage Vbb becomes equal to or higher than the reset detection voltage Vk, that is, when the release voltage is reached, the comparator 19 outputs the Hi signal to the switching element 20. That is, when the power supply voltage Vbb becomes equal to or higher than the release voltage, the operation of stopping the reset signal Sres is performed. The switching element 20 is turned off by the Hi signal input from the comparator 19 and takes a state in which the reset signal Sres is not output.
電源電圧Ｖbbが遮断されると、電源電圧Ｖbbは「１２Ｖ」から立ち下がりを開始する。このとき、電源電圧Ｖbbがリセット検出電圧Ｖｋ未満になる、すなわち検知電圧に至ると、コンパレータ１９の−入力端子２３の基準電圧Ｖrefよりも、コンパレータ１９の＋入力端子２２の電圧の方が低くなり、コンパレータ１９からＬｏ信号が出力される。従って、スイッチング素子２０がこのＬｏ信号によりオンされ、スイッチング素子２０からリセット信号Ｓresが出力される。よって、電源電圧Ｖbbが遮断されるときも、電源電圧Ｖbbが「０Ｖ」になる手前からリセット信号Ｓresが出力されて、制御回路等にリセットがかかる。 When the power supply voltage Vbb is cut off, the power supply voltage Vbb starts to fall from "12V". At this time, when the power supply voltage Vbb becomes less than the reset detection voltage Vk, that is, when the detection voltage is reached, the voltage of the + input terminal 22 of the comparator 19 becomes lower than the reference voltage Vref of the − input terminal 23 of the comparator 19. , The Lo signal is output from the comparator 19. Therefore, the switching element 20 is turned on by this Lo signal, and the reset signal Sres is output from the switching element 20. Therefore, even when the power supply voltage Vbb is cut off, the reset signal Sres is output before the power supply voltage Vbb becomes "0V", and the control circuit or the like is reset.
［リセット回路１７の検査機能の動作］
図３に示すように、リセット回路１７が正常に動作するか否かを検査する場合、電源回路１の電源電圧Ｖbbが立ち上がった状態で、外部入力端子２９にリセット検査のための電圧（以降、検査電圧Ｖｔと記す）を入力する。検査電圧Ｖｔは、リセット検出電圧Ｖｋを跨ぐように外部入力端子２９に印加される。
[Operation of inspection function of reset circuit 17]
As shown in FIG. 3, when inspecting whether or not the reset circuit 17 operates normally, the voltage for reset inspection is applied to the external input terminal 29 with the power supply voltage Vbb of the power supply circuit 1 rising (hereinafter, referred to as (Indicated as inspection voltage Vt) is input. The inspection voltage Vt is applied to the external input terminal 29 so as to straddle the reset detection voltage Vk.
検査電圧Ｖｔが外部入力端子２９に入力されて立ち上がる際、リセット信号Ｓresが出力されなくなるときの電圧、すなわちリセット信号Ｓresの解除電圧を測定する。また、立ち上げられた検査電圧Ｖｔが立ち下がる際、リセット信号Ｓresが再度出力されるときの電圧、すなわちリセット信号Ｓresの検知電圧を測定する。そして、これら解除電圧及び検知電圧を確認する。例えば、解除電圧及び検知電圧が正常値をとれば、リセット回路１７が「正常」と判断し、これらの少なくとも一方が異常値をとれば、リセット回路１７が「非正常」と判断する。 When the inspection voltage Vt is input to the external input terminal 29 and rises, the voltage at which the reset signal Sres is no longer output, that is, the release voltage of the reset signal Sres is measured. Further, when the increased inspection voltage Vt decreases, the voltage at which the reset signal Sres is output again, that is, the detection voltage of the reset signal Sres is measured. Then, these release voltage and detection voltage are confirmed. For example, if the release voltage and the detection voltage take normal values, the reset circuit 17 determines that it is "normal", and if at least one of them takes an abnormal value, the reset circuit 17 determines that it is "abnormal".
本例の場合、リセット回路１７の検査にあたり、電源電圧Ｖbbを立ち上げて立ち下げるという一連の動作に関係なく、外部入力端子２９に検査電圧Ｖｔを入力すれば、リセット信号Ｓresの出力及び停止の確認を実施できる。よって、リセット回路１７の検査時間が「Ｔ１」の短い時間で済む。 In the case of this example, in the inspection of the reset circuit 17, if the inspection voltage Vt is input to the external input terminal 29 regardless of the series of operations of raising and lowering the power supply voltage Vbb, the reset signal Sres is output and stopped. Confirmation can be carried out. Therefore, the inspection time of the reset circuit 17 can be as short as "T1".
一方、図２に示すように、電源電圧Ｖbbを立ち上げて立ち下げる一連の動作の際に、リセット信号Ｓresの解除電圧及び検知電圧を測定する検査手法を用いた場合、電源電圧Ｖbbを立ち上げてから立ち下げるという動作が必要となり、検査時間が「Ｔ２」の長い時間となってしまう。一方、本例の場合、電源電圧Ｖbbを立ち上げて立ち下げる動作を実施しなくても、リセット信号Ｓresを検査できるので、その分、検査時間の短縮化が可能となる。 On the other hand, as shown in FIG. 2, when the inspection method for measuring the release voltage and the detection voltage of the reset signal Sres is used in a series of operations for raising and lowering the power supply voltage Vbb, the power supply voltage Vbb is started up. The operation of shutting down after that is required, and the inspection time becomes a long time of "T2". On the other hand, in the case of this example, the reset signal Sres can be inspected without performing the operation of raising and lowering the power supply voltage Vbb, so that the inspection time can be shortened accordingly.
上記実施形態のリセット回路１７によれば、以下のような効果を得ることができる。
（１）リセット回路１７のリセット出力部１８は、電源入力後の規定時間Ｔｓ、リセット信号Ｓresを出力し、規定時間Ｔｓの経過後、リセット信号Ｓresの出力を停止する。リセット回路１７の外部入力端子２９は、外部から印加された検査電圧Ｖｔをリセット出力部１８に供給する。リセット回路１７では、外部入力端子２９に検査電圧Ｖｔを印加してリセット出力部１８からリセット信号Ｓresを出力させることで、リセット信号Ｓresを検査可能にする。このため、電源回路１の電源電圧Ｖbbの立ち上がり及び立ち下がりに関係なく、外部入力端子２９に検査電圧Ｖｔを印加することにより、リセット信号Ｓresが正常に出力されるか否かを確認することが可能となる。このように、リセット信号Ｓresの検査は、電源電圧Ｖbbの投入及び遮断に関係しない。よって、リセット信号Ｓresの検査時間を短縮できる。
According to the reset circuit 17 of the above embodiment, the following effects can be obtained.
(1) The reset output unit 18 of the reset circuit 17 outputs the reset signal Sres for the specified time Ts after the power input, and stops the output of the reset signal Sres after the specified time Ts elapses. The external input terminal 29 of the reset circuit 17 supplies the inspection voltage Vt applied from the outside to the reset output unit 18. In the reset circuit 17, the reset signal Sres can be inspected by applying the inspection voltage Vt to the external input terminal 29 and outputting the reset signal Sres from the reset output unit 18. Therefore, it is possible to confirm whether or not the reset signal Sres is normally output by applying the inspection voltage Vt to the external input terminal 29 regardless of the rise and fall of the power supply voltage Vbb of the power supply circuit 1. It will be possible. As described above, the inspection of the reset signal Sres is not related to the on / off of the power supply voltage Vbb. Therefore, the inspection time of the reset signal Sres can be shortened.
（２）リセット出力部１８のコンパレータ１９は、入力用に複数設けられた入力端子間の電圧、すなわち＋入力端子２２及び−入力端子２３の電圧の比較結果に基づき、リセット信号Ｓresを出力する。外部入力端子２９は、コンパレータ１９の＋入力端子２２に接続される。リセット出力部１８は、外部入力端子２９に入力された検査電圧Ｖｔをコンパレータ１９の＋入力端子２２で入力した場合に、リセット信号Ｓresを出力する。よって、本例の検査機能を有するリセット回路１７の構成を、コンパレータ１９に外部入力端子２９を接続する簡素なものとすることができる。 (2) The comparator 19 of the reset output unit 18 outputs the reset signal Sres based on the comparison result of the voltages between the plurality of input terminals provided for input, that is, the voltages of the + input terminal 22 and the − input terminal 23. The external input terminal 29 is connected to the + input terminal 22 of the comparator 19. The reset output unit 18 outputs a reset signal Sres when the inspection voltage Vt input to the external input terminal 29 is input to the + input terminal 22 of the comparator 19. Therefore, the configuration of the reset circuit 17 having the inspection function of this example can be simplified by connecting the external input terminal 29 to the comparator 19.
（３）リセット回路１７が接続された電源回路１は、電源電圧Ｖbbを基に一定の基準電圧Ｖrefを出力する基準電圧生成部５と、基準電圧Ｖrefを増幅するオペアンプ６とを備える。リセット回路１７の分圧部２１は、オペアンプ６によって増幅された駆動電圧Ｖccを分圧してコンパレータ１９に出力することにより、リセット出力部１８からリセット信号Ｓresを出力させる。これにより、外部入力端子２９に検査電圧Ｖｔを印加しても、分圧部２１が介在されることにより、検査電圧Ｖｔがオペアンプ６に影響を及ぼさない。よって、リセット信号Ｓresの検査を実施しても、電源回路１が意図しない動作をとらずに済む。 (3) The power supply circuit 1 to which the reset circuit 17 is connected includes a reference voltage generation unit 5 that outputs a constant reference voltage Vref based on the power supply voltage Vbb, and an operational amplifier 6 that amplifies the reference voltage Vref. The voltage dividing unit 21 of the reset circuit 17 divides the drive voltage Vcc amplified by the operational amplifier 6 and outputs the voltage to the comparator 19, so that the reset signal Sres is output from the reset output unit 18. As a result, even if the inspection voltage Vt is applied to the external input terminal 29, the inspection voltage Vt does not affect the operational amplifier 6 due to the intervention of the voltage dividing unit 21. Therefore, even if the reset signal Sres is inspected, the power supply circuit 1 does not have to perform an unintended operation.
（４）リセット出力部１８は、基準電圧生成部５から出力される基準電圧Ｖrefをコンパレータ１９で入力し、その基準電圧Ｖrefと、分圧部２１を介して入力する電圧との比較結果を基に、リセット信号Ｓresを出力する。よって、一定の基準電圧Ｖrefでコンパレータ１９を安定して動作させることが可能となるので、リセット信号Ｓresを正しく出力するのに有利となる。 (4) The reset output unit 18 inputs the reference voltage Vref output from the reference voltage generation unit 5 by the comparator 19, and based on the comparison result between the reference voltage Vref and the voltage input via the voltage dividing unit 21. The reset signal Sres is output to. Therefore, the comparator 19 can be stably operated at a constant reference voltage Vref, which is advantageous for correctly outputting the reset signal Sres.
（５）電源回路１の電源が投入されてリセット信号Ｓresが出力された後、リセット信号Ｓresが出力されなくなった状態下で、外部入力端子２９への検査電圧Ｖｔの入力及び停止を行って、リセット信号Ｓresが正常に出力されるか否かを検査する。よって、電源回路１の電源投入後、電源回路１の電源をわざわざ落とさなくても、外部入力端子２９に検査電圧Ｖｔを印加するのみで、リセット信号Ｓresの検査を実施できる。 (5) After the power of the power supply circuit 1 is turned on and the reset signal Sres is output, the inspection voltage Vt is input and stopped to the external input terminal 29 in a state where the reset signal Sres is no longer output. Check whether the reset signal Sres is output normally. Therefore, after the power supply circuit 1 is turned on, the reset signal Sres can be inspected only by applying the inspection voltage Vt to the external input terminal 29 without having to bother to turn off the power supply of the power supply circuit 1.
なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
［リセット信号Ｓresについて］
・スイッチング素子２０は、Ｈｉ信号の入力によってオンしてリセット信号Ｓresを出力する素子でもよい。
In addition, this embodiment can be implemented by changing as follows. The present embodiment and the following modified examples can be implemented in combination with each other within a technically consistent range.
[About reset signal Sres]
The switching element 20 may be an element that is turned on by inputting a Hi signal and outputs a reset signal Sres.
・リセット信号Ｓresは、電源投入後、直ちに出力されることに限らず、電源投入されている間の規定時間内であれば、どのタイミングで出力されてもよい。
・リセット信号Ｓresは、スイッチング素子２０がオフした際に出力されてもよい。
-The reset signal Sres is not limited to being output immediately after the power is turned on, and may be output at any timing as long as it is within the specified time while the power is turned on.
The reset signal Sres may be output when the switching element 20 is turned off.
［リセット回路１７の構成要素について］
・リセット出力部１８は、コンパレータ１９及びスイッチング素子２０から構成されることに限定されず、リセット信号Ｓresを出力可能な構成のものであればよい。
[About the components of the reset circuit 17]
The reset output unit 18 is not limited to being composed of the comparator 19 and the switching element 20, and may be configured to be capable of outputting the reset signal Sres.
・スイッチング素子２０は、ＦＥＴに限定されず、例えばトランジスタ等の他のデバイスを使用してもよい。
・分圧部２１は、抵抗から構成されることに限定されず、例えばトランジスタ等の他のデバイスから構成されてもよい。
The switching element 20 is not limited to the FET, and other devices such as a transistor may be used.
The voltage dividing unit 21 is not limited to being composed of a resistor, and may be composed of another device such as a transistor.
［リセット信号Ｓresの検査について］
・リセット信号Ｓresの検査は、解除電圧及び検知電圧の両方を確認する処理に限定されず、これらの一方としてもよい。
[Inspection of reset signal Sres]
The inspection of the reset signal Sres is not limited to the process of confirming both the release voltage and the detection voltage, and may be one of them.
・検査電圧Ｖｔは、電源回路１の電源投入と同時に入力されてもよい。
・検査電圧Ｖｔは、信号を立ち下げる際、電圧を「０Ｖ」まで下げてもよい。
・リセット信号Ｓresの検査は、複数回実施されてもよい。
The inspection voltage Vt may be input at the same time when the power supply circuit 1 is turned on.
-The inspection voltage Vt may be lowered to "0V" when the signal is lowered.
-The inspection of the reset signal Sres may be performed a plurality of times.
・リセット信号Ｓresの検査は、電源回路１に電源投入されない状態で実施されてもよい。
［外部入力端子２９について］
・外部入力端子２９は、コンパレータ１９に接続される端子に限定されず、入力された電圧にてリセット出力部１８からリセット信号Ｓresを出力できる端子であればよい。
-The inspection of the reset signal Sres may be performed in a state where the power supply circuit 1 is not turned on.
[About external input terminal 29]
The external input terminal 29 is not limited to the terminal connected to the comparator 19, and may be any terminal that can output the reset signal Sres from the reset output unit 18 at the input voltage.
・外部入力端子２９は、電源回路１やリセット出力部１８のどこに接続されてもよい。
［電源回路１について］
・電源回路１は、直流電圧を供給する回路に限定されず、交流電圧を出力する回路でもよい。
The external input terminal 29 may be connected to any of the power supply circuit 1 and the reset output unit 18.
[About power supply circuit 1]
-The power supply circuit 1 is not limited to a circuit that supplies a DC voltage, and may be a circuit that outputs an AC voltage.
・基準電圧生成部５は、ＢＧＲに限定されず、基準電圧Ｖrefを生成できるものであればよい。
・オペアンプ６は、非反転増幅回路に限定されず、種々の増幅回路が使用可能である。
-The reference voltage generation unit 5 is not limited to BGR, and may be any one capable of generating a reference voltage Vref.
-The operational amplifier 6 is not limited to the non-inverting amplifier circuit, and various amplifier circuits can be used.
［その他］
・リセット回路１７は、車載用に限定されず、他の機器や装置に使用されてもよい。
[Other]
-The reset circuit 17 is not limited to in-vehicle use, and may be used in other devices and devices.
１…電源回路、５…基準電圧生成部、６…オペアンプ、１７…リセット回路、１８…リセット出力部、１９…コンパレータ、２０…スイッチング素子、２１…分圧部、２９…外部入力端子、Ｔｓ…規定時間、Ｖｔ…検査電圧、Ｖbb…電源電圧、Ｖcc…駆動電圧、Ｓres…リセット信号、Ｖref…基準電圧、Ｖｋ…リセット検出電圧。 1 ... Power supply circuit, 5 ... Reference voltage generator, 6 ... Operational amplifier, 17 ... Reset circuit, 18 ... Reset output section, 19 ... Comparator, 20 ... Switching element, 21 ... Voltage dividing section, 29 ... External input terminal, Ts ... Specified time, Vt ... Inspection voltage, Vbb ... Power supply voltage, Vcc ... Drive voltage, Sres ... Reset signal, Vref ... Reference voltage, Vk ... Reset detection voltage.
Claims (5)
外部から印加された電圧を前記リセット出力部に供給する外部入力端子とを備え、
前記外部入力端子に電圧を印加して前記リセット出力部から前記リセット信号を出力させることで、前記リセット信号を検査可能としたリセット回路。 A reset output unit that outputs a reset signal for a specified time after the power is input and stops the output of the reset signal after the specified time has elapsed.
It is provided with an external input terminal that supplies a voltage applied from the outside to the reset output unit.
A reset circuit capable of inspecting the reset signal by applying a voltage to the external input terminal and outputting the reset signal from the reset output unit.
前記外部入力端子は、前記コンパレータの入力端子に接続され、
前記リセット出力部は、前記外部入力端子に入力された電圧を前記コンパレータの前記入力端子で入力した場合に、前記リセット信号を出力する
請求項１に記載のリセット回路。 The reset output unit includes a comparator that outputs the reset signal based on a voltage comparison result between a plurality of input terminals provided for input.
The external input terminal is connected to the input terminal of the comparator, and is connected to the input terminal of the comparator.
The reset circuit according to claim 1, wherein the reset output unit outputs the reset signal when the voltage input to the external input terminal is input to the input terminal of the comparator.
前記オペアンプによって増幅された駆動電圧を分圧して前記コンパレータに出力することにより、前記リセット出力部から前記リセット信号を出力させる分圧部を備えた
請求項２に記載のリセット回路。 A reset circuit connected to a power supply circuit including a reference voltage generator that outputs a constant reference voltage based on the power supply voltage and an operational amplifier that amplifies the reference voltage.
The reset circuit according to claim 2, further comprising a voltage dividing unit for outputting the reset signal from the reset output unit by dividing the drive voltage amplified by the operational amplifier and outputting it to the comparator.
請求項３に記載のリセット回路。 The reset output unit inputs the reference voltage output from the reference voltage generation unit by the comparator, and based on a comparison result between the reference voltage and the voltage input via the voltage dividing unit, the reset is performed. The reset circuit according to claim 3, which outputs a signal.
請求項１〜４のうちいずれか一項に記載のリセット回路。 After the power of the power supply circuit is turned on and the reset signal is output, the reset signal is normally input and stopped by inputting and stopping the voltage to the external input terminal in a state where the reset signal is no longer output. The reset circuit according to any one of claims 1 to 4, which inspects whether or not the signal is output.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019086305 | 2019-04-26 | ||
| JP2019086305 | 2019-04-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020184741A true JP2020184741A (en) | 2020-11-12 |
Family
ID=73045249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019136873A Pending JP2020184741A (en) | 2019-04-26 | 2019-07-25 | Reset circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020184741A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07198762A (en) * | 1993-12-28 | 1995-08-01 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JP2014072845A (en) * | 2012-10-01 | 2014-04-21 | Rohm Co Ltd | Timer circuit, and power-on-reset circuit, electronic apparatus and vehicle using the same |
-
2019
- 2019-07-25 JP JP2019136873A patent/JP2020184741A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07198762A (en) * | 1993-12-28 | 1995-08-01 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JP2014072845A (en) * | 2012-10-01 | 2014-04-21 | Rohm Co Ltd | Timer circuit, and power-on-reset circuit, electronic apparatus and vehicle using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107528297B (en) | Overcurrent protection circuit | |
| EP1821171B1 (en) | Testing apparatus and electric source circuit | |
| US7710089B2 (en) | Automatic configuration for linear mode of switching power supply | |
| US20120257310A1 (en) | Circuit protection device and protection method | |
| JP4977013B2 (en) | Power application circuit and test apparatus | |
| KR102338806B1 (en) | Voltage regulator | |
| TWI385887B (en) | Over current protecting apparatus and method applied to dc-dc converter | |
| JP4729404B2 (en) | Noise removal device, power supply device, and test device | |
| JP2020184741A (en) | Reset circuit | |
| JP2018169912A5 (en) | ||
| JP2009254061A (en) | Semiconductor integrated circuit and its test method | |
| JP2007040771A (en) | Semiconductor device for noise measurement | |
| JP2015075432A (en) | Method for testing semiconductor transistor and test circuit | |
| JP4530878B2 (en) | Voltage comparator, overcurrent detection circuit using the same, and semiconductor device | |
| US20170344040A1 (en) | Electronic Device | |
| JP2014042369A (en) | Power supply device | |
| JP5976565B2 (en) | Electronic component inspection equipment | |
| JP2014155267A (en) | Switch driving device | |
| WO2023136095A1 (en) | Electronic device | |
| JP2010057244A (en) | Dc power unit and control method | |
| JP2010071809A (en) | Method of inspecting electric characteristic of semiconductor device | |
| JP2007078526A (en) | Test method and circuit for power supply control integrated circuit device | |
| JP4895117B2 (en) | Semiconductor test equipment | |
| JP2008164535A (en) | Device for testing semiconductor | |
| KR20120134730A (en) | Internal voltage generating circuit of semiconductor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230801 |