JP2020009979A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020009979A JP2020009979A JP2018132091A JP2018132091A JP2020009979A JP 2020009979 A JP2020009979 A JP 2020009979A JP 2018132091 A JP2018132091 A JP 2018132091A JP 2018132091 A JP2018132091 A JP 2018132091A JP 2020009979 A JP2020009979 A JP 2020009979A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- die pad
- distance
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229920005989 resin Polymers 0.000 claims abstract description 39
- 239000011347 resin Substances 0.000 claims abstract description 39
- 238000007789 sealing Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 238000000465 moulding Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 7
- 208000028659 discharge Diseases 0.000 description 14
- 239000010949 copper Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】高電圧回路と低電圧回路が混載されたインバータＩＣチップを搭載する半導体装置において、当該半導体装置内の絶縁性を確保しつつ、小型化が可能な半導体装置を提供する。【解決手段】ダイパッドの半導体基板との接合面とは反対側の面、第１のリードの第１のボンディングワイヤとの接続面とは反対側の面、第２のリードの第２のボンディングワイヤとの接続面とは反対側の面のそれぞれは封止樹脂から露出しており、なおかつ、前記第１のリードの端辺および前記第２のリードの端辺は前記封止樹脂の端辺と同一面になるように前記封止樹脂から露出しており、前記第１のリードと前記第２のリードは所定の距離を有して互いに離間して形成されていることを特徴とする。【選択図】 図１
Description
本発明は、半導体装置の構造に係り、特に、高電圧回路と低電圧回路が混載されたインバータＩＣチップの実装構造に適用して有効な技術に関する。
世界的な省エネ規制を受けて、エアコンや空気清浄機、給湯器などの家電製品へのインバータＩＣの採用が急速に拡大しており、インバータＩＣの小型化、高放熱化（低熱抵抗化）、高効率化（低損失化）、高信頼化（高絶縁化・長寿命化）、低コスト化といった多様な要求に対応するインバータＩＣの実装技術（パッケージ技術）開発が進められている。
インバータＩＣを小型化する技術として、インバータ制御に必要な様々な構成素子及び回路を１個の半導体チップ（ワンチップ）に集積したワンチップインバータＩＣが知られている。
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「半導体チップと出力端子との距離は、入力端子と半導体チップとの距離以上であり、かつ実装基板（ダイパッド）上の半導体チップと出力端子の間の領域は、回路部品が搭載されない領域である半導体装置」が開示されている。
また、特許文献２には「高電圧の信号を減圧（降圧）する第１のチップと、信号処理のための第２のチップに分け、高電圧が直接印加するリード端子は、互いに及び他のリード端子やダイパッドの吊りリードから離して配置し、リード端子間に樹脂層を充填し放電を防止する半導体装置」が開示されている。
また、特許文献３には「ダイオードチップとインバータＩＣチップと基板とが積層されてなる積層体を封止して一体化し、インバータＩＣチップの一方の面の制御回路部分にダイオードチップを積層し、インバータＩＣチップの他方の面が外部側に位置する半導体装置」が開示されている。
ところで、半導体パッケージの小型化、低コスト化、高放熱化には、ダイパッド露出タイプのＱＦＮ（Quad Flat Non-lead）構造が有効であるが、ワンチップインバータＩＣのような高電圧用途への適用には、絶縁確保のために高電圧端子とダイパッド（ＧＮＤ）間および低電圧端子間で一定の距離を確保する必要がある。
また、従来のＱＦＮ構造では、端子が小さいため電気抵抗が大きくなり高効率化が困難である、ノンリードのため実装基板との接続信頼性の低下が懸念される等の課題もある。
上記特許文献１では、入力端子とダイパッド間、もしくは出力端子とダイパッド間の電位差が大きい場合、半導体装置の表面ないし裏面に露出した際の沿面距離が短いと放電する可能性があり、高電圧の電源用途には不向きである。特に、半導体装置を小型のモータ内に実装する場合には、装置外形を小さくする必要があり、沿面距離の確保がより困難となり、小型化の点で不利となる。
また、出力回路（ＨＥＭＴ）が形成された半導体チップと補助回路である整合回路部品とが独立した別体構造のため、例えば出力回路と制御回路が一体的に形成されるワンチップインバータＩＣ等の半導体装置の構造としては適切な構造とはいえない。
上記特許文献２では、ダイパッドが樹脂層から露出しない構造となっているため、大電流を流す電源用途には放熱性の面で不利であり、同時に電気抵抗の上昇によって効率が低下する恐れがある。
また、半導体装置をプラスチック製の実装基板に搭載する際に、リード端子のみの接続では、接合材であるはんだ等に繰返しの熱負荷が加わり熱疲労によって早期に破断することが懸念される。
さらには、リード端子は装置表面から突き出すように備えられており、装置外形を小さくするには限界がある。
上記特許文献３では、インバータＩＣチップにダイオードチップが積層されているため、インバータＩＣチップの放熱には放熱フィンを有する放熱部材が必要であり、大電流を流す電源用途には放熱性を確保するための部材コストが上昇するうえ、小型のモータ内に実装するために重要な装置の小型化を阻害する大きな要因となる。
そこで、本発明の目的は、高電圧回路と低電圧回路が混載されたインバータＩＣチップを搭載する半導体装置において、当該半導体装置内の絶縁性を確保しつつ、小型化が可能な半導体装置とその製造方法を提供することにある。
また、本発明の別の目的は、高電圧回路と低電圧回路が混載されたインバータＩＣチップを搭載する半導体装置において、高電圧回路での低損失化、各構成部材の実装基板への実装信頼性の向上が可能な半導体装置とその製造方法を提供することにある。
上記課題を解決するために、本発明は、半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップと、前記半導体基板の裏面に接合材を介して接合されたダイパッドと、前記ダイパッドの少なくとも一辺に沿って配置され、第１のボンディングワイヤにより前記制御回路と電気的に接続された第１のリードと、前記ダイパッドの他辺に沿って配置され、第２のボンディングワイヤにより前記出力回路と電気的に接続された第２のリードと、前記インバータＩＣチップおよび前記第１のリードと前記第２のリードの表面を被覆する封止樹脂と、を備え、前記ダイパッドの前記半導体基板との接合面とは反対側の面、前記第１のリードの前記第１のボンディングワイヤとの接続面とは反対側の面、前記第２のリードの前記第２のボンディングワイヤとの接続面とは反対側の面のそれぞれは前記封止樹脂から露出しており、なおかつ、前記第１のリードの端辺および前記第２のリードの端辺は前記封止樹脂の端辺と同一面になるように前記封止樹脂から露出しており、前記第１のリードと前記第２のリードは所定の距離を有して互いに離間して形成されていることを特徴とする。
また、本発明は、（ａ）半導体基板の表面に出力回路および制御回路を形成する工程、（ｂ）前記（ａ）工程の後、前記半導体基板の裏面に接合材によりダイパッドを接合する工程、（ｃ）前記（ｂ）工程の後、複数の第１のリードと前記第１のリードから所定の距離を有して離間して形成された複数の第２のリードを有するリードフレームに、前記ダイパッドを複数配置する工程、（ｄ）前記（ｃ）工程の後、ワイヤボンディングにより、前記制御回路と前記第１のリード、前記出力回路と前記第２のリードをそれぞれ電気的に接続する工程、（ｅ）前記（ｄ）工程の後、金型のキャビティ内に前記複数のダイパッドが配置された前記リードフレームを配置し、前記キャビティ内に溶融した封止樹脂を充填し硬化させる工程、（ｆ）前記（ｅ）工程の後、前記封止樹脂および前記リードフレームを切断成型して前記封止樹脂により封止された前記半導体基板および前記ダイパッドを個片化する工程、を含む半導体装置の製造方法である。
本発明によれば、高電圧回路と低電圧回路が混載されたインバータＩＣチップを搭載する半導体装置において、当該半導体装置内の絶縁性を確保しつつ、小型化が可能な半導体装置とその製造方法を実現することができる。
また、高電圧回路と低電圧回路が混載されたインバータＩＣチップを搭載する半導体装置において、高電圧回路での低損失化、各構成部材の実装基板への実装信頼性の向上が可能な半導体装置とその製造方法を実現することができる。
これにより、例えば家電製品の小型モータ内に実装されるインバータＩＣチップの高耐圧化、高信頼化、小型化、低コスト化、高放熱化および高効率化を図ることができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
以下、本発明の実施形態について図面に基づいて説明する。なお、以下の各実施形態相互において、互いに同一または均等である部分には、説明の簡略化を図るべく、図中に同一符号で記してある。
図１から図３を参照して、本発明の第１の実施形態に係る半導体装置とその製造方法について説明する。図１は本実施例に係る半導体装置１００の平面構造を模式的に示した概略平面図である。図２は図１におけるＡ−Ａ’断面図である。図３は図１に示す半導体装置１００の平面外観を模式的に示した概略平面外観図である。
本実施例の半導体装置１００は、例えば家庭用エアコンの室内外機に搭載される小型ファンモータ（三相直流モータ）を駆動する半導体装置として用いられる。
本実施例の半導体装置１００は、図１から図３に示すように、高電圧回路である出力回路１ａと低電圧回路である制御回路１ｂが共通の半導体基板の表面側に一体的に集積形成されたインバータＩＣチップ１と、接合材７を介してインバータＩＣチップ１の一方の面（下面）に接続されたダイパッド２と、ダイパッド２の周辺の少なくとも１部に配列される複数の第１のリード３と、第１のリード３より高電圧が印加される複数の第２のリード４を備えている。
また、図３に示すように、ダイパッド２と第１のリード３と第２のリード４の裏面側は半導体装置１００の外部に露出しており、なおかつ、図２に示すように、インバータＩＣチップ１と第１のリード３と第２のリード４の表面側は封止樹脂６で被覆されている。本実施例の半導体装置１００は、第１のリード３と第２のリード４の端辺が封止樹脂６と同一面になるパッケージを備えており、ダイパッド２と第２のリード４間の距離Ｄ１がダイパッド２と第１のリード３間の距離Ｄ５よりも大きく（長く）なるような位置関係（Ｄ１＞Ｄ５）で、ダイパッド２と第１のリード３と第２のリード４が配置されている。
つまり、本実施例の半導体装置１００は、半導体基板の表面に出力回路（高電圧回路）１ａおよび制御回路（低電圧回路）１ｂが形成されたインバータＩＣチップ１と、半導体基板の裏面に接合材７を介して接合されたダイパッド２と、ダイパッド２の少なくとも一辺に沿って配置され、ボンディングワイヤ５により制御回路（低電圧回路）１ｂと電気的に接続された第１のリード３と、ダイパッド２の他辺に沿って配置され、ボンディングワイヤ５により出力回路（高電圧回路）１ａと電気的に接続された第２のリード４と、インバータＩＣチップ１および第１のリード３と第２のリード４の表面を被覆する封止樹脂６を備えている。
また、ダイパッド２の半導体基板との接合面とは反対側の面、第１のリード３のボンディングワイヤ５との接続面とは反対側の面、第２のリード４のボンディングワイヤ５との接続面とは反対側の面のそれぞれは封止樹脂６から露出しており、なおかつ、第１のリード３の端辺および第２のリード４の端辺は封止樹脂６の端辺と同一面になるように露出しており、さらに、第１のリード３と第２のリード４は所定の（一定の）距離を有して互いに離間して形成されている。これにより、第１のリード３と第２のリード４の間の絶縁性を確保することができる。
また、この第１のリード３と第２のリード４間の距離は、ダイパッド２と第２のリード４間の距離Ｄ１がダイパッド２と第１のリード３間の距離Ｄ５よりも大きく（長く）なるような位置関係（Ｄ１＞Ｄ５）で、ダイパッド２と第１のリード３と第２のリード４が配置されている。これにより、出力回路１ａ（高電圧回路）−ダイパッド２間および制御回路１ｂ（低電圧回路）−ダイパッド２間の放電リスクを同等にかつ最小限に抑えることができる。
ここで、インバータＩＣチップ１に備えられた出力回路１ａは、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化シリコン（ＳｉＮ）およびガリウム砒素（ＧａＡｓ）等からなる半導体基板上に形成されたＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、サイリスタ等の大電流をオン・オフ制御する半導体素子である。
また、制御回路１ｂは、大電流をオン・オフ制御する半導体素子を含まない半導体素子である。すなわち、制御回路１ｂとは、例えば通常の論理回路、ドライバ回路およびアナログ回路等が多数形成され、必要に応じてマイクロプロセッサ等が形成された半導体素子であり、出力回路１ａに流れる大電流を制御する機能を併せ持つことができる。つまり、例えば出力回路１ａがパワーＭＯＳＦＥＴであれば、ゲート電圧を制御するものである。従って、インバータＩＣチップ１には、出力回路１ａ部分と制御回路１ｂ部分の両方が備わって構成される。
ただし、必ずしも出力回路１ａ部分と制御回路１ｂ部分が一体となったインバータＩＣチップ１に限定されるものではない。また、出力回路１ａの安定的な電力出力や、制御回路１ｂの安定的な動作のためには、インバータＩＣチップ１の出力回路１ａと制御回路１ｂが形成された他方の面はＧＮＤ（接地）電位とすることが望ましい。
このインバータＩＣチップ１は、出力回路１ａと制御回路１ｂが形成された面とは別の（反対側の）面がダイパッド２に接合材７で接続される。この接合材７は、例えばはんだや銀（Ａｇ）もしくが銅（Ｃｕ）を含む金属または導電性接着材等により構成され、電気的にかつ機械的に接続される。
なお、接合材７を構成するはんだとしては、一般的な共晶はんだや鉛フリーはんだ等が用いられ、また、導電性接着材としては、銀（Ａｇ）、銅（Ｃｕ）およびニッケル（Ｎｉ）等の金属フィラーが樹脂に含有もしくは金属のみで構成されたものが用いられる。
また、ダイパッド２は、インバータＩＣチップ１の発熱を効率良く半導体装置１００から外部へ放熱するために、熱伝導性の良い材料、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）、４２Ａｌｌｏｙ（鉄−ニッケル合金）等で構成される。
インバータＩＣチップ１の出力回路１ａは半導体装置１００の外部端子となる複数の第２のリード４とボンディングワイヤ５で電気的に接続される。一方、制御回路１ｂも同様に、複数の第１のリード３とボンディングワイヤ５で電気的に接続される。このボンディングワイヤ５は、例えば電気抵抗の小さい金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）およびアルミニウム（Ａｌ）等で構成される。
半導体装置１００を被覆する封止樹脂６としては、例えばエポキシ樹脂、ビフェニール樹脂および不飽和ポリエステル等の一般的なモールド材からなり、例えば金型を用いたトランスファーモールド工法等によって形成される。このトランスファーモールド工法を用いた場合、大量生産が可能なため、大幅なコスト低減が可能となる。
また、例えば一つの金型キャビティ内で複数の半導体装置１００をモールドして、切断成型して個片化するＭＡＰ（Molded Array Process）方式を採用することで、さらに大量生産やコストの面で有利となる。特に、第１のリード３と第２のリード４の端辺が封止樹脂６と同一面になるような例えばＱＦＮ（Quad Flat Package）のノンリード構造を採用することで、小型モータ内に実装するために必要な半導体装置１００の外形をできるかぎり小型化することが可能となる。
また、インバータＩＣチップ１の発熱を半導体装置１００から外部に放熱するには、ダイパッド２の一部を装置の外表面に露出させることで効率良く放熱が可能である。さらにはダイパッド２を、例えば実装基板にはんだ等で接続することで強固に固定され、熱疲労からの早期破断を防止することができる。なお、トランスファーモールド工法を用いてＭＡＰ方式で生産するためには、ダイパッド２に吊りリード２ａを設け、生産性を向上させることが可能である。
図１から図３に示す本実施例の半導体装置１００は、例えば次のようなプロセスフローを含む製造方法を用いて形成することができる。
先ず、半導体基板の表面に出力回路（高電圧回路）１ａおよび制御回路（低電圧回路）１ｂを形成する。
次に、半導体基板の裏面に接合材７によりダイパッド２を接合する。
続いて、複数の第１のリード３と第１のリード３から所定の距離を有して離間して形成された複数の第２のリード４を有するリードフレームに、ダイパッド２を複数配置する。
次に、ワイヤボンディングにより、制御回路（低電圧回路）１ｂと第１のリード３、出力回路（高電圧回路）１ａと第２のリード４をそれぞれ電気的に接続する。
続いて、金型のキャビティ内に複数のダイパッド２が配置されたリードフレームを配置し、キャビティ内に溶融した封止樹脂６を充填し硬化させる。
最後に、封止樹脂６およびリードフレームを切断成型して、封止樹脂６により封止された半導体基板およびダイパッド２を個片化する。
ここで、インバータＩＣチップ１の出力回路１ａに印加される電圧は、例えば一般的な家庭用エアコンの室内外機に搭載されるファンモータ駆動用であれば、数十Ｖから数百Ｖの高電圧である。また、制御回路１ｂに印加される電圧は、数Ｖから十数Ｖの低電圧である。
さらに、出力回路１ａの安定的な電力出力や、制御回路１ｂの安定的な動作のためには、インバータＩＣチップ１の出力回路１ａと制御回路１ｂが形成された他方の面（例えば裏面）はＧＮＤ電位とすることが望ましい。
従って、インバータＩＣチップ１の制御回路１ｂとボンディングワイヤ５で接続された第１のリード３と、出力回路１ａとボンディングワイヤ５で接続された第２のリード４およびインバータＩＣチップ１の裏面が接続されたダイパッド２間には大きな電位差が生じ、ダイパッド２と第１のリード３と第２のリード４が半導体装置１００の外表面に露出される場合には、放電リスクを減らすために一定の沿面距離が必要となる。
つまり、高電圧の第２のリード４とダイパッド２間の距離Ｄ１と、低電圧の第１のリード３とダイパッド２間の距離Ｄ５では、半導体装置１００の外形をできるだけ小さくした場合に、ＧＮＤとの電位差に合わせてそれぞれの沿面距離を適切に確保する必要がある。すなわち、絶縁距離をＤ、その間の電位差をＶｅとした場合、一般的には絶縁破壊量Ｋとは以下の関係がある。
従って、半導体装置１００におけるダイパッド２と第２のリード４間の距離Ｄ１の電位差をＶｅ１、また、ダイパッド２と第１のリード３間の距離Ｄ５の電位差をＶｅ５とした場合、Ｄ１とＤ５で意図しない放電リスクを同等にかつ最小限に防止するためには、（１）式から、Ｖｅ１／Ｄ１＝Ｖｅ５／Ｄ５である。つまり、Ｄ１＝（Ｖｅ５／Ｖｅ１）Ｄ５となる。ここで、Ｖｅ５＜Ｖｅ１であるから、ゆえに、Ｄ５＜Ｄ１となる。
以上説明したように、本実施例に係る半導体装置１００は、インバータＩＣチップ１の制御回路１ｂより高電圧の出力回路１ａが接続された第２のリード４とＧＮＤ電位であるダイパッド２間の距離Ｄ１を、制御回路１ｂが接続された第１のリード３とＧＮＤ電位であるダイパッド２間の距離Ｄ５より大きく（長く）することで、出力回路１ａ（高電圧回路）−ダイパッド２間および制御回路１ｂ（低電圧回路）−ダイパッド２間の放電リスクを同等にかつ最小限に抑えることができ高耐圧化が実現できる。
また、ダイパッド２が半導体装置１００の表面に露出した構造のため、インバータＩＣチップ１の発熱を効率よく放熱し高放熱化を実現し、かつ実装基板と強固に接続されるために高信頼化が実現できる。
さらに、第１のリード３と第２のリード４の端辺が封止樹脂６と同一面になるようなノンリード構造を採用することで小型化が実現でき、かつ低コスト化が実現できる。つまり、本実施例に係る半導体装置１００は、半導体装置１００の高耐圧化、高放熱化、高信頼化、小型化および低コスト化を同時に実現することが可能である。
図４および図５を参照して、本発明の第２の実施形態に係る半導体装置について説明する。図４は本実施例に係る半導体装置１００の平面構造を模式的に示した概略平面図である。図５は図４に示す半導体装置１００の平面外観を模式的に示した概略平面外観図である。以下、実施例１と相違する事項を中心に説明する。
本実施例の半導体装置１００は、図４および図５に示すように、高電圧回路である出力回路１ａと低電圧回路である制御回路１ｂが共通の半導体基板の表面側に一体的に集積形成されたインバータＩＣチップ１と、図示しない接合材７を介してインバータＩＣチップ１の一方の面（下面）に接続されたダイパッド２と、ダイパッド２の周辺の少なくとも１部に配列される複数の第１のリード３と、第１のリード３より高電圧が印加される複数の第２のリード４を備えている。
また、図５に示すように、ダイパッド２と第１のリード３と第２のリード４の裏面側は半導体装置１００の外部に露出しており、なおかつ、実施例１の図２と同様に、インバータＩＣチップ１と第１のリード３と第２のリード４の表面側は封止樹脂６で被覆されている。本実施例の半導体装置１００は、第１のリード３と第２のリード４の端辺が封止樹脂６と同一面になるパッケージを備えており、第２のリード４同士間の距離Ｄ２がダイパッド２と第１のリード３間の距離Ｄ５より大きく（長く）なるような位置関係（Ｄ２＞Ｄ５）で、ダイパッド２と第１のリード３と第２のリード４が配置されている。
つまり、本実施例の半導体装置１００は、第２のリード４を複数備えており、第２のリード４同士間の距離は、ダイパッド２と第１のリード３間の距離より長くなるように配置されている。
半導体装置１００は、例えば一般的な家庭用エアコンの室内外機に搭載される小型ファンモータ（三相直流モータ）を駆動する半導体装置として用いられる場合、インバータＩＣチップ１の出力回路１ａでは位相を１２０°ずらして制御されるため、ボンディングワイヤ５で接続された第２のリード４間では位相ずれによる電位差が生じる。
この出力回路１ａに印加される電圧は、例えば一般的な家庭用エアコンの室内外機に搭載されるファンモータ駆動用であれば、数十Ｖから数百Ｖの高電圧である。また、インバータＩＣチップ１の制御回路１ｂに印加される電圧は、数Ｖから十数Ｖの低電圧である。
さらに、出力回路１ａの安定的な電力出力や、制御回路１ｂの安定的な動作のためには、インバータＩＣチップ１の出力回路１ａと制御回路１ｂが形成された他方の面（例えば裏面）はＧＮＤ電位とすることが望ましい。
従って、インバータＩＣチップ１の出力回路１ａとボンディングワイヤ５で接続された複数の第２のリード４同士の間には大きな電位差が生じ、半導体装置１００の外表面に露出された場合には、放電リスクを減らすために一定の沿面距離が必要となる。
一方で、インバータＩＣチップ１の制御回路１ｂが接続された第１のリード３は、第２のリード４に比べて低電圧であるが、ＧＮＤ電位となるダイパッド２との沿面距離を確保している。つまり、高電圧の第２のリード４同士間の距離Ｄ２と、低電圧の第１のリード３とダイパッド２間の距離Ｄ５では、半導体装置の外形をできるだけ小さくした場合に、ＧＮＤとの電位差に合わせてそれぞれの沿面距離を適切に確保する必要がある。
すなわち、半導体装置１００における第２のリード４同士間の距離Ｄ２の電位差をＶｅ２、また、ダイパッド２と第１のリード３間の距離Ｄ５の電位差をＶｅ５とした場合、Ｄ２とＤ５で意図しない放電リスクを同等にかつ最小限に防止するためには、（１）式から、Ｖｅ２／Ｄ２＝Ｖｅ５／Ｄ５である。つまり、Ｄ２＝（Ｖｅ２／Ｖｅ５）Ｄ５となる。ここで、Ｖｅ５＜Ｖｅ２であるから、ゆえに、Ｄ５＜Ｄ２となる。
以上説明したように、本実施例に係る半導体装置１００は、インバータＩＣチップ１の制御回路１ｂより高電圧の出力回路１ａが接続された第２のリード４同士間の距離Ｄ２を、制御回路１ｂが接続された第１のリード３とＧＮＤ電位であるダイパッド２間の距離Ｄ５より大きく（長く）することで、第２のリード４同士間の放電リスクをダイパッド２と第１のリード３間の放電リスクと同等にかつ最小限に抑えることができ高耐圧化が実現できる。
図６および図７を参照して、本発明の第３の実施形態に係る半導体装置について説明する。図６は本実施例に係る半導体装置１００の平面構造を模式的に示した概略平面図である。図７は図６に示す半導体装置１００の平面外観を模式的に示した概略平面外観図である。以下、実施例１および実施例２と相違する事項を中心に説明する。
本実施例の半導体装置１００は、図６および図７に示すように、高電圧回路である出力回路１ａと低電圧回路である制御回路１ｂが共通の半導体基板の表面側に一体的に集積形成されたインバータＩＣチップ１と、図示しない接合材７を介してインバータＩＣチップ１の一方の面（下面）に接続されたダイパッド２と、ダイパッド２の周辺の少なくとも１部に配列される複数の第１のリード３と、第１のリード３より高電圧が印加される複数の第２のリード４を備えている。
また、図７に示すように、ダイパッド２と第１のリード３と第２のリード４の裏面側は半導体装置１００の外部に露出しており、なおかつ、実施例１の図２と同様に、インバータＩＣチップ１と第１のリード３と第２のリード４の表面側は封止樹脂６で被覆されている。本実施例の半導体装置１００は、第１のリード３と第２のリード４の端辺が封止樹脂６と同一面になるパッケージを備えており、第１のリード３と第２のリード４間の距離Ｄ３がダイパッド２と第１のリード３間の距離Ｄ５より大きく（長く）なるような位置関係（Ｄ３＞Ｄ５）で、ダイパッド２と第１のリード３と第２のリード４が配置されている。
半導体装置１００は、例えば一般的な家庭用エアコンの室内外機に搭載される小型ファンモータ（三相直流モータ）を駆動する半導体装置として用いられる場合、出力回路１ａに印加される電圧は、数十Ｖから数百Ｖの高電圧である。
一方、インバータＩＣチップ１の制御回路１ｂに印加される電圧は、数Ｖから十数Ｖの低電圧である。
さらに、出力回路１ａの安定的な電力出力や、制御回路１ｂの安定的な動作のためには、インバータＩＣチップ１の出力回路１ａと制御回路１ｂが形成された他方の面（例えば裏面）はＧＮＤ電位とすることが望ましい。
従って、インバータＩＣチップ１の出力回路１ａとボンディングワイヤ５で接続された第２のリード４と、制御回路１ｂとボンディングワイヤ５で接続された第１のリード３間には大きな電位差が生じ、半導体装置１００の外表面に露出された場合には、放電リスクを減らすために一定の沿面距離が必要となる。
一方で、インバータＩＣチップ１の制御回路１ｂが接続された第１のリード３は、第２のリード４に比べて低電圧であるが、ＧＮＤ電位となるダイパッド２との沿面距離を確保している。つまり、高電圧の第２リード４と低電圧の第１のリード３間の距離Ｄ３と、低電圧の第１のリード３とダイパッド２間の距離Ｄ５では、半導体装置の外形をできるだけ小さくした場合に、ＧＮＤとの電位差に合わせてそれぞれの沿面距離を適切に確保する必要がある。
すなわち、半導体装置１００における第２のリード４と第１のリード３との距離Ｄ３の電位差をＶｅ３、また、ダイパッド２と第１のリード３間の距離Ｄ５の電位差をＶｅ５とした場合、Ｄ３とＤ５で意図しない放電リスクを同等にかつ最小限に防止するためには、（１）式から、Ｖｅ３／Ｄ３＝Ｖｅ５／Ｄ５である。つまり、Ｄ３＝（Ｖｅ３／Ｖｅ５）Ｄ５となる。ここで、Ｖｅ５＜Ｖｅ３であるから、ゆえに、Ｄ５＜Ｄ３となる。
以上説明したように、本実施例に係る半導体装置１００は、インバータＩＣチップ１の制御回路１ｂより高電圧の出力回路１ａが接続された第２のリード４と低電圧の制御回路１ｂが接続された第１のリード３間の距離Ｄ３を、制御回路１ｂが接続された第１のリード３とＧＮＤ電位であるダイパッド２間の距離Ｄ５より大きく（長く）することで、第１のリード３−第２のリード４間と第１のリード３−ダイパッド２間の放電リスクを同等にかつ最小限に抑えることができ高耐圧化が実現できる。
図８および図９を参照して、本発明の第４の実施形態に係る半導体装置について説明する。図８は本実施例に係る半導体装置１００の平面構造を模式的に示した概略平面図である。図９は図８に示す半導体装置１００の平面外観を模式的に示した概略平面外観図である。以下、実施例１から実施例３と相違する事項を中心に説明する。
本実施例の半導体装置１００は、図８および図９に示すように、高電圧回路である出力回路１ａと低電圧回路である制御回路１ｂが共通の半導体基板の表面側に一体的に集積形成されたインバータＩＣチップ１と、図示しない接合材７を介してインバータＩＣチップ１の一方の面（下面）に接続されたダイパッド２と、ダイパッド２の周辺の少なくとも１部に配列される複数の第１のリード３と、第１のリード３より高電圧が印加される複数の第２のリード４を備えている。
また、図９に示すように、ダイパッド２と第１のリード３と第２のリード４の裏面側は半導体装置１００の外部に露出しており、なおかつ、実施例１の図２と同様に、インバータＩＣチップ１と第１のリード３と第２のリード４の表面側は封止樹脂６で被覆されている。本実施例の半導体装置１００は、第２のリード４の面積Ａ２が第１のリード３の面積Ａ１より大きく（広く）なるように設けられている。（Ａ２＞Ａ１）
半導体装置１００は、例えば一般的な家庭用エアコンの室内外機に搭載される小型ファンモータ（三相直流モータ）を駆動する半導体装置として用いられる場合、出力回路１ａに流れる電流は、例えば一般的な家庭用エアコンの室内外機に搭載されるファンモータや一般的な家庭用冷蔵庫のコンプレッサの駆動用であれば、数Ａから十数Ａの大電流である。
半導体装置１００は、例えば一般的な家庭用エアコンの室内外機に搭載される小型ファンモータ（三相直流モータ）を駆動する半導体装置として用いられる場合、出力回路１ａに流れる電流は、例えば一般的な家庭用エアコンの室内外機に搭載されるファンモータや一般的な家庭用冷蔵庫のコンプレッサの駆動用であれば、数Ａから十数Ａの大電流である。
一方、インバータＩＣチップ１の制御回路１ｂに流れる電流は、数ミリＡから十数ミリＡの小電流である。
従って、第１のリード３に比べて大電流が流れる第２のリード４の面積は、大きい（広い）ほど電気抵抗を減らして効率を上げ、なおかつ、例えば電気抵抗によるジュール熱の発生を抑えることが可能である。
さらには、半導体装置１００の外表面に露出された場合には、第２のリード４の面積が大きい（広い）ため、実装基板に強固に接続されることで高信頼化が実現できる。つまり、大電流の第２リード４の面積Ａ２と、小電流の第１のリード３の面積Ａ１では、半導体装置の外形をできるだけ小さくして耐圧性を上げるために、それぞれの面積を適切に確保する必要がある。
すなわち、半導体装置１００における第２のリード４の面積Ａ２と第１のリード３の面積Ａ１は、Ａ１＜Ａ２となることが望ましい。
以上説明したように、本実施例に係る半導体装置１００は、インバータＩＣチップ１の制御回路１ｂより大電流が流れる出力回路１ａが接続された第２のリード４の面積Ａ２を小電流の制御回路１ｂが接続された第１のリード３の面積Ａ１より大きく（広く）することで、電気抵抗の上昇を抑えて高効率化が実現でき、さらには高放熱化と高信頼化を実現できる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１…インバータＩＣチップ
１ａ…出力回路（高電圧回路）
１ｂ…制御回路（低電圧回路）
２…ダイパッド
２ａ…吊りリード
３…第１のリード
４…第２のリード
５…ボンディングワイヤ
６…封止樹脂
７…接合材
１００…半導体装置
１ａ…出力回路（高電圧回路）
１ｂ…制御回路（低電圧回路）
２…ダイパッド
２ａ…吊りリード
３…第１のリード
４…第２のリード
５…ボンディングワイヤ
６…封止樹脂
７…接合材
１００…半導体装置
Claims (10)
- 半導体基板の表面に出力回路および制御回路が形成されたインバータＩＣチップと、
前記半導体基板の裏面に接合材を介して接合されたダイパッドと、
前記ダイパッドの少なくとも一辺に沿って配置され、第１のボンディングワイヤにより前記制御回路と電気的に接続された第１のリードと、
前記ダイパッドの他辺に沿って配置され、第２のボンディングワイヤにより前記出力回路と電気的に接続された第２のリードと、
前記インバータＩＣチップおよび前記第１のリードと前記第２のリードの表面を被覆する封止樹脂と、を備え、
前記ダイパッドの前記半導体基板との接合面とは反対側の面、前記第１のリードの前記第１のボンディングワイヤとの接続面とは反対側の面、前記第２のリードの前記第２のボンディングワイヤとの接続面とは反対側の面のそれぞれは前記封止樹脂から露出しており、なおかつ、前記第１のリードの端辺および前記第２のリードの端辺は前記封止樹脂の端辺と同一面になるように前記封止樹脂から露出しており、
前記第１のリードと前記第２のリードは所定の距離を有して互いに離間して形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
前記ダイパッドと前記第２のリード間の距離は、前記ダイパッドと前記第１のリード間の距離より長いことを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置であって、
前記第２のリードを複数備え、
前記第２のリード同士間の距離は、前記ダイパッドと前記第１のリード間の距離より長いことを特徴とする半導体装置。 - 請求項１から３のいずれか１項に記載の半導体装置であって、
前記第１のリードと前記第２のリード間の距離は、前記ダイパッドと前記第１のリード間の距離より長いことを特徴とする半導体装置。 - 請求項１から４のいずれか１項に記載の半導体装置であって、
前記第２のリードの面積は、前記第１のリードの面積より広いことを特徴とする半導体装置。 - 以下の工程を含む半導体装置の製造方法；
（ａ）半導体基板の表面に出力回路および制御回路を形成する工程、
（ｂ）前記（ａ）工程の後、前記半導体基板の裏面に接合材によりダイパッドを接合する工程、
（ｃ）前記（ｂ）工程の後、複数の第１のリードと前記第１のリードから所定の距離を有して離間して形成された複数の第２のリードを有するリードフレームに、前記ダイパッドを複数配置する工程、
（ｄ）前記（ｃ）工程の後、ワイヤボンディングにより、前記制御回路と前記第１のリード、前記出力回路と前記第２のリードをそれぞれ電気的に接続する工程、
（ｅ）前記（ｄ）工程の後、金型のキャビティ内に前記複数のダイパッドが配置された前記リードフレームを配置し、前記キャビティ内に溶融した封止樹脂を充填し硬化させる工程、
（ｆ）前記（ｅ）工程の後、前記封止樹脂および前記リードフレームを切断成型して前記封止樹脂により封止された前記半導体基板および前記ダイパッドを個片化する工程。 - 請求項６に記載の半導体装置の製造方法であって、
前記ダイパッドと前記第２のリード間の距離は、前記ダイパッドと前記第１のリード間の距離より長いことを特徴とする半導体装置の製造方法。 - 請求項６または７に記載の半導体装置の製造方法であって、
前記第２のリードを複数備え、
前記第２のリード同士間の距離は、前記ダイパッドと前記第１のリード間の距離より長いことを特徴とする半導体装置の製造方法。 - 請求項６から８のいずれか１項に記載の半導体装置の製造方法であって、
前記第１のリードと前記第２のリード間の距離は、前記ダイパッドと前記第１のリード間の距離より長いことを特徴とする半導体装置の製造方法。 - 請求項６から９のいずれか１項に記載の半導体装置の製造方法であって、
前記第２のリードの面積は、前記第１のリードの面積より広いことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018132091A JP7090494B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018132091A JP7090494B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020009979A true JP2020009979A (ja) | 2020-01-16 |
| JP7090494B2 JP7090494B2 (ja) | 2022-06-24 |
Family
ID=69152362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018132091A Active JP7090494B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7090494B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021048211A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社東海理化電機製作所 | 半導体装置 |
| WO2023199808A1 (ja) * | 2022-04-12 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| JP2023172013A (ja) * | 2022-05-23 | 2023-12-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187650A (ja) * | 2010-03-08 | 2011-09-22 | Renesas Electronics Corp | 半導体装置 |
| WO2012035791A1 (ja) * | 2010-09-15 | 2012-03-22 | 三菱電機株式会社 | 電力変換装置、それを内蔵したモーター、そのモーターを搭載した空気調和機、及びそのモーターを搭載した換気送風機器 |
| US20140145318A1 (en) * | 2012-11-27 | 2014-05-29 | Infineon Technologies Ag | Semiconductor Packages and Methods of Formation Thereof |
| JP2016136608A (ja) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | 半導体装置 |
| WO2018061711A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックＩｐマネジメント株式会社 | 半導体装置および製造方法 |
-
2018
- 2018-07-12 JP JP2018132091A patent/JP7090494B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187650A (ja) * | 2010-03-08 | 2011-09-22 | Renesas Electronics Corp | 半導体装置 |
| WO2012035791A1 (ja) * | 2010-09-15 | 2012-03-22 | 三菱電機株式会社 | 電力変換装置、それを内蔵したモーター、そのモーターを搭載した空気調和機、及びそのモーターを搭載した換気送風機器 |
| US20140145318A1 (en) * | 2012-11-27 | 2014-05-29 | Infineon Technologies Ag | Semiconductor Packages and Methods of Formation Thereof |
| JP2016136608A (ja) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | 半導体装置 |
| WO2018061711A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックＩｐマネジメント株式会社 | 半導体装置および製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021048211A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社東海理化電機製作所 | 半導体装置 |
| WO2023199808A1 (ja) * | 2022-04-12 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| JP2023172013A (ja) * | 2022-05-23 | 2023-12-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7090494B2 (ja) | 2022-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101168973B1 (ko) | 반도체장치 | |
| CN107731779B (zh) | 电子装置 | |
| EP2854174B1 (en) | Semiconductor device and method for manufacturing same | |
| US10861833B2 (en) | Semiconductor device | |
| CN106024722B (zh) | 具有使用导电片段的集成输出电感器的半导体封装体 | |
| JP7090494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012175070A (ja) | 半導体パッケージ | |
| JP2016197677A (ja) | パワー半導体装置および車載用回転電機の駆動装置 | |
| TW202129866A (zh) | 半導體裝置 | |
| JP4250191B2 (ja) | Ｄｃ／ｄｃコンバータ用半導体装置 | |
| JP2012182250A (ja) | 半導体装置 | |
| CN104037152B (zh) | 芯片载体结构、芯片封装及其制造方法 | |
| JP4061551B2 (ja) | 半導体装置 | |
| CN106024773B (zh) | 包括多层级载体的化合物半导体装置 | |
| JP2004221381A (ja) | 半導体装置 | |
| CN113140530A (zh) | 包括连接到流体热沉的半导体封装的电子模块 | |
| JP2001036001A (ja) | 電力半導体モジュール | |
| JP2010225952A (ja) | 半導体モジュール | |
| JP6383265B2 (ja) | 半導体装置 | |
| CN114334933A (zh) | 半导体装置和制造半导体装置的对应方法 | |
| CN113644042A (zh) | 半导体封装件 | |
| JP2008053748A (ja) | 半導体装置 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| JP2021048349A (ja) | 半導体装置および駆動システム | |
| CN210403714U (zh) | 一种功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7090494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |