JP2019161188A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019161188A JP2019161188A JP2018050085A JP2018050085A JP2019161188A JP 2019161188 A JP2019161188 A JP 2019161188A JP 2018050085 A JP2018050085 A JP 2018050085A JP 2018050085 A JP2018050085 A JP 2018050085A JP 2019161188 A JP2019161188 A JP 2019161188A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor device
- insulating film
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を示す断面図である。
半導体装置1においては、ドレインコンタクト37にドレイン電位、例えば、+50Vを印加し、ソースコンタクト36にソース電位、例えば、接地電位(0V)を印加する。ドレイン電位は、ドレインコンタクト層18を介してドリフト層13に伝達される。ソース電位は、ソースコンタクト層16に伝達される。これにより、pウェル12とソースコンタクト層16との界面を起点として空乏層が形成される。
本実施形態に係る半導体装置1においては、ドレインコンタクト層18とチャネル領域との距離がソースコンタクト層16とチャネル領域との距離よりも長いため、チャネル領域の電位は、ドレインコンタクト層18の電位よりもソースコンタクト層16の電位に近くなる。これにより、オフ状態において、ゲート電極30とドリフト層13によって絶縁膜20の部分21に印加される電圧を低減することができる。この結果、ゲート−ドレイン間の耐圧を高めることができる。
次に、第2の実施形態について説明する。
図2は、本実施形態に係る半導体装置を示す断面図である。
また、ゲート電極32のドレイン側の端部32aが、部分23よりも厚い部分24上に乗り上げていることにより、ゲート電極32とドリフト層13との間の耐圧を向上させることができる。更に、ゲート電極32の下面には、ドレイン側に突出した2ヶ所の角部が形成されるため、電界の集中を分散し、全体の耐圧を向上させることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
次に、第3の実施形態について説明する。
図3は、本実施形態に係る半導体装置を示す断面図である。
本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
次に、第4の実施形態について説明する。
図4は、本実施形態に係る半導体装置を示す断面図である。
本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
次に、第5の実施形態について説明する。
図5は、本実施形態に係る半導体装置を示す断面図である。
本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
次に、第6の実施形態について説明する。
図6は、本実施形態に係る半導体装置を示す断面図である。
本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
次に、第1の比較例について説明する。
図7は、第1の比較例に係る半導体装置を示す断面図である。
次に、第2の比較例について説明する。
図8は、第2の比較例に係る半導体装置を示す断面図である。
次に、第6の実施形態に係る半導体装置と上述の各比較例に係る半導体装置の特性を比較した試験例について説明する。
第6の実施形態に係る半導体装置6(図6参照)、第1の比較例に係る半導体装置101(図7参照)、第2の比較例に係る半導体装置102(図8参照)について、シミュレーションを行い、ゲート−ドレイン間の耐圧の値B[V]、及び、オン抵抗の値R[mΩmm2]を算出した。また、下記数式1に基づいて、性能指標FOMを算出した。性能指標FOMは低いほど良く、理論値は0.85である。結果を表1に示す。
10:シリコン基板
11:シリコン層
11a:部分
12:pウェル
12a:部分
13:ドリフト層
16:ソースコンタクト層
17:ボディコンタクト層
18:ドレインコンタクト層
20:絶縁膜
21、22、23、24、25:部分
30:ゲート電極
30a:端部
30b、30c、30d:角部
31:ゲート電極
31a:端部
32:ゲート電極
32a、32b:端部
35:層間絶縁膜
36:ソースコンタクト
37:ドレインコンタクト
101、102:半導体装置
120:ゲート絶縁膜
121:STI
122:絶縁膜
Claims (10)
- 半導体部分と、
前記半導体部分上に設けられ、第1導電形の第1半導体領域と、
前記半導体部分上に設けられ、第2導電形の第2半導体領域と、
前記第1半導体領域の直上域から前記第2半導体領域の直上域にわたって設けられた絶縁膜と、
前記絶縁膜上に設けられ、前記第1半導体領域の直上域を含む領域に配置された第1電極と、
前記絶縁膜上に設けられ、前記第2半導体領域の直上域の一部に配置され、前記第1電極から離隔した第2電極と、
を備え、
前記絶縁膜は、
前記第1半導体領域の直上域を含む領域に配置された第1部分と、
前記第2半導体領域の直上域の一部に配置され、前記第1部分よりも厚い第2部分と、
前記第2部分よりも薄く前記第1部分よりも厚い第3部分と、
前記第3部分よりも厚い第4部分と、
を有し、
前記第1部分、前記第2部分、前記第3部分及び前記第4部分は、前記第1半導体領域から前記第2半導体領域に向かう第1方向に沿ってこの順に配列されており、
前記第1電極は少なくとも前記第1部分の直上域に配置されており、
前記第2電極は少なくとも前記第3部分の直上域に配置されている半導体装置。 - 前記絶縁膜は、前記第4部分よりも薄く前記第1部分よりも厚い第5部分をさらに有する請求項1記載の半導体装置。
- 前記第1電極は、前記第1部分の直上域のみに配置されている請求項1または2に記載の半導体装置。
- 前記第1電極の一部は、前記第2部分の直上域に配置されている請求項1または2に記載の半導体装置。
- 前記第2電極は、前記第3部分の直上域のみに配置されている請求項1〜4のいずれか1つに記載の半導体装置。
- 前記第2電極の一部は、前記第4部分の直上域に配置されている請求項1〜4のいずれか1つに記載の半導体装置。
- 前記第1電極と前記第2電極には、相互に異なる電位を印加可能な請求項1〜6のいずれか1つに記載の半導体装置。
- 半導体部分と、
前記半導体部分上に設けられ、第1導電形の第1半導体領域と、
前記半導体部分上に設けられ、第2導電形の第2半導体領域と、
前記第1半導体領域の直上域から前記第2半導体領域の直上域にわたって設けられた絶縁膜と、
前記絶縁膜上に設けられた電極と、
を備え、
前記絶縁膜は、
前記第1半導体領域の直上域を含む領域に配置された第1部分と、
前記第2半導体領域の直上域の一部に配置され、前記第1部分よりも厚い第2部分と、
前記第2部分よりも薄く前記第1部分よりも厚い第3部分と、
前記第3部分よりも厚い第4部分と、
を有し、
前記第1部分、前記第2部分、前記第3部分及び前記第4部分は、前記第1半導体領域から前記第2半導体領域に向かう第1方向に沿ってこの順に配列されており、
前記電極は、前記第1部分、前記第2部分、前記第3部分及び前記第4部分の直上域に配置されている半導体装置。 - 前記第1部分の下面は、前記第2部分、前記第3部分及び前記第4部分の下面よりも上方に位置する請求項1〜8のいずれか1つに記載の半導体装置。
- 前記第1半導体領域に接続された第1コンタクトと、
前記第2半導体領域に接続された第2コンタクトと、
をさらに備え、
前記絶縁膜は、前記第1コンタクトと前記第2コンタクトの間に配置されている請求項1〜9のいずれか1つに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018050085A JP7114290B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置 |
US16/128,757 US10573743B2 (en) | 2018-03-16 | 2018-09-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018050085A JP7114290B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019161188A true JP2019161188A (ja) | 2019-09-19 |
JP2019161188A5 JP2019161188A5 (ja) | 2021-03-25 |
JP7114290B2 JP7114290B2 (ja) | 2022-08-08 |
Family
ID=67906122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018050085A Active JP7114290B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10573743B2 (ja) |
JP (1) | JP7114290B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021077813A (ja) * | 2019-11-12 | 2021-05-20 | 株式会社デンソー | 半導体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017130213B4 (de) * | 2017-12-15 | 2021-10-21 | Infineon Technologies Ag | Planarer feldeffekttransistor |
EP3731281A1 (en) * | 2019-04-24 | 2020-10-28 | Nxp B.V. | Lateral semiconductor device having raised source and drain, and method of manufacture thererof |
US11158723B2 (en) * | 2020-03-04 | 2021-10-26 | Vanguard International Semiconductor Corporation | Semiconductor structure and method of forming the same |
US20210407935A1 (en) * | 2020-06-30 | 2021-12-30 | GLOBALFOUNDRIES U.S.Inc. | Semiconductor transistors suitable for radio-frequency applications |
CN114156266A (zh) * | 2020-09-07 | 2022-03-08 | 联华电子股份有限公司 | 功率半导体元件 |
US20230327026A1 (en) * | 2022-03-25 | 2023-10-12 | Wolfspeed, Inc. | Power semiconductor device with shallow conduction region |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080892A (ja) * | 2008-09-29 | 2010-04-08 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014107302A (ja) * | 2012-11-22 | 2014-06-09 | Renesas Electronics Corp | 半導体装置 |
JP2015162581A (ja) * | 2014-02-27 | 2015-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017123498A (ja) * | 2017-04-13 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012876A (ja) | 1996-06-27 | 1998-01-16 | Toyota Autom Loom Works Ltd | 半導体装置 |
JP2002270830A (ja) | 2001-03-12 | 2002-09-20 | Fuji Electric Co Ltd | 半導体装置 |
US8692324B2 (en) * | 2005-07-13 | 2014-04-08 | Ciclon Semiconductor Device Corp. | Semiconductor devices having charge balanced structure |
CN100544028C (zh) * | 2006-09-19 | 2009-09-23 | 电子科技大学 | 利用场板达到最佳表面横向通量的横向高压器件 |
JP2009283784A (ja) * | 2008-05-23 | 2009-12-03 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP5769915B2 (ja) | 2009-04-24 | 2015-08-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9362398B2 (en) | 2010-10-26 | 2016-06-07 | Texas Instruments Incorporated | Low resistance LDMOS with reduced gate charge |
JP5504187B2 (ja) | 2011-01-26 | 2014-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20130020632A1 (en) * | 2011-07-18 | 2013-01-24 | Disney Donald R | Lateral transistor with capacitively depleted drift region |
US8878154B2 (en) * | 2011-11-21 | 2014-11-04 | Sensor Electronic Technology, Inc. | Semiconductor device with multiple space-charge control electrodes |
US9647076B2 (en) * | 2011-11-21 | 2017-05-09 | Sensor Electronic Technology, Inc. | Circuit including semiconductor device with multiple individually biased space-charge control electrodes |
US9450056B2 (en) | 2012-01-17 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral DMOS device with dummy gate |
US8674440B2 (en) * | 2012-07-31 | 2014-03-18 | Io Semiconductor Inc. | Power device integration on a common substrate |
US9741802B2 (en) * | 2012-09-30 | 2017-08-22 | Sensor Electronic Technology, Inc. | Semiconductor device with breakdown preventing layer |
US8895453B2 (en) * | 2013-04-12 | 2014-11-25 | Infineon Technologies Ag | Semiconductor device with an insulation layer having a varying thickness |
US9269765B2 (en) * | 2013-10-21 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having gate wire disposed on roughened field insulating film |
CN104332498B (zh) * | 2014-09-01 | 2018-01-05 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
-
2018
- 2018-03-16 JP JP2018050085A patent/JP7114290B2/ja active Active
- 2018-09-12 US US16/128,757 patent/US10573743B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080892A (ja) * | 2008-09-29 | 2010-04-08 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014107302A (ja) * | 2012-11-22 | 2014-06-09 | Renesas Electronics Corp | 半導体装置 |
JP2015162581A (ja) * | 2014-02-27 | 2015-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017123498A (ja) * | 2017-04-13 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021077813A (ja) * | 2019-11-12 | 2021-05-20 | 株式会社デンソー | 半導体装置 |
JP7439465B2 (ja) | 2019-11-12 | 2024-02-28 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7114290B2 (ja) | 2022-08-08 |
US20190288108A1 (en) | 2019-09-19 |
US10573743B2 (en) | 2020-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7114290B2 (ja) | 半導体装置 | |
US10453955B2 (en) | Lateral DMOS device with dummy gate | |
US10256336B2 (en) | Semiconductor device | |
JP4477406B2 (ja) | 低オン抵抗の高電圧mosトランジスタ | |
US11557588B2 (en) | Multi-transistor device including first and second LDMOS transistors having respective drift regions separated in a thickness direction by a shared RESURF layer | |
US8847309B2 (en) | Semiconductor device | |
US11004931B2 (en) | Semiconductor device | |
JP2015526900A (ja) | 電流リミッタが組み込まれた半導体電子部品 | |
US8890237B2 (en) | Power semiconductor device | |
JP7442699B2 (ja) | 半導体装置 | |
CN111697063B (zh) | 半导体装置 | |
JP2019161188A5 (ja) | ||
US20090179273A1 (en) | Semiconductor device | |
US9520493B1 (en) | High voltage integrated circuits having improved on-resistance value and improved breakdown voltage | |
JP2020047741A (ja) | 半導体装置 | |
US20120305944A1 (en) | Semiconductor element | |
US9825027B1 (en) | Semiconductor device | |
US8987814B2 (en) | Semiconductor device | |
JP2023530711A (ja) | ハイブリッド・ゲート構造を有するパワー・デバイス | |
US20170243971A1 (en) | Semiconductor device | |
US20220077308A1 (en) | Semiconductor device | |
US20180337172A1 (en) | Semiconductor Device | |
US10763355B2 (en) | Power semiconductor device | |
JP2020123607A (ja) | 半導体装置 | |
US20220319926A1 (en) | BiMOS SEMICONDUCTOR DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7114290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |