JP2019129679A - Dc−dcコンバータおよび電源装置 - Google Patents
Dc−dcコンバータおよび電源装置 Download PDFInfo
- Publication number
- JP2019129679A JP2019129679A JP2018011866A JP2018011866A JP2019129679A JP 2019129679 A JP2019129679 A JP 2019129679A JP 2018011866 A JP2018011866 A JP 2018011866A JP 2018011866 A JP2018011866 A JP 2018011866A JP 2019129679 A JP2019129679 A JP 2019129679A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- terminal
- output
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】DC−DCコンバータを停止させることなく、低消費電力でDC−DCコンバータにおける負荷回路に対するスイッチをオフするための負電圧を生成する。【解決手段】DC−DCコンバータ12は、入力電圧が供給されるインダクタンス素子Lと、インダクタンス素子Lの電流を制御する第1スイッチSW1と、インダクタンス素子Lの電流に応じた電荷を蓄積するキャパシタンス素子CNEGと、キャパシタンス素子CNEGを基準電位に接続する第2スイッチSW2と、第1スイッチSW1と第2スイッチSW2を開閉する制御回路14と、インダクタンス素子Lに直接に接続された整流素子Dと、負荷回路16と、キャパシタンス素子CNEGのインダクタンス素子Lと反対側の端子に制御端子が電気的に接続され、負荷回路16へ動作電圧の供給を切り換える第3スイッチSW3と、を備える。【選択図】図1
Description
本発明の実施形態は、DC−DC(Direct Current to Direct Current)コンバータおよび電源装置に関する。
従来、DC−DCコンバータとして、ブロッキング発振器とインダクタとを用いたブーストコンバータが提案されている。ブロッキング発振器の交流出力を整流し、整流により得た直流電圧を用いてブーストコンバータの制御回路を起動および駆動する。制御回路の起動後、消費電力削減のためにブロッキング発振器を停止させる。ここでブロッキング発振器の停止は、ブロッキング発振器の交流出力を用いて生成した負電圧で、スイッチをオフすることで行う。このため、電荷リークで負電圧の値が大きくなった(正の値に近くなった)際は、再度ブロッキング発振器を発振させて、負電圧を生成する必要がある。負電圧を生成させる都度、ブロッキング発振器を動作させることから、消費電力が大きいという問題がある。
本発明の実施形態は、DC−DCコンバータを停止させることなく、低消費電力でDC−DCコンバータにおける負荷回路に対するスイッチをオフするための負電圧を生成することを目的とする。
本発明の実施形態としてのDC−DCコンバータは、入力電圧が供給されるインダクタンス素子と、前記インダクタンス素子の電流を制御する第1スイッチと、前記インダクタンス素子の電流に応じた電荷を蓄積するキャパシタンス素子と、前記キャパシタンス素子を基準電位に接続する第2スイッチと、前記第1スイッチと前記第2スイッチを開閉する制御回路と、前記インダクタンス素子に直接に接続された整流素子と、負荷回路と、前記キャパシタンス素子の前記インダクタンス素子と反対側の端子に制御端子が電気的に接続され、前記負荷回路への電源電圧の供給を切り換える第3スイッチと、を備える。
以下、図面を参照しながら、本発明の実施形態について説明する。
(第1の実施形態)
図1は第1の実施形態に係る電源装置の回路図である。この電源装置は、電源である熱電発電素子11と、DC−DC(Direct Current to Direct Current)コンバータ12とを備えた熱電発電装置である。熱発電装置の出力端子は負荷装置Loadに接続されている。負荷装置Loadは、供給された電圧に基づき動作する回路である。例えばLEDやデジタル回路、アナログ回路のような電力を消費する回路でもよいし、蓄電池のような電力を蓄積する装置でもよいし、センサでもよい。
(第1の実施形態)
図1は第1の実施形態に係る電源装置の回路図である。この電源装置は、電源である熱電発電素子11と、DC−DC(Direct Current to Direct Current)コンバータ12とを備えた熱電発電装置である。熱発電装置の出力端子は負荷装置Loadに接続されている。負荷装置Loadは、供給された電圧に基づき動作する回路である。例えばLEDやデジタル回路、アナログ回路のような電力を消費する回路でもよいし、蓄電池のような電力を蓄積する装置でもよいし、センサでもよい。
熱電発電素子11は、起電力VTEGおよび出力抵抗RTEGによりモデル化されている。起電力VTEGは、熱電発電素子を構成する高温側部材と低温側部材との温度差に比例する。一例として、起電力VTEGは、数℃程度の温度差では数10mV〜数100mVである。また、出力抵抗RTEGは、温度差に関わらずほぼ一定の値である。一例として、出力抵抗RTEGは、数Ω〜数100Ω程度の値である。熱電発電素子11の出力電圧は、DC−DCコンバータ12の入力端子13に入力電圧VINとして与えられる。
DC−DCコンバータ12は、入力電圧VINを、負荷装置Loadの動作電圧まで昇圧させる。すなわち、このDC−DCコンバータ12は、昇圧型コンバータとして動作する。
キャパシタCINは、DC−DCコンバータ12の入力端子13に与えられた入力電圧VINを平滑化する。キャパシタは、キャパシタンス素子の一例であり、キャパシタンス素子であれば、キャパシタ以外の構成を用いてもよい。例えば複数のキャパシタの直列接続、複数のキャパシタの並列接続、複数のキャパシタの直並列の接続でもよい。キャパシタに抵抗あるいはその他の素子を直列または並列または直並列に接続してものでもよい。本実施形態および他の実施形態で用いるキャパシタCIN以外のキャパシタについても同様である。
キャパシタCINで平滑化された入力電圧はインダクタLに供給される。インダクタは、インダクタンス素子の一例であり、インダクタンス素子であれば、インダクタ以外の構成を用いてもよい。例えば複数のインダクタの直列接続、複数のインダクタの並列接続、複数のインダクタの直並列の接続でもよい。インダクタに抵抗あるいはその他の素子を直列または並列または直並列に接続したものでもよい。インダクタLの出力側端子の電圧をVLXと表す。
スイッチSW1は、その一端がインダクタLの出力側の端子に接続され、他端が基準電位を有するグラウンドに接続されている。スイッチSW1は、インダクタLの出力側の端子をグラウンドに接続する。
キャパシタCNEGは、インダクタLの電流に応じた電荷を蓄積する。キャパシタCNEGの一端は、インダクタLの出力側の端子に接続されている。キャパシタCNEGの他端(インダクタLとは反対側の端子)は、スイッチSW2の一端およびスイッチSW3の制御端子に接続されている。キャパシタCNEGの他端の電圧をVNEGと表す。電圧VNEGは制御電圧(開閉電圧)としてスイッチSW3の制御端子に与えられる。
スイッチSW2は、その一端が、キャパシタCNEGの他端に接続されている。スイッチSW2の他端は、グラウンドに接続されている。スイッチSW2は、キャパシタCNEGをグラウンドに接続する。
制御回路14は、スイッチSW1とスイッチSW2のそれぞれの制御端子(開閉端子)に接続されており、制御信号をスイッチSW1とスイッチSW2に供給することにより、これらのスイッチの開閉を制御する。具体的に、制御端子にハイレベル(Hレベル)の電圧が印加されるとオンになり、ローレベル(Lレベル)の電圧が印加されるとオフとなる。
ダイオードDは、インダクタLの出力側の端子に直接に接続されている。ダイオードDの出力側の端子は、出力端子15および平滑用のキャパシタCOUTに接続されている。
スイッチSW3は、DC−DCコンバータ12が備える負荷回路16のオン・オフを制御するスイッチである。すなわち、スイッチSW3は、負荷回路に対する電源電圧の供給を切り換える。スイッチSW3の一端は負荷回路16に接続されており、他端はグラウンドに接続されている。スイッチSW3は、負荷回路16をグラウンドに接続する。スイッチSW3の制御端子は、キャパシタCNEGの他端およびスイッチSW2の一端に電気的に接続されている。
スイッチSW3は、制御端子にHレベルの電圧が印加されるとオンになり、Lレベルの電圧が印加されるとオフとなる。スイッチSW3として例えばNative nMOSトランジスタ(ネイティブnMOSスイッチ)またはディプレッション型トランジスタを用いることができる。ネイティブnMOSスイッチまたはディプレッション型トランジスタは、閾値が0または0に近いトランジスタである。負電圧を、スイッチSW3の制御端子に加えることで、スイッチSW3をそのしきい値に対して十分低い電圧でオフできる。これにより、負荷回路16のリーク電流を小さくできる。以下の説明で、ネイティブnMOSスイッチというときは、ネイティブnMOSスイッチの代わりに、ディプレッション型トランジスタを用いてもよいものとする。
負荷回路16は、電源電圧VDDに基づき動作する。負荷回路16は一例としてDC−DCコンバータ12の起動時に動作させる発振器(発振回路)である。DC−DCコンバータ12の起動時にはスイッチSW3をオンにしておき、発振器により生成した電圧を制御回路14に供給し、制御回路14を起動する。起動後は、制御回路14は、出力電圧VOUT等の電圧を駆動電圧として利用する。この場合、制御回路14の起動後は、負荷回路16の稼働させる必要はないため、スイッチSW3をオフにして、負荷回路16を停止させる。これにより、低消費電力を図る。また、稼働させる必要のない負荷回路16をオフにしておくことで誤動作が発生するのを防止する。なお、電源電圧VDDは、例えば熱電発電素子または別の電源の電圧である。ここでは、負荷回路16が発振器の場合を説明したが、DC−DCコンバータ12の内部状態を監視する状態監視回路など、他の回路でもよい。
DC−DCコンバータ12は、インダクタL、スイッチSW1、ダイオードD、スイッチSW2、制御回路14を用いて、入力電圧VINを、これより高い出力電圧VOUTに変換する。制御回路14は、スイッチSW1およびスイッチSW2を周期的にオン・オフすることで、入力電圧VINを昇圧する。所望する昇圧比に応じて、スイッチSW1およびスイッチSW2のオン・オフ期間の比率(HレベルとLレベルの信号の比率)を決めることができる。出力電圧VOUTは、出力キャパシタCOUTによって平滑化され、出力端子15から負荷装置Loadに供給される。
本実施形態は、制御回路14が、スイッチSW1とスイッチSW2を同期して開閉することで、DC−DCコンバータ12の昇圧動作を維持しつつ、電圧VNEGとしての負電圧を低消費電力で生成することを特徴の1つとする。なお、同期とは互いに開閉のタイミングを一定の関係に保つことである(必ずしも同時に開閉することを意味しない)。制御回路14が、スイッチSW1とスイッチSW2を同期して開閉することで、負電圧を低消費電力で生成することを詳細に説明する。
以下、図2を用いて制御電圧VNEGとして負電圧を生成するための動作を説明する。図2は、スイッチSW1の制御電圧VSW1、インダクタLの電流IL、インダクタLの出力側端子の電圧VLX、スイッチSW2の制御電圧VSW2、スイッチSW3の制御電圧(キャパシタCNEGのインダクタと反対側の電圧)VNEG、出力電圧VOUTの時間波形を示す。
制御回路14が、制御電圧VSW1としてHレベルとLレベルを交互に出力している。制御電圧VSW1がHレベルのとき、スイッチSW1がオンになり、インダクタLの出力側端子の電圧VLXは0[V]、すなわちグラウンド電位となる。このときインダクタLに入力電圧(電位差)VINが加わることにより、インダクタ電流ILは増加する。
制御電圧VSW1がLレベルとなると、スイッチSW1がオフになり、インダクタ電流ILは、ダイオードDを通り出力側に流れる。このときダイオードDのオン時の電位差を0[V]と仮定すれば(すなわちダイオードの順方向電圧降下を無視すれば)、インダクタLの出力側端子の電圧VLXは、DC−DCコンバータの出力電圧VOUTに等しくなる。
インバータLの出力側端子の電圧VLXが、出力電圧VOUTに等しくなっている期間内に、制御回路14がスイッチSW2の制御電圧VSW2をHレベルにする。すなわち、スイッチSW2をオンにする。このときキャパシタCNEGには、出力電圧VOUTと0[V](グラウンド電位)との電位差に相当する電荷が貯められる。
インバータLの出力側端子の電圧VLXが0[V]になる前にスイッチSW2をオフ(制御電圧VSW2をLレベルにする)することで、この電荷はキャパシタCNEGに保持される。なお、このときスイッチSW1をオンにする。インバータLの出力側端子の電圧VLXが0[V]まで下がっても、電荷が保持されているので、キャパシタCNEGのインバータLと反対側の電圧(制御電圧)VNEGは、0[V]よりも低い負電圧となる。理想的には、電圧VNEGは、グラウンドから、DC−DCコンバータの出力電圧VOUTと同じ大きさで符号を逆にした電圧(−VOUT)まで下がるが、実際には寄生キャパシタやリークの影響で、電圧VNEGは、−VOUTよりはやや大きい電圧となる。この負電圧が、スイッチSW3の制御端子に印加され、スイッチSW3はオフになる。これにより、負荷回路16の動作が停止し、消費電力を削減できる。また、負荷回路16の動作を停止できることにより、誤動作を防止することもできる。なお、図では、電圧VNEGは、スイッチSW2のオフの間、−VOUTよりはやや大きい電圧で一定であるが、実際には電荷のリーク等により、ゆるやかに上昇する。しかしながら、再度、上記の動作を繰り返すことで、再度、−VOUTよりはやや大きい電圧を生成する。
制御電圧VSW2がHレベルのとき、すなわちスイッチSW2がオンのとき、キャパシタCNEGのインダクタLと反対側の端子はグラウンド電位になるため、スイッチSW3の制御端子に与えられる電圧VNEGは0[V]である。したがって、電圧VNEGは負電圧にならない。しかしながら、ブーストコンバータでは制御電圧VSW1がHレベルになっている時間が、Lレベルになっている時間よりも大きい。特に熱電発電素子向けブーストコンバータでは昇圧比が大きいことから、スイッチVSW1がハイレベルHの時間はローレベルLの時間に対して遥かに大きい。したがって、負電圧が生成されない時間(例えば図2のVSW1の波形では短いパルスと長いパルスが繰り返されるが、短いパルスの時間が、負電圧が生成されない時間に対応する)はわずかな時間であり、負荷回路の消費電力にはほとんど影響を与えることはない。
第1の実施形態においては、インダクタ電流が常に流れているCCM(Continuous Conduction Mode)で動作している場合を例示した。しかしながら、インダクタ電流が0になる瞬間が存在するDCM(Discontinuous Conduction Mode)の動作の場合であっても、インダクタLの出力側端子の電圧VLXがDC−DCコンバータの出力電圧レベルと同じもしくは近くになっているときにスイッチSW2の制御電圧VSW2をオンしておけば、同様な動作が得られる。よって、本発明は、CCMおよびDCMのいずれの動作モードに対しても適用可能である。
また第1の実施形態では、ダイオードDの順方向電圧降下が存在しないと仮定したが、ダイオードDの順方向電圧降下を考慮する場合は、インダクタLの出力側端子の電圧VLXがやや大きくなるだけで、生成できる負電圧VNEGの絶対値が、より大きくなるだけである。
第1の実施形態によれば、負荷回路に対するスイッチをオフするための負電圧を、DC−DCコンバータを停止させることなく、低消費電力で生成できる。既存のDC−DCコンバータに対して小さな回路を追加するだけ、あるいは面積が少し増えるだけでよいため低コストである。また、DC−DCコンバータの動作中に稼働している必要がない負荷回路の動作を停止させることにより、消費電力を低減できるとともに、誤作動が発生するのとを防止できる。
(第2の実施形態)
図3は第2の実施形態に係る電源装置の回路図である。電源装置は、熱電発電素子21とDC−DCコンバータ22とを備えた発電装置である。第1の実施形態では、熱電発電素子の発電電圧(DC−DCコンバータの入力電圧)VINをDC−DCコンバータで昇圧したが、本実施形態では、負荷装置Loadの動作電圧が、熱電発電素子の発電電圧よりも小さい場合を想定し、入力電圧VINをDC−DCコンバータで降圧する。
図3は第2の実施形態に係る電源装置の回路図である。電源装置は、熱電発電素子21とDC−DCコンバータ22とを備えた発電装置である。第1の実施形態では、熱電発電素子の発電電圧(DC−DCコンバータの入力電圧)VINをDC−DCコンバータで昇圧したが、本実施形態では、負荷装置Loadの動作電圧が、熱電発電素子の発電電圧よりも小さい場合を想定し、入力電圧VINをDC−DCコンバータで降圧する。
第1の実施形態に対して、スイッチSW1、キャパシタCNEG、ダイオードD、スイッチSW2の配置が異なっている。
インダクタLの入力側の端子に、キャパシタCNEGを介してスイッチSW2が接続されている。すなわち、キャパシタCNEGの一端がインダクタLの入力側の端子に接続されている。キャパシタCNEGの他端は、第1の実施形態と同様、スイッチSW2を介してグラウンドに接続されている。インダクタLの入力側端子の電圧をVLXと表す。
インダクタLの入力側の端子は、ダイオードDを介してグラウンドに接続されている。すなわち、ダイオードDの一端は、インダクタLの入力側の端子に接続され、他端がグラウンドに接続されている。
インダクタL、スイッチSW1、ダイオードDおよび制御回路24の働きにより、熱電発電素子21からの入力電圧VINが、これより低い出力電圧VOUTに変換される。すなわち、このDC−DCコンバータ22は降圧型コンバータとして動作する。出力電圧VOUTは出力キャパシタCOUTによって平滑化され、負荷装置Loadに供給される。
制御回路24がスイッチSW1とスイッチSW2を同期して開閉することにより、キャパシタCNEGのインダクタLとは反対側の端子に負電圧を低消費電力で生成する。この負電圧が、スイッチSW3の制御端子に制御電圧VNEGとして印加される。以下、負電圧を生成する動作を詳細に説明する。
図4に、スイッチSW1の制御電圧VSW1、インダクタLの電流IL、インダクタLの入力側端子電圧VLX、スイッチSW2の制御電圧VSW2、スイッチSW3の制御電圧VNEG、出力電圧VOUTの時間波形を示す。
制御回路24が、スイッチSW1の制御電圧VSW1としてHレベルとLレベルを交互に出力している。制御電圧VSW1がHレベルのとき、スイッチSW1がオンになることにより、インダクタLの入力側端子の電圧VLXは、入力電圧VINに等しくなる。このときインダクタLに、入力電圧VINと出力電圧VOUTの差(電位差VIN−VOUT)が加わることにより、インダクタ電流は増加する。
制御電圧VSW1がLレベルになると、スイッチSW1はオフとなる。これによりインダクタ電流はグラウンドからダイオードDを通り、流れ続ける。つまり、スイッチSW1がオフになると、インダクタLは電流を流し続けようと機能し、グラウンドから電流を引き出すように動作する。このときダイオードDのオン時の電位差を0[V]と仮定すれば、インダクタLの入力側端子の電圧VLXは0[V]に等しくなる。
端子電圧VLXが入力電圧VINに等しくなっている期間内に、スイッチSW2の制御電圧VSW2をオンにする(例えば制御回路24はスイッチSW1をオンにした少し後にスイッチSW2をオンにする)。このときキャパシタCNEGには入力電圧VINと0[V]の電位差に相当する電荷が溜められる。端子電圧VLXが0[V]になる前(例えばスイッチSW1をオフにする少し前)に、スイッチSW2の制御電圧VSW2をオフする、すなわちスイッチSW2をオフにすることで、この電荷はキャパシタCNEGに保持される。
端子電圧VLXが0[V]まで下がっても、キャパシタCNEGに電荷が保持されているため、スイッチSW3の制御端子に印加される電圧VNEGは、0[V]よりも低い負電圧となる。理想的には電圧VNEGは、入力電圧VINと同じ大きさで符号が反対の電圧(−VIN)まで下がる。実際には、寄生キャパシタやリークの影響で、電圧VNEGは、−VINよりはやや大きい電圧となる。この負電圧がスイッチSW3の制御電圧としてスイッチSW3の制御端子に印加されることで、スイッチSW3がオフにされる。これにより負荷回路16の動作が停止し、消費電力を削減できる。また、負荷回路16の動作を停止できることにより、DC−DCコンバータ22の誤動作を防止できる。
第2の実施形態においては、インダクタ電流が常に流れているCCM(Continuous Conduction Mode)で動作している場合を例示したが、インダクタ電流が0になる瞬間が存在するDCM(Discontinuous Conduction Mode)の動作であっても、端子電圧VLXが入力電圧レベルになっているときにスイッチVSW2をオンすれば、同様な動作となる。また、第1の実施形態と同様に、ダイオードDがオンしているときに順方向電圧降下が生じていても、生成される負電圧の絶対値がより大きくなるだけであり、同様な効果が得られる。
スイッチVSW2がHレベル(スイッチSW2がオン)のとき、インダクタLの入力側端子の電圧VNEGは0[V]となっており、負電圧は生成されない。しかしながら、降圧コンバータでは、スイッチSW1の制御電圧VSW1がLレベルである時間がHレベルである時間に対して大きい。したがって、したがって、負電圧が生成されない時間があっても、それはわずかな時間であり、負荷回路の消費電力にはほとんど影響を与えることはない。
第2の実施形態によれば、DC−DCコンバータが降圧コンバータであっても、負荷回路(発振器)に対するスイッチをオフするための負電圧を低消費電力で生成することができる。
(第3の実施形態)
図5は第3の実施形態に係る電源装置の回路図である。第1または第2の実施形態と同じ構成についての説明は適宜省略する。本実施形態のDC−DCコンバータは、昇圧および降圧を切り替え可能な昇降圧型コンバータである。また、DC−DCコンバータが2つの負荷回路16A,16Bを備え、負荷回路16A、16Bをオフにする負電圧をそれぞれ生成する。第3の実施形態は、第1および第2の実施形態の組み合わせに相当する。
図5は第3の実施形態に係る電源装置の回路図である。第1または第2の実施形態と同じ構成についての説明は適宜省略する。本実施形態のDC−DCコンバータは、昇圧および降圧を切り替え可能な昇降圧型コンバータである。また、DC−DCコンバータが2つの負荷回路16A,16Bを備え、負荷回路16A、16Bをオフにする負電圧をそれぞれ生成する。第3の実施形態は、第1および第2の実施形態の組み合わせに相当する。
スイッチSW1、スイッチSW2、スイッチSW4およびスイッチSW5は制御端子を有している。これらのスイッチは、Hレベルの電圧が制御端子に印加されるとオン、Lレベルの電圧が制御端子に印加されると、オフとなる。制御回路34は、これらのスイッチを制御する。
インダクタLの出力側端子の電圧をVLX1と表す。この端子とグラウンドとの間にスイッチSW1が接続されている。また、この端子に、キャパシタCNEG1を介してスイッチSW2が接続されている。また、この端子と出力端子15との間にダイオードD1が接続されている。
また、インダクタLの入力側端子の電圧をVLX2と表す。この端子と入力端子13との間にスイッチSW4が接続されている。また、この端子とグラウンドとの間にダイオードD2が接続されている。また、この端子にグラウンドキャパシタCNEG2を介してスイッチSW5が接続されている。
制御回路34は、スイッチSW1とSW4を同時にオン・オフする。スイッチSW1、SW4のオン・オフのデューティ比の制御により、昇圧および降圧を切り替えるとともに、昇圧比または降圧比を変えられる。インダクタL、スイッチSW1、スイッチSW4、ダイオードD1、ダイオードD2、制御回路34の働きにより、DC−DCコンバータ32への入力電圧VIN(熱電発電素子31の出力電圧)をこれとは異なる出力電圧VOUTに変換(昇圧または降圧)する。出力電圧VOUTは、出力キャパシタCOUTによって平滑化され、平滑化された電圧が出力端子15から負荷装置Loadに供給される。
また、制御回路34が、スイッチSW1・SW4と、スイッチSW2とを同期して開閉することにより、キャパシタCNEG1のインダクタLとは反対側の端子に、負電圧を低消費電力で生成する。この負電圧は、スイッチSW3の制御電圧VNEG1として、スイッチSW3の制御端子に印加される。
スイッチSW3は負荷回路16Aのオン・オフを制御するスイッチである。負電圧の制御電圧VNEG1がスイッチSW3の制御端子に加わることで、スイッチSW3をそのしきい値に対して十分低い電圧でオフできる。これにより、負荷回路16Aからのリーク電流を小さくできる。負荷回路16Aは、第1および第2の実施形態と同様、発振器または状態監視回路でもよいし、その他の回路でもよい。
制御回路34がスイッチSW1と、スイッチSW4・SW5とを同期して開閉することにより、キャパシタCNEG2のインダクタLとは反対側の端子に、負電圧を低消費電力で生成する。この負電圧が、スイッチSW6の制御電圧VNEG2として、スイッチSW6の制御端子に印加される。
スイッチSW6は負荷回路16Bのオン・オフを制御するスイッチである。負電圧の制御電圧VNEG2がスイッチSW6の制御端子に印加されることで、スイッチSW6をそのしきい値に対して十分低い電圧でオフできる。これにより負荷回路16Bのリーク電流を小さくできる。負荷回路16Bは、発振器または状態監視回路でもよいし、その他の回路でもよい。
制御回路34がキャパシタCNEG1のインダクタLとは反対側の端子に、負電圧を生成する動作について説明する。
図6にスイッチSW1およびSW4の制御電圧VSW1およびVSW4、インダクタLの電流IL、インダクタLの出力側端子の電圧VLX1、スイッチSW2の制御電圧VSW2、スイッチSW3の制御電圧VNEG1、インダクタLの入力側端子の電圧VLX2、スイッチSW5の制御電圧VSW5、スイッチSW6の制御電圧VNEG2、出力電圧VOUTの時間波形を示す。
制御回路34が、制御電圧VSW1およびVSW4としてHレベルとLレベルを交互に出力する。制御電圧VSW1およびVSW4がHレベルのとき、スイッチSW1およびSW4により、インダクタLの出力側端子の電圧VLX1は0[V]、入力側端子の電圧VLX2は入力電圧VINに等しくなっている。このときインダクタLに入力電圧VINに相当する電位差が加わることにより、インダクタ電流は増加する。
制御電圧VSW1およびVSW4がLレベルとなると、インダクタ電流はグラウンドからダイオードD2、D1を通り、出力側に流れる。このときダイオードD1、D2のオン時の電位差を0[V]とすれば、出力側端子の電圧VLX1は出力電圧VOUT、入力側端子の電圧VLX2は入力電圧0[V]にそれぞれ等しくなる。
出力側端子の電圧VLX1が出力電圧VOUTに等しくなっている期間内にスイッチSW2をオンする。このときキャパシタCNEG1には、出力電圧VOUTおよび0[V]の電位差に相当する電荷が貯められる。出力側端子の電圧VLX1が0[V]になる前に、制御電圧VSW2をLレベルにすることで、この電荷はキャパシタCNEG1に保持される。出力側端子の電圧VLX1が0[V]まで下がってもキャパシタCNEG1の電荷が保持されているので、スイッチSW3の制御電圧VNEG1は0[V]よりも低い負電圧となる。理想的にはスイッチSW3の制御電圧VNEG1は、−VOUTまで下がるが、実際には寄生キャパシタやリークの影響で−VOUTよりはやや大きい電圧となる。この負電圧がスイッチSW3の制御電圧として印加されることで、負荷回路16Aの動作が停止し、消費電力を削減できる。また、負荷回路16Aの動作を停止できることにより、誤動作を防止できる。
また、入力側端子の電圧VLX2が入力電圧VINに等しくなっている期間内に、スイッチSW5をオンにする。このときキャパシタCNEG2には、入力電圧VINと0[V]の電位差に相当する電荷が貯められる。入力側端子の電圧VLX2が0[V]になる前に、スイッチSW5の制御電圧VSW5をオフする、すなわちスイッチSW5をオフにすることで、この電荷はキャパシタCNEG2に保持される。入力側端子の電圧VLX2が0[V]まで下がってもキャパシタCNEG2の電荷が保持されているので、スイッチSW6の制御電圧VNEG2は、0[V]よりも低い負電圧となる。理想的にはスイッチSW6の制御電圧VNEG2は−VINまで下がるが、実際には寄生キャパシタやリークの影響で−VINよりはやや大きい電圧となる。この負電圧がスイッチSW6に制御電圧として印加されることで、負荷回路16Bの動作が停止し、消費電力を削減できる。また、負荷回路16Bの動作を停止できることにより、誤動作を防止できる。
制御電圧VNEG1とVNEG2は相補的に負電圧となっており、スイッチSW1,SW4のオン・オフのデューティ比によって、負の値(−VOUTまたは−VIN)と0[V]との割合は変化する。
第3の実施形態によれば、DC−DCコンバータが、昇圧および降圧を切り替え可能な昇降圧型コンバータであっても負荷回路に対するスイッチをオフするための負電圧を低消費電力で生成できる。
(第4の実施形態)
図7は第4の実施形態に係る電源装置の回路図である。第4の実施形態は、第3の実施形態と一部を除いて同様であるため、第3の実施形態との違いについて述べる。
図7は第4の実施形態に係る電源装置の回路図である。第4の実施形態は、第3の実施形態と一部を除いて同様であるため、第3の実施形態との違いについて述べる。
キャパシタCNEG2のインダクタLと反対側の端子、キャパシタCNEG1のインダクタLと反対側の端子(すなわち制御電圧VNEG1とVNEG2の端子)は、それぞれダイオードD3、D4を介して、電圧保持用キャパシタCSと接続される。つまり、ダイオードD3およびダイオードD4と、グラウンド(基準電位)との間にキャパシタCSが接続されている。
キャパシタCSのグラウンドとは反対側の端子の電圧をVNEGCと表す。電圧VNEGCは、負荷回路16をオン・オフするスイッチSW3の制御端子に、制御電圧として与えられる。つまり、制御端子は、キャパシタCSのグラウンドとは反対側の端子に接続されている。ダイオードD3、D4の順方向電圧降下を0[V]と仮定すれば、制御電圧VNEG1とVNEG2がとる負電圧のうち、より低い電圧に等しい電圧VNEGCが得られる。出力電圧VOUTが入力電圧VINよりも大きければ、電圧VNEGCは−VOUT(出力電圧と同じ大きさで反対の符号の電圧)に等しくなり、入力電圧VINが出力電圧VOUTよりも大きければ、電圧VNEGCは−VIN(入力電圧と同じ大きさで反対の符号の電圧)に等しくなる。第4の実施形態ではスイッチSW1,SW4のスイッチングのフェイズに依らず(スイッチSW1,SW4がオンかオフかにかかわらず)、スイッチSW3に負電圧を印加できる。つまり、−VINもしくは−VOUTもしくはこれらの近い負の電圧を常に印加できる。
第4の実施形態によれば、常に電圧VNEGCが負電圧となることから、負荷回路16を常に停止でき、消費電力を削減できる。また、負荷回路16の動作を停止できることにより、誤動作を防止できる。制御電圧VNEG1とVNEG2のうちより低い方の負電圧を利用して負荷回路16を停止できることから、よりオフ電流を小さくできる。
(第5の実施形態)
図8は第5の実施形態に係る電源装置の回路図である。第1〜第4の実施形態と同じ構成についての説明は適宜省略する。この電源装置は、電源である太陽電池51と、DC−DCコンバータ52とを備えた太陽光発電装置である。太陽電池51は、起電力VPVおよび出力抵抗RPVでモデル化されている。太陽電池51の小さい出力電圧を、DC−DCコンバータ52で昇圧することで、1V以上の電源電圧を要する負荷装置Loadを駆動する。本実施形態では、負荷回路(状態監視回路)56に対するスイッチをオフにする負電圧を常時供給可能にする構成を示す。
図8は第5の実施形態に係る電源装置の回路図である。第1〜第4の実施形態と同じ構成についての説明は適宜省略する。この電源装置は、電源である太陽電池51と、DC−DCコンバータ52とを備えた太陽光発電装置である。太陽電池51は、起電力VPVおよび出力抵抗RPVでモデル化されている。太陽電池51の小さい出力電圧を、DC−DCコンバータ52で昇圧することで、1V以上の電源電圧を要する負荷装置Loadを駆動する。本実施形態では、負荷回路(状態監視回路)56に対するスイッチをオフにする負電圧を常時供給可能にする構成を示す。
インダクタLの出力側端子の電圧をVLXと表す。この端子とグラウンドとの間にnMOSスイッチ59Aが接続されている。また、この端子に、キャパシタCNEGを介してnMOSスイッチ59Bが接続されている。制御回路54が、nMOSスイッチ59AとnMOSスイッチ59Bを同期して開閉することにより、キャパシタCNEGのインダクタLとは反対側の端子(キャパシタCNEGの一端)に負電圧を生成する。キャパシタCNEGの一端は、ダイオードDを介して電圧保持用キャパシタCSに接続されている。これにより負電圧が、キャパシタCSに保持される。キャパシタCNEGの一端の電圧をVNEGと表す。nMOSスイッチ59AおよびnMOSスイッチ59Bは、ゲート端子にHレベルの電圧が印加されるとオンになり、Lレベルの電圧が印加されるとオフとなる。
キャパシタCSのグラウンドとは反対側の端子(キャパシタCSの一端)の電圧をVNEGCと表す。電圧VNEGCは、ネイティブnMOSスイッチ58のゲート端子に印加される。ネイティブnMOSスイッチ58は、負荷回路である状態監視回路56のオン・オフを制御するスイッチである。ネイティブnMOSスイッチ58は、通常のnMOSよりしきい値が低く、0[V]程度である。このため、負電圧がゲート端子に加わることで、ネイティブnMOSスイッチ58はしきい値に対して十分低い電圧でオフされ、リーク電流を低減できる。状態監視回路56は、DC−DCコンバータ52の内部状態を監視する。例えば、所定の箇所の電圧または電流を監視してもよいし、温度または湿度を監視してもよい。状態監視回路56は異常を検知したら、DC−DCコンバータ52の動作を停止させてもよい。
pMOSスイッチ57は、インダクタLの出力側の端子と出力端子15との間に接続されている。pMOSスイッチ57は、ゲート端子にHレベルの電圧が印加されるとオフ、Lレベルの電圧が印加されるとオンとなる。
制御回路54は、nMOSスイッチ59Aがオフとなる時(瞬間)にpMOSスイッチ57をオンにし、インダクタ電流が0[A]になる時(瞬間)にpMOSスイッチ57をオフすることで同期整流を行う。制御回路54は、インダクタ電流を検出する検出回路を含んでおり、これを利用してインダクタ電流が0[A]になる時を検出する。検出回路は、制御回路54内ではなく、他の箇所に配置されていてもよい。整流素子としてダイオードの代わりに、pMOSスイッチ57を利用することで消費電力を低減できる。
DC−DCコンバータ52は、インダクタL、2つのnMOSスイッチ(以下、nMOSスイッチ59A、nMOSスイッチ59B)、pMOSスイッチ57、制御回路54の働きにより、入力電圧VINをこれより高い出力電圧VOUTに変換する。すなわちこのDC−DCコンバータは昇圧型コンバータとして動作する。なお、nMOSスイッチは、nMOSトランジスタで構成されたスイッチである。pMOSスイッチ57は、pMOSトランジスタで構成されたスイッチである。
出力電圧VOUTは、出力キャパシタCOUTによって平滑化され、負荷装置Loadに供給される。また、出力電圧VOUTは、制御回路54の電源電圧としても用いられる。
以下、図9を用いて、制御回路54が、キャパシタCNEGのインダクタLとは反対側の端子(キャパシタCNEGの一端)に負電圧を生成する動作について詳細に説明する。
図9にnMOSスイッチ59Aのゲート電圧VN1、pMOSスイッチ57のゲート電圧VP、インダクタLの電流IL、インダクタの出力側端子の電圧VLX、nMOSスイッチ59Bのゲート電圧VN2、キャパシタCNEGのインダクタと反対側の端子(キャパシタCNEGの一端)の電圧VNEG、キャパシタCSのグラウンドと反対側の端子(キャパシタCSの一端)の電圧VNEGC、出力電圧VOUTの時間波形を示す。
制御回路54が、nMOSスイッチ59Aのゲート電圧VN1としてHレベルとLレベルを交互に出力している。ゲート電圧VN1がHレベルのとき、nMOSスイッチ59Aによりインダクタの出力側端子の電圧VLXは0[V]、すなわちグラウンド電位となる。このときインダクタLに、入力電圧VINに相当する電位差VINが加わることにより、インダクタ電流ILは増加する。
ゲート電圧VN1がLレベルとなるとnMOSスイッチ59Aはオフし、このときpMOSスイッチ57のゲート電圧VPもLレベルにされることでpMOSスイッチ57はオンする。この結果、インダクタ電流はpMOSスイッチ57を通り出力側に流れる。pMOSスイッチ57のオン時の電位差を0[V]と仮定すれば、インダクタLの出力側端子の電圧VLXは出力電圧VOUTに等しくなる。
インダクタの出力側端子の電圧VLXが出力電圧VOUTに等しくなっている期間内にnMOSスイッチ59Bをオンにする。これによりキャパシタCNEGには、出力電圧VOUTと0[V]の電位差に相当する電荷が貯められる。インダクタの出力側端子の電圧VLXが0[V]になる前にnMOSスイッチ59Bをオフすることで、この電荷はキャパシタCNEGに保持される。
pMOSはインダクタ電流が0となる瞬間にオフされる。その後、インダクタの出力側端子の電圧VLXが0[V]まで下がっても、キャパシタCNEGの電荷が保持されているので、電圧VNEGは0[V]よりも低い負電圧となる。このときキャパシタCNEGの一端の電圧VNEGが、キャパシタCSの一端の電圧VNEGCよりも低い電圧であれば、ダイオードDを通じてキャパシタCSからキャパシタCNEGにかけて電流が流れる。これによりキャパシタCSの一端の電圧VNEGCも、負電圧となる。理想的にはキャパシタCNEGの一端の電圧VNEGは−VOUTまで下がろうとするため、ダイオオードDの順方向電圧降下が0[V]であれば、キャパシタCSの一端の電圧VNEGCも−VOUTまで下がる。しかしながら、実際には電圧VNEGCは寄生キャパシタやリークの影響で、−VOUTよりはやや大きい電圧となる。
この負電圧VNEGCがネイティブnMOSスイッチ58のゲート端子に印加されることで、状態監視回路56の動作が停止する。これにより消費電力を削減できる。本例では、nMOSスイッチ59Bは、nMOSスイッチ59Aの2回の開閉につき1回開閉している。ただし、これは3回以上の開閉につき1回の開閉でもよい。つまり、nMOSスイッチ59Bの開閉の回数の、nMOSスイッチ59Aの開閉の回数に対する比率は1よりも小さい。また、他の実施形態では、nMOSスイッチ59Aに対応するスイッチの開閉と、nMOSスイッチ59Bに対応するスイッチの開閉の回数は同じであったが、第5の実施形態と同様に、回数の比率を変えてもよい。
第5の実施形態によれば、電圧保持用キャパシタCSには常に負電圧が保持されているため、ネイティブnMOSのリーク電流をより下げることができ、消費電力を削減できる。
また、nMOSスイッチ59Aのスイッチングを間引いて行うことで、スイッチングロスを削減できる。
(第6の実施形態)
図10は第6の実施形態に係る電源装置のブロック図である。第1〜5の実施形態と同じ構成についての説明は適宜省略する。この電源装置は、電源である電池61と、DC−DCコンバータ62とを備えた電源回路である。DC−DCコンバータ62は、2つの負荷Load1、Load2に接続されている。
図10は第6の実施形態に係る電源装置のブロック図である。第1〜5の実施形態と同じ構成についての説明は適宜省略する。この電源装置は、電源である電池61と、DC−DCコンバータ62とを備えた電源回路である。DC−DCコンバータ62は、2つの負荷Load1、Load2に接続されている。
電池61は、起電力VBATおよび出力抵抗RBATでモデル化されている。負荷装置Load1、Load2は、電池61の出力電圧よりも大きな動作電圧を有するセンサ等の負荷回路である。負荷装置Load1、Load2の動作電圧は互いに異なる。本実施形態では、負荷装置Load1の動作電圧が、負荷装置Load2の動作電圧より低い場合を想定する。
DC−DCコンバータ62は電池61の出力電圧を昇圧し、負荷装置Load1、Load2に供給する。すなわち、DC−DCコンバータ62は、インダクタL、2つのnMOSスイッチ(以下、nMOSスイッチ69A、nMOSスイッチ69B)、2つのpMOSスイッチ67A、67B、および、これらのスイッチの開閉を制御する制御回路64を用いて、電池61の出力電圧(入力電圧VIN)をこれより高い出力電圧VOUT1、VOUT2に変換する。DC−DCコンバータ62は、一つのインダクタを用いて、動作電圧の異なる複数の動作電圧を出力するSIDO(Single Inductor Dual Output)構成を有する。
DC−DCコンバータ62は電池61の出力電圧を昇圧し、負荷装置Load1、Load2に供給する。すなわち、DC−DCコンバータ62は、インダクタL、2つのnMOSスイッチ(以下、nMOSスイッチ69A、nMOSスイッチ69B)、2つのpMOSスイッチ67A、67B、および、これらのスイッチの開閉を制御する制御回路64を用いて、電池61の出力電圧(入力電圧VIN)をこれより高い出力電圧VOUT1、VOUT2に変換する。DC−DCコンバータ62は、一つのインダクタを用いて、動作電圧の異なる複数の動作電圧を出力するSIDO(Single Inductor Dual Output)構成を有する。
出力電圧VOUT1、VOUT2はそれぞれ出力キャパシタCOUT1、COUT2によって平滑化され、平滑化された電力が、負荷装置Load1、Load2に供給される。キャパシタCOUT1の出力側の端子および出力端子15Aは、制御回路64の電源端子に接続されている。これにより出力電圧VOUT1を制御回路64の電源電圧として用いる。出力電圧VOUT1、VOUT2のうちより低い方の電圧である出力電圧VOUT1で制御回路64を駆動する。これにより制御回路64が低い電圧で動作し、消費電力を削減できる。
インダクタLの出力側端子の電圧をVLXと表す。インダクタLの出力側端子はnMOSスイッチ69Aを介してグラウンドに接続されている。また、インダクタLの出力側端子は、キャパシタCNEGを介してnMOSスイッチ69Bが接続されている。制御回路64が、nMOSスイッチ69AとnMOSスイッチ69Bを、同期して開閉することにより、キャパシタCNEGのインダクタLとは反対側の端子(キャパシタCNEGの一端)に負電圧を生成する。この負電圧が、ネイティブnMOS68のゲート電圧に印加される。キャパシタCNEGの一端の電圧をVNEGと表す。
発振器OSCは、電源電圧VDDに基づき発振し、電圧を生成する。生成された電圧は、DC−DCコンバータ62を起動する際の制御回路64の動作電圧として用いられる。ネイティブnMOSスイッチ68は、発振器OSCのオン・オフを制御するスイッチである。制御回路64の起動後は、出力電圧VOUT1で制御回路64を動作させるため、発振器OSCをオフすることで、消費電力を低減する。負電圧がネイティブnMOSスイッチ68のゲート端子に加わることで、ネイティブnMOSスイッチはそのしきい値に対して十分低い電圧でオフされる。これにより、発振器OSCからのリーク電流がより小さくなる。
nMOSスイッチ69AおよびnMOSスイッチ69Bは、ゲート端子にHレベルの電圧が印加されるとオン、Lレベルの電圧が印加されるとオフとなる。pMOSスイッチ67AおよびpMOSスイッチ67Bは、ゲート端子にHレベルの電圧が印加されるとオン、Lレベルの電圧が印加されるとオフとなる。pMOSスイッチ67AおよびpMOSスイッチ67Bは、インダクタ電流の供給先を選択するスイッチとして機能する。
制御回路64は、nMOSスイッチ69Aがオフとなる時(瞬間)にpMOSスイッチ67AとpMOSスイッチ67BのいずれかのpMOSスイッチをオンし、インダクタ電流が0[A]になる時(瞬間)に当該pMOSスイッチをオフすることで、同期整流を行う。制御回路64は、インダクタ電流を検出する検出回路を含んでおり、これを利用してインダクタ電流が0[A]になる時を検出する。整流素子としてダイオードの代わりに、pMOSスイッチを利用することで消費電力を低減できる。検出回路は、制御回路64内ではなく、DC−DCコンバータ62内の他の箇所に配置されていてもよい。
以下、制御回路64が、nMOSスイッチ69AとnMOSスイッチ69Bを、同期して開閉することにより、キャパシタCNEGのインダクタLとは反対側の端子(キャパシタCNEGの一端)に負電圧を生成する動作について詳細に説明する。
図11に、nMOSスイッチ69Aのゲート電圧VN1、pMOSスイッチ67Aのゲート電圧VP1、pMOSスイッチ67Bのゲート電圧VP2、インダクタLの電流IL、インダクタの出力側端子の電圧VLX、pMOSスイッチ67Bのゲート電圧VN2、制御電圧VNEG、出力電圧VOUT1、出力電圧VOUT2の時間波形を示す。
制御回路64が、nMOSスイッチ69Aのゲート電圧VN1としてHレベルとLレベルを交互に出力している。ゲート電圧VN1がHレベルのとき、nMOSスイッチ69Aがオンになることより、インダクタの出力側端子の電圧VLXは0[V]、すなわちグラウンド電位となる。このときインダクタLに、入力電圧VINに相当する電位差が加わることにより、インダクタ電流が増加する。
ゲート電圧VN1がLレベルになると、nMOSスイッチ69Aはオフになる。出力端子15A、15Bのうち出力端子15A側にインダクタ電流を供給する場合は、制御回路64はpMOSスイッチ67Aのゲート電圧VP1をLレベルにする。これにより、pMOSスイッチ67Aはオンする。インダクタ電流はpMOSスイッチ67Aを通り、出力端子15A側に流れる。このときpMOSスイッチ67Aのオン時の電位差を0[V]とすれば、インダクタの出力側端子の電圧VLXは、出力電圧VOUT1に等しくなる。
インダクタの出力側端子の電圧VLXが出力電圧VOUT1に等しくなっている期間内にnMOSスイッチ69Bをオンする。このときキャパシタCNEGには、出力電圧VOUT1と0[V]の電位差に相当する電荷が貯められる。インダクタの出力側端子の電圧VLXが0[V]になる前に制御回路64がnMOSスイッチ69Bをオフすることで、この電荷はキャパシタCNEGに保持される。
pMOSスイッチ67Aは、インダクタ電流が0となる瞬間に制御回路64によってオフされる。その後、インダクタの出力側端子の電圧VLXが0[V]まで下がっても電荷が保持されているので、制御電圧VNEGは0[V]よりも低い負電圧となる。理想的にはVNEGは、−VOUT1まで下がるが、実際には寄生キャパシタやリークの影響で、−VOUT1よりはやや大きい電圧となる。この負電圧がネイティブnMOSスイッチ68のゲート端子に印加されることで、発振器OSCの動作が停止する。これにより消費電力を削減できる。
次に出力端子15B側にインダクタ電流を供給する場合について述べる。nMOSスイッチ69Aのゲート電圧VN1がHレベルのとき、nMOSスイッチ69Aがオンになることにより、インダクタの出力側端子の電圧VLXは0[V]、すなわちグラウンド電位となっている。このときインダクタLに電位差VINが加わることにより、インダクタ電流は増加する。ゲート電圧VN1がLレベルとなると、nMOSスイッチ69Aはオフし、nMOSスイッチ69Bのゲート電圧VP2をLレベルにすることで、pMOSスイッチ67Bがオンになる。これにより、インダクタ電流はpMOSスイッチ67Bを通り、出力端子15B側に流れる。このときpMOSスイッチ67Bのオン時の電位差を0[V]と仮定すれば、インダクタの出力側端子の電圧VLXは、出力電圧VOUT2に等しくなる。
インダクタの出力側端子の電圧VLXが出力電圧VOUT2に等しくなっている期間内にnMOSスイッチ69Bをオンにする。このとき、キャパシタCNEGには、出力電圧VOUT2と0[V]の電位差に相当する電荷が貯められる。インダクタの出力側端子の電圧VLXが0[V]になる前にnMOSスイッチ69Bをオフすることで、この電荷はキャパシタCNEGに保持される。
pMOSスイッチ67Bは、インダクタ電流が0となる瞬間に制御回路64によってオフされる。その後、インダクタの出力側端子の電圧VLXが0[V]まで下がっても電荷が保持されているので、制御電圧VNEGは0[V]よりも低い負電圧となる。理想的にはVNEGは、−VOUT2まで下がるが、実際には寄生キャパシタやリークの影響で、−VOUT2よりはやや大きい電圧となる。この負電圧が、ネイティブnMOSスイッチのゲート端子に印加されることで、発振器OSCの動作が停止する。これにより、消費電力を削減できる。
第6の実施形態によれば、動作電圧が異なる複数の負荷装置に対して電力供給しながら、負荷回路(発振器)に対するスイッチをオフするための負電圧を、低消費電力で生成できる。
(第7の実施形態)
図12は第7の実施形態に係る電源装置の回路図である。第1〜第6の実施形態と同じ構成についての説明は適宜省略する。この電源装置は、熱電発電素子71とDC−DCコンバータ72とを備えた熱電発電装置である。
図12は第7の実施形態に係る電源装置の回路図である。第1〜第6の実施形態と同じ構成についての説明は適宜省略する。この電源装置は、熱電発電素子71とDC−DCコンバータ72とを備えた熱電発電装置である。
本実施形態のDC−DCコンバータ72は、2つのモード(スタートアップモード、ブーストモード)を切り替え可能である。スタートアップモードでは、DC−DCコンバータ72が起動時にトランス77を利用したブロッキング発振器として動作する。ブロッキング発振器で一定以上の出力電圧を得た後、この出力電圧を制御回路74に動作電圧として供給し、制御回路74を起動させる。ブーストモードでは、制御回路74の動作開始後に、トランスの二次側巻線をインダクタンス素子(これまでの実施形態のインダクタLに対応)として用いて、昇圧を行う。
熱電発電素子71の出力電圧は、DC−DCコンバータ72の入力端子に入力電圧VINとして与えられる。入力キャパシタCINは、入力端子に与えられた入力電圧VINを平滑化する。
トランス77は一次側巻線79Aと二次側巻線79Bとを備える。一次側巻線79Aの上側端子が、DC−DCコンバータ72の入力端子13に接続され、下側端子がネイティブnMOSスイッチ78のドレイン端子に接続されている。二次側巻線79Bの上側端子は、pMOSスイッチ87A、pMOSスイッチ87B、nMOSスイッチ88、キャパシタCOSCに接続されている。二次側巻線79Bの上側端子の電圧をVLXと表す。
トランス77の二次側巻線79Bの下側端子は、DC−DCコンバータ72の入力端子13に接続されている。
キャパシタCOSCのトランス77と反対側の端子(キャパシタCOSCの一端)は、pMOSスイッチ87Cのドレイン端子、およびネイティブnMOSスイッチ78のゲート端子に接続されている。キャパシタCOSCの一端とグラウンドとの間には、ダイオードを3個同じ向きに直列に接続した直列ダイオード接続80が挿入されている。グラウンドに一番近いダイオードのアノードがグラウンドに接続されている。グラウンドから一番遠いダイオードのカソードが、キャパシタCOSCの一端に接続されている。
スタートアップモードとして、pMOSスイッチ87Cをオフに保った状態で、トランス77、キャパシタCOSC、ネイティブnMOSスイッチ78によって構成されるループで、ブロッキング発振器を動作させる。ブロッキング発振器の動作により、トランス77の二次側巻線79Bの上側端子に交流電圧が電圧VLXとして生じる。交流の電圧VLXは、pMOSスイッチ87Aのボディダイオードによって整流され(このときpMOSスイッチ87Aはオフである)、整流後の電圧が、出力電圧VOUT1として得られる。出力電圧VOUT1を制御回路74に動作電圧として供給する。また、出力電圧VOUT1を負荷装置Load1に供給する。なお、負荷装置Load1およびCOUT1を取り除き、pMOSスイッチ87Aの出力を制御回路74にのみ接続する構成も可能である。
出力電圧VOUT1によって起動した制御回路74は、次にブーストモードを実行する。具体的に、制御回路74は、トランス77の二次側巻線79Bをインダクタンス素子として利用して昇圧を行う。すなわち、二次側巻線79Bのインダクタンス、nMOSスイッチ88、2つのpMOSスイッチ(以下、pMOSスイッチ87A、pMOSスイッチ87B)を用いて、入力電圧VINをこれより高い出力電圧VOUT1または出力電圧VOUT2に変換する。出力電圧VOUT1または出力電圧VOUT2は、それぞれ出力キャパシタCOUT1、COUT2によって平滑化され、それぞれ負荷装置Load1、Load2に供給される。
これと同時に、制御回路74は、nMOSスイッチ88およびpMOSスイッチ87Cを同期して開閉することにより、キャパシタCOSCのインダクタと反対側の端子(キャパシタCOSCの一端)に負電圧を生成する。この負電圧がネイティブnMOSスイッチ78のゲート端子に制御電圧VNEGとして印加される。ネイティブnMOSスイッチ78は、ブロッキング発振器のオン・オフを制御する。負電圧がネイティブnMOSスイッチ78のゲート端子に印加されることで、ネイティブnMOSスイッチ78はそのしきい値に対して十分低い電圧でオフされる。これにより、ブロッキング発振器からのリーク電流を低減できる。
nMOSスイッチ88はゲート端子にHレベルの電圧が印加されるとオン、Lレベル(グランド)の電圧が印加されるとオフとなる。pMOSスイッチ87A、pMOSスイッチ87BおよびpMOSスイッチ87Cは、ゲート端子にHレベルの電圧が印加されるとオフ、Lレベルの電圧が印加されるとオンとなる。pMOSスイッチ87AおよびpMOSスイッチ87Bはインダクタ(二次側巻線79B)電流の供給先を選択するスイッチとして機能する。
制御回路74は、pMOSスイッチ87AとpMOSスイッチ87BのいずれかのMOSスイッチをnMOSスイッチ88がオフとなる時(瞬間)にオンし、インダクタ電流が0[A]になる時(瞬間)に、当該MOSスイッチをオフすることで、同期整流を行う。
以下、制御回路74は、nMOSスイッチ88およびpMOSスイッチ87Cを同期して開閉することにより、キャパシタCOSCのインダクタと反対側の端子(キャパシタCOSCの一端)に負電圧を生成する動作を詳細に説明する。
図13に、nMOSスイッチ88のゲート電圧VN、pMOSスイッチ87Aのゲート電圧VP1、pMOSスイッチ87Bのゲート電圧VP2、トランスの二次側巻線79Bの電流(インダクタ電流)IL、トランスの二次側巻線79Bの出力側端子の電圧VLX、pMOS3のゲート電圧VP3、制御電圧VNEG、出力電圧VOUT1、出力電圧VOUT2の時間波形を示す。これらの時間波形はブーストモード時におけるものである。
制御回路74が、nMOSスイッチ88のゲート電圧VNとしてHレベルとLレベルを交互に出力する。nMOSスイッチ88のゲート電圧VNがHレベルのとき、nMOSスイッチ88がオンになることにより、トランスの二次側巻線79Bの出力側端子の電圧VLXは0[V]、すなわちグラウンド電位となっている。このときトランスの二次側巻線79Bに電位差VINが加わることにより、インダクタ電流ILが増加する。
nMOSスイッチ88のゲート電圧VNがLレベルとなると、nMOSスイッチ88はオフする。出力端子15A側にインダクタ電流を供給する場合は、pMOSスイッチ87Aのゲート電圧VP1をLレベルにすることで、pMOSスイッチ87Aをオンする。この結果、インダクタ電流ILはpMOSスイッチ87Aを通り、出力端子15A側に流れる。このときpMOSスイッチ87Aのオン時の電位差を0[V]と仮定すれば、トランスの二次側巻線79Bの出力側端子の電圧VLXは、出力電圧VOUT1に等しくなる。
トランスの二次側巻線79Bの出力側端子の電圧VLXが出力電圧VOUT1に等しくなっている期間内に、pMOSスイッチ87Cのゲート電圧VP3をLレベルにすることで、pMOSスイッチ87Cをオンにする。この際、pMOSスイッチ87Cには、pMOSスイッチ87Cのしきい値電圧VTHPに相当する電位差が残り、キャパシタCOSCには、出力電圧VOUT1とVTHPとの電位差に相当する電荷が貯められる。トランスの二次側巻線79Bの出力側端子の電圧VLXが0[V]になる前に、pMOS3のゲート電圧VP3をHレベルにすることで、この電荷はキャパシタCOSCに保持される。
pMOSスイッチ87Aはインダクタ電流が0となる瞬間に制御回路74によってオフされる。その後、トランスの二次側巻線79Bの出力側端子の電圧VLXが0[V]まで下がっても、キャパシタCOSCには電荷が保持されているので、ネイティブnMOSスイッチ78の制御電圧VNEGは、VTHP−VOUT1(VTHPからVOUT1を引いた値の電圧)まで下がろうとする。VOUT1>VTHP(VOUT1がVTHPよりも大きい)で用いるため、VTHP−VOUT1は負である。直列ダイオード接続80が、キャパシタCOSCの一端とグラウンドの間に挿入されているため、各ダイオードの順方向電圧降下をVFと表すと、負電圧は−3VFまでに制限される。この直列ダイオード接続80におけるダイオードの個数は、必要な負電圧の大きさによって調整できる。この負電圧がネイティブnMOSスイッチ78のゲート端子に印加されることで、ブロッキング発振器の動作が停止する。
次に出力端子15B側にインダクタ電流を供給する場合について述べる。nMOSスイッチ88のゲート電圧VNがHレベルのとき、nMOSスイッチ88がオンになることにより、インダクタLの出力側端子の電圧VLXは0[V]すなわちグラウンド電位となっている。このときインダクタに入力電圧VINに相当する電位差が加わることにより、インダクタ電流は増加する。
nMOSスイッチ88のゲート電圧VNがLレベルとなると、nMOSスイッチ88はオフし、pMOSスイッチ87Bのゲート電圧VP2をLレベルにすることで、pMOSスイッチ87Bはオンする。この結果、インダクタ電流はpMOSスイッチ87Bを通り、出力端子15B側に流れる。このときpMOSスイッチ87Bのオン時の電位差を0[V]とすれば、トランスの二次側巻線79Bの出力側端子の電圧VLXは、出力電圧VOUT2に等しくなる。トランスの二次側巻線79Bの出力側端子の電圧VLXが出力電圧VOUT2に等しくなっている期間内にpMOSスイッチ87Cをオンにする。このときキャパシタCOSCには、出力電圧VOUT2とVTHPの電位差に相当する電荷が貯められる。トランスの二次側巻線79Bの出力側端子の電圧VLXが0[V]になる前に、pMOSスイッチ87Cのゲート電圧VP3をHレベルにしてpMOSスイッチ87Cをオフすることで、この電荷はキャパシタCOSCに保持される。
pMOSスイッチ87Bは、インダクタ電流ILが0となる瞬間に制御回路74によってオフされる(pMOSスイッチ87Bのゲート端子にHレベルの電圧が与えられる)。その後、インダクタLの出力側端子の電圧VLXが0[V]まで下がっても、キャパシタCOSCの電荷が保持されているので、ネイティブnMOSスイッチ78の制御電圧VNEGは、VTHP−VOUT2まで下がろうとする。VOUT2>VTHPで用いるため、VTHP−VOUT2は負である。直列ダイオード接続80の作用により、負電圧は−3VFまでに制限される。この負電圧がネイティブnMOSスイッチ78のゲート端子に印加されることで、ブロックブロッキング発振器の動作が停止する。これにより、消費電力を削減できる。
本実施形態では、負電圧を制限するために直列ダイオード接続80を用いたが、代わりに、負電圧を制限させる電圧検知回路とスイッチを用いてもよい。
以上、第7の実施形態によれば、ブロッキング発振器に対するスイッチ(ネイティブnMOSスイッチ)をオフにする負電圧を低消費電力で生成できる。また、ダイオード直列接続によって負電圧を制限することで、回路内の素子の耐圧基準に合わせた負電圧を生成できる。これにより、素子を保護できる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
11、21、31:熱電発電素子
12、22、32、42、52、62、72:DC−DCコンバータ
13:入力端子
14、24、34、44、54、64、74:制御回路
15:出力端子
16、16A、16B:負荷回路
56:状態監視回路
58、68、78:ネイティブnMOSスイッチ
OSC:発振器
SW1、SW2、SW3、SW4、SW5、SW6:スイッチ
Load:負荷装置
D、D2、D3、D4:ダイオード
L:インダクタ
CIN、COUT、COUT1、COUT2、CNEG、CNEG1、CNEG2、CS:キャパシタ
77:トランス
58、68、78:ネイティブnMOSスイッチ
79A:一次側巻線
79B:二次側巻線
57、67A、67B、87A、87B:pMOSスイッチ
59A、59B、69A、69B、88:nMOSスイッチ
12、22、32、42、52、62、72:DC−DCコンバータ
13:入力端子
14、24、34、44、54、64、74:制御回路
15:出力端子
16、16A、16B:負荷回路
56:状態監視回路
58、68、78:ネイティブnMOSスイッチ
OSC:発振器
SW1、SW2、SW3、SW4、SW5、SW6:スイッチ
Load:負荷装置
D、D2、D3、D4:ダイオード
L:インダクタ
CIN、COUT、COUT1、COUT2、CNEG、CNEG1、CNEG2、CS:キャパシタ
77:トランス
58、68、78:ネイティブnMOSスイッチ
79A:一次側巻線
79B:二次側巻線
57、67A、67B、87A、87B:pMOSスイッチ
59A、59B、69A、69B、88:nMOSスイッチ
Claims (12)
- 入力電圧が供給されるインダクタンス素子と、
前記インダクタンス素子の電流を制御する第1スイッチと、
前記インダクタンス素子の電流に応じた電荷を蓄積するキャパシタンス素子と、
前記キャパシタンス素子を基準電位に接続する第2スイッチと、
前記第1スイッチと前記第2スイッチとの開閉を制御する制御回路と、
前記インダクタンス素子に接続された整流素子と、
負荷回路と、
前記キャパシタンス素子の前記インダクタンス素子と反対側の端子に制御端子が電気的に接続され、前記負荷回路への動作電圧の供給を切り換える第3スイッチと
を備えたDC−DCコンバータ。 - 前記第1スイッチは、前記インダクタンス素子の出力側の端子を前記基準電位に接続し、
前記整流素子は、前記インダクタンス素子の出力側の端子に接続された
請求項1に記載のDC−DCコンバータ。 - 前記第1スイッチは、前記インダクタンス素子の入力側の端子に接続され、
前記整流素子は、前記インダクタンス素子の入力側の端子と前記基準電位との間に接続された
請求項1に記載のDC−DCコンバータ。 - 第4スイッチと、第5スイッチと、第2整流素子と、第2キャパシタンス素子とを備え、
前記第4スイッチは、前記インダクタンス素子の入力側の端子に接続され、
前記第2整流素子は、前記インダクタンス素子の入力側の端子を前記基準電位に接続し、
前記第2キャパシタンス素子は、前記インダクタンス素子の入力側の端子に一端が接続され、
前記第5スイッチは、前記第2キャパシタンス素子の他端を前記基準電位に接続し、
前記第1スイッチは、前記インダクタンス素子の出力側の端子を前記基準電位に接続し、
前記キャパシタンス素子は前記インダクタンス素子の出力側の端子に接続され、
前記整流素子は、前記インダクタンス素子の出力側の端子に接続され、
前記制御回路は、前記第4スイッチおよび前記第5スイッチの開閉を制御する
請求項1に記載のDC−DCコンバータ。 - 前記第2スイッチの開閉の回数の、前記第1スイッチの開閉の回数に対する比率は1よりも小さい
請求項1ないし4のいずれか一項に記載のDC−DCコンバータ。 - 前記キャパシタンス素子の前記インダクタンス素子と反対側の端子に接続された第3整流素子と、
前記第2キャパシタンス素子の前記インダクタンス素子と反対側の端子に接続された第4整流素子と、
前記第3整流素子および前記第4整流素子と、前記基準電位との間に接続された第3キャパシタンス素子とを備え、
前記第3スイッチの制御端子は、前記第3キャパシタンス素子の前記基準電位と反対側の端子に接続された
請求項4に記載のDC−DCコンバータ。 - 複数の出力端子と、
前記インダクタンス素子の出力側の端子と、前記複数の出力端子との間を接続する複数の第6スイッチと
を備えた請求項2または4に記載のDC−DCコンバータ。 - 前記複数の出力端子と前記基準電位との間に接続された複数の第4キャパシタンス素子
を備えた請求項7に記載のDC−DCコンバータ。 - 一次側巻線と、前記インダクタンス素子である二次側巻線とを含むトランスを備え、
前記一次側巻線の一端と前記二次側巻線の一端とに前記入力電圧が供給され、
前記二次側巻線の他端が、前記キャパシタンス素子と前記整流素子とに接続され、
前記第3スイッチが、前記一次側巻線の他端と前記基準電位との間に接続された
請求項2に記載のDC−DCコンバータ。 - 前記第3スイッチの前記制御端子と、前記基準電位との間に接続された1つ以上の整流素子の直列接続
を備えた請求項9に記載のDC−DCコンバータ。 - 前記第3スイッチは、ネイティブまたはディプレッション型トランジスタである
請求項1ないし10のいずれか一項に記載のDC−DCコンバータ。 - 前記入力電圧を生成する電源と、
請求項1〜11のいずれか一項に記載のDC−DCコンバータと、
を備えた電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018011866A JP2019129679A (ja) | 2018-01-26 | 2018-01-26 | Dc−dcコンバータおよび電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018011866A JP2019129679A (ja) | 2018-01-26 | 2018-01-26 | Dc−dcコンバータおよび電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019129679A true JP2019129679A (ja) | 2019-08-01 |
Family
ID=67471432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018011866A Pending JP2019129679A (ja) | 2018-01-26 | 2018-01-26 | Dc−dcコンバータおよび電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019129679A (ja) |
-
2018
- 2018-01-26 JP JP2018011866A patent/JP2019129679A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lakshmi et al. | Nonisolated high gain DC–DC converter for DC microgrids | |
US6348779B1 (en) | DC/DC up/down converter | |
Huang et al. | Single-inductor multi-output (SIMO) DC-DC converters with high light-load efficiency and minimized cross-regulation for portable devices | |
US7944191B2 (en) | Switching regulator with automatic multi mode conversion | |
JP5562714B2 (ja) | 高圧入力電圧応用に適した段階昇圧/段階降圧型力率補正dc−dcコンバータ付き電子安定器 | |
US9385600B2 (en) | Low-loss step-up and step-down voltage converter | |
JP4785410B2 (ja) | 昇圧回路を有する電子機器 | |
EP3002863B1 (en) | Single inductor dc-dc converter with regulated output, energy storage and energy harvesting system | |
TWI694663B (zh) | 一種單電感多輸出直流-直流轉換器 | |
US20130033248A1 (en) | Methods to Reduce Output Voltage Ripple in Constant On-Time DC-DC Converters | |
US20080197821A1 (en) | Dc-dc conversion circuit, dc-dc conversion control circuit, and dc-dc conversion control method | |
CN105075090A (zh) | 具有降压-升压过渡切换控制的降压-升压转换器 | |
TWI384741B (zh) | 具有暫態控制功能之切換式電源電路與其控制電路與方法 | |
US20020125864A1 (en) | Low power, dual output AC/DC and DC/DC converter | |
CN111082661A (zh) | 具有脉冲省略模式的单电感多输出直流/直流转换器 | |
JP2017147787A (ja) | 多出力dc−dcコンバータ | |
TWI410173B (zh) | Led驅動器及驅動方法 | |
Park et al. | Solar energy-harvesting buck–boost converter with battery-charging and battery-assisted modes | |
US8384356B2 (en) | Self contained power source | |
JP2018068013A (ja) | 電源回路 | |
TWI737014B (zh) | 用於低壓電源的直流對直流轉換器 | |
TWI795258B (zh) | 用於電源電壓轉換器的閘極驅動器電路 | |
Toyama et al. | 20 mV input, 4.2 V output SIDO boost converter with low-power controller and adaptive switch size selector for thermoelectric energy harvesting | |
JP2019129679A (ja) | Dc−dcコンバータおよび電源装置 | |
KR20090105229A (ko) | 전하공유를 이용한 병렬 연결 스위칭 컨버터 |