JP2019122624A5 - - Google Patents

Download PDF

Info

Publication number
JP2019122624A5
JP2019122624A5 JP2018005839A JP2018005839A JP2019122624A5 JP 2019122624 A5 JP2019122624 A5 JP 2019122624A5 JP 2018005839 A JP2018005839 A JP 2018005839A JP 2018005839 A JP2018005839 A JP 2018005839A JP 2019122624 A5 JP2019122624 A5 JP 2019122624A5
Authority
JP
Japan
Prior art keywords
state
specific state
timer
predetermined
timer value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018005839A
Other languages
English (en)
Other versions
JP7043268B2 (ja
JP2019122624A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2018005839A priority Critical patent/JP7043268B2/ja
Priority claimed from JP2018005839A external-priority patent/JP7043268B2/ja
Publication of JP2019122624A publication Critical patent/JP2019122624A/ja
Publication of JP2019122624A5 publication Critical patent/JP2019122624A5/ja
Application granted granted Critical
Publication of JP7043268B2 publication Critical patent/JP7043268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

従来、特許文献1に開示されているように、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている。
特開2004−041261号公報
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。
本発明は、上記課題を解決するためになされたものであり、本発明の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。
遊技動作を制御するための演算処理を行う演算処理手段(例えば、後述のメインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、後述のメインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、後述のメインRAM103)と、を備え、
前記演算処理手段は、
2バイトのソフトタイマーのタイマー値の計数処理(例えば、後述のタイマー更新処理)において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、後述の「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持し、
その後、前記第2記憶手段内の前記ソフトタイマーの更新開始アドレスを2バイト分更新するものである。
また、
前記演算処理手段は、遊技区間が異なる所定状態(例えば、通常区間)と特定状態(例えば、有利区間)との移行についての手段であって、前記所定状態において予め定めた開始条件(例えば、特定役の当籤及び2段階抽籤での当籤)が成立すると前記所定状態から前記特定状態に移行させ、前記特定状態において予め定めた終了条件(例えば、1500G超過)が成立すると前記特定状態から前記所定状態に移行させる状態制御手段を有し、
前記特定状態に、遊技操作に関する報知の態様が異なる、遊技者にとって相対的に有利な第1特定状態(例えば、ナビ有ゲームとなる第1有利区間)と、相対的に不利な第2特定状態(例えば、ナビ無ゲームとなる第2有利区間)と、を含み、
前記状態制御手段は、前記終了条件が成立した場合に、前記第1特定状態及び前記第2特定状態の何れであっても前記所定状態に移行させ、前記終了条件が成立せずに前記第1特定状態を終了させる場合に、前記第1特定状態から前記第2特定状態に移行可能にしている
ことを特徴とする。
さらに、以上の遊技機において、
前記第2特定状態は、前記所定状態よりも遊技者にとって不利な状態にしている
ことを特徴とする。
上記構成の本発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。
次いで、メインCPU101は、2バイトタイマーとその下限値「0」とを比較し、2バイトタイマーが下限値「0」より大きい場合には、2バイトタイマーを1減算(−1更新)し、2バイトタイマーが下限値「0」以下である場合には、2バイトタイマーを「0」に保持する(S952)。さらに、S952の処理では、メインCPU101は、HLレジスタにセットされている2バイトタイマー格納領域の更新開始アドレスを2減算(−2更新)する。
次いで、メインCPU101は、1バイトタイマーとその下限値「0」とを比較し、1バイトタイマーが下限値「0」より大きい場合には、1バイトタイマーを1減算(−1更新)し、1バイトタイマーが下限値「0」以下である場合には、1バイトタイマーを「0」に保持する(S956)。さらに、S956の処理では、メインCPU101は、HLレジスタにセットされている1バイトタイマー格納領域の更新開始アドレスを1減算(−1更新)する。
それゆえ、図165中のソースコード「DCPWLD (HL),0」では、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(2バイトタイマー)と整数「0」(下限値)とが比較され、2バイト分のメモリの内容が整数「0」より大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数「0」以下である場合には、2バイト分のメモリの内容に「0」がセットされる。すなわち、現時点の2バイトタイマーが「0」より大きい場合には、2バイトタイマーの更新処理が行われ、現時点の2バイトタイマーが「0」以下であれば、2バイトタイマーが「0」に保持される。
上述のように、本実施形態のタイマー更新処理では、メインCPU101専用命令コードである「DCPWLD」命令により、タイマーの更新(減算)処理及びタイマーを「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマーが「0」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、2バイトタイマーの更新処理においてのみ「DCPWLD」命令を使用する例を説明したが、本発明はこれに限定されず、1バイトタイマーの更新処理においても「DCPWLD」命令を使用してもよい。
タイマー更新処理において、「DCPWLD」命令を実行した場合、上述のように、タイマー(2バイトタイマー)の更新(減算)処理及びタイマーを「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
ソフトタイマーのタイマーの計数処理(例えば、タイマー更新処理)において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマーと前記タイマーの下限値とを比較するとともに、現在の前記ソフトタイマーのタイマーが前記下限値より大きければ、前記ソフトタイマーのタイマーを減算更新し、現在の前記ソフトタイマーのタイマーが前記下限値以下であれば、前記ソフトタイマーのタイマーを前記下限値に保持する
ことを特徴とする遊技機。
また、前記本発明の第10の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記ソフトタイマーによる前記タイマーの計数処理は、前記定周期処理手段により実され、
前記定周期処理手段が処理を行う周期と前記タイマーとに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。

Claims (2)

  1. 遊技動作を制御するための演算処理を行う演算処理手段と、
    前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
    前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、を備え、
    前記演算処理手段は、
    2バイトのソフトタイマーのタイマー値の計数処理において、
    更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令を実行することにより、現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持し、
    その後、前記第2記憶手段内の前記ソフトタイマーの更新開始アドレスを2バイト分更新するものであり、
    前記演算処理手段は、遊技区間が異なる所定状態と特定状態との移行についての手段であって、前記所定状態において予め定めた開始条件が成立すると前記所定状態から前記特定状態に移行させ、前記特定状態において予め定めた終了条件が成立すると前記特定状態から前記所定状態に移行させる状態制御手段を有し、
    前記特定状態に、遊技操作に関する報知の態様が異なる、遊技者にとって相対的に有利な第1特定状態と、相対的に不利な第2特定状態と、を含み、
    前記状態制御手段は、前記終了条件が成立した場合に、前記第1特定状態及び前記第2特定状態の何れであっても前記所定状態に移行させ、前記終了条件が成立せずに前記第1特定状態を終了させる場合に、前記第1特定状態から前記第2特定状態に移行可能にしている
    ことを特徴とする遊技機。
  2. 前記第2特定状態は、前記所定状態よりも遊技者にとって不利な状態にしている
    ことを特徴とする請求項1に記載の遊技機。
JP2018005839A 2018-01-17 2018-01-17 遊技機 Active JP7043268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018005839A JP7043268B2 (ja) 2018-01-17 2018-01-17 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018005839A JP7043268B2 (ja) 2018-01-17 2018-01-17 遊技機

Publications (3)

Publication Number Publication Date
JP2019122624A JP2019122624A (ja) 2019-07-25
JP2019122624A5 true JP2019122624A5 (ja) 2020-12-10
JP7043268B2 JP7043268B2 (ja) 2022-03-29

Family

ID=67397634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005839A Active JP7043268B2 (ja) 2018-01-17 2018-01-17 遊技機

Country Status (1)

Country Link
JP (1) JP7043268B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7277763B2 (ja) * 2019-09-10 2023-05-19 サミー株式会社 遊技機
JP7277764B2 (ja) * 2019-09-10 2023-05-19 サミー株式会社 遊技機
JP7277774B2 (ja) * 2019-10-23 2023-05-19 サミー株式会社 遊技機
JP6947806B2 (ja) * 2019-12-23 2021-10-13 株式会社ユニバーサルエンターテインメント 遊技機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014028024A (ja) * 2012-07-31 2014-02-13 Daito Giken:Kk 遊技台
JP6086608B2 (ja) * 2014-08-01 2017-03-01 サミー株式会社 ぱちんこ遊技機
JP6516508B2 (ja) * 2015-02-26 2019-05-22 株式会社三共 遊技機
JP6910626B2 (ja) * 2016-06-06 2021-07-28 株式会社オリンピア 遊技機
JP6890812B2 (ja) * 2016-06-15 2021-06-18 株式会社オリンピア 遊技機
JP6227180B1 (ja) * 2017-04-06 2017-11-08 山佐株式会社 遊技機

Similar Documents

Publication Publication Date Title
JP2019122624A5 (ja)
JP2019051264A5 (ja)
JP2019051249A5 (ja)
JP2019051248A5 (ja)
JP2019051251A5 (ja)
JP2019051270A5 (ja)
JP2019051256A5 (ja)
JP2019051259A5 (ja)
JP2019051252A5 (ja)
JP2019092860A5 (ja)
JP2019051247A5 (ja)
JP2019051255A5 (ja)
JP2019051250A5 (ja)
JP2019051258A5 (ja)
JP2019051263A5 (ja)
JP2019051246A5 (ja)
JP2019051254A5 (ja)
JP2019051269A5 (ja)
JP2019051260A5 (ja)
JP2019051261A5 (ja)
JP2019051271A5 (ja)
JP2019051262A5 (ja)
JP2019051274A5 (ja)
JP2019051257A5 (ja)
JP2019122625A5 (ja)