JP2019092104A - 計装アンプ - Google Patents

計装アンプ Download PDF

Info

Publication number
JP2019092104A
JP2019092104A JP2017220926A JP2017220926A JP2019092104A JP 2019092104 A JP2019092104 A JP 2019092104A JP 2017220926 A JP2017220926 A JP 2017220926A JP 2017220926 A JP2017220926 A JP 2017220926A JP 2019092104 A JP2019092104 A JP 2019092104A
Authority
JP
Japan
Prior art keywords
differential
amplifier
resistor
end
offset adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017220926A
Other languages
English (en)
Inventor
大助 秋田
Daisuke Akita
大助 秋田
Original Assignee
アズビル株式会社
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アズビル株式会社, Azbil Corp filed Critical アズビル株式会社
Priority to JP2017220926A priority Critical patent/JP2019092104A/ja
Publication of JP2019092104A publication Critical patent/JP2019092104A/ja
Application status is Pending legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34Dc amplifiers in which all stages are dc-coupled
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers

Abstract

【課題】オフセット調整機能を有し、且つ、ゲインを大きく取ることを可能とする。【解決手段】入力された差動信号を増幅する差動アンプ11と、差動アンプ11に接続され、入力されたオフセット調整信号により、差動アンプ11に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路13とを備えた。【選択図】図1

Description

この発明は、入力された差動信号に含まれるオフセット成分を調整する計装アンプに関する。

計装アンプは、図9に示すように、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路等に接続され、ホイートストンブリッジ回路等から入力された差動信号を増幅する増幅器である。計装アンプは、コモンモード成分を除去して信号成分のみを増幅するため、原理的にコモンモードが発生するホイートストンブリッジ回路への接続に適している。この計装アンプは、差動アンプ及びシングルエンドアンプを備えている。

特開2017−130743号公報

一方、トルクセンサは、スマートロボットの力制御に使用されるが、トルクセンサの組立又はスマートロボットの組立の際に生じる応力の影響を受ける。その結果、トルクセンサにより検出されるトルクが、実際のトルクより大きくなり、すなわちオフセットが大きくなる。
これに対し、ホイートストンブリッジ回路等から入力された差動信号に含まれるオフセット成分を計装アンプで調整する場合、図10に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。この場合、差動アンプで信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。

この発明は、上記のような課題を解決するためになされたもので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能な計装アンプを提供することを目的としている。

この発明に係る計装アンプは、入力された差動信号を増幅する差動アンプと、差動アンプに接続され、入力されたオフセット調整信号により、差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備えたことを特徴とする。

この発明によれば、上記のように構成したので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能である。

この発明の実施の形態1に係る計装アンプの構成例を示す図である。 この発明の実施の形態1に係る計装アンプによるオフセット調整の原理を説明するための回路図である。 この発明の実施の形態1に係る計装アンプが接続されるホイートストンブリッジ回路の等価回路を示す図である。 この発明の実施の形態1に係る計装アンプの別の構成例を示す図である。 この発明の実施の形態2に係る計装アンプの構成例を示す図である。 この発明の実施の形態2に係る計装アンプによるオフセット調整のシミュレーション結果例を示す図である。 この発明の実施の形態2に係る計装アンプの別の構成例を示す図である。 この発明の実施の形態3に係る計装アンプの構成例を示す図である。 従来の計装アンプの構成を示す図である。 従来の計装アンプにオフセット調整機能を追加した場合の構成を示す図である。

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る計装アンプ(増幅器)1の構成例を示す図である。図1では、計装アンプ1が接続されるホイートストンブリッジ回路2も図示されている。
計装アンプ1は、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路2等に接続され、ホイートストンブリッジ回路2等から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ1は、差動信号に含まれるオフセット成分を調整する機能も有している。以下では、計装アンプ1がホイートストンブリッジ回路2に接続された場合を示す。この計装アンプ1は、図1に示すように、差動アンプ11、差動ADC12及びオフセット調整回路13を備えている。

差動アンプ11は、ホイートストンブリッジ回路2から入力された差動信号を増幅する。この差動アンプ11は、オペアンプ1101,1102、帰還抵抗1103,1104及びゲイン設定抵抗1105を有している。

オペアンプ1101は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの一方に接続されている。なお、オペアンプ1101の非反転入力端子に入力される信号の電圧をVi1とし、オペアンプ1101の出力端子から出力される信号の電圧をVo1とする。

オペアンプ1102は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続されている。なお、オペアンプ1102の非反転入力端子に入力される信号の電圧をVi2とし、オペアンプ1102の出力端子から出力される信号の電圧をVo2とする。

帰還抵抗1103は、一端がオペアンプ1101の反転入力端子に接続され、他端がオペアンプ1101の出力端子に接続されている。なお、帰還抵抗1103の抵抗値をRfとする。

帰還抵抗1104は、一端がオペアンプ1102の反転入力端子に接続され、他端がオペアンプ1102の出力端子に接続されている。なお、帰還抵抗1104の抵抗値をRfとする。

ゲイン設定抵抗1105は、一端がオペアンプ1101の反転入力端子及び帰還抵抗1103の一端に接続され、他端がオペアンプ1102の反転入力端子及び帰還抵抗1104の一端に接続されている。なお、ゲイン設定抵抗1105の抵抗値をRgとする。

差動ADC(アナログデジタルコンバータ)12は、差動アンプ11から入力された差動信号を差分信号に変換する。差動ADC12は、非反転入力端子がオペアンプ1101の出力端子及び帰還抵抗1103の他端に接続され、反転入力端子がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続されている。

オフセット調整回路13は、差動アンプ11に接続され、入力されたオフセット調整信号により、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるオフセット成分を調整する。このオフセット調整回路13は、調整抵抗1301,1302を有している。

調整抵抗1301は、一端がオペアンプ1101の反転入力端子、帰還抵抗1103の一端及びゲイン設定抵抗1105の一端に接続されている。なお、調整抵抗1301の他端に入力される信号の電圧をVt1とし、調整抵抗1301の抵抗値をRtとする。

調整抵抗1302は、一端がオペアンプ1102の反転入力端子、帰還抵抗1104の一端及びゲイン設定抵抗1105の他端に接続されている。なお、調整抵抗1302の他端に入力される信号の電圧をVt2とし、調整抵抗1302の抵抗値をRtとする。

この調整抵抗1301に入力される信号及び調整抵抗1302に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路2から入力される差動信号に含まれるオフセット成分の電圧の3倍である。

なお、調整抵抗1301に入力される信号及び調整抵抗1302に入力される信号は、例えば、図10に示されるようなトリマ抵抗を用いて生成してもよいし、DAC(デジタルアナログコンバータ)を用いて生成してもよい。

次に、上記のように構成された計装アンプ1によるオフセット調整の原理について、図2を参照しながら説明する。図2に示す計装アンプ1では、差動ADC12の図示を省略している。
この図2に示すように、帰還抵抗1103を流れる電流をIf1とし、ゲイン設定抵抗1105を流れる電流をIg1とし、調整抵抗1301を流れる電流をIt1とする。また、帰還抵抗1104を流れる電流をIf2とし、調整抵抗1302を流れる電流をIt2とする。

まず、図2に示すa点についての回路方程式を解くと、下式(1)〜(4)が得られる。
If1=−(It1+Ig1) (1)
If1=(Vo1−Vi1)/Rf (2)
It1=(Vt1−Vi1)/Rt (3)
Ig1=(Vi2−Vi1)/Rg (4)

式(1)に対し、式(2)〜(4)を代入すると、下式(5),(6)を経て、下式(7)が得られる。
(Vo1−Vi1)/Rf=−{(Vt1−Vi1)/Rt+(Vi2−Vi1)/Rg} (5)
(Vo1−Vi1)=−Rf×{(Vt1−Vi1)/Rt+(Vi2−Vi1)/Rg}
=−{(Rf/Rt)×(Vt1−Vi1)+(Rf/Rg)×(Vi2−Vi1)} (6)
Vo1=Vi1−(Rf/Rt)×Vt1+(Rf/Rt)×Vi1−(Rf/Rg)×Vi2+(Rf/Rg)×Vi1 (7)

式(7)を更に整理すると、下式(8)が得られる。
Vo1={1+(Rf/Rt)+(Rf/Rg)}×Vi1−(Rf/Rg)×Vi2−(Rf/Rt)×Vt1 (8)

図2に示すb点についても同様に回路方程式を解いて整理すると、下式(9)が得られる。
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vi2−(Rf/Rg)×Vi1−(Rf/Rt)×Vt2 (9)

ここで、最終的に必要な出力信号は電圧Vo1と電圧Vo2との差であるため、式(8),(9)の差分を取ると、下式(10)が得られる。
Vo1−Vo2={{1+(Rf/Rt)+(Rf/Rg)}×Vi1−(Rf/Rg)×Vi2−(Rf/Rt)×Vt1}−{{1+(Rf/Rt)+(Rf/Rg)}×Vi2−(Rf/Rg)×Vi1−(Rf/Rt)×Vt2}(10)

式(10)を整理すると、下式(11)が得られる。
Vo1−Vo2={1+2×(Rf/Rg)+(Rf/Rt)}×Vi1−{1+2×(Rf/Rg)+(Rf/Rt)}×Vi2−(Rf/Rt)×(Vt1−Vt2)
={1+2×(Rf/Rg)+(Rf/Rt)}×(Vi1−Vi2)−(Rf/Rt)×(Vt1−Vt2) (11)

ここで、Rt=Rgとすると、式(11)は下式(12)となる。
Vo1−Vo2={1+3×(Rf/Rg)}×(Vi1−Vi2)−(Rf/Rg)×(Vt1−Vt2) (12)

次に、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号について、図3に示すホイートストンブリッジ回路2の等価回路を参照しながら考える。
図3において、Vs1,Vs2は差動アンプ11に入力される差動信号に含まれる信号成分の電圧を表し、Voffは当該差動信号に含まれるオフセット成分の電圧を表し、Vcomは当該差動信号に含まれるコモンモード成分の電圧を表す。
ここで、差動アンプ11に入力される差動信号の電圧Vi1,Vi2はそれぞれ下式(13),(14)で表される。
Vi1=Vs1+Voff+Vcom (13)
Vi2=Vs2+Vcom (14)

式(12)に式(13),(14)を代入すると、下式(15)が得られる。
Vo1−Vo2={1+3×(Rf/Rg)}×{(Vs1+Voff+Vcom)−(Vs2+Vcom)}−(Rf/Rg)×(Vt1−Vt2)
={1+3×(Rf/Rg)}×{(Vs1−Vs2)+Voff}−(Rf/Rg)×(Vt1−Vt2)
={1+3×(Rf/Rg)}×(Vs1−Vs2)+{1+3×(Rf/Rg)}×Voff−(Rf/Rg)×(Vt1−Vt2) (15)

式(15)はオフセット調整前の差動アンプ11から出力される差動信号を示している。そして、式(15)では、{1+3×(Rf/Rg)}×Voffのように、オフセット成分が増幅されている。そこで、オフセット調整回路13を用いて下式(16)で表される電圧(Vt1−Vt2)のオフセット調整信号を差動アンプ11に注入する。
(Vt1−Vt2)=3×Voff (16)

すなわち、式(15)に式(16)を代入することで下式(17)が得られる。よって、計装アンプ1は、差動アンプ11に入力される差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅することができる。
Vo1−Vo2={1+3×(Rf/Rg)}×(Vs1−Vs2)+{1+3×(Rf/Rg)}×Voff−3×(Rf/Rg)×Voff
={1+3×(Rf/Rg)}×(Vs1−Vs2)+Voff (17)

また、オフセット調整回路13を用いることで、下式(18),(19)に示すように、従来の計装アンプに対してゲインを大きくすることができる。なお、式(18),(19)において、G1は実施の形態1に係る計装アンプ1におけるゲインを表し、G2は従来の計装アンプにおけるゲインを表す。
G1=1+3×(Rf/Rg) (18)
G2=1+2×(Rf/Rg) (19)

以上のように、この実施の形態1によれば、入力された差動信号を増幅する差動アンプ11と、差動アンプ11に接続され、入力されたオフセット調整信号により、差動アンプ11に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路13とを備えたので、差動アンプ11に入力された差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅可能となる。また、実施の形態1に係る計装アンプ1では、差動アンプ11にオフセット調整回路13を接続することで、従来のようにシングルエンドアンプにオフセット調整回路を接続した場合に対し、ゲインを大きく取ることが可能となる。

また、差動アンプ11の後段に差動ADC12を接続することで、従来のようなシングルエンドアンプを省略することができる。これにより、差動信号のまま処理を行うことができ、耐ノイズ性能が向上する。

なお図1では、差動ADC12を用いた場合を示しているが、これに限らず、図4に示すように、差動ADC12に代えてシングルエンドアンプ14を用いてもよい。
シングルエンドアンプ14は、差動アンプ11から入力された差動信号をシングルエンド信号に変換する。このシングルエンドアンプ14は、オペアンプ1401、入力抵抗1402〜1404及び帰還抵抗1405を有している。

入力抵抗1402は、一端がオペアンプ1101の出力端子及び帰還抵抗1103の他端に接続され、他端がオペアンプ1401の非反転入力端子に接続されている。
入力抵抗1403は、一端がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続され、他端がオペアンプ1401の反転入力端子に接続されている。

入力抵抗1404は、一端がオペアンプ1401の非反転入力端子及び入力抵抗1402の他端に接続され、他端がグランドに接続されている。
帰還抵抗1405は、一端がオペアンプ1401の反転入力端子及び入力抵抗1403の他端に接続され、他端がオペアンプ1401の出力端子に接続されている。

実施の形態2.
実施の形態1では、差動アンプ11にオフセット調整回路13を接続した構成を示した。一方、オフセット調整回路13に入力されるオフセット調整信号は、式(16)を満足していればどのような値でもよいわけではない。

式(7)を変形することで、下式(20)が得られる。
Vo1=Vi1−(Rf/Rg)×(Vi2−Vi1)−(Rf/Rt)×(Vt1−Vi1) (20)
この式(20)から、(Vt1−Vi1)の値が大きいと、オペアンプ1101から出力される信号の電圧Vo1が飽和する可能性があることが分かる。オペアンプ1102から出力される信号の電圧Vo2についても同様である。

そこで、実施の形態2では、差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避する構成について説明する。図5はこの発明の実施の形態2に係る計装アンプ1の構成例を示す図である。図5に示す実施の形態2に係る計装アンプ1は、図1に示す実施の形態1に係る計装アンプ1に対し、バイアス電圧生成回路15を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。なお図5では、差動ADC12の図示を省略している。

バイアス電圧生成回路15は、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路13に入力されるオフセット調整信号にバイアスをかける。これにより、(Vt1−Vi1)及び(Vt2−Vi2)を小さくさせる。このバイアス電圧生成回路15は、オペアンプ1501〜1504及び抵抗1505〜1511を有している。

オペアンプ1501は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの一方に接続され、反転入力端子が出力端子に接続されている。
オペアンプ1502は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続され、反転入力端子が出力端子に接続されている。

抵抗1505は、一端がオペアンプ1501の出力端子に接続されている。
抵抗1506は、一端がオペアンプ1502の出力端子に接続されている。
抵抗1507は、一端が抵抗1505の他端及び抵抗1506の他端に接続され、他端がグランドに接続されている。

オペアンプ1503は、非反転入力端子が抵抗1505の他端、抵抗1506の他端及び抵抗1507の一端に接続され、出力端子が調整抵抗1301の他端に接続されている。
オペアンプ1504は、非反転入力端子が抵抗1505の他端、抵抗1506の他端及び抵抗1507の一端に接続され、出力端子が調整抵抗1302の他端に接続されている。

抵抗1508は、一端がオペアンプ1503の反転入力端子に接続され、他端が調整抵抗1301の他端及びオペアンプ1503の出力端子に接続されている。
抵抗1509は、一端がオペアンプ1504の反転入力端子に接続され、他端が調整抵抗1302の他端及びオペアンプ1504の出力端子に接続されている。

抵抗1510は、一端がオペアンプ1503の反転入力端子及び抵抗1508の一端に接続されている。なお、抵抗1510の他端に入力される信号の電圧をVt1’とする。
抵抗1511は、一端がオペアンプ1504の反転入力端子及び抵抗1509の一端に接続されている。なお、抵抗1511の他端に入力される信号の電圧をVt2’とする。

この抵抗1510に入力される信号及び抵抗1511に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路2から入力される差動信号に含まれるオフセット成分の電圧の3倍である。
なお、抵抗1510に入力される信号及び抵抗1511に入力される信号は、例えば、図10に示されるようなトリマ抵抗を用いて生成してもよいし、DACを用いて生成してもよい。

この図5に示すバイアス電圧生成回路15において、抵抗1505〜1511の抵抗値を最適化することで、下式(21),(22)で表される電圧Vt1,Vt2を得る。なお、式(21),(22)においてVBはバイアス電圧であり、下式(23)で表される。
Vt1=VB−Vt1’ (21)
Vt2=VB−Vt2’ (22)
VB=(Vi1+Vi2)/2 (23)

図5に示す計装アンプ1によるオフセット調整のシミュレーション結果例を図6に示す。ここでは、差動アンプ11に入力される差動信号を30mVppの1kHz正弦波とし、当該差動信号に含まれるオフセット成分の電圧を100mVとし、当該差動信号に含まれるコモンモード成分の電圧を2.5Vとし、計装アンプ1のゲインを31倍としている。オフセット成分の電圧が100mVであるため、式(16)から、300mVのオフセット調整信号を注入している。なお図6において、符号601が差動アンプ11に入力される差動信号を示し、符号602がオフセット成分の電圧を示し、符号603が差動アンプ11から出力された差動信号を示している。
図6から、差動アンプ11に入力される差動信号に対し、オフセット成分は増幅されずに信号成分のみが31倍に増幅されていることがわかる。

なお、差動信号に含まれるコモンモード成分の電圧をバイアス電圧とする方法としては、図5に示す回路に限らず、図7に示す回路を用いてもよい。なお図7では、差動ADC12の図示を省略している。
図7では、図5に示す計装アンプ1からオペアンプ1501及び抵抗1505を取除いている。

また上記では、図1に示す回路に対してバイアス電圧生成回路15を設けた場合を示した。しかしながら、これに限らず、図4に示す回路に対してバイアス電圧生成回路15を設けてもよく、同様の効果が得られる。

以上のように、この実施の形態2によれば、差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路13に入力されるオフセット調整信号にバイアスをかけるバイアス電圧生成回路15を備えたので、実施の形態1に対し、差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避できる。

実施の形態3.
実施の形態2では、図5,7に示すように、バイアス電圧生成回路15を設けることで差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避する構成を示した。それに対し、実施の形態3では、オフセット調整回路13に入力されるオフセット調整信号をフローティングすることで上記電圧Vo1,Vo2の飽和を回避する構成について説明する。図8はこの発明の実施の形態3に係る計装アンプ1の構成例を示す図である。図8に示す実施の形態3に係る計装アンプ1は、図1に示す実施の形態1に係る計装アンプ1に対し、フローティング回路16を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。なお図8では、差動ADC12の図示を省略している。

フローティング回路16は、オフセット調整回路13に入力されるオフセット調整信号をフローティングする。このフローティング回路16は、フローティングコンデンサ1601、スイッチ1602,1603及びスイッチ制御部1604を有している。

フローティングコンデンサ1601は、一端が調整抵抗1301の他端に接続され、他端が調整抵抗1302の他端に接続されている。このフローティングコンデンサ1601の容量値をCtとする。

スイッチ1602は、電圧Vt1の信号が入力される入力端子を、調整抵抗1301の他端及びフローティングコンデンサ1601の一端に対して接続又は解除するアナログスイッチである。

スイッチ1603は、電圧Vt2の信号が入力される入力端子を、調整抵抗1302の他端及びフローティングコンデンサ1601の他端に対して接続又は解除するアナログスイッチである。

スイッチ制御部1604は、充電工程及び放電工程を繰り返すように、スイッチ1602及びスイッチ1603を制御する。充電工程では、スイッチ制御部1604は、スイッチ1602及びスイッチ1603を一定期間オンにする。これにより、フローティングコンデンサ1601に電圧を充電させる。また、放電工程では、スイッチ制御部1604は、スイッチ1602及びスイッチ1603を一定期間オフにする。これにより、フローティングコンデンサ1601に充電された電圧を放電させ、オフセット調整信号を有効とさせる。なお、スイッチ制御部1604は、システムLSI等の処理回路、又はメモリ等に記憶されたプログラムを実行するCPU等により実現される。

このように、オフセット調整回路13に入力されるオフセット調整信号をフローティング状態とすることで、バイアス電圧を用いずに、差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避できる。

また上記では、図1に示す回路に対してフローティング回路16を設けた場合を示した。しかしながら、これに限らず、図4に示す回路に対してフローティング回路16を設けてもよく、同様の効果が得られる。

以上のように、この実施の形態3によれば、オフセット調整回路13に入力されるオフセット調整信号をフローティングするフローティング回路16を備えたので、実施の形態1に対し、差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避できる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

1 計装アンプ
2 ホイートストンブリッジ回路
11 差動アンプ
12 差動ADC
13 オフセット調整回路
14 シングルエンドアンプ
15 バイアス電圧生成回路
16 フローティング回路
1101,1102 オペアンプ
1103,1104 帰還抵抗
1105 ゲイン設定抵抗
1301,1302 調整抵抗
1401 オペアンプ
1402〜1404 入力抵抗
1405 帰還抵抗
1501〜1504 オペアンプ
1505〜1511 抵抗
1601 フローティングコンデンサ
1602,1603 スイッチ
1604 スイッチ制御部

Claims (5)

  1. 入力された差動信号を増幅する差動アンプと、
    前記差動アンプに接続され、入力されたオフセット調整信号により、前記差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路と
    を備えた増幅器。
  2. 前記オフセット調整回路に入力されるオフセット調整信号の電圧は、前記差動アンプに入力される差動信号に含まれるオフセット成分の電圧の3倍である
    ことを特徴とする請求項1記載の増幅器。
  3. 前記差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、前記オフセット調整回路に入力されるオフセット調整信号にバイアスをかけるバイアス電圧生成回路を備えた
    ことを特徴とする請求項1又は請求項2記載の増幅器。
  4. 前記オフセット調整回路に入力されるオフセット調整信号をフローティングするフローティング回路を備えた
    ことを特徴とする請求項1又は請求項2記載の増幅器。
  5. 前記差動アンプにより増幅された差動信号を差分信号に変換する差動アナログデジタルコンバータを備えた
    ことを特徴とする請求項1から請求項4のうちのいずれか1項記載の増幅器。
JP2017220926A 2017-11-16 2017-11-16 計装アンプ Pending JP2019092104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017220926A JP2019092104A (ja) 2017-11-16 2017-11-16 計装アンプ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017220926A JP2019092104A (ja) 2017-11-16 2017-11-16 計装アンプ
PCT/JP2018/036817 WO2019097871A1 (ja) 2017-11-16 2018-10-02 計装アンプ

Publications (1)

Publication Number Publication Date
JP2019092104A true JP2019092104A (ja) 2019-06-13

Family

ID=66539594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017220926A Pending JP2019092104A (ja) 2017-11-16 2017-11-16 計装アンプ

Country Status (2)

Country Link
JP (1) JP2019092104A (ja)
WO (1) WO2019097871A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4515241B2 (ja) * 2004-12-16 2010-07-28 Okiセミコンダクタ株式会社 出力増幅回路及びそれを用いたセンサ装置
JP2008199563A (ja) * 2007-02-16 2008-08-28 Sanyo Electric Co Ltd 増幅回路
JP2008312079A (ja) * 2007-06-18 2008-12-25 Denso Corp 増幅回路
JP2015177205A (ja) * 2014-03-13 2015-10-05 ヤマハ株式会社 オフセットキャンセル回路

Also Published As

Publication number Publication date
WO2019097871A1 (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
EP1349273B1 (en) Single-ended-to-differential converter with common-mode voltage control
JP2013183408A (ja) Ad変換器
US5708376A (en) Variable-gain amplifying device
US7557590B2 (en) Capacitance detection circuit and capacitance detection method
AU731610B2 (en) Capacitance detection system and method
EP2027654A1 (en) A/d converter and a/d converting method
US6441769B1 (en) Overcoming finite amplifier gain in a pipelined analog to digital converter
US20040130377A1 (en) Switched capacitor amplifier circuit and electronic device
US4152659A (en) Low noise differential amplifier
US7795960B2 (en) Low power, low noise amplifier system
CN1234206C (zh) 供开关电容器结构使用的放大器共模反馈系统
US7808412B2 (en) Integrated circuit device and electronic instrument
Wu et al. A 20-b $\pm $40-mV Range Read-Out IC With 50-nV Offset and 0.04% Gain Error for Bridge Transducers
WO2009136198A3 (en) Capacitive transducer circuit and method
TWI224419B (en) DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset
JP2005303591A (ja) Ad変換器
CN1789919A (zh) 输出放大电路及采用该输出放大电路的传感器装置
US5313121A (en) Circuit for processing signals supplied by a zirconium-type oxygen sensor
US8330537B1 (en) Low noise, high CMRR and PSRR input buffer
US5532582A (en) Analog input apparatus
EP2781017B1 (en) Low noise auto-zero circuits for amplifiers
US5859561A (en) Differential load amplifier for piezoelectric sensors
US7688308B2 (en) Signal processing system for a pointing input device
US7479826B2 (en) Chopper amplifier circuit and semiconductor device
US8198937B1 (en) Switched-capacitor amplifier circuit