JP2019066883A - ゲートドライバ及びディスプレイ装置 - Google Patents
ゲートドライバ及びディスプレイ装置 Download PDFInfo
- Publication number
- JP2019066883A JP2019066883A JP2019006025A JP2019006025A JP2019066883A JP 2019066883 A JP2019066883 A JP 2019066883A JP 2019006025 A JP2019006025 A JP 2019006025A JP 2019006025 A JP2019006025 A JP 2019006025A JP 2019066883 A JP2019066883 A JP 2019066883A
- Authority
- JP
- Japan
- Prior art keywords
- node
- gate
- channels
- channel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】GIP方式のゲートドライバで複数のチャンネルを構成するために必要な薄膜トランジスタの数を減らす。【解決手段】本発明によるゲートドライバは、一つのQノードを2チャンネルが共有してハイ(high)スキャン信号を出力し、一つのQBノードを4チャンネルが共有してロー(low)スキャン信号を出力する。したがって、本発明はGIP(gate in panel)の4チャンネルを構成するために必要な薄膜トランジスタの数を減らしてベゼルのサイズを減らすことができる。また、本発明によるゲートドライバは、Qノードを共有する複数のチャンネルの中で一部のチャンネルに補償キャパシタ、あるいは放電トランジスタを配置することで、Qノードを共有する複数のチャンネルの間の出力特性偏差を減少することができる。【選択図】図10
Description
本発明は、ゲートドライバ及びこれを含むディスプレイ装置に係り、特に、GIP(内蔵ゲートパネル、gate in panel)の4チャンネルを構成するために必要な薄膜トランジスタの数を減少することでベゼルのサイズを小さくすることができる、ゲートドライバ及びこれを含むディスプレイ装置に関するものである。
移動通信端末機、ノートパソコンのような各種ポータブル電子機器が発展することにつれ、これに適用することができる平板ディスプレイ装置(Flat Panel Display Device)に対する要求が次第に増大している。
平板ディスプレイ装置としては、ディスプレイ装置(LCD:Liquid Crystal Display apparatus)、プラズマディスプレイパネル(PDP:Plasma Display Panel)、電界放出ディスプレイ装置(FED:Field Emission Display apparatus)、有機発光ダイオードディスプレイ装置(OLED:Organic Light Emitting Diode Display apparatus)などが研究されている。
このような平板ディスプレイ装置の中で、液晶ディスプレイ装置は、量産技術、駆動手段の容易性、高画質、低電力消費及び大型画面の具現の長所によって適用分野が拡がっている。
図1は、従来技術によるディスプレイ装置を簡略に示す図面である。
図1を参照すれば、液晶ディスプレイ装置は入力される映像信号に応じて画素(pixel)ごとに光透過率を調節することで画像を表示する。このために、ディスプレイ装置は、液晶セルがマトリックスの形態で配列されたディスプレイパネル10と、ディスプレイパネル10に光を供給するためのバックライトユニット(未図示)と、前記ディスプレイパネル10及びバックライトを駆動させるための駆動回路部を含んでなる。
ディスプレイパネル10は、画像がディスプレイされるアクティブ領域20と、非表示領域としてゲートドライバ60及びデータパッドが形成されたパッド領域30を含む。
前記駆動回路部は、タイミングコントローラ、データドライバ50及びゲートドライバ60を含む。パッド領域30の上端部(または下端部)にはデータパッド40が配置され、データドライバ50はPCB(printed circuit Board)またはCOF(chip on film)に配置されてもよく、FPC(flexible printed circuit )を通じてデータパッド40と連結されてもよい。
ゲートドライバ60は、各画素に形成された薄膜トランジスタ(TFT:Thin Film Transistor)をターンオン(turn-on)させるためのスキャン信号(ゲート駆動信号)を複数のゲートラインそれぞれに順次供給する。これによって、ディスプレイパネル10の画素を順次駆動させる。
このために、ゲートドライバ60はシフトレジスタ及びシフトレジスタの出力信号を薄膜トランジスタの駆動に適するスイング幅に変換するためのレベルシフタを含む複数のゲートドライバを含んで構成される。
アモルファスシリコン(a-Si)を利用してディスプレイパネル10の下部基板(アレイ基板)上に薄膜トランジスタ(TFT)を配置すると同時に、ゲートドライバ60をディスプレイパネルに集積化する方式、つまり、ディスプレイパネルにゲートドライバ60を内蔵させるGIP(Gate In Panel)方式が適用されている。このとき、ゲートドライバ60はアレイ基板のパッド領域の左右側にGIP方式で配置されてもよい。
図2は従来技術によるGIPの中で4つのチャンネルを示す図面で、図3は従来技術によるディスプレイ装置のGIP回路を示す図面である。
図2及び図3を参照すれば、従来技術によるGIP方式のゲートドライバ60はスキャン信号を生成し、ゲートラインそれぞれに供給する複数のステージを含んで構成される。複数のステージのそれぞれがゲートドライバのチャンネルとなる。
GIP方式のゲートドライバ60は、複数のチャンネルを通じてゲートラインにスキャン信号を供給する。ゲートドライバ60の全チャンネルは2つのチャンネル単位でQBノードを共有し、それぞれのチャンネルが個別にQノードを有するように構成されている。一つのゲートラインにスキャン信号を供給するため、ゲートドライバ60の各チャンネルは17つのトランジスタ(TR)を含んで構成される。
ゲートドライバ回路の動作は、入力信号(VST)が印加されれば、Qノードにハイ(High)状態の電圧を印加するプレチャージ(pre-charge)動作、ゲートドライバの出力がロー(low)状態からハイ(High)状態となる充電動作、ハイ(high)からロー(low)に転換する放電動作、ロー(Low)状態を維持するホールディング(holdIng)区間を繰り返すことになる。ここで、各チャンネルの出力は、それぞれの該当するQノードによってプレチャージ及び出力が行われるようになる。
第1チャンネルのT1と第2チャンネルのT1は、リセットトランジスタとして、リセット信号が入力されれば各チャンネルがリセットされる。第1チャンネルのT2と第2チャンネルのT2は、相違するステージの出力をVST1信号で入力され、相互異なる時間にターンオンされる。T15はプルアップ(pullup)トランジスタであって、T1の出力によってターンオンされてVSS電圧を出力するか、またはT2の出力とCLKによるブートストラップでターンオンされて出力電圧(Vout)、すなわち、スキャン信号を出力させる。
図2及び図3に図示される、従来技術によるGIP方式のゲートドライバ60は、QノードがQ1/Q2に分離して動作されるように設計されていて、2チャンネル当たり1つのQBノードを共有するように設計され、Qノードのディスチャージング(discharging)及び出力電圧のホールディングを制御する。
このような、従来技術によるGIP回路は1つのステージの出力を得るために17個のトランジスタ(TR)が必要で、4つのステージの出力を得るためには68個のトランジスタ(TR)が必要となる。
Full-HD解像度の場合、1,920個のチャンネルで構成されると、GIP回路には1ステージのトランジスタ(TR)個数(17)×全チャンネル個数(1,920)である32,640個のトランジスタ(TR)が必要となる。これにより、非表示領域であるパッド領域に形成されるGIPのサイズが増加するようになる。解像度がU-HDに高くなれば、GIP回路のトランジスタ(TR)個数が2倍に増加するようになり、非表示領域であるパッド領域に形成されるGIPのサイズが増加するようになる。
結果的に、GIPのサイズに応じて、非表示領域を包むように形成されるベゼル(Bezel)のサイズが決まるので、GIPのサイズが大きい場合はベゼル(Bezel)のサイズも増加し、ディスプレイ装置のデザイン美感が落ちる問題点がある。
また、従来の技術では、ベゼルサイズの増加によって母基板で一度に製造できるパネルの個数が減少する短所がある。
本発明は、前記説明した問題点を解決するためのもので、GIP方式のゲートドライバで複数のチャンネルを構成するために必要な薄膜トランジスタの数を減らせる、ゲートドライバ及びこれを含むディスプレイ装置を提供することを技術的課題とする。
本発明は、前記説明した問題点を解決するためのもので、GIP(gate in panel)方式のゲートドライバのサイズを減少することができるゲートドライバ及びこれを含むディスプレイ装置を提供することを技術的課題とする。
本発明は、前記説明した問題点を解決するためのもので、高解像度(UHD/UHD)級ディスプレイ装置に適用することができるゲートドライバ及びこれを含むディスプレイ装置を提供することを技術的課題とする。
本発明は、前記説明した問題点を解決するためのもので、狭いベゼル(narrow bezel)を具現することができる、ゲートドライバ及びこれを含むディスプレイ装置を提供することを技術的課題とする。
本発明は、前記説明した問題点を解決するためのもので、ディスプレイ装置のデザイン美感を向上させることを技術的課題とする。
本発明は、GIP方式のゲートドライバで複数チャンネルの出力特性偏差を減少させることができる、ゲートドライバ及びこれを含むディスプレイ装置を提供することを技術的課題とする。
前記本発明の技術的課題の他にも、本発明の他の特徴及び利点が以下で記述され、そのような技術及び説明によって、本発明が属する技術分野において通常の知識を有する者に明確に理解される。
本発明によるゲートドライバは、GIP(Gate In Panel)方式のゲートドライバにおいて、ディスプレイパネルに形成された複数のゲートラインに、ゲート駆動信号を順次供給する複数のチャンネルを含み、一つのQノードを2チャンネルが共有してハイ(high)ゲート駆動信号を出力し、一つのQBノードを4チャンネルが共有してロー(low)ゲート駆動信号を出力する。
本発明によるゲートドライバは、1つのチャンネル当たり10個のトランジスタが構成されている。
本発明によるゲートドライバにおける前記一つのQノードを共有する第1チャンネルと第2チャンネルは、第1クロック信号(CLK1)による第1出力電圧を第1ゲートラインにハイゲート駆動信号で出力する第1プルアップトランジスタ、及び第2クロック信号(CLK2)による第2出力電圧を第2ゲートラインにハイゲート駆動信号で出力する第2プルアップトランジスタを含む。
このように、第1チャンネルの第1プルアップトランジスタと第2チャンネルの第2プルアップトランジスタを別に形成し、第1クロック信号(CLK1)と第2クロック信号(CLK2)を利用することで、第1チャンネルと第2チャンネルのハイゲート駆動信号の出力が順次に行われるようにすることができる。
本発明によるゲートドライバは、前記一つのQノードを共有する第1チャンネルと第2チャンネルの中で、前記第1チャンネルでハイゲート駆動信号を出力する際に前記第2チャンネルでローゲート駆動信号を出力する。
本発明によるゲートドライバの前記Qノードは、オッドQBノードとイーブンQBノードを含み、前記一つのQBノードを共有する第1ないし第4チャンネルは、前記オッドQBノードと前記イーブンQBノードが交互に駆動される。
本発明によるゲートドライバにおいて、前記一つのQBノードを共有する第1ないし第4チャンネルは、前記オッドQBノードの信号によってターンオンされて基底電圧を出力するオッドプルダウントランジスタ、及び前記イーブンQBノードの信号によってターンオンされて基底電圧を出力するイーブンプルダウントランジスタを含む。
また、上述した課題の解決手段として、GIP(Gate In Panel)方式のゲートドライバにおいて、ディスプレイパネルに配置された複数のゲートラインにスキャン信号を順次供給する第N(Nは自然数)ないし第N+3チャンネルを含み、Q1ノードを第N及び第N+1チャンネルが共有し、Q2ノードを第N+2及び第N+3チャンネルが共有してハイ(high)レベルのスキャン信号を出力し、QBノードを第Nないし第N+3チャンネルが共有してロー(low)レベルのスキャン信号を出力し、第N+1チャンネルは補償部を含むゲートドライバを提供することができる。したがって、本発明は第N+1チャンネルの補償部によって第N及び第N+1チャンネルの出力電圧の立下り時間が類似となって、第N及び第N+1チャンネルの出力電圧の出力偏差が減少する。
また、上述した課題の解決手段として、GIP(Gate In Panel)方式のゲートドライバにおいて、ディスプレイパネルに配置された複数のゲートラインにスキャン信号を順次供給する第N(Nは自然数)ないし第N+3チャンネルを含み、Q1ノードを第N及び第N+1チャンネルが共有し、Q2ノードを第N+2及び第N+3チャンネルが共有してハイ(high)レベルのスキャン信号を出力し、QBノードを第Nないし第N+3チャンネルが共有してロー(low)レベルのスキャン信号を出力し、第N+1チャンネルは放電部を含むゲートドライバを提供することができる。したがって、本発明は第N+1チャンネルの放電部によって第N及び第N+1チャンネルの出力電圧の立下り時間が類似となって、第N及び第N+1チャンネルの出力電圧の出力偏差が減少する。
本発明によるディスプレイ装置は、GIP(gate in panel)の複数のチャンネルを構成するために必要な薄膜トランジスタ(TFT)の個数を減らしてGIPのサイズを減少させることができる。
また、本発明によるディスプレイ装置は、GIP(gate in panel)に形成されたTFTの個数を減らして狭いベゼル(narrow bezel)を具現することができる。
また、本発明は、高解像度(UHD/UHD)級ディスプレイ装置に適用することができるGIP方式のゲートドライバを提供することができる。
また、本発明は、ディスプレイ装置のデザイン美感を向上させることができる。
また、本発明は、GIP方式のゲートドライバで複数チャンネルの出力特性偏差を減少させることができる。
この他、本発明の実施例を通じて本発明の他の特徴及び利点が新たに把握されることもできる。
次に紹介される実施例は、当業者に本発明の思想を充分に伝えるために例として提供されるものである。よって、本発明は、以下で説明される実施例に限定されずに他の形態として具体化されてもよい。明細書全体にわたる同一符号は同一の構成要素を示す。
本発明の利点及び特徴、そしてそれらを果たす方法は、添付の図面と共に詳しく後述されている実施例を参照すれば明確になる。しかし、本発明は、以下で開示される実施例に限定されるのではなく、相異なる多様な形態で具現される。また、単に、本実施例は本発明の開示が完全であるようにして、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。また、本発明は請求項の範疇によって定義されるだけである。明細書全体にわたる同一符号は同一の構成要素を指す。図面における層及び領域の大きさ、及び相対的大きさは、説明の明瞭性のために誇張されてもよい。
素子(element)または層が異なる素子、または「上(on)」表すものは、他の素子または層の真上だけでなく、その中間に別の層または別の素子を介在した場合を全て含む。一方、素子が「直接上(directly on)」または「真上」と指すことは、中間に他の素子または層を介在しないことを表す。
空間的に相対的用語である「下(below、beneath)」、「下部(lower)」、「上(above)」、「上部(upper)」などは、図面に図示されているように、一つの素子や構成要素と、他の素子または構成要素との相関関係を容易に記述するために使われる。空間的に相対的用語は、図面に図示されている方向に加えて使用時、または動作時の素子の相互異なる方向を含む用語として理解しなければならない。例えば、図面に図示されている素子をひっくり返す場合、他の素子の「下(below、またはbeneath)」と記述された素子は、他の素子の「上(above)」に置かれることができる。よって、例示的用語である「下」は下と上の方向をいずれも含むことができる。
本明細書で使われた用語は、実施例を説明するためのもので、本発明を制限するためのものではない。本明細書において、単数型は文句で特別に言及しない限り複数型も含む。明細書で使われる「含む(comprise)」及び/または「含んだ(comprising)」は、言及された構成要素、段階、動作及び/または素子が一つ以上の他の構成要素、段階、動作及び/または素子の存在または追加を排除しない。
図面を参照した説明に先立って、本発明のゲートドライバが液晶ディスプレイ装置に適用されたものを一例として説明する。
液晶ディスプレイ装置は、液晶層の配列を調節する方式に従ってTN(Twisted Nematic)モード、VA(Vertical Alignment)モード、IPS(In Plane Switching)モード、FFS(Fringe Field Switching)モードなど、多様に開発されている。
本発明の実施例によるディスプレイ装置は、液晶層を駆動させるモードに制限されないし、本発明の技術的事項がモードに制限されず、同様に適用されてもよい。
以下、添付の図面を参照して本発明の実施例によるディスプレイ装置のゲートドライバについて説明する。
図4は本発明の実施例によるディスプレイ装置を簡略に示す図面である。
本発明のディスプレイ装置は、画素がマトリックス形態で配列されたディスプレイパネル100と、ディスプレイパネル100に光を供給するためのバックライトユニット(未図示)と、前記ディスプレイパネル100及びバックライトを駆動させるための駆動回路部を含む。
前記ディスプレイパネル100は、画像がディスプレイされるアクティブ領域(A/A)と非表示領域(N)としてゲートドライバ300を含む。前記ディスプレイパネル100は、ゲートライン(GL1ないしGLn)とデータライン(DL1ないしDLm)がマトリックス形態で交差され、交差地点に多数の画素を定義する。各画素には薄膜トランジスタ(TFT)と液晶キャパシタ(Clc)及びストレージキャパシタ(Cst)が備えられ、すべての画素は一つのアクティブ領域(A/A)を成す。
前記駆動回路部は、タイミングコントローラ400と、データドライバ200及びゲートドライバ300を含む。前記ディスプレイパネル100は画像を表示することができる。前記タイミングコントローラ400は、外部システムからタイミング信号を印加されて各種制御信号を生成することができる。前記データドライバ200とゲートドライバ300は前記制御信号に対応して液晶パネル100を制御することができる。
タイミングコントローラ400は、外部システムから伝送される映像信号(RGB)と、クロック信号(DCLK)、水平同期信号(Hsync)、垂直同期信号(Vsync)、及びデータイネーブル信号(DE)などのタイミング信号を印加され、データドライバ200とゲートドライバ300の制御信号を生成する。
ここで、水平同期信号(Hsync)は画面に一つの水平線を表示するまでかかる時間を示す信号で、垂直同期信号(Vsync)は一つのフレームの画面を表示するまでにかかる時間を示す信号である。また、データイネーブル信号(DE)は、液晶パネル100に定義された画素にデータ電圧を供給する期間を示す信号である。
一方、タイミングコントローラ400は、外部システムと所定のインターフェースを通じて連結され、それから出力される映像関連信号とタイミング信号をノイズなしに高速で受信するように設計されている。このようなインターフェースでは、LVDS(low Voltage Differential Signal)方式またはTTL(Transistor-Transistor Logic)インターフェース方式などがある。
また、タイミングコントローラ400は、入力されるタイミング信号に同期してデータドライバ200の制御信号(DCS)及びゲートドライバ300の制御信号(GCS)を生成する。
その他、タイミングコントローラ400は、ゲートドライバ300の各ステージの駆動タイミングを決める複数のクロック信号を生成してゲートドライバ300に提供する。そして、タイミングコントローラ400は、入力された映像データ(RGB DATA)をデータドライバ200が処理できる形で整列及び変調して出力する。ここで、整列された映像データは、画質改善のための表色系補正アルゴリズムが適用された形態であってもよい。また、前記ゲートドライバ300の制御信号(GCS)は、ゲート開始信号(Gate Start Pulse)、ゲートシフトクロック(Gate Shift Clock)及びゲート出力イネーブル(Gate Output Enable)などがある。
次に、データドライバ200は、PCB(printed circuit Board)またはCOF(chip on film)に形成されてもよく、FPC(flexible printed circuit)を通じて前記液晶パネル100に配置されたパッド(未図示)と連結されてもよい。データドライバ200は、タイミングコントローラ400からのソーススタートパルス(Source Start Pulse;SSP)をソースシフトクロック(Source Shift Clock;SSC)によってシフトさせてサンプリング信号を発生する。そして、データドライバ200は、ソースシフトクロック(SSC)によって入力される映像データをサンプリング信号によってラッチし、データ信号に変更する。その後、データドライバ200は、ソース出力イネーブル(Source Output Enable;SOE)信号に応答して水平ライン単位でデータ信号をデータライン(DL)に供給する。このために、データドライバ200はデータサンプリング部、ラッチ部、デジタルアナログ変換部及び出力バッファーなどを含んでもよい。
次に、ゲートドライバ300は、シフトレジスタを含む複数のステージからなる。また、ゲートドライバ300はシフトレジスタの出力信号を薄膜トランジスタの駆動に適合するスイング幅に変換するためのレベルシフタを含んでもよい。このようなゲートドライバ300は、タイミングコントローラ400から入力されるゲート制御信号(GCS)に応答して液晶パネル100に形成された多数のゲート配線(GL1〜GLn)を通じてスキャンパルスであるゲートハイ電圧(VGH)を交番して出力することができる。ここで、出力されたゲートハイ電圧(VGH)は、一定の水平期間、重なってもよい。これは、ゲート配線(GL1〜GLn)をプレチャージング(precharging)するためであって、データ電圧を印加する時より安定的な画素充電を行うことができる。ゲートハイ電圧(VGH)のスキャンパルスが供給されない残り期間には、ゲートライン(GL1ないしGLn)にゲートロー電圧(VGL)を供給する。前記ゲートロー電圧(VGL)は、第1基底電源(VSS1)と第2基底電源(VSS2)から提供されてもよい。第1基底電源(VSS1)は画素に配置されたTFTのゲートが安定的に動作するためのロー(low)レベルの電圧である。第2基底電源(VSS2)はゲートドライバ回路のQノードあるいはQBノードの放電動作を行うために前記第1基底電源(VSS1)よりさらに低いロー(Low)レベルの電圧である。
一方、本発明に適用されるゲートドライバ300は、パネルと独立するように形成され、多様な方式でパネルと電気的に連結される形態で構成されてもよい。同時に、前記ゲートドライバ300は、液晶パネル100のアレイ基板製造時の薄膜パターンの形態で非表示領域(N)上に内蔵ゲートパネル(Gate -In-Panel、GIP)方式で一側または両側に内蔵されてもよい。この場合、ゲートドライバ300を制御するためのゲート制御信号(GCS)としては、クロック信号(CLK)及びシフトレジスタの一番目に駆動するステージの駆動のためのゲート開始信号(Gate Start Pulse VST)になることができる。以下の説明において「ゲートドライバ300」を「GIP300」と称する。
本発明は、ディスプレイ装置のGIPサイズを減少させてベゼル(Bezel)サイズを小さくすることと、複数のステージの出力特性偏差を減少させることを主な内容とする。よって、GIP回路を除いた駆動回路部及びディスプレイパネルに光を供給するバックライトユニットに対する詳細な説明と図面は省略されてもよい。
図5は本発明の実施例によるGIPの中で4つのチャンネルを示す図面で、図6は本発明の一実施例によるディスプレイ装置のGIP回路を示す図面である。
図5及び図6ではGIPの全チャンネルの中で4つのチャンネルを図示している。
図5を参照すれば、本発明の実施例によるディスプレイ装置のGIP300はスキャン信号を生成し、チャンネルを通じてゲートラインにスキャン信号を供給する。このために、GIP300は各チャンネルにスキャン信号を供給するための複数のステージを含んで構成される。複数のステージそれぞれの出力はゲートの1チャンネルとなり、ゲートラインにスキャン信号が供給される。
本発明の一実施例によるGIP300は、シフトレジスタのトランジスタの数を減らしつつ、ゲートドライバの設計面積を画期的に減らすことを特徴とする。
図6を参照すれば、本発明の一実施例は4チャンネルを基準にして1チャンネル当たりTRの数を10個に減少させて40個のトランジスタで4チャンネルを構成することができる。既存に1チャンネル当たり17個のトランジスタが必要であったことを1チャンネル当たり10個のトランジスタに減少させることで、GIP設計面積を減らすことができる。
GIP300のステージごとに形成されたプルアップトランジスタ(TR15、TR18)を駆動させるためのQノードと、プルダウントランジスタ(TR16、TR17、TR19、TR20)を駆動させるためのQBノードを含む。
図6では4チャンネル単位で1つのQBノードを共有、つまり、一つのQBノードを4つのチャンネルが共有する。そして、2チャンネル単位で1つのQノードを共有、つまり、一つのQノードを2つのチャンネルが共有するGIP回路を図示している。このように、QノードとQBノードを共有することで、4チャンネルでゲート駆動信号を順次出力することができる。これを通じて、GIPの設計面積を減らすことができる。
第1チャンネルのT15及び第2チャンネルのT18はプルアップトランジスタである。これと同様に、第3チャンネルのT15及び第4チャンネルのT18はプルアップトランジスタである。
また、プルダウントランジスタの劣化を防ぐために、各チャンネルのQBノードをオッド(odd)とイーブン(even)に分けて駆動させることができる。前記QBノードの数字は本発明の実施例に制限されるものではない。
第1チャンネルと第2チャンネルは、同一のQノードを共有することで、第1チャンネルプルアップトランジスタ(T15)がターンオンされて、第1チャンネルでゲート駆動信号がハイ(high)で出力される際には第2チャンネルのプルアップトランジスタ(T18)はターンオフされ、第2チャンネルではゲート駆動信号がロー(low)で出力される。
これと同様、第3チャンネルと第4チャンネルは同一のQノードを共有することで、第3チャンネルプルアップトランジスタ(T15)がターンオンされて第3チャンネルでゲート駆動信号がハイ(high)で出力される際には、第4チャンネルのプルアップトランジスタ(T18)はターンオフされて第4チャンネルではゲート駆動信号がロー(low)で出力される。
第1チャンネルのT16及び第2チャンネルのT19はオッドプルダウントランジスタである。これと同様、第3チャンネルのT16及び第4チャンネルのT19はオッドプルダウントランジスタである。そして、第1チャンネルのT17及び第2チャンネルのT20はイーブンプルダウントランジスタである。これと同様、第3チャンネルのT17及び第4チャンネルのT20はイーブンプルダウントランジスタである。
第1チャンネルないし第4チャンネルは同一のQBノード(odd/even)を共有する。各チャンネルのオッドQBノードとイーブンQBノードが交互に駆動され、第1チャンネルないし第4チャンネルがオッドQBノードとイーブンQBノードを共有する。
第1チャンネル及び第2チャンネルに共通して形成されたT1は、リセットTRとしてリセット信号が入力されれば第1チャンネル及び第2チャンネルがリセットされる。これと同様、第3チャンネル及び第4チャンネルに共通して形成されたT1は、リセットTRとしてリセット信号が入力されれば第3チャンネル及び第4チャンネルがリセットされる。
第1チャンネルと第2チャンネルに駆動電源を供給するT2及びT3が駆動電源(VDD)と第2基底電源(VSS2)の間に直列で連結されて形成されている。
第1チャンネル及び第2チャンネルのT2のゲートに入力されるVST1信号は、n-4番目チャンネルの出力電圧が利用されてもよい。そして、T3のゲートに入力されるVNEXT信号は、n+4番目チャンネルの出力電圧(VOUT(N+4))が利用されてもよい。また、前記VNEXT信号は、n+4番目チャンネルのキャリー電圧(VC(N+4))が利用されてもよい。
T2のゲートにはVST1信号が供給され、ソースには駆動電源(VDD)が供給される。そして、T2の出力端(ドレーン)はQノードを通じてプルアップトランジスタ(T15)のゲートと接続される。
一方、T3のゲートにはVNEXT1信号が供給され、ソースには第2基底電源(VSS2)が供給される。そして、T3の出力端(ドレーン)はQノードを通じてプルアップトランジスタ(T15)のゲートと接続される。
QBノードを通じて駆動電源(VDD)をプルダウントランジスタ(T16、T17、T19、T20)のゲートに供給する。
第1チャンネルと第2チャンネルには、第1クロック信号(CLK1)による第1出力電圧を第1チャンネルに供給する第1プルアップトランジスタ(T15)、及び第2クロック信号(CLK2)による第2出力電圧を第2チャンネルに供給する第2プルアップトランジスタ(T18)が形成されている。
第3チャンネルと第4チャンネルには、第3クロック信号(CLK3)による第3出力電圧を第3チャンネルに供給する第1プルアップトランジスタ(T15)、及び第4クロック信号(CLK4)による第4出力電圧を第4チャンネルに供給する第2プルアップトランジスタ(T18)が形成されている。
第1プルアップトランジスタ(T15)は1番目ゲートラインにスキャン信号を供給するための第1チャンネルのプルアップトランジスタである。そして、第2プルアップトランジスタ(T18)はN+1番目ゲートラインにスキャン信号を供給するための第2チャンネルのプルアップトランジスタである。第1プルアップトランジスタ(T15)及び第2プルアップトランジスタ(T18)は前記T2及びT3の出力によってターンオンされる。
第1プルアップトランジスタ(T15)の出力端(ドレーン)はN番目ゲートラインのチャンネルと接続され、第2プルアップトランジスタ(T18)の出力端(ドレーン)はN+1番目ゲートラインのチャンネルと接続される。
プルアップトランジスタ(T15)の第1出力電圧を第1基底電源(VSS1)にプルダウンさせるプルダウントランジスタ(T16、T17、T19、T20)が形成されている。
T16、T17プルダウントランジスタのゲートはQBノードのオッドまたはイーブンに接続され、ソースはプルアップトランジスタ(T15)の出力端に接続され、ドレーンは第1基底電源(VSS1)に接続される。
T19、T20プルダウントランジスタのゲートはQBノードのオッドまたはイーブンに接続され、ソースはプルアップトランジスタ(T18)の出力端に接続され、ドレーンは第1基底電源(VSS1)に接続される。
ここで、プルダウントランジスタ(T16、T17、T19、T20)はVDDオッド電圧またはVDDイーブン電圧によってターンオンされる。プルダウントランジスタ(T16、T17、T19、T20)はN番目からN+3番目ゲートラインに供給されるスキャン信号をダウンさせる。
VDDオッド電圧またはVDDイーブン電圧をプルダウントランジスタ(T16、T17、T19、T20)のゲートに供給するT6〜T8、T11が形成されている。T6のゲート及びソースにはVDDオッド電圧またはVDDイーブン電圧が交互に供給されて、T8とT11を経由してVDDオッド電圧またはVDDイーブン電圧がプルダウントランジスタ(T16、T17、T19、T20)に供給される。
前記QBノードには前記プルダウントランジスタ(T16、T17、T19、T20)の駆動信号が供給され、ゲートラインに供給されたスキャン信号の電圧レベルを第1基底電源(VSS1)にダウンさせる。
前記Qノードは、前記T2の出力端と第1プルアップトランジスタ(T15)のゲート及び第2プルアップトランジスタ(T18)のゲートの間に形成される。そして、QBノードは前記プルダウントランジスタ(T16、T17、T19、T20)のゲートと第1基底電源(VSS1)の間、及びT8、T9、T10の出力端と第2基底電源(VSS2)の間に形成される。
図7は本発明の一実施例によるGIPの中で4チャンネルのQ1ノード、Q2ノード及びQBノード出力を示す図面である。
図7を参照すれば、本発明の一実施例によるディスプレイ装置のGIP300は一つのQBノードを4つのチャンネルが共有し、一つのQノードを2つのチャンネルが共有して4チャンネルで順次にゲート駆動信号を出力することができる。具体的に、Qノードは1チャンネルに配置されたQ1ノードと3チャンネルに配置されたQ3ノードを含むことができる。前記Q1ノードは1チャンネル及び2チャンネルが共有し、前記Q2ノードは3チャンネル及び4チャンネルが共有することができる。また、前記第1クロック信号(CLK1)ないし第4クロック信号(CLK4)を利用して4チャンネルで出力されるゲート駆動信号を分離することができる。
本発明の一実施例によるGIP300は、Q1ノード及びQ2ノードを共有することで2つのCLK信号によってブートストラップ(Bootstrap)が二回発生する。その結果、N番目の出力端VOUT(N)とN+1番目の出力端VOUT(N+1)は、互いに立上り(rising)、立下り(falling)時間に少しの差があるものの、正常に画素電圧をチャージング及びホールディングすることができる。
図8は、ゲートドライバ回路部の面積を減少させてベゼルサイズを減らした効果を示す図面である。
図8を参照すれば、従来技術によるGIP回路は、1つのステージの出力を得るために17個のトランジスタが必要で、4つのチャンネルの出力を得るためには総68個のトランジスタが必要であった。これにより、ゲートドライバ回路部の面積が増加し、ベゼルのサイズが大きくなる問題点があった。
一方、本発明の一実施例によるディスプレイ装置のゲートドライバは、1つのチャンネル当たり10個のトランジスタが形成され、4つのチャンネルの出力を得るために40個のトランジスタのみが必要である。したがって、従来技術に比べてゲートドライバ回路部の面積を40%くらい低減させ、ベゼルのサイズを減らすことができる長所がある。
図9は、本発明の一実施例によるQ1ノードを共有する第1及び第2チャンネルの出力特性を示す図面である。
図9を参照すれば、本発明の一実施例によるGIP300において、第1チャンネルの出力電圧(VOUT1)と第2チャンネルの出力電圧(VOUT2)は一つのQ1ノードを共有するので、互いに立上り(rising)、立下り(falling)時間に少しの差がある出力特性偏差が存在する。本発明の一実施例は、前記出力特性偏差が存在しても正常に画素電圧をチャージング及びホールディングすることができる。しかし、前記出力特性偏差は特定パターンやディスプレイ駆動環境、またはディスプレイ領域(A/A)の端での画素電圧のチャージング不良によるRGB Dataにおける色の混ざりなどのような問題が発生することがある。本発明の一実施例において、出力特性偏差が発生する理由は、Q1ノードにハイ(high)レベルの電圧が印加される間にQ1ノードをホールディングするトランジスタに漏れ電流(Ioff)が発生するためである。すなわち、Q1ノードは二回のブートストラップが発生し、Q1ノードを高速で放電させるために第1基底電圧(VSS1)ではなく、それより低いレベルの第2基底電圧(VSS2)を印加する。これにより、Q1ノードをホールディングするトランジスタに高電圧が印加されて漏れ電流が発生する。以下の説明では、前記一実施例による問題が4つのチャンネルの中でQノードを共有するチャンネルの間に発生するものであるため、Q1ノードを共有する第1チャンネルと第2チャンネルを挙げて説明する。つまり、前記問題は、Q2ノードを共有する第3チャンネルと第4チャンネルの間でも発生することができる。
図7及び図9を参照すれば、本発明の一実施例によるGIP300におけるQ1ノードは、二番目のブートストラップのスタート前の電圧と、第2チャンネルの出力電圧(VOUT2)にゲートロー電圧を印加するための二番目の放電スタート前の電圧と比べてQ1ノードの下向電圧(ΔV1)が発生する。前記Q1ノードの下向電圧(ΔV1)は、Q1ノードをホールディングするトランジスタの漏れ電流によって発生したものである。これによって、本発明の一実施例によるGIP300は、Q1ノードの高い電圧で高速駆動する第1チャンネルと比べて、第2チャンネルの出力電圧(VOUT2)の立下り時間がQ1ノードの下向電圧(ΔV1)に減少する。
図10は、本発明の他の実施例によるディスプレイ装置のGIP回路を示す図面である。
図10を参照すれば、本発明の他の実施例によるGIP500は、一実施例によるGIP300の出力特性偏差を改善したことを特徴とする。
本発明の他の実施例によるGIP500は、一実施例によるGIP300の構成を全て含む。同時に、本発明の他の実施例によるGIP500は、Qノードを共有する第Nチャンネル及び第N+1チャンネルのうち、第N+1チャンネルに補償部550を含む。また、本発明の他の実施例によるGIP500は、Qノードを共有する第N+2チャンネル及び第N+3チャンネルのうち、第N+3チャンネルに補償部550を含む。前記補償部550は補償キャパシタC1、C2を含んでもよい。例えば、前記GIP500は4チャンネルで、Q1ノードを共有する第1チャンネル及び第2チャンネルの中で第2チャンネルには第1補償部551を含み、Q2ノードを共有する第3チャンネル及び第4チャンネルの中で第4チャンネルには第2補償部552を含むことができる。具体的に、前記第1補償部551は第1補償キャパシタC1を含んでもよい。前記第1補償キャパシタC1は、第2チャンネルに配置されたT18トランジスタとT19トランジスタの間に配置されてもよい。すなわち、前記第1補償キャパシタC1は、第2チャンネルでT18トランジスタのゲートとT19トランジスタのソースと連結されてもよい。また、前記第2補償部552は第2補償キャパシタC2を含んでもよい。前記第2補償キャパシタC2は、第4チャンネルに配置されたT18トランジスタとT19トランジスタの間に配置されてもよい。すなわち、前記第2補償キャパシタC2は、第4チャンネルでT18トランジスタのゲートとT19トランジスタのソースと連結されてもよい。したがって、第2チャンネルのQ1ノードと第4チャンネルのQ2ノードは、第1及び第2補償部551、552によって電圧が上向されてもよい。これにより、本発明の他の実施例によるGIP500は、本発明の一実施例に比べて第2及び第4チャンネルの出力電圧(VOUT2、VOUT4)の立下り時間が第1及び第3チャンネルの出力電圧(VOUT1、VOUT3)の立下り時間と類似することで出力偏差が減少する。
図11は本発明の他の実施例によるQ1ノードを共有する第1及び第2チャンネルの出力特性を示す図面で、図12は本発明の他の実施例によるQ1ノードを共有する第1及び第2チャンネルの中で第2チャンネルの出力特性を示す図面で、図13は本発明の他の実施例による第1ないし第4チャンネルの出力特性を示す図面である。
図11を参照すれば、本発明の他の実施例によるQ1ノードは、下向電圧(ΔV1)が図9と比べて減少した。図12を参照すれば、他の実施例によるQ1ノードの電圧は、一実施例によるQ1'ノードの電圧よりΔV2くらい増加した。前記Q1ノードの電圧増加は、第1補償部551の第1補償キャパシタC1によって電圧を補償したためである。
図13を参照すれば、本発明の一実施例と他の実施例における第1ないし第4チャンネルの出力電圧特性及びQノードの電圧特性を比較したものである。より詳しくは、本発明の一実施例によるGIP300の場合、第1チャンネルの出力電圧(VOUT1')と第2チャンネルの出力電圧(VOUT2')の立下り時間偏差は0.60μsである。本発明の他の実施例によるGIP500の場合、第1チャンネルの出力電圧(VOUT1)と第2チャンネルの出力電圧(VOUT2)の立下り時間偏差は0.41μsである。また、本発明の一実施例によるGIP300の場合、第3チャンネルの出力電圧(VOUT3')と第4チャンネルの出力電圧(VOUT4')の立下り時間偏差は0.50μsである。本発明の他の実施例によるGIP500の場合、第3チャンネルの出力電圧(VOUT3)と第4チャンネルの出力電圧(VOUT4)の立下り時間偏差は0.39μsである。すなわち、本発明の他の実施例によるGIP500のチャンネル間出力偏差は、一実施例によるGIP300と比べて減少した。
したがって、本発明の他の実施例によるGIP500は、第1及び第2補償部551、552によるQ1ノード及びQ2ノードの電圧増加によって高速駆動が可能となり、第2及び第4チャンネルの出力電圧(VOUT2、VOUT4)の立下り時間が減少するようになる。すなわち、本発明の他の実施例によるGIP500は、第1及び第2チャンネルの出力電圧(VOUT1、VOUT2)の立下り時間が類似することで、第1及び第2チャンネルの出力電圧(VOUT1、VOUT2)の出力偏差が減少する。
図14は、本発明の他の実施例において、Q1ノードを共有する第1及び第2チャンネルの出力偏差が補償キャパシタによって改善する様子である。
図14を参照すれば、本発明の他の実施例によるGIP500は、補償部550の補償キャパシタの容量が増加すればするほど、第N+1チャンネル出力の立下り時間が減少して、第Nチャンネルと第N+1チャンネルの立下り時間が類似することになる。例えば、Q1ノードを共有する第1チャンネルと第2チャンネルは、第1補償部551の第1補償キャパシタC1の容量が増加すればするほど、出力電圧の立下り時間が類似することになって、両チャンネルの出力偏差が減少する。
図15は本発明の他の実施例によるディスプレイ装置のGIP回路を示す図面で、図16は本発明の他の実施例によるQ1ノードを共有する第1及び第2チャンネルの出力特性を示す図面である。
図15を参照すれば、本発明の他の実施例によるGIP600は一実施例によるGIP300の出力特性偏差を改善したことを特徴とする。
本発明の他の実施例によるGIP600は、一実施例によるGIP300の構成を全て含む。同時に、本発明の他の実施例によるGIP600は、一つのQノードを共有する第Nチャンネル及び第N+1チャンネルのうち、第N+1チャンネルに放電部650を含む。また、本発明の他の実施例によるGIP600は、一つのQノードを共有する第N+2チャンネル及び第N+3チャンネルのうち、第N+3チャンネルに放電部650を含む。例えば、前記GIP600は4つのチャンネルで、Q1ノードを共有する第1チャンネル及び第2チャンネルのうち、第2チャンネルには第1放電部651を含み、Q2ノードを共有する第3チャンネル及び第4チャンネルのうち、第4チャンネルには第2放電部652を含むことができる。具体的に、前記第1放電部551は放電トランジスタ(T21)を含んでもよい。前記第1放電部551の放電トランジスタ(T21)のゲートはVNEXT1信号が供給され、ソースは第2チャンネルのプルアップトランジスタ(T18)の出力端に接続され、ドレーンは第2基底電源(VSS2)に接続される。また、前記第2放電部552は放電トランジスタ(T21)を含んでもよい。前記第2放電部652の放電トランジスタ(T21)のゲートはVNEXT2信号が供給され、ソースは第4チャンネルのプルアップトランジスタ(T18)の出力端に接続され、ドレーンは第2基底電源(VSS2)に接続される。
図16を参照して本発明の他の実施例によるGIP600と、本発明の一実施例によるGIP300とを比べると、他の実施例における第2チャンネルの出力電圧(VOUT2)は、一実施例における第2チャンネルの出力電圧(VOUT2')より立下り時間が減少する。すなわち、本発明の他の実施例によるGIP600は、第1及び第2放電部651、652によって第2及び第4チャンネルの出力電圧(VOUT2、VOUT4)の立下り時間が減少する。
したがって、本発明の他の実施例によるGIP600は、第2及び第4チャンネルの出力電圧(VOUT2、VOUT4)の立下り時間が第1及び第3チャンネルの出力電圧(VOUT1、VOUT3)の立下り時間と類似することになり、出力偏差が減少する。
このように、ゲートドライバ回路部の面積を減らしながらも、GIPの全体チャンネルから正常にゲート駆動信号を出力することができるので、高解像度(UHD/UHD)級ディスプレイ装置に適用する時、ベゼルサイズの減少及びデザイン美感が向上する効果を得ることができる。
従来の技術では、ベゼルサイズの増加によって、母基板で一度に製造できるパネルの数が減少する短所があるが、本発明のゲートドライバを適用すれば母基板で一度に製造できるパネルの数が減少することを防止することができる。
また、本発明はGIP方式のゲートドライバで複数チャンネルの出力特性偏差を減少することができる。
本発明が属する技術分野における当業者は、上述した本発明がその技術的思想や必須特徴を変更しなくても、他の具体的形態で実施されてもよいことを理解することができる。したがって、以上で記述した実施例は、すべての面において例示的なものであり、限定的なものではないものとして理解しなければならない。
本発明の範囲は、前記詳細な説明よりは後述する特許請求の範囲によって表され、特許請求範囲の意味及び範囲、そしてその等価概念から導かれる全ての変更または変形された形態が本発明の範囲に含まれるものとして解釈されなければならない。
100 ディスプレイパネル
200 データドライバ
300、500、600 ゲートドライバ(GIP)
400 タイミングコントローラ
550 補償部
650 放電部
200 データドライバ
300、500、600 ゲートドライバ(GIP)
400 タイミングコントローラ
550 補償部
650 放電部
Claims (8)
- GIP(内蔵ゲートパネル、gate in panel)方式のゲートドライバにおいて、
ディスプレイパネルに配置された複数のゲートラインにスキャン信号を順次供給する第N(Nは自然数)ないし第N+3チャンネルを含み、
Q1ノードを第N及び第N+1チャンネルが共有し、Q2ノードを第N+2及び第N+3チャンネルが共有してハイ(high)レベルのスキャン信号を出力し、QBノードを第Nないし第N+3チャンネルが共有してロー(low)レベルのスキャン信号を出力し、
前記第N+1チャンネルは補償部を含むことを特徴とする、ゲートドライバ。 - 前記第Nチャンネルは、第Nクロック信号による第N出力電圧を第Nゲートラインにハイレベルのスキャン信号で出力する第1プルアップトランジスタと、QBノードの信号によってターンオンされて第1基底電圧を出力する第1プルダウントランジスタを含み、
前記第N+1チャンネルは、第N+1クロック信号による第N+1出力電圧を第N+1ゲートラインにハイレベルのスキャン信号で出力する第2プルアップトランジスタと、QBノードの信号によってターンオンされて第1基底電圧を出力する第2プルダウントランジスタを含むことを特徴とする、請求項1に記載のゲートドライバ。 - 前記補償部は補償キャパシタを含み、
前記補償キャパシタは、前記第2プルアップトランジスタのゲートと前記第2プルダウントランジスタのソースに連結されることを特徴とする、請求項2に記載のゲートドライバ。 - GIP(gate in panel)方式のゲートドライバにおいて、
ディスプレイパネルに配置された複数のゲートラインにスキャン信号を順次供給する第N(Nは自然数)ないし第N+3チャンネルを含み、
Q1ノードを第N及び第N+1チャンネルが共有し、Q2ノードを第N+2及び第N+3チャンネルが共有してハイ(high)レベルのスキャン信号を出力し、QBノードを第Nないし第N+3チャンネルが共有してロー(low)レベルのスキャン信号を出力し、
前記第N+1チャンネルは放電部を含むことを特徴とする、ゲートドライバ。 - 前記第Nチャンネルは、第Nクロック信号による第N出力電圧を第Nゲートラインにハイレベルのスキャン信号で出力する第1プルアップトランジスタと、QBノードの信号によってターンオンされて第1基底電圧を出力する第1プルダウントランジスタを含み、
前記第N+1チャンネルは、第N+1クロック信号による第N+1出力電圧を第N+1ゲートラインにハイレベルのスキャン信号で出力する第2プルアップトランジスタと、QBノードの信号によってターンオンされて第1基底電圧を出力する第2プルダウントランジスタを含むことを特徴とする、請求項4に記載のゲートドライバ。 - 前記放電部は放電トランジスタを含み、
前記放電トランジスタは、第N+4チャンネルの出力電圧によってターンオンされて第N+1の出力端に第2基底電圧を提供することを特徴とする、請求項5に記載のゲートドライバ。 - 複数のデータライン、複数のゲートライン及び前記複数のゲートラインにスキャン信号を順次供給する第N(Nは自然数)ないし第N+3チャンネルを含むゲートドライバが配置されたアレイ基板;
前記複数のデータラインにデータ電圧を供給するデータドライバ;及び
前記ゲートドライバと前記データドライバに制御信号を提供するタイミングコントローラ;を含み、
前記ゲートドライバは、Q1ノードを第N及び第N+1チャンネルが共有し、Q2ノードを第N+2及び第N+3チャンネルが共有してハイ(high)レベルのスキャン信号を出力し、QBノードを第Nないし第N+3チャンネルが共有してロー(low)レベルのスキャン信号を出力し、
前記第N+1チャンネルは補償部を含むことを特徴とする、ディスプレイ装置。 - 複数のデータライン、複数のゲートライン及び前記複数のゲートラインにスキャン信号を順次供給する第N(Nは自然数)ないし第N+3チャンネルを含むゲートドライバが配置されたアレイ基板;
前記複数データラインにデータ電圧を供給するデータドライバ;及び
前記ゲートドライバと前記データドライバに制御信号を提供するタイミングコントローラ;を含み、
前記ゲートドライバは、Q1ノードを第N及び第N+1チャンネルが共有し、Q2ノードを第N+2及び第N+3チャンネルが共有してハイ(high)レベルのスキャン信号を出力し、QBノードを第Nないし第N+3チャンネルが共有してロー(low)レベルのスキャン信号を出力し、
前記第N+1チャンネルは放電部を含むことを特徴とする、ディスプレイ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0191131 | 2015-12-31 | ||
KR1020150191131A KR102499314B1 (ko) | 2015-12-31 | 2015-12-31 | 게이트 드라이버 및 이를 포함하는 디스플레이 장치 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016252158A Division JP6503333B2 (ja) | 2015-12-31 | 2016-12-27 | ゲートドライバ及びディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019066883A true JP2019066883A (ja) | 2019-04-25 |
Family
ID=59069046
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016252158A Active JP6503333B2 (ja) | 2015-12-31 | 2016-12-27 | ゲートドライバ及びディスプレイ装置 |
JP2019006025A Pending JP2019066883A (ja) | 2015-12-31 | 2019-01-17 | ゲートドライバ及びディスプレイ装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016252158A Active JP6503333B2 (ja) | 2015-12-31 | 2016-12-27 | ゲートドライバ及びディスプレイ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10276121B2 (ja) |
JP (2) | JP6503333B2 (ja) |
KR (2) | KR102499314B1 (ja) |
CN (1) | CN106935215B (ja) |
DE (1) | DE102016125731B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020196424A1 (ja) | 2019-03-28 | 2020-10-01 | 住友ベークライト株式会社 | 水溶性添加剤組成物 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106023874B (zh) * | 2016-07-29 | 2023-08-18 | 上海中航光电子有限公司 | 一种双向扫描单元、驱动方法及栅极驱动电路 |
CN106023876B (zh) * | 2016-07-29 | 2023-06-16 | 上海中航光电子有限公司 | 一种双向扫描单元、驱动方法及栅极驱动电路 |
KR102505897B1 (ko) | 2017-11-27 | 2023-03-03 | 엘지디스플레이 주식회사 | Oled 표시패널 |
KR102413606B1 (ko) * | 2017-12-29 | 2022-06-24 | 엘지디스플레이 주식회사 | 구동 회로 내장형 표시패널 및 이를 이용한 영상 표시장치 |
CN107945764B (zh) * | 2018-01-08 | 2020-06-09 | 惠科股份有限公司 | 显示面板的驱动电路、显示装置及显示面板的驱动方法 |
CN111179797B (zh) * | 2018-11-13 | 2021-11-02 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置 |
KR102652819B1 (ko) * | 2018-12-27 | 2024-04-01 | 엘지디스플레이 주식회사 | 시프트 레지스터 회로부 및 이를 포함하는 발광표시장치 |
WO2021051270A1 (en) * | 2019-09-17 | 2021-03-25 | Boe Technology Group Co., Ltd. | Goa unit circuit, driving method, goa circuit, and display apparatus |
CN110619838B (zh) | 2019-11-04 | 2021-12-21 | 京东方科技集团股份有限公司 | 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置 |
CN110853591A (zh) * | 2019-11-11 | 2020-02-28 | 福建华佳彩有限公司 | 一种gip驱动电路及其控制方法 |
US11335225B2 (en) * | 2019-11-21 | 2022-05-17 | Lg Display Co., Ltd. | Stretchable display device |
KR102694049B1 (ko) | 2019-12-31 | 2024-08-08 | 엘지디스플레이 주식회사 | 시프트 레지스터 회로부 및 이를 포함하는 발광표시장치 |
JP2021170092A (ja) * | 2020-04-17 | 2021-10-28 | シャープ株式会社 | 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法 |
KR20220006157A (ko) * | 2020-07-07 | 2022-01-17 | 삼성디스플레이 주식회사 | 주사 구동부 및 이를 포함하는 표시 장치 |
KR20220016350A (ko) | 2020-07-30 | 2022-02-09 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 표시 장치 |
KR20220096949A (ko) | 2020-12-31 | 2022-07-07 | 엘지디스플레이 주식회사 | 발광표시장치 |
CN112992094B (zh) * | 2021-02-23 | 2022-09-09 | 福建华佳彩有限公司 | 一种gip电路驱动方法及显示装置 |
KR20230096542A (ko) | 2021-12-23 | 2023-06-30 | 엘지디스플레이 주식회사 | 표시장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7529333B2 (en) | 2005-10-27 | 2009-05-05 | Lg Display Co., Ltd. | Shift register |
US8982107B2 (en) | 2010-05-24 | 2015-03-17 | Sharp Kabushiki Kaisha | Scanning signal line drive circuit and display device provided with same |
KR101859471B1 (ko) | 2011-07-19 | 2018-05-21 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101904277B1 (ko) * | 2011-12-02 | 2018-10-05 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
CN202443728U (zh) | 2012-03-05 | 2012-09-19 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动器及显示装置 |
WO2014021158A1 (ja) | 2012-07-31 | 2014-02-06 | シャープ株式会社 | 表示装置およびその駆動方法 |
KR101992158B1 (ko) | 2013-04-30 | 2019-09-30 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
KR102102902B1 (ko) | 2013-05-30 | 2020-04-21 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
CN103474040B (zh) | 2013-09-06 | 2015-06-24 | 合肥京东方光电科技有限公司 | 栅极驱动单元、栅极驱动电路和显示装置 |
CN104700789B (zh) | 2013-12-09 | 2017-10-31 | 北京大学深圳研究生院 | 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器 |
KR102104979B1 (ko) * | 2013-12-17 | 2020-04-27 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그를 이용한 표시 장치 |
US9256088B2 (en) | 2013-12-31 | 2016-02-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Three-level-driven array substrate row driving circuit |
KR102208397B1 (ko) | 2014-08-05 | 2021-01-27 | 엘지디스플레이 주식회사 | 디스플레이 장치의 게이트 드라이버 |
CN104575379B (zh) | 2014-12-26 | 2018-01-16 | 北京大学深圳研究生院 | 显示装置及其驱动方法 |
-
2015
- 2015-12-31 KR KR1020150191131A patent/KR102499314B1/ko active IP Right Grant
-
2016
- 2016-12-14 US US15/378,928 patent/US10276121B2/en active Active
- 2016-12-27 DE DE102016125731.1A patent/DE102016125731B4/de active Active
- 2016-12-27 JP JP2016252158A patent/JP6503333B2/ja active Active
- 2016-12-29 CN CN201611247340.XA patent/CN106935215B/zh active Active
-
2019
- 2019-01-17 JP JP2019006025A patent/JP2019066883A/ja active Pending
-
2023
- 2023-02-08 KR KR1020230016760A patent/KR102536784B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020196424A1 (ja) | 2019-03-28 | 2020-10-01 | 住友ベークライト株式会社 | 水溶性添加剤組成物 |
Also Published As
Publication number | Publication date |
---|---|
KR102499314B1 (ko) | 2023-02-10 |
CN106935215A (zh) | 2017-07-07 |
KR20230025685A (ko) | 2023-02-22 |
KR102536784B1 (ko) | 2023-05-30 |
JP6503333B2 (ja) | 2019-04-17 |
DE102016125731A1 (de) | 2017-07-06 |
US10276121B2 (en) | 2019-04-30 |
KR20170079997A (ko) | 2017-07-10 |
JP2017120417A (ja) | 2017-07-06 |
DE102016125731B4 (de) | 2021-09-30 |
CN106935215B (zh) | 2019-09-24 |
US20170193950A1 (en) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6503333B2 (ja) | ゲートドライバ及びディスプレイ装置 | |
US10102793B2 (en) | Built-in gate driver and display device using the same | |
CN109841193B (zh) | Oled显示面板及包括该oled显示面板的oled显示装置 | |
US10262580B2 (en) | Flexible display device with gate-in-panel circuit | |
US8400390B2 (en) | Gate driving device and liquid crystal display having the same | |
KR102208397B1 (ko) | 디스플레이 장치의 게이트 드라이버 | |
US9305508B2 (en) | Display device | |
KR102146828B1 (ko) | 표시장치 | |
JP5710112B2 (ja) | ゲート駆動回路 | |
US8941696B2 (en) | Liquid crystal display device including inspection circuit and inspection method thereof | |
KR102023641B1 (ko) | 쉬프트 레지스터와 이의 구동방법 | |
KR102054682B1 (ko) | 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치 | |
KR20140057794A (ko) | 게이트 구동 회로, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치 | |
US9007291B2 (en) | Active level shift driver circuit and liquid crystal display apparatus including the same | |
US9070315B2 (en) | Display device | |
KR102172387B1 (ko) | 네로우 베젤을 갖는 표시패널과 그를 포함한 표시장치 | |
JP5244352B2 (ja) | 表示装置及びそのストレージ駆動回路 | |
KR20140138440A (ko) | 평판 표시 장치 및 그의 구동 방법 | |
KR20080035146A (ko) | 액정 표시 장치 | |
KR101989931B1 (ko) | 액정표시장치 | |
US11636821B2 (en) | Gate driving circuit and display device including the same | |
KR20150030533A (ko) | 디스플레이 장치와 이의 구동 방법 | |
KR102634769B1 (ko) | 시프트 레지스터 및 이를 이용한 표시장치 | |
KR102534740B1 (ko) | 게이트 구동회로와 이를 포함하는 표시장치 | |
KR102156068B1 (ko) | 표시장치 |