JP2018523844A - 画素回路、その駆動方法、及び表示パネル - Google Patents

画素回路、その駆動方法、及び表示パネル Download PDF

Info

Publication number
JP2018523844A
JP2018523844A JP2018500930A JP2018500930A JP2018523844A JP 2018523844 A JP2018523844 A JP 2018523844A JP 2018500930 A JP2018500930 A JP 2018500930A JP 2018500930 A JP2018500930 A JP 2018500930A JP 2018523844 A JP2018523844 A JP 2018523844A
Authority
JP
Japan
Prior art keywords
transistor
driving
line
pixel circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018500930A
Other languages
English (en)
Inventor
シャオジュン ユ
シャオジュン ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of JP2018523844A publication Critical patent/JP2018523844A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光ダイオードと、駆動トランジスタと、一つのデータ線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第１の走査線に接続される第１のトランジスタと、一つの第１の電源線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第２の走査線に接続される第２のトランジスタと、当該駆動トランジスタのゲートと当該第２のトランジスタとの間に接続され、且つゲートが一つの第３の走査線に接続される第３のトランジスタと、当該駆動トランジスタのゲートと当該第１の電源線との間に接続される駆動コンデンサと、を含む画素回路７０であって、当該駆動コンデンサは、更に、当該発光ダイオードを介して一つの第２の電源線に接続される。このようにすることで、発光素子を流れる電流は、データ線によって供給されたデータ信号にしか関連しないため、発光素子を流れる電流に対する閾値電圧の変動の影響が減少する。本発明は、表示パネル８及び画素駆動方法を更に提供する。【選択図】 図２

Description

本発明は、発光表示パネルに関し、特に、閾値電圧の変動を補償することができる画素回路、その駆動方法及び当該画素回路を有する表示パネルに関する。
電流型発光装置として、有機エレクトロル発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）は、ますます性能の高い有機発光表示パネルに応用されてきている。図１を参照すると、従来のＯＬＥＤ表示パネル画素回路は、駆動トランジスタ（Ｔｒａｎｓｉｓｔｏｒ）ＭＤと、スイッチとして機能するトランジスタＭ１と、一つのコンデンサＣＳTと、一つの有機発光素子である２T１Ｃと、を含む。ここで、有機発光素子は、一つの有機発光ダイオードＤＯＬＥＤ及び一つの当該発光ダイオードの誘導コンデンサＣＯＬＥＤを含む。トランジスタＭ１はデータ信号ＶＤＡTＡに接続され、且つ走査信号ＶＳＣＡＮに制御され、駆動トランジスタＭＤは画素電源ＶＤＤに接続され、且つトランジスタＭ１を介してデータ信号ＶＤＡTＡにも接続され、コンデンサＣＳTの両端が、それぞれ画素電源ＶＤＤ、及びトランジスタＭ１と駆動トランジスタＭＤとの間のノードＡに接続され、有機発光ダイオードＤＯＬＥＤ及び誘導コンデンサＣＯＬＥＤは、トランジスタＭＤと外部電源ＶＳＳとの間に並列接続される。ここで、外部電源ＶＳＳの電圧が画素電源ＶＤＤの電圧より低く、例えば、接地電圧であっても良い。トランジスタＭ１のゲートが走査信号ＶＳＣＡＮに応答してトランジスタＭ１をオンにした場合に、データ信号ＶＤＡTＡは、コンデンサＣＳTを充電し始め、その後、コンデンサＣＳTの電圧が駆動トランジスタＭＤのゲートに印加され、これにより、駆動トランジスタＭＤはオンにされ、電流が有機発光素子を流れて有機発光素子を発光させる。
駆動トランジスタＭＤを介して有機発光素子に供給された電流は、以下の式によって算出される。
IＯＬＥＤ=１/２*β(ＶＧＳ-ＶTH)２ ・・・式１
ただし、IＯＬＥＤは、有機発光素子を流れる電流であり、ＶＧＳは、駆動トランジスタＭＤのゲートとソースとの間に印加される電圧であり、ＶＧＳは、ＣＳT両端の電圧によって決定され、ＶTHは、駆動トランジスタＭＤの閾値電圧であり、βは、駆動トランジスタＭＤのゲイン係数であり、デバイスの寸法及び半導体のキャリアの移動度によって決定される。式１によると、有機発光素子を流れる電流は、駆動トランジスタＭＤの閾値電圧に影響される。生産プロセスで有機発光表示パネルにおける各トランジスタの閾値電圧及び電子移動度は、いずれも同じでないことから、同じＶＧＳが印加されても、回路に生成された電流IＯＬＥＤは、依然としてばらつきがあるので、輝度が不均一である。
これに鑑み、本発明の一つの実施形態は、輝度が閾値電圧の変動に影響されることを小さくすることができる画素回路を提供する。
画素回路であって、当該画素回路は、発光ダイオードと、駆動トランジスタと、一つのデータ線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第１の走査線に接続される第１のトランジスタと、一つの第１電源線と当該駆動トランジスタとの間に接続され、且つゲートが一つの第２の走査線に接続される第２のトランジスタと、当該駆動トランジスタのゲートと当該第２のトランジスタとの間に接続され、且つゲートが一つの第３の走査線に接続される第３のトランジスタと、当該駆動トランジスタのゲートと当該第１の電源線との間に接続される駆動コンデンサと、を含む。ここで、当該駆動トランジスタは、更に、当該発光ダイオードを介して一つの第２の電源線に接続される。
表示パネルであって、当該表示パネルは、アレイに配列される複数の上記の画素回路と、それぞれ当該第１の走査線、第２の走査線、及び第３の走査線に走査信号を供給する走査駆動ユニットと、当該データ線にデータ信号を供給するデータ駆動ユニットと、当該第１の電源線に第１の電源電圧を供給する第１の電源と、当該第２の電源線に第２の電源電圧を供給する第２の電源と、を含む。
上記の画素回路に応用される画素回路の駆動方法であって、当該駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、当該第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、当該駆動コンデンサの両端の電位が、当該第１の電源線によって供給された第１の電圧になるステップと、当該第１のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、第２のトランジスタを遮断させ、当該データ線が当該第１のトランジスタを介して当該駆動トランジスタに一つのデータ電圧を出力し、当該駆動コンデンサの当該駆動トランジスタと接続される一端の電位が、当該データ電圧と当該閾値電圧との合計値になるまで、当該駆動コンデンサが順次に当該第３のトランジスタ、駆動トランジスタ、及び第１のトランジスタを介してデータ線に放電するステップと、当該第２のトランジスタを導通させ、第１のトランジスタ及び第３のトランジスタを遮断させ、当該駆動コンデンサが、当該駆動トランジスタが導通するように駆動し、当該第１の電源線によって供給された第１の電圧が、当該発光素子が発光するように駆動するステップとを含む。
本発明の画素回路、表示パネル、及び駆動方法において、発光素子を流れる電流は、データ線によって供給されたデータ信号にしか関連しない。これにより、発光素子を流れる電流に対する閾値電圧の変動の影響が減少した。
以下の図面は、具体的な実施形態を参照して本発明の各実施形態を詳しく説明するためのものである。なお、図面に示す各構成要素は、実際の大きさ及び比例関係を表すものではなく、明確に説明するために示された概略図に過ぎず、本発明を限定するものと理解すべきではない。
従来の画素回路の概略図である。 本発明の表示パネルの概略ブロック図である。 図１の表示パネルの画素回路の概略図である。 それぞれ図３の画素回路の作動タイミング図及び当該タイミング図の充電段階での図３の画素回路の概略作動図である。 それぞれタイミング図及び当該タイミング図の補償段階での図３の画素回路の概略作動図である。 それぞれタイミング図及び当該タイミング図の発射段階での図３の画素回路の概略作動図である。 それぞれタイミング図及び当該タイミング図の放電段階での図３の画素回路概略作動図である。 図３の画素回路の駆動トランジスタの閾値と流れる電流との変動関係図である。 図２の画素回路の表示パネルの画素回路の第２の実施形態の概略図である。 それぞれ図９の画素回路の作動タイミング図及び当該タイミング図の充電段階での図９の画素回路の概略作動図である。
本発明の目的、技術案及び利点を更に明確するために、以下に、複数の実施形態及び図面を参照しながら、本発明を更に詳しく説明する。なお、ここで説明される具体的な実施形態は、本発明を解釈するためのものだけであり、本発明を限定するものではない。
図２を参照し、表示パネル８は、走査駆動ユニット１０と、データ駆動ユニット２０と、発射制御駆動ユニット３０と、表示ユニット４０と、第１の電源５０と、第２の電源６０と、を含む。表示ユニット４０は、マトリックス配列される複数の画素回路７０を含む。走査駆動ユニット１０、データ駆動ユニット２０、及び発射制御駆動ユニット３０は、それぞれ各画素回路７０に走査信号VＳCAN（第１の走査信号VＳCAN１と、第２の走査信号VＳCAN２と第３の走査信号VＳCAN３とを含む）、データ信号VＤATA、及び発射制御信号VEMを供給する。第１の電源５０及び第２の電源６０は、それぞれ各画素回路７０に第１の電圧VＤＤ及び第２の電圧VＳＳを供給する。
次に図３を参照し、本発明第１の実施形態における画素回路７０は、第１の走査信号VＳCAN１を伝送する第１の走査線と、第２の走査信号VＳCAN２を伝送する第２の走査線と、第３の走査信号VＳCAN３を伝送する第３の走査線と、第１の電圧VＤＤを伝送する第１の電源線と、第２の電圧VＳＳを伝送する第２の電源線と、データ信号VＤATAを伝送するデータ線と、発射制御信号VEMを伝送する発射線と、を有する。画素回路７０は、
駆動トランジスタＴＤと、
一つの電極が当該第２の電源線に接続される発光ダイオードＤOLEＤと、
制御電極が当該第１の走査線に接続され、且つ二つの被制御電極がそれぞれ当該データ線及び当該駆動トランジスタＴＤの一つの被制御電極に接続される第１のトランジスタＴ１と、
制御電極が当該第２の走査線に接続され、且つ二つの被制御電極がそれぞれ当該第１の電源線及び当該駆動トランジスタＴＤのもう一つの被制御電極に接続される第２のトランジスタＴ２と、
制御電極が当該第３の走査線に接続され、且つ二つの被制御電極がそれぞれ当該駆動トランジスタＴＤの制御電極及び前記もう一つの被制御電極に接続される第３のトランジスタＴ３と、
制御電極が当該発射線に接続され、且つ二つの被制御電極がそれぞれ当該駆動トランジスタＴＤの前記一つの被制御電極及び当該発光ダイオードＤOLEＤのもう一つの電極に接続される発射トランジスタＴＥと、
両端がそれぞれ当該駆動トランジスタＴＤの制御電極及び当該第１の電源線に接続される駆動コンデンサＣＳTと、をさらに含む。
具体的に、下記の実施例において、発光素子は、有機発光ダイオード（ＯＬＥＤ）として例示されるが、なお、本発明は、これに限定されない。例えば、当該発光素子は、無機発光ダイオードであっても良い。また、下記の実施例における駆動トランジスタＴＤ、第１のトランジスタＴ１、第２のトランジスタＴ２、第３のトランジスタＴ３、及び発射トランジスタＴＥは、薄膜電界効果トランジスタであることが好ましい。具体的に、いずれもＮ型薄膜電界効果トランジスタであるが、これに限定されない。Ｐ型またはスイッチング機能を実現できる他の電子素子、例えば、三極管であっても良い。当業者であれば、下記の実施形態の説明により、他のタイプのトランジスタが如何に作動しているのかを知ることができるため、本発明は、他のタイプのトランジスタの説明を省略する。この場合、第２の電圧ＶＳＳの電圧値が、第１の電圧ＶＤＤの電圧値より低く、例えば、接地電圧であっても良い。
駆動トランジスタＴＤは、一つの制御電極と、当該制御電極によって制御されて相互に導通されるまたは導通されない二つの被制御電極と、を含む。制御電極が、N型薄膜電界効果トランジスタＴＤのゲートＧであり、二つの被制御電極が、ドレインＤとソースＳであり、第１のトランジスタＴ１、第２のトランジスタＴ２、及び第３のトランジスタＴ３も発射トランジスタＴＥと同様である。第１のトランジスタＴ１のドレインＤ及びソースＳが、それぞれ当該データ線及び駆動トランジスタＴＤのソースＳに接続され、ゲートＧが第１の走査線に接続される。第２のトランジスタＴ２のドレインＤ及びソースＳが、それぞれ第１の電源線及び駆動トランジスタＴＤのドレインＤに接続され、ゲートＧが当該第２の走査線に接続される。第３のトランジスタＴ３のドレインＤ及びソースＳが、それぞれ第２のトランジスタＴ２のソースＳ及び駆動トランジスタＴＤのゲートＧに接続され、ゲートＧが当該第３の走査線に接続される。発射トランジスタＴＥのドレインＤが駆動トランジスタＴＤのソースＳに接続され、ソースＳが発光ダイオードＤOLEＤを介して第２の電源線に接続される。ここで、当該発光ダイオードＤOLEＤの陰極が当該第２の電源線に接続され、発射トランジスタＴＥのゲートＧが当該発射線に接続される。本実施形態において、第１のトランジスタＴ１と、駆動トランジスタＴＤと、発射トランジスタＴＥとが相互に接続されるノードを、ＮＳとし、第２のトランジスタＴ２と、駆動トランジスタＴＤと、第３のトランジスタＴ３とが相互に接続されるノードを、ＮＤとし、駆動コンデンサＣＳTと、第３のトランジスタＴ３と、駆動トランジスタＴＤとが相互に接続されるノードを、ＮＧとする。
図４ａ及び４ｂを参照し、図３の画素回路７０は、図４ａに示すタイミング図に従って作動する。図４ａに示すタイミング図において、画素回路７０の各作動周期は、四つの段階に分けることができる。第１の段階、即ち、充電段階において、画素回路７０の作動状況は、図４bに示される、充電段階において、ノードＮＤ及びＮＧの電圧が第１の電圧ＶＤＤの電圧まで充電される。具体的に、第１の走査信号ＶＳＣAN１及び発射制御信号ＶEMは、ローレベルであり、第２の走査信号ＶＳＣAN２及び第３の走査信号ＶＳＣAN３は、ハイレベルであり、この場合、第１のトランジスタＴ１及び発射トランジスタＴＥは遮断され、第２のトランジスタＴ２及び第３のトランジスタＴ３は導通される。この場合、第１の電圧ＶＤＤは、第２のトランジスタＴ２及び第３のトランジスタＴ３を介してノードＮＧに伝送される。即ち、ノードＮＧ及びノードＮＤは、いずれも第１の電圧ＶＤＤまで充電される。この場合、駆動トランジスタＴＤも遮断される。当該段階でデータ信号ＶＤATAは、ローレベルであっても良い。
図５ａ及び５ｂを参照し、第２段階、即ち、補償段階において、ノードＮＤ及びノードＮＧは、データ信号ＶＤATAの電圧と駆動トランジスタＴＤの閾値電圧ＶTHとの合計値まで充電され、ノードＮＳは、データ信号ＶＤATAの電圧まで充電される。具体的に、第２の走査信号ＶＳＣAN２及び発射制御信号ＶEMは、ローレベルであり、第１の走査信号ＶＳＣAN１及び第３の走査信号ＶＳＣAN３は、ハイレベルである。第１の走査信号ＶＳＣAN１、及び第１の電圧ＶＤＤの電圧値とデータ信号ＶＤATAとの電圧差は、通常第１のトランジスタＴ１及び駆動トランジスタＴＤの閾値電圧より大きいため、第１のトランジスタＴ１のＶＧＳは、ＶTHより大きくて導通され、ノードＮＳの電位は、データ信号ＶＤATAの電圧値であり、駆動トランジスタＴＤも同様に導通され、ノードＮＤの電位も、データ信号ＶＤATAの電圧値である。同様に、第３のトランジスタＴ３も導通され、駆動コンデンサＣＳと第３のトランジスタＴ３とが接続される一端は、順次にトランジスタＴ３、トランジスタＴＤ、トランジスタＴ１を介してデータ線に電力量を放出するため、その電位が次第に低下していく。ノードＮＤ及びノードＮＧの電位がデータ信号ＶＤATAの電圧と駆動トランジスタＴＤの閾値電圧ＶTHとの合計値（ＶＤATA+ＶTH）まで低下した場合に、駆動トランジスタＴＤのＶＧＳは、ＶTHにイコールし、この場合、駆動トランジスタＴＤが遮断される。このようにすることで、ノードＮＤ及びノードＮＧは（ＶＤATA+ＶTH）に維持され、ノードＮＳの電位は、データ信号ＶＤATAの電圧値にイコールする。
図６ａ及び６ｂを参照し、第３の段階、即ち、発射段階において、トランジスタＴ２と、トランジスタＴＤと、トランジスタＴＥとは、いずれも導通され、発光ダイオードＤOLEＤは発光する。具体的には、画素回路７０の発射段階での作動状況は、図６ｂに示される、発射段階において、第２の走査信号ＶＳＣAN２及び発射制御信号ＶEMは、いずれもハイレベルであり、第３の走査信号ＶＳＣAN３及び第１の走査信号ＶＳＣAN１は、いずれもローレベルである。この場合、第２のトランジスタＴ２及び発射トランジスタＴＥは導通され、第１のトランジスタＴ１及び第３のトランジスタＴ３は遮断される。導通される回路がないため、駆動コンデンサＣＳの電圧は、そのまま維持され、即ち、ノードＮＧの電位は、（ＶＤATA+ＶTH）に維持される。このようにすることで、駆動コンデンサＣＳTによって貯蔵されるエネルギーの作用で、駆動トランジスタＴＤも導通され、第１の電圧ＶＤＤによって生成された電流は、発光ダイオードＤOLEＤを流れて発光させる。背景技術において言及された式１によると、この場合、発光素子を流れる電流は、
IOLEＤ=１/２*β(ＶＤATA+ＶTH-ＶTH)２
=１/２*β(ＶＤATA)２。
上式によると、発射段階で発光素子を流れる電流は、データ信号ＶＤATAにしか関連しない。これにより、発光素子を流れる電流に対する閾値電圧の変動の影響が減少した。図８に示すように、本発明の５Ｔ１Ｃ構成は、従来の２Ｔ１Ｃ構成に比べ、同じ閾値電圧ＶTHの変動の下で、電流の変動が明らかに低下し、表示パネル８の輝度の均一性がよく改善される。
好ましくは、図７ａ及び７ｂを参照し、第４の段階、即ち、放電段階を有しても良い。この段階において、駆動コンデンサＣＳは、第２の電源線に放電する。具体的には、放電段階において、画素回路７０の作動状況は、図７bに示すように、発射制御信号ＶEMは、ハイレベルであり、第１の走査信号ＶＳＣAN１、第２の走査信号ＶＳＣAN２、及び第３の走査信号ＶＳＣAN３は、いずれもローレベルである。この場合、発射トランジスタＴＥは導通され、ノードＮＧの電位が依然として（ＶＤATA+ＶTH）に維持されているため、駆動トランジスタＴＤも導通され、第１のトランジスタＴ１、第２のトランジスタＴ２、及び第３のトランジスタＴ３は遮断される。元の電位の作用で、発光ダイオードＤOLEＤは導通され、これにより、ノードＮＤ及びノードＮＳの電位は、第２の電圧ＶＳＳによって低くされて次第に小さくなっていく。このようにすることで、次の周期のデータ電圧が低いことを避けることができ、即ち、データ電圧がノードＮＳの電圧より小さい場合に、前記次の周期の補償段階でデータ電圧の書き込みが遅いこと、書き込むことができないまでの状況を避けることができるため、応答スビードが高められ、表示効果が向上した。
好ましくは、図９を参照し、本発明のもう一つの実施形態における画素回路７０’と上記の実施形態における画素回路７０との相違点は、発射トランジスタＴＥが省略されることである。このようにすることで、駆動トランジスタＴＤは、発光ダイオードＤOLEＤに直接接続されるようになる。画素回路７０’の駆動タイミング図は、図１０ａに示すように、充電段階において、ノードＮＳの電圧はデータ信号ＶＤATAの電圧まで充電され、ノードＮＤ及びノードＮＧの電圧は第１の電圧ＶＤＤの電圧まで充電される。具体的には、第１の走査信号ＶＳＣAN１、第２の走査信号ＶＳＣAN２、及び第３の走査信号ＶＳＣAN３は、いずれもハイレベルであり、この場合、第１のトランジスタＴ１、第２のトランジスタＴ２、及び第３のトランジスタＴ３は導通され、これにより、駆動トランジスタＴＤも導通される。この場合、第１の電圧ＶＤＤは、第２のトランジスタＴ２及び第３のトランジスタＴ３を介してノードＮＧに伝送される。即ち、ノードＮＧ及びノードＮＤは、いずれも第１の電圧ＶＤＤまで充電される。この場合、第１のトランジスタＴ１は導通され、ノードＮＳの電位は、データ信号ＶＤATAの電圧である。第２の段階、即ち、補償段階において、ノードＮＤ及びノードＮＧは、（ＶＤATA+ＶTH）まで充電され、ノードＮＳは、データ信号ＶＤATAの電圧まで充電される。第３の段階、即ち、発射段階において、トランジスタＴ２及びトランジスタＴＤは、いずれも導通され、発光ダイオードＤOLEＤは発光する。第２の段階及び第３の段階において、作動原理及び具体的な作動プロセスは、第１の方式と同じなので、ここで詳しく説明しない。当然、第１の実施形態のタイミング図と同じく、画素回路７０’は、第３の段階の後に一つの放電する段階をさらに含んでも良い、その具体的な作動方式及び原理も上記の通りであるが、ここで詳しく説明しない。
以上の内容は、本発明の好ましい実施例に過ぎず、本発明を限定するものではない。本発明の趣旨及び原則を逸脱しない範囲内での各種の変更、同等な取り替え及び改善等は、いずれも本発明の保護範囲に含まれるべきである。

Claims (14)

  1. 発光ダイオードと、
    駆動トランジスタと、
    一つのデータ線と前記駆動トランジスタとの間に接続され、且つゲートが一つの第１の走査線に接続される第１のトランジスタと、
    一つの第１の電源線と前記駆動トランジスタとの間に接続され、且つゲートが一つの第２の走査線に接続される第２のトランジスタと、
    前記駆動トランジスタのゲートと前記第２のトランジスタとの間に接続され、且つゲートが一つの第３の走査線に接続される第３のトランジスタと、
    前記駆動トランジスタのゲートと前記第１の電源線との間に接続される駆動コンデンサと、
    を含み、
    前記駆動トランジスタは、更に、前記発光ダイオードを介して一つの第２の電源線に接続される、画素回路。
  2. 前記第１のトランジスタのドレイン及びソースが、それぞれ前記データ線及び前記駆動トランジスタのソースに接続される、
    ことを特徴とする請求項１に記載の画素回路。
  3. 前記第１のトランジスタのドレイン及びソースが、それぞれ前記データ線及び前記駆動トランジスタのソースに接続される、
    ことを特徴とする請求項１に記載の画素回路。
  4. 前記第２のトランジスタのドレイン及びソースが、それぞれ前記第１の電源線及び前記駆動トランジスタのドレインに接続される、
    ことを特徴とする請求項１に記載の画素回路。
  5. 前記第３のトランジスタのドレイン及びソースが、それぞれ前記駆動トランジスタのドレイン及びゲートに接続される、
    ことを特徴とする請求項１に記載の画素回路。
  6. 前記駆動コンデンサの両端が、それぞれ前記駆動トランジスタのゲート及び前記第１の電源線に接続される、
    ことを特徴とする請求項１に記載の画素回路。
  7. 前記画素回路は、前記駆動トランジスタと前記発光ダイオードとの間に接続される発射トランジスタを更に含み、且つ前記発射トランジスタのゲートが一つの発射線に接続される、
    ことを特徴とする請求項１に記載の画素回路。
  8. 前記発射トランジスタのドレイン及びソースが、それぞれ前記駆動トランジスタのソース及び前記発光ダイオードの陽極に接続され、前記発光ダイオードの陰極が前記第２の電源線に接続される、
    ことを特徴とする請求項７に記載の画素回路。
  9. アレイに配列される複数の請求項１〜６のいずれかに記載の画素回路と、
    それぞれ前記第１の走査線、第２の走査線、及び第３の走査線に走査信号を供給する走査駆動ユニットと、
    前記データ線にデータ信号を供給するデータ駆動ユニットと、
    前記第１の電源線に第１の電源電圧を供給する第１の電源と、
    前記第２の電源線に第２の電源電圧を供給する第２の電源と、
    を含む表示パネル。
  10. 前記画素回路は、前記駆動トランジスタと前記発光ダイオードとの間に接続される発射トランジスタを更に含み、且つ前記発射トランジスタのゲートが一つの発射線に接続され、前記表示パネルは、前記発射線に発射制御信号を供給する発射制御駆動ユニットを更に含む、
    ことを特徴とする請求項９に記載の表示パネル。
  11. 請求項１〜６のいずれかに記載の前記画素回路に応用される画素回路の駆動方法であって、前記駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、
    前記第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、前記駆動コンデンサの両端の電位は、前記第１の電源線によって供給された第１の電圧になるステップと、
    前記第１のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、第２のトランジスタを遮断させ、前記データ線が、前記第１のトランジスタを介して前記駆動トランジスタに一つのデータ電圧を出力し、前記駆動コンデンサの前記駆動トランジスタと接続される一端の電位が前記データ電圧と前記閾値電圧との合計値になるまで、前記駆動コンデンサが、順次に前記第３のトランジスタ、駆動トランジスタ、及び第１のトランジスタを介してデータ線に放電するステップと、
    前記第２のトランジスタを導通させ、第１のトランジスタ及び第３のトランジスタを遮断させ、前記駆動コンデンサが、前記駆動トランジスタが導通するように駆動し、前記第１の電源線によって供給された第１の電圧により、前記発光素子が発光するように駆動するステップと、
    を含む画素回路の駆動方法
  12. 前記発光素子が発光するステップの後に、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを遮断させ、駆動トランジスタが駆動コンデンサの駆動で導通され、前記駆動トランジスタと前記第１のトランジスタとの間の一つの接続ノードの電圧が低くなるステップを更に含む、
    ことを特徴とする請求項１１に記載の駆動方法。
  13. 請求項７に記載の画素回路に応用される画素回路の駆動方法であって、前記駆動トランジスタは、一つの閾値電圧を有し、前記駆動方法は、
    前記第２のトランジスタ及び第３のトランジスタを導通させ、前記第１のトランジスタ及び発射トランジスタを遮断させ、前記コンデンサの両端の電位が、前記第１の電源線によって供給された第１の電圧値になるステップと、
    前記第１のトランジスタ、第３のトランジスタ、及び駆動トランジスタを導通させ、第２のトランジスタを遮断させ、前記データ線が前記第１のトランジスタを介して前記駆動トランジスタに一つのデータ電圧を出力し、前記駆動コンデンサの前記駆動トランジスタと接続される一端の電位が前記データ電圧と前記閾値電圧との合計値になるまで、前記駆動コンデンサが、順次に前記第３のトランジスタ、駆動トランジスタ、及び第１のトランジスタを介してデータ線に放電するステップと、
    前記第２のトランジスタを導通させ、第１のトランジスタ及び第３のトランジスタを遮断させ、前記駆動コンデンサが、前記駆動トランジスタが導通するように駆動し、前記第１の電源線によって供給された第１の電圧により、前記発光素子が発光するように駆動するステップと、
    を含む画素回路の駆動方法。
  14. 前記発光素子が発光するステップの後に、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを遮断させ、駆動トランジスタが駆動コンデンサの駆動で導通され、前記駆動トランジスタと前記第１のトランジスタとの間の一つの接続ノードの電圧が低くなるステップと、を更に含む、
    ことを特徴とする請求項１２に記載の駆動方法。
JP2018500930A 2015-08-07 2015-08-07 画素回路、その駆動方法、及び表示パネル Pending JP2018523844A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/086409 WO2017024454A1 (zh) 2015-08-07 2015-08-07 像素电路及其驱动方法、显示面板

Publications (1)

Publication Number Publication Date
JP2018523844A true JP2018523844A (ja) 2018-08-23

Family

ID=57982939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018500930A Pending JP2018523844A (ja) 2015-08-07 2015-08-07 画素回路、その駆動方法、及び表示パネル

Country Status (6)

Country Link
US (1) US10535298B2 (ja)
EP (1) EP3333837B1 (ja)
JP (1) JP2018523844A (ja)
KR (1) KR20180032560A (ja)
CN (1) CN106688030A (ja)
WO (1) WO2017024454A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007264587A (ja) * 2006-03-28 2007-10-11 Samsung Sdi Co Ltd 画素及びこれを用いた有機電界発光表示装置
US20090021287A1 (en) * 2004-09-15 2009-01-22 Jin Jang Circuit and method for driving organic light emitting diode
WO2009142033A1 (ja) * 2008-05-20 2009-11-26 シャープ株式会社 表示装置、画素回路およびその駆動方法
JP2011107685A (ja) * 2009-11-18 2011-06-02 Samsung Mobile Display Co Ltd 画素回路及びそれを利用した有機発光ダイオードディスプレイ
JP2011170335A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 発光素子を用いた表示装置
CN104658483A (zh) * 2015-03-16 2015-05-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671821B1 (ko) * 2003-04-01 2007-01-19 장 진 유기 발광 다이오드 표시 장치
TW200620207A (en) * 2004-07-05 2006-06-16 Sony Corp Pixel circuit, display device, driving method of pixel circuit, and driving method of display device
KR100939849B1 (ko) * 2007-11-12 2010-01-29 네오뷰코오롱 주식회사 유기전계발광장치의 화소 회로
CN102708790A (zh) * 2011-12-01 2012-10-03 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元以及显示装置
CN103236237B (zh) 2013-04-26 2015-04-08 京东方科技集团股份有限公司 一种像素单元电路及其补偿方法、以及显示装置
CN103258501B (zh) * 2013-05-21 2015-02-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法
CN105096817B (zh) * 2014-05-27 2017-07-28 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN204066686U (zh) * 2014-09-25 2014-12-31 京东方科技集团股份有限公司 像素电路、显示面板和显示装置
CN104282263A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
JP2018528455A (ja) * 2015-07-21 2018-09-27 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． 画素回路、その駆動方法、及び表示パネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090021287A1 (en) * 2004-09-15 2009-01-22 Jin Jang Circuit and method for driving organic light emitting diode
JP2007264587A (ja) * 2006-03-28 2007-10-11 Samsung Sdi Co Ltd 画素及びこれを用いた有機電界発光表示装置
WO2009142033A1 (ja) * 2008-05-20 2009-11-26 シャープ株式会社 表示装置、画素回路およびその駆動方法
JP2011107685A (ja) * 2009-11-18 2011-06-02 Samsung Mobile Display Co Ltd 画素回路及びそれを利用した有機発光ダイオードディスプレイ
JP2011170335A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 発光素子を用いた表示装置
CN104658483A (zh) * 2015-03-16 2015-05-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法

Also Published As

Publication number Publication date
EP3333837A1 (en) 2018-06-13
WO2017024454A1 (zh) 2017-02-16
CN106688030A (zh) 2017-05-17
EP3333837A4 (en) 2019-03-27
KR20180032560A (ko) 2018-03-30
EP3333837B1 (en) 2020-11-04
US20180190189A1 (en) 2018-07-05
US10535298B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
CN104465715B (zh) 像素电路、驱动方法、显示面板及显示装置
KR102592012B1 (ko) 화소 및 이를 포함하는 유기발광 표시장치
US10997916B2 (en) Driving method with compensation for pixel driving circuit, display panel, and display device
CN104200778B (zh) 像素电路及其驱动方法、显示面板、显示装置
WO2020143234A1 (zh) 像素驱动电路、像素驱动方法和显示装置
KR101453964B1 (ko) 픽셀 단위 구동 회로와 구동 방법 및 디스플레이 장치
WO2016165529A1 (zh) 像素电路及其驱动方法、显示装置
CN104835453B (zh) 一种像素电路、驱动方法及显示装置
JP2018528455A (ja) 画素回路、その駆動方法、及び表示パネル
WO2018120338A1 (zh) 发光驱动电路及有机发光显示器
WO2018161553A1 (zh) 显示装置、显示面板、像素驱动电路和驱动方法
US9728127B2 (en) Pixel and organic light emitting display including the same
WO2015062322A1 (zh) 交流驱动的像素电路、驱动方法及显示装置
US10475385B2 (en) AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
CN107369410B (zh) 像素电路、驱动方法和显示装置
US9384693B2 (en) Pixel circuit and display apparatus using the same
US10714012B2 (en) Display device, array substrate, pixel circuit and drive method thereof
CN104200777A (zh) 像素电路及其驱动方法、显示面板、显示装置
WO2013127189A1 (zh) 像素单元驱动电路、像素单元驱动方法以及像素单元
US10971063B2 (en) Pixel circuit and display device
CN113744683A (zh) 像素电路、驱动方法和显示装置
KR20180078933A (ko) 유기 발광 다이오드 표시 장치
WO2015180280A1 (zh) 像素电路及其驱动方法、显示装置
KR20190037390A (ko) 화소 및 이를 포함하는 유기전계발광 표시장치
WO2019056818A1 (zh) 一种像素驱动电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630