JP2018508810A - 酸化物半導体薄膜トランジスタに用いる走査駆動回路 - Google Patents

酸化物半導体薄膜トランジスタに用いる走査駆動回路 Download PDF

Info

Publication number
JP2018508810A
JP2018508810A JP2017534673A JP2017534673A JP2018508810A JP 2018508810 A JP2018508810 A JP 2018508810A JP 2017534673 A JP2017534673 A JP 2017534673A JP 2017534673 A JP2017534673 A JP 2017534673A JP 2018508810 A JP2018508810 A JP 2018508810A
Authority
JP
Japan
Prior art keywords
electrically connected
clock signal
node
transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017534673A
Other languages
English (en)
Other versions
JP6570639B2 (ja
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018508810A publication Critical patent/JP2018508810A/ja
Application granted granted Critical
Publication of JP6570639B2 publication Critical patent/JP6570639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】複数段ＧＯＡ回路のプルダウンホールディング回路の共有を実現し、ＴＦＴ素子の数を減少させて、ＧＯＡレイアウトの空間と、回路の消費電力を節減する酸化物半導体薄膜トランジスタに用いる走査駆動回路を提供する。【解決手段】 カスケード接続する複数のＧＯＡユニットと共有タイプのサブインバータを具え、それぞれのＧＯＡユニットがメインインバータを含み、かつ該サブインバータが各段の該メインインバータ部分に接続して対応する該ＧＯＡユニットのプルダウンホールディング回路部分を形成する。【選択図】図２

Description

この発明は、液晶表示技術に関し、特に 酸化物半導体薄膜トランジスタに用いる走査駆動回路に関する。
ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ)は、薄膜トランジスタ（ｔｈｉｎ ｆｉｌlＰ ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）を利用し、液晶表示装置アレイ（Ａｒｒａｙ）の製造工程においてゲートドライバを薄膜トランジスタのアレイ基板上に形成して順次走査を実現する方式である。
通常ＧＯＡ回路は、プルアップ部分（Ｐｕｌｌ−ｕｐ ｐａｒｔ）プルアップ制御部分（Ｐｕｌｌ−ｕｐｃｏｎｔｒｏｌ ｐａｒｔ）と、トランスファー部分（Ｔｒａｎｓｆｅｒ ｐａｒｔ）と、プルダウン部分（Ｐｕｌｌ−ｄｏｗｎ ｐａｒｔ）と、プルダウンホールディング回路部分（Ｐｕｌｌ−ｄｏｗｎ Ｈｏｌｄｉｎｇ ｐａｒｔ）と、電位のブーストを行なうブースト部分（Ｂｏｏｓｔ ｐａｒｔ）とによって構成され、ブースト部分は一般にブーストラップコンデンサによって構成される。
プルダウン部分は、入力するクロック信号（Ｃｌｏｃｋ）を薄膜トランジスタのゲート電極に出力して液晶表示装置の駆動信号とする。プルアップ制御部分はプルアップ部分のオンへの切り換えを制御する、一般に前段ＧＯＡ回路から伝送される信号の作用による。プルダウン部分は、走査信号を出力した後、急速に走査信号（即ち、薄膜トランジスタのゲート電極の電位）を低レベルにプルダウンする。プルダウンホールディング回路部分は、走査信号とプルアップ部分の信号とをオフ状態（即ち負電位に設定する）に保持する。ブースト部分はプルアップ部分の電位に対して二次ブーストを行ない、プルアップ部分の正常な出力を確保する。
従来の技術（例えば、図１に開示する）において酸化物半導体薄膜トランジスタの走査駆動回路は、一般に複数段の同様のＧＯＡ回路をカスケード接続する。各段のＧＯＡ回路のプルダウンホールディング回路は、いずれも同一である。但し、プルダウンホールディング回路は比較的多くのＴＦＴ素子を含む。よって、ＧＯＡレイアウトの空間が増加し、回路の消費電力も増加する。
この発明は、上述する問題を少なくとも部分的に解決するものであって、複数段ＧＯＡ回路のプルダウンホールディング回路の共有を実現し、ＴＦＴ素子の数を減少させて、ＧＯＡレイアウトの空間と、回路の消費電力を節減する酸化物半導体薄膜トランジスタに用いる走査駆動回路を提供することを課題とする。
この発明の採用する第１の技術プランは酸化物半導体薄膜トランジスタに用いる走査駆動回路を提供するものである。該酸化物半導体薄膜トランジスタに用いる走査駆動回路は、カスケード接続するＰ個のＧＯＡユニットを含み、それぞれのＧＯＡユニットは、プルアップ制御部分と、プルアップ部分と、トランスファー部分と、第１プルダウン部分と、ブーストラップコンデンサ部分とメインインバータ部分とを含み、該走査駆動回路がさらにサブインバータを含み、かつ該サブインバータが各段の接続関係における該メインインバータ部分に接続して対応する該ＧＯＡユニットのプルダウンホールディング部分を形成し、Ｐ、Ｎを正の整数に設定し、かつN≦Pとし、第Ｎ段接続関係における該メインインバータ部分が、ゲート電極とドレイン電極とのいずれもが定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第４ノード（Ｓ（Ｎ））に電気的に接続する第５１トランジスタ（Ｔ５１）と、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ソース電極が第１負壓電位（ＶＳＳ１）に電気的に接続する第５２トランジスタ（Ｔ５２）と、ゲート電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ドレイン電極が該定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第２ノード（Ｐ（Ｎ））に電気的に接続する第５３トランジスタ（Ｔ５３）と、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第２ノード（Ｐ（Ｎ））に電気的に接続し、ソース電極が第３ノード（Ｋ（Ｎ））に電気的に接続する第５４トランジスタと（Ｔ５４）と、を含み、該サブインバータが、ゲート電極が第１段の接続関係において該メインインバータの第４ノード（Ｓ（１））に電気的に接続し、ドレイン電極が定電圧高電位（ＤＣＨ）に電気的に接続する第７３トランジスタ（Ｔ７３）と、ゲート電極が最後の１段の接続関係において該メインインバータの第４ノード（Ｓ（Ｐ））に電気的に接続し、ドレイン電極が第３ノード（Ｋ（Ｎ））に電気的に接続し、ソース電極が該第７３トランジスタ（Ｔ７３）のソース電極に電気的に接する第７４トランジスタ（Ｔ７４）と、ゲート電極が第１段の接続関係において該メインインバータの第１ノード（Ｑ（１））に電気的に接続し、ドレイン電極が第３ノード（Ｋ（Ｎ））に電気的に接続し、ソース電極が定電圧低電位（ＤＣＬ）に電気的に接する第７５トランジスタ（Ｔ７５）と、ゲート電極が最後の１段の接続関係において該メインインバータの第１ノード（Ｑ（Ｐ））に電気的に接続し、ドレイン電極が定電圧低電位（ＤＣＬ）に電気的に接続し、ソース電極が第３ノード（Ｋ（Ｎ））に電気的に接する第７６トランジスタ（Ｔ７６）と、を含み、該プルアップ部分が、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（ｎ））に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続する第２１トランジスタ（Ｔ２１）を含む。
該トランスファー部分が、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（Ｍ））に電気的に接続しソース電極が駆動出力端（ＳＴ（Ｎ））に電気的に接続する第２２トランジスタ（Ｔ２２）を含み、該走査駆動回路の第１段の接続関係における第１ノード（Ｑ（１））の出力する信号の第１波形は凸字状を呈するとともに、最後の１段の接続関係における第１ノード（Ｑ（Ｐ））の出力する信号の第２波形は凸字状を呈して、かつ第1波形と第２波形の重なる部分の対応する信号に基づき該サブインバータを制御する。
この発明の採用する第２の技術プランは酸化物半導体薄膜トランジスタに用いる走査駆動回路を提供するものである。該酸化物半導体薄膜トランジスタに用いる走査駆動回路は、該酸化物半導体薄膜トランジスタに用いる走査駆動回路は、カスケード接続するＰ個のＧＯＡユニットを含み、それぞれのＧＯＡユニットは、プルアップ制御部分と、プルアップ部分と、トランスファー部分と、第１プルダウン部分と、ブーストラップコンデンサ部分とメインインバータ部分とを含み、 該走査駆動回路がさらにサブインバータを含み、かつ該サブインバータが各段の接続関係における該メインインバータ部分に接続して対応する該ＧＯＡユニットのプルダウンホールディング部分を形成し、Ｐ、Ｎを正の整数に設定し、かつN≦Pとし、第Ｎ段接続関係における該メインインバータ部分が、ゲート電極とドレイン電極とのいずれもが定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第４ノード（Ｓ（Ｎ））に電気的に接続する第５１トランジスタ（Ｔ５１）と、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ソース電極が第１負壓電位（ＶＳＳ１）に電気的に接続する第５２トランジスタ（Ｔ５２）と、ゲート電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ドレイン電極が該定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第２ノード（Ｐ（Ｎ））に電気的に接続する第５３トランジスタ（Ｔ５３）と、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第２ノード（Ｐ（Ｎ））に電気的に接続し、ソース電極が第３ノード（Ｋ（Ｎ））に電気的に接続する第５４トランジスタと（Ｔ５４）と、を含み、該サブインバータが、ゲート電極が第１段の接続関係において該メインインバータの第４ノード（Ｓ（１））に電気的に接続し、ドレイン電極が定電圧高電位（ＤＣＨ）に電気的に接続する第７３トランジスタ（Ｔ７３）と、ゲート電極が最後の１段の接続関係において該メインインバータの第４ノード（Ｓ（Ｐ））に電気的に接続し、ドレイン電極が第３ノード（Ｋ（Ｎ））に電気的に接続し、ソース電極が該第７３トランジスタ（Ｔ７３）のソース電極に電気的に接する第７４トランジスタ（Ｔ７４）と、ゲート電極が第１段の接続関係において該メインインバータの第１ノード（Ｑ（１））に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が定電圧低電位（ＤＣＬ）に電気的に接する第７５トランジスタ（Ｔ７５）と、ゲート電極が最後の１段の接続関係において該メインインバータの第１ノード（Ｑ（Ｐ））に電気的に接続し、ドレイン電極が定電圧低電位（ＤＣＬ）に電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接する第７６トランジスタ（Ｔ７６）と、を含む。
第Ｎ段接続関係において、該プルアップ部分が、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（ｎ））に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続する第２１トランジスタ（Ｔ２１）を含み、該トランスファー部分が、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（ｎ））に電気的に接続し、ソース電極が駆動出力端（ＳＴ（Ｎ））に電気的に接続する第２２トランジスタ（Ｔ２２）を含み、該ブーストラップコンデンサ部分が、一端が第１ノード（Ｑ（Ｎ））に電気的に接続し、他端が出力端（Ｇ（Ｎ））に電気的に接続するコンデンサ（Ｃｂ）を含む。
Ｐ＝３である場合、前記クロック信号（ＣＫ（Ｍ））が４組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）を含む。
Ｐ＝５である場合、前記クロック信号（ＣＫ（Ｍ））が８組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）と、第５クロック信号（ＣＫ（５））と、第６クロック信号（ＣＫ（６））と、第７クロック信号（ＣＫ（７））と、第８クロック信号（ＣＫ（８））とを含む。
該クロック信号（ＣＫ（Ｍ））のデューティー比が、２５／７５より大きくならない。
Ｐ＝３である場合、前記クロック信号（ＣＫ（Ｍ））が４組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）を含む。
Ｐ＝５である場合、前記クロック信号（ＣＫ（Ｍ））が８組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）と、第５クロック信号（ＣＫ（５））と、第６クロック信号（ＣＫ（６））と、第７クロック信号（ＣＫ（７））と、第８クロック信号（ＣＫ（８））とを含む。
該クロック信号（ＣＫ（Ｍ））のデューティー比が、２５／７５より大きくならない。
Ｐ＝３である場合、前記クロック信号（ＣＫ（Ｍ））が４組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）を含む。
Ｐ＝５である場合、前記クロック信号（ＣＫ（Ｍ））が８組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）と、第５クロック信号（ＣＫ（５））と、第６クロック信号（ＣＫ（６））と、第７クロック信号（ＣＫ（７））と、第８クロック信号（ＣＫ（８））と、を含む。
該走査駆動回路の第１段の接続関係における第１ノード（Ｑ（１））の出力する信号の第１波形が凸字状を呈するとともに、最後の１段の接続関係における第１ノード（Ｑ（Ｐ））の出力する信号の第２波形がいずれも凸字状を呈して、かつ第1波形と第２波形の重なる部分の対応する信号に基づき該サブインバータを制御する・
該走査駆動回路に採用する段伝送方式が、第Ｎ-２段が第Ｎ段に伝送する方式である。
該走査駆動回路の第１段の接続関係において、第１１トランジスタ（Ｔ１１）のゲート電極とドレイン電極が回路の起動信号端（ＳＴＶ）に電気的に接続する。
該走査駆動回路の最後の１段の接続関係において、第４１トランジスタ（Ｔ４１）のゲート電極とドレイン電極が回路の起動信号端ＳＴＶに電気的に接続する。
この発明の提供する酸化物半導体薄膜トランジスタに用いる走査駆動回路は、該酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路部分がメインインバータを含むとともに、さらにコモンのサブインバータを含み、該サブインバータが各段の該メインインバータ部分に接続して対応する該ＧＯＡユニットのプルダウンホールディング回路部分を形成し、複数段ＧＯＡ回路のプルダウンホールディング回路部分の共有を実現する。このためＴＦＴ素子の数を減らし、ＧＯＡレイアウト空間とか絲の消費電力を節減することができる。
従来の酸化物半導体薄膜トランジスタに用いる走査駆動回路の第Ｎ段ＧＯＡユニットの回路図である。 この発明による酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路の回路図である。 図２に開示するプルダウンホールディング回路を具える酸化物半導体薄膜トランジスタに用いる走査駆動回路の波形設置とキーポイントノードの出力波形図である。 この発明の第２の実施例による酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路の回路図である。 図４に開示するプルダウンホールディング回路を具える酸化物半導体薄膜トランジスタに用いる走査駆動回路の波形設置とキーポイントノードの出力波形図である。
以下、この発明について具体的な実施例を挙げ、図面を参照にして詳述する。図１は、従来の技術における酸化物半導体薄膜トランジスタに用いる走査駆動回路の第Ｎ段ＧＯＡユニットの回路図である。ＧＯＡユニット１０はプルアップ制御部分１００と、プルアップ部分２００と、トランスファー部分３００と、第１プルダウン部分４００と、ブーストラップコンデンサ部分５００とプルダウンホールディング回路部分６００を含む。
上述する核部分の構成と及び具体的な接続方法は次のとおりである。即ち、プルアップ制御部分１００は、第１１トランジスタＴ１１を含む。第１１トランジスタＴ１１は、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ-２段ＧＯＡユニットの駆動出力端ＳＴ（Ｎ-２）に電気的に接続し、ドレイン電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ-２段ＧＯＡユニットの出力端Ｇ（Ｎ-２）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続する。
プルアップ部分２００は、第２１トランジスタＴ２１を含む。第２１トランジスタＴ２１は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極がクロック信号ＣＫ（Ｐ）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続する。
トランスファー部分３００は第２２トランジスタＴ２２を含む。第２２トランジスタＴ２２は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極がクロック信号ＣＫ（Ｐ）に電気的に接続しソース電極が駆動出力端ＳＴ（Ｎ-２）に電気的に接続する。
第１プルダウン部分４００は、第４１トランジスタＴ４１を含む。第４１トランジスタＴ４１は、ゲート電極が該第Ｎ段ＧＯＡユニットの２段次ＧＯＡユニットである第Ｎ＋２段ＧＯＡユニットの出力端Ｇ（Ｎ＋２）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第２負電位ＶＳＳ２に電気的に接続する。
ブーストラップコンデンサ部分５００はコンデンサＣｂを含み、コンデンサＣｂは一端が第１ノードＱ（Ｎ）に電気的に接続し、他端が出力端Ｇ（Ｎ）に電気的に接続する。
プルダウンホールディング回路部分６００は、ゲート電極とドレイン電極とのいずれもが定電圧高電位ＤＣＨに電気的に接続し、ソース電極が第４ノードＳ（Ｎ）に電気的に接続する第５１トランジスタＴ５１を含む。
また、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第４ノードＳ（Ｎ）に電気的に接続し、ソース電極が第１負壓電位ＶＳＳ１に電気的に接続する第５２トランジスタＴ５２を含む。
また、ゲート電極が第４ノードＳ（Ｎ）に電気的に接続し、ドレイン電極が定電圧高電位ＤＣＨに電気的に接続し、ソース電極が第２ノードＰ（Ｎ）に電気的に接続する第５３トランジスタＴ５３を含む、
また、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接続する第５４トランジスタＴ５４を含む。
また、ゲート電極とドレイン電極とのいずれもが定電圧高電位ＤＣＨに電気的に接続し、ドレイン電極が第７３トランジスタＴ７３のゲート電極に電気的に接続する第７１トランジスタＴ７１を含む。
また、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第７３トランジスタＴ７３のゲート電極に電気的に接続し、ソース電極が定電圧低電位ＤＣＬに電気的に接続する第７２トランジスタＴ７２を含む。
また、ゲート電極が第７１トランジスタＴ７１のソース電極に電気的に接続し、ドレイン電極が定電圧高電位ＤＣＨに電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接続する第７３トランジスタＴ７３を含む。
また、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が定電圧低電位ＤＣＬに電気的に接続する第７４トランジスタＴ７４を含む。
また、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第２負電位ＶＳＳ２に電気的に接続する第４２トランジスタＴ４２を含む。
また、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が出力端Ｇ（Ｎ）に電気的に接続し、ソース電極が第１負電位ＶＳＳ１に電気的に接続する第３２トランジスタＴ３２を含む。
図２に、この発明の第１の実施例における酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路の回路図を開示する。該酸化物半導体薄膜トランジスタに用いる走査駆動回路は、ＩＧＺＯ（IndiuP GalliuP Zinc Oxide，IGZO）薄膜トランジスタの駆動回路であって、カスケード接続するＰ個のＧＯＡユニットを含む。Ｐ、Ｎを正の整数に設定し、かつN≦Pとする。即ち、第Ｎ段ＧＯＡユニットは、プルアップ制御部分１００と、プルアップ部分２００と、トランスファー部分３００と、第１プルダウン部分４００と、ブーストラップコンデンサ部分５００とプルダウンホールディング回路部分６００を含む。
上述する各部分の構成と及び具体的な接続方法は次のとおりである。即ち、プルアップ制御部分１００は、第１１トランジスタＴ１１を含む。第１１トランジスタＴ１１は、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ-２段ＧＯＡユニットの駆動出力端ＳＴ（Ｎ-２）に電気的に接続し、ドレイン電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ-２段ＧＯＡユニットの出力端Ｇ（Ｎ-２）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続する。
プルアップ部分２００は、第２１トランジスタＴ２１を含む。第２１トランジスタＴ２１は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極がクロック信号ＣＫ（Ｐ）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続する。
トランスファー部分３００は第２２トランジスタＴ２２を含む。第２２トランジスタＴ２２は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極がクロック信号ＣＫ（Ｐ）に電気的に接続しソース電極が駆動出力端ＳＴ（Ｎ）に電気的に接続する。
第１プルダウン部分４００は、第４１トランジスタＴ４１を含む。第４１トランジスタＴ４１は、ゲート電極が該第Ｎ段ＧＯＡユニットの２段次ＧＯＡユニットである第Ｎ＋２段ＧＯＡユニットの出力端Ｇ（Ｎ＋２）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第２負電位ＶＳＳ２に電気的に接続する。
ブーストラップコンデンサ部分５００はコンデンサＣｂを含み、コンデンサＣｂは一端が第１ノードＱ（Ｎ）に電気的に接続し、他端が出力端Ｇ（Ｎ）に電気的に接続する。
プルダウンホールディング回路部分６００は、メインインバータ６００ａと、第３２トランジスタＴ３２と、第４２トランジスタＴ４２を含む。
メインインバータ６００ａは、ゲート電極とドレイン電極とのいずれもが定電圧高電位ＤＣＨに電気的に接続し、ドレイン電極が第４ノードＳ（Ｎ）に電気的に接続する第５１トランジスタＴ５１を含む。
また、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第４ノードＳ（Ｎ）に電気的に接続し、ソース電極が第１負電位ＶＳＳ１に電気的に接続する第５２トランジスタＴ５２を含む。
また、ゲート電極が第４ノードＳ（Ｎ）に電気的に接続し、ドレイン電極が定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第２ノードＰ（Ｎ）に接続する第５３トランジスタＴ５３を含む。
また、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接続する第５４トランジスタＴ５４を含む。
また、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第２負電位ＶＳＳ２に電気的に接続する第４２トランジスタＴ４２を含む。
また、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が出力端Ｇ（Ｎ）に電気的に接続し、ソース電極が第１負電位ＶＳＳ１に電気的に接続する第３２トランジスタＴ３２を含む。
さらに、ＧＯＡユニットは、サブインバータ７００を含み、各段の接続関係においてメインインバータ６００ａとサブインバータ７００とが接続して対応するＧＯＡユニットのプルダウンホールディング部分６００を形成する。即ち、複数段のＧＯＡユニットのプルダウンホールディング部分６００が同一のサブインバータ７００を共有する。
具体的に述べると、サブインバータ７００は、ゲート電極が第１段の接続関係において該メインインバータの第４ノードＳ（１）に電気的に接続し、ドレイン電極が定電圧高電位ＤＣＨに電気的に接続する第７３トランジスタＴ７３を含む、
また、ゲート電極が最後の１段の接続関係において該メインインバータの第４ノードＳ（Ｐ）に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が第７３トランジスタＴ７３のソース電極に電気的に接する第７４トランジスタＴ７４を含む。
また、ゲート電極が第１段の接続関係において該メインインバータの第１ノードＱ（１）に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が定電圧低電位ＤＣＬに電気的に接する第７５トランジスタＴ７５を含む。
また、ゲート電極が最後の１段の接続関係において該メインインバータの第１ノードＱ（Ｐ）に電気的に接続し、ドレイン電極が定電圧低電位ＤＣＬに電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接する第７６トランジスタＴ７６を含む。
第１負電位ＶＳＳ１と、第２負電位ＶＳＳ２と、定電圧低電位ＤＣＬの関係は、定電圧低電位ＤＣＬ＜第２負電位ＶＳＳ２＜第１負電位ＶＳＳ１である。
該走査駆動回路に採用する段伝送方式によれば、第Ｎ-２段が第Ｎ段に伝送する。
該走査駆動回路の第１段の接続関係において、第１１トランジスタＴ１１のゲート電極とドレイン電極は、回路の起動信号端ＳＴＶに電気的に接続する。
該走査駆動回路の第２段の接続関係において、第１１トランジスタＴ１１のゲート電極とドレイン電極は、回路の起動信号端ＳＴＶに電気的に接続する。
該走査駆動回路の最後から起算して第２段の接続関係において、第４１トランジスタＴ４１のゲート電極は、回路の起動信号端ＳＴＶに電気的に接続する。
該走査駆動回路の最後の１段の接続関係において、第４１トランジスタＴ４１のゲート電極は、回路の起動信号端ＳＴＶに電気的に接続する。
実施例において、Ｐ＝３である。即ち、３段のＧＯＡユニットが接続する。それぞれの段の接続関係において同一段別のメインインバータ６００ａとサブイオンバータ７００とが接続して対応するプルダウンホールディング回路部分６００を共同で形成し、かつ３段の接続関係において、３段のプルダウンホールディング回路の形成に必要とするトランジスタの数は、合計２２個である。但し、図１に開示する従来の技術における酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路は、１段毎の接続関係におけるプルダウンホールディング回路部分６００がいずれも同様に８個のトランジスタを具える。即ち、３段のプルダウンホールディング回路の形成に必要とするトランジスタの数は２４個である。したがって、この発明の実施例によれば、３段の接続関係を形成するには、相対的にトランジスタが２個減る。
さらに一歩進んで、実施例においては、第１プルダウン部分４００は第４１トランジスタＴ４１のみが第１ノードＱ（Ｎ）をプルダウンし、かつ第４１トランジスタＴ４１はゲート電極が第Ｎ＋２段ＧＯＡユニットの出力端Ｇ（Ｎ＋２）に電気的に接続し、第４１トランジスタＴ４１のソース電極は第２負電位ＶＳＳ２に電気的に接続する。該クロック信号ＣＫ（ｎ）は、４組のクロック信号である第１クロック信号ＣＫ（１）、第２クロック信号ＣＫ（２）、第３クロック信号ＣＫ（３）、第４クロック信号ＣＫ（４）を含む。しかもクロック信号ＣＫ（ｎ）のデューティー比は、２５／７５より大きくならないように設定する必要がある。これは、第１ノードＱ（Ｎ）が凸字状を呈するように確保するためである。優先的に、クロック信号ＣＫ（Ｐ）の波形のデューティー比は２５／７５とする。
上述する駆動走査回路の作動の原理は次の通りである。即ち、プルダウンホールディング回路部分６００において、第５１トランジスタＴ５１と、第５２トランジスタＴ５２と、第５３トランジスタＴ５３と、第５４トランジスタＴ５４との４つのトランジスタでメインインバータ６００ａを構成する。その作用は第３２トランジスタと第４２トランジスタＴ４２の２つのトランジスタを制御することにある。サブトランジスタ７００の作用は作動時間内においてメインインバータ６００ａに低電位を提供し、非作動時間内においてメインインバータ６００ａに適宜な高電位を提供することによって、第５４トランジスタＴ５４の漏電を減少させ、メインインバータ６００ａの非作動時における比較的高い電位の発生を確保することにある。
具体的に述べると、サブインバータ７００の作動時において、サブインバータ７００は、定電圧高電位ＤＣＨと定電圧低電位ＤＣＬとによる高／低電圧駆動を経て、第５２トランジスタＴ５２が第１負電位ＶＳＳ１に至るまでプルダウンされ、第７４トランジスタＴ７４、第７２トランジスタＴ７２は第１ノードＱ（Ｎ）が高電位の時にオンになり、かつ定電圧高電位ＤＣＨをプルダウンする。このため第３ノードＫ（Ｎ）がさらに低電位となり、第２ノードＰ（Ｎ）もプルダウンされてさらに低電位となる。即ち、サブインバータ７００の作動時にメインインバータ６００ａに低電位を提供する。したがって、第３２トランジスタＴ３２、第４２トランジスタＴ４２の閾値電圧が低くなり、もしくは０Ｖに急接近して、物理的特性によって漏電が起きるという情況の発生を阻止し、プルダウンホールディング部分６００の作動時における正常なプルダウンを確保する。
サブインバータ７００の非作動時において、第５２トランジスタＴ５２、第５４トランジスタＴ５４、第７２トランジスタＴ７２、第７４トランジスタＴ７４は、いずれも開放してオフにする。第５４トランジスタＴ５４はゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接続する。第５４トランジスタＴ５４のゲート電極は負電位であって、ソース電極は正電位である。係るＶｇｓは相対的に言えば非常にマイナス値の電位であって、第５４トランジスタＴ５４をしっかりオフにすることができ、漏電を減少させることができる。即ち、サブインバータの非作動時においてメインインバータに適宜な高電位を提供して第５４トランジスタＴ５４の漏電を減少させて、プルダウンホールディング回路部分６００が非作動時において比較的高い電位となるよう確保し、第１ノードＱ（Ｎ）と出力端Ｇ（Ｎ）の低電位を効率よく維持することができる。また、第３ノードＫ（Ｎ）が高電位の場合、電気抵抗分圧の効果が存在し、第２ノードＰ（Ｎ）の電位をさらに高く押し上げる。よって、第２ノードＰ（Ｎ）の電位を安定させることができる。
図３は、第１の実施例の酸化物半導体薄膜トランジスタに用いる走査駆動回路の波形の設置とキーポイントノードの出力する波形を示した波形図である。図面に開示するＳＴＶは回路の起動信号であって、ＣＫ（１）−ＣＫ（４）は回路のクロック信号である。図面の開示から明らかなように、クロック信号の波形のデューティー比は２５／７５であって、第１ノードＱ（Ｎ）の出力信号の凸字状を確保することができる。その他は回路のキーポイントノードの出力する信号の波形である。図面の開示から明らかなように、第１段の接続関係における第１ノードＱ（Ｎ）の出力する信号の第１波形は凸字状を呈する。最後の１段の接続関係における第１ノードＱ（Ｎ＋２）の出力する信号の第２波形は凸字状であって、かつ第1波形と第２波形の重なる部分に対応する出力端Ｇ（Ｎ）は正常に出力する。非作動時において第１段接続関係における第１ノードＱ（Ｎ）の出力する信号の第１波形は低電位となり、最後の１段の接続関係における第１ノードＱ（Ｎ＋２）の出力する信号の第２波形も低電位となる。この場合、出力端Ｇ（Ｎ）は低電位となる。
図４は、この発明の第２の実施例による酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路の回路図である。第２の実施例においてはＰ＝５であって、５段のＧＯＡユニットを接続する。各段の接続関係において、同一段別のメインインバータ６００ａとサブイオンバータ７００とが接続して対応するプルダウンホールディング回路部分６００を共同で形成し、かつ３段の接続関係において、３段のプルダウンホールディング回路の形成に必要とするトランジスタの数は、合計３４個である。但し、図１に開示する従来の技術における酸化物半導体薄膜トランジスタに用いる走査駆動回路は、１段毎の接続関係におけるプルダウンホールディング回路部分６００がいずれも同様に８個のトランジスタを具える。即ち、３段のプルダウンホールディング回路の形成に必要とするトランジスタの数は４０である。したがって、この実施例によれば、３段の接続関係を形成するには、相対的にトランジスタが６個減る。
さらに一歩進んで、該クロック信号ＣＫ（ｎ）は、８組のクロック信号である第１クロック信号ＣＫ（１）、第２クロック信号ＣＫ（２）、第３クロック信号ＣＫ（３）、第４クロック信号ＣＫ（４）、第５クロック信号ＣＫ（５）、第６クロック信号ＣＫ（６）、第７クロック信号ＣＫ（７）、第８クロック信号ＣＫ（８）を含み、同様にクロック信号ＣＫ（ｎ）のデューティー比は、２５／７５より大きくならないように設定し、第１ノードＱ（Ｎ）が凸字状を呈するように確保する。優先的に、クロック信号ＣＫ（Ｐ）の波形のデューティー比は２５／７５とする。これら以外では、図４と図２における同様の符号を具える部分、接続関係、効能と操作の原理は同一である。よって、ここでは詳述しない。
図５は、第１の実施例の酸化物半導体薄膜トランジスタに用いる走査駆動回路の波形の設置とキーポイントノードの出力する波形を示した波形図である。図面に開示するＳＴＶは回路の起動信号であって、ＣＫ（１）−ＣＫ（４）は回路のクロック信号である。図面の開示から明らかなように、クロック信号の波形のデューティー比は２５／７５であって、第１ノードＱ（Ｎ）の出力信号の凸字状を確保することができる。その他は回路のキーポイントノードの出力する信号の波形である。図面の開示から明らかなように、第１段の接続関係における第１ノードＱ（Ｎ）の出力する信号の第１波形は凸字状を呈する。最後の１段の接続関係における第１ノードＱ（Ｎ＋２）の出力する信号の第２波形は凸字状であって、かつ第1波形と第２波形の重なる部分に対応する出力端Ｇ（Ｎ）は正常に出力する。非作動時において第１段接続関係における第１ノードＱ（Ｎ）の出力する信号の第１波形は低電位となり、最後の１段の接続関係における第１ノードＱ（Ｎ＋４）の出力する信号の第２波形も低電位となる。この場合、出力端Ｇ（Ｎ）は低電位となる。
この発明は酸化物半導体薄膜トランジスタに用いる走査駆動回路を提供するものであって、該酸化物半導体薄膜トランジスタに用いる走査駆動回路のプルダウンホールディング回路部分は、メインインバータを具えるとともに、コモンのサブインバータを具える。該サブインバータはそれぞれのメインインバータに接続して対応するプルダウンホールディング回路部分を形成し、複数段ＧＯＡ回路のプルダウンホールディング回路の共有を実現し、ＴＦＴ素子の数を減らし、ＧＯＡレイアウト空間を節減し、回路の消費電力を低減させることができる。
上述する実施例は、この発明の好ましい実施の形態を示したものにすぎない。よって、当業者は、この発明に基づき、かつこの発明の精神と特許請求の範囲を離れることなく、この発明に対して各種の修正などを行うことができる。
１０ ＧＯＡユニット
１００ プルアップ制御部分
２００ プルアップ部分
３００ トランスファー部分
４００ 第１プルダウン部分
５００ ブーストラップコンデンサ部分
６００ プルダウンホールディング回路部分
６００ａ メインインバータ
７００ サブインバータ
Ｃｂ コンデンサ
ＣＫ（Ｐ） クロック信号
ＣＫ（ｎ） クロック信号
ＣＫ（１） 第１クロック信号
ＣＫ（２） 第２クロック信号
ＣＫ（３） 第３クロック信号
ＣＫ（４） 第４クロック信号
ＣＫ（５） 第５クロック信号
ＣＫ（６） 第６クロック信号
ＣＫ（７） 第７クロック信号
ＣＫ（８） 第８クロック信号
ＤＣＨ 定電圧高電位
ＤＣＬ 定電圧低電位
Ｇ（Ｎ） 出力端
Ｇ（Ｎ−２） 出力端
Ｇ（Ｎ＋２） 出力端
Ｋ（Ｎ） 第３ノード
Ｐ（Ｎ） 第２ノード
Ｓ（Ｎ） 第４ノード
Ｓ（１） 第４ノード
Ｔ１１ 第１１トランジスタ
Ｔ２１ 第２１トランジスタ
Ｔ２２ 第２２トランジスタ
Ｔ３２ 第３２トランジスタ
Ｔ４１ 第４１トランジスタ
Ｔ４２ 第４２トランジスタ
Ｔ５１ 第５１トランジスタ
Ｔ５２ 第５２トランジスタ
Ｔ５３ 第５３トランジスタ
Ｔ５４ 第５４トランジスタ
Ｔ７１ 第７１トランジスタ
Ｔ７２ 第７２トランジスタ
Ｔ７３ 第７３トランジスタ
Ｔ７４ 第７４トランジスタ
Ｑ（１） 第１ノード
Ｑ（Ｎ） 第１ノード
Ｑ（Ｎ＋２） 第１ノード
Ｑ（Ｎ＋４） 第１ノード
Ｓ（Ｎ） 第４ノード
ＳＴ（Ｎ−２） 駆動出力端
ＳＴＶ 起動信号端
ＶＳＳ１ 第１負電位
ＶＳＳ２ 第２負電位

Claims (15)

  1. 酸化物半導体薄膜トランジスタに用いる走査駆動回路であって、カスケード接続するＰ個のＧＯＡユニットを含み、それぞれのＧＯＡユニットは、プルアップ制御部分と、プルアップ部分と、トランスファー部分と、第１プルダウン部分と、ブーストラップコンデンサ部分とメインインバータ部分とを含み、
    該走査駆動回路がさらにサブインバータを含み、かつ該サブインバータが各段の接続関係における該メインインバータ部分に接続して対応する該ＧＯＡユニットのプルダウンホールディング部分を形成し、
    Ｐ、Ｎを正の整数に設定し、かつN≦Pとし、
    第Ｎ段接続関係における該メインインバータ部分が、ゲート電極とドレイン電極とのいずれもが定電圧高電位（ＤＣＨ）に電気的に接続し、ドレイン電極が第４ノード（Ｓ（Ｎ））に電気的に接続する第５１トランジスタ（Ｔ５１）と、
    ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ソース電極が第１負壓電位（ＶＳＳ１）に電気的に接続する第５２トランジスタ（Ｔ５２）と、
    ゲート電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ドレイン電極が該定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第２ノード（Ｐ（Ｎ））に電気的に接続する第５３トランジスタ（Ｔ５３）と、
    ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第２ノード（Ｐ（Ｎ））に電気的に接続し、ソース電極が第３ノード（Ｋ（Ｎ））に電気的に接続する第５４トランジスタと（Ｔ５４）と、を含み、
    該サブインバータが、ゲート電極が第１段の接続関係において該メインインバータの第４ノード（Ｓ（１））に電気的に接続し、ドレイン電極が定電圧高電位（ＤＣＨ）に電気的に接続する第７３トランジスタ（Ｔ７３）と、
    ゲート電極が最後の１段の接続関係において該メインインバータの第４ノード（Ｓ（Ｐ））に電気的に接続し、ドレイン電極が第３ノード（Ｋ（Ｎ））に電気的に接続し、ソース電極が該第７３トランジスタ（Ｔ７３）のソース電極に電気的に接する第７４トランジスタ（Ｔ７４）と、
    ゲート電極が第１段の接続関係において該メインインバータの第１ノード（Ｑ（１））に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が定電圧低電位（ＤＣＬ）に電気的に接する第７５トランジスタ（Ｔ７５）と、
    ゲート電極が最後の１段の接続関係において該メインインバータの第１ノード（Ｑ（Ｐ））に電気的に接続し、ドレイン電極が定電圧低電位（ＤＣＬ）に電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接する第７６トランジスタ（Ｔ７６）と、を含み、
    該プルアップ部分が、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（ｎ））に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続する第２１トランジスタ（Ｔ２１）を含み、
    該トランスファー部分が、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（ｎ）に電気的に接続しソース電極が駆動出力端（ＳＴ（Ｎ））に電気的に接続する第２２トランジスタ（Ｔ２２）を含み、
    該走査駆動回路の第１段の接続関係における第１ノード（Ｑ（１））の出力する信号の第１波形は凸字状を呈するとともに、最後の１段の接続関係における第１ノード（Ｑ（Ｐ））の出力する信号の第２波形は凸字状を呈して、かつ第1波形と第２波形の重なる部分の対応する信号に基づき該サブインバータを制御することを特徴とする酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  2. 酸化物半導体薄膜トランジスタに用いる走査駆動回路であって、カスケード接続するＰ個のＧＯＡユニットを含み、それぞれのＧＯＡユニットは、プルアップ制御部分と、プルアップ部分と、トランスファー部分と、第１プルダウン部分と、ブーストラップコンデンサ部分とメインインバータ部分とを含み、
    該走査駆動回路がさらにサブインバータを含み、かつ該サブインバータが各段の接続関係における該メインインバータ部分に接続して対応する該ＧＯＡユニットのプルダウンホールディング部分を形成し、
    Ｐ、Ｎを正の整数に設定し、かつN≦Pとし、
    第Ｎ段接続関係における該メインインバータ部分が、ゲート電極とドレイン電極とのいずれもが定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第４ノード（Ｓ（Ｎ））に電気的に接続する第５１トランジスタ（Ｔ５１）と、
    ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ソース電極が第１負壓電位（ＶＳＳ１）に電気的に接続する第５２トランジスタ（Ｔ５２）と、
    ゲート電極が第４ノード（Ｓ（Ｎ））に電気的に接続し、ドレイン電極が該定電圧高電位（ＤＣＨ）に電気的に接続し、ソース電極が第２ノード（Ｐ（Ｎ））に電気的に接続する第５３トランジスタ（Ｔ５３）と、
    ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極が第２ノード（Ｐ（Ｎ））に電気的に接続し、ソース電極が第３ノード（Ｋ（Ｎ））に電気的に接続する第５４トランジスタと（Ｔ５４）と、を含み、
    該サブインバータがゲート電極が第１段の接続関係において該メインインバータの第４ノード（Ｓ（１））に電気的に接続し、ドレイン電極が定電圧高電位（ＤＣＨ）に電気的に接続する第７３トランジスタ（Ｔ７３）と、
    ゲート電極が最後の１段の接続関係において該メインインバータの第４ノード（Ｓ（Ｐ））に電気的に接続し、ドレイン電極が第３ノード（Ｋ（Ｎ））に電気的に接続し、ソース電極が該第７３トランジスタ（Ｔ７３）のソース電極に電気的に接する第７４トランジスタ（Ｔ７４）と、
    ゲート電極が第１段の接続関係において該メインインバータの第１ノード（Ｑ（１））に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が定電圧低電位（ＤＣＬ）に電気的に接する第７５トランジスタ（Ｔ７５）と、
    ゲート電極が最後の１段の接続関係において該メインインバータの第１ノード（Ｑ（Ｐ））に電気的に接続し、ドレイン電極が定電圧低電位（ＤＣＬ）に電気的に接続し、ソース電極が第３ノードＫ（Ｎ）に電気的に接する第７６トランジスタ（Ｔ７６）と、を含むことを特徴とする酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  3. 第Ｎ段の接続関係において、該プルアップ部分が、ゲート電極が第１ノード（Ｑ（Ｎ））に電気的に接続し、ドレイン電極がクロック信号（ＣＫ（ｎ））に電気的に接続し、ソース電極が出力端（Ｇ（Ｎ））に電気的に接続する第２１トランジスタ（Ｔ２１）を含み、
    該トランスファー部分が、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極がクロック信号ＣＫ（ｎ）に電気的に接続し、ソース電極が駆動出力端ＳＴ（Ｎ）に電気的に接続する第２２トランジスタ（Ｔ２２）を含み、
    該ブーストラップコンデンサ部分が、一端が第１ノード（Ｑ（Ｎ））に電気的に接続し、他端が出力端（Ｇ（Ｎ））に電気的に接続するコンデンサ（Ｃｂ）を含むこと、を特徴とする請求項２に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  4. Ｐ＝３である場合、前記クロック信号（ＣＫ（ｎ））が４組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）を含むことを特徴とする請求項３に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  5. Ｐ＝５である場合、前記クロック信号（ＣＫ（ｎ））が８組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）と、第５クロック信号（ＣＫ（５））と、第６クロック信号（ＣＫ（６））と、第７クロック信号（ＣＫ（７））と、第８クロック信号（ＣＫ（８））とを含むことを特徴とする請求項３に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  6. 前記クロック信号（ＣＫ（ｎ））のデューティー比が、２５／７５より大きくならないことを特徴とする請求項３に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  7. Ｐ＝３である場合、前記クロック信号（ＣＫ（ｎ））が４組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）を含むことを特徴とする請求項６に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  8. Ｐ＝５である場合、前記クロック信号（ＣＫ（ｎ））が８組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）と、第５クロック信号（ＣＫ（５））と、第６クロック信号（ＣＫ（６））と、第７クロック信号（ＣＫ（７））と、第８クロック信号（ＣＫ（８））とを含むことを特徴とする請求項６に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  9. 前記クロック信号（ＣＫ（ｎ））のデューティー比が、２５／７５に等しいことを特徴とする請求項３に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  10. Ｐ＝３である場合、前記クロック信号（ＣＫ（ｎ））が４組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）を含むことを特徴とする請求項９に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  11. Ｐ＝５である場合、前記クロック信号（ＣＫ（ｎ））が８組のクロック信号である第１クロック信号（ＣＫ（１））と、第２クロック信号（ＣＫ（２））と、第３クロック信号（ＣＫ（３））と、第４クロック信号（ＣＫ（４）と、第５クロック信号（ＣＫ（５））と、第６クロック信号（ＣＫ（６））と、第７クロック信号（ＣＫ（７））と、第８クロック信号（ＣＫ（８））とを含むことを特徴とする請求項９に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  12. 前記走査駆動回路の第１段の接続関係における第１ノード（Ｑ（１））の出力する信号の第１波形が凸字状を呈するとともに、最後の１段の接続関係における第１ノード（Ｑ（Ｐ））の出力する信号の第２波形がいずれも凸字状を呈して、かつ第1波形と第２波形の重なる部分の対応する信号に基づき該サブインバータを制御することを特徴とする請求項２に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  13. 前記走査駆動回路に採用する段伝送方式が、第Ｎ-２段が第Ｎ段に伝送する方式であることを特徴とする請求項２に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  14. 前記走査駆動回路の第１段の接続関係において、第１１トランジスタ（Ｔ１１）のゲート電極とドレイン電極が回路の起動信号端（ＳＴＶ）に電気的に接続することを特徴とする請求項２に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
  15. 前記走査駆動回路の最後の１段の接続関係において、第４１トランジスタ（Ｔ４１）のゲート電極とドレイン電極が回路の起動信号端ＳＴＶに電気的に接続することを特徴とする請求項２に記載の酸化物半導体薄膜トランジスタに用いる走査駆動回路。
JP2017534673A 2014-12-31 2015-01-12 走査駆動回路 Active JP6570639B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410856660.XA CN104505050B (zh) 2014-12-31 2014-12-31 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN201410856660.X 2014-12-31
PCT/CN2015/070516 WO2016106822A1 (zh) 2014-12-31 2015-01-12 用于氧化物半导体薄膜晶体管的扫描驱动电路

Publications (2)

Publication Number Publication Date
JP2018508810A true JP2018508810A (ja) 2018-03-29
JP6570639B2 JP6570639B2 (ja) 2019-09-04

Family

ID=52946757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534673A Active JP6570639B2 (ja) 2014-12-31 2015-01-12 走査駆動回路

Country Status (8)

Country Link
US (1) US9524689B2 (ja)
JP (1) JP6570639B2 (ja)
KR (1) KR101989720B1 (ja)
CN (1) CN104505050B (ja)
DE (1) DE112015005388B4 (ja)
GB (1) GB2548046B (ja)
RU (1) RU2667457C1 (ja)
WO (1) WO2016106822A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105139816B (zh) * 2015-09-24 2017-12-19 深圳市华星光电技术有限公司 栅极驱动电路
CN105390086B (zh) * 2015-12-17 2018-03-02 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN106023933B (zh) * 2016-07-21 2019-02-15 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106548759B (zh) 2017-01-14 2018-09-18 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN107507591B (zh) * 2017-09-04 2019-03-15 深圳市华星光电半导体显示技术有限公司 一种扫描驱动电路以及液晶显示器
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
US10217429B1 (en) * 2017-10-25 2019-02-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit
CN107967907B (zh) * 2018-01-18 2021-03-09 京东方科技集团股份有限公司 反相电路、驱动方法、阵列基板、检测方法及显示装置
CN110111715B (zh) * 2019-04-22 2023-02-28 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111525911A (zh) * 2020-05-22 2020-08-11 广州昌钰行信息科技有限公司 多路共用的时钟占空比校正电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745696A (zh) * 2013-10-03 2014-04-23 友达光电股份有限公司 栅极驱动电路
CN103778896A (zh) * 2014-01-20 2014-05-07 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341833A (ja) 2001-05-16 2002-11-29 Toshiba Corp 平面表示装置
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP3707472B2 (ja) * 2002-03-22 2005-10-19 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100419823C (zh) * 2005-05-27 2008-09-17 友达光电股份有限公司 平面显示器的驱动电路
TWI330820B (en) * 2006-01-26 2010-09-21 Au Optronics Corp Flat panel display and display panel thereof
BRPI0920935A2 (pt) * 2008-11-26 2019-09-24 Sharp Kk dispositivo de video
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
KR101652824B1 (ko) * 2009-07-29 2016-08-31 삼성전자주식회사 와이드 전압 레인지용 출력 드라이버
CN102005187B (zh) 2009-09-03 2012-08-29 奇景光电股份有限公司 液晶显示器及其驱动电路
RU2514903C2 (ru) * 2009-12-15 2014-05-10 Шарп Кабусики Кайся Схема возбуждения линий сигнала сканирования и устройство отображения, включающее в себя данную схему
KR101641312B1 (ko) * 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
KR101773136B1 (ko) * 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
US20120242708A1 (en) 2011-03-23 2012-09-27 Au Optronics Corporation Active matrix electroluminescent display
CN103578433B (zh) * 2012-07-24 2015-10-07 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器
CN103018991B (zh) * 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103730094B (zh) * 2013-12-30 2016-02-24 深圳市华星光电技术有限公司 Goa电路结构
CN104008741A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及液晶显示装置
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745696A (zh) * 2013-10-03 2014-04-23 友达光电股份有限公司 栅极驱动电路
CN103778896A (zh) * 2014-01-20 2014-05-07 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置

Also Published As

Publication number Publication date
GB2548046B (en) 2021-04-28
US9524689B2 (en) 2016-12-20
CN104505050B (zh) 2017-02-01
DE112015005388B4 (de) 2020-12-10
WO2016106822A1 (zh) 2016-07-07
KR101989720B1 (ko) 2019-06-14
KR20170100662A (ko) 2017-09-04
CN104505050A (zh) 2015-04-08
GB201708784D0 (en) 2017-07-19
DE112015005388T5 (de) 2017-08-24
RU2667457C1 (ru) 2018-09-19
JP6570639B2 (ja) 2019-09-04
US20160343336A1 (en) 2016-11-24
GB2548046A (en) 2017-09-06

Similar Documents

Publication Publication Date Title
JP2018508810A (ja) 酸化物半導体薄膜トランジスタに用いる走査駆動回路
JP6419325B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6334060B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6340484B2 (ja) 走査駆動回路
JP6313342B2 (ja) シフトレジスタユニット、ゲート駆動装置及び表示装置
JP6419324B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6440224B2 (ja) 酸化物半導体薄膜トランジスタに用いる行駆動回路
WO2016037381A1 (zh) 基于igzo制程的栅极驱动电路
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
CN103093825B (zh) 一种移位寄存器及阵列基板栅极驱动装置
US9620073B2 (en) Liquid crystal display device and gate driving circuit thereof
US8139708B2 (en) Shift register
JP2018509020A (ja) 走査駆動回路及びそのｎａｎｄ論理回路
US20070014390A1 (en) Shift register
CN109119036B (zh) 液晶面板
CN113436580B (zh) 栅极驱动电路及显示面板
WO2021159875A1 (zh) 移位寄存器、驱动方法、驱动电路及显示装置
CN115862514B (zh) 栅极驱动电路及显示面板
CN110956915B (zh) 栅极驱动单元电路、栅极驱动电路、显示装置和驱动方法
CN117456940A (zh) 栅极驱动电路及显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190806

R150 Certificate of patent or registration of utility model

Ref document number: 6570639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250