JP2018133353A - Semiconductor manufacturing apparatus and semiconductor device manufacturing method - Google Patents
Semiconductor manufacturing apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2018133353A JP2018133353A JP2017023850A JP2017023850A JP2018133353A JP 2018133353 A JP2018133353 A JP 2018133353A JP 2017023850 A JP2017023850 A JP 2017023850A JP 2017023850 A JP2017023850 A JP 2017023850A JP 2018133353 A JP2018133353 A JP 2018133353A
- Authority
- JP
- Japan
- Prior art keywords
- die
- substrate
- supply unit
- reference mark
- picked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 239000000853 adhesive Substances 0.000 claims abstract description 17
- 230000001070 adhesive effect Effects 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 230000001678 irradiating effect Effects 0.000 claims abstract 3
- 239000011521 glass Substances 0.000 claims description 44
- 238000005286 illumination Methods 0.000 claims description 16
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 abstract description 6
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 230000032258 transport Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 238000007789 sealing Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
本開示は半導体製造装置に関し、例えばファンアウト型ウェハレベルパッケージ用のダイプレースに適用可能である。 The present disclosure relates to a semiconductor manufacturing apparatus and can be applied to a die-place for a fan-out type wafer level package, for example.
ファンアウト型ウェハレベルパッケージ(Fan Out Wafer Level Package:FOWLP)はチップ面積を超える広い領域に再配線層を形成するパッケージである。FOWLPの製法として、粘着シート上に配置された複数の半導体チップを封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から粘着シートを剥離し、次いで封止体の粘着シートが貼り付けられていた面上に再配線層を形成する方法が知られている(例えば、特開2014−210909号公報(特許文献1))。特許文献1では、粘着シートは支持体と支持体上に積層された粘着剤層を備え、粘着シート上に半導体チップがフリップチップボンダやダイボンダを用いて配置される。
The fan-out type wafer level package (FAN Out Wafer Level Package: FOWLP) is a package in which a rewiring layer is formed in a wide region exceeding the chip area. As a method for manufacturing FOWLP, a plurality of semiconductor chips arranged on an adhesive sheet are collectively sealed with a sealing resin, thereby forming a sealing body including a plurality of semiconductor chips and a sealing resin covering the plurality of semiconductor chips. After that, a method is known in which the pressure-sensitive adhesive sheet is peeled from the sealing body, and then a rewiring layer is formed on the surface on which the pressure-sensitive adhesive sheet of the sealing body has been attached (for example, Japanese Patent Application Laid-Open No. 2014-210909). Publication (Patent Document 1)). In
本開示の課題は、最終的に剥離される粘着シート等の基板に半導体チップ(ダイ)を精度よくプレースする半導体製造装置を提供することである。 An object of the present disclosure is to provide a semiconductor manufacturing apparatus that accurately places a semiconductor chip (die) on a substrate such as an adhesive sheet that is finally peeled off.
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイ供給部と、前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、を備える。
An outline of typical ones of the present disclosure will be briefly described as follows.
That is, a semiconductor manufacturing apparatus includes a die supply unit, a pickup head that picks up a die from the die supply unit and flips it upside down, and picks up the die from the pickup head so that a circuit forming surface of the die faces downward. A bonding head for mounting the die on the upper surface of the substrate, a reference mark for recognizing the position of the die when the die is mounted on the substrate, and imaging the die and the reference mark from below the substrate And a lighting device that irradiates light from obliquely below the die and the reference mark.
上記半導体製造装置によれば、ダイプレースの精度を向上することができる。 According to the semiconductor manufacturing apparatus, it is possible to improve die place accuracy.
以下、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, examples and modifications will be described with reference to the drawings. However, in the following description, the same components may be denoted by the same reference numerals and repeated description may be omitted. In order to clarify the description, the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part as compared to the actual embodiment, but are merely examples, and the interpretation of the present invention is not limited to them. It is not limited.
図1は実施例1に係るフリップチップボンダの概略上面図である。図2は図1において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。 FIG. 1 is a schematic top view of the flip chip bonder according to the first embodiment. FIG. 2 is a diagram for explaining the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.
半導体製造装置であるフリップチップボンダ10は、大別して、ダイ供給部1と、ピックアップ部2、反転機構部3と、ボンディング部4と、搬送部5と、基板供給部6Kと、基板搬出部6Hと、各部の動作を監視し制御する制御装置7と、を有する。
The
まず、ダイ供給部1は、基板等のワークWに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突き上げユニット13と、ウェハリング供給部(不図示)と、を有する。ダイ供給部1は、図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突き上げユニット13の位置に移動させる。ウェハリング供給部はウェハリングが収納されたウェハカセットを有し,順次ウェハリングをダイ供給部1に供給し、新しいウェハリングに交換する。ダイ供給部1は、所望のダイをウェハリングからピックアップできるように、ピックアップポイントに、ウェハリングを移動する。ウェハリングは、ウェハが固定され、ダイ供給部1に取り付け可能な治具である。
First, the die
ピックアップ部2は、ダイ供給部1からダイDを吸着するコレット部22と、コレット部22を先端に備えダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるY駆動部23と、を有する。ピックアップヘッド21は、コレット部22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。このような構成によって、ピックアップヘッド21は、ダイをピックアップし、反転機構部3に移動し、反転機構部3に吸着される。
The
反転機構部3は、図2に破線で示すように、ピックアップヘッド21を180度回転させ、ダイDの表面(パターン形成面)を反転させて下面に向け、ダイDをボンディングヘッド41に渡す姿勢にする。反転機構部の他の方法としては、図2の引出図に示すように反転機構部をピックアップヘッド21に設け、ピックアップヘッドと共に移動させる方法、又は、ダイの表裏を回転できるステージユニットを設け、ピックアップしたダイDを一旦ステージユニットに載置する方法などがある。
As shown by a broken line in FIG. 2, the
ボンディング部4は、反転したダイDをピックアップヘッド21から受けとり、搬送されてきたワークWの上にボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット部42を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、ワークWの位置認識マーク(基準マーク)PM(図4参照)を撮像し、ボンディング位置を認識する基板認識カメラ44と、後述する斜光照明装置45(図4参照)と、を有する。なお、ワークWの検査を行う基板認識カメラを備えていてもよい。このような構成によって、ボンディングヘッド41は、ピックアップヘッド21から反転したダイDを受け取り、ダイ認識カメラ33の撮像データに基づいてピックアップ位置・姿勢を補正し、基板認識カメラ44の撮像データに基づいてワークWにダイDをボンディングする。
The
搬送部5は、ワークWがX方向に移動する搬送レール51,52を備える。搬送レール51,52は平行に設けられる。このような構成によって、基板供給部6KからワークWを搬出し、搬送レール51,52に沿ってボンディング位置まで移動し、ボンディング後基板搬出部6Hまで移動して、基板搬出部6HにワークWを渡す。ワークWにダイDをボンディング中に、基板供給部6Kは新たなワークWを搬出し、搬送レール51,52上で待機する。
The
図3はダイ供給部の主要部を示す概略断面図である。図3に示すように、ダイ供給部1は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持されウェハリング14に保持され複数のダイDが粘着されたダイシングテープ16を水平に位置決めする支持リング17と、ダイDを上方に突き上げるための突き上げユニット13と、を有する。所定のダイDピックアップするために、突き上げユニット13は、図示しない駆動機構によって上下方向に移動し、ダイ供給部1は水平方向には移動するようになっている。
FIG. 3 is a schematic cross-sectional view showing the main part of the die supply unit. As shown in FIG. 3, the
ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16は引き伸ばされ、ダイDの間隔は広がる。そのような状態で、突き上げユニット13によりダイ下方よりダイDを突き上げることにより、ダイ供給部1はダイDのピックアップ性を向上させている。
The die
図4は図1のフリップチップボンダのレイアウトを示す概略上面図である。フリップチップボンダ10は、ワークWがX方向に搬送され、ダイDがY方向に搬送される装置配置である。
FIG. 4 is a schematic top view showing the layout of the flip chip bonder of FIG. The
ダイ供給部1のX軸負方向側(図面の左側)にウェハリング供給部18が設けられ、Y軸正方向側(図面の上側)にボンディング位置BPが設けられる。搬送レール51,52はX軸方向に延在し、ワークWがX軸正方向(図面の左から右)に移動して、ボンディング位置BPに送られる。ウェハリング14はウェハリング供給部18からX軸正方向(図面の左から右)に搬送され、ダイ供給部1に送られる。位置DPはピックアップヘッド21がダイ供給部1からダイDをピックアップする位置である。位置PPはボンディングヘッド41がピックアップヘッド21からダイDをピックアップする位置である。位置BPはボンディングヘッド41がダイDをワークWに載置する位置であり、位置WPは次のワークWが待機する位置である。なお、図4に図示していないが、搬送レール51,52のX軸負方向側(図面の左側)に基板供給部6Kが配置され、X軸正方向側(図面の右側)に基板搬出部6Hが配置される。
A wafer
図5は図1のワークの構造およびダイプレースを説明するための断面図であり、ボンディング位置におけるワーク、ダイ、カメラ、照明の配置を示す図である。ワークWは位置認識マークPMを有するキャリアであるガラス基板101とガラス基板101の上に設けられた粘着剤102とで構成され、複数のダイが搭載可能である。ガラス基板101の下面側にパッケージサイズに合わせた位置認識マークPMが形成される。ワークWは最終的にはダイDから剥離され、ガラス基板101は位置認識マークPMを再形成等して再度使用される。ダイDはパターン形成面が下を向いて(フェースダウンで)コレット部42に吸着されている。基板認識カメラ44はダイDの真下に配置され、ガラス基板101および粘着剤102を通してダイDの位置を認識する。よって、ガラス基板101および粘着剤102は透明である。複数の斜光照明装置45は、それぞれ位置認識マークPMおよびダイDを斜め下から光を照射する。斜光照明装置45により、ガラス基板の正反射がなく、位置認識マークPMおよびダイDの表面を観測することができる。
FIG. 5 is a cross-sectional view for explaining the structure and die place of the work in FIG. 1, and is a view showing the arrangement of the work, die, camera, and illumination at the bonding position. The workpiece W includes a
制御装置7は、フリップチップボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。例えば、制御装置7は、基板認識カメラ44及び基板認識カメラ44からの画像情報、ボンディングヘッド41の位置などの各種情報を取り込み、ボンディングヘッド41のボンディング動作など各構成要素の各動作を制御する。
The control device 7 includes a memory that stores a program (software) that monitors and controls the operation of each unit of the
次に、実施例1に係るフリップチップボンダのダイプレース方法(半導体装置の製造方法)について図6を用いて説明する。図6は図1のフリップチップボンダのダイプレース方法を説明するためのフローチャートである。 Next, a die-place method (semiconductor device manufacturing method) of the flip chip bonder according to the first embodiment will be described with reference to FIG. FIG. 6 is a flowchart for explaining a die-placement method of the flip chip bonder of FIG.
ステップS1:制御装置7は、ピックアップヘッド21によってダイ供給部1からダイDをピックアップする。
Step S <b> 1: The control device 7 picks up the die D from the
ステップS2:制御装置7は、ピックアップヘッド21を反転させ、ダイDの回路形成面の反対の面(裏面)を上にする。
Step S2: The control device 7 reverses the
ステップS3:制御装置7は、ダイDをボンディングヘッド41に受け渡す。すなわち、ボンディングヘッド41はピックアップヘッド21からダイDをピックアップする。
Step S3: The control device 7 delivers the die D to the
ステップS4:制御装置7は、基板認識カメラ44によってガラス基板101の位置認識マークPMを認識する。
Step S <b> 4: The control device 7 recognizes the position recognition mark PM of the
ステップS5:制御装置7は、基板認識カメラ44によってダイDの回路形成面(表面)のパターンを認識する。下部からガラス越しに斜光照明を当て、ダイDのエッジをプレース直前まで認識する。このときは、同時・1視野の認識が望ましい。
Step S5: The control device 7 recognizes the pattern of the circuit formation surface (front surface) of the die D by the
ステップS6:制御装置7は、認識結果を演算する。位置認識マークPMを認識しプレース位置を算出し、ダイDを認識しダイ位置を算出する。 Step S6: The control device 7 calculates the recognition result. The position recognition mark PM is recognized, the place position is calculated, the die D is recognized, and the die position is calculated.
ステップS7:制御装置7は、演算結果に基づいて、ボンディングヘッド41を移動して、ダイDの位置を補正する。
Step S7: The control device 7 corrects the position of the die D by moving the
ステップS8:制御装置7は、ダイDをワークW上に載置(プレース)する。 Step S8: The control device 7 places (places) the die D on the workpiece W.
なお、ステップS1の前に、ウェハ11から分割されたダイDが貼付されたダイシングテープ16を保持したウェハリング14をウェハリング供給部18に格納し、フリップチップボンダ10に搬入する。制御装置7はウェハリング14が充填されたウェハリング供給部18からウェハリング14をダイ供給部1に供給する。また、ワークWを準備し、フリップチップボンダ10に搬入する。制御装置7は基板供給部6KでワークWを搬送レール51,52に載置する。
Before
また、ステップS8の後に、制御装置7は基板搬出部6Hで搬送レール51,52からダイDがボンディングされたワークWを取り出す。フリップチップボンダ10からワークWを搬出する。その後、ワークWの粘着剤102の上に配置された複数のダイ(半導体チップ)を封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体からワークWを剥離し、次いで封止体のワークWが貼り付けられていた面上に再配線層を形成してFOWLPを製造する。
Further, after step S8, the control device 7 takes out the workpiece W to which the die D is bonded from the transport rails 51 and 52 at the substrate carry-out
<変形例>
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施例にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施例と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施例における説明が適宜援用され得るものとする。また、上述の実施例の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
<Modification>
Hereinafter, some typical modifications will be exemplified. In the following description of the modified examples, the same reference numerals as those in the above-described embodiments can be used for portions having the same configurations and functions as those described in the above-described embodiments. And about description of this part, the description in the above-mentioned Example shall be used suitably in the range which is not technically consistent. In addition, a part of the above-described embodiments and all or a part of the plurality of modified examples can be appropriately combined in a range not technically inconsistent.
(変形例1)
図7は変形例1に係るフリップチップボンダのレイアウトを示す概略上面図である。実施例1(図1)ではワークWはX方向に搬送され、ダイDはY方向に搬送される装置配置であったが、変形例1に係るフリップチップボンダ10AではワークWおよびダイDは共にX方向に搬送される装置配置である。
(Modification 1)
FIG. 7 is a schematic top view showing the layout of the flip chip bonder according to the first modification. In the first embodiment (FIG. 1), the work W is transported in the X direction and the die D is transported in the Y direction. However, in the
ダイ供給部1のY軸負方向側(図面の下側)にウェハリング供給部18が設けられ、X軸正方向側(図面の右側)にボンディング位置BPが設けられる。ダイ供給部1の上方に搬送レール51,52が設けられ、ワークWがX軸正方向(図面の左から右)に移動して、基板ステージ46に送られる。その後、基板ステージ46はY軸正方向(図面の下から上)に移動してワークWをボンディング位置BPに搬送する。ウェハリング14はウェハリング供給部18からY軸正方向(図面の下から上)に搬送され、ダイ供給部1に送られる。位置DPはピックアップヘッド21がダイ供給部1からダイDをピックアップする位置である。位置PPはボンディングヘッド41がピックアップヘッド21からダイDをピックアップする位置である。位置BPはボンディングヘッド41がダイDをワークWに載置する位置であり、位置WPは次のワークWが待機する位置である。なお、図7に図示していないが、搬送レール51,52のX軸負方向側(図面の左側)に基板供給部6Kが配置され、X軸正方向側(図面の右側)に基板搬出部6Hが配置される。
A wafer
(変形例2)
図8は変形例2に係るフリップチップボンダのレイアウトを示す概略上面図である。実施例(図1)ではワークWはX方向に搬送され、ダイDはY方向に搬送される装置配置であったが、変形例2に係るフリップチップボンダ10BではワークWはY方向に搬送され、ダイDはX方向に搬送される装置配置である。
(Modification 2)
FIG. 8 is a schematic top view showing the layout of the flip chip bonder according to the second modification. In the embodiment (FIG. 1), the work W is transported in the X direction and the die D is transported in the Y direction. However, in the
ダイ供給部1のY軸負方向側(図面の下側)にウェハリング供給部18が設けられ、X軸正方向側(図面の右側)にボンディング位置BPが設けられる。ワークWがワーク給排部61からY軸正方向(図面の下から上)に移動して、基板ステージ46に送られる。その後、基板ステージ46はワークWをボンディング位置BPに搬送する。ボンディング後は、基板ステージ46はワークWをY軸負方向(図面の上から下)に搬送し、ワークWはワーク給排部61に送られる。ウェハリング14はウェハリング供給部18からY軸正方向(図面の下から上)に搬送され、ダイ供給部1に送られる。位置DPはピックアップヘッド21がダイ供給部1からダイDをピックアップする位置である。位置PPはボンディングヘッド41がピックアップヘッド21からダイDをピックアップする位置である。位置BPはボンディングヘッド41がダイDをワークWに載置する位置であり、位置WPは次のワークWが待機する位置である。変形例2では、基板供給部6Kおよび基板搬出部6Hの代わりにワーク給排部61をウェハリング供給部18の右隣に配置しているので、実施例1および変形例2よりもダイボンダの平面積を小さくすることができる。
A wafer
(変形例3)
図9は変形例3に係るフリップチップボンダのワークの構造およびダイプレースを説明するための断面図であり、ボンディング位置におけるワーク、ダイ、ボンディングステージ、カメラ、照明の配置を示す図である。実施例1ではワークWはガラス基板で構成されているが、変形例3に係るフリップチップボンダ10CのワークWはテープで構成される。
(Modification 3)
FIG. 9 is a cross-sectional view for explaining the work structure and die place of the flip chip bonder according to the third modification, and is a view showing the arrangement of the work, the die, the bonding stage, the camera, and the illumination at the bonding position. In the first embodiment, the work W is formed of a glass substrate, but the work W of the
変形例3に係るワークWはキャリアであるテープ103とテープ103の上に設けられた粘着剤102とで構成され、複数のダイが搭載可能である。ボンディングステージBSは透明基板(ガラス基板)で構成され、ボンディングステージBSのガラス基板の下面側に位置認識マークPMが形成される。ダイDはパターン形成面が下を向いて(フェースダウンで)コレット部42に吸着されている。基板認識カメラ44はダイDの真下に配置され、ボンディングステージBS、テープ103および粘着剤102を通してダイDの位置を認識する。よって、テープ103および粘着剤102は透明である。複数の斜光照明装置45は、それぞれ位置認識マークPMおよびダイDを斜め下から光を照射する。斜光照明装置45により、ボンディングステージBSのガラス基板の正反射がなく、位置認識マークPMおよびダイDの表面を観測することができる。
The workpiece W according to the modified example 3 includes a
(変形例4)
図10は変形例4に係るフリップチップボンダのワークの構造およびダイプレースを説明するための断面図であり、ボンディング位置におけるワーク、ダイ、ボンディングステージ、カメラ、照明の配置を示す図である。変形例4に係るフリップチップボンダ10DのワークWは実施例1と同様ガラス基板104で構成されているが、変形例3と同様に、さらにワークWのガラス基板104の下に透明基板(ガラス基板)で構成されたボンディングステージBSを設け、ボンディングステージBSのガラス基板の下面側に位置認識マークPMが形成される。これにより、ダイプレースされるガラス基板には位置認識マークPMを形成する必要はなく、再生も容易となる。
(Modification 4)
FIG. 10 is a cross-sectional view for explaining a work structure and a die place of a flip chip bonder according to
図11は実施例2に係るダイボンダの概略上面図である。図12は図11において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。 FIG. 11 is a schematic top view of the die bonder according to the second embodiment. FIG. 12 is a diagram for explaining the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.
半導体製造装置であるダイボンダ10Eは、大別して、ダイ供給部1と、ピックアップ部2E、中間ステージ部3Eと、ボンディング部4Eと、搬送部5と、基板供給部6Kと、基板搬出部6Hと、各部の動作を監視し制御する制御装置7と、を有する。
A
ピックアップ部2Eは、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット部22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット部22(図12も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット部22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。なお、実施例2のピックアップ部2は実施例1とは異なり、ピックアップヘッド21を180度回転してダイの表裏を反転する機能は有していない。
The
中間ステージ部3Eは、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。
The
ボンディング部4Eは、中間ステージ31からダイDをピックアップし、搬送されてくるワークW上にボンディングする。ボンディング部4Eは、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット部42(図12も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、ワークWの位置認識マークPM(図5参照)を撮像し、ボンディング位置を認識する基板認識カメラ44と、斜光照明装置45(図5参照)と、を有する。なお、ワークWの検査を行う基板認識カメラを備えていてもよい。ワークWの構成は、実施例(図5)、変形例3(図9)および変形例4(図10)のいずれの構成であってもよい。このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいてワークWにダイDをボンディングする。
The
次に、実施例2に係るダイボンダのダイプレース方法(半導体装置の製造方法)について図13を用いて説明する。図13は図11のダイボンダのダイプレース方法を説明するためのフローチャートである。 Next, a die bonder die placing method (semiconductor device manufacturing method) according to the second embodiment will be described with reference to FIGS. FIG. 13 is a flowchart for explaining a die-placement method of the die bonder of FIG.
ステップS1:制御装置7は、ピックアップヘッド21によってダイ供給部1からダイDをピックアップする。
Step S <b> 1: The control device 7 picks up the die D from the
ステップS2D:制御装置7は、ピックアップヘッド21によってダイDを中間ステージ31上に載置する。
Step S2D: The control device 7 places the die D on the
ステップS3D:制御装置7は、ダイDをボンディングヘッド41に受け渡す。すなわち、ボンディングヘッド41は中間ステージ31からダイDをピックアップする。
Step S3D: The control device 7 delivers the die D to the
ステップS4:制御装置7は、基板認識カメラ44によってガラス基板101の位置認識マークPMを認識する。
Step S <b> 4: The control device 7 recognizes the position recognition mark PM of the
ステップS5:制御装置7は、基板認識カメラ44によってダイDのエッジを認識する。下部からガラス越しに斜光照明を当て、ダイDのエッジをプレース直前まで認識する。このときは、同時・1視野の認識が望ましい。
Step S5: The control device 7 recognizes the edge of the die D by the
ステップS6:制御装置7は、認識結果を演算する。位置認識マークPMを認識しプレース位置を算出し、ダイDを認識しダイ位置を算出する。 Step S6: The control device 7 calculates the recognition result. The position recognition mark PM is recognized, the place position is calculated, the die D is recognized, and the die position is calculated.
ステップS7:制御装置7は、演算結果に基づいて、ボンディングヘッド41を移動して、ダイDの位置を補正する。
Step S7: The control device 7 corrects the position of the die D by moving the
ステップS8:制御装置7は、ダイDをワークW上に載置(プレース)する。 Step S8: The control device 7 places (places) the die D on the workpiece W.
なお、ステップS1より前の動作は、実施例1の動作と同様である。また、ボンディング後のワークWの取出し搬出動作は実施例1と同様である。FOWLPは実施例1と同様に製造される。 The operation before step S1 is the same as the operation in the first embodiment. Further, the operation of taking out and carrying out the workpiece W after bonding is the same as that in the first embodiment. FOWLP is manufactured in the same manner as in Example 1.
実施例および変形例では、ワークがガラス基板の場合はワークまたは透明性を確保したステージに決まったパッケージサイズの目印(位置認識マーク)を付け、ワークがテープの場合は透明性を確保したステージにパッケージサイズの目印を付ける。これにより、ワーク越しの認識・実装が可能になり、プレース直前までダイ位置を認識・補正をすることができる。よって、最終的に剥離されるガラスやテープ上にダイを精度よくプレースすることができる。ワークがガラスであれば位置認識マークを精度良く製作でき、再利用も可能である。 In the embodiment and the modified example, when the workpiece is a glass substrate, a mark (position recognition mark) of a fixed package size is attached to the workpiece or a stage that ensures transparency, and when the workpiece is a tape, the transparency is secured to the stage. Mark the package size. As a result, it is possible to recognize and mount the workpiece over the workpiece, and to recognize and correct the die position until immediately before the place. Therefore, the die can be accurately placed on the glass or tape to be finally peeled. If the workpiece is glass, the position recognition mark can be accurately manufactured and reused.
また、フェースダウン(Face Down)の場合は、さらにガラス越しにダイ表面のパターンを認識して位置合わせを行うことができる。これにより、プレースする基準の精度をより高く保つことができる。プレースの精度がよくなることにより、FOWLPの再配線層を容易にすることができる。 In the case of face down, alignment can be performed by recognizing the pattern on the die surface through the glass. Thereby, the accuracy of the reference for placing can be kept higher. By improving the accuracy of the place, the FOWLP rewiring layer can be facilitated.
以上、本発明者によってなされた発明を実施例および変形例に基づき具体的に説明したが、本発明は、上記実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments and the modified examples. However, the present invention is not limited to the above-described embodiments and modified examples, and various modifications can be made. Not too long.
例えば、実施例ではガラス基板の下面側に位置認識マークPMを形成して行っているが、レーザ光の照射等で一時的に位置認識マークPMを形成しダイDの位置認識を行ってもよい。これにより、ダイプレースされるガラス基板には位置認識マークPMを形成する必要はなく、再生も容易となり、品種交換等によりダイサイズやダイプレース位置の変更もレーザ照射位置のデータ変更等で可能となり、作業を簡略化することができる。 For example, in the embodiment, the position recognition mark PM is formed on the lower surface side of the glass substrate, but the position recognition mark PM may be temporarily formed by laser light irradiation or the like to perform position recognition of the die D. . As a result, it is not necessary to form the position recognition mark PM on the glass substrate to be die-placed, and the reproduction is easy, and the die size and the die place position can be changed by changing the laser irradiation position data by changing the product type. Work can be simplified.
また、ガラス基板の下面側の位置認識マークPMは、ダイプレースされる基板や、テープで構成されたワークの透明ガラス製の装置ステージではなく、品種毎の透明ガラス製の位置認識マークPMを形成した位置認識基板を用いてもよい。これにより、品種交換の際にはこの位置認識基板を交換することで簡便に行うことができ、自動交換等も容易となる。 In addition, the position recognition mark PM on the lower surface side of the glass substrate is not a transparent glass apparatus stage made of transparent glass for each product type, but a substrate made of transparent glass for a workpiece made of a die or a tape. The position recognition substrate may be used. Thereby, when exchanging the product type, the position recognition board can be exchanged easily, and automatic exchange or the like is facilitated.
なお、位置認識基板は実施例のダイプレースされるガラス基板を用いてもよい。 The position recognition substrate may be the glass substrate to be die-placed in the embodiment.
1:ダイ供給部
2:ピックアップ部
21:ピックアップヘッド
22:コレット部
3:反転機構部
4:ボンディング部
41:ボンディングヘッド
42:コレット部
44:基板認識カメラ
45:斜光照明装置
7:制御装置
10:フリップチップボンダ
10E:ダイボンダ
11:ウェハ
13:突き上げユニット
D:ダイ
W:ワーク
101:ガラス基板
102:接着剤
103:テープ
104:ガラス基板
PM:位置認識マーク
BS:ボンディングステージ
1: Die supply unit
2: Pickup unit 21: Pickup head
22: Collet part 3: Reversing mechanism part 4: Bonding part
41: Bonding head 42: Collet part
44: substrate recognition camera 45: oblique illumination device 7: control device 10: flip chip bonder
10E: Die bonder 11: Wafer 13: Push-up unit
D: Die W: Workpiece 101: Glass substrate 102: Adhesive 103: Tape 104: Glass substrate PM: Position recognition mark BS: Bonding stage
Claims (18)
ダイ供給部と、
前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、
前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、
前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、
前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、
前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、
を備える。 Semiconductor manufacturing equipment
A die supply unit;
A pickup head that picks up a die from the die supply unit and flips it upside down;
A bonding head that picks up the die from the pickup head and places the die on the upper surface of a transparent substrate with the circuit forming surface of the die facing down;
A reference mark for recognizing the position of the die when the die is placed on the substrate;
A camera that images the die and the reference mark from below the substrate;
An illumination device for irradiating light from obliquely below the die and the reference mark;
Is provided.
前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
前記基準マークは前記ガラス基板の下面側に備える。 The semiconductor manufacturing apparatus according to claim 1.
The substrate comprises a glass substrate and an adhesive provided on the upper surface of the glass substrate,
The reference mark is provided on the lower surface side of the glass substrate.
前記カメラの上方に位置する透明なステージを備え、
前記基板はテープと前記テープの上面に設けられる粘着剤とを備え、
前記基準マークは前記ステージの下面に備える。 2. The semiconductor manufacturing apparatus according to claim 1, further comprising:
Comprising a transparent stage located above the camera;
The substrate comprises a tape and an adhesive provided on the upper surface of the tape,
The reference mark is provided on the lower surface of the stage.
ウェハリングを格納するウェハリング供給部と、
基板供給部と、
基板搬出部と、
を備え、
前記ウェハリングは前記ウェハリング供給部から第一方向に搬送されて前記ダイ供給部に送られ、
前記基板は前記基板供給部から前記第一方向に搬送されてボンディング位置に送られ、
前記ダイは前記第一方向とは異なる第二方向に搬送されてボンディング位置に送られ、
前記ダイが載置された基板は前記ボンディング位置から前記第一方向に搬送されて前記基板搬出部に送られる。 2. The semiconductor manufacturing apparatus according to claim 1, further comprising:
A wafer ring supply unit for storing the wafer ring;
A substrate supply unit;
A substrate unloading section;
With
The wafer ring is conveyed from the wafer ring supply unit in the first direction and sent to the die supply unit,
The substrate is conveyed from the substrate supply unit in the first direction and sent to a bonding position;
The die is conveyed in a second direction different from the first direction and sent to a bonding position;
The substrate on which the die is placed is conveyed in the first direction from the bonding position and sent to the substrate carry-out unit.
ウェハリングを格納するウェハリング供給部と、
基板供給部と、
基板搬出部と、
を備え、
前記基板は前記基板供給部から第一方向に搬送されてボンディング位置に送られ、
前記ダイは前記第一方向に搬送されてボンディング位置に送られ、
前記ダイが載置された基板は前記ボンディング位置から前記第一方向に搬送されて前記基板搬出部に送られ、
前記ウェハリングは前記ウェハリング供給部から前記第一方向とは異なる第二方向に搬送されて前記ダイ供給部に送られる。 2. The semiconductor manufacturing apparatus according to claim 1, further comprising:
A wafer ring supply unit for storing the wafer ring;
A substrate supply unit;
A substrate unloading section;
With
The substrate is conveyed in the first direction from the substrate supply unit and sent to the bonding position,
The die is conveyed in the first direction and sent to the bonding position;
The substrate on which the die is placed is transported in the first direction from the bonding position and sent to the substrate unloading unit,
The wafer ring is conveyed from the wafer ring supply unit in a second direction different from the first direction and sent to the die supply unit.
ウェハリングを格納するウェハリング供給部と、
基板給排部と、
を備え、
前記ダイは第一方向に搬送されてボンディング位置に送られ、
前記ウェハリングは前記ウェハリング供給部から前記第一方向とは異なる第二方向に搬送されて前記ダイ供給部に送られ、
前記基板は前記基板給排部から第二方向に搬送されてボンディング位置に送られる。
前記ダイが載置された基板は前記ボンディング位置から前記第二方向とは反対方向に搬送されて前記基板給排部に送られる。 2. The semiconductor manufacturing apparatus according to claim 1, further comprising:
A wafer ring supply unit for storing the wafer ring;
A substrate supply / discharge unit,
With
The die is conveyed in the first direction and sent to the bonding position,
The wafer ring is conveyed from the wafer ring supply unit in a second direction different from the first direction and sent to the die supply unit,
The substrate is transported in the second direction from the substrate supply / discharge portion and sent to the bonding position.
The substrate on which the die is placed is conveyed from the bonding position in a direction opposite to the second direction and sent to the substrate supply / discharge unit.
ダイ供給部と、
前記ダイ供給部から前記ダイをピックアップするピックアップヘッドと、
前記ピックアップヘッドがピックアップしたダイが載置される中間ステージと、
前記中間ステージから前記ダイをピックアップし前記ダイの回路形成面を上にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、
前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、
前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、
前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、
を備える。 Semiconductor manufacturing equipment
A die supply unit;
A pickup head for picking up the die from the die supply unit;
An intermediate stage on which a die picked up by the pickup head is placed;
A bonding head that picks up the die from the intermediate stage and places the die on the upper surface of a transparent substrate with the circuit forming surface of the die facing up;
A reference mark for recognizing the position of the die when the die is placed on the substrate;
A camera that images the die and the reference mark from below the substrate;
An illumination device for irradiating light from obliquely below the die and the reference mark;
Is provided.
前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
前記基準マークは前記ガラス基板の下面側に備える。 The semiconductor manufacturing apparatus according to claim 7.
The substrate comprises a glass substrate and an adhesive provided on the upper surface of the glass substrate,
The reference mark is provided on the lower surface side of the glass substrate.
前記カメラの上方に位置する透明なステージを備え、
前記基板はテープと前記テープの上面に設けられる粘着剤とを備え、
前記基準マークは前記ステージの下面に備える。 8. The semiconductor manufacturing apparatus according to claim 7, further comprising:
Comprising a transparent stage located above the camera;
The substrate comprises a tape and an adhesive provided on the upper surface of the tape,
The reference mark is provided on the lower surface of the stage.
前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
前記カメラの上方に位置する透明なステージを備え、
前記基準マークは前記ステージの下面に備える。 The semiconductor manufacturing apparatus according to claim 7.
The substrate comprises a glass substrate and an adhesive provided on the upper surface of the glass substrate,
Comprising a transparent stage located above the camera;
The reference mark is provided on the lower surface of the stage.
(a)ダイおよび基準マークを撮像するカメラと、前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、を備える半導体製造装置を準備する工程と、
(b)ダイを有するダイシングテープを保持するウェハリングを準備する工程と、
(c)ガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、前記基準マークを前記ガラス基板の下面側に備える基板を準備する工程と、
(d)前記ウェハリングからダイをピックアップする工程と、
(e)前記ピックアップされたダイを前記基板に載置する工程と、
を備え、
前記(e)工程は、前記ピックアップされたダイおよび前記基準マークを前記カメラによって前記基板の下方から撮像しながら、前記ピックアップされたダイを前記基板の上面に載置する。 The manufacturing method of the semiconductor device is as follows:
(A) preparing a semiconductor manufacturing apparatus comprising: a camera that images a die and a reference mark; and an illumination device that irradiates light from obliquely below the die and the reference mark;
(B) preparing a wafer ring for holding a dicing tape having a die;
(C) providing a glass substrate and a pressure-sensitive adhesive provided on the upper surface of the glass substrate, and preparing a substrate provided with the reference mark on the lower surface side of the glass substrate;
(D) picking up a die from the wafer ring;
(E) placing the picked-up die on the substrate;
With
In the step (e), the picked-up die is placed on the upper surface of the substrate while the picked-up die and the reference mark are imaged from below the substrate by the camera.
前記(d)工程はさらに前記ピックアップしたダイを上下反転する工程を有し、
前記(e)工程は前記反転したダイをピックアップし、前記ダイの回路形成面を下に前記基板に載置する。 In the manufacturing method of the semiconductor device of Claim 11,
The step (d) further includes a step of turning the picked die upside down.
In the step (e), the inverted die is picked up and placed on the substrate with the circuit formation surface of the die down.
前記(d)工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
前記(e)工程は前記中間ステージから前記ダイをピックアップし、前記ダイの回路形成面を上に前記基板に載置する。 In the manufacturing method of the semiconductor device of Claim 11,
The step (d) further includes a step of placing the picked-up die on an intermediate stage,
In the step (e), the die is picked up from the intermediate stage, and the circuit forming surface of the die is placed on the substrate.
前記(e)工程は、前記カメラの認識結果に基づいて前記ピックアップされたダイの位置を補正して前記基板に載置する。 In the manufacturing method of the semiconductor device of Claim 12 or 13,
In the step (e), the position of the picked-up die is corrected based on the recognition result of the camera and placed on the substrate.
(a)ダイおよびボンディングステージに備える基準マークを撮像するカメラと、前記ダイおよび前記基準マークを斜め下方から光を照射する照明と、を備える半導体製造装置を準備する工程と、
(b)ダイを有するダイシングテープを保持するウェハリングを準備する工程と、
(c)テープと前記テープの上面に設けられる粘着剤とを備える基板を準備する工程と、
(d)前記ウェハリングからダイをピックアップする工程と、
(e)前記ピックアップされたダイを前記基板に載置する工程と、
を備え、
前記(e)工程は、前記ピックアップされたダイおよび前記基準マークを前記カメラによって前記基板の下方から撮像しながら、前記ピックアップされたダイを前記基板の上面に載置する。 The manufacturing method of the semiconductor device is as follows:
(A) preparing a semiconductor manufacturing apparatus comprising: a camera that images a reference mark provided on a die and a bonding stage; and an illumination that irradiates light from obliquely below the die and the reference mark;
(B) preparing a wafer ring for holding a dicing tape having a die;
(C) preparing a substrate comprising a tape and an adhesive provided on the upper surface of the tape;
(D) picking up a die from the wafer ring;
(E) placing the picked-up die on the substrate;
With
In the step (e), the picked-up die is placed on the upper surface of the substrate while the picked-up die and the reference mark are imaged from below the substrate by the camera.
前記(d)工程はさらに前記ピックアップしたダイを上下反転する工程を有し、
前記(e)工程は前記反転したダイをピックアップする。 In the manufacturing method of the semiconductor device of Claim 15,
The step (d) further includes a step of turning the picked die upside down.
In step (e), the inverted die is picked up.
前記(d)工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
前記(e)工程は前記中間ステージから前記ダイをピックアップする。 In the manufacturing method of the semiconductor device of Claim 15,
The step (d) further includes a step of placing the picked-up die on an intermediate stage,
In the step (e), the die is picked up from the intermediate stage.
前記(e)工程は、前記カメラの認識結果に基づいて前記ピックアップされたダイの位置を補正して前記基板に載置する。 In the manufacturing method of the semiconductor device of Claim 16 or 17,
In the step (e), the position of the picked-up die is corrected based on the recognition result of the camera and placed on the substrate.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023850A JP6849468B2 (en) | 2017-02-13 | 2017-02-13 | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment |
TW107102893A TWI677047B (en) | 2017-02-13 | 2018-01-26 | Semiconductor manufacturing device and method of manufacturing semiconductor device |
KR1020180011346A KR102062121B1 (en) | 2017-02-13 | 2018-01-30 | Semiconductor manufacturing device and manufacturing method of semiconductor device |
CN201810110516.XA CN108428643B (en) | 2017-02-13 | 2018-02-05 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023850A JP6849468B2 (en) | 2017-02-13 | 2017-02-13 | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133353A true JP2018133353A (en) | 2018-08-23 |
JP6849468B2 JP6849468B2 (en) | 2021-03-24 |
Family
ID=63156447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017023850A Active JP6849468B2 (en) | 2017-02-13 | 2017-02-13 | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6849468B2 (en) |
KR (1) | KR102062121B1 (en) |
CN (1) | CN108428643B (en) |
TW (1) | TWI677047B (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331582A (en) * | 2019-08-05 | 2021-02-05 | 捷进科技有限公司 | Chip mounting device and method for manufacturing semiconductor device |
KR20210116329A (en) | 2020-03-16 | 2021-09-27 | 파스포드 테크놀로지 주식회사 | Die bonding apparatus and manufacturing method of semiconductor device |
KR20220131174A (en) | 2021-03-19 | 2022-09-27 | 파스포드 테크놀로지 주식회사 | Die bonding apparatus and method of manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070142A (en) * | 1996-08-28 | 1998-03-10 | Sharp Corp | Chip arranging device |
JP2010062508A (en) * | 2008-09-03 | 2010-03-18 | King Yuan Electronics Co Ltd | Double-side inspection apparatus for bare chip |
JPWO2012133760A1 (en) * | 2011-03-30 | 2014-07-28 | ボンドテック株式会社 | Electronic component mounting method, electronic component mounting system, and substrate |
JP2014179555A (en) * | 2013-03-15 | 2014-09-25 | Hitachi High-Tech Instruments Co Ltd | Die bonder and bonding method |
JP2014203916A (en) * | 2013-04-03 | 2014-10-27 | ヤマハ発動機株式会社 | Component mounting apparatus |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218137A (en) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | Semiconductor chip mounting method and device |
JP2004039736A (en) * | 2002-07-01 | 2004-02-05 | Shinko Electric Ind Co Ltd | Device and method for mounting semiconductor chip |
US20050045914A1 (en) * | 2003-07-09 | 2005-03-03 | Newport Corporation | Flip chip device assembly machine |
TWI381200B (en) * | 2008-11-11 | 2013-01-01 | Au Optronics Suzhou Corp | Alignment inspection method and apparatus |
JP5664656B2 (en) * | 2010-09-30 | 2015-02-04 | 富士電機株式会社 | Manufacturing method of semiconductor device |
JP5989313B2 (en) * | 2011-09-15 | 2016-09-07 | ファスフォードテクノロジ株式会社 | Die bonder and bonding method |
JP5813432B2 (en) * | 2011-09-19 | 2015-11-17 | ファスフォードテクノロジ株式会社 | Die bonder and bonding method |
US8871605B2 (en) * | 2012-04-18 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for fabricating and orienting semiconductor wafers |
JP2014210909A (en) | 2013-04-02 | 2014-11-13 | 日東電工株式会社 | Manufacturing method of semiconductor device |
JP6211359B2 (en) * | 2013-09-18 | 2017-10-11 | ファスフォードテクノロジ株式会社 | Flip chip bonder and bonding method |
JP6411823B2 (en) * | 2014-09-09 | 2018-10-24 | ボンドテック株式会社 | Chip alignment method and chip alignment apparatus |
JP6124969B2 (en) * | 2015-09-24 | 2017-05-10 | ファスフォードテクノロジ株式会社 | Die bonder and bonding method |
-
2017
- 2017-02-13 JP JP2017023850A patent/JP6849468B2/en active Active
-
2018
- 2018-01-26 TW TW107102893A patent/TWI677047B/en active
- 2018-01-30 KR KR1020180011346A patent/KR102062121B1/en active IP Right Grant
- 2018-02-05 CN CN201810110516.XA patent/CN108428643B/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070142A (en) * | 1996-08-28 | 1998-03-10 | Sharp Corp | Chip arranging device |
JP2010062508A (en) * | 2008-09-03 | 2010-03-18 | King Yuan Electronics Co Ltd | Double-side inspection apparatus for bare chip |
JPWO2012133760A1 (en) * | 2011-03-30 | 2014-07-28 | ボンドテック株式会社 | Electronic component mounting method, electronic component mounting system, and substrate |
JP2014179555A (en) * | 2013-03-15 | 2014-09-25 | Hitachi High-Tech Instruments Co Ltd | Die bonder and bonding method |
JP2014203916A (en) * | 2013-04-03 | 2014-10-27 | ヤマハ発動機株式会社 | Component mounting apparatus |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331582A (en) * | 2019-08-05 | 2021-02-05 | 捷进科技有限公司 | Chip mounting device and method for manufacturing semiconductor device |
KR20210018031A (en) | 2019-08-05 | 2021-02-17 | 파스포드 테크놀로지 주식회사 | Die bonding device and manufacturing method of semiconductor device |
CN112331582B (en) * | 2019-08-05 | 2024-01-02 | 捷进科技有限公司 | Chip mounting apparatus and method for manufacturing semiconductor device |
KR20210116329A (en) | 2020-03-16 | 2021-09-27 | 파스포드 테크놀로지 주식회사 | Die bonding apparatus and manufacturing method of semiconductor device |
KR20220131174A (en) | 2021-03-19 | 2022-09-27 | 파스포드 테크놀로지 주식회사 | Die bonding apparatus and method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6849468B2 (en) | 2021-03-24 |
KR20190042419A (en) | 2019-04-24 |
KR102062121B1 (en) | 2020-01-03 |
TW201836048A (en) | 2018-10-01 |
CN108428643A (en) | 2018-08-21 |
CN108428643B (en) | 2022-03-29 |
TWI677047B (en) | 2019-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5989313B2 (en) | Die bonder and bonding method | |
TWI445067B (en) | The method of expansion of the workpiece | |
US20030088959A1 (en) | Wafer transfer apparatus | |
KR102132094B1 (en) | Electronic component mounting device and electronic component mounting method | |
JP4386007B2 (en) | Component mounting apparatus and component mounting method | |
JP6621771B2 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
JP2007019207A (en) | Apparatus and method for packaging component | |
JP2016139630A (en) | Mounting device of semiconductor or electronic component, and mounting method of semiconductor or electronic component | |
JP6967411B2 (en) | Semiconductor manufacturing equipment, semiconductor equipment manufacturing methods and collets | |
JP6849468B2 (en) | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment | |
TWI741256B (en) | Die bonding device and manufacturing method of semiconductor device | |
JP2010135574A (en) | Transfer apparatus | |
JP6868471B2 (en) | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment | |
TWI768337B (en) | Die bonding device and manufacturing method of semiconductor device | |
JP5953068B2 (en) | Electronic component placement table and die bonder equipped with the same table | |
JP6760777B2 (en) | Component mounting device | |
JP6722614B2 (en) | Die bonding apparatus and semiconductor device manufacturing method | |
TW202425103A (en) | Semiconductor manufacturing device and semiconductor device manufacturing method | |
JP2024024567A (en) | Semiconductor manufacturing device and method for manufacturing semiconductor device | |
JP2024111761A (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
JP2023143741A (en) | Mounting device for electronic component, and mounting method | |
JP2014236157A (en) | Laser-machining device | |
JP2021048375A (en) | Die bonding device and manufacturing method of semiconductor device | |
CN113451176A (en) | Mounting device for electronic component | |
JP2009200127A (en) | Laser processing apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6849468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |