JP2018110282A - Capacitance type transducer and manufacturing method thereof - Google Patents

Capacitance type transducer and manufacturing method thereof Download PDF

Info

Publication number
JP2018110282A
JP2018110282A JP2016256155A JP2016256155A JP2018110282A JP 2018110282 A JP2018110282 A JP 2018110282A JP 2016256155 A JP2016256155 A JP 2016256155A JP 2016256155 A JP2016256155 A JP 2016256155A JP 2018110282 A JP2018110282 A JP 2018110282A
Authority
JP
Japan
Prior art keywords
etching
electrode
capacitive transducer
sacrificial layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016256155A
Other languages
Japanese (ja)
Inventor
明久 飯尾
Akihisa Iio
明久 飯尾
丸山 綾子
Ayako Maruyama
綾子 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016256155A priority Critical patent/JP2018110282A/en
Publication of JP2018110282A publication Critical patent/JP2018110282A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a capacitive transducer which accurately confirms completion of etching of a sacrificial layer to reduce sensitivity and variation.SOLUTION: In a manufacturing method of a capacitive transducer which forms a gap by removing a sacrificial layer, etching is performed until completion of the etching is confirmed accurately.SELECTED DRAWING: Figure 3

Description

本発明は、静電容量型トランスデューサ、及びその製造方法に関する。   The present invention relates to a capacitive transducer and a method for manufacturing the same.

従来から、マイクロマシニング技術によって製造される微小機械部材はマイクロメータオーダの加工が可能であり、これらを用いて様々な微小機能素子が実現されている。マイクロマシニング技術を用いた静電容量型トランスデューサであるCMUT(Capacitive Micromachined Ultrasonic Transducer)は、圧電素子の代替品として研究されている。CMUTは、振動膜の振動を用いて超音波を送信または受信することを可能にし、特に液中において優れた広帯域特性を得ることができる。   Conventionally, a micromechanical member manufactured by a micromachining technique can be processed on the order of a micrometer, and various microfunctional elements are realized using these. A capacitive micromachined ultrasonic transducer (CMUT) that is a capacitive transducer using micromachining technology has been studied as an alternative to a piezoelectric element. CMUT makes it possible to transmit or receive ultrasonic waves using vibration of the vibrating membrane, and to obtain excellent broadband characteristics particularly in liquid.

CMUTの一例は複数のエレメントを含み構成され、各エレメントは複数のセルを含み構成される。各セルは振動を可能にする間隙(キャビティ)を含み、この間隙はエッチング孔を介して犠牲層をエッチングすることにより形成可能である。エッチング後は、エッチング孔を埋めることで封止する。セル毎のばらつきを抑制するために、どのセルにおいてもエッチング孔を十分に封止することが望ましい。   An example of the CMUT includes a plurality of elements, and each element includes a plurality of cells. Each cell includes a gap (cavity) that allows vibration, which can be formed by etching the sacrificial layer through an etching hole. After the etching, sealing is performed by filling the etching hole. In order to suppress cell-to-cell variation, it is desirable to sufficiently seal the etching hole in any cell.

特許文献1には、基板上に超音波の送受信に用いるセンサセルとダミーセルとを有するCMUTの構成、及び犠牲層をエッチングすることにより間隙を形成してCMUTを製造する方法の開示がある。さらに特許文献1では、ダミーセルを用いて犠牲層のエッチングが終了したことを確認することの開示がある。すなわち、センサセルは間隙(キャビティ)の上側に上電極、下側に下電極を有するが、ダミーセルは下電極しか有しないため、上電極を有しない側から間隙形成時の犠牲層のエッチングの終了確認ができる。   Patent Document 1 discloses a configuration of a CMUT having sensor cells and dummy cells used for transmission / reception of ultrasonic waves on a substrate, and a method of manufacturing a CMUT by forming a gap by etching a sacrificial layer. Further, Patent Document 1 discloses that it is confirmed that etching of the sacrificial layer is completed using a dummy cell. That is, the sensor cell has an upper electrode on the upper side of the gap (cavity) and a lower electrode on the lower side, but the dummy cell has only the lower electrode. Can do.

特開2008−085246号公報JP 2008-085246 A

しかし、特許文献1の方法では、センサセルのエッチングが完了したかどうかを正確に把握することが困難な場合がある。つまり、ダミーセルとセンサセルとでエッチングの速度に関わる条件が異なる場合、ダミーセルのエッチングが完了しても、センサセルのエッチングが完了していない、という事態が生じうるからである。   However, in the method of Patent Document 1, it may be difficult to accurately grasp whether or not the sensor cell has been etched. That is, when the conditions related to the etching rate are different between the dummy cell and the sensor cell, even if the etching of the dummy cell is completed, the sensor cell etching may not be completed.

エッチングの終了確認が正確にできないと、オーバーエッチングによってセル内側の表面粗さが増加することや、セル直径、メンブレン厚さ、間隙の厚さなどのサイズが変わり、送受信感度(性能)が変化することがある。   If the end of etching cannot be confirmed accurately, the surface roughness inside the cell will increase due to overetching, and the cell diameter, membrane thickness, gap thickness, etc. will change, and the transmission / reception sensitivity (performance) will change. Sometimes.

そこで、本発明は、犠牲層のエッチングが完了したことを正確に確認することで、感度の低下、及びばらつきを小さくする、静電容量トランスデューサの製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a method of manufacturing a capacitive transducer that reduces the sensitivity and reduces variations by accurately confirming that the etching of the sacrificial layer has been completed.

本発明に係る静電容量型トランスデューサの製造方法は、第一の電極上の積層方向に犠牲層を設ける工程と、前記犠牲層上の前記積層方向に、絶縁膜を設ける工程と、前記絶縁膜上に、第二の電極を、前記積層方向に直交する面内方向に関して、前記犠牲層が設けられている領域よりも小さな領域となるように設ける工程と、前記犠牲層をエッチングする工程と、を有する静電容量型トランスデューサの製造方法であって、前記エッチングする工程は、前記面内方向に関して前記第二の電極が設けられている領域の外側に設けられている前記犠牲層の第一の位置からエッチングを開始して、前記第一の位置から最も遠い前記犠牲層の第二の位置のエッチングが完了するまで、エッチングを行う工程であること、特徴とする。   The method of manufacturing a capacitive transducer according to the present invention includes a step of providing a sacrificial layer in a stacking direction on a first electrode, a step of providing an insulating film in the stacking direction on the sacrificial layer, and the insulating film A step of providing a second electrode so as to be a region smaller than a region in which the sacrificial layer is provided in an in-plane direction orthogonal to the stacking direction; and a step of etching the sacrificial layer; The step of etching includes a first of the sacrificial layer provided outside the region where the second electrode is provided in the in-plane direction. Etching is started from the position, and etching is performed until etching of the second position of the sacrificial layer farthest from the first position is completed.

別の本発明に係る静電容量型トランスデューサの製造方法は、複数のセル構造を含み構成される素子を備えた静電容量型トランスデューサの製造方法であって、第一の電極上の積層方向に、前記セル構造毎に独立したキャビティとなるように、複数の犠牲層領域を設ける工程と、前記犠牲層領域上の前記積層方向に、絶縁膜を設ける工程と、前記絶縁膜上の前記積層方向に、第二の電極を、該積層方向に直交する面内方向に関して、前記絶縁膜が設けられている領域よりも小さな領域となるように設ける工程と、前記犠牲層領域を除去し、前記セル構造毎に独立した前記キャビティを設ける工程と、を有し、前記エッチングする工程は、前記面内方向に関して前記第二の電極が設けられている領域の外側に設けられている前記犠牲層の第一の位置からエッチングを開始して、前記第一の位置から最も遠い前記犠牲層の第二の位置のエッチングが完了するまで、エッチングを行う工程であること、を特徴とする。   Another manufacturing method of a capacitive transducer according to the present invention is a manufacturing method of a capacitive transducer including an element including a plurality of cell structures, in the stacking direction on the first electrode. A step of providing a plurality of sacrificial layer regions so as to be independent cavities for each cell structure, a step of providing an insulating film in the stacking direction on the sacrificial layer region, and the stacking direction on the insulating film A step of providing the second electrode so as to be a region smaller than a region where the insulating film is provided in an in-plane direction orthogonal to the stacking direction, removing the sacrificial layer region, Providing the cavity independently for each structure, and the etching step includes the step of etching the sacrificial layer provided outside the region where the second electrode is provided in the in-plane direction. One Start the laid et etching until said second position of the etching of the first farthest the sacrificial layer from the position is completed, it is a step of etching, characterized by.

さらに別の本発明に係る静電容量型トランスデューサの製造方法は、第一の電極の上に犠牲層を設ける工程と、前記犠牲層の上に絶縁膜を設ける工程と、前記絶縁膜の上に第二の電極を設ける工程と、前記絶縁膜に、前記犠牲層をエッチングするためのエッチング孔を設ける工程と、前記エッチング孔を介して前記犠牲層をエッチングすることで間隙を形成する工程と、を有する静電容量型トランスデューサの製造方法であって、前記エッチング孔以外に、エッチングを確認するためのエッチング確認部を設けられていることを特徴とする。   Yet another method of manufacturing a capacitive transducer according to the present invention includes a step of providing a sacrificial layer on the first electrode, a step of providing an insulating film on the sacrificial layer, A step of providing a second electrode, a step of providing an etching hole for etching the sacrificial layer in the insulating film, a step of forming a gap by etching the sacrificial layer through the etching hole, A method of manufacturing a capacitance type transducer having an etching confirmation portion for confirming etching is provided in addition to the etching hole.

また、本発明に係る静電容量型トランスデューサは、基板上に、間隙を挟むように設けられた一対の電極のうち一方の電極を含む前記振動膜が振動可能に支持されたセルを有する静電容量型トランスデューサであって、前記間隙は少なくとも1つ以上のエッチング確認部を有し、前記エッチング孔の端と前記セルの端までの間隔より、前記エッチング孔の端と前記エッチング確認部の端までの間隔の方が長く、前記エッチング確認部の少なくとも一部は前記一対の電極に挟まれないことを特徴とする。   In addition, the capacitive transducer according to the present invention includes an electrostatic cell having a cell on which a vibration film including one electrode of a pair of electrodes provided to sandwich a gap is supported so as to vibrate. In the capacitive transducer, the gap has at least one or more etching confirmation portions, and the distance between the end of the etching hole and the end of the cell to the end of the etching hole and the end of the etching confirmation portion. Is longer, and at least a part of the etching confirmation portion is not sandwiched between the pair of electrodes.

本発明に係る静電容量型トランスデューサの製造方法によれば、犠牲層のエッチングが完了したことを正確に確認することができる。   According to the method for manufacturing a capacitive transducer according to the present invention, it is possible to accurately confirm that the sacrifice layer has been etched.

本発明の実施形態1に係るCMUTの上面透視図であり、図2のA−B断面図である。FIG. 3 is a top perspective view of the CMUT according to the first embodiment of the present invention, and is a cross-sectional view taken along line AB in FIG. 2. 本発明の実施形態1に係るCMUTの断面図である。It is sectional drawing of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るCMUTの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態2係るCMUT(図1のA−B断面図)である。It is CMUT which concerns on Embodiment 2 of this invention (AB sectional drawing of FIG. 1). 本発明の実施形態3に係るCMUTの上面透視図である。It is a top perspective view of CMUT concerning Embodiment 3 of the present invention. 本発明の実施形態1に係るCMUTの犠牲層を除去するエッチングが進む様子を説明する図である。It is a figure explaining a mode that the etching which removes the sacrificial layer of CMUT concerning Embodiment 1 of the present invention advances. 本発明の実施形態1に係るCMUTのエッチング確認部の突起形状の別形態の図である。It is a figure of another form of the protrusion shape of the etching confirmation part of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るCMUTの別形態の図である。It is a figure of another form of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るCMUTの別形態の図である。It is a figure of another form of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るCMUTの別形態の図である。It is a figure of another form of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るCMUTの別形態の図である。It is a figure of another form of CMUT which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るCMUTの別形態の図である。It is a figure of another form of CMUT which concerns on Embodiment 1 of this invention.

以下、本発明の実施形態に係る静電容量型トランスデューサ(CMUT)について説明するが、本発明はこれらに限られない。   Hereinafter, although the capacitive transducer (CMUT) which concerns on embodiment of this invention is demonstrated, this invention is not limited to these.

本実施形態に係るCMUTの製造方法は、以下の各工程を少なくとも有する。図1、3を用いて説明する。
(1)第一の電極上の積層方向に犠牲層を設ける工程。
(2)犠牲層上の積層方向に、絶縁膜を設ける工程。
(3)絶縁膜上に、第二の電極を、積層方向に直交する面内方向に関して、犠牲層が設けられている領域よりも小さな領域となるように設ける工程。
(4)犠牲層をエッチングする工程。
The CMUT manufacturing method according to this embodiment includes at least the following steps. This will be described with reference to FIGS.
(1) A step of providing a sacrificial layer in the stacking direction on the first electrode.
(2) A step of providing an insulating film in the stacking direction on the sacrificial layer.
(3) A step of providing the second electrode on the insulating film so as to be a region smaller than a region where the sacrificial layer is provided in the in-plane direction orthogonal to the stacking direction.
(4) A step of etching the sacrificial layer.

図1、3において第一の電極が6、犠牲層が15、絶縁膜が9、第二の電極が10、積層方向は紙面の上下方向、面内方向は紙面の左右方向である。絶縁膜9はメンブレンと言い換えることもできる(以下同様)。   1 and 3, the first electrode is 6, the sacrificial layer is 15, the insulating film is 9, the second electrode is 10, the stacking direction is the vertical direction of the paper, and the in-plane direction is the horizontal direction of the paper. The insulating film 9 can also be called a membrane (the same applies hereinafter).

そして、エッチングする工程は、面内方向に関して前記第二の電極が設けられている領域の外側に設けられている前記犠牲層の第一の位置からエッチングを開始する。そして、第一の位置から最も遠い犠牲層の第二の位置のエッチングが完了するまで、エッチングを行う工程であること、特徴とする。   In the etching step, etching is started from the first position of the sacrificial layer provided outside the region where the second electrode is provided in the in-plane direction. Then, the etching is performed until the etching of the second position of the sacrificial layer farthest from the first position is completed.

ここで、第一の位置は16のエッチングホールを形成することで表れる犠牲層中の位置であり、エッチングを開始する位置である。第二の位置は14のエッチング確認部のうち、第一の位置から最も遠い位置である。   Here, the first position is a position in the sacrificial layer which appears by forming 16 etching holes, and is a position where etching is started. The second position is a position farthest from the first position among the 14 etching confirmation portions.

第二の位置は、第一の位置から最も遠いため、第二の位置のエッチングが完了すれば、他の犠牲層領域もエッチングが完了しているため、犠牲層層のエッチングタイミングを正確に把握できる。その結果、セル毎の感度の低下、及びばらつきを小さくすることができる。   Since the second position is farthest from the first position, when the etching of the second position is completed, the etching of the other sacrificial layer area is also completed, so the etching timing of the sacrificial layer layer can be accurately grasped. it can. As a result, it is possible to reduce the sensitivity and variation of each cell.

また、第一の電極を設ける工程と、犠牲層を設ける工程との間に、第一の絶縁膜を設ける工程を有していてもよい。   Moreover, you may have the process of providing a 1st insulating film between the process of providing a 1st electrode, and the process of providing a sacrificial layer.

さらに、第一の絶縁膜は、酸化シリコン膜を有することが好ましく、上記絶縁膜は、窒化シリコン膜を有することが好ましい。
そして、第一の電極は、基板上に設けられ基板はシリコン基板を用いることが出来る。
Further, the first insulating film preferably includes a silicon oxide film, and the insulating film preferably includes a silicon nitride film.
The first electrode is provided on a substrate, and a silicon substrate can be used as the substrate.

さらに、基板上に第三の絶縁膜を設ける工程を有し、第一の電極を設ける工程は、第三の絶縁膜上に第一の電極を設ける工程であってもよい。また、第三の絶縁膜は、酸化シリコン膜を有することが好ましい。   Furthermore, the step of providing a third insulating film on the substrate and the step of providing the first electrode may be a step of providing the first electrode on the third insulating film. The third insulating film preferably includes a silicon oxide film.

犠牲層の面内方向の形状は、第二の電極と同じ形状に、突起部を加えた形状から構成されていてもよい。また、犠牲層の面内方向の形状は、第二の電極と同じ形状に、突起部を加えた形状から構成されていてもよい。突起部の面内方向の形状は、矩形、円形、及び三角形の少なくともいずれか1つの形状を有する構成でも良い。   The shape in the in-plane direction of the sacrificial layer may be configured by adding a protrusion to the same shape as the second electrode. Further, the shape of the sacrificial layer in the in-plane direction may be configured by adding a protrusion to the same shape as the second electrode. The shape of the projection in the in-plane direction may be a configuration having at least one of a rectangle, a circle, and a triangle.

本実施形態に係る静電容量型トランスデューサの製造方法は、複数のセル構造を含み構成される素子を備えた静電容量型トランスデューサの製造方法であり以下の各工程を少なくとも備える。
(1)第一の電極上の積層方向に、セル構造毎に独立したキャビティとなるように、複数の犠牲層領域を設ける工程。
(2)犠牲層領域上の積層方向に、絶縁膜を設ける工程。
(3)絶縁膜上の積層方向に、第二の電極を、積層方向に直交する面内方向に関して、前記絶縁膜が設けられている領域よりも小さな領域となるように設ける工程。
(4)犠牲層領域を除去し、セル構造毎に独立したキャビティを設ける工程。
The method for manufacturing a capacitive transducer according to the present embodiment is a method for manufacturing a capacitive transducer including an element including a plurality of cell structures, and includes at least the following steps.
(1) A step of providing a plurality of sacrificial layer regions in the stacking direction on the first electrode so as to be independent cavities for each cell structure.
(2) A step of providing an insulating film in the stacking direction on the sacrificial layer region.
(3) A step of providing the second electrode in the stacking direction on the insulating film so as to be a region smaller than the region in which the insulating film is provided in the in-plane direction orthogonal to the stacking direction.
(4) A step of removing the sacrificial layer region and providing an independent cavity for each cell structure.

そして、エッチングする工程は、前記面内方向に関して前記第二の電極が設けられている領域の外側に設けられている前記犠牲層の第一の位置からエッチングを開始する。そして、第一の位置から最も遠い犠牲層の第二の位置のエッチングが完了するまで、エッチングを行う工程であること、を特徴とする。   In the etching step, the etching is started from the first position of the sacrificial layer provided outside the region where the second electrode is provided in the in-plane direction. Then, the etching is performed until the etching of the second position of the sacrificial layer farthest from the first position is completed.

第一の位置は、複数のセルが共有する構成となっていることが好ましい。   The first position is preferably configured to be shared by a plurality of cells.

(実施形態1)
(CMUTの構成)
図1と図2を用いて本実施形態に係るCMUTの構成を説明する。
(Embodiment 1)
(Composition of CMUT)
The configuration of the CMUT according to the present embodiment will be described with reference to FIGS. 1 and 2.

図2に、CMUTの断面図を示す。セル2は、基板4、基板4上に設けられる第三の絶縁膜5、第三の絶縁膜5上に形成される第一の電極6、第一の電極6上の第一の絶縁膜7を有する。さらに、第二の絶縁膜9と第二の電極10と封止膜11で振動膜12が形成され、振動膜12を振動可能に支持する振動膜支持部13、間隙8、エッチング確認部14とを有している。振動膜支持部13は、配線引き出しの為に第二の電極10を含んでいる部分と含んでいない部分が存在する。基板4がガラス基板などの絶縁性基板の場合、第三の絶縁膜5はなくてもよい。間隙8を上面から見た形状は円形であり、振動する部分の形状は円形であるが、正方形、長方形等の形状でも構わない。   FIG. 2 shows a cross-sectional view of the CMUT. The cell 2 includes a substrate 4, a third insulating film 5 provided on the substrate 4, a first electrode 6 formed on the third insulating film 5, and a first insulating film 7 on the first electrode 6. Have Further, the vibration film 12 is formed by the second insulating film 9, the second electrode 10 and the sealing film 11, and the vibration film support portion 13 that supports the vibration film 12 so as to vibrate, the gap 8, the etching confirmation portion 14, have. The vibration film support portion 13 includes a portion including the second electrode 10 and a portion not including the second electrode 10 for wiring extraction. When the substrate 4 is an insulating substrate such as a glass substrate, the third insulating film 5 may not be provided. The shape of the gap 8 as viewed from the top is a circle, and the shape of the vibrating portion is a circle, but it may be a square, a rectangle or the like.

図2に、図1のA−B断面図を示す。見やすくするために、主要部分のみを明示している。基板4上に1つの素子3を備え、素子3は複数のセル2がアレイ状(セル群)に配置されてなる。セル2は、後述する膜(複数)と電極(一対)から構成され、エッチング確認部14と間隙8を有する。セル2内の各間隙8は、後述の犠牲層をエッチングするための1つのエッチング孔16を介したエッチングによって形成される。各エッチング確認部14は、エッチング孔16の端と間隙8の端までの間隔Cより、エッチング孔16の端とエッチング確認部14の端までの間隔Dの方が長くなるように配置されている。エッチング孔以外に、第一の電極と第二の電極との間に間隙を挟まない領域が存在するようにすることで、エッチングを確認するためのエッチング確認部を設けられている。   FIG. 2 is a cross-sectional view taken along the line AB of FIG. Only the main part is shown for clarity. One element 3 is provided on a substrate 4, and the element 3 includes a plurality of cells 2 arranged in an array (cell group). The cell 2 includes a later-described film (plural) and electrodes (a pair), and has an etching confirmation portion 14 and a gap 8. Each gap 8 in the cell 2 is formed by etching through one etching hole 16 for etching a sacrificial layer described later. Each etching confirmation portion 14 is arranged such that the distance D between the end of the etching hole 16 and the end of the etching confirmation portion 14 is longer than the distance C between the end of the etching hole 16 and the end of the gap 8. . In addition to the etching hole, an etching confirmation portion for confirming the etching is provided by making a region where no gap is interposed between the first electrode and the second electrode.

また、エッチング確認部14は基板4の面内方向において、間隙8に対して突起形状である。突起形状の方が、後述のように、エッチングの視認がしやすい。エッチング確認部14のうちセル2と通じている方は細長いか先細りの方が良い。そうでないと、後述する振動膜支持部13の強度に影響を与え、振動膜の振動特性が変わってしまい、ひいては、送受信感度の低下につながる可能性がある。エッチング確認部14の突起形状は、例えば、図7(a)〜(d)のような形状であっても構わない。視認性をより良くするのであれば、図7(b)、(c)が望ましい。エッチング確認部14の大きさは、セル2のサイズの1/100程度以下が望ましい。そのため、エッチング確認部14の大きさは、送受信感度の低下につながらない程度の大きさが望ましい。   Further, the etching confirmation portion 14 has a protruding shape with respect to the gap 8 in the in-plane direction of the substrate 4. The protrusion shape is easier to visually recognize the etching, as will be described later. Of the etching confirmation unit 14, the one that communicates with the cell 2 is preferably elongated or tapered. Otherwise, the strength of the vibration film support portion 13 described later is affected, and the vibration characteristics of the vibration film change, which may lead to a decrease in transmission / reception sensitivity. The protrusion shape of the etching confirmation unit 14 may be, for example, a shape as illustrated in FIGS. If the visibility is improved, FIGS. 7B and 7C are desirable. The size of the etching confirmation portion 14 is desirably about 1/100 or less of the size of the cell 2. Therefore, the size of the etching confirmation unit 14 is desirably a size that does not lead to a decrease in transmission / reception sensitivity.

図1において、エッチング孔は、セルの間隙の中心から等距離の位置に夫々備えられ、間隙には個別のエッチング用のエッチング孔が設けられないように、エッチング孔が形成されている。   In FIG. 1, the etching holes are provided at positions equidistant from the center of the gap between the cells, and the etching holes are formed in the gap so that the etching holes for individual etching are not provided.

また、図2において第一の電極の面積が前記間隙の面積よりも大きくなるように、第一の電極と間隙が形成されている。   In FIG. 2, the first electrode and the gap are formed so that the area of the first electrode is larger than the area of the gap.

(CMUTの駆動原理)
ここで、図2を用いて、CMUT1の駆動原理を説明する。CMUT1で超音波を受信する場合、第一の電極6と第二の電極10との間に電位差が生じるように、第一の電圧印加手段17から直流電圧(バイアス電圧)が第一の電極6に印加されている状態にする。その状態で超音波を受信すると、第二の電極10を有する振動膜12が振動するため、第二の電極10と第一の電極6との間の距離が変わり、静電容量が変化する。この静電容量変化によって、第二の電極10から信号(電流)が出力され不図示の引き出し配線に電流が流れる。この電流を、不図示の電流−電圧変換素子によって電圧に変換し、超音波の受信信号とする。上述したように、引き出し配線の構成を変更することによって、直流電圧を第二の電極10に印加し、第一の電極6から信号を引き出してもよい。
(CMUT drive principle)
Here, the driving principle of the CMUT 1 will be described with reference to FIG. When the ultrasonic wave is received by the CMUT 1, a direct current voltage (bias voltage) is supplied from the first voltage application unit 17 so that a potential difference is generated between the first electrode 6 and the second electrode 10. To the state of being applied. When the ultrasonic wave is received in this state, the vibration film 12 having the second electrode 10 vibrates, so that the distance between the second electrode 10 and the first electrode 6 changes, and the capacitance changes. Due to this change in capacitance, a signal (current) is output from the second electrode 10 and a current flows through an unillustrated lead-out wiring. This current is converted into a voltage by a current-voltage conversion element (not shown) to obtain an ultrasonic reception signal. As described above, a signal may be extracted from the first electrode 6 by applying a DC voltage to the second electrode 10 by changing the configuration of the extraction wiring.

また、超音波を送信する場合、第一の電極6に直流電圧を印加している状態で、第二の電圧印加手段18で第二の電極10に交流電圧を印加する。もしくは、第二の電圧印加手段18で第二の電極10に直流電圧と交流電圧を重畳した電圧(つまり正負が反転しない交流電圧)を印加し、静電気力によって振動膜12を振動させる。この振動によって、超音波を送信することができる。超音波を送信する場合も、引き出し配線の構成を変更することによって、交流電圧を第一の電極6に印加して振動膜12を振動させてもよい。このように、本実施形態のCMUT1は、超音波(音響波)の送信及び受信のうち少なくとも一方を行うことが可能である。   When transmitting an ultrasonic wave, an AC voltage is applied to the second electrode 10 by the second voltage applying means 18 while a DC voltage is applied to the first electrode 6. Alternatively, the second voltage applying means 18 applies a voltage (that is, an AC voltage in which positive and negative are not reversed) applied to the second electrode 10 and vibrates the vibrating membrane 12 by electrostatic force. Ultrasound can be transmitted by this vibration. Also in the case of transmitting ultrasonic waves, the vibrating membrane 12 may be vibrated by applying an alternating voltage to the first electrode 6 by changing the configuration of the lead wiring. As described above, the CMUT 1 of the present embodiment can perform at least one of transmission and reception of ultrasonic waves (acoustic waves).

(CMUTの製造方法)
図3を用いて本発明の実施形態1に係る、CMUT1の製造方法を示す。図3は、図2の本実施形態に係るCMUTを製造するために経る各プロセスを示す。図3(a)に示すように、基板4の上に第三の絶縁膜5を形成する。基板4はシリコン基板であり、第三の絶縁膜5は第一の電極6と基板4との間を電気的に絶縁にするために設けられる。なお、基板4がガラス基板のような絶縁性基板の場合、第三の絶縁膜5は形成しなくともよい。また、基板4は、表面粗さが小さい基板が望ましい。表面粗さが大きい場合、本工程の後工程での成膜工程でも、表面粗さが転写されていくとともに、表面粗さによる第一の電極6と第二の電極10との間の距離が、セル2毎にばらついてしまう。このばらつきは、変換効率のばらつきとなるため、感度、帯域のばらつきとなる。従って、基板4は、表面粗さの小さな基板が望ましい。
(Manufacturing method of CMUT)
The manufacturing method of CMUT1 based on Embodiment 1 of this invention is shown using FIG. FIG. 3 shows each process through which the CMUT according to this embodiment of FIG. 2 is manufactured. As shown in FIG. 3A, a third insulating film 5 is formed on the substrate 4. The substrate 4 is a silicon substrate, and the third insulating film 5 is provided to electrically insulate between the first electrode 6 and the substrate 4. When the substrate 4 is an insulating substrate such as a glass substrate, the third insulating film 5 may not be formed. The substrate 4 is preferably a substrate having a small surface roughness. When the surface roughness is large, the surface roughness is transferred even in the film-forming process subsequent to this process, and the distance between the first electrode 6 and the second electrode 10 due to the surface roughness is , It varies from cell 2 to cell 2. Since this variation is a variation in conversion efficiency, it is a variation in sensitivity and bandwidth. Therefore, the substrate 4 is preferably a substrate having a small surface roughness.

さらに、第三の絶縁膜5の上に第一の電極6を形成する。第一の電極6は、表面粗さが小さい導電材料が望ましく、第一の電極6としてチタン、タングステン、アルミ等を含む材料を用いることができる。基板4と同様に、第一の電極6の表面粗さが大きい場合、表面粗さに起因して、第一の電極6と第二の電極10との間の距離が、セル2毎、素子3毎にばらついてしまうため、表面粗さが小さい導電材料が望ましい。   Further, the first electrode 6 is formed on the third insulating film 5. The first electrode 6 is preferably a conductive material having a small surface roughness, and a material containing titanium, tungsten, aluminum, or the like can be used as the first electrode 6. Similar to the substrate 4, when the surface roughness of the first electrode 6 is large, the distance between the first electrode 6 and the second electrode 10 depends on the surface roughness for each cell 2, element A conductive material having a small surface roughness is desirable because it varies every three.

次に、第一の電極6の上に第一の絶縁膜7を形成する。第一の絶縁膜7は、表面粗さが小さい絶縁材料が望ましく、第一の電極6と、後述する第二の電極10との間に電圧が印加された場合の第一の電極6と第二の電極10の間の電気的短絡あるいは絶縁破壊しにくくするために形成する。また、本工程の後工程で実施する犠牲層15の除去時に第一の電極6のエッチングを抑制するために形成する。基板4と同様に、第一の絶縁膜7の表面粗さが大きい場合、表面粗さによる第一の電極6と第二の電極10との間の距離が、セル2毎にばらついてしまうため、表面粗さが小さい絶縁膜を用いることが望ましい。第一の絶縁膜7の材料として窒化シリコン膜、酸化シリコン膜等を含む材料を用いることができる。また第一の絶縁膜7、後述の第二の絶縁膜9、第三の絶縁膜5は、厚くなるほど表面粗さが増すため、絶縁性を保つのに最低限必要な厚さとする。   Next, a first insulating film 7 is formed on the first electrode 6. The first insulating film 7 is preferably made of an insulating material having a small surface roughness, and the first electrode 6 and the second electrode 10 when a voltage is applied between the first electrode 6 and a second electrode 10 described later. It is formed to make it difficult for an electrical short circuit or dielectric breakdown between the two electrodes 10. Moreover, it forms in order to suppress the etching of the 1st electrode 6 at the time of the removal of the sacrificial layer 15 implemented by the post process of this process. Similarly to the substrate 4, when the surface roughness of the first insulating film 7 is large, the distance between the first electrode 6 and the second electrode 10 due to the surface roughness varies for each cell 2. It is desirable to use an insulating film having a small surface roughness. As the material of the first insulating film 7, a material including a silicon nitride film, a silicon oxide film, or the like can be used. The first insulating film 7, the second insulating film 9, and the third insulating film 5, which will be described later, have a surface roughness that increases as the thickness increases.

次に、図3(b)に示すように、第一の絶縁膜7の上に犠牲層15を2段になるように形成する。例えば、作製したマスク(不図示)で犠牲層15のパターニングを行い、サイドエッチングでスリミングしたマスクで犠牲層15のエッチングを行う。他の方法として、エッチング方向性を制御する方法や、二段になるようなガイドを用いる方法などでもよい。後に間隙8となる犠牲層15の厚さをギャップ19で示し、エッチング確認部14となる犠牲層15の厚さをギャップ20で示す。犠牲層15は表面粗さが小さい材料が望ましい。基板4と同様に、犠牲層15の表面粗さが大きい場合、表面粗さによる第一の電極6と第二の電極10の間の距離が各セル2間でばらついてしまうため、表面粗さが小さい犠牲層15が望ましい。また、犠牲層15を除去するエッチングのエッチング時間を短くするために、エッチング速度の速い材料が望ましい。また、犠牲層15を除去するエッチング液あるいはエッチングガスに対して、絶縁膜、振動膜12がほぼエッチングされないような犠牲層15の材料を用いることが求められる。犠牲層15を除去するエッチング液あるいはエッチングガスに対して、絶縁膜、振動膜12がエッチングされる場合、振動膜12の厚さばらつき、第一の電極6と第二の電極10の間の距離ばらつきが発生しやすい。振動膜12の厚さのばらつき、第一の電極6と第二の電極10の間の距離のばらつきは、セル2毎の感度、帯域ばらつきとなる。絶縁膜、振動膜12が窒化シリコン膜、あるいは酸化シリコン膜の場合、表面粗さが小さく、絶縁膜、振動膜12がエッチングされにくいエッチング液あるいはエッチングガスを用いることができる犠牲層15の材料が望ましい。例えば、アモルファスシリコン、ポリイミド、クロム等である。特に、絶縁膜と振動膜12が窒化シリコン膜あるいは酸化シリコン膜の場合、クロムのエッチング液が望ましい。なぜなら、クロムのエッチング液は、窒化シリコン膜あるいは酸化シリコン膜をほぼエッチングしないためである。   Next, as shown in FIG. 3B, the sacrificial layer 15 is formed on the first insulating film 7 in two stages. For example, the sacrificial layer 15 is patterned with a manufactured mask (not shown), and the sacrificial layer 15 is etched with a mask slimmed by side etching. As other methods, a method of controlling the etching directionality, a method of using a two-stage guide, or the like may be used. The thickness of the sacrificial layer 15 that will later become the gap 8 is indicated by a gap 19, and the thickness of the sacrificial layer 15 that becomes the etching confirmation portion 14 is indicated by a gap 20. The sacrificial layer 15 is preferably made of a material having a small surface roughness. Similarly to the substrate 4, when the surface roughness of the sacrificial layer 15 is large, the distance between the first electrode 6 and the second electrode 10 due to the surface roughness varies between the cells 2. A sacrificial layer 15 having a small thickness is desirable. Further, in order to shorten the etching time for removing the sacrificial layer 15, a material having a high etching rate is desirable. Further, it is required to use a material for the sacrificial layer 15 such that the insulating film and the vibration film 12 are hardly etched with respect to the etching solution or etching gas for removing the sacrificial layer 15. When the insulating film and the vibration film 12 are etched with respect to the etching solution or etching gas for removing the sacrificial layer 15, the thickness of the vibration film 12 varies, and the distance between the first electrode 6 and the second electrode 10. Variations are likely to occur. Variations in the thickness of the vibration film 12 and variations in the distance between the first electrode 6 and the second electrode 10 are variations in sensitivity and bandwidth for each cell 2. In the case where the insulating film and the vibration film 12 are a silicon nitride film or a silicon oxide film, the material of the sacrificial layer 15 that can use an etching solution or an etching gas that has a small surface roughness and is difficult to etch the insulating film and the vibration film 12 is used. desirable. For example, amorphous silicon, polyimide, chrome, etc. In particular, when the insulating film and the vibration film 12 are a silicon nitride film or a silicon oxide film, a chromium etching solution is desirable. This is because the chromium etching solution hardly etches the silicon nitride film or the silicon oxide film.

次に、図3(c)に示すように、第二の絶縁膜9を形成する。第二の絶縁膜9は、低い引張り応力が望ましい。例えば、500MPa以下の引張り応力がよい。窒化シリコン膜は応力コントロールが可能であり、500MPa以下の低い引張り応力にすることができる。振動膜12が圧縮応力を有する場合、振動膜12がスティッキングあるいは座屈を引き起こし、大きく変形する。また、大きな引張り応力の場合、第二の絶縁膜9が破壊されることがある。従って、第二の絶縁膜9は、低い引張り応力が望ましい。例えば、応力コントロールが可能で、低い引張り応力にできる窒化シリコン膜である。また、第二の絶縁膜9の厚さは、犠牲層15の上に成膜を行うため、犠牲層15のカバレッジを確実にできる厚さとすることが好ましい。   Next, as shown in FIG. 3C, a second insulating film 9 is formed. The second insulating film 9 desirably has a low tensile stress. For example, a tensile stress of 500 MPa or less is good. The silicon nitride film can be stress-controlled and can have a low tensile stress of 500 MPa or less. When the vibration film 12 has a compressive stress, the vibration film 12 causes sticking or buckling and is greatly deformed. In the case of a large tensile stress, the second insulating film 9 may be broken. Therefore, the second insulating film 9 desirably has a low tensile stress. For example, it is a silicon nitride film capable of controlling the stress and having a low tensile stress. In addition, since the second insulating film 9 is formed on the sacrificial layer 15, it is preferable that the thickness of the second insulating film 9 be such that the coverage of the sacrificial layer 15 can be ensured.

次に、図3(d)に示すように、第二の電極10を形成する。そこで、間隙8となる犠牲層15は一対の電極(第一の電極6と第二の電極10)に挟まれるようにし、エッチング確認部14となる犠牲層15は挟まれないようにする。第二の電極10は、残留応力が小さい材料が望ましく、アルミニウムなどである。犠牲層15の除去工程あるいは封止工程を第二の電極10の形成後に行う場合、第二の電極10は、犠牲層15のエッチングに対するエッチング耐性、耐熱性を有する材料が望ましい。例えばアルミシリコン合金やチタンなどである。   Next, as shown in FIG. 3D, the second electrode 10 is formed. Therefore, the sacrificial layer 15 to be the gap 8 is sandwiched between a pair of electrodes (the first electrode 6 and the second electrode 10), and the sacrificial layer 15 to be the etching confirmation portion 14 is not sandwiched. The second electrode 10 is preferably made of a material having a small residual stress, such as aluminum. When the removal process or the sealing process of the sacrificial layer 15 is performed after the second electrode 10 is formed, the second electrode 10 is preferably made of a material having etching resistance and heat resistance against etching of the sacrificial layer 15. For example, aluminum silicon alloy or titanium.

次に、図3(e)に示すように、第二の絶縁膜9にエッチング孔16を形成する。エッチング孔16は、犠牲層15をエッチングして除去するためにエッチング液あるいはエッチングガスを導入するための孔である。エッチング後、犠牲層15を除去して間隙8を形成する。そこで、犠牲層15のうちのエッチング確認部14の部分を用いることで、間隙8となる犠牲層15の除去終了を確認できる。犠牲層15のうちのエッチング確認部14の部分は、基板4の面内方向において突起形状になっているので、その突起方向のエッチングが早く進み、エッチング視認しやすい。さらに、オーバーエッチングを最小にできる。なお、エッチングが進む様子は後述する。犠牲層15の除去方法は、ウェットエッチングやドライエッチングなどが好ましく、犠牲層15の材料としてクロムを用いた場合は、ウェットエッチングが好ましい。犠牲層15の材料としてクロムを用いた場合、犠牲層15のエッチングの際に第二の電極10がエッチングされないようにするために、第二の電極10をチタンとするのが好ましい。第二の電極10をアルミシリコン合金などを用いる場合には、第二の電極10を形成した後に第二の電極10上に第二の絶縁膜9と同じ材料で絶縁膜を形成し、その後エッチング孔16を形成して犠牲層15の除去を行うのが好ましい。   Next, as shown in FIG. 3E, an etching hole 16 is formed in the second insulating film 9. The etching hole 16 is a hole for introducing an etching solution or an etching gas in order to etch and remove the sacrificial layer 15. After the etching, the sacrificial layer 15 is removed to form the gap 8. Therefore, by using the portion of the etching confirmation portion 14 in the sacrificial layer 15, it is possible to confirm the completion of removal of the sacrificial layer 15 that becomes the gap 8. Since the portion of the etching confirmation portion 14 in the sacrificial layer 15 has a projection shape in the in-plane direction of the substrate 4, the etching in the projection direction proceeds quickly, and the etching is easily visible. Furthermore, overetching can be minimized. The manner in which etching proceeds will be described later. The method for removing the sacrificial layer 15 is preferably wet etching or dry etching. When chromium is used as the material of the sacrificial layer 15, wet etching is preferable. When chromium is used as the material of the sacrificial layer 15, the second electrode 10 is preferably made of titanium in order to prevent the second electrode 10 from being etched when the sacrificial layer 15 is etched. In the case where an aluminum silicon alloy or the like is used for the second electrode 10, after forming the second electrode 10, an insulating film is formed on the second electrode 10 with the same material as the second insulating film 9 and then etched. It is preferable to remove the sacrificial layer 15 by forming the holes 16.

次に、図3(f)に示すように、エッチング孔16を封止する為に、封止膜11を形成する。第二の絶縁膜9と第二の電極10と封止膜11で振動膜12が形成される。封止膜11は、間隙8に液体や外気が浸入しないことが求められる。間隙8が大気圧であると、温度変化によって間隙8内の気体が膨張したり収縮したりする。また間隙8には高い電界がかかる為、分子の電離などによる素子3の信頼性低下の要因となる。そのため、封止は減圧した環境で行われることが求められる。間隙8内部を減圧する事で間隙8内部の空気抵抗を小さくすることができる。これにより振動膜12が振動しやすくなり、CMUT1の感度を高くすることができる。また封止する事でCMUT1を液体中で使用する事ができる。封止材料として、第二の絶縁膜9と同じ材料であれば密着性が高い為好ましい。第二の絶縁膜9が窒化シリコンの場合、封止膜11も窒化シリコンが好ましい。   Next, as shown in FIG. 3F, a sealing film 11 is formed to seal the etching holes 16. The vibration film 12 is formed by the second insulating film 9, the second electrode 10, and the sealing film 11. The sealing film 11 is required to prevent liquid or outside air from entering the gap 8. If the gap 8 is at atmospheric pressure, the gas in the gap 8 expands or contracts due to temperature changes. In addition, since a high electric field is applied to the gap 8, it causes a decrease in the reliability of the element 3 due to ionization of molecules. Therefore, the sealing is required to be performed in a reduced pressure environment. By reducing the pressure inside the gap 8, the air resistance inside the gap 8 can be reduced. As a result, the vibrating membrane 12 can easily vibrate, and the sensitivity of the CMUT 1 can be increased. Moreover, CMUT1 can be used in a liquid by sealing. As the sealing material, the same material as the second insulating film 9 is preferable because of high adhesion. When the second insulating film 9 is silicon nitride, the sealing film 11 is also preferably silicon nitride.

図3では、第二の電極10が第二の絶縁膜9と封止膜11で挟まれた構成を一例として示した。しかし、第二の絶縁膜9を形成した後にエッチング孔16を形成して犠牲層15のエッチングを行い、その後封止膜11を形成した後に第二の電極10を設けることもできる。しかし第二の電極10が最表面に露出していると、異物などにより素子3がショートする可能性が高くなるため、第二の電極10は絶縁膜に設けることが好ましい。   In FIG. 3, a configuration in which the second electrode 10 is sandwiched between the second insulating film 9 and the sealing film 11 is shown as an example. However, it is also possible to form the etching hole 16 after forming the second insulating film 9 to etch the sacrificial layer 15 and then form the sealing film 11 and then provide the second electrode 10. However, if the second electrode 10 is exposed on the outermost surface, there is a high possibility that the element 3 will be short-circuited by a foreign substance or the like. Therefore, the second electrode 10 is preferably provided on the insulating film.

図6を用いて、犠牲層15を除去するエッチングが進む様子を説明する。図6(a)は、エッチング孔16を介したエッチングを開始する前の状態を示す。図6(b)〜(e)は、エッチングを開始した後の状態を示す。犠牲層15のエッチングを開始する前は、図6(a)に示すように、犠牲層15は全部残っており、間隙8とエッチング確認部14はまだ形成されていない。エッチングを開始した後には、図6(b)〜(c)に示すように、エッチング孔16に近い領域から徐々に間隙8の領域が拡大していく。そこで、前述のように、間隙8となる犠牲層15は一対の電極に挟まれているので、間隙8の形成を確認できない。そして、図6(d)に示すように、間隙8が完全な状態で形成され、エッチング確認部14が形成されていく。最終的には、図6(e)に示すように犠牲層15がすべてエッチングされて完全に除去され、それによってエッチング確認部14が完全な状態で形成される。そこで、エッチング確認部14が突起形状になっているので、視認しやすい。エッチング確認部14が形成された時点では、間隙8の形成が終わっているので、エッチング確認部14の形成を視認することにより、間隙8の領域のエッチング終了を確認できる。なお、エッチング確認部14の形成完了を待たずに、エッチング確認部14の一部形成を視認できた時点で間隙8の領域のエッチング終了とみなしてもよい。   The manner in which the etching for removing the sacrificial layer 15 proceeds will be described with reference to FIG. FIG. 6A shows a state before starting etching through the etching hole 16. 6B to 6E show a state after the etching is started. Before the etching of the sacrificial layer 15 is started, as shown in FIG. 6A, the entire sacrificial layer 15 remains, and the gap 8 and the etching confirmation portion 14 are not yet formed. After the etching is started, as shown in FIGS. 6B to 6C, the region of the gap 8 gradually expands from the region close to the etching hole 16. Therefore, as described above, since the sacrificial layer 15 that becomes the gap 8 is sandwiched between the pair of electrodes, the formation of the gap 8 cannot be confirmed. Then, as shown in FIG. 6D, the gap 8 is formed in a complete state, and the etching check portion 14 is formed. Finally, as shown in FIG. 6E, all of the sacrificial layer 15 is etched and completely removed, whereby the etching confirmation portion 14 is formed in a complete state. Therefore, since the etching confirmation portion 14 has a projection shape, it is easy to visually recognize. When the etching confirmation portion 14 is formed, the formation of the gap 8 is completed, so that the completion of the etching of the region of the gap 8 can be confirmed by visually confirming the formation of the etching confirmation portion 14. Note that, without waiting for the completion of the formation of the etching confirmation portion 14, it may be considered that the etching of the region of the gap 8 has been completed when the partial formation of the etching confirmation portion 14 can be visually recognized.

図1では、1つの間隙8は1つのエッチング孔16に通じるが、図9のように、3つの間隙8は1つのエッチング孔16に通じても良いし、図8に示すように、4つの間隙8は1つのエッチング孔16に通じても良い。また、図10に示すように、1つの間隙8は3つのエッチング孔16に通じても良いし、図11に示すように、1つの間隙8は2つのエッチング孔16に通じても良い。さらに、間隙8とエッチング孔16の通じるパターンが異なるものを組み合わせる形でも良い。例えば、図12に示すように、2つの間隙8は1つのエッチング孔16に通じるパターンと、3つの間隙8は1つのエッチング孔16に通じるパターンを組み合わせる。   In FIG. 1, one gap 8 leads to one etching hole 16. However, as shown in FIG. 9, three gaps 8 may lead to one etching hole 16, and as shown in FIG. The gap 8 may lead to one etching hole 16. Further, as shown in FIG. 10, one gap 8 may lead to three etching holes 16, and as shown in FIG. 11, one gap 8 may lead to two etching holes 16. Further, a combination of different patterns through which the gap 8 and the etching hole 16 communicate may be used. For example, as shown in FIG. 12, two gaps 8 combine a pattern that leads to one etching hole 16 and three gaps 8 combine a pattern that leads to one etching hole 16.

図1では、1つの素子3を記載しているが、素子3の数はいくつでも構わない。また、素子3は、セル2が18個から構成されているが、例えば、図8や図11に示すように24個でも構わないし、個数はいくつであっても構わない。また、セル2の配列は格子状の配置でも千鳥配置でもどのような配列でも構わない。さらに、素子3の大まかな外形は図1に記載のような長方形でも、正方形や六角形でも構わない。   In FIG. 1, one element 3 is shown, but any number of elements 3 may be used. The element 3 is composed of 18 cells 2. However, for example, as shown in FIG. 8 and FIG. 11, the number of cells 2 may be 24 or any number. The arrangement of the cells 2 may be any arrangement such as a lattice arrangement or a staggered arrangement. Furthermore, the rough outer shape of the element 3 may be a rectangle as shown in FIG. 1, a square, or a hexagon.

以上の工程を経る事で、図1と図2のようなCMUT1を製造することができる。本実施例のように、CMUT1の製造時、各セル2のエッチングを確認することができるので、適正なエッチングが可能となる。   Through the above steps, the CMUT 1 as shown in FIGS. 1 and 2 can be manufactured. Since the etching of each cell 2 can be confirmed at the time of manufacturing the CMUT 1 as in the present embodiment, appropriate etching can be performed.

(実施形態2)
(エッチング確認部の厚さが間隙の厚さと同じケース)
次に実施形態2に係るCMUT1の構成について図4を用いて説明する。図4は、図1のA−B断面図である。実施例2のCMUT1の構成が実施例1と異なるのは、エッチング確認部14の厚さである。
(Embodiment 2)
(The case where the thickness of the etching confirmation part is the same as the gap thickness)
Next, the configuration of the CMUT 1 according to the second embodiment will be described with reference to FIG. 4 is a cross-sectional view taken along the line AB of FIG. The configuration of the CMUT 1 of the second embodiment is different from that of the first embodiment in the thickness of the etching confirmation unit 14.

本発明のCMUT1は、エッチング確認部14の厚さが間隙8の厚さと同じ構成である。その他の構成や製造方法は、実施例1とほぼ同様であるため説明を省略する。   In the CMUT 1 of the present invention, the thickness of the etching confirmation portion 14 is the same as the thickness of the gap 8. Other configurations and manufacturing methods are substantially the same as those in the first embodiment, and thus description thereof is omitted.

実施例1では犠牲層15の厚さは2通りあるが、本構成のように、犠牲層15の厚さを1通りに減らせるので、犠牲層15の形成プロセスを減らすことができる。また、間隙8となる犠牲層15と、エッチング確認部14となる犠牲層15の厚さを同じにすることにより、厚さ方向の間隙8の犠牲層15のエッチング確認ができるので、より適正なエッチングの実現ができる。   In the first embodiment, the sacrificial layer 15 has two thicknesses. However, as in this configuration, the sacrificial layer 15 can be reduced in thickness by one, so that the formation process of the sacrificial layer 15 can be reduced. In addition, since the sacrificial layer 15 serving as the gap 8 and the sacrificial layer 15 serving as the etching confirmation portion 14 have the same thickness, it is possible to confirm the etching of the sacrificial layer 15 in the gap 8 in the thickness direction. Etching can be realized.

(実施形態3)(セル1つにエッチング確認部が複数あるケース)
次に実施形態3に係るCMUT1の構成について図5を用いて説明する。図5は、本発明のCMUT1の上面透視図である。実施例3のCMUT1の構成が実施例1と異なるのは、エッチング孔16の配置と数、および、各間隙8に備えているエッチング確認部14の配置と数である。
(Embodiment 3) (Case where there are a plurality of etching confirmation portions in one cell)
Next, the configuration of the CMUT 1 according to the third embodiment will be described with reference to FIG. FIG. 5 is a top perspective view of the CMUT 1 of the present invention. The configuration of the CMUT 1 of the third embodiment is different from that of the first embodiment in the arrangement and number of etching holes 16 and the arrangement and number of etching confirmation portions 14 provided in each gap 8.

本発明のCMUT1は、エレメントがエッチング孔16を各間隙8に個別に設けたセル2の組み合わせからなり、各間隙8にエッチング確認部14が4つ設けられている構成である。図5では各セル2に4つのエッチング確認部14を設けたが、1〜3つであってもよい。その他の構成や製造方法は、実施例1とほぼ同様であるため説明を省略する。   The CMUT 1 of the present invention has a configuration in which an element is formed by a combination of cells 2 in which etching holes 16 are individually provided in each gap 8, and four etching confirmation portions 14 are provided in each gap 8. In FIG. 5, each cell 2 is provided with four etching confirmation portions 14, but may be one to three. Other configurations and manufacturing methods are substantially the same as those in the first embodiment, and thus description thereof is omitted.

本構成のように、各セル2に4つのエッチング確認部14を有するので、間隙8となる犠牲層15のエッチング確認を間隙8の4端部で行える。したがって、より確実にエッチング確認ができるので、より適正なエッチングの実現ができる。   Since each cell 2 has four etching confirmation portions 14 as in this configuration, the etching confirmation of the sacrificial layer 15 that becomes the gap 8 can be confirmed at the four end portions of the gap 8. Therefore, since etching can be confirmed more reliably, more appropriate etching can be realized.

1 静電容量型トランスデューサ(CMUT)
2 セル
3 素子(エレメント)
4 基板
5 第三の絶縁膜
6 第一の電極
7 第一の絶縁膜
8 間隙(キャビティ)
9 第二の絶縁膜
10 第二の電極
11 封止膜
12 振動膜
13 振動膜支持部
14 エッチング確認部
15 犠牲層
16 エッチング孔
17 第一の電圧印加手段
18 第二の電圧印加手段
19 間隙のギャップ
20 エッチング確認部のギャップ
1 Capacitive transducer (CMUT)
2 cells 3 elements
4 substrate 5 third insulating film 6 first electrode 7 first insulating film 8 gap (cavity)
DESCRIPTION OF SYMBOLS 9 2nd insulating film 10 2nd electrode 11 Sealing film 12 Vibration film 13 Vibration film support part 14 Etching confirmation part 15 Sacrificial layer 16 Etching hole 17 1st voltage application means 18 2nd voltage application means 19 of gap | interval Gap 20 Gap of etching confirmation part

Claims (26)

第一の電極上の積層方向に犠牲層を設ける工程と、
前記犠牲層上の前記積層方向に、絶縁膜を設ける工程と、
前記絶縁膜上に、第二の電極を、前記積層方向に直交する面内方向に関して、前記犠牲層が設けられている領域よりも小さな領域となるように設ける工程と、
前記犠牲層をエッチングする工程と、を有する静電容量型トランスデューサの製造方法であって、
前記エッチングする工程は、前記面内方向に関して前記第二の電極が設けられている領域の外側に設けられている前記犠牲層の第一の位置からエッチングを開始して、前記第一の位置から最も遠い前記犠牲層の第二の位置のエッチングが完了するまで、エッチングを行う工程であること、特徴とする請求項1乃至8のいずれか一項に記載の静電容量型トランスデューサの製造方法。を特徴とする静電容量型トランスデューサの製造方法。
Providing a sacrificial layer in the stacking direction on the first electrode;
Providing an insulating film in the stacking direction on the sacrificial layer;
A step of providing a second electrode on the insulating film so as to be a region smaller than a region in which the sacrificial layer is provided in an in-plane direction orthogonal to the stacking direction;
Etching the sacrificial layer, and a method of manufacturing a capacitive transducer comprising:
The etching step starts etching from the first position of the sacrificial layer provided outside the region where the second electrode is provided in the in-plane direction, and starts from the first position. The method of manufacturing a capacitive transducer according to claim 1, wherein the etching is performed until etching of the second position of the farthest sacrificial layer is completed. A method of manufacturing a capacitive transducer characterized by the above.
前記第一の電極を設ける工程と、前記犠牲層を設ける工程との間に、第一の絶縁膜を設ける工程を有することを特徴とする請求項1に記載の静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer according to claim 1, further comprising a step of providing a first insulating film between the step of providing the first electrode and the step of providing the sacrificial layer. . 前記第一の絶縁膜は、酸化シリコン膜を有することを特徴とする請求項1または2に記載の静電容量型トランスデューサの製造方法。   The method for manufacturing a capacitive transducer according to claim 1, wherein the first insulating film includes a silicon oxide film. 前記絶縁膜は、窒化シリコン膜を有することを特徴とする請求項1乃至3のいずれか一項に記載の静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer according to claim 1, wherein the insulating film includes a silicon nitride film. 前記第一の電極は、基板上に設けられることを特徴とする請求項1乃至4のいずれか一項に記載の静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer according to claim 1, wherein the first electrode is provided on a substrate. 前記基板はシリコン基板を有することを特徴とする請求項1乃至5のいずれか一項に記載の静電容量型トランスデューサの製造方法。   The method for manufacturing a capacitive transducer according to claim 1, wherein the substrate includes a silicon substrate. 前記基板上に第三の絶縁膜を設ける工程を有し、前記第一の電極を設ける工程は、前記第三の絶縁膜上に前記第一の電極を設ける工程であることを特徴とする請求項1乃至6のいずれか一項に記載の静電容量型トランスデューサの製造方法。   A step of providing a third insulating film on the substrate, wherein the step of providing the first electrode is a step of providing the first electrode on the third insulating film. Item 7. A method for manufacturing a capacitive transducer according to any one of Items 1 to 6. 前記第三の絶縁膜は、酸化シリコン膜を有することを特徴とする請求項1乃至7のいずれか一項に記載の静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer according to claim 1, wherein the third insulating film includes a silicon oxide film. 前記犠牲層の前記面内方向の形状は、前記第二の電極と同じ形状に、突起部を加えた形状から構成されていることを特徴とする請求項1乃至8のいずれか一項に記載の静電容量型トランスデューサの製造方法。   9. The shape of the sacrificial layer in the in-plane direction is formed by adding a protrusion to the same shape as the second electrode. 9. Manufacturing method of capacitance type transducer. 前記突起部の前記面内方向の形状は、矩形、円形、及び三角形の少なくともいずれか1つの形状を有することを特徴とする請求項9に記載の静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer according to claim 9, wherein a shape of the protrusion in the in-plane direction is at least one of a rectangle, a circle, and a triangle. 複数のセル構造を含み構成される素子を備えた静電容量型トランスデューサの製造方法であって、
第一の電極上の積層方向に、前記セル構造毎に独立したキャビティとなるように、複数の犠牲層領域を設ける工程と、
前記犠牲層領域上の前記積層方向に、絶縁膜を設ける工程と、
前記絶縁膜上の前記積層方向に、第二の電極を、該積層方向に直交する面内方向に関して、前記絶縁膜が設けられている領域よりも小さな領域となるように設ける工程と、
前記犠牲層領域を除去し、前記セル構造毎に独立した前記キャビティを設ける工程と、
を有し、
前記エッチングする工程は、前記面内方向に関して前記第二の電極が設けられている領域の外側に設けられている前記犠牲層の第一の位置からエッチングを開始して、前記第一の位置から最も遠い前記犠牲層の第二の位置のエッチングが完了するまで、エッチングを行う工程であること、を特徴とする静電容量型トランスデューサの製造方法。
A method of manufacturing a capacitive transducer having an element including a plurality of cell structures,
Providing a plurality of sacrificial layer regions in the stacking direction on the first electrode so as to be independent cavities for each of the cell structures;
Providing an insulating film in the stacking direction on the sacrificial layer region;
Providing the second electrode in the stacking direction on the insulating film so as to be a region smaller than a region in which the insulating film is provided in an in-plane direction orthogonal to the stacking direction;
Removing the sacrificial layer region and providing independent cavities for each cell structure;
Have
The etching step starts etching from the first position of the sacrificial layer provided outside the region where the second electrode is provided in the in-plane direction, and starts from the first position. Etching is performed until etching of the second position of the farthest sacrificial layer is completed. A method for manufacturing a capacitive transducer, comprising:
前記第一の位置は、前記複数のセルが共有する構成となっていること、を特徴とする静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer, wherein the first position is configured to be shared by the plurality of cells. 第一の電極と、前記第一の電極と間隙を隔てて設けられた第二の電極を含むメンブレンとを備えるセルを複数、有するエレメントを1つ以上、基板上に備えた静電容量型トランスデューサの製造方法であって、
前記第一の電極上に犠牲層を形成する工程と、前記犠牲層上に前記メンブレンを形成する工程と、前記メンブレンにエッチング孔を形成する工程と、前記エッチング孔を介して前記犠牲層をエッチングすることにより前記間隙とエッチング確認部を形成する工程とを有し、
各間隙は少なくとも1つ以上のエッチング孔に通じており、前記間隙は少なくとも1つ以上のエッチング確認部を備え、前記エッチング孔の端と前記間隙の端までの間隔より、前記エッチング孔の端と前記エッチング確認部の端までの間隔の方が長く、
前記エッチング確認部は、少なくとも一部が前記第一の電極と前記第二の電極に挟まれないように形成することを特徴とする静電容量型トランスデューサの製造方法。
A capacitive transducer comprising a plurality of cells having a plurality of cells each including a first electrode and a membrane including a second electrode provided with a gap from the first electrode on a substrate. A manufacturing method of
Forming a sacrificial layer on the first electrode; forming a membrane on the sacrificial layer; forming an etching hole in the membrane; and etching the sacrificial layer through the etching hole. A step of forming the gap and the etching confirmation portion by
Each gap communicates with at least one or more etching holes, and the gap includes at least one or more etching confirmation portions, and the distance between the edge of the etching hole and the edge of the gap, The distance to the end of the etching confirmation part is longer,
The method of manufacturing a capacitive transducer, wherein the etching confirmation portion is formed so that at least a part thereof is not sandwiched between the first electrode and the second electrode.
前記エッチング確認部は、前記エッチング孔の端と前記間隙の端までの間隔より、前記エッチング孔の端と前記エッチング確認部の端までの間隔の方が長くなるように形成することを特徴とする請求項13に記載の静電容量型トランスデューサの製造方法。   The etching confirmation portion is formed such that a distance between the end of the etching hole and the end of the etching confirmation portion is longer than a distance between the end of the etching hole and the end of the gap. A method for manufacturing the capacitive transducer according to claim 13. 複数の前記セルを設ける工程を有し、
複数の前記セルの各々には個別のエッチングをするための前記エッチング孔が設けられるように、前記エッチング孔を形成することを特徴とする請求項13または14に記載の静電容量型トランスデューサの製造方法。
Providing a plurality of the cells;
15. The capacitive transducer according to claim 13, wherein the etching hole is formed so that each of the plurality of cells is provided with the etching hole for performing individual etching. Method.
前記エッチング孔は、前記セルの間隙の中心から等距離の位置に夫々備えられ、前記間隙には個別のエッチング用のエッチング孔が設けられないように、
前記エッチング孔を形成することを特徴とする請求項13乃至15のいずれか一項に記載の静電容量型トランスデューサの製造方法。
The etching hole is provided at a position equidistant from the center of the gap of the cell, and the etching hole for individual etching is not provided in the gap.
The method for manufacturing a capacitive transducer according to claim 13, wherein the etching hole is formed.
前記第一の電極が基板上に形成され、前記第一の電極の面積が前記間隙の面積よりも大きくなるように、前記第一の電極と前記間隙を形成することを特徴とする請求項13乃至16のいずれか一項に記載の静電容量型トランスデューサの製造方法。   14. The gap between the first electrode and the first electrode is formed on the substrate, and the area of the first electrode is larger than the area of the gap. The manufacturing method of the capacitive transducer as described in any one of thru | or 16. 前記基板の厚さ方向において、前記エッチング確認部の厚さが前記間隙の厚さ以下になるように、
前記エッチング確認部を形成することを特徴とする請求項13乃至17のいずれか一項に記載の静電容量型トランスデューサの製造方法。
In the thickness direction of the substrate, so that the thickness of the etching confirmation portion is equal to or less than the thickness of the gap,
The method of manufacturing a capacitive transducer according to claim 13, wherein the etching confirmation portion is formed.
前記セルがアレイ状に配置されるように形成することを特徴とする請求項13乃至18のいずれか一項に記載の静電容量型トランスデューサの製造方法。   The method of manufacturing a capacitive transducer according to claim 13, wherein the cells are formed so as to be arranged in an array. 基板上に、間隙を挟むように設けられた一対の電極のうち一方の電極を含む
前記振動膜が振動可能に支持されたセルを有する静電容量型トランスデューサであって、前記間隙は少なくとも1つ以上のエッチング確認部を有し、
前記エッチング孔の端と前記セルの端までの間隔より、前記エッチング孔の端と前記エッチング確認部の端までの間隔の方が長く、前記エッチング確認部の少なくとも一部は前記一対の電極に挟まれないことを特徴とする静電容量型トランスデューサ。
A capacitive transducer including a cell on which a vibration film is supported so as to be able to vibrate includes one electrode of a pair of electrodes provided so as to sandwich a gap on a substrate, wherein the gap is at least one It has the above etching confirmation part,
The distance between the end of the etching hole and the end of the etching confirmation portion is longer than the distance between the end of the etching hole and the end of the cell, and at least a part of the etching confirmation portion is sandwiched between the pair of electrodes. Capacitive transducer characterized in that it does not.
前記エッチング確認部の形状は、突起形状であることを特徴とする請求項20に記載の静電容量型トランスデューサ。   The capacitance type transducer according to claim 20, wherein the shape of the etching confirmation portion is a protrusion shape. 前記静電容量型トランスデューサは複数のセルを有し、
前記セルには個別のエッチング用の前記エッチング孔が設けられていることを特徴とする請求項20または21に記載の静電容量型トランスデューサ。
The capacitive transducer has a plurality of cells,
The capacitive transducer according to claim 20 or 21, wherein the cell is provided with the etching hole for individual etching.
前記エッチング孔は各セル群を構成する各間隙の中心から等距離の位置に夫々備えられ、各間隙には個別のエッチング用のエッチング孔が設けられていることを特徴とする請求項20乃至22のいずれか一項に記載の静電容量型トランスデューサ。   23. The etching hole is provided at a position equidistant from the center of each gap constituting each cell group, and an etching hole for individual etching is provided in each gap. The capacitive transducer according to any one of the above. 前記一対の電極のうち一方の電極が基板上に形成され、基板上に形成された前記一方の電極の面積が前記間隙の面積よりも大きいことを特徴とする請求項20乃至23のいずれか一項に記載の静電容量型トランスデューサ。   24. One of the pair of electrodes is formed on a substrate, and the area of the one electrode formed on the substrate is larger than the area of the gap. The capacitive transducer according to Item. 前記基板の厚さ方向において、前記エッチング確認部の厚さが前記間隙の厚さ以下であることを特徴とする請求項20乃至24のいずれか一項に記載の静電容量型トランスデューサ。   The capacitive transducer according to any one of claims 20 to 24, wherein a thickness of the etching confirmation portion is equal to or less than a thickness of the gap in a thickness direction of the substrate. 前記セルがアレイ状に配置されていることを特徴とする請求項20乃至25のいずれか一項に記載の静電容量型トランスデューサ。   26. The capacitive transducer according to any one of claims 20 to 25, wherein the cells are arranged in an array.
JP2016256155A 2016-12-28 2016-12-28 Capacitance type transducer and manufacturing method thereof Pending JP2018110282A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016256155A JP2018110282A (en) 2016-12-28 2016-12-28 Capacitance type transducer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016256155A JP2018110282A (en) 2016-12-28 2016-12-28 Capacitance type transducer and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2018110282A true JP2018110282A (en) 2018-07-12

Family

ID=62844636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016256155A Pending JP2018110282A (en) 2016-12-28 2016-12-28 Capacitance type transducer and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2018110282A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255129A1 (en) * 2021-05-31 2022-12-08 ローム株式会社 Transducer, electronic apparatus, and transducer array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255129A1 (en) * 2021-05-31 2022-12-08 ローム株式会社 Transducer, electronic apparatus, and transducer array

Similar Documents

Publication Publication Date Title
JP5875243B2 (en) Electromechanical transducer and method for manufacturing the same
JP5677016B2 (en) Electromechanical transducer and method for manufacturing the same
JP6071285B2 (en) Capacitive transducer
JP5875244B2 (en) Electromechanical transducer and method for manufacturing the same
JP5702966B2 (en) Electromechanical transducer and method for manufacturing the same
JP5812660B2 (en) Electromechanical converter and manufacturing method thereof
US8455964B2 (en) Electromechanical transducer and production method therefor
CN106454665B (en) System and method for multi-electrode MEMS device
JP6057571B2 (en) Capacitive transducer
JP2009291514A (en) Method for manufacturing capacitive transducer, and capacitive transducer
CN102015127A (en) Methods of manufacturing capacitive electromechanical transducer and capacitive electromechanical transducers
JP2012222514A (en) Electromechanical conversion device and manufacturing method therefor
US10993039B2 (en) Acoustic microelectronic device
JP2016101417A (en) Capacitance-type acoustic wave transducer and subject information acquisition apparatus with the same
JP5791294B2 (en) Capacitance type electromechanical transducer
JP5901566B2 (en) Transducer, transducer manufacturing method, and subject information acquisition apparatus
JP5812625B2 (en) Capacitance type electromechanical transducer manufacturing method
JP2010098454A (en) Mechanoelectric transducer element
JP2018110282A (en) Capacitance type transducer and manufacturing method thereof
JP2016022544A (en) MEMS element
JP2018019339A (en) Capacitance type transducer and manufacturing method of the same
JP2011182298A (en) Mems transducer and ultrasonic parametric array speaker
JP2020018469A (en) Electrostatic capacity type transducer and ultrasonic probe using the same
JP2008259062A (en) Electrostatic transducer
JP2018186409A (en) Capacitance type transducer and manufacturing method for the same