JP2018093075A - 積層コンデンサ内蔵基板 - Google Patents

積層コンデンサ内蔵基板 Download PDF

Info

Publication number
JP2018093075A
JP2018093075A JP2016235742A JP2016235742A JP2018093075A JP 2018093075 A JP2018093075 A JP 2018093075A JP 2016235742 A JP2016235742 A JP 2016235742A JP 2016235742 A JP2016235742 A JP 2016235742A JP 2018093075 A JP2018093075 A JP 2018093075A
Authority
JP
Japan
Prior art keywords
thickness
substrate
multilayer
main
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016235742A
Other languages
English (en)
Inventor
幸宏 藤田
Yukihiro Fujita
幸宏 藤田
Original Assignee
株式会社村田製作所
Murata Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所, Murata Mfg Co Ltd filed Critical 株式会社村田製作所
Priority to JP2016235742A priority Critical patent/JP2018093075A/ja
Publication of JP2018093075A publication Critical patent/JP2018093075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor

Abstract

【課題】鳴きを抑制することができる積層コンデンサ内蔵基板を提供する。【解決手段】コア基板Bと、その一方主面に実装された積層コンデンサ10と、埋設層Rとを備える。積層コンデンサは、複数の誘電体層14及び複数の内部電極層15、16が積層された積層体11と、第1外部電極12と第2外部電極13とを備える。積層体は、第1及び第2外部電極にそれぞれ接続された内部電極層が誘電体層を介して積層された有効領域及び有効領域を囲む非有効領域からなる。コア基板は、一方主面上に、第1外部電極と電気的に接続された第1ランド電極L11及び第2外部電極と電気的に接続された第2ランド電極L12を備える。埋設層の厚さTRは、コア基板の厚さTBよりも大きく、長さ方向における第1及び第2ランド電極との間の距離をLL、積層体の第2主面を基準面とした有効領域の中心の高さをTCとしたとき、TC<LL/4を満足する。【選択図】図2

Description

本発明は、積層コンデンサ内蔵基板に関する。
近年、電子機器の高性能化に伴い、積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム等の高誘電率のセラミック材料が使用されている。
これらの高誘電率のセラミック材料は、圧電性及び電歪性を有しているため、高誘電率のセラミック材料からなる誘電体を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。
そのため、回路基板に実装された積層セラミックコンデンサに交流電圧、又は、交流成分が重畳された直流電圧が印加されると、積層セラミックコンデンサの歪みに起因して積層セラミックコンデンサに振動が発生することになり、当該振動が回路基板に伝播することで回路基板が振動することとなってしまう。
ここで、伝播した振動により、回路基板が可聴周波数域である20Hz以上20,000Hz以下の周波数で振動した場合には、「鳴き(acoustic noise)」と呼ばれる騒音が発生することになる。
上記騒音の低減を図る技術としては、種々のものが提案されており、例えば、特許文献1に記載の積層セラミックコンデンサでは、コンデンサ本体が容量部と上側保護部と下側保護部とを一体に有しており、容量部がコンデンサ本体の高さ方向上側に偏って位置するように、下側保護部の厚さが上側保護部の厚さよりも厚くなっている。また、特許文献2に記載の積層セラミックコンデンサでは、コンデンサ本体が第1保護部と容量部と電歪緩和部と特性調整部と第2保護部とを高さ方向に層状に並ぶように有しており、容量部の厚さをT2、電歪緩和部の厚さをT3、特性調整部の厚さをT4としたとき、T2>T3>T4の条件を満足している。さらに、特許文献3に記載の積層セラミックコンデンサでは、コンデンサ本体が第1保護部と容量部と第2保護部とを同順序で高さ方向に層状に並ぶように有しており、容量部が高容量部と低容量部とを高さ方向に連続して有しており、高容量部に含まれるn1層の内部電極層の対向間隔よりも低容量部に含まれるn2層の内部電極層の対向間隔が広くなっている。
特開2015−65414号公報 特開2015−226026号公報 特開2016−127045号公報
近年、積層セラミックコンデンサ等の電子部品を基板内部に埋設することにより基板の薄型化を図った電子部品内蔵基板が提案されている。しかし、特許文献1〜3に記載の積層セラミックコンデンサを基板に実装し、さらに、樹脂を含む埋設層で積層セラミックコンデンサを埋設した場合、埋設層も積層セラミックコンデンサの歪みを基板に伝達すると考えられる。その結果、基板の振動が大きくなり、鳴きを抑制することが難しくなる点が懸念される。
本発明は上記の問題を解決するためになされたものであり、鳴きを抑制することができる積層コンデンサ内蔵基板を提供することを目的とする。
本発明の積層コンデンサ内蔵基板は、コア基板と、上記コア基板の一方主面に実装された積層コンデンサと、上記コア基板の上記一方主面上に設けられ、上記積層コンデンサを埋設する埋設層と、を備える積層コンデンサ内蔵基板であって、上記積層コンデンサは、複数の誘電体層及び複数の内部電極層が積層された積層体と、第1外部電極と、第2外部電極とを備え、上記積層体は、上記コア基板の上記一方主面に直交する厚さ方向に相対する第1主面と、上記コア基板の上記一方主面に直交する厚さ方向に相対し、上記コア基板の上記一方主面と対向する第2主面と、上記厚さ方向に直交する長さ方向に相対する第1端面及び第2端面と、上記厚さ方向及び上記長さ方向に直交する幅方向に相対する第1側面及び第2側面と、を有し、上記第1外部電極は、上記積層体の上記第1端面に配置され、上記複数の内部電極層のうちの少なくとも一部の内部電極層と電気的に接続されており、上記第2外部電極は、上記積層体の上記第2端面に配置され、上記複数の内部電極層のうちの少なくとも一部の内部電極層と電気的に接続されており、上記積層体は、上記第1外部電極及び上記第2外部電極にそれぞれ接続された内部電極層が誘電体層を介して積層された有効領域、及び、該有効領域を囲む非有効領域からなり、上記コア基板は、上記一方主面上に、上記第1外部電極と電気的に接続された第1ランド電極、及び、上記第2外部電極と電気的に接続された第2ランド電極を備え、上記埋設層の厚さTは、上記コア基板の厚さTよりも大きく、上記長さ方向における上記第1ランド電極と上記第2ランド電極との間の距離をL、上記積層体の上記第2主面を基準面とした上記有効領域の中心の高さをTとしたとき、T<L/4を満足することを特徴とする。
本発明の第1実施形態では、上記有効領域の中心の高さTは、上記埋設層の厚さTの1/4以下である。
本発明の第1実施形態では、上記積層体の厚さをT、上記積層体の幅をWとしたとき、T/Wの値は、3/4以下であることが好ましい。
本発明の第1実施形態では、上記積層体の厚さTは、0.33mm以下であることが好ましい。
本発明の第2実施形態では、上記非有効領域の上記第2主面側の厚さTは、上記非有効領域の上記第1主面側の厚さTよりも小さい。
本発明によれば、鳴きを抑制することができる積層コンデンサ内蔵基板を提供することができる。
図1は、本発明の積層コンデンサ内蔵基板を模式的に示す上面図である。 図2は、本発明の第1実施形態に係る積層コンデンサ内蔵基板のX1−X1線断面図である。 図3は、本発明の第1実施形態に係る積層コンデンサ内蔵基板のY1−Y1線断面図である。 図4は、仮想的な積層コンデンサ内蔵基板を模式的に示す断面図である。 図5は、本発明の第2実施形態に係る積層コンデンサ内蔵基板のX1−X1線断面図である。 図6は、本発明の第2実施形態に係る積層コンデンサ内蔵基板のY1−Y1線断面図である。 図7(a)、図7(b)及び図7(c)は、積層セラミックコンデンサを構成する積層体の有効領域及び非有効領域を模式的に示す説明図である。 図8は、積層コンデンサ内蔵基板から生じる騒音の音圧の測定方法を示す概略図である。 図9は、実施例1−1、実施例1−2、実施例1−3、実施例1−4及び比較例1−1における騒音の音圧の測定結果を示すグラフである。 図10は、実施例1−5、実施例1−6及び比較例1−2における騒音の音圧の測定結果を示すグラフである。 図11は、実施例2−1及び比較例2−1における騒音の音圧の測定結果を示すグラフである。 図12は、実施例2−2及び比較例2−2における騒音の音圧の測定結果を示すグラフである。
本発明の積層コンデンサ内蔵基板においては、埋設層の厚さTがコア基板の厚さTよりも大きいことを特徴としている。さらに、長さ方向における第1ランド電極と第2ランド電極との間の距離をL、積層体の第2主面を基準面とした有効領域の中心の高さをTとしたとき、T<L/4を満足することを特徴としている。
以下、本発明の積層コンデンサ内蔵基板について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第2実施形態以降では、第1実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
以下の実施形態では、積層コンデンサが積層セラミックコンデンサである場合について説明するが、積層コンデンサの誘電体材料は、電圧の印加により歪みが発生し得るものであればセラミック材料に限定されない。例えば、セラミック材料以外の誘電体材料として樹脂材料を用いた積層コンデンサである積層型金属化フィルムコンデンサ等に対しても、本発明を適用することができる。
[第1実施形態]
本発明の第1実施形態では、有効領域の中心の高さTが、埋設層の厚さTの1/4以下である。
図1は、本発明の積層コンデンサ内蔵基板を模式的に示す上面図である。
図2は、本発明の第1実施形態に係る積層コンデンサ内蔵基板のX1−X1線断面図である。図3は、本発明の第1実施形態に係る積層コンデンサ内蔵基板のY1−Y1線断面図である。なお、図2は、図1に示す積層コンデンサ内蔵基板のX1−X1線断面図に相当し、図3は、図1に示す積層コンデンサ内蔵基板のY1−Y1線断面図に相当する。
図2及び図3に示す積層コンデンサ内蔵基板1は、コア基板Bと、積層セラミックコンデンサ10と、埋設層Rとを備える。積層セラミックコンデンサ10は、誤差範囲において平行な一方主面と他方主面とを有するコア基板Bの一方主面に実装されている。埋設層Rは、コア基板Bの一方主面に、積層セラミックコンデンサ10を埋設し、かつ、外表面がコア基板Bの他方主面と誤差範囲において平行となるように設けられている。
図2及び図3においては、積層セラミックコンデンサ10の長さ方向L、幅方向W及び厚さ方向Tを図示している。ここで、長さ方向Lと幅方向Wと厚さ方向Tとは互いに直交する。厚さ方向Tは、コア基板Bの一方主面に直交する方向である。
図2及び図3に示す積層コンデンサ内蔵基板1において、埋設層Rは樹脂材料部を含む。樹脂材料部は、フィラーとしてガラス材料やシリカ等を分散させた樹脂材料を用いて形成される。なお、図2及び図3には示していないが、埋設層Rは、樹脂材料部に加えて、樹脂材料部の表面に設けられた導電材料部をさらに含んでいてもよい。
コア基板Bは、一方主面上に、第1ランド電極L11及び第2ランド電極L12を備えている。コア基板Bは、例えば多層基板であり、内部電極やビア等を不図示として、簡略化して図示されている。なお、図2及び図3では、積層セラミックコンデンサ10を強調するため、コア基板Bと、積層セラミックコンデンサ10との大きさの関係は、実際のものとは異なっている。
積層セラミックコンデンサ10は、複数の誘電体層14と複数の内部電極層15又は16とが交互に積層された積層体11と、積層体11上に設けられて長さ方向Lの両端部の表面に位置する第1外部電極12及び第2外部電極13とを備えている。本実施形態においては、積層セラミックコンデンサが2つの外部電極を備えているが、本発明の積層コンデンサ内蔵基板において、積層コンデンサは、少なくとも2つの外部電極を備えていればよい。
本実施形態においては、誘電体層14と内部電極層15又は16との積層方向が、積層セラミックコンデンサ10の長さ方向L及び幅方向Wに対して直交している。すなわち、誘電体層14と内部電極層15又は16との積層方向は、積層セラミックコンデンサ10の厚さ方向Tと平行である。
積層体11は、厚さ方向Tに相対する第1主面111と、厚さ方向Tに相対し、コア基板Bの一方主面と対向する第2主面112と、厚さ方向Tに直交する長さ方向Lに相対する第1端面113及び第2端面114と、厚さ方向T及び長さ方向Lに直交する幅方向Wに相対する第1側面115及び第2側面116とを有している。
積層体11は、直方体状の外形を有しており、角部及び稜線部の少なくとも一方に丸みを有していてもよい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
第1外部電極12及び第2外部電極13は、長さ方向Lの両端部の表面に位置している。具体的には、第1外部電極12は、積層体11の第1端面113に配置され、かつ、第1端面113から第1主面111、第2主面112、第1側面115及び第2側面116のそれぞれの一部に延びており、第2外部電極13は、積層体11の第2端面114に配置され、かつ、第2端面114から第1主面111、第2主面112、第1側面115及び第2側面116のそれぞれの一部に延びている。
図2に示すように、互いに対向する内部電極層15及び16において、一方の内部電極層15は、第1端面113で第1外部電極12と電気的に接続されており、他方の内部電極層16は、第2端面114で第2外部電極13と電気的に接続されている。すなわち、第1外部電極12は、第1端面113で一方の内部電極層15と電気的に接続されており、第2外部電極13は、第2端面114で他方の内部電極層16と電気的に接続されている。
本実施形態においては、全ての内部電極層15及び16は、それぞれ第1外部電極12及び第2外部電極13と電気的に接続されているが、本発明の積層コンデンサ内蔵基板においては、複数の内部電極層のうちの少なくとも一部の内部電極層が、第1外部電極又は第2外部電極と電気的に接続されていればよい。すなわち、複数の内部電極層の中に、第1外部電極及び第2外部電極と電気的に接続されない内部電極層が含まれていてもよい。
図2及び図3に示すように、積層体11は、第1外部電極12及び第2外部電極13にそれぞれ接続された内部電極層15及び16が誘電体層14を介して積層された有効領域E、及び、有効領域Eを囲む非有効領域Nからなる。
具体的には、積層体11の有効領域Eは、第1外部電極12と電気的に接続された内部電極層15と、第2外部電極13と電気的に接続された内部電極層16と、この2つの内部電極層15及び16の間に挟まれた誘電体層14とによって構成されるコンデンサとして機能する部分が積層されている領域である。
図2及び図3においては、積層体11の有効領域Eは、複数の内部電極層15及び16の中で最も第1主面111側に位置する内部電極層から、複数の内部電極層15及び16の中で最も第2主面112側に位置する内部電極層までの範囲において、厚さ方向Tに見て、全ての内部電極層15及び16が互いに重なっている範囲である。
積層体11の非有効領域Nは、積層体11において有効領域Eの外側に位置する部分であり、コンデンサとして機能していない領域である。
複数の誘電体層14の各々を構成する材料としては、BaTiO、CaTiO、SrTiO又はCaZrO等を主成分とする誘電体セラミックスが挙げられる。また、これらの主成分に、副成分として、Mn化合物、Mg化合物、Si化合物、Co化合物,Ni化合物又は希土類化合物等が添加された誘電体セラミックスでもよい。
複数の内部電極層15及び16の各々を構成する材料としては、Ni、Cu、Ag、Pd、Au等の金属、又は、これらの金属の少なくとも1種を含む合金、例えばAgとPdとの合金等が挙げられる。
第1外部電極12及び第2外部電極13は、それぞれ、積層体11の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含むことが好ましい。下地層を構成する材料としては、Ni、Cu、Ag、Pd、Au等の金属、又は、これらの金属の少なくとも1種を含む合金、例えばAgとPdとの合金等が挙げられる。
下地層の形成方法としては、例えば、焼成後の積層体11の両端部に塗布した導電性ペーストを焼き付ける方法、又は、焼成前の積層体11の両端部に塗布した導電性ペーストを内部電極層15及び16と同時に焼成する方法等が挙げられる。また、積層体11の両端部にめっきを行う方法、又は、積層体11の両端部に塗布した熱硬化性樹脂を含む導電性樹脂を硬化させる方法でもよい。
めっき層を構成する材料としては、Sn、Ni、Cu、Ag、Pd、Au等の金属、又は、これらの金属の少なくとも1種を含む合金、例えばAgとPdとの合金等が挙げられる。
めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Niめっき層の上にSnめっき層が形成された2層構造であることが好ましい。Niめっき層は、半田バリア層として機能する。Snめっき層は、半田との濡れ性が良好である。
図2及び図3に示す積層コンデンサ内蔵基板1において、積層セラミックコンデンサ10は、コア基板Bの第1ランド電極L11及び第2ランド電極L12上に実装されている。具体的には、積層セラミックコンデンサ10の第1外部電極12及び第2外部電極13と、コア基板Bの第1ランド電極L11及び第2ランド電極L12とが、図示しない半田又は導電性接着剤等によってそれぞれ電気的に接続されている。
本発明の第1実施形態において、埋設層の厚さTは、コア基板の厚さTよりも大きい。埋設層の厚さTをコア基板の厚さTよりも大きくすることにより、いわゆる鳴きを抑制することができる。
本発明の第1実施形態において、埋設層の厚さをT、コア基板の厚さをTとしたとき、T/Tの値は、1.25以上であることが好ましい。また、T/Tの値は、2.50以下であることが好ましい。
本発明の第1実施形態においては、長さ方向における第1ランド電極と第2ランド電極との間の距離をL、積層体の第2主面を基準面とした有効領域の中心の高さをTとしたとき、T<L/4を満足する。
図2に示すように、第1ランド電極L11と第2ランド電極L12との間隔をa、第1ランド電極L11の長さをb、第2ランド電極L12の長さをbとしたとき、第1ランド電極L11と第2ランド電極L12との間の距離Lは、a+b+bで表される長さを意味する。以下も同様である。
図4は、仮想的な積層コンデンサ内蔵基板を模式的に示す断面図である。
図4に示すように、仮想的な積層コンデンサ内蔵基板1´においては、積層セラミックコンデンサ10´を構成する積層体11´の厚さT´をL/2で表される長さと仮定し、かつ、有効領域E´の中心が積層体11´の中心と一致していると仮定する。この場合、積層体の第2主面を基準面とした有効領域の中心の高さをT´としたとき、T´=L/4を満足する。
本発明の第1実施形態においては、T<L/4とすることにより、いわゆる鳴きを抑制することができる。なお、積層体とコア基板との間には間隔が存在する場合もあるが、この間隔はTの値に比べて小さいため、鳴きへの影響は小さいものとして無視して考えることとする。
本発明の第1実施形態では、図2及び図3に示すように、有効領域Eの中心の高さTを埋設層Rの厚さTの1/4以下とすることにより、T<L/4としている。
本発明の第1実施形態において、有効領域の中心の高さTは、埋設層の厚さTの1/5以下であることが好ましい。
本発明の第1実施形態において、積層体の厚さをT、積層体の幅をWとしたとき、T/Wの値は、3/4以下であることが好ましい。なお、本明細書においては、積層セラミックコンデンサの厚さ方向における積層体の最大厚さ、及び、幅方向における積層体の最大幅をそれぞれT及びWとする。
本発明の第1実施形態において、積層体の厚さTは、0.33mm以下であることが好ましい。
本発明の第1実施形態においては、後述する第2実施形態のように、非有効領域の第2主面側の厚さが非有効領域の第1主面側の厚さよりも小さくてもよいが、非有効領域の第2主面側の厚さが非有効領域の第1主面側の厚さと同じでもよいし、非有効領域の第2主面側の厚さが非有効領域の第1主面側の厚さよりも大きくてもよい。
[第2実施形態]
本発明の第2実施形態では、非有効領域の第2主面側の厚さTが、非有効領域の第1主面側の厚さTよりも小さい。
図5は、本発明の第2実施形態に係る積層コンデンサ内蔵基板のX1−X1線断面図である。図6は、本発明の第2実施形態に係る積層コンデンサ内蔵基板のY1−Y1線断面図である。なお、図5は、図1に示す積層コンデンサ内蔵基板のX1−X1線断面図に相当し、図6は、図1に示す積層コンデンサ内蔵基板のY1−Y1線断面図に相当する。
図5及び図6に示す積層コンデンサ内蔵基板1Aは、コア基板Bと、積層セラミックコンデンサ10Aと、埋設層Rとを備える。積層セラミックコンデンサ10Aは、誤差範囲において平行な一方主面と他方主面とを有するコア基板Bの一方主面に実装されている。埋設層Rは、コア基板Bの一方主面に、積層セラミックコンデンサ10Aを埋設し、かつ、外表面がコア基板Bの他方主面と誤差範囲において平行となるように設けられている。
本発明の第2実施形態に係る積層コンデンサ内蔵基板は、積層セラミックコンデンサの構成が異なることを除いて、本発明の第1実施形態に係る積層コンデンサ内蔵基板と同じ構成を有している。
本発明の第2実施形態において、埋設層の厚さTは、コア基板の厚さTよりも大きい。埋設層の厚さTをコア基板の厚さTよりも大きくすることにより、いわゆる鳴きを抑制することができる。
本発明の第2実施形態において、埋設層の厚さをT、コア基板の厚さをTとしたとき、T/Tの値の好ましい範囲は、本発明の第1実施形態と同じである。
本発明の第2実施形態においては、長さ方向における第1ランド電極と第2ランド電極との間の距離をL、積層体の第2主面を基準面とした有効領域の中心の高さをTとしたとき、T<L/4を満足する。
本発明の第2実施形態においては、T<L/4とすることにより、本発明の第1実施形態と同様、いわゆる鳴きを抑制することができる。
本発明の第2実施形態では、図5及び図6に示すように、非有効領域Nの第2主面112側の厚さTを非有効領域Nの第1主面111側の厚さTよりも小さくすることにより、T<L/4としている。
図7(a)、図7(b)及び図7(c)は、積層セラミックコンデンサを構成する積層体の有効領域及び非有効領域を模式的に示す説明図である。
図7(a)に示すように、第1外部電極12と電気的に接続された内部電極層15と第2外部電極13と電気的に接続された内部電極層16との間隔が一定である場合、複数の内部電極層15及び16の中で最も第1主面111側に位置する内部電極層から、複数の内部電極層15及び16の中で最も第2主面112側に位置する内部電極層までの範囲において、厚さ方向Tに見て、全ての内部電極層15及び16が互いに重なっている範囲を積層体11Aの有効領域Eとする。一方、図7(b)及び図7(c)に示すように、第1外部電極12と電気的に接続された内部電極層15と第2外部電極13と電気的に接続された内部電極層16との間隔が異なる場合、内部電極層15と内部電極層16との間隔が広くなっている箇所を無視して、複数の内部電極層15及び16の中で最も第1主面111側に位置する内部電極層から、複数の内部電極層15及び16の中で最も第2主面112側に位置する内部電極層までの範囲において、厚さ方向Tに見て、内部電極層15及び16が互いに重なっている範囲をそれぞれ積層体11Bの有効領域E及び積層体11Cの有効領域Eとする。上記のように有効領域E、E及びEを定めた後、積層体において有効領域E、E及びEの外側に位置する部分をそれぞれ非有効領域N、N及びNとする。なお、本発明の第1実施形態においても、同様の方法によって積層体の有効領域及び非有効領域を定めることができる。
各種の寸法の測定においては、積層コンデンサ内蔵基板の研磨断面を光学顕微鏡にて、例えば10倍に拡大して観察し、研磨断面の中央を通る直線上における寸法を測定する。光学顕微鏡では明瞭に寸法を測定することが困難な場合には、光学顕微鏡に代えて走査型電子顕微鏡にて研磨断面を観察してもよい。
例えば、積層体にて第2主面と有効領域との間に位置する部分の非有効領域の厚さTを測定する際には、積層セラミックコンデンサの断面を光学顕微鏡で観察した拡大像において、積層体の積層方向に延びてかつ積層体の中心を通る直線を引き、直線上における非有効領域の厚さTを測定する。続けて、コア基板の厚さT及び埋設層の厚さTを測定する場合、直線上におけるコア基板の厚さT及び埋設層の厚さTを測定する。
積層体の有効領域は、上記と同様に光学顕微鏡により研磨断面を観察することにより確認することができる。あるいは、積層体の有効領域は、第1主面側又は第2主面側から積層コンデンサ内蔵基板にX線を照射して撮像した透過像を観察することにより確認することができる。
以下、本発明の積層コンデンサ内蔵基板の製造方法について説明する。
本発明の積層コンデンサ内蔵基板の製造方法は、積層コンデンサを準備する工程と、コア基板の一方主面に上記積層コンデンサを実装する工程と、上記コア基板の一方主面上に、上記積層コンデンサを埋設する埋設層を設ける工程とを備える。
このような積層コンデンサ内蔵基板は、例えば、特開2016−92176号公報に記載された方法を用いて製造することができる。
以下、本発明の積層コンデンサ内蔵基板をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
以下の実施例及び比較例において、長さ方向における第1ランド電極と第2ランド電極との間の距離Lの値は、実施例1−1、実施例1−2、実施例1−3、実施例1−4、実施例2−1、比較例1−1及び比較例2−1においては1.30mm、実施例1−5、実施例1−6、実施例2−2、比較例1−2及び比較例2−2においては2.00mmである。
(実施例1−1)
積層体の幅Wが0.65mm、厚さTが0.5mmである積層セラミックコンデンサを準備し、コア基板の一方主面に実装した。その後、上記コア基板の一方主面上に、上記積層セラミックコンデンサを埋設する埋設層を形成することにより、積層コンデンサ内蔵基板を作製した。埋設層の厚さTは1.0mm、コア基板の厚さTは0.8mmである。実施例1−1では、有効領域の中心の高さTが0.25mmであるため、T<L/4を満足する。
(実施例1−2)
積層体の厚さTが0.33mmである積層セラミックコンデンサを準備したことを除いて、実施例1−1と同様に積層コンデンサ内蔵基板を作製した。実施例1−2では、有効領域の中心の高さTが0.165mmであるため、T<L/4を満足する。
(実施例1−3)
積層体の厚さTが0.2mmである積層セラミックコンデンサを準備したことを除いて、実施例1−1と同様に積層コンデンサ内蔵基板を作製した。実施例1−3では、有効領域の中心の高さTが0.1mmであるため、T<L/4を満足する。
(実施例1−4)
積層体の厚さTが0.11mmである積層セラミックコンデンサを準備したことを除いて、実施例1−1と同様に積層コンデンサ内蔵基板を作製した。実施例1−4では、有効領域の中心の高さTが0.055mmであるため、T<L/4を満足する。
(比較例1−1)
積層体の厚さTが0.65mmである積層セラミックコンデンサを準備したことを除いて、実施例1−1と同様に積層コンデンサ内蔵基板を作製した。比較例1−1では、有効領域の中心の高さTが0.325mmであるため、T<L/4を満足しない。
(実施例1−5)
積層体の幅Wが1.0mm、厚さTが0.8mmである積層セラミックコンデンサを準備し、コア基板の一方主面に実装した。その後、上記コア基板の一方主面上に、上記積層セラミックコンデンサを埋設する埋設層を形成することにより、積層コンデンサ内蔵基板を作製した。埋設層の厚さTは1.2mm、コア基板の厚さTは0.8mmである。実施例1−5では、有効領域の中心の高さTが0.4mmであるため、T<L/4を満足する。
(実施例1−6)
積層体の厚さTが0.6mmである積層セラミックコンデンサを準備したことを除いて、実施例1−5と同様に積層コンデンサ内蔵基板を作製した。実施例1−6では、有効領域の中心の高さTが0.3mmであるため、T<L/4を満足する。
(比較例1−2)
積層体の厚さTが1.0mmである積層セラミックコンデンサを準備したことを除いて、実施例1−5と同様に積層コンデンサ内蔵基板を作製した。比較例1−2では、有効領域の中心の高さTが0.5mmであるため、T<L/4を満足しない。
(実施例2−1)
積層体の幅Wが0.65mm、厚さTが0.65mm、非有効領域の第2主面側の厚さTが0.03mm、非有効領域の第1主面側の厚さTが0.15mmである積層セラミックコンデンサを準備し、コア基板の一方主面に実装した。その後、上記コア基板の一方主面上に、上記積層セラミックコンデンサを埋設する埋設層を形成することにより、積層コンデンサ内蔵基板を作製した。埋設層の厚さTは1.0mm、コア基板の厚さTは0.8mmである。実施例2−1では、有効領域の中心の高さTが0.315mmであるため、T<L/4を満足する。
(比較例2−1)
非有効領域の第2主面側の厚さTが0.15mm、非有効領域の第1主面側の厚さTが0.03mmである積層セラミックコンデンサを準備したことを除いて、実施例2−1と同様に積層コンデンサ内蔵基板を作製した。比較例2−1では、有効領域の中心の高さTが0.435mmであるため、T<L/4を満足しない。
(実施例2−2)
積層体の幅Wが1.0mm、厚さTが1.0mm、非有効領域の第2主面側の厚さTが0.04mm、非有効領域の第1主面側の厚さTが0.15mmである積層セラミックコンデンサを準備し、コア基板の一方主面に実装した。その後、上記コア基板の一方主面上に、上記積層セラミックコンデンサを埋設する埋設層を形成することにより、積層コンデンサ内蔵基板を作製した。埋設層の厚さTは1.2mm、コア基板の厚さTは0.8mmである。実施例2−2では、有効領域の中心の高さTが0.445mmであるため、T<L/4を満足する。
(比較例2−2)
非有効領域の第2主面側の厚さTが0.15mm、非有効領域の第1主面側の厚さTが0.04mmである積層セラミックコンデンサを準備したことを除いて、実施例2−2と同様に積層コンデンサ内蔵基板を作製した。比較例2−2では、有効領域の中心の高さTが0.555mmであるため、T<L/4を満足しない。
[鳴き抑制効果の評価]
各実施例及び各比較例について、積層コンデンサ内蔵基板から生じる騒音の音圧を測定することにより、鳴き抑制効果を評価した。
図8は、積層コンデンサ内蔵基板から生じる騒音の音圧の測定方法を示す概略図である。
図8に示すように、騒音の音圧を実測するに際しては、コア基板Bに積層セラミックコンデンサ10αが実装され、積層セラミックコンデンサ10αが埋設層Rで埋設された積層コンデンサ内蔵基板1αを無響箱900内に設置した状態において、積層セラミックコンデンサ10αに、3.0Vの直流電圧と、1.5kHz〜20kHzの周波数帯における1.0Vppの交流電圧を印加し、その際に発生する騒音の総音圧レベルを計測した。
騒音の総音圧レベルの計測は、無響箱900内において集音マイク910を埋設層Rの3mm上方の位置に対向配置しておき、集音マイク910及び集音計920によって積層コンデンサ内蔵基板1αから発せられる音を集音し、集音した音をFFT(Fast Fourier Transform)アナライザ930(株式会社小野測器製CF−5220)を用いて解析することで行なった。
なお、積層コンデンサ内蔵基板に代えて、埋設層Rを形成せず、各実施例及び各比較例で準備した積層セラミックコンデンサ10αをコア基板Bに実装した状態においても、上記と同様の方法により積層セラミックコンデンサに電圧を印加し、その際に発生する騒音の総音圧レベルを計測した。この際、無響箱900内において集音マイク910を積層セラミックコンデンサ10αの3mm上方の位置に対向配置した。
図9は、実施例1−1、実施例1−2、実施例1−3、実施例1−4及び比較例1−1における騒音の音圧の測定結果を示すグラフである。図10は、実施例1−5、実施例1−6及び比較例1−2における騒音の音圧の測定結果を示すグラフである。
図9及び図10より、積層セラミックコンデンサを埋設する埋設層が設けられた状態では、埋設層に対して積層セラミックコンデンサが薄いと、騒音の音圧が小さくなることが確認できる。
図11は、実施例2−1及び比較例2−1における騒音の音圧の測定結果を示すグラフである。図12は、実施例2−2及び比較例2−2における騒音の音圧の測定結果を示すグラフである。
図11及び図12より、積層セラミックコンデンサを埋設する埋設層が設けられた状態では、非有効領域の第2主面側の厚さTが非有効領域の第1主面側の厚さTよりも小さいと、騒音の音圧が小さくなることが確認できる。
1,1´,1A,1α 積層コンデンサ内蔵基板
10,10´,10A,10α 積層セラミックコンデンサ
11,11´,11A,11B,11C 積層体
12 第1外部電極
13 第2外部電極
14 誘電体層
15,16 内部電極層
111 積層体の第1主面
112 積層体の第2主面
113 積層体の第1端面
114 積層体の第2端面
115 積層体の第1側面
116 積層体の第2側面
B コア基板
E,E´,E,E,E 有効領域
L11 第1ランド電極
L12 第2ランド電極
第1ランド電極と第2ランド電極との間の距離
N,N,N,N 非有効領域
R 埋設層
T,T´ 積層体の厚さ
非有効領域の第2主面側の厚さ
非有効領域の第1主面側の厚さ
コア基板の厚さ
C,´ 有効領域の中心の高さ
埋設層の厚さ
W 積層体の幅

Claims (5)

  1. コア基板と、
    前記コア基板の一方主面に実装された積層コンデンサと、
    前記コア基板の前記一方主面上に設けられ、前記積層コンデンサを埋設する埋設層と、を備える積層コンデンサ内蔵基板であって、
    前記積層コンデンサは、複数の誘電体層及び複数の内部電極層が積層された積層体と、第1外部電極と、第2外部電極とを備え、
    前記積層体は、前記コア基板の前記一方主面に直交する厚さ方向に相対する第1主面と、前記コア基板の前記一方主面に直交する厚さ方向に相対し、前記コア基板の前記一方主面と対向する第2主面と、前記厚さ方向に直交する長さ方向に相対する第1端面及び第2端面と、前記厚さ方向及び前記長さ方向に直交する幅方向に相対する第1側面及び第2側面と、を有し、
    前記第1外部電極は、前記積層体の前記第1端面に配置され、前記複数の内部電極層のうちの少なくとも一部の内部電極層と電気的に接続されており、
    前記第2外部電極は、前記積層体の前記第2端面に配置され、前記複数の内部電極層のうちの少なくとも一部の内部電極層と電気的に接続されており、
    前記積層体は、前記第1外部電極及び前記第2外部電極にそれぞれ接続された内部電極層が誘電体層を介して積層された有効領域、及び、該有効領域を囲む非有効領域からなり、
    前記コア基板は、前記一方主面上に、前記第1外部電極と電気的に接続された第1ランド電極、及び、前記第2外部電極と電気的に接続された第2ランド電極を備え、
    前記埋設層の厚さTは、前記コア基板の厚さTよりも大きく、
    前記長さ方向における前記第1ランド電極と前記第2ランド電極との間の距離をL、前記積層体の前記第2主面を基準面とした前記有効領域の中心の高さをTとしたとき、T<L/4を満足することを特徴とする積層コンデンサ内蔵基板。
  2. 前記有効領域の中心の高さTは、前記埋設層の厚さTの1/4以下である請求項1に記載の積層コンデンサ内蔵基板。
  3. 前記積層体の厚さをT、前記積層体の幅をWとしたとき、T/Wの値は、3/4以下である請求項2に記載の積層コンデンサ内蔵基板。
  4. 前記積層体の厚さTは、0.33mm以下である請求項2又は3に記載の積層コンデンサ内蔵基板。
  5. 前記非有効領域の前記第2主面側の厚さTは、前記非有効領域の前記第1主面側の厚さTよりも小さい請求項1に記載の積層コンデンサ内蔵基板。
JP2016235742A 2016-12-05 2016-12-05 積層コンデンサ内蔵基板 Pending JP2018093075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016235742A JP2018093075A (ja) 2016-12-05 2016-12-05 積層コンデンサ内蔵基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016235742A JP2018093075A (ja) 2016-12-05 2016-12-05 積層コンデンサ内蔵基板
CN201711255272.6A CN108155007B (zh) 2016-12-05 2017-12-01 层叠电容器内置基板
US15/830,233 US10531565B2 (en) 2016-12-05 2017-12-04 Multilayer capacitor built-in substrate

Publications (1)

Publication Number Publication Date
JP2018093075A true JP2018093075A (ja) 2018-06-14

Family

ID=62243742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235742A Pending JP2018093075A (ja) 2016-12-05 2016-12-05 積層コンデンサ内蔵基板

Country Status (3)

Country Link
US (1) US10531565B2 (ja)
JP (1) JP2018093075A (ja)
CN (1) CN108155007B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146782A (ja) * 2013-01-29 2014-08-14 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、その製造方法、積層セラミックキャパシタが内蔵された印刷回路基板及び積層セラミックキャパシタの研磨装置
JP2015057810A (ja) * 2013-09-16 2015-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2016092176A (ja) * 2014-11-04 2016-05-23 株式会社村田製作所 電子部品内蔵基板およびその製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US8660645B2 (en) * 2002-02-28 2014-02-25 Greatbatch Ltd. Electronic network components utilizing biocompatible conductive adhesives for direct body fluid exposure
JP4254860B2 (ja) * 2004-10-29 2009-04-15 株式会社村田製作所 チップ型電子部品を内蔵した多層基板及びその製造方法
US7133274B2 (en) * 2005-01-20 2006-11-07 Matsushita Electric Industrial Co., Ltd. Multilayer capacitor and mold capacitor
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
JP5562169B2 (ja) * 2010-08-09 2014-07-30 小島プレス工業株式会社 積層形フィルムコンデンサ及びその製造方法
KR101217820B1 (ko) * 2011-01-05 2013-01-21 삼화콘덴서공업주식회사 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판
KR101420517B1 (ko) * 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
KR101452049B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR20140081283A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101499715B1 (ko) * 2013-07-17 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101525667B1 (ko) * 2013-07-22 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US20150028912A1 (en) * 2013-07-26 2015-01-29 Samsung Electro-Mechanics Co., Ltd. Board for probe card, method of manufacturing the same, and probe card
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102067177B1 (ko) * 2013-08-09 2020-01-15 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101508540B1 (ko) * 2013-08-09 2015-04-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101452128B1 (ko) * 2013-08-26 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101452131B1 (ko) * 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP5897661B2 (ja) 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
KR20150029225A (ko) * 2013-09-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판
KR20150041490A (ko) * 2013-10-08 2015-04-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP2015111651A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
KR101477426B1 (ko) * 2013-11-04 2014-12-29 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9449762B2 (en) * 2014-05-07 2016-09-20 Qualcomm Incorporated Embedded package substrate capacitor with configurable/controllable equivalent series resistance
JP6377957B2 (ja) 2014-05-29 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
KR101630043B1 (ko) * 2014-06-26 2016-06-13 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10008340B2 (en) * 2014-07-17 2018-06-26 Samsung Electro-Mechanics Co., Ltd. Composite electronic component, board having the same, and power smoother including the same
US20160020033A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US20160020031A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US20160020024A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US9847177B2 (en) * 2014-07-18 2017-12-19 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US20160027593A1 (en) * 2014-07-23 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US9953769B2 (en) * 2014-07-28 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
KR102052769B1 (ko) * 2014-12-16 2019-12-09 삼성전기주식회사 복합 전자 부품 및 그 제조 방법
JP6218725B2 (ja) 2014-12-26 2017-10-25 太陽誘電株式会社 積層セラミックコンデンサ
KR102139763B1 (ko) * 2015-01-08 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102149789B1 (ko) * 2015-01-20 2020-08-31 삼성전기주식회사 적층 세라믹 전자 부품
KR101681410B1 (ko) * 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품
KR102184562B1 (ko) * 2015-10-01 2020-12-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR101792382B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 복합 전자부품 및 그 실장기판
US10373884B2 (en) * 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146782A (ja) * 2013-01-29 2014-08-14 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、その製造方法、積層セラミックキャパシタが内蔵された印刷回路基板及び積層セラミックキャパシタの研磨装置
JP2015057810A (ja) * 2013-09-16 2015-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2016092176A (ja) * 2014-11-04 2016-05-23 株式会社村田製作所 電子部品内蔵基板およびその製造方法

Also Published As

Publication number Publication date
US10531565B2 (en) 2020-01-07
US20180160541A1 (en) 2018-06-07
CN108155007B (zh) 2020-03-24
CN108155007A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
JP5587443B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
KR101434108B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101452068B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP5819362B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP5699819B2 (ja) セラミック電子部品
KR101820596B1 (ko) 복합 전자 부품
JP5897661B2 (ja) 積層セラミックコンデンサ
US9491849B2 (en) Electronic component
US9374643B2 (en) Embedded dielectric as a barrier in an acoustic device and method of manufacture
US10347425B2 (en) Multilayer electronic component and board having the same
JP4864271B2 (ja) 積層コンデンサ
JP5485351B2 (ja) 積層チップ電子部品、その実装基板及び包装体
KR101058697B1 (ko) 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101014508B1 (ko) 적층 콘덴서
US6807047B2 (en) Electronic device and interposer board
JP5998724B2 (ja) 積層セラミックコンデンサ
US9313876B2 (en) Mounting structure and mounting method
US9805866B2 (en) Laminated ceramic electronic component
KR100586863B1 (ko) 전자 부품
KR101862422B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5664574B2 (ja) 積層セラミックコンデンサ
US9095073B2 (en) Mounting land structure and mounting structure for laminated capacitor
US8947850B2 (en) Multilayer capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513