JP2018007306A - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP2018007306A JP2018007306A JP2016126750A JP2016126750A JP2018007306A JP 2018007306 A JP2018007306 A JP 2018007306A JP 2016126750 A JP2016126750 A JP 2016126750A JP 2016126750 A JP2016126750 A JP 2016126750A JP 2018007306 A JP2018007306 A JP 2018007306A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- output
- power supply
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】チャージポンプ回路1は、ダイオードD1〜D3、コンデンサC1、C2およびドライバ2を備える。ドライバ2は、コンデンサC1、C2のそれぞれに対応して設けられ、コンデンサC1、C2の他方の端子と入力電源線Liとの間に介在するNチャネル型MOSトランジスタであるトランジスタT1、T3と、コンデンサC2の他方の端子とグランド線Lgとの間に介在するNチャネル型MOSトランジスタであるトランジスタT2、T4と、トランジスタT1、T2を相補的にオンオフするとともに、トランジスタT3、T4を相補的にオンオフする駆動部7とを含む。駆動部7は、出力端子Poを介して出力される出力電圧Voが与えられる電源ノードN3の電圧を用いてトランジスタT1、T3をオン駆動するためのオン駆動電圧を生成する。
【選択図】図1
Description
(第1実施形態)
以下、本発明の第1実施形態について図1〜図5を参照して説明する。
図1に示すチャージポンプ回路1は、例えば車両に搭載される電子制御装置などに設けられるものであり、入力端子Piを通じて入力される入力電圧Viを昇圧して出力端子Poを介して出力する。
[1]正常時の各部の状態
図2に示すように、時刻t1以前の何ら異常が生じていない正常時には、出力電圧Voは所望する範囲の電圧値となっている。また、この場合、電源電流は、クロック信号CLKが反転するタイミングで生じる極僅かな脈動を有する波形となっているものの、その電流値は定常時に流れる範囲の値となる。
図2の時刻t1の時点において、出力端子Poとグランドとの間が短絡する地絡が生じると、出力電圧Voは0Vとなる。また、この場合、入力端子PiからダイオードD1〜D3を経由して出力端子Poへと過大な電流が流れるため、電源電流は定常時に流れる範囲の値に比べて高い電流となる。しかし、出力端子Poが地絡すると、出力電源線Lo、ひいては電源ノードN3の電圧が0Vとなり、駆動部7はハイサイド側のトランジスタT1、T3をオンすることができなくなる。そのため、出力端子Poが地絡した際、コンデンサC1、C2の他方の端子に入力電圧Viが与えられることはない。
本実施形態のチャージポンプ回路1では、駆動部7のハイサイド側のトランジスタT1、T3をNチャネル型MOSトランジスタにするとともに、それらトランジスタT1、T3を出力電源線Loに接続された電源ノードN3の電圧の供給を受けて動作する反転バッファ5、6により駆動する構成となっている。このような構成によれば、出力端子Poが地絡すると、駆動部7はトランジスタT1、T3をオン駆動するためのオン駆動電圧を生成することができなくなる。そのため、出力地絡時、コンデンサC1、C2の他方の端子に入力電圧Viが与えられることはなく、コンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流は発生しない。したがって、本実施形態によれば、出力が地絡した場合に過大な電流が流れることを防止できるという優れた効果が得られる。
図3に示すように、第1比較例のチャージポンプ回路11のドライバ12では、ハイサイド側のトランジスタT11、T13がPチャネル型MOSトランジスタとなっている。また、駆動部13は、入力電圧Viの供給を受けて動作する反転バッファ14〜16を備えている。
第1比較例では、出力端子Poが地絡した場合でも、駆動部13はハイサイド側のトランジスタT11、T13を含む全てのトランジスタを通常時と同様にオンオフすることができる。そのため、出力地絡時にも、コンデンサC1、C2の他方の端子に入力電圧Viおよび0Vが交互に与えられてしまい、コンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流が発生する。その結果、図4に示すように、出力地絡時、電源電流には、上記リップル電流の成分に相当する大きな変動が生じてしまう。このような電源電流の大きな変動は、回路を構成する素子が故障する問題や放射ノイズが増加する問題などに繋がる可能性がある。
図5に示すように、第2比較例のチャージポンプ回路21のドライバ22は、第1比較例のドライバ12と同様の構成となっている。ただし、この場合、出力地絡検出回路23、フィルタ回路24、NOR回路25および遮断スイッチ26が追加されている。出力地絡検出回路23は、出力電圧Voを監視することにより出力端子Poの地絡を検出するもので、地絡検出時にハイレベルとなる検出信号を出力する。
第2比較例では、出力電圧Voを監視して出力地絡時に駆動部13によるハイサイド側のトランジスタT11、T13のオン駆動を停止させるとともに、入力端子Piから出力端子Poへと至る主たる電力供給経路を遮断するようになっている。しかし、この場合、フィルタ回路24におけるフィルタ時間の設定が必要となる。そして、フィルタ時間を短い値に設定すると起動時に誤検出を招くおそれがあり、フィルタ時間を長い値に設定すると地絡してから検出するまでに比較的長い時間を要してしまい、その間に回路素子が故障するおそれがある。つまり、第2比較例のチャージポンプ回路21では、起動時における誤検出の防止と、検出精度の向上とを両立することが困難である。
以下、第2実施形態について図6および図7を参照して説明する。
図6に示すように、本実施形態のチャージポンプ回路31のドライバ32は、第1実施形態のドライバ2が備える構成に加え、さらに、一定の電流を流す定電流回路33〜36およびダイオードD31、D32を備えている。定電流回路33〜36は、その端子間に流れる電流を一定に制御する。なお、ダイオードD31、D32は整流素子に相当するものであり、出力端子Poから入力端子Piへの逆流を阻止するために設けられている。
Vs=Vi−Vd−Vf …(1)
以下、第3実施形態について図8を参照して説明する。
図8に示すように、本実施形態のチャージポンプ回路41は、第2実施形態のチャージポンプ回路31に対し、主経路電流制限部に相当する電流リミット回路42が追加されている。電流リミット回路42は、入力電源線LiとダイオードD1のアノードとの間に直列に介在するように設けられている。電流リミット回路42は、入力端子PiからダイオードD1〜D3を介して出力端子Poへと至る主経路の電流を制限する。
以下、第4実施形態について図9を参照して説明する。
図9に示すように、本実施形態のチャージポンプ回路51のドライバ52は、第1実施形態のドライバ2に対し、ハイサイド側の構成が変更されている。すなわち、ハイサイド側のトランジスタT51、T52は、いずれもPチャネル型のMOSトランジスタとなっている。トランジスタT51のソースは入力電源線Liに接続され、そのドレインはコンデンサC1の他方の端子に接続されている。トランジスタT52のソースは入力電源線Liに接続され、そのドレインはコンデンサC2の他方の端子に接続されている。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
第2実施形態において、定電流回路33〜36の具体的構成は、図7に示すものに限らずともよく、適宜変更可能である。また、定電流回路33〜36に代えて抵抗素子を設け、その抵抗素子により電流を制限する構成としてもよい。さらに、反転バッファ5、6の高耐圧化が許容されるのであれば、定電流回路33、35は省いてもよい。
本発明は、入力端子を通じて入力される入力電圧を昇圧して出力端子を介して出力するチャージポンプ回路全般に適用することができる。したがって、チャージポンプの段数は2段に限らずともよく、3段以上であってもよい。
Claims (8)
- 入力端子(Pi)を通じて入力される入力電圧を昇圧して出力端子(Po)を介して出力するチャージポンプ回路(1、31、41、51)であって、
前記入力端子と前記出力端子との間に直列に接続された複数のスイッチング素子(D1、D2、D3)と、
前記スイッチング素子同士が接続された各接続点に対しそれぞれ一方の端子が接続された複数のコンデンサ(C1、C2)と、
前記複数のコンデンサのそれぞれに対応して設けられ、前記コンデンサの他方の端子と第1電圧を供給する第1電源線(Li)との間に介在する第1トランジスタ(T1、T3、T51、T52、T53、T55)と、前記コンデンサの他方の端子と前記第1電圧より低い第2電圧を供給する第2電源線(Lg)との間に介在する第2トランジスタ(T2、T4)と、それら第1および第2トランジスタを相補的にオンオフする駆動部(7、53)とを含む駆動回路(2、32、52)と、
を備え、
前記第1トランジスタは、Nチャネル型MOSトランジスタであり、
前記駆動部は、前記出力端子を介して出力される出力電圧が与えられる電源ノード(N3、N31、N32)の電圧を用いて前記第1トランジスタをオン駆動するためのオン駆動電圧を生成するチャージポンプ回路。 - 前記電源ノード(N31、N32)には、前記出力電圧が与えられるとともに、前記入力電圧が整流素子(D31、D32)を順方向に介して与えられる請求項1に記載のチャージポンプ回路。
- さらに、前記入力端子から前記スイッチング素子を経由しない経路を介して前記出力端子へと流れる電流を制限する電流制限部(34、36)を備える請求項2に記載のチャージポンプ回路。
- 前記電流制限部は、一定の電流を流す定電流回路により構成される請求項3に記載のチャージポンプ回路。
- 前記電流制限部は、抵抗素子により構成される請求項3に記載のチャージポンプ回路。
- 前記入力端子から前記スイッチング素子を経由しない経路を介して前記出力端子へと電流が流れる際、前記電源ノードの電圧を、前記第1トランジスタをオン駆動するために必要な電圧より低い電圧値に制限する電圧制限部(D34、D36)を備える請求項3から5のいずれか一項に記載のチャージポンプ回路。
- さらに、前記入力端子から前記スイッチング素子を経由した経路を介して前記出力端子へと流れる電流を制限する主経路電流制限部(42)を備える請求項1から6のいずれか一項に記載のチャージポンプ回路。
- 前記駆動部は、クロック信号に従い前記第1および第2トランジスタをオンオフするようになっており、
前記クロック信号は、前記出力端子が地絡する異常が生じている異常時にも供給される請求項1から7のいずれか一項に記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016126750A JP6589751B2 (ja) | 2016-06-27 | 2016-06-27 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016126750A JP6589751B2 (ja) | 2016-06-27 | 2016-06-27 | チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018007306A true JP2018007306A (ja) | 2018-01-11 |
JP6589751B2 JP6589751B2 (ja) | 2019-10-16 |
Family
ID=60945027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016126750A Active JP6589751B2 (ja) | 2016-06-27 | 2016-06-27 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6589751B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111839294A (zh) * | 2020-07-01 | 2020-10-30 | 广州富港万嘉智能科技有限公司 | 食料盛料筒和配料机 |
-
2016
- 2016-06-27 JP JP2016126750A patent/JP6589751B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111839294A (zh) * | 2020-07-01 | 2020-10-30 | 广州富港万嘉智能科技有限公司 | 食料盛料筒和配料机 |
Also Published As
Publication number | Publication date |
---|---|
JP6589751B2 (ja) | 2019-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7233191B2 (en) | JFET driver circuit and JFET driving method | |
JP2639325B2 (ja) | 定電圧発生回路 | |
US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
US7279961B2 (en) | Charge pump for intermediate voltage | |
KR100666977B1 (ko) | 다전원 공급 회로 및 다전원 공급 방법 | |
US10069436B2 (en) | Synchronous rectifier and alternator using the same | |
US9973082B1 (en) | Load driving circuit | |
KR20100125474A (ko) | 강압형 스위칭 조절기 | |
US9531259B2 (en) | Power supply circuit | |
JP2019017210A (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
JP2016163451A (ja) | 同期整流回路 | |
US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
US20090309650A1 (en) | Booster circuit | |
JP6589751B2 (ja) | チャージポンプ回路 | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
JP6176139B2 (ja) | 同期整流回路 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
US7528647B2 (en) | Semiconductor integrated circuit which generates different voltages based on an external power supply voltage and a generating method of the different voltages | |
JP2020031390A (ja) | スイッチ回路 | |
JP2018007307A (ja) | 同期整流方式のスイッチングレギュレータ | |
JP5226474B2 (ja) | 半導体出力回路 | |
KR100925326B1 (ko) | 직류-직류 변환기 | |
JP2016136681A (ja) | スイッチ回路 | |
US20240097564A1 (en) | Charge pump circuit and drive device | |
US20240213879A1 (en) | Switching power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181019 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190902 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6589751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |