JP2018007306A - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
JP2018007306A
JP2018007306A JP2016126750A JP2016126750A JP2018007306A JP 2018007306 A JP2018007306 A JP 2018007306A JP 2016126750 A JP2016126750 A JP 2016126750A JP 2016126750 A JP2016126750 A JP 2016126750A JP 2018007306 A JP2018007306 A JP 2018007306A
Authority
JP
Japan
Prior art keywords
voltage
terminal
output
power supply
pump circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016126750A
Other languages
English (en)
Other versions
JP6589751B2 (ja
Inventor
石部 功
Isao Ishibe
功 石部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016126750A priority Critical patent/JP6589751B2/ja
Publication of JP2018007306A publication Critical patent/JP2018007306A/ja
Application granted granted Critical
Publication of JP6589751B2 publication Critical patent/JP6589751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】出力が地絡した場合に過大な電流が流れることを防止する。
【解決手段】チャージポンプ回路1は、ダイオードD1〜D3、コンデンサC1、C2およびドライバ2を備える。ドライバ2は、コンデンサC1、C2のそれぞれに対応して設けられ、コンデンサC1、C2の他方の端子と入力電源線Liとの間に介在するNチャネル型MOSトランジスタであるトランジスタT1、T3と、コンデンサC2の他方の端子とグランド線Lgとの間に介在するNチャネル型MOSトランジスタであるトランジスタT2、T4と、トランジスタT1、T2を相補的にオンオフするとともに、トランジスタT3、T4を相補的にオンオフする駆動部7とを含む。駆動部7は、出力端子Poを介して出力される出力電圧Voが与えられる電源ノードN3の電圧を用いてトランジスタT1、T3をオン駆動するためのオン駆動電圧を生成する。
【選択図】図1

Description

本発明は、入力端子を通じて入力される入力電圧を昇圧して出力端子を介して出力するチャージポンプ回路に関する。
チャージポンプ回路では、出力端子が地絡すると、入力端子から逆流防止用のダイオードを介して出力端子へと至る主たる電力供給経路(以下、主経路と呼ぶ)に過大な電流(以下、過電流と呼ぶ)が流れる。そこで、従来、出力地絡時に主経路を遮断することで、上記過電流の発生を防止する技術が考えられている(例えば、特許文献1参照)。
特開2009−183111号公報
チャージポンプ回路の出力端子が地絡すると、入力端子から出力端子へと流れる過電流だけでなく、チャージポンプ回路のドライバの動作に伴い、ダイオード同士が接続された接続点に一方の端子が接続されたコンデンサから出力端子へと断続的に流れるリップル電流も発生する。
上述した従来の技術では、出力が地絡した際、入力端子から出力端子へと流れる電流を低く抑えることはできるものの、リップル電流の発生を抑えることはできない。そのため、リップル電流によって、過電流の最大値が回路を構成する素子の耐圧を超えると、素子の故障を招くおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、出力が地絡した場合に過大な電流が流れることを防止できるチャージポンプ回路を提供することにある。
請求項1に記載のチャージポンプ回路(1、31、41、51)は、入力端子(Pi)を通じて入力される入力電圧を昇圧して出力端子(Po)を介して出力するものであり、入力端子と出力端子との間に直列に接続された複数のスイッチング素子(D1、D2、D3)と、スイッチング素子同士が接続された各接続点に対しそれぞれ一方の端子が接続された複数のコンデンサ(C1、C2)と、駆動回路(2、32、52)と、を備える。駆動回路は、複数のコンデンサのそれぞれに対応して設けられ、コンデンサの他方の端子と第1電圧を供給する第1電源線(Li)との間に介在する第1トランジスタ(T1、T3、T51、T52、T53、T55)と、コンデンサの他方の端子と第1電圧より低い第2電圧を供給する第2電源線(Lg)との間に介在する第2トランジスタ(T2、T4)と、それら第1および第2トランジスタを相補的にオンオフする駆動部(7、53)とを含む。このような構成において、第1トランジスタは、Nチャネル型MOSトランジスタであり、駆動部は、出力端子を介して出力される出力電圧が与えられる電源ノード(N3、N31、N32)の電圧を用いて第1トランジスタをオン駆動するためのオン駆動電圧を生成する。
上記構成によれば、出力端子が地絡すると、電源ノードの電圧がほぼゼロとなり、駆動部はNチャネル型MOSトランジスタである第1トランジスタをオンするためのオン駆動電圧を生成することができなくなる。そのため、出力端子が地絡した際、コンデンサの他方の端子に第2電圧が与えられることはなく、コンデンサから出力端子へと断続的に流れるリップル電流は発生しない。したがって、上記構成によれば、出力が地絡した場合に過大な電流が流れることを防止できるという優れた効果が得られる。
第1実施形態に係るチャージポンプ回路の構成を模式的に示す図 クロック信号、出力電圧および電源電流の波形を模式的に示すタイミングチャート 第1比較例に係るチャージポンプ回路の構成を模式的に示す図 第1比較例に係るクロック信号、出力電圧および電源電流の波形を模式的に示すタイミングチャート 第2比較例に係るチャージポンプ回路の構成を模式的に示す図 第2実施形態に係るチャージポンプ回路の構成を模式的に示す図 定電流回路の具体的な構成例を模式的に示す図 第3実施形態に係るチャージポンプ回路の構成を模式的に示す図 第4実施形態に係るチャージポンプ回路の構成を模式的に示す図
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図5を参照して説明する。
図1に示すチャージポンプ回路1は、例えば車両に搭載される電子制御装置などに設けられるものであり、入力端子Piを通じて入力される入力電圧Viを昇圧して出力端子Poを介して出力する。
入力端子Piには、例えば車載のバッテリから出力されるバッテリ電圧や、そのバッテリ電圧から生成される電源電圧などが入力電圧Viとして供給される。出力端子Poから出力される出力電圧Voは、図示しない負荷回路に供給される。本実施形態では、チャージポンプ回路1の各構成要素のうち、コンデンサCoを除く構成は、半導体集積回路、つまりICとして構成されている。なお、コンデンサCoをICに内蔵した構成としてもよい。
入力端子Piに接続される入力電源線Liと、出力端子Poに接続される出力電源線Loとの間には、入力電源線Li側をアノードとしてダイオードD1、D2、D3が直列に接続されている。ダイオードD1、D2同士が接続された接続点N1には、コンデンサC1の一方の端子が接続されている。ダイオードD2、D3同士が接続された接続点N2には、コンデンサC2の一方の端子が接続されている。ダイオードD3のカソード、つまり出力電源線Loと回路の基準電位、つまり0Vが与えられるグランド線Lgとの間には、平滑用のコンデンサCoが接続されている。
なお、ダイオードD1〜D3は、入力端子Piと出力端子Poとの間に直列に接続された複数のスイッチング素子に相当する。また、入力電圧Viが第1電圧に相当し、0Vが第1電圧より低い第2電圧に相当し、入力電源線Liが第1電源線に相当し、出力電源線Loが第2電源線に相当する。
コンデンサC1、C2の各他方の端子には、駆動回路に相当するドライバ2の動作により、入力電圧Viおよび0Vが交互に与えられる。ドライバ2は、いずれもNチャネル型MOSトランジスタであるトランジスタT1〜T4と、反転バッファ3〜6からなる駆動部7とを備えている。
トランジスタT1のドレインは入力電源線Liに接続され、そのソースはコンデンサC1の他方の端子に接続されている。トランジスタT2のドレインはコンデンサC1の他方の端子に接続され、そのソースはグランド線Lgに接続されている。つまり、トランジスタT1は、コンデンサC1に対応して設けられ、コンデンサC1の他方の端子と入力電源線Liとの間に介在する第1トランジスタに相当する。また、トランジスタT2は、コンデンサC1に対応して設けられ、コンデンサC1の他方の端子とグランド線Lgとの間に介在する第2トランジスタに相当する。
トランジスタT3のドレインは入力電源線Liに接続され、そのソースはコンデンサC2の他方の端子に接続されている。トランジスタT4のドレインはコンデンサC2の他方の端子に接続され、そのソースはグランド線Lgに接続されている。つまり、トランジスタT3は、コンデンサC2に対応して設けられ、コンデンサC2の他方の端子と入力電源線Liとの間に介在する第1トランジスタに相当する。また、トランジスタT4は、コンデンサC2に対応して設けられ、コンデンサC2の他方の端子とグランド線Lgとの間に介在する第2トランジスタに相当する。
駆動部7は、クロック端子Pcを通じて与えられるクロック信号CLKに従い、トランジスタT1、T2を相補的にオンオフするとともに、トランジスタT3、T4を相補的にオンオフする。なお、クロック信号CLKは、チャージポンプ回路1以外の他の回路でも使用されるものである。そのため、後述するようにチャージポンプ回路1において出力端子Poが地絡するなどの異常が生じた場合でも、クロック信号CLKの供給が直ちに停止されることはなく、その供給は継続されることになる。
反転バッファ3は、クロック信号CLKを入力し、その反転信号を出力する。反転バッファ4、5は、反転バッファ3の出力信号を入力し、その反転信号を出力する。反転バッファ6は、反転バッファ4の出力信号を入力し、その反転信号を出力する。反転バッファ5の出力信号はトランジスタT1のゲートに与えられ、反転バッファ3の出力信号はトランジスタT2のゲートに与えられている。反転バッファ6の出力信号はトランジスタT3のゲートに与えられ、反転バッファ4の出力信号はトランジスタT4のゲートに与えられている。
このような構成によれば、トランジスタT1、T2は、一方がオンされるときには他方がオフされる、つまり相補的にオンオフされる。また、トランジスタT3、T4は、相補的にオンオフされる。なお、本明細書における「相補的にオンオフされる」とは、双方のトランジスタがオフする期間、いわゆるデッドタイムを設けるケースを除外するものではない。また、この場合、トランジスタT1およびT4のオンオフタイミングが同一となり、トランジスタT2およびT3のオンオフタイミングが同一となる。
ここで、反転バッファ3、4は、入力電圧Viの供給を受けて動作するようになっており、反転バッファ5、6は、出力電源線Loに接続された電源ノードN3の電圧、つまり出力電圧Voの供給を受けて動作するようになっている。そのため、反転バッファ3、4の出力信号のハイレベルは入力電圧Viと同等の電圧レベルとなり、反転バッファ5、6の出力信号のハイレベルは出力電圧Voと同等の電圧レベルとなる。すなわち、反転バッファ3、4は、入力電圧Viを用いてトランジスタT2、T4をオン駆動するためのオン駆動電圧を生成し、反転バッファ5、6は、出力電圧Voを用いてトランジスタT1、T3をオン駆動するためのオン駆動電圧を生成する。
次に、上記構成の作用について説明する。なお、以下の説明では、入力端子Piから出力端子Poへと流れる電流のことを「電源電流」と呼ぶこととする。
[1]正常時の各部の状態
図2に示すように、時刻t1以前の何ら異常が生じていない正常時には、出力電圧Voは所望する範囲の電圧値となっている。また、この場合、電源電流は、クロック信号CLKが反転するタイミングで生じる極僅かな脈動を有する波形となっているものの、その電流値は定常時に流れる範囲の値となる。
[2]出力地絡時の各部の状態
図2の時刻t1の時点において、出力端子Poとグランドとの間が短絡する地絡が生じると、出力電圧Voは0Vとなる。また、この場合、入力端子PiからダイオードD1〜D3を経由して出力端子Poへと過大な電流が流れるため、電源電流は定常時に流れる範囲の値に比べて高い電流となる。しかし、出力端子Poが地絡すると、出力電源線Lo、ひいては電源ノードN3の電圧が0Vとなり、駆動部7はハイサイド側のトランジスタT1、T3をオンすることができなくなる。そのため、出力端子Poが地絡した際、コンデンサC1、C2の他方の端子に入力電圧Viが与えられることはない。
したがって、出力地絡時、コンデンサC1、C2の他方の端子に入力電圧Viおよび0Vが交互に与えられることにより生じるコンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流が発生しない。そのため、図2に示すように、電源電流は、過大な電流となるものの、上記リップル電流に伴う変動が生じることはない。
以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態のチャージポンプ回路1では、駆動部7のハイサイド側のトランジスタT1、T3をNチャネル型MOSトランジスタにするとともに、それらトランジスタT1、T3を出力電源線Loに接続された電源ノードN3の電圧の供給を受けて動作する反転バッファ5、6により駆動する構成となっている。このような構成によれば、出力端子Poが地絡すると、駆動部7はトランジスタT1、T3をオン駆動するためのオン駆動電圧を生成することができなくなる。そのため、出力地絡時、コンデンサC1、C2の他方の端子に入力電圧Viが与えられることはなく、コンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流は発生しない。したがって、本実施形態によれば、出力が地絡した場合に過大な電流が流れることを防止できるという優れた効果が得られる。
このような本実施形態により得られる効果は、従来技術の構成と比較することで一層明確になる。そこで、以下では、従来技術の構成に相当する2つの比較例について説明するとともに、それらの比較例と本実施形態との比較を行う。なお、各比較例において本実施形態と実質的に同一の構成には同一の符号を付して説明を省略する。
<第1比較例>
図3に示すように、第1比較例のチャージポンプ回路11のドライバ12では、ハイサイド側のトランジスタT11、T13がPチャネル型MOSトランジスタとなっている。また、駆動部13は、入力電圧Viの供給を受けて動作する反転バッファ14〜16を備えている。
反転バッファ14、15はクロック信号CLKを入力し、その反転信号を出力する。反転バッファ16は、反転バッファ15の出力信号を入力し、その反転信号を出力する。反転バッファ14の出力信号はトランジスタT11、T2のゲートに与えられ、反転バッファ16の出力信号はトランジスタT13、T4のゲートに与えられている。
<第1比較例と本実施形態との比較>
第1比較例では、出力端子Poが地絡した場合でも、駆動部13はハイサイド側のトランジスタT11、T13を含む全てのトランジスタを通常時と同様にオンオフすることができる。そのため、出力地絡時にも、コンデンサC1、C2の他方の端子に入力電圧Viおよび0Vが交互に与えられてしまい、コンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流が発生する。その結果、図4に示すように、出力地絡時、電源電流には、上記リップル電流の成分に相当する大きな変動が生じてしまう。このような電源電流の大きな変動は、回路を構成する素子が故障する問題や放射ノイズが増加する問題などに繋がる可能性がある。
これに対し、本実施形態のチャージポンプ回路1では、出力端子Poが地絡した際、上記リップル電流が発生しない。そのため、出力地絡時、入力端子Piから出力端子Poへと定常時よりも大きい電流は流れるものの、その電流がさらに大きく変動することはない。したがって、本実施形態によれば、出力地絡時、回路を構成する素子の故障を防止することができるとともに、放射ノイズが増加するといったエミッションの問題が発生することを抑制できる。
<第2比較例>
図5に示すように、第2比較例のチャージポンプ回路21のドライバ22は、第1比較例のドライバ12と同様の構成となっている。ただし、この場合、出力地絡検出回路23、フィルタ回路24、NOR回路25および遮断スイッチ26が追加されている。出力地絡検出回路23は、出力電圧Voを監視することにより出力端子Poの地絡を検出するもので、地絡検出時にハイレベルとなる検出信号を出力する。
出力地絡検出回路23から出力される検出信号は、フィルタ回路24を通してNOR回路25の一方の入力端子に与えられる。NOR回路25の他方の端子にはクロック信号CLKが与えられており、その出力信号は反転バッファ14、15の入力端子に与えられる。遮断スイッチ26は、入力端子PiとダイオードD1のアノードとの間に介在するもので、フィルタ回路24の出力信号がロウレベルの期間にはオンとなり、ハイレベルの期間にはオフとなる。
<第2比較例と本実施形態との比較>
第2比較例では、出力電圧Voを監視して出力地絡時に駆動部13によるハイサイド側のトランジスタT11、T13のオン駆動を停止させるとともに、入力端子Piから出力端子Poへと至る主たる電力供給経路を遮断するようになっている。しかし、この場合、フィルタ回路24におけるフィルタ時間の設定が必要となる。そして、フィルタ時間を短い値に設定すると起動時に誤検出を招くおそれがあり、フィルタ時間を長い値に設定すると地絡してから検出するまでに比較的長い時間を要してしまい、その間に回路素子が故障するおそれがある。つまり、第2比較例のチャージポンプ回路21では、起動時における誤検出の防止と、検出精度の向上とを両立することが困難である。
これに対し、本実施形態のチャージポンプ回路1では、出力端子Poが地絡すると、それに伴い電源ノードN3の電圧が0Vとなることにより、自動的に、ハイサイド側のトランジスタT1、T3をオン駆動することが不可能となる構成を採用している。つまり、本実施形態では、出力電圧Voなどに基づく地絡検出を行うとともにその検出結果に基づいてドライバの動作を停止する、といった制御が必要な構成ではないため、第2比較例のようなフィルタ時間の設定に関する各種の問題が生じることはない。
また、本実施形態によれば、第2比較例において必要となる出力端子Poの地絡を検出するための回路、その検出信号を2値化するためのコンパレータなどが不要であるため、第2比較例に対し、簡素な回路構成で出力地絡時における過電流の抑制を実現することが可能となる。
(第2実施形態)
以下、第2実施形態について図6および図7を参照して説明する。
図6に示すように、本実施形態のチャージポンプ回路31のドライバ32は、第1実施形態のドライバ2が備える構成に加え、さらに、一定の電流を流す定電流回路33〜36およびダイオードD31、D32を備えている。定電流回路33〜36は、その端子間に流れる電流を一定に制御する。なお、ダイオードD31、D32は整流素子に相当するものであり、出力端子Poから入力端子Piへの逆流を阻止するために設けられている。
定電流回路33、35の一方の端子は出力電源線Loに接続され、定電流回路34、36の一方の端子は入力電源線Liに接続されている。定電流回路33の他方の端子は、電源ノードN31に接続されている。定電流回路34の他方の端子は、ダイオードD31を順方向に介して電源ノードN31に接続されている。定電流回路35の他方の端子は、電源ノードN32に接続されている。定電流回路36の他方の端子は、ダイオードD32を順方向に介して電源ノードN32に接続されている。
このような構成により、電源ノードN31、N32には、出力電圧Voが与えられるとともに、入力電圧ViがダイオードD31、D32を順方向に介して与えられるようになっている。そして、この場合、反転バッファ5、6は、それぞれ電源ノードN31、N32の電圧の供給を受けて動作するようになっている。
このような構成において、定電流回路33〜36は、入力端子Piまたは出力端子Poから反転バッファ5、6に供給される電流を制限する。また、定電流回路34、36は、例えば出力端子Poが地絡したときなどに、入力端子PiからダイオードD1〜D3を経由しない経路を介して出力端子Poへと流れる電流を制限するという機能を有するもので、電流制限部に相当する。
さらに、定電流回路33、35は、反転バッファ5、6に供給する電圧を低くするという機能も有する。すなわち、定電流回路33、35が無いと、出力電圧Voそのものが電源ノードN31、N32に与えられる。出力電圧Voは入力電圧Viを昇圧した電圧であるため、その電圧値は比較的高い。そのため、定電流回路33、35を設けない場合、反転バッファ5、6を高耐圧化する必要が生じる。これに対し、本実施形態のように、定電流回路33、35を設ければ、その電圧降下により出力電圧Voよりも低い電圧が電源ノードN31、N32に与えられるため、反転バッファ5、6を高耐圧化する必要がない。
定電流回路33〜36の具体的な構成としては、例えば図7に示すような構成を採用することができる。図7(a)の構成は、トランジスタT31、T32および電流源37を備えている。トランジスタT31、T32は、いずれもPチャネル型のMOSトランジスタである。トランジスタT31、T32のソース・ドレイン間には、それらの寄生素子であるダイオードD33、D34が、ソース側をアノードとして接続されている。
なお、ダイオードD33、D34は、トランジスタT31、T32の寄生素子でなくともよく、別途素子を設けてもよい。また、ダイオードD34は、電圧制限部に相当する。さらに、この具体的構成を定電流回路34、36に適用する場合には、ダイオードD33、D34は省いてもよい。
トランジスタT31、T32は、カレントミラー回路を構成するように接続されている。トランジスタT31のソースは、電流源37を介してグランド線Lgに接続されている。トランジスタT31、T32のドレインは、端子P31に接続されている。トランジスタT32のソースは、端子P32に接続されている。なお、端子P31、P32のうち、端子P32が電源ノードN31、N32側の端子となる。このような構成によれば、端子P31、P32間に流れる電流が、電流源37の電流値に等しくなるように制御される。
図7(b)の構成は、トランジスタT33、T34および電流源38を備えている。トランジスタT33、T34は、いずれもPNP形のバイポーラトランジスタである。トランジスタT33、T34のコレクタ・エミッタ間には、それらの寄生素子であるダイオードD35、D36が、コレクタ側をアノードとして接続されている。
なお、ダイオードD35、D36は、トランジスタT33、T34の寄生素子でなくともよく、別途素子を設けてもよい。また、ダイオードD36は、電圧制限部に相当する。さらに、この具体的構成を定電流回路34、36に適用する場合には、ダイオードD35、D36は省いてもよい。
トランジスタT33、T34は、カレントミラー回路を構成するように接続されている。トランジスタT33のコレクタは、電流源38を介してグランド線Lgに接続されている。トランジスタT33、T34のエミッタは、端子P33に接続されている。トランジスタT34のコレクタは、端子P34に接続されている。なお、端子P33、P34のうち、端子P34が電源ノードN31、N32側の端子となる。このような構成によれば、端子P33、P34間に流れる電流が、電流源38の電流値に等しくなるように制御される。
第1実施形態の構成は、起動時、入力電圧ViによりコンデンサCoが充電されて出力電圧Voが十分に上昇するまでの期間、ハイサイド側のトランジスタT1、T3をオン駆動することができないため、その立ち上がり速度において改善の余地があった。このような点を改善するため、本実施形態のチャージポンプ回路31では、電源ノードN31、N32への電圧供給が2重化されている。
すなわち、チャージポンプ回路31では、起動時などにおいて出力電圧Voが低い期間でも、電源ノードN31、N32には、入力電圧Viより若干低い電圧、具体的には下記(1)式に示す電圧Vsが供給されている。ただし、定電流回路34、36による電圧降下をVdとし、ダイオードD31、D32の順方向電圧をVfとする。
Vs=Vi−Vd−Vf …(1)
そのため、起動時、出力電圧Voが十分に上昇するまでの期間であっても、電圧Vsが、反転バッファ5、6がオン駆動電圧を生成可能な電圧となるまで入力電圧Viが上昇すれば、ハイサイド側のトランジスタT1、T3をオン駆動することができる。したがって、本実施形態によれば、起動時、出力電圧Voが所望する電圧値に達するまでの時間を短くする、つまり起動時における立ち上がり速度が向上するという効果が得られる。
また、本実施形態では、入力端子Piから電源ノードN31、N32のそれぞれに至る経路に定電流回路34、36が設けられている。そのため、出力端子Poが地絡した際、入力端子Piから電源ノードN31を通って出力端子Poへと至る経路と、入力端子Piから電源ノードN32を通って出力端子Poへと至る経路とを流れる電流を制限することができる。
さらに、本実施形態では、定電流回路33、35には、図7に示すように、端子P31、P33側、つまり出力端子Po側がカソードとなるダイオードD34、D36が設けられている。このような構成によれば、出力端子Poが地絡した際、「入力端子Pi→定電流回路34→ダイオードD31→電源ノードN31→定電流回路33のダイオードD34またはD36→出力端子Po」という経路と、「入力端子Pi→定電流回路36→ダイオードD32→電源ノードN32→定電流回路35のダイオードD34またはD36→出力端子Po」という経路とに電流が流れる。
そのため、出力地絡時、電源ノードN31、N32の電圧は、0VよりもダイオードD34またはD36の順方向電圧だけ高い電圧に制限され、駆動部7はトランジスタT1、T3をオン駆動するためのオン駆動電圧を生成することができなくなる。したがって、本実施形態によっても、第1実施形態と同様の効果、つまり出力が地絡した場合に過大な電流が流れることを防止できるという効果が得られる。
(第3実施形態)
以下、第3実施形態について図8を参照して説明する。
図8に示すように、本実施形態のチャージポンプ回路41は、第2実施形態のチャージポンプ回路31に対し、主経路電流制限部に相当する電流リミット回路42が追加されている。電流リミット回路42は、入力電源線LiとダイオードD1のアノードとの間に直列に介在するように設けられている。電流リミット回路42は、入力端子PiからダイオードD1〜D3を介して出力端子Poへと至る主経路の電流を制限する。
このような構成によれば、出力端子Poが地絡した際、入力端子PiからダイオードD1〜D3を介して出力端子Poへと流れる電流が制限される。また、この場合も、第1実施形態と同様、出力地絡時、コンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流は発生しない。したがって、本実施形態によれば、出力が地絡した場合に流れる電源電流を一層低く抑えることができる。
(第4実施形態)
以下、第4実施形態について図9を参照して説明する。
図9に示すように、本実施形態のチャージポンプ回路51のドライバ52は、第1実施形態のドライバ2に対し、ハイサイド側の構成が変更されている。すなわち、ハイサイド側のトランジスタT51、T52は、いずれもPチャネル型のMOSトランジスタとなっている。トランジスタT51のソースは入力電源線Liに接続され、そのドレインはコンデンサC1の他方の端子に接続されている。トランジスタT52のソースは入力電源線Liに接続され、そのドレインはコンデンサC2の他方の端子に接続されている。
トランジスタT51のソース・ゲート間には、抵抗R51が接続されている。トランジスタT51のゲートは、Nチャネル型のMOSトランジスタであるトランジスタT53のドレインが接続されている。トランジスタT53のソースは、グランド線Lgに接続されている。
トランジスタT53のゲートは、抵抗R52を介して電源ノードN3に接続されるとともに、Nチャネル型のMOSトランジスタであるトランジスタT54のドレインに接続されている。トランジスタT54のソースはグランド線Lgに接続され、そのゲートには反転バッファ3の出力信号が与えられている。
トランジスタT52のソース・ゲート間には、抵抗R53が接続されている。トランジスタT52のゲートは、Nチャネル型のMOSトランジスタであるトランジスタT55のドレインが接続されている。トランジスタT55のソースは、グランド線Lgに接続されている。
トランジスタT55のゲートは、抵抗R54を介して電源ノードN3に接続されるとともに、Nチャネル型のMOSトランジスタであるトランジスタT56のドレインに接続されている。トランジスタT56のソースはグランド線Lgに接続され、そのゲートには反転バッファ4の出力信号が与えられている。
なお、この場合、トランジスタT51およびT53がコンデンサC1に対応して設けられた第1トランジスタに相当し、トランジスタT52およびT55がコンデンサC2に対応して設けられた第1トランジスタに相当する。また、反転バッファ3、4、トランジスタT54、T56および抵抗R52、R54により、駆動部53が構成されている。
このような構成によれば、出力端子Poが地絡すると、駆動部53は、トランジスタT53、T55をオン駆動するためのオン駆動電圧を生成することができなくなり、ひいてはトランジスタT51、T52をオン駆動することができなくなる。そのため、出力地絡時、コンデンサC1、C2の他方の端子に入力電圧Viが与えられることなく、コンデンサC1、C2から出力端子Poへと断続的に流れるリップル電流は発生しない。したがって、本実施形態によっても、第1実施形態と同様、出力が地絡した場合に過大な電流が流れることを防止できるという効果が得られる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
第2実施形態において、定電流回路33〜36の具体的構成は、図7に示すものに限らずともよく、適宜変更可能である。また、定電流回路33〜36に代えて抵抗素子を設け、その抵抗素子により電流を制限する構成としてもよい。さらに、反転バッファ5、6の高耐圧化が許容されるのであれば、定電流回路33、35は省いてもよい。
入力端子Piと出力端子Poとの間に直列に接続された複数のスイッチング素子としては、ダイオードD1〜D3に限らずともよく、例えばMOSトランジスタなどのスイッチング素子であってもよい。
第2実施形態のチャージポンプ回路31および第4実施形態のチャージポンプ回路51に対し、電流リミット回路42を追加してもよい。
本発明は、入力端子を通じて入力される入力電圧を昇圧して出力端子を介して出力するチャージポンプ回路全般に適用することができる。したがって、チャージポンプの段数は2段に限らずともよく、3段以上であってもよい。
1、31、41、51…チャージポンプ回路、2、32、52…ドライバ、7、53…駆動部、C1、C2…コンデンサ、D1〜D3…ダイオード、Lg…グランド線、Li…入力電源線、N3、N31、N32…電源ノード、T1〜T4、T51、T52、T53、T55…トランジスタ。

Claims (8)

  1. 入力端子(Pi)を通じて入力される入力電圧を昇圧して出力端子(Po)を介して出力するチャージポンプ回路(1、31、41、51)であって、
    前記入力端子と前記出力端子との間に直列に接続された複数のスイッチング素子(D1、D2、D3)と、
    前記スイッチング素子同士が接続された各接続点に対しそれぞれ一方の端子が接続された複数のコンデンサ(C1、C2)と、
    前記複数のコンデンサのそれぞれに対応して設けられ、前記コンデンサの他方の端子と第1電圧を供給する第1電源線(Li)との間に介在する第1トランジスタ(T1、T3、T51、T52、T53、T55)と、前記コンデンサの他方の端子と前記第1電圧より低い第2電圧を供給する第2電源線(Lg)との間に介在する第2トランジスタ(T2、T4)と、それら第1および第2トランジスタを相補的にオンオフする駆動部(7、53)とを含む駆動回路(2、32、52)と、
    を備え、
    前記第1トランジスタは、Nチャネル型MOSトランジスタであり、
    前記駆動部は、前記出力端子を介して出力される出力電圧が与えられる電源ノード(N3、N31、N32)の電圧を用いて前記第1トランジスタをオン駆動するためのオン駆動電圧を生成するチャージポンプ回路。
  2. 前記電源ノード(N31、N32)には、前記出力電圧が与えられるとともに、前記入力電圧が整流素子(D31、D32)を順方向に介して与えられる請求項1に記載のチャージポンプ回路。
  3. さらに、前記入力端子から前記スイッチング素子を経由しない経路を介して前記出力端子へと流れる電流を制限する電流制限部(34、36)を備える請求項2に記載のチャージポンプ回路。
  4. 前記電流制限部は、一定の電流を流す定電流回路により構成される請求項3に記載のチャージポンプ回路。
  5. 前記電流制限部は、抵抗素子により構成される請求項3に記載のチャージポンプ回路。
  6. 前記入力端子から前記スイッチング素子を経由しない経路を介して前記出力端子へと電流が流れる際、前記電源ノードの電圧を、前記第1トランジスタをオン駆動するために必要な電圧より低い電圧値に制限する電圧制限部(D34、D36)を備える請求項3から5のいずれか一項に記載のチャージポンプ回路。
  7. さらに、前記入力端子から前記スイッチング素子を経由した経路を介して前記出力端子へと流れる電流を制限する主経路電流制限部(42)を備える請求項1から6のいずれか一項に記載のチャージポンプ回路。
  8. 前記駆動部は、クロック信号に従い前記第1および第2トランジスタをオンオフするようになっており、
    前記クロック信号は、前記出力端子が地絡する異常が生じている異常時にも供給される請求項1から7のいずれか一項に記載のチャージポンプ回路。
JP2016126750A 2016-06-27 2016-06-27 チャージポンプ回路 Active JP6589751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016126750A JP6589751B2 (ja) 2016-06-27 2016-06-27 チャージポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016126750A JP6589751B2 (ja) 2016-06-27 2016-06-27 チャージポンプ回路

Publications (2)

Publication Number Publication Date
JP2018007306A true JP2018007306A (ja) 2018-01-11
JP6589751B2 JP6589751B2 (ja) 2019-10-16

Family

ID=60945027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016126750A Active JP6589751B2 (ja) 2016-06-27 2016-06-27 チャージポンプ回路

Country Status (1)

Country Link
JP (1) JP6589751B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111839294A (zh) * 2020-07-01 2020-10-30 广州富港万嘉智能科技有限公司 食料盛料筒和配料机

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111839294A (zh) * 2020-07-01 2020-10-30 广州富港万嘉智能科技有限公司 食料盛料筒和配料机

Also Published As

Publication number Publication date
JP6589751B2 (ja) 2019-10-16

Similar Documents

Publication Publication Date Title
US7233191B2 (en) JFET driver circuit and JFET driving method
JP2639325B2 (ja) 定電圧発生回路
US8575986B2 (en) Level shift circuit and switching regulator using the same
US7279961B2 (en) Charge pump for intermediate voltage
KR100666977B1 (ko) 다전원 공급 회로 및 다전원 공급 방법
US10069436B2 (en) Synchronous rectifier and alternator using the same
US9973082B1 (en) Load driving circuit
KR20100125474A (ko) 강압형 스위칭 조절기
US9531259B2 (en) Power supply circuit
JP2019017210A (ja) ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ
JP2016163451A (ja) 同期整流回路
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
US20090309650A1 (en) Booster circuit
JP6589751B2 (ja) チャージポンプ回路
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
JP6176139B2 (ja) 同期整流回路
JP2007151322A (ja) 電源回路およびdc−dcコンバータ
US7528647B2 (en) Semiconductor integrated circuit which generates different voltages based on an external power supply voltage and a generating method of the different voltages
JP2020031390A (ja) スイッチ回路
JP2018007307A (ja) 同期整流方式のスイッチングレギュレータ
JP5226474B2 (ja) 半導体出力回路
KR100925326B1 (ko) 직류-직류 변환기
JP2016136681A (ja) スイッチ回路
US20240097564A1 (en) Charge pump circuit and drive device
US20240213879A1 (en) Switching power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R151 Written notification of patent or utility model registration

Ref document number: 6589751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250