JP2017521844A - 負荷を駆動するための回路 - Google Patents

Abstract

回路を負荷に接続するための出力回路であって、１つ又は複数のエネルギー蓄積要素を備える出力回路と；電流の変化に抗するエネルギー蓄積要素の少なくとも１つを通して電流を供給することによって、又は電圧の変化に抗するエネルギー蓄積要素の少なくとも１つにわたって電圧を印加することによって、電源から負荷に電力を供給するように構成されたスイッチング回路と；上記の電流又は電圧を上側包絡線と下側包絡線との間で振動させるように、スイッチング回路を制御するように構成された制御回路とを備えるドライバ回路。制御回路は、少なくとも第１の振幅レベルと第２の振幅レベルとの間で上側包絡線をシフトすることによって、及び同時に同じ方向に同じ量だけ下側包絡線をシフトすることによって、データをこの電流又は電圧に変調するように構成される。

Description

本開示は、ＬＥＤ又はＬＥＤのアレイ等の負荷を駆動するための降圧型コンバータ等のドライバ回路に関する。

符号化光は、日常的な照明器具等の光源によって放出される可視光にデータが埋め込まれる技術を表す。従って、そのような照明器具の場合、光は、部屋等のターゲット環境を照光するための可視照光寄与（典型的には光の主目的）と、環境内に情報を提供するための埋め込まれた信号との両方を備える。これを行うために、光は、特定の変調周波数に変調され、好ましくは、人間の知覚を超え、従って主となる照光の機能に影響を及ぼさないほど十分に高い周波数に変調される。また、専用の符号化光源を使用してデータが送信され得ることも可能であり、この場合、変調は、人間の知覚を超えていても又は超えていなくてもよい。

符号化光は、多くの用途で使用され得る。例えば、光に埋め込まれるデータは、その光を放出する光源の識別子を含み得る。次いで、この識別子は、各照明器具からの寄与を識別するためにコミッショニング段階で使用され得るか、又は動作中、照明器具を識別して、（例えばＲＦバックチャネルを介して）照明器具を遠隔で制御するために使用され得る。別の例では、識別子と、光源の既知の位置及び／又は位置に関連付けられる他の情報とのマッピングを提供することによって、ナビゲーション又は他の位置ベースの機能のために識別が使用され得る。この場合、（例えば内蔵カメラによって）光を受信するモバイルフォン又はタブレット等のモバイルデバイスは、埋め込まれた識別子を検出し、それを使用して、識別子にマッピングされた対応する位置及び／又は他の情報を（例えばインターネット等のネットワークを介してアクセスされた位置データベースで）検索することができる。更なる用途では、（光に埋め込まれたＩＤに基づいて検索されるのとは対照的に）他の情報が光に直接符号化され得る。

動作のために、光源は、ドライバと呼ばれるモジュールに接続され、ドライバは、所要のレベルで光出力を生成するように光源に電力を提供し、符号化光の場合にはデータを光に符号化するように出力を変調する役割を果たす。典型的には、ドライバは、光源自体と同じ照明器具ユニットに組み込まれる。例えば、ＬＥＤベースの照明器具の場合、プリント回路基板に配置されたＬＥＤは、負荷としてＬＥＤドライバに接続され、それにより、ＬＥＤは、所要の光レベルを生成すると共に、（例えばマイクロコントローラで実行されるソフトウェアによって生成されるデータ信号に基づく）ＬＥＤドライバによって生成される１つ又は複数の符号化光メッセージを送信する。

ＬＥＤドライバは、典型的には、降圧型コンバータ等の１つ又は複数のスイッチモードコンバータからなる。ＬＥＤ負荷に直接接続されたこの（出力）コンバータは、符号化光のためにＬＥＤ電流を変調するために使用される。ＬＥＤ電流、従って光強度を変調するための様々な態様がある。データを光に変調するための既知の技法は、パルス幅変調（ＰＷＭ：pulse width modulation）及び周波数変調を含む。ＰＷＭは、一定周波数で行われ、離散デューティサイクルレベルが符号化光メッセージの論理レベルに対応する。他方、周波数変調では、離散周波数レベルは符号化光メッセージでの論理レベルに対応する。別の符号化光変調技法は、振幅変調（ＡＭ：amplitude modulation）であり、ここでは、離散振幅レベルが符号化光メッセージでの論理レベルに対応する。

本明細書で開示する一態様によれば、負荷を駆動するための回路であって、回路を負荷に接続するための出力回路と、電源から負荷に電力を供給するように構成されたスイッチング回路と、制御回路とを備える回路が提供される。出力回路は、１つ又は複数のエネルギー蓄積要素を備える。スイッチング回路は、電流の変化に抗する出力回路のエネルギー蓄積要素の少なくとも１つを通して電流を供給することによって、又は電圧の変化に抗する出力回路のエネルギー蓄積要素の少なくとも１つにわたって電圧を印加することによって、電源から負荷に電力を供給するように構成される。制御回路は、前記電流又は電圧を上側包絡線と下側包絡線との間で振動させるように、スイッチング回路を制御するように構成される。更に、制御回路は、少なくとも第１の振幅レベルと第２の振幅レベルとの間で上側包絡線をシフトすることによって、及び同時に同じ方向に同じ量だけ下側包絡線をシフトすることによって、データを前記電流又は電圧に変調するように構成される。

発明の詳細な説明で以下により詳細に例示するように、このように上側包絡線と下側包絡線とを共にシフトすることで、有利には、振幅変調を加えるときにスイッチング周波数が一定のままになる。更に、包絡線のただ１つのみを上昇させるのに比べて、両方の包絡線に加えられる振幅ステップ（段）が半分にされ得、これは、磁性要素及び他の構成要素のストレスをあまり生じさせない。

好ましくは、上側包絡線は、前記レベルそれぞれに関してゼロを超え、下側包絡線は、前記レベルそれぞれに関してゼロ未満である。これは、有利には、ゼロ電圧スイッチング（例えば、疑似共振ゼロ電圧スイッチング）を可能にする。

１つ又は複数のエネルギー蓄積要素は、少なくともインダクタを備え、スイッチング回路は、前記電流をインダクタを通して供給することによって電力を負荷に供給するように構成され、制御回路は、前記電流を上側包絡線と下側包絡線との間で振動させ、且つ上側及び下側包絡線の前記シフトによってデータを前記電流に変調するように構成される。実施形態では、１つ又は複数のエネルギー蓄積要素は、インダクタとコンデンサとを備え、インダクタ及びコンデンサは、合わせてフィルタ構成として配置されて、負荷に供給される電流を平滑化する。

代替として、１つ又は複数のエネルギー蓄積要素は、少なくともコンデンサを備え得、スイッチング回路は、コンデンサにわたって前記電圧を供給することによって電力を負荷に供給するように構成され、制御回路は、前記電圧を上側包絡線と下側包絡線との間で振動させ、且つ上側及び下側包絡線の前記シフトによってデータを前記電圧に変調するように構成される。実施形態では、１つ又は複数のエネルギー蓄積要素は、コンデンサとインダクタとを備え、コンデンサ及びインダクタは、合わせてフィルタ構成として配置されて、負荷にわたって印加される電圧を平滑化する。

実施形態では、制御回路は、第１の比較器及び第２の比較器を備え、第１の比較器は、前記電流又は電圧のフィードバックを上側参照信号と比較することによって、上側包絡線への振動を定めるように構成され、及び第２の比較器は、前記電流又は電圧のフィードバックを下側参照信号と比較することによって、下側包絡線への振動を定めるように構成される。

実施形態では、上側及び下側包絡線の前記シフトは、ソフトウェアによって制御され得る。例えば、ソフトウェアは、上側及び下側基準信号を制御することによってシフトを制御し得る。

実施形態では、スイッチング回路は、前記電源の高電圧側供給レールに出力回路を接続するためのハイサイドスイッチと、前記電源の低電圧側供給レールに出力回路を接続するためのローサイドスイッチとを備え得、制御回路は、ハイサイドスイッチをアサートすることによって上側包絡線に向けて振動を逓増させ、且つローサイドスイッチをアサートすることによって下側包絡線に向けて振動を逓減させるように構成される。

実施形態では、負荷は、光源を備え得、及び出力回路は、光源を駆動するために接続される。例えば、光源は、少なくとも１つのＬＥＤを備え得る。

実施形態では、回路は、降圧型コンバータの形態を取り得る。

本明細書で開示する別の態様によれば、ドライバ回路を制御するためのコンピュータプログラム製品であって、少なくとも１つのコンピュータ可読記憶媒体に記憶されており、及び／又はコンピュータネットワークを介してダウンロード可能であり、ドライバ回路が、電流の変化に抗する少なくとも１つのエネルギー蓄積要素を通して電流を供給することによって、又は電圧の変化に抗する少なくとも１つのエネルギー蓄積要素にわたって電圧を印加することによって、電源から負荷に電力を供給するように動作可能であり、且つドライバ回路が、前記電流又は電圧を上側包絡線と下側包絡線との間で振動させるように動作可能な制御回路を備え、及びコンピュータプログラム製品がコードを含み、コードが、１つ又は複数のプロセッサで実行されるときに、少なくとも第１の振幅レベルと第２の振幅レベルとの間で上側包絡線をシフトすることによって、且つ同時に同じ方向に同じ量だけ下側包絡線をシフトすることによって、データを前記電流又は電圧に変調するように、制御回路を制御するように構成される、コンピュータプログラム製品が提供される。

本明細書で開示する別の態様によれば、負荷を駆動する方法であって、電流の変化に抗する出力段のエネルギー蓄積要素の少なくとも１つを通して電流を供給することによって、又は電圧の変化に抗する出力段のエネルギー蓄積要素の少なくとも１つにわたって電圧を印加することによって、１つ又は複数のエネルギー蓄積要素を備える出力段を介して電源から負荷に電力を供給するステップと、前記電流又は電圧を上側包絡線と下側包絡線との間で振動させるステップと、少なくとも第１の振幅レベルと第２の振幅レベルとの間で上側包絡線をシフトすることによって、及び同時に同じ方向に同じ量だけ下側包絡線をシフトすることによって、データを前記電流又は電圧に変調するステップとを含む、方法が提供される。

本開示の理解を補助するために、及び実施形態が実施され得る方法を示すために、例として添付図面が参照される。

負荷に供給される電流を示すグラフの概略図である。 負荷に供給される電流を示すグラフの概略図である。 負荷に供給される電流を示すグラフの別の概略図である。 負荷を駆動するためのドライバ回路の概略回路図である。 負荷を駆動するためのドライバ回路の別の概略回路図である。 ドライバ回路での電圧に対する、負荷に供給される電流のタイミングを示す概略タイミング図である。 ドライバ回路での電圧に対する、負荷に供給される電流のタイミングを示すオシロスコープトレースである。 照明器具の概略ブロック図である。 疑似共振ゼロ電圧スイッチングに含まれる回路を示す概略図である。 疑似共振ゼロ電圧スイッチングに含まれる回路を示す概略図である。 疑似共振ゼロ電圧スイッチングに含まれる回路を示す概略図である。 疑似共振ゼロ電圧スイッチングに含まれる回路を示す概略図である。

図４は、符号化光を放出するためにＬＥＤ（又はＬＥＤのグループ）を駆動するための、本開示の実施形態によるドライバ回路３００の一例を示す。図３は、単純化された形態での同じ回路の均等な図である。図示される実施例では、回路３００は、同期デュアルスイッチ降圧型コンバータの形態を取る。同様の及び／又は均等な回路は、Xitanium 75W ＬＥＤドライバで見られ得るか、又は実際に他のドライバに関して使用され得る。実施形態では、開示される符号化光機能をXitanium 75W ＬＥＤドライバに追加することは、スマートフォン又はタブレットに関する更新と同様のファームウェア更新のみを必要とする。ハードウェアを変更する必要はなく、従って、符号化光機能によって、以前にインストールされたＬＥＤドライバもアップグレードされ得る。しかし、これは一例に過ぎず、純粋なハードウェアとして、又はファームウェア等、ハードウェアとソフトウェアとの組合せとして、他の実装形態も可能であることを理解されたい。

回路３００は、電源の上側供給レールと下側供給レールとの間、この場合にはそれぞれ正電圧Ｖｂｕｓと接地との間（しかし、供給レールの他の構成、例えば正と負の供給レールも可能であることを理解されたい）に直列に接続された、第１のハイサイド電子スイッチ（例えばＭＯＳＦＥＴ）ＳＷ１と、第２のローサイド電子スイッチ（例えば別のＭＯＳＦＥＴ）ＳＷ２と、検知レジスタＲＳ１とを備える。各スイッチＳＷ１及びＳＷ２は、第１の導電端子と、第２の導電端子と、第１及び第２の導電端子間を電流が流れることができるかどうかを制御するためのスイッチング端子とを有する（例えば、図示されるＮチャネルＭＯＳＦＥＴの場合、これらはそれぞれドレイン、ソース、及びゲートである）。ハイサイドスイッチＳＷ１は、その第１の導電端子が上側供給レールＶｂｕｓに接続され、その第２の導電端子がローサイドスイッチＳＷ２の第１の導電端子に接続されている。ローサイドスイッチＳＷ２は、その第２の導電端子が検知レジスタＲＳ１の第１の端子に接続され、検知レジスタＲＳ１の他方の端子は、下側供給レール（この場合には接地）に接続されている。従って、ハイサイドスイッチＳＷ１とローサイドスイッチＳＷ２との間の接合点（即ち、ハイサイドスイッチＳＷ１の第２の導電端子と、ローサイドスイッチＳＷ２の第１の導電端子とを接続するワイヤ）と、ローサイドスイッチＳＷ２と検知レジスタＲＳ１との間の更なる接合点（即ち、ローサイドスイッチＳＷ２の第２の導電端子を検知レジスタＲＳ１の第１の端子に接続するワイヤ）とが形成される。

回路３００はまた、複数のエネルギー蓄積要素、この場合にはインダクタＬ１及びコンデンサＣ１を備える出力段を備える。ハイサイドスイッチＳＷ１とローサイドスイッチＳＷ２との間の接合点は、インダクタＬ１の第１の端子に接続され、インダクタＬ１の他方の端子は、出力ライン３０４に接続され、出力ライン３０４は、負荷７０４に接続されている（簡潔に表した図７も参照されたい）。従って、スイッチング回路ＳＷ１、ＳＷ２は、負荷７０４を、インダクタＬ１を介して、上側供給レールＶｂｕｓ又は下側供給レール（この場合には接地）に接続するように動作可能である。以下により詳細に論じるように、ハイサイドスイッチＳＷ１とローサイドスイッチＳＷ２とは、一方がオフのときには他方がオンであるように交互にオンに切り替えられることに留意されたい。

また、出力ライン３０４は、コンデンサＣ１の第１の端子に接続され、コンデンサＣ１の他方の端子は、下側供給レール（例えば接地）に接続され、それにより、出力段でインダクタＬ１を有するフィルタを形成する。

回路３００は、サイクルバイサイクル制御装置３０２を更に備え、サイクルバイサイクル制御装置３０２は、第１のスイッチング信号Ｖｂｕｃｋ＿ｈｉを用いてハイサイドスイッチＳＷ１のスイッチング端子を制御するために接続された第１の出力と、第２のスイッチング信号Ｖｂｕｃｋ＿ｌｏを用いてローサイドスイッチＳＷ２のスイッチング端子を制御するために接続された第２の出力とを有する。実施形態では、これらの接続は何れもバッファ４０４、例えばFAN7380を介するものである。また、サイクルバイサイクル制御装置３０２は、ゼロ電圧検出（ＺＶＤ：Zero Voltage Detection）回路４０６の入力に接続された第３の出力を有することもあり、ＺＶＤ回路の出力は、ハイサイドスイッチＳＷ１とローサイドスイッチＳＷ２との間の接合点に接続される。ＺＶＤ回路４０６は、ハードウェアとして具現化された測定／検知回路であり、この回路は、スイッチＳＷ１及びＳＷ２の何れかにわたる電圧がゼロであるかどうか、又はゼロに近いかどうかを検出する。

実際、ＺＶＤ出力信号は、典型的には、ＺＶＤ回路入力電圧のスケールダウンされたコピーである。スケーリングは、サイクルバイサイクル制御装置３０２に関して必要とされ、サイクルバイサイクル制御装置３０２は、特定の電圧（例えば５Ｖ）レベルのみを処理することができ、ＳＷ２のドレイン／ＳＷ１のソースに接続されたＺＶＤ回路への入力は、Ｖｂｕｓ（典型的には、ｇｎｄに対して少なくとも４００Ｖ）とｇｎｄとの間で逓増又は逓減している。

更に、回路３００は、第１の比較器ＣＰ１及び第２の比較器ＣＰ２を備え、第１の比較器ＣＰ１の出力が、サイクルバイサイクル制御装置３０２の第１の入力に接続され、第２の比較器ＣＰ２の出力が、サイクルバイサイクル制御装置３０２の第２の入力に接続される。各比較器ＣＰ１及びＣＰ２は、第１の入力と、第１の入力との比較のための第２の入力とを備え、それらの入力は、例えばそれぞれ反転入力（−）と非反転入力（＋）とである。回路３００は、ハイサイドスイッチＳＷ１によって上側供給レールＶｂｕｓに接続されるときにインダクタＬ１を通って流れる電流ｉＬのフィードバックを取得するために接続されたＰＣＤ（「正（ピーク）電流検出」）回路４０８と、ローサイドスイッチＳＷ２によって下側供給レール（ここでは接地）に接続されるときにインダクタＬ１を通って流れる電流ｉＬのフィードバックを取得するために接続されたＮＣＤ（「負（ピーク）電流検出」）回路４１０とを備える。実施形態では、ＰＣＤ回路４０８は、ハイサイドスイッチＳＷ１が導通しているときに、インダクタＬ１での二次巻線からの電圧を使用して、インダクタ電流ｉＬを積分し、それにより再構成するために接続され、一方、ＮＣＤ回路４１０は、ローサイドスイッチＳＷ２が導通しているときに、ローサイドスイッチＳＷ２と検知レジスタＲＳ１との間の接合点に接続されて、検知レジスタＲＳ１を通る電流を測定することによってインダクタ電流ｉＬを測定する。しかし、フィードバックを取得するための他の構成も可能であることを理解されたい。

例えば、ＰＣＤ回路４０８は、負ピーク電流の検出も含むように拡張され得、その場合にはＮＣＤ回路４１０を不要にする。ＰＣＤ回路４０８は、インダクタ電流を再構成するための入力と同じ二次巻線電圧を保つが、２つの出力を有し、一方はＣＰ１に進み、他方はＣＰ２に接続される。しかし、好ましい実装形態では、ＰＣＤ回路とＮＣＤ回路とは、検出用の２つの異なる入力源に基づく別々の解決策であり、入力源は、ＰＣＤに関してはインダクタＬ１からの二次巻線電圧であり、ＮＣＤに関しては検知レジスタＲＳ１にわたる電圧である。

ＰＣＤ回路４０８は、インダクタ電流ｉＬのそのフィードバックを、第１の比較器ＣＰ１の入力の一方、例えば非反転入力に供給するように接続される。第１の比較器ＣＰ１の他方の入力、例えば反転入力は、上側参照信号Ｖｒｅｆ＿ｈｉを受信するために接続される。ＮＣＤ回路４１０は、インダクタ電流ｉＬのそのフィードバックを、第２の比較器ＣＰ２の入力の一方、例えば反転入力に供給するために接続される。第２の比較器ＣＰ２の他方の入力、例えば非反転入力は、下側基準信号Ｖｒｅｆ＿ｌｏを受信するために接続される。実施形態では、第１及び第２の比較器ＣＰ１、ＣＰ２は、マイクロプロセッサ等のプロセッサで実行されるソフトウェアからそれぞれ上側及び下側基準信号Ｖｒｅｆ＿ｈｉ、Ｖｒｅｆ＿ｌｏを受信するために接続される。実施形態では、サイクルバイサイクル制御装置３０２及び比較器ＣＰ１、ＣＰ２は、同じマイクロコントローラユニット（ＭＣＵ：microcontroller unit）４０２に集積され、マイクロコントローラユニット（ＭＣＵ）４０２は、上側及び下側基準信号Ｖｒｅｆ＿ｈｉ及びＶｒｅｆ＿ｌｏを生成するためのソフトウェアを実行する。しかし、これは、全ての可能な実施形態において必ずしもそうである必要はなく、例えば、Ｖｒｅｆ＿ｈｉ及びＶｒｅｆ＿ｌｏは、サイクルバイサイクル制御装置３０２及び／又は比較器ＣＰ１、ＣＰ２とは別の１つ又は複数のプロセッサによって生成され得るか、又はＶｒｅｆ＿ｈｉ及びＶｒｅｆ＿ｌｏは、専用のハードウェア回路、又はＰＧＡ若しくはＦＰＧＡ等の構成可能若しくは再構成可能な回路によって生成され得る。

図７は、これに関連して、図３及び図４の回路３００を示す。ここで、回路３００は、照明器具７０２に組み込まれている。そのような照明器具７０２は、典型的には、以下のものを備える：１つ又は複数のＬＥＤ７０６をそれぞれ備える１つ又は複数のＬＥＤボード７０４、及び１つ又は複数のＬＥＤボード７０４のＬＥＤ７０６を駆動するために接続された少なくとも１つのＬＥＤドライバ３００；加えて、ＬＥＤ７０６から放出された光を指向及び／又は成形するための任意の光学素子プレート及び／又は他の光学材料若しくはデバイス、並びにドライバ３００、ＬＥＤボード７０４、及び光学素子を支持するための金属フレーム若しくは他のフレーム又はハウジング構造。ドライバ回路３００は、供給リード７０８を介してその電力供給を受信するように、及び光に変調されるべきデータ（及び減光レベル等、任意の他のデータ）をデジタルインターフェース７１０を介して受信するように構成される。

本開示の実施形態によれば、ＬＥＤドライバ３００は、（実施形態ではソフトウェアのアップグレードのみによって）符号化光のために構成され、当然、その出力に接続されたＬＥＤパネル７０４をユーザ要求（減光）レベルで駆動するようにも構成される。符号化光の場合、（この場合には振幅変調を用いて）ＬＥＤ電流が変調され、従って、放出される光を変調する。

回路３００の動作が図１ａ、図１ｂ、及び図２に関して論じられる。例示のために、Ｖｂｕｃｋ＿ｈｉが論理ハイレベルに設定され、Ｖｂｕｃｋ＿ｌｏが論理ローレベルに設定された状態でサイクルバイサイクル制御装置３０２が始まると考える。これは、ハイサイドスイッチＳＷ１がオン（導通）に切り替えられており、ローサイドスイッチＳＷ２がオフ（非導通）に切り替えられていることを意味する。従って、インダクタＬ１は、上側供給レールＶｂｕｓに接続され、電流は、インダクタＬ１において、上側供給レールＶｂｕｓから負荷７０４への方向で逓増（増加）し始める。これが生じている間、第１の比較器ＣＰ１は、（ＰＣＤ回路４０８を介して受信される）この電流のフィードバックを、（例えばソフトウェアによって供給される）上側基準信号Ｖｒｅｆ＿ｈｉと比較する。フィードバックが、電流ｉＬを表す電圧信号であり得ることに留意されたい。比較の結果が、第１の比較器ＣＰ１からサイクルバイサイクル制御装置３０２に出力される。フィードバックが、インダクタ電流ｉＬに印加されるべき上側包絡線（上限）Ｉｅｎｖ＿ｈｉに対応する上側基準信号Ｖｒｅｆ＿ｈｉのレベルに達する時点Ｔｓｔｅｐで、サイクルバイサイクル制御装置３０２が、Ｖｂｕｃｋ＿ｈｉを論理ローに設定し、Ｖｂｕｃｋ＿ｌｏを論理ハイに設定する。これは、ここでハイサイドスイッチＳＷ１がオフ（非導通）に切り替えられ、ローサイドスイッチＳＷ２がオン（導通）に切り替えられることを意味する。従って、ここで、インダクタＬ１は、下側供給レール（例えば接地）に接続され、電流は、インダクタＬ１において逓減（減少）し始める（図１ｂ及び図２の場合、最終的に、負荷７０４から下側供給レールへの方向に逆に流れる）。これが生じている間、第２の比較器ＣＰ２は、（ＮＣＤ回路４１０によって受信された）この電流のフィードバックを、（例えばソフトウェアによって供給される）下側基準信号Ｖｒｅｆ＿ｌｏと比較する。比較の結果は、第２の比較器ＣＰ２からサイクルバイサイクル制御装置３０２に出力される。フィードバックが、インダクタ電流ｉＬに印加されるべき下側包絡線（下限）Ｉｅｎｖ＿ｌｏに対応する下側基準信号Ｖｒｅｆ＿ｌｏのレベルに達すると、サイクルバイサイクル制御装置３０２は、Ｖｂｕｃｋ＿ｈｉを再び論理ハイに設定し、Ｖｂｕｃｋ＿ｌｏを再び論理ローに設定する。従って、このプロセスが１サイクル中で反復し、インダクタＩＬでの電流ｉＬは、上側包絡線レベルＩｅｎｖ＿ｈｉと下側包絡線レベルＩｅｎｖ＿ｌｏとの間で振動する。

実施形態では、インダクタ電流ｉＬの検出は、２つの回路に分割され、１つは、正ピークインダクタ電流（ＰＣＤ回路４０８）を検出するためのものであり、１つは、負ピークインダクタ電流（ＮＣＤ回路４１０）を検出するためのものである。以下、２つの回路が説明される。

ＰＣＤ回路４０８は、スイッチＳＷ１が導通している時点で、インダクタＬ１の二次巻線からの電圧を使用して、インダクタ電流を積分及び再構成する。ＭＣＵ４０２からの駆動信号Ｖｂｕｃｋ＿ｈｉは、次の積分サイクルを開始する前に、積分回路要素やコンデンサを適切にリセットするために使用される。測定されるピーク電流が正ピーク電流基準を超えるとき、ハイサイドスイッチＳＷ１がオフに切り替えられる。以下に更に論じるように、符号化光を実現するために、正ピーク電流基準の上にステップ（段）が重畳される。正ピークインダクタ電流、従ってＬＥＤ電流、従って放出される光レベルは、これらのステップに従う。

ＮＣＤ回路４１０は、スイッチＳＷ２が導通している時点で、スイッチＳＷ２に直列の検知レジスタＲＳ１からの情報を使用して負電流を再構成及び測定する。測定された電流は、負ピーク電流基準レベルと比較され、下側ピークを超えるとき、スイッチＳＷ２がオフに切り替えられる。正ピーク基準と同様に、この基準にも、符号化光に関する電流ステップが適用される。それにより、負のピークインダクタ電流、従ってＬＥＤ電流レベル、従って光レベルは、これらのステップに従う。

回路３００は、「ヒステリシス」降圧回路と表されることもある。ヒステリシスは、出力が回路の現在の入力に依存するだけでなく、（この場合、エネルギー蓄積要素Ｌ１及びＣ１により）過去の入力のその履歴にも依存する回路の特性である。用語「ヒステリシス」降圧回路は、２つの所定のレベル、ここでは正及び負ピークインダクタ電流に関する基準レベルの間で逓増及び逓減するインダクタ電流のヒステリシス挙動を表す。

上側基準電流レベルと下側基準電流レベルとの間でのインダクタ電流のサイクリングは、存在し得るＶｂｕｓに対する外乱が、（上側及び下側基準値によってサイクリング振幅が規定されるため）サイクリング振幅自体に影響を及ぼさず、従って、Ｖｂｕｓに対する外乱によって、サイクル／スイッチング周波数は影響を及ぼされ得る／影響を及ぼされるが、平均（出力）電流、即ちＬＥＤ電流は影響を及ぼされないことを意味する。従って、ヒステリシス降圧回路のＬＥＤ電流に対するＶｂｕｓ外乱の除去比が非常に良好である。

実施形態では、インダクタＬ１は、負荷７０４に並列のコンデンサＣ１と接続され、それによりフィルタを形成し、電流が、ＤＣ電流にほぼ等しい平滑化された形態ｉＬ’で負荷７０４に供給されるようにする。代替として又は追加として、出力ライン３０４と負荷７０４との間に別のフィルタ回路（図示せず）が接続され得る。

また、図３及び図４には示されていないが、実施形態では、ＬＥＤ電流（平均インダクタ電流）を制御する役割を果たす別の外部フィードバックループも提供され得ることに留意されたい。

符号化光の目的で、（例えばソフトウェアによって制御される）（窓）比較器ＣＰ１及びＣＰ２の基準レベルＶｒｅｆ＿ｈｉ及びＶｒｅｆ＿ｌｏの符号化により、降圧型コンバータの正及び／又は負ピークインダクタ電流Ｉｅｎｖ＿ｈｉ及びＩｅｎｖ＿ｌｏを制御することによって、変調が実現される。

これを行うための１つの態様は、データを表すために、（Ｖｒｅｆ＿ｌｏを一定に保つことによって）下側包絡線Ｉｅｎｖ＿ｌｏを一定の正レベルに保ち、（Ｖｒｅｆ＿ｈｉを制御することによって）上側包絡線Ｉｅｎｖ＿ｈｉのみを変調することである。例えば、より高い包絡線が、データでの論理１を表し、より低い包絡線が、論理０を表す（又は逆に、若しくはより一般には、データを表すための他の記号が、同様に包絡線に変調され得る）。これは、図１ａに示されている。しかし、この技法には幾つかの問題がある。

第１に、実施形態では、ゼロ電圧スイッチング（ＺＶＳ：zero-voltage switching）、好ましくは疑似共振ＺＶＳ（ＱＲ−ＺＶＳ：quasi-resonant ZVS）を利用することが可能であることが好ましいことがある。本明細書において、ゼロ電圧スイッチングは、スイッチデバイス（典型的にはＭＯＳＦＥＴ）を、このスイッチデバイスにわたる電圧（ＭＯＳＦＥＴの場合にはドレイン−ソース電圧）がゼロになった瞬間にのみオンに切り替えることを意味する。従って、図３及び図４の例では、これは、ソース−ドレイン電圧がゼロになる瞬間にＳＷ１とＳＷ２とを切り替えることを意味する。

これを実現するために、ヒステリシス降圧回路の好ましい動作モードは、境界動作モードであり、即ち、ハイサイド（ＭＯＳＦＥＴ）スイッチＳＷ１に関するゼロスイッチング条件をもたらすためにインダクタ電流ｉＬが負になる。これは、図１ｂに示されている。見て分かるように、下側包絡線Ｉｅｎｖ＿ｌｏは、ここでは、（図１ａとは異なり）全体にわたって負に保たれている。高いバス電圧Ｖｂｕｓ（実施形態では約４００〜５００Ｖ）からゼロ電圧条件下でスイッチングしないときにはスイッチング損失がかなり大きくなり得るため、ゼロ電圧スイッチングが望ましい。スイッチＳＷ１及びＳＷ２は、サイクルバイサイクル制御装置３０２によって制御され、サイクルバイサイクル制御装置３０２は、両方のスイッチに関して適正なドライブ信号を生成し、常に、境界導通モード（臨界導通モード）で降圧回路を動作させ、即ち、ゼロ電圧スイッチング条件をもたらして、損失を最小限にする。例えば、サイクルバイサイクル制御装置３０２は、ＰＷＭ発生器を備え得、ＰＷＭ発生器は、少なくとも、比較器ＣＰ１、ＣＰ２からのイベントと、幾らかの更なる信号（図４には図示せず）とを処理して、境界／臨界動作モードを保証することができる。

しかし、図１ｂに関係して開示される変調によってさえ、対処されるべき１つ又は複数の問題が依然としてある。

特に、正ピーク電流Ｉｅｎｖ＿ｈｉのみが変調されるとき、その結果、スイッチング周波数（上側包絡線Ｉｅｎｖ＿ｈｉと下側包絡線Ｉｅｎｖ＿ｌｏとの間での振動周波数）は、異なる論理レベルに関して異なり、例えば０と１とに関して異なる。スイッチング周波数の変化は、光の品質に悪影響（ＬＥＤ電流のリップル）を及ぼし、従って回避されるべきである。

更に、符号化光のためにＬＥＤ電流において特定のステップｘ（例えば１０％）を実現するために、２ｘ（例えば２０％）の振幅変化が必要とされ、これは、インダクタのストレスをかなり高める。再び図１ｂを参照されたい。

図２に示されるように、本開示の実施形態は、正ピークインダクタ電流Ｉｅｎｖ＿ｈｉと負ピークインダクタ電流Ｉｅｎｖ＿ｌｏとに関する基準の両方を、同じ時点（Ｔｓｔｅｐ）で同じ方向に同じ量だけ変調することによって、これらの問題の一方又は両方に対する解決策を提供する。この場合、スイッチング周波数は常に同じままであり、従って、ＬＥＤ電流のスイッチングリップルは変化しない。従って、光の品質及び符号化光の品質は、２つの基準の一方のみが変調される状況に比べて改良される。

更に、両方の基準レベルが、符号化光のために量ｘ（例えば１０％）だけ変化されるとき、平均インダクタ電流、従ってＬＥＤ電流も、ｘ（例えばやはり１０％）だけ変化し、従ってインダクタＬ１のストレスを制限する。即ち、ＬＥＤ電流で特定のステップｘ（例えば１０％）を実現するために、２ｘではなくｘの振幅変化のみが必要とされる。

このようにして、ヒステリシス制御が実現され、これは、平均出力電流、即ちＬＥＤ電流、従って光に対する非常に良好な制御をもたらす。

上記のように、Xitanium 75W ＬＥＤドライバのハードウェアは、ソフトウェアのみの更新によってデバイス機能の適合を可能にし、それにより、本発明による符号化光機能をＬＥＤドライバの既存の機能に追加した。時点Ｔｓｔｅｐで、両方の基準レベルＩｅｎｖ＿ｈｉとＩｅｎｖ＿ｌｏとが等しい増幅で上昇され、従って、（現在設定されているＬＥＤ減光レベルに必要とされる全体平均を超えるレベルまで）平均ＬＥＤ電流の振幅の均等な上昇をもたらす。同様に、下降は、正ピーク電流と負ピーク電流との両方に関する基準レベルを下降させることによって実現され、従って、（現在設定されているＬＥＤ減光レベルに必要とされる全体の平均よりも低いレベルまで）平均ＬＥＤ電流の振幅の均等な下降をもたらす。ＬＥＤ電流が光強度レベルに対応し、減光レベルでも符号化光がアクティブであることに留意されたい。

符号化光振幅ステップが、一定の等間隔でタイミングを取られ、ＬＥＤドライバの既存のタスクスケジューラに統合され得る。実施例：２ｋＨｚの符号化光シンボルレートを実現するために、５００μｓ毎の基準レベルの更新が必要とされ、これは、ＬＥＤドライバの２５０μｓ（４ｋＨｚ）スケジューラに適合する。即ち、１つおきの刻みで符号化光の次のレベルが設定される。

図５は、信号ｉＬ、ＺＶＤ、Ｖｂｕｃｋ＿ｈｉ、及びＶｂｕｃｋ＿ｌｏを含む同期降圧回路のタイミング図を示す。図６は、図５と同じ信号の実際の測定を示す。

図５での符号を参照すると、イベント１〜３は、ＳＷ１のターンオフからＳＷ２のターンオンへのシーケンスを示す。
− 正ピーク基準電流に達すると、ＳＷ１がオフに切り替えられ、即ちＶｂｕｃｋ＿ｈｉはローになる；
− その結果、ＳＷ２のドレイン電圧（＝ＳＷ１のソース電圧）が下がり、従って、ＺＶＤ（スケールされたドレイン電圧値）は、しばらくするとゼロに下がる；
− ＺＶＤの立ち下がりエッジが検出され、ＳＷ２がオンに切り替えられる（Ｌｏ−ｂｕｃｋがハイになる）。

同様に、イベント４〜６は、ＳＷ２のターンオフからＳＷ１のターンオンへのシーケンスを示す。
− 負ピーク基準電流に達すると、ＳＷ２はオフに切り替えられ、即ち、Ｌｏ−ｂｕｃｋはローになる；
− その結果、ＺＶＤは、例えば５Ｖの供給電圧まで上昇する；
− ＺＶＤの立ち上がりエッジが検出され、ＳＷ１がオンに切り替えられる（Ｈｉ−ｂｕｃｋがハイになる）。

これらのシーケンスは、符号化光メッセージに関して正及び負のピーク電流レベルが変調されるときに維持される。

ここで、図８ａ〜図８ｄに関して、ゼロ電圧スイッチングが説明される。

この場合のゼロ電圧スイッチング（ＺＶＳ）は、スイッチデバイス（典型的にはＭＯＳＦＥＴ）を、このスイッチデバイスにわたる電圧（ＭＯＳＦＥＴのドレイン−ソース電圧）がゼロに等しくなった瞬間にのみオンに切り替えることを意味する。疑似共振ＺＶＳは、ＺＶＳが実現される１つの態様を表す：スイッチングの瞬間に共振エネルギーが使用されて、デバイスをオンに切り替える前にデバイスにわたってゼロ電圧を生成する。共振要素は、スイッチデバイスにわたって存在するインダクタＬ１並びに寄生キャパシタンスＣｐａｒ１及びＣｐａｒ２とからなる。共振は、両方のスイッチＳＷ１及びＳＷ２がオフであり、即ち（インダクタ）電流を導通していないときに生じる。

実際、ＺＶＳは、基本的には以下のことを意味する：まず、ＭＯＳＦＥＴの真性ボディダイオード（順方向電圧降下）が（インダクタ）電流を導通しており、次いで、ゲート−ソース電圧を印加し、それによりデバイスをオンに切り替えることによって、チャネル（下側電圧降下、Ｒｄｓｏｎ）が電流を導通している。

同期降圧回路の場合、下側スイッチＳＷ２は、負ピーク電流基準レベルによって設定される幾分長い時間にわたって閉じられたままであり、インダクタに追加の共振エネルギーを蓄積し、この追加の共振エネルギーは、出力電流に寄与せず、単にスイッチＳＷ１のＺＶＳ条件を生成するものである。

実際には、スイッチＳＷ１に関するＺＶＳ条件は、出力コンデンサＣ１（ＶＣ１）にわたる電圧がバス電圧Ｖｂｕｓの半分未満であるときにのみ生成される必要がある。即ち、インダクタでの追加のエネルギーは、スイッチＳＷ１に関して、ＶＣ１＜０．５×Ｖｂｕｓの場合にのみ、ＺＶＳを実現するために必要とされる。降圧型コンバータの出力に接続された典型的なＬＥＤ負荷は、バス電圧Ｖｂｕｓの半分未満の負荷電圧ＶＣ１を実際に有し、従って同期降圧を導入する。

図８ａは、ＳＷ１が導通しているサイクルの一部を示す。図８ｂは、ｉＬ１が正ピーク基準レベルに達するときにＳＷ１がオフに切り替えられるサイクルの一部を示す。左側は、充電（放電）されている寄生容量Ｃｐａｒ１及びＣｐａｒ２である。ＺＶＤ（ＳＷ２のドレイン電圧）が降下する。図５のイベント１及び２を参照されたい。図８ｃは、ＺＶＤ（スイッチＳＷ２のドレイン電圧）がゼロ（実際には約−０．７Ｖ）に達しているサイクルの一部を示し、ここでは、ＳＷ２の真性ボディダイオードＤｂｏｄｙ２がインダクタ電流を導通している。図５のイベント２及び３の間を参照されたい。図８ｄは、ボディダイオードがスイッチデバイスＳＷ２（ＭＯＳＦＥＴ２）での電流を導通したのと同時に、ＭＯＳＦＥＴがオンに切り替えられ、ここではチャネルが電流を導通しているサイクルの一部を示す。図５のイベント３を参照されたい。

（ＱＲ−）ＺＶＳは、（ハード）スイッチングによる高いｄｖ／ｄｔ値が回避されるため、（ターンオン）損失を最小限にし、従ってデバイス内の温度を低く保ち、また、電磁干渉（ＥＭＩ：electromagnetic interference）をより低くするという利点を有する。

上記の実施形態は例示に過ぎないことを理解されたい。

例えば、ゼロ電圧スイッチングを使用することは、好ましいが、必須ではなく、従って、全ての可能な実施形態において、下側包絡線Ｉｅｎｖ＿ｌｏがゼロ未満であることは必須ではない。より低いスイッチング損失を有するバレースイッチング又はハードスイッチング等、デバイススイッチングの他のモードも可能である。

一般に、本明細書で開示する技法は、他の降圧型コンバータ、他のスイッチモードコンバータ、又はより一般的には他のドライバ回路に適用可能である。例えば、様々なスイッチモードコンバータが、ヒステリシス制御によって操作され得る。ヒステリシス制御は、インダクタ及びコンデンサ等、エネルギー蓄積要素を組み込む任意のタイプのドライバで使用され得る。従って、ヒステリシス制御は、（インダクタ）電流又は（コンデンサ）電圧に対して行われ得る。降圧型コンバータの場合、制御されるのは、（上で提示した実施例と同様に）ピークツーピーク降圧インダクタ電流である。例えば他のXitanium ＬＥＤドライバで使用されるハーフブリッジ（ＨＢ：half-bridge）共振負荷タイプのコンバータの場合、共振コンデンサでのピークツーピーク電圧が制御され得る（Ｖｏｎ−Ｖｏｆｆ制御）。デバイスの動作の背景にある原理は同様であり、基本的なハードウェア構成要素、即ち、２つの比較器と、２つのピーク基準レベルと、何らかの制御論理とは、様々な実装形態に共通である。

また、本明細書では、上側基準又は包絡線Ｉｅｎｖ＿ｈｉと下側基準又は包絡線Ｉｅｎｖ＿ｌｏとが、同じ時点で「同じ」量だけ上昇及び下降されることを述べてきたが、これは、無視できるずれを除外しないことに留意されたい。

更に、本明細書で開示されるドライバは、ＬＥＤの駆動のみには限定されない。例えば、このドライバは、符号化光放出を可能にする他のタイプの光源を駆動するため、又は光源以外の更に他のタイプの負荷（その負荷の出力レベルにデータを符号化することが望まれる場合）を駆動するために使用され得る。

更に、比較器ＣＰ１及びＣＰ２に関して、比較器出力の低レベル又は高レベルに対する検出、又は代替として比較器出力の立ち下がり又は立ち上がり縁部に対する検出がプログラムされ得ることに留意されたい。従って、比較器ＣＰ１及びＣＰ２への入力の符号は、信号が比較器の動作範囲内にある限り問題でない。

開示される実施形態に対する他の代替形態は、当業者によって理解及び実施され得る。単一のプロセッサ又は他のユニットが、特許請求の範囲に記載される幾つかの要素の機能を実現することができる。コンピュータプログラムは、他のハードウェアと共に供給されるか、又は他のハードウェアの一部として供給される光記憶媒体又はソリッドステート媒体等の適切な媒体に記憶／分散され得るが、インターネット又は他の有線若しくは無線電気通信システムを介する形態等、他の形態で分散され得る。

Claims (15)

1. 負荷を駆動するためのドライバ回路であって、前記ドライバ回路は、
   前記ドライバ回路を前記負荷に接続するための出力回路であって、１つ又は複数のエネルギー蓄積要素を備える出力回路と、
   電源から前記負荷に電力を供給するスイッチング回路であって、電流の変化に抗する前記出力回路の前記エネルギー蓄積要素の少なくとも１つを通して電流を供給することによって、又は電圧の変化に抗する前記出力回路の前記エネルギー蓄積要素の少なくとも１つにわたって電圧を印加することによって、前記電源から前記負荷に電力を供給するスイッチング回路と、
   前記電流又は前記電圧により上側包絡線と下側包絡線との間で振動させるように、前記スイッチング回路を制御する制御回路とを備え、
   前記制御回路は、少なくとも第１の振幅レベルと第２の振幅レベルとの間で前記上側包絡線をシフトし、同時に同じ方向に同じ量だけ前記下側包絡線をシフトすることによって、データを前記電流又は前記電圧に変調する、ドライバ回路。
2. 前記上側包絡線は、前記レベルそれぞれに関してゼロを超え、前記下側包絡線は、前記レベルそれぞれに関してゼロ未満である、請求項１に記載のドライバ回路。
3. 前記１つ又は複数のエネルギー蓄積要素は、少なくともインダクタを備え、前記スイッチング回路は、前記電流を前記インダクタを通して供給することによって電力を前記負荷に供給し、前記制御回路は、前記電流を前記上側包絡線と前記下側包絡線との間で振動させ、且つ前記上側包絡線及び前記下側包絡線の前記シフトによって前記データを前記電流に変調する、請求項１又は２に記載のドライバ回路。
4. 前記１つ又は複数のエネルギー蓄積要素は、少なくともコンデンサを備え、前記スイッチング回路は、前記コンデンサ間に前記電圧を供給することによって電力を前記負荷に供給し、前記制御回路は、前記電圧を前記上側包絡線と前記下側包絡線との間で振動させ、前記上側包絡線及び前記下側包絡線の前記シフトによって前記データを前記電圧に変調する、請求項１又は２に記載のドライバ回路。
5. 前記１つ又は複数のエネルギー蓄積要素は、インダクタとコンデンサとを備え、前記インダクタ及び前記コンデンサは、合わせてフィルタ構成として配置されて、前記負荷に供給される電流を平滑化する、請求項３に記載のドライバ回路。
6. 前記１つ又は複数のエネルギー蓄積要素は、コンデンサとインダクタとを備え、前記コンデンサ及びインダクタは、合わせてフィルタ構成として配置されて、前記負荷に印加される電圧を平滑化する、請求項４に記載のドライバ回路。
7. 前記上側包絡線及び前記下側包絡線の前記シフトは、ソフトウェアによって制御される、請求項１乃至６の何れか一項に記載のドライバ回路。
8. 前記制御回路は、第１の比較器及び第２の比較器を備え、前記第１の比較器は、前記電流又は前記電圧のフィードバックを上側参照信号と比較することによって、前記上側包絡線への振動を定め、前記第２の比較器は、前記電流又は前記電圧のフィードバックを下側参照信号と比較することによって、前記下側包絡線への振動を定める、請求項１乃至７の何れか一項に記載のドライバ回路。
9. 前記ソフトウェアは、前記上側参照信号及び前記下側参照信号を制御することによって前記シフトを制御する、請求項７及び８に記載のドライバ回路。
10. 前記スイッチング回路は、前記電源の高電圧側供給レールに前記出力回路を接続するためのハイサイドスイッチと、前記電源の低電圧側供給レールに前記出力回路を接続するためのローサイドスイッチとを備え、前記制御回路は、前記ハイサイドスイッチをアサートすることによって前記上側包絡線に向けて振動を逓増させ、且つ前記ローサイドスイッチをアサートすることによって前記下側包絡線に向けて振動を逓減させる、請求項１乃至９の何れか一項に記載のドライバ回路。
11. 前記負荷は光源を備え、前記出力回路は前記光源を駆動するために接続される、請求項１乃至１０の何れか一項に記載のドライバ回路。
12. 前記光源は、少なくとも１つのＬＥＤを備える、請求項１１に記載のドライバ回路。
13. 前記ドライバ回路は降圧型コンバータの形態を取る、請求項１乃至１２に何れか一項に記載のドライバ回路。
14. 負荷を駆動する方法であって、前記方法は、
    電流の変化に抗する出力段のエネルギー蓄積要素の少なくとも１つを通して電流を供給することによって、又は電圧の変化に抗する前記出力段の前記エネルギー蓄積要素の少なくとも１つにわたって電圧を印加することによって、前記１つ又は複数のエネルギー蓄積要素を備える前記出力段を介して電源から前記負荷に電力を供給するステップと、
    前記電流又は前記電圧を上側包絡線と下側包絡線との間で振動させるステップと、
    少なくとも第１の振幅レベルと第２の振幅レベルとの間で前記上側包絡線をシフトすることによって、及び同時に同じ方向に同じ量だけ前記下側包絡線をシフトすることによって、データを前記電流又は前記電圧に変調するステップとを含む、方法。
15. ドライバ回路を制御するためのコンピュータプログラムであって、少なくとも１つのコンピュータ可読記憶媒体に記憶されていて、及び／又はコンピュータネットワークを介してダウンロード可能であり、
    １つ又は複数のプロセッサ上で実行されるとき、請求項１４に記載の方法を実行するためのコードを備える、コンピュータプログラム。

Images