JP2017519968A - High speed crossover communication jack testing apparatus and operation method thereof - Google Patents

High speed crossover communication jack testing apparatus and operation method thereof Download PDF

Info

Publication number
JP2017519968A
JP2017519968A JP2016556006A JP2016556006A JP2017519968A JP 2017519968 A JP2017519968 A JP 2017519968A JP 2016556006 A JP2016556006 A JP 2016556006A JP 2016556006 A JP2016556006 A JP 2016556006A JP 2017519968 A JP2017519968 A JP 2017519968A
Authority
JP
Japan
Prior art keywords
trace
adjacent
traces
test unit
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016556006A
Other languages
Japanese (ja)
Inventor
ロビンソン,ブレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sentinel Connector Systems Inc
Original Assignee
Sentinel Connector Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/223,405 external-priority patent/US10014990B2/en
Application filed by Sentinel Connector Systems Inc filed Critical Sentinel Connector Systems Inc
Publication of JP2017519968A publication Critical patent/JP2017519968A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00Coupling parts supported only by co-operation with counterpart
    • H01R31/06Intermediate parts for linking two coupling parts, e.g. adapter
    • H01R31/065Intermediate parts for linking two coupling parts, e.g. adapter with built-in electric apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6473Impedance matching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00Connectors or connections adapted for particular applications
    • H01R2201/20Connectors or connections adapted for particular applications for testing or measuring purposes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/38Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure having concentrically or coaxially arranged contacts
    • H01R24/40Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure having concentrically or coaxially arranged contacts specially adapted for high frequency
    • H01R24/50Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure having concentrically or coaxially arranged contacts specially adapted for high frequency mounted on a PCB [Printed Circuit Board]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H01R24/62Sliding engagements with one side only, e.g. modular jack coupling devices
    • H01R24/64Sliding engagements with one side only, e.g. modular jack coupling devices for high frequency, e.g. RJ 45
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09027Non-rectangular flat PCB, e.g. circular
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector

Abstract

基板と、基板に設けられる複数のビアと、高さ及び幅を有し、各々がそれぞれのビアから基板の縁に向かって延在し、端点において終端する複数のピントレースと、ピントレースの端点に隣接する複数の終端点と、高さ及び幅を有する複数の終端トレースであって、各終端トレースは、それぞれのピントレースの端点からピントレースの近くの対応する終端点に向かって延在している、複数の終端トレースと、それぞれの端点又は終端点の端部から基板の縁まで延在する複数のトレースとを含み、各ピントレースの端点は互いに隣接する、試験ユニット。【選択図】図2A substrate, a plurality of vias provided in the substrate, a plurality of pin traces having a height and a width, each extending from the respective via toward the edge of the substrate and terminating at an end point; and an end point of the pin trace And a plurality of termination traces having height and width, each termination trace extending from an end point of the respective pin trace toward a corresponding termination point near the pin trace. A test unit including a plurality of termination traces and a plurality of traces extending from each end point or end of the termination point to the edge of the substrate, wherein the end points of each pin trace are adjacent to each other. [Selection] Figure 2

Description

本開示は、ネットワークケーブルを装置に接続するように用いるネットワーク接続用ジャックの試験フレームワークに関する。   The present disclosure relates to a network connection jack test framework used to connect a network cable to a device.

電気通信機器及び電気通信機器の関連アプリケーションがより精巧かつ強力になるにつれ、電気通信機器の、情報を収集するとともに他の機器と情報を共有する能力もより重要になる。これらのインテリジェントなネットワーク間機器の普及により、これらの機器が接続されるネットワーク上のデータ処理能力を増大させ、この要求を満たすのに必要な向上したデータレートを提供することが必要となっている。結果として、既存の通信プロトコル標準が絶えず改良されるか、又は新しい標準がつくられている。これらの標準の略全ては、直接的又は間接的に、有線ネットワークを介する高品位信号の通信を必要とするか、又はそのような通信から著しく利益を受ける。これらの高品位信号の伝送は、より高い帯域幅及び相応してより高い周波数要件を有する場合があり、一貫した様式でサポートされる必要がある。しかし、種々の標準のより新しいバージョンが理論上はより高いデータレート又はデータ速度を提供するとしても、これらの高品位信号は、依然として或る特定の物理構成要素の現行の設計によって速度制限を受ける。残念ながら、このような物理構成要素の設計は、マルチギガヘルツ及びより高い周波数における一貫した信号品質を達成するのに必要であるものが理解されていないことにより、困難に直面している。   As telecommunication equipment and related applications of telecommunication equipment become more sophisticated and powerful, the ability of telecommunication equipment to collect information and share information with other equipment becomes more important. With the proliferation of these intelligent inter-network devices, it is necessary to increase the data processing capacity on the network to which these devices are connected and to provide the improved data rate necessary to meet this requirement. . As a result, existing communication protocol standards are constantly being improved or new standards are being created. Nearly all of these standards require or benefit significantly from high-quality signal communication over a wired network, either directly or indirectly. The transmission of these high quality signals may have higher bandwidth and correspondingly higher frequency requirements and needs to be supported in a consistent manner. However, even though newer versions of various standards theoretically provide higher data rates or data rates, these high definition signals are still limited by the current design of certain physical components. . Unfortunately, the design of such physical components faces difficulties by not understanding what is necessary to achieve consistent signal quality at multi-gigahertz and higher frequencies.

例えば、通信機器と、通信されるデータを表す電気信号を送受信するのに用いられるケーブルを接続又は連結する装置とにおいて、通信用ジャックが用いられる。レジスタードジャック(RJ)は、電気通信及びデータ装置を接続するのに用いる標準化物理インターフェースである。RJ標準化物理インターフェースは、ジャック構造部と配線パターンとの双方を有する。データ装置に一般的に用いられるRJ標準化物理インターフェースは、RJ45ジャックとも呼ばれるRJ45物理ネットワークインターフェースである。RJ45ジャックは、電気電子技術者協会(IEEE)802.3イーサネット(登録商標)プロトコルを実施するネットワーク等のローカルエリアネットワークに広く用いられる。RJ45ジャックは、ANSI/TIA−1096−Aにおいて米国国家規格協会(ANSI)/米国電気通信工業会(TIA)によって発布された標準を含む種々の標準に記載されている。   For example, a communication jack is used in a communication device and a device that connects or links cables used for transmitting and receiving electrical signals representing data to be communicated. A registered jack (RJ) is a standardized physical interface used to connect telecommunication and data devices. The RJ standardized physical interface has both a jack structure and a wiring pattern. The RJ standardized physical interface commonly used for data devices is the RJ45 physical network interface, also called the RJ45 jack. The RJ45 jack is widely used in local area networks, such as networks that implement the Institute of Electrical and Electronics Engineers (IEEE) 802.3 Ethernet protocol. RJ45 jacks are described in various standards, including those promulgated by the American National Standards Institute (ANSI) / American Telecommunications Industry Association (TIA) at ANSI / TIA-1096-A.

RJ45ジャックを含むケーブル及びジャック等の全ての電気インターフェース構成要素は、電流の初期流に抵抗するだけでなく、いかなる電流の変化にも逆らう。この特性はリアクタンスと呼ばれる。リアクタンスの2つの関連タイプは、誘導性リアクタンス及び容量性リアクタンスである。誘導性リアクタンスは、例えば、抵抗を生じるケーブルを流れる電流の動きに基づき発生する場合があり、ケーブルにおいて或る電圧を誘導する磁場を引き起こす。一方、容量性リアクタンスは、2つの対向する表面からの電子が互いに近づいたときに現れる帯電によって発生する。   All electrical interface components such as cables and jacks, including RJ45 jacks, not only resist the initial current flow, but also resist any current change. This characteristic is called reactance. Two related types of reactance are inductive reactance and capacitive reactance. Inductive reactance may occur, for example, based on the movement of current through a cable that creates resistance, causing a magnetic field that induces a voltage in the cable. On the other hand, capacitive reactance is generated by charging that appears when electrons from two opposing surfaces approach each other.

送信される信号のいかなる劣化も低減又は回避するように、通信回路の種々の構成要素は、整合インピーダンスを有することが好ましい。そうでなければ、1つのインピーダンス値を有する負荷が、異なるインピーダンスレベルを有するケーブルによって運ばれている信号の一部を反射又は反響し、信号故障が引き起こされる。この理由で、ケーブル配線業者等のデータ通信機器の設計者及び製造業者は、ケーブルのインピーダンス値並びに抵抗レベル及び静電容量レベルが、或る特定の性能パラメーターを満たすことを検証するために、自身のケーブルを設計及び試験する。また、RJ45ジャックは略全ての通信回路において重要な構成要素であるが、ジャックの製造業者はジャックの性能に対して同程度の注意を払ってきていない。このように、既存のRJ45ジャックに関する問題が試験において十分に立証され、高周波数信号線に対する既存のRJ45ジャックの悪影響が理解されているが、当業界は、物理層のこの重要な構成要素に関する問題への対処に意欲的ではないようである。   The various components of the communication circuit preferably have matching impedances so as to reduce or avoid any degradation of the transmitted signal. Otherwise, a load with one impedance value reflects or echoes part of the signal carried by cables with different impedance levels, causing a signal failure. For this reason, designers and manufacturers of data communication equipment, such as cable distributors, are responsible for verifying that cable impedance values and resistance and capacitance levels meet certain performance parameters. Design and test the cables. The RJ45 jack is an important component in almost all communication circuits, but the manufacturer of the jack has not paid as much attention to the performance of the jack. Thus, while the problems with existing RJ45 jacks are well documented in testing and the adverse effects of existing RJ45 jacks on high frequency signal lines are understood, the industry is concerned with this important component of the physical layer. It seems not ambitious to deal with.

その結果として、改善された高速ジャックが必要とされている。   As a result, an improved high speed jack is needed.

本発明の1つの実施形態は、基板と、基板に設けられる複数のビアと、高さ及び幅を有し、各々がそれぞれのビアから基板の縁に向かって延在し、端点において終端する複数のピントレースと、ピントレースの端点に隣接する複数の終端点と、高さ及び幅を有する複数の終端トレースであって、各終端トレースは、それぞれのピントレースの端点からピントレースの近くの対応する終端点に向かって延在している、複数の終端トレースと、それぞれの端点又は終端点の端部から基板の縁まで延在する複数のトレースとを含み、各ピントレースの端点は互いに隣接し、終端点は、隣接する終端トレースの対及び隣接する終端点の対が各々異なるトレースに隣接するように互いに隣接する、試験ユニットを開示する。   One embodiment of the present invention has a substrate, a plurality of vias provided in the substrate, a height and a width, each extending from the respective via toward the edge of the substrate and terminating at an end point. Pin traces, a plurality of termination points adjacent to the end points of the pin trace, and a plurality of termination traces having a height and a width, each termination trace corresponding to the pin trace from the end point of the respective pin trace A plurality of termination traces extending toward the termination point, and a plurality of traces extending from each end point or end of the termination point to the edge of the substrate, each pin trace end point adjacent to each other And termination points disclose test units that are adjacent to each other such that adjacent termination trace pairs and adjacent termination point pairs are each adjacent to a different trace.

別の実施形態では、各ピントレースは、各トレースから第1の距離だけ離隔されている。   In another embodiment, each pin trace is separated from each trace by a first distance.

別の実施形態では、各端点は、各トレースから第2の距離だけ離隔されている。   In another embodiment, each end point is separated from each trace by a second distance.

別の実施形態では、各終端点は、終端トレースによって終端点に隣接しないピントレースの端点に接続される。   In another embodiment, each termination point is connected by a termination trace to an end point of a pin trace that is not adjacent to the termination point.

別の実施形態では、隣接するピントレースは、第3の距離だけ離隔されている。   In another embodiment, adjacent pin traces are separated by a third distance.

別の実施形態では、試験ユニットは、基板に、各トレースから或る距離だけ離隔されている接地面を含む。   In another embodiment, the test unit includes a ground plane on the substrate that is spaced a distance from each trace.

別の実施形態では、隣接するトレースの高さ及び幅と、隣接するトレースを離隔する距離とは、隣接するトレースが磁気的に結合されるように調整される。   In another embodiment, the height and width of adjacent traces and the distance separating adjacent traces are adjusted so that adjacent traces are magnetically coupled.

別の実施形態では、各トレースのインダクタンス及び静電容量は、接地面と各トレースとの間の第1の距離を調整することによって調整される。   In another embodiment, the inductance and capacitance of each trace is adjusted by adjusting a first distance between the ground plane and each trace.

別の実施形態では、隣接する終端トレースの高さ及び幅は、終端トレースが磁気的に結合されるように調整される。   In another embodiment, the height and width of adjacent termination traces are adjusted so that the termination traces are magnetically coupled.

別の実施形態では、基板は、Rogers materialのRO XT8100である。   In another embodiment, the substrate is Rogers material RO XT8100.

別の実施形態では、各トレースの静電容量は、およそ0.51ピコファラッド(pF)からおよそ2pFの間に調整される。   In another embodiment, the capacitance of each trace is adjusted between approximately 0.51 picofarads (pF) and approximately 2 pF.

別の実施形態では、各トレースのインダクタンス及び静電容量は、第1の接地面と第2の接地面との間の距離と、第1の接地面と各トレースとの間の距離とを調整することによって調整される。   In another embodiment, the inductance and capacitance of each trace adjusts the distance between the first ground plane and the second ground plane and the distance between the first ground plane and each trace. It is adjusted by doing.

別の実施形態では、RJ45ジャックのピンが各ビアに接続されている。   In another embodiment, an RJ45 jack pin is connected to each via.

別の実施形態では、各トレースの端部が、接続ユニットに磁気的に結合されている。   In another embodiment, the end of each trace is magnetically coupled to the connection unit.

別の実施形態では、接続ユニットはRJ59コネクタである。   In another embodiment, the connection unit is an RJ59 connector.

別の実施形態では、隣接するピントレースの高さ及び幅と、隣接するピントレースを離隔する距離とは、隣接するピントレースが磁気的に結合されるように調整される。   In another embodiment, the height and width of adjacent pin traces and the distance separating adjacent pin traces are adjusted so that adjacent pin traces are magnetically coupled.

別の実施形態では、隣接する端点及び隣接する終端点の高さ及び幅並びに隣接する端点及び終端点を離隔している距離は、隣接する端点及び隣接する終端点が磁気的に結合されるように調整される。   In another embodiment, the heights and widths of adjacent endpoints and adjacent endpoints and the distance separating the adjacent endpoints and endpoints are such that the adjacent endpoints and adjacent endpoints are magnetically coupled. Adjusted to

別の実施形態では、各端点及び終端点のインダクタンス及び静電容量は、接地面と各終端トレース及び各分岐トレースとの間の距離を調整することによって調整される。   In another embodiment, the inductance and capacitance of each endpoint and termination point are adjusted by adjusting the distance between the ground plane and each termination trace and each branch trace.

別の実施形態では、各ピントレースのインダクタンス及び静電容量は、接地面と各終端トレースとの間の所定距離を調整することによって、トレースの長さに沿って調整される。   In another embodiment, the inductance and capacitance of each pin trace is adjusted along the length of the trace by adjusting a predetermined distance between the ground plane and each termination trace.

高速通信用ジャックの試験ユニットを示す図である。It is a figure which shows the test unit of the jack for high-speed communication. 図1の試験ユニットの整合部分を示す図である。It is a figure which shows the matching part of the test unit of FIG. 図1の試験フレームワークの概略図である。FIG. 2 is a schematic diagram of the test framework of FIG. 1. 図1の試験ユニットに形成された回路の図である。It is a figure of the circuit formed in the test unit of FIG. 高速通信用ジャックの試験ユニットの1つの実施形態を示す図である。It is a figure which shows one Embodiment of the test unit of the jack for high-speed communication. 高速接続用ジャックの2つの試験ユニットの接続の1つの実施形態を示す図である。FIG. 6 shows one embodiment of the connection of two test units of a high speed connection jack.

図1は、高速通信用ジャックの試験ユニット100を示す。試験ユニット100又は試験フレームワークは、限定されないがRJ45通信用ジャック等の高速通信用ジャックに取り付けるように構成されたピン接続部102を含む。トレース104、106、108、110、112、114、116及び118は、ピン接続部102から試験ユニット100の外縁まで放射状に延在している。各トレース104、106、108、110、112、114、116及び118の端部は、通信ユニット(図示せず)の接続を可能にするように試験ユニット100の縁で終端している。接続ユニット120、122、124、126、128、130、132及び134は、限定されないがRJ45コネクタを含む任意のタイプのコネクタとすることができる。   FIG. 1 shows a test unit 100 for a high-speed communication jack. The test unit 100 or test framework includes a pin connection 102 configured to attach to a high speed communication jack such as, but not limited to, an RJ45 communication jack. Traces 104, 106, 108, 110, 112, 114, 116 and 118 extend radially from the pin connection 102 to the outer edge of the test unit 100. The end of each trace 104, 106, 108, 110, 112, 114, 116 and 118 terminates at the edge of the test unit 100 to allow connection of a communication unit (not shown). The connection units 120, 122, 124, 126, 128, 130, 132, and 134 can be any type of connector, including but not limited to an RJ45 connector.

図2は、接続部102の別の実施形態の拡大図を示す。接続部102は、高速通信用ジャックのピンと係合するサイズであるビア204、206、208、210、212、214、216及び218を含む。ピントレース220、222、224、226、228、230、232及び234は、ビア204、206、208、210、212、214、216及び218からトレース104、106、108、110、112、114、116及び118に向かって放射状に延在している。各ピントレース220、222、224、226、228、230、232及び234は、端点236、238、240、242、244、246、248及び250まで延在している。また、各ピントレース220、222、224、226、228、230、232及び234は、隣接するピントレース220、222、224、226、228、230、232及び234に整合する。例示的な例として、ピントレース220はピントレース222に整合し、ピントレース224はピントレース226に整合し、ピントレース228はピントレース230に整合し、ピントレース232はピントレース234に整合する。各ピントレース220、222、224、226、228、230、232及び234は、長さ(L)、高さ(H)及び幅(W)を有し、隣接するピントレースから距離(S)だけ離隔されている。各ピントレース220、222、224、226、228、230、232及び234の幅はおよそ35ミルである。隣接するピントレースの長さ、高さ及び幅を調整することにより、隣接するピントレースのインダクタンスを互いに整合させることができる。各ピントレースの端点236、238、240、242、244、246、248又は250は、それぞれのトレース102、104、106、108、110、112又は114から所定距離(Se)だけ離隔されている。   FIG. 2 shows an enlarged view of another embodiment of the connection 102. Connection portion 102 includes vias 204, 206, 208, 210, 212, 214, 216, and 218 that are sized to engage the pins of a high-speed communication jack. Pin traces 220, 222, 224, 226, 228, 230, 232 and 234 are traced from vias 204, 206, 208, 210, 212, 214, 216 and 218 to traces 104, 106, 108, 110, 112, 114, 116. And 118 extending radially toward 118. Each pin trace 220, 222, 224, 226, 228, 230, 232 and 234 extends to endpoints 236, 238, 240, 242, 244, 246, 248 and 250. Also, each pin trace 220, 222, 224, 226, 228, 230, 232 and 234 is aligned with an adjacent pin trace 220, 222, 224, 226, 228, 230, 232 and 234. As an illustrative example, pin trace 220 matches pin trace 222, pin trace 224 matches pin trace 226, pin trace 228 matches pin trace 230, and pin trace 232 matches pin trace 234. Each pin trace 220, 222, 224, 226, 228, 230, 232 and 234 has a length (L), a height (H) and a width (W), and is only a distance (S) from the adjacent pin trace. Are separated. The width of each pin trace 220, 222, 224, 226, 228, 230, 232 and 234 is approximately 35 mils. By adjusting the length, height and width of adjacent pin traces, the inductances of adjacent pin traces can be matched to each other. Each pin trace end point 236, 238, 240, 242, 244, 246, 248 or 250 is separated from the respective trace 102, 104, 106, 108, 110, 112 or 114 by a predetermined distance (Se).

終端トレース252、254、256、258、260、262、264及び266は、ピントレース220、222、224、226、228、230、232及び234のそれぞれの端点236、238、240、242、244、246、248又は250から終端点268、270、272、274、276、278、280又は282まで延在している。また、終端トレース252、254、256、258、260、262、264及び266は、ピントレース220、222、224、226、228、230、232及び234の側部から終端点268、270、272、274、276、278、280又は282まで延在することができる。終端点268、270、272、274、276、278、280又は282は、各それぞれのトレース102、104、106、108、110、112又は114の端部から所定距離Seだけ離隔されている。1つの実施形態において、距離Seは、終端トレース252、254、256、258、260、262、264及び266の長さに沿って一定である。別の実施形態において、距離Seは、終端トレース252、254、256、258、260、262、264及び266の長さに沿って変化する。各終端トレース252、254、256、258、260、262、264及び266は、長さ(L)、幅(W)及び高さ(H)を有する。離隔距離Seとともに、各終端トレース252、254、256、258、260、262、264及び266の長さ、高さ及び幅を調整することにより、異なる誘導性の構成及び導電性の構成を達成することができる。各分岐トレース234、236、238及び240の幅はおよそ35ミルとすることができる。各終端トレース252、254、256、258、260、262、264及び266の幅はおよそ10ミルとすることができる。   Termination traces 252, 254, 256, 258, 260, 262, 264, and 266 are pin points 220, 222, 224, 226, 228, 230, 232, and 234, respectively. Extends from 246, 248 or 250 to termination points 268, 270, 272, 274, 276, 278, 280 or 282. Also, the termination traces 252, 254, 256, 258, 260, 262, 264 and 266 are connected to the termination points 268, 270, 272, 274, 276, 278, 280 or 282. Termination points 268, 270, 272, 274, 276, 278, 280 or 282 are spaced a predetermined distance Se from the end of each respective trace 102, 104, 106, 108, 110, 112 or 114. In one embodiment, the distance Se is constant along the length of the termination traces 252, 254, 256, 258, 260, 262, 264, and 266. In another embodiment, the distance Se varies along the length of the termination traces 252, 254, 256, 258, 260, 262, 264 and 266. Each termination trace 252, 254, 256, 258, 260, 262, 264 and 266 has a length (L), a width (W) and a height (H). Different inductive and conductive configurations are achieved by adjusting the length, height and width of each termination trace 252, 254, 256, 258, 260, 262, 264 and 266 along with the separation Se. be able to. The width of each branch trace 234, 236, 238 and 240 can be approximately 35 mils. The width of each termination trace 252, 254, 256, 258, 260, 262, 264, and 266 can be approximately 10 mils.

図3は、接続部102の切断図を示している。接続部102は上面302を有する。端点236及び238並びに終端点268及び270は、基板の表面304にわたって端点236及び238並びに終端点268及び270が交互になるように上面304に位置している。第1の接地トレース306及び第2の接地トレース308は、上面の下の誘電体層に位置し、第1の接地トレース306は、上面302から高さH1を有する第1の誘電体層によって離隔されている。第2の接地トレース308は、第1の接地トレース306から第2の高さH2を有する第2の誘電体層310によって離隔されている。誘電体層308及び310の高さH1及びH2を調整することにより、各トレース、端点及び終端点の静電容量を調整することができる。さらに、各終端トレース252、254、256、258、260、262、264及び266、ピントレース220、222、224、226、228、230、232及び234、端点236、238、240、242、244、246、248又は250、並びに終端点268、270、272、274、276、278、280又は282のインピーダンスは、それぞれの長さ、幅及び高さを各々変更することによって調整することができる。隣接するトレース、端点及び終端点のインピーダンスを調整することにより、クロストーク又はノイズを除去して隣接するトレース及び点を互いに磁気的に結合することができる。誘電体層は、限定されないが、ROGERS MaterialのRO XT8100等の、誘電率が3.0を超える材料、又は高周波数電気信号を隔離することができる他の任意の材料から作製される。   FIG. 3 shows a cutaway view of the connecting portion 102. The connection part 102 has an upper surface 302. The end points 236 and 238 and the end points 268 and 270 are located on the upper surface 304 such that the end points 236 and 238 and the end points 268 and 270 alternate across the surface 304 of the substrate. The first ground trace 306 and the second ground trace 308 are located in a dielectric layer below the top surface, and the first ground trace 306 is separated from the top surface 302 by a first dielectric layer having a height H1. Has been. The second ground trace 308 is separated from the first ground trace 306 by a second dielectric layer 310 having a second height H2. By adjusting the heights H1 and H2 of the dielectric layers 308 and 310, the capacitance of each trace, end point and end point can be adjusted. In addition, each termination trace 252, 254, 256, 258, 260, 262, 264 and 266, pin trace 220, 222, 224, 226, 228, 230, 232 and 234, end points 236, 238, 240, 242, 244, The impedance of 246, 248 or 250, and termination points 268, 270, 272, 274, 276, 278, 280 or 282 can be adjusted by changing the respective length, width and height. By adjusting the impedance of adjacent traces, endpoints and termination points, crosstalk or noise can be removed and adjacent traces and points can be magnetically coupled to each other. The dielectric layer is made from a material with a dielectric constant greater than 3.0, such as but not limited to ROGERS Material's RO XT8100, or any other material that can isolate high frequency electrical signals.

図4は、図2の試験ユニット100に形成された回路の図を示す。配線図は、接続部402、入力刺激404、RJ45高速通信用ジャック406及び出力負荷408を含む。RJ45ジャック406は、ビア422及び424と係合するピン416及び418に接続されている内部トレース410及び412を含む。ビア422及び424は、試験ユニット100のピントレース424及び426に電気的に接続されている。終端トレース252、254、256、258、260、262、264及び266並びにピントレース220、222、224、226、228、230、232及び234の長さ、幅、高さ及び離隔距離は、トレース102、104、106、108、110、112又は114の長さに沿って異なる静電容量値をもたらすように調整される。各ピントレースのインダクタンスは、ピントレース220、222、224、226、228、230、232又は234の下の誘電体層の高さH1並びに各ピントレース220、222、224、226、228、230、232及び234の下の第2の接地トレース306と第1の接地トレース304との間の高さH2を調整することによって変更される。ピントレース220、222、224、226、228並びに接地トレース304及び306によって生成されるコンデンサーは、およそ1ピコファラッド(pF)からおよそ5pFの間のサイズである。回路の動作を更に強化するために、ユニット100の上面及び底面をプラスチック絶縁層で覆うことができる。   FIG. 4 shows a diagram of a circuit formed in the test unit 100 of FIG. The wiring diagram includes a connection unit 402, an input stimulus 404, an RJ45 high-speed communication jack 406, and an output load 408. RJ45 jack 406 includes internal traces 410 and 412 connected to pins 416 and 418 that engage vias 422 and 424. Vias 422 and 424 are electrically connected to pin traces 424 and 426 of test unit 100. The length, width, height and separation of the termination traces 252, 254, 256, 258, 260, 262, 264 and 266 and the pin traces 220, 222, 224, 226, 228, 230, 232 and 234 are determined by the trace 102. , 104, 106, 108, 110, 112 or 114 are adjusted to provide different capacitance values along the length. The inductance of each pin trace is the height H1 of the dielectric layer below the pin trace 220, 222, 224, 226, 228, 230, 232 or 234 as well as each pin trace 220, 222, 224, 226, 228, 230, It is changed by adjusting the height H2 between the second ground trace 306 and the first ground trace 304 under 232 and 234. The capacitors produced by pin traces 220, 222, 224, 226, 228 and ground traces 304 and 306 are sized between approximately 1 picofarad (pF) and approximately 5 pF. To further enhance the operation of the circuit, the top and bottom surfaces of the unit 100 can be covered with a plastic insulating layer.

トレース102、104、106、108、110、112又は114並びに接地トレース304及び306によって生成されるコンデンサーは、およそ0.51pFからおよそ2pFの間のサイズである。回路の動作を更に強化するために、ユニット100の上面及び底面をプラスチック絶縁層で覆うことができる。1つの実施形態では、およそ4mWの出力と20mWの出力との間の出力を用いて、ラインを通して信号が駆動される。   The capacitors produced by traces 102, 104, 106, 108, 110, 112 or 114 and ground traces 304 and 306 are sized between approximately 0.51 pF and approximately 2 pF. To further enhance the operation of the circuit, the top and bottom surfaces of the unit 100 can be covered with a plastic insulating layer. In one embodiment, the signal is driven through the line with an output between approximately 4 mW and 20 mW.

図5は、高速通信用ジャックの試験ユニットの1つの実施形態を示す。試験ユニット500は、試験ユニットの接続部102に接続された高速通信用ジャック502を含み、高速通信用ジャック502は、RJ型コネクタ、ユニバーサルシリアルバス(USB)コネクタ及びジャック、ファイヤーワイヤー(Fire-wire)(1394)コネクタ及びジャック、HDMI(高精細度マルチメディアインターフェース)コネクタ及びジャック、Dサブミニチュア(D-subminiature)型コネクタ及びジャック、リボンタイプコネクタ若しくはジャック、又は高速通信信号を受信する他の任意のコネクタ若しくはジャックとすることができる。高速通信用ジャック502は、高速通信用ジャック502の各ピンがビア202、204、206、208、210、212、214及び216のうちの1つに対応するように、接続部102に接続される。高速通信用ジャック502は、ピンの対が互いに磁気的に結合されるように構成することができる。   FIG. 5 illustrates one embodiment of a test unit for a high-speed communication jack. The test unit 500 includes a high-speed communication jack 502 connected to the connection unit 102 of the test unit. The high-speed communication jack 502 includes an RJ type connector, a universal serial bus (USB) connector and jack, and a fire-wire. ) (1394) connectors and jacks, HDMI (high definition multimedia interface) connectors and jacks, D-subminiature type connectors and jacks, ribbon type connectors or jacks, or any other that receives high-speed communication signals Connector or jack. The high-speed communication jack 502 is connected to the connection unit 102 so that each pin of the high-speed communication jack 502 corresponds to one of the vias 202, 204, 206, 208, 210, 212, 214, and 216. . The high speed communication jack 502 can be configured such that pin pairs are magnetically coupled to each other.

各トレース104、106、108、110、112、114、116及び118は、接続部102から接続ユニット120、122、124、126、128、130、132及び134まで延在している。接続ユニット120、122、124、126、128、130、132及び134は、RJ45コネクタ等のコネクタを有するケーブルを接続ユニット120、122、124、126、128、130、132及び134の各々に取外し可能に取り付けることができるように構成されている。接続ユニット120、122、124、126、128、130、132及び134は、接続ユニット120、122、124、126、128、130、132及び134、並びに接続ユニット104、106、108、110、112、114、116及び118に接続された関連するトレース104、106、108、110、112、114、116又は118に接続されたケーブルから信号を送信する。接続ユニット104、106、108、110、112、114、116及び118は、試験ユニット500の外周部の周囲に延在する接続プレート504に取り付けられている。接続プレート504は、鋼等の金属又は金属化プラスチックから作製することができる。接続ユニット104、106、108、110、112、114、116及び118の各々は、接続ユニット104、106、108、110、112、114、116又は118の中心軸が試験ユニット500の表面に対して実質的に平行であるように、接続プレート504の側面に取り付けられている。   Each trace 104, 106, 108, 110, 112, 114, 116 and 118 extends from the connection 102 to the connection units 120, 122, 124, 126, 128, 130, 132 and 134. The connection units 120, 122, 124, 126, 128, 130, 132, and 134 can detach cables having connectors such as RJ45 connectors to each of the connection units 120, 122, 124, 126, 128, 130, 132, and 134. It is configured so that it can be attached to. The connection units 120, 122, 124, 126, 128, 130, 132 and 134 are connected units 120, 122, 124, 126, 128, 130, 132 and 134 and connection units 104, 106, 108, 110, 112, Signals are transmitted from cables connected to associated traces 104, 106, 108, 110, 112, 114, 116 or 118 connected to 114, 116 and 118. The connection units 104, 106, 108, 110, 112, 114, 116 and 118 are attached to a connection plate 504 that extends around the outer periphery of the test unit 500. The connection plate 504 can be made from a metal such as steel or a metallized plastic. Each of the connection units 104, 106, 108, 110, 112, 114, 116 and 118 is such that the central axis of the connection unit 104, 106, 108, 110, 112, 114, 116 or 118 is relative to the surface of the test unit 500. It is attached to the side of the connection plate 504 so as to be substantially parallel.

図6は、ネットワークによって互いに接続された複数の試験ユニットの概略表現を示す。第1の試験ユニット602が第2の試験ユニット604に、試験ユニット602及び604の各々の高速通信用ジャックに接続されたケーブル606によって接続されている。ケーブル606は、イーサネット(登録商標)ケーブル、カテゴリー5、6若しくは7ケーブル、シリアルケーブル、ファイヤーワイヤーケーブル、USBケーブル又は他の任意のタイプの通信ケーブル等の通信ケーブルとすることができる。ケーブル606は、ケーブル606を高速通信用ジャックに取外し可能に接続することができるようにするコネクタ(図示せず)を含む。1つの実施形態では、第1の試験ユニット602の高速通信用ジャックは、第2の試験ユニット604の高速通信用ジャックと同じタイプである。別の実施形態では、第1の試験ユニット602の高速通信用ジャックは、第2の試験ユニット604の高速通信用ジャックとは異なるタイプである。ケーブルは、限定されないが、3フィート、6フィート、10フィート、12フィート、15フィート又は20フィートを含む任意の長さとすることができる。   FIG. 6 shows a schematic representation of a plurality of test units connected to each other by a network. The first test unit 602 is connected to the second test unit 604 by a cable 606 connected to the high-speed communication jack of each of the test units 602 and 604. The cable 606 may be a communication cable such as an Ethernet cable, a category 5, 6 or 7 cable, a serial cable, a fire wire cable, a USB cable, or any other type of communication cable. Cable 606 includes a connector (not shown) that allows cable 606 to be removably connected to a high-speed communication jack. In one embodiment, the high speed communication jack of the first test unit 602 is the same type as the high speed communication jack of the second test unit 604. In another embodiment, the high speed communication jack of the first test unit 602 is a different type than the high speed communication jack of the second test unit 604. The cable can be any length including but not limited to 3 feet, 6 feet, 10 feet, 12 feet, 15 feet or 20 feet.

接続ユニット104、106、108、110、112、114、116又は118は各々、信号送受信ユニット610及び612に、一方の端部が接続ユニット104、106、108、110、112、114、116又は118に、反対側の端部が信号送受信ユニット610及び612に連結されたケーブルを介して、接続する。1つの実施形態では、信号送受信ユニット610は、第1の試験ユニット602及び第2の試験ユニット604の高速通信用ジャックを介して、第1の試験ユニット602から第2の試験ユニット604に信号を送信する。信号を受信すると、第2の試験ユニット604は、信号を信号送受信ユニット612に送信する。1つの実施形態では、信号送受信ユニット612は、ケーブル608によって新たな信号を信号送受信ユニット610に戻すように送信する。1つの実施形態では、信号送受信ユニット612は、信号送受信ユニット610によって先に送信された信号に基づく第2の信号を、信号送受信ユニット612に送信する。別の実施形態では、信号送受信ユニット612は、信号送受信ユニット610によって先に送信された信号と実質的に同一である第2の信号を、信号送受信ユニット610に送信する。   Each of the connection units 104, 106, 108, 110, 112, 114, 116 or 118 is connected to the signal transmission / reception units 610 and 612, one end of which is the connection unit 104, 106, 108, 110, 112, 114, 116 or 118. The other end is connected via a cable connected to the signal transmission / reception units 610 and 612. In one embodiment, the signal transmission / reception unit 610 transmits signals from the first test unit 602 to the second test unit 604 via the high-speed communication jacks of the first test unit 602 and the second test unit 604. Send. Upon receiving the signal, the second test unit 604 transmits the signal to the signal transmitting / receiving unit 612. In one embodiment, the signal transceiver unit 612 transmits a new signal back to the signal transceiver unit 610 via the cable 608. In one embodiment, the signal transmission / reception unit 612 transmits to the signal transmission / reception unit 612 a second signal based on the signal previously transmitted by the signal transmission / reception unit 610. In another embodiment, the signal transceiver unit 612 transmits a second signal to the signal transceiver unit 610 that is substantially the same as the signal previously transmitted by the signal transceiver unit 610.

前述の詳細な説明は、単に、本開示のいくつかの例及び実施形態であり、開示された実施形態に対する数多くの変更を、本明細書における本開示の趣旨又は範囲から逸脱することなく本開示に従って行うことができる。したがって、前述の記載は、本開示の範囲を限定することを意図されているのではなく、当業者が過度の負担なく本発明を実施するのに十分な開示を提供することを意図されている。
The foregoing detailed description is merely some examples and embodiments of the disclosure, and numerous modifications to the disclosed embodiments can be made without departing from the spirit or scope of the disclosure herein. Can be done according to. Accordingly, the foregoing description is not intended to limit the scope of the present disclosure, but to provide a disclosure sufficient to enable one of ordinary skill in the art to practice the invention without undue burden. .

Claims (20)

基板と、
前記基板に設けられる複数のビアと、
高さ及び幅を有し、各々がそれぞれのビアから前記基板の縁に向かって延在し、端点において終端する複数のピントレースと、
前記ピントレースの前記端点に隣接する複数の終端点と、
高さ及び幅を有する複数の終端トレースであって、各終端トレースは、それぞれのピントレースの端点から前記ピントレースの近くの対応する終端点に向かって延在している、複数の終端トレースと、
それぞれの端点又は終端点の前記端部から前記基板の前記縁まで延在する複数のトレースと、
を含み、
各ピントレースの前記端点は互いに隣接し、前記終端点は、前記隣接する終端トレースの対及び前記隣接する終端点の対が各々異なるトレースに隣接するように互いに隣接する、試験ユニット。
A substrate,
A plurality of vias provided in the substrate;
A plurality of pin traces having a height and a width, each extending from a respective via toward the edge of the substrate and terminating at an end point;
A plurality of termination points adjacent to the end points of the pin trace;
A plurality of termination traces having a height and a width, each termination trace extending from an end point of a respective pin trace toward a corresponding termination point near the pin trace; ,
A plurality of traces extending from the end of each end point or end point to the edge of the substrate;
Including
The test unit, wherein the end points of each pin trace are adjacent to each other, and the termination points are adjacent to each other such that the adjacent termination trace pairs and the adjacent termination point pairs are adjacent to different traces.
各ピントレースは、各トレースから第1の距離だけ離隔されている、請求項1に記載の試験ユニット。   The test unit of claim 1, wherein each pin trace is separated from each trace by a first distance. 各端点は、各トレースから第2の距離だけ離隔されている、請求項1に記載の試験ユニット。   The test unit of claim 1, wherein each end point is separated from each trace by a second distance. 各終端点は、終端トレースによって該終端点に隣接しないピントレースの端点に接続される、請求項1に記載の試験ユニット。   The test unit according to claim 1, wherein each termination point is connected by a termination trace to an end point of a pin trace that is not adjacent to the termination point. 隣接するピントレースは、第3の距離だけ離隔されている、請求項1に記載の試験ユニット。   The test unit of claim 1, wherein adjacent pin traces are separated by a third distance. 前記基板に、各トレースから或る距離だけ離隔されている接地面を含む、請求項1に記載の試験ユニット。   The test unit of claim 1, wherein the substrate includes a ground plane that is spaced a distance from each trace. 隣接するトレースの前記高さ及び幅と、隣接するトレースを離隔する距離とは、該隣接するトレースが磁気的に結合されるように調整される、請求項1に記載の試験ユニット。   The test unit of claim 1, wherein the height and width of adjacent traces and the distance separating adjacent traces are adjusted so that the adjacent traces are magnetically coupled. 各トレースの前記インダクタンス及び静電容量は、前記接地面と各トレースとの間の前記第1の距離を調整することによって調整される、請求項6に記載の試験ユニット。   The test unit of claim 6, wherein the inductance and capacitance of each trace is adjusted by adjusting the first distance between the ground plane and each trace. 隣接する終端トレースの前記高さ及び幅は、前記終端トレースが磁気的に結合されるように調整される、請求項4に記載の試験ユニット。   The test unit of claim 4, wherein the height and width of adjacent termination traces are adjusted such that the termination traces are magnetically coupled. 前記基板は、Rogers materialのRO XT8100である、請求項1に記載の試験ユニット。   The test unit according to claim 1, wherein the substrate is RO XT8100 of Rogers material. 各トレースの前記静電容量は、およそ0.51ピコファラッド(pF)からおよそ2pFの間に調整される、請求項8に記載の試験ユニット。   9. The test unit of claim 8, wherein the capacitance of each trace is adjusted between approximately 0.51 picofarads (pF) and approximately 2 pF. 前記第1の接地面と、前記複数のトレースを有する前記基板の表面とは反対側の該基板の表面との間に配置された第2の接地面を含む、請求項6に記載の試験ユニット。   The test unit according to claim 6, comprising a second ground plane disposed between the first ground plane and a surface of the substrate opposite to the surface of the substrate having the plurality of traces. . 各トレースの前記インダクタンス及び静電容量は、前記第1の接地面と前記第2の接地面との間の距離と、該第1の接地面と各トレースとの間の距離とを調整することによって調整される、請求項12に記載の試験ユニット。   The inductance and capacitance of each trace adjusts the distance between the first ground plane and the second ground plane and the distance between the first ground plane and each trace. The test unit according to claim 12, adjusted by: RJ45ジャックのピンが各ビアに接続されている、請求項1に記載の試験ユニット。   The test unit according to claim 1, wherein a pin of an RJ45 jack is connected to each via. 各トレースの端部が、接続ユニットに磁気的に結合されている、請求項1に記載の試験ユニット。   The test unit according to claim 1, wherein an end of each trace is magnetically coupled to the connection unit. 前記接続ユニットはRJ45コネクタである、請求項15に記載の試験ユニット。   The test unit according to claim 15, wherein the connection unit is an RJ45 connector. 隣接するピントレースの前記高さ及び幅と、隣接するピントレースを離隔する距離とは、該隣接するピントレースが磁気的に結合されるように調整される、請求項1に記載の試験ユニット。   The test unit of claim 1, wherein the height and width of adjacent pin traces and the distance separating adjacent pin traces are adjusted so that the adjacent pin traces are magnetically coupled. 隣接する端点及び隣接する終端点の前記高さ及び幅並びに隣接する端点及び終端点を離隔している前記距離は、前記隣接する端点及び隣接する終端点が磁気的に結合されるように調整される、請求項1に記載の試験ユニット。   The height and width of adjacent end points and adjacent end points and the distance separating adjacent end points and end points are adjusted such that the adjacent end points and adjacent end points are magnetically coupled. The test unit according to claim 1. 各端点及び終端点の前記インダクタンス及び静電容量は、前記接地面と各それぞれの端点又は終端点との間の前記距離を調整することによって調整される、請求項6に記載の試験ユニット。   The test unit according to claim 6, wherein the inductance and capacitance at each end point and termination point are adjusted by adjusting the distance between the ground plane and each respective end point or termination point. 各ピントレースの前記インダクタンス及び静電容量は、前記接地面と各終端トレースとの間の所定距離を調整することによって、前記トレースの長さに沿って調整される、請求項6に記載の試験ユニット。
7. The test of claim 6, wherein the inductance and capacitance of each pin trace is adjusted along the length of the trace by adjusting a predetermined distance between the ground plane and each termination trace. unit.
JP2016556006A 2014-03-24 2015-03-23 High speed crossover communication jack testing apparatus and operation method thereof Pending JP2017519968A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/223,405 2014-03-24
US14/223,405 US10014990B2 (en) 2012-02-13 2014-03-24 Testing apparatus for a high speed cross over communications jack and methods of operating the same
PCT/US2015/022032 WO2015148388A1 (en) 2014-03-24 2015-03-23 Testing apparatus for a high speed cross over communications jack and methods of operating the same

Publications (1)

Publication Number Publication Date
JP2017519968A true JP2017519968A (en) 2017-07-20

Family

ID=54196270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016556006A Pending JP2017519968A (en) 2014-03-24 2015-03-23 High speed crossover communication jack testing apparatus and operation method thereof

Country Status (11)

Country Link
EP (1) EP3123619A4 (en)
JP (1) JP2017519968A (en)
KR (1) KR20160137558A (en)
CN (1) CN106233636A (en)
AU (1) AU2015236378A1 (en)
CA (1) CA2942149A1 (en)
IL (1) IL247648A0 (en)
MX (1) MX2016011853A (en)
PH (1) PH12016501876A1 (en)
RU (1) RU2016141146A (en)
WO (1) WO2015148388A1 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901004B2 (en) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2003015902A (en) * 2001-07-03 2003-01-17 Sony Corp Testing device
US7474737B2 (en) * 2002-10-10 2009-01-06 The Siemon Company Telecommunications test plugs having tuned near end crosstalk
CN101673887B (en) * 2004-11-29 2013-04-10 Fci公司 Improved matched-impedance surface-mount technology footprints
US7264516B2 (en) * 2004-12-06 2007-09-04 Commscope, Inc. Communications jack with printed wiring board having paired coupling conductors
CN101909401B (en) * 2009-06-05 2013-11-06 鸿富锦精密工业(深圳)有限公司 Printed circuit board structure
US8637987B2 (en) * 2011-08-09 2014-01-28 Micron Technology, Inc. Semiconductor assemblies with multi-level substrates and associated methods of manufacturing
US8858266B2 (en) * 2012-02-13 2014-10-14 Sentinel Connector Systems, Inc. High speed communication jack

Also Published As

Publication number Publication date
WO2015148388A1 (en) 2015-10-01
EP3123619A1 (en) 2017-02-01
IL247648A0 (en) 2016-11-30
PH12016501876A1 (en) 2017-01-09
CA2942149A1 (en) 2015-10-01
EP3123619A4 (en) 2018-03-14
AU2015236378A1 (en) 2016-09-22
CN106233636A (en) 2016-12-14
RU2016141146A (en) 2018-04-24
MX2016011853A (en) 2016-12-05
KR20160137558A (en) 2016-11-30

Similar Documents

Publication Publication Date Title
US11088494B2 (en) High speed communication jack
US20210391670A1 (en) High Speed Communication Jack
US9899781B2 (en) High speed communication jack
JP2017519968A (en) High speed crossover communication jack testing apparatus and operation method thereof
US10014990B2 (en) Testing apparatus for a high speed cross over communications jack and methods of operating the same
US9912448B2 (en) Testing apparatus for a high speed communications jack and methods of operating the same
JP2017514268A (en) High speed communication jack testing apparatus and operation method thereof
US9899776B2 (en) High speed communication jack
JP2018536974A (en) Jack for high-speed communication