JP2017509985A - データ処理のための方法及びプロセッサ - Google Patents
データ処理のための方法及びプロセッサ Download PDFInfo
- Publication number
- JP2017509985A JP2017509985A JP2016553649A JP2016553649A JP2017509985A JP 2017509985 A JP2017509985 A JP 2017509985A JP 2016553649 A JP2016553649 A JP 2016553649A JP 2016553649 A JP2016553649 A JP 2016553649A JP 2017509985 A JP2017509985 A JP 2017509985A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- llc
- cache
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 99
- 238000012545 processing Methods 0.000 title claims description 35
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 39
- 238000012986 modification Methods 0.000 claims description 23
- 230000004048 modification Effects 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000013507 mapping Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
- G06F9/467—Transactional memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/283—Plural cache memories
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
本願は、2014年3月26日に出願された中国特許出願第201410117556.9号名称「データ処理のための方法及びプロセッサ」に対する優先権を主張し、これにより、この中国特許出願の内容全体を参照によってその全体が本明細書に組み込まれる。
Claims (20)
- トランザクショナルメモリを備える多数のプロセッサを使用してデータを処理する方法であって、
第1のプロセッサを使用してトランザクションを処理し、前記トランザクションは、第1のデータを前記第1のプロセッサのプライベートキャッシュに読み込むことと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータに書き込み操作を実行することを含み、
前記トランザクショナルメモリシステムへの前記トランザクションをコミットし、前記コミットすることは、前記書き込み操作前に、前記第1のデータの最近の修正から予め設定された条件の検出に反応して、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータを、前記多数のプロセッサによりアクセス可能なラストレベルキャッシュ(LLC)へと書き込むことと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータを無効化することを含む、前記方法。 - 最近の修正の前記予め設定された条件は、前記書き込み操作前に、前記第1のデータは前記第1のプロセッサと異なる第2のプロセッサによって最後に修正されたことを含む、請求項1に記載の方法。
- 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定し、前記LLCに書き込まれた前記第1のデータは前記第1のプロセッサによって最後に修正されたことを示すことをさらに含む、請求項1に記載の方法。 - 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定し、前記LLCに書き込まれた前記第1のデータの特別な状態を示し、前記特別な状態は、前記LLCに書き込まれた前記第1のデータは修正済及び排他的であり、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータは無効化されたことを通知することをさらに含む、請求項1に記載の方法。 - 前記トランザクションを前記処理することは、
前記第1のデータに前記書き込み操作を行うとき、前記書き込み操作前に、前記第1のデータの最近の修正の前記予め設定された条件の検出に反応して、キャッシュラインの状態インデックスストリングを設定して前記第1のプロセッサの前記プライベートキャッシュに書き込まれた前記第1のデータの特別な状態を示し、前記特別な状態は、前記第1のデータが修正され、前記トランザクションがコミットされるときに前記LLCに排他的に書き込まれるべきであると通知することをさらに含む、請求項1に記載の方法。 - 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定して前記LLCに書き込まれた前記第1のデータの状態を示し、前記状態は前記第1のプロセッサの前記プライベートキャッシュ内の前記第1のデータの状態と適合させることをさらに含む、請求項1に記載の方法。 - 前記第1のプロセッサの前記プライベートキャッシュに前記第1のデータを読み込むことは、
前記LLCのディレクトリから前記第1のデータの状態を取得し、
前記状態が「修正済」である場合には、前記第1のデータの最新のコピーを有するプロセッサを識別し、
前記識別されたプロセッサが、前記第1のプロセッサとは異なる第2のプロセッサである場合には、
前記第2のプロセッサのプライベートキャッシュから前記LLCに前記第1のデータを読み込み、前記第1のデータの状態を「共有」に設定し、前記第1のデータを前記LLCから前記第1のプロセッサの前記プライベートキャッシュに読み込み、キャッシュラインの状態インデックスストリングを前記第1のプロセッサが前記第1のデータの最新のコピーを有すると示すように設定することを含む、請求項1に記載の方法。 - 前記第1のプロセッサの前記プライベートキャッシュに前記第1のデータを読み込むことは、
前記LLCのディレクトリから前記第1のデータの状態を判定し、前記特別な状態は、前記第1のデータが前記LLCで排他的な第2のプロセッサにより最後に修正されたことと、前記第2のプロセッサの前記プライベートキャッシュ中の前記第1のデータが無効化されたことを通知し、
前記第1のデータを前記LLCから前記第1のプロセッサの前記プライベートキャッシュに読み込み、キャッシュラインの状態インデックスストリングを前記第1のプロセッサが前記第1のデータの最新のコピーを有すると示すように設定することを含む、請求項1に記載の方法。 - 前記第1のプロセッサの前記プライベートキャッシュに前記第1のデータを読み込むことは、
前記第1のデータを前記LLCから前記第1のプロセッサの前記プライベートキャッシュへ読み込んだ後、キャッシュラインの状態インデックスストリングを、前記第1のデータがここで「共有及び修正済」の状態にあることを示すよう設定することをさらに含む、請求項8に記載の方法。 - トランザクショナルメモリを備える多数のプロセッサを使用してデータを処理する方法であって、
第1のプロセッサを使用してトランザクションを処理し、前記トランザクションは、第1のデータを前記第1のプロセッサのプライベートキャッシュに読み込むことと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータに書き込み操作を実行することを含み、
前記トランザクショナルメモリシステムへ前記トランザクションをコミットし、前記コミットすることは、前記書き込み操作の前に、前記第1のデータが、前記第1のプロセッサとは異なる第2のプロセッサによって最後に修正されたという検出に対応して、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータを、前記多数のプロセッサによりアクセス可能なラストレベルキャッシュ(LLC)へと書き込み、キャッシュラインの状態インデックスストリングを設定し、前記LLCに書き込まれた前記第1のデータは前記第1のプロセッサによって最後に修正されたことを示し、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータを無効化することを含む、前記方法。 - 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定し、前記LLCに書き込まれた前記第1のデータの特別な状態を示し、前記特別な状態は、前記LLCに書き込まれた前記第1のデータは修正済及び排他的であることと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータは無効化されたことを通知することをさらに含む、請求項10に記載の方法。 - 前記トランザクションを前記処理することは、
前記第1のデータに前記書き込み操作を行うとき、前記書き込み操作の前に、前記第1のデータが、前記第1のプロセッサとは異なる第2のプロセッサによって最後に修正されたという検出に対応して、キャッシュラインの状態インデックスストリングを設定し、前記第1のプロセッサの前記プライベートキャッシュに書き込まれた前記第1のデータの特別な状態を示し、前記特別な状態は、前記第1のデータが修正され、前記トランザクションがコミットされるときに前記LLCに排他的に書き込まれると通知することをさらに含む、請求項10に記載の方法。 - 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定し、前記LLCに書き込まれた前記第1のデータの状態を示し、前記状態は前記第1のプロセッサの前記プライベートキャッシュ内の前記第1のデータの状態と適合することをさらに含む、請求項10に記載の方法。 - 前記第1のプロセッサの前記プライベートキャッシュに前記第1のデータを読み込むことは、
前記LLCのディレクトリから前記第1のデータの状態を取得し、前記状態は、前記第1のデータが前記LLCで排他的な第2のプロセッサにより最後に修正されていることを通知し、前記第2のプロセッサの前記プライベートキャッシュ中の前記第1のデータが無効化され、
前記第1のデータを前記LLCから前記第1のプロセッサの前記プライベートキャッシュへと読み込み、キャッシュラインの状態インデックスストリングを前記第1のプロセッサが前記第1のデータの最新のコピーを有すると示すように設定することを含む、請求項10に記載の方法。 - 前記第1のプロセッサの前記プライベートキャッシュへの前記第1のデータを読み込むことは、
前記第1のデータを前記LLCから前記第1のプロセッサの前記プライベートキャッシュへ読み込んだ後、キャッシュラインの状態インデックスストリングを、前記第1のデータがここで「共有及び修正済」の状態にあることを示すよう設定することをさらに含む、請求項14に記載の方法。 - トランザクショナルメモリを提供するための計算システムであって、
少なくとも第1のプロセッサと第2のプロセッサを含む複数のプロセッサと、
前記複数のプロセッサのうちそれぞれ1つによって各々アクセス可能な複数のプライベートキャッシュと、
前記複数のプロセスの間で共有されるラストレベルキャッシュ(LLC)と、を備え、
前記複数のプロセスと、前記複数のプライベートキャッシュと、前記ラストレベルキャッシュは、
前記第1のプロセッサを使用してトランザクションを処理し、前記トランザクションは、第1のデータを前記第1のプロセッサのプライベートキャッシュに読み込むことと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータに書き込み操作を実行することを含み、
前記トランザクショナルメモリシステムへの前記トランザクションをコミットし、前記コミットすることは、前記書き込み操作前に、前記第1のデータの最近の修正から予め設定された条件の検出に反応して、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータを前記LLCに書き込むことと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータを無効化すること、を含む機能を実行するようプログラムされている、前記計算システム。 - 最近の修正の前記予め設定された条件は、前記書き込み操作前に、前記第1のデータは前記第1のプロセッサと異なる第2のプロセッサによって最後に修正されたことを含む、請求項16に記載の計算システム。
- 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定し、前記LLCに書き込まれた前記第1のデータは前記第1のプロセッサによって最後に修正されたことを示すことをさらに含む、請求項16に記載の計算システム。 - 前記トランザクションを前記コミットすることは、
キャッシュラインの状態インデックスストリングを設定して前記LLCに書き込まれた前記第1のデータの特別な状態を示し、前記特別な状態は、前記LLCに書き込まれた前記第1のデータは修正済及び排他的であることと、前記第1のプロセッサの前記プライベートキャッシュ中の前記第1のデータは無効化されたことを通知すること、とをさらに含む、請求項16に記載の計算システム。 - 前記第1のプロセッサの前記プライベートキャッシュに前記第1のデータを読み込むことは、
前記LLCのディレクトリから前記第1のデータの状態が、前記第1のデータは前記LLCで排他的な第2のプロセッサにより最後に修正され、前記第2のプロセッサの前記プライベートキャッシュ中の前記第1のデータが無効化されることを通知する特別な状態であることを判定し、
前記第1のデータを前記LLCから前記第1のプロセッサの前記プライベートキャッシュへと読み込み、キャッシュラインの状態インデックスストリングを前記第1のプロセッサが前記第1のデータの最新のコピーを有すると示すように設定する、請求項16に記載の計算システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410117556.9 | 2014-03-26 | ||
CN201410117556.9A CN104951240B (zh) | 2014-03-26 | 2014-03-26 | 一种数据处理方法及处理器 |
PCT/US2015/022507 WO2015148679A1 (en) | 2014-03-26 | 2015-03-25 | Method and processor for processing data |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019005950A Division JP6685437B2 (ja) | 2014-03-26 | 2019-01-17 | データ処理のための方法及びプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017509985A true JP2017509985A (ja) | 2017-04-06 |
JP6470300B2 JP6470300B2 (ja) | 2019-02-13 |
Family
ID=54165922
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016553649A Active JP6470300B2 (ja) | 2014-03-26 | 2015-03-25 | データ処理のための方法及びプロセッサ |
JP2019005950A Active JP6685437B2 (ja) | 2014-03-26 | 2019-01-17 | データ処理のための方法及びプロセッサ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019005950A Active JP6685437B2 (ja) | 2014-03-26 | 2019-01-17 | データ処理のための方法及びプロセッサ |
Country Status (8)
Country | Link |
---|---|
US (2) | US9715450B2 (ja) |
EP (2) | EP3441886B1 (ja) |
JP (2) | JP6470300B2 (ja) |
KR (1) | KR102398912B1 (ja) |
CN (2) | CN104951240B (ja) |
HK (1) | HK1211102A1 (ja) |
TW (1) | TWI638311B (ja) |
WO (1) | WO2015148679A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150205721A1 (en) * | 2014-01-22 | 2015-07-23 | Advanced Micro Devices, Inc. | Handling Reads Following Transactional Writes during Transactions in a Computing Device |
CN104951240B (zh) | 2014-03-26 | 2018-08-24 | 阿里巴巴集团控股有限公司 | 一种数据处理方法及处理器 |
US10318295B2 (en) * | 2015-12-22 | 2019-06-11 | Intel Corporation | Transaction end plus commit to persistence instructions, processors, methods, and systems |
KR102593362B1 (ko) * | 2016-04-27 | 2023-10-25 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
GB2551529B (en) | 2016-06-21 | 2018-09-12 | Advanced Risc Mach Ltd | Switching between private cache and shared memory to handle atomic operations |
US10268580B2 (en) * | 2016-09-30 | 2019-04-23 | Intel Corporation | Processors and methods for managing cache tiering with gather-scatter vector semantics |
US10528471B2 (en) * | 2016-12-27 | 2020-01-07 | Eta Scale Ab | System and method for self-invalidation, self-downgrade cachecoherence protocols |
US11119923B2 (en) * | 2017-02-23 | 2021-09-14 | Advanced Micro Devices, Inc. | Locality-aware and sharing-aware cache coherence for collections of processors |
US10418115B2 (en) * | 2017-07-07 | 2019-09-17 | Micron Technology, Inc. | Managed NAND performance throttling |
CN109614220B (zh) * | 2018-10-26 | 2020-06-30 | 阿里巴巴集团控股有限公司 | 一种多核系统处理器和数据更新方法 |
CN109684237B (zh) * | 2018-11-20 | 2021-06-01 | 华为技术有限公司 | 基于多核处理器的数据访问方法和装置 |
CN109784930B (zh) * | 2019-02-18 | 2023-07-18 | 深圳市迅雷网络技术有限公司 | 一种区块链交易数据的处理方法、装置、电子设备及介质 |
CN110265029A (zh) * | 2019-06-21 | 2019-09-20 | 百度在线网络技术(北京)有限公司 | 语音芯片和电子设备 |
CN112307067B (zh) * | 2020-11-06 | 2024-04-19 | 支付宝(杭州)信息技术有限公司 | 一种数据处理方法及装置 |
US11429910B1 (en) | 2021-08-05 | 2022-08-30 | Transit Labs Inc. | Dynamic scheduling of driver breaks in a ride-sharing service |
CN114356949A (zh) * | 2022-01-11 | 2022-04-15 | 政采云有限公司 | 一种保持缓存数据一致性的方法、装置及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006501546A (ja) * | 2002-09-27 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 統合ディレクトリとプロセッサキャッシュを備えたコンピュータシステム |
US20100332538A1 (en) * | 2009-06-30 | 2010-12-30 | Microsoft Corporation | Hardware accelerated transactional memory system with open nested transactions |
JP2012512493A (ja) * | 2008-12-30 | 2012-05-31 | インテル・コーポレーション | ローカルにバッファリングされたデータをサポートするためのキャッシュコヒーレンスプロトコルの拡張 |
US20130254488A1 (en) * | 2012-03-20 | 2013-09-26 | Stefanos Kaxiras | System and method for simplifying cache coherence using multiple write policies |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061463B2 (ja) | 1990-01-16 | 1994-01-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチプロセッサ・システムおよびそのプライベート・キャッシュ制御方法 |
US5428761A (en) * | 1992-03-12 | 1995-06-27 | Digital Equipment Corporation | System for achieving atomic non-sequential multi-word operations in shared memory |
DE4331178A1 (de) * | 1993-09-14 | 1995-03-16 | Hoechst Schering Agrevo Gmbh | Substituierte Pyridine und Pyrimidine, Verfahren zu ihrer Herstellung und ihre Verwendung als Schädlingsbekämpfungsmittel und Fungizide |
US6192451B1 (en) * | 1998-02-17 | 2001-02-20 | International Business Machines Corporation | Cache coherency protocol for a data processing system including a multi-level memory hierarchy |
US6434672B1 (en) * | 2000-02-29 | 2002-08-13 | Hewlett-Packard Company | Methods and apparatus for improving system performance with a shared cache memory |
US9727468B2 (en) * | 2004-09-09 | 2017-08-08 | Intel Corporation | Resolving multi-core shared cache access conflicts |
US7237070B2 (en) | 2005-04-19 | 2007-06-26 | International Business Machines Corporation | Cache memory, processing unit, data processing system and method for assuming a selected invalid coherency state based upon a request source |
US10031848B2 (en) * | 2005-06-14 | 2018-07-24 | Intel Corporation | Method and apparatus for improving snooping performance in a multi-core multi-processor |
US8407432B2 (en) * | 2005-06-30 | 2013-03-26 | Intel Corporation | Cache coherency sequencing implementation and adaptive LLC access priority control for CMP |
US20070143550A1 (en) * | 2005-12-19 | 2007-06-21 | Intel Corporation | Per-set relaxation of cache inclusion |
US7590805B2 (en) * | 2005-12-29 | 2009-09-15 | Intel Corporation | Monitor implementation in a multicore processor with inclusive LLC |
US8683143B2 (en) * | 2005-12-30 | 2014-03-25 | Intel Corporation | Unbounded transactional memory systems |
US8924653B2 (en) | 2006-10-31 | 2014-12-30 | Hewlett-Packard Development Company, L.P. | Transactional cache memory system |
US20090138890A1 (en) | 2007-11-21 | 2009-05-28 | Arm Limited | Contention management for a hardware transactional memory |
US8051248B2 (en) | 2008-05-05 | 2011-11-01 | Globalfoundries Inc. | Transient transactional cache |
US8627017B2 (en) | 2008-12-30 | 2014-01-07 | Intel Corporation | Read and write monitoring attributes in transactional memory (TM) systems |
US8782347B2 (en) * | 2009-06-26 | 2014-07-15 | Intel Corporation | Controllably exiting an unknown state of a cache coherency directory |
US8301849B2 (en) | 2009-12-23 | 2012-10-30 | Intel Corporation | Transactional memory in out-of-order processors with XABORT having immediate argument |
US9274962B2 (en) * | 2010-12-07 | 2016-03-01 | Intel Corporation | Apparatus, method, and system for instantaneous cache state recovery from speculative abort/commit |
US9477600B2 (en) * | 2011-08-08 | 2016-10-25 | Arm Limited | Apparatus and method for shared cache control including cache lines selectively operable in inclusive or non-inclusive mode |
US8984228B2 (en) * | 2011-12-13 | 2015-03-17 | Intel Corporation | Providing common caching agent for core and integrated input/output (IO) module |
US20140075124A1 (en) | 2012-09-07 | 2014-03-13 | International Business Machines Corporation | Selective Delaying of Write Requests in Hardware Transactional Memory Systems |
CN104951240B (zh) | 2014-03-26 | 2018-08-24 | 阿里巴巴集团控股有限公司 | 一种数据处理方法及处理器 |
-
2014
- 2014-03-26 CN CN201410117556.9A patent/CN104951240B/zh active Active
- 2014-03-26 CN CN201811046055.0A patent/CN109240945B/zh active Active
- 2014-05-28 TW TW103118606A patent/TWI638311B/zh not_active IP Right Cessation
-
2015
- 2015-03-25 WO PCT/US2015/022507 patent/WO2015148679A1/en active Application Filing
- 2015-03-25 JP JP2016553649A patent/JP6470300B2/ja active Active
- 2015-03-25 KR KR1020167025883A patent/KR102398912B1/ko active IP Right Grant
- 2015-03-25 US US14/668,681 patent/US9715450B2/en active Active
- 2015-03-25 EP EP18198050.9A patent/EP3441886B1/en active Active
- 2015-03-25 EP EP15769090.0A patent/EP3123351B1/en active Active
- 2015-12-01 HK HK15111785.9A patent/HK1211102A1/xx unknown
-
2017
- 2017-06-12 US US15/619,886 patent/US9858186B2/en active Active
-
2019
- 2019-01-17 JP JP2019005950A patent/JP6685437B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006501546A (ja) * | 2002-09-27 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 統合ディレクトリとプロセッサキャッシュを備えたコンピュータシステム |
JP2012512493A (ja) * | 2008-12-30 | 2012-05-31 | インテル・コーポレーション | ローカルにバッファリングされたデータをサポートするためのキャッシュコヒーレンスプロトコルの拡張 |
US20100332538A1 (en) * | 2009-06-30 | 2010-12-30 | Microsoft Corporation | Hardware accelerated transactional memory system with open nested transactions |
US20130254488A1 (en) * | 2012-03-20 | 2013-09-26 | Stefanos Kaxiras | System and method for simplifying cache coherence using multiple write policies |
Also Published As
Publication number | Publication date |
---|---|
KR20160138025A (ko) | 2016-12-02 |
EP3123351B1 (en) | 2018-12-12 |
US20150278094A1 (en) | 2015-10-01 |
HK1211102A1 (en) | 2016-05-13 |
US9858186B2 (en) | 2018-01-02 |
CN109240945B (zh) | 2023-06-06 |
EP3123351A1 (en) | 2017-02-01 |
JP6470300B2 (ja) | 2019-02-13 |
CN104951240B (zh) | 2018-08-24 |
KR102398912B1 (ko) | 2022-05-17 |
CN104951240A (zh) | 2015-09-30 |
JP2019083045A (ja) | 2019-05-30 |
WO2015148679A1 (en) | 2015-10-01 |
JP6685437B2 (ja) | 2020-04-22 |
CN109240945A (zh) | 2019-01-18 |
EP3441886B1 (en) | 2020-11-18 |
US20170277635A1 (en) | 2017-09-28 |
TWI638311B (zh) | 2018-10-11 |
TW201537454A (zh) | 2015-10-01 |
EP3441886A1 (en) | 2019-02-13 |
EP3123351A4 (en) | 2017-10-25 |
US9715450B2 (en) | 2017-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6685437B2 (ja) | データ処理のための方法及びプロセッサ | |
TWI397813B (zh) | 用於虛擬化交易式記憶體的總體溢位之裝置、方法與系統 | |
US8881153B2 (en) | Speculative thread execution with hardware transactional memory | |
US8706973B2 (en) | Unbounded transactional memory system and method | |
US11010298B2 (en) | Reducing cache transfer overhead in a system | |
EP3701377B1 (en) | Method and apparatus for updating shared data in a multi-core processor environment | |
US9798577B2 (en) | Transactional storage accesses supporting differing priority levels | |
US8423736B2 (en) | Maintaining cache coherence in a multi-node, symmetric multiprocessing computer | |
EP4026005B1 (en) | Producer-to-consumer active direct cache transfers | |
US9606923B2 (en) | Information processing device with shared memory, memory order guarantee method using counters fence instructions in relation to cache-oriented requests, and recording medium storing program | |
KR20160086820A (ko) | 메모리에 동시에 액세스하는 기법 | |
US11899589B2 (en) | Systems, methods, and devices for bias mode management in memory systems | |
US20220050779A1 (en) | Memory disposition device, memory disposition method, and recording medium storing memory disposition program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6470300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |