JP2017168704A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2017168704A
JP2017168704A JP2016053322A JP2016053322A JP2017168704A JP 2017168704 A JP2017168704 A JP 2017168704A JP 2016053322 A JP2016053322 A JP 2016053322A JP 2016053322 A JP2016053322 A JP 2016053322A JP 2017168704 A JP2017168704 A JP 2017168704A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin layer
ground terminal
conductive shield
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016053322A
Other languages
English (en)
Inventor
正次 岩本
Masatsugu Iwamoto
正次 岩本
尚 山崎
Takashi Yamazaki
尚 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016053322A priority Critical patent/JP2017168704A/ja
Priority to TW105127046A priority patent/TWI628755B/zh
Priority to CN201610756197.0A priority patent/CN107204312A/zh
Priority to US15/441,465 priority patent/US9997470B2/en
Publication of JP2017168704A publication Critical patent/JP2017168704A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】半導体装置における電磁波障害を抑制することである。
【解決手段】半導体装置の製造方法は、半導体素子と、半導体素子を封止する封止樹脂層と、半導体素子に電気的に接続され且つ封止樹脂層の一面から突出するグランド電位に接続可能なグランド端子および信号端子と、を具備する被処理体と、第１の面と、第２の面と、第１の面から第２の面まで連続的に露出する第１の溝と、第１の面に露出する第２の溝と、を具備する治工具と、をグランド端子が第１の溝に挿入され信号端子が第２の溝に挿入されるとともに一面が第１の面に接するように重ね合わせて配置する工程と、封止樹脂層の露出部およびグランド端子の露出部を覆うように導電性シールド層を形成して導電性シールド層とグランド端子との間を電気的に接続する工程と、を具備する。
【選択図】図１

Description

実施形態の発明は、半導体装置の製造方法および半導体装置に関する。
電子部品の一つとして挿入実装型の半導体装置が知られている。挿入実装型の半導体装置は、封止樹脂層に封止された半導体素子と封止樹脂層から突出するグランド用端子や信号用端子等の外部接続端子とを有する。当該外部接続端子を例えば搭載用基板の挿入部に挿入して半導体装置と搭載用基板とを電気的に接続する。
上記半導体装置を例えば通信機器等に用いる場合、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、封止樹脂層の表面を導電性シールド層で覆う構造が用いられている。上記構造で十分なシールド効果を得るためには、導電性シールド層をグランド端子に電気的に接続することが好ましい。
米国特許出願公開第２０１５／０１７１０５６号明細書
実施形態の発明が解決しようとする課題は、半導体装置における電磁波障害を抑制することである。
実施形態の半導体装置の製造方法は、半導体素子と、半導体素子を封止する封止樹脂層と、半導体素子に電気的に接続され且つ封止樹脂層の一面から突出するグランド電位に接続可能なグランド端子および信号端子と、を具備する被処理体と、第１の面と、第２の面と、第１の面から第２の面まで連続的に露出する第１の溝と、第１の面に露出する第２の溝と、を具備する治工具と、をグランド端子が第１の溝に挿入され信号端子が第２の溝に挿入されるとともに一面が第１の面に接するように重ね合わせて配置する工程と、封止樹脂層の露出部およびグランド端子の露出部を覆うように導電性シールド層を形成して導電性シールド層とグランド端子との間を電気的に接続する工程と、を具備する。
配置工程を説明するための模式図である。 被処理体の構成例を示す模式図である。 シールド工程を説明するための模式図である。 保護層形成工程を説明するための模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
半導体装置の製造方法例としてシングルインラインパッケージ（ＳＩＰ）である挿入実装型の半導体装置の製造方法例について説明する。半導体装置の製造方法例は、配置工程と、シールド工程と、を具備する。
図１は、配置工程を説明するための模式図である。配置工程では、図１に示すように、被処理体１０と治工具２０とを重ね合わせるように配置し、例えばシールド工程を行う処理室内に搬送する。
被処理体１０について説明する。被処理体１０は、挿入実装型の半導体部品であり、例えば電界効果トランジスタ、レギュレータ等のディスクリート半導体である。ディスクリート半導体に限定されず被処理体１０は、例えば封止樹脂層の一面のみに複数の外部接続端子を有する他の挿入実装型の半導体部品であってもよい。
図２は、被処理体１０の構成例を示す模式図である。図２に示す被処理体１０は、外部接続端子１ａないし１ｃを有する基板１と、半導体素子３と、ボンディングワイヤ４と、封止樹脂層５と、を備える。
基板１としては、例えばリードフレームが用いられる。リードフレームとしては、例えば銅、銅合金、または４２アロイ等の鉄およびニッケルの合金等を用いたリードフレーム等が挙げられる。
外部接続端子１ａないし１ｃは、封止樹脂層５の一面である面５ａ（外部接続端子１ａないし１ｃの突出面ともいう）から突出する。図２に示す外部接続端子１ａないし１ｃは、例えば面５ａに垂直な方向に沿って延在するがこれに限定されない。外部接続端子１ａないし１ｃは、表面に錫等を含むはんだめっき層を有していてもよい。はんだめっき層を有することにより、例えば外部接続端子１ａないし１ｃの酸化を抑制することができる。
外部接続端子１ａは、例えばグランド端子としての機能を有する。ここでグランド端子とは、半導体装置が他の電子部品と接続される際、グランド電位に接続される予定の、グランド電位に接続可能な端子を意味する。外部接続端子１ｂは、例えば入力信号端子としての機能を有する。外部接続端子１ｃは、例えば出力信号端子としての機能を有する。被処理体１０が例えば電界効果トランジスタの場合、外部接続端子１ａはソースおよびドレインの一方に電気的に接続され、外部接続端子１ｂはゲートに電気的に接続され、外部接続端子１ｂはソースおよびドレインの他方に電気的に接続される。なお、外部接続端子の数および位置は図１および図２に限定されない。外部接続端子１ａないし１ｃの位置は互いに入れ替えられてもよい。また、電源端子としての機能を有する外部接続端子がさらに設けられていてもよい。
基板１として配線基板が用いられてもよい。配線基板は、例えば第１の面上に設けられた第１ないし第３の接続パッドを含む複数の接続パッドを有する。第１の接続パッドは、例えばグランド配線に電気的に接続されている。第２の接続パッドは、例えば入力信号配線に電気的に接続されている。第３の接続パッドは、例えば出力信号配線に電気的に接続されている。外部接続端子１ａは、第１の接続パッドに電気的に接続され、外部接続端子１ｂは、第２の接続パッドに電気的に接続され、外部接続端子１ｃは、第３の接続パッドに電気的に接続される。
半導体素子３は、基板１上に搭載されている。半導体素子３は、複数のボンディングワイヤ４を介して外部接続端子１ａないし外部接続端子１ｃのそれぞれに電気的に接続される。半導体素子３としては、例えば半導体チップ等が用いられてもよい。なお、半導体素子３が複数の半導体チップの積層体を有していてもよい。ボンディングワイヤ４としては、例えば金ワイヤ、銀ワイヤ、銅ワイヤ等が挙げられる。銅ワイヤの表面がパラジウム膜により覆われていてもよい。
封止樹脂層５は、半導体素子３を封止するように設けられている。また、封止樹脂層５により、ボンディングワイヤ４、半導体素子３と外部接続端子１ａないし１ｃのそれぞれとの間の接続部が封止される。封止樹脂層５は、例えば面５ａを含む外周面を有する直方体である。封止樹脂層５は、ＳｉＯ２等の無機充填材を含有する。無機充填材は、例えば粒状であり、封止樹脂層５の粘度や硬度等を調整する機能を有する。封止樹脂層５中の無機充填材の含有量は、例えば６０％以上９０％以下である。封止樹脂層５としては、例えば無機充填材と絶縁性の有機樹脂材料との混合物を用いることができる。有機樹脂材料としては、例えばエポキシ樹脂が挙げられる。
治工具２０について説明する。治工具２０は、面２１ａと面２１ｂとを含む外周面と、溝２２ａと、溝２２ｂと、溝２２ｃと、を具備する。治工具２０は、例えば金属材料または樹脂材料等を用いて形成される。
面２１ａは例えば治工具２０の上面に設けられる。面２１ｂは例えば治工具２０の側面に設けられる。溝２２ａは、面２１ａに露出し、治工具２０の厚さ方向に所定の深さを有する。また、溝２２ａは、面２１ａから面２１ｂまで連続的に露出する露出部２０１を有する。溝２２ｂおよび溝２２ｃのそれぞれは、面２１ａに露出し治工具２０の厚さ方向に所定の深さを有する。溝２２ａないし２２ｃの深さや幅は外部接続端子１ａないし１ｃの長さや幅に応じて設計される。
配置工程では、被処理体１０と治工具２０とを、外部接続端子１ａが溝２２ａに挿入され、外部接続端子１ｂが溝２２ｂに挿入され、外部接続端子１ｃが溝２２ｃに挿入されるとともに、封止樹脂層５の面５ａが治工具２０の面２１ａに接するように重ね合わせて配置する。このとき、外部接続端子１ａの一部は、露出部２０１において露出している。これに対し、外部接続端子１ｂおよび外部接続端子１ｃは、封止樹脂層５および治工具２０に覆われている。
図３は、シールド工程を説明するための断面模式図である。シールド工程では、図３に示すように、封止樹脂層５の外周面の露出部および露出部２０１における外部接続端子１ａの露出部に導電性シールド層７を形成する。このとき、外部接続端子１ａの露出部は、封止樹脂層５の外周面の露出部と連続しているため、導電性シールド層７を形成することと同時に外部接続端子１ａと導電性シールド層７との間を電気的に接続することができる。
導電性シールド層７は、封止樹脂層５の面５ａを除く外周面を覆い、シールド工程において露出されていた外部接続端子１ａの一部に接するように面５ａを介して延在する。外部接続端子１ａの全部に導電性シールド層７を形成すると、半導体装置を基板に搭載する際のはんだ工程等に影響を及ぼすため、外部接続端子１ａの一部のみに導電性シールド層７を形成することが好ましい。また、外部接続端子１ｂおよび１ｃは治工具２０に覆われているため外部接続端子１ｂおよび１ｃの表面に導電性シールド層７が形成されない。よって、導電性シールド層７は、外部接続端子１ｂおよび１ｃと離間され且つ電気的に分離されている。
導電性シールド層７は、半導体素子３等から放射される不要な電磁波を遮蔽し、外部への漏洩を抑制する機能を有する。外部接続端子１ａと導電性シールド層７との間を電気的に接続することにより外部接続端子１ａを介して外部に不要な電磁波を逃がすことができる。
導電性シールド層７は、例えば銅、ニッケル、チタン、金、銀、パラジウム、白金、鉄、アルミニウム、錫もしくはクロム等の金属、上記金属の合金、ステンレス鋼、またはインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）等を含むことが好ましい。例えば銅を用いることにより導電性シールド層７の電気抵抗率を低減することができる。導電性シールド層７は、上記材料の複合層または積層を有していてもよい。導電性シールド層７は、例えばスパッタリングにより形成される。スパッタリング以外には例えば蒸着法、スプレー法、無電解めっき等のめっき処理等が用いられてもよい。
導電性シールド層７の厚さは、その電気抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層７の電気抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シールド層７の厚さを設定することが好ましい。導電性シールド層７のシート抵抗値を０．５Ω以下とすることにより、封止樹脂層５からの不要な電磁波の漏洩を再現性よく抑制することができる。導電性シールド層７の厚さは、例えば０．１μｍ以上２０μｍ以下であることが好ましい。０．１μｍ未満の場合、シールド効果が低下する場合がある。２０μｍを超える場合、導電性シールド層７の応力が大きく、導電性シールド層７が剥がれる場合がある。スパッタリング等に導電性シールド層７を形成する場合、面５ａに接する領域は、他の領域よりも薄い場合がある。
本実施形態の半導体装置の製造方法では、複数の面に連続的に露出する溝を有する治工具を用い、封止樹脂層を覆いつつグランド端子としての機能を有する外部接続端子の一部まで延在するように導電性シールド層を形成してグランド端子と導電性シールド層との間を電気的に接続する。
挿入実装型の半導体装置では、外部接続端子が封止樹脂層から突出するように設けられている。このため、治工具２０を用いずにスパッタリングやめっき処理等の上記方法により導電性シールド層を形成する場合、グランド端子以外の外部接続端子にも導電性シールド層の一部が形成され短絡する場合がある。この場合、グランド端子以外の外部接続端子に導電性シールド層を形成しないためにはマスキング等の工程が必要である。
本実施形態の半導体装置の製造方法では、信号端子としての機能を有する外部接続端子を治工具で覆いつつ導電性シールド層を形成する。よって、シールド工程においてグランド端子以外の外部接続端子と導電性シールド層との短絡を抑制することができる。また、導電性シールド層を形成すると同時に導電性シールド層とグランド端子との間を電気的に接続することができる。よって、工程数の増加を抑制することができる。なお、複数の面に連続的に露出する溝を複数有する治工具を用いて複数の被処理体に対して同一工程で導電性シールド層を形成してもよい。
本実施形態の半導体装置の製造方法は、上記配置工程の前に被処理体１０を形成する工程（被処理体形成工程）を具備していてもよい。被処理体形成工程は、被処理体１０の形成方法は、基板準備工程と、搭載工程と、樹脂封止工程と、分離工程と、めっき工程と、を具備する。
基板準備工程は、外部接続端子１ａないし１ｃを有する基板１を準備する工程である。搭載工程は、基板１上に半導体素子３を搭載し、半導体素子３と外部接続端子１ａとの間を電気的に接続し、半導体素子３と外部接続端子１ｂとの間を電気的に接続し、半導体素子３と外部接続端子１ｃとの間を電気的に接続する工程である。搭載工程では、半導体素子３と外部接続端子１ａないし１ｃのそれぞれとの間をボンディングワイヤ４により電気的に接続するボンディングが行われる。さらに、搭載工程において、半導体素子３を搭載した後に加熱処理を行ってもよい。
封止工程は、基板１、半導体素子３、半導体素子３と外部接続端子１ａとの間の接続部、半導体素子３と外部接続端子１ｂとの間の接続部、および半導体素子３と外部接続端子１ｃとの間の接続部を封止するように封止樹脂層５を形成する工程である。封止樹脂層５の形成法としては、例えば無機充填材と有機樹脂等との混合物を用いた、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法、シートモールド法、または樹脂ディスペンス法等が挙げられる。
めっき工程は、外部接続端子１ａないし１ｃの表面の露出部にめっき処理を施してはんだめっき層を形成する工程である。めっき工程では例えば錫等を含むはんだ材料を用いて電界めっき等のめっき加工が行われる。なお、製品名等の製品情報を刻印するマーキング工程を行ってもよい。マーキング工程後にシールド工程を行うことにより刻印された文字の視認性を向上させることができる。以上が被処理体形成工程の説明である。
本実施形態の半導体装置の製造方法は、シールド工程の後に保護層を形成する工程を具備してもよい。図４は、保護層形成工程を説明するための断面模式図である。保護層形成工程では、図４に示すように、導電性シールド層７上に保護層８を形成する。このとき、保護層８の一部が外部接続端子１ａの一部に接していてもよい。
保護層８は、耐食性や耐マイグレーション性に優れ、例えば導電性シールド層７の耐湿性を向上させ、導電性シールド層７の腐食を抑制する機能を有する。保護層８としては、例えば金属材料、樹脂材料、セラミック材料等が用いられる。保護層８は、例えばチタン、クロム、ニッケル、鉄、アルミニウム、モリブデン、タンタル、マンガン、ランタンまたは銅等の金属、またはステンレス鋼、上記金属の酸化物、上記金属の窒化物、ＩＴＯ、炭素、黒鉛、ダイヤモンドライクカーボン、ＺｒＢ、ＭｏＳ、ＴｉＯＮ、ＴｉＡｌＮ、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂、ポリアミド樹脂等を含む。保護層８は、例えば導電性シールド層７の形成に適用可能な方法を用いて形成されてもよい。
上記実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…基板、１ａ…外部接続端子、１ｂ…外部接続端子、１ｃ…外部接続端子、３…半導体素子、４…ボンディングワイヤ、５…封止樹脂層、５ａ…面、７…導電性シールド層、８…保護層、１０…被処理体、２０…治工具、２１ａ…面、２１ｂ…面、２２ａ…溝、２２ｂ…溝、２２ｃ…溝、２０１…露出部。

Claims (5)

  1. 半導体素子と、前記半導体素子を封止する封止樹脂層と、前記半導体素子に電気的に接続され且つ前記封止樹脂層の一面から突出するグランド電位に接続可能なグランド端子と、前記半導体素子に電気的に接続され且つ前記一面から突出する信号端子と、を具備する被処理体と、第１の面と、第２の面と、前記第１の面から前記第２の面まで連続的に露出する第１の溝と、前記第１の面に露出する第２の溝と、を具備する治工具と、を前記グランド端子が前記第１の溝に挿入され前記信号端子が前記第２の溝に挿入されるとともに前記一面が前記第１の面に接するように重ね合わせて配置する工程と、
    前記封止樹脂層の露出部および前記グランド端子の露出部を覆うように導電性シールド層を形成して前記導電性シールド層と前記グランド端子との間を電気的に接続する工程と、を具備する、半導体装置の製造方法。
  2. 前記被処理体と前記治工具とを配置する工程の前に前記被処理体を形成する工程をさらに具備し、
    前記被処理体を形成する工程は、
    前記グランド端子と前記信号端子とを有する基板上に半導体素子を搭載し、前記半導体素子と前記グランド端子との間を電気的に接続し且つ前記半導体素子と前記信号端子との間を電気的に接続する工程と、
    前記半導体素子、前記半導体素子と前記グランド端子との間の接続部、および前記半導体素子と前記信号端子との間の接続部を封止するように前記封止樹脂層を形成する工程と、
    前記グランド端子および前記信号端子の露出部にめっき処理を施してめっき層を形成する工程と、を含む、請求項１に記載の半導体装置の製造方法。
  3. 前記導電性シールド層は、スパッタリング、スプレー法、蒸着法、またはめっき処理により形成される、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記半導体装置がシングルインラインパッケージである、請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
  5. 半導体素子と、
    前記半導体素子を封止する封止樹脂層と、
    前記半導体素子に電気的に接続され且つ前記封止樹脂層の一面から突出するグランド端子と、
    前記半導体素子に電気的に接続され且つ前記一面から突出する信号端子と、
    前記封止樹脂層の前記一面を除く面を覆いつつ前記グランド端子の一部に接するように前記一面を介して延在し且つ前記信号端子と離間する導電性シールド層と、を具備する、半導体装置。
JP2016053322A 2016-03-17 2016-03-17 半導体装置の製造方法および半導体装置 Pending JP2017168704A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016053322A JP2017168704A (ja) 2016-03-17 2016-03-17 半導体装置の製造方法および半導体装置
TW105127046A TWI628755B (zh) 2016-03-17 2016-08-24 半導體裝置之製造方法及半導體裝置
CN201610756197.0A CN107204312A (zh) 2016-03-17 2016-08-29 半导体装置的制造方法及半导体装置
US15/441,465 US9997470B2 (en) 2016-03-17 2017-02-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053322A JP2017168704A (ja) 2016-03-17 2016-03-17 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2017168704A true JP2017168704A (ja) 2017-09-21

Family

ID=59847634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053322A Pending JP2017168704A (ja) 2016-03-17 2016-03-17 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US9997470B2 (ja)
JP (1) JP2017168704A (ja)
CN (1) CN107204312A (ja)
TW (1) TWI628755B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173948A (en) * 1981-04-20 1982-10-26 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS61150241A (ja) * 1984-12-24 1986-07-08 Toshiba Corp 半導体装置の製造方法
JPH01115145A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp 樹脂封止形集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2009071234A (ja) * 2007-09-18 2009-04-02 Denso Corp 半導体装置
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
JP2015115557A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173948A (en) * 1981-04-20 1982-10-26 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS61150241A (ja) * 1984-12-24 1986-07-08 Toshiba Corp 半導体装置の製造方法
JPH01115145A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp 樹脂封止形集積回路

Also Published As

Publication number Publication date
TWI628755B (zh) 2018-07-01
US20170271271A1 (en) 2017-09-21
TW201735281A (zh) 2017-10-01
CN107204312A (zh) 2017-09-26
US9997470B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
US20200328191A1 (en) Stacked package structure and stacked packaging method for chip
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US7261596B2 (en) Shielded semiconductor device
US7466012B2 (en) Power semiconductor package
CN110010582B (zh) 半导体装置及其制造方法
CN110010587B (zh) 半导体装置的制造方法及半导体装置
US10600743B2 (en) Ultra-thin thermally enhanced electro-magnetic interference shield package
US20160027740A1 (en) Package structure and method for fabricating the same
US11631645B2 (en) Circuit module and manufacturing method therefor
US20060113642A1 (en) Semiconductor device
TW201340261A (zh) 半導體裝置及其製造方法
JP2008091714A (ja) 半導体装置
TW201533860A (zh) 配線基板及使用其之半導體裝置
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
US9721900B2 (en) Semiconductor package and its manufacturing method
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US10916520B2 (en) Semiconductor device, and method of manufacturing the same
CN105244327A (zh) 电子装置模块及其制造方法
JP2017168704A (ja) 半導体装置の製造方法および半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
US9685398B2 (en) Thin semiconductor device packages
US11715676B2 (en) Semiconductor device
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
TWI517314B (zh) 離散式電路元件之微型封裝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190402