JP2017130539A - Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device - Google Patents

Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device Download PDF

Info

Publication number
JP2017130539A
JP2017130539A JP2016008597A JP2016008597A JP2017130539A JP 2017130539 A JP2017130539 A JP 2017130539A JP 2016008597 A JP2016008597 A JP 2016008597A JP 2016008597 A JP2016008597 A JP 2016008597A JP 2017130539 A JP2017130539 A JP 2017130539A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
semiconductor device
buffer layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016008597A
Other languages
Japanese (ja)
Inventor
典彦 戸田
Norihiko Toda
典彦 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2016008597A priority Critical patent/JP2017130539A/en
Publication of JP2017130539A publication Critical patent/JP2017130539A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To grow a flat GaN epitaxial layer by using a Si(001) substrate.SOLUTION: A nitride semiconductor device comprises: a Si(001) single crystal substrate 1; an AlN buffer layer 2 laminated on a surface of the single crystal substrate; a GaInN(0.01≤x≤0.3) buffer layer 3 laminated on the AlN buffer layer 2 on a surface on the side opposite to the substrate; and a GaN epitaxial layer 4 laminated on a the GaInN buffer layer 3 on a surface on the side opposite to the substrate. It is preferable that a film thickness of the AlN buffer layer 2 is 13.5-54 times greater than a film thickness of the GaInN buffer layer 3.SELECTED DRAWING: Figure 1

Description

本発明は、窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置に関し、例えば、窒化物半導体と格子定数の異なるシリコン基板上に作製した、表面が平坦な窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置に関する。   The present invention relates to a nitride semiconductor device, a method of manufacturing a nitride semiconductor device, and a manufacturing apparatus. For example, a nitride semiconductor device having a flat surface and a nitride manufactured on a silicon substrate having a lattice constant different from that of a nitride semiconductor. The present invention relates to a method for manufacturing a semiconductor device and a manufacturing apparatus.

GaN(Gallium Nitride)系窒化物半導体は、高周波・高出力HEMT(High Electron Mobility Transistor)やLED(Light Emitting Diode)、LD(Laser Diode)等の半導体デバイスへの応用が成功して以来、盛んに研究されている。これらの半導体デバイスは、通常、窒化物系半導体をサファイアやシリコン、シリコンカーバイド基板の表面に成長した積層構造を有している。特に、シリコン基板は、大面積基板の存在、高品質、高熱伝導性、ダイシング・薄層化の容易性、プロセス技術の完成度、世界中の工場ラインの存在、低価格等の多くの魅力ある特徴を備えている。   GaN (Gallium Nitride) -based nitride semiconductors have flourished since successful application to semiconductor devices such as high-frequency and high-power HEMTs (High Electron Mobility Transistors), LEDs (Light Emitting Diodes), and LDs (Laser Diodes) It has been studied. These semiconductor devices usually have a laminated structure in which a nitride-based semiconductor is grown on the surface of sapphire, silicon, or silicon carbide substrate. In particular, silicon substrates have many attractive features such as the existence of large-area substrates, high quality, high thermal conductivity, ease of dicing and thinning, completeness of process technology, existence of factory lines around the world, and low price. It has features.

そこで、近年、数多くの研究機関は、シリコン基板の表面に窒化物半導体を成長する研究を進めている。しかしながら、通常、成長可能な窒化物半導体の結晶構造は、六方晶系六方最密構造であり、シリコンの結晶構造は、立方晶系ダイヤモンド構造である。このため、六方最密構造である窒化物半導体は、(111)の面方位を有したシリコン基板を用いて、c軸方向に成長させられる。   In recent years, therefore, many research institutions have been conducting research on growing nitride semiconductors on the surface of silicon substrates. However, normally, the crystal structure of a nitride semiconductor that can be grown is a hexagonal hexagonal close-packed structure, and the crystal structure of silicon is a cubic diamond structure. Therefore, a nitride semiconductor having a hexagonal close-packed structure is grown in the c-axis direction using a silicon substrate having a (111) plane orientation.

非特許文献1は、AlGaN/AlN多層構造バッファ層の形成において、シリコン(001)基板に傾斜基板を用い、ドメインの方向を揃え、且つ平坦に成長する技術を開示している。   Non-Patent Document 1 discloses a technique of using an inclined substrate as a silicon (001) substrate, aligning the directions of domains, and growing flatly in forming an AlGaN / AlN multilayer structure buffer layer.

また、特許文献1は、多孔質層(ポーラスSi部)を有する(001)面シリコン基板を用い、該ポーラスSi部に対して、(111)面を持つSi薄膜を接合する技術を開示している。   Patent Document 1 discloses a technique in which a (001) plane silicon substrate having a porous layer (porous Si portion) is used, and a Si thin film having a (111) plane is bonded to the porous Si portion. Yes.

特許第5546133号公報(段落0010,0020,0032)Japanese Patent No. 5546133 (paragraphs 0010, 0020, 0032)

Epitaxy of GaNon silicone-impact of symmetry and surface reconstruction, NewJournalof Physics,9(2007),p.389Epitaxy of GaNon silicone-impact of symmetry and surface reconstruction, New Journal of Physics, 9 (2007), p.389

ところで、一般にLSI(Large Scale Integration)の製造に用いられるシリコン基板は、Si−SiOの界面準位密度が小さく、ウェットエッチングが容易な(001)面方位の基板が用いられる。このため、シリコン(001)基板上に窒化物半導体を成長することができれば、1枚の基板上にLSIと窒化物半導体とのハイブリッド装置が可能となる。 By the way, a silicon substrate generally used for manufacturing LSI (Large Scale Integration) is a substrate having a (001) plane orientation in which the interface state density of Si—SiO 2 is small and wet etching is easy. For this reason, if a nitride semiconductor can be grown on a silicon (001) substrate, a hybrid device of LSI and nitride semiconductor on a single substrate becomes possible.

しかしながら、窒化物半導体とシリコン基板との組み合わせは、格子定数や熱膨張係数が大きく異なり、クラックが発生し易いという問題点もある。特に、シリコン(111)基板を用いることなく、シリコン(001)基板上に成長した窒化物半導体は、30度回転ドメインが混在するダブルドメイン成長の問題と、平坦成長が困難であるという問題とを同時に抱えることとなる。   However, the combination of a nitride semiconductor and a silicon substrate has a problem that a lattice constant and a thermal expansion coefficient are greatly different and cracks are easily generated. In particular, a nitride semiconductor grown on a silicon (001) substrate without using a silicon (111) substrate has a problem of double domain growth in which 30 degree rotation domains are mixed and a problem that flat growth is difficult. It will be held at the same time.

ダブルドメイン成長の問題は、電流を主にc軸方向に流すことで影響を抑えることが可能である。しかしながら、窒化物半導体が平坦成長しない場合は、装置作製そのものがほぼ不可能になってしまう。   The problem of the double domain growth can be suppressed by flowing a current mainly in the c-axis direction. However, if the nitride semiconductor does not grow flat, device fabrication itself becomes almost impossible.

図13は、Si(001)基板の表面にAlNバッファ層を介して、GaNエピタキシャル層を成長させたときの表面写真であり、比較例として示したものである。
シリコン(001)基板の表面に堆積したGaN/AlNは、結晶成長核密度が小さいために、基板全体を覆うことなく凹凸の大きな表面となる。このように、平坦成長しない場合はフォトリソなどのプロセスが施せないため装置作製が不可能である。なお、シリコン(111)基板の表面にAlNバッファ層を形成し、続けてGaN層をエピタキシャル成長させた場合は、シングルドメインであり、平坦かつ鏡面成長となる。
FIG. 13 is a surface photograph when a GaN epitaxial layer is grown on the surface of a Si (001) substrate via an AlN buffer layer, and is shown as a comparative example.
Since GaN / AlN deposited on the surface of the silicon (001) substrate has a low crystal growth nucleus density, it has a large uneven surface without covering the entire substrate. As described above, when flat growth is not performed, a device such as photolithography cannot be performed, so that the device cannot be manufactured. Note that when an AlN buffer layer is formed on the surface of a silicon (111) substrate and the GaN layer is subsequently epitaxially grown, it is single domain and flat and mirror-growth.

ここで、ドメインの方向を揃え、且つ平坦成長する技術として、前記した非特許文献1に記載の技術がある。しかしながら、非特許文献1が開示する技術は、シリコン(001)を4°傾斜させた基板を用いているため、通常のLSI製造に用いられるシリコン基板とは異なる基板上への窒化物半導体を成長する必要がある。このため、1枚の基板を用いて、LSIと窒化物半導体とをハイブリッド形成することは困難であり、LSIと窒化物半導体とを個別に作製してパッケージ内で混成せざるを得ない。   Here, there is a technique described in Non-Patent Document 1 as a technique for aligning the domain directions and performing flat growth. However, since the technology disclosed in Non-Patent Document 1 uses a substrate in which silicon (001) is tilted by 4 °, a nitride semiconductor is grown on a substrate different from a silicon substrate used for normal LSI manufacturing. There is a need to. For this reason, it is difficult to hybridize LSI and nitride semiconductor using a single substrate, and LSI and nitride semiconductor must be individually manufactured and mixed in a package.

もし、LSIとのハイブリッド形成を諦めるのであれば、シリコン(001)を4°傾斜させた基板を用いた技術よりも報告例が多く、シングルドメイン成長になり、且つGaN層の平坦成長が容易なシリコン(111)基板を用いれば十分である。   If hybrid formation with LSI is abandoned, there are more reported examples than the technology using a substrate in which silicon (001) is inclined by 4 °, single domain growth, and flat growth of a GaN layer is easy. It is sufficient to use a silicon (111) substrate.

次に、問題の回避方法として、特許文献1に記載の技術を用い、(111)面を持つSi薄膜の表面に、バッファ層を介してGaNを積層することが考えられる。しかしながら、特許文献1に記載の技術を用いて作製した窒化物半導体装置とは、別にLSIを作製して、パッケージ内で混成することになる。パッケージ内の混成の方がコスト的にも技術難易度的にも有利である。   Next, as a method for avoiding the problem, it is conceivable to stack GaN on the surface of a Si thin film having a (111) plane through a buffer layer using the technique described in Patent Document 1. However, an LSI is manufactured separately from the nitride semiconductor device manufactured using the technique described in Patent Document 1, and is mixed in the package. Hybridization in the package is advantageous in terms of cost and technical difficulty.

そこで、本発明は、Si(001)基板を用いて、GaNエピタキシャル層を平坦成長することができる窒化物半導体装置、窒化物半導体の作製方法、及び製造装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a nitride semiconductor device, a method for manufacturing a nitride semiconductor, and a manufacturing apparatus capable of flatly growing a GaN epitaxial layer using a Si (001) substrate.

前記課題を解決するため、本発明の窒化物半導体装置は、前記目的を達成するために、Si(001)単結晶基板と、該Si(001)単結晶基板の表面に積層されたAlNバッファ層と、前記AlN層の基板反対側表面に積層されたGa1−xInN(0.01≦x≦0.3)バッファ層と、前記Ga1−xInN層の基板反対側表面に積層されたGaNエピタキシャル層とを備えたことを特徴とする。 In order to solve the above problems, a nitride semiconductor device according to the present invention includes a Si (001) single crystal substrate and an AlN buffer layer stacked on the surface of the Si (001) single crystal substrate in order to achieve the above object. And a Ga 1-x In x N (0.01 ≦ x ≦ 0.3) buffer layer laminated on the substrate opposite surface of the AlN layer, and a Ga 1-x In x N layer laminated on the substrate opposite surface. And a GaN epitaxial layer.

また、本発明の窒化物半導体装置の作製方法は、Si(001)単結晶基板を用いた窒化物半導体装置の作製方法であって、Alの原料(例えば、TMA)、及びアンモニアガスの導入により、前記Si(001)単結晶基板の表面にAlNバッファ層が成膜させられるAlN成膜工程と、前記アンモニアガスが導入された状態で、前記Si(001)単結晶基板の温度がGaInNの成長温度(例えば、600度)よりも高くGaNの成長温度(例えば、800度)よりも低い温度(例えば、700度)に低下させられる工程と、Inの原料(例えば、TMI)、Gaの原料(例えば、TMG)、及びアンモニアガスの導入により、前記温度が低下させられたSi(001)単結晶基板のAlNバッファ層の表面にGa1−xInN(0.01≦x≦0.3)バッファ層が成膜させられるGaInN成膜工程と、をさらに備えることを特徴とする。 The method for manufacturing a nitride semiconductor device according to the present invention is a method for manufacturing a nitride semiconductor device using a Si (001) single crystal substrate, which is obtained by introducing an Al raw material (for example, TMA) and ammonia gas. An AlN film forming step in which an AlN buffer layer is formed on the surface of the Si (001) single crystal substrate, and the temperature of the Si (001) single crystal substrate is grown with GaInN in a state where the ammonia gas is introduced. A step of lowering the temperature to a temperature (eg, 700 ° C.) higher than a temperature (eg, 600 ° C.) and lower than a temperature of GaN growth (eg, 800 ° C.), a source of In (eg, TMI), a source of Ga ( for example, TMG), and the introduction of ammonia gas, Ga 1-x in x N (0.01 ≦ x ≦ 0.3) buffer layer on the surface of the AlN buffer layer of Si (001) single crystal substrate is the temperature lowers the And further comprising a GaInN film forming process is caused to film.

また、本発明の窒化物半導体装置の製造装置は、Si(001)単結晶基板を用いた窒化物半導体装置を製造する製造装置であって、前記Si(001)単結晶基板を加熱する加熱部(22)と、前記Si(001)単結晶基板の表面で有機金属材料、キャリアガス、及びアンモニアガスが通流する反応管(24)と、前記有機金属材料の量、前記アンモニアガスの流量、及び前記加熱部を制御する制御部(40)とを備え、前記制御部は、
前記Si(001)単結晶基板がGaNの成長温度(例えば、800度)よりも高い温度(例えば、1200度)になるまで前記加熱部を制御する基板加熱制御部と、前記反応管にAlの原料(例えば、TMA)、及びアンモニアガスを通流させるAlN成膜制御部と、前記アンモニアガスが通流している状態で、前記Si(001)単結晶基板がGaInN成長温度(例えば、600度)よりも高くGaNの成長温度(例えば、800度)よりも低い温度(700度)になるまで低下させる基板冷却制御部と、前記反応管にInの原料(例えば、TMI)、Gaの原料(例えば、TMG)、及びアンモニアガスを通流させるGaInN成膜制御部と、を備えることを特徴とする。なお、( )内の温度、材料や符号は、例示である。
The nitride semiconductor device manufacturing apparatus of the present invention is a manufacturing apparatus for manufacturing a nitride semiconductor device using a Si (001) single crystal substrate, and is a heating unit for heating the Si (001) single crystal substrate. (22), a reaction tube (24) through which the organometallic material, carrier gas, and ammonia gas flow on the surface of the Si (001) single crystal substrate, the amount of the organometallic material, the flow rate of the ammonia gas, And a control unit (40) for controlling the heating unit,
A substrate heating control unit for controlling the heating unit until the Si (001) single crystal substrate reaches a temperature (for example, 1200 degrees) higher than a growth temperature (for example, 800 degrees) of GaN; A raw material (for example, TMA) and an AlN film formation control unit that allows ammonia gas to flow therethrough, and the Si (001) single crystal substrate is grown at a GaInN growth temperature (for example, 600 degrees) while the ammonia gas is flowing therethrough. A substrate cooling controller that lowers the temperature to a temperature (700 degrees) lower than the growth temperature of GaN (e.g., 800 degrees), and an In source (e.g., TMI), Ga source (e.g., , TMG), and a GaInN film formation control unit that allows ammonia gas to flow therethrough. In addition, the temperature, material, and code | symbol in () are illustration.

本発明によれば、Si(001)基板を用いて、GaNエピタキシャル層を平坦成長することができる。これにより、フォトリソなどのプロセスが施すことができる。なお、ダブルドメインが形成されても、c軸方向には電流を流すことができる。   According to the present invention, a GaN epitaxial layer can be grown flat using a Si (001) substrate. Thereby, processes such as photolithography can be performed. Even if a double domain is formed, current can flow in the c-axis direction.

本発明の第1実施形態である窒化物半導体装置の積層構造を示す断面図である。It is sectional drawing which shows the laminated structure of the nitride semiconductor device which is 1st Embodiment of this invention. 本発明の第1実施形態である窒化物半導体装置を製造する製造装置の構成図である。1 is a configuration diagram of a manufacturing apparatus for manufacturing a nitride semiconductor device according to a first embodiment of the present invention. 制御部の構成図である。It is a block diagram of a control part. 窒化物半導体装置を作製する作製方法を説明するフローチャートである。3 is a flowchart illustrating a manufacturing method for manufacturing a nitride semiconductor device. GaNエピタキシャル層を成膜した後、窒化物半導体層を積層するときのフローチャートである。6 is a flowchart when a nitride semiconductor layer is stacked after forming a GaN epitaxial layer. 本発明の第1実施形態における窒化物半導体装置のGaNエピタキシャル層の表面写真である。3 is a surface photograph of a GaN epitaxial layer of the nitride semiconductor device according to the first embodiment of the present invention. 本発明の第1実施形態の窒化物半導体装置におけるGaInNバッファ層の成長時間を変化させた場合の表面写真である。5 is a surface photograph when the growth time of the GaInN buffer layer in the nitride semiconductor device of the first embodiment of the present invention is changed. 本発明の第1実施形態である窒化物半導体装置における、GaNエピタキシャル層の膜厚を変化させたときの表面写真である。6 is a surface photograph of the nitride semiconductor device according to the first embodiment of the present invention when the film thickness of the GaN epitaxial layer is changed. 本発明の第2実施形態である窒化物半導体装置の断面図である。It is sectional drawing of the nitride semiconductor device which is 2nd Embodiment of this invention. 第2実施形態の窒化物半導体装置を作製する作成方法を説明するフローチャートである。It is a flowchart explaining the preparation method which produces the nitride semiconductor device of 2nd Embodiment. 本発明の実施形態である窒化物半導体装置の試料の最上段のGaNエピタキシャル層の表面写真である。2 is a surface photograph of the uppermost GaN epitaxial layer of a sample of a nitride semiconductor device according to an embodiment of the present invention. Si(001)基板にGaNが堆積したときのドメインについて説明する説明図である。It is explanatory drawing explaining a domain when GaN accumulates on Si (001) board | substrate. Si(001)基板の表面にAlNバッファ層を介して、GaNエピタキシャル層を成長させたときの表面写真である。It is a surface photograph when a GaN epitaxial layer is grown on the surface of a Si (001) substrate via an AlN buffer layer.

以下、図面を参照して、本発明の実施の形態(以下、「本実施形態」と称する)につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。   Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. Each figure is only schematically shown so that the present invention can be fully understood. Therefore, the present invention is not limited to the illustrated example. Moreover, in each figure, the same code | symbol is attached | subjected about the common component and the same component, and those overlapping description is abbreviate | omitted.

(第1実施形態)
(構成の説明)
図1は、本発明の第1実施形態である窒化物半導体装置の積層構造を示す断面図である。ここで、図1(b)は、図1(a)の窒化物半導体層5aの詳細図である。
窒化物半導体装置10は、Si(001)基板1と、該Si(001)基板1の表面に成膜されたAlNバッファ層2と、該AlNバッファ層2の基板反対側表面に成膜されたGa1−xInNバッファ層3と、該Ga1−xInNバッファ層3の基板反対側表面に成膜されたGaNエピタキシャル層4(4a)と、該GaNエピタキシャル層4aの基板反対側表面に積層された窒化物半導体層5(5a)とを備える。ここで、Ga1−xInNバッファ層3のxは、0.01〜0.3(好ましくは、0.02〜0.1)であり、例えば、x=0.05(In濃度5%)である。なお、窒化物半導体装置は、窒化物半導体層5aを備えないこともあり、窒化物半導体層5aを備えないものを評価試料としている。
(First embodiment)
(Description of configuration)
FIG. 1 is a cross-sectional view showing a laminated structure of a nitride semiconductor device according to the first embodiment of the present invention. Here, FIG. 1B is a detailed view of the nitride semiconductor layer 5a of FIG.
The nitride semiconductor device 10 is formed on the Si (001) substrate 1, the AlN buffer layer 2 formed on the surface of the Si (001) substrate 1, and on the surface of the AlN buffer layer 2 opposite to the substrate. Ga and 1-x in x N buffer layer 3, and the Ga 1-x in x N GaN epitaxial layer 4 which is formed on the substrate opposite to the surface of the buffer layer 3 (4a), the substrate opposite the GaN epitaxial layer 4a And a nitride semiconductor layer 5 (5a) laminated on the side surface. Here, x of the Ga 1-x In x N buffer layer 3 is 0.01 to 0.3 (preferably 0.02 to 0.1), for example, x = 0.05 (In concentration 5). %). Note that the nitride semiconductor device may not include the nitride semiconductor layer 5a, and an evaluation sample is provided that does not include the nitride semiconductor layer 5a.

Si(001)基板1は、面方位が(001)方向を示す汎用のシリコン単結晶基板であり、ダイヤモンド構造を呈する。Si(001)基板1は、格子定数が5.43であり、熱膨張係数が3.59×10−6/Kである。なお、結晶面方位が(111)方向を示すSi(111)基板は、格子定数が3.84である。 The Si (001) substrate 1 is a general-purpose silicon single crystal substrate whose plane orientation indicates the (001) direction, and exhibits a diamond structure. The Si (001) substrate 1 has a lattice constant of 5.43 and a thermal expansion coefficient of 3.59 × 10 −6 / K. Note that the Si (111) substrate whose crystal plane orientation indicates the (111) direction has a lattice constant of 3.84.

AlNバッファ層2は、ウルツ鉱構造の窒化アルミニウム層であり、a軸の格子定数が約3.11であり、c軸の格子定数が約4.98である。AlNバッファ層2は、膜厚が460nmを例示している。また、AlNバッファ層2の熱膨張係数は、4.2×10−6/Kである。 The AlN buffer layer 2 is a wurtzite aluminum nitride layer having an a-axis lattice constant of about 3.11 and a c-axis lattice constant of about 4.98. The AlN buffer layer 2 has a film thickness of 460 nm. The thermal expansion coefficient of the AlN buffer layer 2 is 4.2 × 10 −6 / K.

Ga1−xInNバッファ層3は、膜厚26nmのIn濃度5%(x=0.05)の層である。つまり、AlNバッファ層2は、Ga1−xInNバッファ層3の17.7倍の膜厚である。なお、Ga1−xInNバッファ層3は、8.5nm以上34nm以下の膜厚であれば構わない。つまり、AlNバッファ層2の膜厚とGa1−xInNバッファ層3の膜厚との比率は、13.5倍〜54倍、好ましくは、15倍〜20倍であれば構わない。 The Ga 1-x In x N buffer layer 3 is a layer having a thickness of 26 nm and an In concentration of 5% (x = 0.05). That is, the AlN buffer layer 2 is 17.7 times as thick as the Ga 1-x In x N buffer layer 3. Note that the Ga 1-x In x N buffer layer 3 may have a thickness of 8.5 nm to 34 nm. That is, the ratio between the film thickness of the AlN buffer layer 2 and the film thickness of the Ga 1-x In x N buffer layer 3 may be 13.5 to 54 times, preferably 15 to 20 times.

GaInNは、格子定数がGaNとInNとの中間値を有する混晶材料である。なお、InNは、GaNと同じ六方晶系のウルツ構造をとり、a軸の格子定数が3.545であり、c軸の格子定数が5.703である。また、ヤング率は、インジウムが11GPaであり、アルミニウムが70Gpaである。つまり、GaInNの方が、AlGaNよりも剛性が低いことが期待される。   GaInN is a mixed crystal material whose lattice constant has an intermediate value between GaN and InN. Note that InN has the same hexagonal wurtzite structure as GaN, the a-axis lattice constant is 3.545, and the c-axis lattice constant is 5.703. The Young's modulus is 11 GPa for indium and 70 GPa for aluminum. That is, GaInN is expected to have lower rigidity than AlGaN.

GaNエピタキシャル層4(4a)は、結晶面が(0001)面(c面)に揃えられたGaN層である。GaNは、六方晶系のウルツ(Wurtzite)鉱型結晶構造をとり、a軸の格子定数が3.189であり、c軸の格子定数が5.185である。なお、窒化物半導体装置10を評価する評価試料は、GaNエピタキシャル層4aの厚さを0.8μmとしている。   The GaN epitaxial layer 4 (4a) is a GaN layer whose crystal plane is aligned with the (0001) plane (c-plane). GaN has a hexagonal Wurtzite ore-type crystal structure, and the lattice constant of the a axis is 3.189 and the lattice constant of the c axis is 5.185. In the evaluation sample for evaluating the nitride semiconductor device 10, the thickness of the GaN epitaxial layer 4a is 0.8 μm.

窒化物半導体層5(5a)は、例えば、n型クラッド層6、発光層(活性層)7、p型クラッド層8からなり、LED(Light Emitting Diode)として機能する。n型クラッド層6は、GaNにSiドープしたn−GaN層である。p型クラッド層8は、Mgドープしたp−GaN層である。   The nitride semiconductor layer 5 (5a) includes, for example, an n-type cladding layer 6, a light emitting layer (active layer) 7, and a p-type cladding layer 8, and functions as an LED (Light Emitting Diode). The n-type cladding layer 6 is an n-GaN layer obtained by doping GaN with Si. The p-type cladding layer 8 is a Mg-doped p-GaN layer.

発光層7は、量子井戸層を複数持つ多重量子井戸構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。発光層7は、通常は、GaInN井戸層と、GaN又はGaInN障壁層とした多重量子井戸(MQW: Multi Quantum Well)構造とする。   The light emitting layer 7 is an active layer having a multiple quantum well structure having a plurality of quantum well layers, and can emit brighter and brighter light than the bulk type. The light emitting layer 7 usually has a multi quantum well (MQW) structure including a GaInN well layer and a GaN or GaInN barrier layer.

(製造方法)
窒化物半導体装置10は、有機金属化学気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法により製造される。以下、窒化物半導体装置10を製造するための成膜装置(製造装置)と製造方法について説明する。
(Production method)
The nitride semiconductor device 10 is manufactured by a metal organic chemical vapor deposition (MOCVD) method. Hereinafter, a film forming apparatus (manufacturing apparatus) and a manufacturing method for manufacturing the nitride semiconductor device 10 will be described.

(成膜装置)
図2は、本発明の第1実施形態である窒化物半導体装置を製造する製造装置の構成図であり、図2(a)は、製造装置としての成膜装置の縦断面図であり、図2(b)は、該成膜装置の平面図である。
有機金属化学気相成長は、III族である有機金属ソース30、V族である窒素(N)原料であるアンモニア(NH)ガス36、及び、有機金属ソース30を運搬するキャリアガス35を薄膜成膜装置の反応室に導入し、加熱されたサセプタ上に載置されたSi(001)基板1の表面に窒化物薄膜を気相成長させて行う。ここで、有機金属ソース30は、トリメチルガリウムTMG、トリメチルアルミニウムTMAや、トリメチルインジウムTMIであり、キャリアガス35は、水素Hや窒素Nである。
(Deposition system)
FIG. 2 is a configuration diagram of a manufacturing apparatus for manufacturing the nitride semiconductor device according to the first embodiment of the present invention, and FIG. 2A is a longitudinal sectional view of a film forming apparatus as the manufacturing apparatus. 2 (b) is a plan view of the film forming apparatus.
In the metal organic chemical vapor deposition, an organic metal source 30 that is a group III, an ammonia (NH 3 ) gas 36 that is a nitrogen (N) source that is a group V, and a carrier gas 35 that carries the organic metal source 30 are formed into thin films. This is carried out by introducing a nitride thin film on the surface of the Si (001) substrate 1 which is introduced into the reaction chamber of the film forming apparatus and placed on the heated susceptor. Here, the organometallic source 30 is trimethylgallium TMG, trimethylaluminum TMA, or trimethylindium TMI, and the carrier gas 35 is hydrogen H 2 or nitrogen N 2 .

成膜装置100は、装置全体をカバーするチャンバ21と、加熱部としてのヒータ22と、サセプタ23と、石英製の反応管24と、制御部40とを備えて構成される成長装置である。サセプタ23は、ヒータ22による加熱、又は誘導加熱されるウェーハ保持体である。反応管24は、ガス供給側が仕切板28によって上下2つの流路に分離されている。反応管24の上部流路25は、有機金属原料であるTMG、TMA、TMI、ドーパント原料やキャリアガス35等とが矢印方向に通流するIII族ラインAであり、下部流路26は、アンモニアガス36やキャリアガス35等が矢印方向に通流するV族ラインBである。   The film forming apparatus 100 is a growth apparatus that includes a chamber 21 that covers the entire apparatus, a heater 22 as a heating unit, a susceptor 23, a quartz reaction tube 24, and a control unit 40. The susceptor 23 is a wafer holder that is heated by the heater 22 or induction-heated. The gas supply side of the reaction tube 24 is separated into two upper and lower flow paths by a partition plate 28. The upper flow path 25 of the reaction tube 24 is a group III line A through which organic metal raw materials TMG, TMA, TMI, dopant raw material, carrier gas 35 and the like flow in the direction of the arrow, and the lower flow path 26 is ammonia. This is a group V line B through which the gas 36, the carrier gas 35 and the like flow in the direction of the arrow.

サセプタ23とヒータ22とは、各流路の下流に配設され、ヒータ22は、サセプタ23に載置されたSi(001)基板1を加熱する。GaN系窒化物半導体は、2つの流路からガスが供給され、加熱されたSi(001)基板1が結晶成長することにより、作製される。そして、供給されたガスは、反応管24の排気流路27から排気ラインCとして矢印方向に排気される。   The susceptor 23 and the heater 22 are disposed downstream of each flow path, and the heater 22 heats the Si (001) substrate 1 placed on the susceptor 23. A GaN-based nitride semiconductor is manufactured by supplying gas from two flow paths and crystal-growing the heated Si (001) substrate 1. The supplied gas is exhausted from the exhaust flow path 27 of the reaction tube 24 in the direction of the arrow as the exhaust line C.

図3は、制御部の構成図である。
制御部40は、CPU(Central Processing Unit)により、構成されており、該CPUがプログラムを実行することにより、基板加熱制御部(第1の基板加熱制御部41,第2の基板加熱制御部)と、基板冷却制御部43と、成膜制御部(AlN成膜制御部45,GaInN成膜制御部46,GaNエピ層成膜制御部47,窒化物半導体層成膜制御部48としての機能を実現する。これらの機能により、制御部40は、有機金属原料やガスの種類、流量やヒータ22を制御する。
FIG. 3 is a configuration diagram of the control unit.
The control unit 40 is configured by a CPU (Central Processing Unit), and when the CPU executes a program, the substrate heating control unit (first substrate heating control unit 41, second substrate heating control unit). And the substrate cooling control unit 43 and the film formation control unit (AlN film formation control unit 45, GaInN film formation control unit 46, GaN epi layer film formation control unit 47, and nitride semiconductor layer film formation control unit 48). With these functions, the control unit 40 controls the organometallic raw material, the type of gas, the flow rate, and the heater 22.

第1の基板加熱制御部41は、ヒータ22を制御して、GaNの成長温度(約800度)よりも高い温度(例えば、1200度)まで、Si(001)基板1を加熱する。第2の基板加熱制御部は、ヒータ22を制御して、GaNの成長温度(800度)よりも高い温度(例えば、1140度)に加熱まで、Si(001)基板1を加熱する。   The first substrate heating control unit 41 controls the heater 22 to heat the Si (001) substrate 1 to a temperature (for example, 1200 degrees) higher than the GaN growth temperature (about 800 degrees). The second substrate heating control unit controls the heater 22 to heat the Si (001) substrate 1 until heating to a temperature (for example, 1140 degrees) higher than the GaN growth temperature (800 degrees).

基板冷却制御部43は、ヒータ22を停止し、GaNの成長温度(800度)よりも低い温度(例えば、700度)まで、Si(001)基板1を冷却する。なお、基板冷却制御部43は、ヒータ22の加熱を停止すると共に、図示しない冷却手段でSi(001)基板1を冷却することが好ましい。   The substrate cooling control unit 43 stops the heater 22 and cools the Si (001) substrate 1 to a temperature (for example, 700 degrees) lower than the GaN growth temperature (800 degrees). The substrate cooling control unit 43 preferably stops heating the heater 22 and cools the Si (001) substrate 1 by a cooling means (not shown).

AlN成膜制御部45は、Alの原料であるトリメチルアルミニウムを20μmol/minに制御すると共に、有機金属のガス導入ライン:12SLM(有機金属プッシュライン1SLM(1.69Pam/s)+Hキャリアガス11SLM(18.59Pam/s)、アンモニアのガス導入ライン:12SLM(アンモニア6SLM(10.14Pam/s)+Hキャリアガス6SLM(10.14Pam/s))に制御する。 The AlN film formation control unit 45 controls trimethylaluminum, which is an Al raw material, to 20 μmol / min, and introduces an organic metal gas: 12 SLM (organometallic push line 1 SLM (1.69 Pam 3 / s) + H 2 carrier gas 11 SLM (18.59 Pam 3 / s), ammonia gas introduction line: 12 SLM (ammonia 6 SLM (10.14 Pam 3 / s) + H 2 carrier gas 6 SLM (10.14 Pam 3 / s)).

GaInN成膜制御部46は、Inの原料であるトリメチルインジウムTMI 2.3μmol/minに制御し、Gaの原料であるトリメチルガリウムTMGを100μmol/minに制御すると共に、有機金属のガス導入ライン:12SLM(有機金属プッシュライン1SLM(1.69Pam/s)+Hキャリアガス11SLM(18.59Pam/s))、アンモニアのガス導入ライン:12SLM(アンモニア6SLM(10.14Pam/s)+Hキャリアガス6SLM(10.14Pam/s))に制御する。 The GaInN film formation control unit 46 controls trimethylindium TMI, which is a raw material of In, to 2.3 μmol / min, and controls trimethylgallium TMG, which is a raw material of Ga, to 100 μmol / min. (Organic metal push line 1 SLM (1.69 Pam 3 / s) + H 2 carrier gas 11 SLM (18.59 Pam 3 / s)), ammonia gas introduction line: 12 SLM (ammonia 6 SLM (10.14 Pam 3 / s) + H 2 carrier The gas is controlled to 6 SLM (10.14 Pam 3 / s).

GaNエピ層成膜制御部47は、トリメチルガリウムTMGを100μmol/minに制御すると共に、有機金属のガス導入ライン:12SLM(有機金属プッシュライン1SLM(1.69Pam/s)+Hキャリアガス11SLM(18.59Pam/s))、アンモニアのガス導入ライン:12SLM(アンモニア6SLM+Hキャリアガス6SLM(10.14Pam/s))に設定して成長する。 The GaN epilayer deposition control unit 47 controls trimethylgallium TMG to 100 μmol / min, and introduces an organometallic gas: 12 SLM (organometallic push line 1 SLM (1.69 Pam 3 / s) + H 2 carrier gas 11 SLM ( 18.59 Pam 3 / s)), ammonia gas introduction line: set to 12 SLM (ammonia 6 SLM + H 2 carrier gas 6 SLM (10.14 Pam 3 / s)).

窒化物半導体層成膜制御部48は、GaNエピ層成膜制御部47の条件に加えて、n型ドーパント原料としてSiH:シランガスを流し、p型ドーパント原料としてビスシクロペンタジエニルマグネシウム:CpMgを流す。 In addition to the conditions of the GaN epilayer film formation control unit 47, the nitride semiconductor layer film formation control unit 48 flows SiH 4 : silane gas as an n-type dopant material and biscyclopentadienylmagnesium: Cp as a p-type dopant material. 2 Flow Mg.

(作製方法の説明)
図4は、窒化物半導体装置を作製する作製方法を説明するフローチャートである。
製造装置又は作業者は、Si(001)基板1をサセプタ23(図2)に載置する(S10)。なお、このSi(001)基板1は、フッ酸により、予め酸化膜が除去されているものとする。
(Description of manufacturing method)
FIG. 4 is a flowchart for explaining a manufacturing method for manufacturing a nitride semiconductor device.
The manufacturing apparatus or the worker places the Si (001) substrate 1 on the susceptor 23 (FIG. 2) (S10). The Si (001) substrate 1 is assumed to have an oxide film removed beforehand by hydrofluoric acid.

第1の基板加熱制御部41は、成長装置内を、常圧から50〜200Torr(6.665〜26.66kPa)までの範囲、好ましくは100Torr(13.33kPa)に減圧した後に水素を30SLM(50.7Pam/s)程度流しながら1000℃で5分間、Si(001)基板1を加熱し、基板表面のクリーニングを行う(S11)。ここから、第1の基板加熱制御部41は、3分間かけて1200℃までSi(001)基板1を加熱する(S12)。 The first substrate heating control unit 41 depressurizes the inside of the growth apparatus to a range from normal pressure to 50 to 200 Torr (6.665 to 26.66 kPa), preferably 100 Torr (13.33 kPa), and then supplies hydrogen to 30 SLM ( The Si (001) substrate 1 is heated at 1000 ° C. for 5 minutes while flowing at about 50.7 Pam 3 / s) to clean the substrate surface (S11). From here, the 1st board | substrate heating control part 41 heats Si (001) board | substrate 1 to 1200 degreeC over 3 minutes (S12).

AlN成膜制御部45は、減圧雰囲気100Torr(13.33kPa)でAlN膜を成長する(S14)。具体的には、AlN成膜制御部45は、Alの原料であるトリメチルアルミニウムを20μmol/minに設定し、キャリアガス流量条件を、有機金属のガス導入ライン:12SLM(有機金属プッシュライン1SLM(1.69Pam/s)+Hキャリアガス11SLM(18.59Pam/s))に設定し、アンモニアのガス導入ライン:12SLM(アンモニア6SLM(10.14Pam/s)+Hキャリアガス6SLM(10.14Pam/s))に設定する。 The AlN film formation control unit 45 grows an AlN film in a reduced-pressure atmosphere 100 Torr (13.33 kPa) (S14). Specifically, the AlN film formation control unit 45 sets trimethylaluminum, which is an Al raw material, to 20 μmol / min, and sets the carrier gas flow rate condition to an organometallic gas introduction line: 12 SLM (organometallic push line 1 SLM (1 .69 Pam 3 / s) + H 2 carrier gas 11 SLM (18.59 Pam 3 / s)), ammonia gas introduction line: 12 SLM (ammonia 6 SLM (10.14 Pam 3 / s) + H 2 carrier gas 6 SLM (10. 14Pam 3 / s)).

基板冷却制御部43は、アンモニアを導入したまま基板温度を700℃に下げる(S16)。そして、GaInN成膜制御部46は、減圧雰囲気100Torr(13.33kPa)でGaInNを成長させる(S18)。具体的には、GaInN成膜制御部46は、Inの原料であるトリメチルインジウムTMI 2.3μmol/minに、Gaの原料であるトリメチルガリウム(TMG)を100μmol/minに設定し、有機金属のガス導入ライン:12SLM(有機金属プッシュライン1SLM(1.69Pam/s)+Hキャリアガス11SLM(18.59Pam/s))、アンモニアのガス導入ライン:12SLM(アンモニア6SLM(10.14Pam/s)+Hキャリアガス6SLM(10.14Pam/s))に設定する。このようにして、In濃度5%、膜厚26nmのGa1−xInNバッファ層3が得られる。 The substrate cooling control unit 43 lowers the substrate temperature to 700 ° C. while introducing ammonia (S16). Then, the GaInN film formation control unit 46 grows GaInN in a reduced pressure atmosphere 100 Torr (13.33 kPa) (S18). Specifically, the GaInN film forming control unit 46 sets trimethylindium TMI, which is an In raw material, to 2.3 μmol / min, and trimethylgallium (TMG), which is a Ga raw material, to 100 μmol / min. Introduction line: 12 SLM (organometallic push line 1 SLM (1.69 Pam 3 / s) + H 2 carrier gas 11 SLM (18.59 Pam 3 / s)), ammonia gas introduction line: 12 SLM (ammonia 6 SLM (10.14 Pam 3 / s) ) + H 2 carrier gas 6 SLM (10.14 Pam 3 / s)). In this way, the Ga 1-x In x N buffer layer 3 having an In concentration of 5% and a film thickness of 26 nm is obtained.

次に、第2の基板加熱制御部42は、アンモニアガスを導入した状態で基板温度を1140℃に上げる(S20)。   Next, the second substrate heating control unit 42 raises the substrate temperature to 1140 ° C. with ammonia gas introduced (S20).

GaNエピ層成膜制御部47は、基板温度が1140℃の状態で、GaNエピタキシャル層の成膜を行う(S22)。具体的には、GaNエピ層成膜制御部47は、トリメチルガリウムTMGを100μmol/minに設定し、有機金属のガス導入ライン:12SLM(有機金属プッシュライン1SLM(1.69Pam/s)+Hキャリアガス11SLM(18.59Pam/s))、アンモニアのガス導入ライン:12SLM(アンモニア6SLM(10.14Pam/s)+Hキャリアガス6SLM(10.14Pam/s))に設定する。これにより、1時間で膜厚1.6μm程度のGaN薄膜が得られる。本実施形態の窒化物半導体装置10を評価する評価資料は、GaNエピタキシャル層4aを0.8μm成長させていることを示している。 The GaN epilayer film formation control unit 47 forms a GaN epitaxial layer in a state where the substrate temperature is 1140 ° C. (S22). Specifically, the GaN epilayer deposition control unit 47 sets trimethylgallium TMG to 100 μmol / min, and introduces an organic metal gas: 12 SLM (organometallic push line 1 SLM (1.69 Pam 3 / s) + H 2. Carrier gas 11 SLM (18.59 Pam 3 / s)), ammonia gas introduction line: 12 SLM (ammonia 6 SLM (10.14 Pam 3 / s) + H 2 carrier gas 6 SLM (10.14 Pam 3 / s)). Thereby, a GaN thin film having a film thickness of about 1.6 μm can be obtained in one hour. The evaluation data for evaluating the nitride semiconductor device 10 of this embodiment indicates that the GaN epitaxial layer 4a is grown by 0.8 μm.

図5は、GaNエピタキシャル層を成膜した後、窒化物半導体層を積層するときのフローチャートである。
製造装置又は作成者は、S22(図4)で作製されたGaNエピタキシャル層が成膜されたSi(001)基板1(S30)に対して、引き続き、窒化物半導体層を積層する(S32)。具体的には、窒化物半導体層成膜制御部48は、GaNエピタキシャル層の成膜条件に加え、n型ドーパント原料としてSiH:シランガスを流し、p型ドーパント原料としてビスシクロペンタジエニルマグネシウム:CpMgを流す。
FIG. 5 is a flowchart when a nitride semiconductor layer is stacked after forming a GaN epitaxial layer.
The manufacturing apparatus or creator continues to stack a nitride semiconductor layer on the Si (001) substrate 1 (S30) on which the GaN epitaxial layer produced in S22 (FIG. 4) is formed (S32). Specifically, the nitride semiconductor layer deposition control unit 48 flows SiH 4 : silane gas as an n-type dopant raw material and biscyclopentadienyl magnesium as a p-type dopant raw material in addition to the GaN epitaxial layer deposition conditions: Flow Cp 2 Mg.

成長後の降温は、アンモニアを導入したまま水素を窒素に切り換え、400℃でアンモニアの供給を停止し、200℃以下で試料を取り出す。以上の手順で、シリコン(001)基板を用いた窒化物半導体装置10(図1)を作製することができる。   For the temperature drop after growth, the hydrogen is switched to nitrogen while introducing ammonia, the supply of ammonia is stopped at 400 ° C., and the sample is taken out at 200 ° C. or lower. With the above procedure, nitride semiconductor device 10 (FIG. 1) using a silicon (001) substrate can be manufactured.

(試料評価)
図6は、本発明の第1実施形態における窒化物半導体装置のGaNエピタキシャル層の表面写真(SEM(Scanning Electron Microscope)写真)である。つまり、各表面写真は、窒化物半導体層5a(図1)が積層されていない窒化物半導体装置を試料としている。図6(a)は、600℃でGaInN層を成長させた試料の表面写真であり、図6(b)は、GaInN層を700℃で成長させた試料の表面写真であり、図6(c)は、800℃でGaInN層を成長させた試料の表面写真である。なお、各試料は、GaNエピタキシャル成長を20分(膜厚:0.53μm)行っている。
(Sample evaluation)
FIG. 6 is a surface photograph (SEM (Scanning Electron Microscope) photograph) of the GaN epitaxial layer of the nitride semiconductor device according to the first embodiment of the present invention. That is, each surface photograph uses a nitride semiconductor device in which the nitride semiconductor layer 5a (FIG. 1) is not stacked as a sample. 6A is a surface photograph of a sample grown with a GaInN layer at 600 ° C., and FIG. 6B is a photograph of the surface of a sample grown with a GaInN layer at 700 ° C. FIG. ) Is a surface photograph of a sample grown with a GaInN layer at 800 ° C. FIG. Each sample was subjected to GaN epitaxial growth for 20 minutes (film thickness: 0.53 μm).

GaInNバッファ層成長温度600℃は、サファイア基板上に低温バッファ層を成長させる成長温度よりも少し高めであり、成長温度800℃は、LED等のMQW(Multiple Quantum Well)成長においてInが取り込まれにくい温度(ほぼGaNの成長温度)である。   The GaInN buffer layer growth temperature of 600 ° C. is slightly higher than the growth temperature for growing the low-temperature buffer layer on the sapphire substrate, and the growth temperature of 800 ° C. is difficult to incorporate In in the MQW (Multiple Quantum Well) growth of LEDs and the like. It is the temperature (approximately the growth temperature of GaN).

図6(a)からわかるように、Ga1−xInNバッファ層3(図1)を600℃で成長した試料は、ほぼ白濁に近い表面状態となる。また、Ga1−xInNバッファ層3(図1)を700,800℃で成長した窒化物半導体装置の試料は、図6(b)(c)に示すように、マクロな表面状態が同じである。しかしながら、GaInN成長温度800℃の試料は、ミクロに観察した場合、700℃での成長と比較して表面凹凸が大きい。よって、Ga1−xInNバッファ層3の成長温度は700℃が最適な温度であると判断できる。 As can be seen from FIG. 6 (a), the sample in which the Ga 1-x In x N buffer layer 3 (FIG. 1) is grown at 600 ° C. has a surface state that is almost cloudy. In addition, the sample of the nitride semiconductor device in which the Ga 1-x In x N buffer layer 3 (FIG. 1) is grown at 700,800 ° C. has a macro surface state as shown in FIGS. The same. However, a sample with a GaInN growth temperature of 800 ° C., when observed microscopically, has a larger surface irregularity than growth at 700 ° C. Therefore, it can be determined that the optimum growth temperature of the Ga 1-x In x N buffer layer 3 is 700 ° C.

図7は、本発明の第1実施形態の窒化物半導体装置におけるGaInNバッファ層の成長時間を変化させた場合の表面写真である。図7(a)は、Ga1−xInNバッファ層3を5分成長させたときのGaNエピタキシャル層4の表面写真であり、図7(b)は、Ga1−xInNバッファ層3を10分成長させたときのGaNエピタキシャル層4の表面写真であり、図7(c)、(d)は、Ga1−xInNバッファ層3を15分成長させたときと20分成長させたときのGaNエピタキシャル層4の表面写真である。なお、各試料は、図6と同様に、GaNエピタキシャル成長を20分(膜厚:0.53μm)行っている。 FIG. 7 is a surface photograph when the growth time of the GaInN buffer layer in the nitride semiconductor device according to the first embodiment of the present invention is changed. FIG. 7A is a surface photograph of the GaN epitaxial layer 4 when the Ga 1-x In x N buffer layer 3 is grown for 5 minutes, and FIG. 7B is a Ga 1-x In x N buffer. FIGS. 7C and 7D are photographs of the surface of the GaN epitaxial layer 4 when the layer 3 is grown for 10 minutes, and FIGS. 7C and 7D show the case where the Ga 1-x In x N buffer layer 3 is grown for 15 minutes and FIG. It is the surface photograph of the GaN epitaxial layer 4 when carrying out partial growth. Each sample was subjected to GaN epitaxial growth for 20 minutes (film thickness: 0.53 μm) as in FIG.

図7の各図からわかるように、Ga1−xInNバッファ層3の成長温度が同じ700℃の条件であれば、成長時間を長くするほど、GaNエピタキシャル層4の結晶粒径が大きくなる傾向がある。しかしながら、Ga1−xInNバッファ層3を20分(膜厚:34nm)成長すると、GaNエピタキシャル層4の表面凹凸が大きくなってしまう。よって、Ga1−xInNバッファ層3の成長時間は、15分(膜厚:26nm)が最適である。 As can be seen from FIGS. 7A and 7B, when the growth temperature of the Ga 1-x In x N buffer layer 3 is the same 700 ° C., the longer the growth time, the larger the crystal grain size of the GaN epitaxial layer 4. Tend to be. However, when the Ga 1-x In x N buffer layer 3 is grown for 20 minutes (film thickness: 34 nm), the surface unevenness of the GaN epitaxial layer 4 becomes large. Therefore, the optimal growth time of the Ga 1-x In x N buffer layer 3 is 15 minutes (film thickness: 26 nm).

図8は、本発明の第1実施形態である窒化物半導体装置における、GaNエピタキシャル層の膜厚を変化させたときの表面写真である。図8(a)は、Ga1−xInNバッファ層3を700℃で15分(膜厚:26nm)成長させ、GaNエピタキシャル層4を20分(膜厚:0.53μm)成長させた試料のGaNエピタキシャル層4の表面写真である。図8(b)は、Ga1−xInNバッファ層3を700℃で、15分(膜厚:26nm)成長させ、GaNエピタキシャル層4を60分(膜厚:1.6μm)成長させたときのGaNエピタキシャル層4の表面写真である。つまり、GaNエピタキシャル層4を20分(膜厚:0.53μm)成長させるよりも、60分(膜厚:1.6μm)成長させた方が、GaNエピタキシャル層4の平坦度が良い。 FIG. 8 is a photograph of the surface of the nitride semiconductor device according to the first embodiment of the present invention when the film thickness of the GaN epitaxial layer is changed. In FIG. 8A, the Ga 1-x In x N buffer layer 3 is grown at 700 ° C. for 15 minutes (film thickness: 26 nm), and the GaN epitaxial layer 4 is grown for 20 minutes (film thickness: 0.53 μm). 3 is a surface photograph of a sample GaN epitaxial layer 4. FIG. 8B shows that the Ga 1-x In x N buffer layer 3 is grown at 700 ° C. for 15 minutes (film thickness: 26 nm) and the GaN epitaxial layer 4 is grown for 60 minutes (film thickness: 1.6 μm). 2 is a photograph of the surface of the GaN epitaxial layer 4 at that time. That is, the flatness of the GaN epitaxial layer 4 is better when the GaN epitaxial layer 4 is grown for 60 minutes (film thickness: 1.6 μm) than when the GaN epitaxial layer 4 is grown for 20 minutes (film thickness: 0.53 μm).

以上説明したように、本実施形態の窒化物半導体装置10は、Si(001)基板1の表面にバッファ層を介して積層したGaNエピタキシャル層4が平坦成長されている。つまり、本実施形態によれば、界面が平滑で、しかも、結晶性の良い窒化物半導体を任意の膜厚で作製できる。また、GaNエピタキシャル層4が平坦成長しているので、フォトリソなどのプロセスを施すことができ、信頼性や生産性の高い電子デバイス・光デバイス等を提供することができる。   As described above, in the nitride semiconductor device 10 of the present embodiment, the GaN epitaxial layer 4 laminated on the surface of the Si (001) substrate 1 via the buffer layer is grown flat. That is, according to the present embodiment, a nitride semiconductor having a smooth interface and good crystallinity can be produced with an arbitrary film thickness. Further, since the GaN epitaxial layer 4 is grown flat, a process such as photolithography can be performed, and an electronic device / optical device with high reliability and productivity can be provided.

なお、本実施形態の窒化物半導体装置10は、GaNエピタキシャル層4がダブルドメインになっても、少なくともc軸方向には電流を流すことができるので、LED等の縦型デバイスの用途には問題が無い。また、本実施形態によれば、Si(001基板)は集積回路を形成することが容易なので、該集積回路と窒化物半導体層5aとがハイブリッド形成された半導体装置を作成することができる。   Note that the nitride semiconductor device 10 of the present embodiment can cause a current to flow at least in the c-axis direction even when the GaN epitaxial layer 4 becomes a double domain, which is problematic for applications of vertical devices such as LEDs. There is no. Further, according to the present embodiment, since Si (001 substrate) can easily form an integrated circuit, a semiconductor device in which the integrated circuit and the nitride semiconductor layer 5a are hybridized can be produced.

なお、本実施形態においては、バッファ層上に形成されたGaNエピタキシャル層4aの平坦具合をSEM観察することにより、Ga1−xInNバッファ層3の成長条件、最適な膜厚を得ている。 In the present embodiment, the growth condition of the Ga 1 -x In x N buffer layer 3 and the optimum film thickness are obtained by SEM observation of the flatness of the GaN epitaxial layer 4a formed on the buffer layer. Yes.

(第2実施形態)
第1実施形態の窒化物半導体装置は、Si(001)基板1の表面にバッファ層を介して、GaNエピタキシャル層4aを成膜したが、GaNエピタキシャル層4の表面にバッファ層を介して、さらにGaNエピタキシャル層4aを成膜することができる。
(Second Embodiment)
In the nitride semiconductor device of the first embodiment, the GaN epitaxial layer 4a is formed on the surface of the Si (001) substrate 1 via the buffer layer. The GaN epitaxial layer 4a can be formed.

(構成の説明)
図9は、本発明の第2実施形態である窒化物半導体装置の断面図である。
窒化物半導体装置15は、Si(001)基板1と、該Si(001)基板1の表面に成膜されたAlNバッファ層2と、該AlNバッファ層2の基板反対側表面に成膜されたGa1−xInNバッファ層3と、該Ga1−xInNバッファ層3の基板反対側表面に成膜されたGaNエピタキシャル層4aと、該GaNエピタキシャル層4aの基板反対側表面に成膜されたGa1−xInNバッファ層9と、Ga1−xInNバッファ層9の基板反対側表面に成膜されたGaNエピタキシャル層4bと、該GaNエピタキシャル層4bの基板反対側表面に積層された窒化物半導体層5bとを備える。
(Description of configuration)
FIG. 9 is a cross-sectional view of a nitride semiconductor device according to the second embodiment of the present invention.
The nitride semiconductor device 15 is formed on the Si (001) substrate 1, the AlN buffer layer 2 formed on the surface of the Si (001) substrate 1, and the AlN buffer layer 2 on the surface opposite to the substrate. A Ga 1-x In x N buffer layer 3, a GaN epitaxial layer 4a formed on the surface of the Ga 1-x In x N buffer layer 3 opposite to the substrate, and a surface of the GaN epitaxial layer 4a opposite to the substrate The formed Ga 1-x In x N buffer layer 9, the GaN epitaxial layer 4b formed on the opposite surface of the Ga 1-x In x N buffer layer 9, and the opposite substrate of the GaN epitaxial layer 4b A nitride semiconductor layer 5b stacked on the side surface.

AlNバッファ層2は、膜厚460nmであり、Ga1−xInNバッファ層3は、In濃度5%であり、膜厚26nmである。GaNエピタキシャル層が形成されているところまでは、前記第1実施形態の窒化物半導体装置10と同様である。本実施形態の窒化物半導体装置15は、GaNエピタキシャル層4aの基板反対側表面にGaN/GaInNが繰り返して積層されている点で、前記第1実施形態の窒化物半導体装置10と相違する。ここで、GaNエピタキシャル層4aの厚みは、例えば、0.53μmであり、GaNエピタキシャル層4bの厚みは、例えば、1.06μmである。なお、Ga1−xInNバッファ層9の膜厚やIn濃度はGa1−xInNバッファ層3と同じである。 The AlN buffer layer 2 has a film thickness of 460 nm, and the Ga 1-x In x N buffer layer 3 has an In concentration of 5% and a film thickness of 26 nm. The process up to the point where the GaN epitaxial layer is formed is the same as that of the nitride semiconductor device 10 of the first embodiment. The nitride semiconductor device 15 of this embodiment is different from the nitride semiconductor device 10 of the first embodiment in that GaN / GaInN is repeatedly laminated on the surface of the GaN epitaxial layer 4a opposite to the substrate. Here, the thickness of the GaN epitaxial layer 4a is, for example, 0.53 μm, and the thickness of the GaN epitaxial layer 4b is, for example, 1.06 μm. The thickness and the In concentration of Ga 1-x In x N buffer layer 9 is the same as Ga 1-x In x N buffer layer 3.

(作製方法の説明)
図10は、第2実施形態の窒化物半導体装置を作製する作製方法を説明するフローチャートである。
窒化物半導体装置15(図9)は、Ga1−xInNバッファ層3,6/GaNエピタキシャル層4a,4bの組み合わせを2回積層しているが、N回積層するものとして説明する。
(Description of manufacturing method)
FIG. 10 is a flowchart for explaining a manufacturing method for manufacturing the nitride semiconductor device of the second embodiment.
In the nitride semiconductor device 15 (FIG. 9), the combination of Ga 1-x In x N buffer layer 3 and 6 / GaN epitaxial layers 4a and 4b is stacked twice.

製造装置又は作成者は、S22(図4)で作製されたGaNエピタキシャル層が成膜されたSi(001)基板1を用意する(S40)。基板冷却制御部43(図3)は、Si(001)基板1の基板温度を冷却する(S42)。GaInN成膜制御部46は、GaInNを成膜する(S44)。第2の基板加熱制御部42は、Si(001)基板1の基板温度を加熱する(S46)。基板冷却制御部43(図3)は、N回の積層を行ったか否か判定する(S50)。N回の積層を行っていなければ(S50でNo)、処理をS42に戻し、基板温度の冷却を行う。一方、N回の積層を行っていれば(S50でYes)、窒化物半導体層成膜制御部48(図3)は、窒化物半導体層5bの成膜(積層)を行う(S52)。窒化物半導体層5bの成長後、成膜されたSi(001)基板1を成長装置から取り出す。これにより、本実施形態の窒化物半導体装置15の構造の試料が得られる。   The manufacturing apparatus or creator prepares the Si (001) substrate 1 on which the GaN epitaxial layer produced in S22 (FIG. 4) is formed (S40). The substrate cooling control unit 43 (FIG. 3) cools the substrate temperature of the Si (001) substrate 1 (S42). The GaInN film formation control unit 46 forms GaInN (S44). The second substrate heating control unit 42 heats the substrate temperature of the Si (001) substrate 1 (S46). The substrate cooling control unit 43 (FIG. 3) determines whether or not the stacking has been performed N times (S50). If the stacking is not performed N times (No in S50), the process is returned to S42, and the substrate temperature is cooled. On the other hand, if the stacking has been performed N times (Yes in S50), the nitride semiconductor layer deposition control unit 48 (FIG. 3) performs the deposition (stacking) of the nitride semiconductor layer 5b (S52). After the growth of the nitride semiconductor layer 5b, the formed Si (001) substrate 1 is taken out from the growth apparatus. Thereby, a sample having the structure of the nitride semiconductor device 15 of the present embodiment is obtained.

(試料評価)
図11は、本発明の実施形態である窒化物半導体装置の試料の最上段のGaNエピタキシャル層の表面写真(SEM写真)である。図11(a)は、第1実施形態の窒化物半導体装置10の試料(シングルバッファ)の表面写真であり、図8(b)と同様のもの(GaNエピタキシャル層4の膜厚1.6μm)を比較のために示したものである。図11(b)は、第2実施形態の窒化物半導体装置15の試料(ダブルバッファ)の表面写真である。
(Sample evaluation)
FIG. 11 is a surface photograph (SEM photograph) of the uppermost GaN epitaxial layer of the sample of the nitride semiconductor device according to the embodiment of the present invention. FIG. 11A is a surface photograph of the sample (single buffer) of the nitride semiconductor device 10 of the first embodiment, which is the same as FIG. 8B (the film thickness of the GaN epitaxial layer 4 is 1.6 μm). Is shown for comparison. FIG. 11B is a surface photograph of a sample (double buffer) of the nitride semiconductor device 15 of the second embodiment.

図11(b)のダブルバッファの試料は、GaNエピタキシャル層4aの厚み(0.53μm)と、GaNエピタキシャル層4bの厚み(約1.06μm)との合計は、1.6μmである。つまり、図11(a)の試料と図11(b)の試料とは、GaNエピタキシャル層4の厚みが1.6μmであり、同一の厚みである。シングルバッファの試料とダブルバッファの試料とは、肉眼による観察では、何れもほぼ同じ平坦具合である。しかしながら、SEM観察によれば、GaN/GaInN層を繰り返す第2実施形態の試料(ダブルバッファ)は、GaNエピタキシャル層4aの成長時間を延ばしたシングルバッファの試料よりも表面の平坦性が良い。このように、本実施形態のダブルバッファの構成によれば、シリコン(001)基板上に、より平坦なGaNエピタキシャル層4bを有した試料を作製することができる。   In the sample of the double buffer in FIG. 11B, the sum of the thickness of the GaN epitaxial layer 4a (0.53 μm) and the thickness of the GaN epitaxial layer 4b (about 1.06 μm) is 1.6 μm. That is, the sample of FIG. 11A and the sample of FIG. 11B have the same thickness, with the thickness of the GaN epitaxial layer 4 being 1.6 μm. The single buffer sample and the double buffer sample are almost the same flatness when observed with the naked eye. However, according to SEM observation, the sample (double buffer) of the second embodiment in which the GaN / GaInN layer is repeated has better surface flatness than the single buffer sample in which the growth time of the GaN epitaxial layer 4a is extended. Thus, according to the configuration of the double buffer of the present embodiment, a sample having a flatter GaN epitaxial layer 4b on a silicon (001) substrate can be produced.

図12は、Si(001)基板にGaNが堆積したときのドメインについて説明する説明図である。図12(a)は、結晶方向が30度異なるGaNの平面図、及び側面図であり、図12(b)は、Si(001)基板にGaNが堆積した状態を示す側面図であり、図12(c)は、その平面図である。   FIG. 12 is an explanatory diagram for explaining a domain when GaN is deposited on a Si (001) substrate. 12A is a plan view and a side view of GaN having crystal directions different by 30 degrees, and FIG. 12B is a side view showing a state in which GaN is deposited on a Si (001) substrate. 12 (c) is a plan view thereof.

Si(001)基板1は立方晶系である一方、GaNは六方晶系であるので、Si(001)基板にGaNを堆積しても、GaNの配列方向が揃わない。例えば、互いに30度回転したGaN(GaN−1,GaN−2)がSi(001)基板1に堆積することになる。つまり、Si(001)基板へのGaNの堆積は、30度回転ドメインが混在するダブルドメインが生じる。ここで、GaNの六角形の面方位が[0001]であるとき、一辺に平行な方向は[11−20]であり、この方向に垂直な方向は[1−100]である。   Since the Si (001) substrate 1 is cubic, while GaN is hexagonal, even if GaN is deposited on the Si (001) substrate, the arrangement direction of GaN is not aligned. For example, GaN (GaN-1, GaN-2) rotated 30 degrees relative to each other is deposited on the Si (001) substrate 1. In other words, the deposition of GaN on the Si (001) substrate results in a double domain in which 30-degree rotation domains are mixed. Here, when the hexagonal plane orientation of GaN is [0001], the direction parallel to one side is [11-20], and the direction perpendicular to this direction is [1-100].

また、図12(c)で示すように、30度回転ドメインが混在しないシングルドメインであれば、GaNの六角形の辺が重なり、面内の方向の電気伝導性が高い。一方、30度回転ドメインが混在するダブルドメインのときには、六角形の辺が重ならないので、面内方向の電気伝導性が悪いという問題が生じる。この点、ダブルドメインでも、六角形の面に垂直な方向(c軸方向)の電気伝導性は良いので、LED等の縦型デバイスのような、c軸方向に電流を流す素子であれば、ダブルドメインでも問題が無い。   Further, as shown in FIG. 12C, in the case of a single domain in which 30-degree rotation domains are not mixed, hexagonal sides of GaN are overlapped, and electrical conductivity in the in-plane direction is high. On the other hand, in the case of a double domain in which 30-degree rotation domains are mixed, since the sides of the hexagon do not overlap, there arises a problem that electrical conductivity in the in-plane direction is poor. In this respect, even in the double domain, since the electric conductivity in the direction perpendicular to the hexagonal plane (c-axis direction) is good, if it is an element that allows current to flow in the c-axis direction, such as a vertical device such as an LED, There is no problem with double domain.

(比較例)
図13は、Si(001)基板の表面にAlNバッファ層を介して、GaNエピタキシャル層を成長させたときの表面写真であり、比較例として示す。図から明らかなように、シリコン(001)基板の表面に堆積したGaN/AlNは、結晶成長核密度が小さいために、基板全体を覆うことなく凹凸の大きな表面となる。このように、GaN層が平坦成長しない場合はフォトリソなどのプロセスが施せないため装置作製が不可能である。なお、シリコン(111)基板の表面にAlNバッファ層を形成し、続けてGaN層をエピタキシャル成長させた場合は、シングルドメインであり、平坦かつ鏡面成長となる。
(Comparative example)
FIG. 13 is a surface photograph when a GaN epitaxial layer is grown on the surface of a Si (001) substrate via an AlN buffer layer, and is shown as a comparative example. As is clear from the figure, GaN / AlN deposited on the surface of the silicon (001) substrate has a large unevenness without covering the entire substrate because the crystal growth nucleus density is low. Thus, when the GaN layer does not grow flat, a process such as photolithography cannot be performed, and thus the device cannot be manufactured. Note that when an AlN buffer layer is formed on the surface of a silicon (111) substrate and the GaN layer is subsequently epitaxially grown, it is single domain and flat and mirror-growth.

(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
(1)前記各実施形態は、Si(001)基板1の表面にAlNバッファ層2を介して、Ga1−xInNバッファ層3を成膜したが、AlNバッファ層2の代わりに、AlGaN/AlN多重バッファ層を挿入することもできる。これにより、窒化物半導体装置10,15に発生するクラックが減少することが期待される。なお、クラック間に装置を形成する場合には、AlGaN/AlN多重バッファ層の挿入は不要である。
(Modification)
The present invention is not limited to the embodiments described above, and various modifications such as the following are possible.
(1) In each of the above embodiments, the Ga 1-x In x N buffer layer 3 is formed on the surface of the Si (001) substrate 1 via the AlN buffer layer 2, but instead of the AlN buffer layer 2, An AlGaN / AlN multiple buffer layer can also be inserted. Thereby, it is expected that cracks generated in nitride semiconductor devices 10 and 15 are reduced. In the case of forming a device between cracks, it is not necessary to insert an AlGaN / AlN multiple buffer layer.

(2)前記各実施形態の窒化物半導体層5は、GaNを前提にしていたが、高周波・高出力HEMTや白色LED、青色LDに用いられるAlN,AlGaN,GaInN薄膜であっても構わない。 (2) The nitride semiconductor layer 5 of each of the embodiments described above is based on GaN, but may be an AlN, AlGaN, or GaInN thin film used for a high-frequency / high-power HEMT, a white LED, or a blue LD.

1 Si(001)単結晶基板
2 AlNバッファ層
3,9 Ga1−xInNバッファ層
4,4a,4b GaNエピタキシャル層
5,5a,5b 窒化物半導体層
6 n型クラッド層
7 発光層
8 p型クラッド層
10,15 窒化物半導体装置
21 チャンバ
22 ヒータ(加熱部)
23 サセプタ
24 反応管
25 上部流路
26 下部流路
27 排気流路
28 仕切板
30 有機金属ソース
35 キャリアガス
36 アンモニアガス
40 制御部
41 第1の基板加熱制御部
42 第2の基板加熱制御部
43 基板冷却制御部
45 AlN成膜制御部
46 GaInN成膜制御部
47 GaNエピ層成膜制御部
48 窒化物半導体層成膜制御部
100 成膜装置(成長装置,製造装置)
TMA トリメチルアルミニウム(III族の有機金属ソース)
TMG トリメチルガリウム(III族の有機金属ソース)
TMI トリメチルインジウム(III族の有機金属ソース)
1 Si (001) single crystal substrate 2 AlN buffer layer 3,9 Ga 1-x In x N buffer layer 4, 4a, 4b GaN epitaxial layer 5, 5a, 5b nitride semiconductor layer 6 n-type cladding layer 7 emitting layer 8 P-type cladding layer 10, 15 Nitride semiconductor device 21 Chamber 22 Heater (heating unit)
23 Susceptor 24 Reaction tube 25 Upper flow path 26 Lower flow path 27 Exhaust flow path 28 Partition plate 30 Organometallic source 35 Carrier gas 36 Ammonia gas 40 Control section 41 First substrate heating control section 42 Second substrate heating control section 43 Substrate cooling control unit 45 AlN film formation control unit 46 GaInN film formation control unit 47 GaN epi layer film formation control unit 48 Nitride semiconductor layer film formation control unit 100 Film formation apparatus (growth apparatus, manufacturing apparatus)
TMA Trimethylaluminum (Group III organometallic source)
TMG Trimethylgallium (Group III organometallic source)
TMI Trimethylindium (Group III organometallic source)

Claims (10)

Si(001)単結晶基板と、
該Si(001)単結晶基板の表面に積層されたAlNバッファ層と、
前記AlNバッファ層の基板反対側表面に積層されたGa1−xInN(0.01≦x≦0.3)バッファ層と、
前記Ga1−xInNバッファ層の基板反対側表面に積層されたGaNエピタキシャル層と
を備えたことを特徴とする窒化物半導体装置。
A Si (001) single crystal substrate;
An AlN buffer layer laminated on the surface of the Si (001) single crystal substrate;
A Ga 1-x In x N (0.01 ≦ x ≦ 0.3) buffer layer stacked on the surface of the AlN buffer layer opposite to the substrate;
A nitride semiconductor device comprising: a GaN epitaxial layer stacked on a surface of the Ga 1-x In x N buffer layer opposite to the substrate.
請求項1に記載の窒化物半導体装置であって、
前記GaNエピタキシャル層の基板反対側表面に窒化物半導体層が積層された
ことを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 1,
A nitride semiconductor device, wherein a nitride semiconductor layer is laminated on a surface of the GaN epitaxial layer opposite to the substrate.
請求項1に記載の窒化物半導体装置であって、
前記AlNバッファ層の膜厚は、前記Ga1−xInNバッファ層の膜厚の13.5倍〜54倍である
ことを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 1,
The nitride semiconductor device, wherein the thickness of the AlN buffer layer is 13.5 to 54 times the thickness of the Ga 1-x In x N buffer layer.
請求項1に記載の窒化物半導体装置であって、
他のGa1−xInN(0.01≦x≦0.3)バッファ層と、
前記他のGa1−xInNバッファ層の基板反対側表面に積層された他のGaNエピタキシャル層とが単数又は複数回繰り返された積層構造が前記GaNエピタキシャル層の基板反対側表面に積層されたことを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 1,
Another Ga 1-x In x N (0.01 ≦ x ≦ 0.3) buffer layer;
A stacked structure in which the other GaN epitaxial layer stacked on the surface opposite to the substrate of the other Ga 1-x In x N buffer layer is repeated one or more times is stacked on the surface opposite to the substrate of the GaN epitaxial layer. A nitride semiconductor device characterized by the above.
請求項4に記載の窒化物半導体装置であって、
最終段の前記他のGaNエピタキシャル層の基板反対側表面に窒化物半導体層が積層された
ことを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 4,
A nitride semiconductor device, wherein a nitride semiconductor layer is laminated on the surface of the other GaN epitaxial layer in the final stage opposite to the substrate.
請求項2又は請求項5に記載の窒化物半導体装置であって、
前記Si(001)単結晶基板に形成された集積回路をさらに備え、
前記窒化物半導体層と前記集積回路とがハイブリッド形成されている
ことを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 2 or 5, wherein
An integrated circuit formed on the Si (001) single crystal substrate;
A nitride semiconductor device, wherein the nitride semiconductor layer and the integrated circuit are hybridized.
Si(001)単結晶基板と、
該Si(001)単結晶基板の表面に積層されたAlGaN/AlN多重バッファ層と、
前記AlGaN/AlN多重バッファ層の基板反対側表面に積層されたGa1−xInN(0.01≦x≦0.3)バッファ層と、
前記Ga1−xInNバッファ層の基板反対側表面に積層されたGaNエピタキシャル層と
を備えたことを特徴とする窒化物半導体装置。
A Si (001) single crystal substrate;
An AlGaN / AlN multiple buffer layer stacked on the surface of the Si (001) single crystal substrate;
A Ga 1-x In x N (0.01 ≦ x ≦ 0.3) buffer layer stacked on the opposite surface of the AlGaN / AlN multiple buffer layer;
A nitride semiconductor device comprising: a GaN epitaxial layer stacked on a surface of the Ga 1-x In x N buffer layer opposite to the substrate.
Si(001)単結晶基板を用いた窒化物半導体装置の作製方法であって、
Alの原料、及びアンモニアガスの導入により、前記Si(001)単結晶基板の表面にAlNバッファ層が成膜させられるAlN成膜工程と、
前記アンモニアガスが導入された状態で、前記Si(001)単結晶基板の温度がGaInNの成長温度よりも高くGaNの成長温度よりも低い温度に低下させられる工程と、
Inの原料、Gaの原料、及びアンモニアガスの導入により、前記温度が低下させられたSi(001)単結晶基板のAlNバッファ層の表面にGa1−xInN(0.01≦x≦0.3)バッファ層が成膜させられるGaInN成膜工程と、
をさらに備えることを特徴とする窒化物半導体装置の作製方法。
A method of manufacturing a nitride semiconductor device using a Si (001) single crystal substrate,
An AlN film forming step in which an AlN buffer layer is formed on the surface of the Si (001) single crystal substrate by introducing an Al raw material and ammonia gas;
A step of lowering the temperature of the Si (001) single crystal substrate to a temperature higher than the growth temperature of GaInN and lower than the growth temperature of GaN in a state where the ammonia gas is introduced;
Ga 1-x In x N (0.01 ≦ x ≦ 0.3) is formed on the surface of the AlN buffer layer of the Si (001) single-crystal substrate whose temperature has been lowered by introducing an In raw material, a Ga raw material, and ammonia gas. A GaInN film forming step in which a buffer layer is formed;
A method for manufacturing a nitride semiconductor device, further comprising:
請求項8に記載の窒化物半導体装置の作製方法であって、
前記AlN成膜工程の前に前記Si(001)単結晶基板がGaNの成長温度よりも高い温度になるまで加熱させられる第1の加熱工程と、
前記GaInN成膜工程のアンモニアガスの導入状態で、Si(001)単結晶基板が前記GaNの成長温度よりも高い温度に加熱させられる第2の加熱工程と、
前記第2の加熱工程の後、Gaの原料、及びアンモニアガスの導入により、加熱させられたSi(001)単結晶基板のGa1−xInNバッファ層の表面にGaNエピタキシャル層が成膜させられるGaN成膜工程と
をさらに備えることを特徴とする窒化物半導体装置の作製方法。
A method for producing a nitride semiconductor device according to claim 8,
A first heating step in which the Si (001) single crystal substrate is heated to a temperature higher than the growth temperature of GaN before the AlN film forming step;
A second heating step in which the Si (001) single crystal substrate is heated to a temperature higher than the growth temperature of the GaN in a state where ammonia gas is introduced in the GaInN film forming step;
After the second heating step, a GaN epitaxial layer is formed on the surface of the Ga 1-x In x N buffer layer of the Si (001) single crystal substrate heated by introducing Ga raw material and ammonia gas. And a GaN film forming step to be performed. A method for manufacturing a nitride semiconductor device, comprising:
Si(001)単結晶基板を用いた窒化物半導体装置を製造する製造装置であって、
前記Si(001)単結晶基板を加熱する加熱部と、
前記Si(001)単結晶基板の表面で有機金属材料、キャリアガス、及びアンモニアガスが通流する反応管と、
前記有機金属材料の量、前記アンモニアガスの流量、及び前記加熱部を制御する制御部(40)とを備え、
前記制御部は、
前記Si(001)単結晶基板がGaNの成長温度よりも高い温度になるまで前記加熱部を制御する基板加熱制御部と、
前記反応管にAlの原料、及びアンモニアガスを通流させるAlN成膜制御部と、
前記アンモニアガスが通流している状態で、前記Si(001)単結晶基板がGaInN成長温度よりも高くGaNの成長温度よりも低い温度になるまで低下させる基板冷却制御部と、
前記反応管にInの原料、Gaの原料、及びアンモニアガスを通流させるGaInN成膜制御部と、
を備えることを特徴とする窒化物半導体装置の製造装置。
A manufacturing apparatus for manufacturing a nitride semiconductor device using a Si (001) single crystal substrate,
A heating unit for heating the Si (001) single crystal substrate;
A reaction tube through which an organometallic material, a carrier gas, and an ammonia gas flow on the surface of the Si (001) single crystal substrate;
A control unit (40) for controlling the amount of the organometallic material, the flow rate of the ammonia gas, and the heating unit;
The controller is
A substrate heating control unit that controls the heating unit until the Si (001) single crystal substrate reaches a temperature higher than a growth temperature of GaN;
An AlN film formation control unit for flowing Al raw material and ammonia gas through the reaction tube;
A substrate cooling controller that lowers the Si (001) single crystal substrate to a temperature higher than the GaInN growth temperature and lower than the GaN growth temperature in a state where the ammonia gas is flowing;
A GaInN film formation control unit for allowing the In raw material, the Ga raw material, and ammonia gas to flow through the reaction tube;
An apparatus for manufacturing a nitride semiconductor device, comprising:
JP2016008597A 2016-01-20 2016-01-20 Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device Pending JP2017130539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016008597A JP2017130539A (en) 2016-01-20 2016-01-20 Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016008597A JP2017130539A (en) 2016-01-20 2016-01-20 Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device

Publications (1)

Publication Number Publication Date
JP2017130539A true JP2017130539A (en) 2017-07-27

Family

ID=59395030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016008597A Pending JP2017130539A (en) 2016-01-20 2016-01-20 Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP2017130539A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786218A (en) * 2019-02-13 2019-05-21 保定中创燕园半导体科技有限公司 A kind of nearly monocrystalline Double-layered transparent AlN ceramic compound substrate
CN110838539A (en) * 2019-11-25 2020-02-25 佛山市国星半导体技术有限公司 Silicon-based gallium nitride epitaxial structure and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786218A (en) * 2019-02-13 2019-05-21 保定中创燕园半导体科技有限公司 A kind of nearly monocrystalline Double-layered transparent AlN ceramic compound substrate
CN110838539A (en) * 2019-11-25 2020-02-25 佛山市国星半导体技术有限公司 Silicon-based gallium nitride epitaxial structure and manufacturing method thereof
CN110838539B (en) * 2019-11-25 2024-04-30 佛山市国星半导体技术有限公司 Silicon-based gallium nitride epitaxial structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4335187B2 (en) Nitride semiconductor device manufacturing method
JP4529846B2 (en) III-V nitride semiconductor substrate and method for manufacturing the same
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
TWI501291B (en) Method for forming epitaxial wafers and method for fabricating semiconductor elements
JP4332720B2 (en) Method for manufacturing plate-like substrate for forming semiconductor element
TWI437637B (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
CN104518062B (en) The method for manufacturing light emitting semiconductor device
JP5641506B2 (en) Nitride semiconductor crystal growth method and semiconductor device manufacturing method
TWI221638B (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
JP4554803B2 (en) Low dislocation buffer, method for producing the same, and device having low dislocation buffer
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP4860736B2 (en) Semiconductor structure and method of manufacturing the same
JP2009071279A (en) Substrate for growing gallium nitride and method for preparing substrate for growing gallium nitride
JP2006232639A (en) Gas phase growth method of nitride-based semiconductor, nitride-based semiconductor epitaxial substrate, self-standing substrate, and semiconductor device
JP4647723B2 (en) Nitride semiconductor crystal growth method and semiconductor device manufacturing method
JP2011051849A (en) Nitride semiconductor self-supporting substrate and method for manufacturing the same
CN106229397B (en) Growth method of light-emitting diode epitaxial wafer
JP5814131B2 (en) Structure and manufacturing method of semiconductor substrate
JP2017130539A (en) Nitride semiconductor device, and manufacturing method and manufacturing apparatus of nitride semiconductor device
JP2011216549A (en) METHOD OF MANUFACTURING GaN-BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE
JP2007227803A (en) Gas phase growth method of nitride group semiconductor, nitride group semiconductor expitaxial substrate using the same, self-standing substrate, and semiconductor device
CN106206869A (en) Growth method of GaN-based light emitting diode epitaxial wafer
JP5488562B2 (en) Manufacturing method of nitride semiconductor substrate
KR100834698B1 (en) Method of forming gan layer and gan substrate manufactured using the same
JP2009084136A (en) Method for manufacturing semiconductor device