JP2017127134A - Overvoltage protection circuit - Google Patents
Overvoltage protection circuit Download PDFInfo
- Publication number
- JP2017127134A JP2017127134A JP2016005340A JP2016005340A JP2017127134A JP 2017127134 A JP2017127134 A JP 2017127134A JP 2016005340 A JP2016005340 A JP 2016005340A JP 2016005340 A JP2016005340 A JP 2016005340A JP 2017127134 A JP2017127134 A JP 2017127134A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- overvoltage
- detection signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
本発明は、過電圧から機器を保護する過電圧保護回路に関する。 The present invention relates to an overvoltage protection circuit for protecting a device from an overvoltage.
従来から、直流電源出力の過電圧保護回路として、出力電圧の過電圧を検出し、その出力をサイリスタやリレースイッチで短絡し、過電圧から負荷を保護する方法がある。これを交流電源入力側の過電圧保護回路に応用し、過電圧入力を検知し、電源入力を短絡することで、過電圧から機器を保護し、かつヒューズやブレーカなどの保護素子を連動させることで電源と装置の間を電気的に完全に切断して、回路を保護する方法がある。 Conventionally, as an overvoltage protection circuit for a DC power supply output, there is a method of detecting an overvoltage of an output voltage and short-circuiting the output with a thyristor or a relay switch to protect the load from the overvoltage. This is applied to the overvoltage protection circuit on the AC power supply input side, the overvoltage input is detected, the power supply input is short-circuited to protect the device from overvoltage, and the protection element such as a fuse or breaker is interlocked to connect the power supply. There is a method in which a circuit is protected by completely electrically disconnecting between devices.
上記交流電源入力側の過電圧保護回路において、電源入力を短絡する短絡素子をサイリスタやトライアックにすると、次のような動作が求められる。すなわち、サイリスタやトライアックは一度点弧すれば、以降はゲート入力無しで、電流がゼロになるゼロクロス点まで点弧状態が継続する。また、ゼロクロス点でサイリスタやトライアックは自然に消弧する。このため、この過電圧保護回路では、点弧状態が継続している間に保護素子を作動させ、電源と装置の間を電気的に切断して、回路を保護している。 In the overvoltage protection circuit on the AC power supply input side, if the short-circuit element that short-circuits the power supply input is a thyristor or triac, the following operation is required. That is, once the thyristor or triac is ignited, the ignited state continues until the zero cross point at which the current becomes zero without any gate input thereafter. In addition, thyristors and triacs extinguish naturally at the zero cross point. For this reason, in this overvoltage protection circuit, the protection element is activated while the ignition state continues, and the circuit is protected by electrically disconnecting between the power source and the device.
なお、特許文献1には、過電圧検出回路にヒステリシスを持たせた構成が示されている。 Patent Document 1 discloses a configuration in which an overvoltage detection circuit has hysteresis.
上述したように、交流電源入力側の過電圧保護回路では、短絡素子をサイリスタやトライアックにする場合、点弧状態が継続している間に保護素子を作動させるようにしている。しかしながら、例えば電源インピーダンスが高いなどの理由で十分な短絡電流が流れなかった場合、点弧状態が継続している間に保護素子を作動させることができなくなる。この場合、短絡素子の動作が点弧と消弧とを繰り返す不確実な動作となるときがあるという課題があった。 As described above, in the overvoltage protection circuit on the AC power supply input side, when the short-circuit element is a thyristor or a triac, the protection element is operated while the ignition state continues. However, if a sufficient short-circuit current does not flow due to, for example, high power supply impedance, the protection element cannot be operated while the ignition state continues. In this case, there is a problem that the operation of the short-circuit element may be an uncertain operation that repeats starting and extinguishing.
本発明は、上記の事情を考慮してなされたものであり、点弧状態が継続している間に保護素子を作動させることができなくとも、短絡素子の動作が点弧と消弧とを繰り返さずに安定して動作することができる過電圧保護回路を提供することを目的とする。 The present invention has been made in consideration of the above circumstances, and even if the protective element cannot be operated while the ignition state continues, the operation of the short-circuiting element can be started and extinguished. An object of the present invention is to provide an overvoltage protection circuit that can operate stably without being repeated.
上記課題を解決するため本発明の一態様は、交流電源の入力端子と、前記入力端子に入力された前記交流電源を出力する出力端子と、前記入力端子と前記出力端子との間に挿入され、過電流発生時に前記入力端子と前記出力端子との間の接続を遮断する遮断部と、所定の制御信号が入力された場合に、前記遮断部の挿入位置からみて前記出力端子側で前記交流電源を短絡する短絡部と、前記交流電源を整流して平滑化した電圧である比較電圧が所定の基準電圧を超えた場合に過電圧検出信号を出力する比較器と前記過電圧検出信号を前記比較器の入力側にフィードバックするフィードバック回路とを有し、前記比較器が前記過電圧検出信号を出力した場合に前記制御信号を発生する過電圧検出部とを備えた過電圧保護回路である。 In order to solve the above problems, an aspect of the present invention is inserted between an input terminal of an AC power supply, an output terminal that outputs the AC power input to the input terminal, and the input terminal and the output terminal. A blocking portion that cuts off the connection between the input terminal and the output terminal when an overcurrent occurs, and the AC on the output terminal side when viewed from the insertion position of the blocking portion when a predetermined control signal is input A short-circuit unit for short-circuiting the power supply, a comparator for outputting an overvoltage detection signal when the comparison voltage, which is a voltage obtained by rectifying and smoothing the AC power supply, exceeds a predetermined reference voltage, and the comparator for the overvoltage detection signal An overvoltage protection circuit including an overvoltage detection unit that generates a control signal when the comparator outputs the overvoltage detection signal.
また、本発明の一態様は、上記過電圧保護回路であって、前記制御信号が、前記交流電源に出力側が接続されたゼロクロスオンタイプのフォトトライアックを用いて発生される。 One embodiment of the present invention is the above-described overvoltage protection circuit, wherein the control signal is generated using a zero-cross-on type phototriac in which an output side is connected to the AC power supply.
また、本発明の一態様は、上記過電圧保護回路であって、前記フィードバック回路が、前記比較器の前記比較電圧の入力端子に前記過電圧検出信号をフィードバックする。 One embodiment of the present invention is the overvoltage protection circuit, wherein the feedback circuit feeds back the overvoltage detection signal to an input terminal of the comparison voltage of the comparator.
また、本発明の一態様は、上記過電圧保護回路であって、前記フィードバック回路が、前記比較器の前記基準電圧の入力端子に前記過電圧検出信号をフィードバックする。 One embodiment of the present invention is the overvoltage protection circuit, wherein the feedback circuit feeds back the overvoltage detection signal to an input terminal of the reference voltage of the comparator.
また、本発明の一態様は、上記過電圧保護回路であって、前記フィードバック回路が、抵抗とダイオードとの組み合わせまたは抵抗から構成されている。 One embodiment of the present invention is the above-described overvoltage protection circuit, wherein the feedback circuit includes a combination of a resistor and a diode or a resistor.
本発明によれば、フィードバック回路が比較器の入力側に比較器が出力した過電圧検出信号をフィードバックするので、比較電圧と基準電圧との比較動作にヒステリシスを持たせることができる。これによれば、過電圧検出部が、短絡部の動作を制御する制御信号を継続して発生することができる。よって、短絡部は短絡状態を安定して維持することができる。 According to the present invention, since the feedback circuit feeds back the overvoltage detection signal output from the comparator to the input side of the comparator, the comparison operation between the comparison voltage and the reference voltage can be provided with hysteresis. According to this, the overvoltage detection part can generate | occur | produce the control signal which controls operation | movement of a short circuit part continuously. Therefore, the short circuit part can maintain a short circuit state stably.
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明の実施形態の構成例を示した回路図である。図1に示した電気機器1は、過電圧保護回路10と、AC(交流)電源使用機器20とを備える。AC電源使用機器20は、商用電源などの交流電源AC1を電源として動作する機器である。過電圧保護回路10は、本実施形態においては外付けされているが、AC電源使用機器20に内蔵する構成としても良い。過電圧保護回路10がAC電源使用機器20に内蔵された場合は、電気機器1がAC電源使用機器20そのものとなる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration example of an embodiment of the present invention. The electric apparatus 1 shown in FIG. 1 includes an
過電圧保護回路10は、交流電源AC1の入力端子101および102と、入力端子101および102に入力された交流電源AC1を出力する出力端子103および104とを備える。
The
また、過電圧保護回路10は、遮断部105を備える。遮断部105は、過電流遮断器を構成するものであり、入力端子101および102と出力端子103および104との間に挿入され、過電流発生時に入力端子101および102と出力端子103および104との間の接続を遮断する。接続を遮断する過電流の値は、AC電源使用機器20の定格電流より大きな値に設定されている。また図1に示した例では、遮断部105がヒューズF1とヒューズF2とから構成されている。ヒューズF1は一端が入力端子101に接続され、他端が出力端子103に接続されている。ヒューズF2は一端が入力端子102に接続され、他端が出力端子104に接続されている。なお、遮断部105は、ヒューズに限らず、例えば、過電流を検出して遮断する配線用遮断器を用いて構成することができる。また、ヒューズF1とヒューズF2とのうちいずれか一方を省略してもよい。
Further, the
また、過電圧保護回路10は、出力端子103および104の間に介挿されるトライアックCD1を備える。トライアックCD1は、ゲートGに所定の制御信号が入力された場合に、点弧され、端子T1および端子T2間をオンする。また、トライアックCD1は、ゲートGに所定の電圧が印加されていない場合、端子T1および端子T2間に流れる電流が0になったときに端子T1および端子T2間を自然にオフして消弧する。このトライアックCD1は、ゲートGに所定の制御信号が入力された場合に、遮断部105の挿入位置からみて出力端子103および104側で交流電源AC1を短絡する短絡部を構成する。なお、トライアックCD1の端子T1と端子T2との間に流れる電流を電流ITとする。また、トライアックCD1は、例えばサイリスタやリレーに代えてもよい。
The
また、過電圧保護回路10は、過電圧検出部106を備える。過電圧検出部106は、フォトトライアックPHT1と、全波整流回路CD2と、コンパレータ(比較器)COMPと、フィードバック回路FBと、トランジスタTR1と、平滑コンデンサC1と、抵抗R1、R2、R3、R4、R10およびR11とを備える。図1においてフォトトライアックPHT1は、出力側の回路PHT1−1と入力側の回路PHT1−2とに分けて示されている。回路PHT1−1と回路PHT1−2とをあわせたものをフォトトライアックPHT1と呼ぶ。また、フィードバック回路FBは、抵抗RFとダイオードD1とを備える。
The
図1に示した例では、フォトトライアックPHT1が、交流電源AC1に出力側が接続されたゼロクロスオンタイプのフォトトライアックである。すなわち、フォトトライアックPHT1は、出力側にゼロクロス回路ZCを備え、入力側の発光ダイオード(LED)PD1に所定の電流が流れている状態でゼロクロス回路ZCに印加された電圧が所定の値以下となった場合(ゼロクロスに近い一定の範囲内の電圧になった場合)にフォトトライアックPTR1を点弧して出力側の端子間をオン状態とし、抵抗R10の端子間に電圧(所定の制御信号)を発生させ、トライアックCD1のゲートGに対してこの制御信号を出力する。一方、入力側の発光ダイオードPD1に所定の電流が流れなくなると、フォトトライアックPTR1は消弧している場合は消弧状態を継続して制御信号を出力せず、点弧していた場合にはフォトトライアックPTR1に流れる電流が0になったときに消弧して制御信号の出力を停止する。フォトトライアックPHT1は、2つの出力側端子の一方を出力端子103に接続し、他方をトライアックCD1のゲートGと抵抗R10の一端とに接続している。抵抗R10の他端は出力端子104に接続されている。また、フォトトライアックPHT1は、2つの入力側端子のうち発光ダイオードPD1のアノード側を抵抗R11の一端に接続し、カソード側をトランジスタTR1のドレインに接続している。
In the example shown in FIG. 1, the phototriac PHT1 is a zero cross-on type phototriac in which the output side is connected to the AC power supply AC1. That is, the phototriac PHT1 includes a zero-cross circuit ZC on the output side, and the voltage applied to the zero-cross circuit ZC becomes a predetermined value or less in a state where a predetermined current flows through the light-emitting diode (LED) PD1 on the input side. (When the voltage is within a certain range close to zero cross), the phototriac PTR1 is ignited to turn on the output side terminals, and the voltage (predetermined control signal) is applied between the terminals of the resistor R10. The control signal is output to the gate G of the triac CD1. On the other hand, when a predetermined current stops flowing to the light emitting diode PD1 on the input side, the phototriac PTR1 continues to extinguish when the arc is extinguished and does not output a control signal. When the current flowing through the phototriac PTR1 becomes 0, the arc is extinguished and the output of the control signal is stopped. The phototriac PHT1 has one of the two output terminals connected to the
なお、フォトトライアックPHT1は、ゼロクロス機能を有するものに限らず、ゼロクロス機能が無いフォトトライアックであってもよい。ゼロクロス機能が無い場合、フォトトライアックPHT1は、入力側の発光ダイオードPD1に所定の電流が流れた場合にフォトトライアックPTR1を点弧して出力側の端子間をオン状態とし、トライアックCD1のゲートGに対して所定の制御信号を出力する。一方、入力側の発光ダイオードPD1に所定の電流が流れなくなると、フォトトライアックPTR1は消弧している場合は消弧状態を継続して制御信号を出力せず、点弧していた場合にはフォトトライアックPTR1に流れる電流が0になったときに消弧して制御信号の出力を停止する。 The phototriac PHT1 is not limited to having a zero cross function, and may be a photo triac without a zero cross function. When there is no zero cross function, the phototriac PHT1 ignites the phototriac PTR1 when a predetermined current flows through the light emitting diode PD1 on the input side, turns on the output side terminals, and turns on the gate G of the triac CD1. A predetermined control signal is output. On the other hand, when a predetermined current stops flowing to the light emitting diode PD1 on the input side, the phototriac PTR1 continues to extinguish when the arc is extinguished and does not output a control signal. When the current flowing through the phototriac PTR1 becomes 0, the arc is extinguished and the output of the control signal is stopped.
全波整流回路CD2は、交流入力を過電圧保護回路10の出力端子103および104から入力し、直流出力を平滑コンデンサC1の両端に対して出力する。すなわち、全波整流回路CD2は、交流電源AC1を全波整流して直流に変換し、平滑コンデンサC1の両端に出力する。この場合、図の上側が正側、下側が負側(グランド)である。過電圧保護回路10は、この全波整流回路CD2で交流電圧を整流し、平滑コンデンサC1で平滑した直流電圧に基づいて過電圧を検出するとともに、その直流電圧を過電圧保護回路10の電源として用いている。この平滑コンデンサC1の端子電圧を検出電圧VDETとする。平滑コンデンサC1の一端には抵抗R1、R3およびR11の各一端が接続されている。平滑コンデンサC1の他端には抵抗R2およびR4の各一端とトランジスタTR1のソースとが接続されている。
The full-wave rectifier circuit CD2 inputs AC input from the
抵抗R1と抵抗R2とは直列に接続されている。その抵抗R1と抵抗R2との接続点がコンパレータCOMPの正相入力端子(非反転入力端子)(X)に接続されている。この正相入力端子(非反転入力端子)(X)に入力される、検出電圧VDETを抵抗R1と抵抗R2とで分圧した電圧が比較電圧VCOMPである。また、抵抗R3と抵抗R4とは直列に接続されている。その抵抗R3と抵抗R4との接続点がコンパレータCOMPの出力端子(X>Y)とトランジスタTR1のゲートとに接続されている。また、コンパレータCOMPの逆相入力端子(反転入力端子)(Y)には、図示していない基準電圧回路が発生した所定の基準電圧VREFが入力される。コンパレータCOMPの出力端子(X>Y)は、例えばオープンドレインあるいはオープンコレクタ出力であり、正相入力端子(X)に入力された比較電圧VCOMPが逆相入力端子(Y)に入力された基準電圧VREFを超えた場合に出力をオフし、比較電圧VCOMPが基準電圧VREF以下の場合に出力をオンする。したがって、抵抗RFが抵抗R4より十分大きい場合、出力端子(X>Y)の出力信号である過電圧検出信号Voの電圧は、VCOMP>VREFの場合にVDETを抵抗R3と抵抗R4とで分圧した電圧(これをHレベルとする)となり、VCOMP≦VREFの場合に出力端子(X>Y)のトランジスタのオン電圧(これをLレベルとする)となる。過電圧検出信号Voは、HレベルでトランジスタTR1をオンし、LレベルでトランジスタTR1をオフする値に設定されている。 The resistor R1 and the resistor R2 are connected in series. The connection point between the resistor R1 and the resistor R2 is connected to the positive phase input terminal (non-inverting input terminal) (X) of the comparator COMP. A voltage obtained by dividing the detection voltage VDET by the resistor R1 and the resistor R2 and inputted to the positive phase input terminal (non-inverting input terminal) (X) is the comparison voltage VCOMP. Further, the resistor R3 and the resistor R4 are connected in series. The connection point between the resistors R3 and R4 is connected to the output terminal (X> Y) of the comparator COMP and the gate of the transistor TR1. A predetermined reference voltage VREF generated by a reference voltage circuit (not shown) is input to the negative phase input terminal (inverted input terminal) (Y) of the comparator COMP. The output terminal (X> Y) of the comparator COMP is, for example, an open drain or open collector output, and the reference voltage VCOMP input to the positive phase input terminal (X) is input to the negative phase input terminal (Y). The output is turned off when VREF is exceeded, and the output is turned on when the comparison voltage VCOMP is equal to or lower than the reference voltage VREF. Therefore, when the resistance RF is sufficiently larger than the resistance R4, the voltage of the overvoltage detection signal Vo, which is the output signal of the output terminal (X> Y), is obtained by dividing VDET by the resistance R3 and the resistance R4 when VCOMP> VREF. It becomes a voltage (this is set to H level), and when VCOMP ≦ VREF, it becomes the ON voltage (this is set to L level) of the transistor of the output terminal (X> Y). The overvoltage detection signal Vo is set to a value that turns on the transistor TR1 at the H level and turns off the transistor TR1 at the L level.
なお、コンパレータCOMPや、基準電圧VREFの図示していない基準電圧回路は、検出電圧VDETをそのまま電源とする回路であってもよいし、検出電圧VDETを降圧して検出電圧VDETより低電圧の直流電源を出力する図示していない電源回路の出力を電源として動作する回路であってもよい。 Note that the comparator COMP and the reference voltage circuit (not shown) for the reference voltage VREF may be a circuit using the detection voltage VDET as a power source as it is, or a DC voltage lower than the detection voltage VDET by stepping down the detection voltage VDET. A circuit that operates using an output of a power supply circuit (not shown) that outputs power as a power supply may be used.
出力端子(X>Y)の出力信号である過電圧検出信号Voは、フィードバック回路FBによって比較電圧VCOMPを入力する正相入力端子(X)にフィードバックされる。図1に示した例では、フィードバック回路FBが抵抗RFとダイオードD1との直列回路から構成されている。図1に示した例では、ダイオードD1のアノードが出力端子(X>Y)に接続され、ダイオードD1のカソードが抵抗RFの一端に接続され、そして、抵抗RFの他端が正相入力端子(X)に接続されている。なお、ダイオードD1と抵抗RFとの配置は逆でもよく、また、ダイオードD1は省略して抵抗RFのみとしてもよい。本実施形態では、フィードバック回路FBにダイオードD1を設けることで、過電圧検出信号VoがLレベルの場合に比較電圧VCOMPに対する検出電圧VDETの分圧比を抵抗R1と抵抗R2との抵抗比で決定することができるようにしている。図1に示した例では、過電圧検出信号Voを出力する出力端子(X>Y)側にダイオードD1のアノードが向けられている。したがって、過電圧検出信号Voが比較電圧VCOMPより大きい場合(ダイオードD1の順方向電圧と抵抗RFによる電圧降下分以上大きい場合)に、比較電圧VCOMPを上昇させる方向で過電圧検出信号Voが正相入力端子(X)に対してフィードバック(正帰還)される。したがって、コンパレータCOMPは、VCOMP>VREFとなって出力をHレベルとした場合、正帰還によってVCOMPを上昇させることでVDETが一定程度低下した場合でもHレベルの状態を維持することができる。過電圧検出信号Voをフィードバックした場合の比較電圧VCOMPの変化は、抵抗R1〜R4と抵抗RFの値によって所望の値に設定することができる。 The overvoltage detection signal Vo that is an output signal of the output terminal (X> Y) is fed back to the positive phase input terminal (X) to which the comparison voltage VCOMP is input by the feedback circuit FB. In the example shown in FIG. 1, the feedback circuit FB is configured by a series circuit of a resistor RF and a diode D1. In the example shown in FIG. 1, the anode of the diode D1 is connected to the output terminal (X> Y), the cathode of the diode D1 is connected to one end of the resistor RF, and the other end of the resistor RF is the positive phase input terminal ( X). The arrangement of the diode D1 and the resistor RF may be reversed, and the diode D1 may be omitted and only the resistor RF may be provided. In this embodiment, by providing the feedback circuit FB with the diode D1, when the overvoltage detection signal Vo is at the L level, the voltage dividing ratio of the detection voltage VDET to the comparison voltage VCOMP is determined by the resistance ratio of the resistor R1 and the resistor R2. To be able to. In the example shown in FIG. 1, the anode of the diode D1 is directed to the output terminal (X> Y) side that outputs the overvoltage detection signal Vo. Therefore, when the overvoltage detection signal Vo is larger than the comparison voltage VCOMP (when the forward voltage of the diode D1 and the voltage drop due to the resistor RF are larger than the voltage drop by the resistor RF), the overvoltage detection signal Vo is in the positive phase input terminal in the direction of increasing the comparison voltage VCOMP. Feedback (positive feedback) is performed on (X). Accordingly, when VCOMP> VREF and the output is set to H level, the comparator COMP can maintain the H level state even when VDET is lowered by a certain level by increasing VCOMP by positive feedback. The change of the comparison voltage VCOMP when the overvoltage detection signal Vo is fed back can be set to a desired value depending on the values of the resistors R1 to R4 and the resistor RF.
トランジスタTR1は、nチャネルMOSFET(金属酸化物半導体電界効果トランジスタ)であり、過電圧検出信号VoがHレベルの場合にオンして、フォトトライアックPHT1の発光ダイオードPD1に所定の電流を流して、フォトトライアックPTR1をオン可能な状態とする。他方、トランジスタTR1は、過電圧検出信号VoがLレベルの場合にオフして、フォトトライアックPHT1の発光ダイオードPD1に流れる電流をオフし、フォトトライアックPTR1が点弧しない状態とする。 The transistor TR1 is an n-channel MOSFET (metal oxide semiconductor field effect transistor), which is turned on when the overvoltage detection signal Vo is at the H level, and causes a predetermined current to flow through the light-emitting diode PD1 of the phototriac PHT1. PTR1 is in a state where it can be turned on. On the other hand, the transistor TR1 is turned off when the overvoltage detection signal Vo is at the L level, the current flowing through the light emitting diode PD1 of the phototriac PHT1 is turned off, and the phototriac PTR1 is not ignited.
以上の構成で過電圧検出部106では、コンパレータCOMPが、交流電源AC1を整流、平滑および分圧した電圧である比較電圧VCOMPが所定の基準電圧VREFを超えた場合にHレベルの過電圧検出信号Voを出力する。また、フィードバック回路FBが、比較電圧VCOMPを入力する正相入力端子(X)にHレベルの過電圧検出信号Voをフィードバックする。これによって、コンパレータCOMPにヒステリシスを持たせることでトライアックCD1のゲートGに入力する制御信号を検出電圧VDETが低下した場合でも継続して発生することができる。
With the above configuration, in the
次に、図2〜図5を参照して図1に示した過電圧保護回路10の動作例について説明する。図2は、図1に示した過電圧保護回路10においてゼロクロス機能が無いフォトトライアックPHT1を用いた場合の各部の動作例を示すタイミング図である。図3は、図2に示した本実施形態の動作例と比較するための参考動作例を示すものであって、図1に示した過電圧保護回路10においてゼロクロス機能が無いフォトトライアックPHT1を用いて、かつ、フィードバック回路FBを省略した場合の各部の動作例を示すタイミング図である。図4は、図1に示した過電圧保護回路10においてゼロクロス機能が有るフォトトライアックPHT1を用いた場合の各部の動作例を示すタイミング図である。そして、図5は、図4に示した本実施形態の動作例と比較するための参考動作例を示すものであって、図1に示した過電圧保護回路10においてゼロクロス機能が有るフォトトライアックPHT1を用いて、かつ、フィードバック回路FBを省略した場合の各部の動作例を示すタイミング図である。なお、図2〜図5は、横軸を時間軸として、上から順に、1番目にトライアックCD1の端子T1およびT2間の電圧VT1−T2を示す。2番目にトライアックCD1に流れる電流ITを示す。3番目にトライアックCD1のオンまたはオフの状態を示す。4番目にフォトトライアックPHT1の出力側(すなわちフォトトライアックPTR1)のオンまたはオフの状態を示す。5番目に検出電圧VDETを示す。なお、VLMTは、コンパレータCOMPの出力が一旦Hレベルとなった後、検出電圧VDETが低下する場合に、コンパレータCOMPがHレベルを維持可能な検出電圧VDETの下限値である。6番目に基準電圧VREFと比較電圧VCOMPとを示す。そして、7番目に過電圧検出信号Voを示す。
Next, an operation example of the
まず、図2を参照して、図1に示した過電圧保護回路10においてゼロクロス機能が無いフォトトライアックPHT1を用いた場合の過電圧保護回路10の動作例について説明する。図2に示したように、図1に示した構成からフォトトライアックPHT1内のゼロクロス回路ZCを省略した場合の過電圧保護回路10において、時刻t11で検出電圧VDETが上昇し、比較電圧VCOMPが基準電圧VREFより大きくなったとすると、過電圧検出信号VoがHレベルとなり、比較電圧VCOMPがフィードバック回路FBによる正帰還によって電圧V1だけ上昇する。また、時刻t11で過電圧検出信号VoがHレベルとなると、フォトトライアックPHT1がオンし、トライアックCD1がオンする。トライアックCD1がオンすると、電圧VT1−T2はほぼ0Vとなり、トライアックCD1に電流ITが流れ出す。そして、この例では時刻t12でヒューズF1およびF2が溶断するまでトライアックCD1はオン状態を継続する。また、過電圧検出信号Voは時刻t13までHレベルを維持している。また、時刻t13を過ぎたところで、比較電圧VCOMPが基準電圧VREF以下となって過電圧検出信号VoがLレベルとなり、フィードバック回路FBによる正帰還がなくなって比較電圧VCOMPが低下している。このように本実施形態では、過電圧検出信号Voを比較電圧VCOMPにフィードバックするフィードバック回路FBを設けることで、過電圧検出信号VoがOFFする(Lレベルになる)検出電圧VDETを低くすることができる。そのため、平滑コンデンサC1の容量を大きくするなどの特段の対策をすることなく、ゼロクロス点を超えて連続的にトライアックCD1を点弧でき、トライアックCD1が点弧、消弧を繰り返すことなく確実に遮断部105を動作させることができる。なお、ヒステリシスの電圧V1は検出電圧VDETのレベルに換算して例えば数十V程度とすることができる。
First, an operation example of the
次に、図3を参照して、図2に示した動作例との比較のため、図1の構成からゼロクロス回路ZCを省略するとともに、さらにフィードバック回路FBを省略した場合の過電圧保護回路10の動作例について説明する。図3において、時刻t21で検出電圧VDETが上昇し、比較電圧VCOMPが基準電圧VREFより大きくなったとすると、過電圧検出信号VoがHレベルとなる。次に、時刻t21で過電圧検出信号VoがHレベルとなると、フォトトライアックPHT1がオンし、トライアックCD1がオンする。トライアックCD1がオンすると、電圧VT1−T2はほぼ0Vとなり、トライアックCD1に電流ITが流れ出す。次に、時刻t22で比較電圧VCOMPが基準電圧VREF以下になったとすると、過電圧検出信号VoがLレベルとなる。次に、時刻t23で電流ITが0になると、トライアックCD1とフォトトライアックPHT1がオフする。以後、時刻t2CでヒューズF1およびF2が溶断するまで、時刻t21〜t23と同様に、時刻t24〜26、時刻t27〜t29および時刻t2A〜2Cにおいて、それぞれ、トライアックCD1が点弧、過電圧検出信号VoがHレベルからLレベル、およびトライアックCD1が消弧するという各動作が繰り返される。例えば、電源インピーダンスが高いなどの理由により、トライアックCD1の点弧後、次のゼロクロス点までに保護素子が作動しない場合、トライアックCD1はゼロクロス点で自然に消弧するため、トライアックCD1を再点弧しなければならない。しかし、トライアックCD1によって短絡されている間に、回路消費電力により検出電圧VDETは降下する。このため過電圧検出信号Voは一旦、OFFする。そのため、入力電圧が再び電圧ピークの過電圧状態に到達したときにトライアックCD1は再点弧することになる。結果トライアックCD1は点弧、消弧を繰り返す不確実な動作となる。これを改善するためには、例えば、平滑コンデンサC1の静電容量を大きくしたり、回路の消費電流を小さくしたりすることで、検出電圧VDETの変化を小さくしなければならない。これに対して本実施形態では容易に動作を安定化することができる。
Next, referring to FIG. 3, for comparison with the operation example shown in FIG. 2, the zero-cross circuit ZC is omitted from the configuration of FIG. 1, and the
一方、図4に示したように、図1に示したフォトトライアックPHT1がゼロクロス回路ZCを有する過電圧保護回路10において、時刻t31で検出電圧VDETが上昇し、比較電圧VCOMPが基準電圧VREFより大きくなったとすると、過電圧検出信号VoがHレベルとなり、比較電圧VCOMPがフィードバック回路FBによる正帰還によって電圧V1だけ上昇する。また、時刻t31で過電圧検出信号VoがHレベルとなると、フォトトライアックPHT1の入力側の発光ダイオードPD1に電流が流れ、フォトトライアックPHT1はゼロクロス点でオン可能な状態となる。この場合、時刻t32においてトライアックCD1の端子間電圧VT1−T2がゼロクロス付近となったところでフォトトライアックPHT1がオンし、フォトトライアックPHT1がオンすることでトライアックCD1がオンする。トライアックCD1がオンすると、電圧VT1−T2はほぼ0Vとなり、トライアックCD1に電流ITが流れ出す。そして、この例では時刻t33でヒューズF1およびF2が溶断するまでトライアックCD1はオン状態を継続する。また、過電圧検出信号Voは時刻t34までHレベルを維持している。また、時刻t34を過ぎたところで、比較電圧VCOMPが基準電圧VREF以下となって過電圧検出信号VoがLレベルとなり、フィードバック回路FBによる正帰還がなくなって比較電圧VCOMPが低下している。このように本実施形態では、過電圧検出信号Voを比較電圧VCOMPにフィードバックするフィードバック回路FBを設けることで、過電圧検出信号VoがOFFする検出電圧VDETを低くすることができる。このため、電圧ピークで過電圧を検出後、ゼロクロス点を超えてフォトトライアックPHT1の入力側に電流を流すことができる。そのため、平滑コンデンサC1の容量を大きくするなどの特段の対策をすることなく、ゼロクロス点を超えて連続的にトライアックCD1を点弧でき、トライアックCD1が点弧、消弧を繰り返すことなく確実に遮断部105を動作させることができる。
On the other hand, as shown in FIG. 4, in the
また、図4に示したように、本動作例では、電圧ピークで過電圧を検出後、ゼロクロス点を超えてフォトトライアックPHT1の入力側に電流を流すことができる。したがって、図2の場合と同じように保護動作電圧は電圧ピークとなり回路消費電流や静電容量による検出電圧VDETのバラツキの増大は生じさせることなく、トライアックCD1をゼロクロス点弧できる。また次サイクルのゼロクロス点を超えて連続的に点弧できるため、トライアックCD1は、点弧、消弧を繰り返すことなく確実に保護素子を動作させることができる。 Also, as shown in FIG. 4, in this operation example, after an overvoltage is detected at the voltage peak, a current can be passed to the input side of the phototriac PHT1 beyond the zero cross point. Therefore, as in the case of FIG. 2, the protection operation voltage becomes a voltage peak, and the triac CD1 can be zero-cross fired without causing an increase in variation in the detection voltage VDET due to circuit consumption current or capacitance. In addition, since the triac CD1 can be continuously ignited beyond the zero-cross point of the next cycle, the triac CD1 can reliably operate the protection element without repeating the firing and extinguishing.
また、上述した図2に示した動作例では、電圧ピークでトライアックCD1を点弧するため、トライアックCD1にはdi/dtの大きな電流が流れる。また、高di/dtのスイッチングのため、意図しないサージ電圧がトライアックCD1の端子T1−T2間に加わる。そのため、トライアックCD1を保護するため、端子T1−T2間にサージ電圧を抑えるスナバ回路などの保護回路が必須となる。一方、図4に示した動作例では、電圧のゼロクロス点付近でトライアックCD1を点弧するため、トライアックCD1の故障を防ぎ、スナバ回路などを省略したり、スナバ回路などの容量を小さくしたりすることができる。本動作例では、トライアックCD1をゼロクロス点で点弧するため、ゼロクロスオンタイプのフォトトライアックPHT1を用いてトライアックCD1のゲートに入力される制御信号が発生される。このゼロクロスオンタイプのフォトトライアックPHT1を使用してトライアックCD1をゼロクロスオンさせる場合、ゼロクロス時に、フォトトライアックPHT1の発光ダイオードPD1に電流を流している必要がある。これに対し、本実施形態では、上述したように、過電圧検出信号Voを比較電圧VCOMPにフィードバックするフィードバック回路FBを設けることで、過電圧検出信号Voのオン・オフ動作にヒステリシスを持たせ、電圧ピークで過電圧を検出後、ゼロクロス点を超えてフォトトライアックPHT1の入力側に電流を流すことができる。 In the operation example shown in FIG. 2 described above, since the triac CD1 is ignited at the voltage peak, a large current of di / dt flows through the triac CD1. In addition, an unintended surge voltage is applied between the terminals T1 and T2 of the triac CD1 for high di / dt switching. Therefore, in order to protect the triac CD1, a protection circuit such as a snubber circuit that suppresses a surge voltage between the terminals T1 and T2 is essential. On the other hand, in the operation example shown in FIG. 4, since the triac CD1 is ignited near the zero cross point of the voltage, the triac CD1 is prevented from failing, the snubber circuit or the like is omitted, or the capacity of the snubber circuit or the like is reduced. be able to. In this operation example, since the triac CD1 is ignited at the zero cross point, a control signal input to the gate of the triac CD1 is generated using the zero cross-on type phototriac PHT1. When the zero cross-on type phototriac PHT1 is used to zero-cross the triac CD1, it is necessary to pass a current through the light emitting diode PD1 of the phototriac PHT1 during the zero crossing. On the other hand, in the present embodiment, as described above, by providing the feedback circuit FB that feeds back the overvoltage detection signal Vo to the comparison voltage VCOMP, the on / off operation of the overvoltage detection signal Vo is provided with hysteresis, and the voltage peak After the overvoltage is detected, a current can be passed to the input side of the phototriac PHT1 beyond the zero cross point.
次に、図5を参照して、図4に示した動作例との比較のため、図1の構成からフィードバック回路FBを省略した場合の過電圧保護回路10の動作例について説明する。この動作例は、図3に示した動作例と異なり、ゼロクロスタイプのフォトトライアックPHT1を用いた場合である。図5において、時刻t41で検出電圧VDETが上昇し、比較電圧VCOMPが基準電圧VREFより大きくなったとすると、過電圧検出信号VoがHレベルとなる。また、時刻t41で過電圧検出信号VoがHレベルとなると、フォトトライアックPHT1の入力側の発光ダイオードPD1に電流が流れ、フォトトライアックPHT1はゼロクロス点でオン可能な状態となる。この場合、時刻t42においてトライアックCD1の端子間電圧VT1−T2がゼロクロス付近となったところでフォトトライアックPHT1がオンし、フォトトライアックPHT1がオンすることでトライアックCD1がオンする。トライアックCD1がオンすると、電圧VT1−T2はほぼ0Vとなり、トライアックCD1に電流ITが流れ出す。次に、時刻t43で比較電圧VCOMPが基準電圧VREF以下になったとすると、過電圧検出信号VoがLレベルとなる。次に、時刻t44で電流ITが0になってトライアックCD1がオフし、また、フォトトライアックPHT1がオフする。以後、時刻t48でヒューズF1およびF2が溶断するまで、時刻t41〜t44と同様に、時刻t45〜48において、それぞれ、過電圧検出信号VoがLレベルからHレベル、フォトトライアックPHT1およびトライアックCD1が点弧、過電圧検出信号VoがHレベルからLレベル、ならびに、フォトトライアックPHT1およびトライアックCD1が消弧する各動作が繰り返される。この場合、ゼロクロス時の検出電圧VDETが保護動作電圧になるが、この検出電圧VDETは回路の消費電力によりピーク電圧よりも低い値になっており、その電圧降下量は、回路消費電流と平滑コンデンサC1の静電容量によって変化する。そのため、保護動作電圧のバラツキが大きくなる。また、点弧した周期で保護素子を動作させることができなかった場合、トライアックCD1はいったん消弧し、次の周期で再点弧することになり、トライアックCD1は点弧、消弧を繰り返す不確実な動作になる。これを改善するためには、例えば、平滑コンデンサC1の静電容量を大きくしたり、回路の消費電流を小さくしたりする必要がある。これに対して本実施形態では容易に動作を安定化することができる。
Next, an operation example of the
以上のように、本実施形態によれば、フィードバック回路FBがコンパレータCOMPの入力側にコンパレータCOMPが出力した過電圧検出信号Voをフィードバックするので、比較電圧VCOMPと基準電圧VREFとの比較動作にヒステリシスを持たせることができる。これによれば、過電圧検出部106が、トライアックCD1(短絡部)の動作を制御する制御信号(トライアックCD1のゲート信号)を継続して発生することができる。よって、トライアックCD1は短絡状態を安定して維持することができる。
As described above, according to the present embodiment, since the feedback circuit FB feeds back the overvoltage detection signal Vo output from the comparator COMP to the input side of the comparator COMP, hysteresis is applied to the comparison operation between the comparison voltage VCOMP and the reference voltage VREF. You can have it. According to this, the
なお、本発明の実施の形態は上記のものに限定されない。例えば、比較電圧VCOMPを入力する正相入力端子(X)ではなく、コンパレータCOMPの逆相入力端子(Y)に対して過電圧検出信号Voをフィードバックするようにしてもよい。この場合、図1に示した構成において、抵抗RFとダイオードD1とを省略するとともに、基準電圧VREFを抵抗Aを介して逆相入力端子(Y)に入力するとともに、出力端子(X>Y)と逆相入力端子(Y)との間に抵抗Bを接続する。さらに、過電圧検出信号Voを負論理とし(Lレベルでアクティブとし)、Lレベルで発光ダイオードPD1に電流が流れるようにフォトトライアックPHT1の入力回路を変更する。この構成では、逆相入力端子(Y)へは、基準電圧VREFと過電圧検出信号Voの電圧値と抵抗AおよびBの抵抗比とで決まる電圧が入力される。この場合、過電圧検出信号VoがHレベルのときに逆相入力端子(Y)に対して基準電圧VREFより高い電圧が入力され、過電圧検出信号VoがLレベルのときに逆相入力端子(Y)に対して基準電圧VREFより低い電圧が入力される。よって、正相入力端子(X)に過電圧検出信号Voをフィードバックした場合と同様にコンパレータCOMPの動作にヒステリシスを持たせることができる。また、上記では本実施形態を単相交流に適用する場合について説明したが、3相交流などにも適用することができる。 The embodiment of the present invention is not limited to the above. For example, the overvoltage detection signal Vo may be fed back to the negative phase input terminal (Y) of the comparator COMP instead of the positive phase input terminal (X) to which the comparison voltage VCOMP is input. In this case, in the configuration shown in FIG. 1, the resistor RF and the diode D1 are omitted, the reference voltage VREF is input to the negative phase input terminal (Y) through the resistor A, and the output terminal (X> Y). And a resistor B between the negative phase input terminal (Y). Further, the overvoltage detection signal Vo is set to negative logic (active at L level), and the input circuit of the phototriac PHT1 is changed so that current flows through the light emitting diode PD1 at L level. In this configuration, a voltage determined by the reference voltage VREF, the voltage value of the overvoltage detection signal Vo, and the resistance ratio of the resistors A and B is input to the negative phase input terminal (Y). In this case, when the overvoltage detection signal Vo is at the H level, a voltage higher than the reference voltage VREF is input to the negative phase input terminal (Y), and when the overvoltage detection signal Vo is at the L level, the negative phase input terminal (Y). A voltage lower than the reference voltage VREF is input. Therefore, it is possible to give hysteresis to the operation of the comparator COMP as in the case where the overvoltage detection signal Vo is fed back to the positive phase input terminal (X). Moreover, although the case where this embodiment was applied to single phase alternating current was demonstrated above, it is applicable also to three phase alternating current.
101、102 入力端子
103、104 出力端子
105 遮断部
106 過電圧検出部
AC1 交流電源
F1、F2 ヒューズ
CD1 トライアック(短絡部)
COMP コンパレータ(比較器)
FB フィードバック回路1
PHT1 フォトトライアック
RF 抵抗
D1 ダイオード
101, 102
COMP Comparator (Comparator)
FB feedback circuit 1
PHT1 Phototriac RF resistor D1 diode
Claims (5)
前記入力端子に入力された前記交流電源を出力する出力端子と、
前記入力端子と前記出力端子との間に挿入され、過電流発生時に前記入力端子と前記出力端子との間の接続を遮断する遮断部と、
所定の制御信号が入力された場合に、前記遮断部の挿入位置からみて前記出力端子側で前記交流電源を短絡する短絡部と、
前記交流電源を整流して平滑化した電圧である比較電圧が所定の基準電圧を超えた場合に過電圧検出信号を出力する比較器と、前記過電圧検出信号を前記比較器の入力側にフィードバックするフィードバック回路とを有し、前記比較器が前記過電圧検出信号を出力した場合に前記制御信号を発生する過電圧検出部と
を備えた過電圧保護回路。 AC power input terminal,
An output terminal for outputting the AC power input to the input terminal;
A blocking unit that is inserted between the input terminal and the output terminal, and interrupts the connection between the input terminal and the output terminal when an overcurrent occurs;
When a predetermined control signal is input, a short-circuit unit that short-circuits the AC power supply on the output terminal side as viewed from the insertion position of the blocking unit;
A comparator that outputs an overvoltage detection signal when a comparison voltage that is a voltage obtained by rectifying and smoothing the AC power supply exceeds a predetermined reference voltage, and feedback that feeds back the overvoltage detection signal to the input side of the comparator And an overvoltage detection circuit that generates the control signal when the comparator outputs the overvoltage detection signal.
請求項1に記載の過電圧保護回路。 The overvoltage protection circuit according to claim 1, wherein the control signal is generated using a zero cross-on type phototriac whose output side is connected to the AC power supply.
請求項1または2に記載の過電圧保護回路。 The overvoltage protection circuit according to claim 1, wherein the feedback circuit feeds back the overvoltage detection signal to an input terminal of the comparison voltage of the comparator.
請求項1または2に記載の過電圧保護回路。 The overvoltage protection circuit according to claim 1, wherein the feedback circuit feeds back the overvoltage detection signal to an input terminal of the reference voltage of the comparator.
請求項1から4のいずれか1項に記載の過電圧保護回路。 The overvoltage protection circuit according to any one of claims 1 to 4, wherein the feedback circuit includes a combination of a resistor and a diode or a resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005340A JP6739170B2 (en) | 2016-01-14 | 2016-01-14 | Overvoltage protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005340A JP6739170B2 (en) | 2016-01-14 | 2016-01-14 | Overvoltage protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017127134A true JP2017127134A (en) | 2017-07-20 |
JP6739170B2 JP6739170B2 (en) | 2020-08-12 |
Family
ID=59364392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016005340A Active JP6739170B2 (en) | 2016-01-14 | 2016-01-14 | Overvoltage protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6739170B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111327034A (en) * | 2018-12-17 | 2020-06-23 | 安徽伟创电力科技有限公司 | Novel high-efficiency arc extinction and overvoltage protection device |
CN113541118A (en) * | 2021-08-17 | 2021-10-22 | 苏州伟创电气科技股份有限公司 | Bus overvoltage protection circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149873A (en) * | 1978-10-26 | 1980-11-21 | Toshiba Corp | Overcurrent detector |
JPS60171033U (en) * | 1984-04-20 | 1985-11-13 | 株式会社 三社電機製作所 | power protection device |
JP2007195358A (en) * | 2006-01-20 | 2007-08-02 | Omron Corp | Switching power supply |
JP2014138504A (en) * | 2013-01-17 | 2014-07-28 | Canon Inc | Power source device and image forming apparatus |
JP2014222955A (en) * | 2013-05-13 | 2014-11-27 | アイシン精機株式会社 | Supply circuit |
-
2016
- 2016-01-14 JP JP2016005340A patent/JP6739170B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149873A (en) * | 1978-10-26 | 1980-11-21 | Toshiba Corp | Overcurrent detector |
JPS60171033U (en) * | 1984-04-20 | 1985-11-13 | 株式会社 三社電機製作所 | power protection device |
JP2007195358A (en) * | 2006-01-20 | 2007-08-02 | Omron Corp | Switching power supply |
JP2014138504A (en) * | 2013-01-17 | 2014-07-28 | Canon Inc | Power source device and image forming apparatus |
JP2014222955A (en) * | 2013-05-13 | 2014-11-27 | アイシン精機株式会社 | Supply circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111327034A (en) * | 2018-12-17 | 2020-06-23 | 安徽伟创电力科技有限公司 | Novel high-efficiency arc extinction and overvoltage protection device |
CN111327034B (en) * | 2018-12-17 | 2022-02-18 | 安徽伟创电力科技有限公司 | Arc extinction and overvoltage protection device |
CN113541118A (en) * | 2021-08-17 | 2021-10-22 | 苏州伟创电气科技股份有限公司 | Bus overvoltage protection circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6739170B2 (en) | 2020-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9979286B2 (en) | Power converting device | |
US11108320B2 (en) | Method and voltage multiplier for converting an input voltage, and disconnector | |
US20130170621A1 (en) | Switching power supply circuit provided with protection function | |
CN110088707B (en) | Power electronic tap changer module for transformer | |
JP2008228538A (en) | Switching power supply unit | |
JP5761425B2 (en) | Overvoltage protection circuit and power conversion device including the same | |
JP6535594B2 (en) | Automatic voltage regulator | |
KR20220154831A (en) | Multi-phase, ac power contact arc suppressor | |
JP2017127134A (en) | Overvoltage protection circuit | |
JP2011152003A (en) | Circuit and method for protecting overvoltage | |
US9906146B2 (en) | Thermal protection circuit for switching power supply | |
JP5929424B2 (en) | LED lighting device and lighting device using the same | |
AU2015201523A1 (en) | Residual current protection device | |
JP6110294B2 (en) | Overvoltage protection circuit and power conversion device including the same | |
JP4285758B2 (en) | Portable autotransformer | |
JP6132303B2 (en) | Voltage regulator | |
JP2018201298A (en) | Light source lighting device and lighting apparatus | |
JP2001007691A (en) | Power supply control circuit for ac two-wire type switch | |
JP2017028818A (en) | Switching power source | |
RU2363083C1 (en) | Device for selective protection of three-phase consumers from unbalanced operating conditions | |
JP6070782B2 (en) | Overvoltage protection circuit and power conversion device including the same | |
JP6365724B1 (en) | DC breaker | |
JPH04334898A (en) | Dimming device | |
JP2017034869A (en) | Ac-dc conversion circuit | |
RU1808163C (en) | Device for maximum-current protection of a c electric installation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6739170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |