JP2017117960A

JP2017117960A - Capacitor and module

Info

Publication number: JP2017117960A
Application number: JP2015252424A
Authority: JP
Inventors: 要輔仲田; Yosuke Nakata; 松本　研司; Kenji Matsumoto; 研司松本; 佐藤　一也; Kazuya Sato; 一也佐藤; 哲生志村; Tetsuo Shimura
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2015-12-24
Filing date: 2015-12-24
Publication date: 2017-06-29
Anticipated expiration: 2035-12-24
Also published as: JP6426597B2

Abstract

PROBLEM TO BE SOLVED: To suppress parasitic inductance.SOLUTION: The capacitor includes: a capacitor element 20; and a connection terminal 22a having a first region 23a and a second region 23c, one ends of which are connected to the capacitor element 20, for which a path from the one ends to the other ends is one path, and a third region 23b provided between the first region 23a and the second region 23c, in which the path is divided in parallel into a plurality of paths 25a and 25b.SELECTED DRAWING: Figure 4

Description

本発明は、コンデンサおよびモジュールに関する。 The present invention relates to a capacitor and a module.

特許文献１、２には、コンデンサがショートしたときに流れる過電流を抑制するためヒューズ機能を備えたコンデンサモジュールが記載されている。ヒューズの可溶部をメッシュとすることが知られている（特許文献３）。ヒューズに複数の溶断路を設けることが知られている（特許文献４）。 Patent Documents 1 and 2 describe a capacitor module having a fuse function for suppressing an overcurrent that flows when the capacitor is short-circuited. It is known that the fusible part of the fuse is a mesh (Patent Document 3). It is known to provide a plurality of fusing paths in a fuse (Patent Document 4).

特開２００５−１１６６４２号公報JP-A-2005-116642 特開２００５−１２３５１６号公報JP 2005-123516 A 特開２０１１−８６５１２号公報JP 2011-86512 A 特開平９−２８３０００号公報JP-A-9-283000

コンデンサ素子がショート故障した場合に備えてコンデンサ素子に直列にヒューズを設けることがある。ヒューズ素子の溶断領域は細くするが、これによって電流が集中するので溶断領域における寄生インダクタンスが大きくなってしまう。 A fuse may be provided in series with the capacitor element in preparation for a short-circuit failure of the capacitor element. Although the fusing region of the fuse element is thinned, current is concentrated by this, so that the parasitic inductance in the fusing region is increased.

本発明は、上記課題に鑑みなされたものであり、寄生インダクタンスを抑制することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to suppress parasitic inductance.

本発明は、コンデンサ素子と、前記コンデンサ素子に一端が接続され、前記一端から他端に至る経路が１つの経路である第１領域および第２領域と、前記第１領域と前記第２領域との間に設けられ、前記経路が複数の経路に並列に分割された第３領域と、を備える接続端子と、を具備することを特徴とするコンデンサである。 The present invention provides a capacitor element, a first region and a second region, one end of which is connected to the capacitor element, and a path from the one end to the other end is a single route, the first region and the second region, And a connection terminal including a third region in which the path is divided into a plurality of paths in parallel.

上記構成において、前記接続端子の前記第３領域の幅は、前記接続端子の前記第１領域および前記第２領域の幅に略等しい構成とすることができる。 The said structure WHEREIN: The width | variety of the said 3rd area | region of the said connection terminal can be set as the structure substantially equal to the width | variety of the said 1st area | region and the said 2nd area | region of the said connection terminal.

上記構成において、前記複数の経路は略平行である構成とすることができる。 In the above configuration, the plurality of paths may be substantially parallel.

上記構成において、複数の前記接続端子が設けられ、前記複数の接続端子の配列方向からみて、前記複数の接続端子内の前記第３領域の少なくとも一部は重なる構成とすることができる。 In the above configuration, a plurality of the connection terminals may be provided, and at least a part of the third regions in the plurality of connection terminals may overlap with each other when viewed from the arrangement direction of the plurality of connection terminals.

上記構成において、複数の接続端子の少なくとも一部の接続端子間を電気的に接続する接続配線を具備する構成とすることができる。 In the above structure, a connection wiring that electrically connects at least some of the plurality of connection terminals may be provided.

上記構成において、前記第３領域はヒューズを含む構成とすることができる。 In the above configuration, the third region may include a fuse.

本発明は、基板と、前記基板上に設けられた上記コンデンサと、を具備し、前記接続端子の前記他端は前記基板に電気的に接続されることを特徴とするモジュールである。 The present invention is a module comprising a substrate and the capacitor provided on the substrate, wherein the other end of the connection terminal is electrically connected to the substrate.

上記構成において、複数の前記コンデンサが設けられ、前記基板は、前記複数のコンデンサのそれぞれの一端を共通に電気的に接続する第１バスバーと、前記複数のコンデンサのそれぞれの他端を共通に電気的に接続する第２バスバーと、を含み、前記接続端子は、前記一端と前記第１バスバーとの間と、前記他端と前記第２バスバーとの間と、の少なくとも一方の間に直列に電気的に接続されている構成とすることができる。 In the above-described configuration, a plurality of the capacitors are provided, and the substrate has a first bus bar that electrically connects one end of each of the plurality of capacitors in common and the other end of each of the plurality of capacitors in common. A second bus bar connected in series, wherein the connection terminal is connected in series between at least one of the one end and the first bus bar and between the other end and the second bus bar. It can be set as the structure connected electrically.

本発明によれば、寄生インダクタンスを抑制することができる。 According to the present invention, parasitic inductance can be suppressed.

図１（ａ）から図１（ｃ）は、それぞれサンプルＡ、ＢおよびＣの平面図である。FIGS. 1A to 1C are plan views of samples A, B, and C, respectively. 図２は、サンプルＡからＣについて、溶断領域の長さに対する抵抗およびインダククタンスを示す図である。FIG. 2 is a diagram showing resistance and inductance with respect to the length of the fusing region for samples A to C. FIG. 図３は、サンプルＢの溶断領域の断面における磁場を示す図である。FIG. 3 is a diagram showing the magnetic field in the cross section of the fusing region of sample B. FIG. 図４（ａ）は、実施例１に係るモジュールの回路図、図４（ｂ）は、コンデンサの平面図、図４（ｃ）は、コンデンサの側面図、図４（ｄ）は、図４（ｂ）のＡ−Ａ断面図である。4A is a circuit diagram of the module according to the first embodiment, FIG. 4B is a plan view of the capacitor, FIG. 4C is a side view of the capacitor, and FIG. 4D is FIG. It is AA sectional drawing of (b). 図５（ａ）および図５（ｂ）は、実施例１における接続端子の例を示す側面図である。FIG. 5A and FIG. 5B are side views showing examples of connection terminals in the first embodiment. 図６は、実施例１における接続端子の溶断領域の断面における磁場を示す図である。FIG. 6 is a diagram illustrating a magnetic field in a cross section of a fusing region of the connection terminal in the first embodiment. 図７（ａ）は、実施例１の変形例１に係るコンデンサの側面図、図７（ｂ）は、斜視図、図７（ｃ）は、接続端子の側面図である。FIG. 7A is a side view of a capacitor according to Modification 1 of Example 1, FIG. 7B is a perspective view, and FIG. 7C is a side view of a connection terminal. 図８は、実施例１の変形例２に係るコンデンサの断面図である。FIG. 8 is a cross-sectional view of the capacitor according to the second modification of the first embodiment. 図９は、実施例２に係るモジュールの回路図である。FIG. 9 is a circuit diagram of a module according to the second embodiment. 図１０（ａ）は、実施例２に係るモジュールの平面図、図１０（ｂ）は、図１０（ａ）のＡ−Ａ断面図である。FIG. 10A is a plan view of the module according to the second embodiment, and FIG. 10B is a cross-sectional view taken along line AA in FIG. 図１１は、実施例２における基板に搭載されたコンデンサの平面図である。FIG. 11 is a plan view of the capacitor mounted on the substrate in the second embodiment. 図１２（ａ）から図１２（ｃ）は、それぞれ図１１のＡ−Ａ断面図、Ｂ−Ｂ断面図およびＣ−Ｃ断面図である。FIGS. 12A to 12C are an AA sectional view, a BB sectional view, and a CC sectional view of FIG. 11, respectively.

積層セラミックコンデンサは、内部電極に挟まれた誘電体セラミックシートが積層されたコンデンサである。誘電体セラミックシートの欠陥または内部電極の凝集物により、内部電極間の絶縁性が劣化することがある。また、外部からの機械的な衝撃により、または誘電体セラミックシートの圧電性による機械的疲労により、誘電体セラミックシートにクラック等が形成されることがある。さらに、誘電体セラミックシートの絶縁性が劣化すると電流が流れる。このときのジュール熱により加熱された部分が膨張する。加熱された部分とその周囲との熱膨張の差に起因し誘電体セラミックシートにクラックが形成されることがある。このようなことに起因しコンデンサがショートすると、コンデンサに接続されている回路に過電流が流れ回路が故障する。以上、積層セラミックコンデンサを例に説明したが、ショートは一般的なコンデンサ共通の故障であり、積層セラミックコンデンサ以外のコンデンサにおいても問題となる。 A multilayer ceramic capacitor is a capacitor in which a dielectric ceramic sheet sandwiched between internal electrodes is laminated. The insulation between the internal electrodes may deteriorate due to defects in the dielectric ceramic sheet or aggregates of the internal electrodes. In addition, cracks and the like may be formed in the dielectric ceramic sheet due to mechanical impact from the outside or mechanical fatigue due to the piezoelectricity of the dielectric ceramic sheet. Furthermore, a current flows when the insulating property of the dielectric ceramic sheet deteriorates. The part heated by the Joule heat at this time expands. Cracks may be formed in the dielectric ceramic sheet due to the difference in thermal expansion between the heated portion and its surroundings. When the capacitor is short-circuited due to such a situation, an overcurrent flows in the circuit connected to the capacitor and the circuit breaks down. The multilayer ceramic capacitor has been described above as an example. However, a short circuit is a common failure common to capacitors and causes a problem in capacitors other than the multilayer ceramic capacitor.

そこで、コンデンサに直列にヒューズを設ける。これにより、コンデンサがショートとした場合に、ヒューズが溶断し、回路に過電流が流れることを抑制できる。コンデンサの端子の一部をヒューズとすることで、ヒューズを別途設けなくともよくなる。しかしながら、端子の一部をヒューズとするために、幅の狭い溶断領域を設けると、寄生インダクタンスが大きくなる。 Therefore, a fuse is provided in series with the capacitor. As a result, when the capacitor is short-circuited, it is possible to prevent the fuse from being blown and an overcurrent flowing through the circuit. By using a part of the capacitor terminal as a fuse, it is not necessary to separately provide a fuse. However, if a narrow fusing region is provided in order to use a part of the terminal as a fuse, the parasitic inductance increases.

そこで、ヒューズのインダクタンスについて測定した。ヒューズはサンプルＡからＣのタイプを準備した。図１（ａ）から図１（ｃ）は、それぞれサンプルＡ、ＢおよびＣの平面図である。図１（ａ）に示すように、サンプルＡは幅の広い幅広領域２３ａおよび２３ｃと溶断領域２３ｂとを備えている。溶断領域２３ｂは幅広領域２３ａおよび２３ｃの間に設けられており、幅広領域２３ａおよび２３ｃより幅が狭い。溶断領域２３ｂの長さを長さＬ、幅を幅Ｗとする。サンプルＡでは幅Ｗ＝Ｗ０（一定値）である。サンプルＡに大きな電流が流れると、溶断領域２３ｂの電流密度が高くなり、溶断領域２３ｂにおいて接続端子２２ａは溶断する。 Therefore, the inductance of the fuse was measured. The fuses were prepared as samples A to C. FIGS. 1A to 1C are plan views of samples A, B, and C, respectively. As shown in FIG. 1A, the sample A includes wide areas 23a and 23c having a large width and a fusing area 23b. The fusing region 23b is provided between the wide regions 23a and 23c and is narrower than the wide regions 23a and 23c. The length of the fusing region 23b is defined as a length L, and the width is defined as a width W. In sample A, the width W = W0 (constant value). When a large current flows through the sample A, the current density in the fusing region 23b increases, and the connection terminal 22a is fused in the fusing region 23b.

図１（ｂ）に示すように、サンプルＢでは、溶断領域２３ｂにおいて２つの経路２５が設けられている。２つの経路２５のそれぞれの幅はＷ／２である。サンプルＡの幅ＷをＷ０としたとき、２つの経路２５のそれぞれの幅Ｗ／２はＷ０／２である。サンプルＡとＢとでは溶断領域２３ｂのトータルの幅はいずれもＷ＝Ｗ０である。図１（ｃ）に示すように、サンプルＣでは、溶断領域２３ｂの幅ＷがＷ０／２である。 As shown in FIG. 1B, in the sample B, two paths 25 are provided in the fusing region 23b. The width of each of the two paths 25 is W / 2. When the width W of the sample A is W0, the width W / 2 of each of the two paths 25 is W0 / 2. In samples A and B, the total width of the fusing region 23b is W = W0. As shown in FIG. 1C, in the sample C, the width W of the fusing region 23b is W0 / 2.

溶断領域２３ｂの長さＬの異なるサンプルＡからＣについて、抵抗およびインダクタンスを測定した。図２は、サンプルＡからＣについて、溶断領域２３ｂの長さに対する抵抗およびインダクタンスを示す図である。各サンプルについて、長さＬ２、Ｌ３およびＬ４は、それぞれ長さＬ１の３倍、５倍および７倍である。三角のドットは測定した抵抗値、丸のドットは測定したインダクタンスである。 Resistance and inductance were measured for samples A to C having different lengths L of the fusing region 23b. FIG. 2 is a diagram showing resistance and inductance with respect to the length of the fusing region 23b for samples A to C. FIG. For each sample, the lengths L2, L3 and L4 are 3 times, 5 times and 7 times the length L1, respectively. Triangular dots are measured resistance values, and round dots are measured inductances.

断面積の小さい溶断領域２３ｂが存在すると、サンプルＡからＣの抵抗およびインダクタンスに占める溶断領域２３ｂにおける抵抗値およびインダクタンスが大きくなる。図２に示すように、サンプルＡ、ＢおよびＣとも長さＬを変えることで、溶断領域２３ｂにおける抵抗値およびインダクタンスの大きさが変わる。サンプルＡからＣとも、溶断領域２３ｂの長さＬが大きくなると抵抗値が大きくなる。サンプルＡとサンプルＢとでは長さＬに対する抵抗の増加の傾きはほぼ同じである。サンプルＣはサンプルＢの約２倍の傾きとなる。これは、サンプルＡとＢとで溶断領域２３ｂの断面積はほぼ同じであるが、サンプルＣの溶断領域２３ｂの断面積はサンプルＡおよびＢの約半分であるためである。サンプルＡおよびＣでは、長さＬに対するインダクタンスの増加の傾きが大きい。一方、サンプルＢでは、サンプルＡおよびＢに比べ、長さＬに対するインダクタンスの増加の傾きが小さい。このように、サンプルＢはサンプルＡとほぼ同じ抵抗であるが、インダクタンスは小さくなる。 When the fusing region 23b having a small cross-sectional area exists, the resistance value and the inductance in the fusing region 23b occupying the resistance and inductance of the samples A to C increase. As shown in FIG. 2, by changing the length L of the samples A, B, and C, the resistance value and the magnitude of the inductance in the fusing region 23b are changed. In both samples A to C, the resistance value increases as the length L of the fusing region 23b increases. In sample A and sample B, the slope of the increase in resistance with respect to length L is substantially the same. Sample C has a slope approximately twice that of sample B. This is because the cross-sectional area of the fusing region 23b is almost the same between the samples A and B, but the cross-sectional area of the fusing region 23b of the sample C is about half that of the samples A and B. In samples A and C, the slope of the increase in inductance with respect to length L is large. On the other hand, sample B has a smaller increase in inductance with respect to length L than samples A and B. Thus, sample B has almost the same resistance as sample A, but the inductance is small.

図３は、サンプルＢの溶断領域の断面における磁場を示す図である。図３に示すように、溶断領域２３ｂにおける２つの経路２５ａおよび２５に奥行き側に電流が流れる。アンペールの法則にしたがって経路２５ａおよび２５ｂの回りに右回りに磁場５０ａおよび５０ｂが生成される。経路２５ａと２５ｂとの間では、磁場５０ａと５０ｂとは逆向きである。このため、磁場５０ａと５０ｂとが打ち消しあう。よって、インダクタンスが小さくなる。これにより、図２のように、サンプルＢの溶断領域２３ｂに起因したインダクタンスが抑制される。 FIG. 3 is a diagram showing the magnetic field in the cross section of the fusing region of sample B. FIG. As shown in FIG. 3, a current flows in the depth direction through the two paths 25a and 25 in the fusing region 23b. According to Ampere's law, magnetic fields 50a and 50b are generated clockwise around paths 25a and 25b. Between the paths 25a and 25b, the magnetic fields 50a and 50b are in opposite directions. For this reason, the magnetic fields 50a and 50b cancel each other. Therefore, the inductance is reduced. Thereby, the inductance resulting from the fusing region 23b of the sample B is suppressed as shown in FIG.

以下、上記ヒューズを用いたコンンデンサの実施例について説明する。 Hereinafter, embodiments of the capacitor using the fuse will be described.

図４（ａ）は、実施例１に係るモジュールの回路図、図４（ｂ）は、コンデンサの平面図、図４（ｃ）は、コンデンサの側面図、図４（ｄ）は、図４（ｂ）のＡ−Ａ断面図である。図４（ａ）に示すように、端子１７ａと１７ｂとの間にコンデンサ素子２０とヒューズ２４とが直列に電気的に接続されている。図４（ｂ）から図４（ｄ）に示すように、コンデンサ１００において、コンデンサ素子２０の異なる側面に接続端子２２ａおよび２２ｂが接続されている。接続端子２２ａおよび２２ｂはそれぞれ１本でもよいし、複数本でもよい。接続端子２２ａにはヒューズ２４が設けられている。接続端子２２ａは図４（ａ）におけるコンデンサ素子２０から端子１７ａに至る経路に対応し、接続端子２２ｂはコンデンサ素子２０から端子１７ｂに至る経路に対応する。 4A is a circuit diagram of the module according to the first embodiment, FIG. 4B is a plan view of the capacitor, FIG. 4C is a side view of the capacitor, and FIG. 4D is FIG. It is AA sectional drawing of (b). As shown in FIG. 4A, the capacitor element 20 and the fuse 24 are electrically connected in series between the terminals 17a and 17b. As shown in FIG. 4B to FIG. 4D, in the capacitor 100, connection terminals 22 a and 22 b are connected to different side surfaces of the capacitor element 20. Each of the connection terminals 22a and 22b may be one or plural. A fuse 24 is provided at the connection terminal 22a. The connection terminal 22a corresponds to the path from the capacitor element 20 to the terminal 17a in FIG. 4A, and the connection terminal 22b corresponds to the path from the capacitor element 20 to the terminal 17b.

図５（ａ）および図５（ｂ）は、実施例１における接続端子の例を示す側面図である。図５（ａ）に示すように、接続端子２２ａは幅広領域２３ａ、２３ｃおよび溶断領域２３ｂを備えている。幅広領域２３ａは、コンデンサ素子２０に接続される。幅広領域２３ｃは、外部の端子等に接続される。溶断領域２３ｂは幅広領域２３ａおよび２３ｃの間に設けられている。溶断領域２３ｂの厚さは幅広領域２３ａおよび２３ｃとほぼ同じである。溶断領域２３ｂには２つの経路２５ａおよび２５ｂが設けられている。経路２５ａと２５ｂの間に開孔５４が形成されている。これにより、溶断領域２３ｂの断面積は幅広領域２３ａおよび２３ｃより小さくなる。このため、接続端子２２ａに大きな電流が流れると、溶断領域２３ｂの温度が上昇し溶断領域２３ｂが溶断する。接続端子２２ａを流れる電流の経路は、幅広領域２３ａにおいて１本の経路であるが、溶断領域２３ｂにおいて複数の経路２５ａおよび２５ｂに分割され、幅広領域２３ｃに再び１本の経路となる。このため、図３のように、複数の経路２５ａおよび２５ｂの間において、経路を流れる電流により誘起された磁場が打ち消すため、寄生インダクタンスを抑制できる。 FIG. 5A and FIG. 5B are side views showing examples of connection terminals in the first embodiment. As shown in FIG. 5A, the connection terminal 22a includes wide regions 23a and 23c and a fusing region 23b. The wide area 23 a is connected to the capacitor element 20. The wide region 23c is connected to an external terminal or the like. Fusing region 23b is provided between wide regions 23a and 23c. The thickness of fusing region 23b is substantially the same as that of wide regions 23a and 23c. Two paths 25a and 25b are provided in the fusing region 23b. An opening 54 is formed between the paths 25a and 25b. Thereby, the cross-sectional area of the fusing region 23b is smaller than the wide regions 23a and 23c. For this reason, when a large current flows through the connection terminal 22a, the temperature of the fusing region 23b rises and the fusing region 23b is fused. The path of the current flowing through the connection terminal 22a is one path in the wide area 23a, but is divided into a plurality of paths 25a and 25b in the fusing area 23b and becomes one path again in the wide area 23c. For this reason, as shown in FIG. 3, since the magnetic field induced by the current flowing through the paths cancels out between the plurality of paths 25a and 25b, the parasitic inductance can be suppressed.

経路２５ａと２５ｂの間隔Ｗｄ（経路の中心の間隔）は、磁場を打ち消す観点から大きいほうが好ましい。しかしながら、溶断領域２３ｂの幅Ｗｂが幅広領域２３ａおよび２３ｃの幅より大きくなると、接続端子２２ａ同士の間隔を小さくできない。そこで、幅広領域２３ａ、溶断領域２３ｂおよび幅広領域２３ｃの幅ＷａからＷｃをほぼ同じとする。これにより、溶断領域２３ｂにおける経路２５ａと２５ｂとの間隔Ｗｄを、溶断領域２３ｂの幅Ｗｂが幅広領域２３ａおよび２３ｃの幅ＷａおよびＷｃより大きくならない範囲で、最も大きくできる。 The distance Wd between the paths 25a and 25b (the distance between the centers of the paths) is preferably large from the viewpoint of canceling the magnetic field. However, if the width Wb of the fusing region 23b is larger than the widths of the wide regions 23a and 23c, the interval between the connection terminals 22a cannot be reduced. Therefore, the widths Wa to Wc of the wide region 23a, the fusing region 23b, and the wide region 23c are made substantially the same. As a result, the distance Wd between the paths 25a and 25b in the fusing region 23b can be maximized in a range where the width Wb of the fusing region 23b is not larger than the widths Wa and Wc of the wide regions 23a and 23c.

図５（ｂ）に示すように、接続端子２２ａにおいて、溶断領域２３ｂに複数の開孔５４が形成されている。このため、３つの経路２５ａから２５ｃが形成されている。経路２５ａから２５ｃは経路の途中において互いに電気的に接続されている。並列な複数の経路２５ａから２５ｃの数は任意に設定できる。また、経路の途中で経路２５ａから２５ｃ間が電気的に接続されていてもよい。 As shown in FIG. 5B, in the connection terminal 22a, a plurality of apertures 54 are formed in the fusing region 23b. For this reason, three paths 25a to 25c are formed. The paths 25a to 25c are electrically connected to each other in the middle of the path. The number of the plurality of parallel paths 25a to 25c can be arbitrarily set. Further, the paths 25a to 25c may be electrically connected in the middle of the path.

図６は、実施例１における接続端子の溶断領域の断面における磁場を示す図である。図６に示すように、経路２５ａおよび２５ｂの周りに磁場５０ａおよび５０ｂが生成される。図３において説明したように、接続端子２２ａ内の経路２５ａおよび２５ｂの間において、磁場５０ａと５０ｂとが打ち消しあう。さらに、隣り合う接続端子２２ａにより、生成される磁場５０ａと５０ｂとが、隣り合う接続端子２２ａの間の領域で打ち消しあう。これにより、寄生インダクタンスをより抑制できる。以上のように、接続端子２２ａおよび２２ｂは各々１つでもよい。しかしながら、接続端子２２ａおよび２２ｂを各々複数とすることで、寄生インダクタンスをより抑制できる。 FIG. 6 is a diagram illustrating a magnetic field in a cross section of a fusing region of the connection terminal in the first embodiment. As shown in FIG. 6, magnetic fields 50a and 50b are generated around paths 25a and 25b. As described in FIG. 3, the magnetic fields 50a and 50b cancel each other between the paths 25a and 25b in the connection terminal 22a. Further, the magnetic fields 50a and 50b generated by the adjacent connection terminals 22a cancel each other in the region between the adjacent connection terminals 22a. Thereby, a parasitic inductance can be suppressed more. As described above, each of the connection terminals 22a and 22b may be one. However, the parasitic inductance can be further suppressed by providing a plurality of connection terminals 22a and 22b.

図７（ａ）は、実施例１の変形例１に係るコンデンサの側面図、図７（ｂ）は、斜視図、図７（ｃ）は、接続端子の側面図である。図７（ａ）から図７（ｃ）に示すように、接続端子２２ａ間を接続する接続配線２７が設けられている。その他の構成は、実施例１と同じであり、説明を省略する。接続配線２７により、複数の接続端子２２ａの強度を高めることができる。 FIG. 7A is a side view of a capacitor according to Modification 1 of Example 1, FIG. 7B is a perspective view, and FIG. 7C is a side view of a connection terminal. As shown in FIGS. 7A to 7C, connection wiring 27 for connecting the connection terminals 22a is provided. Other configurations are the same as those of the first embodiment, and the description thereof is omitted. The connection wiring 27 can increase the strength of the plurality of connection terminals 22a.

図８は、実施例１の変形例２に係るコンデンサの断面図である。図８に示すように、ヒューズ２４は、接続端子２２ａおよび２２ｂの両方に設けられている。接続端子２２ａおよび２２ｂにヒューズ２４を含む溶断領域（図５（ａ）および図５（ｂ）参照）が形成されていている。その他の構成は実施例１と同じであり説明を省略する。実施例２のように、実施例１およびその変形例１において、接続端子２２ａおよび２２ｂの両方に溶断領域２３ｂが設けられていてもよい。 FIG. 8 is a cross-sectional view of the capacitor according to the second modification of the first embodiment. As shown in FIG. 8, the fuse 24 is provided in both the connection terminals 22a and 22b. A fusing region (see FIGS. 5A and 5B) including the fuse 24 is formed in the connection terminals 22a and 22b. Other configurations are the same as those of the first embodiment, and the description thereof is omitted. Like Example 2, in Example 1 and its modification 1, fusing area | region 23b may be provided in both connection terminal 22a and 22b.

コンデンサ素子２０は、例えばチタン酸バリウム等を誘電体とする積層セラミックコンデンサである。コンデンサ素子２０は他のコンデンサでもよい。接続端子２２ａおよび２２ｂは、例えば銅等の金属端子であり、例えば銅板に開孔５２を設け、屈曲させたものである。接続端子２２ａおよび２２ｂの材料としては、銅以外にニッケル、金、銀、アルミニウム等、またはこれらの混合物でもよい。 The capacitor element 20 is a multilayer ceramic capacitor using, for example, barium titanate or the like as a dielectric. The capacitor element 20 may be another capacitor. The connection terminals 22a and 22b are metal terminals such as copper, for example, and are formed by providing an opening 52 in a copper plate and bending it. The material of the connection terminals 22a and 22b may be nickel, gold, silver, aluminum, or a mixture thereof other than copper.

実施例１およびその変形例において、接続端子２２ａは、幅広領域２３ａ（第１領域）、溶断領域２３ｂ（第３領域）および幅広領域２３ｃ（第２領域）を備えている。幅広領域２３ａおよび２３ｃは、一端から他端に至る経路が１つの経路である。溶断領域２３ｂは、幅広領域２３ａと２３ｂとの間に設けられ、複数の経路２５ａおよび２５ｂに並列に分割されている。これにより、図３のように、経路２５ａと２５ｂとの間における磁場５０ａおよび５０ｂが打ち消しあい、接続端子２２ａの寄生インダクタンスを抑制できる。 In Example 1 and its modification, the connection terminal 22a includes a wide region 23a (first region), a fusing region 23b (third region), and a wide region 23c (second region). The wide regions 23a and 23c have a single route from one end to the other end. The fusing region 23b is provided between the wide regions 23a and 23b, and is divided into a plurality of paths 25a and 25b in parallel. Thereby, as shown in FIG. 3, the magnetic fields 50a and 50b between the paths 25a and 25b cancel each other, and the parasitic inductance of the connection terminal 22a can be suppressed.

図５（ａ）のように、溶断領域２３ｂにおける接続端子２２ａの幅Ｗｂ（接続端子の第３領域の幅）は、幅広領域２３ａおよび２３ｃにおける接続端子２２ａの幅ＷａおよびＷｃ（接続端子の第１領域および第２領域の幅）と略等しい。これにより、接続端子２２ａの間隔を大きくせずに寄生インダクタンスをより抑制できる。なお、幅Ｗｂは幅ＷａおよびＷｃと、接続端子２２ａの間隔を大きくしなくてもよい程度に等しければよい。 As shown in FIG. 5A, the width Wb of the connection terminal 22a in the fusing region 23b (the width of the third region of the connection terminal) is the width Wa and Wc of the connection terminal 22a in the wide regions 23a and 23c. The width of the first region and the second region). Thereby, the parasitic inductance can be further suppressed without increasing the interval between the connection terminals 22a. Note that the width Wb may be equal to the widths Wa and Wc to the extent that the interval between the connection terminals 22a does not need to be increased.

また、複数の経路２５ａと２５ｂは略平行である。これにより、寄生インダクタンスをより抑制できる。経路２５ａと２５ｂとは、寄生インダクタンスがより抑制できる範囲で平行であればよい。 The plurality of paths 25a and 25b are substantially parallel. Thereby, a parasitic inductance can be suppressed more. The paths 25a and 25b may be parallel to each other as long as the parasitic inductance can be further suppressed.

図４（ｃ）に示すように、複数の接続端子２２ａの配列方向からみて、複数の接続端子２２ａ内の溶断領域２３ｂの少なくとも一部は重なる。これにより、図６のように、接続端子２２ａ間においても磁場が打ち消しあう。よって、寄生インダクタンスをより抑制できる。また、１本のヒューズ２４が溶断するときの放電エネルギーを小さくできるため、アーク放電の発生を抑制できる。並列に接続するヒューズ２４の数は適宜設定できる。 As shown in FIG. 4C, at least a part of the fusing region 23b in the plurality of connection terminals 22a overlaps when viewed from the arrangement direction of the plurality of connection terminals 22a. As a result, as shown in FIG. 6, the magnetic fields cancel each other between the connection terminals 22a. Therefore, parasitic inductance can be further suppressed. Further, since the discharge energy when one fuse 24 is blown can be reduced, the occurrence of arc discharge can be suppressed. The number of fuses 24 connected in parallel can be set as appropriate.

実施例１の変形例１のように、複数の接続端子２２ａの少なくとも一部の接続端子間を電気的に接続する接続配線２７を備える。これにより、接続端子２２ａの強度を高めることができる。また、溶断領域２３ｂを流れる電流をより平均化できる。 As in the first modification of the first embodiment, the connection wiring 27 that electrically connects at least some of the connection terminals 22a is provided. Thereby, the strength of the connection terminal 22a can be increased. Moreover, the current flowing through the fusing region 23b can be further averaged.

実施例２は、電源間に接続される平滑コンデンサとして用いられるモジュールの例である。図９は、実施例２に係るモジュールの回路図である。図９に示すように、外部端子１８ａおよび１８ｂの間に並列に複数のコンデンサ素子２０が接続されている。各コンデンサ素子２０と外部端子１８ａとの間に並列に複数のヒューズ２４が接続されている。外部端子１８ａおよび１８ｂの間には、例えば直流電圧が印加される。外部端子１８ａおよび１８ｂは、例えばそれぞれ正側および負側の端子である。 Example 2 is an example of a module used as a smoothing capacitor connected between power supplies. FIG. 9 is a circuit diagram of a module according to the second embodiment. As shown in FIG. 9, a plurality of capacitor elements 20 are connected in parallel between the external terminals 18a and 18b. A plurality of fuses 24 are connected in parallel between each capacitor element 20 and the external terminal 18a. A DC voltage, for example, is applied between the external terminals 18a and 18b. The external terminals 18a and 18b are, for example, positive and negative terminals, respectively.

図１０（ａ）は、実施例２に係るモジュールの平面図、図１０（ｂ）は、図１０（ａ）のＡ−Ａ断面図である。図１０（ａ）は、上面の筐体を透過して図示している。図１０（ａ）および図１０（ｂ）に示すように、モジュール１０４において、基板１０は、絶縁層１４とバスバー１２ａおよび１２ｂを備える。バスバー１２ａおよび１２ｂは、平板状であり絶縁層１４の上下にそれぞれ設けられている。基板１０の上下にコンデンサ素子２０が接着剤２６を介し搭載されている。バスバー１２ａおよび絶縁層１４を貫通する孔１６ａとバスバー１２ｂおよび絶縁層１４とを貫通する孔１６ｂとが設けられている。接続端子２２ａはコンデンサ素子２０とバスバー１２ａとを電気的に接続する、接続端子２２ｂはコンデンサ素子２０とバスバー１２ｂとを電気的に接続する。基板１０の上側では、接続端子２２ｂは孔１６ａを介しバスバー１２ｂに接続される。基板１０の下側では、接続端子２２ａは孔１６ｂを介しバスバー１２ａに接続される。接続端子２２ａの一部にヒューズが設けられている。 FIG. 10A is a plan view of the module according to the second embodiment, and FIG. 10B is a cross-sectional view taken along line AA in FIG. FIG. 10A shows the top case through the housing. As shown in FIGS. 10A and 10B, in the module 104, the substrate 10 includes an insulating layer 14 and bus bars 12a and 12b. The bus bars 12a and 12b have a flat plate shape and are provided above and below the insulating layer 14, respectively. Capacitor elements 20 are mounted on the top and bottom of the substrate 10 via an adhesive 26. A hole 16a that penetrates the bus bar 12a and the insulating layer 14 and a hole 16b that penetrates the bus bar 12b and the insulating layer 14 are provided. The connection terminal 22a electrically connects the capacitor element 20 and the bus bar 12a, and the connection terminal 22b electrically connects the capacitor element 20 and the bus bar 12b. On the upper side of the substrate 10, the connection terminal 22b is connected to the bus bar 12b through the hole 16a. On the lower side of the substrate 10, the connection terminal 22a is connected to the bus bar 12a through the hole 16b. A fuse is provided in a part of the connection terminal 22a.

基板１０、コンデンサ素子２０およびヒューズ２４を囲むように箱状の筐体３０が設けられている。外部端子１８ａおよび１８ｂが筐体３０の一面に設けられている。外部端子１８ａおよび１８ｂはそれぞれバスバー１２ａおよび１２ｂと電気的に接続されている。外部端子１８ａおよび１８ｂには孔１９が形成されている。孔１９は、外部端子１８ａおよび１８ｂを外部とボルトで接続するための孔である。 A box-shaped housing 30 is provided so as to surround the substrate 10, the capacitor element 20, and the fuse 24. External terminals 18 a and 18 b are provided on one surface of the housing 30. External terminals 18a and 18b are electrically connected to bus bars 12a and 12b, respectively. Holes 19 are formed in the external terminals 18a and 18b. The hole 19 is a hole for connecting the external terminals 18a and 18b to the outside with bolts.

図１１は、実施例２における基板に搭載されたコンデンサの平面図である。図１２（ａ）から図１２（ｃ）は、それぞれ図１１のＡ−Ａ断面図、Ｂ−Ｂ断面図およびＣ−Ｃ断面図である。図１１から図１２（ｃ）では、基板１０の上側のコンデンサ素子２０を図示し、基板１０の下側のコンデンサ素子２０の図示を省略している。図１１から図１２（ｃ）に示すように、コンデンサ素子２０の一面に形成された外部電極２９ａに６本の接続端子２２ａが接続され、他面に形成された外部電極２９ｂに６本の接続端子２２ｂが接続されている。外部電極２９ａおよび２９ｂは銅膜またはニッケル膜等の金属膜である。接続端子２２ａはバスバー１２ａに半田等を用い接続されている。接続端子２２ｂは３本ずつ孔１６ａを介しバスバー１２ｂに半田等を用い接続されている。接続端子２２ａには溶断部が形成されている。溶断部がヒューズ２４として機能する。コンデンサ素子２０は、積層セラミックコンデンサである。複数の接続端子２２ａ同士は接続配線で接続されていてもよい。複数の接続端子２２ｂ同士は接続配線で接続されていてもよい。 FIG. 11 is a plan view of the capacitor mounted on the substrate in the second embodiment. FIGS. 12A to 12C are an AA sectional view, a BB sectional view, and a CC sectional view of FIG. 11, respectively. 11 to 12C, the capacitor element 20 on the upper side of the substrate 10 is illustrated, and the capacitor element 20 on the lower side of the substrate 10 is omitted. 11 to 12C, six connection terminals 22a are connected to an external electrode 29a formed on one surface of the capacitor element 20, and six connections are made to an external electrode 29b formed on the other surface. Terminal 22b is connected. The external electrodes 29a and 29b are metal films such as a copper film or a nickel film. The connection terminal 22a is connected to the bus bar 12a using solder or the like. Three connection terminals 22b are connected to the bus bar 12b through the holes 16a by using solder or the like. A fusing part is formed in the connection terminal 22a. The fused part functions as the fuse 24. The capacitor element 20 is a multilayer ceramic capacitor. The plurality of connection terminals 22a may be connected by connection wiring. The plurality of connection terminals 22b may be connected by a connection wiring.

図９（ａ）および図１２（ｃ）のように、外部端子１８ａは、バスバー１２ａおよび接続端子２２ａを介し複数のコンデンサ素子２０の一端に電気的に接続される。外部端子１８ｂは、バスバー１２ｂおよび接続端子２２ｂを介し複数のコンデンサ素子２０の一端に電気的に接続される。これにより、外部端子１８ａおよび１８ｂの間に複数のコンデンサ素子２０が並列に接続される。バスバー１２ａおよび１２ｂは複数の接続端子２２ａおよび２２ｂを共通に接続する。バスバー１２ａおよび１２ｂにより、外部端子１８ａおよび１８ｂと複数のコンデンサ素子２０との間に寄生インダクタンスを抑制できる。さらに、１つのコンデンサ素子２０に複数の接続端子２２ａおよび複数の接続端子２２ｂが接続されている。これにより、バスバー１２ａおよび１２ｂを流れる電流が分散し、寄生インダクタンスを抑制できる。１つのコンデンサ素子２０に対し複数の孔１６ａまたは複数の孔１６ｂを設ける。これにより、バスバー１２ａおよび１２ｂを流れる電流の経路を確保できる。１つのコンデンサ素子２０に対し１つの孔１６ａまたは１つの孔１６ｂを設け、接続端子２２ａまたは２２ｂの数を増やしてもよい。これにより、バスバー１２ａまたは１２ｂとコンデンサ素子２０との間の寄生インダクタンスを抑制できる。 As shown in FIGS. 9A and 12C, the external terminal 18a is electrically connected to one end of the plurality of capacitor elements 20 via the bus bar 12a and the connection terminal 22a. The external terminal 18b is electrically connected to one end of the plurality of capacitor elements 20 via the bus bar 12b and the connection terminal 22b. Thereby, a plurality of capacitor elements 20 are connected in parallel between the external terminals 18a and 18b. Bus bars 12a and 12b connect a plurality of connection terminals 22a and 22b in common. The bus bars 12a and 12b can suppress parasitic inductance between the external terminals 18a and 18b and the plurality of capacitor elements 20. Further, a plurality of connection terminals 22 a and a plurality of connection terminals 22 b are connected to one capacitor element 20. As a result, the current flowing through the bus bars 12a and 12b is dispersed, and parasitic inductance can be suppressed. A plurality of holes 16 a or a plurality of holes 16 b are provided for one capacitor element 20. Thereby, the path | route of the electric current which flows through bus-bar 12a and 12b is securable. One capacitor 16 may be provided with one hole 16a or one hole 16b to increase the number of connection terminals 22a or 22b. Thereby, the parasitic inductance between the bus bar 12a or 12b and the capacitor element 20 can be suppressed.

実施例２のモジュールは、例えば電気自動車の駆動用モータを用いるインバータの一次側平滑コンデンサに用いる。モジュールの仕様は、例えば動作電圧が２００Ｖ、定格電圧が４００Ｖ、静電容量が２４０μＦ、最大リップル電流が３００Ａおよび短絡故障時電流が１２００Ａである。動作電圧を例えば４８Ｖ以上かつ７２０Ｖ以下、静電容量を例えば４７μＦ以上かつ６３０μＦとすることができる。このように、実施例２およびその変形例のモジュールは、インバータまたはコンバータ等の電源回路の一次側平滑コンデンサに用いることができる。 The module of the second embodiment is used, for example, for a primary smoothing capacitor of an inverter that uses a drive motor for an electric vehicle. The specifications of the module are, for example, an operating voltage of 200 V, a rated voltage of 400 V, a capacitance of 240 μF, a maximum ripple current of 300 A, and a short-circuit fault current of 1200 A. The operating voltage can be, for example, 48 V or more and 720 V or less, and the capacitance can be, for example, 47 μF or more and 630 μF. As described above, the module according to the second embodiment and the modification example thereof can be used for a primary side smoothing capacitor of a power supply circuit such as an inverter or a converter.

絶縁層１４としては、例えばエポキシ樹脂またはポリミド樹脂等の耐熱性の高い絶縁樹脂を用いることができる。バスバー１２ａおよび１２ｂとして、例えば銅板等の金属板を用いることができる。接続端子２２ａおよび２２ｂとして、例えば銅板等の金属板を用いることができる。１本の接続端子２２ａおよび２２ｂの抵抗は例えば１ｍΩ程度である。筐体３０は、難燃性樹脂、セラミックスまたは絶縁塗装した金属などの絶縁性である。筐体３０と、バスバー１２ａ、１２ｂおよび外部端子１８ａ，１８ｂと、の間にはシリコーン樹脂等の耐熱性の高い絶縁層を設けてもよい。 As the insulating layer 14, for example, an insulating resin having high heat resistance such as an epoxy resin or a polyimide resin can be used. As the bus bars 12a and 12b, for example, a metal plate such as a copper plate can be used. As the connection terminals 22a and 22b, for example, a metal plate such as a copper plate can be used. The resistance of one connection terminal 22a and 22b is, for example, about 1 mΩ. The housing 30 is insulative, such as a flame retardant resin, ceramics, or an insulating coated metal. An insulating layer having high heat resistance such as silicone resin may be provided between the housing 30 and the bus bars 12a and 12b and the external terminals 18a and 18b.

実施例２では、接続端子２２ａがヒューズ２４を含む例を説明したが、接続端子２２ｂがヒューズ２４を含んでもよい。接続端子２２ａおよび２２ｂの両方がヒューズ２４を含んでもよい。また、ヒューズ２４を覆うように消弧剤が設けられていてもよい。消弧剤は、ヒューズ２４が溶断するときのアーク放電等を抑制する。 In the second embodiment, the connection terminal 22 a includes the fuse 24. However, the connection terminal 22 b may include the fuse 24. Both connection terminals 22a and 22b may include a fuse 24. An arc extinguishing agent may be provided so as to cover the fuse 24. The arc extinguishing agent suppresses arc discharge or the like when the fuse 24 is blown.

実施例２によれば、コンデンサ素子２０が基板１０上に設けられている。接続端子２２ａおよび２２ｂは基板１０に電気的に接続される。このように、実施例１およびその変形例のコンデンサを基板に搭載し、モジュールとすることができる。 According to the second embodiment, the capacitor element 20 is provided on the substrate 10. The connection terminals 22a and 22b are electrically connected to the substrate 10. As described above, the capacitor of Example 1 and its modification can be mounted on a substrate to form a module.

バスバー１２ａは、複数のコンデンサ素子２０のそれぞれの一端を共通に電気的に接続する。バスバー１２ｂは、複数のコンデンサ素子２０のそれぞれの他端を共通に電気的に接続する。このように、大電流が流れるモジュールにおいては、コンデンサ素子２０のショートによる過電流が問題となる。そこで、ヒューズ２４をコンデンサ素子２０の一端とバスバー１２ａとの間と、コンデンサ素子２０の他端とバスバー１２ｂとの間と、の少なくとも一方の間に直列に電気的に接続する。これにより、モジュールを大型化せずに、過電流を抑制できる。 The bus bar 12a electrically connects one end of each of the plurality of capacitor elements 20 in common. The bus bar 12b electrically connects the other ends of the plurality of capacitor elements 20 in common. Thus, in a module through which a large current flows, an overcurrent due to a short circuit of the capacitor element 20 becomes a problem. Therefore, the fuse 24 is electrically connected in series between at least one of one end of the capacitor element 20 and the bus bar 12a and between the other end of the capacitor element 20 and the bus bar 12b. Thereby, an overcurrent can be suppressed without increasing the size of the module.

しかしながら、ヒューズ２４を設けると、寄生インダクタンスが大きくなる。そこで、接続端子２２ａおよび２２ｂの少なくとも一方にヒューズを設けた実施例１およびその変形例に係るコンデンサを用いる。これにより、寄生インダクタンスを抑制できる。 However, when the fuse 24 is provided, the parasitic inductance increases. Therefore, the capacitor according to the first embodiment in which a fuse is provided in at least one of the connection terminals 22a and 22b and the capacitor according to the modification are used. Thereby, parasitic inductance can be suppressed.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０基板
１２ａ、１２ｂバスバー
２０コンデンサ素子
２２ａ，２２ｂ接続端子
２３ａ、２３ｃ幅広領域
２３ｂ溶断領域
２４ヒューズ
２５ａ−２５ｃ経路
２７接続配線 DESCRIPTION OF SYMBOLS 10 Board | substrate 12a, 12b Bus bar 20 Capacitor element 22a, 22b Connection terminal 23a, 23c Wide area | region 23b Fusing area | region 24 Fuse 25a-25c Path | route 27 Connection wiring

Claims

A capacitor element;
One end is connected to the capacitor element, and a path extending from the one end to the other end is one path, and is provided between the first area and the second area, and the path A third region divided in parallel into a plurality of paths, and a connection terminal comprising:
A capacitor comprising:

The capacitor according to claim 1, wherein a width of the third region of the connection terminal is substantially equal to a width of the first region and the second region of the connection terminal.

3. The capacitor according to claim 1, wherein the plurality of paths are substantially parallel.

A plurality of the connection terminals are provided,
4. The capacitor according to claim 1, wherein at least a part of the third region in the plurality of connection terminals overlaps when viewed from the arrangement direction of the plurality of connection terminals. 5.

The capacitor according to claim 4, further comprising a connection wiring that electrically connects at least some of the plurality of connection terminals.

The capacitor according to claim 1, wherein the third region includes a fuse.

A substrate,
The capacitor according to any one of claims 1 to 6 provided on the substrate;
Comprising
The module, wherein the other end of the connection terminal is electrically connected to the substrate.

A plurality of the capacitors are provided;
The substrate includes: a first bus bar that electrically connects one end of each of the plurality of capacitors in common; and a second bus bar that electrically connects each other end of the plurality of capacitors in common.
The connection terminal is electrically connected in series between at least one of the one end and the first bus bar and between the other end and the second bus bar. The module according to claim 7.