JP2017079260A - 半導体デバイス、撮像装置、電子機器及び半導体デバイスの製造方法 - Google Patents

Abstract

【課題】従来の半導体デバイスでは、エミッタ領域を電極から離間して配置する構成であるため、電流増幅率を高めることが困難である。【解決手段】ベース４と、ベース４が積層されたコレクタ５と、ベース４及びコレクタ５に連続して設けられた第１電極（電極７ａ）と、ベース４及びコレクタ５に連続して設けられた第２電極（電極７ｂ）と、ベース４に第１電極と第２電極とは離間して設けられたエミッタ３と、エミッタ３と第１電極または第２電極との間に設けられた第３電極（電極９ａ、電極１０ａ）と、を備える。【選択図】図２

Description

本発明は、半導体デバイス、撮像装置、電子機器及び半導体デバイスの製造方法に関する。

エミッタ領域、ベース領域及びコレクタ領域の各領域を電極で分離した構成を有する半導体デバイスが知られている。

しかしながら、このような構成の半導体デバイスでは、電極に想定以上の深さまで不純物が注入されることでエミッタ領域に電流リークが発生してしまう。

そこで、電極に想定以上の深さまで不純物が注入されることで、エミッタ領域に発生する電流リークを低減する技術として、特許文献１にはエミッタ領域を電極から離間して配置する技術が開示されている。

しかしながら、特許文献１に開示されている技術では、エミッタ領域を電極から離間して配置する構成であるため、電流増幅率を高めることが困難である。

本発明の半導体デバイスは、ベースと、前記ベースが積層されたコレクタと、前記ベース及び前記コレクタに連続して設けられた第１電極と、前記ベース及び前記コレクタに連続して設けられた第２電極と、前記ベースに前記第１電極と前記第２電極とは離間して設けられたエミッタと、前記エミッタと前記第１電極または前記第２電極との間に設けられた第３電極と、を備えることを特徴とする。

本発明に係る半導体デバイスによれば、電流増幅率を高めることが可能となる。

本発明に係る半導体デバイス１の第１の実施形態の平面図である。 本発明に係る半導体デバイス１の第１の実施形態の断面図である。 本発明に係る半導体デバイス１に正電圧を印加したときの状態を示す図である。 本発明に係る半導体デバイス１の第２の実施形態の平面図である。 本発明に係る半導体デバイス１の第２の実施形態の断面図である。 本発明に係る半導体デバイス１の第３の実施形態の平面図である。 本発明に係る半導体デバイス１の第３の実施形態の断面図である。 本発明に係る半導体デバイス１の第４の実施形態の平面図である。 本発明に係る半導体デバイス１の第４の実施形態の断面図である。 本発明に係る半導体デバイス１の第５の実施形態の平面図である。 本発明に係る半導体デバイス１の第５の実施形態の断面図である。 本発明に係る半導体デバイス１を受光素子として採用した撮像装置を示す第６の実施形態の外観斜視図である。 本発明に係る半導体デバイス１を受光素子として採用した撮像装置を示す第６の実施形態の機能ブロック図である。 本発明に係る半導体デバイス１の作製工程（１）〜（４）を示す第７の実施形態の図である。 本発明に係る半導体デバイス１の作製工程（５）〜（８）を示す第７の実施形態の図である。 本発明に係る半導体デバイス１の作製工程（９）〜（１２）を示す第７の実施形態の図である。

以下、ＮＰＮ型（Ｎは主なキャリアが電子のＮ型半導体の略である。Ｐは主なキャリアが正孔のＰ型半導体の略である。以下同じ）バイポーラトランジスタを一例として、本発明に係る半導体デバイス１の実施形態について説明する。

（第１の実施形態）
本発明に係る半導体デバイス１の第１の実施形態について説明する。図１は、本発明に係る半導体デバイス１の第１の実施形態の平面図である。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、電極７ａ、電極８ａ、電極９ａ及び電極１０ａを有する。電極７ａ、電極８ａ、電極９ａ及び電極１０ａは、正電圧が印加される電極である。電極７ａ及び電極８ａは、所定の間隔を有するように設けられている。

エミッタ３は、電極７ａと電極８ａとの間に設けられている。エミッタ３はＮ型拡散層を含む。エミッタ３の表面には、絶縁膜２が設けられている。Ｎ型拡散層は、リンなどの不純物を含むＮ型の導電型を有する拡散層である。

電極９ａは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。また、電極１０ａは、エミッタ３と電極８ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。

ベース４はＰ型拡散層を含む。Ｐ型拡散層は、ホウ素などの不純物を含むＰ型の導電型を有する拡散層である。ベース４の表面には、絶縁膜２が設けられている。エミッタ３、電極７ａ、電極８ａ、電極９ａ及び電極１０ａは、ベース４の表面に位置している。

電極７ａ、電極８ａ、電極９ａ及び電極１０ａの材料の好適な一例は、ポリシリコンである。なお、電極７ａ、電極８ａ、電極９ａ及び電極１０ａの材料の一例として、アルミなどの金属材料や、高融点金属とシリコンの合金であるシリサイドをポリシリコンに重ねた構造（ポリサイド）等でも良い。

図２は、本発明に係る半導体デバイス１の第１の実施形態の断面図である。半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、コレクタ５、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極８ａ、電極９ａ、電極１０ａ、配線１１ａ、配線１１ｂ及び配線１１ｃを有する。

ベース４は、コレクタ５に積層されている。ベース４の表面には、絶縁膜２が設けられている。ベース４はＰ型拡散層を含む。コレクタ５はＮ型拡散層を含む。

電極７ａ及び電極８ａは、ベース４及びコレクタ５に連続して設けられている。電極７ａ及び電極８ａは、ベース４を貫通しコレクタ５の内部に設けられている。絶縁膜６ａは、電極７ａとベース４及びコレクタ５との間に設けられている。また、絶縁膜６ｂは、電極８ａとベース４及びコレクタ５との間に設けられている。

エミッタ３は、電極７ａと電極８ａとの間に設けられている。エミッタ３の表面には、絶縁膜２が設けられている。エミッタ３はＮ型拡散層を含む。

電極９ａは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。また、電極１０ａは、エミッタ３と電極８ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。エミッタ３、電極７ａ、電極８ａ、電極９ａ及び電極１０ａは、ベース４の表面に位置している。

配線１１ａは、エミッタ３及び電源１２ａに接続されている。電源１２ａから印加される電圧は、正電圧または接地電圧である。配線１１ｂは、コレクタ５及び電源１２ｂに接続されている。電源１２ｂから印加される電圧は、正電圧である。配線１１ｃは、電極７ａ、電極８ａ、電極９ａ、電極１０ａ及び電源１２ｃに接続されている。電源１２ｃから印加する電圧は、正電圧である。

図３は、第１の実施形態に係る半導体デバイス１に正電圧を印加したときの状態を示す図である。図３を用いて、電極７ａ、電極８ａ、電極９ａ、電極１０ａに電源１２ｃを通じて正電圧を印加したときの空乏層１７ａ及び空乏層１７ｂの状態について説明する。

空乏層１７ａ及び空乏層１７ｂは、キャリア（電子や正孔）がほとんどなく、電気的に絶縁された領域である。空乏層１７ａは、電源１２ｃを通じて正電圧を印加すると、ベース４とエミッタ３との接合部付近（以下、ベース４−エミッタ３間と記載する。）に現れる。空乏層１７ｂは、電源１２ｃを通じて正電圧を印加すると、コレクタ５とベース４との接合部付近（以下、コレクタ５−ベース４間と記載する。）に現れる。

ベース幅１８ａは、電極７ａ及び電極９ａの表面付近のキャリア（正孔）が存在するベース４の幅である。このベース幅１８ａが短いほど電流増幅率（ｈＦＥ：ｈＦＥは、ｈｙｂｒｉｄ Ｆｏｒｗａｒｄ Ｅｍｉｔｔｅｒの略である。以下同じ）が高くなる。ベース幅１８ｂは、電極８ａ及び電極１０ａの表面付近のキャリア（正孔）が存在するベース４の幅である。このベース幅１８ｂが短いほど電流増幅率（ｈＦＥ）が高くなる。

電源１２ｃから電極７ａ、電極８ａ、電極９ａ及び電極１０ａに正電圧を印加すると、電極７ａ、電極８ａ、電極９ａ及び電極１０ａの表面付近に電子が集まる。集まった電子が、ベース４の正孔と結合することで、電極７ａ、電極８ａ、エミッタ３と重なるように設けられた電極９ａ及びエミッタ３と重なるように設けられた電極１０ａの表面付近のベース４の正孔の数が減少する。

電極７ａ及び電極９ａの表面付近の空乏層１７ａ及び空乏層１７ｂは、電極７ａ及び電極９ａの表面付近のベースの正孔が減少することで拡がる。電極８ａ及び電極１０ａの表面付近の空乏層１７ａ及び空乏層１７ｂは、電極８ａ及び電極１０ａの表面付近のベースの正孔が減少することで拡がる。

従って、ベース幅１８ａ及びベース幅１８ｂは、空乏層１７ａ及び空乏層１７ｂが拡がることで短くなる。ベース幅１８ａ及びベース幅１８ｂが短くなることにより、電流増幅率（ｈＦＥ）が高くなる。

電極９ａ及び電極１０ａは、エミッタ３と重なる場合の例を示したが、電極９ａ及び電極１０ａは、エミッタ３と重ならない場合でも電流増幅率（ｈＦＥ）が高くなる。

しかし、電極９ａ及び電極１０ａがエミッタ３と重なるように設けられている方がより電流増幅率（ｈＦＥ）を効果的に高めることができる。空乏層１７ａは、ベース４−エミッタ３間に現れる。そのため、電極９ａ及び電極１０ａがエミッタ３と重なるように設けられていることで、ベース４−エミッタ３間に現れる空乏層１７ａが拡がるという効果が高くなる。

なお、電極７ａ、電極８ａ、電極９ａ及び電極１０ａは、電源１２ｃから正の電圧を印加された例を示したが、電極９ａ及び電極１０ａと、電極７ａ及び電極８ａとに、それぞれ異なる電圧を印加してもよい。電極ごとに適切な電圧を印加することで電流増幅率（ｈＦＥ）を効果的に高めることができる。

また、電極９ａと電極１０ａの二つの電極を有している構成についての例について説明したが、電極９ａ及び電極１０ａのうちの少なくとも一つを有する構成であってもよい。

また、電極７ａ、電極８ａ、電極９ａ及び電極１０ａの材料は、それぞれが異なった材料としてもよい。電極ごとに適切な材料にすることで電流増幅率（ｈＦＥ）を効果的に高めることができる。

（第２の実施形態）
次に、本発明に係る半導体デバイス１の第２の実施形態について説明する。

図４は、本発明に係る半導体デバイス１の第２の実施形態の平面図である。第２の実施形態の構成の中で、第１の実施形態と同じ構成については、第１の実施形態中の構成に付与した番号と同じ番号を付与する。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極８ａ、電極９ｂ及び電極１０ｂを有する。電極７ａ、電極８ａ、電極９ｂ及び電極１０ｂは、正電圧が印加される電極である。電極９ｂは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。ここで、電極９ｂは、電極７ａと接している。また、電極１０ｂは、エミッタ３と電極８ａとの間に設けられる電極であり、エミッタ３と重なるように設けられる。ここで、電極１０ｂは、電極８ａと接している。エミッタ３、電極７ａ、電極８ａ、電極９ｂ及び電極１０ｂは、ベース４の表面に位置している。

図５は、本発明に係る半導体デバイス１の第２の実施形態の断面図である。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、コレクタ５、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極８ａ、電極９ｂ、電極１０ｂ、配線１１ａ、配線１１ｂ及び配線１１ｃを有する。

電極９ｂは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。また、電極１０ｂは、エミッタ３と電極８ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。エミッタ３、電極７ａ、電極８ａ、電極９ｂ及び電極１０ｂは、ベース４の表面に位置している。

電極９ｂは、電極７ａと接している。電極１０ｂは、電極８ａと接している。配線１１ｃは、電極７ａ、電極８ａ及び電源１２ｃに接続されている。電源１２ｃから印加する電圧は、正電圧である。電源１２ｃを通じて正電圧を印加することで、半導体デバイス１は、電流増幅率（ｈＦＥ）が高くなる。

なお、電極７ａが電極９ｂに接しているとともに、電極８ａが電極１０ｂに接しているので、電極９ｂ及び電極１０ｂへの正電圧の印加が可能となる。従って、電極９ｂ及び電極１０ｂへの配線が不要になり、半導体デバイス１の構成を簡単にすることができる。

また、配線１１ｃは、電極７ａ及び電極８ａに接続されているが、電極９ｂ及び電極１０ｂに接続されても良い。

また、電極７ａ、電極８ａ、電極９ｂ及び電極１０ｂは、異なる材料としてもよい。電極ごとに適切な材料にすることで電流増幅率（ｈＦＥ）を効果的に高めることができる。

また、電極９ｂと電極１０ｂの二つの電極を有している構成についての例について説明したが、電極９ｂ及び電極１０ｂのうち少なくとも一つを有する構成であってもよい。

（第３の実施形態）
次に、本発明に係る半導体デバイス１の第３の実施形態について説明する。

図６は、本発明に係る半導体デバイス１の第３の実施形態の平面図である。第３の実施形態の構成の中で、第１の実施形態と同じ構成については、第１の実施形態中の構成に付与した番号と同じ番号を付与する。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、電極７ａ、電極８ａ、電極９ｃ及び電極１０ｃを有する。

電極７ａ、電極８ａ、電極９ｃ及び電極１０ｃは、正電圧が印加される電極である。電極９ｃは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。ここで、電極９ｃは、電極７ａと一体形成されている。また、電極１０ｃは、エミッタ３と電極８ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。ここで、電極１０ｃは、電極８ａと一体形成されている。エミッタ３、電極７ａ、電極８ａ、電極９ｃ及び電極１０ｃは、絶縁膜２を介してベース４の表面に位置している。

図７は、本発明に係る半導体デバイス１の第３の実施形態の断面図である。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、コレクタ５、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極８ａ、電極９ｃ、電極１０ｃ、配線１１ａ、配線１１ｂ及び配線１１ｃを有する。

電極９ｃは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。また、電極１０ｃは、エミッタ３と電極８ａとの間に設けられた電極であり、エミッタ３と重なるように設けられている。エミッタ３、電極７ａ、電極８ａ、電極９ｃ及び電極１０ｃは、ベース４の表面に位置している。

電極９ｃは、電極７ａと一体形成されている。電極１０ｃは、電極８ａと一体形成されている。配線１１ｃは、電極７ａ、電極８ａ及び電源１２ｃに接続されている。電源１２ｃから印加する電圧は、正電圧である。

電源１２ｃを通じて正電圧を印加することで、半導体デバイス１は、電流増幅率（ｈＦＥ）が高くなる。

なお、電極７ａと電極９ｃとを一体形成されているとともに、電極８ａと電極１０ｃとを一体形成されているので、電極９ｃ及び電極１０ｃへの正電圧の印加が可能である。従って、電極９ｃ及び電極１０ｃへの配線が不要になり、半導体デバイス１の構成を簡単にすることができる。

また、配線１１ｃは、電極７ａ及び電極８ａに接続されているが、電極９ｃ及び電極１０ｃに接続されても良い。

また、電極９ｃと電極１０ｃの二つの電極を有している構成についての例について説明したが、電極９ｃ及び電極１０ｃのうち少なくとも一つを有する構成であってもよい。

（第４の実施形態）
次に、本発明に係る半導体デバイス１の第４の実施形態について説明する。

図８は、本発明に係る半導体デバイス１の第４の実施形態の平面図である。第４の実施形態の構成の中で、第１の実施形態と同じ構成については、第１の実施形態中の構成に付与した番号と同じ番号を付与する。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極８ａ、電極９ｄ及び電極１０ｄを有する。

電極７ａ、電極８ａ、電極９ｄ及び電極１０ｄは、正電圧が印加される電極である。電極９ｄは、エミッタ３と電極７ａとの間に設けられている。また、電極１０ｄは、エミッタ３と電極８ａとの間に設けられている。エミッタ３、電極７ａ、電極８ａ、電極９ｄ及び電極１０ｄは、ベース４の表面に位置している。

図９は、本発明に係る半導体デバイス１の第４の実施形態の断面図である。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、コレクタ５、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極８ａ、電極９ｄ、電極１０ｄ、配線１１ａ、配線１１ｂ及び配線１１ｃを有する。

電極９ｄは、エミッタ３と電極７ａとの間に設けられた電極であり、エミッタ３の側面と重なるように設けられる。また、電極１０ｄは、エミッタ３と電極８ａとの間に設けられた電極であり、エミッタ３の側面と重なるように設けられている。エミッタ３、電極７ａ、電極８ａ、電極９ｃ及び電極１０ｃは、ベース４の表面に位置している。

配線１１ｃは、電極７ａ、電極８ａ、電極９ｄ、電極１０ｄ及び電源１２ｃに接続されている。電源１２ｃから印加する電圧は、正電圧である。

電源１２ｃを通じて正電圧を印加することで、半導体デバイス１は、電流増幅率（ｈＦＥ）が高くなる。さらに、電極９ｄ及び電極１０ｄは、エミッタ３の側面と重なるように設けられていることから、電流増幅率（ｈＦＥ）をより効果的に高めることができる。

なお、電極７ａ、電極８ａ、電極９ｄ及び電極１０ｄは、電源１２ｃから正電圧を印加した例について説明したが、電極９ｄ及び電極１０ｄと、電極７ａ及び電極８ａとに、それぞれ異なる電位を印加してもよい。電極ごとに適切な電圧を印加することで電流増幅率（ｈＦＥ）を効果的に高めることができる。

また、電極９ｄと電極１０ｄの二つの電極を有している構成についての例について説明したが、電極９ｄ及び電極１０ｄのうち少なくとも一つを有する構成であってもよい。

また、電極７ａ、電極８ａ、電極９ｄ及び電極１０ｄの材料は、それぞれが異なる材料であってもよい。電極ごとに適切な材料にすることで電流増幅率（ｈＦＥ）を効果的に高めることができる。

（第５の実施形態）
次に、本発明に係る半導体デバイス１の第５の実施形態について説明する。

図１０は、本発明に係る半導体デバイス１の第５の実施形態の平面図である。第５の実施形態の構成の中で、第１の実施形態と同じ構成については、第１の実施形態中の構成に付与した番号と同じ番号を付与する。

半導体デバイス１は、絶縁膜２、エミッタ３、絶縁膜６ａ、絶縁膜６ｂ、電極７ａ、電極７ｂ、電極８ａ、電極８ｂ、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅを有する。

電極７ａ、電極７ｂ、電極８ａ、電極８ｂ、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅは、正電圧が印加される電極である。電極９ｅは、エミッタ３と電極７ｂとの間に設けられる電極であり、エミッタ３と重なるように設けられる。また電極１０ｅは、エミッタ３と電極８ｂとの間に設けられる電極であり、エミッタ３と重なるように設けられる。エミッタ３、電極７ａ、電極７ｂ、電極８ａ、電極８ｂ、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅは、ベース４の表面に位置している。

図１１は、本発明に係る半導体デバイス１の第５の実施形態の断面図（Ｅ−Ｅ’断面）である。なお、Ａ−Ａ’断面については第１の実施形態と同様である。

半導体デバイス１は、絶縁膜２、エミッタ３、ベース４、コレクタ５、絶縁膜６ａ、絶縁膜６ｂ、電極７ｂ、電極８ｂ、電極９ｅ、電極１０ｅ、配線１１ａ、配線１１ｂ及び配線１１ｃを有する。

電極９ｅは、エミッタ３と電極７ｂとの間に設けられた電極であり、エミッタ３と重なるように設けられている。また、電極１０ｅは、エミッタ３と電極８ｂとの間に設けられた電極であり、エミッタ３と重なるように設けられている。エミッタ３、電極７ａ、電極７ｂ、電極８ａ、電極８ｂ、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅは、ベース４の表面に位置している。

配線１１ｃは、電極７ｂ、電極８ｂ、電極９ｅ、電極１０ｅ及び電源１２ｃに接続される。電源１２ｃから印加する電圧は、正電圧である。

電源１２ｃを通じて正電圧を印加することで、第５の実施形態の半導体デバイス１は、電流増幅率（ｈＦＥ）が高くなる。さらに、電極９ｅ及び電極１０ｅを有することから、電流増幅率（ｈＦＥ）をより効果的に高めることができる。

なお、電極７ａ、電極７ｂ、電極８ａ、電極８ｂ、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅは、電源１２ｃから正電圧を印加した例を示したが、電極９ａ、電極１０ａ、電極９ｅ及び電極１０ｅと、電極７ａ、電極７ｂ、電極８ａ及び電極８ｂとには、それぞれ異なる電位を印加することも可能である。電極ごとに適切な電圧を印加することで電流増幅率（ｈＦＥ）を効果的に高めることができる。

また、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅの四つの電極を有している構成についての例について説明したが、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｂのうち少なくとも一つを有する構成であってもよい。

また、電極７ａ、電極７ｂ、電極８ａ、電極８ｂ、電極９ａ、電極９ｅ、電極１０ａ及び電極１０ｅの材料は、それぞれが異なった材料としてもよい。電極ごとに適切な材料にすることで電流増幅率（ｈＦＥ）を効果的に高めることができる。

また、第１の実施形態から第５の実施形態では、ＮＰＮ型バイポーラトランジスタを一例として本願発明に係る半導体デバイス１の実施形態について説明したが、本発明に係る半導体デバイス１はＮＰＮ型バイポーラトランジスタに限られるものではない。

また、第１の実施形態から第５の実施形態では、電極９ａ、電極９ｂ、電極９ｃ、電極９ｄ、電極９ｅ、電極１０ａ、電極１０ｂ、電極１０ｃ、電極１０ｄ及び電極１０ｅはベース４の表面に設けられた半導体デバイス１を一例として本願発明に係る半導体デバイス１の実施形態について説明したが、本発明に係る半導体デバイス１は電極９ａ、電極９ｂ、電極９ｃ、電極９ｄ、電極９ｅ、電極１０ａ、電極１０ｂ、電極１０ｃ、電極１０ｄ及び電極１０ｅはベース４の表面に設けられた半導体デバイス１に限られず、ベース４の内部に設けられた半導体デバイス１を含む。

（第６の実施形態）
次に、第６の実施形態として、本発明に係る半導体デバイス１を受光素子として採用して構成した撮像装置の一実施形態について、図１２及び図１３を参照して説明する。

図１２は、本発明に係る半導体デバイス１を受光素子として採用した撮像装置（デジタルカメラ）を示す第６の実施形態の外観斜視図である。図１３は、本発明に係る半導体デバイス１を受光素子として採用した撮像装置を示す第６の実施形態の機能ブロック図である。

なお、本発明の撮像装置がデジタルカメラに限定されることはなく、動画撮影を主としたビデオカメラ、及び在来のいわゆる銀塩フィルムを用いるフィルムカメラ等を含む主として撮像専用の撮像装置にも、本発明に係る半導体デバイス１を用いることができる。

また、このような撮像装置だけでなく、携帯電話機や、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｔ）などと称される携帯情報端末装置、さらにはこれらの機能を含む、いわゆるスマートフォンやタブレット端末などの携帯端末装置を含む種々の情報装置に、デジタルカメラ等に相当する撮像機能が組み込まれることが多い。このような情報装置も、外観は若干異にするもののデジタルカメラ等と実質的に全く同様の機能及び構成を含んでおり、このような情報装置に、本発明に係る半導体デバイス１を用いることができる。

また、撮像装置や情報装置以外の電子機器にも、本発明に係る半導体デバイス１を用いることができる。

図１２（ａ）、図１２（ｂ）に示すように、本実施形態のデジタルカメラ１００は、筐体（カメラボディ）１０５に、撮像レンズ（撮像光学系）１０１、光学ファインダ１０２、ストロボ（電子フラッシュライト）１０３、シャッタボタン１０４、電源スイッチ１０６、液晶モニタ１０７、操作ボタン１０８及びメモリカードスロット１０９等を装備している。

さらに、図１３に示すように、デジタルカメラ１００は、筐体１０５内に、中央演算装置（ＣＰＵ）１１１、画像処理装置１１２、受光素子１１３、信号処理装置１１４、半導体メモリ１１５及び通信カード１１６等を具備している。

デジタルカメラ１００は、撮像光学系としての撮像レンズ１０１と、撮像素子を用いてイメージセンサとして構成された受光素子１１３とを有しており、撮像レンズ１０１によって結像される被写体光学像を受光素子１１３によって読み取る。この受光素子１１３として、本発明の半導体デバイス１を用いることができる。

受光素子１１３の出力は、中央演算装置１１１によって制御される信号処理装置１１４によって処理され、デジタル画像情報に変換される。

信号処理装置１１４によってデジタル化された画像情報は、やはり中央演算装置１１１によって制御される画像処理装置１１２において所定の画像処理が施された後、不揮発性メモリ等の半導体メモリ１１５に記録される。この場合、半導体メモリ１１５は、メモリカードスロット１０９に装填されたメモリカードや、デジタルカメラ本体にオンボードで内蔵された半導体メモリを用いることもできる。

液晶モニタ１０７には、撮影中の画像を表示することもできるし、半導体メモリ１１５に記録されている画像を表示することもできる。また、半導体メモリ１１５に記録した画像は、通信カードスロットに装填した通信カード１１６等を介して外部へ送信することも可能である。

撮像レンズ１０１は、カメラの携帯時には、その対物面がレンズバリアにより覆われており、ユーザが電源スイッチ１０６を操作して電源を投入すると、レンズバリアが開き、対物面が露出する構成とする。

半導体メモリ１１５に記録した画像を液晶モニタ１０７に表示させたり、通信カード１１６等を介して外部へ送信させたりする際には、操作ボタン１０８を所定のごとく操作する。半導体メモリ１１５及び通信カード１１６等は、メモリカードスロット１０９及び通信カードスロット等のような、それぞれ専用または汎用のスロットに装填して使用される。

以上、第６の実施形態のデジタルカメラ（撮像装置）は、本発明の半導体デバイス１を用いて構成した撮像素子を使用することで、画素の電流増幅率を高めることができ、その結果撮影感度を向上することができることで、良好な撮像性能を確保することができる。

（第７の実施形態）
以下、図面を参照して、本発明に係る半導体デバイス１の作製工程の一例について説明する。

図１４〜図１６は、本発明に係る半導体デバイス１の作製工程を示す第７の実施形態の図である。

（１）本発明に係る半導体デバイス１の作製に用いる半導体基板１４について説明する。

半導体基板１４は、第１半導体基板１４ａ及び第２半導体基板１４ｂを有する。第１半導体基板１４ａは、低抵抗のＮ型シリコンで形成された半導体基板である。第１半導体基板１４ａの抵抗率は、例えば６ｍΩｃｍ（ミリオームセンチメートル）程度である。第１半導体基板１４ａの厚さは、例えば６００μｍ程度である。

第２半導体基板１４ｂは、第１半導体基板１４ａの上に積層された状態で設けられている。第２半導体基板１４ｂは、Ｎ型のエピタキシャル層で形成された半導体基板である。エピタキシャル層は、シリコンの単結晶と連続した単結晶層であり、シリコンとは異なる不純物濃度を有する層である。第２半導体基板１４ｂの抵抗率は、例えば１Ωｃｍ程度である。第２半導体基板１４ｂの厚さは、例えば２０μｍ程度である。

（２）ゲート電極７ａ、ゲート電極８ａ及び絶縁膜１５ａを形成する工程について説明する。

第２半導体基板１４ｂに、写真製版技術またはエッチング技術を用いて、トレンチ１３を形成する。例えば、トレンチ１３の幅は１μｍ程度、深さは５μｍ程度である。

トレンチ１３の表面に、熱酸化法を用いて、絶縁膜６ａ及び絶縁膜６ｂを形成する。絶縁膜６ａ及び絶縁膜６ｂの厚みは、例えば２０ｎｍ程度である。絶縁膜６ａ及び絶縁膜６ｂが形成されたトレンチ１３にドープドポリシリコンを注入する。

エッチバック処理により、トレンチ１３に注入されたドープシリコンを平坦にすることで、ゲート電極７ａ及びゲート電極８ａを形成する。

ゲート電極７ａ及びゲート電極８ａを形成後、第２半導体基板１４ｂの上に減圧ＣＶＤ法を用いて、絶縁膜１５ａを形成する。絶縁膜１５ａの厚さは、例えば４００ｎｍの酸化シリコン膜である。

（３）絶縁膜１５ａに開口部１６ａを形成する工程について説明する。

上記工程（２）で形成した絶縁膜１５ａに、写真製版技術またはエッチング技術を用いて、開口部１６ａを形成する。開口部１６ａは、ゲート電極７ａとゲート電極８ａとの間の位置に形成される。

（４）Ｐ型不純物の注入工程について説明する。

上記工程（３）で形成した開口部１６ａを通じて第２半導体基板１４ｂに、イオン注入技術を用いて、Ｐ型不純物を注入する。Ｐ型不純物は例えばボロンイオン等である。ボロンイオンを注入する条件は、例えば、加速エネルギーが３０ｋｅＶ、ドーズ量が３.５×１０^１３ｃｍ^−２である。

（５）ベース４の形成工程について説明する。

絶縁膜１５ａを残した状態で、上記工程（４）で注入されたＰ型不純物に熱拡散処理を行うことで、ベース４を形成する。熱拡散処理を行う条件は、例えば、温度が１１５０℃、時間が５０分である。

（６）Ｎ型不純物の注入工程について説明する。

開口部１６ａを通じてベース４に、イオン注入技術を用いて、Ｎ型不純物を注入する。Ｎ型不純物は、例えば、リンイオン等である。リンイオンを注入する条件として、例えば、加速エネルギーが５０ｋｅＶ、ドーズ量が６.０×１０^１５ｃｍ^−２である。

（７）エミッタ３の形成工程について説明する。

絶縁膜１５ａを残した状態で、上記工程（６）で注入したＮ型不純物に熱拡散処理を行うことで、エミッタ３を形成する。熱拡散処理を行う条件は、例えば、温度が１０００℃、時間が３０分である。

（８）絶縁膜１５ａを除去する工程について説明する。

ドライエッチングを用いて、絶縁膜１５ａを除去する。上記工程（４）で形成されたベース４及び上記工程（６）で形成されたエミッタ３は、共に同じ開口部１６ａを通じて不純物を注入し形成されたセルフアライン２重拡散構造である。

（９）絶縁膜１５ｂ及び開口部１６ｂを形成する工程について説明する。

上記工程（２）で形成したゲート電極７ａ及びゲート電極８ａ、上記工程（８）で形成したエミッタ３、ベース４の上に熱酸化法を用いて、絶縁膜１５ｂを形成する。絶縁膜１５ｂに写真製版技術またはエッチング技術を用いて、開口部１６ｂを形成する。開口部１６ｂは、ゲート電極７ａ及びゲート電極８ａの上に形成する。

（１０）電極層１９の形成工程について説明する。

電極層１９を、絶縁膜１５ｂ及び開口部１６ｂの上に形成する。電極層１９は、ポリシリコンにより形成する。

（１１）ゲート電極９ａ及びゲート電極１０ａの形成工程について説明する。

上記工程（１０）により形成した電極層１９に対して、写真製版技術及びエッチング技術により、ゲート電極９ａ及びゲート電極１０ａを形成する。

（１２）ゲート電極９ａ及びゲート電極１０ａの形成工程について説明する。

上記工程（１１）により形成したゲート電極９ａ及びゲート電極１０ａに対して、さらに写真製版技術及びエッチング技術により、ゲート電極９ａ及びゲート電極１０ａ形成する。

尚、上述の実施形態は本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。

１ 半導体デバイス
２ 絶縁膜
３ エミッタ
４ ベース
５ コレクタ
６ａ 絶縁膜
６ｂ 絶縁膜
７ａ〜７ｂ 電極（ゲート電極）
８ａ〜８ｂ 電極（ゲート電極）
９ａ〜９ｅ 電極（ゲート電極）
１０ａ〜１０ｅ 電極（ゲート電極）
１１ 配線
１１ａ 配線（エミッタ）
１１ｂ 配線（コレクタ）
１１ｃ 配線（電極）
１２ 電位
１２ａ 電位（エミッタ）
１２ｂ 電位（コレクタ）
１２ｃ 電位（電極）
１３ トレンチ
１４ 半導体基板
１４ａ 第１半導体基板（Ｎ型シリコン基板）
１４ｂ 第２半導体基板（エピタキシャル層）
１５ａ 絶縁膜
１５ｂ 絶縁膜
１６ａ 開口部
１６ｂ 開口部
１７ａ ベース４−エミッタ３間の空乏層
１７ｂ コレクタ５−ベース４間の空乏層
１８ａ ベース幅
１８ｂ ベース幅
１９ 電極膜
１００ デジタルカメラ
１０１ 撮像レンズ
１０２ 光学ファインダ
１０３ ストロボ
１０４ シャッタボタン
１０５ 筐体
１０６ 電源スイッチ
１０７ 液晶モニタ
１０８ 操作ボタン
１０９ メモリカードスロット
１１１ 中央演算装置
１１２ 画像処理装置
１１３ 受光素子
１１４ 信号処理装置
１１５ 半導体メモリ
１１６ 通信カード

特開２０１３−１８７５２７号公報

Claims (11)

1. ベースと、
   前記ベースが積層されたコレクタと、
   前記ベース及び前記コレクタに連続して設けられた第１電極と、
   前記ベース及び前記コレクタに連続して設けられた第２電極と、
   前記ベースに前記第１電極と前記第２電極とは離間して設けられたエミッタと、
   前記エミッタと前記第１電極または前記第２電極との間に設けられた第３電極と、を備えることを特徴とする半導体デバイス。
2. 前記第１電極と前記第２電極と前記第３電極と前記エミッタとは、前記ベースの表面に位置していることを特徴とする請求項１に記載の半導体デバイス。
3. 前記第３電極は、前記エミッタと重なるように設けられていることを特徴とする請求項２に記載の半導体デバイス。
4. 前記第３電極は、前記第１電極または前記第２電極と、間隙を有して設けられていることを特徴とする請求項２または３に記載の半導体デバイス。
5. 前記第３電極の材料は、前記第１電極または前記第２電極の材料とは、異なる材料であることを特徴とする請求項２〜４のいずれか一項に記載の半導体デバイス。
6. 前記第１電極及び前記第２電極に電圧を印加する第１電源と、
   前記第１電極及び前記第２電極と前記第１電源とを接続している第１配線と、
   前記第３電極に電圧を印加する第２電源と、
   前記第３電極と前記第２電極とを接続している第２配線と、を備えることを特徴とする請求項４または５に記載の半導体デバイス。
7. 前記第１電極または前記第２電極は、前記第３電極と一体形成されている電極であることを特徴とする請求項２または３に記載の半導体デバイス。
8. 前記ベース及び前記コレクタに連続して設けられた第４電極と、
   前記ベース及び前記コレクタに連続して設けられた第５電極と、
   前記エミッタと前記第４電極または前記第５電極との間に設けられた第６電極と、を備えることを特徴とする請求項１〜７のいずれか一項に記載の半導体デバイス。
9. 請求項１〜８のいずれか一項に記載の半導体デバイスを有する受光素子を備えることを特徴とする撮像装置。
10. 請求項１〜８のいずれか一項に記載の半導体デバイスを有することを特徴とする電子機器。
11. 第１電極と、第２電極とを形成する工程と、
    前記第１電極と前記第２電極とは離間してエミッタを形成する工程と、
    前記エミッタと、前記第１電極または前記第２電極との間に、前記エミッタと重なるように第３電極を形成する工程と、
    を有することを特徴とする半導体デバイスの製造方法。