JP2017005118A - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP2017005118A
JP2017005118A JP2015117805A JP2015117805A JP2017005118A JP 2017005118 A JP2017005118 A JP 2017005118A JP 2015117805 A JP2015117805 A JP 2015117805A JP 2015117805 A JP2015117805 A JP 2015117805A JP 2017005118 A JP2017005118 A JP 2017005118A
Authority
JP
Japan
Prior art keywords
solder layer
copper block
convex portion
semiconductor module
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015117805A
Other languages
Japanese (ja)
Inventor
和孝 田村
Kazutaka Tamura
和孝 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015117805A priority Critical patent/JP2017005118A/en
Publication of JP2017005118A publication Critical patent/JP2017005118A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a copper block and a solder layer from being peeled off from each other due to electromigration.SOLUTION: A semiconductor module includes: a semiconductor chip having an electrode on the surface; a copper block connected to the electrode; and a lead frame connected to the copper block via a solder layer. A protrusion is formed in a region joined to the solder layer on the surface of the copper block. The protrusion extends in an annular shape in a plan view of the region. A portion arranged in the outside of the protrusion of the solder layer has higher electric resistance than that arranged in the inside of the protrusion of the solder layer.SELECTED DRAWING: Figure 1

Description

本明細書が開示する技術は、半導体モジュールに関する。   The technology disclosed in this specification relates to a semiconductor module.

銅部材がはんだ層によって他の部材（電極等）に接続された構造を有する半導体モジュールが知られている。このような半導体モジュールにおいて、銅部材とはんだ層との界面に高い電流が流れると、エレクトロマイグレーションによって銅部材がはんだ層から剥離する場合がある。   A semiconductor module having a structure in which a copper member is connected to another member (such as an electrode) by a solder layer is known. In such a semiconductor module, when a high current flows through the interface between the copper member and the solder layer, the copper member may be separated from the solder layer by electromigration.

特許文献１に、接続パッドと電極がはんだ層によって接続された構造を有する半導体モジュールが開示されている。この半導体モジュールでは、接続パッドの外周領域に、凸部が設けられている。凸部の電気抵抗は、はんだ層の電気抵抗よりも低い。接続パッドの凸部を含む領域が、はんだ層に接合されている。凸部の電気抵抗が低いため、電流は凸部に集中する。特許文献１には、このような構造によって、凸部以外の部分への電流の集中を緩和し、エレクトロマイグレーションを抑制することができると説明されている。   Patent Document 1 discloses a semiconductor module having a structure in which connection pads and electrodes are connected by a solder layer. In this semiconductor module, a convex portion is provided in the outer peripheral region of the connection pad. The electric resistance of the convex portion is lower than the electric resistance of the solder layer. A region including the convex portion of the connection pad is bonded to the solder layer. Since the electric resistance of the convex portion is low, the current is concentrated on the convex portion. Patent Document 1 describes that such a structure can alleviate the concentration of current to a portion other than the convex portion and suppress electromigration.

特開２０１２−１５１３５１号公報JP 2012-151351 A

半導体チップが銅ブロックを介してリードフレームに接続された構造を有する半導体モジュールが知られている。銅ブロックははんだ層を介してリードフレームに接続されている。この種の半導体モジュールでは、銅ブロックとはんだ層の接合面の外周領域に電流が集中しやすい。したがって、接合面の外周領域で、エレクトロマイグレーションによる剥離が生じやすい。この半導体モジュールの電流集中の問題を、特許文献１の技術（接合面の外周領域に電流を集中させる技術）で解決することはできない。したがって、本明細書では、半導体チップが銅ブロックを介してリードフレームに接続された構造を有する半導体モジュールにおいてエレクトロマイグレーションを抑制する技術を提供する。   A semiconductor module having a structure in which a semiconductor chip is connected to a lead frame via a copper block is known. The copper block is connected to the lead frame via a solder layer. In this type of semiconductor module, current tends to concentrate on the outer peripheral region of the joint surface between the copper block and the solder layer. Therefore, peeling due to electromigration tends to occur in the outer peripheral region of the joint surface. This problem of current concentration in the semiconductor module cannot be solved by the technique of Japanese Patent Application Laid-Open No. 2003-228620 (technology that concentrates current on the outer peripheral region of the joint surface). Therefore, the present specification provides a technique for suppressing electromigration in a semiconductor module having a structure in which a semiconductor chip is connected to a lead frame via a copper block.

本明細書が開示する半導体モジュールは、表面に電極を有する半導体チップと、前記電極に接続されている銅ブロックと、前記銅ブロックにはんだ層を介して接続されているリードフレームを有している。前記銅ブロックの表面の前記はんだ層に接合されている領域内に凸部が形成されている。前記領域を平面視したときに、前記凸部が環状に伸びている。前記はんだ層の前記凸部の外側に配置されている部分が、前記はんだ層の前記凸部の内側に配置されている部分よりも高い電気抵抗を有している。   A semiconductor module disclosed in this specification includes a semiconductor chip having an electrode on a surface, a copper block connected to the electrode, and a lead frame connected to the copper block via a solder layer. . A convex portion is formed in a region bonded to the solder layer on the surface of the copper block. When the region is viewed in plan, the convex portion extends in an annular shape. The portion of the solder layer that is disposed outside the convex portion has a higher electrical resistance than the portion of the solder layer that is disposed inside the convex portion.

この半導体モジュールでは、はんだ層の凸部の外側に配置されている部分が、はんだ層の凸部の内側に配置されている部分よりも高い電気抵抗を有している。このため、はんだ層と銅ブロックの接合面の外周領域に電流が集中することを抑制することができる。このため、この半導体モジュールによれば、接合面のエレクトロマイグレーションによる剥離を抑制することができる。   In this semiconductor module, the portion arranged outside the convex portion of the solder layer has a higher electrical resistance than the portion arranged inside the convex portion of the solder layer. For this reason, it can suppress that an electric current concentrates on the outer peripheral area | region of the joint surface of a solder layer and a copper block. For this reason, according to this semiconductor module, the peeling by the electromigration of a joint surface can be suppressed.

実施例１の半導体モジュール１０の縦断面図。1 is a longitudinal sectional view of a semiconductor module 10 of Example 1. FIG. 実施例１の銅ブロック１６の上面３０を示す平面図。FIG. 3 is a plan view showing an upper surface 30 of the copper block 16 according to the first embodiment. 実施例２の半導体モジュールの縦断面図。FIG. 6 is a longitudinal sectional view of a semiconductor module of Example 2. 実施例２の銅ブロック１６の上面３０を示す平面図。The top view which shows the upper surface 30 of the copper block 16 of Example 2. FIG.

図１に示す実施例１の半導体モジュール１０は、エミッタリードフレーム１２、銅ブロック１６、半導体チップ２０及びコレクタリードフレーム２４を有している。これらの部材がはんだ層によって互いに接続されることで、半導体モジュール１０が構成されている。   A semiconductor module 10 according to the first embodiment illustrated in FIG. 1 includes an emitter lead frame 12, a copper block 16, a semiconductor chip 20, and a collector lead frame 24. The semiconductor module 10 is configured by connecting these members to each other by a solder layer.

半導体チップ２０は、半導体基板２０ａと、エミッタ電極２０ｂと、コレクタ電極２０ｃを有している。半導体基板２０ａは、半導体によって構成された基板であり、その内部にＩＧＢＴが形成されている。エミッタ電極２０ｂは、半導体基板２０ａの上面に形成されている。コレクタ電極２０ｃは、半導体基板２０ａの下面に形成されている。また、図示していないが、半導体基板２０ａの上面には、ゲート電極が形成されている。ＩＧＢＴは、ゲート電極に入力される信号に応じて、エミッタ電極２０ｂとコレクタ電極２０ｃの間に電流が流れるオン状態と、これらの間に電流が流れないオフ状態とに切り換わる。   The semiconductor chip 20 has a semiconductor substrate 20a, an emitter electrode 20b, and a collector electrode 20c. The semiconductor substrate 20a is a substrate made of a semiconductor, and an IGBT is formed therein. The emitter electrode 20b is formed on the upper surface of the semiconductor substrate 20a. The collector electrode 20c is formed on the lower surface of the semiconductor substrate 20a. Although not shown, a gate electrode is formed on the upper surface of the semiconductor substrate 20a. The IGBT switches between an on state in which a current flows between the emitter electrode 20b and the collector electrode 20c and an off state in which no current flows between them in accordance with a signal input to the gate electrode.

銅ブロック１６は、半導体チップ２０上に配置されている。銅ブロック１６は、はんだ層１８によってエミッタ電極２０ｂに接続されている。   The copper block 16 is disposed on the semiconductor chip 20. The copper block 16 is connected to the emitter electrode 20 b by a solder layer 18.

エミッタリードフレーム１２は、銅ブロック１６上に配置されている。エミッタリードフレーム１２は、はんだ層１４を介して銅ブロック１６に接続されている。エミッタリードフレーム１２は、はんだ層１４、銅ブロック１６及びはんだ層１８を介してエミッタ電極２０ｂに接続されている。   The emitter lead frame 12 is disposed on the copper block 16. The emitter lead frame 12 is connected to the copper block 16 via the solder layer 14. The emitter lead frame 12 is connected to the emitter electrode 20b through the solder layer 14, the copper block 16, and the solder layer 18.

コレクタリードフレーム２４は、半導体チップ２０の下側に配置されている。コレクタリードフレーム２４は、はんだ層２２を介してコレクタ電極２０ｃに接続されている。   The collector lead frame 24 is disposed on the lower side of the semiconductor chip 20. The collector lead frame 24 is connected to the collector electrode 20 c through the solder layer 22.

次に、銅ブロック１６とエミッタリードフレーム１２の接続構造について、詳細に説明する。銅ブロック１６の上面３０には、凸部３２が形成されている。図２は、銅ブロック１６の上面３０を平面視した平面図を示している。なお、図の見易さのため、図２では凸部３２を斜線ハッチングによって示している。図２に示すように、凸部３２は、上面３０において環状に伸びている。環状に伸びる凸部３２によって、上面３０が、凸部３２の内側（凸部３２に囲まれた範囲内）の中央領域３０ａと、凸部３２の外側（凸部３２に囲まれた範囲の外側）の外周領域３０ｂに区画されている。図１に示すように、上面３０の全体がはんだ層１４に接合されている。凸部３２の厚み（上面３０から突出している高さ）ははんだ層１４の厚みよりも小さい。したがって、凸部３２の端面とエミッタリードフレーム１２の間には間隔が設けられており、その間隔にははんだ層１４が存在している。   Next, the connection structure between the copper block 16 and the emitter lead frame 12 will be described in detail. A convex portion 32 is formed on the upper surface 30 of the copper block 16. FIG. 2 shows a plan view of the upper surface 30 of the copper block 16 in plan view. For the sake of easy viewing, the convex portion 32 is indicated by hatching in FIG. As shown in FIG. 2, the convex portion 32 extends annularly on the upper surface 30. By the convex portion 32 extending in a ring shape, the upper surface 30 has a central region 30a inside the convex portion 32 (within the range surrounded by the convex portion 32) and the outer side of the convex portion 32 (outside the range surrounded by the convex portion 32) ) Of the outer peripheral region 30b. As shown in FIG. 1, the entire upper surface 30 is bonded to the solder layer 14. The thickness of the convex portion 32 (height protruding from the upper surface 30) is smaller than the thickness of the solder layer. Therefore, a gap is provided between the end face of the convex portion 32 and the emitter lead frame 12, and the solder layer 14 exists in the gap.

はんだ層１４は、抵抗率が低い材料によって構成されている低抵抗部１４ａと、低抵抗部１４ａよりも抵抗率が高い材料によって構成されている高抵抗部１４ｂを有している。低抵抗部１４ａの厚みと高抵抗部１４ｂの厚みは略等しい。したがって、厚み方向において、高抵抗部１４ｂの電気抵抗は、低抵抗部１４ａの電気抵抗よりも高い。低抵抗部１４ａは、凸部３２の内側に配置されている。高抵抗部１４ｂは、凸部３２の外側に配置されている。凸部３２の端面上に、低抵抗部１４ａと高抵抗部１４ｂの境界が位置している。低抵抗部１４ａは、銅ブロック１６の上面３０の中央領域３０ａをエミッタリードフレーム１２に接続している。高抵抗部１４ｂは、銅ブロック１６の上面３０の外周領域３０ｂをエミッタリードフレーム１２に接続している。   The solder layer 14 includes a low resistance portion 14a made of a material having a low resistivity and a high resistance portion 14b made of a material having a higher resistivity than the low resistance portion 14a. The thickness of the low resistance portion 14a is substantially equal to the thickness of the high resistance portion 14b. Therefore, in the thickness direction, the electrical resistance of the high resistance portion 14b is higher than the electrical resistance of the low resistance portion 14a. The low resistance portion 14 a is disposed inside the convex portion 32. The high resistance portion 14 b is disposed outside the convex portion 32. On the end face of the convex portion 32, the boundary between the low resistance portion 14a and the high resistance portion 14b is located. The low resistance portion 14 a connects the central region 30 a of the upper surface 30 of the copper block 16 to the emitter lead frame 12. The high resistance portion 14 b connects the outer peripheral region 30 b of the upper surface 30 of the copper block 16 to the emitter lead frame 12.

ＩＧＢＴがオンすると、コレクタリードフレーム２４から、半導体チップ２０と銅ブロック１６を介して、エミッタリードフレーム１２に向かって電流が流れる。このため、銅ブロック１６とエミッタリードフレーム１２の間では、図１の矢印１００、１０２に示すように電流が流れる。つまり、銅ブロック１６の外周部（銅ブロック１６の側面近傍の部分）では、矢印１０２に示すように、高抵抗部１４ｂを介して電流が流れる。また、銅ブロック１６の中央部では、矢印１００に示すように、低抵抗部１４ａを介して電流が流れる。   When the IGBT is turned on, a current flows from the collector lead frame 24 toward the emitter lead frame 12 through the semiconductor chip 20 and the copper block 16. Therefore, a current flows between the copper block 16 and the emitter lead frame 12 as indicated by arrows 100 and 102 in FIG. That is, at the outer peripheral portion of the copper block 16 (portion in the vicinity of the side surface of the copper block 16), current flows through the high resistance portion 14b as indicated by the arrow 102. In addition, in the central portion of the copper block 16, current flows through the low resistance portion 14a as indicated by an arrow 100.

一般的な半導体モジュールでは、銅ブロックの外周部に、銅ブロックの中央部よりも電流が流れやすい。つまり、銅ブロックの外周部で、銅ブロックの中央部よりも電流密度が高くなる。しかしながら、実施例１の半導体モジュールでは、銅ブロック１６の上面３０において、外周領域３０ｂが高抵抗部１４ｂに接合されており、中央領域３０ａが低抵抗部１４ａに接合されている。このため、はんだ層１４全体の電気抵抗が均一な場合に比べて、銅ブロックの外周部に流れる電流（すなわち、矢印１０２に示す電流）が少なくなり、銅ブロックの中央部に流れる電流（すなわち、矢印１００に示す電流）が多くなる。その結果、銅ブロック１６とはんだ層１４の接合面（すなわち、上面３０）において電流密度が均一化され、外周領域３０ｂにおける電流集中が抑制される。このため、この半導体モジュール１０では、エレクトロマイグレーションによって外周領域３０ｂがはんだ層１４から剥離することが抑制される。   In a general semiconductor module, current flows more easily in the outer peripheral portion of the copper block than in the central portion of the copper block. That is, the current density is higher at the outer periphery of the copper block than at the center of the copper block. However, in the semiconductor module of the first embodiment, on the upper surface 30 of the copper block 16, the outer peripheral region 30b is joined to the high resistance portion 14b, and the central region 30a is joined to the low resistance portion 14a. For this reason, compared with the case where the electrical resistance of the whole solder layer 14 is uniform, the current flowing through the outer periphery of the copper block (that is, the current indicated by the arrow 102) is reduced, and the current flowing through the central portion of the copper block (that is, (Current indicated by arrow 100) increases. As a result, the current density is made uniform at the joint surface (that is, the upper surface 30) between the copper block 16 and the solder layer 14, and current concentration in the outer peripheral region 30b is suppressed. For this reason, in this semiconductor module 10, it is suppressed that the outer peripheral area | region 30b peels from the solder layer 14 by electromigration.

次に、銅ブロック１６をエミッタリードフレーム１２にはんだ付けする方法について説明する。まず、銅ブロック１６の上面３０の中央領域３０ａに、抵抗率が低い材料によって構成されているクリームはんだ（以下、低抵抗クリームはんだという）を塗布する。次に、銅ブロック１６の上面３０の外周領域３０ｂに、抵抗率が高い材料によって構成されているクリームはんだ（以下、高抵抗クリームはんだという）を塗布する。ここでは、各クリームはんだを、凸部３２の厚み（すなわち、高さ）よりも厚く塗布する。次に、塗布したクリームはんだの上にエミッタリードフレーム１２を載置する。次に、図１に示すように各部品を積層した積層体を、リフロー炉に投入する。これによって、低抵抗クリームはんだ及び高抵抗クリームはんだが溶融する。凸部３２によって低抵抗クリームはんだの塗布領域（すなわち、中央領域３０ａ）と高抵抗クリームはんだの塗布領域（すなわち、外周領域３０ｂ）が区画されているので、溶融した低抵抗クリームはんだと溶融した高抵抗クリームはんだが互いに混ざり合うことが抑制される。その後、温度低下によって低抵抗クリームはんだと高抵抗クリームはんだが凝固する。各クリームはんだが凝固することで、はんだ層１４の低抵抗部１４ａと高抵抗部１４ｂが形成される。したがって、図１に示す構造が得られる。このように、凸部３２によって区画された中央領域３０ａと外周領域３０ｂに異なる種類のクリームはんだを塗布することで、図１に示す構造を形成することができる。   Next, a method for soldering the copper block 16 to the emitter lead frame 12 will be described. First, a cream solder made of a material having a low resistivity (hereinafter referred to as a low resistance cream solder) is applied to the central region 30 a of the upper surface 30 of the copper block 16. Next, cream solder (hereinafter referred to as “high resistance cream solder”) made of a material having a high resistivity is applied to the outer peripheral region 30 b of the upper surface 30 of the copper block 16. Here, each cream solder is applied thicker than the thickness (ie, height) of the convex portion 32. Next, the emitter lead frame 12 is placed on the applied cream solder. Next, as shown in FIG. 1, the laminated body in which the components are laminated is put into a reflow furnace. Thereby, the low resistance cream solder and the high resistance cream solder are melted. Since the low resistance cream solder application region (that is, the central region 30a) and the high resistance cream solder application region (that is, the outer peripheral region 30b) are partitioned by the convex portion 32, the molten low resistance cream solder and the molten high resistance cream solder are separated. It is suppressed that resistance cream solder mixes with each other. Thereafter, the low-resistance cream solder and the high-resistance cream solder solidify due to the temperature drop. As each cream solder is solidified, the low resistance portion 14a and the high resistance portion 14b of the solder layer 14 are formed. Therefore, the structure shown in FIG. 1 is obtained. Thus, the structure shown in FIG. 1 can be formed by applying different types of cream solder to the central region 30a and the outer peripheral region 30b partitioned by the convex portions 32.

図３、４に示す実施例２の半導体モジュールでは、銅ブロック１６の上面３０に、２つの凸部３２ａ、３２ｂが形成されている。凸部３２ａと凸部３２ｂは、それぞれ、上面３０において環状に伸びている。凸部３２ａが、凸部３２ｂの内側に配置されている。２つの凸部３２ａ、３２ｂによって、銅ブロック１６の上面３０が、中央領域３０ａ、中間領域３０ｃ及び外周領域３０ｂに区画されている。中央領域３０ａは凸部３２ａの内側の領域であり、中間領域３０ｃは凸部３２ａと凸部３２ｂの間の領域であり、外周領域３０ｂは凸部３２ｂの外側の領域である。また、実施例２の半導体モジュールでは、はんだ層１４が、低抵抗部１４ａ、中間抵抗部１４ｃ及び高抵抗部１４ｂを有している。低抵抗部１４ａよりも中間抵抗部１４ｃの電気抵抗が高く、中間抵抗部１４ｃよりも高抵抗部１４ｂの電気抵抗が高い。実施例２の半導体モジュールのその他の構成は、実施例１の半導体モジュール１０の構成と等しい。このように、実施例２の半導体モジュールでは、はんだ層１４が、電気抵抗が異なる３種類の部分１４ａ、１４ｃ、１４ｂを有しており、これらの部分が中央から外周に向かって電気抵抗が高くなるように配置されている。これによって、銅ブロック１６とはんだ層１４の接合面における電流密度をより均一化することができ、エレクトロマイグレーションによる剥離をより効果的に抑制することができる。   In the semiconductor module of Example 2 shown in FIGS. 3 and 4, two convex portions 32 a and 32 b are formed on the upper surface 30 of the copper block 16. The convex portions 32 a and the convex portions 32 b extend in an annular shape on the upper surface 30. The convex part 32a is arrange | positioned inside the convex part 32b. The upper surface 30 of the copper block 16 is partitioned into a central region 30a, an intermediate region 30c, and an outer peripheral region 30b by the two convex portions 32a and 32b. The central region 30a is a region inside the convex portion 32a, the intermediate region 30c is a region between the convex portion 32a and the convex portion 32b, and the outer peripheral region 30b is a region outside the convex portion 32b. In the semiconductor module of Example 2, the solder layer 14 includes a low resistance portion 14a, an intermediate resistance portion 14c, and a high resistance portion 14b. The electrical resistance of the intermediate resistance portion 14c is higher than that of the low resistance portion 14a, and the electrical resistance of the high resistance portion 14b is higher than that of the intermediate resistance portion 14c. Other configurations of the semiconductor module of the second embodiment are the same as those of the semiconductor module 10 of the first embodiment. Thus, in the semiconductor module of Example 2, the solder layer 14 has three types of portions 14a, 14c, and 14b having different electric resistances, and these portions have higher electric resistance from the center toward the outer periphery. It is arranged to be. As a result, the current density at the joint surface between the copper block 16 and the solder layer 14 can be made more uniform, and peeling due to electromigration can be more effectively suppressed.

なお、上述した実施例１、２では、半導体チップ２０にＩＧＢＴが形成されていたが、他の半導体素子（例えば、ＭＯＳＦＥＴやダイオード）が形成されていてもよい。また、実施例１、２とは異なる構造を有する半導体装置の銅ブロックとはんだ層との接合面に、本明細書に開示の技術を適用してもよい。   In the first and second embodiments described above, the IGBT is formed on the semiconductor chip 20, but other semiconductor elements (for example, MOSFETs and diodes) may be formed. In addition, the technique disclosed in this specification may be applied to the joint surface between the copper block and the solder layer of the semiconductor device having a structure different from that of the first and second embodiments.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０ ：半導体モジュール
１２ ：エミッタリードフレーム
１４ ：はんだ層
１４ａ ：低抵抗部
１４ｂ ：高抵抗部
１６ ：銅ブロック
１８ ：はんだ層
２０ ：半導体チップ
２０ａ ：半導体基板
２０ｂ ：エミッタ電極
２０ｃ ：コレクタ電極
２２ ：はんだ層
２４ ：コレクタリードフレーム
３０ ：上面
３０ａ ：中央領域
３０ｂ ：外周領域
３２ ：凸部 DESCRIPTION OF SYMBOLS 10: Semiconductor module 12: Emitter lead frame 14: Solder layer 14a: Low resistance part 14b: High resistance part 16: Copper block 18: Solder layer 20: Semiconductor chip 20a: Semiconductor substrate 20b: Emitter electrode 20c: Collector electrode 22: Solder Layer 24: Collector lead frame 30: Upper surface 30a: Central region 30b: Outer peripheral region 32: Projection

Claims (1)

半導体モジュールであって、
表面に電極を有する半導体チップと、
前記電極に接続されている銅ブロックと、
前記銅ブロックにはんだ層を介して接続されているリードフレーム、
を有しており、
前記銅ブロックの表面の前記はんだ層に接合されている領域内に凸部が形成されており、
前記領域を平面視したときに、前記凸部が環状に伸びており、
前記はんだ層の前記凸部の外側に配置されている部分が、前記はんだ層の前記凸部の内側に配置されている部分よりも高い電気抵抗を有している、
半導体モジュール。 A semiconductor module,
A semiconductor chip having electrodes on the surface;
A copper block connected to the electrode;
A lead frame connected to the copper block via a solder layer;
Have
A convex portion is formed in a region bonded to the solder layer on the surface of the copper block,
When the region is viewed in plan, the convex portion extends in an annular shape,
The portion disposed on the outer side of the convex portion of the solder layer has a higher electric resistance than the portion disposed on the inner side of the convex portion of the solder layer.
Semiconductor module.
JP2015117805A 2015-06-10 2015-06-10 Semiconductor module Pending JP2017005118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015117805A JP2017005118A (en) 2015-06-10 2015-06-10 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015117805A JP2017005118A (en) 2015-06-10 2015-06-10 Semiconductor module

Publications (1)

Publication Number Publication Date
JP2017005118A true JP2017005118A (en) 2017-01-05

Family

ID=57752301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015117805A Pending JP2017005118A (en) 2015-06-10 2015-06-10 Semiconductor module

Country Status (1)

Country Link
JP (1) JP2017005118A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150374A (en) * 2020-03-17 2021-09-27 株式会社東芝 Semiconductor device and inspection device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150374A (en) * 2020-03-17 2021-09-27 株式会社東芝 Semiconductor device and inspection device
JP7305587B2 (en) 2020-03-17 2023-07-10 株式会社東芝 Semiconductor equipment and inspection equipment
US12040303B2 (en) 2020-03-17 2024-07-16 Kabushiki Kaisha Toshiba Semiconductor device and inspection device

Similar Documents

Publication Publication Date Title
JP6032294B2 (en) Semiconductor device
JP6485235B2 (en) Semiconductor device
JP6114149B2 (en) Semiconductor device
US9716052B2 (en) Semiconductor device comprising a conductive film joining a diode and switching element
JP2013004943A (en) Semiconductor device and manufacturing method of the same
JP6261642B2 (en) Power semiconductor device
CN110120377B (en) Semiconductor device with a plurality of semiconductor chips
JP6244272B2 (en) Semiconductor device
JP6906611B2 (en) Semiconductor element bonding substrate, semiconductor device and power conversion device
JP2017038020A (en) Semiconductor module
JP2018098282A (en) Semiconductor device
JP2017005118A (en) Semiconductor module
JP2015005623A (en) Semiconductor device
JP6551432B2 (en) Semiconductor device and method of manufacturing the same
JP2019083295A (en) Semiconductor device
JP2017054878A (en) Semiconductor module
JP2012191021A (en) Semiconductor module
JP6381489B2 (en) Manufacturing method of semiconductor device
JP6997690B2 (en) Power module
JP5418654B2 (en) Semiconductor device
JP2016082092A (en) Semiconductor device
JP2019114757A (en) Semiconductor module and semiconductor module manufacturing method
JP6379799B2 (en) Semiconductor device
JP6796666B2 (en) Semiconductor device
JP2011060883A (en) Insulated gate transistor