JP2016219503A - Semiconductor device and method of manufacturing the same, and mounting device - Google Patents

Semiconductor device and method of manufacturing the same, and mounting device Download PDF

Info

Publication number
JP2016219503A
JP2016219503A JP2015100172A JP2015100172A JP2016219503A JP 2016219503 A JP2016219503 A JP 2016219503A JP 2015100172 A JP2015100172 A JP 2015100172A JP 2015100172 A JP2015100172 A JP 2015100172A JP 2016219503 A JP2016219503 A JP 2016219503A
Authority
JP
Japan
Prior art keywords
film
alloy film
semiconductor device
support
cu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015100172A
Other languages
Japanese (ja)
Inventor
悟 高澤
Satoru Takazawa
悟 高澤
旭 瀧
Akira Taki
旭 瀧
雅紀 白井
Masaki Shirai
雅紀 白井
雄 中牟田
Takeshi Nakamuta
雄 中牟田
昌司 久保
Masashi Kubo
昌司 久保
Original Assignee
株式会社アルバック
Ulvac Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック, Ulvac Japan Ltd filed Critical 株式会社アルバック
Priority to JP2015100172A priority Critical patent/JP2016219503A/en
Publication of JP2016219503A publication Critical patent/JP2016219503A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device that can achieve cost reduction, and that has both electrical stability and mechanical stability, and that includes an electrode part.SOLUTION: A semiconductor device 10 comprises: a supporting body 11 consisting of an oxide film or an oxygen-containing substrate; and an electrode part 27 disposed so as to be in contact with the supporting body. The electrode part is configured by laminating a Cu alloy film 12, an Sn alloy film 13, and a solder paste 14 on the supporting body in this order.SELECTED DRAWING: Figure 1

Description

本発明は、酸化膜または酸素含有基板に対して密着性に優れた電極部を含む、半導体装置及びその製造方法、並びに実装デバイスに関する。 The present invention includes a superior electrode portions adhesion to the oxide film or oxygen-containing substrate, a semiconductor device and a method of manufacturing the same, and a mounting device.

従来、LEDなどの発光素子や太陽電池やCCDなどの受光素子における窓極、いわゆる光が入射あるいは出射する側に配置される電極層としては、たとえばAl膜やNi膜を用いた構成が知られている(特許文献1)。 Conventionally, window electrode in the light-receiving element such as a light emitting element or a solar cell or a CCD, such as a LED, as the electrode layer called light is disposed on the side of the incident or emitted, the configuration is known, for example using Al film and Ni film and that (Patent Document 1). p型GaN層からなる導電層上に、たとえばNiからなる金属薄膜を配置し透明電極とする場合には、光の透過性を確保するためには薄膜化する必要がある。 On the conductive layer made of p-type GaN layer, for example, when a metal thin film arranged transparent electrodes made of Ni, in order to ensure the transparency of the light it needs to be thinned. また、金属薄膜に代えて、光の透過性に優れる酸化インジウム(Indium Tin Oxide:ITO)に代表される透明導電膜からなる電極を用いる場合は、金属薄膜の電極よりも透過率の高い電極とすることができる。 Further, instead of the metal thin film, an indium oxide having an excellent light permeability: When using the electrode made of a transparent conductive film typified by (Indium Tin Oxide ITO) has a higher transmittance than the electrode of the thin-film metal electrode can do. 今後もLEDの高発光効率は常に求められ続けており、より優れた電極が必要となっている。 High luminous efficiency of the LED in the future has continued always sought has become a need better electrode.

また、光の入射あるいは出射する側の全域に、前述の透明導電膜を設けた場合、該透明導電膜から外部へ電気的に信号を取り出すためには、該透明導電膜の上に、たとえばコンタクトメタル層およびボンディングパット層などからなる電極部を局所的に配置し、該ボンディングパット層に対して金属細線(ワイヤー)がボンディングされる構成が検討されている。 Also, the entire area of ​​the incident side of the or emission of light, when a transparent conductive film described above, in order to take out the electrical signals from the transparent conductive film to the outside, on the transparent conductive film, such as contact locally arranged electrode portion made of metal layer and bonding pad layer, constituting the metal thin wire (wire) is bonded has been considered for the bonding pad layer.

図8は、上記構成を採用した、従来の半導体装置の一例を示す模式図である。 8 adopts the above configuration, is a schematic diagram showing an example of a conventional semiconductor device. 図8において、電極部を含む半導体装置100は、導電層付基板からなる支持体101の上に、コンタクトメタル層としてNiオーミック層102、Au表面層105が順に重ねて配され、さらにAu表面層105の上にはボンディングパット層として機能するはんだペースト106が設けられている。 8, a semiconductor device 100 including an electrode portion on a support 101 made of a substrate with a conductive layer, Ni ohmic layer 102, the Au surface layer 105 is disposed one on top of the contact metal layer, further the Au surface layer solder paste 106 is provided which functions as a bonding pad layer on top of 105.

上記構成からなる電極部を含む半導体装置には、低コスト化を図ることが求められており、そのためには、コンタクトメタル層を構成する層数の削減とともに、Auなどコストの嵩む材料の見直しが期待されている。 The semiconductor device including an electrode unit having the above configuration, it is required to reduce the cost, since this, together with the reduction in the number of layers constituting the contact metal layer, a review of the cost of increase material such as Au It is expected.
また、透明導電膜に含まれる酸素の影響があっても、実使用に耐える導電性が維持され、かつ、透明導電膜との間で安定した密着性も確保される必要がある。 Moreover, even if there is influence of oxygen contained in the transparent conductive film, is maintained conductive to withstand actual use, and needs to be stable adhesion between the transparent conductive film is ensured. このような要求は、透明導電膜の上に電極部が配される構成に限定される課題ではなく、酸化膜または酸素含有基板からなる支持体の上に、電極部が設けられる構成の半導体装置における、共通した課題として認識されていた。 Such requirement is not a problem to be limited to the configuration in which the electrode portion is disposed on the transparent conductive film, on a support made of an oxide film or oxygen-containing substrate, a semiconductor device in which the electrode portion is provided in, it has been recognized as a problem common.

特開2009−094089号公報 JP 2009-094089 JP

本発明は、上記の事情に鑑みてなされたもので、低コスト化が図れるとともに、電気的かつ機械的な安定性も兼ね備えた、電極部を含む半導体装置及びその製造方法、並びに実装デバイスを提供することを目的とする。 The present invention has been made in view of the above circumstances, provided with cost can be reduced, the electrical and mechanical stability combine, a semiconductor device and a manufacturing method thereof including the electrode portion, and a mounting device an object of the present invention is to.

本発明の請求項1に記載の半導体装置は、酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備えた半導体装置であって、前記電極部が、前記支持体に対して、Cu合金膜、Sn合金膜、はんだペーストの順に重ねて配されてなることを特徴とする。 The semiconductor device according to claim 1 of the present invention, there is provided a semiconductor device comprising a support made of an oxide film or oxygen-containing substrate, and an electrode portion that is disposed in contact with said support, said electrode portion , relative to the support member, Cu alloy film, Sn alloy film, characterized by comprising arranged one on top of the solder paste.
本発明の請求項2に記載の半導体装置は、請求項1において、前記Cu合金膜が、Cu、Mg、Alを含有してなることを特徴とする。 The semiconductor device according to claim 2 of the present invention, in claim 1, wherein the Cu alloy film, Cu, Mg, characterized by containing a Al.
本発明の請求項3に記載の半導体装置は、請求項2において、前記Cu合金膜の厚さ[nm]が、200以上であることを特徴とする。 The semiconductor device according to claim 3 of the present invention, in claim 2, wherein the thickness of the Cu alloy film [nm], characterized in that it is 200 or more.
本発明の請求項4に記載の実装デバイスは、請求項1乃至3のいずれか一項に記載の半導体装置が、電極パッドとして機能することを特徴とする。 Mounted device according to claim 4 of the present invention, a semiconductor device according to any one of claims 1 to 3, characterized in that functions as an electrode pad.
本発明の請求項5に記載の実装デバイスは、請求項4において、前記電極パッドのうち、前記支持体が透明導電膜からなる酸化膜であり、かつ、前記透明導電膜が発光素子の窓極であることを特徴とする。 Mounted device according to claim 5 of the present invention, in claim 4, wherein one of the electrode pads, and an oxide film the support is a transparent conductive film, and a window electrode of the transparent conductive film light emitting element and characterized in that.
本発明の請求項6に記載の実装デバイスは、請求項5において、前記電極パッドのうち、前記Cu合金膜が前記透明導電膜上において、単層構造をなす部位を備えることを特徴とする。 Mounted device according to claim 6 of the present invention, in claim 5, wherein among the electrode pads, in the Cu alloy film the transparent conductive film, characterized in that it comprises a part forming a single-layer structure.
本発明の請求項7に記載の半導体装置の製造方法は、酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備え、前記電極部が、前記支持体に対して、Cu合金膜、Sn合金膜、はんだペーストが順に重ねて配されてなる半導体装置の製造方法であって、前記支持体上に前記Cu合金膜をスパッタ法により形成する工程1、前記Cu合金膜上に前記Sn合金膜をスパッタ法により形成する工程2、前記Sn合金膜上に前記はんだペーストを塗布法により形成する工程3、を含むことを特徴とする。 The method of manufacturing a semiconductor device according to claim 7 of the present invention comprises a support made of an oxide film or oxygen-containing substrate, and an electrode portion that is disposed in contact with said support, said electrode portions, said support to the body, Cu alloy film, Sn alloy film, a manufacturing method of a semiconductor device solder paste is disposed one on top of the step 1 of forming by sputtering the Cu alloy film on said support, wherein on the Cu alloy film Sn alloy film is formed by sputtering process 2, characterized in that it comprises a step 3, it is formed by a coating method wherein the solder paste on the Sn alloy film.
本発明の請求項8に記載の半導体装置の製造方法は、請求項7において、前記工程1が、前記Cu合金膜を形成するために、(Cu−Mg−Al)を含有するターゲットを用いることを特徴とする。 The method of manufacturing a semiconductor device according to claim 8 of the present invention, in claim 7, wherein the step 1, to form the Cu alloy film, the use of a target containing (Cu-Mg-Al) the features.

本発明の半導体装置は、酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備えており、前記電極部が、前記支持体に対して、Cu合金膜、Sn合金膜、はんだペーストの順に重ねて配された構成とされている。 The semiconductor device of the invention comprises a support made of an oxide film or oxygen-containing substrate, and an electrode portion that is disposed in contact with said support, said electrode unit, with respect to the support, Cu alloy film, Sn alloy film has the structure arranged one on top of the solder paste.
すなわち、本発明の半導体装置によれば、電極部は、金などコストの嵩む材料を使う必要が無いので、従来に比べて低コスト化が図れる。 That is, according to the semiconductor device of the present invention, the electrode portion, it is not necessary to use the cost of increase material such as gold, cost can be reduced as compared with the prior art.
また、電極部のうち、酸素を含有する支持体と接触する部位には、酸素の影響を受けにくいCu合金膜が配されているため、酸素の影響を受け易いSn合金膜は、支持体との間にCu合金膜が存在することにより、支持体から侵入する酸素の影響が軽減される。 Further, among the electrode portions, the portion in contact with the support containing oxygen, for less susceptible Cu alloy film oxygen are arranged, easily Sn alloy film under the influence of oxygen, a support by Cu alloy film is present between the effect of the oxygen is reduced from entering from the support. これにより、支持体とCu合金膜とSn合金膜との間は、電気的にも機械的にも安定した状態が確保される。 Thus, between the support and the Cu alloy film and Sn alloy film, a stable condition is ensured both electrically and mechanically. また、Sn合金膜がはんだ組成を選択することにより、Sn合金膜はその上に配置されるはんだペーストとの間においても、電気的かつ機械的に良好な状態が得られる。 Further, by Sn alloy film selects the solder composition, Sn alloy film even while the solder paste disposed thereon, electrically and mechanically good condition can be obtained.
ゆえに、本発明は、低コスト化が図れるともに、電気的かつ機械的な安定性も兼ね備えた、電極部を含む半導体装置の提供に貢献する。 Thus, the present invention provides both cost reduction can be achieved, also combines electrical and mechanical stability, contribute to provide a semiconductor device including an electrode unit.

本発明に係る半導体装置の一例を示す断面模式図。 Schematic sectional view showing one example of a semiconductor device according to the present invention. 本発明に係る半導体装置の製造方法の一例を示すフローチャート。 Flow chart illustrating an example of a method of manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の製造装置の一例を示す断面模式図。 Schematic sectional view showing one example of the apparatus for manufacturing a semiconductor device according to the present invention. 半導体装置の評価結果を示す表および写真。 Table and photographs showing the evaluation results of the semiconductor device. 半導体装置が電極パッドとして機能する実装デバイスの一例を示す模式図。 Schematic diagram showing an example of a mounting device in which the semiconductor device functions as an electrode pad. 図5の実装デバイスを上方から見た平面模式図。 Schematic plan view of the mounting device from the top of FIG. 半導体装置が内在された構成の実装デバイスの一例を示す模式図。 Schematic diagram showing an example of a mount device a structure in which a semiconductor device is internalized. 従来の半導体装置の一例を示す模式図。 Schematic diagram showing an example of a conventional semiconductor device.

以下、本発明に係る半導体装置の一実施形態を、図面に基づいて説明する。 Hereinafter, an embodiment of a semiconductor device according to the present invention will be described with reference to the drawings.
図1は、本実施形態における半導体装置を示す断面模式図である。 Figure 1 is a schematic sectional view showing a semiconductor device in the present embodiment. 図1において、半導体装置10は、酸化膜または酸素含有基板からなる支持体11と、この支持体11に接して配される電極部27とを備えている。 In Figure 1, the semiconductor device 10 includes a support member 11 made of an oxide film or oxygen-containing substrate, an electrode portion 27 that is disposed in contact with the support 11. この電極部27は、支持体11に対して、Cu合金膜12、Sn合金膜13、はんだペースト14の順に重ねて配された構成とされている。 The electrode unit 27 to the support 11, Cu alloy film 12, Sn alloy film 13 has the structure disposed one on top of the solder paste 14.
この電極部27は、ワイヤーボンディングWBによって、不図示の外部回路と電気的に接続される。 The electrode unit 27 by wire bonding WB, is electrically connected to an external circuit (not shown).

本発明者らは、以下に述べる各種構成の電極部を試作・検討した結果、上記構成からなる電極部の開発に成功した。 The present inventors have made a prototype and studied an electrode portion of the various configurations described below, we have succeeded in developing electrode portion having the above structure.
<電極部の試作1> <Prototype of the electrode section 1>
まず、はんだペースト14との密着性に優れるSn合金膜13を、酸化膜または酸素含有基板からなる支持体11の上に直接、スパッタ成膜する手法について検討した。 First, the Sn alloy film 13 having excellent adhesion to the solder paste 14, directly on the support 11 made of an oxide film or oxygen-containing substrate, and discusses methods of sputtering. その結果、酸化膜または酸素含有基板からなる支持体11に対して、スパッタ成膜されたSnは凝集してドロップ形状となる現象があり、酸化膜または酸素含有基板からなる支持体11上ではSnの薄膜化は困難であることが分かった。 As a result, with respect to the support member 11 made of an oxide film or oxygen-containing substrates, sputtered film-formed Sn is a phenomenon that the drop-shaped aggregate, Sn is on the support member 11 made of an oxide film or oxygen-containing substrate of the thin film was found to be difficult.

<電極部の試作2> <Prototype of the electrode portion 2>
そこで、本発明者らは、酸化膜または酸素含有基板からなる支持体に対して、何らかの中間層を介してSn合金膜を設ける構成について検討した。 Accordingly, the present inventors have for the support of an oxide film or oxygen-containing substrate, was examined configuration in which the Sn alloy film through some intermediate layer. 中間層としては、Ni、Ti、Cuを候補とし、スパッタ成膜法により形成する際の課題、および、下層である支持体や上層であるSn合金膜との関係などについて更に検討した。 The intermediate layer, and Ni, Ti, and candidates Cu, problems in forming a sputtering method, and were further examined such as the relationship between the Sn alloy film as a support and the upper layer is the lower layer.

(中間層をNi膜とした場合) (If the intermediate layer was Ni film)
Niはレアメタルであり材料価格が高いという課題に加えて、Niが磁性体のためスパッタ母材としては板厚3mm程度の極薄ターゲットを用いる必要があるので、ターゲット交換を行う工程が頻繁となり、生産性が低いという問題があった。 Ni in addition to the problem of a and material is expensive rare metals, Ni is because as the sputtering base materials for magnetic it is necessary to use a very thin target of about thickness 3 mm, process becomes frequent with a target exchange, there is a problem that the productivity is low.

(中間層をTi膜とした場合) (If the intermediate layer was Ti film)
Tiは活性金属のため、Ti膜の表面には自然酸化膜が容易に形成されやすい。 Since Ti is an active metal, they tend to be easily formed native oxide film on the surface of the Ti film. これにより、Ti酸化膜上にSn合金膜を設けることになり、前述した問題(スパッタ成膜されたSnは凝集してドロップ形状となる現象)が再燃する。 This makes it possible to provide an Sn alloy film on the Ti oxide film, to relapse problems described above (phenomenon Sn was formed by sputtering as a drop shape aggregate).

(中間層をCu膜とした場合) (If the intermediate layer was Cu film)
酸化膜または酸素含有基板からなる支持体に対して、Cu膜は密着性が悪い。 To the support made of an oxide film or oxygen-containing substrate, Cu film has poor adhesion. しかしながら、Cu膜にMgやAl等を含有したCu合金膜とすることにより、酸化膜または酸素含有基板からなる支持体との密着性が大幅に改善することが分かった。 However, by the Cu alloy film containing Mg, Al, etc. in the Cu film, it was found that significantly improved adhesion to a support made of an oxide film or oxygen-containing substrate. また、Cu合金からなるスパッタ母材であれば、たとえば10mmを越えるような板厚のターゲットを使用できるので、ターゲット交換の頻度を下げることが可能となり、スパッタ装置の成膜空間の大気開放を伴うメンテナンスの間隔を大幅に伸ばすことができるので、優れた量産性も期待できる。 Further, if the sputtering base material made of Cu alloy, for example, since the thickness of the target that exceeds a 10mm can be used, it is possible to reduce the frequency of target replacement involves air opening of the film formation area of ​​the sputtering apparatus it is possible to extend significantly the interval of maintenance, it can also be expected excellent mass production.

以上の結果から、酸化膜または酸素含有基板からなる支持体12に接して配される電極部27としては、支持体11に対して、Cu合金膜12、Sn合金膜13、はんだペースト14の順に重ねて配された構成が、良好な密着性と電気的接続を両立できることが明らかとなった。 These results, as the electrode portion 27 that is disposed in contact with the support 12 made of an oxide film or oxygen-containing substrate, with respect to the support 11, Cu alloy film 12, Sn alloy film 13, in the order of the solder paste 14 Again arranged configuration, it has been found that can achieve both good adhesion and electrical connection.

図1の構成からなる半導体装置、すなわち、酸化膜または酸素含有基板からなる支持体11と、前記支持体に接して配される電極部27とを備え、前記電極部が、前記支持体に対して、Cu合金膜12、Sn合金膜13、はんだペースト14が順に重ねて配されてなる半導体装置10の製造方法としては、たとえば、図2に示すような工程S1〜S3を含むものが挙げられる。 The semiconductor device having the configuration of FIG. 1, i.e., a support 11 made of an oxide film or oxygen-containing substrate, and an electrode portion 27 that is disposed in contact with said support, said electrode portions, said support to Te, Cu alloy film 12, Sn alloy film 13, as a manufacturing method of a semiconductor device 10 that the solder paste 14 is arranged one on top of, for example, include those comprising the step S1~S3 shown in FIG. 2 .
工程S1:支持体11上にCu合金膜12をスパッタ法により形成する。 Step S1: The Cu alloy film 12 is formed by sputtering on the support 11.
工程S2:Cu合金膜12上にSn合金膜13をスパッタ法により形成する。 Step S2: The Sn alloy film 13 on the Cu alloy film 12 is formed by sputtering.
工程S3:Sn合金膜13上にはんだペースト14を塗布法により形成する。 Step S3: The Sn alloy film 13 paste 14 solder on formed by a coating method.
その後、上記工程S1〜S3により形成された半導体装置10に対して、ワイヤーボンディングを行うことにより、半導体装置を構成する電極部27は、不図示の外部回路と電気的に接続される。 Thereafter, the semiconductor device 10 formed by the above steps S1 to S3, by performing the wire bonding, the electrode portion 27 constituting the semiconductor device is electrically connected to an external circuit (not shown).

図3は、本発明に係る半導体装置の製造装置の一例を示す断面模式図である。 Figure 3 is a schematic sectional view showing an example of an apparatus for manufacturing a semiconductor device according to the present invention.
図3に示す半導体装置の製造装置は、スパッタ法によりCu合金膜とSn合金膜を形成する成膜装置40であって、仕込取出室41と成膜室42とを備えている。 Apparatus for manufacturing a semiconductor device shown in FIG. 3 is a film-forming apparatus 40 for forming a Cu alloy film and the Sn alloy film, and a charge take-out chamber 41 and the deposition chamber 42 by a sputtering method.
成膜対象物である支持体11を仕込取出室41の内部へ搬入し、排気手段47aにより仕込取出室41の内部を真空排気する。 The support 11 is a film-forming target was carried into the loading ejecting chamber 41 evacuates the inside of the loading ejecting chamber 41 by exhaust means 47a. 次いで、仕込取出室41と成膜室42の間に配されたゲートバルブ48を開けて、排気手段47bにより予め真空排気された状態にある成膜室42の内部へ、不図示の搬送手段により支持体11を移動させる。 Then, by opening the gate valve 48 disposed between the loading ejecting chamber 41 and the deposition chamber 42, into the interior of the deposition chamber 42 in which a pre evacuated by evacuation means 47b, the conveying means (not shown) moving the support 11.
ここで、成膜対象物である支持体11とは、被成膜面が「酸化膜または酸素含有基板」からなる支持体11を意味する。 Here, the support 11 is a forming target, means a support 11 the deposition surface is made of "oxide film or oxygen-containing substrate".

成膜室42の内部には、Cu合金膜形成用のターゲット45と、Sn合金膜形成用のターゲット46とが配置されている。 Inside the film forming chamber 42, a target 45 for Cu alloy film, and a target 46 for Sn alloy film formed it is disposed.
成膜室42には、所望のプロセスガスを導入する手段44が接続されており、成膜室42の内部は、排気手段47bによって真空排気され、所定の圧力に制御可能とされている。 The film formation chamber 42, is connected to means 44 for introducing the desired process gas, the inside of the film forming chamber 42 is evacuated by the exhaust unit 47b, and is capable of controlled to a predetermined pressure. 所定の圧力において、不図示の電源から所定の電力をターゲット45に供給することにより、ターゲット45はスパッタされた状態が維持される。 In a predetermined pressure, by supplying from a power source (not shown) a predetermined power to the target 45, target 45 is a state of being sputtered is maintained. このような状態にあるターゲット45の前方空間を、支持体11の被処理面が、Cu合金膜形成用のターゲット45に対面するような位置関係を保ちながら、不図示の搬送手段によって支持体11を通過させる。 The space in front of the target 45 in such a state, the treated surface of the support member 11, while maintaining the positional relation as to face the target 45 for Cu alloy film forming the support by a conveying means (not shown) 11 It is allowed to pass through. これにより、支持体11の被成膜面には所望のCu合金膜12が形成される(通過方式)。 Thus, the deposition surface of the support 11 desired Cu alloy film 12 is formed (passage method).

上記Cu合金膜は、構成元素や組成比によって、好適な成膜条件(膜厚、成膜温度、プロセスガス、プロセスガスの圧力など)の調整が必要な場合がある。 The Cu alloy film, the constituent elements and composition ratio, a suitable film-forming conditions in some cases (the film thickness, deposition temperature, a process gas, such as process gas pressure) adjustment is required. その際には、作製する膜厚に応じて当該ターゲットの前方空間を複数回、支持体が通過する方式としてもよい。 At that time, it produced to thickness several times front space of the target in accordance with, or as a method for the support to pass through. あるいは、ターゲット前に支持体を固定して(静止させて)、所定の時間だけスパッタに曝すことにより、支持体上に所望の膜厚を形成する方式(固定方式)としても構わない。 Alternatively, by fixing the support before the target (by stationary), by exposure to sputter a predetermined time, it may be a method for forming a desired film thickness on a support (stationary method).

Cu合金膜用のターゲットとしては、添加元素としてMg,Al,Ni,Ti,Zr,Mnを少なくとも1種含み、添加元素は0.5〜30at%であり、残部Cuからなる組成のものが好適である。 As a target for the Cu alloy film, comprising at least one Mg, Al, Ni, Ti, Zr, and Mn as an additional element, the additional element is 0.5~30At%, preferably having composition the balance Cu it is. 中でも、(Cu−Mg−Al)合金ターゲットが、後工程のウェットエッチングが容易であることから、特に好ましい。 Among them, (Cu-Mg-Al) alloy target, since the wet etching in a subsequent step is easy, particularly preferred.
Cu合金膜の膜厚[nm]は、200以上3000(=3μm)以下が好ましい。 The film thickness of the Cu alloy film [nm] is preferably 200 or more 3000 (= 3 [mu] m) or less. Cu合金膜の膜厚が200nmより薄い場合は、酸化膜または酸素含有基板からなる支持体11側から、Cu合金膜中に侵入した酸素が、Cu合金膜を突き抜け、次工程で形成されるSn合金膜まで至り、Sn合金膜が酸素の影響を受けて抵抗増加など不具合を生じる虞がある。 When the film thickness of the Cu alloy film is less than 200nm is from the support 11 side of an oxide film or oxygen-containing substrate, oxygen penetrated into Cu alloy film, penetrate the Cu alloy film, it is formed in the next step Sn leads to alloy film, Sn alloy film is likely to cause trouble such as increase in resistance under the influence of oxygen. Cu合金膜の膜厚が3000(=3μm)を越えると、そのパターニング形状により、後工程における保護層の被覆性が不十分となる影響があるため芳しくない。 If the film thickness of the Cu alloy film exceeds 3000 (= 3 [mu] m), by the patterning shape, poor because the coating of the protective layer in the subsequent process is affected insufficient.
以下に示す表1は、Cu合金膜の成膜条件の一例である。 Table 1 below is an example of conditions for forming the Cu alloy film. すなわち、表1は工程S1に相当する。 That is, Table 1 corresponds to step S1.

次に、Cu合金膜形成用のターゲット45がスパッタされた状態(放電)を停止させた後、Sn合金膜形成用のターゲット46がスパッタされた状態(放電)とする。 Then, the target 45 for the Cu alloy film formed after stopping the state of being sputtered (discharge), the target 46 for Sn alloy film formed is in a state of being sputtered (discharge). その際、成膜室42には、所望のプロセスガスを導入する手段44からはArガスが導入され、成膜室42の内部は、排気手段47bによって真空排気され、所定の圧力に制御可能とされている。 At that time, the film formation chamber 42, from means 44 for introducing the desired process gas is introduced Ar gas, the inside of the film forming chamber 42 is evacuated by the exhaust unit 47b, it can be controlled to a predetermined pressure It is. 所定の圧力において、不図示の電源から所定の電力をターゲット46に供給することにより、ターゲット46はスパッタされた状態が維持される。 In a predetermined pressure, by supplying from a power source (not shown) a predetermined power to the target 46, target 46 is a state of being sputtered is maintained. このような状態にあるターゲット46の前方空間を、支持体11に設けたCu合金膜が、Sn合金膜形成用のターゲット46に対面するような位置関係を保ちながら、不図示の搬送手段によって支持体11を通過させる。 The space in front of the target 46 in such a state, Cu alloy film provided on the support 11, while maintaining the positional relation as to face the target 46 for Sn alloy film formed, supported by conveying means (not shown) passing the body 11. これにより、支持体11の被成膜面には、Cu合金膜12を覆うように、所望のSn合金膜13が形成される(通過方式)。 Thus, in the film-forming surface of the support 11, so as to cover the Cu alloy film 12, a desired Sn alloy film 13 is formed (passage method).

上記Sn合金膜も、構成元素や組成比によって、好適な成膜条件(膜厚、成膜温度、プロセスガス、プロセスガスの圧力など)の調整が必要な場合がある。 The Sn alloy film is also, by constituent elements and composition ratio, a suitable film-forming conditions in some cases (the film thickness, deposition temperature, a process gas, such as process gas pressure) adjustment is required. その際には、作製する膜厚に応じて当該ターゲットの前方空間を複数回、支持体が通過する方式としてもよい。 At that time, it produced to thickness several times front space of the target in accordance with, or as a method for the support to pass through. あるいは、ターゲット前に支持体を固定して(静止させて)、所定の時間だけスパッタに曝すことにより、支持体上に所望の膜厚を形成する方式(固定方式)としても構わない。 Alternatively, by fixing the support before the target (by stationary), by exposure to sputter a predetermined time, it may be a method for forming a desired film thickness on a support (stationary method).

Sn合金膜用のターゲットとしては、はんだ材料として用いられるSn系の各種組成であれば、組成比に制限はない。 As a target for the Sn alloy film, if various compositions of Sn system used as a solder material, there is no limitation on the composition ratio. 代表的な添加元素としては、Ag,Cu,Ni,Pb,In,Sb等が挙げられる、 Exemplary additional element, Ag, Cu, Ni, Pb, In, Sb and the like,
以下に示す表2は、Sn合金膜の成膜条件の一例である。 Table 2 below is an example of conditions for forming the Sn alloy film. すなわち、表2は工程S2に相当する。 That is, Table 2 corresponds to step S2.

次いで、Cu合金膜12とSn合金膜13が順に、被成膜面(酸化膜または酸素含有基板)上に形成された支持体11は、ゲートバルブ48を開けて、予め真空排気されている仕込取出室41へ成膜室42から、不図示の搬送手段によって戻される。 Then, the Cu alloy film 12 and the Sn alloy film 13 is forward, the support 11 formed on the deposition target surface (oxide film or oxygen-containing substrate) is opened and the gate valve 48 is previously evacuated charged from the film forming chamber 42 into the ejecting chamber 41, it is returned by a conveying means (not shown).
その後、ゲートバルブ48を閉めて、仕込取出室41を大気圧とすることにより、支持体11は成膜装置40の外部へ取り出される。 Then, close the gate valve 48, the charging ejecting chamber 41 by the atmospheric pressure, the support 11 is taken out to the outside of the film formation apparatus 40.

さらに、大気雰囲気中において、半田ペースト13を公知の条件で塗布、焼成することにより、本発明に係る半導体装置10、すなわち、 Furthermore, in the atmosphere, applying solder paste 13 under known conditions, followed by firing, the semiconductor device 10 according to the present invention, i.e.,
酸化膜または酸素含有基板からなる支持体11と、該支持体11に接して、Cu合金膜12、Sn合金膜13、はんだペースト14の順に重ねて配されてなる電極部27とを備えた半導体装置10、が得られる。 A support 11 made of an oxide film or oxygen-containing substrates, comprising in contact with the support 11, Cu alloy film 12, Sn alloy film 13, an electrode portion 27 formed arranged one on top of the solder paste 14 semiconductor device 10, can be obtained. このような半導体装置10は、たとえば、電極部27を構成するはんだペースト14の最表面が、不図示の外部回路とワイヤーボンディングWBによって電気的に接続するために用いられる。 Such semiconductor device 10 is, for example, the outermost surface of the solder paste 14 constituting the electrode unit 27 is used to electrically connect an external circuit and wire bonding WB (not shown).

前記支持体11として、酸化膜(ITO膜)により表面が覆われたガラス基板(コーニング社製:EAGLE XG)を用い、該ITO膜上にCu合金膜とSn合金膜を積層形成した試料(以下、実施例と呼ぶ)、及び、該ITO膜上にSn合金膜のみを形成した試料(以下、比較例と呼ぶ)を用意した。 As the support 11, oxide film (ITO film) glass substrate whose surface is covered with (Corning: EAGLE XG) using a sample (hereinafter laminated form Cu alloy film and the Sn alloy film on said ITO film It referred to as embodiment), and a sample (hereinafter which form the only Sn alloy film on the ITO film was prepared referred to as comparative example). また、各試料(実施例、比較例)ごとに、成膜後の試料(以下、as depoとも呼ぶ)と、230℃、1時間の後加熱処理を施した試料(以下、230℃ Annealとも呼ぶ)を、それぞれ100個作製した。 Also, the samples (Examples and Comparative Examples) each sample after film formation (hereinafter, also referred to as the as depo) is referred to as, 230 ° C., the sample was subjected to heat treatment after 1 hour (hereinafter, also called 230 ° C. Anneal ) it was produced 100 pieces each.

図4は、4種類の試料に対して膜の密着性を評価した試験結果である。 Figure 4 is a test result of evaluating the adhesion of the film with respect to four samples. この膜の密着性評価試験は、JISK5400に基づき実施した。 The adhesion evaluation test of film was conducted based on JIS K5400. 図4(a)は各試料の作製条件と評価結果、図4(b)は試料1Bにおける試験後の膜表面写真、図4(c)は試料2Bにおける試験後の膜表面写真、をそれぞれ示している。 4 (a) shows the evaluation results and production conditions of each sample, shown FIG. 4 (b) the film surface photograph after the test in the sample 1B, FIG. 4 (c) after the test in the sample 2B membrane surface image, respectively ing.
比較例の試料は、後加熱処理の有無に関わらず、100個全ての試料において、図4(b)に示すような「膜剥がれ」が観測された。 Samples of the comparative example, with or without post heat treatment, in all 100 samples, "peeling layer" as shown in FIG. 4 (b) was observed. ゆえに、図4(a)の比較例の欄には、評価試験結果として×印を記載した。 Thus, the column of comparative example in FIG. 4 (a), described the × mark as the evaluation test results.
これに対して、実施例の試料は、後加熱処理の有無に関わらず、100個全ての試料において、図4(c)に示すように「膜剥がれ」が観測されなかった。 In contrast, the sample of Example, with or without post heat treatment, in all 100 samples, "peeling layer" as shown in FIG. 4 (c) was not observed. ゆえに、図4(a)の実施例の欄には、評価試験結果として○印を記載した。 Thus, the column of the embodiment of FIG. 4 (a), the describing the ○ mark as the evaluation test results.
以上の結果より、本発明に係る電極部を含む半導体装置は、高価な貴金属が不要なので低コスト化が図れるとともに、電気的かつ機械的な安定性も兼ね備えていることが明らかとなった。 These results, a semiconductor device including an electrode portion according to the present invention, since expensive noble metal is not needed with cost reduction can be achieved, it became clear that also combines electrical and mechanical stability.

上述した構成からなる半導体装置10は、各種の実装デバイスにおいて、電極パッドとして機能する。 The semiconductor device 10 having the configuration described above, in various implementations device, functions as an electrode pad. たとえば、図5に示すような、前記電極パッドのうち、前記支持体が透明導電膜からなる酸化膜であり、かつ、前記透明導電膜が発光素子の窓極である実装デバイスが挙げられる。 For example, as shown in FIG. 5, of the electrode pad, an oxide film the support is a transparent conductive film, and the transparent conductive film include mounting device is a window electrode of the light emitting element. 図5において、領域αが上述した半導体装置10に相当する。 5, region α is equivalent to the semiconductor device 10 described above.

<実装デバイス1(発光ダイオード素子)> <Mount device 1 (light-emitting diode element)>
図5は、本発明に係る半導体装置が電極パッドとして機能する実装デバイスの一例を示す模式図である。 Figure 5 is a schematic diagram showing an example of a mounting device in which the semiconductor device according to the present invention functions as an electrode pad.
図5の実装デバイス20は、発光ダイオード素子であり、前記電極部27が正電極(p−Padとも呼ぶ)に使用された構成例である。 Mounted device 20 of FIG. 5 is a light emitting diode element, the electrode portion 27 is a configuration example used for the positive electrode (also referred to as p-Pad). 実装デバイス20は、たとえば、サファイアからなる基板21上に、GaNを主成分とするn型半導体層23、GaNを主成分とするp型半導体層25が重ねて配されている。 Mounted device 20, for example, on a substrate 21 made of sapphire, p-type semiconductor layer 25 mainly composed of n-type semiconductor layer 23, GaN composed mainly of GaN is disposed to overlap. その際、基板21上にGaNからなるバッファ層22を設けて、該バッファ層22上にn型半導体層23を形成することにより、n型半導体層23のエピタキシャル成長を促す構成が好ましい。 At that time, a buffer layer 22 made of GaN on the substrate 21 is provided, by forming the n-type semiconductor layer 23 on the buffer layer 22, structure to encourage epitaxial growth of n-type semiconductor layer 23 is preferable.

また、発光効率を向上させるために、n型半導体層23上に多重量子井戸層(MQWとも呼ぶ)24を形成した後、多重量子井戸層24上にp型半導体層25と補助電極層26が設けられる。 Further, in order to improve the luminous efficiency, (also referred to as MQW) multiple quantum well layer on the n-type semiconductor layer 23 after forming the 24, a p-type semiconductor layer 25 on the multiple quantum well layer 24 is an auxiliary electrode layer 26 It is provided. 補助電極層26は、光が出射される側なので窓局と呼ばれ、光学的な透明性と良好な導電性を兼ね備えた、金属酸化物からなる透明導電膜が多用される。 Auxiliary electrode layer 26, so the side light is emitted is called the window station, combines optical transparency and good conductivity, a transparent conductive film made of a metal oxide is often used. このような透明導電膜としては、たとえば、ITO(インジウム・スズ酸化物)、AZO(アルミニウムドープ酸化亜鉛)、GZO(ガリウムドープ酸化亜鉛)、IZO(インジウム・亜鉛酸化物)、IGZO(インジウム・ガリウム・亜鉛により構成された酸化物)の薄膜を用いることができる。 Examples of such a transparent conductive film, e.g., ITO (indium tin oxide), AZO (aluminum-doped zinc oxide), GZO (gallium-doped zinc oxide), IZO (indium zinc oxide), IGZO (indium gallium oxide constituted by zinc) thin can be used for.

透明導電膜からなる補助電極層26の上には、上述した本発明の半導体装置の層構成からなる正電極(以下、p−PADとも呼ぶ)27が接触して形成されており、p型半導体層25は補助電極層26を介して正電極27に電気的に接続されている。 On the auxiliary electrode layer 26 made of a transparent conductive film, the positive electrode having a layer structure of a semiconductor device of the present invention described above (hereinafter, also referred to as p-PAD) 27 is formed in contact, p-type semiconductor layer 25 is electrically connected to the positive electrode 27 via the auxiliary electrode layer 26.
他方、n型半導体層23には、負電極(以下、n−PADとも呼ぶ)28が接触して形成されており、ここでは、n型半導体層23のうち、多重量子井戸層24側の面が一部露呈された部位を備えており、負電極28はその露呈された部位に載置されている、これにより、n型半導体層23は負電極28に電気的に接続されている。 On the other hand, the n-type semiconductor layer 23, a negative electrode (hereinafter, also referred to as n-PAD) 28 is formed in contact, wherein, among the n-type semiconductor layer 23, the surface of the multiple quantum well layer 24 side There has a site that was exposed part, the negative electrode 28 is placed on the exposed by site, thereby, n-type semiconductor layer 23 is electrically connected to the negative electrode 28. ゆえに、負電極28は、必ずしも、上述した本発明の半導体装置の層構成を採用する必要はないが、負電極28を正電極27と同じ層構成とした場合には、製造工程の簡略化、低コストなどが図れる。 Thus, the negative electrode 28 is not necessarily the case it is not necessary to employ a layer structure of a semiconductor device of the present invention described above, in which the negative electrode 28 and positive electrode 27 and the same layer structure, the simplification of a manufacturing process, and low cost can be achieved.

図6は、図5の実装デバイスを上方から見た平面模式図である。 Figure 6 is a schematic plan view of the mounting device of FIG. 5 from above. 図6において、n型半導体層23が格子状に配されており、その一辺から延びる部位23Lの根元に負電極28が配置されている。 In FIG. 6, n-type semiconductor layer 23 are arranged in a lattice shape, and the negative electrode 28 is arranged on the base portion 23L extending from one side. 格子状をなすn型半導体層23によって囲まれた領域は、透明導電膜からなる補助電極層26であり、その上に正電極27が配されている。 Region surrounded by the n-type semiconductor layer 23 forming a lattice pattern, an auxiliary electrode layer 26 made of a transparent conductive film, the positive electrode 27 is disposed thereon. この正電極27の最下層を構成するCu合金膜12の一部のみが、二股をなして直線状に延びる部位12L1、12L2を備えている。 The only part of the Cu alloy film 12 constituting the lowermost layer of the positive electrode 27 is provided with a site 12L1,12L2 linearly extending form a bifurcated. これにより、n型半導体層23からなる部位23Lは、Cu合金膜12からなる部位12L1、12L2により、所定の離間距離をもって挟まれた構成とされている。 Thus, portions 23L consisting of n-type semiconductor layer 23, by site 12L1,12L2 made of a Cu alloy film 12, has a configuration which is sandwiched between at a predetermined distance. 部位23L、部位12L1、12L2は、いわゆる、フィンガー電極として機能することになり、電気的な導電性の向上に寄与する。 Site 23L, site 12L1,12L2 so-called, will function as finger electrodes, which contributes to the improvement of electrical conductivity.

<実装デバイス2(TFT素子)> <Mount device 2 (TFT element)>
図7は、半導体装置が内在された構成の実装デバイスの一例を示す模式図であり、TFT素子に適用した構成例である。 Figure 7 is a schematic diagram showing an example of a mount device a structure in which a semiconductor device is internalized is a configuration example of application to a TFT element.
図7のTFT素子60は、酸素含有基板(ガラス)61の上に、Cu合金膜62とSn合金膜63からなるゲート部、酸化膜64からなる絶縁部、IGZO膜65からなるチャネル部、Cu合金膜66s(66)とSn合金膜67s(67)からなるソース部、Cu合金膜66d(66)とSn合金膜67d(67)からなるドレイン部、透明導電膜68からなるパッシベーション部、により構成されている。 TFT element 60 in FIG. 7, on the oxygen-containing substrate (glass) 61, a gate portion made of a Cu alloy film 62 and the Sn alloy film 63, the insulating portion made of an oxide film 64, the channel portion of IGZO film 65, Cu configuration source unit comprising an alloy film 66s (66) and the Sn alloy film 67s (67), a drain unit consisting of Cu alloy film 66d (66) and the Sn alloy film 67d (67), passivation portion made of a transparent conductive film 68, the It is.

図7のTFT素子60は、上述した構成の半導体装置10が、ゲート部、ソース部、ドレイン部の三カ所に適用された場合である。 TFT element 60 in FIG. 7, the semiconductor device 10 having the above structure, the gate section, a source unit, a case where it is applied to three positions of the drain unit. すなわち、酸素含有基板61/Cu合金膜62/Sn合金膜63の構成例がゲート部であり、IGZO膜(酸化膜)65/Cu合金膜(66)/Sn合金膜(67)の構成例がソース部とドレイン部である。 That is, the configuration example of an oxygen-containing substrate 61 / Cu alloy film 62 / Sn alloy film 63 is a gate portion, the configuration example of the IGZO film (oxide film) 65 / Cu alloy film (66) / Sn alloy film (67) a source region and a drain region. このようなTFT素子60においても、本発明の半導体装置10の層構成を組み込むことにより、低コスト化が図れるとともに、電気的かつ機械的な安定性が実現できる。 In such a TFT element 60, by incorporating the layer structure of the semiconductor device 10 of the present invention, together with cost reduction can be achieved, electrical and mechanical stability can be achieved.

本発明は、半導体装置に広く適用可能である。 The present invention is widely applicable to a semiconductor device. 本発明の半導体装置は、低コスト化とともに、電気的かつ機械的な安定性が求められる各種の実装デバイスに好適に用いられる。 The semiconductor device of the present invention, together with low cost, electrical and mechanical stability is preferably used for various mounting devices required.

10 半導体装置、11 支持体、12 Cu合金膜、13 Sn合金膜、14 はんだペースト、27 電極部。 10 semiconductor device, 11 support, 12 Cu alloy film, 13 Sn alloy film, 14 a solder paste, 27 electrode portion.

Claims (8)

  1. 酸化膜または酸素含有基板からなる支持体と、 A support made of an oxide film or oxygen-containing substrate,
    前記支持体に接して配される電極部とを備えた半導体装置であって、 A semiconductor device comprising an electrode portion that is disposed in contact with said support,
    前記電極部が、前記支持体に対して、Cu合金膜、Sn合金膜、はんだペーストの順に重ねて配されてなることを特徴とする半導体装置。 The semiconductor device in which the electrode portion and relative to the support member, Cu alloy film, Sn alloy film, characterized by comprising arranged one on top of the solder paste.
  2. 前記Cu合金膜が、Cu、Mg、Alを含有してなることを特徴とする請求項1に記載の半導体装置。 The semiconductor device of claim 1, wherein the Cu alloy film, characterized by containing Cu, Mg, and Al.
  3. 前記Cu合金膜の厚さ[nm]が、200以上であることを特徴とする請求項2に記載の半導体装置。 The thickness of the Cu alloy film [nm] A semiconductor device according to claim 2, characterized in that 200 or more.
  4. 請求項1乃至3のいずれか一項に記載の半導体装置が、電極パッドとして機能することを特徴とする実装デバイス。 Mounting device semiconductor device according to any one of claims 1 to 3, characterized in that functions as an electrode pad.
  5. 前記電極パッドのうち、前記支持体が透明導電膜からなる酸化膜であり、かつ、前記透明導電膜が発光素子の窓極であることを特徴とする請求項4に記載の実装デバイス。 Among the electrode pads, and an oxide film the support is a transparent conductive film, and mounting device according to claim 4, wherein the transparent conductive film is characterized in that the window pole of the light emitting element.
  6. 前記電極パッドのうち、前記Cu合金膜が前記透明導電膜上において、単層構造をなす部位を備えることを特徴とする請求項5に記載の実装デバイス。 Wherein one of the electrode pads, the Cu in the alloy film is the transparent conductive film, mounting device according to claim 5, characterized in that it comprises a part forming a single-layer structure.
  7. 酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備え、前記電極部が、前記支持体に対して、Cu合金膜、Sn合金膜、はんだペーストが順に重ねて配されてなる半導体装置の製造方法であって、 A support made of an oxide film or oxygen-containing substrate, and a said support in contact with the electrode portion that is disposed, the electrode portion, with respect to the support, Cu alloy film, Sn alloy film, the solder paste a method of manufacturing a semiconductor device comprising arranged one on top,
    前記支持体上に前記Cu合金膜をスパッタ法により形成する工程S1、 Step S1 of forming by sputtering the Cu alloy film on said support,
    前記Cu合金膜上に前記Sn合金膜をスパッタ法により形成する工程S2、 Step S2 of forming by sputtering the Sn alloy film on the Cu alloy film,
    前記Sn合金膜上に前記はんだペーストを塗布法により形成する工程S3、 Step S3 of forming by coating the solder paste on the Sn alloy film,
    を含むことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, which comprises a.
  8. 前記工程1が、前記Cu合金膜を形成するために、(Cu−Mg−Al)を含有するターゲットを用いることを特徴とする請求項7に記載の半導体装置の製造方法。 Wherein step 1, to form the Cu alloy film, a manufacturing method of a semiconductor device according to claim 7, characterized by using a (Cu-Mg-Al) target containing.
JP2015100172A 2015-05-15 2015-05-15 Semiconductor device and method of manufacturing the same, and mounting device Pending JP2016219503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015100172A JP2016219503A (en) 2015-05-15 2015-05-15 Semiconductor device and method of manufacturing the same, and mounting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015100172A JP2016219503A (en) 2015-05-15 2015-05-15 Semiconductor device and method of manufacturing the same, and mounting device

Publications (1)

Publication Number Publication Date
JP2016219503A true JP2016219503A (en) 2016-12-22

Family

ID=57581440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015100172A Pending JP2016219503A (en) 2015-05-15 2015-05-15 Semiconductor device and method of manufacturing the same, and mounting device

Country Status (1)

Country Link
JP (1) JP2016219503A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173269A (en) * 2005-12-19 2007-07-05 Showa Denko Kk Flip-chip semiconductor light emitting device, method of manufacturing same, structure for mounting same, and light emitting diode lamp
JP2008182050A (en) * 2007-01-24 2008-08-07 Mitsubishi Chemicals Corp GaN-BASED LIGHT-EMITTING DIODE ELEMENT
WO2011024704A1 (en) * 2009-08-28 2011-03-03 株式会社アルバック Wiring layer, semiconductor device, liquid crystal display device
JP2013009297A (en) * 2011-01-05 2013-01-10 Semiconductor Energy Lab Co Ltd Memory element, memory device, and signal processing circuit
JP2014179590A (en) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd Method of manufacturing light-emitting element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173269A (en) * 2005-12-19 2007-07-05 Showa Denko Kk Flip-chip semiconductor light emitting device, method of manufacturing same, structure for mounting same, and light emitting diode lamp
JP2008182050A (en) * 2007-01-24 2008-08-07 Mitsubishi Chemicals Corp GaN-BASED LIGHT-EMITTING DIODE ELEMENT
WO2011024704A1 (en) * 2009-08-28 2011-03-03 株式会社アルバック Wiring layer, semiconductor device, liquid crystal display device
JP2013009297A (en) * 2011-01-05 2013-01-10 Semiconductor Energy Lab Co Ltd Memory element, memory device, and signal processing circuit
JP2014179590A (en) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd Method of manufacturing light-emitting element

Similar Documents

Publication Publication Date Title
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
EP1810351B1 (en) Gan compound semiconductor light emitting element
JP4888119B2 (en) Transparent conductive film and a method of manufacturing the same, and a transparent conductive substrate, the light emitting device
CN1917246B (en) Nitride-based white light emitting device and manufacturing method thereof
JP4627966B2 (en) Emitting device and a manufacturing method thereof
JP4912663B2 (en) Unidirectional reflector and light emitting device adopting this
US7989314B2 (en) Method of manufacturing a flexible device and method of manufacturing a flexible display
JP4557542B2 (en) Nitride light-emitting device and a high luminous efficiency nitride light-emitting device
JP3531475B2 (en) Flip chip-type optical semiconductor element
JP5220984B2 (en) Top-emitting nitride-based light emitting device and a manufacturing method thereof
JP4764283B2 (en) Nitride-based light emitting device and a manufacturing method thereof
CN100517774C (en) Thin-film electrode, gallium nitride base optical device using the same and method of manufacturing the same
KR100972359B1 (en) Gallium nitride-based compound semiconductor light-emitting device
US8502193B2 (en) Light-emitting device and fabricating method thereof
CN100401539C (en) Nitride-based light-emitting device and method of manufacturing the same
US9680115B2 (en) Light-emitting device and manufacturing method thereof
JP2008219008A (en) Thin-film transistor and method of manufacturing the same
KR20080108223A (en) Tft substrate, reflective tft substrate and method for manufacturing such substrates
KR100974776B1 (en) Light emitting device
EP1096577A3 (en) Method of producing a thin-film photovoltaic device
US20110018022A1 (en) Semiconductor light-emitting device and method for manufacturing the same
JP2004260178A (en) Electric contact used for photoelectron semiconductor chip, and method for manufacturing the same
CN1794477A (en) Ohm electrode containing gold germanium nickel, indium gallium aluminum nitrogen semiconductor luminous element and its manufacturing method
JP2000340366A (en) Light emitting diode
JP5674639B2 (en) Light emitting device and a manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190507