JP2016174119A - 回路装置及び電子機器 - Google Patents
回路装置及び電子機器 Download PDFInfo
- Publication number
- JP2016174119A JP2016174119A JP2015054332A JP2015054332A JP2016174119A JP 2016174119 A JP2016174119 A JP 2016174119A JP 2015054332 A JP2015054332 A JP 2015054332A JP 2015054332 A JP2015054332 A JP 2015054332A JP 2016174119 A JP2016174119 A JP 2016174119A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- circuit
- thyristor
- region
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005611 electricity Effects 0.000 claims abstract description 16
- 230000003068 static effect Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 118
- 239000012535 impurity Substances 0.000 claims description 51
- 230000001681 protective effect Effects 0.000 claims description 30
- 101150047375 DID2 gene Proteins 0.000 abstract description 49
- 101100366082 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SNF7 gene Proteins 0.000 abstract description 48
- 101000573901 Homo sapiens Major prion protein Proteins 0.000 description 21
- 102100025818 Major prion protein Human genes 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 101100408782 Arabidopsis thaliana PNSB1 gene Proteins 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 101150060629 def gene Proteins 0.000 description 5
- 101150082630 pdf-2 gene Proteins 0.000 description 5
- 101150096397 pdf1 gene Proteins 0.000 description 5
- 101100408783 Arabidopsis thaliana PNSB2 gene Proteins 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 101100408784 Arabidopsis thaliana PNSB3 gene Proteins 0.000 description 1
- 101100408785 Arabidopsis thaliana PNSB4 gene Proteins 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】回路装置は、端子と、端子の保護ダイオードDID1、DID2と、第1の電源電圧の電源線と第2の電源電圧の電源線との間に設けられるサイリスターSCRと、静電気印加時にサイリスターSCRをオンさせるトリガー回路とを有する静電気保護回路を含む。トリガー回路(CB、TB)とサイリスターSCRは第1の方向D1に沿って配置される。サイリスターSCRは、第1の方向D1に交差する第2の方向D2において、トリガー回路を構成する回路素子(CB、TB)に比べて、保護ダイオードDID1、DID2から遠い位置に配置される。
【選択図】 図12
Description
図1に本実施形態の回路装置の回路構成例を示す。図1に示すように、回路装置は、端子TQと、端子TQの保護ダイオードDID1、DID2と、静電気保護回路PCと、内部回路DQCを有する。
ここで、VFDは、ダイオードDID1の順方向に電流が流れた時の順方向電圧である。VWRは、電源線PL1の寄生抵抗RD1にサージ電流IESDが流れた時に誘起される電圧である。VPCは、静電気保護回路PCにサージ電流IESDが流れた時に誘起される電圧である。
ここで、VFDは、ダイオードDID2の順方向に電流が流れた時の順方向電圧である。VWRは、電源配線の寄生抵抗RD2にサージ電流IESDが流れた時に誘起される電圧である。VPCは、静電気保護回路PCにサージ電流IESDが流れた時に誘起される電圧である。
以上のように本実施形態では、静電気保護回路及び保護ダイオードを設けることで、ESDサージにより、回路装置の内部回路が破壊されてしまうのを抑制している。
図7に、以上の課題を解決する本実施形態の回路装置の配置構成例を示す。本実施形態の回路装置は図1で説明したように、端子TQと、端子TQの保護ダイオードDID(DID1、DID2)と、静電気保護回路PCを含む。また静電気保護回路PCは、VB1の電源線PL1とVB2の電源線PL2との間に設けられるサイリスターSCRと、静電気印加時にサイリスターSCRをオンさせるトリガー回路TRGを有する。
次に本実施形態の回路装置が表示ドライバーである場合の本実施形態の手法の適用例について説明する。
図22に、図10の電源回路110の詳細な構成例を示す。電源回路110は、第1〜第5の昇圧部BC1〜BC5と、第1〜第13のレギュレーターRG1〜RG13を含む。例えば第1〜第5の昇圧部BC1〜BC5はチャージポンプ回路であり、第1〜第13のレギュレーターRG1〜RG13はリニアレギュレーターである。
図23に、本実施形態の回路装置である表示ドライバー100を含む電気光学装置350と電子機器の構成例を示す。本実施形態の電子機器としては、例えば、携帯型情報端末(スマートフォン、携帯電話機等)、車載用の電子機器(計器類、カーナビゲーションシステム等)、プロジェクター、生体情報検出装置、ロボット、情報処理装置(コンピューター、タブレット型PC等)、テレビション装置、或いは携帯型ゲーム装置等の種々の電子機器を想定できる。
VB1、VB2 第1、第2の電源電圧、PL1、PL2 電源線、
TD1、TD2 トランジスター、DQC 内部回路、
PC(PC1、PC2・・・) 静電気保護回路、
SCR サイリスター、TRG トリガー回路、CB キャパシター、
RB 抵抗、TB トリガートランジスター、
BP1、BP2 バイポーラートランジスター、RA1、RA2 抵抗、
DP ダイオード、ASCR サイリスター領域、ATB トランジスター領域、
ACB キャパシター領域、ADID ダイオード領域、
SD ダイオード辺、SS サイリスター辺、ST トランジスター辺、
SC キャパシター辺、D1〜D4 第1〜第4の方向、
BC1〜BC5 昇圧部、RG1〜RG13 レギュレーター、
100 表示ドライバー、110 電源回路、120 昇圧回路、
130 駆動回路、140 ソースドライバー、150 ゲートドライバー、
160 制御部、170 不揮発性メモリー、172 温度センサー部、
180 I/F部、200 表示パネル、300 表示コントローラー、
310 CPU、320 記憶部、330 ユーザーインターフェース部、
340 データインターフェース部
Claims (17)
- 端子と、
前記端子の保護ダイオードと、
第1の電源電圧の電源線と第2の電源電圧の電源線との間に設けられるサイリスターと、静電気印加時に前記サイリスターをオンさせるトリガー回路とを有する静電気保護回路と、
を含み、
前記トリガー回路と前記サイリスターは第1の方向に沿って配置され、
前記サイリスターは、前記第1の方向に交差する第2の方向において、前記トリガー回路を構成する回路素子に比べて、前記保護ダイオードから遠い位置に配置されることを特徴とする回路装置。 - 請求項1において、
前記トリガー回路は、キャパシターを有し、
前記サイリスターは、
前記第2の方向において、前記トリガー回路の前記キャパシターに比べて、前記保護ダイオードから遠い位置に配置されることを特徴とする回路装置。 - 請求項2において、
前記保護ダイオードが形成されるダイオード領域の第1のダイオード辺と、前記サイリスターが形成されるサイリスター領域の前記第1のダイオード辺と対向する第1のサイリスター辺との距離をL1とし、
前記第1のダイオード辺と、前記キャパシターが形成されるキャパシター領域の前記第1のダイオード辺と対向する第1のキャパシター辺との距離をL2とした場合に、L1>L2であることを特徴とする回路装置。 - 請求項3において、
前記サイリスター領域は、前記第1の方向に沿った前記第1のサイリスター辺を長辺とする形状の領域であり、
前記キャパシター領域は、前記第1の方向に沿った前記第1のキャパシター辺を長辺とする形状の領域であることを特徴とする回路装置。 - 請求項2において、
前記トリガー回路は、トリガートランジスターを有し、
前記トリガートランジスターは、
前記第2の方向において、前記キャパシターに比べて、前記保護ダイオードから遠い位置に配置されることを特徴とする回路装置。 - 請求項5において、
前記保護ダイオードが形成されるダイオード領域の第1のダイオード辺と、前記サイリスターが形成されるサイリスター領域の前記第1のダイオード辺と対向する第1のサイリスター辺との距離をL1とし、
前記第1のダイオード辺と、前記キャパシターが形成されるキャパシター領域の前記第1のダイオード辺と対向する第1のキャパシター辺との距離をL2とし、
前記第1のダイオード辺と、前記トリガートランジスターが形成されるトランジスター領域の前記第1のダイオード辺と対向する第1のトランジスター辺との距離をL3とした場合に、
L1≧L3>L2であることを特徴とする回路装置。 - 請求項5又は6において、
前記トリガートランジスターは、前記第1の方向において、前記キャパシターと前記サイリスターとの間に配置されることを特徴とする回路装置。 - 請求項1において、
前記トリガー回路は、トリガートランジスターを有し、
前記サイリスターは、前記第2の方向において、前記トリガートランジスターに比べて、前記保護ダイオードから遠い位置に配置されることを特徴とする回路装置。 - 請求項8において、
前記保護ダイオードが形成されるダイオード領域の第1のダイオード辺と、前記サイリスターが形成されるサイリスター領域の前記第1のダイオード辺と対向する第1のサイリスター辺との距離をL1とし、
前記第1のダイオード辺と、前記トリガートランジスターが形成されるトランジスター領域の前記第1のダイオード辺と対向する第1のトランジスター辺との距離をL3とした場合に、
L1>L3であることを特徴とする回路装置。 - 請求項9において、
前記サイリスター領域は、前記第1の方向に沿った前記第1のサイリスター辺を長辺とする形状の領域であり、
前記トランジスター領域は、前記第1の方向に沿った前記第1のトランジスター辺を長辺とする形状の領域であることを特徴とする回路装置。 - 請求項1において、
前記トリガー回路は、
トリガートランジスターと、
前記第1の電源電圧の前記電源線と前記トリガートランジスターのゲートとの間に設けられる抵抗素子と、
前記トリガートランジスターの前記ゲートと前記第2の電源電圧の前記電源線との間に設けられるキャパシターを含むことを特徴とする回路装置。 - 請求項1乃至11のいずれかにおいて、
前記保護ダイオードとして、前記端子と前記第1の電源電圧の前記電源線との間に設けられ、前記端子から前記第1の電源電圧の前記電源線へと向かう方向を順方向とする第1の保護ダイオードと、前記端子と前記第2の電源電圧の前記電源線との間に設けられ、前記第2の電源電圧の前記電源線から前記端子へと向かう方向を順方向とする第2の保護ダイオードが設けられることを特徴とする回路装置。 - 請求項1乃至12のいずれかにおいて、
前記サイリスターは、
エミッターが、前記第1の電源電圧の前記電源線に接続されるPNPバイポーラートランジスターと、
コレクターが、前記PNPバイポーラートランジスターのベースに接続され、ベースが、前記PNPバイポーラートランジスターのコレクターに接続され、エミッターが、前記第2の電源電圧の前記電源線に接続されるNPNバイポーラートランジスターを含むことを特徴とする回路装置。 - 請求項13において、
前記NPNバイポーラートランジスターのベースとなるP型の不純物領域と、前記NPNバイポーラートランジスターのエミッターとなるN型の不純物領域と、前記PNPバイポーラートランジスターのエミッターとなるP型の不純物領域と、前記PNPバイポーラートランジスターのベースとなるN型の不純物領域とが、前記第2の方向に沿って配置されることを特徴とする回路装置。 - 請求項1乃至14のいずれかにおいて、
駆動信号を出力して表示パネルを駆動する駆動回路を含み、
前記端子は、前記駆動回路の前記駆動信号が出力される端子であることを特徴とする回路装置。 - 請求項1乃至15のいずれかにおいて、
前記端子、前記保護ダイオード、前記静電気保護回路として、複数の端子、複数の保護ダイオード、複数の静電気保護回路が設けられ、
前記複数の端子、前記複数の保護ダイオード、前記複数の静電気保護回路は、回路装置の長辺である前記第1の方向に沿って配置され、
前記複数の保護ダイオードの各保護ダイオードは、前記複数の端子の各端子の少なくとも一部と平面視において重なるように配置されることを特徴とする回路装置。 - 請求項1乃至16のいずれかに記載の回路装置を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054332A JP6468015B2 (ja) | 2015-03-18 | 2015-03-18 | 回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054332A JP6468015B2 (ja) | 2015-03-18 | 2015-03-18 | 回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016174119A true JP2016174119A (ja) | 2016-09-29 |
JP6468015B2 JP6468015B2 (ja) | 2019-02-13 |
Family
ID=57009753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015054332A Active JP6468015B2 (ja) | 2015-03-18 | 2015-03-18 | 回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6468015B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111052610A (zh) * | 2018-08-13 | 2020-04-21 | 深圳市汇顶科技股份有限公司 | 数据接口、芯片和芯片系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214463A (ja) * | 2006-02-10 | 2007-08-23 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2008514010A (ja) * | 2004-09-16 | 2008-05-01 | サーノフ コーポレーション | Esd保護用の装置 |
JP2008218886A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体回路及びその動作方法 |
JP2008282948A (ja) * | 2007-05-10 | 2008-11-20 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2009512217A (ja) * | 2005-10-11 | 2009-03-19 | テキサス インスツルメンツ インコーポレイテッド | トリガ素子を備えた低容量scr |
JP2010021412A (ja) * | 2008-07-11 | 2010-01-28 | Oki Semiconductor Co Ltd | 半導体サイリスタ装置 |
JP2011029347A (ja) * | 2009-07-23 | 2011-02-10 | Renesas Electronics Corp | 半導体装置 |
-
2015
- 2015-03-18 JP JP2015054332A patent/JP6468015B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008514010A (ja) * | 2004-09-16 | 2008-05-01 | サーノフ コーポレーション | Esd保護用の装置 |
JP2009512217A (ja) * | 2005-10-11 | 2009-03-19 | テキサス インスツルメンツ インコーポレイテッド | トリガ素子を備えた低容量scr |
JP2007214463A (ja) * | 2006-02-10 | 2007-08-23 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2008218886A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体回路及びその動作方法 |
JP2008282948A (ja) * | 2007-05-10 | 2008-11-20 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2010021412A (ja) * | 2008-07-11 | 2010-01-28 | Oki Semiconductor Co Ltd | 半導体サイリスタ装置 |
JP2011029347A (ja) * | 2009-07-23 | 2011-02-10 | Renesas Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111052610A (zh) * | 2018-08-13 | 2020-04-21 | 深圳市汇顶科技股份有限公司 | 数据接口、芯片和芯片系统 |
Also Published As
Publication number | Publication date |
---|---|
JP6468015B2 (ja) | 2019-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10608066B2 (en) | Foldable display design | |
JP5123510B2 (ja) | 半導体装置 | |
US9772532B2 (en) | Electrostatic discharge circuit and liquid crystal display device including the same | |
US10049632B2 (en) | Semiconductor device, liquid crystal display panel, and mobile information terminal | |
US10573708B2 (en) | Display device | |
KR102365683B1 (ko) | 디스플레이 구동 칩 | |
US9143713B2 (en) | Solid-state imaging device and imaging apparatus | |
JP2014186200A (ja) | 電気光学装置、及び電子機器 | |
JP6468015B2 (ja) | 回路装置及び電子機器 | |
JP2015180050A (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
CN113764474A (zh) | 显示设备 | |
KR102485799B1 (ko) | 필름형 반도체 패키지 및 이를 포함하는 디스플레이 장치 | |
US9245988B2 (en) | Electrostatic discharge protection device and electronic apparatus thereof | |
US20140124923A1 (en) | Semiconductor devices having a staggered pad wiring structure | |
JP2022111601A (ja) | 静電気保護回路、半導体装置、電子機器 | |
CN111048042B (zh) | 显示面板和显示装置 | |
US20220335899A1 (en) | Scan signal driving unit and display device including the same | |
JP6613584B2 (ja) | 電気光学装置、表示ドライバー及び電子機器 | |
JP2020178061A (ja) | 静電気保護回路、半導体装置および電子機器 | |
US20240119900A1 (en) | Display device | |
US20240122005A1 (en) | Display device | |
CN117877404A (zh) | 显示装置 | |
TW202347299A (zh) | 微型裝置之靜電放電保護系統 | |
KR20240114357A (ko) | 화소 및 이를 포함하는 표시장치 | |
JP5969769B2 (ja) | チャージポンプ回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6468015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |