JP2016149888A - Electric power converter - Google Patents
Electric power converter Download PDFInfo
- Publication number
- JP2016149888A JP2016149888A JP2015026232A JP2015026232A JP2016149888A JP 2016149888 A JP2016149888 A JP 2016149888A JP 2015026232 A JP2015026232 A JP 2015026232A JP 2015026232 A JP2015026232 A JP 2015026232A JP 2016149888 A JP2016149888 A JP 2016149888A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching elements
- period
- switching element
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、一般に電力変換装置、より詳細には、フルブリッジ型の変換回路を備えた電力変換装置に関する。 The present invention generally relates to a power conversion device, and more particularly to a power conversion device including a full-bridge type conversion circuit.
従来、直流電圧をフルブリッジインバータ(変換回路)で交流電圧に変換して系統電源に出力するインバータ装置(電力変換装置)が知られており、たとえば特許文献1に開示されている。特許文献1に記載の従来例は、変換回路と、一対のリアクタと、電源ライン短絡回路(クランプ回路)とを備えている。
Conventionally, an inverter device (power conversion device) that converts a DC voltage into an AC voltage by a full bridge inverter (conversion circuit) and outputs the AC voltage to a system power supply is known. The conventional example described in
変換回路は、直流電源回路の出力電圧を単相交流電圧に変換して出力する。一対のリアクタは、単相三線式の系統電源と変換回路との間の一対の電源ラインの各々に設けられている。クランプ回路は、変換回路に対する駆動パルス信号がオフ期間であって変換回路の出力電流が低下するときに動作し、一対の電源ラインを短絡する。 The conversion circuit converts the output voltage of the DC power supply circuit into a single-phase AC voltage and outputs it. The pair of reactors are provided in each of the pair of power supply lines between the single-phase three-wire system power supply and the conversion circuit. The clamp circuit operates when the drive pulse signal for the conversion circuit is in the off period and the output current of the conversion circuit decreases, and shorts the pair of power supply lines.
しかしながら、上記のようなクランプ回路を構成するための専用のモジュールは、汎用品として流通していない。したがって、従来では、クランプ回路を構成するためには専用のモジュールを製造しなければならず、製造コストが高くなるという問題があった。 However, a dedicated module for configuring the clamp circuit as described above is not distributed as a general-purpose product. Therefore, conventionally, in order to construct a clamp circuit, a dedicated module has to be manufactured, and there has been a problem that the manufacturing cost increases.
本発明は、上記の点に鑑みてなされており、クランプ回路を構成するための専用のモジュールが不要な電力変換装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a power conversion device that does not require a dedicated module for configuring a clamp circuit.
本発明の電力変換装置は、一対の入力端と、一対の出力端と、前記一対の入力端を介して入力される直流電圧を交流電圧に変換するフルブリッジ型の変換回路と、前記変換回路に電気的に接続されて前記一対の出力端を開閉するクランプ回路とを備え、前記変換回路及び前記クランプ回路は、複数のモジュールを組み合わせることで構成され、前記複数のモジュールは、第1スイッチ部及び第2スイッチ部の直列回路と、前記第1スイッチ部及び前記第2スイッチ部の接続点に電気的に接続される双方向スイッチ回路とをそれぞれ備えることを特徴とする。 The power conversion device according to the present invention includes a pair of input terminals, a pair of output terminals, a full-bridge type conversion circuit that converts a DC voltage input through the pair of input terminals into an AC voltage, and the conversion circuit. And a clamp circuit that opens and closes the pair of output ends, and the conversion circuit and the clamp circuit are configured by combining a plurality of modules, and the plurality of modules includes a first switch unit. And a serial circuit of the second switch part, and a bidirectional switch circuit electrically connected to a connection point of the first switch part and the second switch part.
本発明は、クランプ回路を構成するための専用のモジュールが不要である。 The present invention does not require a dedicated module for configuring the clamp circuit.
(実施形態1)
本発明の実施形態1に係る電力変換装置1は、図1A〜図1Cに示すように、一対の入力端T11,T12と、一対の出力端T21,T22と、変換回路2と、クランプ回路3とを備える。変換回路2は、一対の入力端T11,T12を介して入力される直流電圧を交流電圧に変換するフルブリッジ型の回路である。クランプ回路3は、変換回路2に電気的に接続されて一対の出力端T21,T22を開閉する。変換回路2及びクランプ回路3は、複数のモジュール11,12を組み合わせることで構成される。複数のモジュール11,12は、第1スイッチ部S11(S21)及び第2スイッチ部S12(S22)の直列回路111(121)と、双方向スイッチ回路112(122)とをそれぞれ備える。双方向スイッチ回路112(122)は、第1スイッチ部S11(S21)及び第2スイッチ部S12(S22)の接続点に電気的に接続される。
(Embodiment 1)
As shown in FIGS. 1A to 1C, the
以下、本実施形態の電力変換装置1について詳細に説明する。本実施形態の電力変換装置1は、図1B,図1Cに示す2つのモジュール11,12を組み合わせて構成されている。モジュール11,12は、互いに同一の汎用品のモジュールである。なお、モジュール11の構成要素と、対応するモジュール12の構成要素とは、本実施形態の電力変換装置1では互いに同じ特性を有することとするが、互いに同じ特性を有していなくてもよい。
Hereinafter, the
モジュール11は、図1Bに示すように、第1スイッチ部S11、第2スイッチ部S12、第3スイッチ部S13、第4スイッチ部S14と、9つの端子A1〜A9とを備える。第1スイッチ部S11は、スイッチング素子Q21と、ダイオード(整流素子)D21とを備える。第2スイッチ部S12は、スイッチング素子Q22と、ダイオード(整流素子)D22とを備える。第3スイッチ部S13は、スイッチング素子Q31と、ダイオード(整流素子)D31とを備える。第4スイッチ部S14は、スイッチング素子Q32と、ダイオード(整流素子)D32とを備える。
As shown in FIG. 1B, the
スイッチング素子Q21,Q22,Q31,Q32は、それぞれIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)である。なお、スイッチング素子Q21,Q22,Q31,Q32は、それぞれバイポーラトランジスタやMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の他の半導体スイッチング素子で構成されていてもよい。 Switching elements Q21, Q22, Q31, and Q32 are IGBTs (Insulated Gate Bipolar Transistors), respectively. Note that the switching elements Q21, Q22, Q31, and Q32 may each be composed of other semiconductor switching elements such as bipolar transistors and MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
ダイオードD21,D22,D31,D32は、IGBTに内蔵されたリカバリダイオードである。なお、ダイオードD21,D22,D31,D32は、IGBTに内蔵されていなくてもよい。ダイオードD21,D22,D31,D32は、それぞれスイッチング素子Q21,Q22,Q31,Q32のコレクタ−エミッタ間に電気的に接続されている。すなわち、ダイオードD21,D22,D31,D32のアノードは、それぞれスイッチング素子Q21,Q22,Q31,Q32のエミッタに電気的に接続されている。また、ダイオードD21,D22,D31,D32のカソードは、それぞれスイッチング素子Q21,Q22,Q31,Q32のコレクタに電気的に接続されている。 Diodes D21, D22, D31, and D32 are recovery diodes built in the IGBT. Note that the diodes D21, D22, D31, and D32 do not have to be built in the IGBT. Diodes D21, D22, D31, and D32 are electrically connected between collectors and emitters of switching elements Q21, Q22, Q31, and Q32, respectively. That is, the anodes of the diodes D21, D22, D31, and D32 are electrically connected to the emitters of the switching elements Q21, Q22, Q31, and Q32, respectively. The cathodes of the diodes D21, D22, D31, D32 are electrically connected to the collectors of the switching elements Q21, Q22, Q31, Q32, respectively.
端子A1と端子A2との間には、直列回路111が電気的に接続されている。直列回路111は、第1スイッチ部S11及び第2スイッチ部S12の直列回路である。スイッチング素子Q21のコレクタは、端子A1に電気的に接続されている。スイッチング素子Q21のゲートは、端子A5に電気的に接続されている。また、スイッチング素子Q22のエミッタは、端子A2に電気的に接続されている。スイッチング素子Q22のゲートは、端子A6に電気的に接続されている。そして、スイッチング素子Q21のエミッタ及びスイッチング素子Q22のコレクタの接続点は、端子A4に電気的に接続されている。
A
端子A3と端子A4との間には、双方向スイッチ回路112が電気的に接続されている。双方向スイッチ回路112は、第3スイッチ部S13及び第4スイッチ部S14の直列回路である。スイッチング素子Q31のコレクタは、端子A4に電気的に接続されている。スイッチング素子Q31のゲートは、端子A7に電気的に接続されている。また、スイッチング素子Q32のコレクタは、端子A3に電気的に接続されている。スイッチング素子Q32のゲートは、端子A8に電気的に接続されている。そして、スイッチング素子Q31のエミッタ及びスイッチング素子Q32のエミッタの接続点は、端子A9に電気的に接続されている。
A
モジュール12は、図1Cに示すように、第1スイッチ部S21、第2スイッチ部S22、第3スイッチ部S23、第4スイッチ部S24と、9つの端子B1〜B9とを備える。第1スイッチ部S21は、スイッチング素子Q23と、ダイオード(整流素子)D23とを備える。第2スイッチ部S22は、スイッチング素子Q24と、ダイオード(整流素子)D24とを備える。第3スイッチ部S23は、スイッチング素子Q33と、ダイオード(整流素子)D33とを備える。第4スイッチ部S24は、スイッチング素子Q34と、ダイオード(整流素子)D34とを備える。
As shown in FIG. 1C, the
スイッチング素子Q23,Q24,Q33,Q34は、それぞれIGBTである。なお、スイッチング素子Q23,Q24,Q33,Q34は、それぞれバイポーラトランジスタやMOSFET等の他の半導体スイッチング素子で構成されていてもよい。 Switching elements Q23, Q24, Q33, Q34 are IGBTs, respectively. Switching elements Q23, Q24, Q33, and Q34 may be composed of other semiconductor switching elements such as bipolar transistors and MOSFETs.
ダイオードD23,D24,D33,D34は、IGBTに内蔵されたリカバリダイオードである。なお、ダイオードD23,D24,D33,D34は、IGBTに内蔵されていなくてもよい。ダイオードD23,D24,D33,D34は、それぞれスイッチング素子Q23,Q24,Q33,Q34のコレクタ−エミッタ間に電気的に接続されている。すなわち、ダイオードD23,D24,D33,D34のアノードは、それぞれスイッチング素子Q23,Q24,Q33,Q34のエミッタに電気的に接続されている。また、ダイオードD23,D24,D33,D34のカソードは、それぞれスイッチング素子Q23,Q24,Q33,Q34のコレクタに電気的に接続されている。 Diodes D23, D24, D33, and D34 are recovery diodes built in the IGBT. Note that the diodes D23, D24, D33, and D34 may not be incorporated in the IGBT. The diodes D23, D24, D33, D34 are electrically connected between the collectors and emitters of the switching elements Q23, Q24, Q33, Q34, respectively. That is, the anodes of the diodes D23, D24, D33, and D34 are electrically connected to the emitters of the switching elements Q23, Q24, Q33, and Q34, respectively. The cathodes of the diodes D23, D24, D33, D34 are electrically connected to the collectors of the switching elements Q23, Q24, Q33, Q34, respectively.
端子B1と端子B2との間には、直列回路121が電気的に接続されている。直列回路121は、第1スイッチ部S21及び第2スイッチ部S22の直列回路である。スイッチング素子Q23のコレクタは、端子B1に電気的に接続されている。スイッチング素子Q23のゲートは、端子B5に電気的に接続されている。また、スイッチング素子Q24のエミッタは、端子B2に電気的に接続されている。スイッチング素子Q24のゲートは、端子B6に電気的に接続されている。そして、スイッチング素子Q23のエミッタ及びスイッチング素子Q24のコレクタの接続点は、端子B4に電気的に接続されている。
A
端子B3と端子B4との間には、双方向スイッチ回路122が電気的に接続されている。双方向スイッチ回路122は、第3スイッチ部S23及び第4スイッチ部S24の直列回路である。スイッチング素子Q33のコレクタは、端子B3に電気的に接続されている。スイッチング素子Q33のゲートは、端子B7に電気的に接続されている。また、スイッチング素子Q34のコレクタは、端子B4に電気的に接続されている。スイッチング素子Q34のゲートは、端子B8に電気的に接続されている。そして、スイッチング素子Q33のエミッタ及びスイッチング素子Q34のエミッタの接続点は、端子B9に電気的に接続されている。
A
ここで、双方向スイッチ回路112(122)は、4つの状態を切り替えるように構成されている。4つの状態とは、第1方向に導通する状態と、第1方向とは逆の第2方向に導通する状態と、第1方向及び第2方向の両方向に導通する状態と、第1方向及び第2方向の何れにも導通しない状態とを指す。なお、双方向スイッチ回路112(122)は、第3スイッチ部S13(S23)及び第4スイッチ部S14(S24)の直列回路に限定されない。たとえば、双方向スイッチ回路112(122)は、2つのゲート端子を有するダブルゲート構造の半導体素子で構成されていてもよい。 Here, the bidirectional switch circuit 112 (122) is configured to switch between four states. The four states are a state that conducts in the first direction, a state that conducts in the second direction opposite to the first direction, a state that conducts in both the first direction and the second direction, the first direction, The state which does not conduct | electrically_connect in any of a 2nd direction is pointed out. The bidirectional switch circuit 112 (122) is not limited to the series circuit of the third switch unit S13 (S23) and the fourth switch unit S14 (S24). For example, the bidirectional switch circuit 112 (122) may be composed of a semiconductor element having a double gate structure having two gate terminals.
本実施形態の電力変換装置1は、図1Aに示すように、一対の入力端T11,T12と、一対の出力端T21,T22と、変換回路2と、クランプ回路3とを備える。変換回路2は、一対の入力端T11,T12を介して入力される直流電圧を交流電圧に変換する。クランプ回路3は、変換回路2と一対の出力端T21,T22との間に設けられている。言い換えれば、クランプ回路3は、変換回路2に電気的に接続されている。クランプ回路3は、上記の4つの状態を切り替えるように構成されている。つまり、クランプ回路3は、一対の出力端T21,T22を開閉する。
As shown in FIG. 1A, the
なお、第1入力端T11及び第2入力端T12は、それぞれ端子であってもよいし、基板上に配線として形成された導電体の一部であってもよい。同様に、第1出力端T21及び第2出力端T22は、それぞれ端子であってもよいし、基板上に配線として形成された導電体の一部であってもよい。 Note that each of the first input terminal T11 and the second input terminal T12 may be a terminal, or may be a part of a conductor formed as a wiring on a substrate. Similarly, each of the first output terminal T21 and the second output terminal T22 may be a terminal, or may be a part of a conductor formed as a wiring on a substrate.
変換回路2及びクランプ回路3は、モジュール11,12を組み合わせることで構成される。具体的には、モジュール11の端子A1が第1入力端T11に、端子A2が第2入力端T12に、端子A3が第2出力端T22に、端子A4が第1出力端T21にそれぞれ電気的に接続される。また、モジュール12の端子B1が第1入力端T11に、端子B3が第1出力端T21に、端子B4が第2出力端T22にそれぞれ電気的に接続される。なお、本実施形態の電力変換装置1では、モジュール11の端子A9及びモジュール12の端子B9は使用されない。
The
モジュール11,12を組み合わせることで、変換回路2は、スイッチング素子Q21と、スイッチング素子Q22と、スイッチング素子Q23と、スイッチング素子Q24とで構成されるフルブリッジ型のインバータとなる。スイッチング素子Q21〜Q24は、それぞれ後述する制御回路5から駆動信号を与えられることで、オン/オフが切り替えられる。
By combining the
また、モジュール11,12を組み合わせることで、クランプ回路3は、スイッチング素子Q31及びスイッチング素子Q32の直列回路と、スイッチング素子Q33及びスイッチング素子Q34の直列回路との並列回路となる。スイッチング素子Q31〜Q34は、それぞれ制御回路5から駆動信号を与えられることで、オン/オフが切り替えられる。本実施形態の電力変換装置1では、制御回路5は、クランプ回路3の2つの直列回路のうち、スイッチング素子Q31及びスイッチング素子Q32の直列回路を制御する。勿論、制御回路5は、クランプ回路3の2つの直列回路のうち、スイッチング素子Q33及びスイッチング素子Q34の直列回路を制御してもよい。
Further, by combining the
本実施形態の電力変換装置1は、たとえば図2Aに示すように、直流電源DC1と、フィルタ回路4と、制御回路5と共に使用される。直流電源DC1は、第1入力端T11及び第2入力端T12に電気的に接続される。直流電源DC1は、第1入力端T11及び第2入力端T12の間に直流電圧を印加する。
The
フィルタ回路4は、ローパスフィルタであり、2つのインダクタL1,L2と、キャパシタC1とで構成されている。インダクタL1は、その両端のうち第1端が第1出力端T21に電気的に接続され、第2端がキャパシタC1の両電極のうち第1電極に電気的に接続されている。インダクタL2は、その両端のうち第1端が第2出力端T22に電気的に接続され、第2端がキャパシタC1の第2電極に電気的に接続されている。なお、フィルタ回路4は、本実施形態の電力変換装置1に組み込まれていてもよいし、外部の回路であってもよい。
The
制御回路5は、たとえばマイコン(マイクロコンピュータ)を主構成としており、メモリに記憶されているプログラムを実行することにより各種処理を実行する。プログラムは、電気通信回線を通して提供されてもよく、記憶媒体に記憶されて提供されてもよい。制御回路5は、変換回路2のスイッチング素子Q21〜Q24にそれぞれ駆動信号を与える。各駆動信号は、PWM(Pulse Width Modulation)信号である。なお、駆動信号はPWM信号に限定されず、例えばPFM(Pulse Frequency Modulation)信号やPAM(Pulse Amplitude Modulation)信号であってもよい。また、制御回路5は、クランプ回路3のスイッチQ31,Q32にそれぞれ駆動信号を与える。なお、制御回路5は、本実施形態の電力変換装置1に組み込まれていてもよいし、外部の回路であってもよい。
The control circuit 5 has a microcomputer (microcomputer) as a main configuration, for example, and executes various processes by executing a program stored in the memory. The program may be provided through a telecommunication line or may be provided by being stored in a storage medium. The control circuit 5 gives drive signals to the switching elements Q21 to Q24 of the
以下、本実施形態の電力変換装置1の動作について説明する。以下の説明では、第1出力端T21及び第2出力端T22の間に印加される電圧を「中間電圧V1」、フィルタ回路4の出力電圧を「出力電圧Vout」と称する。また、以下の説明では、直流電源DC1から第1入力端T11及び第2入力端T12の間に印加される直流電圧を‘E1’〔V〕と仮定する。さらに、以下の説明では、本実施形態の電力変換装置1の出力電圧Voutの1周期分における動作について説明する。なお、負荷が商用電力系統に接続されている場合、出力電圧Voutは、位相および振幅を系統電圧に同期させて出力される。
Hereinafter, operation | movement of the
制御回路5は、以下の表1に示す第1期間〜第4期間を順に繰り返す第1制御と、以下の表2に示す第5期間〜第8期間を順に繰り返す第2制御とを交互に実行することで、変換回路2及びクランプ回路3を制御する。表1及び表2は、それぞれ各期間におけるスイッチング素子Q21〜Q24,Q31,Q32の状態を表している。
The control circuit 5 alternately executes a first control that sequentially repeats the first period to the fourth period shown in Table 1 below, and a second control that sequentially repeats the fifth period to the eighth period shown in Table 2 below. Thus, the
制御回路5は、第1制御において、第1期間、第2期間、第3期間、第4期間の組み合わせを1周期として、1周期ごとにスイッチング素子Q21,Q24,Q31に与える駆動信号のデューティ比を変化させる。なお、第1制御では、変換回路2のスイッチング素子Q22,Q23は常にオフ状態である。また、第1制御では、クランプ回路3のスイッチング素子Q32は常にオン状態である。また、第2期間は、第1期間から第3期間へと移行するときに経る期間であり、第4期間は、第3期間から第1期間へと移行するときに経る期間である。ここで、第1期間から第3期間への移行、及び第3期間から第1期間への移行を瞬時に行うと、スイッチング素子Q21〜Q24の全てがオンとなる期間が発生する可能性がある。そこで、第1期間から第3期間、および第3期間から第1期間へ移行する際に、スイッチング素子Q21,Q24がオフに切り替わるまでの時間を確保するために、第2期間および第4期間が設けられている。第2期間および第4期間は、何れも第1期間および第3期間と比較して短い期間である。
In the first control, the control circuit 5 uses the combination of the first period, the second period, the third period, and the fourth period as one period, and the duty ratio of the drive signal given to the switching elements Q21, Q24, and Q31 every period To change. In the first control, the switching elements Q22 and Q23 of the
制御回路5は、第2制御において、第5期間、第6期間、第7期間、第8期間の組み合わせを1周期として、1周期ごとにスイッチング素子Q22,Q23,Q32に与える駆動信号のデューティ比を変化させる。なお、第2制御では、変換回路2のスイッチング素子Q21,Q24は常にオフ状態である。また、第2制御では、クランプ回路3のスイッチング素子Q31は常にオフ状態である。また、第6期間は、第5期間から第7期間へと移行するときに経る期間であり、第8期間は、第7期間から第5期間へと移行するときに経る期間である。ここで、第5期間から第7期間への移行、および第7期間から第5期間への移行を瞬時に行うと、スイッチング素子Q21〜Q24の全てがオンとなる期間が発生する可能性がある。そこで、第5期間から第7期間、および第7期間から第5期間へ移行する際に、スイッチング素子Q22,Q23がオフに切り替わるまでの時間を確保するために、第6期間および第8期間が設けられている。第6期間および第8期間は、何れも第5期間および第7期間と比較して短い期間である。
In the second control, the control circuit 5 uses the combination of the fifth period, the sixth period, the seventh period, and the eighth period as one period, and the duty ratio of the drive signal given to the switching elements Q22, Q23, and Q32 every period To change. In the second control, the switching elements Q21 and Q24 of the
以下、各期間について図2A〜図2C,図3A〜図3Cを用いて具体的に説明する。図2A〜図2C,図3A〜図3Cにおいて、丸印で囲っているスイッチング素子はオン状態のスイッチング素子を示し、丸印で囲っていないスイッチング素子はオフ状態のスイッチング素子を示す。また、図2A〜図2C,図3A〜図3Cにおいて、太線の矢印は電流経路を示す。なお、図2B,図2C、図3B,図3Cでは、第1入力端T11及び第2入力端T12、第1出力端T21及び第2出力端T22、制御回路5の図示を省略している。 Each period will be specifically described below with reference to FIGS. 2A to 2C and FIGS. 3A to 3C. In FIGS. 2A to 2C and FIGS. 3A to 3C, switching elements surrounded by circles indicate switching elements in an on state, and switching elements not surrounded by circles indicate switching elements in an off state. In FIGS. 2A to 2C and FIGS. 3A to 3C, thick arrows indicate current paths. 2B, 2C, 3B, and 3C, the first input terminal T11 and the second input terminal T12, the first output terminal T21 and the second output terminal T22, and the control circuit 5 are not shown.
まず、第1制御における第1期間〜第4期間について説明する。第1期間では、図2Aに示すように、スイッチング素子Q21,Q24,Q32がオン状態にあり、スイッチング素子Q22,Q23,Q31はオフ状態にある。第1期間では、直流電源DC1の正極、スイッチング素子Q21、インダクタL1、キャパシタC1、インダクタL2、スイッチング素子Q24、直流電源DC1の負極を順に通る経路で電流I1が流れる。第1期間では、中間電圧V1はE1〔V〕である。また、第1期間では、直流電源DC1の電源電圧が印加されることで、インダクタL1及びインダクタL2にエネルギが蓄積される。 First, the first period to the fourth period in the first control will be described. In the first period, as shown in FIG. 2A, the switching elements Q21, Q24, Q32 are in the on state, and the switching elements Q22, Q23, Q31 are in the off state. In the first period, the current I1 flows through a path that sequentially passes through the positive electrode of the DC power supply DC1, the switching element Q21, the inductor L1, the capacitor C1, the inductor L2, the switching element Q24, and the negative electrode of the DC power supply DC1. In the first period, the intermediate voltage V1 is E1 [V]. In the first period, energy is accumulated in the inductor L1 and the inductor L2 by applying the power supply voltage of the DC power supply DC1.
第1期間から第2期間に移行すると、図2Bに示すように、スイッチング素子Q21,Q24がオフに切り替わる。このとき、スイッチング素子Q21,Q24のコレクタ−エミッタ間電圧は、0〔V〕からE1/2〔V〕に変化する。また、スイッチング素子Q21,Q24には電流I1が流れなくなる。第2期間では、インダクタL1及びインダクタL2にエネルギが蓄積されているので、インダクタL1、キャパシタC1、インダクタL2、スイッチング素子Q32、ダイオードD31、インダクタL1を順に通る経路で電流I1が流れる。 When shifting from the first period to the second period, as shown in FIG. 2B, the switching elements Q21, Q24 are switched off. At this time, the collector-emitter voltage of the switching elements Q21, Q24 changes from 0 [V] to E1 / 2 [V]. Further, the current I1 does not flow through the switching elements Q21 and Q24. In the second period, since energy is stored in the inductor L1 and the inductor L2, the current I1 flows through a path that passes through the inductor L1, the capacitor C1, the inductor L2, the switching element Q32, the diode D31, and the inductor L1 in this order.
第2期間から第3期間に移行すると、図2Cに示すように、スイッチング素子Q31がオンに切り替わる。第3期間では、インダクタL1、キャパシタC1、インダクタL2、スイッチング素子Q32、スイッチング素子Q31、インダクタL1を順に通る経路で電流I1が流れる。第3期間では、中間電圧V1は0〔V〕である。 When shifting from the second period to the third period, as shown in FIG. 2C, the switching element Q31 is turned on. In the third period, current I1 flows through a path that passes through inductor L1, capacitor C1, inductor L2, switching element Q32, switching element Q31, and inductor L1 in this order. In the third period, the intermediate voltage V1 is 0 [V].
第3期間から第4期間に移行すると、図2Bに示すように、スイッチング素子Q31が再びオフに切り替わる。第4期間では、第2期間と同様に、インダクタL1、キャパシタC1、インダクタL2、スイッチング素子Q32、ダイオードD31、インダクタL1を順に通る経路で電流I1が流れる。 When shifting from the third period to the fourth period, as shown in FIG. 2B, the switching element Q31 is switched off again. In the fourth period, as in the second period, the current I1 flows through a path that passes through the inductor L1, the capacitor C1, the inductor L2, the switching element Q32, the diode D31, and the inductor L1 in this order.
第4期間から第1期間に移行すると、図2Aに示すように、スイッチング素子Q21,Q24が再びオンに切り替わる。このとき、スイッチング素子Q21,Q24のコレクタ−エミッタ間電圧は、E1/2〔V〕から0〔V〕に変化する。また、スイッチング素子Q21,Q24には電流I1が流れる。以下、制御回路5は、第1制御において、第1期間〜第4期間の制御を繰り返し実行する。 When shifting from the fourth period to the first period, as shown in FIG. 2A, the switching elements Q21 and Q24 are turned on again. At this time, the collector-emitter voltage of the switching elements Q21, Q24 changes from E1 / 2 [V] to 0 [V]. Further, the current I1 flows through the switching elements Q21 and Q24. Hereinafter, the control circuit 5 repeatedly executes the control of the first period to the fourth period in the first control.
次に、第2制御における第5期間〜第8期間について説明する。第5期間では、図3Aに示すように、スイッチング素子Q22,Q23,Q31がオン状態にあり、スイッチング素子Q21,Q24,Q32がオフ状態にある。第5期間では、直流電源DC1の正極、スイッチング素子Q23、インダクタL2、キャパシタC1、インダクタL1、スイッチング素子Q22、直流電源DC1の負極を順に通る経路で電流I1が流れる。第5期間では、中間電圧V1は−E1〔V〕である。また、第5期間では、直流電源DC1の電源電圧が印加されることで、インダクタL1及びインダクタL2にエネルギが蓄積される。 Next, the fifth period to the eighth period in the second control will be described. In the fifth period, as shown in FIG. 3A, the switching elements Q22, Q23, Q31 are in the on state, and the switching elements Q21, Q24, Q32 are in the off state. In the fifth period, the current I1 flows through a path that sequentially passes through the positive electrode of the DC power supply DC1, the switching element Q23, the inductor L2, the capacitor C1, the inductor L1, the switching element Q22, and the negative electrode of the DC power supply DC1. In the fifth period, the intermediate voltage V1 is −E1 [V]. Further, in the fifth period, energy is accumulated in the inductor L1 and the inductor L2 by applying the power supply voltage of the DC power supply DC1.
第5期間から第6期間に移行すると、図3Bに示すように、スイッチング素子Q22,Q23がオフに切り替わる。このとき、スイッチング素子Q22,Q23のコレクタ−エミッタ間電圧は、0〔V〕からE1/2〔V〕に変化する。また、スイッチング素子Q22,Q23には電流I1が流れなくなる。第6期間では、インダクタL1及びインダクタL2にエネルギが蓄積されているので、インダクタL1、スイッチング素子Q31、ダイオードD32、インダクタL2、キャパシタC1、インダクタL1を順に通る経路で電流I1が流れる。 When shifting from the fifth period to the sixth period, as shown in FIG. 3B, the switching elements Q22 and Q23 are switched off. At this time, the collector-emitter voltage of the switching elements Q22 and Q23 changes from 0 [V] to E1 / 2 [V]. Further, the current I1 does not flow through the switching elements Q22 and Q23. In the sixth period, since energy is stored in the inductor L1 and the inductor L2, the current I1 flows through a path that passes through the inductor L1, the switching element Q31, the diode D32, the inductor L2, the capacitor C1, and the inductor L1 in order.
第6期間から第7期間に移行すると、図3Cに示すように、スイッチング素子Q32がオンに切り替わる。第7期間では、インダクタL1、スイッチング素子Q31、スイッチング素子Q32、インダクタL2、キャパシタC1、インダクタL1を順に通る経路で電流I1が流れる。第7期間では、中間電圧V1は0〔V〕である。 When shifting from the sixth period to the seventh period, the switching element Q32 is turned on as shown in FIG. 3C. In the seventh period, current I1 flows through a path that passes through inductor L1, switching element Q31, switching element Q32, inductor L2, capacitor C1, and inductor L1 in this order. In the seventh period, the intermediate voltage V1 is 0 [V].
第7期間から第8期間に移行すると、図3Bに示すように、スイッチング素子Q32が再びオフに切り替わる。第8期間では、第6期間と同様に、インダクタL1、スイッチング素子Q31、ダイオードD32、インダクタL2、キャパシタC1、インダクタL1を順に通る経路で電流I1が流れる。 When shifting from the seventh period to the eighth period, the switching element Q32 is switched off again as shown in FIG. 3B. In the eighth period, as in the sixth period, the current I1 flows through a path that passes through the inductor L1, the switching element Q31, the diode D32, the inductor L2, the capacitor C1, and the inductor L1 in this order.
第8期間から第5期間に移行すると、図3Aに示すように、スイッチング素子Q22,Q23が再びオンに切り替わる。このとき、スイッチング素子Q22,Q23のコレクタ−エミッタ間電圧はE1/2〔V〕から0〔V〕に変化する。また、スイッチング素子Q22,Q23には電流I1が流れる。以下、制御回路5は、第2制御において、第5期間〜第8期間の制御を繰り返し実行する。 When shifting from the eighth period to the fifth period, as shown in FIG. 3A, the switching elements Q22 and Q23 are turned on again. At this time, the collector-emitter voltage of the switching elements Q22 and Q23 changes from E1 / 2 [V] to 0 [V]. Further, the current I1 flows through the switching elements Q22 and Q23. Hereinafter, the control circuit 5 repeatedly executes the control of the fifth period to the eighth period in the second control.
上記のように制御回路5が第1制御及び第2制御を交互に繰り返し実行することで、出力電圧Voutは、図4に示すように正弦波状の交流電圧となる。図4は、スイッチング素子Q21〜Q24,Q31,Q32のオン/オフのタイミング、中間電圧V1の波形、及び出力電圧Voutの波形を示す。具体的には、制御回路5は、第1制御において、スイッチング素子Q21,Q24,Q31のオン/オフを繰り返すPWM制御と、スイッチング素子Q32をオン状態、スイッチング素子Q22,Q23をオフ状態に維持する制御とを実行する。これにより、出力電圧Voutは、図4に示すように正の半周期の波形となる。また、制御回路5は、第2制御において、スイッチング素子Q22,Q23,Q32のオン/オフを繰り返すPWM制御と、スイッチング素子Q31をオン状態、スイッチング素子Q21,Q24をオフ状態に維持する制御とを実行する。これにより、出力電圧Voutは、図4に示すように負の半周期の波形となる。 As described above, the control circuit 5 alternately and repeatedly executes the first control and the second control, so that the output voltage Vout becomes a sinusoidal AC voltage as shown in FIG. FIG. 4 shows the on / off timing of the switching elements Q21 to Q24, Q31, and Q32, the waveform of the intermediate voltage V1, and the waveform of the output voltage Vout. Specifically, in the first control, the control circuit 5 maintains PWM control for repeatedly turning on / off the switching elements Q21, Q24, Q31, and maintains the switching element Q32 in the on state and the switching elements Q22, Q23 in the off state. Control and execute. As a result, the output voltage Vout has a positive half-cycle waveform as shown in FIG. In the second control, the control circuit 5 performs PWM control for repeatedly turning on / off the switching elements Q22, Q23, Q32, and control for maintaining the switching elements Q31 in the on state and the switching elements Q21, Q24 in the off state. Run. As a result, the output voltage Vout has a negative half-cycle waveform as shown in FIG.
そして、本実施形態の電力変換装置1では、第1出力端T21及び第2出力端T22の間に印加される中間電圧V1は、上記の制御により、E1〔V〕,0〔V〕,−E1〔V〕の3つの電圧値をとり得る。一方、一般的なインバータ回路では、中間電圧V1は、E1〔V〕,−E1〔V〕の2つの電圧値をとり得る。つまり、本実施形態の電力変換装置1は、同じ出力であれば、一般的なインバータ回路と比較して中間電圧V1の振幅(絶対値)を小さくすることができる。したがって、本実施形態の電力変換装置1は、変換回路2のスイッチング素子Q21〜Q24のスイッチング損失や、フィルタ回路4のインダクタL1,L2の鉄損を低減することができ、回路効率を向上させることができる。
And in the
上述のように、本実施形態の電力変換装置1では、複数(ここでは2つ)のモジュール11,12を組み合わせることで変換回路2及びクランプ回路3が構成されている。また、モジュール11は、図1Bに示すように、直列回路111と、直列回路111の第1スイッチ部S11及び第2スイッチ部S12の接続点に電気的に接続される双方向スイッチ回路112とを備えている。同様に、モジュール12は、図1Cに示すように、直列回路121と、直列回路121の第1スイッチ部S21及び第2スイッチ部S22の接続点に電気的に接続される双方向スイッチ回路122とを備えている。そして、モジュール11,12は、汎用品として流通しているモジュールである。
As described above, in the
つまり、本実施形態の電力変換装置1の変換回路2及びクランプ回路3は、汎用品を組み合わせることで構成可能である。したがって、本実施形態の電力変換装置1では、クランプ回路3を構成するための専用のモジュールが不要である。このため、本実施形態の電力変換装置1では、クランプ回路3を構成するために専用のモジュールを製造する必要がなく、製造コスト(検査コストを含む)を抑えることができる。
That is, the
なお、たとえばダイオードやトランジスタといった単機能半導体(ディスクリート半導体)を組み合わせてクランプ回路3を構成することも考えられるが、この場合、以下のような問題が生じ得る。すなわち、この場合、複数のディスクリート半導体を配線により電気的に接続することでクランプ回路3が構成されるため、配線における損失やノイズを無視することができないという問題がある。また、この場合、複数のディスクリート半導体の間で温度差が生じ、特性が劣化し易いという問題もある。これに対して、本実施形態の電力変換装置1では、汎用品として流通しているモジュール11,12を用いてクランプ回路3を構成しているため、上記の問題が発生し難い。
Note that the
また、本実施形態の電力変換装置1では、双方向スイッチ回路112は、第3スイッチ部S13及び第4スイッチ部S14の直列回路である。同様に、双方向スイッチ回路122は、第3スイッチ部S23及び第4スイッチ部S24の直列回路である。そして、第1スイッチ部S11、第2スイッチ部S12、第3スイッチ部S13、第4スイッチ部S14は、それぞれスイッチング素子(Q21〜Q24)と、整流素子(D21〜D24)とで構成されている。同様に、第1スイッチ部S21、第2スイッチ部S22、第3スイッチ部S23、第4スイッチ部S24は、それぞれスイッチング素子(Q31〜Q34)と、整流素子(D31〜D34)とで構成されている。この構成では、汎用品として流通しているモジュール11,12を組み合わせることで、直流電源DC1の充電及び放電の双方が可能である双方向インバータ回路を構成することが可能である。そして、この構成では、実装基板やスイッチング素子(Q21〜Q24,Q31〜Q34)の駆動回路の共通化を図ることができるので、双方向インバータ回路の製造コストを低減することができる。なお、当該構成を採用するか否かは任意である。
Moreover, in the
ところで、変換回路2では、スイッチング素子Q21〜Q24のオン/オフを切り替える際にスイッチング損失が生じる。また、変換回路2では、スイッチング素子Q21〜Q24に電流I1が流れる際に導通損失が生じる。そして、変換回路2では、スイッチング素子Q21〜Q24のオン/オフを切り替える頻度が高いため、損失全体に占める割合は、スイッチング損失が導通損失よりも大きい。
By the way, in the
クランプ回路3では、スイッチング素子Q31〜Q34のオン/オフを切り替える際にスイッチング損失が生じる。また、クランプ回路3では、スイッチング素子Q31〜Q34に電流I1が流れる際に導通損失が生じる。そして、クランプ回路3では、スイッチング素子Q31〜Q34のオン/オフを切り替える頻度が低いため、損失全体に占める割合は、導通損失がスイッチング損失よりも大きい。
In the
そこで、クランプ回路3のスイッチング素子Q31〜Q34は、変換回路2のスイッチング素子Q21〜Q24よりも導通損失の小さい素子であることが好ましい。この場合、クランプ回路3のスイッチング素子Q31〜Q34の導通損失を抑えることができるので、損失全体のうち支配的な損失を抑えることで高効率化を図ることができる。
Therefore, the switching elements Q31 to Q34 of the
また、変換回路2のスイッチング素子Q21〜Q24は、クランプ回路3のスイッチング素子Q31〜Q34よりもスイッチング速度の速い素子であることが好ましい。この場合、変換回路2のスイッチング素子Q21〜Q24のスイッチング損失を抑えることができるので、損失全体のうち支配的な損失を抑えることで高効率化を図ることができる。
Moreover, it is preferable that the switching elements Q21 to Q24 of the
ここで、クランプ回路3では、第2期間や第6期間においてダイオードD31〜D34に電流I1が流れる際に導通損失が生じる。これに対して、変換回路2では、主にスイッチング素子Q21〜Q24に電流I1が流れるため、ダイオードD21〜D24の導通損失は生じ難い。
Here, in the
そこで、クランプ回路3のダイオード(整流素子)D31〜D34は、変換回路2のダイオード(整流素子)D21〜D24よりも導通損失の小さい素子であることが好ましい。この場合、クランプ回路3のダイオード(整流素子)D31〜D34の導通損失を抑えることができるので、高効率化を図ることができる。
Therefore, the diodes (rectifier elements) D31 to D34 of the
また、クランプ回路3では、第3期間から第4期間に移行する場合や、第7期間から第8期間に移行する場合に、ダイオードD31〜D34が順方向バイアスの状態から逆方向バイアスの状態に変化することで、リカバリ損失が生じる。これに対して、変換回路2のダイオードD21〜D24ではリカバリ損失が生じ難い。
Further, in the
そこで、クランプ回路3のダイオード(整流素子)D31〜D34は、変換回路2のダイオード(整流素子)D21〜D24よりもスイッチング速度の速い素子であることが好ましい。この場合、クランプ回路3のダイオード(整流素子)D31〜D34のリカバリ損失を抑えることができるので、高効率化を図ることができる。
Therefore, the diodes (rectifier elements) D31 to D34 of the
以下、本実施形態の電力変換装置の第1変形例〜第3変形例についてそれぞれ説明する。 Hereinafter, first to third modifications of the power conversion device of the present embodiment will be described.
<第1変形例>
以下、第1変形例の電力変換装置1について図5を用いて説明する。本変形例の電力変換装置1では、変換回路2のスイッチング素子Q21のエミッタは、クランプ回路3のスイッチング素子Q31,Q33のエミッタに電気的に接続されている。また、変換回路2のスイッチング素子Q23のエミッタは、クランプ回路3のスイッチング素子Q32,Q34のエミッタに電気的に接続されている。つまり、本変形例の電力変換装置1では、変換回路2の何れかのスイッチング素子Q21〜Q24のエミッタは、クランプ回路3の何れかのスイッチング素子Q31〜Q34のエミッタに電気的に接続されている。
<First Modification>
Hereinafter, the
この構成では、変換回路2のスイッチング素子Q21及びクランプ回路3のスイッチング素子Q31,Q33の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Q21のドライバ回路及びスイッチング素子Q31(Q33)のドライバ回路を駆動することができる。また、変換回路2のスイッチング素子Q23及びクランプ回路3のスイッチング素子Q32,Q34の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Q23のドライバ回路及びスイッチング素子Q32(Q34)のドライバ回路を駆動することができる。つまり、この構成では、スイッチング素子Q21〜Q24,Q31〜Q34の各々のドライバ回路を駆動するために必要な駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。
In this configuration, the emitter potentials of the switching element Q21 of the
<第2変形例>
以下、第2変形例の電力変換装置1について図6を用いて説明する。本変形例の電力変換装置1では、クランプ回路3は、一対のレグ(leg)を並列に電気的に接続して構成されている。一対のレグのうち第1レグは、スイッチング素子Q31及びスイッチング素子Q32の直列回路である。また、一対のレグのうち第2レグは、スイッチング素子Q33及びスイッチング素子Q34の直列回路である。つまり、一対のレグは、それぞれスイッチング素子Q31〜Q34を2つ直列に電気的に接続して構成されている。そして、一対のレグの各々のスイッチング素子Q31〜Q34のエミッタは、互いに電気的に接続されている。
<Second Modification>
Hereinafter, the
この構成は、モジュール11の端子A9と、モジュール12の端子B9とを電気的に接続することで実現される。また、この構成では、制御回路5は、スイッチング素子Q32の代わりにスイッチング素子Q34に駆動信号を与え、スイッチング素子Q32,Q33は常にオフ状態となるように制御することで、クランプ回路3を制御する。勿論、制御回路5は、スイッチング素子Q31,Q34の代わりにスイッチング素子Q32,Q33に駆動信号を与え、スイッチング素子Q31,Q34を常にオフ状態となるように制御することで、クランプ回路3を制御してもよい。
This configuration is realized by electrically connecting the terminal A9 of the
この構成では、クランプ回路3のスイッチング素子Q31〜Q34の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Q31〜Q34の各々のドライバ回路を駆動することができる。つまり、この構成では、スイッチング素子Q31〜Q34の各々のドライバ回路を駆動するために必要な駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。
In this configuration, the emitter potentials of the switching elements Q31 to Q34 of the
<第3変形例>
以下、第3変形例の電力変換装置1について図7を用いて説明する。本変形例の電力変換装置1では、クランプ回路3は、スイッチング素子Q31〜Q34を4つ直列に電気的に接続して構成されている。また、スイッチング素子Q32のコレクタ及びエミッタはバイパス経路により短絡され、かつ、スイッチング素子Q33のコレクタ及びエミッタはバイパス経路により短絡されている。つまり、クランプ回路3の4つのスイッチング素子Q31〜Q34のうち2つのスイッチング素子Q32,Q33はバイパスされている。そして、スイッチング素子Q31,Q33の各々のエミッタは電気的に接続されている。つまり、4つのスイッチング素子Q31〜Q34のうち他の2つのスイッチング素子Q31,Q34のエミッタは互いに電気的に接続されている。
<Third Modification>
Hereinafter, the
この構成は、端子A4が第2出力端T21に、端子A9が端子A3に、端子A3が端子B3に、端子B3が端子B9に、端子B4が第2出力端T22にそれぞれ電気的に接続されることで実現される。また、この構成では、制御回路5は、スイッチング素子Q32の代わりにスイッチング素子Q34に駆動信号を与えることで、クランプ回路3を制御する。
In this configuration, the terminal A4 is electrically connected to the second output terminal T21, the terminal A9 is electrically connected to the terminal A3, the terminal A3 is connected to the terminal B3, the terminal B3 is connected to the terminal B9, and the terminal B4 is connected to the second output terminal T22. It is realized by doing. In this configuration, the control circuit 5 controls the
この構成では、クランプ回路3のスイッチング素子Q31,Q34の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Q31,Q34の各々のドライバ回路を駆動することができる。つまり、この構成では、スイッチング素子Q31,Q34の各々のドライバ回路を駆動するために必要な駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。
In this configuration, the emitter potentials of the switching elements Q31 and Q34 of the
(実施形態2)
以下、本発明の実施形態2に係る電力変換装置1について詳細に説明する。ただし、本実施形態の電力変換装置1において、実施形態1の電力変換装置1と共通する構成要素については適宜説明を省略する。本実施形態の電力変換装置1は、図8Bに示すように、昇圧回路6をさらに備えている。
(Embodiment 2)
Hereinafter, the
昇圧回路6は、インダクタL3と、スイッチング素子Q31,Q32と、ダイオードD61とで構成される昇圧チョッパ回路である。昇圧回路6は、直流電源DC1から一対の入力端T11,T12の間に入力される直流電圧を昇圧して変換回路2に出力する。
The step-up
本実施形態の電力変換装置1では、クランプ回路3は、モジュール12の双方向スイッチ回路122により構成されている。つまり、クランプ回路3は、2つのモジュール11,12のうち一方のモジュール12の双方向スイッチ回路122により構成されている。
In the
そして、昇圧回路6の一部は、モジュール11の双方向スイッチ回路112と、ディスクリート半導体13とで構成されている。ディスクリート半導体13は、図8Aに示すように、ダイオード(能動素子)D61と、端子131と、端子132とを備えている。端子131には、ダイオードD61のアノードが電気的に接続されている。また、端子132には、ダイオードD61のカソードが電気的に接続されている。つまり、昇圧回路6の一部は、2つのモジュール11,12のうち他方のモジュール11の双方向スイッチ回路112と、ダイオード(能動素子)D61とを組み合わせることで構成されている。
A part of the
具体的には、端子A1が端子B1及び端子132に、端子A2が端子B2及び端子A9に、端子A3が端子131に、端子A4が端子B3に、端子A9が第1入力端T12にそれぞれ電気的に接続される。また、端子B3が第1出力端T21に、端子B4が第2出力端T22にそれぞれ電気的に接続される。そして、端子131がインダクタL3を介して第1入力端T11に電気的に接続される。なお、端子B9は使用されない。 Specifically, the terminal A1 is electrically connected to the terminal B1 and the terminal 132, the terminal A2 is electrically connected to the terminal B2 and the terminal A9, the terminal A3 is electrically connected to the terminal 131, the terminal A4 is electrically connected to the terminal B3, and the terminal A9 is electrically connected to the first input terminal T12. Connected. The terminal B3 is electrically connected to the first output terminal T21, and the terminal B4 is electrically connected to the second output terminal T22. The terminal 131 is electrically connected to the first input terminal T11 via the inductor L3. Note that the terminal B9 is not used.
本実施形態の電力変換装置1では、制御回路5は、スイッチング素子Q31,Q32の代わりにスイッチング素子Q33,Q34に駆動信号を与えることで、クランプ回路3を制御する。また、制御回路5は、スイッチング素子Q32に駆動信号(たとえば、PWM信号)を与えてオン/オフを切り替えることで、昇圧回路6の出力電圧を制御する。なお、スイッチング素子Q31は、常にオフ状態である。
In the
上述のように、本実施形態の電力変換装置1では、2つのモジュール11,12と、ダイオード(能動素子)D61とを組み合わせることで、変換回路2及びクランプ回路3、並びに昇圧回路6の一部が構成されている。そして、ダイオードD61を有するディスクリート半導体13は、汎用品として流通している。
As described above, in the
つまり、インダクタL3を用意さえすれば、本実施形態の電力変換装置1の変換回路2及びクランプ回路3、並びに昇圧回路6は、汎用品を組み合わせることで構成可能である。したがって、本実施形態の電力変換装置1では、昇圧回路6を構成するハードウェアを別途用意する場合と比較して、製造コストを抑えることができる。
That is, as long as the inductor L3 is prepared, the
(実施形態3)
以下、本発明の実施形態3に係る電力変換装置1について詳細に説明する。ただし、本実施形態の電力変換装置1において、実施形態1,2の電力変換装置1と共通する構成要素については適宜説明を省略する。本実施形態の電力変換装置1は、図9Bに示すように、昇圧回路7をさらに備えている。
(Embodiment 3)
Hereinafter, the
昇圧回路7は、インダクタL4,L5と、スイッチング素子Q32,Q33と、ダイオードD61,D71とで構成されている。昇圧回路7は、直流電源DC1から一対の入力端T11,T12の間に入力される直流電圧を昇圧して変換回路2に出力するインターリーブ(interleave)方式の昇圧回路である。
The
本実施形態の電力変換装置1では、変換回路2は、スイッチング素子Q21及びスイッチング素子Q31の直列回路と、スイッチング素子Q23及びスイッチング素子Q34の直列回路とを並列に電気的に接続して構成されている。また、クランプ回路3は、スイッチング素子Q22及びスイッチング素子Q24により構成されている。
In the
そして、昇圧回路7の一部は、スイッチング素子Q32,Q33と、2つのディスクリート半導体13,14とで構成されている。ディスクリート半導体14は、図9Aに示すように、ダイオード(能動素子)D71と、端子141と、端子142とを備えている。端子141には、ダイオードD71のアノードが電気的に接続されている。また、端子142には、ダイオードD71のカソードが電気的に接続されている。
A part of the
つまり、昇圧回路7の一部及び変換回路2、並びにクランプ回路3は、2つのモジュール11,12と、2つのダイオード(能動素子)D61,D71とを組み合わせることで構成されている。
That is, a part of the
具体的には、端子A1が端子B1及び端子132に、端子A2が端子B2に、端子A3が端子131に、端子A4が第1出力端T21に、端子A9が端子B9及び第1入力端T12にそれぞれ電気的に接続される。また、端子B3が端子141に、端子B4が第2出力端T22にそれぞれ電気的に接続される。また、端子131が端子142に電気的に接続される。そして、端子131がインダクタL4を介して第1入力端T11に、端子B3がインダクタL5を介して第1入力端T11にそれぞれ電気的に接続される。 Specifically, the terminal A1 is the terminal B1 and the terminal 132, the terminal A2 is the terminal B2, the terminal A3 is the terminal 131, the terminal A4 is the first output terminal T21, the terminal A9 is the terminal B9, and the first input terminal T12. Are electrically connected to each other. The terminal B3 is electrically connected to the terminal 141, and the terminal B4 is electrically connected to the second output terminal T22. Further, the terminal 131 is electrically connected to the terminal 142. The terminal 131 is electrically connected to the first input terminal T11 via the inductor L4, and the terminal B3 is electrically connected to the first input terminal T11 via the inductor L5.
本実施形態の電力変換装置1では、制御回路5は、スイッチング素子Q21〜Q24の代わりに、スイッチング素子Q21,Q31,Q23,Q34に駆動信号を与えることで、変換回路2を制御する。また、制御回路5は、スイッチング素子Q31,Q32の代わりにスイッチング素子Q22,Q24に駆動信号を与えることで、クランプ回路3を制御する。
In the
さらに、制御回路5は、スイッチング素子Q32,Q33に駆動信号(たとえば、PWM信号)を与えてオン/オフを切り替えることで、昇圧回路7の出力電圧を制御する。ここで、スイッチング素子Q33に与える駆動信号と、スイッチング素子Q32に与える駆動信号との位相差が180度となる信号である。このため、インダクタL4及びダイオードD61を流れる電流と、インダクタL5及びダイオードD71を流れる電流との位相差が180度となる。したがって、昇圧回路7は、リプルが相殺された電流を出力する。
Further, the control circuit 5 controls the output voltage of the
上述のように、本実施形態の電力変換装置1では、2つのモジュール11,12と、2つのダイオード(能動素子)D61,D71とを組み合わされている。そして、本実施形態の電力変換装置1では、これらの組み合わせにより、昇圧回路7の一部、並びに変換回路2及びクランプ回路3が構成されている。そして、ダイオードD71を有するディスクリート半導体14は、ディスクリート半導体13と同様に、汎用品として流通している。
As described above, in the
つまり、インダクタL4,L5を用意さえすれば、本実施形態の電力変換装置1の変換回路2及びクランプ回路3、並びにインターリーブ方式の昇圧回路7は、汎用品を組み合わせることで構成可能である。したがって、本実施形態の電力変換装置1では、インターリーブ方式の昇圧回路7を構成するハードウェアを別途用意する場合と比較して、製造コストを抑えることができる。
That is, as long as the inductors L4 and L5 are prepared, the
以上、本発明の各実施形態の電力変換装置1について詳細に説明した。ただし、以上に説明した構成は、本発明の一例に過ぎず、本発明は上記の各実施形態に限定されることはなく、これら実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
The
1 電力変換装置
11,12 モジュール
111,121 直列回路
112,122 双方向スイッチ回路
2 変換回路
3 クランプ回路
6,7 昇圧回路
D21〜D24,D31〜D34 ダイオード(整流素子)
D61,D71 ダイオード(能動素子)
Q21〜Q24,Q31〜Q34 スイッチング素子
S11,S21 第1スイッチ部
S12,S22 第2スイッチ部
S13,S23 第3スイッチ部
S14,S24 第4スイッチ部
T11,T12 一対の入力端
T21,T22 一対の出力端
DESCRIPTION OF
D61, D71 Diode (active element)
Q21 to Q24, Q31 to Q34 Switching element S11, S21 First switch part S12, S22 Second switch part S13, S23 Third switch part S14, S24 Fourth switch part T11, T12 A pair of input terminals T21, T22 A pair of outputs end
Claims (11)
一対の出力端と、
前記一対の入力端を介して入力される直流電圧を交流電圧に変換するフルブリッジ型の変換回路と、
前記変換回路に電気的に接続されて前記一対の出力端を開閉するクランプ回路とを備え、
前記変換回路及び前記クランプ回路は、複数のモジュールを組み合わせることで構成され、
前記複数のモジュールは、第1スイッチ部及び第2スイッチ部の直列回路と、前記第1スイッチ部及び前記第2スイッチ部の接続点に電気的に接続される双方向スイッチ回路とをそれぞれ備えることを特徴とする電力変換装置。 A pair of input ends;
A pair of output ends;
A full-bridge type conversion circuit that converts a DC voltage input through the pair of input terminals into an AC voltage;
A clamp circuit that is electrically connected to the conversion circuit and opens and closes the pair of output ends;
The conversion circuit and the clamp circuit are configured by combining a plurality of modules,
The plurality of modules each include a series circuit of a first switch unit and a second switch unit, and a bidirectional switch circuit electrically connected to a connection point of the first switch unit and the second switch unit. The power converter characterized by this.
前記第1スイッチ部、前記第2スイッチ部、前記第3スイッチ部、前記第4スイッチ部は、それぞれスイッチング素子と、整流素子とで構成されることを特徴とする請求項1記載の電力変換装置。 The bidirectional switch circuit is a series circuit of a third switch unit and a fourth switch unit,
2. The power conversion device according to claim 1, wherein each of the first switch unit, the second switch unit, the third switch unit, and the fourth switch unit includes a switching element and a rectifying element. .
前記クランプ回路の何れかの前記スイッチング素子のエミッタは、前記変換回路の何れかの前記スイッチング素子のエミッタに電気的に接続されることを特徴とする請求項2乃至6の何れか1項に記載の電力変換装置。 The switching element is a transistor;
The emitter of any one of the switching elements of the clamp circuit is electrically connected to the emitter of any of the switching elements of the conversion circuit. Power converter.
前記クランプ回路は、一対のレグを並列に電気的に接続して構成され、
前記一対のレグは、それぞれ前記スイッチング素子を2つ直列に電気的に接続して構成され、
前記一対のレグの各々の前記スイッチング素子のエミッタは、互いに電気的に接続されることを特徴とする請求項2乃至6の何れか1項に記載の電力変換装置。 The switching element is a transistor;
The clamp circuit is configured by electrically connecting a pair of legs in parallel,
Each of the pair of legs is configured by electrically connecting two switching elements in series,
The power converter according to any one of claims 2 to 6, wherein emitters of the switching elements of the pair of legs are electrically connected to each other.
前記クランプ回路は、前記スイッチング素子を4つ直列に電気的に接続して構成され、
前記クランプ回路の前記4つのスイッチング素子のうち2つのスイッチング素子はバイパスされ、かつ、前記4つのスイッチング素子のうち他の2つのスイッチング素子のエミッタは互いに電気的に接続されることを特徴とする請求項2乃至6の何れか1項に記載の電力変換装置。 The switching element is a transistor;
The clamp circuit is configured by electrically connecting the four switching elements in series,
The two switching elements of the four switching elements of the clamp circuit are bypassed, and the emitters of the other two switching elements of the four switching elements are electrically connected to each other. Item 7. The power conversion device according to any one of Items 2 to 6.
前記複数のモジュールは2つであり、
前記クランプ回路は、前記2つのモジュールのうち一方のモジュールの前記双方向スイッチ回路により構成され、
前記昇圧回路の一部は、前記2つのモジュールのうち他方のモジュールの前記双方向スイッチ回路と、1つの能動素子とを組み合わせることで構成されることを特徴とする請求項2乃至9の何れか1項に記載の電力変換装置。 A booster circuit that boosts a DC voltage input to the pair of input terminals and outputs the boosted voltage to the conversion circuit;
The plurality of modules is two,
The clamp circuit is configured by the bidirectional switch circuit of one of the two modules,
The part of the booster circuit is configured by combining the bidirectional switch circuit of the other module of the two modules and one active element. The power conversion device according to item 1.
前記複数のモジュールは2つであり、
前記昇圧回路の一部及び前記変換回路、並びに前記クランプ回路は、前記2つのモジュールと、2つの能動素子とを組み合わせることで構成されることを特徴とする請求項2乃至9の何れか1項に記載の電力変換装置。 An interleaved booster circuit that boosts a DC voltage input to the pair of input terminals and outputs the boosted voltage to the conversion circuit;
The plurality of modules is two,
The part of the booster circuit, the conversion circuit, and the clamp circuit are configured by combining the two modules and two active elements. The power converter device described in 1.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015026232A JP2016149888A (en) | 2015-02-13 | 2015-02-13 | Electric power converter |
PCT/IB2016/000086 WO2016128819A1 (en) | 2015-02-13 | 2016-02-05 | Power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015026232A JP2016149888A (en) | 2015-02-13 | 2015-02-13 | Electric power converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016149888A true JP2016149888A (en) | 2016-08-18 |
Family
ID=56614366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015026232A Pending JP2016149888A (en) | 2015-02-13 | 2015-02-13 | Electric power converter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016149888A (en) |
WO (1) | WO2016128819A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021019603A1 (en) * | 2019-07-26 | 2021-02-04 | 三菱電機株式会社 | Power conversion device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113037121B (en) * | 2021-03-25 | 2023-03-21 | 郑州轻工业大学 | H-bridge-based low carrier ratio modular spread spectrum inverter circuit and control method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5852558A (en) * | 1997-06-20 | 1998-12-22 | Wisconsin Alumni Research Foundation | Method and apparatus for reducing common mode voltage in multi-phase power converters |
JP2008193779A (en) * | 2007-02-02 | 2008-08-21 | Fuji Electric Systems Co Ltd | Semiconductor module |
-
2015
- 2015-02-13 JP JP2015026232A patent/JP2016149888A/en active Pending
-
2016
- 2016-02-05 WO PCT/IB2016/000086 patent/WO2016128819A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021019603A1 (en) * | 2019-07-26 | 2021-02-04 | 三菱電機株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
WO2016128819A1 (en) | 2016-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541623B1 (en) | Circuit with an input voltage divider and two half-bridges | |
JP5457449B2 (en) | Power converter | |
US10063162B2 (en) | Multi level inverter | |
JP5803683B2 (en) | Multi-level power conversion circuit | |
AU2010288068B2 (en) | Power Converter and Method for Controlling same | |
WO2017157271A1 (en) | Multilevel inverters | |
US20120019230A1 (en) | Dc/dc converter circuit and method for controlling a dc/dc converter circuit | |
JP2009095075A (en) | 3 level voltage reversible chopper | |
JP5362657B2 (en) | Power converter | |
JP5346749B2 (en) | Power converter | |
WO2018198893A1 (en) | Power conversion system | |
US11205969B2 (en) | Inverter device configured to operate in a CCM and sequentially operate in buck and boost phases | |
WO2016128819A1 (en) | Power conversion device | |
JP2014023190A (en) | Switching circuit | |
CN112583267B (en) | Bidirectional DC-DC converter and uninterruptible power supply comprising same | |
CN210518110U (en) | Multi-level correction magnet power supply based on Buck circuit cascade connection | |
CN109245584B (en) | High-energy-efficiency dual-input inverter suitable for distributed photovoltaic grid-connected system | |
Shaikh et al. | Single phase seven level inverter | |
JP6175946B2 (en) | Resonant inverter device | |
JP5423264B2 (en) | Power converter | |
JP4867290B2 (en) | 3-level voltage reversible chopper device | |
Rahul et al. | A Novel Hybrid Quasi Z-Source Based T-Type Seven-Level Inverter | |
US9294008B2 (en) | Two-quadrant chopper | |
EP4087113A1 (en) | Double-boost dc/dc converter | |
JP2018121472A (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170208 |