JP2016143804A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2016143804A JP2016143804A JP2015019692A JP2015019692A JP2016143804A JP 2016143804 A JP2016143804 A JP 2016143804A JP 2015019692 A JP2015019692 A JP 2015019692A JP 2015019692 A JP2015019692 A JP 2015019692A JP 2016143804 A JP2016143804 A JP 2016143804A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- layer
- semiconductor substrate
- strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本明細書で開示する技術は、半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device.
特許文献1には、半導体素子が形成された半導体基板上に形成する電極の強度を高めるために、AlにSiを含有させたAlSi合金製の電極を形成する技術が開示されている。 Patent Document 1 discloses a technique for forming an electrode made of an AlSi alloy in which Si is contained in Al in order to increase the strength of an electrode formed on a semiconductor substrate on which a semiconductor element is formed.
電極の表面には他部材(例えば、ポリイミド層、Niめっき層等)が配置される。半導体装置の動作に伴って熱が加わると、電極の表面のうち他部材と接触している部分に負荷が加わり、その部分を始点として、電極の表面から裏面に向けてクラックが生じる場合がある。特許文献1の技術では、電極にクラックが生じる場合、クラックが半導体基板内にまで伸展するおそれがある。 Other members (for example, a polyimide layer, a Ni plating layer, etc.) are disposed on the surface of the electrode. When heat is applied with the operation of the semiconductor device, a load is applied to the portion of the electrode surface that is in contact with other members, and cracks may occur from the surface of the electrode toward the back surface starting from that portion. . In the technique of Patent Literature 1, when a crack occurs in the electrode, the crack may extend into the semiconductor substrate.
本明細書では、電極に生じたクラックが半導体基板内にまで伸展することを抑制できる構造の半導体装置を開示する。 The present specification discloses a semiconductor device having a structure capable of suppressing cracks generated in an electrode from extending into a semiconductor substrate.
本明細書が開示する半導体装置の一つは、半導体素子が形成されている半導体基板と、半導体基板上に形成されている電極を有している。電極は、半導体基板上に形成され、Alを含有する材料で形成されている第1電極層と、第1電極層の表面に形成されている第2電極層と、第2電極層の表面に形成され、Alを含有する材料で形成されている第3電極層を有している。第2電極層は、第1電極層及び第3電極層と異なる材料で形成されており、第2電極層の強度は第3電極層の強度よりも高い。 One of semiconductor devices disclosed in this specification includes a semiconductor substrate over which a semiconductor element is formed, and an electrode formed over the semiconductor substrate. The electrodes are formed on a semiconductor substrate and formed of a material containing Al, a second electrode layer formed on the surface of the first electrode layer, and a surface of the second electrode layer The third electrode layer is formed and made of a material containing Al. The second electrode layer is made of a material different from that of the first electrode layer and the third electrode layer, and the strength of the second electrode layer is higher than the strength of the third electrode layer.
この構成によると、半導体装置の動作に伴って熱が加わることにより、他部材と接触している電極の表面に負荷が加わり、電極の表面(即ち第3電極層)にクラックが生じた場合であっても、第2電極層の強度が第3電極層の強度よりも高いため、発生したクラックは、第3電極層内で伸展し続け、第2電極層内にまで伸展することが抑制される。クラックは、強度がより低い部分内で優先的に伸展する傾向があるためである。そのため、電極に生じたクラックが半導体基板内にまで伸展することを抑制することができる。 According to this configuration, when heat is applied in accordance with the operation of the semiconductor device, a load is applied to the surface of the electrode in contact with another member, and a crack is generated on the surface of the electrode (that is, the third electrode layer). Even so, since the strength of the second electrode layer is higher than the strength of the third electrode layer, the generated cracks continue to extend in the third electrode layer and are prevented from extending into the second electrode layer. The This is because cracks tend to preferentially extend within a lower strength portion. Therefore, it is possible to suppress the crack generated in the electrode from extending into the semiconductor substrate.
「半導体基板上に形成された電極」とは、半導体基板の表面に電極が直接接続されていることと、半導体基板の表面と電極との間に別の層(例えばTi層等の導電体層)が介在していることのどちらも含む。また、「強度」とは、各電極層に作用する応力に対する強さを意味する。例えば、強度は、疲労強度によって定義することができる。疲労強度が高いほど、強度が高いと言うことができる。疲労強度は、例えば、JIS(Japanese Industrial Standard(日本工業規格)の略)に定められた試験方法(疲れ試験)によって測定することができる。また、疲労強度は、引張強度、0.2%耐力、硬さ、剪断強度等の他の機械的性質と密接な関係があることも知られており、疲労強度を明確に定めることができない材料(例えば明確な疲労限度を示さない材料)の場合は、例えば、引張強度、0.2%耐力、硬さ、剪断強度、のいずれか1つ以上を疲労強度の代替としてもよいことも知られている。これらの機械的性質も、例えば、JISに定められた試験方法(引張試験等)によって測定することができる。本明細書では、引張強度のことを「強度」の一例として説明する場合がある。 “Electrode formed on a semiconductor substrate” means that the electrode is directly connected to the surface of the semiconductor substrate and another layer (eg, a conductor layer such as a Ti layer) between the surface of the semiconductor substrate and the electrode. ) Is included. “Strength” means strength against stress acting on each electrode layer. For example, strength can be defined by fatigue strength. It can be said that the higher the fatigue strength, the higher the strength. The fatigue strength can be measured, for example, by a test method (fatigue test) defined in JIS (abbreviation of Japanese Industrial Standard). It is also known that fatigue strength is closely related to other mechanical properties such as tensile strength, 0.2% proof stress, hardness, and shear strength, and materials for which fatigue strength cannot be clearly defined. In the case of (for example, a material that does not exhibit a clear fatigue limit), it is also known that any one or more of, for example, tensile strength, 0.2% proof stress, hardness, and shear strength may be substituted for fatigue strength. ing. These mechanical properties can also be measured by, for example, a test method (tensile test or the like) defined in JIS. In this specification, the tensile strength may be described as an example of “strength”.
本明細書が開示する半導体装置の他の一つは、半導体素子が形成されている半導体基板と、半導体基板上に形成されている電極を有している。電極は、半導体基板上に形成され、Alを含有する材料で形成されている第1電極層と、第1電極層の表面に形成されている第2電極層と、第2電極層の表面に形成され、Alを含有する材料で形成されている第3電極層を有している。第2電極層は、第1電極層及び第3電極層と異なる材料で形成されており、第2電極層の強度は第1電極層の強度よりも低い。 Another semiconductor device disclosed in this specification includes a semiconductor substrate over which a semiconductor element is formed and an electrode formed over the semiconductor substrate. The electrodes are formed on a semiconductor substrate and formed of a material containing Al, a second electrode layer formed on the surface of the first electrode layer, and a surface of the second electrode layer The third electrode layer is formed and made of a material containing Al. The second electrode layer is made of a material different from that of the first electrode layer and the third electrode layer, and the strength of the second electrode layer is lower than the strength of the first electrode layer.
この構成によると、電極の表面(即ち第3電極層)にクラックが生じた場合であっても、第2電極層の強度が第1電極層の強度より低いため、発生したクラックは、第3電極層から第2電極層まで伸展した後、第2電極層内で伸展し続け、第1電極層内にまで伸展することが抑制される。クラックは、強度がより低い部分内で優先的に伸展する傾向があるためである。そのため、電極に生じたクラックが半導体基板内にまで伸展することを抑制することができる。 According to this configuration, even if a crack is generated on the surface of the electrode (that is, the third electrode layer), since the strength of the second electrode layer is lower than the strength of the first electrode layer, After extending from the electrode layer to the second electrode layer, it continues to extend in the second electrode layer and is prevented from extending into the first electrode layer. This is because cracks tend to preferentially extend within a lower strength portion. Therefore, it is possible to suppress the crack generated in the electrode from extending into the semiconductor substrate.
(第1実施例)
図1に示すように、本実施例の半導体装置2は、半導体基板10と表面電極40とポリイミド層60と表面Ni層70と裏面電極80と裏面Ni層85を有する。
(First embodiment)
As shown in FIG. 1, the
半導体基板10は、Si基板である。半導体基板10には、IGBTが形成されている。半導体基板10には、n型のエミッタ領域12、p型のボディ領域14、n型のドリフト領域16、及び、p型のコレクタ領域18が形成されている。エミッタ領域12は、半導体基板10の表面10a(図1の上側の面)に臨む範囲に形成されている。ボディ領域14は、エミッタ領域12の側方及び下側に形成されている。ドリフト領域16は、ボディ領域14の下側に形成されている。コレクタ領域18は、ドリフト領域16の下側であって、半導体基板10の裏面10b(図1の下側の面)に臨む範囲に形成されている。エミッタ領域12の表面10aに臨む範囲とボディ領域14の表面10aに臨む範囲は、
表面電極40にオーミック接続している。コレクタ領域18の裏面10bに臨む範囲は、裏面電極80にオーミック接続している。
The
An ohmic connection is made to the
また、半導体基板10の表面10aには複数本のゲートトレンチ20が形成されている。各ゲートトレンチ20の内側にはゲート絶縁膜22が形成されており、ゲート絶縁膜22の内側にはゲート電極24が形成されている。ゲート電極24の上面には層間絶縁膜26が形成されている。層間絶縁膜26により、ゲート電極24は表面電極40から電気的に絶縁されている。ゲート電極24は、図示しない位置で、半導体基板10の表面10aに設けられているゲート電極パッド(図示しない)に電気的に接続されている。
A plurality of
表面電極40は、半導体基板10の表面10aに形成されている。表面電極40は、IGBTのエミッタ領域12とボディ領域14に接続されるエミッタ電極である。表面電極40は、第1電極層42、第2電極層44、及び、第3電極層46を有する。
The
第1電極層42は、半導体基板10の表面10aに形成されている。第1電極層42は、AlにSiが加えられたAlSi合金製の電極層である。第1電極層42のSi濃度は、例えば、1.0〜3.0%である。第1電極層42の厚さは、例えば1.0〜10μmである。第1電極層42の引張強度は、例えば、108N/mm2である。以下、本実施例では、「強度」の基準として引張強度を採用する場合を例として説明する。
The
第2電極層44は、第1電極層42の表面に形成されている。第2電極層44は、AlにCuが加えられたAlCu合金製の電極層である。第2電極層44のCu濃度は、例えば、0.5〜3.0%である。第2電極層44の厚さは、例えば、0.1〜1.0μmである。第2電極層44の引張強度は、例えば、490N/mm2であり、第1電極層42の引張強度よりも高い。
The
第3電極層46は、第2電極層44の表面に形成されている。第3電極層46は、第1電極層42と同様のAlSi合金製の電極層である。第3電極層46の厚さも、第1電極層42と同様に、例えば1.0〜10μmである。また、第3電極層46の引張強度も、第1電極層42の引張強度と同様に、例えば108N/mm2である。即ち、上記の第2電極層44の引張強度は、第3電極層46の引張強度よりも高い。
The
ポリイミド層60は、表面電極40(即ち、第3電極層46)の表面の一部に形成されている絶縁層である。
The
表面Ni層70は、表面電極40(即ち、第3電極層46)の表面のうち、ポリイミド層60が形成されていない範囲に形成されているNiめっき層である。
The
裏面電極80は、半導体基板10の裏面10b全面に形成されている。裏面電極80は、IGBTのコレクタ領域18に接続されるコレクタ電極である。裏面電極80は、上記の第1電極層42と同様のAlSi合金製の電極である。
The
裏面Ni層85は、裏面電極80の裏面全面に形成されているNiめっき層である。
The
半導体装置2を使用する際には、表面Ni層70の表面にはんだを介してスペーサ材を接続し、そのスペーサ材の表面にはんだを介してリードフレームを接続する。また、裏面Ni層85の裏面にも、はんだを介してリードフレームを接続する。また、ゲート電極24と電気的に接続されているゲート電極パッド(図示しない)にはワイヤを接続する。
When the
本実施例の半導体装置2の作用効果を十分に説明するために、図2を参照して、比較例である従来の半導体装置102について説明する。図2では、本実施例の半導体装置2(図1参照)と同様の構成を備える要素は、図1と同様の符号で示している。従来の半導体装置102は、表面電極140の構成が本実施例の半導体装置2とは異なる。表面電極140は、AlSi合金製の電極である。表面電極140は、本実施例の表面電極40のように、3つの電極層を有していない。即ち、表面電極140は、どの部分もほぼ同じ引張強度を有する。
In order to fully explain the operational effects of the
半導体装置102の動作に伴って熱が加わると、ポリイミド層60及び表面Ni層70と接触している表面電極140の表面部分(特に、ポリイミド層60と表面Ni層70と表面電極140の三者が接触する部分)に負荷が加わり、表面電極140の表面から裏面に向けてクラック190が生じる場合がある。表面電極140は、どの部分もほぼ同じ引張強度を有するため、クラック190は、表面電極140の裏面に向けて伸展し、半導体基板10内にまで達するおそれがある。
When heat is applied in accordance with the operation of the
これに対し、上記の通り、本実施例の半導体装置2では、表面電極40は、第1電極層42、第2電極層44、及び、第3電極層46を有している。そのため、仮に、第3電極層46の表面部分に負荷が加わり、図3に示すように第3電極層46にクラック90が生じた場合であっても、第2電極層44の引張強度は第3電極層46の強度よりも高いため、発生したクラック90は、第3電極層46内で伸展し続け、第2電極層44内にまで伸展しない。クラック90は、引張強度がより低い部分内で優先的に伸展する傾向があるためである。従って、本実施例では、表面電極40に生じたクラック90が半導体基板10内にまで伸展することを抑制することができる。
On the other hand, as described above, in the
(第2実施例)
図4を参照して、本実施例の半導体装置202について、第1実施例と異なる点を中心に説明する。図4でも、第1実施例の半導体装置2(図1参照)と同様の構成を備える要素は、図1と同様の符号で示している。本実施例の表面電極240も、第1電極層242、第2電極層244、及び、第3電極層246を有している。第1電極層242、第3電極層246は、第1実施例の第1電極層42、第3電極層46と同様の構成を有するため、詳しい説明は省略する。
(Second embodiment)
With reference to FIG. 4, the
本実施例の第2電極層244も、第1電極層242と第3電極層246の間に形成された電極層である点で、第1実施例の第2電極層44と共通する。ただし、本実施例の第2電極層244は、不純物が加えられていないAl製の電極層である。第2電極層244の厚さは、例えば、0.1〜1.0μmである。第2電極層244の引張強度は、例えば、68N/mm2であり、第1電極層242、第3電極層246の引張強度よりも低い。
The
本実施例の半導体装置202でも、表面電極240は、第1電極層242、第2電極層244、及び、第3電極層246を有している。そのため、仮に、第3電極層246の表面部分に負荷が加わり、図5に示すように第3電極層246にクラック290が生じた場合であっても、第2電極層244の引張強度は第1電極層242の引張強度よりも低いため、発生したクラック290は、第3電極層246から第2電極層244まで伸展した後、第2電極層244内で伸展し続け、第1電極層242内にまで伸展することが抑制される。クラック290は、引張強度がより低い部分に優先的に伸展する傾向があるためである。従って、本実施例でも、表面電極240に生じたクラック290が半導体基板10内にまで伸展することを抑制することができる。
Also in the
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。 As mentioned above, although the specific example of the technique disclosed by this specification was demonstrated in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. For example, the following modifications may be adopted.
(変形例1)上記の第1実施例では、第2電極層44は、AlCu製の電極層である。しかしながら、第2電極層44は、第3電極層46よりも引張強度が高い金属であれば、AlCuに限られず、どのような金属によって形成されていてもよい。例えば、第3電極層46がAlSi製の電極層である場合、第2電極層44は、AlTi、Ti、Ta、W、Mo、Fe、Crのいずれかによって形成されていてもよい。AlTi、Ti、Ta、W、Mo、Fe、Crは、いずれも、AlSiよりも引張強度が高い。
(Modification 1) In the first embodiment, the
(変形例2)上記の第1実施例では、第1電極層42と第3電極層46は、ともにAlSi製の電極層である。しかしながら、第2電極層44の引張強度が、第3電極層46の引張強度よりも高く、かつ、第1電極層42と第3電極層46がともにAlを含む材料であれば、第1電極層42と第3電極層46は、AlSi以外の材料(例えば、Al、AlCu、AlTi等)で形成されていてもよい。また、第1電極層42と第3電極層46が異なる材料で形成されていてもよい。従って、例えば、第1電極層42がAlSi製であり、第2電極層44がAlCu製であり、第3電極層46がAl製であってもよい。ここで、第1電極層42がAlを含む材料で形成されている必要があるのは、Si製の半導体基板10の表面10aに接続する際に、他の材料に比べて接続が容易であるためである。また、第3電極層46がAlを含む材料で形成されている必要があるのは、第3電極層46の表面に無電解めっき法によって表面Ni層70を形成するためである。
(Modification 2) In the first embodiment, the
(変形例3)上記の第2実施例では、第2電極層244は、Al製の電極層である。しかしながら、第2電極層244は、第1電極層242よりも引張強度が低い金属であれば、Alに限られず、どのような金属によって形成されていてもよい。例えば、第1電極層242がAlCu製の電極層である場合において、第2電極層244は、AlSi、Ti、Cuのいずれかによって形成されていてもよい。AlSi、Ti、Cuは、いずれも、AlCuよりも引張強度が低い。
(Modification 3) In the second embodiment, the
(変形例4)上記の第2実施例では、第1電極層242と第3電極層246は、ともにAlSi製の電極層である。しかしながら、第2電極層244の引張強度が、第1電極層242の引張強度よりも低く、かつ、第1電極層42と第3電極層46がともにAlを含む材料であれば、第1電極層42と第3電極層46は、AlSi以外の材料(例えば、Al、AlCu、AlTi等)で形成されていてもよい。また、第1電極層42と第3電極層46が異なる材料で形成されていてもよい。従って、例えば、第1電極層242がAlCu製であり、第2電極層244がAlSiであり、第3電極層246がAl製であってもよい。AlSiは、AlCuよりも引張強度が低い。第1電極層242と第3電極層246がそれぞれAlを含む材料で形成されている必要がある理由は、上記の通りである。
(Modification 4) In the second embodiment, the
(変形例5)上記の各実施例では、表面電極40、240は、半導体基板10の表面10a(即ちエミッタ領域12の表面)に直接接続されている。これに限られず、表面電極40、240と半導体基板10の表面10aとの間に別の導電体層(例えばTi層等)が介在していてもよい。この変形例も「半導体基板上に形成された電極」の一例である。
(Modification 5) In each of the above embodiments, the
(変形例6)上記の各実施例では、「強度」の基準として引張強度を採用する場合を例として説明した。これに限られず、「強度」の基準は、各電極層に作用する応力に対する強さを表す基準であれば、引張強度に限らず、疲労強度、0.2%耐力、硬さ、剪断強度等、任意の基準を採用してもよい。例えば、第1実施例において、強度の基準として疲労強度を採用する場合、第2電極層44の疲労強度が、第3電極層46の疲労強度よりも高ければよい。同様に、第2実施例において、強度の基準として疲労強度を採用する場合、第2電極層244の疲労強度が、第1電極層242の疲労強度よりも低ければよい。
(Modification 6) In each of the above-described embodiments, the case where the tensile strength is adopted as the standard of “strength” has been described as an example. Not limited to this, the standard of “strength” is not limited to tensile strength as long as it represents the strength against stress acting on each electrode layer, fatigue strength, 0.2% proof stress, hardness, shear strength, etc. Any standard may be adopted. For example, in the first embodiment, when the fatigue strength is adopted as the strength reference, the fatigue strength of the
(変形例7)上記の各実施例では、半導体基板10にIGBTが形成されている例について説明した。これに限られず、半導体基板10に他の半導体素子(例えば、パワーMOSFET等)が形成されていてもよい。
(Modification 7) In each of the above embodiments, the example in which the IGBT is formed on the
本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Moreover, the technique illustrated in this specification or the drawings achieves a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
2:半導体装置
10:半導体基板
12:エミッタ領域
14:ボディ領域
16:ドリフト領域
18:コレクタ領域
20:ゲートトレンチ
22:ゲート絶縁膜
24:ゲート電極
26:層間絶縁膜
40:表面電極
42:第1電極層
44:第2電極層
46:第3電極層
60:ポリイミド層
70:表面Ni層
80:裏面電極
85:裏面Ni層
90:クラック
102:半導体装置
140:表面電極
190:クラック
202:半導体装置
240:表面電極
242:第1電極層
244:第2電極層
246:第3電極層
290:クラック
2: Semiconductor device 10: Semiconductor substrate 12: Emitter region 14: Body region 16: Drift region 18: Collector region 20: Gate trench 22: Gate insulating film 24: Gate electrode 26: Interlayer insulating film 40: Surface electrode 42: First Electrode layer 44: 2nd electrode layer 46: 3rd electrode layer 60: Polyimide layer 70: Front surface Ni layer 80: Back surface electrode 85: Back surface Ni layer 90: Crack 102: Semiconductor device 140: Front surface electrode 190: Crack 202: Semiconductor device 240: surface electrode 242: first electrode layer 244: second electrode layer 246: third electrode layer 290: crack
Claims (2)
前記半導体基板上に形成されている電極、
を有しており、
前記電極は、
前記半導体基板上に形成され、Alを含有する材料で形成されている第1電極層と、
前記第1電極層の表面に形成されている第2電極層と、
前記第2電極層の表面に形成され、Alを含有する材料で形成されている第3電極層、
を有し、
前記第2電極層は、前記第1電極層及び前記第3電極層と異なる材料で形成されており、前記第2電極層の強度が前記第3電極層の強度よりも高い、
半導体装置。 A semiconductor substrate on which a semiconductor element is formed;
An electrode formed on the semiconductor substrate;
Have
The electrode is
A first electrode layer formed on the semiconductor substrate and formed of a material containing Al;
A second electrode layer formed on a surface of the first electrode layer;
A third electrode layer formed on the surface of the second electrode layer and formed of a material containing Al;
Have
The second electrode layer is formed of a material different from that of the first electrode layer and the third electrode layer, and the strength of the second electrode layer is higher than the strength of the third electrode layer.
Semiconductor device.
前記半導体基板上に形成されている電極、
を有しており、
前記電極は、
前記半導体基板上に形成され、Alを含有する材料で形成されている第1電極層と、
前記第1電極層の表面に形成されている第2電極層と、
前記第2電極層の表面に形成され、Alを含有する材料で形成されている第3電極層、
を有し、
前記第2電極層は、前記第1電極層及び前記第3電極層と異なる材料で形成されており、前記第2電極層の強度が前記第1電極層の強度よりも低い、
半導体装置。
A semiconductor substrate on which a semiconductor element is formed;
An electrode formed on the semiconductor substrate;
Have
The electrode is
A first electrode layer formed on the semiconductor substrate and formed of a material containing Al;
A second electrode layer formed on a surface of the first electrode layer;
A third electrode layer formed on the surface of the second electrode layer and formed of a material containing Al;
Have
The second electrode layer is formed of a material different from that of the first electrode layer and the third electrode layer, and the strength of the second electrode layer is lower than the strength of the first electrode layer.
Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019692A JP2016143804A (en) | 2015-02-03 | 2015-02-03 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019692A JP2016143804A (en) | 2015-02-03 | 2015-02-03 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016143804A true JP2016143804A (en) | 2016-08-08 |
Family
ID=56570781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015019692A Pending JP2016143804A (en) | 2015-02-03 | 2015-02-03 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016143804A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018121050A (en) * | 2017-01-24 | 2018-08-02 | トヨタ自動車株式会社 | Semiconductor device and method for manufacturing the same |
JP2018129485A (en) * | 2017-02-10 | 2018-08-16 | トヨタ自動車株式会社 | Semiconductor device |
JP2018133445A (en) * | 2017-02-15 | 2018-08-23 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of the same |
JP2021097171A (en) * | 2019-12-18 | 2021-06-24 | 株式会社デンソー | Semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155634A (en) * | 1989-11-14 | 1991-07-03 | Fujitsu Ltd | Semiconductor device |
JP2005019493A (en) * | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | Semiconductor device |
JP2005347313A (en) * | 2004-05-31 | 2005-12-15 | Denso Corp | Manufacturing method of semiconductor device |
JP2010129585A (en) * | 2008-11-25 | 2010-06-10 | Toyota Motor Corp | Method for manufacturing semiconductor device |
JP2010278164A (en) * | 2009-05-27 | 2010-12-09 | Toyota Motor Corp | Semiconductor device and method of manufacturing the same |
JP2011219828A (en) * | 2010-04-12 | 2011-11-04 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
JP2012164825A (en) * | 2011-02-07 | 2012-08-30 | Seiko Instruments Inc | Semiconductor device |
JP2014146785A (en) * | 2013-01-07 | 2014-08-14 | Denso Corp | Semiconductor device |
-
2015
- 2015-02-03 JP JP2015019692A patent/JP2016143804A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155634A (en) * | 1989-11-14 | 1991-07-03 | Fujitsu Ltd | Semiconductor device |
JP2005019493A (en) * | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | Semiconductor device |
JP2005347313A (en) * | 2004-05-31 | 2005-12-15 | Denso Corp | Manufacturing method of semiconductor device |
JP2010129585A (en) * | 2008-11-25 | 2010-06-10 | Toyota Motor Corp | Method for manufacturing semiconductor device |
JP2010278164A (en) * | 2009-05-27 | 2010-12-09 | Toyota Motor Corp | Semiconductor device and method of manufacturing the same |
JP2011219828A (en) * | 2010-04-12 | 2011-11-04 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
JP2012164825A (en) * | 2011-02-07 | 2012-08-30 | Seiko Instruments Inc | Semiconductor device |
JP2014146785A (en) * | 2013-01-07 | 2014-08-14 | Denso Corp | Semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018121050A (en) * | 2017-01-24 | 2018-08-02 | トヨタ自動車株式会社 | Semiconductor device and method for manufacturing the same |
JP2018129485A (en) * | 2017-02-10 | 2018-08-16 | トヨタ自動車株式会社 | Semiconductor device |
JP2018133445A (en) * | 2017-02-15 | 2018-08-23 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of the same |
JP2021097171A (en) * | 2019-12-18 | 2021-06-24 | 株式会社デンソー | Semiconductor device |
JP7310590B2 (en) | 2019-12-18 | 2023-07-19 | 株式会社デンソー | semiconductor equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6897141B2 (en) | Semiconductor devices and their manufacturing methods | |
JP2016143804A (en) | Semiconductor device | |
JP6455335B2 (en) | Semiconductor device | |
JP2019016738A (en) | Semiconductor device | |
JPWO2016031020A1 (en) | Semiconductor device | |
JP5686128B2 (en) | Semiconductor device | |
JP2013243166A (en) | Semiconductor device and manufacturing method of the same | |
JP2015005623A (en) | Semiconductor device | |
JP5777319B2 (en) | Semiconductor device | |
CN102810523B (en) | Semiconductor device | |
JP6300659B2 (en) | Semiconductor device | |
JP6070532B2 (en) | Semiconductor device | |
JP2018121050A (en) | Semiconductor device and method for manufacturing the same | |
JP2021097113A (en) | Semiconductor device | |
JP7107120B2 (en) | Semiconductor device, method for manufacturing semiconductor device | |
JP6929254B2 (en) | Semiconductor devices for electric power | |
JP5723314B2 (en) | Module with circuit elements | |
JP2017112280A (en) | Semiconductor module | |
JP2011060883A (en) | Insulated gate transistor | |
JP2018067680A (en) | Semiconductor device | |
JP6891612B2 (en) | Semiconductor device | |
JP2013009014A (en) | Semiconductor device | |
JP2018186208A (en) | Semiconductor device | |
JP2017084911A (en) | Semiconductor module | |
JP2017054873A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |