JP2016122727A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2016122727A
JP2016122727A JP2014261831A JP2014261831A JP2016122727A JP 2016122727 A JP2016122727 A JP 2016122727A JP 2014261831 A JP2014261831 A JP 2014261831A JP 2014261831 A JP2014261831 A JP 2014261831A JP 2016122727 A JP2016122727 A JP 2016122727A
Authority
JP
Japan
Prior art keywords
insulating layer
forming
semiconductor element
thermal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014261831A
Other languages
Japanese (ja)
Other versions
JP6418686B2 (en
Inventor
智哉 近井
Tomoya Chikai
智哉 近井
俊寛 岩崎
Toshihiro Iwasaki
俊寛 岩崎
道昭 玉川
Michiaki Tamagawa
道昭 玉川
仁則 石堂
Kiminori Ishido
仁則 石堂
寛明 松原
Hiroaki Matsubara
寛明 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2014261831A priority Critical patent/JP6418686B2/en
Publication of JP2016122727A publication Critical patent/JP2016122727A/en
Application granted granted Critical
Publication of JP6418686B2 publication Critical patent/JP6418686B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is reduced in thermal resistance by providing a thermal via in a surface of an active part of a semiconductor element in a simple method, and thereby has low thermal resistance.SOLUTION: A semiconductor device includes: a substrate 1; a semiconductor element 2 mounted on one main surface of the substrate 1 through an adhesion layer 3 with an element circuit surface up; an insulation layer 4 sealing the semiconductor element 2 and its periphery; a wiring layer 5 provided in the insulation layer 4; a conductive via 7 provided in the insulation layer 4 and electrically connecting with the wiring layer 5; and a thermal via 6 provided in the insulation layer 4 and thermally connected to the semiconductor element 2. A top surface of the semiconductor element 2 has a nitride film or silicon oxide film 11, and the thermal via 6 is in direct contact with the nitride film or silicon oxide film 11.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置およびその製造方法に係わる。   The present invention relates to a semiconductor device and a manufacturing method thereof.

半導体装置の基板や配線に電流が流れると発熱する。近年、半導体装置の小型・高密度化に伴い発熱密度が高くなっている。また、近年ではパワー素子だけでなく、動作電圧の低いシステムＬＳＩ、イメージセンサなどにおいても近年の高集積化により１チップ当たりに流れる電流量が多くなってきており、素子の熱抵抗低減の要望が高まっている。
温度が上昇すると半導体装置の特性が大きく変動し、信頼性が著しく低下する。この温度上昇を防ぐため、半導体装置にサーマルビアやサーマルボールを設けて放熱させることが行われている（特許文献１、２参照）。 When current flows through the substrate or wiring of the semiconductor device, it generates heat. In recent years, the heat generation density has increased with the miniaturization and high density of semiconductor devices. In recent years, not only power devices, but also system LSIs and image sensors with low operating voltages, the amount of current that flows per chip has increased due to recent high integration, and there is a demand for reducing the thermal resistance of devices. It is growing.
When the temperature rises, the characteristics of the semiconductor device greatly fluctuate, and the reliability is significantly lowered. In order to prevent this temperature rise, a semiconductor device is provided with a thermal via or a thermal ball to dissipate heat (see Patent Documents 1 and 2).

特許文献１の半導体装置の断面図を図５に示す。
図５において、半導体素子２の動作時に発生した熱は、半導体チップ２の裏面から電極２１およびサーマルビア６を通じて基板１裏面の電極２３に伝わり放散されるようになっている。 A cross-sectional view of the semiconductor device of Patent Document 1 is shown in FIG.
In FIG. 5, the heat generated during the operation of the semiconductor element 2 is transmitted from the back surface of the semiconductor chip 2 to the electrode 23 on the back surface of the substrate 1 through the electrode 21 and the thermal via 6 and is dissipated.

特許文献２の半導体装置の断面図を図６に示す。
図６において、半導体装置は支持板１、半導体素子２、複数のサーマルビア６、配線層５、複数のサーマルバンプパッド１７、１７’、及び複数のバンプ電極２２及び搭載用電極２３を有している。
サーマルビア６は、支持板１を貫通している。サーマルバンプパッド１７、１７’はサーマルビア６に熱的に接続されている。サーマルバンプパッド１７には、熱伝達部材としてのサーマルバンプ１８が熱的に接続されている。 A cross-sectional view of the semiconductor device of Patent Document 2 is shown in FIG.
In FIG. 6, the semiconductor device has a support plate 1, a semiconductor element 2, a plurality of thermal vias 6, a wiring layer 5, a plurality of thermal bump pads 17 and 17 ′, a plurality of bump electrodes 22 and a mounting electrode 23. Yes.
The thermal via 6 passes through the support plate 1. The thermal bump pads 17 and 17 ′ are thermally connected to the thermal via 6. A thermal bump 18 as a heat transfer member is thermally connected to the thermal bump pad 17.

図７にサーマルビアを半導体素子表面に設けた従来の半導体パッケージの構造の詳細を示す。
図７Ａは半導体パッケージの断面図であり、図７Ｂ及び図７Ｃは図７Ａの要部断面図である。
図７Ｂは半導体素子の保護膜が窒化膜１１のみからなる場合を示し、図７Ｃは保護膜が窒化膜１１とポリイミド１２とからなる場合を示す。
図７Ｂ及び図７Ｃに示すように従来は半導体表面からサーマルビア６を設けるにはサーマルビア６を受ける為の受けランド１５が必要であり、受けランド１５を形成するための工程が必要であった。 FIG. 7 shows details of the structure of a conventional semiconductor package in which thermal vias are provided on the surface of the semiconductor element.
7A is a cross-sectional view of the semiconductor package, and FIGS. 7B and 7C are cross-sectional views of the main part of FIG. 7A.
FIG. 7B shows a case where the protective film of the semiconductor element is made only of the nitride film 11, and FIG. 7C shows a case where the protective film is made of the nitride film 11 and the polyimide 12.
As shown in FIGS. 7B and 7C, conventionally, in order to provide the thermal via 6 from the semiconductor surface, the receiving land 15 for receiving the thermal via 6 is required, and a process for forming the receiving land 15 is required. .

図８にサーマルバンプを半導体素子表面に設けた従来の半導体パッケージの構造の詳細を示す。
図８Ａは半導体パッケージの断面図であり、図８Ｂは図８Ａの要部断面図である。
図８Ｂに示すように、従来はサーマルバンプ１８を窒化膜１１を有する半導体素子２の表面に設けるには実装前に半導体素子２の表面に再配線層１６によりサーマルパッド１７を形成したのち、バンプ１８を形成し、これを基板に実装する必要があった。 FIG. 8 shows details of the structure of a conventional semiconductor package in which thermal bumps are provided on the surface of the semiconductor element.
8A is a cross-sectional view of the semiconductor package, and FIG. 8B is a cross-sectional view of the main part of FIG. 8A.
As shown in FIG. 8B, conventionally, in order to provide the thermal bump 18 on the surface of the semiconductor element 2 having the nitride film 11, a thermal pad 17 is formed on the surface of the semiconductor element 2 by the rewiring layer 16 before mounting, and then the bump is formed. 18 had to be formed and mounted on the substrate.

特開２００６−２７８８３２号公報JP 2006-278832 A 特開２００３―２９７９６６号公報JP 2003-297966 A

本発明は半導体素子の能動部表面にサーマルビアを簡便な方法で設けることにより熱抵抗を低減した低熱抵抗の半導体装置及びその製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a low thermal resistance semiconductor device having a reduced thermal resistance by providing a thermal via on a surface of an active part of a semiconductor element by a simple method and a method for manufacturing the same.

本発明者らは、鋭意検討を進めた結果、サーマルビアの開口にレーザーアブレーション法を用いることによって半導体素子の窒化膜又は酸化ケイ素膜とサーマルビアとが直接接触する構造とすることができることを見いだして、本発明を完成した。
すなわち、本発明は以下に記載する通りのものである。 As a result of diligent investigations, the present inventors have found that a structure in which a nitride film or a silicon oxide film of a semiconductor element is in direct contact with a thermal via can be formed by using a laser ablation method in the opening of the thermal via. Thus, the present invention has been completed.
That is, the present invention is as described below.

（１）支持体と、
前記支持体の一方の主面に接着層を介して素子回路面を上にして搭載された半導体素子と、
前記半導体素子及びその周辺を封止する絶縁層と、
前記絶縁層内に設けられた配線層と、
前記絶縁層内に設けられ前記配線層に電気接続している導電ビアと、
前記絶縁層内に設けられ、前記半導体素子と熱的に接続されているサーマルビアと、を含み、
前記半導体素子の表面は窒化膜又は酸化ケイ素膜を有しており、
前記サーマルビアは前記窒化膜又は酸化ケイ素膜に直接接触している
ことを特徴とする半導体装置。
（２）支持体と、
前記支持体の一方の主面に接着層を介して素子回路面を上にして搭載された半導体素子と、
前記半導体素子及びその周辺を封止する絶縁層と、
前記絶縁材料層内に設けられた配線層と、
前記絶縁層内に設けられ前記配線層に電気接続している導電ビアと、
前記絶縁層内に設けられ、前記半導体素子と熱的に接続されているサーマルビアと、を含み、
前記半導体素子の表面は窒化膜又は酸化ケイ素膜とポリイミド膜とをこの順に有しており、
前記サーマルビアは前記ポリイミド膜を貫通して前記窒化膜又は酸化ケイ素膜に直接接触している
ことを特徴とする半導体装置。
（３）前記絶縁層はエポキシ樹脂とフィラーとの混合物からなることを特徴とする上記（１）又は（２）に記載の半導体装置。
（４）前記絶縁層は感光性樹脂からなることを特徴とする上記（１）又は（２）に記載の半導体装置。
（５）支持板の一方の主面に、表面に窒化膜又は酸化ケイ素膜を有する複数の半導体素子をその素子回路面が上になるようにして配置し、固着する工程、
前記半導体素子及びその周辺に絶縁層を形成する工程、
前記絶縁層内にレーザー光によるレーザーアブレーション法により、前記絶縁層を除去して前記窒化膜又は酸化ケイ素膜に達する開口を形成して、導電ビア用ビアホール及びサーマルビア用ビアホールを形成する工程、
前記絶縁層上に配線層を形成すると共に、前記導電ビア用ビアホール及び前記サーマルビア用ビアホール内に導電ビア及びサーマルビアを形成する工程、
前記配線層上に外部電極を形成する工程、
及び、
所定の位置で前記支持板及び前記絶縁層を切断することにより、１つまたは複数の半導体素子を含む半導体装置を分離する工程
を具備することを特徴とする半導体装置の製造方法。
（６）支持板の一方の主面に、その表面から窒化膜又は酸化ケイ素膜とポリイミド膜とをこの順に有する複数の半導体素子をその素子回路面が上になるようにして配置し、固着する工程、
前記半導体素子及びその周辺に熱硬化性樹脂を含む絶縁層を形成する工程、
前記絶縁層内にレーザー光によるレーザーアブレーション法により、記絶縁層及びポリイミド膜を除去して前記窒化膜又は酸化ケイ素膜に達する開口を形成して、導電ビア用ビアホール及びサーマルビア用ビアホールを形成する工程、
前記絶縁層上に配線層を形成すると共に、前記導電ビア用ビアホール及び前記サーマルビア用ビアホール内に導電ビア及びサーマルビアを形成する工程、
前記配線層上に外部電極を形成する工程、
及び、
所定の位置で前記支持板及び前記絶縁層を切断することにより、１つまたは複数の半導体素子を含む半導体装置を分離する工程
を具備することを特徴とする半導体装置の製造方法。
（７）支持板の一方の主面に、その表面から窒化膜又は酸化ケイ素膜及びポリイミド膜をこの順に有する複数の半導体素子をその素子回路面が上になるようにして配置し、固着する工程、
前記半導体素子及びその周辺に感光性樹脂からなる絶縁層を形成する工程、
前記半導体素子の電極の位置に対応する前記絶縁層をフォトリソグラフィー法によって開口して導電ビア用ビアホールを形成する工程、
前記絶縁層内にレーザー光によるレーザーアブレーション法により、記絶縁層及びポリイミド膜を除去して前記窒化膜又は酸化ケイ素膜に達する開口を形成してサーマルビア用ビアホールを形成する工程、
前記絶縁層上に配線層を形成すると共に、前記導電ビア用ビアホール及び前記サーマルビア用ビアホール内に導電ビア及びサーマルビアを形成する工程、
前記配線層上に外部電極を形成する工程、
及び、
所定の位置で前記支持板及び前記絶縁層を切断することにより、１つまたは複数の半導体素子を含む半導体装置を分離する工程
を具備することを特徴とする半導体装置の製造方法。
（８）前記レーザーがエキシマレーザー又はフェムト秒レーザーであることを特徴とする上記（５）〜（７）のいずれかに記載の半導体装置の製造方法。 (1) a support;
A semiconductor element mounted on one main surface of the support with the element circuit surface facing up via an adhesive layer;
An insulating layer for sealing the semiconductor element and its periphery;
A wiring layer provided in the insulating layer;
A conductive via provided in the insulating layer and electrically connected to the wiring layer;
A thermal via provided in the insulating layer and thermally connected to the semiconductor element;
The surface of the semiconductor element has a nitride film or a silicon oxide film,
The thermal via is in direct contact with the nitride film or silicon oxide film.
(2) a support;
A semiconductor element mounted on one main surface of the support with the element circuit surface facing up via an adhesive layer;
An insulating layer for sealing the semiconductor element and its periphery;
A wiring layer provided in the insulating material layer;
A conductive via provided in the insulating layer and electrically connected to the wiring layer;
A thermal via provided in the insulating layer and thermally connected to the semiconductor element;
The surface of the semiconductor element has a nitride film or a silicon oxide film and a polyimide film in this order,
The thermal via penetrates the polyimide film and is in direct contact with the nitride film or silicon oxide film.
(3) The semiconductor device according to (1) or (2), wherein the insulating layer is made of a mixture of an epoxy resin and a filler.
(4) The semiconductor device according to (1) or (2), wherein the insulating layer is made of a photosensitive resin.
(5) A step of arranging and fixing a plurality of semiconductor elements having a nitride film or a silicon oxide film on the surface thereof on one main surface of the support plate with the element circuit surface facing upward,
Forming an insulating layer on the semiconductor element and its periphery;
A step of forming a via hole for a conductive via and a via hole for a thermal via by forming an opening reaching the nitride film or the silicon oxide film by removing the insulating layer by a laser ablation method using a laser beam in the insulating layer;
Forming a wiring layer on the insulating layer, and forming a conductive via and a thermal via in the conductive via via hole and the thermal via via hole;
Forming an external electrode on the wiring layer;
as well as,
A method of manufacturing a semiconductor device, comprising: a step of separating a semiconductor device including one or more semiconductor elements by cutting the support plate and the insulating layer at a predetermined position.
(6) A plurality of semiconductor elements each having a nitride film or a silicon oxide film and a polyimide film in this order from the surface are arranged and fixed on one main surface of the support plate with the element circuit surface facing up. Process,
Forming an insulating layer containing a thermosetting resin around the semiconductor element and its periphery;
The insulating layer and the polyimide film are removed in the insulating layer by a laser ablation method using a laser beam to form an opening reaching the nitride film or the silicon oxide film, thereby forming a conductive via via hole and a thermal via via hole. Process,
Forming a wiring layer on the insulating layer, and forming a conductive via and a thermal via in the conductive via via hole and the thermal via via hole;
Forming an external electrode on the wiring layer;
as well as,
A method of manufacturing a semiconductor device, comprising: a step of separating a semiconductor device including one or more semiconductor elements by cutting the support plate and the insulating layer at a predetermined position.
(7) A step of arranging and fixing a plurality of semiconductor elements having a nitride film or a silicon oxide film and a polyimide film in this order from one surface of the support plate with the element circuit surface facing upward on one main surface of the support plate ,
Forming an insulating layer made of a photosensitive resin around the semiconductor element and its periphery;
A step of opening the insulating layer corresponding to the position of the electrode of the semiconductor element by a photolithography method to form a via hole for a conductive via;
A step of forming a thermal via via by forming an opening reaching the nitride film or the silicon oxide film by removing the insulating layer and the polyimide film by a laser ablation method using a laser beam in the insulating layer;
Forming a wiring layer on the insulating layer, and forming a conductive via and a thermal via in the conductive via via hole and the thermal via via hole;
Forming an external electrode on the wiring layer;
as well as,
A method of manufacturing a semiconductor device, comprising: a step of separating a semiconductor device including one or more semiconductor elements by cutting the support plate and the insulating layer at a predetermined position.
(8) The method for manufacturing a semiconductor device according to any one of (5) to (7), wherein the laser is an excimer laser or a femtosecond laser.

本発明の半導体装置は以下に記載する通りの効果を奏することができる。
・サーマルビアを受ける為のランドを必要としないため、半導体素子の熱をより効率的に放熱することができる。
・サーマルビアを受ける為のランドを必要とないため、半導体製造方法における工程数を削減することができる。 The semiconductor device of the present invention can achieve the effects as described below.
-Since no land for receiving thermal vias is required, the heat of the semiconductor element can be radiated more efficiently.
-Since a land for receiving a thermal via is not required, the number of steps in the semiconductor manufacturing method can be reduced.

本発明の実施形態１の半導体装置を示す図である。It is a figure which shows the semiconductor device of Embodiment 1 of this invention. 本発明の実施形態１の半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device of Embodiment 1 of this invention. 本発明の実施形態１の半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device of Embodiment 1 of this invention. 本発明の実施形態１の半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device of Embodiment 1 of this invention. 本発明の実施形態１の半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device of Embodiment 1 of this invention. 本発明の実施形態２の半導体装置を示す図である。It is a figure which shows the semiconductor device of Embodiment 2 of this invention. 本発明の実施形態４の半導体装置を示す図である。It is a figure which shows the semiconductor device of Embodiment 4 of this invention. 従来の半導体装置の例を示す図である。It is a figure which shows the example of the conventional semiconductor device. 従来の半導体装置の例を示す図である。It is a figure which shows the example of the conventional semiconductor device. 従来の半導体装置におけるサーマルビアを用いた放熱構造を説明する図である。It is a figure explaining the thermal radiation structure using the thermal via in the conventional semiconductor device. 従来の半導体装置におけるサーマルバンプを用いた放熱構造を説明する図である。It is a figure explaining the thermal radiation structure using the thermal bump in the conventional semiconductor device.

以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。   Hereinafter, modes for carrying out the present invention will be described. In addition, although embodiment is described based on drawing in the following description, those drawings are provided for illustration and this invention is not limited to those drawings.

（実施形態１）
図１は本発明に係る半導体装置の実施形態１を示す縦断面図である。
図１Ａに示した半導体装置１０は、支持体１、該支持体１に接着層３によって固着された半導体素子２、第１絶縁層４ａ、第２絶縁層４ｂ、第３絶縁層４ｃ、第４絶縁層４ｄ、第１配線層５ａ、第２配線層５ｂ、第３配線層５ｃ、複数のサーマルビア６、導電ビア７及び外部端子９から構成されている。半導体素子２は電極２１を有している。
第１配線層５ａは第１絶縁層４ａの表面に、第２配線層５ｂは第２絶縁層４ｂの表面に、第３配線層５ｃは第３絶縁層４ｃの表面にそれぞれ形成されている。 (Embodiment 1)
FIG. 1 is a longitudinal sectional view showing a semiconductor device according to a first embodiment of the present invention.
A semiconductor device 10 shown in FIG. 1A includes a support 1, a semiconductor element 2 fixed to the support 1 by an adhesive layer 3, a first insulating layer 4a, a second insulating layer 4b, a third insulating layer 4c, a fourth The insulating layer 4d includes a first wiring layer 5a, a second wiring layer 5b, a third wiring layer 5c, a plurality of thermal vias 6, a conductive via 7, and an external terminal 9. The semiconductor element 2 has an electrode 21.
The first wiring layer 5a is formed on the surface of the first insulating layer 4a, the second wiring layer 5b is formed on the surface of the second insulating layer 4b, and the third wiring layer 5c is formed on the surface of the third insulating layer 4c.

図１Ｂは図１Ａにおける半導体素子２の表面と接触するサーマルビア６の端部付近を拡大して示した図である。
本実施形態においては、半導体素子２としては表面に保護膜として窒化膜１１のみを有するものを用いる。
図１Ｂに示すようにサーマルビアの先端は半導体素子の窒化膜に直接に接触しているため、放熱効果が大きくなる。
本実施形態の半導体装置は配線層を３層備えているが、製品仕様によっては配線層を１層又は２層備えるようにするか、配線層を４層以上備えるようにしても良い。 FIG. 1B is an enlarged view showing the vicinity of the end portion of the thermal via 6 in contact with the surface of the semiconductor element 2 in FIG. 1A.
In the present embodiment, the semiconductor element 2 having only the nitride film 11 as a protective film on the surface is used.
As shown in FIG. 1B, since the tip of the thermal via is in direct contact with the nitride film of the semiconductor element, the heat dissipation effect is increased.
Although the semiconductor device of this embodiment includes three wiring layers, depending on the product specifications, one or two wiring layers may be provided, or four or more wiring layers may be provided.

＜製造方法＞
本実施形態の半導体装置の製造方法について図２−１〜図２−４に基づいて工程順に以下説明する。（Ａ)半導体素子搭載工程（図２Ａ）
支持体１の一方の主面に半導体素子２を接着層３によって固着し、半導体素子２を支持体１に搭載する。
（Ｂ)封止工程（図２Ｂ）
支持体１の半導体素子２の搭載面を第１絶縁層４ａで封止する。
第１絶縁層４ａの材料としては熱硬化性樹脂とシリカフィラーとからなる樹脂フィルムを用いることができる。熱硬化性樹脂としてはエポキシ樹脂を用いることが好ましい。
前記樹脂フィルムを支持板１及び半導体素子２上に載置しプレス装置やロールラミネーターなどで半導体素子２を封止する。 <Manufacturing method>
A manufacturing method of the semiconductor device of this embodiment will be described below in the order of steps based on FIGS. 2-1 to 2-4. (A) Semiconductor element mounting process (FIG. 2A)
The semiconductor element 2 is fixed to one main surface of the support 1 with an adhesive layer 3, and the semiconductor element 2 is mounted on the support 1.
(B) Sealing process (FIG. 2B)
The mounting surface of the semiconductor element 2 of the support 1 is sealed with the first insulating layer 4a.
As a material of the first insulating layer 4a, a resin film made of a thermosetting resin and a silica filler can be used. An epoxy resin is preferably used as the thermosetting resin.
The resin film is placed on the support plate 1 and the semiconductor element 2, and the semiconductor element 2 is sealed with a press device, a roll laminator or the like.

（Ｃ）ビアホール形成工程（図２Ｃ）
半導体素子の電極部及びサーマルビア部に対応する絶縁層の樹脂面にエキシマレーザー又はフェムト秒レーザーを照射してレーザーアブレーション法によりビアホール８（サーマルビア用ビアホール８ａ及び導電ビア用ビアホール８ｂ）を開口する。
通常のレーザー加工に用いられるＣＯ２レーザーやＹＡＧレーザーは被照射部位の樹脂の分子が光エネルギーを吸収して振動し、熱エネルギーに変換されて溶融・蒸発することで加工され、保護膜である窒化膜１１が損傷を受ける。これに対して本実施形態で用いるエキシマレーザー又はフェムト秒レーザーは光エネルギーで被照射部位の樹脂の分子の分子結合を切断し、周辺部分に熱拡散せずに分子を除去する「アブレーション」という現象を利用して加工する非熱加工である。このため、レーザーアブレーション法によれば、半導体素子の電極の材料であるＡｌやＣｕ及び半導体の保護膜である窒化膜はアブレーションする速度が遅いため加工されることがなく、開口の形成は電極上や保護膜上で止めることができる。
（Ｄ）シード層形成工程（図２Ｄ）
スパッタリングによりシード層１３を形成して第１熱絶縁層４ａに導電性を付与する。なお、シード層１３を形成する前に逆スパッタにより電極表面の酸化膜を除去しておく。
シード層１３の材料としてはＴｉ／ＣｕやＴｉＷ／Ｃｕ等を用いることができる。
（Ｅ）パターニング工程（図２Ｅ）
感光性のフォトレジスト１４を塗布し、第１配線層５ａを形成するためのパターニングを行う。 (C) Via hole formation process (FIG. 2C)
The resin surface of the insulating layer corresponding to the electrode portion and the thermal via portion of the semiconductor element is irradiated with an excimer laser or a femtosecond laser to open via holes 8 (thermal via via hole 8a and conductive via via hole 8b) by laser ablation. .
CO 2 laser or YAG laser for use in the conventional laser processing is processed by molecules of the irradiated site resin absorbs light energy vibrates, melting and evaporation is converted into thermal energy, is a protective film The nitride film 11 is damaged. On the other hand, the excimer laser or femtosecond laser used in the present embodiment is a phenomenon called “ablation” in which the molecular bond of the resin molecule at the irradiated site is cut by light energy and the molecule is removed without thermal diffusion to the peripheral part. Non-thermal processing that uses For this reason, according to the laser ablation method, Al or Cu that is a material of an electrode of a semiconductor element and a nitride film that is a protective film of a semiconductor are not processed because the ablation speed is slow, and an opening is formed on the electrode. And can be stopped on the protective film.
(D) Seed layer forming step (FIG. 2D)
A seed layer 13 is formed by sputtering to impart conductivity to the first thermal insulating layer 4a. Note that the oxide film on the electrode surface is removed by reverse sputtering before the seed layer 13 is formed.
As a material for the seed layer 13, Ti / Cu, TiW / Cu, or the like can be used.
(E) Patterning process (FIG. 2E)
A photosensitive photoresist 14 is applied and patterning is performed to form the first wiring layer 5a.

（Ｆ）第１配線層形成工程（図２Ｆ）
電解メッキ法によって、シード層１３を形成した第１絶縁層４ａの表面に第１配線層５ａを形成すると共に、サーマルビア用ビアホール８ａ、導電ビア用ビアホール８ｂ内にサーマルビア６及び導電ビア７を形成する。
（Ｇ）レジスト除去及びエッチング工程（図２Ｇ）
フォトレジストをレジスト剥離液で除去し、次いでシード層１３をエッチングして除去する。第１絶縁層４ａの表面には配線層５ａが形成される。
（Ｈ）第１配線層封止工程（図２Ｈ）
第２絶縁層４ｂによって第１配線層５ａを封止する。
（Ｉ）ビアホール形成工程（図２Ｉ）
放熱経路となるサーマルビアと第１配線層５ａと第２配線層５ｂとを接続するためのビア（サーマルビア用ビアホール８ａ、導電ビア用ビアホール８ｂ）を形成する。
（Ｊ）第２配線層形成工程（図２Ｊ）
前記（Ｃ）〜（Ｇ）の工程を繰り返して第２配線層５ｂを形成する。 (F) First wiring layer forming step (FIG. 2F)
The first wiring layer 5a is formed on the surface of the first insulating layer 4a on which the seed layer 13 is formed by electrolytic plating, and the thermal via 6 and the conductive via 7 are formed in the thermal via via hole 8a and the conductive via via hole 8b. Form.
(G) Resist removal and etching process (FIG. 2G)
The photoresist is removed with a resist stripping solution, and then the seed layer 13 is etched away. A wiring layer 5a is formed on the surface of the first insulating layer 4a.
(H) First wiring layer sealing step (FIG. 2H)
The first wiring layer 5a is sealed with the second insulating layer 4b.
(I) Via hole formation process (FIG. 2I)
Vias (thermal via via hole 8a, conductive via via hole 8b) for connecting the thermal via serving as a heat dissipation path and the first wiring layer 5a and the second wiring layer 5b are formed.
(J) Second wiring layer forming step (FIG. 2J)
The steps (C) to (G) are repeated to form the second wiring layer 5b.

（Ｋ）第２配線層封止工程（図２Ｋ）
第３絶縁層４ｃによって第２配線層５ｂを封止する。
（Ｌ）ビアホール形成工程（図２Ｌ）
第３絶縁層４ｃにサーマルビア用ビアホール８ａ及び第２配線層５ｂと第３配線層５ｃとを接続するための導電ビア用ビアホール８ｂを形成する。 (K) Second wiring layer sealing step (FIG. 2K)
The second wiring layer 5b is sealed with the third insulating layer 4c.
(L) Via hole formation process (FIG. 2L)
Thermal via via hole 8a and conductive via via hole 8b for connecting second wiring layer 5b and third wiring layer 5c are formed in third insulating layer 4c.

（Ｍ）第３配線層形成工程（図２Ｍ）
前記（Ｃ）〜（Ｇ）の工程を繰り返して第３配線層５ｃを形成する。
（Ｎ）第３配線層封止工程（図２Ｎ）
第４絶縁層４ｄで第３配線層５ｃを封止する。
（Ｏ）外部端子搭載工程（図２Ｏ）
外部端子搭載部の第４絶縁層５ｄに開口を形成し、該開口に外部電極９を搭載する。外部電極９の材料としてははんだを使用する。 (M) Third wiring layer forming step (FIG. 2M)
The steps (C) to (G) are repeated to form the third wiring layer 5c.
(N) Third wiring layer sealing step (FIG. 2N)
The third wiring layer 5c is sealed with the fourth insulating layer 4d.
(O) External terminal mounting process (Figure 2O)
An opening is formed in the fourth insulating layer 5d of the external terminal mounting portion, and the external electrode 9 is mounted in the opening. Solder is used as the material of the external electrode 9.

前記（ｂ）工程については以下の実施形態を採用することができる。
すなわち、前記（ｂ）工程において、熱硬化性樹脂とシリカフィラーとからなる樹脂フィルムを用いることに代えて、パウダー状の熱硬化性樹脂とシリカフィラーとからなる混合粉末を用い圧縮成形によって半導体素子を封止し、次いで前記（ｃ）工程を行う。 The following embodiment can be adopted for the step (b).
That is, in the step (b), instead of using a resin film made of a thermosetting resin and a silica filler, a semiconductor element is formed by compression molding using a mixed powder made of a powdery thermosetting resin and a silica filler. Then, the step (c) is performed.

（実施形態２）
図３は本発明に係る半導体装置の実施形態２を示す断面図である。
図３Ａは半導体装置の断面図であり、図３Ｂは図３Ａのサーマルビア端部付近を拡大して示した図である。
本実施形態の半導体装置１０は実施形態１の半導体装置において、半導体素子２として表面に保護膜として、半導体側から窒化膜１１及びポリイミド膜１２を積層して設けた半導体素子２を用いたことを除いては実施形態１の半導体装置と同様の構成を有する。
図３Ｂに示すようにサーマルビアの先端は半導体素子２のポリイミド膜１２を貫通して窒化膜１１に直接に接触している。このため、放熱効果が大きくなる。
本実施形態の半導体装置１０は配線層を３層備えているが、製品仕様によっては配線層を１層又は２層としても良いし、４層以上としても良い。 (Embodiment 2)
FIG. 3 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.
FIG. 3A is a cross-sectional view of the semiconductor device, and FIG. 3B is an enlarged view of the vicinity of an end portion of the thermal via in FIG. 3A.
The semiconductor device 10 of the present embodiment uses the semiconductor element 2 in which the nitride film 11 and the polyimide film 12 are stacked from the semiconductor side as a protective film on the surface as the semiconductor element 2 in the semiconductor device of the first embodiment. Except for this, the semiconductor device has the same configuration as that of the semiconductor device of the first embodiment.
As shown in FIG. 3B, the tip of the thermal via penetrates the polyimide film 12 of the semiconductor element 2 and is in direct contact with the nitride film 11. For this reason, the heat dissipation effect is increased.
Although the semiconductor device 10 of this embodiment includes three wiring layers, the wiring layer may be one layer or two layers, or may be four layers or more depending on product specifications.

＜製造方法＞
実施形態２の半導体装置の製造方法は下記の点を除いて前記実施形態１の半導体装置の製造方法と同様である。
半導体素子の保護膜が窒化膜１１とポリイミド膜１２との２層構造であり、レーザーアブレーションにより、第１絶縁層４ａの樹脂とポリイミド膜１２とを開口し窒化膜１１上で開口を止める点。 <Manufacturing method>
The manufacturing method of the semiconductor device of the second embodiment is the same as the manufacturing method of the semiconductor device of the first embodiment except for the following points.
The protective film of the semiconductor element has a two-layer structure of a nitride film 11 and a polyimide film 12, and the resin of the first insulating layer 4a and the polyimide film 12 are opened by laser ablation and the opening is stopped on the nitride film 11.

（実施形態３）
実施形態２では第１絶縁層の材料として熱硬化性樹脂とシリカフィラーとの混合物を用いたが、実施形態３では、第１絶縁層の材料として感光性樹脂を用いる。
そして、第１絶縁層の材料として感光性樹脂を用いた場合にはフォトリソグラフィーによって加工することができる。ポリイミド膜はフォトリソグラフィーによって加工できないため、レーザーアブレーションによりポリイミド膜を除去する。
従って、実施形態３では前記（ｃ）工程に代えて以下の（ｃ’）工程を採用することができる。
（ｃ’）半導体素子２の電極２１上の感光性樹脂からなる第１絶縁層４ａにフォトリソグラフィー法で導電ビア用ビアホールを開口する。
次いで、感光性樹脂を熱硬化させた後にエキシマレーザー又はフェムト秒レーザー用いてレーザーアブレーション法によってサーマルビア用のビアホールを開口する。 (Embodiment 3)
In the second embodiment, a mixture of a thermosetting resin and a silica filler is used as the material for the first insulating layer. In the third embodiment, a photosensitive resin is used as the material for the first insulating layer.
When a photosensitive resin is used as the material for the first insulating layer, it can be processed by photolithography. Since the polyimide film cannot be processed by photolithography, the polyimide film is removed by laser ablation.
Therefore, in the third embodiment, the following step (c ′) can be adopted instead of the step (c).
(C ′) A via hole for a conductive via is opened in the first insulating layer 4a made of a photosensitive resin on the electrode 21 of the semiconductor element 2 by photolithography.
Next, after thermally curing the photosensitive resin, a via hole for thermal via is opened by a laser ablation method using an excimer laser or a femtosecond laser.

（実施形態４）
図４は本発明に係る半導体装置の実施形態４を示す縦断面図である。
本実施形態の半導体装置は実施形態１の半導体装置において、半導体素子２と接するサーマルビア６の水平断面積を大きくしたこと以外は実施形態１の半導体装置と同様の構成を有する。
図４に示すようにこの半導体装置は、サーマルビア６と半導体素子２との接触面積が大きいため半導体素子２の表面と接する第１絶縁層４ａの体積が減少し、半導体素子２の表面と接触するサーマルビア６の体積が増えるので、サーマルビア６を個別に分離した状態で設ける場合に比べて効果的に放熱ができる。 (Embodiment 4)
FIG. 4 is a longitudinal sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
The semiconductor device of this embodiment has the same configuration as that of the semiconductor device of the first embodiment, except that the horizontal cross-sectional area of the thermal via 6 in contact with the semiconductor element 2 is increased in the semiconductor device of the first embodiment.
As shown in FIG. 4, in this semiconductor device, the contact area between the thermal via 6 and the semiconductor element 2 is large, so the volume of the first insulating layer 4a in contact with the surface of the semiconductor element 2 is reduced, and the surface of the semiconductor element 2 is in contact with the surface. Since the volume of the thermal via 6 to be increased increases, heat can be radiated more effectively than the case where the thermal via 6 is provided separately.

１ 支持体
２ 半導体素子
３ 接着層４ａ 第１絶縁層
４ｂ 第２絶縁層
４ｃ 第３絶縁層
４ｄ 第４絶縁層
５ 配線層
５ａ 第１配線層
５ｂ 第２配線層
５ｃ 第３配線層
６ サーマルビア
７ 導電ビア
８ａ サーマルビア用ビアホール
８ｂ 導電ビア用ビアホール
９ 外部電極
１０ 半導体装置
１１ 窒化膜、酸化ケイ素膜
１２ ポリイミド膜
１３ シード層
１４ フォトレジスト
１５ 受けランド
１６ 再配線層
１７、１７’ サーマルバンプパッド
１８ サーマルバンプ
１９ ワイヤ
２１ 電極
２２ バンプ電極
２３ 電極、搭載用電極
２４、２５ 保護膜
２６ 絶縁層 DESCRIPTION OF SYMBOLS 1 Support body 2 Semiconductor element 3 Adhesion layer 4a 1st insulating layer 4b 2nd insulating layer 4c 3rd insulating layer 4d 4th insulating layer 5 Wiring layer 5a 1st wiring layer 5b 2nd wiring layer 5c 3rd wiring layer 6 Thermal via 7 conductive via 8a via hole for thermal via 8b via hole for conductive via 9 external electrode 10 semiconductor device 11 nitride film, silicon oxide film 12 polyimide film 13 seed layer 14 photoresist 15 receiving land 16 redistribution layers 17 and 17 ′ thermal bump pad 18 Thermal bump 19 Wire 21 Electrode 22 Bump electrode 23 Electrode, mounting electrodes 24 and 25 Protective film 26 Insulating layer

Claims (8)

支持体と、
前記支持体の一方の主面に接着層を介して素子回路面を上にして搭載された半導体素子と、
前記半導体素子及びその周辺を封止する絶縁層と、
前記絶縁層内に設けられた配線層と、
前記絶縁層内に設けられ前記配線層に電気接続している導電ビアと、
前記絶縁層内に設けられ、前記半導体素子と熱的に接続されているサーマルビアと、を含み、
前記半導体素子の表面は窒化膜又は酸化ケイ素膜を有しており、
前記サーマルビアは前記窒化膜又は酸化ケイ素膜に直接接触している
ことを特徴とする半導体装置。 A support;
A semiconductor element mounted on one main surface of the support with the element circuit surface facing up via an adhesive layer;
An insulating layer for sealing the semiconductor element and its periphery;
A wiring layer provided in the insulating layer;
A conductive via provided in the insulating layer and electrically connected to the wiring layer;
A thermal via provided in the insulating layer and thermally connected to the semiconductor element;
The surface of the semiconductor element has a nitride film or a silicon oxide film,
The thermal via is in direct contact with the nitride film or silicon oxide film. 支持体と、
前記支持体の一方の主面に接着層を介して素子回路面を上にして搭載された半導体素子と、
前記半導体素子及びその周辺を封止する絶縁層と、
前記絶縁材料層内に設けられた配線層と、
前記絶縁層内に設けられ前記配線層に電気接続している導電ビアと、
前記絶縁層内に設けられ、前記半導体素子と熱的に接続されているサーマルビアと、を含み、
前記半導体素子の表面は窒化膜又は酸化ケイ素膜とポリイミド膜とをこの順に有しており、
前記サーマルビアは前記ポリイミド膜を貫通して前記窒化膜又は酸化ケイ素膜に直接接触している
ことを特徴とする半導体装置。 A support;
A semiconductor element mounted on one main surface of the support with the element circuit surface facing up via an adhesive layer;
An insulating layer for sealing the semiconductor element and its periphery;
A wiring layer provided in the insulating material layer;
A conductive via provided in the insulating layer and electrically connected to the wiring layer;
A thermal via provided in the insulating layer and thermally connected to the semiconductor element;
The surface of the semiconductor element has a nitride film or a silicon oxide film and a polyimide film in this order,
The thermal via penetrates the polyimide film and is in direct contact with the nitride film or silicon oxide film. 前記絶縁層はエポキシ樹脂とフィラーとの混合物からなることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulating layer is made of a mixture of an epoxy resin and a filler. 前記絶縁層は感光性樹脂からなることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulating layer is made of a photosensitive resin. 支持板の一方の主面に、表面に窒化膜又は酸化ケイ素膜を有する複数の半導体素子をその素子回路面が上になるようにして配置し、固着する工程、
前記半導体素子及びその周辺に絶縁層を形成する工程、
前記絶縁層内にレーザー光によるレーザーアブレーション法により、前記絶縁層を除去して前記窒化膜又は酸化ケイ素膜に達する開口を形成して、導電ビア用ビアホール及びサーマルビア用ビアホールを形成する工程、
前記絶縁層上に配線層を形成すると共に、前記導電ビア用ビアホール及び前記サーマルビア用ビアホール内に導電ビア及びサーマルビアを形成する工程、
前記配線層上に外部電極を形成する工程、
及び、
所定の位置で前記支持板及び前記絶縁層を切断することにより、１つまたは複数の半導体素子を含む半導体装置を分離する工程
を具備することを特徴とする半導体装置の製造方法。 Arranging and fixing a plurality of semiconductor elements having a nitride film or a silicon oxide film on one surface of the support plate with the element circuit surface facing upward, on one main surface of the support plate;
Forming an insulating layer on the semiconductor element and its periphery;
A step of forming a via hole for a conductive via and a via hole for a thermal via by forming an opening reaching the nitride film or the silicon oxide film by removing the insulating layer by a laser ablation method using a laser beam in the insulating layer;
Forming a wiring layer on the insulating layer, and forming a conductive via and a thermal via in the conductive via via hole and the thermal via via hole;
Forming an external electrode on the wiring layer;
as well as,
A method of manufacturing a semiconductor device, comprising: a step of separating a semiconductor device including one or more semiconductor elements by cutting the support plate and the insulating layer at a predetermined position. 支持板の一方の主面に、その表面から窒化膜又は酸化ケイ素膜とポリイミド膜とをこの順に有する複数の半導体素子をその素子回路面が上になるようにして配置し、固着する工程、
前記半導体素子及びその周辺に熱硬化性樹脂を含む絶縁層を形成する工程、
前記絶縁層内にレーザー光によるレーザーアブレーション法により、記絶縁層及びポリイミド膜を除去して前記窒化膜又は酸化ケイ素膜に達する開口を形成して、導電ビア用ビアホール及びサーマルビア用ビアホールを形成する工程、
前記絶縁層上に配線層を形成すると共に、前記導電ビア用ビアホール及び前記サーマルビア用ビアホール内に導電ビア及びサーマルビアを形成する工程、
前記配線層上に外部電極を形成する工程、
及び、
所定の位置で前記支持板及び前記絶縁層を切断することにより、１つまたは複数の半導体素子を含む半導体装置を分離する工程
を具備することを特徴とする半導体装置の製造方法。 Arranging and fixing a plurality of semiconductor elements having a nitride film or a silicon oxide film and a polyimide film in this order on one main surface of the support plate with the element circuit surface facing upward;
Forming an insulating layer containing a thermosetting resin around the semiconductor element and its periphery;
The insulating layer and the polyimide film are removed in the insulating layer by a laser ablation method using a laser beam to form an opening reaching the nitride film or the silicon oxide film, thereby forming a conductive via via hole and a thermal via via hole. Process,
Forming a wiring layer on the insulating layer, and forming a conductive via and a thermal via in the conductive via via hole and the thermal via via hole;
Forming an external electrode on the wiring layer;
as well as,
A method of manufacturing a semiconductor device, comprising: a step of separating a semiconductor device including one or more semiconductor elements by cutting the support plate and the insulating layer at a predetermined position. 支持板の一方の主面に、その表面から窒化膜又は酸化ケイ素膜及びポリイミド膜をこの順に有する複数の半導体素子をその素子回路面が上になるようにして配置し、固着する工程、
前記半導体素子及びその周辺に感光性樹脂からなる絶縁層を形成する工程、
前記半導体素子の電極の位置に対応する前記絶縁層をフォトリソグラフィー法によって開口して導電ビア用ビアホールを形成する工程、
前記絶縁層内にレーザー光によるレーザーアブレーション法により、記絶縁層及びポリイミド膜を除去して前記窒化膜又は酸化ケイ素膜に達する開口を形成してサーマルビア用ビアホールを形成する工程、
前記絶縁層上に配線層を形成すると共に、前記導電ビア用ビアホール及び前記サーマルビア用ビアホール内に導電ビア及びサーマルビアを形成する工程、
前記配線層上に外部電極を形成する工程、
及び、
所定の位置で前記支持板及び前記絶縁層を切断することにより、１つまたは複数の半導体素子を含む半導体装置を分離する工程
を具備することを特徴とする半導体装置の製造方法。 Arranging and fixing a plurality of semiconductor elements having a nitride film or a silicon oxide film and a polyimide film in this order on one main surface of the support plate with the element circuit surface facing upward;
Forming an insulating layer made of a photosensitive resin around the semiconductor element and its periphery;
A step of opening the insulating layer corresponding to the position of the electrode of the semiconductor element by a photolithography method to form a via hole for a conductive via;
A step of forming a thermal via via by forming an opening reaching the nitride film or the silicon oxide film by removing the insulating layer and the polyimide film by a laser ablation method using a laser beam in the insulating layer;
Forming a wiring layer on the insulating layer, and forming a conductive via and a thermal via in the conductive via via hole and the thermal via via hole;
Forming an external electrode on the wiring layer;
as well as,
A method of manufacturing a semiconductor device, comprising: a step of separating a semiconductor device including one or more semiconductor elements by cutting the support plate and the insulating layer at a predetermined position. 前記レーザーがエキシマレーザー又はフェムト秒レーザーであることを特徴とする請求項５〜７のいずれかに記載の半導体装置の製造方法。



The method of manufacturing a semiconductor device according to claim 5, wherein the laser is an excimer laser or a femtosecond laser.



JP2014261831A 2014-12-25 2014-12-25 Semiconductor device and manufacturing method thereof Active JP6418686B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014261831A JP6418686B2 (en) 2014-12-25 2014-12-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014261831A JP6418686B2 (en) 2014-12-25 2014-12-25 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016122727A true JP2016122727A (en) 2016-07-07
JP6418686B2 JP6418686B2 (en) 2018-11-07

Family

ID=56329199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014261831A Active JP6418686B2 (en) 2014-12-25 2014-12-25 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6418686B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019123864A (en) * 2018-01-17 2019-07-25 東レ株式会社 Resin composition, cured film, method for producing relief pattern of cured film, electronic component, semiconductor device, method for producing electronic component, and method for producing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (en) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2004327624A (en) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd Multilayer circuit board with built-in component
JP2007116198A (en) * 2007-01-23 2007-05-10 Casio Comput Co Ltd Semiconductor device
JP2008205123A (en) * 2007-02-19 2008-09-04 Fujikura Ltd Wiring board with built-in electronic component, and mounting component of the same
WO2010041630A1 (en) * 2008-10-10 2010-04-15 日本電気株式会社 Semiconductor device and method for manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (en) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2004327624A (en) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd Multilayer circuit board with built-in component
JP2007116198A (en) * 2007-01-23 2007-05-10 Casio Comput Co Ltd Semiconductor device
JP2008205123A (en) * 2007-02-19 2008-09-04 Fujikura Ltd Wiring board with built-in electronic component, and mounting component of the same
WO2010041630A1 (en) * 2008-10-10 2010-04-15 日本電気株式会社 Semiconductor device and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019123864A (en) * 2018-01-17 2019-07-25 東レ株式会社 Resin composition, cured film, method for producing relief pattern of cured film, electronic component, semiconductor device, method for producing electronic component, and method for producing semiconductor device
JP7363030B2 (en) 2018-01-17 2023-10-18 東レ株式会社 Resin composition, cured film, method for producing relief pattern of cured film, electronic component, semiconductor device, method for producing electronic component, method for producing semiconductor device

Also Published As

Publication number Publication date
JP6418686B2 (en) 2018-11-07

Similar Documents

Publication Publication Date Title
KR102625910B1 (en) Embedded die on interposer package
TWI425581B (en) Techniques and configurations for recessed semiconductor substrates
TWI567916B (en) Package and method
US20110085304A1 (en) Thermal management device comprising thermally conductive heat spreader with electrically isolated through-hole vias
JP2011071274A (en) Semiconductor device and method for manufacturing the same
KR20130140643A (en) Semiconductor chip device with polymeric filler trench
JP4485865B2 (en) Semiconductor device and manufacturing method thereof
JP2006210777A (en) Semiconductor device
US9548219B2 (en) Semiconductor package and fabrication method thereof and carrier structure
US11784061B2 (en) Chip package structure and method for forming the same
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
JP6213554B2 (en) Semiconductor device
JP2008210912A (en) Semiconductor device and its manufacturing method
CN105702658A (en) Semiconductor package and fabrication method thereof
US11049796B2 (en) Manufacturing method of packaging device
JP6418686B2 (en) Semiconductor device and manufacturing method thereof
JP2019067973A (en) Substrate with built-in electronic component and method of manufacturing the same
US20220384286A1 (en) Chip package structure with heat conductive layer
US8421173B2 (en) Chip package structure and chip packaging process
JP7406973B2 (en) semiconductor equipment
JP6678196B2 (en) Semiconductor device and wiring structure manufacturing method
JP2016219535A (en) Electronic circuit device
CN110718529A (en) Semiconductor device and method for manufacturing semiconductor device
JP2012146734A (en) Semiconductor device, manufacturing method of the same and packaged body
JP2012142486A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6418686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250