JP2016103280A - 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 - Google Patents
複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 Download PDFInfo
- Publication number
- JP2016103280A JP2016103280A JP2015251651A JP2015251651A JP2016103280A JP 2016103280 A JP2016103280 A JP 2016103280A JP 2015251651 A JP2015251651 A JP 2015251651A JP 2015251651 A JP2015251651 A JP 2015251651A JP 2016103280 A JP2016103280 A JP 2016103280A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- operand
- processor
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 284
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000015654 memory Effects 0.000 claims description 99
- 230000004044 response Effects 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 abstract description 8
- 238000012545 processing Methods 0.000 description 70
- 230000006870 function Effects 0.000 description 55
- 238000010586 diagram Methods 0.000 description 46
- 230000008569 process Effects 0.000 description 36
- 238000003860 storage Methods 0.000 description 35
- 238000007667 floating Methods 0.000 description 32
- 238000005516 engineering process Methods 0.000 description 14
- 230000004927 fusion Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 238000005265 energy consumption Methods 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- VOXZDWNPVJITMN-ZBRFXRBCSA-N 17β-estradiol Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@H](CC4)O)[C@@H]4[C@@H]3CCC2=C1 VOXZDWNPVJITMN-ZBRFXRBCSA-N 0.000 description 5
- 239000000872 buffer Substances 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000005291 magnetic effect Effects 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 1
- 102000001332 SRC Human genes 0.000 description 1
- 108060006706 SRC Proteins 0.000 description 1
- 102100026150 Tyrosine-protein kinase Fgr Human genes 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000013515 script Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/52—Binary to binary
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
- G06F9/45516—Runtime code conversion or optimisation
- G06F9/4552—Involving translation to a different instruction set architecture, e.g. just-in-time translation in a JVM
Abstract
Description
Claims (24)
- プロセッサ内において命令をフュージングする方法であって、
第1オペランドデスティネーションを規定する第1命令と、第2オペランドソースを規定する第2命令と、分岐条件を規定する第3命令とを含む複数の命令をフェッチし、
前記複数の命令の一部分を単一のマイクロ演算にフュージングすることを含み、
前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、且つ、前記分岐条件が前記第2命令に依存している場合には、前記第1及び第2命令の両方を含む方法。 - 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第2命令が試験命令である場合に、前記第1、第2、及び第3命令を含む請求項1に記載の方法。
- 前記第1命令は、論理OR命令である請求項2に記載の方法。
- 前記第1命令は、論理AND命令である請求項2に記載の方法。
- 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第2命令が論理AND命令である場合に、前記第1、第2、及び第3命令を含む請求項1に記載の方法。
- 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第1命令が論理OR命令である場合に、前記第1、第2、及び第3命令を含む請求項1から3のいずれか1項に記載の方法。
- 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第1命令が論理AND命令である場合に、前記第1、第2、及び第3命令を含む請求項1、2および4のいずれか1項に記載の方法。
- 第1オペランドデスティネーションを規定する第1命令と、第2オペランドソースを規定する第2命令と、分岐条件を規定する第3命令とを含む複数の命令をフェッチするための第1パイプラインステージと、
前記複数の命令の一部分を単一の第1マイクロ演算として復号化するための第2パイプラインステージと
を有し、
前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、且つ、前記分岐条件が前記第2命令に依存している場合に、前記第1及び第2命令の両方を含むプロセッサ。 - 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、且つ、前記第2及び第3命令が連続しており、且つ、前記第2命令が試験命令である場合に、前記第1、第2、及び第3命令を含む請求項8に記載のプロセッサ。
- 前記第1命令は、論理OR命令である請求項9に記載のプロセッサ。
- 前記第1命令は、論理AND命令である請求項9に記載のプロセッサ。
- 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2命令が試験命令であり、且つ、前記第1命令が論理OR命令である場合に、前記第1及び第2命令の両方を含む請求項8に記載のプロセッサ。
- 前記分岐条件が前記第2命令に依存している場合に、前記単一の第1マイクロ演算と前記第3命令の第2マイクロ演算をフュージングするためのマイクロフュージョン論理を含む第3パイプラインステージを有する請求項12に記載のプロセッサ。
- 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第1命令が論理OR命令である場合に、前記第1、第2、及び第3命令を含む請求項8に記載のプロセッサ。
- 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第1命令が論理AND命令である場合に、前記第1、第2、及び第3命令を含む請求項8に記載のプロセッサ。
- プロセッサ内において命令をフュージングするシステムであって、
複数の命令を保存するためのメモリと、
プロセッサと、
を有し、
前記プロセッサは、
第1オペランドデスティネーションを規定する第1命令と、第2オペランドソースを規定する第2命令と、分岐条件を規定する第3命令とを含む前記複数の命令をフェッチするための第1パイプラインステージと、
前記複数の命令の一部分を単一の第1マイクロ演算として復号化するための第2パイプラインステージと
を有し、
前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、且つ、前記分岐条件が、前記第2命令に依存する場合に、前記第1及び第2命令の両方を含むシステム。 - 前記部分は、前記第1オペランドデスティネーションと前記第2オペランドソースが同一であり、前記第2及び第3命令が連続しており、且つ、前記第2命令が試験命令である場合に、前記第1、第2、及び第3命令を含む請求項16に記載のシステム。
- 前記第1命令は、論理OR命令である請求項17に記載のシステム。
- 前記第1命令は、論理AND命令である請求項17に記載のシステム。
- 前記プロセッサは、前記分岐条件が前記第2命令に依存している場合に、前記第3命令の第2マイクロ演算を前記単一の第1マイクロ演算とフュージングするためのマイクロフュージョン論理を含む第3パイプラインステージを有する請求項16に記載のシステム。
- ソースデータオペランド並びにそのデスティネーションデータオペランドとして第1データオペランドを規定し、第2ソースデータオペランドを規定する第1命令と、その複数のソースデータオペランドのうちの1つとして前記第1データオペランドを規定し、第3ソースデータオペランドを規定する第2命令と、分岐ターゲットを規定する第3命令と、を復号化するための復号化ステージであって、単一のフュージングされたマイクロ演算としての実行のために前記第1命令及び前記第2命令を前記第3命令とフュージングするための復号化ステージと、
前記単一のフュージングされたマイクロ演算に応答し、前記第1データオペランド及び前記第2ソースデータオペランドからのデータの間において第1論理演算を実行し、前記第3ソースデータオペランドからのデータ及び前記第1論理演算の結果の間において第2論理演算を実行して条件フラグを設定し、且つ、前記条件フラグが設定された場合に、前記分岐ターゲットに対する条件付き分岐を実行するための1つ又は複数の実行ユニットと、
を有するプロセッサ。 - 前記第2論理演算を実行するステップは、論理TEST演算を有し、且つ、条件付きでゼロフラグを設定する請求項21に記載のプロセッサ。
- 前記第1命令に従って、前記第1データオペランド及び前記第2ソースデータオペランドからのデータの間において論理ANDが実行される請求項22に記載のプロセッサ。
- 前記第1命令に従って、前記第1データオペランド及び前記第2ソースデータオペランドからのデータの間において論理ORが実行される請求項22に記載のプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/842,754 | 2013-03-15 | ||
US13/842,754 US9886277B2 (en) | 2013-03-15 | 2013-03-15 | Methods and apparatus for fusing instructions to provide OR-test and AND-test functionality on multiple test sources |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014028261A Division JP2014194755A (ja) | 2013-03-15 | 2014-02-18 | 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016103280A true JP2016103280A (ja) | 2016-06-02 |
JP6227621B2 JP6227621B2 (ja) | 2017-11-08 |
Family
ID=50440386
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014028261A Pending JP2014194755A (ja) | 2013-03-15 | 2014-02-18 | 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 |
JP2015251651A Active JP6227621B2 (ja) | 2013-03-15 | 2015-12-24 | 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014028261A Pending JP2014194755A (ja) | 2013-03-15 | 2014-02-18 | 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9886277B2 (ja) |
JP (2) | JP2014194755A (ja) |
KR (1) | KR101712864B1 (ja) |
CN (1) | CN104049945B (ja) |
DE (1) | DE102014003795A1 (ja) |
GB (1) | GB2512726B (ja) |
IN (1) | IN2014CH00859A (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2480285A (en) * | 2010-05-11 | 2011-11-16 | Advanced Risc Mach Ltd | Conditional compare instruction which sets a condition code when it is not executed |
US9778932B2 (en) | 2013-01-23 | 2017-10-03 | International Business Machines Corporation | Vector generate mask instruction |
US9471308B2 (en) | 2013-01-23 | 2016-10-18 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
US9715385B2 (en) | 2013-01-23 | 2017-07-25 | International Business Machines Corporation | Vector exception code |
US9804840B2 (en) | 2013-01-23 | 2017-10-31 | International Business Machines Corporation | Vector Galois Field Multiply Sum and Accumulate instruction |
US9672037B2 (en) * | 2013-01-23 | 2017-06-06 | Apple Inc. | Arithmetic branch fusion |
US9513906B2 (en) | 2013-01-23 | 2016-12-06 | International Business Machines Corporation | Vector checksum instruction |
US9823924B2 (en) | 2013-01-23 | 2017-11-21 | International Business Machines Corporation | Vector element rotate and insert under mask instruction |
US9483266B2 (en) * | 2013-03-15 | 2016-11-01 | Intel Corporation | Fusible instructions and logic to provide OR-test and AND-test functionality using multiple test sources |
KR20140134376A (ko) * | 2013-05-14 | 2014-11-24 | 한국전자통신연구원 | 오류감지가 가능한 프로세서 및 이를 이용한 프로세서 코어 오류 감지 방법 |
US20160179542A1 (en) * | 2014-12-23 | 2016-06-23 | Patrick P. Lai | Instruction and logic to perform a fused single cycle increment-compare-jump |
US10191747B2 (en) | 2015-06-26 | 2019-01-29 | Microsoft Technology Licensing, Llc | Locking operand values for groups of instructions executed atomically |
US9952867B2 (en) | 2015-06-26 | 2018-04-24 | Microsoft Technology Licensing, Llc | Mapping instruction blocks based on block size |
US9940136B2 (en) | 2015-06-26 | 2018-04-10 | Microsoft Technology Licensing, Llc | Reuse of decoded instructions |
US11755484B2 (en) | 2015-06-26 | 2023-09-12 | Microsoft Technology Licensing, Llc | Instruction block allocation |
US10346168B2 (en) | 2015-06-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Decoupled processor instruction window and operand buffer |
US10409606B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Verifying branch targets |
US10409599B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Decoding information about a group of instructions including a size of the group of instructions |
US10169044B2 (en) | 2015-06-26 | 2019-01-01 | Microsoft Technology Licensing, Llc | Processing an encoding format field to interpret header information regarding a group of instructions |
US10175988B2 (en) | 2015-06-26 | 2019-01-08 | Microsoft Technology Licensing, Llc | Explicit instruction scheduler state information for a processor |
US9946548B2 (en) | 2015-06-26 | 2018-04-17 | Microsoft Technology Licensing, Llc | Age-based management of instruction blocks in a processor instruction window |
US10095519B2 (en) | 2015-09-19 | 2018-10-09 | Microsoft Technology Licensing, Llc | Instruction block address register |
GB2543304B (en) * | 2015-10-14 | 2020-10-28 | Advanced Risc Mach Ltd | Move prefix instruction |
US10324724B2 (en) * | 2015-12-16 | 2019-06-18 | Intel Corporation | Hardware apparatuses and methods to fuse instructions |
US20170192788A1 (en) * | 2016-01-05 | 2017-07-06 | Intel Corporation | Binary translation support using processor instruction prefixes |
US10310860B2 (en) | 2016-07-29 | 2019-06-04 | International Business Machines Corporation | Starting and stopping instruction dispatch to execution unit queues in a multi-pipeline processor |
US10372452B2 (en) * | 2017-03-14 | 2019-08-06 | Samsung Electronics Co., Ltd. | Memory load to load fusing |
GB2560892B (en) * | 2017-03-23 | 2021-06-02 | Advanced Risc Mach Ltd | Graphics Processing |
US10559056B2 (en) * | 2017-06-12 | 2020-02-11 | Arm Limited | Graphics processing |
US10592246B2 (en) | 2017-07-12 | 2020-03-17 | International Business Machines Corporation | Low latency execution of floating-point record form instructions |
US11150908B2 (en) * | 2017-08-18 | 2021-10-19 | International Business Machines Corporation | Dynamic fusion of derived value creation and prediction of derived values in a subroutine branch sequence |
CN108509202A (zh) * | 2018-03-30 | 2018-09-07 | 天津麒麟信息技术有限公司 | 基于飞腾平台火狐浏览器jit引擎的整数乘法优化方法 |
US10534881B2 (en) * | 2018-04-10 | 2020-01-14 | Advanced Micro Devices, Inc. | Method of debugging a processor |
US10996952B2 (en) * | 2018-12-10 | 2021-05-04 | SiFive, Inc. | Macro-op fusion |
WO2021250689A1 (en) * | 2020-06-12 | 2021-12-16 | Gulzar Singh | Novel hardware accelerator circuit for bit-level operations in a microcontroller |
CN112214242A (zh) * | 2020-09-23 | 2021-01-12 | 上海赛昉科技有限公司 | 一种risc-v指令压缩方法、系统及计算机可读介质 |
CN112346780B (zh) * | 2020-11-05 | 2022-11-15 | 海光信息技术股份有限公司 | 一种信息处理方法、装置和存储介质 |
US11714649B2 (en) * | 2021-11-29 | 2023-08-01 | Shandong Lingneng Electronic Technology Co., Ltd. | RISC-V-based 3D interconnected multi-core processor architecture and working method thereof |
CN117193861B (zh) * | 2023-11-07 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 指令处理方法、装置、计算机设备和存储介质 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0437926A (ja) * | 1990-06-01 | 1992-02-07 | Sony Corp | ディジタル計算機 |
JPH0573309A (ja) * | 1990-04-04 | 1993-03-26 | Internatl Business Mach Corp <Ibm> | 複数スカラ命令の並列実行支援装置 |
JPH087083A (ja) * | 1993-11-30 | 1996-01-12 | Texas Instr Inc <Ti> | 算術及び論理混合組合せを形成する3入力算術論理装置 |
JPH09311786A (ja) * | 1996-03-18 | 1997-12-02 | Hitachi Ltd | データ処理装置 |
US20020087955A1 (en) * | 2000-12-29 | 2002-07-04 | Ronny Ronen | System and Method for fusing instructions |
US20040128483A1 (en) * | 2002-12-31 | 2004-07-01 | Intel Corporation | Fuser renamer apparatus, systems, and methods |
US6889318B1 (en) * | 2001-08-07 | 2005-05-03 | Lsi Logic Corporation | Instruction fusion for digital signal processor |
US6961846B1 (en) * | 1997-09-12 | 2005-11-01 | Infineon Technologies North America Corp. | Data processing unit, microprocessor, and method for performing an instruction |
US20070038844A1 (en) * | 2005-08-09 | 2007-02-15 | Robert Valentine | Technique to combine instructions |
JP2010504595A (ja) * | 2006-09-21 | 2010-02-12 | インテル コーポレイション | 論理比較動作を実行するための方法と装置 |
US20110138156A1 (en) * | 2009-10-15 | 2011-06-09 | Awad Tom | Method and apparatus for evaluating a logical expression and processor making use of same |
US20110264891A1 (en) * | 2010-04-27 | 2011-10-27 | Via Technologies, Inc. | Microprocessor that fuses mov/alu/jcc instructions |
US20110264897A1 (en) * | 2010-04-27 | 2011-10-27 | Via Technologies, Inc. | Microprocessor that fuses load-alu-store and jcc macroinstructions |
JP2012507794A (ja) * | 2008-10-30 | 2012-03-29 | インテル コーポレイション | 有効な命令ヒュージョンを進展させる技術 |
JP2014194753A (ja) * | 2013-03-15 | 2014-10-09 | Intel Corp | 複数のテストソースを用いた論理和テストおよび論理積テスト機能を実現する融合可能な命令と論理 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2009200A (en) | 1934-03-19 | 1935-07-23 | Arthur J Penick | Tubing head |
JP2876773B2 (ja) | 1990-10-22 | 1999-03-31 | セイコーエプソン株式会社 | プログラム命令語長可変型計算装置及びデータ処理装置 |
WO1995010804A1 (en) | 1993-10-12 | 1995-04-20 | Wang Laboratories, Inc. | Hardware assisted modify count instruction |
US5666300A (en) | 1994-12-22 | 1997-09-09 | Motorola, Inc. | Power reduction in a data processing system using pipeline registers and method therefor |
DE69738810D1 (de) * | 1996-01-24 | 2008-08-14 | Sun Microsystems Inc | Befehlsfalten in einem stapelspeicherprozessor |
TW325552B (en) | 1996-09-23 | 1998-01-21 | Advanced Risc Mach Ltd | Data processing condition code flags |
GB2317466B (en) | 1996-09-23 | 2000-11-08 | Advanced Risc Mach Ltd | Data processing condition code flags |
US5860107A (en) * | 1996-10-07 | 1999-01-12 | International Business Machines Corporation | Processor and method for store gathering through merged store operations |
JP3790607B2 (ja) | 1997-06-16 | 2006-06-28 | 松下電器産業株式会社 | Vliwプロセッサ |
US6173393B1 (en) | 1998-03-31 | 2001-01-09 | Intel Corporation | System for writing select non-contiguous bytes of data with single instruction having operand identifying byte mask corresponding to respective blocks of packed data |
US6237085B1 (en) | 1998-12-08 | 2001-05-22 | International Business Machines Corporation | Processor and method for generating less than (LT), Greater than (GT), and equal to (EQ) condition code bits concurrent with a logical or complex operation |
US6233675B1 (en) * | 1999-03-25 | 2001-05-15 | Rise Technology Company | Facility to allow fast execution of and, or, and test instructions |
US6338136B1 (en) | 1999-05-18 | 2002-01-08 | Ip-First, Llc | Pairing of load-ALU-store with conditional branch |
US6370625B1 (en) | 1999-12-29 | 2002-04-09 | Intel Corporation | Method and apparatus for lock synchronization in a microprocessor system |
US6647489B1 (en) | 2000-06-08 | 2003-11-11 | Ip-First, Llc | Compare branch instruction pairing within a single integer pipeline |
US7051190B2 (en) | 2002-06-25 | 2006-05-23 | Intel Corporation | Intra-instruction fusion |
US6920546B2 (en) | 2002-08-13 | 2005-07-19 | Intel Corporation | Fusion of processor micro-operations |
US7529914B2 (en) | 2004-06-30 | 2009-05-05 | Intel Corporation | Method and apparatus for speculative execution of uncontended lock instructions |
US7817767B2 (en) | 2004-12-23 | 2010-10-19 | Rambus Inc. | Processor-controlled clock-data recovery |
US7849292B1 (en) | 2005-09-28 | 2010-12-07 | Oracle America, Inc. | Flag optimization of a trace |
US20090164758A1 (en) | 2007-12-20 | 2009-06-25 | Haertel Michael J | System and Method for Performing Locked Operations |
US7937561B2 (en) | 2008-04-03 | 2011-05-03 | Via Technologies, Inc. | Merge microinstruction for minimizing source dependencies in out-of-order execution microprocessor with variable data size macroarchitecture |
US9672037B2 (en) | 2013-01-23 | 2017-06-06 | Apple Inc. | Arithmetic branch fusion |
-
2013
- 2013-03-15 US US13/842,754 patent/US9886277B2/en active Active
-
2014
- 2014-02-18 JP JP2014028261A patent/JP2014194755A/ja active Pending
- 2014-02-19 GB GB1402906.0A patent/GB2512726B/en active Active
- 2014-02-21 IN IN859CH2014 patent/IN2014CH00859A/en unknown
- 2014-03-12 KR KR1020140029213A patent/KR101712864B1/ko active IP Right Grant
- 2014-03-14 CN CN201410097423.XA patent/CN104049945B/zh active Active
- 2014-03-17 DE DE102014003795.9A patent/DE102014003795A1/de not_active Withdrawn
-
2015
- 2015-12-24 JP JP2015251651A patent/JP6227621B2/ja active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573309A (ja) * | 1990-04-04 | 1993-03-26 | Internatl Business Mach Corp <Ibm> | 複数スカラ命令の並列実行支援装置 |
JPH0437926A (ja) * | 1990-06-01 | 1992-02-07 | Sony Corp | ディジタル計算機 |
JPH087083A (ja) * | 1993-11-30 | 1996-01-12 | Texas Instr Inc <Ti> | 算術及び論理混合組合せを形成する3入力算術論理装置 |
JPH09311786A (ja) * | 1996-03-18 | 1997-12-02 | Hitachi Ltd | データ処理装置 |
US6961846B1 (en) * | 1997-09-12 | 2005-11-01 | Infineon Technologies North America Corp. | Data processing unit, microprocessor, and method for performing an instruction |
US20020087955A1 (en) * | 2000-12-29 | 2002-07-04 | Ronny Ronen | System and Method for fusing instructions |
US6889318B1 (en) * | 2001-08-07 | 2005-05-03 | Lsi Logic Corporation | Instruction fusion for digital signal processor |
US20040128483A1 (en) * | 2002-12-31 | 2004-07-01 | Intel Corporation | Fuser renamer apparatus, systems, and methods |
US20070038844A1 (en) * | 2005-08-09 | 2007-02-15 | Robert Valentine | Technique to combine instructions |
JP2010504595A (ja) * | 2006-09-21 | 2010-02-12 | インテル コーポレイション | 論理比較動作を実行するための方法と装置 |
JP2012507794A (ja) * | 2008-10-30 | 2012-03-29 | インテル コーポレイション | 有効な命令ヒュージョンを進展させる技術 |
US20110138156A1 (en) * | 2009-10-15 | 2011-06-09 | Awad Tom | Method and apparatus for evaluating a logical expression and processor making use of same |
US20110264891A1 (en) * | 2010-04-27 | 2011-10-27 | Via Technologies, Inc. | Microprocessor that fuses mov/alu/jcc instructions |
US20110264897A1 (en) * | 2010-04-27 | 2011-10-27 | Via Technologies, Inc. | Microprocessor that fuses load-alu-store and jcc macroinstructions |
JP2014194753A (ja) * | 2013-03-15 | 2014-10-09 | Intel Corp | 複数のテストソースを用いた論理和テストおよび論理積テスト機能を実現する融合可能な命令と論理 |
JP2016042382A (ja) * | 2013-03-15 | 2016-03-31 | インテル・コーポレーション | 複数のテストソースを用いた論理和テストおよび論理積テスト機能を実現する融合可能な命令と論理 |
Non-Patent Citations (4)
Title |
---|
PENTIUM PROファミリ ディベロッパーズマニュアル 中巻, vol. 初版, JPN6017006149, 1996, pages 11 - 64, ISSN: 0003505302 * |
大原雄介: "Intel & AMD が語らない深部をベンチで暴く 最新CPU内部解析", 日経 WIN PC, vol. 第15巻,第14号, JPN6015005528, 1 September 2009 (2009-09-01), JP, pages 108 - 121, ISSN: 0003638085 * |
大貫 広幸, TRY! PC 2003WINTER, JPN6017006152, 1 January 2003 (2003-01-01), pages 158 - 159, ISSN: 0003505303 * |
後藤弘茂: "2006年のCPU 第71回 インテルはCISCのアプローチをアーキテクチャに持ち込む", ASCII, vol. 30, no. 5, JPN6015005526, 1 May 2006 (2006-05-01), JP, pages 114 - 119, ISSN: 0003505304 * |
Also Published As
Publication number | Publication date |
---|---|
JP2014194755A (ja) | 2014-10-09 |
GB201402906D0 (en) | 2014-04-02 |
CN104049945A (zh) | 2014-09-17 |
IN2014CH00859A (ja) | 2015-04-24 |
KR20140113432A (ko) | 2014-09-24 |
GB2512726B (en) | 2016-02-10 |
US9886277B2 (en) | 2018-02-06 |
DE102014003795A1 (de) | 2014-09-18 |
US20140281389A1 (en) | 2014-09-18 |
CN104049945B (zh) | 2018-11-30 |
GB2512726A (en) | 2014-10-08 |
JP6227621B2 (ja) | 2017-11-08 |
KR101712864B1 (ko) | 2017-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6227621B2 (ja) | 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 | |
KR101826770B1 (ko) | 다수의 테스트 소스를 사용한 or-테스트 및 and-테스트 기능을 제공하는 융합가능 명령어 및 논리 | |
JP6207095B2 (ja) | 条件付きループをベクトル化する命令及び論理 | |
JP6344614B2 (ja) | セキュアエンクレーブページキャッシュのための進歩したページング能力を提供するための命令および論理 | |
KR101555412B1 (ko) | 벡터 압축 및 회전 기능 제공 명령어 및 로직 | |
JP5933011B2 (ja) | ストライド機能を有するベクトルロード演算/ストア演算を提供する命令及びロジック | |
JP5930558B2 (ja) | ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック | |
CN108351784B (zh) | 用于在乱序处理器中进行有序处理的指令和逻辑 | |
US9189240B2 (en) | Split-word memory | |
JP6222859B2 (ja) | ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6227621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |