JP2016096302A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2016096302A
JP2016096302A JP2014232747A JP2014232747A JP2016096302A JP 2016096302 A JP2016096302 A JP 2016096302A JP 2014232747 A JP2014232747 A JP 2014232747A JP 2014232747 A JP2014232747 A JP 2014232747A JP 2016096302 A JP2016096302 A JP 2016096302A
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
semiconductor
fitting
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014232747A
Other languages
English (en)
Other versions
JP6347203B2 (ja
Inventor
森本 淳
Jun Morimoto
淳 森本
青島 正貴
Masaki Aoshima
正貴 青島
Original Assignee
トヨタ自動車株式会社
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社, Toyota Motor Corp filed Critical トヨタ自動車株式会社
Priority to JP2014232747A priority Critical patent/JP6347203B2/ja
Publication of JP2016096302A publication Critical patent/JP2016096302A/ja
Application granted granted Critical
Publication of JP6347203B2 publication Critical patent/JP6347203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】製造の過程でリードフレームが熱によって変形することを抑制できる構造の半導体装置と、その製造方法を開示する。
【解決手段】半導体装置10は、半導体素子12と、第1ヒートシンク14と、第1リードフレーム16と、絶縁板18と、放熱板20と、スペーサ板22と、第2ヒートシンク24と、これらを接続する層32、34、36、40、42と、第2リードフレーム26と、ワイヤ28と、これらを封止する封止樹脂30を備える。第1ヒートシンク14、第1リードフレーム16、絶縁板18、及び、放熱板20の周囲は、相互に接触している部分を除いて、めっき膜70で被覆されている。ただし、絶縁板18の表面はめっき膜70で被覆されていない。
【選択図】図1

Description

本明細書で開示する技術は、半導体装置とその製造方法に関する。
特許文献1に、半導体素子と、半導体素子に接合された導電路を兼用するヒートシンクと、ヒートシンクと一体に形成されているリードフレームを樹脂で封止した半導体装置が開示されている。
特開2011−199110号公報
導電性のヒートシンクのうちの半導体素子が接合される側と反対側の面には絶縁板が貼り付けられる。絶縁板の貼り付けの際には、高温の熱が加えられる。その際の熱によって、ヒートシンクと一体に形成されているリードフレームが熱によって変形するおそれがある。
リードフレームとヒートシンクを別体に形成しておき、ヒートシンクに絶縁板を貼り付けた後にリードフレームをヒートシンクにレーザ溶接で接合させる手法も考えられる。しかしながら、この場合も、レーザ溶接の際に熱が加わると、リードフレームが変形してしまうおそれがある。
本明細書では、製造の過程でリードフレームが熱によって変形することを抑制できる構造の半導体装置と、その製造方法を開示する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子に接合されたヒートシンクと、ヒートシンクに接合されたリードフレームと、ヒートシンクの表面からリードフレームの表面に跨って形成されているとともに、両者の境界部分を覆っているめっき膜と、ヒートシンクのうちの半導体素子が接合された面と反対側の面に貼り付けられた絶縁板を有する。
この構成による半導体装置を製造する場合、ヒートシンクに絶縁板を貼り付け、その後にヒートシンクにリードフレームを接触させた状態でめっき処理を行ってめっき膜を形成する。ヒートシンクの表面からリードフレームの表面に跨る範囲に、両者の境界部分を覆うめっき膜を形成すると、めっき膜によってリードフレームがヒートシンクに対して固定される。この結果、リードフレームとヒートシンクが接合される。上記の通り、この構成によると、半導体装置の製造過程において、リードフレームに熱を加えることが避けられる。そのため、上記の半導体装置によると、製造の過程でリードフレームが熱によって変形することを抑制することができる。
本明細書が開示する半導体装置の製造方法は、ヒートシンクに絶縁板を貼り付ける工程と、絶縁板を貼り付けた後に、ヒートシンクとリードフレームを接触させた状態で、ヒートシンクの表面からリードフレームの表面に跨る範囲に、両者の境界部分を覆うめっき膜を形成することによって、リードフレームをヒートシンクに接合する工程と、ヒートシンクに半導体素子を接合する工程を有する。
この製造方法によると、上記の構成を備える半導体装置を製造することができる。上記の通り、この製造方法によると、半導体装置の製造過程において、リードフレームに熱を加えることが避けられる。そのため、上記の製造方法によると、製造の過程でリードフレームが熱によって変形することを抑制することができる。
半導体装置の構成を示す断面説明図。 半導体装置の製造工程(1)を示す断面説明図。 半導体装置の製造工程(2)を示す断面説明図。 半導体装置の製造工程(3)を示す断面説明図。 図4の一部分の拡大図。
(実施例)
図1に示す実施例の半導体装置10は、半導体素子12と、第1ヒートシンク14と、第1リードフレーム16と、絶縁板18と、放熱板20と、スペーサ板22と、第2ヒートシンク24と、これらを接続する層32、34、36、40、42と、第2リードフレーム26と、ワイヤ28と、これらを封止する封止樹脂30を備える。第1ヒートシンク14、第1リードフレーム16、絶縁板18、及び、放熱板20の表面は、相互に接触している部分を除いて、めっき膜70で被覆されている。ただし、絶縁板18の表面はめっき膜70で被覆されていない。第1リードフレーム16の一方の端部(即ち図1の左側の端部)と、第2リードフレーム26の一方の端部(即ち図1の右側の端部)は封止樹脂30の外側に突出している。また、第2ヒートシンク24の上面(即ち図1の上側の面)と、放熱板20の下面(即ち図1の下側の面)は、封止樹脂30の表面に露出している。なお、以下では、図1の上側の面のことを「上面」と呼び、下側の面のことを「下面」と呼ぶ場合がある。また、本明細書でいうヒートシンクは、伝熱路を構成する部材をいい、同時に導電路を構成する部材を兼用することがある。本実施例では、ヒートシンクが導電路を構成する部材を兼用している。また、本明細書では、二つの部材が機械的に固定され、電気的に接続することを「接合」と呼ぶ場合がある。
半導体素子12は、電力用のスイッチング素子である。本実施例では、半導体素子12に縦型のIGBT(Insulated Gate Bipolar Transistor)を用いている。半導体素子12は、Si、SiC、GaN等により形成することができる。半導体素子12は、上面にエミッタ電極とゲート電極パッド(図示省略)を備え、下面にコレクタ電極(図示省略)を備えている。
第1ヒートシンク14は、板状の導電性部材である。第1ヒートシンク14は、例えばCu又はAlによって形成することができる。第1ヒートシンク14の上面は、はんだ層32を介して半導体素子12の下面のコレクタ電極(図示省略)に接続されている。第1ヒートシンク14は、半導体素子12が発生する熱を伝熱する伝熱材としての機能を果たし、同時に、コレクタ電極に至る導電路の一部を構成する。また、第1ヒートシンク14の上面には、嵌合凹部14aが形成されている。さらに、第1ヒートシンク14の上面のうち、図1の左側の端縁には、切り欠き部14bが形成されている。
第1リードフレーム16は、第1ヒートシンク14と同じ材料で形成されている板状の導電性部材である。第1リードフレーム16の厚さ(即ち図1の上下方向の長さ)は、第1ヒートシンク14の厚さより薄い。第1リードフレーム16は、一端側(即ち図1の右側)が第1ヒートシンク14の上面に搭載された状態でめっきすることによって、第1ヒートシンク14に機械的に固定され、電気的に接続されている。第1リードフレーム16の図1の右側の端部の近傍の下面には、嵌合凸部16aが形成されている。嵌合凸部16aは、上記の第1ヒートシンク14の嵌合凹部14aと嵌合することができる。また、第1リードフレーム16の下面には、切り欠き部16bが形成されている。切り欠き部16bは、嵌合凹部14aに嵌合凸部16aを嵌合させたときに、切り欠き部14bに向かい合う位置に形成されている。切り欠き部14bと切り欠き部16bが向かい合うことによって、第1リードフレーム16と第1ヒートシンク14の境界部分の一部に、凹部50(後述の図5参照)が形成される。凹部50内には、めっき膜70のアンカー部72が形成されている。
絶縁板18は、板状の非導電性部材である。絶縁板18は、例えばセラミックによって形成することができる。絶縁板18は、電気抵抗は高いものの、熱抵抗は低く、伝熱性が高い。絶縁板18の上面は、金属層34を介して第1ヒートシンク14の下面に貼り付けられている。金属層34は、Agろう材が固化したことによって形成される層である。変形例では、ろう材としてAlろう材が用いられてもよい。
放熱板20は、板状の導電性部材である。放熱板20は、例えばCu又はAlによって形成することができる。放熱板20の上面は、金属層36を介して絶縁板18の下面に接合されている。金属層36は、金属層34と同様に、Agろう材が固化したことによって形成される層である。変形例では、ろう材としてAlろう材が用いられてもよい。放熱板20は、半導体素子12が発生する熱を放熱する機能を果たす。
めっき膜70は、上記の通り、第1ヒートシンク14、第1リードフレーム16、絶縁板18、及び、放熱板20の表面のうち、相互に接触している部分を除く部分を被覆している。ただし、絶縁板18の表面には、めっき膜70が形成されていない。めっき膜70は、Niめっき(例えば無電解ニッケルめっき)によって形成される。なお、絶縁板18にはめっき膜が形成されていないため、放熱板20と第1ヒートシンク14は電気的に絶縁されている。図1に示すように、封止樹脂30と第1ヒートシンク14の間、封止樹脂30と第1リードフレーム16の間、及び、封止樹脂30と放熱板20の間にはめっき膜70が存在している。めっき膜70は、切り欠き部14b、16bを組み合わせることで形成される凹部50(後述の図5参照)内に形成されるアンカー部72を有している。アンカー部72を有することで、めっき膜70による第1ヒートシンク14と第1リードフレーム16との固定が強固になる。第1ヒートシンク14と第1リードフレーム16は、めっき膜70によって機械的に固定され、封止樹脂30によって機械的に固定されている。それ以外の固定手段は採用されていない。
スペーサ板22は、板状の導電性部材である。スペーサ板22は、例えばCuによって形成することができる。スペーサ板22の下面は、はんだ層40を介して半導体素子12の上面のエミッタ電極(図示省略)に接続されている。スペーサ板22は、半導体素子12が発生する熱を伝熱する伝熱材としての機能を果たし、同時に、エミッタ電極に至る導電路をも構成する。
第2ヒートシンク24は、第1ヒートシンク14と同じ材料で形成されている板状の導電性部材である。第2ヒートシンク24の下面は、はんだ層42を介してスペーサ板22の上面に接続されている。第2ヒートシンク24は、半導体素子12が発生する熱を放熱する放熱材としての機能を果たし、同時に、エミッタ電極に至る導電路をも構成する。第2ヒートシンク24の下面には、図示しない位置において、エミッタ電極に至る導電路を構成するリードフレームが接合されている。そのリードフレームのうちの第2ヒートシンク24と接合されている側と反対側の端部は、封止樹脂30の外側に突出している。
第2リードフレーム26も、第1ヒートシンク14と同じ材料で形成されている板状の導電性部材である。第2リードフレーム26の厚さは、第1ヒートシンク14及び第2ヒートシンク24の厚さよりも薄い。第2リードフレーム26は、半導体素子12、第1ヒートシンク14、第1リードフレーム16、絶縁板18、放熱板20、スペーサ板22、及び、第2ヒートシンク24から離れた位置に設けられている。
ワイヤ28は、半導体素子12の上面のゲート電極パッド(図示省略)と第2リードフレーム26とを電気的に接続している。ワイヤ28は、線状の導電性部材であって、例えばCuによって形成することができる。ワイヤ28は、一端が半導体素子12のゲート電極パッドにボンディングされ、他端が第2リードフレーム26の上面にボンディングされている。
封止樹脂30は、半導体素子12、第1ヒートシンク14、第1リードフレーム16、絶縁板18、放熱板20、スペーサ板22、第2ヒートシンク24、第2リードフレーム26、及び、ワイヤ28を封止する部材である。封止樹脂30は、シリカが混入されたエポキシ樹脂である。
上記の通り、本実施例の半導体装置10では、放熱板20は、絶縁板18によって、半導体素子12のコレクタ電極と電気的に絶縁されている。そのため、放熱板20の下面に冷却器を配置する際には、放熱板20と冷却器の間に絶縁部材を介在させる必要がない。一方、本実施例の半導体装置10では、第2ヒートシンク24は、半導体素子12のエミッタ電極と電気的に絶縁されていない。そのため、第2ヒートシンク24の上面に冷却器を配置する際には、第2ヒートシンク24と冷却器の間に絶縁部材を介在させる。
次いで、図2〜図4を参照して、本実施例の半導体装置10の製造方法について説明する。まず、第1ヒートシンク14を準備し、その下面にAgろう材によって絶縁板18をろう付けする。この時点では、第1ヒートシンク14の上面には、第1リードフレーム16、半導体素子12、スペーサ板22、ワイヤ28は取り付けられていない。高温のAgろう材が冷却されて固化することによって金属層34が形成され、第1ヒートシンク14の下面に絶縁板が貼り付けられる。
次いで、絶縁板18の下面にAgろう材によって放熱板20をろう付けする。図2に示すように、高温のAgろう材が冷却されて固化することによって金属層36が形成され、絶縁板18の下面に放熱板20が貼り付けられる。
次いで、図3に示すように、第1ヒートシンク14の上面に、第1リードフレーム16を搭載させる。即ち、第1ヒートシンク14と第1リードフレーム16を接触させる。この際、第1リードフレーム16の嵌合凸部16aを、第1ヒートシンク14の嵌合凹部14aに嵌合させる。これにより、第1ヒートシンク14に接触させた第1リードフレーム16が位置決めされる。また、切り欠き部14b、16bが向かい合うことによって、第1リードフレーム16と第1ヒートシンク14の境界部分に凹部50が形成される。
次いで、第1リードフレーム16と第1ヒートシンク14を接触させた状態を保持したまま、第1ヒートシンク14、第1リードフレーム16、絶縁板18、及び、放熱板20を組み合わせたアッシーに対して無電解ニッケルめっき処理を行う。これにより、図4に示すように、第1ヒートシンク14、第1リードフレーム16、絶縁板18、及び、放熱板20の表面が、相互に接触している部分を除いて、めっき膜70で被覆される。ただし、非導電部材である絶縁板18にはめっき膜70は形成されない。絶縁板18の表面ではめっき液中の金属イオンとの間で酸化還元反応が起こらないためである。めっき膜70が形成されることにより、第1ヒートシンク14と第1リードフレーム16とが電気的に接続された状態で機械的に固定される。
この際、図5に示すように、凹部50内にめっき金属が侵入し、複数の方向からめっき膜が成長することによって、凹部50内にアンカー部72が形成される。アンカー部72を有することで、めっき膜70による第1ヒートシンク14と第1リードフレーム16との固定が強固になる。
めっき処理の終了後、第1ヒートシンク14の上面にはんだ層32を介して半導体素子12の下面のコレクタ電極を接続する。次いで、半導体素子12の上面のエミッタ電極にはんだ層40を介してスペーサ板22を接合する。次いで、スペーサ板22の上面にはんだ層42を介して第2ヒートシンク24を接合する。なお、はんだ層32、40、42の形成の際には熱が加わるが、その際の加熱温度はろう付けに比べて低く、第1リードフレーム16が変形することはない。さらに、半導体素子12の上面のゲート電極パッドと第2リードフレーム26の上面とをワイヤ28で接続する。その後、樹脂を用いてモールド処理を行い、封止樹脂30によって各部材を封止する。以上の各処理を行うことにより、図1の半導体装置10が完成する。
以上、本実施例の半導体装置10とその製造方法について説明した。上記の通り、半導体装置10の製造過程では、第1ヒートシンク14に絶縁板18を貼り付けた後で、第1ヒートシンク14の上面に第1リードフレーム16の一端側を接触させ、その状態を保持してめっき処理を行ってめっき膜70を形成する。めっき膜70が形成されることにより、第1ヒートシンク14と第1リードフレーム16とが電気的に接続された状態で固定される。上記の通り、第1ヒートシンク14に絶縁板18を貼り付ける時点では、第1ヒートシンク14には第1リードフレーム16が接合されていない。また、第1ヒートシンク14と第1リードフレーム16の接合は、めっき処理によって行われる。即ち、本実施例の半導体装置10の製造過程において、第1リードフレーム16に熱を加えることが避けられる。そのため、本実施例の半導体装置10によると、製造の過程で第1リードフレーム16が熱によって変形することを抑制することができる。
また、本実施例では、第1ヒートシンク14の上面に第1リードフレーム16を搭載する際には、嵌合凸部16aを嵌合凹部14aに嵌合させることにより、第1リードフレーム16を位置決めすることができる。第1ヒートシンク14と第1リードフレーム16を位置決めした状態でめっき処理を行うことができる。また、リベットやねじ止めによってリードフレームとヒートシンクとを所定位置に保持する場合と比較して、第1ヒートシンク14と第1リードフレーム16が変形し難くなる。また、めっき処理によって第1リードフレーム16が第1ヒートシンク14に固定された後も、嵌合凸部16aと嵌合凹部14aとが嵌合していることにより、第1リードフレーム16と第1ヒートシンク14の接合が強固となり、第1リードフレーム16の位置ずれを抑制することもできる。
また、本実施例では、めっき膜70はアンカー部72を有する。アンカー部72を有することで、めっき膜70による第1ヒートシンク14と第1リードフレーム16との固定がより強固になる。
以下、本実施例と請求項の記載との対応関係を説明する。第1ヒートシンク14が「ヒートシンク」の一例であり、第1リードフレーム16が「リードフレーム」の一例である。嵌合凸部16aが「第1嵌合部」の一例であり、嵌合凹部14aが「第2嵌合部」の一例である。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
(変形例1)上記の実施例では、第1ヒートシンク14が嵌合凹部14aを有し、第1リードフレーム16が嵌合凹部14aに嵌合可能な嵌合凸部16aを有している。これに限られず、第1リードフレーム16と第1ヒートシンク14とが互いに嵌合可能な2つの嵌合部を有していれば、両者の嵌合構造は任意とすることができる。
(変形例2)上記の実施例では、半導体素子12がIGBTである場合について説明した。他の例では、半導体素子12は、MOSFET等、他のスイッチング素子であってもよい。
(変形例3)上記の実施例では、めっき処理は無電解ニッケルめっきによって行っているが、これに限らず、他のめっき方法(例えば電解ニッケルめっき等)を用いてもよい。
(変形例4)上記の実施例では、めっき膜70は、第1ヒートシンク14、第1リードフレーム16、絶縁板18、及び、放熱板20の表面を、相互に接触している部分を除いて被覆している。ただし、めっき膜70は、絶縁板18の表面は被覆していない。上記の例に限られず、めっき膜70は、少なくとも、第1ヒートシンク14と第1リードフレーム16の境界部分の少なくとも一部を覆うように形成されていれば、どの範囲に形成されていてもよい。ただし、この変形例でも、めっき膜70は、絶縁板18の表面は被覆しないように形成される。
(変形例5)上記の実施例では、封止樹脂30の表面に露出する第2ヒートシンク24は、半導体素子12のエミッタ電極と電気的に絶縁されていない。これに限られず、第1ヒートシンク14の下面側と同様に、第2ヒートシンク24の上面に絶縁板を貼り付け、その絶縁板の上面に放熱板(以下、上側放熱板と呼ぶ)を貼り付け、上側放熱板の上面を封止樹脂30の表面に露出させるようにしてもよい。この場合、上側放熱板はエミッタ電極と電気的に絶縁される。この変形例によると、上側放熱板の上面に冷却器を配置する際にも、放熱板20の下面に冷却器を配置する場合と同様に、上側放熱板と冷却器の間に絶縁部材を介在させる必要がない。
(変形例6)第1ヒートシンク14と絶縁板18の貼り付けは、ろう付けに限られず、他の高温の熱加工(例えば焼結等)によって行ってもよい。
本明細書が開示する技術について、以下に説明する。なお、以下に説明する技術事項は、それぞれ独立して有用なものである。
上記の半導体装置において、リードフレームに、凹形状と凸形状の少なくとも一方を有する第1嵌合部が形成されており、ヒートシンクに、第1嵌合部と嵌合している第2嵌合部が形成されていることが好ましい。
この構成によると、第1嵌合部と第2嵌合部を嵌合させることにより、リードフレームが位置決めされる。リベットやねじ止めによってリードフレームとヒートシンクを所定位置に保持する構成と比較して、ヒートシンクやリードフレームが変形し難くなる。
上記の半導体装置において、リードフレームとヒートシンクの境界部分の一部に凹部が形成されており、めっき膜を構成するめっき金属が、凹部に充填されていることが好ましい。
この構成によると、凹部に充填されためっき金属がアンカー部を形成することによって、リードフレームとヒートシンクを強固に接合させることができる。
上記の半導体装置の製造方法において、リードフレームに、凹形状と凸形状の少なくとも一方を有する第1嵌合部が形成されることが好ましい。ヒートシンクに、前記第1嵌合部と嵌合可能な第2嵌合部が形成されていることが好ましい。第1嵌合部に第2嵌合部を嵌合させた状態で、めっき膜を形成することが好ましい。
この方法によると、第1嵌合部と第2嵌合部を嵌合させることにより、リードフレームが位置決めされる。リードフレームとヒートシンクを位置決めした状態でめっき工程を実施することができる。
上記の半導体装置の製造方法において、ヒートシンクとリードフレームを接触させた状態において、リードフレームとヒートシンクの境界部分の一部に凹部が形成され、めっき膜を形成する工程において、めっき膜を構成する金属が凹部内に充填されることが好ましい。
この方法によると、凹部に充填されためっき金属がアンカー部を形成することによって、リードフレームとヒートシンクを強固に接合させることができる。
本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体素子
14:第1ヒートシンク
14a:嵌合凹部
14b:切り欠き部
16:第1リードフレーム
16a:嵌合凸部
16b:切り欠き部
18:絶縁板
20:放熱板
22:スペーサ板
24:第2ヒートシンク
26:第2リードフレーム
28:ワイヤ
30:封止樹脂
32:はんだ層
34:金属層
36:金属層
40:はんだ層
42:はんだ層
50:空間
70:めっき膜
72:アンカー部

Claims (6)

  1. 半導体装置であって、
    半導体素子と、
    前記半導体素子に接合されたヒートシンクと、
    前記ヒートシンクに接合されたリードフレームと、
    前記ヒートシンクの表面から前記リードフレームの表面に跨って形成されているとともに、両者の境界部分を覆っているめっき膜と、
    前記ヒートシンクのうちの前記半導体素子が接合された面と反対側の面に貼り付けられた絶縁板、
    を有する半導体装置。
  2. 前記リードフレームに、凹形状と凸形状の少なくとも一方を有する第1嵌合部が形成されており、
    前記ヒートシンクに、前記第1嵌合部と嵌合している第2嵌合部が形成されている、
    請求項1の半導体装置。
  3. 前記境界部分の一部に凹部が形成されており、
    前記めっき膜を構成するめっき金属が、前記凹部に充填されている、
    請求項1又は2の半導体装置。
  4. 半導体装置の製造方法であって、
    ヒートシンクに絶縁板を貼り付ける工程と、
    前記絶縁板を貼り付けた後に、前記ヒートシンクとリードフレームを接触させた状態で、前記ヒートシンクの表面から前記リードフレームの表面に跨る範囲に、両者の境界部分を覆うめっき膜を形成することによって、前記リードフレームを前記ヒートシンクに接合する工程と、
    前記ヒートシンクに半導体素子を接合する工程、
    を有する製造方法。
  5. 前記リードフレームに、凹形状と凸形状の少なくとも一方を有する第1嵌合部が形成されており、
    前記ヒートシンクに、前記第1嵌合部と嵌合可能な第2嵌合部が形成されており、
    前記第1嵌合部に前記第2嵌合部を嵌合させた状態で、前記めっき膜を形成する、
    請求項4の製造方法。
  6. 前記ヒートシンクと前記リードフレームを接触させた状態において、前記境界部分の一部に凹部が形成され、
    前記めっき膜を形成する工程において、前記めっき膜を構成する金属が前記凹部内に充填される、
    請求項4又は5の製造方法。
JP2014232747A 2014-11-17 2014-11-17 半導体装置とその製造方法 Active JP6347203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014232747A JP6347203B2 (ja) 2014-11-17 2014-11-17 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232747A JP6347203B2 (ja) 2014-11-17 2014-11-17 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2016096302A true JP2016096302A (ja) 2016-05-26
JP6347203B2 JP6347203B2 (ja) 2018-06-27

Family

ID=56071932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232747A Active JP6347203B2 (ja) 2014-11-17 2014-11-17 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP6347203B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121359A (en) * 1988-10-28 1990-05-09 Ibiden Co Ltd Electronic component mounting substrate
JP2012164697A (ja) * 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121359A (en) * 1988-10-28 1990-05-09 Ibiden Co Ltd Electronic component mounting substrate
JP2012164697A (ja) * 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置

Also Published As

Publication number Publication date
JP6347203B2 (ja) 2018-06-27

Similar Documents

Publication Publication Date Title
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP6120704B2 (ja) 半導体装置
JP2007251076A (ja) パワー半導体モジュール
JP2007088030A (ja) 半導体装置
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
JP6300633B2 (ja) パワーモジュール
US20150237718A1 (en) Power semiconductor device
JP2006190728A (ja) 電力用半導体装置
JP2016018866A (ja) パワーモジュール
JP6308780B2 (ja) パワーモジュール
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP5899680B2 (ja) パワー半導体モジュール
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP6347203B2 (ja) 半導体装置とその製造方法
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
JP5975866B2 (ja) 電力用半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP5840102B2 (ja) 電力用半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2005217248A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
JP2017092056A (ja) 電力半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP5895549B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180514

R151 Written notification of patent or utility model registration

Ref document number: 6347203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250