JP2016083061A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2016083061A
JP2016083061A JP2014216742A JP2014216742A JP2016083061A JP 2016083061 A JP2016083061 A JP 2016083061A JP 2014216742 A JP2014216742 A JP 2014216742A JP 2014216742 A JP2014216742 A JP 2014216742A JP 2016083061 A JP2016083061 A JP 2016083061A
Authority
JP
Japan
Prior art keywords
data
effect
led
command
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014216742A
Other languages
Japanese (ja)
Other versions
JP6552178B2 (en
Inventor
篤 西田
Atsushi Nishida
篤 西田
由香里 安間
Yukari Yasuma
由香里 安間
田中 浩一
Koichi Tanaka
浩一 田中
大野 修司
Shuji Ono
修司 大野
尚広 河口
Naohiro Kawaguchi
尚広 河口
裕之 中野
Hiroyuki Nakano
裕之 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2014216742A priority Critical patent/JP6552178B2/en
Publication of JP2016083061A publication Critical patent/JP2016083061A/en
Application granted granted Critical
Publication of JP6552178B2 publication Critical patent/JP6552178B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce processing load on performance control means controlling performance operation by performance means and to speed up performance control processing.SOLUTION: A game machine of the current invention includes: performance device means which performs prescribed performance operation as a game progresses; performance control means which performs operation control of the performance device; and signal wiring means for connecting the performance device and the performance control means. The performance device means has a plurality of performance drive means and one or more performance devices connected to the respective performance drive means. The performance control means transmits to the plurality of performance drive means output destination designation signals designating output destination information of the transmission destination of driving data. The respective plurality of performance drive means determine whether or not the output destination information designated by the output destination designation signal transmitted by the performance control means matches its own output destination information and, when both match, receive driving data from the performance control means.SELECTED DRAWING: Figure 38

Description

本発明は、遊技機に関する。   The present invention relates to a gaming machine.

従来、パチンコ遊技機と呼ばれる遊技機が知られており、このパチンコ遊技機は、一般に、遊技盤に発射された遊技球が転動可能な遊技領域と、この遊技領域に設けられた始動領域と、図柄表示装置と、図柄表示装置を制御する可変表示制御手段とを備えている。このような遊技機では、始動領域を遊技球が通過(遊技球の始動口入賞)したことなどの所定の条件が成立すると、可変表示制御手段が図柄表示装置を制御して、図柄表示装置の表示領域上に識別情報(例えば後述の特別図柄等)を変動表示させる。そして、図柄表示装置の表示領域上に最終的に導出表示された識別情報が所定の組合せ(特定の表示態様)となった場合に、遊技状態が遊技者に有利な大当り遊技状態(所謂「大当り」)に移行する。   Conventionally, a gaming machine called a pachinko gaming machine is known, and this pachinko gaming machine is generally composed of a gaming area in which a game ball launched on a gaming board can roll, and a starting area provided in the gaming area. And a symbol display device and variable display control means for controlling the symbol display device. In such a gaming machine, when a predetermined condition such as a game ball passing through a start area (game ball start opening winning) is established, the variable display control means controls the symbol display device, and the symbol display device Identification information (for example, a special symbol described later) is variably displayed on the display area. When the identification information finally derived and displayed on the display area of the symbol display device has a predetermined combination (specific display mode), the game state is a jackpot gaming state (so-called “big jackpot” advantageous to the player). )).

また、従来、上記遊技動作に合わせて演出を行う際に用いるLED(Light Emitting Diode)を備えた遊技機が知られている(例えば、特許文献1参照)。特許文献1には、演出制御基板と複数のLED基板との間の配線を簡素化するために、演出制御基板に接続されたサブ中継基板に、所定の一つのLED基板を接続し、該所定の一つのLED基板に他のLED基板を接続する技術が提案されている。この技術を用いた場合、配線数を減らすことが可能になる。   Conventionally, a gaming machine including an LED (Light Emitting Diode) that is used when performing an effect in accordance with the gaming operation is known (see, for example, Patent Document 1). In Patent Document 1, in order to simplify the wiring between the effect control board and the plurality of LED boards, a predetermined one LED board is connected to the sub-relay board connected to the effect control board, and the predetermined A technique for connecting another LED substrate to one LED substrate has been proposed. When this technique is used, the number of wirings can be reduced.

特開2008−212271号公報JP 2008-212271 A

上述のように、従来、遊技機において、演出制御基板と複数のLED基板との間の配線を簡素化するための技術が提案されている。しかしながら、特許文献1に記載の技術では、演出制御基板に搭載されたCPUが各LED基板に送信する各種データの生成処理だけでなく、該生成した各種データの各LED基板への送信処理も行う。それゆえ、特許文献1に記載の技術では、演出制御基板に搭載されたCPUの処理負担が大きくなる。この場合、LEDを用いた演出動作と、液晶表示装置に表示される画像演出動作との同期を図ることが難しくなる可能性もある。   As described above, conventionally, in gaming machines, a technique for simplifying wiring between the effect control board and the plurality of LED boards has been proposed. However, in the technique described in Patent Document 1, not only the generation process of various data that the CPU mounted on the effect control board transmits to each LED board, but also the transmission process of the generated various data to each LED board is performed. . Therefore, with the technique described in Patent Document 1, the processing burden on the CPU mounted on the effect control board increases. In this case, it may be difficult to synchronize the effect operation using the LED and the image effect operation displayed on the liquid crystal display device.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、ランプ等の演出装置による演出動作を制御する演出制御回路の処理負担を軽減するとともに、演出制御処理の高速化を図ることが可能になる遊技機を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to reduce the processing load of an effect control circuit that controls the effect operation by an effect device such as a lamp and to speed up the effect control process It is to provide a gaming machine that can achieve the above.

上記目的を達成するために、本発明は、以下のような遊技機を提供する。   In order to achieve the above object, the present invention provides the following gaming machines.

遊技の進行に関する情報を送信する主制御手段(例えば、後述の主制御回路70)と、
前記遊技の進行に伴い、所定の演出動作を行う演出手段(例えば、後述のランプ群18)と、
前記主制御手段から送信された前記遊技の進行に関する情報を受信し、該情報に基づいて前記演出手段の動作制御を行う演出制御手段(例えば、後述の副制御回路200)と、
前記演出手段と前記演出制御手段との間を接続する信号配線手段(例えば、後述のSPIバス)と、を備え、
前記演出手段は、複数の演出駆動手段(例えば、後述のLEDドライバ280)と、各演出駆動手段に接続された1つ以上の演出装置(例えば、後述のLED281)と、を有し、
前記信号配線手段は、前記演出制御手段から前記複数の演出駆動手段に、通信動作のタイミングを示すタイミング信号(例えば、後述のクロック信号)を送信するための複数のタイミング信号線と、該タイミング信号に基づいて前記演出制御手段から前記複数の演出駆動手段に、前記演出装置の駆動データ(例えば、後述のLEDデータ)を含む送信データを送信するための複数のデータ信号線と、を有し、
前記演出制御手段は、前記複数の演出駆動手段に対して、前記駆動データの送信先を指定する出力先情報(例えば、後述のデバイスアドレス)に対応する出力先指定信号を送信し、
前記複数の演出駆動手段のそれぞれは、前記演出制御手段から送信された前記出力先指定信号で指定された出力先情報が自身の出力先情報と一致する否かを判別し、両者が一致する場合には、前記演出制御手段から前記駆動データを受信する
ことを特徴とする遊技機。
Main control means (for example, a main control circuit 70 described later) for transmitting information relating to the progress of the game;
With the progress of the game, production means (for example, a lamp group 18 described later) for performing a predetermined production operation,
Effect control means (for example, a sub-control circuit 200 described later) that receives information related to the progress of the game transmitted from the main control means, and controls the operation of the effect means based on the information;
Signal wiring means (for example, SPI bus described later) for connecting between the effect means and the effect control means,
The effect means has a plurality of effect drive means (for example, LED driver 280 described later) and one or more effect devices (for example, LED 281 described later) connected to each effect drive means,
The signal wiring unit includes a plurality of timing signal lines for transmitting a timing signal (for example, a clock signal described later) indicating the timing of a communication operation from the effect control unit to the plurality of effect driving units, and the timing signal A plurality of data signal lines for transmitting transmission data including drive data (for example, LED data described later) of the effect device from the effect control means to the plurality of effect drive means based on
The effect control means transmits an output destination designation signal corresponding to output destination information (for example, a device address described later) for designating a transmission destination of the drive data to the plurality of effect drive means,
Each of the plurality of effect driving means determines whether or not the output destination information specified by the output destination specifying signal transmitted from the effect control means matches its own output destination information, and the two match In the game machine, the driving data is received from the effect control means.

また、前記本発明の遊技機では、前記演出制御手段から前記複数のデータ信号線を介して送信される前記送信データは、
前記送信データの先頭に配置され、特定のデータ(例えば、後述の「1」)が所定数連続して格納されている第1データ部と、
前記第1データ部の後に配置され、先頭に前記特定のデータと異なる所定のデータ(例えば、後述の「0」)が格納され、且つ、該所定のデータの格納領域の後に前記出力先情報の指定データが格納されている第2データ部と、
前記第2データ部の後に配置され、前記駆動データが格納されている第3データ部と、を有し、
前記演出制御手段及び前記演出駆動手段間の前記送信データの通信動作において、
前記演出駆動手段が前記第1データ部に格納された所定数の前記特定のデータを連続して受信すると、前記演出駆動手段は、その動作状態を休止状態から待機状態に移行させ、
前記演出駆動手段の動作状態が前記待機状態に移行した後、前記演出駆動手段が前記第2データ部の先頭に配置された前記所定のデータを受信すると、前記演出駆動手段は、その動作状態を待機状態から前記出力先情報の指定データの受信待機状態に移行させ、
前記演出駆動手段の動作状態が前記出力先情報の指定データの受信待機状態に移行した後、前記演出駆動手段は、前記出力先指定信号として送信された前記出力先情報の指定データが自身の出力先情報と一致する否かを判別し、両者が一致する場合には前記第3データ部に格納された前記駆動データを受信するようにしてもよい。
In the gaming machine of the present invention, the transmission data transmitted from the effect control unit via the plurality of data signal lines is:
A first data portion that is arranged at the top of the transmission data and stores a predetermined number of specific data (for example, “1” described later) continuously;
Predetermined data (for example, “0” which will be described later) different from the specific data is stored after the first data portion, and the output destination information is stored after the storage area of the predetermined data. A second data part in which designated data is stored;
A third data portion disposed after the second data portion and storing the drive data;
In the communication operation of the transmission data between the effect control means and the effect drive means,
When the effect drive means continuously receives the predetermined number of the specific data stored in the first data portion, the effect drive means shifts the operation state from the sleep state to the standby state,
After the operating state of the effect driving means shifts to the standby state, when the effect driving means receives the predetermined data arranged at the head of the second data portion, the effect driving means displays the operating state. Transition from the standby state to the reception standby state of the specified data of the output destination information,
After the operation state of the effect drive means shifts to the reception standby state for the designation data of the output destination information, the effect drive means outputs the output destination information designation data transmitted as the output destination designation signal. It may be determined whether or not the information matches the previous information, and if the two match, the drive data stored in the third data portion may be received.

また、前記本発明の遊技機では、前記演出制御手段は、第1記憶手段(例えば、後述の第1バッファ)と、該第1記憶手段に対してデータを入出力可能な第1入出力手段(例えば、後述の第1シフトレジスタ)と、を有し、
前記演出駆動手段は、第2記憶手段(例えば、後述の第2バッファ)と、該第2記憶手段に対してデータを入出力可能な第2入出力手段(例えば、後述の第2シフトレジスタ)と、を有し、
前記演出制御手段及び前記演出駆動手段間の通信動作において、
前記演出制御手段は、前記複数の演出駆動手段に対し、前記出力先指定信号としてスレーブ・セレクト信号を送信して、前記駆動データの送信先の前記演出駆動手段を選択し、
前記演出制御手段は、前記第1記憶手段から前記第1入出力手段に入力された前記駆動データを、該選択された前記演出駆動手段の前記第2入出力手段に送信するとともに、該選択された前記演出駆動手段は、前記第2入出力手段に格納されたデータを前記演出制御手段の前記第1入出力手段に送信するようにしてもよい。
In the gaming machine of the present invention, the effect control means includes first storage means (for example, a first buffer described later) and first input / output means capable of inputting / outputting data to / from the first storage means. (For example, a first shift register to be described later)
The effect driving means includes second storage means (for example, a second buffer described later) and second input / output means (for example, a second shift register described later) capable of inputting / outputting data to / from the second storage means. And having
In the communication operation between the effect control means and the effect drive means,
The effect control means transmits a slave select signal as the output destination designation signal to the plurality of effect drive means, and selects the effect drive means as the transmission destination of the drive data,
The effect control means transmits the drive data input from the first storage means to the first input / output means to the second input / output means of the selected effect drive means, and is selected. The effect driving means may transmit the data stored in the second input / output means to the first input / output means of the effect control means.

さらに、前記本発明の遊技機では、前記演出装置は、発光手段であり、
前記演出駆動手段は、前記発光手段を駆動する発光駆動手段であり、
前記駆動データは、複数種の色成分の輝度データを含む駆動データであるようにしてもよい。
Furthermore, in the gaming machine of the present invention, the effect device is a light emitting means,
The effect drive means is a light emission drive means for driving the light emission means,
The drive data may be drive data including luminance data of a plurality of types of color components.

上記構成の本発明の遊技機によれば、演出手段による演出動作を制御する演出制御手段の処理負担を軽減するとともに、演出制御処理の高速化を図ることができる。なお、この効果が得られる理由については、後述の実施形態の説明の中で詳述する。   According to the gaming machine of the present invention configured as described above, it is possible to reduce the processing load of the effect control means for controlling the effect operation by the effect means and to speed up the effect control process. The reason why this effect is obtained will be described in detail in the description of the embodiment described later.

本発明の一実施形態に係るパチンコ遊技機の機能フローを示す図である。It is a figure which shows the functional flow of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機の外観斜視図である。1 is an external perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の分解斜視図である。1 is an exploded perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の遊技盤の構成を示す正面図である。It is a front view which shows the structure of the game board of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機の回路構成を示すブロック図である。1 is a block diagram showing a circuit configuration of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の副制御回路の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the sub control circuit of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機の音声・LED制御回路の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the audio | voice / LED control circuit of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機の表示制御回路の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the display control circuit of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure which shows an example of the big hit random number determination table (at the time of the 1st start opening winning a prize) in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure which shows an example of the big hit random number determination table (at the time of a 2nd starting opening prize) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of a 1st starting opening winning) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of a 2nd start opening winning) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その1)の一例を示す図である。It is a figure which shows an example of the jackpot kind determination table (the 1) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その2)の一例を示す図である。It is a figure which shows an example of the jackpot kind determination table (the 2) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その3)の一例を示す図である。It is a figure which shows an example of the jackpot kind determination table (the 3) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その4)の一例を示す図である。It is a figure which shows an example of the jackpot kind determination table (the 4) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における入賞時演出情報決定テーブルの一例を示す図である。It is a figure which shows an example of the prize information effect information determination table in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出パターン決定テーブルの一例を示す図である。It is a figure which shows an example of the variation production pattern determination table in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出テーブルの一例を示す図である。It is a figure which shows an example of the fluctuation production table in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における保留演出テーブルの一例を示す図である。It is a figure which shows an example of the holding | maintenance effect table in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における先読み演出テーブルの一例を示す図である。It is a figure which shows an example of the prefetch effect table in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドデータの概略構成図である。It is a schematic block diagram of the command data in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモ表示コマンドの構成及びデモ表示コマンドに含まれる情報の内容を示す図である。It is a figure which shows the content of the information contained in the structure of the demonstration display command in the pachinko gaming machine which concerns on one Embodiment of this invention, and a demonstration display command. 本発明の一実施形態に係るパチンコ遊技機における特別図柄演出開始コマンドの構成及び特別図柄演出開始コマンドに含まれる情報の内容を示す図である。It is a figure which shows the content of the information contained in the structure of the special symbol effect start command and the special symbol effect start command in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における第1電断復帰コマンドの構成及び第1電断復帰コマンドに含まれる情報の内容を示す図である。It is a figure which shows the content of the information contained in the structure of the 1st power failure reset command in the pachinko gaming machine which concerns on one Embodiment of this invention, and a 1st power failure reset command. 本発明の一実施形態に係るパチンコ遊技機における第2電断復帰コマンドの構成及び第2電断復帰コマンドに含まれる情報の内容を示す図である。It is a figure which shows the content of the information contained in the structure of the 2nd power failure reset command in the pachinko gaming machine which concerns on one Embodiment of this invention, and a 2nd power failure reset command. 本発明の一実施形態に係るパチンコ遊技機における保留加算コマンドの構成及び保留加算コマンドに含まれる情報の内容を示す図である。It is a figure which shows the content of the information contained in the structure of the pending | holding addition command in the pachinko gaming machine which concerns on one Embodiment of this invention, and a pending | holding addition command. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行されるメイン・サブ間コマンド制御処理の概要を説明するための図である。In the pachinko gaming machine according to one embodiment of the present invention, it is a diagram for explaining the outline of the main-sub command control processing executed by the host control circuit (sub control circuit). 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路の内部に設けられたリングバッファの概略構成図である。It is a schematic block diagram of the ring buffer provided in the host control circuit in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における各種リクエストの生成動作の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the production | generation operation | movement of the various requests in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the animation request construction | assembly process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the animation request construction | assembly process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the drawing process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the audio | voice reproduction | regeneration operation | movement in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作で用いられれるアクセスデータの概略構成図である。It is a schematic block diagram of the access data used by the audio | voice reproduction | regeneration operation | movement in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ(LED)点灯動作の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the lamp | ramp (LED) lighting operation | movement in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路、LEDドライバ及びLED間の概略接続構成図である。FIG. 3 is a schematic connection configuration diagram among a voice / LED control circuit, an LED driver, and LEDs in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。It is a SPI connection block diagram between the voice / LED control circuit and the LED driver in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路からLEDドライバに送信されるシリアル・データの概略構成図である。In the pachinko game machine which concerns on one Embodiment of this invention, it is a schematic block diagram of the serial data transmitted to a LED driver from a voice and LED control circuit. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバの概略構成図である。It is a schematic block diagram of the LED driver in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのデータ入力動作を説明するための図である。It is a figure for demonstrating the data input operation | movement of the LED driver in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのアドレス設定動作を説明するための図である。It is a figure for demonstrating the address setting operation | movement of the LED driver in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、各SPIチャンネル(物理系統)と、それに接続されたLEDドライバのデバイスアドレス及び出力端子との対応関係を示す図である。In the pachinko gaming machine according to one embodiment of the present invention, it is a diagram showing a correspondence relationship between each SPI channel (physical system) and the device address and output terminal of the LED driver connected thereto. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータのフォーマット(データ型)を示す図である。It is a figure which shows the format (data type) of LED data in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータの出力制御例を示す図である。It is a figure which shows the output control example of LED data in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例1を示す図である。It is a figure which shows the production example 1 of the LED animation in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例2を示す図である。It is a figure which shows the production example 2 of the LED animation in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure which shows the production example 3 of the LED animation in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure which shows the production example 3 of the LED animation in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a figure which shows the structural example of the reproduction | regeneration channel and expansion channel in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a figure which shows the structural example of the reproduction | regeneration channel and expansion channel in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの切り替え再生パターンの各種例を示す図である。It is a figure which shows the various examples of the switching reproduction pattern of LED animation in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン2における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction | regeneration aspect (flow on a time axis) of LED animation in the switching reproduction | regeneration pattern 2 of LED animation of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン4における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction | regeneration aspect (flow on a time-axis) of LED animation in the LED animation switching reproduction | regeneration pattern 4 of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン6における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the LED animation switching reproduction | regeneration aspect (flow on a time axis) in the LED animation switching reproduction | regeneration pattern 6 of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン7における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction | regeneration aspect (flow on a time-axis) of LED animation in the switching reproduction | regeneration pattern 7 of LED animation of the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの連続再生時の切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction | regeneration aspect (flow on a time axis | shaft) at the time of continuous reproduction | regeneration of LED animation in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定無し時のLEDアニメーションの再生例を示す図である。It is a figure which shows the example of reproduction | regeneration of the LED animation when there is no "ODONLY" designation | designated in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定有り時のLEDアニメーションの再生例を示す図である。It is a figure which shows the reproduction example of the LED animation at the time of "ODONLY" designation | designated in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における役物駆動動作の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the accessory driving | operation operation | movement in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路及びモータドライバ間のI2C接続構成図である。It is an I2C connection block diagram between a host control circuit and a motor driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される主制御メイン処理の一例を示すフローチャートである。7 is a flowchart illustrating an example of main control main processing executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the special symbol control process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。It is a flowchart which shows an example of the special symbol memory | storage check process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。It is a flowchart which shows an example of the special symbol display time management process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。It is a flowchart which shows an example of the jackpot end interval process in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における普通図柄制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the normal symbol control process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される電源投入時処理の一例を示すフローチャートである。In the pachinko gaming machine according to one embodiment of the present invention, it is a flowchart showing an example of a power-on process executed by the main CPU. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行されるシステムタイマ割込処理の一例を示すフローチャートである。6 is a flowchart illustrating an example of a system timer interrupt process executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。It is a flowchart which shows an example of the switch input detection process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における始動口入賞検出処理の一例を示すフローチャートである。It is a flowchart which shows an example of the start opening prize detection process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される副制御メイン処理の一例を示すフローチャートである。7 is a flowchart illustrating an example of a sub control main process executed by a host control circuit (sub control circuit) in the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、ホスト制御回路(副制御回路)により実行される初期化処理の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the initialization process performed by the host control circuit (sub control circuit) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行される初期化処理の一例を示すフローチャートである。5 is a flowchart showing an example of initialization processing executed by a host control circuit in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックアップ復帰初期化処理の一例を示すフローチャートである。It is a flowchart which shows an example of the backup return initialization process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御初期化処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory control initialization process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLED登録処理の一例を示すフローチャートである。It is a flowchart which shows an example of the LED registration process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される操作入力時処理の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the process at the time of the operation input performed by the host control circuit (sub control circuit) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力タイマ割込処理の一例を示すフローチャートである。It is a flowchart which shows an example of the operation input timer interruption process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力情報取得処理の一例を示すフローチャートである。It is a flowchart which shows an example of the operation input information acquisition process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド受信処理(受信割込)の一例を示すフローチャートである。It is a flowchart which shows an example of the command reception process (reception interruption) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における受信データ記憶処理の一例を示すフローチャートである。It is a flowchart which shows an example of the received data storage process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド解析処理の一例を示すフローチャートである。It is a flowchart which shows an example of the command analysis process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドパラメータチェック処理の一例を示すフローチャートである。It is a flowchart which shows an example of the command parameter check process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の一例を示すフローチャートである。It is a flowchart which shows an example of the animation request construction | assembly process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing control process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における動画コマンド作成処理の一例を示すフローチャートである。It is a flowchart which shows an example of the moving image command creation process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションデータ読込処理の一例を示すフローチャートである。It is a flowchart which shows an example of the animation data reading process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における全コマンドリスト作成処理の一例を示すフローチャートである。It is a flowchart which shows an example of all the command list creation processes in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flowchart which shows an example of the drawing process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における音声制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the audio | voice control process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the lamp control process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory control process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における変動開始コマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart which shows an example of the object process at the time of the fluctuation | variation start command reception in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモコマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory process at the time of the demonstration command reception in the pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるエラー処理の一例を示すフローチャートである。It is a flowchart which shows an example of the error process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における変動停止コマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory process at the time of the variable stop command reception in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り系コマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart which shows an example of the bonus processing at the time of jackpot type command reception in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における初期位置復旧動作処理の一例を示すフローチャートである。It is a flowchart which shows an example of the initial position restoration operation | movement process in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路により実行されるSPIを介したLEDドライバへのシリアル・データ出力処理の一例を示すフローチャートである。In the pachinko gaming machine which concerns on one Embodiment of this invention, it is a flowchart which shows an example of the serial data output process to the LED driver via SPI performed by the audio | voice and LED control circuit. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行されるI2Cインターフェイスを介したモータドライバへのシリアル・データ出力処理の一例を示すフローチャートである。In the pachinko gaming machine according to one embodiment of the present invention, it is a flowchart showing an example of serial data output processing to the motor driver via the I2C interface executed by the host control circuit. 変形例1における音声制御処理の一例を示すフローチャートである。10 is a flowchart illustrating an example of a voice control process according to Modification 1. 変形例2におけるランプ制御処理の一例を示すフローチャートである。10 is a flowchart illustrating an example of a lamp control process in Modification 2. 変形例3におけるランプ制御処理の一例を示すフローチャートである。10 is a flowchart illustrating an example of a lamp control process in Modification 3. 変形例3における各ポートのデータ設定処理の一例を示すフローチャートである。14 is a flowchart illustrating an example of a data setting process for each port in Modification 3. 変形例4における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。It is a SPI connection block diagram between the audio | voice / LED control circuit and LED driver in the modification 4. 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。FIG. 10 is a diagram for explaining an input / output operation of serial data between a sound / LED control circuit and an LED driver in Modification 4; 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。FIG. 10 is a diagram for explaining an input / output operation of serial data between a sound / LED control circuit and an LED driver in Modification 4; 変形例4において、音声・LED制御回路及びLEDドライバ間で実行されるシリアル・データ入出力処理の一例を示すフローチャートである。14 is a flowchart illustrating an example of serial data input / output processing executed between a voice / LED control circuit and an LED driver in Modification 4; 変形例5におけるLEDデータの出力制御例を示す図である。It is a figure which shows the output control example of the LED data in the modification 5. 変形例6における役物の励磁状態検知部の概略構成図である。It is a schematic block diagram of the excitation state detection part of the accessory in the modification 6. 変形例6における役物制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the accessory control process in the modification 6.

以下、本発明の一実施形態に係るパチンコ遊技機(遊技機)の構成及び各種動作について、図面を参照しながら説明する。   Hereinafter, a configuration and various operations of a pachinko gaming machine (game machine) according to an embodiment of the present invention will be described with reference to the drawings.

<機能フロー>
まず、図1を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図1は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Function flow>
First, the function of the pachinko gaming machine according to the present embodiment will be described with reference to FIG. FIG. 1 is a diagram showing a functional flow of the pachinko gaming machine according to the present embodiment.

パチンコゲームは、図1に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。   As shown in FIG. 1, a pachinko game is a game in which a game ball is fired by a user's operation and a game ball payout control process is performed when the game ball has won various prizes. The pachinko game includes a special symbol game using a special symbol and a normal symbol game using a normal symbol. When it is a “hit” in a special symbol game or a “hit” in a normal symbol game, the probability that a game ball will win is relatively increased, and the game ball payout control process is more likely to be performed. Become.

また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。   In addition, for various winnings, there is a special symbol start winning, which is one condition for the variable symbol display in the special symbol game, and a single condition for the variable symbol normal symbol display in the normal symbol game. Some regular symbol starting prizes are also included.

なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄(識別情報)が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を1回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。   In this specification, “variable display” is a concept that can be displayed in a variable manner. For example, “variable display” that is actually changed and “stop display” that is actually stopped and displayed. Is possible. Further, in the “variable display”, for example, “derivation display” in which a special symbol (identification information) is displayed as a result of the special symbol game can be performed. In other words, in this specification, the operation from the start of “variable display” to “derivative display” is referred to as one “variable display”. Furthermore, in this specification, “identification information” means “designs” used in pachinko games such as special symbols, ordinary symbols, decorative symbols, identification symbols, etc., and identification symbols or ornaments used in pachislot or slot games. This means that it can include symbols used to display or suggest the results of a game when a player plays a game, such as symbols, and various symbols in the embodiments and various modifications described below are also included. May be included.

以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。   Hereinafter, the outline of the processing flow of the special symbol game and the normal symbol game will be described.

(1)特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値(大当り判定用乱数値及び図柄決定用乱数値)が抽出され、抽出された各乱数値が記憶される(図1に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照)。
(1) Special symbol game When there is a special symbol start winning in the special symbol game, random numbers (random number for jackpot determination and random number for symbol determination) are extracted from the jackpot determination counter and the symbol determination counter, respectively. Each extracted random number value is stored (see the flow of the special symbol start winning process in the special symbol game shown in FIG. 1).

また、図1に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。   Further, as shown in FIG. 1, in the special symbol control process during the special symbol game, first, it is determined whether or not a condition for starting variable display of the special symbol is satisfied. In this determination process, it is referred to whether or not a random number value is stored by a special symbol start winning, and the condition for starting the variable symbol variable display is established with one condition that the random number value is stored. judge.

次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。   Next, when the variable symbol special display is started, the jackpot determination random number extracted from the jackpot determination counter is referred to and a jackpot determination is made as to whether or not the jackpot determination is made. Thereafter, stop symbol determination processing is performed. In this process, the special symbol to be stopped and displayed is determined by referring to the random number value for symbol determination extracted from the counter for symbol determination and the result of the jackpot determination described above.

次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。   Next, a variation pattern determination process is performed. In this process, a random number value is extracted from the variation pattern determining counter, and the variation pattern of the special symbol is determined by referring to the random value, the result of the jackpot determination described above, and the special symbol to be stopped and displayed.

次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。   Next, effect pattern determination processing is performed. In this process, a random number value is extracted from the effect pattern determination counter, and the random number value, the result of the jackpot determination described above, the special symbol for the stop display described above, and the variation pattern of the special symbol described above are referred to. An effect pattern to be executed in accordance with the variable display of the special symbol is determined.

次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。   Then, as a result of the determined jackpot determination, the special display to be stopped, the special pattern variation pattern, and the effect pattern associated with the special symbol variable display are referred to, and the variable display control processing for controlling the special symbol variable display And the effect control process which performs a predetermined effect is performed.

そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。   Then, when the variable display control process and the effect display control process are finished, it is determined whether or not “big hit” is reached. In this determination process, if it is determined that a “hit” is reached, a big hit game control process for performing a big hit game is executed. In the jackpot game, the possibility of various winnings described above increases. On the other hand, if it is determined that the “big hit” has not been reached, the big hit game control process is not executed.

「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態(以下、「確変遊技状態」という)や、特別図柄始動入賞が得られやすくなる遊技状態(以下、「時短遊技状態」という)などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。   When it is determined that the game is not “big hit”, or when the big hit game control process is completed, a game state transition control process for shifting the game state is performed. In this gaming state transition control process, management of the gaming state in a normal time different from the big hit gaming state is performed. As a normal gaming state, for example, in the jackpot determination described above, a gaming state in which the probability of being determined as a “big hit” (hereinafter referred to as “probability changing gaming state”) or a special symbol start winning is likely to be obtained. A gaming state (hereinafter referred to as a “short-time gaming state”). Thereafter, the process for determining whether or not to start variable symbol special display is performed again, and thereafter, the various types of special symbol control processing described above are repeated.

なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ(大当り判定用乱数値、図柄決定用乱数値等)が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示(変動表示)が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。   In the pachinko gaming machine of the present embodiment, when a game ball wins a start during a special symbol change display, various data acquired at the time of the start win (a jackpot determination random value, a symbol determination random number, etc. ) Is put on hold. In other words, if a game ball wins a start during a special symbol variation display, the special symbol variable display (variation display) corresponding to the start winning is suspended, and after the currently executed special symbol variation display ends. The variable display of the special symbol that is put on hold is started. Hereinafter, the variable display of the special symbol that is on hold is also referred to as “holding ball”.

また、本実施形態のパチンコ遊技機では、後述するように、2種類の特別図柄始動入賞(第1始動口入賞及び第2始動口入賞)を設け、各特別図柄始動入賞に対して最大4個の保留球を取得することができる。すなわち、本実施形態では、最大8個の保留球を取得することができる。   Further, in the pachinko gaming machine according to the present embodiment, as will be described later, two types of special symbol start prizes (first start opening prize and second start opening prize) are provided, and a maximum of four for each special symbol start prize. You can get a hold ball. That is, in the present embodiment, a maximum of eight reserved balls can be acquired.

さらに、本実施形態のパチンコ遊技機は、図1には示さないが、上述した保留球の情報に基づいて保留球の当落(「大当り」当選の有無)を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。   Furthermore, although not shown in FIG. 1, the pachinko gaming machine according to the present embodiment determines whether or not a holding ball is won (whether or not “big hit” is won) based on the above-described information on the holding ball, and further, A function for performing a predetermined effect based on the above, that is, a pre-reading effect function is also provided.

(2)普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される(図1に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照)。
(2) Normal symbol game When there is a normal symbol start winning in the normal symbol game, a random number value is extracted from the counter for hit determination and the random number value is stored (the normal symbol game in the normal symbol game shown in FIG. 1). (Refer to the flow of the symbol start winning process).

また、図1に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。   As shown in FIG. 1, in the normal symbol control process during the normal symbol game, it is first determined whether or not a condition for starting variable display of the normal symbol is satisfied. In this determination process, it is referred to whether or not the random number value is stored by the normal symbol start winning, and the condition for starting the variable symbol variable display is satisfied, with one condition that the random number value is stored. judge.

次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。   Next, when starting normal symbol variable display, the random number value extracted from the counter for hit determination is referred to and a hit determination is made as to whether or not “win” is set. Thereafter, variation pattern determination processing is performed. In this process, the result of the hit determination is referred to, and the variation pattern of the normal symbol is determined.

次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。   Next, referring to the determined hit determination result and the variation pattern of the normal symbol, a variable display control process for controlling variable display of the normal symbol and an effect control process for performing a predetermined effect are executed.

可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。   When the variable display control process and the effect display control process are finished, it is determined whether or not “winning” is achieved. In this determination process, when it is determined that “winning” is achieved, a winning game control process for performing a winning game is executed. In the winning game control process, the possibility of various winnings as described above, in particular, the possibility of special symbol start winning of a game ball in a special symbol game increases. On the other hand, if it is determined not to be “winning”, the winning game control process is not executed. Thereafter, the process for determining whether or not to start the variable display of the normal symbol is performed again, and thereafter, the various processes of the normal symbol control process described above are repeated.

上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。   As described above, in the pachinko game, the payout control of the game ball depends on the conditions such as whether or not the game is a “hit” in the special symbol game, the transition state of the game state, and whether or not the game is the “hit” in the normal symbol game. The ease of processing changes.

なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ(いわゆる、リングカウンタ)から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。   In this embodiment, as a random number extraction method, a soft random number method for generating random values by executing a program is used. However, the present invention is not limited to this. For example, when a pachinko machine includes a random number generator whose random number is updated at a predetermined period, a random number value is determined from a counter (so-called ring counter) in the random number generator. The hard random number method for extracting the random number may be adopted as the above-described method for extracting various random values. When the hard random number method is used, it is possible to prevent the same random number value from being extracted in a predetermined period by determining the initial value of the random number value at a timing different from the predetermined period.

<パチンコ遊技機の構造>
次に、図2及び図3を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図2は、パチンコ遊技機の外観を示す斜視図である。また、図3は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, the structure of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS. FIG. 2 is a perspective view showing the appearance of the pachinko gaming machine. FIG. 3 is an exploded perspective view of the pachinko gaming machine.

パチンコ遊技機1は、図2及び図3に示すように、本体2と、本体2に対して開閉自在に取り付けられたベースドア3と、ベースドア3に対して開閉自在に取り付けられたガラスドア4とを備える。   As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 that can be opened and closed with respect to the main body 2, and a glass door that can be opened and closed with respect to the base door 3. 4.

[本体]
本体2は、長方形状の開口2aを有する枠状部材で構成される(図3参照)。この本体2は、例えば、木材等の材料により形成される。
[Main unit]
The main body 2 is composed of a frame-shaped member having a rectangular opening 2a (see FIG. 3). The main body 2 is formed of a material such as wood.

[ベースドア]
ベースドア3は、本体2の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア3は、本体2の前方(パチンコ遊技機1の正面側)に配置されており、ベースドア3を本体2の一方の側辺端部を軸にして回動させることにより、本体2の開口2aが開閉される。ベースドア3には、図3に示すように、四角形状の開口3aが設けられる。この開口3aは、ベースドア3の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is configured by a plate-like member having a rectangular outer shape that is substantially equal to the outer shape of the main body 2. The base door 3 is disposed in front of the main body 2 (the front side of the pachinko gaming machine 1), and by rotating the base door 3 around one side edge of the main body 2, the base door 3 The opening 2a is opened and closed. As shown in FIG. 3, the base door 3 is provided with a rectangular opening 3 a. The opening 3a is formed from the substantially central portion of the base door 3 to the upper region, and has a size that occupies most of the region.

また、ベースドア3には、スピーカ11と、遊技盤12と、表示装置13(演出手段、表示手段)と、皿ユニット14と、発射装置15と、払出装置16と、基板ユニット17とが取り付けられる。   In addition, a speaker 11, a game board 12, a display device 13 (production means, display means), a dish unit 14, a launching device 15, a payout device 16, and a substrate unit 17 are attached to the base door 3. It is done.

スピーカ11は、ベースドア3の上部(上端部付近)に配置される。遊技盤12は、ベースドア3の前方(パチンコ遊技機1の正面側)に配置され、ベースドア3の開口3aを覆うように配置される。   The speaker 11 is disposed on the upper part (near the upper end) of the base door 3. The game board 12 is disposed in front of the base door 3 (the front side of the pachinko gaming machine 1) and is disposed so as to cover the opening 3a of the base door 3.

遊技盤12は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。   The game board 12 is composed of a plate-shaped resin member having light permeability. In addition, as resin which has a light transmittance, an acrylic resin, polycarbonate resin, a methacryl resin etc. can be used, for example.

また、遊技盤12の前面(パチンコ遊技機1の正面側の表面)には、発射装置15から発射された遊技球が転動する遊技領域12aが形成される。この遊技領域12aは、ガイドレール41(具体的には後述の図4に示す外レール41a)に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域12aには、複数の遊技釘(後述の図4参照)が打ちこまれている。なお、遊技盤12(遊技領域12a)の構成については、後述の図4を参照しながら後で詳述する。   In addition, a game area 12a in which a game ball fired from the launching device 15 rolls is formed on the front surface of the game board 12 (the surface on the front side of the pachinko gaming machine 1). The game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4 to be described later), and its outer peripheral shape is substantially circular. Further, a plurality of game nails (see FIG. 4 described later) are driven into the game area 12a. The configuration of the game board 12 (game area 12a) will be described in detail later with reference to FIG.

表示装置13は、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)に取り付けられる。この表示装置13は、画像を表示する表示領域13aを有する。表示領域13aの大きさは、遊技盤12の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置13の表示領域13aには、演出用の識別図柄、演出画像、装飾用画像(装飾図柄)などの各種画像が表示される。遊技者は、遊技盤12を介して、表示装置13の表示領域13aに表示された各種画像を視認することができる。   The display device 13 is attached to the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The display device 13 has a display area 13a for displaying an image. The size of the display area 13a is set so as to occupy the whole or a part of the surface of the game board 12. In the display area 13 a of the display device 13, various images such as an effect identification symbol, an effect image, and a decoration image (decoration symbol) are displayed. The player can visually recognize various images displayed on the display area 13 a of the display device 13 via the game board 12.

なお、本実施形態では、表示装置13としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置13として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、CRT(Cathode Ray Tube)ディスプレイなどの表示機器を適用してもよい。   In the present embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited to this, and as the display device 13, for example, a display device such as a plasma display, a rear projection display, a CRT (Cathode Ray Tube) display may be applied.

また、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)には、スペーサ19が設けられる。このスペーサ19は、遊技盤12の背面(パチンコ遊技機1の背面側の表面)と表示装置13の前面(パチンコ遊技機1の正面側の表面)との間に設けられ、遊技盤12の遊技領域12aを転動する遊技球の流路となる空間を形成する。スペーサ19は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ19は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。   A spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The spacer 19 is provided between the back surface of the game board 12 (surface on the back side of the pachinko gaming machine 1) and the front surface of the display device 13 (surface on the front side of the pachinko gaming machine 1). A space serving as a flow path for the game ball rolling in the region 12a is formed. The spacer 19 is made of a light transmissive material. Note that the present invention is not limited to this, and for example, the spacer 19 may be partially formed of a light-transmitting material or may be formed of a non-light-transmitting material. .

皿ユニット14は、遊技盤12の下方に配置される。この皿ユニット14は、上皿21と、その下方に配置された下皿22とを有する。上皿21及び下皿22には、図2に示すように、遊技球の貸し出し、遊技球の払出し(賞球)を行うための払出口21a及び払出口22aがそれぞれ形成される。所定の払出条件が成立した場合には、払出口21a及び払出口22aから遊技球が排出されて、それぞれ、上皿21及び下皿22に貯留される。また、上皿21に貯留された遊技球は、発射装置15によって遊技領域12aに発射される。   The dish unit 14 is disposed below the game board 12. The dish unit 14 includes an upper dish 21 and a lower dish 22 disposed below the upper dish 21. As shown in FIG. 2, the upper plate 21 and the lower plate 22 are respectively formed with a payout port 21a and a payout port 22a for lending out game balls and paying out game balls (prize balls). When a predetermined payout condition is satisfied, the game balls are discharged from the payout opening 21a and the payout opening 22a and stored in the upper plate 21 and the lower plate 22, respectively. Further, the game balls stored in the upper plate 21 are launched into the game area 12 a by the launching device 15.

また、皿ユニット14には、演出ボタン23が設けられる。この演出ボタン23は、上皿21上に取り付けられる。また、演出ボタン23の周縁には、ダイヤル操作部(ジョグダイヤル)24が演出ボタン23に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機1は、演出ボタン23及び/又はダイヤル操作部24を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置13の表示領域13aに、演出ボタン23及び/又はダイヤル操作部24の操作を促す画像が表示される。   The plate unit 14 is provided with an effect button 23. The effect button 23 is attached on the upper plate 21. A dial operation unit (jog dial) 24 is attached to the periphery of the effect button 23 so as to be rotatable with respect to the effect button 23. The pachinko gaming machine 1 of the present embodiment has a predetermined effect function performed using the effect button 23 and / or the dial operation unit 24, and when performing a predetermined effect, the display area 13 a of the display device 13 An image prompting the operation of the effect button 23 and / or the dial operation unit 24 is displayed.

発射装置15は、ベースドア3の前面において、右下の領域(右下角部付近)に配置される。この発射装置15は、遊技者によって操作可能な発射ハンドル25と、皿ユニット14の右下部に係合するパネル体26とを備える。発射ハンドル25は、パネル体26の前面側に配置され、パネル体26に回動可能に支持される。   The launcher 15 is disposed in the lower right region (near the lower right corner) on the front surface of the base door 3. The launching device 15 includes a launching handle 25 that can be operated by a player, and a panel body 26 that engages with the lower right portion of the dish unit 14. The firing handle 25 is disposed on the front side of the panel body 26 and is rotatably supported by the panel body 26.

なお、図2及び図3には示さないが、パネル体26の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ(駆動装置)が設けられる。また、図2及び図3には示さないが、発射ハンドル25の周縁部には、タッチセンサが設けられ、発射ハンドル25の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル25の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。   Although not shown in FIGS. 2 and 3, a solenoid actuator (driving device) for controlling the launching operation of the game ball is provided on the back side of the panel body 26. Although not shown in FIGS. 2 and 3, a touch sensor is provided at the peripheral portion of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the power supplied to the solenoid actuator.

本実施形態のパチンコ遊技機1では、遊技者の手が発射ハンドル25のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル25を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル25を把持して時計回り(遊技者側から見て右回り)の方向へ回動操作すると、発射ハンドル25の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿21に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール41(後述の図4参照)に案内されて遊技盤12の遊技領域12aへ放出される。   In the pachinko gaming machine 1 according to the present embodiment, when the player's hand contacts the touch sensor of the launch handle 25, the touch sensor outputs a detection signal. Thereby, it is detected that the player has gripped the launch handle 25, and the game ball can be launched by the solenoid actuator. When the player holds the firing handle 25 and rotates it clockwise (when viewed from the player side), the resistance of the firing volume changes according to the turning angle of the firing handle 25. The electric power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper plate 21 are sequentially fired, and the fired game balls are guided to the guide rail 41 (see FIG. 4 described later) and released to the game area 12a of the game board 12.

また、図2及び図3には示さないが、発射ハンドル25の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル25を把持して回動させた状態であっても、遊技球の発射が停止される。   Although not shown in FIGS. 2 and 3, a firing stop button is provided on the side of the firing handle 25. The launch stop button is a button provided to stop the launch of the game ball by the solenoid actuator. When the player presses the launch stop button, the launch of the game ball is stopped even when the launch handle 25 is gripped and rotated.

払出装置16及び基板ユニット17は、ベースドア3の背面側に配置される。払出装置16には、貯留ユニット(不図示)から遊技球が供給される。払出装置16は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿21又は下皿22に払い出す。基板ユニット17は、各種制御基板を有する。各種制御基板には、後述する主制御回路70や副制御回路200などが設けられる(後述の図5参照)。   The dispensing device 16 and the substrate unit 17 are disposed on the back side of the base door 3. A game ball is supplied to the payout device 16 from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls from the game balls supplied from the storage unit to the upper plate 21 or the lower plate 22 based on the establishment of the payout condition. The board unit 17 has various control boards. Various control boards are provided with a main control circuit 70 and a sub control circuit 200 described later (see FIG. 5 described later).

[ガラスドア]
ガラスドア4は、表面が略四角形状の板状部材で構成される。また、ガラスドア4は、遊技盤12の前面側に配置され、遊技盤12を覆う大きさを有する。このガラスドア4の前面において、スピーカ11と対向する上部領域には、スピーカカバー29が設けられる。
[Glass door]
The glass door 4 is composed of a plate-like member having a substantially square surface. The glass door 4 is disposed on the front side of the game board 12 and has a size that covers the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.

また、ガラスドア4の中央部において、遊技盤12の遊技領域12aと対向する領域には、少なくとも遊技領域12aを露出させるような大きさの開口4aが形成される。ガラスドア4の開口4aは、光透過性を有する保護ガラス28が取り付けられ、これにより、開口4aが塞がれる。したがって、ガラスドア4をベースドア3に対して閉じると、保護ガラス28は、遊技盤12の少なくとも遊技領域12aに対面するように配置される。   In the central portion of the glass door 4, an opening 4 a having a size that exposes at least the game area 12 a is formed in an area facing the game area 12 a of the game board 12. The opening 4a of the glass door 4 is attached with a protective glass 28 having a light transmission property, thereby closing the opening 4a. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is disposed so as to face at least the game area 12 a of the game board 12.

[遊技盤]
次に、遊技盤12の構成について、図4を参照して説明する。図4は、遊技盤12の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be described with reference to FIG. FIG. 4 is a front view showing the configuration of the game board 12.

遊技盤12の前面には、図4に示すように、ガイドレール41と、球通過検出器43と、第1始動口44と、第2始動口45(始動領域)と、普通電動役物46とが設けられる。また、遊技盤12の前面には、一般入賞口51,52と、第1大入賞口53(可変入賞装置)と、第2大入賞口54(可変入賞装置)と、アウト口55と、複数の遊技釘56とが設けられる。さらに、遊技盤12の前面において、その略中央に配置された表示装置13の表示領域13aの上部には、特別図柄表示装置61(特別図柄表示手段)と、普通図柄表示装置62と、普通図柄保留表示装置63と、第1特別図柄保留表示装置64と、第2特別図柄保留表示装置65とが設けられる。   As shown in FIG. 4, on the front surface of the game board 12, a guide rail 41, a ball passage detector 43, a first start port 44, a second start port 45 (start region), and an ordinary electric accessory 46 And are provided. In addition, on the front surface of the game board 12, there are a plurality of general winning ports 51, 52, a first grand winning port 53 (variable winning device), a second large winning port 54 (variable winning device), and an out port 55. And a game nail 56 are provided. Further, on the front surface of the game board 12, a special symbol display device 61 (special symbol display means), a normal symbol display device 62, and a normal symbol are arranged above the display area 13a of the display device 13 disposed substantially at the center. A hold display device 63, a first special symbol hold display device 64, and a second special symbol hold display device 65 are provided.

なお、図4には示さないが、遊技盤12の前面には、演出用7セグカウンタも設けられる。演出用7セグカウンタは、二桁の数字や2つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知LED(Light Emitting Diode)や、大当り遊技中のラウンド数を表示するラウンド数表示LEDなどを設けてもよい。   Although not shown in FIG. 4, an effect 7-segment counter is also provided on the front surface of the game board 12. The production 7-segment counter is composed of a display counter capable of displaying two-digit numbers and two alphabetic characters. In this embodiment, a notification LED (Light Emitting Diode) that is turned on when the result of the special symbol stop display is “big hit”, a round number display LED that shows the number of rounds in the big hit game, and the like are provided. Also good.

[遊技領域の各種構成部材]
ガイドレール41は、遊技領域12aを区画する円弧状に延在した外レール41aと、この外レール41aの内側(内周側)に配置された、円弧状に延在した内レール41bとで構成される。遊技領域12aは、外レール41aの内側に形成される。外レール41a及び内レール41bは、遊技者側から見て、遊技領域12aの左側端部付近において互いに対向するように配置され、これにより、外レール41aと内レール41bとの間に、発射装置15によって発射された遊技球を遊技領域12aの上部へ案内するガイド経路41cが形成される。
[Various components of game area]
The guide rail 41 includes an outer rail 41a extending in an arc shape that partitions the game area 12a, and an inner rail 41b extending in an arc shape disposed on the inner side (inner peripheral side) of the outer rail 41a. Is done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are disposed so as to face each other in the vicinity of the left end portion of the game area 12a when viewed from the player side, and thereby, between the outer rail 41a and the inner rail 41b, A guide path 41c for guiding the game ball launched by 15 to the upper part of the game area 12a is formed.

また、遊技領域12aの左側上部に位置する内レール41bの先端部には、該内レール41bの先端部と、それと対向する外レール41aの一部とにより、玉放出口41dが形成される。そして、内レール41bの先端部には、玉放出口41dを塞ぐようにして、玉戻り防止片42が設けられる。この玉戻り防止片42は、玉放出口41dから遊技領域12aに放出された遊技球が、再び玉放出口41dを通過してガイド経路41cに進入することを防止する。   In addition, a ball discharge port 41d is formed at the tip of the inner rail 41b located at the upper left portion of the game area 12a by the tip of the inner rail 41b and a part of the outer rail 41a facing the tip. And the ball | bowl return prevention piece 42 is provided in the front-end | tip part of the inner rail 41b so that the ball | bowl discharge port 41d may be plugged up. The ball return prevention piece 42 prevents the game ball released from the ball discharge port 41d into the game area 12a from passing through the ball discharge port 41d again and entering the guide path 41c.

玉放出口41dから放出された遊技球は、遊技領域12aの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘56、第1始動口44、第2始動口45等の遊技領域12aに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域12aの上部から下部に向かって流下する。   The game ball released from the ball discharge port 41d flows down from the upper part of the game area 12a toward the lower part. At this time, the game ball collides with various members provided in the game area 12a such as the plurality of game nails 56, the first start opening 44, the second start opening 45, etc., and changes the traveling direction of the game area 12a. It flows down from the top to the bottom.

遊技領域12aの略中央には、表示装置13の表示領域13aが設けられる。この表示領域13aの上端には、障害物13bが設けられる。障害物13bを設けることにより、遊技球は、遊技領域12a内の表示領域13aと重なる領域上を通過しない。   A display area 13a of the display device 13 is provided substantially at the center of the game area 12a. An obstacle 13b is provided at the upper end of the display area 13a. By providing the obstacle 13b, the game ball does not pass over an area overlapping the display area 13a in the game area 12a.

球通過検出器43は、遊技者側から見て、表示領域13aの右側端部付近に配置される。球通過検出器43には、球通過検出器43を通過する遊技球を検出するための通過球センサ43a(後述の図5参照)が設けられる。また、球通過検出器43を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。   The ball passage detector 43 is disposed in the vicinity of the right end of the display area 13a when viewed from the player side. The ball passage detector 43 is provided with a passing ball sensor 43a (see FIG. 5 described later) for detecting a game ball passing through the ball passage detector 43. In addition, when a game ball passes through the ball passage detector 43, a lottery is performed to determine whether or not it is “winning”, and based on the result of the lottery, a normal symbol variation display is started.

第1始動口44は、表示領域13aの下方に配置され、第2始動口45は、第1始動口44の下方に配置される。第1始動口44及び第2始動口45は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第1始動口44又は第2始動口45に入ること又は通過することを「入賞」という。そして、遊技球が第1始動口44又は第2始動口45に入賞すると、第1所定数(本実施形態では3個)の遊技球が払い出される。また、第1始動口44に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第2始動口45に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。   The first start port 44 is disposed below the display area 13 a, and the second start port 45 is disposed below the first start port 44. The 1st starting opening 44 and the 2nd starting opening 45 are comprised by the member which can receive a game ball. Hereinafter, a game ball entering or passing through the first start port 44 or the second start port 45 is referred to as “winning”. When the game ball wins the first start port 44 or the second start port 45, a first predetermined number (three in this embodiment) of game balls is paid out. In addition, when a game ball enters the first start port 44, a lottery is performed to determine whether the game is “big hit” or “small hit”, and the special symbol changes based on the result of the lottery. Display starts. Furthermore, when a game ball enters the second start opening 45, a lottery for determining whether or not the game is a “big hit” is performed, and based on the result of the lottery, a special symbol variation display is started.

第1始動口44には、第1始動口44に入賞した遊技球を検出するための第1始動口入賞球センサ44a(後述の図5参照)が設けられる。また、第2始動口45には、第2始動口45に入賞した遊技球を検出するための第2始動口入賞球センサ45a(後述の図5参照)が設けられる。なお、第1始動口44及び第2始動口45に入賞した遊技球は、遊技盤12に設けられた回収口(不図示)を通過して遊技球の回収部(不図示)に搬送される。   The first starting port 44 is provided with a first starting port winning ball sensor 44a (see FIG. 5 described later) for detecting a game ball won in the first starting port 44. The second starting port 45 is provided with a second starting port winning ball sensor 45a (see FIG. 5 described later) for detecting a game ball won in the second starting port 45. The game balls that have won the first start port 44 and the second start port 45 pass through a recovery port (not shown) provided in the game board 12 and are conveyed to a game ball recovery unit (not shown). .

普通電動役物46は、第2始動口45に設けられる。普通電動役物46は、第2始動口45の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド46a(後述の図5参照)とを有する。この普通電動役物46は、普通電動役物ソレノイド46aにより駆動され、一対の羽根部材を拡げて第2始動口45に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第2始動口45に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物46が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。   The ordinary electric accessory 46 is provided at the second start opening 45. The ordinary electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second start opening 45, and an ordinary electric agent solenoid 46a (see FIG. 5 described later) for driving the pair of blade members. Have. This ordinary electric accessory 46 is driven by an ordinary electric accessory solenoid 46a, and opens the pair of blade members to make it easier to win a game ball in the second start opening 45, and closes the pair of blade members. One state of a closed state in which a game ball cannot be won is generated at the second start opening 45. In the present embodiment, when the ordinary electric accessory 46 is in a closed state, the opening form of the pair of blade members is not a form that makes it impossible to win a prize, but a form that makes it difficult to win a game ball. Also good.

一般入賞口51は、遊技者側から見て、遊技領域12aの左下部付近に配置される。また、一般入賞口52は、球通過検出器43の下方に配置され、且つ、遊技者側から見て、遊技領域12aの右下部付近に配置される。一般入賞口51及び一般入賞口52は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口51又は一般入賞口52に入ること又は通過することもまた、「入賞」という。一般入賞口51又は一般入賞口52に遊技球が入賞すると、第2所定数(本実施形態では10個)の遊技球が払い出される。   The general winning opening 51 is arranged near the lower left part of the game area 12a when viewed from the player side. The general winning opening 52 is disposed below the ball passage detector 43, and is disposed near the lower right portion of the game area 12a when viewed from the player side. The general winning opening 51 and the general winning opening 52 are configured by members capable of receiving game balls. Hereinafter, it is also referred to as “winning” that the game ball enters or passes through the general winning opening 51 or the general winning opening 52. When a game ball wins the general winning opening 51 or the general winning opening 52, a second predetermined number (10 in this embodiment) of gaming balls is paid out.

一般入賞口51には、一般入賞口51に入賞した遊技球を検出するための一般入賞球センサ51a(後述の図5参照)が設けられる。また、一般入賞口52には、一般入賞口52に入賞した遊技球を検出するための一般入賞球センサ52a(後述の図5参照)が設けられる。   The general winning opening 51 is provided with a general winning ball sensor 51 a (see FIG. 5 described later) for detecting a game ball won in the general winning opening 51. The general winning opening 52 is provided with a general winning ball sensor 52a (see FIG. 5 described later) for detecting a game ball won in the general winning opening 52.

第1大入賞口53及び第2大入賞口54は、球通過検出器43の下方で、且つ、第1始動口44と一般入賞口52との間に配置される。そして、第1大入賞口53及び第2大入賞口54は、遊技球の流路に沿って上下方向に配置され、第1大入賞口53は、第2大入賞口54の上方に配置される。第1大入賞口53及び第2大入賞口54は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ53a及び54aと、シャッタを駆動させるソレノイドアクチュエータ(後述の図5中の第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54b)とを有する。   The first big prize opening 53 and the second big prize opening 54 are arranged below the ball passage detector 43 and between the first start opening 44 and the general prize opening 52. The first grand prize port 53 and the second grand prize port 54 are arranged in the vertical direction along the flow path of the game ball, and the first grand prize port 53 is arranged above the second grand prize port 54. The Both the first grand prize opening 53 and the second big prize opening 54 are so-called attacker-type opening / closing devices, which are shutters 53a and 54a that can be opened and closed, and solenoid actuators that drive the shutters (first 1 in FIG. 5 described later). A large winning opening solenoid 53b and a second large winning opening solenoid 54b).

第1大入賞口53及び第2大入賞口54のそれぞれは、対応するシャッタが開いている状態(開放状態)のときに遊技球を受け入れ、シャッタが閉じている状態(閉鎖状態)のときには遊技球を受け入れない。以下では、遊技球が第1大入賞口53又は第2大入賞口54に入ること又は通過することもまた、「入賞」という。第1大入賞口53に遊技球が入賞すると、第3所定数球(本実施形態では10個)の遊技球が払い出される。一方、第2大入賞口54に遊技球が入賞すると、第4所定数球(本実施形態では15個)の遊技球が払い出される。   Each of the first big prize opening 53 and the second big prize opening 54 receives a game ball when the corresponding shutter is open (open state), and plays when the shutter is closed (closed state). Do not accept the ball. In the following, it is also referred to as “winning” that a game ball enters or passes through the first big winning opening 53 or the second big winning opening 54. When game balls win the first big prize opening 53, a third predetermined number of balls (10 balls in the present embodiment) are paid out. On the other hand, when a game ball wins the second grand prize opening 54, a fourth predetermined number of balls (15 balls in this embodiment) are paid out.

また、第1大入賞口53には、第1大入賞口53に入賞した遊技球を計数するためのカウントセンサ53c(後述の図5参照)が設けられる。さらに、第2大入賞口54には、第2大入賞口54に入賞した遊技球を計数するためのカウントセンサ54c(後述の図5参照)が設けられる。   In addition, the first grand prize opening 53 is provided with a count sensor 53c (see FIG. 5 described later) for counting the game balls won in the first big prize opening 53. Further, the second grand prize opening 54 is provided with a count sensor 54c (see FIG. 5 described later) for counting game balls won in the second big prize opening 54.

アウト口55は、遊技領域12aの最下部に設けられる。このアウト口55は、第1始動口44、第2始動口45、一般入賞口51、一般入賞口52、第1大入賞口53及び第2大入賞口54のいずれにも入賞しなかった遊技球を受け入れる。   The out port 55 is provided at the lowermost part of the game area 12a. The out port 55 is a game that has not won any of the first starting port 44, the second starting port 45, the general winning port 51, the general winning port 52, the first large winning port 53, and the second large winning port 54. Accept the sphere.

本実施形態の遊技領域12aにおける各種構成部材の配置を図4に示すような配置にすると、遊技者により遊技領域12aの右側の領域に遊技球が打ち込まれた場合(右打ちされた場合)、遊技釘56等により遊技球が第2始動口45に誘導される。この場合、第1始動口44に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第2始動口45に入賞した方が、第1始動口44に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第2始動口45への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第1始動口44への入賞の可能性(遊技者にとって不利な遊技状態となる可能性)を低くすることができる。   When the arrangement of various components in the game area 12a of the present embodiment is as shown in FIG. 4, when a game ball is thrown into the area on the right side of the game area 12a by the player (when it is hit right), A game ball is guided to the second starting port 45 by the game nail 56 or the like. In this case, there is almost no possibility of winning the first start opening 44. In this embodiment, as will be described later, the winner of the second start opening 45 is more likely to receive a “hit” lottery that is advantageous to the player than when the first start opening 44 is won. Therefore, in the “short-time gaming state”, which will be described later, where winning at the second starting port 45 is relatively easy, the possibility of winning at the first starting port 44 (disadvantageous to the player) is achieved by making a right turn. The possibility of entering a gaming state) can be reduced.

[特別図柄表示装置]
特別図柄表示装置61は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。
[Special symbol display device]
As shown in FIG. 4, the special symbol display device 61 is disposed in the approximate center of the upper portion of the display area 13 a of the display device 13.

特別図柄表示装置61は特別図柄ゲームにおいて、特別図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置61を構成する。なお、本発明はこれに限定されず、特別図柄表示装置61を、例えば、複数のLEDにより構成してもよい。この場合には、複数のLEDの点灯・消灯によって構成される表示パターンを特別図柄として表す。   The special symbol display device 61 is a display device that variably displays special symbols (variable display and stop display) in a special symbol game. In the present embodiment, as shown in FIG. 4, a special symbol display device 61 is configured by a device that displays special symbols as symbols composed of numbers, symbols, and the like. In addition, this invention is not limited to this, You may comprise the special symbol display apparatus 61 by several LED, for example. In this case, a display pattern configured by turning on / off a plurality of LEDs is represented as a special symbol.

特別図柄表示装置61は、遊技球が第1始動口44又は第2始動口45に入賞したこと(特別図柄始動入賞)を契機に、特別図柄(識別情報)の変動表示を行う。そして、特別図柄表示装置61は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第1始動口44に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第1特別図柄という。また、遊技球が第2始動口45に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第2特別図柄という。   The special symbol display device 61 performs a variable display of the special symbol (identification information) when the game ball has won the first starting port 44 or the second starting port 45 (special symbol starting winning). Then, the special symbol display device 61 performs the special symbol stop display after performing the variable symbol special symbol display for a predetermined time. Hereinafter, the special symbol that is variably displayed on the special symbol display device 61 when the game ball wins the first start opening 44 is referred to as a first special symbol. The special symbol that is variably displayed on the special symbol display device 61 when the game ball wins the second start opening 45 is referred to as a second special symbol.

特別図柄表示装置61において、停止表示された第1特別図柄又は第2特別図柄が特定の態様(「大当り」の態様)である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置61において、第1特別図柄又は第2特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。   In the special symbol display device 61, when the first special symbol or the second special symbol that is stopped and displayed is in a specific mode (“big hit” mode), the gaming state is advantageous to the player from the normal gaming state. It shifts to the big hit gaming state which is a state. That is, in the special symbol display device 61, it is “big hit” that the first special symbol or the second special symbol is stopped and displayed in a state of shifting to the big hit gaming state.

大当り遊技状態では、第1大入賞口53又は第2大入賞口54が開放状態になる。具体的には、本実施形態では、遊技球が第1始動口44に入賞し、特別図柄表示装置61において第1特別図柄が特定の態様で停止表示された場合には、第1大入賞口53が開放状態となる。一方、遊技球が第2始動口45に入賞し、特別図柄表示装置61において第2特別図柄が特定の態様で停止表示された場合には、第2大入賞口54が開放状態となる。   In the big hit gaming state, the first big winning port 53 or the second big winning port 54 is opened. Specifically, in the present embodiment, when the game ball wins the first start opening 44 and the first special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the first big winning opening 53 becomes an open state. On the other hand, when the game ball wins the second start opening 45 and the second special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the second big winning port 54 is opened.

各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間(例えば30sec)が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。   The open state of each big winning opening is maintained until a predetermined number of game balls are won or until a certain period (for example, 30 sec) elapses. And if the elapsed period of the open state of each big prize opening satisfy | fills any of these conditions, the big prize opening which was the open state will be in a closed state.

以下では、第1大入賞口53又は第2大入賞口54が遊技球を受け入れやすい状態(開放状態)となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、1ラウンド、2ラウンド等のラウンド数として計数される。例えば、1回目のラウンドゲームを第1ラウンド、2回目のラウンドゲームを第2ラウンドと称する。   Hereinafter, a game in which the first grand prize opening 53 or the second big prize opening 54 is in a state (open state) in which it is easy to accept a game ball is referred to as a round game. During the round game, the big prize opening is closed. A round game is counted as the number of rounds such as one round and two rounds. For example, the first round game is referred to as a first round, and the second round game is referred to as a second round.

なお、特別図柄表示装置61において、停止表示された特別図柄が特定の態様以外の態様(「ハズレ」の態様)である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置61により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。   In the special symbol display device 61, when the special symbol that is stopped and displayed is in a mode other than a specific mode (a mode of “losing”), the gaming state does not shift except when the falling lottery is won. That is, the special symbol game is a game in which the special symbol is variably displayed by the special symbol display device 61, and then the special symbol is stopped and displayed, and the gaming state is shifted or maintained depending on the result.

また、本実施形態のパチンコ遊技機1では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第1始動口44に入賞した場合、該入賞に対応する第1特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第1特別図柄の変動表示が開始される。本実施形態では、保留される第1特別図柄の可変表示の数(いわゆる、「保留個数(保留球の個数)」)を、最大4回(個)に規定する。   Further, in the pachinko gaming machine 1 according to the present embodiment, when a game ball wins the first start opening 44 while the variation display of the first special symbol or the second special symbol is displayed, the variable of the first special symbol corresponding to the winning is made. The display (holding ball) is put on hold. Then, when the first special symbol or the second special symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the first special symbol that has been suspended is started. In the present embodiment, the number of variable displays of the first special symbol to be held (so-called “holding number (the number of holding balls)”) is defined as a maximum of four times (pieces).

さらに、本実施形態では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第2始動口45に入賞した場合、該入賞に対応する第2特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第2特別図柄の変動表示が開始される。本実施形態では、保留される第2特別図柄の可変表示の数(保留個数)を、最大4回(個)に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大8個となる。   Further, in the present embodiment, when a game ball wins the second start opening 45 during the variation display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (holding ball) Is put on hold. Then, when the first special symbol or the second special symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been suspended is started. In the present embodiment, the number of variable displays (holding number) of the second special symbol to be held is defined as a maximum of 4 times (pieces). Therefore, in this embodiment, the total number of variable symbols to be held is 8 at the maximum.

また、本実施形態では、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。   Further, in the present embodiment, when the reserved ball of the first special symbol and the reserved ball of the second special symbol are mixed, the variation display of one special symbol is executed with priority over the variation display of the other special symbol. . In addition, this invention is not limited to this, When the reservation ball | bowl of a 1st special symbol and the reservation ball | bowl of a 2nd special symbol coexist, you may make it perform the change display of a special symbol in the order kept.

[普通図柄表示装置]
普通図柄表示装置62は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置62は、遊技者側から見て、特別図柄表示装置61の右側に配置される。
[Normal symbol display device]
As shown in FIG. 4, the normal symbol display device 62 is disposed in the approximate center of the upper portion of the display area 13 a of the display device 13. In the present embodiment, the normal symbol display device 62 is disposed on the right side of the special symbol display device 61 when viewed from the player side.

普通図柄表示装置62は、普通図柄ゲームにおいて、普通図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、普通図柄表示装置62を、上下方向に配列された2つのLED(普通図柄表示LED)により構成する。そして、普通図柄表示装置62では、各普通図柄表示LEDの点灯・消灯によって構成される表示パターンを普通図柄として表す。   The normal symbol display device 62 is a display device for variably displaying normal symbols (variation display and stop display) in a normal symbol game. In the present embodiment, as shown in FIG. 4, the normal symbol display device 62 is configured by two LEDs (normal symbol display LEDs) arranged in the vertical direction. In the normal symbol display device 62, a display pattern constituted by turning on / off each normal symbol display LED is represented as a normal symbol.

普通図柄表示装置62は、遊技球が球通過検出器43を通過したことを契機に、2つの普通図柄表示LEDを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置62は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。   The normal symbol display device 62 displays the variation of the normal symbol by turning on and off the two normal symbol display LEDs alternately when the game ball passes the ball passage detector 43. Then, the normal symbol display device 62 performs the normal symbol stop display after performing the normal symbol variation display for a predetermined time.

普通図柄表示装置62において、停止表示された普通図柄が所定の態様(「当り」の態様)である場合には、普通電動役物46が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様(「ハズレ」の態様)である場合には、普通電動役物46は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置62により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物46が動作するゲームである。   In the normal symbol display device 62, when the stopped normal symbol is in a predetermined mode (a “win” mode), the normal electric accessory 46 is changed from the closed state to the open state for a predetermined period. On the other hand, when the normal symbol that is stopped and displayed is in a mode other than the predetermined mode (a mode of “losing”), the normal electric accessory 46 maintains the closed state. That is, the normal symbol game is a game in which the normal symbol is variably displayed by the normal symbol display device 62, and then the normal symbol is stopped and displayed, and the normal electric accessory 46 operates according to the result.

なお、普通図柄の変動表示中に遊技球が球通過検出器43を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数(すなわち、「保留個数」)を、最大4回(個)に規定する。   If the game ball passes through the ball passage detector 43 during the normal symbol variation display, the normal symbol variable display is suspended. Then, when the normal symbol that is currently in the variable display is stopped and displayed, the variable display of the normal symbol that has been suspended is started. In the present embodiment, the number of variable symbols of the normal symbol to be held (that is, the “holding number”) is defined as a maximum of 4 times (pieces).

[普通図柄保留表示装置]
普通図柄保留表示装置63は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置63は、特別図柄表示装置61及び普通図柄表示装置62の下方に配置される。
[Normal symbol hold display device]
As shown in FIG. 4, the normal symbol hold display device 63 is arranged at the approximate center of the upper portion of the display area 13 a of the display device 13. In the present embodiment, the normal symbol hold display device 63 is disposed below the special symbol display device 61 and the normal symbol display device 62.

普通図柄保留表示装置63は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図4に示すように、普通図柄保留表示装置63を、左右方向に配列された4つのLED(普通図柄保留表示LED)により構成する。そして、普通図柄保留表示装置63では、各普通図柄保留表示LEDの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。   The normal symbol hold display device 63 is a device that displays the number of hold of variable display of normal symbols. In the present embodiment, as shown in FIG. 4, the normal symbol hold display device 63 is configured by four LEDs (normal symbol hold display LEDs) arranged in the left-right direction. Then, the normal symbol hold display device 63 displays the number of normal symbols that are variably displayed by turning on / off each normal symbol hold display LED.

具体的には、普通図柄の可変表示の保留個数が1個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示LED(左から1つ目の普通図柄保留表示LED)が点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が2個の場合には、左から1つ目及び2つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が3個の場合は、左から1つ目〜3つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。そして、普通図柄の可変表示の保留個数が4個の場合には、全ての普通図柄保留表示LEDが点灯する。   Specifically, when the number of holdings of the normal symbol variable display is 1, the normal symbol holding display LED located on the leftmost side when viewed from the player side (the first normal symbol holding display LED from the left) Lights up, and other normal symbol hold display LEDs are turned off. When the number of normal symbol variable display hold is 2, the first and second normal symbol hold display LEDs from the left are turned on, and the other normal symbol hold display LEDs are turned off. When the number of normal symbol variable display hold is 3, the first to third normal symbol hold display LEDs from the left are turned on, and the other normal symbol hold display LEDs are turned off. When the number of normal symbol variable display hold is 4, all the normal symbol hold display LEDs are lit.

[第1特別図柄保留表示装置]
第1特別図柄保留表示装置64は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、特別図柄表示装置61の左側に配置される。
[First special symbol hold display device]
As shown in FIG. 4, the first special symbol hold display device 64 is arranged on the left side of the special symbol display device 61 when viewed from the player side in the upper part of the display area 13 a of the display device 13.

第1特別図柄保留表示装置64は、保留されている第1特別図柄の可変表示(第1特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第1特別図柄保留表示装置64は、第1特別図柄保留個数表示部64aと、第1特別図柄保留情報表示部64bとで構成される。そして、第1特別図柄保留情報表示部64bは、特別図柄表示装置61の左側に配置され、第1特別図柄保留個数表示部64aは、第1特別図柄保留情報表示部64bの左側に配置される。   The first special symbol hold display device 64 is a device that displays information related to variable display of the first special symbol being held (the hold ball of the first special symbol). In the present embodiment, as shown in FIG. 4, the first special symbol hold display device 64 includes a first special symbol hold number display unit 64a and a first special symbol hold information display unit 64b. The first special symbol hold information display unit 64b is arranged on the left side of the special symbol display device 61, and the first special symbol hold information display unit 64a is arranged on the left side of the first special symbol hold information display unit 64b. .

第1特別図柄保留個数表示部64aは、左右方向に配列された4つのLED(第1特別図柄保留表示LED)を有する。なお、第1特別図柄保留個数表示部64aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第1特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第1特別図柄保留表示LEDから保留個数目までの第1特別図柄保留表示LEDが点灯する。   The first special symbol reserved number display section 64a has four LEDs (first special symbol reserved display LEDs) arranged in the left-right direction. Note that the display mode of the first special symbol reservation number display unit 64 a is the same as the display mode of the normal symbol hold display device 63. That is, when the variable display of the first special symbol is on hold, the first special symbol hold display LED from the first special symbol hold display LED located on the leftmost side to the number of reserved pieces as viewed from the player side. Lights up.

また、第1特別図柄保留情報表示部64bは、第1特別図柄の保留球に関する情報を表示する。例えば、第1特別図柄保留情報表示部64bは、次に変動表示させる第1特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第1特別図柄保留表示装置64の構成は、図4に示す例に限定されず、少なくとも第1特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。   Moreover, the 1st special symbol hold information display part 64b displays the information regarding the hold ball of a 1st special symbol. For example, the first special symbol hold information display unit 64b displays information (identification information) about the hold ball of the first special symbol to be variably displayed next with a symbol made up of numbers, symbols, and the like. Note that the configuration of the first special symbol hold display device 64 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display hold numbers of the first special symbol. .

[第2特別図柄保留表示装置]
第2特別図柄保留表示装置65は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、普通図柄表示装置62の右側に配置される。
[Second special symbol hold display device]
As shown in FIG. 4, the second special symbol hold display device 65 is disposed on the right side of the normal symbol display device 62 when viewed from the player side in the upper part of the display area 13 a of the display device 13.

第2特別図柄保留表示装置65は、保留されている第2特別図柄の可変表示(第2特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第2特別図柄保留表示装置65は、第2特別図柄保留個数表示部65aと、第2特別図柄保留情報表示部65bとで構成される。そして、第2特別図柄保留情報表示部65bは、普通図柄表示装置62の右側に配置され、第2特別図柄保留個数表示部65aは、第2特別図柄保留情報表示部65bの右側に配置される。   The second special symbol hold display device 65 is a device that displays information relating to variable display of the second special symbol being held (the hold ball of the second special symbol). In the present embodiment, as shown in FIG. 4, the second special symbol hold display device 65 includes a second special symbol hold number display unit 65a and a second special symbol hold information display unit 65b. The second special symbol hold information display unit 65b is arranged on the right side of the normal symbol display device 62, and the second special symbol hold information display unit 65a is arranged on the right side of the second special symbol hold information display unit 65b. .

第2特別図柄保留個数表示部65aは、左右方向に配列された4つのLED(第2特別図柄保留表示LED)を有する。なお、第2特別図柄保留個数表示部65aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第2特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第2特別図柄保留表示LEDから保留個数目までの第2特別図柄保留表示LEDが点灯する。   The second special symbol reserved number display unit 65a has four LEDs (second special symbol reserved display LEDs) arranged in the left-right direction. Note that the display mode of the second special symbol reservation number display unit 65 a is the same as the display mode of the normal symbol hold display device 63. That is, when the variable display of the second special symbol is held, the second special symbol hold display LED from the second special symbol hold display LED located on the leftmost side to the hold number when viewed from the player side. Lights up.

また、第2特別図柄保留情報表示部65bは、第2特別図柄の保留球に関する情報を表示する。例えば、第2特別図柄保留情報表示部65bは、次に変動表示させる第2特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第2特別図柄保留表示装置65の構成は、図4に示す例に限定されず、少なくとも第2特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。   In addition, the second special symbol hold information display unit 65b displays information related to the hold ball of the second special symbol. For example, the second special symbol hold information display unit 65b displays information (identification information) related to the hold ball of the second special symbol to be variably displayed next with a symbol made up of numbers, symbols, and the like. Note that the configuration of the second special symbol hold display device 65 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display holds of the second special symbol. .

[表示装置]
表示装置13は、上述のように液晶表示装置で構成され、その表示領域13aにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is composed of a liquid crystal display device as described above, and performs various image display effects in the display area 13a.

具体的には、本実施形態では、特別図柄表示装置61に表示される特別図柄と関連する演出画像が表示領域13aに表示される。この際、例えば、特別図柄表示装置61において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、1〜8までの数字や各種文字などからなる複数の演出用識別図柄(装飾図柄)が表示領域13aに変動表示される。そして、特別図柄表示装置61において特別図柄が停止表示されると、表示領域13aにも、特別図柄に対応する複数の装飾図柄(後述の大当り図柄等)が停止表示される。   Specifically, in the present embodiment, an effect image related to the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being variably displayed on the special symbol display device 61, except for a specific case, for example, a plurality of effect identification symbols (decorations) including numbers 1 to 8 and various characters are used. (Design) is variably displayed in the display area 13a. When the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (such as a jackpot symbol to be described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.

そして、特別図柄表示装置61において停止表示された特別図柄が特定の態様である(停止表示の結果が「大当り」である)場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域13aに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様(例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様)となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。   Then, when the special symbol stopped and displayed in the special symbol display device 61 is in a specific mode (the result of the stop display is “big hit”), the player can grasp that it is “big hit”. The effect image is displayed in the display area 13a. As an effect for causing the player to grasp that it is a “hit”, for example, first, a plurality of decorative symbols that are stopped and displayed are in a specific mode (for example, a mode in which the same decorative symbols are arranged in a predetermined direction) After that, there is an effect of displaying an image for informing the “big hit”.

また、本実施形態では、表示装置13の表示領域13aに、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65の表示内容と関連する演出画像が表示される。例えば、表示領域13aには、特別図柄の可変表示の保留個数を報知する保留情報(例えば、保留個数と同じ数の保留用図柄)が表示される。また、例えば、本実施形態のパチンコ遊技機1では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域13aに表示される。   In the present embodiment, an effect image related to the display contents of the first special symbol hold display device 64 and the second special symbol hold display device 65 is displayed in the display area 13 a of the display device 13. For example, the display area 13a displays hold information (for example, the same number of holding symbols as the number of holdings) for notifying the number of holdings for variable display of special symbols. In addition, for example, in the pachinko gaming machine 1 according to the present embodiment, a pre-reading effect is performed based on the information on the reserved ball of the special symbol, and a notice of notification at this time is also displayed in the display area 13a.

なお、本実施形態では、普通図柄表示装置62において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置13の表示領域13aに表示させる機能をさらに設けてもよい。   In the present embodiment, when the normal symbol stopped and displayed on the normal symbol display device 62 is in a predetermined mode, an effect image that causes the player to grasp the information is displayed on the display area 13a of the display device 13. A function may be further provided.

<パチンコ遊技機が備える回路の構成>
次に、図5を参照しながら、本実施形態のパチンコ遊技機1が備える各種回路の構成について説明する。なお、図5は、パチンコ遊技機1の回路構成を示すブロック図である。
<Circuit configuration of pachinko machines>
Next, the configuration of various circuits provided in the pachinko gaming machine 1 of the present embodiment will be described with reference to FIG. FIG. 5 is a block diagram showing a circuit configuration of the pachinko gaming machine 1.

パチンコ遊技機1は、図5に示すように、主に遊技動作の制御を行う主制御回路70(主制御手段)と、払出・発射制御回路123と、遊技の進行に応じた演出動作の制御を行う副制御回路200(副制御手段、演出制御手段)とを有する。   As shown in FIG. 5, the pachinko gaming machine 1 has a main control circuit 70 (main control means) that mainly controls game operations, a payout / launch control circuit 123, and control of performance operations according to the progress of the game. And a sub-control circuit 200 (sub-control means, effect control means).

[主制御回路]
主制御回路70は、ワンチップマイコン77と、クロック発生回路74と、初期リセット回路75とを備える。なお、上述のように、本実施形態では、第1始動口44又は第2始動口45の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路70により制御される。すなわち、主制御回路70は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段(抽選手段)も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in the present embodiment, a special symbol lottery process is performed when the first start port 44 or the second start port 45 is won, and this process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as means (lottery means) for performing a lottery process for determining whether or not to shift the gaming state to a state advantageous to the player.

ワンチップマイコン77は、メインCPU(Central Processing Unit)71と、メインROM(Read Only Memory)72と、メインRAM(Random Access Memory)73と、シリアル通信部76とにより構成される。なお、メインCPU71、メインROM72、メインRAM73及びシリアル通信部76は、それぞれ別個に設けられていてもよい。   The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication unit 76. The main CPU 71, the main ROM 72, the main RAM 73, and the serial communication unit 76 may be provided separately.

また、本実施形態では、主制御回路70の基板にメインROM72を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路70の基板に、メインROM72を搭載したROM基板を接続してもよい。さらに、本実施形態では、主制御回路70内の各種回路(各種手段)は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインROM72は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。   In the present embodiment, a configuration in which the main ROM 72 is built in the substrate of the main control circuit 70 will be described, but the present invention is not limited to this. For example, a ROM board on which the main ROM 72 is mounted may be connected to the board of the main control circuit 70. Furthermore, in the present embodiment, various circuits (various means) in the main control circuit 70 may be formed integrally or separately. Further, the main ROM 72 may not be configured to be installed in the gaming machine but may be configured to be able to communicate with the gaming machine.

ワンチップマイコン77には、クロック発生回路74及び初期リセット回路75が接続される。メインROM72には、メインCPU71によりパチンコ遊技機1の動作を制御するための各種プログラム(後述の図62〜図71参照)や、各種データテーブル(後述の図9〜図18参照)等が記憶されている。   A clock generation circuit 74 and an initial reset circuit 75 are connected to the one-chip microcomputer 77. The main ROM 72 stores various programs (see FIGS. 62 to 71 described later) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71, various data tables (see FIGS. 9 to 18 described later), and the like. ing.

メインCPU71は、メインROM72に記憶されたプログラムに従って、各種処理を実行する。メインRAM73は、メインCPU71が各種処理を実行する際の一時記憶領域と作用し、メインCPU71が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインCPU71の一時記憶領域としてメインRAM73を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。   The main CPU 71 executes various processes according to programs stored in the main ROM 72. The main RAM 73 acts as a temporary storage area when the main CPU 71 executes various processes, and stores various flags and variable values necessary for the main CPU 71 for various processes. In this embodiment, the main RAM 73 is used as a temporary storage area of the main CPU 71. However, the present invention is not limited to this, and any recording medium can be used as a temporary storage area as long as it is a readable / writable storage medium. .

クロック発生回路74は、後述するシステムタイマ割込処理を実行するために、所定の周期(例えば2msec)でクロックパルスを発生する。初期リセット回路75は、電源投入時にリセット信号を生成する。そして、シリアル通信部76は、副制御回路200に対してコマンドを供給する。   The clock generation circuit 74 generates a clock pulse at a predetermined cycle (for example, 2 msec) in order to execute a system timer interrupt process to be described later. The initial reset circuit 75 generates a reset signal when the power is turned on. Then, the serial communication unit 76 supplies a command to the sub control circuit 200.

また、主制御回路70には、図5に示すように、主制御回路70から送られた出力信号に応じて動作する各種の装置が接続される。   Further, as shown in FIG. 5, various devices that operate according to the output signal sent from the main control circuit 70 are connected to the main control circuit 70.

具体的には、主制御回路70には、特別図柄表示装置61、普通図柄表示装置62、普通図柄保留表示装置63、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65が接続される。これらの各装置は、主制御回路70から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路70から特別図柄表示装置61に所定の出力信号が送信されると、特別図柄表示装置61は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。   Specifically, a special symbol display device 61, a normal symbol display device 62, a normal symbol hold display device 63, a first special symbol hold display device 64, and a second special symbol hold display device 65 are connected to the main control circuit 70. Is done. Each of these devices performs a predetermined operation based on the output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61 performs operation control of variable symbol special display in the special symbol game based on the output signal. Do.

また、主制御回路70には、普通電動役物ソレノイド46a、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bが接続される。そして、主制御回路70は、普通電動役物ソレノイド46aを駆動制御して、普通電動役物46の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路70は、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bをそれぞれ駆動制御して、第1大入賞口53及び第2大入賞口54を開放状態又は閉鎖状態にする。   The main control circuit 70 is connected to a normal electric accessory solenoid 46a, a first big prize opening solenoid 53b, and a second big prize opening solenoid 54b. Then, the main control circuit 70 drives and controls the ordinary electric accessory solenoid 46a to bring the pair of blade members of the ordinary electric accessory 46 into an open state or a closed state. Further, the main control circuit 70 drives and controls the first big prize opening solenoid 53b and the second big prize opening solenoid 54b, respectively, so that the first big prize opening 53 and the second big prize opening 54 are opened or closed. To do.

さらに、主制御回路70には、図5に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路70には、カウントセンサ53c,54c、一般入賞球センサ51a,52a、通過球センサ43a、第1始動口入賞球センサ44a、第2始動口入賞球センサ45a、バックアップクリアスイッチ121などが接続される。   Further, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, the main control circuit 70 includes count sensors 53c and 54c, general winning ball sensors 51a and 52a, a passing ball sensor 43a, a first starting port winning ball sensor 44a, a second starting port winning ball sensor 45a, and a backup. A clear switch 121 or the like is connected.

カウントセンサ53cは、第1大入賞口53に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。カウントセンサ54cは、第2大入賞口54に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。一般入賞球センサ51aは、一般入賞口51に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力し、一般入賞球センサ52aは、一般入賞口52に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力する。   The count sensor 53 c counts the game balls that have won the first grand prize opening 53 and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54 c counts the game balls that have won the second grand prize opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51 a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning slot 51, and the general winning ball sensor 52 a wins a game ball in the general winning slot 52. In this case, a predetermined detection signal is output to the main control circuit 70.

また、通過球センサ43aは、遊技球が球通過検出器43を通過した場合に、所定の検知信号を主制御回路70に出力する。第1始動口入賞球センサ44aは、遊技球が第1始動口44に入賞した場合に、所定の検知信号を主制御回路70に出力する。第2始動口入賞球センサ45aは、遊技球が第2始動口45に入賞した場合に、所定の検知信号を主制御回路70に出力する。また、バックアップクリアスイッチ121は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路70及び払出・発射制御回路123に出力する。   The passing ball sensor 43 a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes through the ball passing detector 43. The first start port winning ball sensor 44 a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins the first start port 44. The second start opening winning ball sensor 45 a outputs a predetermined detection signal to the main control circuit 70 when the game ball wins the second starting opening 45. In addition, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout / launch control circuit 123 when the backup data is cleared in response to an operation of an administrator of a game store or the like at the time of power interruption. Output.

さらに、主制御回路70には、払出・発射制御回路123が接続される。なお、払出・発射制御回路123及びそれに接続された各種周辺装置の内容については、後で詳述する。   Further, a payout / launch control circuit 123 is connected to the main control circuit 70. The contents of the payout / launch control circuit 123 and various peripheral devices connected thereto will be described in detail later.

[払出・発射制御回路及びその周辺装置]
払出・発射制御回路123は、賞球ケースユニット170、払出状態報知表示装置178、下皿満タンスイッチ179、発射装置15、外部端子板140及びカードユニット150に接続される。また、外部端子板140は、データ表示器141に接続され、カードユニット150は、貸し出し用操作部151に接続される。
[Discharge / Launch Control Circuit and its Peripherals]
The payout / firing control circuit 123 is connected to the prize ball case unit 170, the payout state notification display device 178, the lower pan full switch 179, the firing device 15, the external terminal board 140, and the card unit 150. The external terminal board 140 is connected to the data display 141, and the card unit 150 is connected to the lending operation unit 151.

払出・発射制御回路123は、主制御回路70から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路123は、主制御回路70から送信される賞球制御コマンド、カードユニット150から送信される後述の貸し球制御信号を受信し、賞球ケースユニット170に対して所定の信号を送信する。これにより、賞球ケースユニット170は、遊技球を払い出す。   Based on various commands transmitted from the main control circuit 70, the payout / launch control circuit 123 inputs and outputs signals and the like to these peripheral devices, and controls the operation of each peripheral device. For example, the payout / launch control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a lending ball control signal to be described later transmitted from the card unit 150, and gives a predetermined ball to the prize ball case unit 170. Send a signal. Thereby, the prize ball case unit 170 pays out a game ball.

賞球ケースユニット170は、遊技球の払出を行う装置であり、第1の15球担保スイッチ172a、第2の15球担保スイッチ172b、第1の計数スイッチ181a、第2の計数スイッチ181b及び払出モータ174を有する。なお、賞球ケースユニット170に含まれるこれらの構成部は、それぞれ払出・発射制御回路123に接続される。   The prize ball case unit 170 is a device for paying out game balls. The first 15-ball collateral switch 172a, the second 15-ball collateral switch 172b, the first counting switch 181a, the second counting switch 181b, and the payout A motor 174 is included. Note that these components included in the prize ball case unit 170 are connected to the payout / firing control circuit 123, respectively.

また、ここでは図示しないが、賞球ケースユニット170の内部には、2つの球供給通路が設けられる。そして、第1の15球担保スイッチ172aは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の15球担保スイッチ172bは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。   Although not shown here, two ball supply passages are provided inside the prize ball case unit 170. Then, the first 15-ball collateral switch 172a detects a game ball supplied to one of the ball supply passages, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123. The second 15-ball collateral switch 172b detects a game ball replenished in the other ball supply passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123.

さらに、ここでは図示しないが、賞球ケースユニット170の内部には、2つの払出通路が設けられる。そして、第1の計数スイッチ181aは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の計数スイッチ181bは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。   Further, although not shown here, two payout passages are provided inside the prize ball case unit 170. Then, the first counting switch 181 a detects a game ball paid out to one payout passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123. The second counting switch 181b detects the game ball paid out to the other payout passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123.

払出モータ174は、ステッピングモータで構成され、払出・発射制御回路123から入力された制御信号に応じて駆動される。払出モータ174は、賞球ケースユニット170内に設けられた図示しないスプロケット(回転部材)を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が1球ずつ、対応する払出通路に移動する。   The payout motor 174 is composed of a stepping motor and is driven according to a control signal input from the payout / firing control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member) (not shown) provided in the prize ball case unit 170. Then, by the rotation of the sprocket, the game balls accumulated in each ball supply path move one by one to the corresponding payout passage.

払出状態報知表示装置178は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、7セグメントディスプレイにより構成される。払出状態報知表示装置178は、遊技店(遊技場)の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機1の裏面の所定箇所に取り付けられる。   The payout state notification display device 178 is a device for notifying the type of abnormality when an abnormality occurs with respect to the payout of the game ball, and is configured by a 7-segment display. The payout state notification display device 178 is attached at a position where only the administrator of the game store (game room) can visually recognize, for example, at a predetermined location on the back surface of the pachinko gaming machine 1.

下皿満タンスイッチ179は、下皿22に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路123に出力する。   When the game ball stored in the lower plate 22 becomes full, the lower plate full tank switch 179 detects this and outputs the detection result to the payout / launch control circuit 123.

なお、払出・発射制御回路123は、下皿満タンスイッチ179から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置178を用いて報知するとともに、主制御回路70に下皿満タン状態であることを示す信号を出力する。その後、主制御回路70から副制御回路200に演出制御コマンドが送信されると、副制御回路200は、例えばスピーカ11、ランプ群18、表示装置13等を用いて下皿22が満タン状態であることを報知する。   When the signal indicating that the lower pan is full is input from the lower pan full switch 179, the payout / launch control circuit 123 displays the payout state notification display device 178 indicating that the lower pan is full. And a signal indicating that the lower pan is full is output to the main control circuit 70. Thereafter, when an effect control command is transmitted from the main control circuit 70 to the sub control circuit 200, the sub control circuit 200 uses the speaker 11, the lamp group 18, the display device 13, etc., for example, so that the lower plate 22 is full. Notify that there is.

発射装置15は、上皿21に貯留された遊技球を遊技領域12aに発射する際に遊技者に回動操作可能な発射ハンドル25を有する。払出・発射制御回路123は、発射ハンドル25が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置15のソレノイドアクチュエータ(不図示)に電力を供給する。これにより、発射装置15は、遊技球を発射する。なお、発射装置15の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。   The launching device 15 has a launching handle 25 that can be turned by the player when the game ball stored in the upper plate 21 is launched into the game area 12a. The payout / firing control circuit 123 is connected to a solenoid actuator (not shown) of the launching device 15 according to the turning angle when the launching handle 25 is gripped by the player and is turned clockwise. Supply power. Thereby, the launching device 15 launches a game ball. Note that a motor may be used instead of the solenoid actuator as the driving means of the launching device 15.

外部端子板140は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器141は、例えばパチンコ遊技機1の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。   The external terminal board 140 is used to transmit data to a hall computer that manages all pachinko gaming machines in the game store. The data display 141 is installed, for example, as an ancillary facility of a game store in the upper part of the pachinko gaming machine 1, and has a function of calling a hall attendant and a function of displaying the number of hits.

貸し出し用操作部151は、遊技者に操作されると、カードユニット150に遊技球の貸し出しを要求する信号を出力する。カードユニット150は、貸し出し用操作部151から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット170を介して払出される遊技球の数(貸し球数)を決定する。そして、カードユニット150は、貸し出し用操作部151から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路123に送信する。   When operated by the player, the lending operation unit 151 outputs a signal requesting lending of game balls to the card unit 150. The card unit 150 determines the number of game balls to be paid out via the prize ball case unit 170 (the number of loaned balls) based on a signal for requesting the rental of game balls output from the lending operation unit 151. When the card unit 150 receives a signal requesting lending of game balls from the lending operation unit 151, the card unit 150 transmits a lending ball control signal including information on the determined lending ball number to the payout / launch control circuit 123.

[副制御回路]
副制御回路200は、主制御回路70のシリアル通信部76に接続される。そして、副制御回路200(後述のホスト制御回路210)は、主制御回路70から送信される各種のコマンド(遊技の進行に関する情報)に従って、副制御回路200全体の制御を行う。そして、副制御回路200は、主制御回路70から送信される各種のコマンドに基づいて、スピーカ11による音声再生動作の制御、表示装置13による画像表示動作の制御、LEDを含むランプ群18(演出手段)によるランプ点灯/消灯動作の制御、役物20(装飾部材)による演出動作の制御等を行う。すなわち、副制御回路200は、主制御回路70からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路200から主制御回路70に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路200から主制御回路70に信号送信可能な構成を備えていてもよい。
[Sub control circuit]
The sub control circuit 200 is connected to the serial communication unit 76 of the main control circuit 70. Then, the sub control circuit 200 (host control circuit 210 described later) controls the entire sub control circuit 200 in accordance with various commands (information relating to the progress of the game) transmitted from the main control circuit 70. Then, the sub-control circuit 200 controls the sound reproduction operation by the speaker 11, the image display operation by the display device 13, and the lamp group 18 including LEDs (effects) based on various commands transmitted from the main control circuit 70. Control of lamp lighting / extinguishing operation by means), control of rendering operation by the accessory 20 (decorative member), and the like. That is, the sub control circuit 200 controls various effect devices based on commands from the main control circuit 70, and executes various effects according to the progress of the game. In the present embodiment, a signal cannot be supplied from the sub control circuit 200 to the main control circuit 70. However, the present invention is not limited to this, and a signal can be transmitted from the sub control circuit 200 to the main control circuit 70. It may be provided with various configurations.

次に、図6を参照しながら、副制御回路200の内部構成について、より詳細に説明する。なお、図6は、副制御回路200内部の回路構成、並びに、副制御回路200とその各種周辺装置との接続関係を示すブロック図である。   Next, the internal configuration of the sub control circuit 200 will be described in more detail with reference to FIG. FIG. 6 is a block diagram showing a circuit configuration inside the sub-control circuit 200 and a connection relationship between the sub-control circuit 200 and its various peripheral devices.

副制御回路200は、図6に示すように、中継基板201と、サブ基板202と、制御ROM基板203と、CGROM(Character Generator ROM)基板204とを備える。そして、サブ基板202は、中継基板201、制御ROM基板203及びCGROM基板204に接続される。   As shown in FIG. 6, the sub control circuit 200 includes a relay board 201, a sub board 202, a control ROM board 203, and a CGROM (Character Generator ROM) board 204. The sub board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204.

中継基板201は、主制御回路70から送信されたコマンドを受信し、該受信したコマンドをサブ基板202に送信するための中継基板である。   The relay board 201 is a relay board for receiving a command transmitted from the main control circuit 70 and transmitting the received command to the sub board 202.

サブ基板202には、ホスト制御回路210(ホスト制御手段)、音声・LED制御回路220(発光制御手段)、表示制御回路230(表示制御手段)、SDRAM(Synchronous Dynamic RAM)250及び内蔵中継基板260が設けられる。   The sub-board 202 includes a host control circuit 210 (host control means), an audio / LED control circuit 220 (light emission control means), a display control circuit 230 (display control means), an SDRAM (Synchronous Dynamic RAM) 250, and a built-in relay board 260. Is provided.

ホスト制御回路210は、主制御回路70から送信される各種のコマンドに基づいて、副制御回路200全体の動作を制御する回路であり、CPUプロセッサにより構成される。ホスト制御回路210は、サブ基板202内において、音声・LED制御回路220、表示制御回路230及び内蔵中継基板260に接続される。また、ホスト制御回路210は、制御ROM基板203に接続される。   The host control circuit 210 is a circuit that controls the operation of the entire sub-control circuit 200 based on various commands transmitted from the main control circuit 70, and is configured by a CPU processor. The host control circuit 210 is connected to the sound / LED control circuit 220, the display control circuit 230, and the built-in relay board 260 in the sub-board 202. The host control circuit 210 is connected to the control ROM board 203.

また、ホスト制御回路210は、サブワークRAM210a及びSRAM(Static RAM)210bを有する。サブワークRAM210aは、ホスト制御回路210が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路210が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。SRAM210bは、サブワークRAM210a内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路210の一時記憶領域としてRAMを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。   The host control circuit 210 includes a sub work RAM 210a and an SRAM (Static RAM) 210b. The sub work RAM 210a is a storage device that acts as a temporary storage area for work when the host control circuit 210 executes various processes, and various flags and variables required when the host control circuit 210 executes various processes. The value of etc. is memorized. The SRAM 210b is a storage device that backs up predetermined data in the sub work RAM 210a. In this embodiment, a RAM is used as a temporary storage area of the host control circuit 210. However, the present invention is not limited to this, and any recording medium may be used as a temporary storage area as long as it is a readable / writable storage medium. .

音声・LED制御回路220は、内蔵中継基板260を介してスピーカ11及びランプ群18に接続され、ホスト制御回路210から入力される制御信号(後述のサウンドリクエスト及びランプリクエスト)に基づいて、スピーカ11による音声再生動作の制御及びランプ群18による発光動作の制御を行う回路である。それゆえ、機能的には、音声・LED制御回路220は、音声コントローラ220aと、ランプコントローラ220bとを有する。音声コントローラ220a及びランプコントローラ220bは、実質、後述のサウンド・ランプ制御モジュール226に含まれる。音声・LED制御回路220の内部構成については、後で図面を参照しながら詳述する。   The voice / LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and based on control signals (a sound request and a lamp request described later) input from the host control circuit 210. Is a circuit that controls the sound reproduction operation by the lamp group and the light emission operation by the lamp group 18. Therefore, functionally, the sound / LED control circuit 220 includes a sound controller 220a and a lamp controller 220b. The sound controller 220a and the lamp controller 220b are substantially included in the sound / lamp control module 226 described later. The internal configuration of the sound / LED control circuit 220 will be described in detail later with reference to the drawings.

なお、本実施形態では、音声・LED制御回路220から出力された制御信号及びデータ(例えば、後述のLEDデータ等)が内蔵中継基板260を介してランプ群18に送信される際、音声・LED制御回路220及びランプ群18間の通信は、SPI(Serial Periperal Interface)の通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、ランプ群18には、1個以上のLED、及び、各LEDを制御するための1個以上のLEDドライバが含まれる(後述の図36〜図38参照)。   In this embodiment, when a control signal and data (for example, LED data described later) output from the sound / LED control circuit 220 are transmitted to the lamp group 18 via the built-in relay board 260, the sound / LED Communication between the control circuit 220 and the lamp group 18 is performed by an SPI (Serial Periperal Interface) communication method (a kind of serial communication method). In the present embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED (see FIGS. 36 to 38 described later).

表示制御回路230は、表示装置13に接続され、ホスト制御回路210から入力される制御信号(描画リクエスト)に基づいて演出に関する画像(装飾図柄画像、背景画像、演出用画像等)を表示装置13で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路230は、ディスプレイコントローラ(後述の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239)と、内蔵VRAM(Video RAM)237とを有する。   The display control circuit 230 is connected to the display device 13 and displays an image (decoration pattern image, background image, effect image, etc.) related to the effect based on a control signal (drawing request) input from the host control circuit 210. It is a circuit for controlling various processing operations when displaying on the screen. The display control circuit 230 includes a display controller (a first display controller 238 and a second display controller 239 described later) and a built-in VRAM (Video RAM) 237.

また、表示制御回路230は、サブ基板202内においてSDRAM250に接続される。さらに、表示制御回路230は、CGROM基板204に接続される。また、表示制御回路230内のディスプレイコントローラは、中継基板を介さず直接、表示装置13に接続される。なお、表示制御回路230の内部構成については、後で図面を参照しながら詳述する。   The display control circuit 230 is connected to the SDRAM 250 in the sub-substrate 202. Further, the display control circuit 230 is connected to the CGROM substrate 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without using a relay board. The internal configuration of the display control circuit 230 will be described in detail later with reference to the drawings.

SDRAM250は、DDR2(Double-Date Rate2) SDRAMで構成される。また、SDRAM250には、表示装置13により表示される画像(動画及び静止画)の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、後述の図90〜図92に示すように、SDRAM250には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、2つのフレームバッファ(第1フレームバッファ及び第2フレームバッファ)、モーションバッファ等が設けられる。   The SDRAM 250 is configured by a DDR2 (Double-Date Rate2) SDRAM. Further, the SDRAM 250 is provided with various buffers for temporarily storing various image data in drawing processing of images (moving images and still images) displayed by the display device 13. Specifically, for example, as shown in FIGS. 90 to 92 to be described later, the SDRAM 250 includes a texture buffer, a movie buffer, a blend buffer, two frame buffers (a first frame buffer and a second frame buffer), a motion buffer. Etc. are provided.

内蔵中継基板260は、ホスト制御回路210及び音声・LED制御回路220から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ11、ランプ群18及び役物20に送信する中継基板である。   The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the sound / LED control circuit 220, and receives the received various signals and various data to the speaker 11, the lamp group 18, and the accessory 20. It is a relay board to transmit.

また、内蔵中継基板260は、I2C(Inter-Integrated Circuit)コントローラ261を有し、I2Cコントローラ261は、ホスト制御回路210、及び、役物20のモータコントローラ270に接続される。すなわち、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270を介して役物20に接続される。そして、ホスト制御回路210から出力された制御信号及びデータ(例えば後述の励磁データ等)は、I2Cコントローラ261及びモータコントローラ270を介して役物20に入力される。   The built-in relay board 260 includes an I2C (Inter-Integrated Circuit) controller 261, and the I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. A control signal and data (for example, excitation data described later) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.

なお、本実施形態では、I2Cコントローラ261及びモータコントローラ270間の通信は、I2Cの通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、役物20内には、1個以上のモータが含まれ、モータコントローラ270内には、各モータを駆動するための1個以上のモータドライバが含まれる(後述の図60及び図61参照)。なお、図6には、役物20が1つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物20が設けられていてもよい。   In this embodiment, communication between the I2C controller 261 and the motor controller 270 is performed by an I2C communication method (a kind of serial communication method). Further, in the present embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving the motors (described later). 60 and FIG. 61). Although FIG. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessories 20 may be provided.

また、本実施形態の構成において、モータコントローラ270を使用せずにホスト制御回路210が直接、役物20のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、1つの制御回路で複数のモータドライバ(モータ)を制御する構成を説明するが(後述の図60及び図61参照)、本発明はこれに限定されない。本実施形態において、1以上(1又は複数)の制御回路により1以上(1又は複数)のモータ(モータドライバ)を制御する構成にしてもよいし、1以上(1又は複数)の制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよいし、1つの制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよい。   In the configuration of this embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a motor control control circuit may be provided separately. Good. Furthermore, in the present embodiment, a configuration in which a plurality of motor drivers (motors) are controlled by one control circuit will be described (see FIGS. 60 and 61 described later), but the present invention is not limited to this. In the present embodiment, one or more (one or more) control circuits may be used to control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits may be used. One motor (motor driver) may be controlled, or one motor (motor driver) may be controlled by one control circuit.

制御ROM基板203には、サブメインROM205が設けられる。サブメインROM205には、ホスト制御回路210によりパチンコ遊技機1の演出動作を制御するための各種プログラム(後述の図72、図74〜図77、図79〜図103参照)や、各種データテーブル(後述の図19〜図21参照)が記憶される。そして、ホスト制御回路210は、サブメインROM205に記憶されたプログラムに従って、各種の処理を実行する。   A sub main ROM 205 is provided on the control ROM board 203. In the sub main ROM 205, various programs (see FIGS. 72, 74 to 77, and 79 to 103 described later) for controlling the presentation operation of the pachinko gaming machine 1 by the host control circuit 210, and various data tables ( 19 to 21 described later) is stored. Then, the host control circuit 210 executes various processes according to the program stored in the sub main ROM 205.

なお、本実施形態では、ホスト制御回路210で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインROM205を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、CD−ROM及びDVD−ROM、ROMカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインROM205に記録されてもよい。   In the present embodiment, the sub-main ROM 205 is applied as a storage unit that stores programs used in the host control circuit 210 and various tables. However, the present invention is not limited to this. As such a storage means, a storage medium of another aspect may be used as long as it is a computer-readable storage medium provided with a control means. For example, a hard disk device, a CD-ROM and a DVD-ROM, a ROM cartridge, etc. The storage medium may be applied. In addition, each program may be recorded on a separate storage medium. Furthermore, the program may be recorded in advance on a recording medium, or may be downloaded from the outside after the power is turned on and recorded in the sub main ROM 205.

CGROM基板204には、CGROM206が設けられる。CGROM206には、例えば表示装置13で表示される画像データや、スピーカ11により再生される音声データ(後述のアクセスデータ)などが記憶される。   A CGROM 206 is provided on the CGROM substrate 204. The CGROM 206 stores, for example, image data displayed on the display device 13, audio data reproduced by the speaker 11 (access data described later), and the like.

なお、本実施形態では、副制御回路200内において、各種ROM基板(制御ROM基板203及びCGROM基板204)とサブ基板202とがボード・トゥ・ボードで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ROMをサブ基板202に設けられたソケット等のポートに直接挿入して、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202を構成してもよい。すなわち、サブ基板202と各種ROMとを一体的に構成してもよい。   In the present embodiment, the configuration in which various ROM boards (the control ROM board 203 and the CGROM board 204) and the sub board 202 are connected in a board-to-board manner in the sub-control circuit 200 has been described. Is not limited to this. For example, various types of ROM may be directly inserted into a port such as a socket provided on the sub-board 202, and the sub-board 202 may be configured by a single board having the ROM function or the ROM itself. That is, the sub board 202 and various ROMs may be integrally configured.

[音声・LED制御回路]
次に、図7を参照しながら、音声・LED制御回路220の内部構成について説明する。図7は、音声・LED制御回路220の内部の回路構成、並びに、音声・LED制御回路220とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図7では、説明を簡略化するため、音声・LED制御回路220と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Audio / LED control circuit]
Next, the internal configuration of the voice / LED control circuit 220 will be described with reference to FIG. FIG. 7 is a block diagram showing an internal circuit configuration of the voice / LED control circuit 220 and a connection relationship between the voice / LED control circuit 220 and its various peripheral devices and peripheral circuit units. In FIG. 7, in order to simplify the description, illustration of a relay board or the like provided between the audio / LED control circuit 220 and various peripheral devices and circuit units is omitted.

音声・LED制御回路220は、図7に示すように、LSI(Large-Scale Integration)インターフェイス221と、メモリインターフェイス222と、デジタルオーディオインターフェイス223と、ペリフェラルインターフェイス224と、コマンドレジスタ225と、サウンド・ランプ制御モジュール226と、メインジェネレータ227と、マルチエフェクタ228とを備える。音声・LED制御回路220内における各部の接続関係は、次の通りである。   As shown in FIG. 7, the audio / LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, a sound lamp. A control module 226, a main generator 227, and a multi-effector 228 are provided. The connection relation of each part in the sound / LED control circuit 220 is as follows.

音声・LED制御回路220内において、サウンド・ランプ制御モジュール226は、メモリインターフェイス222、ペリフェラルインターフェイス224、コマンドレジスタ225、メインジェネレータ227及びマルチエフェクタ228に接続される。また、コマンドレジスタ225は、サウンド・ランプ制御モジュール226以外に、LSIインターフェイス221に接続される。また、メインジェネレータ227は、サウンド・ランプ制御モジュール226以外に、メモリインターフェイス222及びマルチエフェクタ228に接続される。さらに、マルチエフェクタ228は、サウンド・ランプ制御モジュール226及びメインジェネレータ227以外に、メモリインターフェイス222及びデジタルオーディオインターフェイス223に接続される。   In the sound / LED control circuit 220, the sound / lamp control module 226 is connected to the memory interface 222, the peripheral interface 224, the command register 225, the main generator 227, and the multi-effector 228. The command register 225 is connected to the LSI interface 221 in addition to the sound / lamp control module 226. The main generator 227 is connected to the memory interface 222 and the multi-effector 228 in addition to the sound / lamp control module 226. Further, the multi-effector 228 is connected to the memory interface 222 and the digital audio interface 223 in addition to the sound / lamp control module 226 and the main generator 227.

次に、音声・LED制御回路220内の各部の構成について説明する。   Next, the configuration of each unit in the voice / LED control circuit 220 will be described.

LSIインターフェイス221は、ホスト制御回路210とコマンドレジスタ225との間で制御信号等(例えば、サウンドリクエスト、ランプリクエスト等)の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ225は、LSIインターフェイス221を介してホスト制御回路210に接続される。   The LSI interface 221 is an interface circuit used when an input / output operation such as a control signal (for example, a sound request, a ramp request) is performed between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.

メモリインターフェイス222は、サブメインROM205と、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。   The memory interface 222 is an interface circuit used when performing input / output operations such as audio data between the sub main ROM 205 and each of the sound / lamp control module 226, the main generator 227, and the multi-effector 228.

デジタルオーディオインターフェイス223は、マルチエフェクタ228からスピーカ11に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス223は、オーディオ入力信号をマルチエフェクタ228に出力する。   The digital audio interface 223 is an interface circuit used when outputting an audio signal or the like from the multi-effector 228 to the speaker 11. The digital audio interface 223 outputs an audio input signal to the multi-effector 228.

ペリフェラルインターフェイス224は、ランプ群18とサウンド・ランプ制御モジュール226との間でランプ信号等(後述のLEDデータ等)の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス224には、ランプ群18に含まれるLEDドライバにデータ出力を行う際の物理系統(SPIチャンネル)として、3つの物理系統が設けられている。なお、本実施形態では、後述のように、2つの物理系統(物理系統0(SPIチャンネル0)及び物理系統1(SPIチャンネル1))を用いる。   The peripheral interface 224 is an interface circuit used when an input / output operation of a lamp signal or the like (LED data described later) is performed between the lamp group 18 and the sound / lamp control module 226. The peripheral interface 224 is provided with three physical systems as physical systems (SPI channels) for outputting data to the LED drivers included in the lamp group 18. In this embodiment, as will be described later, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used.

コマンドレジスタ225は、レジスタ群で構成される。コマンドレジスタ225は、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228の機能制御の設定を行う。また、コマンドレジスタ225は、各インターフェイス(LSIインターフェイス221、メモリインターフェイス222、デジタルオーディオインターフェイス223、ペリフェラルインターフェイス224)の動作条件の設定も行う。   The command register 225 includes a register group. The command register 225 sets function control for the sound / lamp control module 226, the main generator 227, and the multi-effector 228. The command register 225 also sets operating conditions for each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).

なお、コマンドレジスタ225を構成する各レジスタには、IC(Integrated Circuit)が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ(レジスタ)を増やすことにより、容易に、メモリ・モジュール1枚当りの容量(コマンドレジスタ225の容量)を増加させることができる。   Each register constituting the command register 225 includes an IC (Integrated Circuit), and each register is constituted by a memory chip whose operation is stabilized by memory access control. When a register having such a configuration is used, the load on the signal bus to which each register is connected is reduced. Therefore, by increasing the number of memory chips (registers), the capacity per memory module (e.g., The capacity of the command register 225 can be increased.

サウンド・ランプ制御モジュール226は、コマンドレジスタ225の設定内容に従い、音声・LED制御回路220内の各構成部(各ブロック)の動作を制御する。サウンド・ランプ制御モジュール226は、図7に示すように、シンプルアクセス制御部226a、シーケンサー部226b、ランプ制御部226c及びペリフェラル制御部226dを有する。   The sound / lamp control module 226 controls the operation of each component (each block) in the sound / LED control circuit 220 according to the setting contents of the command register 225. As shown in FIG. 7, the sound / lamp control module 226 includes a simple access control unit 226a, a sequencer unit 226b, a lamp control unit 226c, and a peripheral control unit 226d.

シンプルアクセス制御部226aは、コマンドを一括処理する回路部である。シーケンサー部226bは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサー(自動再生機能部)を有する。そして、各シーケンサーは、タイマーやステップ条件(例えば、後述のLEDアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件)に従って、各種動作を制御する。   The simple access control unit 226a is a circuit unit that collectively processes commands. The sequencer unit 226b includes various sequencers (automatic reproduction function units) for controlling automatic reproduction operations such as lamp lighting and sound. Each sequencer controls various operations in accordance with timers and step conditions (for example, conditions set for each step process during sequence playback such as LED animation and audio described later).

ランプ制御部226cは、後述のLEDデータが設定可能な全チャンネル(8つのチャンネル)において、セットされる輝度値の計算を行い、その算出結果を外部(LEDドライバ)に送信する。また、ペリフェラル制御部226dは、ランプ制御部226cから出力された算出結果のデータをLEDドライバに送信する際の物理的な送信制御を行う。   The lamp control unit 226c calculates the luminance value to be set in all channels (eight channels) in which LED data to be described later can be set, and transmits the calculation result to the outside (LED driver). The peripheral control unit 226d performs physical transmission control when transmitting the calculation result data output from the lamp control unit 226c to the LED driver.

メインジェネレータ227は、音声信号を生成する回路部である。具体的には、メインジェネレータ227は、サウンド・ランプ制御モジュール226から入力された制御信号に基づいて、CGROM206に記憶されている所定の音声データを取得し、該取得した音声データを所定の音声信号に変換する。また、メインジェネレータ227では、生成された音声信号の増幅処理も行う。   The main generator 227 is a circuit unit that generates an audio signal. Specifically, the main generator 227 acquires predetermined audio data stored in the CGROM 206 based on a control signal input from the sound / lamp control module 226, and uses the acquired audio data as a predetermined audio signal. Convert to The main generator 227 also performs amplification processing on the generated audio signal.

マルチエフェクタ228は、メインジェネレータ227から入力される音声信号とデジタルオーディオインターフェイス223から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ228は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス223を介してスピーカ11に出力する。   The multi-effector 228 includes a mixer that synthesizes an audio signal input from the main generator 227 and an audio input signal input from the digital audio interface 223, and various effectors for applying various acoustic effects to the sound. Then, the multi-effector 228 outputs an audio signal synthesized by the mixer, an output signal from the effector, and the like to the speaker 11 via the digital audio interface 223.

[表示制御回路]
次に、図8を参照しながら、表示制御回路230の内部構成について説明する。図8は、表示制御回路230内部の回路構成、並びに、表示制御回路230とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, the internal configuration of the display control circuit 230 will be described with reference to FIG. FIG. 8 is a block diagram showing a circuit configuration inside the display control circuit 230 and a connection relationship between the display control circuit 230 and its various peripheral devices and peripheral circuit units.

表示制御回路230は、図8に示すように、メモリコントローラ231と、コマンドメモリ232と、コマンドパーサ233と、動画デコーダ234と、静止画デコーダ235と、SDRAMコントローラ236と、内蔵VRAM237と、第1ディスプレイコントローラ238と、第2ディスプレイコントローラ239と、3D(Dimension)ジオメトリエンジン240と、レンダリングエンジン241とを備える。表示制御回路230内における各部の接続関係、並びに、表示制御回路230とその各種周辺装置及び周辺回路との接続関係は、次の通りである。   As shown in FIG. 8, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a moving picture decoder 234, a still picture decoder 235, an SDRAM controller 236, a built-in VRAM 237, a first A display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241 are provided. The connection relationship of each part in the display control circuit 230 and the connection relationship between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.

表示制御回路230内において、メモリコントローラ231は、コマンドパーサ233、動画デコーダ234及び静止画デコーダ235に接続される。コマンドパーサ233は、メモリコントローラ231以外に、コマンドメモリ232、動画デコーダ234、静止画デコーダ235及び3Dジオメトリエンジン240に接続される。動画デコーダ234は、メモリコントローラ231及びコマンドパーサ233以外に、SDRAMコントローラ236に接続される。静止画デコーダ235は、メモリコントローラ231及びコマンドパーサ233以外に、内蔵VRAM237に接続される。   In the display control circuit 230, the memory controller 231 is connected to a command parser 233, a moving picture decoder 234 and a still picture decoder 235. In addition to the memory controller 231, the command parser 233 is connected to the command memory 232, the moving picture decoder 234, the still picture decoder 235, and the 3D geometry engine 240. The moving picture decoder 234 is connected to the SDRAM controller 236 in addition to the memory controller 231 and the command parser 233. The still picture decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and the command parser 233.

また、表示制御回路230内において、SDRAMコントローラ236は、動画デコーダ234以外に、内蔵VRAM237、第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。内蔵VRAM237は、静止画デコーダ235及びSDRAMコントローラ236以外に、第1ディスプレイコントローラ238、第2ディスプレイコントローラ239及びレンダリングエンジン241に接続される。さらに、3Dジオメトリエンジン240は、コマンドパーサ233以外に、レンダリングエンジン241に接続される。   In the display control circuit 230, the SDRAM controller 236 is connected to the built-in VRAM 237, the first display controller 238 and the second display controller 239 in addition to the moving picture decoder 234. The built-in VRAM 237 is connected to the first display controller 238, the second display controller 239 and the rendering engine 241 in addition to the still image decoder 235 and the SDRAM controller 236. Further, the 3D geometry engine 240 is connected to the rendering engine 241 in addition to the command parser 233.

なお、SDRAM250は、表示制御回路230内のメモリコントローラ231及びSDRAMコントローラ236に接続される。また、CGROM基板204は、表示制御回路230内のメモリコントローラ231に接続される。また、ホスト制御回路210は、表示制御回路230内のメモリコントローラ231及びコマンドメモリ232に接続される。さらに、表示装置13は、表示制御回路230内の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。   The SDRAM 250 is connected to the memory controller 231 and the SDRAM controller 236 in the display control circuit 230. Further, the CGROM substrate 204 is connected to the memory controller 231 in the display control circuit 230. The host control circuit 210 is connected to the memory controller 231 and the command memory 232 in the display control circuit 230. Further, the display device 13 is connected to the first display controller 238 and the second display controller 239 in the display control circuit 230.

次に、表示制御回路230内の各部の構成について説明する。   Next, the configuration of each unit in the display control circuit 230 will be described.

メモリコントローラ231は、主に、外部の各種メモリ(CGROM基板204及びSDRAM250)と表示制御回路230との間の通信制御を行う。例えば、メモリコントローラ231は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ(演出データ、コマンドデータなど)を取得する処理を行う。   The memory controller 231 mainly controls communication between various external memories (the CGROM substrate 204 and the SDRAM 250) and the display control circuit 230. For example, the memory controller 231 performs processing such as transmission / reception of an address designation signal of an external memory to be controlled, memory ready, busy management, and the like, and data (effect data) stored in designated addresses for various memories. , Command data, etc.).

コマンドメモリ232は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ232以外に、SDRAM250、CGROM基板204(CGROM206)に格納することもできる。   The command memory 232 is a built-in memory that stores a command list. In addition to the command memory 232, the command list can be stored in the SDRAM 250 and the CGROM substrate 204 (CGROM 206).

コマンドパーサ233は、指定されたメモリ(コマンドメモリ232、SDRAM250又はCGROM206)からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路210により表示制御回路230内のシステム制御レジスタ(不図示)に、コマンドリストが配置されたメモリの種別(コマンドメモリ232、SDRAM250又はCGROM206)と、その開始アドレスとが設定される。そして、コマンドパーサ233は、システム制御レジスタ(不図示)に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。   The command parser 233 acquires a command list from a specified memory (command memory 232, SDRAM 250 or CGROM 206). Specifically, in the present embodiment, the host control circuit 210 stores the command type in the system control register (not shown) in the display control circuit 230 (command memory 232, SDRAM 250 or CGROM 206), and The start address is set. Then, the command parser 233 obtains a command list by accessing the start address in the memory designated in the system control register (not shown).

また、コマンドパーサ233は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ234、静止画デコーダ235、3Dジオメトリエンジン240に出力する。本実施形態では、コマンドパーサ233により出力された制御コードに基づいて、表示制御回路230内の各画像処理モジュールが作動する。   In addition, the command parser 233 generates a specific control code by analyzing the acquired command list, and outputs the control code to the moving picture decoder 234, the still picture decoder 235, and the 3D geometry engine 240. In the present embodiment, each image processing module in the display control circuit 230 operates based on the control code output by the command parser 233.

動画デコーダ234は、CGROM基板204又はSDRAM250から取得された動画圧縮データを復号(デコード)する。そして、動画デコーダ234は、復号した動画データをSDRAM250(外付けRAM)に出力する。なお、動画デコーダ234から出力された動画データ(デコード結果)は、SDRAM250内に設けられたムービバッファに格納される。   The moving picture decoder 234 decodes (decodes) the moving picture compressed data acquired from the CGROM substrate 204 or the SDRAM 250. Then, the moving image decoder 234 outputs the decoded moving image data to the SDRAM 250 (external RAM). The moving image data (decoding result) output from the moving image decoder 234 is stored in a movie buffer provided in the SDRAM 250.

静止画デコーダ235は、CGROM基板204又はSDRAM250から取得された静止画圧縮データを復号する。そして、静止画デコーダ235は、復号した静止画データを内蔵VRAM237に出力する。なお、静止画デコーダ235から出力された静止画データ(デコード結果)は、内蔵VRAM237内に設けられた後述のスプライトバッファに一時的に格納される。   The still image decoder 235 decodes still image compressed data acquired from the CGROM substrate 204 or the SDRAM 250. Then, the still picture decoder 235 outputs the decoded still picture data to the built-in VRAM 237. The still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer (described later) provided in the built-in VRAM 237.

SDRAMコントローラ236は、後述する描画処理(後述の図90〜図92参照)で説明するように、デコードされた動画データ及び静止画データのRAMへの格納処理や、内蔵VRAM237とCGROM基板204又はSDRAM250との間における画像データの転送処理などの動作を制御するコントローラである。   The SDRAM controller 236 stores the decoded moving image data and still image data in the RAM, the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, as will be described in a drawing process (see FIGS. 90 to 92 to be described later). Is a controller that controls operations such as image data transfer processing between and.

内蔵VRAM237は、表示制御回路230による後述の描画処理(後述の図90〜図92参照)において、デコード処理やレンダリング処理などの各種処理を実行する際のワークRAMとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵VRAM237とCGROM基板204又はSDRAM250との間の画像データの転送処理において、各種画像データが内蔵VRAM237に一時的に格納される。   The built-in VRAM 237 operates as a work RAM when executing various processes such as a decoding process and a rendering process in a drawing process (see FIGS. 90 to 92 described later) performed by the display control circuit 230. Various image data are temporarily stored in the built-in VRAM 237 in the image data transfer process between the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, which is performed in each process in the drawing process described later.

第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239のそれぞれは、レンダリングエンジン241により生成されたレンダリング結果(描画結果)を取得し、該レンダリング結果を表示装置13に出力する。これにより、表示装置13の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機1のように、2つのディスプレイコントローラを設けた場合には、一つの表示制御回路230(1チップ)により、2つの画面を表示装置13に設けて各画面を独立して制御することができる。   Each of the first display controller 238 and the second display controller 239 acquires the rendering result (drawing result) generated by the rendering engine 241 and outputs the rendering result to the display device 13. As a result, a predetermined image is displayed on the display screen of the display device 13. When two display controllers are provided as in the pachinko gaming machine 1 of the present embodiment, two screens are provided on the display device 13 by one display control circuit 230 (one chip). It can be controlled independently.

3Dジオメトリエンジン240は、コマンドパーサ233から入力された制御コードに基づいて、3次元情報を2次元情報に変換する処理(投影変換処理)や、図形の拡大、縮小、回転及び移動等のアフィン変換(図形変換)処理を行う。そして、3Dジオメトリエンジン240は、変換処理の結果をレンダリングエンジン241に出力する。   Based on the control code input from the command parser 233, the 3D geometry engine 240 converts 3D information into 2D information (projection conversion processing), and affine transformation such as figure enlargement, reduction, rotation, and movement. Perform (graphic conversion) processing. Then, the 3D geometry engine 240 outputs the result of the conversion process to the rendering engine 241.

レンダリングエンジン241は、伸張された静止画データ及び動画データが格納されたテクスチャソース(本実施形態ではSDRAM250)を参照し、該画像データに対してレンダリング(描画)処理を施する。そして、レンダリングエンジン241は、レンダリング結果をレンダリングターゲット(本実施形態では、内蔵VRAM237又はSDRAM250)に書き出す。   The rendering engine 241 refers to a texture source (SDRAM 250 in this embodiment) in which decompressed still image data and moving image data are stored, and performs rendering (drawing) processing on the image data. Then, the rendering engine 241 writes the rendering result to a rendering target (in the present embodiment, the built-in VRAM 237 or the SDRAM 250).

なお、本明細書でいう「レンダリング(描画)する」とは、動画の拡大縮小や回転などの指定情報(本実施形態では、3Dジオメトリエンジン240から出力された情報)に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン241では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ARGB値(A:透明度(不透明度)を示すアルファ値、R:赤色成分の輝度値、G:緑色成分の輝度値、B:青色成分の輝度値)の演算処理も行われる。   In this specification, “rendering” means editing data decoded according to designation information (information output from the 3D geometry engine 240 in this embodiment) such as enlargement / reduction or rotation of a moving image. It is to be. The “rendering engine” here includes, for example, “rasterizer”, “pixel shader”, and the like. Therefore, in the rendering engine 241, similarly to the pixel shader, the ARGB value (A: alpha value indicating transparency (opacity), R: luminance value of red component, G: green component) for each pixel of image data. (B: luminance value of blue component) is also calculated.

<遊技状態の種別>
次に、メインCPU71で制御及び管理される遊技状態の種別について説明する。
<Type of gaming state>
Next, the types of gaming states controlled and managed by the main CPU 71 will be described.

本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」(特別遊技状態)及び「小当り遊技状態」(特定遊技状態)がある。「大当り遊技状態」は、第1大入賞口53又は第2大入賞口54のシャッタの開放期間(すなわち、1ラウンドの期間)が長い(例えば30sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。   In the present embodiment, the types of gaming states controlled and managed by the main CPU 71 include “big hit gaming state” (special gaming state) and “small hit gaming state” (specific gaming state), which have different expectations of prize balls. There is. The “big hit gaming state” is a gaming state in which a round game occurs in which the shutter opening period of the first big prize opening 53 or the second big prize opening 54 (that is, one round period) is long (for example, 30 seconds) This is a gaming state in which a big prize ball can be expected for the player. That is, in the “hit game state”, the player is more advantageous in the state of repeating the open state and the closed state of the shutter of the big prize opening.

一方、「小当り遊技状態」は、「大当り遊技状態」に比べて1ラウンドの期間が短い(例えば1.8sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。   On the other hand, the “small hit gaming state” is a gaming state in which a round game occurs in which the period of one round is shorter (for example, 1.8 seconds) than the “big hit gaming state”, and a big prize ball cannot be expected for the player. A gaming state. That is, in the “small winning game state”, the repeated state of the open state and the closed state of the shutter of the big winning opening becomes a disadvantageous state by the player.

また、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」(高確率遊技状態)及び「通常遊技状態」(低確率遊技状態)がある。   In the present embodiment, the types of game states controlled and managed by the main CPU 71 include “probability gaming state” (high probability gaming state) and “normal gaming state” (low game state) having different winning probabilities for “big hit”. Stochastic gaming state).

「確変遊技状態」は、「大当り」の当選確率(本実施形態では1/131)が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率(本実施形態では1/392)が低い遊技状態である。   The “probability game state” is a game state in which the winning probability of “big hit” (1/131 in this embodiment) is high. On the other hand, the “normal gaming state” is a gaming state in which the winning probability (1/392 in this embodiment) of “big hit” is lower than the “probability changing gaming state”.

さらに、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、普通図柄の当選確率(普通図柄が「当り」の態様になる確率)が互いに異なる「時短遊技状態」(高入賞遊技状態)及び「非時短遊技状態」(低入賞遊技状態)がある。   Furthermore, in the present embodiment, the types of gaming states controlled and managed by the main CPU 71 are “short-time gaming states” (highly different) in which the winning probabilities of normal symbols (probability that the normal symbols become “hit”) are different from each other. (Winning gaming state) and "non-time saving gaming state" (low winning gaming state).

本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第2始動口45に設けられた普通電動役物46(羽根部材)が開放状態になり易い遊技状態(第2始動口入賞が発生し易い遊技状態)であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。   As used herein, the “short-time gaming state” refers to a gaming state in which a normal symbol winning probability is high. That is, the “short-time gaming state” is a gaming state in which the ordinary electric accessory 46 (blade member) provided in the second starting port 45 is likely to be in an open state (a gaming state in which a second starting port winning is likely to occur). This is a game state advantageous to the player. The “short-time gaming state” ends when “big hit” is determined or when a special symbol variable display for a predetermined number of short-time times described later is executed. Also, in the short-time gaming state, a variation time shorter than the variation time selected during the normal gaming state can be easily selected as the variation time that is the time for performing the variation display of the special symbol executed during the state. It may be controlled. By such control, a game state that is advantageous to the player may be given by shortening the variation time in the short-time game state than in the normal game state and increasing the number of games per unit time.

一方、「非時短(時短なし)遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物46(羽根部材)が開放状態になり難い遊技状態(第2始動口入賞が発生し難い遊技状態)であり、遊技者にとって不利な遊技状態である。   On the other hand, the “non-short-time (no short-time) gaming state” is a gaming state in which the winning probability of the normal symbol is lower than the “short-time gaming state”. Therefore, the “non-time-saving gaming state” is a gaming state in which the ordinary electric accessory 46 (blade member) is unlikely to be in an open state (a gaming state in which the second start opening winning is difficult to occur), and is a disadvantageous game for the player. State.

そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短あり」の状態という)、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短なし」の状態という)が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「低確時短なし」の状態という)、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態(以下、「低確時短あり」の状態という)も設けられる。   In the present embodiment, game states of various combinations of the above-described game states other than the “big hit game state” and the “small hit game state” are provided. Specifically, in the present embodiment, a game state in which a “probability changing gaming state” and a “short-time gaming state” occur simultaneously (hereinafter referred to as a “high-probability time-shortening” state), and a “probability changing gaming state” A gaming state in which the “non-short-time gaming state” occurs at the same time (hereinafter referred to as a “high-precision time-short state”) is provided. It should be noted that in the state of “no high accuracy time”, it is difficult for the player to determine whether or not the gaming state is “probability changing gaming state”. " In the present embodiment, the “normal gaming state” and the “non-short time gaming state” occur simultaneously (hereinafter referred to as “the low probability timeless” state), and the “normal gaming state” and the “short time” There is also a gaming state (hereinafter referred to as a “low-probability time-short” state) in which a “gaming state” occurs simultaneously.

<メインROMに記憶されているデータテーブルの構成>
次に、図9〜図18を参照しながら、主制御回路70のメインROM72に記憶される各種データテーブルの構成について説明する。
<Configuration of data table stored in main ROM>
Next, the configuration of various data tables stored in the main ROM 72 of the main control circuit 70 will be described with reference to FIGS.

[大当り乱数判定テーブル(第1始動口入賞時)]
まず、図9を参照して、大当り乱数判定テーブル(第1始動口入賞時)について説明する。大当り乱数判定テーブル(第1始動口入賞時)は、第1始動口44に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Big Random Number Judgment Table (at the time of winning the first start opening)]
First, with reference to FIG. 9, the big hit random number determination table (at the time of the first start opening winning) will be described. The big hit random number determination table (at the time of winning the first start opening) is based on the big hit determination random number value acquired when the game ball enters the first start opening 44 (winning), "big hit", "small hit" And a table that is referred to when either “losing” is determined by lottery.

なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄(第1特別図柄及び第2特別図柄)の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値(特別図柄の抽選用乱数値)は、0〜65535(65536種類)の中から選ばれる。   The jackpot determination random number is a random value for determining a lottery result that is triggered by the start opening prize, and more specifically, lottery of special symbols (first special symbol and second special symbol). A random value indicating the result. In this embodiment, the jackpot determination random number value (random number value for lottery of special symbols) is selected from 0 to 65535 (65536 types).

本実施形態では、第1始動口44に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル(第1始動口入賞時)には、図9に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」、「小当り」及び「ハズレ」のそれそれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。なお、確変フラグは、メインRAM73に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「1」となる。   In the present embodiment, when a game ball wins the first start opening 44, any one of “big hit”, “small win”, and “losing” is determined by lottery. Therefore, in the jackpot random number determination table (at the time of the first start opening winning), as shown in FIG. 9, for each value of probability change flag (“0 (= off)” or “1 (= on)”), “ The range of random numbers for determining big hits for which the winning of “big hit”, “small hit” and “losing” are determined, and the corresponding decision value data (“big hit decision value data”, “small hit decision value data”) And any one of “lose determination value data”). The probability change flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the game state is the “probability change game state”. When the gaming state is “probability changed gaming state”, the confirmation flag is “1”.

本実施形態では、図9に示すように、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図9中の「選択率」)は、167/65536となる。   In this embodiment, as shown in FIG. 9, when the first start opening 44 is won, the probability variation flag is “0”, and the jackpot determination random number value is any one of “777” to “943”. , “Big hit” is won, and “Big hit judgment value data” is determined. In other words, the winning probability of “big hit” in this case (“selection rate” in FIG. 9) is 167/65536.

また、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となる。   In addition, when the probability variation flag is “0” and the big hit determination random value is any one of “1” to “300” at the time of winning the first start opening 44, “small hit” is won, The “small hit determination value data” is determined. That is, the winning probability of “small hit” in this case is 300/65536.

さらに、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。   Furthermore, when the probability variation flag is “0” and the jackpot determination random number value is not any of “1” to “300” and “777” to “943” at the time of winning the first starting port 44, “losing” "Is won and" Loss determination value data "is determined.

一方、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図9に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図9中の「選択率」)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。   On the other hand, when the first start opening 44 is won, if the probability variation flag is “1” and the jackpot determination random number is any one of “777” to “1277”, as shown in FIG. "Is won, and" big hit judgment value data "is determined. That is, the winning probability of “big hit” in this case (“selection rate” in FIG. 9) is 500/65536, which is higher than that when the probability variation flag is “0”.

また、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となり、確変フラグが「0」である場合のそれと同じになる。   In addition, when the probability variation flag is “1” and the big hit determination random value is any one of “1” to “300” at the time of winning the first starting port 44, “small hit” is won, The “small hit determination value data” is determined. That is, the winning probability of “small hit” in this case is 300/65536, which is the same as that in the case where the probability variation flag is “0”.

さらに、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「1277」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。   Further, if the probability variation flag is “1” and the jackpot determination random number value is not any of “1” to “300” and “777” to “1277” at the time of winning the first starting port 44, “losing” "Is won and" Loss determination value data "is determined.

上述のように、本実施形態では、第1始動口44に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、遊技状態が「確変遊技状態」である時に第1始動口44に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。   As described above, in the present embodiment, when a game ball is won at the first start opening 44, the selection rate (big hit probability) is determined depending on whether or not the game state at the time of winning is the “probability game state”. fluctuate. Specifically, when the gaming state is the “probability changing gaming state”, the big hit probability when the gaming ball wins the first starting port 44 is about three times that when the gaming state is not the “probability changing gaming state”. Get higher.

[大当り乱数判定テーブル(第2始動口入賞時)]
次に、図10を参照して、大当り乱数判定テーブル(第2始動口入賞時)について説明する。大当り乱数判定テーブル(第2始動口入賞時)は、第2始動口45に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Big Random Number Judgment Table (at the time of winning the second starting opening)]
Next, with reference to FIG. 10, the big hit random number determination table (at the time of winning the second start opening) will be described. The big hit random number determination table (at the time of the second start opening winning) is a lottery to determine whether or not it is a “big hit” based on the random number for determining the big hit when the game ball enters (wins) the second starting opening 45 This table is referred to when

本実施形態では、第2始動口45に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第2始動口45に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル(第2始動口入賞時)には、図10に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。   In the present embodiment, when a game ball wins the second start opening 45, either “big hit” or “losing” is determined by lottery. If a game ball wins at the second start opening 45, “small hit” is not won. Therefore, in the jackpot random number determination table (at the time of the second start opening winning), as shown in FIG. 10, for each value of probability change flag (“0 (= off)” or “1 (= on)”), “ Relationship between the range of random numbers for determining the big hits and the corresponding decision value data (either “big hit decision value data” or “lose decision value data”) for which the winning of each of the “big hit” and “losing” is determined. Is defined.

本実施形態では、図10に示すように、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図10中の「選択率」)は、167/65536となる。   In the present embodiment, as shown in FIG. 10, when the second start opening 45 is won, the probability variation flag is “0”, and the jackpot determination random number value is any one of “777” to “943”. , “Big hit” is won, and “Big hit judgment value data” is determined. In other words, the winning probability of “big hit” in this case (“selection rate” in FIG. 10) is 167/65536.

また、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。   In addition, when the second start opening 45 is won, if the probability variation flag is “0” and the random number for jackpot determination is not any of “777” to “943”, “losing” is won and “losing determination” Value data "is determined.

一方、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図10に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(大当り確率)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。   On the other hand, if the probability variation flag is “1” and the big hit determination random number is any one of “777” to “1277” at the time of winning the second start opening 45, as shown in FIG. "Is won, and" big hit judgment value data "is determined. In other words, the winning probability (hit probability) of “big hit” in this case is 500/65536, which is higher than that when the probability variation flag is “0”.

また、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。   In addition, when the second start opening 45 is won, if the probability variation flag is “1” and the random number for jackpot determination is not any one of “777” to “1277”, it becomes “lost”, and “loss determination value data” Is determined.

上述のように、本実施形態では、第2始動口45に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、第1始動口44入賞時と同様に、第2始動口45入賞時においても、遊技状態が「確変遊技状態」である時に第2始動口45に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。   As described above, in this embodiment, even when a game ball is won at the second start opening 45, the selection rate (hit probability) depends on whether or not the game state at the time of winning is the “probability game state”. Fluctuates. Specifically, as in the case of winning the first starting opening 44, even when the second starting opening 45 is won, when the game ball wins the second starting opening 45 when the gaming state is “probable change gaming state”. The jackpot probability is about three times as high as that when the gaming state is not the “probability gaming state”.

[図柄判定テーブル(第1始動口入賞時)]
次に、図11を参照して、図柄判定テーブル(第1始動口入賞時)について説明する。
[Symbol determination table (at the time of winning the first start opening)]
Next, with reference to FIG. 11, a symbol determination table (at the time of winning the first start opening) will be described.

本実施形態では、第1始動口44に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」、「小当り」又は「ハズレ」)と、第1始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第1始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、0〜99(100種類)の中から選ばれる。   In the present embodiment, the winning type of the lottery (“big hit”, “small hit” or “losing”) based on the random number for jackpot determination performed when the game ball wins the first starting port 44, and the first start A special symbol is selected based on the symbol random number value (random symbol value for symbol determination) acquired at the time of winning the mouth. The symbol determination table (at the time of winning the first start opening) is a table that is referred to when selecting the special symbol. The symbol random number value is a random number value for determining a special symbol, and is selected from 0 to 99 (100 types) regardless of the lottery winning type based on the jackpot determining random number value.

図柄判定テーブル(第1始動口入賞時)には、図11に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」〜「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。   In the symbol determination table (at the time of winning the first start opening), as shown in FIG. 11, a symbol designating command for designating a special symbol for each determination value data indicating the winning type of the lottery based on the random number for jackpot determination The relationship between (“zA1” to “zA3”) and the symbol random value for which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」(小当り判定値データ)である場合には、選択される図柄指定コマンドは1種類(zA2)であり、必ずその図柄指定コマンド(zA2)が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。   In addition, when the winning type of the lottery based on the random number for determining the big hit is “small hit” (small hit determination value data), there is one type (zA2) of design designation commands to be selected. The command (zA2) is determined. Further, even when the winning type of the lottery based on the random number for jackpot determination is “losing” (losing determination value data), the symbol specifying command to be selected is one type (zA3), and the symbol specifying command ( zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図11に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図11中の大当り時選択図柄コマンド)も複数種(「z0」〜「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「40」〜「59」のいずれかである場合には、大当り時選択図柄コマンド「z2」が選択され、その選択率は、20/100となる。   On the other hand, when the winning type of the lottery based on the random number for jackpot determination is “big hit” (big hit determination value data), as shown in FIG. A plurality of types ("z0" to "z4") of symbol designating commands for hour (a symbol command for selecting a big hit in FIG. 11) are also prepared. At the time of “big hit”, the big hit selection symbol command to be determined also changes according to the acquired symbol random number value. For example, when the symbol random number value acquired at the time of “big hit” is any of “40” to “59”, the big hit selection symbol command “z2” is selected, and the selection rate is 20/100. Become.

[図柄判定テーブル(第2始動口入賞時)]
次に、図12を参照して、図柄判定テーブル(第2始動口入賞時)について説明する。
[Pattern determination table (at the time of winning the 2nd starting opening)]
Next, with reference to FIG. 12, the symbol determination table (at the time of winning the second start opening) will be described.

本実施形態では、第2始動口45に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」又は「ハズレ」)と、第2始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第2始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。   In the present embodiment, the winning type of the lottery (“big hit” or “losing”) based on the random number for jackpot determination performed when the game ball wins the second start opening 45 and the second start opening winning are acquired. The special symbol is selected based on the symbol random number value (random symbol value for symbol determination). The symbol determination table (at the time of winning the second start opening) is a table that is referred to when selecting the special symbol.

図柄判定テーブル(第2始動口入賞時)には、図12に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」及び「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。   As shown in FIG. 12, in the symbol determination table (at the time of winning the second start opening), a symbol designating command for designating a special symbol for each determination value data indicating the winning type of the lottery based on the random number for jackpot determination (“ZA1” and “zA3”) and the symbol random number value for which the symbol designation command is selected are defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。   In addition, even when the winning type of the lottery based on the random number for jackpot determination is “losing” (losing determination value data), the symbol specifying command to be selected is one type (zA3), and the symbol specifying command ( zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図12に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図12中の大当り時選択図柄コマンド)も複数種(「z0」及び「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「29」〜「99」のいずれかである場合には、大当り時選択図柄コマンド「z4」が選択され、その選択率は、80/100となる。   On the other hand, when the winning type of the lottery based on the random number for determining the big hit is “big hit” (big hit determination value data), there are a plurality of special symbol types to be selected as shown in FIG. A plurality of types (“z0” and “z4”) of the symbol designating command for time (the symbol command for selecting the big hit in FIG. 12) are also prepared. At the time of “big hit”, the big hit selection symbol command to be determined also changes according to the acquired symbol random number value. For example, when the symbol random number value acquired at the time of “big hit” is any one of “29” to “99”, the big hit selection symbol command “z4” is selected, and the selection rate is 80/100. Become.

[大当り種類決定テーブル]
次に、図13〜図16を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル(図11及び図12参照)を参照して大当り時選択図柄コマンド(「z0」〜「z4」のいずれか)が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する際に参照されるテーブルである。
[Big hit type determination table]
Next, the jackpot type determination table will be described with reference to FIGS. In the present embodiment, when the big hit time selection symbol command (any of “z0” to “z4”) is determined with reference to the symbol determination table (see FIGS. 11 and 12), the determined big hit time selection is performed. Based on the symbol command, the type of “big hit” (the content of the big hit game) is determined. The jackpot type determination table is a table that is referred to when determining the type of “hit” (the contents of the jackpot game) based on the jackpot selection symbol command.

また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図13は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その1)であり、図14は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その2)である。また、図15は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その3)であり、図16は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その4)である。   In the present embodiment, a big hit type determination table is provided for each gaming state at the time of winning the big hit. FIG. 13 is a big hit type determination table (part 1) that is referred to when “big hit” is won when the gaming state is “no low probability time”, and FIG. It is a jackpot type determination table (No. 2) that is referred to when “Big Jack” is won when “Yes”. FIG. 15 is a big hit type determination table (part 3) that is referred to when “big hit” is won when the gaming state is “no high accuracy time,” and FIG. This is a big hit type determination table (part 4) that is referred to when “big hit” is won when “there is a short time”.

各大当り種類決定テーブルには、大当り時選択図柄コマンド(「z0」〜「z4」)と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。   Each jackpot type determination table defines the relationship between the jackpot selection symbol commands (“z0” to “z4”) and various parameters for determining the type of “hit”. As various parameters for determining the type of “big hit” (contents of the big hit game), the value of the hour / short flag, the number of time reductions, the value of the probability variation flag, and the number of rounds in the big hit game are defined.

例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「z1」が決定された場合には、図16に示すように、「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとして、時短フラグ「1」、時短回数「100」、確変フラグ「0」、ラウンド数「10」がセットされる。   For example, when “big hit” is won in the state of “highly accurate time is short” and “z1” is determined as the big hit selection symbol command, as shown in FIG. As various parameters for determining the content of the big hit game), a time reduction flag “1”, a time reduction number “100”, a probability change flag “0”, and a round number “10” are set.

なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインRAM73に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「1(オン)」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。   The “number of rounds” defined in each jackpot type determination table is the number of rounds in which the opening time of the big prize opening is relatively long in the jackpot game. The “time-short flag” is one of management flags stored in the main RAM 73, and is a flag for managing whether or not the game state is “time-short game state”. When the gaming state is “time saving gaming state”, the time saving flag is “1 (ON)”. The “number of times reduced” is the number of times of special symbol change display given in the “time saving gaming state”.

[入賞時演出情報決定テーブル]
次に、図17を参照して、入賞時演出情報決定テーブルについて説明する。
[Winning effect information determination table]
Next, with reference to FIG. 17, the winning effect information determination table will be described.

本実施形態では、主制御回路70(メインCPU71)は、入賞時(始動口入賞時)に決定された当選種別(「大当り」、「小当り」又は「ハズレ」)と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路200が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路200において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時(始動口入賞時)に主制御回路70で取得された情報に基づいて、副制御回路200で実行される演出内容の概要を決定する際に参照されるテーブルである。   In the present embodiment, the main control circuit 70 (main CPU 71) determines the winning type ("big hit", "small hit", or "losing") determined at the time of winning (at the start opening winning), the symbol designation command or the big win. Based on the time selection symbol command, the sub-control circuit 200 determines information to be used when determining the production contents. For example, in the sub-control circuit 200, information used when determining the contents relating to the color change effect of the holding symbol indicating the reserved ball of the special symbol, the contents relating to the pre-reading effect, and the like is determined. The winning effect information determination table is referred to when determining the outline of the effect contents executed by the sub control circuit 200 based on the information acquired by the main control circuit 70 at the time of winning (at the start opening winning). It is a table.

入賞時演出情報決定テーブルには、入賞時(始動口入賞時)に決定される各種情報の組合せと、副制御回路200で実行される演出内容の概要を示す「入賞時演出情報1」及び「入賞時演出情報2」との関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。   In the winning effect information determination table, “winning effect information 1” and “winning effect information 1” indicating the combination of various types of information determined at the time of winning (at the start opening winning time) and the effect contents executed by the sub-control circuit 200 are displayed. The relationship with “winning effect information 2” is defined. In the present embodiment, the various types of information determined at the time of winning (at the time of starting port winning) include the type of starting port, the type of determination value data, the type of symbol command selected at the big hit, and the type of symbol designating command. It is defined in the hour performance information determination table.

入賞時演出情報決定テーブルに規定されている入賞時演出情報1(「1A」〜「1D」)は、副制御回路200において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報1を受信すると、副制御回路200は、該入賞時演出情報1の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。   Winning effect information 1 (“1A” to “1D”) defined in the winning effect information determination table is mainly used in the sub-control circuit 200 to change the color change effect of the reserved symbol indicating the reserved ball of the special symbol. It is the production information used when determining the content regarding. When the sub control circuit 200 receives the winning effect information 1 determined based on the winning effect information determination table, the sub control circuit 200 performs the color change effect of the holding symbol included in the category of the winning effect information 1. One production pattern is selected from a plurality of types of production patterns.

また、入賞時演出情報決定テーブルに規定されている入賞時演出情報2(「2A」〜「2D」)は、副制御回路200において、主に、特別図柄の保留球に基づく先読み演出(先読み連続演出)に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報2を受信すると、副制御回路200は、該入賞時演出情報2の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。   In addition, winning effect information 2 (“2A” to “2D”) defined in the winning effect information determination table is prefetched based on a reserved ball of a special symbol (subsequent read-ahead continuous) in the sub-control circuit 200. This is the production information used when determining the content related to the production. When the sub control circuit 200 receives the winning effect information 2 determined based on the winning effect information determination table, the sub control circuit 200 provides a plurality of types of prefetch effects included in the category of the winning effect information 2. One production pattern is selected from the patterns.

本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第1始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報1として「1A」が決定され、入賞時演出情報2として「2A」が決定される。   When referring to the winning effect information determination table of the present embodiment, for example, when “big hit” is won at the time of winning the first start opening, “1A” is given as winning effect information 1 regardless of the type of the jackpot selection symbol command. Is determined, and “2A” is determined as the winning presentation information 2.

[変動演出パターン決定テーブル]
次に、図18を参照して、変動演出パターン決定テーブルについて説明する。
[Variation production pattern determination table]
Next, the variation effect pattern determination table will be described with reference to FIG.

本実施形態では、主制御回路70(メインCPU71)は、特別図柄の変動表示開始時に、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。   In the present embodiment, the main control circuit 70 (main CPU 71), when starting the special symbol variation display, the winning type ("big hit", "small hit" or "losing"), the design designation command, the big hit selection symbol command, Based on information such as the variation time, the variation effect pattern of the special symbol is determined. The variation effect pattern determination table is a table that is referred to when determining the variation effect pattern of this special symbol.

なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン(後述の特別図柄演出開始コマンドに含まれる情報)は、主制御回路70から副制御回路200(ホスト制御回路210)に送信される。そして、副制御回路200は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。   The variation effect pattern (information included in a special symbol effect start command described later) determined based on the variation effect pattern determination table is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). . And the sub control circuit 200 will determine the kind of production | presentation based on the received information, such as a variation production pattern and a game state, if the information of a variation production pattern is received.

変動演出パターン決定テーブルには、図18に示すように、入賞時(始動口入賞時)に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路200で実行される演出の種類(変動演出パターン)との関係が規定される。   In the variation effect pattern determination table, as shown in FIG. 18, combinations of symbol designation commands, jackpot selection symbol commands and special symbol variation times determined at the time of winning a prize (starting opening winning), and variation display of special symbols The relationship with the type of effect (variation effect pattern) executed by the sub-control circuit 200 is defined.

本実施形態では、変動演出パターンは、2桁の数文字で表され、図18中の変動演出パターン欄に記載の「上位」(1桁目)のパラメータと「下位」(2桁目)のパラメータとの組合せで表される。例えば、入賞時(始動口入賞時)に決定される図柄指定コマンドが「zA1」であり、大当り選択図柄コマンドが「z0」であり、特別図柄の変動時間が「15000msec」である場合の変動演出パラメータは「C1」(上位の「C」と下位「1」との組合せ)となる。   In the present embodiment, the variation effect pattern is represented by a two-digit number, and the “upper” (first digit) parameter and the “lower” (second digit) parameter described in the variation effect pattern column in FIG. Expressed in combination with parameters. For example, when the symbol designation command determined at the time of winning (at the time of winning the start opening) is “zA1”, the jackpot selection symbol command is “z0”, and the variation time of the special symbol is “15000 msec”. The parameter is “C1” (a combination of the upper “C” and the lower “1”).

なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。   In the present embodiment, the information about the variable effect parameter is included in a special symbol effect start command described later. At this time, the “upper” parameter and the “lower” parameter defined in the variable effect pattern column are stored in different parameter areas. Therefore, in the variation effect pattern determination table, the “upper” parameter and the “lower” parameter of the variation effect pattern are separately defined.

<サブメインROMに記憶されているデータテーブルの構成>
次に、副制御回路200のサブメインROM205に記憶される各種データテーブルの構成について、図19〜図21を参照して説明する。
<Configuration of data table stored in sub-main ROM>
Next, the configuration of various data tables stored in the sub main ROM 205 of the sub control circuit 200 will be described with reference to FIGS.

[変動演出テーブル]
まず、図19を参照して、変動演出テーブルについて説明する。
[Variation production table]
First, the variation effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、上述のように、副制御回路200(ホスト制御回路210)の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容(演出パターン)を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。   In the pachinko gaming machine 1 according to the present embodiment, as described above, various effects are executed during the special symbol variation display under the control of the sub-control circuit 200 (host control circuit 210). The content (effect pattern) of the effect performed at this time is the change effect of the special symbol included in the special symbol effect start command (described later) transmitted from the main control circuit 70 to the sub-control circuit 200 at the start of the change display of the special symbol. It is determined based on pattern information and the like. The variation effect table is referred to when determining the effect content (effect pattern) based on information such as the variation effect pattern and the gaming state.

変動演出テーブルには、図19に示すように、入賞時(始動口入賞時)に決定される各種情報(変動演出パターンの情報を含む)の組合せと、抽選により決定される演出パターン(「EN00」〜「EN44」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、特別図柄の変動演出パターンの種別(「A0」〜「A4」、「B1」〜「B3」及び「C1」〜「CF」)、特別図柄の変動時間、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。   In the variation effect table, as shown in FIG. 19, a combination of various information (including information on the variation effect pattern) determined at the time of winning (at the time of winning the start opening) and an effect pattern (“EN00” determined by lottery). ”To“ EN44 ”) and the contents of the effects, and the correspondence between the random values for selecting (determining) each effect pattern and the selection rate (winning probability) are defined. In the present embodiment, as various information determined at the time of winning (at the start opening winning), the types of variation design patterns of special symbols (“A0” to “A4”, “B1” to “B3”, and “C1”). ”To“ CF ”), special symbol variation time, winning type (“ big hit ”,“ small hit ”or“ losing ”), symbol designation command and jackpot selection symbol command are defined in the variation effect table.

本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、後述の図83に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。   In the present embodiment, it is assumed that the variation time of the special symbol defined in the variation effect table is substantially the same as the effect time of the corresponding effect pattern. Also, the random value defined in the variation effect table is a random value acquired in the process of S319 (sub lottery process) during the command analysis process shown in FIG. 83 to be described later, and “0” to “999” ( 1000 types).

本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「C1」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、演出パターンとして「EN15」が選択される。この場合には、特別図柄の変動表示期間(15000msec)に、「ノーマルリーチ演出A」と称する演出が行われる。そして、「ノーマルリーチ演出A」の終了とともに、表示装置13の表示領域13aに「大当り」態様の表示が行われ、特別図柄が変動停止する。   When determining an effect pattern with reference to the change effect table of the present embodiment, for example, when the change pattern of the special symbol determined at the start of the special symbol change display is “C1” and selecting the effect pattern When the random number value acquired in the above is any value from “0” to “499”, “EN15” is selected as the effect pattern. In this case, an effect called “normal reach effect A” is performed in the variable symbol display period (15000 msec). Then, along with the end of the “normal reach effect A”, the “big hit” mode is displayed in the display area 13a of the display device 13, and the special symbol is fluctuated and stopped.

[保留演出テーブル]
次に、図20を参照して、保留演出テーブルについて説明する。
[Holding effect table]
Next, the hold effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、副制御回路200(ホスト制御回路210)の制御により、特別図柄の保留球を示す保留用図柄の色変化に関する様々な演出が実行される。この際に行われる保留用図柄の色変化演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報1(「1A」〜「1D」)などに基づいて決定される。保留演出テーブルは、この保留用図柄の色変化演出の内容(演出パターン)を入賞時演出情報1などの情報に基づいて決定する際に参照される。   In the pachinko gaming machine 1 of the present embodiment, various effects relating to the color change of the holding symbol indicating the holding ball of the special symbol are executed under the control of the sub-control circuit 200 (host control circuit 210). The content (effect pattern) of the color change effect of the holding symbol performed at this time is a prize included in a holding addition command to be described later transmitted from the main control circuit 70 to the sub control circuit 200 at the start of the special symbol variation display. It is determined based on hour performance information 1 ("1A" to "1D"). The holding effect table is referred to when the content (effect pattern) of the color change effect of the holding symbol is determined based on information such as the winning effect information 1.

保留演出テーブルには、図20に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報1を含む)の組合せと、抽選により決定される保留用図柄の色変化演出の演出パターン(「HE00」〜「HE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報1(「1A」〜「1D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、保留演出テーブルに規定される。また、保留演出テーブルに規定されている乱数値は、後述の図83に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。   As shown in FIG. 20, in the holding effect table, a combination of various information (including winning effect information 1) determined at the time of winning (at the start opening winning) and the color of the holding symbol determined by lottery Correspondence relationships between the production patterns (“HE00” to “HE19”) and production contents of the change production, the random value for selecting (determining) each production pattern, and the selection rate (winning probability) are defined. In the present embodiment, as various information determined at the time of winning a prize (at the start opening prize), winning effect information 1 (“1A” to “1D”), winning type (“big hit”, “small hit” or “ “Lose”), a symbol designation command, and a jackpot selection symbol command are defined in the hold effect table. Also, the random value defined in the hold effect table is a random value acquired in the process of S319 (sub lottery process) during the command analysis process shown in FIG. 83 described later, and is “0” to “999” ( 1000 types).

本実施形態の保留演出テーブルを参照して保留用図柄の色変化演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報1が「1A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、保留用図柄の色変化演出の演出パターンとして「HE00」が選択される。この場合には、保留用図柄の色変化演出として、「保留演出A」と称する演出が行われる。   When determining the effect pattern of the color change effect of the reserved symbol with reference to the hold effect table of the present embodiment, for example, the winning effect information 1 determined at the start of the variation display of the special symbol is “1A”, When the jackpot selection symbol command is “z0” and the random value acquired when selecting the effect pattern is any value from “0” to “499”, the color of the symbol for holding “HE00” is selected as the effect pattern of the change effect. In this case, an effect referred to as “holding effect A” is performed as the color change effect of the reserved symbol.

[先読み演出テーブル]
次に、図21を参照して、先読み演出テーブルについて説明する。
[Pre-reading effect table]
Next, the prefetch effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、特別図柄の可変表示が保留されている場合、副制御回路200(ホスト制御回路210)は、該保留されている特別図柄の可変表示の内容(保留球の内容)に応じて所定の先読み演出を行う。この際に行われる先読み演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報2(「2A」〜「2D」)などに基づいて決定される。先読み演出テーブルは、この先読み演出の内容(演出パターン)を入賞時演出情報2などの情報に基づいて決定する際に参照される。   In the pachinko gaming machine 1 of the present embodiment, when the variable display of the special symbol is suspended, the sub-control circuit 200 (host control circuit 210) causes the contents of the variable display of the suspended special symbol (reserved ball) Depending on the content, a predetermined pre-reading effect is performed. The contents (effect pattern) of the pre-reading effect performed at this time are the winning effect information 2 (included in a hold addition command, which will be described later) transmitted from the main control circuit 70 to the sub-control circuit 200 at the start of variable symbol display. “2A” to “2D”) and the like. The prefetch effect table is referred to when the contents of the prefetch effect (effect pattern) are determined based on information such as the winning effect information 2.

先読み演出テーブルには、図21に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報2を含む)の組合せと、抽選により決定される先読み演出の演出パターン(「SE00」〜「SE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報2(「2A」〜「2D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、先読み演出テーブルに規定される。また、先読み演出テーブルに規定されている乱数値は、後述の図83に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。   In the prefetch effect table, as shown in FIG. 21, a combination of various information (including winning effect information 2) determined at the time of winning (at the time of winning the start opening) and an effect pattern of prefetching effects determined by lottery ("SE00" to "SE19") and the contents of the effects, and the correspondence between the random number value and the selection rate (winning probability) for selecting (determining) each effect pattern are defined. In the present embodiment, as the various information determined at the time of winning (at the start opening winning), the winning effect information 2 (“2A” to “2D”), the winning type (“big hit”, “small hit” or “Lose”), a symbol designating command and a jackpot selecting symbol command are defined in the prefetch effect table. Further, the random value defined in the pre-reading effect table is a random value acquired in the process of S319 (sub lottery process) during the command analysis process shown in FIG. 83 to be described later, and “0” to “999” ( 1000 types).

本実施形態の先読み演出テーブルを参照して先読み演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報2が「2A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、先読み演出の演出パターンとして「SE00」が選択される。この場合には、先読み演出として、「先読み演出A」と称する演出が行われる。   When determining the effect pattern of the prefetch effect by referring to the prefetch effect table of the present embodiment, for example, the effect information 2 at the time of winning determined at the start of the special symbol variation display is “2A”, and the symbol command selected at the big hit Is “z0” and the random number value obtained when selecting the effect pattern is any value from “0” to “499”, “SE00” is the effect pattern of the pre-read effect. Selected. In this case, an effect referred to as “prefetch effect A” is performed as the prefetch effect.

<各種コマンドの構成>
ここで、主制御回路70から副制御回路200に送信される各種コマンドの構成について説明する。なお、本実施形態では、主制御回路70は、遊技の進行に関する情報を含むコマンドを生成して、該コマンドデータを副制御回路200に送信する手段(コマンド送信手段、遊技情報送信手段)を兼ねる。
<Composition of various commands>
Here, the configuration of various commands transmitted from the main control circuit 70 to the sub control circuit 200 will be described. In the present embodiment, the main control circuit 70 also serves as means (command transmission means, game information transmission means) for generating a command including information relating to the progress of the game and transmitting the command data to the sub-control circuit 200. .

[基本構成]
まず、図22を参照して、コマンドの基本構成を説明する。なお、図22は、コマンドデータの基本構成(基本フォーマット)を示す図である。
[Basic configuration]
First, the basic structure of a command will be described with reference to FIG. FIG. 22 is a diagram showing a basic configuration (basic format) of command data.

本実施形態において、主制御回路70から副制御回路200に送信されるコマンドは、コマンド種別の情報が格納されたコマンド種別部と、遊技及び演出に関する各種情報が格納されたパラメータフィールド部とで構成される。本実施形態では、副制御回路200において実行される後述のコマンド解析処理により、パラメータフィールド部の情報が解析され、遊技及び演出に関する各種情報が取得される。   In the present embodiment, the command transmitted from the main control circuit 70 to the sub control circuit 200 is composed of a command type section in which command type information is stored, and a parameter field section in which various information relating to games and effects are stored. Is done. In the present embodiment, information in the parameter field portion is analyzed by command analysis processing described later executed in the sub-control circuit 200, and various types of information relating to games and effects are acquired.

コマンド種別部は、コマンドの先頭部に設けられ、8ビット(1バイト:固定長)で構成される。一方、パラメータフィールド部には、ビット単位で遊技及び演出に関する情報が規定されており、パラメータフィールド部のビット長(長さ)は、コマンド種別に応じて変化する。   The command type part is provided at the head part of the command and is composed of 8 bits (1 byte: fixed length). On the other hand, in the parameter field portion, information on the game and the effect is defined in bit units, and the bit length (length) of the parameter field portion changes according to the command type.

なお、本実施形態では、コマンドの送受信動作は、8ビット単位で繰り返し行われるので、パラメータフィールド部も8ビット単位で管理され、ここでは、この8ビット単位の領域を「パラメータ」と称する。また、パラメータフィールド部内に配置されているパラメータの名称を、コマンドの先頭側(コマンド種別部側)から、「第1パラメータ」、「第2パラメータ」、「第3パラメータ」、…、と称する。   In this embodiment, since the command transmission / reception operation is repeatedly performed in units of 8 bits, the parameter field part is also managed in units of 8 bits. Here, the area in units of 8 bits is referred to as a “parameter”. Also, the names of the parameters arranged in the parameter field part are referred to as “first parameter”, “second parameter”, “third parameter”,... From the head side of the command (command type part side).

以下に、コマンドの一例として、デモ表示コマンド、特別図柄演出開始コマンド、電断復帰コマンド及び保留加算コマンドの構成、並びに、これらのコマンドに含まれる各種情報の内容を図面を参照しながら具体的に説明する。   Below, as an example of the command, the configuration of the demo display command, special symbol effect start command, power interruption return command and hold addition command, and the contents of various information included in these commands will be specifically described with reference to the drawings. explain.

[デモ表示コマンド]
まず、図23を参照しながら、デモ表示コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図23は、デモ表示コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Demo display command]
First, the structure of the demonstration display command and the contents of various information included in the command will be described with reference to FIG. FIG. 23 is a diagram showing a bit-by-bit configuration of the demo display command and the contents of various information stored in each bit.

デモ表示コマンドは、コマンド種別部と、1つのパラメータ(第1パラメータ)からなるパラメータフィールド部とで構成される。すなわち、デモ表示コマンド全体のバイト数(コマンド長さ)は2バイト(16ビット)となり、パラメータフィールド部のバイト数は1バイト(8ビット)となる。   The demonstration display command includes a command type portion and a parameter field portion including one parameter (first parameter). That is, the number of bytes (command length) of the entire demonstration display command is 2 bytes (16 bits), and the number of bytes in the parameter field portion is 1 byte (8 bits).

デモ表示コマンドのコマンド種別部には、デモ表示コマンドの種別を示す値「80H」が格納される。   In the command type portion of the demo display command, a value “80H” indicating the type of the demo display command is stored.

デモ表示コマンドの第1パラメータのビット0(b0)〜ビット2(b2)には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。例えば、確変フラグの値が「0」であり、時短フラグの値が「0」であれば、「状態番号」として、「0」〜「7」のうち「0」〜「2」のいずれかの値がビット0(b0)〜ビット2(b2)に設定される。第1パラメータのビット4(b4)及びビット5(b5)には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。また、第1パラメータのビット3(b3)、ビット6(b6)及びビット7(b7)のそれぞれには、常時、データ「0」が格納される。なお、以下では、常時、データ「0」が格納されるビットを「常時0領域」ともいう。   A “state number” (any one of 0 to 7) corresponding to the gaming state is stored in bit 0 (b0) to bit 2 (b2) of the first parameter of the demonstration display command. For example, if the value of the probability variation flag is “0” and the value of the time reduction flag is “0”, the “state number” is any one of “0” to “2” among “0” to “7”. Is set to bit 0 (b0) to bit 2 (b2). Bit 4 (b4) and bit 5 (b5) of the first parameter store the value of the time reduction flag (“0” or “1”) and the value of the probability change flag (“0” or “1”), respectively. . In addition, data “0” is always stored in each of bit 3 (b3), bit 6 (b6), and bit 7 (b7) of the first parameter. In the following, a bit in which data “0” is always stored is also referred to as “always 0 area”.

副制御回路200において、上記構成のデモ表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータからデモ画面表示時の遊技状態情報(ゲームステータス)が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the demo display command having the above-described configuration, the game state information (game status) at the time of displaying the demo screen is acquired from the first parameter as the analysis result.

[特別図柄演出開始コマンド]
次に、図24を参照しながら、特別図柄演出開始コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図24は、特別図柄演出開始コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Special symbol production start command]
Next, the configuration of the special symbol effect start command and the contents of various information included in the command will be described with reference to FIG. FIG. 24 is a diagram showing the configuration in bit units of the special symbol effect start command and the contents of various information stored in each bit.

特別図柄演出開始コマンドは、コマンド種別部と、5つのパラメータ(第1パラメータ〜第5パラメータ)からなるパラメータフィールド部とで構成される。すなわち、特別図柄演出開始コマンド全体のバイト数は6バイト(48ビット)となり、パラメータフィールド部のバイト数は5バイト(40ビット)となる。   The special symbol effect start command is composed of a command type part and a parameter field part composed of five parameters (first parameter to fifth parameter). That is, the total number of bytes of the special symbol effect start command is 6 bytes (48 bits), and the number of bytes in the parameter field portion is 5 bytes (40 bits).

特別図柄演出開始コマンドのコマンド種別部には、特別図柄演出開始コマンドの種別を示す値「81H」が格納される。   In the command type portion of the special symbol effect start command, a value “81H” indicating the type of the special symbol effect start command is stored.

特別図柄演出開始コマンドの第1パラメータのビット0〜ビット2には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。   A “state number” (any one of 0 to 7) corresponding to the gaming state is stored in bits 0 to 2 of the first parameter of the special symbol effect start command. Bit 4 and bit 5 of the first parameter store the value of the time reduction flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”), respectively.

第1パラメータのビット6には、転落抽選の当選/非当選の情報(「転落抽選当否情報」)が格納される。なお、転落抽選に非当選の場合には、「転落抽選当否情報」として「0」が第1パラメータのビット6に格納され、転落抽選に当選の場合には、「転落抽選当否情報」として「1」が第1パラメータのビット6に格納される。また、第1パラメータのビット3及びビット7は、常時0領域となる。   Bit 6 of the first parameter stores information on winning / non-winning of the falling lottery (“falling lottery winning / refusal information”). If the falling lottery is not won, “0” is stored in the bit 6 of the first parameter as “falling lottery rejection information”, and if the falling lottery is won, the “falling lottery rejection information” is “ 1 "is stored in bit 6 of the first parameter. Also, bit 3 and bit 7 of the first parameter are always 0 area.

特別図柄演出開始コマンドの第2パラメータのビット0〜ビット6には、上記図柄判定テーブル(図11及び図12参照)を用いた抽選により決定される図柄指定コマンド(「zA1」〜「zA3」)に対応する値が格納される。なお、第2パラメータのビット7は、常時0領域となる。   In bit 0 to bit 6 of the second parameter of the special symbol effect start command, symbol designation commands (“zA1” to “zA3”) determined by lottery using the symbol determination table (see FIGS. 11 and 12). A value corresponding to is stored. Note that bit 7 of the second parameter is always 0 area.

特別図柄演出開始コマンドの第3パラメータのビット0〜ビット3には、上記変動演出パターン決定テーブル(図18参照)を用いた抽選により決定される変動演出パターンの「上位」の情報(「A」〜「C」)に対応する値が格納される。なお、第3パラメータのビット4〜ビット7は、「常時0領域」となる。   In bits 0 to 3 of the third parameter of the special symbol effect start command, “higher” information (“A”) of the change effect pattern determined by the lottery using the change effect pattern determination table (see FIG. 18). To “C”) are stored. Note that bits 4 to 7 of the third parameter are “always 0 range”.

特別図柄演出開始コマンドの第4パラメータのビット0〜ビット3には、上記変動演出パターン決定テーブル(図18参照)を用いた抽選により決定される変動演出パターンの「下位」の情報(「0」〜「9」及び「A」〜「F」)に対応する値が格納される。なお、第4パラメータのビット4〜ビット7は、「常時0領域」となる。   In bits 0 to 3 of the fourth parameter of the special symbol effect start command, “lower” information (“0”) of the change effect pattern determined by lottery using the change effect pattern determination table (see FIG. 18). To “9” and “A” to “F”) are stored. Note that bits 4 to 7 of the fourth parameter are “always 0 area”.

また、特別図柄演出開始コマンドの第5パラメータのビット0〜ビット6には、残り時短変動回数に対応する値が格納される。なお、第5パラメータのビット7は、常時0領域となる。   In addition, in bits 0 to 6 of the fifth parameter of the special symbol effect start command, a value corresponding to the remaining short time variation number is stored. Note that bit 7 of the fifth parameter is always 0 area.

副制御回路200において、上記構成の特別図柄演出開始コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから特別図柄演出開始時の遊技状態情報(ゲームステータス)が取得され、第2パラメータから特別図柄の停止図柄指定情報が取得され、第3パラメータ及び第4パラメータから変動演出パターン番号の指定情報が取得され、第5パラメータから残り時短変動回数の指定情報が取得される。   In the sub control circuit 200, when a command analysis process described later is performed on the special symbol effect start command having the above-described configuration, the game state information (game status) at the start of the special symbol effect is acquired from the first parameter as the analysis result. The special symbol stop symbol designation information is obtained from the second parameter, the variation effect pattern number designation information is obtained from the third parameter and the fourth parameter, and the remaining short time variation number designation information is obtained from the fifth parameter. The

[電断復帰コマンド]
次に、図25及び図26を参照しながら、電断復帰コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、本実施形態では、電断復帰コマンドは、2つのコマンド(第1電断復帰コマンド及び第2電断復帰コマンド)のセットで構成される。そして、図25は、第1電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。また、図26は、第2電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Power failure recovery command]
Next, the structure of the power interruption return command and the contents of various information included in the command will be described with reference to FIGS. In the present embodiment, the power failure recovery command is composed of a set of two commands (a first power failure recovery command and a second power failure recovery command). FIG. 25 is a diagram showing a bit unit configuration of the first power interruption return command and the contents of various information stored in each bit. FIG. 26 is a diagram showing a bit unit configuration of the second power interruption return command and the contents of various information stored in each bit.

(1)第1電断復帰コマンド
第1電断復帰コマンドは、図25に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第1電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(1) First power failure recovery command As shown in FIG. 25, the first power failure recovery command is composed of a command type portion and a parameter field portion composed of three parameters (first parameter to third parameter). The That is, the total number of bytes of the first power failure return command is 4 bytes (32 bits), and the number of bytes in the parameter field portion is 3 bytes (24 bits).

第1電断復帰コマンドのコマンド種別部には、第1電断復帰コマンドの種別を示す値「D1H」が格納される。   A value “D1H” indicating the type of the first power failure return command is stored in the command type portion of the first power failure recovery command.

第1電断復帰コマンドの第1パラメータのビット0〜ビット2には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。第1パラメータのビット6には、「転落抽選当否情報」が格納される。なお、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。   A “state number” (any one of 0 to 7) corresponding to the gaming state is stored in bits 0 to 2 of the first parameter of the first power interruption return command. Bit 4 and bit 5 of the first parameter store the value of the time reduction flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”), respectively. Bit 6 of the first parameter stores “falling lottery winning / notifying information”. Note that bit 3 and bit 7 of the first parameter are always 0 regions.

第1電断復帰コマンドの第2パラメータのビット0〜ビット5には、特別図柄の停止図柄指定情報(「特別停止図柄指定情報」)が格納される。また、第2パラメータのビット6には、電断検知時における第1特別図柄の停止図柄の選択状態(「第1特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第1特別図柄の停止図柄が選択されていれば、「第1特別停止図柄選択状態」の値は「1」となり、第1特別図柄の停止図柄が選択されていなければ、「第1特別図柄選択状態」の値は「0」となる。また、第2パラメータのビット7は、常時0領域となる。   Bit symbols 0 to 5 of the second parameter of the first power interruption return command store special symbol stop symbol designation information ("special stop symbol designation information"). Further, bit 6 of the second parameter has a value (“0” or “1”) corresponding to the stop state of the first special symbol at the time of detection of power interruption (“first special stop symbol selection state”). Is stored. In addition, in the most recent special symbol variation display (the variation display executed at the time of power interruption detection and before the power interruption detection is the latest one performed), the stop symbol of the first special symbol is selected. For example, the value of the “first special symbol selection state” is “1”, and if the symbol of the first special symbol is not selected, the value of the “first special symbol selection state” is “0”. Also, bit 7 of the second parameter is always 0 area.

第1電断復帰コマンドの第3パラメータのビット0〜ビット5には、「特別停止図柄指定情報」が格納される。また、第3パラメータのビット6には、電断検知時における第2特別図柄の停止図柄の選択状態(「第2特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第2特別図柄の停止図柄が選択されていれば、「第2特別停止図柄選択状態」の値は「1」となり、第2特別図柄の停止図柄が選択されていなければ、「第2特別図柄選択状態」の値は「0」となる。また、第3パラメータのビット7は、常時0領域となる。   “Special stop symbol designation information” is stored in bits 0 to 5 of the third parameter of the first power interruption return command. In addition, in bit 6 of the third parameter, a value (“0” or “1”) corresponding to the selection state of the stop symbol of the second special symbol (“second special stop symbol selection state”) at the time of detecting power interruption. Is stored. In addition, in the latest special symbol variation display (the variation display executed at the time of power interruption detection and before the power interruption detection, the latest executed variation display), the stop symbol of the second special symbol is selected. For example, the value of “second special stop symbol selection state” is “1”, and if the stop symbol of the second special symbol is not selected, the value of “second special symbol selection state” is “0”. Also, bit 7 of the third parameter is always 0 area.

副制御回路200において、上記構成の第1電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における遊技状態情報(ゲームステータス)が取得され、第2パラメータから電断復帰時における第1特別図柄の停止図柄の情報が取得され、第3パラメータから電断復帰時における第2特別図柄の停止図柄の情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the first power failure recovery command having the above-described configuration, game state information (game status) at the time of power failure recovery is acquired from the first parameter as an analysis result. Then, information on the stop symbol of the first special symbol at the time of return from power interruption is obtained from the second parameter, and information on the stop symbol of the second special symbol at the time of return from power interruption is obtained from the third parameter.

(2)第2電断復帰コマンド
第2電断復帰コマンドは、図26に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第2電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(2) Second power failure recovery command As shown in FIG. 26, the second power failure recovery command includes a command type portion and a parameter field portion including three parameters (first parameter to third parameter). The That is, the total number of bytes of the second power failure recovery command is 4 bytes (32 bits), and the number of bytes in the parameter field portion is 3 bytes (24 bits).

第2電断復帰コマンドのコマンド種別部には、第2電断復帰コマンドの種別を示す値「D2H」が格納される。   In the command type portion of the second power failure recovery command, a value “D2H” indicating the type of the second power failure recovery command is stored.

第2電断復帰コマンドの第1パラメータのビット0〜ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4〜ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。   In bits 0 to 2 of the first parameter of the second power interruption return command, a value corresponding to the number of reserved variable display suspensions of the second special symbol is stored. In bits 4 to 6 of the first parameter, a value corresponding to the number of holdings of variable display of the first special symbol is stored. Also, bit 3 and bit 7 of the first parameter are always 0 areas.

なお、第2電断復帰コマンドの第1パラメータのビット0〜ビット2又はビット4〜ビット6には、保留個数が0個の場合には「000」が格納され、保留個数が1個の場合には「001」が格納され、保留個数が2個の場合には「010」が格納され、保留個数が3個の場合には「011」が格納され、保留個数が4個の場合には「100」が格納される。   Note that bits 0 to 2 or bits 4 to 6 of the first parameter of the second power failure recovery command store “000” when the number of reservations is 0, and when the number of reservations is 1 “001” is stored, “010” is stored when the number of holdings is two, “011” is stored when the number of holdings is three, and when the number of holdings is four, “100” is stored.

第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、「内部制御状態番号」が格納される。また、第2パラメータのビット3〜ビット7は、常時0領域となる。   “Internal control state number” is stored in bit 0 to bit 2 of the second parameter of the second power interruption return command. Also, bits 3 to 7 of the second parameter are always 0 area.

なお、第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、内部制御状態がデモ画面表示状態である場合には「000」が「内部制御状態番号」として格納され、内部制御状態が特別図柄変動状態(特別図柄の変動中状態)である場合には「001」が「内部制御状態番号」として格納され、内部制御状態が特別図柄確定状態である場合には「010」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当り開始状態である場合には「011」が「内部制御状態番号」として格納される。また、第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、内部制御状態が大入賞口開放状態である場合には「100」が「内部制御状態番号」として格納され、内部制御状態がラウンド間インターバル状態である場合には「101」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当たり終了状態である場合には「110」が「内部制御状態番号」として格納される。   Note that bits 0 to 2 of the second parameter of the second power failure recovery command store “000” as the “internal control state number” when the internal control state is the demonstration screen display state. “001” is stored as “internal control state number” when the state is the special symbol variation state (the state during special symbol variation), and “010” is stored when the internal control state is the special symbol determination state. Stored as “internal control state number”, and when the internal control state is the start state per special symbol, “011” is stored as “internal control state number”. Further, in the second parameter bit 0 to bit 2 of the second power failure recovery command, “100” is stored as the “internal control state number” when the internal control state is the big prize opening open state. When the control state is an inter-round interval state, “101” is stored as the “internal control state number”, and when the internal control state is the end state per special symbol, “110” is the “internal control state number”. Stored as

また、第2電断復帰コマンドの第3パラメータのビット0〜ビット6には、「残り時短状態変動回数」(「0」〜「99」)が格納される。また、第3パラメータのビット7は、常時0領域となる。   Further, “number of remaining short state fluctuations” (“0” to “99”) is stored in bits 0 to 6 of the third parameter of the second power failure recovery command. Also, bit 7 of the third parameter is always 0 area.

副制御回路200において、上記構成の第2電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから電断復帰時における内部状態の情報が取得され、第3パラメータから電断復帰時における残り時短変動回数の情報が取得される。   In the sub-control circuit 200, when a command analysis process to be described later is performed on the second power failure recovery command having the above-described configuration, the analysis result indicates the number of reserved special variable display numbers at the time of power failure recovery from the first parameter. Information is acquired, information on the internal state at the time of power failure recovery is acquired from the second parameter, and information on the remaining short time fluctuation count at the time of power failure recovery is acquired from the third parameter.

[保留加算コマンド]
次に、図27を参照しながら、保留加算コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図27は、保留加算コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Hold addition command]
Next, the configuration of the pending addition command and the contents of various information included in the command will be described with reference to FIG. FIG. 27 is a diagram showing a bit-by-bit configuration of the pending addition command and the contents of various information stored in each bit.

保留加算コマンドは、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、保留加算コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。   The pending addition command is composed of a command type part and a parameter field part composed of three parameters (first parameter to third parameter). That is, the total number of bytes of the pending addition command is 4 bytes (32 bits), and the number of bytes in the parameter field portion is 3 bytes (24 bits).

保留加算コマンドのコマンド種別部には、保留加算コマンドの種別を示す値「85H」が格納される。   A value “85H” indicating the type of the hold addition command is stored in the command type portion of the hold addition command.

保留加算コマンドの第1パラメータのビット0〜ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4〜ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。   In bits 0 to 2 of the first parameter of the hold addition command, a value corresponding to the hold number of the variable display of the second special symbol is stored. In bits 4 to 6 of the first parameter, a value corresponding to the number of holdings of variable display of the first special symbol is stored. Also, bit 3 and bit 7 of the first parameter are always 0 areas.

保留加算コマンドの第2パラメータのビット0〜ビット2には、「大当り時選択図柄情報」が格納される。なお、「大当り時選択図柄情報」は、上記図柄判定テーブル(図11及び図12参照)を用いた抽選により決定される大当り時選択図柄コマンド(「z0」〜「z4」)に対応する情報である。   “Big hit selection symbol information” is stored in bits 0 to 2 of the second parameter of the pending addition command. The “hit-hit selection symbol information” is information corresponding to the big-hit selection symbol commands (“z0” to “z4”) determined by lottery using the symbol determination table (see FIGS. 11 and 12). is there.

第2パラメータのビット3には、「低確率時大当り当否情報」が格納される。なお、低確時に「大当り」に当選した場合には、「低確率時大当り当否情報」として「1」がビット3に格納され、低確時に「ハズレ」に当選した場合には、「低確率時大当り当否情報」として「0」がビット3に格納される。また、第2パラメータのビット4には、「高確率時大当り当否情報」が格納される。なお、高確時に「大当り」に当選した場合には、「高確率時大当り当否情報」として「1」がビット4に格納され、高確時に「ハズレ」に当選した場合には、「高確率時大当り当否情報」として「0」がビット4に格納される。これらの情報は、大当り種類決定テーブル(図13〜図16参照)に用いた抽選の結果に基づいて決定される。   Bit 3 of the second parameter stores “Large probability big hit / fail information”. Note that “1” is stored in “bit 3” as “big hit success / failure information” at low probability when “big hit” is won at low probability, and “low probability” when “losing” is won at low probability. “0” is stored in bit 3 as “time big hit success / failure information”. Further, in the bit 4 of the second parameter, “high probability big hit success / failure information” is stored. Note that “1” is stored in “bit 4” as “high-probability jackpot success / failure information” when winning a “big hit” at high accuracy, and “high probability” is won when “losing” is won at high accuracy. “0” is stored in bit 4 as “time big hit success / failure information”. These pieces of information are determined based on the lottery results used in the jackpot type determination table (see FIGS. 13 to 16).

第2パラメータのビット5及びビット6には、「第1入賞時演出情報」が格納される。なお、「第1入賞時演出情報」は、上記入賞時演出情報決定テーブル(図17参照)を用いた抽選により決定される入賞時演出情報1(「1A」〜「1D」)に対応する情報である。例えば、入賞時演出情報1が「1A」である場合には、「第1入賞時演出情報」として「00」がビット5及びビット6に格納され、入賞時演出情報1が「1B」である場合には、「第1入賞時演出情報」として「01」がビット5及びビット6に格納される。また、例えば、入賞時演出情報1が「1C」である場合には、「第1入賞時演出情報」として「10」がビット5及びビット6に格納され、入賞時演出情報1が「1D」である場合には、「第1入賞時演出情報」として「11」がビット5及びビット6に格納される。また、第2パラメータのビット7は、常時0領域となる。   In bits 5 and 6 of the second parameter, “first winning effect information” is stored. “First winning effect information” is information corresponding to winning effect information 1 (“1A” to “1D”) determined by lottery using the winning effect information determination table (see FIG. 17). It is. For example, when the winning effect information 1 is “1A”, “00” is stored in bits 5 and 6 as the “first winning effect information”, and the winning effect information 1 is “1B”. In this case, “01” is stored in bit 5 and bit 6 as “first winning effect information”. Further, for example, when the winning effect information 1 is “1C”, “10” is stored in the bits 5 and 6 as the “first winning effect information”, and the winning effect information 1 is “1D”. In this case, “11” is stored in bit 5 and bit 6 as “first winning effect information”. Also, bit 7 of the second parameter is always 0 area.

保留加算コマンドの第3パラメータのビット4及びビット5には、「第2入賞時演出情報」が格納される。なお、「第2入賞時演出情報」は、上記入賞時演出情報決定テーブル(図17参照)を用いた抽選により決定される入賞時演出情報2(「2A」〜「2D」)に対応する情報である。例えば、入賞時演出情報2が「2A」である場合には、「第2入賞時演出情報」として「00」がビット4及びビット5に格納され、入賞時演出情報2が「2B」である場合には、「第2入賞時演出情報」として「01」がビット4及びビット5に格納される。また、例えば、入賞時演出情報2が「2C」である場合には、「第2入賞時演出情報」として「10」がビット4及びビット5に格納され、入賞時演出情報2が「2D」である場合には、「第2入賞時演出情報」として「11」がビット4及びビット5に格納される。   “Second winning effect information” is stored in bits 4 and 5 of the third parameter of the hold addition command. The “second winning effect information” is information corresponding to winning effect information 2 (“2A” to “2D”) determined by lottery using the winning effect information determination table (see FIG. 17). It is. For example, when the winning effect information 2 is “2A”, “00” is stored in bits 4 and 5 as the “second winning effect information”, and the winning effect information 2 is “2B”. In this case, “01” is stored in bits 4 and 5 as “second winning effect information”. Further, for example, when the winning effect information 2 is “2C”, “10” is stored in the bits 4 and 5 as the “second winning effect information”, and the winning effect information 2 is “2D”. In this case, “11” is stored in bit 4 and bit 5 as “second winning effect information”.

なお、「第1入賞時演出情報」及び「第2入賞時演出情報」の値は、保留加算コマンド生成時(保留加算時)における、先読み情報(変動前の保留に関する情報)に基づいて実行される演出の数(先読み演出が実行される保留個数)に応じて、変更(更新)してもよい。   Note that the values of the “first winning effect information” and the “second winning effect information” are executed based on pre-read information (information related to pre-change hold) at the time of the hold addition command generation (hold addition). It may be changed (updated) in accordance with the number of productions to be performed (the number of suspensions in which the pre-reading production is executed).

第3パラメータのビット6には、「転落抽選情報」が格納される。なお、転落なしの場合には、「転落抽選情報」として「0」がビット6に格納され、転落ありの場合には、「転落抽選情報」として「1」がビット6に格納される。また、第3パラメータのビット0〜ビット3及びビット7のそれぞれは、常時0領域となる。   Bit 6 of the third parameter stores “falling lottery information”. When there is no fall, “0” is stored in bit 6 as “falling lottery information”, and “1” is stored in bit 6 as “falling lottery information” when there is a fall. In addition, each of bit 0 to bit 3 and bit 7 of the third parameter is always 0 region.

副制御回路200において、上記構成の保留加算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから入賞時の特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから保留演出の指定情報が取得され、第3パラメータから先読み演出の指定情報が取得される。   In the sub-control circuit 200, when a command analysis process to be described later is performed on the pending addition command having the above-described configuration, information on the number of suspended display of the special symbol variable display at the time of winning is acquired as the analysis result, The designation information of the hold effect is acquired from the second parameter, and the specification information of the prefetch effect is acquired from the third parameter.

[その他のコマンド]
次に、上述した各種コマンド以外のコマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、ここでは、他の各種コマンドの構成の図示を省略し、各コマンド内のパラメータフィールド部の構成及び該コマンドに含まれる各種情報の概要のみを説明する。
[Other commands]
Next, the configuration of commands other than the various commands described above and the contents of various information included in the commands will be described. Here, the illustration of the configuration of other various commands is omitted, and only the configuration of the parameter field portion in each command and the outline of various information included in the command will be described.

(1)特別演出停止コマンド
特別演出停止コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(1) Special Effect Stop Command The parameter field part of the special effect stop command is composed of two parameters (first parameter and second parameter).

特別演出停止コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。   In the first parameter of the special effect stop command, for example, game status information (game status) such as a falling lottery, a probability change flag, a time reduction flag, and a state number is stored. The second parameter stores information on the stop symbol of the special symbol.

副制御回路200において、上記構成の特別演出停止コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の変動表示時の演出を終了する際の各種遊技情報が取得される。   In the sub-control circuit 200, when a command analysis process to be described later is performed on the special effect stop command having the above-described configuration, as the analysis result, when the effect at the time of special symbol variation display is ended from the first parameter and the second parameter The various game information is acquired.

(2)特別図柄当り開始表示コマンド
特別図柄当り開始表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(2) Special symbol start display command The parameter field portion of the special symbol start display command is composed of two parameters (first parameter and second parameter).

特別図柄当り開始表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。   The first parameter of the special symbol start display command stores, for example, game state information (game status) such as a state number. The second parameter stores information on the stop symbol of the special symbol.

副制御回路200において、上記構成の特別図柄当り開始表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報(例えば、大当り中であるか否か、小当り中であるか否か等の情報)が取得される。   In the sub-control circuit 200, when a command analysis process to be described later is performed on the special symbol start display command having the above-described configuration, the analysis result includes information on the special symbol hit state (for example, from the first parameter and the second parameter). Information such as whether or not a big hit is being made, whether or not a small hit is being made).

(3)大入賞口開放中表示コマンド
大入賞口開放中表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(3) Display command during opening of special winning opening The parameter field portion of the display command during opening of large winning opening is composed of three parameters (first parameter to third parameter).

大入賞口開放中表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」〜「15」)の情報が格納される。   For example, game state information (game status) such as a state number is stored in the first parameter of the display command for opening the big winning opening. The second parameter stores information on a special symbol stop symbol. Also, information on the number of rounds (“0” to “15”) is stored in the third parameter.

副制御回路200において、上記構成の大入賞口開放中表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the display command for opening the special winning opening having the above-described configuration, information on a special symbol hit state is acquired from the first parameter and the second parameter as an analysis result. Then, information on the number of rounds is acquired from the third parameter.

(4)ラウンド間表示コマンド
ラウンド間表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(4) Inter-Round Display Command The parameter field part of the inter-round display command is composed of three parameters (first parameter to third parameter).

ラウンド間表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」〜「14」)の情報が格納される。   In the first parameter of the display command between rounds, for example, game state information (game status) such as a state number is stored. The second parameter stores information on a special symbol stop symbol. In addition, information on the number of rounds (“0” to “14”) is stored in the third parameter.

副制御回路200において、上記構成のラウンド間表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。   In the sub-control circuit 200, when a command analysis process to be described later is performed on the inter-round display command having the above-described configuration, the information about the special symbol hit state is acquired from the first parameter and the second parameter as the analysis result. Information on the number of rounds is acquired from the three parameters.

(5)特別図柄当り終了表示コマンド
特別図柄当り終了表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(5) Special symbol end display command The parameter field portion of the special symbol end display command is composed of two parameters (first parameter and second parameter).

特別図柄当り終了表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。   For example, game status information (game status) such as a status number is stored in the first parameter of the special symbol end display command. The second parameter stores information on the stop symbol of the special symbol.

副制御回路200において、上記構成の特別図柄当り終了表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得される。   In the sub control circuit 200, when a command analysis process described later is performed on the special symbol end display command having the above-described configuration, information on the special symbol hit state is acquired from the first parameter and the second parameter as an analysis result. The

(6)保留減算コマンド
保留減算コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(6) Hold Subtraction Command The parameter field part of the hold subtraction command is composed of three parameters (first parameter to third parameter).

保留減算コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の可変表示の保留個数の情報が格納される。また、第3パラメータには、残り時短遊技回数の情報が格納される。   For example, game status information (game status) such as a falling lottery, a probability change flag, a time reduction flag, and a state number is stored in the first parameter of the hold subtraction command. The second parameter stores information on the number of reserved special variable display. The third parameter stores information on the number of remaining short games.

副制御回路200において、上記構成の保留減算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから変動開始時の遊技状態の情報が取得され、第2パラメータから変動開始時の保留個数の情報が取得され、第3パラメータから残り時短遊技回数の情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the pending subtraction command having the above-described configuration, the game state information at the start of the change is acquired from the first parameter as the analysis result, and the change is performed from the second parameter. Information on the number of reserved games at the start is acquired, and information on the number of remaining short-time games is acquired from the third parameter.

(7)入賞情報コマンド
入賞情報コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(7) Winning Information Command The parameter field portion of the winning information command is composed of one parameter (first parameter).

入賞情報コマンドの第1パラメータには、例えば、カウントセンサ53c,54cの検知結果等の入賞検知情報が格納される。   For example, winning detection information such as detection results of the count sensors 53c and 54c is stored in the first parameter of the winning information command.

副制御回路200において、上記構成の入賞情報コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから大入賞口の入賞検知情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the winning information command having the above configuration, the winning detection information of the big winning opening is acquired from the first parameter as the analysis result.

(8)不正検知関連コマンド
不正検知関連コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(8) Fraud detection related command The parameter field part of the fraud detection related command includes two parameters (a first parameter and a second parameter).

不正検知関連コマンドの第1パラメータには、例えば、扉開放検知(開閉未検知、閉鎖検知、開放検知)、第1大入賞口の不正入賞検知、第2大入賞口の不正入賞検知、普通電動役物の不正入賞検知等の情報が格納される。また、第2パラメータには、例えば、誘導磁界検知、磁気検知、センサ異常検知等の情報が格納される。   The first parameter of the fraud detection-related command includes, for example, door opening detection (open / closed detection, closing detection, opening detection), illegal winning detection of the first grand prize opening, illegal winning detection of the second grand prize opening, ordinary electric Stores information such as detection of illegal winnings of a prize. The second parameter stores information such as induction magnetic field detection, magnetic detection, and sensor abnormality detection.

副制御回路200において、上記構成の不正検知関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから不正検知情報が取得される。   In the sub-control circuit 200, when a command analysis process described later is performed on the fraud detection-related command having the above configuration, fraud detection information is acquired from the first parameter and the second parameter as an analysis result.

(9)払出異常関連コマンド
払出異常関連コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(9) Payout abnormality-related command The parameter field portion of the payout abnormality-related command is composed of one parameter (first parameter).

払出異常関連コマンドの第1パラメータには、例えば、払出エラー情報、下皿満タン情報等の情報が格納される。   The first parameter of the payout abnormality-related command stores, for example, information such as payout error information and lower pan full information.

副制御回路200において、上記構成の払出異常関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから払出異常情報が取得される。   In the sub control circuit 200, when a command analysis process described later is performed on the payout abnormality-related command having the above configuration, payout abnormality information is acquired from the first parameter as an analysis result.

(10)初期化コマンド
初期化コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(10) Initialization Command The parameter field part of the initialization command is composed of one parameter (first parameter).

初期化コマンドの第1パラメータには、例えば、チェックサム異常、電断未検知での電断復帰、バックアップクリア押下時等の電源投入時の初期化要因の情報が格納される。   In the first parameter of the initialization command, for example, information on an initialization factor at the time of power-on such as checksum abnormality, power failure recovery when power failure is not detected, or backup clear is pressed is stored.

副制御回路200において、上記構成の初期化コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから初期化要因の指定情報が取得される。   In the sub-control circuit 200, when a command analysis process to be described later is performed on the initialization command having the above configuration, initialization factor designation information is acquired from the first parameter as an analysis result.

<コマンド受信時処理及びコマンド解析処理の概要>
次に、図28を参照しながら、ホスト制御回路210が、上述した各種コマンドを受信した際に行うコマンド受信時処理及びコマンド解析処理の概要を説明する。図28は、本実施形態におけるコマンド受信時処理の概要を示す図である。なお、このコマンド受信時処理は、ホスト制御回路210により実行される後述のメイン・サブ間コマンド制御処理(後述の図72参照)の中で受信割込処理として行われる。
<Overview of command reception processing and command analysis processing>
Next, an overview of command reception processing and command analysis processing performed when the host control circuit 210 receives the various commands described above will be described with reference to FIG. FIG. 28 is a diagram showing an overview of command reception processing in this embodiment. This command reception process is performed as a reception interrupt process in a later-described main / sub command control process (see FIG. 72 described later) executed by the host control circuit 210.

本実施形態では、図28に示すように、主制御回路70(メインCPU71)からホスト制御回路210に上述したコマンドが送信され、該コマンドをホスト制御回路210が受信すると、まず、ホスト制御回路210は、受信したコマンドのデータをホスト制御回路210内に設けられたリングバッファに書き込む。なお、コマンド受信時にエラーが発生した場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。   In the present embodiment, as shown in FIG. 28, when the above-described command is transmitted from the main control circuit 70 (main CPU 71) to the host control circuit 210 and the host control circuit 210 receives the command, first, the host control circuit 210 is received. Writes the received command data in a ring buffer provided in the host control circuit 210. If an error occurs during command reception, the set information of the received command data and error information is written to the ring buffer.

ここで、図29に、リングバッファの概略構成を示す。本実施形態では、リングバッファは、受信したコマンドデータを格納するためのバッファ領域と、対応するエラー情報を格納するためのバッファ領域とで構成される。なお、各バッファ領域のサイズは2048バイトであり、1バイトの格納領域毎にアドレス(「0」〜「2047」)が割り当てられている。   Here, FIG. 29 shows a schematic configuration of the ring buffer. In the present embodiment, the ring buffer includes a buffer area for storing received command data and a buffer area for storing corresponding error information. The size of each buffer area is 2048 bytes, and an address (“0” to “2047”) is assigned to each 1-byte storage area.

コマンドデータを格納するためのバッファ領域では、1バイトの格納領域毎にコマンドデータが格納され、バッファ領域の先頭アドレスの領域からコマンド受信順にコマンドデータが格納される。また、エラー情報を格納するためのバッファ領域においても、1バイトの格納領域毎にエラー情報が格納され、バッファ領域の先頭アドレス側からコマンド受信順にエラー情報が格納される。この際、エラー情報は、対応するコマンドデータの格納領域のアドレスに一対一で対応付けられたエラー情報のアドレスの格納領域に格納される。   In the buffer area for storing the command data, the command data is stored for each 1-byte storage area, and the command data is stored in the order of command reception from the head address area of the buffer area. Also in the buffer area for storing error information, error information is stored for each 1-byte storage area, and the error information is stored in the order of command reception from the top address side of the buffer area. At this time, the error information is stored in the storage area of the error information address associated one-to-one with the address of the corresponding command data storage area.

また、リングバッファの最後尾のアドレス「2047」にコマンドデータが格納された後にコマンドを受信した場合には、リングバッファの先頭アドレス「0」の格納領域にコマンドデータが格納される。   When a command is received after the command data is stored at the last address “2047” of the ring buffer, the command data is stored in the storage area of the head address “0” of the ring buffer.

次いで、上述したリングバッファにコマンドデータが格納された後、ホスト制御回路210は、リングバッファに格納されたコマンドデータをサブワークRAM210aに転送して格納する。   Next, after the command data is stored in the ring buffer described above, the host control circuit 210 transfers the command data stored in the ring buffer to the sub work RAM 210a for storage.

そして、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析して各種情報を取得する。具体的には、ホスト制御回路210は、コマンドのコマンド種別部に格納された情報に基づいてコマンド種別を判別するとともに、コマンドのパラメータフィールド部に格納された遊技及び演出に関する各種情報を取得する。   Then, the host control circuit 210 analyzes the contents of the command stored in the sub work RAM 210a and acquires various types of information. Specifically, the host control circuit 210 determines the command type based on the information stored in the command type part of the command, and acquires various information relating to the game and the effect stored in the parameter field part of the command.

上述したコマンド解析処理を行った場合、コマンドの構成上の特徴に基づいて、次のような効果が得られる。   When the command analysis process described above is performed, the following effects can be obtained based on the structural features of the command.

上述のように、上記各種コマンドのうち、例えば、デモ表示コマンド、特別図柄演出開始コマンド、第1電断復帰コマンド、特別演出停止コマンド、特別図柄当り開始表示コマンド等のコマンドでは、パラメータフィールド部の先頭(コマンドの先頭から2バイト目)に配置された第1パラメータにゲームステータスの情報(遊技状態情報)が格納される。それゆえ、これらのコマンドを受信しながら、1バイト毎にそのコマンドの解析処理を行った場合には、コマンド種別に関係なく、コマンドの受信開始から2バイト目のコマンド解析処理が必ずゲームスステータスの解析処理となるので、この2バイト目の解析処理を、これらのコマンドの解析処理において共通化することができる。すなわち、これらのコマンドに対してコマンド解析処理を行った場合、いずれのコマンドであっても、コマンド解析処理開始時を基準にしたゲームステータスの解析処理のタイミングが同じになるとともに、そのゲームステータスの解析処理も共通化することができる。この場合、ホスト制御回路210におけるコマンド解析処理の効率を向上させることができ、より高度な演出制御を行うことが可能になる。   As described above, among commands such as the demo display command, special symbol effect start command, first power interruption return command, special effect stop command, special symbol start display command, etc. Game status information (game state information) is stored in the first parameter arranged at the head (second byte from the head of the command). Therefore, when these commands are received and the command analysis processing is performed for each byte, the command analysis processing in the second byte from the start of command reception is always the game status regardless of the command type. Since this is an analysis process, the analysis process of the second byte can be shared in the analysis process of these commands. That is, when command analysis processing is performed for these commands, the timing of the game status analysis processing based on the start of the command analysis processing is the same for any command, and the game status Analysis processing can also be standardized. In this case, the efficiency of command analysis processing in the host control circuit 210 can be improved, and more advanced presentation control can be performed.

また、上記構成を有するコマンドに対するコマンド解析処理では、各パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行うことにより、コマンドの有効性の有無を判定することができる。この場合、判定処理のチェック項目が増えるので、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を提供することができる。   Further, in the command analysis process for the command having the above-described configuration, the constant 0 area provided in the predetermined bit area in each parameter is checked, the valid range of each data stored in the parameter is checked, and the stored data By checking these combinations, it is possible to determine whether the command is valid. In this case, since the number of check items in the determination process increases, it is possible to more accurately determine the validity of the received command, and it is possible to provide a safer game for the player.

<アニメーションリクエスト構築手法>
本実施形態のパチンコ遊技機1では、副制御回路200内のホスト制御回路210は、主制御回路70から受信した各種コマンドに基づいて、表示装置13を用いた演出の動作を制御する際、各種演出装置(表示装置13も含む)を動作させるための指令信号(リクエスト)を生成する処理(以下、アニメーションリクエスト構築処理という)を行う。
<Animation request construction method>
In the pachinko gaming machine 1 of the present embodiment, the host control circuit 210 in the sub-control circuit 200 controls various effects when the display device 13 is controlled based on various commands received from the main control circuit 70. Processing for generating a command signal (request) for operating the effect device (including the display device 13) (hereinafter referred to as animation request construction processing) is performed.

[アニメーションリクエスト構築処理の概要]
まず、図30を参照しながら、アニメーションリクエスト構築処理の概要を説明する。なお、図30は、アニメーションリクエスト構築時の動作概要を示す図である。
[Overview of animation request construction process]
First, the outline of the animation request construction process will be described with reference to FIG. FIG. 30 is a diagram showing an outline of the operation when an animation request is constructed.

ホスト制御回路210は、主制御回路70から各種コマンドを受信すると、図30に示すように、まず、受信コマンドに基づいて、演出内容の指定情報を含むアニメーションリクエストと称するリクエストを生成するためのオブジェクト(以下、アニメーションオブジェクトという)を生成する。   When the host control circuit 210 receives various commands from the main control circuit 70, as shown in FIG. 30, first, based on the received command, an object for generating a request referred to as an animation request including designation information of effect contents. (Hereinafter referred to as an animation object).

なお、本明細書でいう「オブジェクト」(処理情報)とは、広義にはプログラムの手続きの対象を抽象化する概念であり、本実施形態では、1つ又は複数の処理の集合である。具体的には、本実施形態の「オブジェクト」は、処理を呼び出す(実行契機となる名称の指定、コール、実行開始処理)ためのコマンドの集合であり、構造体が1つ又は複数の変数を内包し、各変数に対して実行する処理の呼び出しID(処理を特定するための名称など)を登録する。そして、「オブジェクト」では、このような構造体を実行することで各変数に登録された処理を実行する。また、「オブジェクト」は構造体の名称、構造体を特定可能なID又は構造体そのものであるので、「オブジェクト」は、構造体に限定されず、1つ又は複数の処理をグループ化することにより処理の実行順序などを管理することが可能な名称、ID、処理、記憶情報などを含む意味である。   Note that “object” (processing information) in this specification is a concept that abstracts the target of a procedure of a program in a broad sense, and is a set of one or a plurality of processes in this embodiment. Specifically, the “object” in this embodiment is a set of commands for invoking a process (designation of a name that triggers execution, a call, and an execution start process), and the structure has one or more variables. The call ID (name etc. for specifying the process) of the process to be included and executed for each variable is registered. In the “object”, the processing registered in each variable is executed by executing such a structure. In addition, since the “object” is the name of the structure, the ID that can specify the structure, or the structure itself, the “object” is not limited to the structure, but by grouping one or a plurality of processes. This means that it includes a name, ID, process, storage information, etc. that can manage the execution order of processes.

近年では、ソフトウェア構築の際にはオブジェクト単位で管理され、複数のオブジェクトを組み合わせることによりソフトウェアが構築される。この場合、すでに存在するオブジェクトを利用する場合には、その内部構成や動作原理の詳細を知る必要が無く、外部からオブジェクトにメッセージ(識別コマンド、引数等)を送信すれば、オブジェクトの機能を作動させることさせることができる。   In recent years, software is managed in units of objects, and software is constructed by combining a plurality of objects. In this case, when using an object that already exists, it is not necessary to know the details of its internal structure and operating principle, and if a message (identification command, argument, etc.) is sent to the object from outside, the function of the object is activated. Can be made to.

次いで、ホスト制御回路210は、アニメーションオブジェクトに基づいて(アニメーションオブジェクトを用いて)、アニメーションリクエストを生成する。そして、ホスト制御回路210は、生成されたアニメーションリクエストにも基づいて、描画リクエスト、サウンドリクエスト、ランプリクエスト、役物リクエストなどの各種リクエスト(演出開始要求)を生成する。   Next, the host control circuit 210 generates an animation request based on the animation object (using the animation object). Then, the host control circuit 210 generates various requests (production start request) such as a drawing request, a sound request, a lamp request, and an accessory request based on the generated animation request.

その後、ホスト制御回路210は、生成された各リクエストを、対応する演出装置の制御回路(コントローラ)に出力する。具体的には、ホスト制御回路210は、サウンドリクエスト及びランプリクエストを、音声・LED制御回路220に出力し、描画リクエストを表示制御回路230に出力する。なお、図30には示さないが、ホスト制御回路210で生成された役物リクエストは、ホスト制御回路210内で行う役物制御に関する処理間において受け渡される。   Thereafter, the host control circuit 210 outputs the generated requests to the control circuit (controller) of the corresponding rendering device. Specifically, the host control circuit 210 outputs a sound request and a lamp request to the sound / LED control circuit 220 and outputs a drawing request to the display control circuit 230. Although not shown in FIG. 30, the accessory request generated by the host control circuit 210 is transferred between the processes related to the accessory control performed in the host control circuit 210.

そして、音声・LED制御回路220は、入力されたサウンドリクエストに基づいて、スピーカ11による音声再生動作の制御を行う。また、音声・LED制御回路220は、入力されたランプリクエストに基づいて、ランプ(LED)群18による発光演出(LEDアニメーション)動作の制御を行う。表示制御回路230は、入力された描画リクエストに基づいて、表示装置13による画像表示演出動作の制御を行う。また、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20による演出動作の制御を行う。   Then, the sound / LED control circuit 220 controls the sound reproduction operation by the speaker 11 based on the input sound request. Further, the sound / LED control circuit 220 controls the light emission effect (LED animation) operation by the lamp (LED) group 18 based on the input lamp request. The display control circuit 230 controls the image display effect operation by the display device 13 based on the input drawing request. Further, the host control circuit 210 controls the rendering operation by the accessory 20 based on the generated accessory request.

[アニメーションオブジェクトの種別]
ここで、アニメーションリクエスト構築処理で生成される(用いられる)各種アニメーションオブジェクトについて説明する。本実施形態のアニメーションリクエスト構築処理では、基本的には、演出オブジェクトと称するアニメーションオブジェクトと、保留オブジェクトと称するアニメーションオブジェクトとが生成され、この2つのアニメーションオブジェクトを用いてアニメーションリクエストが生成される。
[Type of animation object]
Here, various animation objects generated (used) in the animation request construction process will be described. In the animation request construction process of the present embodiment, basically, an animation object called an effect object and an animation object called a holding object are generated, and an animation request is generated using these two animation objects.

演出オブジェクトは、受信コマンドに応じて生成されるアニメーションオブジェクトである。例えば、デモ表示コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「Demo」、識別コマンド「80H」:以下、デモオブジェクトという)や、特別図柄演出開始コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「HendoTz01」、識別コマンド「81H」:以下、変動オブジェクトという)などが演出オブジェクトの例として挙げられる。   The effect object is an animation object generated according to the received command. For example, an animation object (object name “Demo”, identification command “80H”: hereinafter referred to as a demo object) generated when a demo display command is received, or an animation object (object name “HendoTz01” generated when a special symbol effect start command is received. ", Identification command" 81H ": hereinafter referred to as a variable object), and the like are examples of effect objects.

なお、上述した演出オブジェクトは、抽選処理後、コマンド受信毎に後着優先で1つだけ生成される。すなわち、上述した演出オブジェクトは、複数同時に生成されることはなく、コマンド受信毎に、演出オブジェクトが上書きされる。なお、受信コマンドの呼び出しが1つずつであるため、先着順でオブジェクトが生成されていく中で、後着の受信コマンドに基づいてオブジェクトが生成されると、該後着の受信コマンドに基づいて生成されたオブジェクトにより先着の受信コマンドに基づいて生成されたオブジェクトが上書きされる。それゆえ、ここでは、「後着優先」と称する。なお、本実施形態では、後着の受信コマンドに基づいてオブジェクトが生成された場合に、先着の受信コマンドに基づいて生成されたオブジェクトを破棄するようにしてもよい。   Note that, after the lottery process, only one effect object described above is generated with a priority on later arrival for each command reception. That is, a plurality of effect objects described above are not generated simultaneously, and the effect object is overwritten each time a command is received. In addition, since the reception command is called one by one, the object is generated based on the first-come-first-served basis. The generated object overwrites the object generated based on the first received command. Therefore, it is referred to herein as “late arrival priority”. In the present embodiment, when an object is generated based on the last received command, the object generated based on the first received command may be discarded.

保留オブジェクト(オブジェクト名「Horyu」)は、起動時に生成されるアニメーションオブジェクトである。この保留オブジェクトでは、現在の保留状態を画面表示する処理が行われる。また、保留オブジェクトは、基本的には、起動中は破棄されないオブジェクト(常駐型のオブジェクトの一つ)である。ただし、後述のシンプルモードオブジェクトが生成された場合には、保留オブジェクトも破棄される。   The hold object (object name “Horyu”) is an animation object generated at the time of activation. In the hold object, processing for displaying the current hold state on the screen is performed. Further, the pending object is basically an object (one of resident objects) that is not discarded during activation. However, when a simple mode object described later is generated, the suspended object is also discarded.

また、本実施形態では、上記アニメーションオブジェクト以外に、例えば、オブジェクト名「SimpleMode」のアニメーションオブジェクト(以下、シンプルモードオブジェクトという)や、オブジェクト名「InitAnm」のアニメーションオブジェクトなどが、アニメーションリクエスト構築処理において生成される(用いられる)。なお、シンプルモードオブジェクトについては、後で詳述する。   In this embodiment, in addition to the animation object, for example, an animation object with an object name “SimpleMode” (hereinafter referred to as a simple mode object) or an animation object with an object name “InitAnm” is generated in the animation request construction process. Is used. The simple mode object will be described in detail later.

オブジェクト名「InitAnm」のアニメーションオブジェクトは、起動時又はRTC(Real Time Clock)エラー発生時に、サブ基板202内で発生したコマンド(例えば、時間設定画面の呼び出しコマンド、時間設定画面で時刻変更が実行された際のコマンド等)に基づいて生成されるオブジェクトであり、時刻設定画面の表示処理を行う。なお、ホスト制御回路210が主制御回路70からコマンドを受信し、他の演出オブジェクトが生成されると、オブジェクト名「InitAnm」のアニメーションオブジェクトは破棄される。   The animation object with the object name “InitAnm” is a command generated in the sub-board 202 at the time of start-up or when an RTC (Real Time Clock) error occurs (for example, a time setting screen call command, a time change is executed on the time setting screen) And the time setting screen display process. When the host control circuit 210 receives a command from the main control circuit 70 and another effect object is generated, the animation object with the object name “InitAnm” is discarded.

[アニメーションオブジェクトで実行される各種処理]
次に、上述したアニメーションオブジェクト内で行われる各種処理の概要について説明する。アニメーションオブジェクト内には、基本的には、初期化処理、メイン処理及び終了処理が含まれる。また、受信コマンドに応じて生成される演出オブジェクトでは、さらに、コマンド受信処理がアニメーションオブジェクト内に含まれる。そして、遊技の状況に応じて、アニメーションオブジェクト内に含まれるこれらの各種処理の中から所定の処理が呼び出されて実行される。
[Various processes executed on animation objects]
Next, an outline of various processes performed in the animation object described above will be described. The animation object basically includes an initialization process, a main process, and an end process. In the effect object generated in response to the received command, the command receiving process is further included in the animation object. Then, depending on the game situation, a predetermined process is called and executed from among these various processes included in the animation object.

初期化処理は、オブジェクト生成開始時に一度だけ実行される処理である。初期化処理では、例えば、オブジェクトの初期化や抽選結果の取得などの処理が行われる。メイン処理は、オブジェクト生成中にフレーム毎に(FPS(Frames per Second)周期で)実行される処理である。メイン処理では、アニメーションリクエストの生成、セット等の処理が行われる。なお、オブジェクト生成開始時には、同フレームで初期化処理及びメイン処理が実行される。終了処理は、オブジェクト破棄時に一度だけ実行される処理である。終了処理では、不要な演出の再生終了等の処理が行われる。また、コマンド受信時理は、コマンド受信時に一度だけ実行される処理である。このコマンド受信処理は、例えば、保留加算コマンドや保留減算コマンドに基づいてアニメーション制御等を行う際に使用される。   The initialization process is a process executed only once at the start of object generation. In the initialization processing, for example, processing such as initialization of an object and acquisition of a lottery result is performed. The main process is a process executed for each frame (with an FPS (Frames per Second) cycle) during object generation. In the main process, processing such as generation and setting of an animation request is performed. Note that at the start of object generation, initialization processing and main processing are executed in the same frame. The termination process is a process that is executed only once when the object is discarded. In the end processing, processing such as the end of reproduction of unnecessary effects is performed. The command reception timing is a process that is executed only once when a command is received. This command reception process is used, for example, when performing animation control based on a hold addition command or a hold subtraction command.

ここで、図31及び図32を参照しながら、上述したアニメーションオブジェクトを用いたアニメーションリクエスト構築処理の流れの一例を説明する。なお、図31は、デモ表示コマンド受信時に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。また、図32は、デモ表示コマンドの後に特別図柄演出開始コマンドを受信した際に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。図31及び図32では、説明を簡略化するため、ホスト制御回路210が行うメイン処理のフロー(後述の図72参照)中の、メイン・サブ間コマンド制御処理、コマンド解析処理及びアニメーションリクエスト構築処理を受信コマンド数分だけループ処理するフロー部分のみを示す。   Here, an example of the flow of the animation request construction process using the animation object described above will be described with reference to FIGS. 31 and 32. FIG. 31 is a diagram showing a process flow of an animation object during an animation request construction process performed when a demonstration display command is received. FIG. 32 is a diagram showing a process flow of an animation object during an animation request construction process performed when a special symbol effect start command is received after the demonstration display command. 31 and 32, in order to simplify the description, a main / sub-command control process, a command analysis process, and an animation request construction process in the main process flow (see FIG. 72 described later) performed by the host control circuit 210. Only the flow part that loops as many as the number of received commands is shown.

デモ表示コマンド受信時のアニメーションリクエスト構築処理内では、デモオブジェクトの初期化処理、デモオブジェクトのコマンド受信時処理、保留オブジェクトのコマンド受信処理及びデモオブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの初期化処理では、デモオブジェクトが生成される。また、デモオブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「80H」を引数として呼び出され、実行される。そして、デモオブジェクトのメイン処理では、アニメーションリクエストが生成される。   In the animation request construction process at the time of receiving a demo display command, a demo object initialization process, a demo object command reception process, a pending object command reception process, and a demo object main process are executed in this order. The demo object is generated in the initialization process of the demo object. Also, the command reception process of the demo object and the command reception process of the hold object are called and executed with the identification command “80H” as an argument. In the main process of the demo object, an animation request is generated.

次いで、デモ表示コマンドの後に特別図柄演出開始コマンドが受信されると、デモオブジェクトの終了処理、変動オブジェクトの初期化処理、変動オブジェクトのコマンド受信処理、保留オブジェクトのコマンド受信処理及び変動オブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの終了処理では、この時点で生成されているデモオブジェクトが破棄される。また、変動オブジェクトの初期化処理では、変動オブジェクトが生成される。変動オブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「81H」を引数として呼び出され、実行される。そして、変動オブジェクトのメイン処理では、アニメーションリクエストが生成される。なお、このメイン処理は、次のコマンドが受信されるまで行われる。   Next, when a special symbol effect start command is received after the demo display command, a demo object end process, a variable object initialization process, a variable object command reception process, a pending object command reception process, and a variable object main process Are executed in this order. In the demo object termination process, the demo object generated at this point is discarded. In the initialization process of the variable object, a variable object is generated. The variable object command reception process and the pending object command reception process are called and executed with the identification command “81H” as an argument. In the main process of the variable object, an animation request is generated. This main process is performed until the next command is received.

保留オブジェクトのコマンド受信処理は、コマンド種別に関係なく実行されるが、その処理内容(処理結果)は、保留オブジェクト実行時の保留個数やゲームステータス等の状態に応じて異なる。   The pending object command reception process is executed regardless of the command type, but the processing content (processing result) differs depending on the number of pending objects, the game status, and the like when the pending object is executed.

[シンプルモードオブジェクト]
シンプルモードオブジェクト(特定の処理情報)は、簡易画面状態時に生成されるオブジェクトであり、シンプルモードオブジェクトでは簡易画面の表示処理が行われる。シンプルモードオブジェクトは、基本的には、電断復帰コマンド(識別コマンド「D1H」)受信時であり、且つ、受信した電断復帰コマンド(図25参照)に含まれる内部制御状態(識別図柄の変動表示に関する情報)の情報が特別図柄変動状態である場合にのみ生成される。すなわち、シンプルモードオブジェクトは、特別図柄の変動表示中に電断が発生し、その後、電断復帰した際に生成される。しかしながら、本実施形態では、毎フレーム、簡易画面状態の発生の有無をチェックしているので、簡易画面状態が発生すれば、シンプルモードオブジェクトが生成される。
[Simple mode object]
The simple mode object (specific processing information) is an object generated in the simple screen state, and simple screen display processing is performed in the simple mode object. The simple mode object is basically when the power interruption return command (identification command “D1H”) is received, and the internal control state (the variation of the identification symbol) included in the received power interruption recovery command (see FIG. 25). It is generated only when the information on the display) is in the special symbol variation state. That is, the simple mode object is generated when a power interruption occurs during the special symbol fluctuation display, and then the power interruption is restored. However, in this embodiment, since the presence / absence of the simple screen state is checked every frame, if the simple screen state occurs, a simple mode object is generated.

本実施形態では、シンプルモードオブジェクトを生成する際には、その時点で生成されている全てのオブジェクト(保留オブジェクト等の常駐型オブジェクトも含む)を終了(破棄)する。   In this embodiment, when a simple mode object is generated, all objects (including resident objects such as a hold object) generated at that time are terminated (discarded).

そして、電断復帰コマンド受信時(起動時)であり、且つ、内部制御状態が特別図柄変動状態である場合には、ホスト制御回路210は、シンプルモードオブジェクトに基づいて、アニメーションリクエストを生成し、該アニメーションリクエストに基づいて、上述した各種リクエストを生成する。なお、本実施形態では、シンプルモードオブジェクトに基づいて生成された描画リクエストがホスト制御回路210から表示制御回路230に出力されると、表示制御回路230は、該描画リクエストに基づいて、電断復帰に関する情報の報知を行うアニメーション(動画、静止画含む)を作成し、該アニメーションを表示装置13に表示させる。   When the power interruption return command is received (at the time of activation) and the internal control state is the special symbol fluctuation state, the host control circuit 210 generates an animation request based on the simple mode object, Various requests described above are generated based on the animation request. In this embodiment, when the drawing request generated based on the simple mode object is output from the host control circuit 210 to the display control circuit 230, the display control circuit 230 returns to the power interruption based on the drawing request. An animation (including a moving image and a still image) for notifying information about the image is created, and the animation is displayed on the display device 13.

また、本実施形態では、シンプルモードオブジェクトが生成された場合には、シンプルモードオブジェクトが終了するまで、新たなオブジェクトは生成されない。すなわち、簡易画面状態中には、シンプルモードオブジェクト以外の他の演出オブジェクトは生成されない。そして、シンプルモードオブジェクトは、主制御回路70から変動停止に関するコマンド(変動停止コマンドや、大当たりを示すコマンドなど)が送信された場合に終了する。   In the present embodiment, when a simple mode object is generated, a new object is not generated until the simple mode object ends. In other words, other effect objects other than the simple mode object are not generated during the simple screen state. Then, the simple mode object ends when a command related to a variable stop (such as a variable stop command or a command indicating a jackpot) is transmitted from the main control circuit 70.

上述したように、本実施形態において、内部制御状態が特別図柄変動状態(識別情報の変動表示状態)であるときに実行される電断復帰時の処理では、シンプルモードオブジェクトのみが生成されるので、電断復帰を迅速に行うことができる。   As described above, in the present embodiment, only the simple mode object is generated in the power failure recovery process executed when the internal control state is the special symbol variation state (the identification information variation display state). , Power interruption recovery can be performed quickly.

また、本実施形態では、シンプルモードオブジェクトの生成時に、受信した電断復帰コマンドに内部制御状態(識別図柄の変動表示に関する情報)が特別図柄変動状態であるという情報が含まれるか否かを判別する。それゆえ、本実施形態では、電断検知前と電断復帰後との間の遊技状態の整合性を考慮して電断復帰処理を行うことができる。   In the present embodiment, when the simple mode object is generated, it is determined whether or not the received power interruption return command includes information indicating that the internal control state (information regarding the variation display of the identification symbol) is the special symbol variation state. To do. Therefore, in the present embodiment, the power interruption recovery process can be performed in consideration of the consistency of the gaming state before the power interruption detection and after the power interruption recovery.

さらに、本実施形態では、上述のように、ホスト制御回路210がコマンドを受信する度に後着優先でオブジェクトが1つだけ生成される(オブジェクトが上書きされる)が、シンプルモードオブジェクトが存在しているときは、新たにオブジェクトが生成されない。それゆえ、ホスト制御回路210により受信コマンドに基づいて生成されるオブジェクトの整合性も確保される。   Furthermore, in the present embodiment, as described above, each time the host control circuit 210 receives a command, only one object is generated with priority on the last arrival (the object is overwritten), but there is a simple mode object. When new, no new object is created. Therefore, the consistency of the object generated by the host control circuit 210 based on the received command is also ensured.

また、本実施形態では、電断復帰時にはシンプルモードオブジェクトにより生成されたアニメーションリクエストに基づいて、表示装置13により電断復帰中である旨の情報が報知されるので、動画を特別図柄の変動時間に合わせて途中から再生するような機能を有していない遊技機であっても、遊技者に違和感を与えることなく電断復帰を行うことができる。   Further, in this embodiment, when power is restored, information indicating that power is restored is notified by the display device 13 based on the animation request generated by the simple mode object. Accordingly, even a gaming machine that does not have a function of playing back from the middle can be restored to the power interruption without giving the player a sense of incongruity.

さらに、本実施形態では、上述のように、シンプルモードオブジェクトの終了契機は、主制御回路70からホスト制御回路210に変動停止に関するコマンドが送信された場合である。それゆえ、例えば、変動中に電断を検知し、その後、電源復帰を行った場合であっても、例えば、シンプルモードオブジェクト終了時の表示装置13において、電断復帰後のアニメーション種別が電断検知前の変動中におけるアニメーションの種別と異なる演出が実行される、又は、再度、電断復帰前の演出と同じ演出が最初から実行されるといった不自然な演出の実行が抑制される。この結果、電断復帰時等の異常な状態であっても、遊技者に違和感を与えるような演出の発生を抑制することができ、円滑に遊技を進めることができる。   Furthermore, in the present embodiment, as described above, the end timing of the simple mode object is when the command related to the change stop is transmitted from the main control circuit 70 to the host control circuit 210. Therefore, for example, even when a power interruption is detected during a change and then the power is restored, for example, the display type 13 at the end of the simple mode object indicates that the animation type after the power interruption is a power interruption. Execution of an unnatural effect such that an effect different from the type of animation during the fluctuation before detection is executed, or the same effect as the effect before the power interruption return is executed again from the beginning. As a result, even in an abnormal state such as when power is restored, it is possible to suppress the generation of effects that give the player a sense of incongruity, and the game can proceed smoothly.

<描画制御手法の概要>
次に、ホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230が実行する描画処理の概要を、図33を参照しながら説明する。なお、図33は、描画処理時における画像データ(動画データ及び静止画データ)のフローを示す図である。
<Outline of drawing control method>
Next, an outline of a drawing process executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. FIG. 33 is a diagram illustrating a flow of image data (moving image data and still image data) during the rendering process.

本実施形態では、表示装置13の液晶画面に表示する画像(動画及び/又は静止画)のデータ(圧縮データ)は、CGROM基板204内のCGROM206に格納されている。そして、描画リクエストが表示制御回路230に入力されると、表示制御回路230は、まず、CGROM206から画像圧縮データを読み出しデコード(伸張)する。この際、動画圧縮データが読み出された場合には、表示制御回路230内の動画デコーダ234により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路230内の静止画デコーダ235により静止画圧縮データがデコードされる。   In this embodiment, data (compressed data) of an image (moving image and / or still image) displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM substrate 204. When a drawing request is input to the display control circuit 230, the display control circuit 230 first reads and decodes (decompresses) the compressed image data from the CGROM 206. At this time, when moving image compressed data is read, the moving image compressed data is decoded by the moving image decoder 234 in the display control circuit 230, and when still image compressed data is read, the display control circuit 230 The still image decoder 235 decodes still image compressed data.

次いで、表示制御回路230は、画像データのデコード結果(画像伸張データ)をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、SDRAM250(外部RAM)内に設けられたムービバッファ、テクスチャバッファや、内蔵VRAM237内のスプライトバッファが指定される。例えば、動画1枚を表示する場合には、伸張された動画データ(デコード結果)は、SDRAM250内のムービバッファに書き出される。また、例えば、静止画1枚を表示する場合には、伸張された静止画データは、内蔵VRAM237内のスプライトバッファに書き出される。   Next, the display control circuit 230 writes the decoding result (image decompression data) of the image data in a predetermined buffer designated as the texture source. In the present embodiment, a movie buffer, a texture buffer provided in the SDRAM 250 (external RAM), or a sprite buffer in the built-in VRAM 237 is designated as the texture source. For example, when displaying one moving image, the expanded moving image data (decoding result) is written to the movie buffer in the SDRAM 250. For example, when displaying one still image, the expanded still image data is written to a sprite buffer in the built-in VRAM 237.

次いで、表示制御回路230は、画像データのレンダリング(描画)結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、SDRAM250(外部RAM)内に設けられたフレームバッファや、内蔵VRAM237内に設けられたフレームバッファなどを指定することができる。   Next, the display control circuit 230 designates a rendering target for writing out the rendering (drawing) result of the image data. As the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM), a frame buffer provided in the built-in VRAM 237, or the like can be designated.

次いで、表示制御回路230は、レンダリングエンジン241を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報(3Dジオメトリエンジン240から入力される各種情報)に従ってレンダリング処理が行われる。   Next, the display control circuit 230 operates the rendering engine 241 to perform rendering processing on the decoding result of the image data written to the texture source, and writes the rendering result to the rendering target. In this process, a rendering process is performed according to designation information (various information input from the 3D geometry engine 240) such as enlargement / reduction or rotation of a moving image.

次いで、表示制御回路230は、レンダリングターゲットに書き出されたレンダリング結果(表示出力データ)を、表示装置13の表示画面に表示する。   Next, the display control circuit 230 displays the rendering result (display output data) written to the rendering target on the display screen of the display device 13.

なお、本実施形態では、レンダリングターゲットとして、2つのフレームバッファを用意する(後述の図90〜図92参照)。そして、レンダリングエンジン241からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。   In this embodiment, two frame buffers are prepared as rendering targets (see FIGS. 90 to 92 to be described later). When the rendering result is written from the rendering engine 241 to the frame buffer, the frame buffer in which the rendering result is written is switched for each frame. For example, when a rendering result is written in one frame buffer in a predetermined frame, the rendering result is written in the other frame buffer in the next frame, and the rendering result is written in one frame buffer in the next frame. That is, in the present embodiment, the rendering result writing process to one frame buffer and the rendering result writing process to the other frame buffer are executed alternately for each frame.

また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置13の表示画面に表示される(一方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置13の表示画面に表示される(他方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。   In the rendering result writing process and display process described above, the rendering result written in one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one side). The function of the frame buffer is switched from the drawing function to the display function). The rendering result written to the other frame buffer in the next frame is displayed on the display screen of the display device 13 in the next frame (the function of the other frame buffer is switched from the drawing function to the display function). That is, in this embodiment, the rendering result display process in one frame buffer and the rendering result display process in the other frame buffer are alternately switched for each frame and executed.

<音声再生制御手法の概要>
次に、ホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220が実行する音声再生処理の概要を、図34を参照しながら説明する。なお、図34は、音声再生処理時における音声・LED制御回路220の動作概要を示す図である。
<Outline of audio playback control method>
Next, an outline of a sound reproduction process executed by the sound / LED control circuit 220 when a sound request is output from the host control circuit 210 to the sound / LED control circuit 220 will be described with reference to FIG. FIG. 34 is a diagram showing an outline of the operation of the audio / LED control circuit 220 during the audio reproduction process.

本実施形態では、スピーカ11に出力するサウンドデータは、CGROM206に格納されている。そして、音声・LED制御回路220にサウンドリクエストが入力されると、音声・LED制御回路220は、サウンドリクエストに基づいてアクセスナンバーを特定し、アクセスナンバーに対応付けられたアクセスデータをCGROM206から読み出す。   In the present embodiment, sound data to be output to the speaker 11 is stored in the CGROM 206. When a sound request is input to the sound / LED control circuit 220, the sound / LED control circuit 220 specifies an access number based on the sound request, and reads access data associated with the access number from the CGROM 206.

なお、本実施形態では、サウンドリクエストには、アクセスナンバーだけでなく、サブ基板202内で生成された音声再生処理に必要な各種シーケンス再生制御コマンド(例えば、音声再生のスタート、ストップ、ループ等の指令するコマンド)などが含まれる。   In the present embodiment, the sound request includes not only the access number but also various sequence playback control commands (for example, start, stop, loop, etc. of audio playback) necessary for the audio playback processing generated in the sub-board 202. Command).

そして、音声・LED制御回路220は、読み出したアクセスデータに基づいて、音声再生処理を行う。この際、本実施形態では、シンプルアクセス制御により、サウンドの再生制御を行う。なお、ここでいう、「シンプルアクセス制御」とは、ホスト制御回路210から送信されたサウンドリクエストに基づいて、音声・LED制御回路220がCGROM206(外部ROM)に登録された複数のコマンドレジスタ列を一括設定する制御手法のことである。また、音声・LED制御回路220が同時に実行できるシンプルアクセス制御の数は、実行系統の数(本実施形態では4つ)に依存する。   Then, the audio / LED control circuit 220 performs audio reproduction processing based on the read access data. At this time, in this embodiment, sound reproduction control is performed by simple access control. Here, “simple access control” refers to a plurality of command register sequences in which the voice / LED control circuit 220 is registered in the CGROM 206 (external ROM) based on a sound request transmitted from the host control circuit 210. It is a control method for setting all at once. The number of simple access controls that can be executed simultaneously by the voice / LED control circuit 220 depends on the number of execution systems (four in this embodiment).

図35に、アクセスデータの概略構成を示す。アクセスデータは、図35に示すように、設定データとアドレスとのセット情報が複数、所定の順序で配置されており、アクセスデータの最後尾にはシンプルアクセス終了コード(音声再生の終了を示すコード)に対応する情報が格納される。なお、図34に示すように、一つのアクセスナンバーに複数のアクセスデータが対応付けられている場合には、最後尾のアクセスデータにのみ、シンプルアクセス終了コードが設けられる。   FIG. 35 shows a schematic configuration of access data. As shown in FIG. 35, the access data includes a plurality of set information of setting data and addresses arranged in a predetermined order. A simple access end code (code indicating the end of audio reproduction) is placed at the end of the access data. ) Is stored. As shown in FIG. 34, when a plurality of access data is associated with one access number, a simple access end code is provided only for the last access data.

このような構成のアクセスデータに対して、設定データを対応するアドレスにセットすると、設定データに対応する再生コードが実行され、音声再生が行われる。そして、この再生コードの実行処理を、アクセスデータ内の先頭側の設定データから最後尾まで順次行い、最終的にシンプルアクセス終了コードがセットされると、読み出したアクセスデータに基づく音声再生動作が終了する。   When the setting data is set to the corresponding address for the access data having such a configuration, a reproduction code corresponding to the setting data is executed, and audio reproduction is performed. Then, this playback code execution process is sequentially performed from the setting data on the head side in the access data to the end, and when the simple access end code is finally set, the audio playback operation based on the read access data is completed. To do.

<ランプ(LED)の各種駆動制御手法>
次に、ホスト制御回路210から音声・LED制御回路220にランプリクエストが出力された際に、音声・LED制御回路220が実行する、ランプ群18に含まれる複数のLEDの各種駆動制御処理の内容について説明する。なお、以下に説明する本実施形態のランプ制御手法では、発光素子としてLEDを例に挙げて説明するが、本発明はこれに限定されず、他の任意の発光素子に対しても本実施形態のランプ制御手法は同様に適用することができる。
<Various drive control methods of lamp (LED)>
Next, when a lamp request is output from the host control circuit 210 to the sound / LED control circuit 220, the contents of various drive control processes of the plurality of LEDs included in the lamp group 18 executed by the sound / LED control circuit 220 Will be described. In the lamp control method of the present embodiment described below, an LED is described as an example of the light emitting element, but the present invention is not limited to this, and the present embodiment is also applied to other arbitrary light emitting elements. The lamp control method can be similarly applied.

[LED制御の概要]
まず、図36を参照しながら、パチンコ遊技機1に設けられたLEDを駆動(点灯/消灯)する際の制御手法の概要を説明する。なお、図36は、LED駆動(点灯/消灯)時の信号フロー図である。
[Outline of LED control]
First, an overview of a control method when driving (lighting / extinguishing) the LED provided in the pachinko gaming machine 1 will be described with reference to FIG. FIG. 36 is a signal flow diagram during LED driving (lighting / extinguishing).

LEDの駆動(点灯/消灯)時には、まず、副制御回路200内のホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が出力される。なお、本実施形態では、ホスト制御回路210の演出制御処理(後述の図72に示す副制御メイン処理)は、所定のFPS周期(例えば、約16.7msec、約33.3msec等)で行われるので、音声・LED制御回路220へのランプリクエストの送信処理も所定のFPS周期で行われる。   When the LED is driven (turned on / off), first, a lamp request (LED control request) is output from the host control circuit 210 in the sub-control circuit 200 to the sound / LED control circuit 220. In the present embodiment, the effect control process (sub control main process shown in FIG. 72 described later) of the host control circuit 210 is performed at a predetermined FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.). Therefore, the process of transmitting the lamp request to the voice / LED control circuit 220 is also performed at a predetermined FPS cycle.

次いで、音声・LED制御回路220にランプリクエストが入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、LEDの点灯パターン(LEDアニメーション)を設定するためのLEDデータ(駆動データ)をランプ群18内の各LEDドライバ280(発光駆動手段、演出駆動手段)に送信する。この際、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信は、SPIの通信方式で行われる。また、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理は、約4msec周期で行われる。   Next, when a lamp request is input to the voice / LED control circuit 220, the voice / LED control circuit 220 sets LED data (drive data) for setting an LED lighting pattern (LED animation) based on the lamp request. ) Is transmitted to each LED driver 280 (light emission drive means, effect drive means) in the lamp group 18. At this time, LED data is transmitted from the voice / LED control circuit 220 to the LED driver 280 by the SPI communication method. The LED data transmission process from the voice / LED control circuit 220 to the LED driver 280 is performed at a cycle of about 4 msec.

そして、LEDドライバ280は、受信したLEDデータに基づいて、接続されているLED281(発光手段)を所定のパターンで点灯/消灯する。これによりLEDアニメーションによる演出動作が実行される。   Then, the LED driver 280 turns on / off the connected LED 281 (light emitting means) in a predetermined pattern based on the received LED data. As a result, an effect operation based on LED animation is executed.

なお、LEDデータに基づく発光態様は、LEDドライバ280からLED281に送信される、発光態様を制御可能なLEDデータに基づいて生成された信号(制御信号)より制御される。具体的には、LEDドライバ280からLED281に送信される信号の電気的な波形パラメータ(電圧値、電流値、パルス幅のデューティー比等)により、LED281の点灯、消灯、点滅、輝度等の発光態様が制御される。   Note that the light emission mode based on the LED data is controlled by a signal (control signal) generated based on the LED data transmitted from the LED driver 280 to the LED 281 and capable of controlling the light emission mode. Specifically, the LED 281 is turned on, turned off, blinked, and the light emission mode is changed according to electrical waveform parameters (voltage value, current value, pulse width duty ratio, etc.) of the signal transmitted from the LED driver 280 to the LED 281. Is controlled.

また、本実施形態では、LED281を駆動するための「駆動データに基づく制御信号」として、LEDデータに基づいて生成された信号を用いる例を説明したが、本発明はこれに限定されない。LED281を駆動する際の「駆動データに基づく制御信号」としては、LEDデータ(駆動データ)の転送態様や、LEDデータに基づいて生成されるデータであってもよい。なお、ここでいう「LEDデータに基づいて生成されるデータ」とは、信号、コマンド、電圧変化を含み、この場合には、LEDデータを受信した制御手段が、他の制御手段に対して駆動データ又は駆動データに基づく制御信号を送信する態様となる。   Further, in the present embodiment, an example has been described in which a signal generated based on LED data is used as a “control signal based on drive data” for driving the LED 281, but the present invention is not limited to this. The “control signal based on drive data” when driving the LED 281 may be a transfer mode of LED data (drive data) or data generated based on the LED data. Here, “data generated based on LED data” includes a signal, a command, and a voltage change. In this case, the control means that has received the LED data drives the other control means. A control signal based on data or drive data is transmitted.

[音声・LED制御回路及びLED間の接続構成]
次に、図37を参照しながら、音声・LED制御回路220及び各LED281間の接続構成について説明する。なお、図37は、音声・LED制御回路220及びLED281間の概略接続構成図である。
[Voice / LED control circuit and connection configuration between LEDs]
Next, a connection configuration between the sound / LED control circuit 220 and each LED 281 will be described with reference to FIG. FIG. 37 is a schematic connection configuration diagram between the audio / LED control circuit 220 and the LED 281.

本実施形態では、音声・LED制御回路220は、図37に示すように、LEDデータの出力系統(SPIチャンネル)として、物理系統0(SPIチャンネル0)と物理系統1(SPIチャンネル1)とを使用する。各物理系統には、複数のLEDドライバ(デバイス)280がSPIバスを介して並列に接続される。図37に示す例では、16個のLEDドライバ280(デバイス0〜デバイス15)が各物理系統に並列接続される。   In the present embodiment, as shown in FIG. 37, the audio / LED control circuit 220 uses a physical system 0 (SPI channel 0) and a physical system 1 (SPI channel 1) as LED data output systems (SPI channels). use. A plurality of LED drivers (devices) 280 are connected in parallel to each physical system via an SPI bus. In the example shown in FIG. 37, 16 LED drivers 280 (device 0 to device 15) are connected in parallel to each physical system.

そして、各LEDドライバ280には、LEDデータがセットされる複数の出力ポート(以下、単に「ポート」という)が設けられ、各ポート(接続部)に1つのLED281が接続される。すなわち、本実施形態では、LED281は、スタティック制御されるLED281である。なお、本明細書では、スタティック制御されるLED281をスタティックLED281と称する。   Each LED driver 280 is provided with a plurality of output ports (hereinafter simply referred to as “ports”) in which LED data is set, and one LED 281 is connected to each port (connection unit). That is, in this embodiment, the LED 281 is an LED 281 that is statically controlled. In the present specification, the statically controlled LED 281 is referred to as a static LED 281.

また、図37に示す例では、各LEDドライバ280(各デバイス)に、16個のポート(ポート0〜ポート15)が設けられる。すなわち、各LEDドライバ280(各デバイス)には16個のLED281が接続される。なお、本実施形態では、各LEDドライバ280には16個のLED281が接続されているが、本発明はこれに限定されず、LEDドライバ280(デバイス)の機能及び仕様に応じて、各LEDドライバ280に、8個、32個、64個等のLED281が接続されるようにしてもよい。   In the example shown in FIG. 37, each LED driver 280 (each device) is provided with 16 ports (port 0 to port 15). That is, 16 LEDs 281 are connected to each LED driver 280 (each device). In the present embodiment, 16 LEDs 281 are connected to each LED driver 280. However, the present invention is not limited to this, and each LED driver is according to the function and specification of the LED driver 280 (device). Eight, thirty-two, sixty-four, etc. LEDs 281 may be connected to 280.

図37に示す構成のパチンコ遊技機1では、起動時に、音声・LED制御回路220は、LED281の接続構成に関する各種パラメータをSPIチャンネル毎に設定する。具体的には、音声・LED制御回路220は、起動時に、各SPIにおける使用デバイス数(各SPIチャンネルに接続されているLEDドライバ280の数)、LED281の開始ポート、LED281の終了ポート及びLEDドライバ280の開始アドレスを設定する。例えば、図37に示す例では、SPIの使用デバイス数に「16」、開始ポートに「0」、終了ポートに「15」及び開始アドレスに「0」が、それぞれセットされる。なお、LEDドライバ280の開始アドレスは、SPIチャンネル毎に適宜設定されるので、「0」に限定されない。   In the pachinko gaming machine 1 configured as shown in FIG. 37, at the time of activation, the voice / LED control circuit 220 sets various parameters relating to the connection configuration of the LEDs 281 for each SPI channel. Specifically, the voice / LED control circuit 220, at startup, uses the number of devices used in each SPI (the number of LED drivers 280 connected to each SPI channel), the LED 281 start port, the LED 281 end port, and the LED driver. A start address of 280 is set. For example, in the example shown in FIG. 37, “16” is set for the number of devices used for SPI, “0” is set for the start port, “15” is set for the end port, and “0” is set for the start address. The start address of the LED driver 280 is set as appropriate for each SPI channel, and is not limited to “0”.

LED281の接続構成に関する各種パラメータを上述のようにセットすると、例えば、図37中のSPIチャンネル0に接続されたデバイス15(LEDドライバ)のポート15に接続されたLED281のアドレスは、SPI番号=0、デバイス番号=15及びポート番号=15で指定(設定)することができる。   When various parameters relating to the connection configuration of the LED 281 are set as described above, for example, the address of the LED 281 connected to the port 15 of the device 15 (LED driver) connected to the SPI channel 0 in FIG. , Device number = 15 and port number = 15.

ここで、図38を参照しながら、音声・LED制御回路220及びLEDドライバ280間の接続構成をより詳細に説明する。なお、図38は、音声・LED制御回路220及びLEDドライバ280間の接続構成図である。   Here, the connection configuration between the sound / LED control circuit 220 and the LED driver 280 will be described in more detail with reference to FIG. FIG. 38 is a connection configuration diagram between the audio / LED control circuit 220 and the LED driver 280.

音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバス(信号配線手段)により接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線(タイミング信号線)と、シリアル・データ(SDO、SDI)の信号配線(データ信号線)とが別配線で設けられる。そして、音声・LED制御回路220(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路220のシリアル・クロック信号(タイミング信号)の出力端子(SCL_P*,SCL_N*:「*」は1又は2)は、各LEDドライバ280(スレーブ)のシリアル・クロック信号の入力端子(SCL_P,SCL_N)に接続される。また、音声・LED制御回路220のシリアル・データ(駆動データを含む送信データ)の出力端子(SDO_P*,SDO_N*)は、各LEDドライバ280のシリアル・データの入力端子(SDI_P,SDI_N)に接続される。   Since the audio / LED control circuit 220 and the LED driver 280 are connected by the SPI bus (signal wiring means) as described above, the serial clock (SCL) signal wiring (in the physical channel (SPI channel)) ( Timing signal lines) and signal wiring (data signal lines) for serial data (SDO, SDI) are provided as separate wirings. In each physical system (SPI channel) of the sound / LED control circuit 220 (master), the output terminals (SCL_P *, SCL_N *: “*”) of the serial clock signal (timing signal) of the sound / LED control circuit 220 are 1 or 2) is connected to the input terminal (SCL_P, SCL_N) of the serial clock signal of each LED driver 280 (slave). The output terminals (SDO_P *, SDO_N *) of the serial data (transmission data including drive data) of the audio / LED control circuit 220 are connected to the serial data input terminals (SDI_P, SDI_N) of each LED driver 280. Is done.

本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、基本的には、音声・LED制御回路220(マスタ)がデータを送信し続け、各LEDドライバ280(スレーブ)は、送信されたデータを一方的に受信する。なお、この際、各LEDドライバ280は、シリアル・データの立ち上がりエッジを検出して、内部のシフトレジスタへのシリアル・データの入力を開始する。   In the present embodiment, basically, the voice / LED control circuit 220 (master) continues to transmit data between the voice / LED control circuit 220 and the LED driver 280, and each LED driver 280 (slave) is sent. Received data unilaterally. At this time, each LED driver 280 detects the rising edge of the serial data and starts inputting the serial data to the internal shift register.

[シリアル・データの構成]
ここで、図39に、音声・LED制御回路220からLEDドライバ280に送信されるシリアル・データの構成(フォーマット)を示す。
[Configuration of serial data]
FIG. 39 shows the configuration (format) of serial data transmitted from the sound / LED control circuit 220 to the LED driver 280.

本実施形態では、図39に示すように、シリアル・データの先頭に、16ビット以上の領域に連続して「1」(特定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知すると、LEDドライバ280の状態は、シリアル・データの入力待機状態になる。   In the present embodiment, as shown in FIG. 39, “1” (specific data) is continuously stored in an area of 16 bits or more at the beginning of serial data. Therefore, when the LED driver 280 continuously detects reception of “1” 16 times or more, the LED driver 280 enters a serial data input standby state.

シリアル・データ内の16ビット以上の「1」の格納領域(第1データ部)の後には、デバイスアドレス(LEDドライバ280のアドレス)の格納領域及びレジスタアドレスの格納領域がこの順で配置される。なお、デバイスアドレス(出力先情報)の格納領域(第2データ部)及びレジスタアドレスの格納領域は、それぞれ8ビット(1バイト)の領域で構成される。   The storage area of the device address (the address of the LED driver 280) and the storage area of the register address are arranged in this order after the storage area (first data portion) of “1” of 16 bits or more in the serial data. . The device address (output destination information) storage area (second data portion) and the register address storage area are each composed of an 8-bit (1 byte) area.

本実施形態では、図39に示すように、デバイスアドレスの先頭ビットの格納領域には「0」(所定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知した後、「0」を受信検知すると、LEDドライバ280の状態はデバイスアドレスに対応する信号(出力先指定信号)の待ち受け状態となる。   In the present embodiment, as shown in FIG. 39, “0” (predetermined data) is stored in the storage area of the first bit of the device address. Therefore, if the LED driver 280 receives and detects “0” after continuously detecting “1” 16 times or more, the LED driver 280 indicates a signal (output destination designation signal) corresponding to the device address. It will be in a standby state.

また、シリアル・データ内のレジスタアドレスの格納領域の後には、LEDデータの格納領域(第3データ部)が配置され、シリアル・データの最後尾の格納領域には、シリアル・データの送信終了を示す「0FFH」(FF)が配置される。この「0FFH」は、8ビット(1バイト)の格納領域で構成され、各ビット領域には、「1」が格納される。   In addition, after the register address storage area in the serial data, the LED data storage area (third data section) is arranged, and the serial data transmission end is terminated in the last storage area of the serial data. “0FFH” (FF) shown is arranged. This “0FFH” is composed of a storage area of 8 bits (1 byte), and “1” is stored in each bit area.

[LEDドライバの構成及び動作概要]
次に、図40を参照しながら、LEDドライバ280の内部構成の一例を説明する。なお、図40は、LEDドライバ280の概略内部構成図である。
[Configuration and operation overview of LED driver]
Next, an example of the internal configuration of the LED driver 280 will be described with reference to FIG. FIG. 40 is a schematic internal configuration diagram of the LED driver 280.

LEDドライバ280は、図40に示すように、デジタルコントロール部280aと、I/O部280bと、ISET部280cと、端子群280dと、ポート群280eとを有する。   As shown in FIG. 40, the LED driver 280 includes a digital control unit 280a, an I / O unit 280b, an ISET unit 280c, a terminal group 280d, and a port group 280e.

デジタルコントロール部280aは、端子群280d及びI/O部280bを介して受信した信号に基づいて、自身のLEDドライバ280に接続されたLED281に駆動信号(点灯/消灯信号)を出力する。   Based on the signals received via the terminal group 280d and the I / O unit 280b, the digital control unit 280a outputs a drive signal (lighting / extinguishing signal) to the LED 281 connected to its own LED driver 280.

ISET部280cは、LED281に過大電流が流れることを防止するために設けられた機能部である。ISET部280cは、過大電流を検知した場合にLEDドライバ280の動作を強制的に停止する(消灯する)。   The ISET unit 280c is a functional unit provided to prevent an excessive current from flowing through the LED 281. The ISET unit 280c forcibly stops (turns off) the operation of the LED driver 280 when an excessive current is detected.

端子群280dは、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)、シリアル・データの出力端子(SDO)、信号形式選択端子(IFMODE)、出力イネーブル端子(OE)、複数のデバイスアドレス選択端子(DA0〜DA5)、及び、エラーフラグ出力端子(XERR)を含む。なお、図40では、説明を簡略化するため、図38に示すシリアル・クロック信号の2つの入力端子「SCL_P」,「SCL_N」を一つの入力端子「SCL」で示し、図38に示すシリアル・データの2つの入力端子「SDI_P」,「SDI_N」を一つの入力端子「SDI」で示す。   The terminal group 280d includes a serial clock signal input terminal (SCL), a serial data input terminal (SDI), a serial data output terminal (SDO), a signal format selection terminal (IFMODE), and an output enable terminal (OE). A plurality of device address selection terminals (DA0 to DA5) and an error flag output terminal (XERR). In FIG. 40, for simplification of description, two input terminals “SCL_P” and “SCL_N” of the serial clock signal shown in FIG. 38 are shown as one input terminal “SCL”, and the serial clock signal shown in FIG. Two input terminals “SDI_P” and “SDI_N” of data are indicated by one input terminal “SDI”.

本実施形態では、LEDドライバ280は、SPI対応のドライバであるので、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)及びシリアル・データの出力端子(SDO)のそれぞれ接続された3本の通信配線により外部と通信することができる。この際、LEDドライバ280(スレーブ)は、マスタ(音声・LED制御回路220)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。   In this embodiment, since the LED driver 280 is an SPI driver, each of the serial clock signal input terminal (SCL), the serial data input terminal (SDI), and the serial data output terminal (SDO). It is possible to communicate with the outside through the three connected communication wires. At this time, the LED driver 280 (slave) performs input / output control of serial data based on the serial clock signal input from the master (audio / LED control circuit 220).

なお、本実施形態で、上述のように、音声・LED制御回路220及びLEDドライバ280間では、シリアル・データが音声・LED制御回路220からLEDドライバ280に一方的に送信される構成である。それゆえ、本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、シリアル・データを送受信する際には、3本の通信配線のうち、LEDドライバ280のシリアル・クロック信号の入力端子(SCL)及びシリアル・データの入力端子(SDI)に接続された通信配線が使用される。   In this embodiment, as described above, serial data is unilaterally transmitted from the voice / LED control circuit 220 to the LED driver 280 between the voice / LED control circuit 220 and the LED driver 280. Therefore, in this embodiment, when serial data is transmitted and received between the voice / LED control circuit 220 and the LED driver 280, the serial clock signal input terminal of the LED driver 280 among the three communication wirings. (SCL) and a communication wiring connected to the serial data input terminal (SDI) are used.

ここで、図41に、LEDドライバ280に1ビットのデータが各入力端子(SDI_P、SDI_N、SCL_P、SCL_N)に入力された際の動作概要を示す。   Here, FIG. 41 shows an outline of the operation when 1-bit data is input to each input terminal (SDI_P, SDI_N, SCL_P, SCL_N) in the LED driver 280.

本実施形態において、LEDドライバ280の入力端子SDI_Pに「0」が入力され、且つ、入力端子SDI_Nに「1」が入力された場合には、図41に示すように、LEDドライバ280の内部のデジタル回路(例えば、後述のデジタルコントロール部280a等)に「0」が入力される。LEDドライバ280の入力端子SDI_Pに「1」が入力され、且つ、入力端子SDI_Nに「0」が入力された場合には、LEDドライバ280の内部のデジタル回路に「1」が入力される。また、LEDドライバ280の入力端子SDI_P及び入力端子SDI_Nに入力される1ビットのデータが互い同じである場合(両入力端子に「0」又は「1」が入力された場合)には、LEDドライバ280の内部のデジタル回路において、前回の入力値が維持される。   In this embodiment, when “0” is input to the input terminal SDI_P of the LED driver 280 and “1” is input to the input terminal SDI_N, as shown in FIG. “0” is input to a digital circuit (for example, a digital control unit 280a described later). When “1” is input to the input terminal SDI_P of the LED driver 280 and “0” is input to the input terminal SDI_N, “1” is input to the digital circuit inside the LED driver 280. When the 1-bit data input to the input terminal SDI_P and the input terminal SDI_N of the LED driver 280 is the same (when “0” or “1” is input to both input terminals), the LED driver In the digital circuit inside 280, the previous input value is maintained.

なお、図41に示すように、LEDドライバ280の入力端子SCL_P及び入力端子SCL_Nのそれぞれに入力される1ビットのデータの組み合わせと、内部のデジタル回路に入力される入力値との関係も、上述した入力端子SDI_P及び入力端子SDI_Nのそれと同様である。   As shown in FIG. 41, the relationship between the combination of 1-bit data input to each of the input terminal SCL_P and the input terminal SCL_N of the LED driver 280 and the input value input to the internal digital circuit is also described above. The same as that of the input terminal SDI_P and the input terminal SDI_N.

信号形式選択端子(IFMODE)では、SDI、SCLにおける論理演算手法が異なる差動インターフェイス及びシングルエンドモード時のインターフェイスの中から所定のインターフェイスが選択可能である。出力イネーブル端子(OE)は、外部端子による全LED281の点灯/非点灯を可能にする端子である。具体的には、出力イネーブル端子(OE)の信号レベルをハイレベルにすることにより、LEDドライバ280の出力をオンすることができ、出力イネーブル端子(OE)の信号レベルをローレベルにすることにより、LEDドライバ280の出力をオフすることができる。   In the signal format selection terminal (IFMODE), a predetermined interface can be selected from a differential interface having a different logic operation method in SDI and SCL and an interface in the single end mode. The output enable terminal (OE) is a terminal that enables lighting / non-lighting of all the LEDs 281 by an external terminal. Specifically, by setting the signal level of the output enable terminal (OE) to a high level, the output of the LED driver 280 can be turned on, and by setting the signal level of the output enable terminal (OE) to a low level. The output of the LED driver 280 can be turned off.

複数のデバイスアドレス選択端子(DA0〜DA5)には、LEDドライバ280のデバイスアドレスが設定される。そして、LEDドライバ280内のシフトレジスタにシリアル・データを読み込む際には、シリアル・データの出力先が指定するデバイスアドレス(音声・LED制御回路220から入力されたデバイスアドレスの情報)が、複数のデバイスアドレス選択端子(DA0〜DA5)に設定されたアドレスと一致した場合に、シリアル・データが読み込まれる。なお、このデバイスアドレスの判定処理は、デジタルコントロール部280aで行われる。   The device address of the LED driver 280 is set in the plurality of device address selection terminals (DA0 to DA5). When the serial data is read into the shift register in the LED driver 280, a device address (device address information input from the voice / LED control circuit 220) designated by the serial data output destination includes a plurality of device addresses. Serial data is read when it matches the address set in the device address selection terminals (DA0 to DA5). The device address determination process is performed by the digital control unit 280a.

ここで、図42に、LEDドライバ280のアドレス設定モードの概要をまとめた表を示す。   Here, FIG. 42 shows a table summarizing the address setting mode of the LED driver 280.

本実施形態では、LEDドライバ280のアドレス設定モードとして、デバイス制御モード及びバス制御モードの2種類のモードが設けられている。なお、バス制御モードは、複数のデバイスアドレス選択端子(DA0〜DA5)に設定されたデータ(デバイスアドレス)に関係なく、シリアル・データを読み込むモードである。   In the present embodiment, two types of modes, a device control mode and a bus control mode, are provided as address setting modes of the LED driver 280. The bus control mode is a mode in which serial data is read regardless of data (device addresses) set in a plurality of device address selection terminals (DA0 to DA5).

デバイス制御モードにより、LEDドライバ280のデバイスアドレスを設定する場合には、図42中の「Bit0」〜「Bit5」に規定されたデータ「a0」〜「a5」がそれぞれデバイスアドレス選択端子(DA0)〜デバイスアドレス選択端子(DA5)にセットされる。なお、図42中の「Bit0」〜「Bit5」に規定されたデータ「a0」〜「a5」は、LEDドライバ280のデバイスアドレスに応じて変化する。また、図42中の「Bit6」に規定されたデータから、現在設定されているアドレス設定モードがバス制御モード及びデバイス制御モードのいずれであるかを判別することができる。   When the device address of the LED driver 280 is set in the device control mode, the data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 42 are the device address selection terminals (DA0). ~ Set to the device address selection terminal (DA5). 42. Data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 42 change according to the device address of the LED driver 280. Further, it can be determined from the data defined in “Bit 6” in FIG. 42 whether the currently set address setting mode is the bus control mode or the device control mode.

また、エラーフラグ出力端子(XERR)は、異常検知時にエラーフラグ値「1」が出力される端子である。エラーフラグ出力端子(XERR)からのエラーフラグの出力動作は、異常検知期間のみで行われ、エラーフラグ値「1」が出力された場合には、LEDドライバ280は自動復帰する。   The error flag output terminal (XERR) is a terminal from which an error flag value “1” is output when an abnormality is detected. The error flag output operation from the error flag output terminal (XERR) is performed only during the abnormality detection period, and when the error flag value “1” is output, the LED driver 280 automatically returns.

なお、エラーフラグ出力端子(XERR)から出力されたエラーフラグ値「1」はレジスタに格納される。また、エラーフラグ出力端子(XERR)からエラーフラグ値「1」が出力されている間、LEDドライバ280のレジスタはラッチされる(状態を保持する)。そして、レジスタがリード可能になると、エラーが解除され、エラーフラグ出力端子(XERR)から「0」がレジスタに出力される。   The error flag value “1” output from the error flag output terminal (XERR) is stored in the register. Further, while the error flag value “1” is output from the error flag output terminal (XERR), the register of the LED driver 280 is latched (holds the state). When the register becomes readable, the error is canceled and “0” is output from the error flag output terminal (XERR) to the register.

ポート群280eは、複数のポート(図40に示す例では48個)で構成され、各ポートには1つのLED281が接続される。また、図40中のポート「OUTR*」(「*」は0〜15)には、赤色成分のLED281が接続され、ポート「OUTG*」には、緑色成分のLED281が接続され、ポート「OUTB*」には、青色成分のLED281が接続される。   The port group 280e is composed of a plurality of ports (48 in the example shown in FIG. 40), and one LED 281 is connected to each port. 40, the red component LED 281 is connected to the port “OUTR *” (“*” is 0 to 15), and the green component LED 281 is connected to the port “OUTG *”. The blue component LED 281 is connected to “*”.

本実施形態では、互いに隣り合うポート「OUTR*」、「OUTG*」及び「OUTB*」にそれぞれ接続された赤色成分のLED281、緑色成分のLED281及び青色成分のLED281により一つの色を発光させる構成にする。なお、本発明は、これに限定されず、LEDドライバ280のポートに接続されるLEDの種別として、3原色の各色成分のLED281を用いて一つの色を発光するようなLED種別以外にも、単色発光専用のLEDを別途、設けてもよい。   In the present embodiment, one color is emitted by the red component LED 281, the green component LED 281, and the blue component LED 281 connected to the adjacent ports “OUTR *”, “OUTG *”, and “OUTB *”, respectively. To. In addition, this invention is not limited to this, As a kind of LED connected to the port of LED driver 280, besides LED kind which light-emits one color using LED281 of each color component of three primary colors, You may provide LED for exclusive use of monochromatic light emission separately.

ここで、図43に、LED281が接続される物理系統(SPIチャンネル)と、LEDドライバ280のデバイスアドレスと、LEDドライバ280の出力端子との関係をまとめた表を示す。なお、図43に示す例は、物理系統として、2つの物理系統(物理系統0及び物理系統1)を用い、各物理系統に接続されたLEDドライバ280の個数を16個とし、各LEDドライバ280に接続されたLED281の個数を48個とした場合の構成例である。   Here, FIG. 43 shows a table summarizing the relationship among the physical system (SPI channel) to which the LED 281 is connected, the device address of the LED driver 280, and the output terminal of the LED driver 280. 43 uses two physical systems (physical system 0 and physical system 1) as the physical system, the number of LED drivers 280 connected to each physical system is 16, and each LED driver 280 This is a configuration example when the number of LEDs 281 connected to is 48.

[LEDデータ]
次に、図44を参照しながら、音声・LED制御回路220からLEDドライバ280(LED281)に出力されるLEDデータ(ポート毎にセットされるLEDデータ)の構成について説明する。なお、図44は、LEDデータのフォーマット(データ型、形式)を示す図である。
[LED data]
Next, the configuration of LED data (LED data set for each port) output from the sound / LED control circuit 220 to the LED driver 280 (LED 281) will be described with reference to FIG. FIG. 44 is a diagram showing the format (data type and format) of LED data.

LEDデータは、再生時間(点灯時間)、赤色成分の輝度データ(発光データ)、緑色成分の輝度データ及び青色成分の輝度データを含み、ポート毎にセットされる。なお、LEDデータは、CGROM206に格納される。また、再生時間のデータ長(バイト数)は2バイトであり、各色成分の輝度データのデータ長は1バイトである。   The LED data includes reproduction time (lighting time), red component luminance data (light emission data), green component luminance data, and blue component luminance data, and is set for each port. The LED data is stored in the CGROM 206. Further, the data length (number of bytes) of the reproduction time is 2 bytes, and the data length of the luminance data of each color component is 1 byte.

なお、図44中に示す例では、LEDデータに、1バイトの「アライメント」と称するデータ領域も設けられるが、これは、LEDデータのデータ長(バイト数)を偶数バイトにするために設けられた調整領域である。   In the example shown in FIG. 44, a data area called “alignment” of 1 byte is also provided in the LED data, but this is provided in order to make the data length (number of bytes) of the LED data an even number of bytes. Adjustment area.

再生時間(点灯時間)の欄に規定される値は、時間の値ではなく、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理の周期(約4msec)、すなわち、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期を「1」としたときの値である。例えば、再生時間(点灯時間)に「12」がセットされている場合には、LEDの実際の点灯時間は約48msec(約4msec×12)となる。また、LEDデータ内の再生時間(点灯時間)に「0」がセットされている場合には、LEDデータの出力終了(所定のLEDアニメーションの終了)を意味し、該LEDデータが対応するLED281に出力されると、一連のLEDアニメーションによる演出動作が終了する。   The value specified in the column of the reproduction time (lighting time) is not the time value, but the cycle of LED data transmission processing from the sound / LED control circuit 220 to the LED driver 280 (about 4 msec), that is, the sound / LED This is a value when the period of the interrupt process for the LED driver 280 of the control circuit 220 is “1”. For example, when “12” is set as the reproduction time (lighting time), the actual lighting time of the LED is about 48 msec (about 4 msec × 12). Further, when “0” is set in the reproduction time (lighting time) in the LED data, this means that the output of the LED data ends (the end of the predetermined LED animation), and the LED data corresponds to the corresponding LED 281. When output, the production operation by a series of LED animations ends.

なお、LEDデータ内における再生時間(点灯時間)の規定手法は、図44に示す例に限定されず、再生時間(点灯時間)の時間値を規定してもよい。この場合にも、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期(約4msec)の整数倍の値がLEDデータ内に規定される。なお、計算不具合等により、LEDデータ内の再生時間(点灯時間)の欄に、割込処理の周期(約4msec)の整数倍以外の値が規定された場合には、周期(約4msec)の整数倍の値を超えた分が切り捨てられる。例えば、割込処理の周期が4msecであり、再生時間(点灯時間)の欄に47msecが規定された場合には、再生時間(点灯時間)の欄の値が44msecに書き換えられる。   The method for defining the reproduction time (lighting time) in the LED data is not limited to the example shown in FIG. 44, and the time value of the reproduction time (lighting time) may be defined. Also in this case, a value that is an integral multiple of the interrupt processing period (about 4 msec) for the LED driver 280 of the audio / LED control circuit 220 is defined in the LED data. If a value other than an integral multiple of the interrupt processing period (about 4 msec) is specified in the column of the playback time (lighting time) in the LED data due to a calculation failure, etc., the period (about 4 msec) The portion exceeding the integer multiple is rounded down. For example, if the interrupt processing period is 4 msec and 47 msec is defined in the reproduction time (lighting time) column, the value in the reproduction time (lighting time) column is rewritten to 44 msec.

各色成分の輝度データには、「0」(消灯)〜「255」の範囲内の整数値がセットされる。なお、本実施形態のように、LEDデータに、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データを含ませることにより、赤色LED、青色LED及び緑色LEDの3つでフルカラー発光させる場合だけでなく、赤色LED、青色LED及び緑色LEDのそれぞれを単色LEDとして使用する場合にも対応することができる。   An integer value in the range of “0” (light off) to “255” is set in the luminance data of each color component. Note that, as in this embodiment, the LED data includes the luminance data of the red component, the luminance data of the green component, and the luminance data of the blue component, so that full-color light emission is performed with the red LED, the blue LED, and the green LED. In addition to the case where the red LED, the blue LED and the green LED are used as a single color LED, it is possible to cope with the case.

また、輝度データ「244」及び「255」はそれぞれ16進数(HEX)で「0xFF」及び「0xFE」である。赤色、緑色、青色成分の各輝度データが「0xFE」であるときには、LED281は白色点灯する。赤色、緑色、青色成分の各輝度データが「0xFF」であるときには、該輝度データは「透明定義」の輝度データであり、「透明定義」の点灯態様は、後述のLEDデータの生成(合成)手法において説明する。また、赤色、緑色、青色成分の各輝度データが「0」であるときには、LED281は消灯するので、これらの輝度データを「消灯データ」と称する。   The luminance data “244” and “255” are “0xFF” and “0xFE” in hexadecimal (HEX), respectively. When the luminance data of the red, green, and blue components is “0xFE”, the LED 281 is lit white. When the luminance data of the red, green, and blue components is “0xFF”, the luminance data is luminance data of “transparency definition”, and the lighting mode of “transparency definition” is the generation (synthesis) of LED data described later. The method will be described. Further, when the luminance data of the red, green, and blue components is “0”, the LED 281 is turned off, and these luminance data are referred to as “light-off data”.

ここで、図45を参照しながら、スタティックLEDに対するLEDデータの出力制御処理の一例を説明する。なお、図45に示す例では、一つのLEDドライバ280に赤色LED、青色LED及び緑色LEDがそれぞれ1個ずつ接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色の輝度データ、緑色の輝度データ及び青色の輝度データのそれぞれを「0xFE」とする例を説明する。なお、このLEDデータでは、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。   Here, an example of LED data output control processing for a static LED will be described with reference to FIG. 45 shows an example in which one LED driver 280 is connected with one red LED, one blue LED, and one green LED. In this example, the reproduction time (lighting time) in the LED data is “12” (about 48 msec), and each of the red luminance data, the green luminance data, and the blue luminance data is “0xFE”. Will be explained. In this LED data, white lighting is performed by three LEDs, a red LED, a blue LED, and a green LED.

上述したLEDデータがLEDドライバ280に入力されると、LEDドライバ280は、後述の制御部位の情報(各ポートのポート情報)を参照して、LEDデータの中から接続されたLED281の種別に対応する輝度データを参照し、該輝度データに対応する駆動信号をLED281に出力する。それゆえ、図45に示す例では、ポート0に接続された赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、この際、ポート1に接続された青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、この際、ポート2に接続された緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。   When the above-described LED data is input to the LED driver 280, the LED driver 280 refers to information on a control part (port information of each port) described later, and corresponds to the type of the LED 281 connected from the LED data. The luminance data to be referred to is referred to, and a drive signal corresponding to the luminance data is output to the LED 281. Therefore, in the example shown in FIG. 45, only the red luminance data “0xFE” in the LED data is output to the red LED connected to port 0, and the red LED corresponds to the red luminance data “0xFE”. Illuminates for about 48 msec at a brightness of At this time, only the blue luminance data “0xFE” in the LED data is output to the blue LED connected to the port 1, and the blue LED has a luminance corresponding to the blue luminance data “0xFE” at about 48 msec. Lights for a while. Furthermore, at this time, only the green luminance data “0xFE” in the LED data is output to the green LED connected to the port 2, and the green LED has a luminance corresponding to the green luminance data “0xFE” and is about 48 msec. Lights for a while.

なお、図45に示す例において、消灯動作を行う場合には、各色の輝度データに「0」がセットされる。   In the example shown in FIG. 45, when performing the light-off operation, “0” is set in the luminance data of each color.

上述のように、本実施形態では、LEDドライバ280に対して出力されるLEDデータは、各色(赤、青、緑)成分の輝度値を少なくとも含み、発光態様を特定可能なデータ形態を有する。そして、LEDドライバ280からそれに接続された複数のLED281にLEDデータが出力されると、各LED281には、LEDデータ内の自身の発光色に対応する色成分の輝度データが出力される(各LED281において、LEDデータ内の対応する色成分の輝度データのみが参照される)。   As described above, in the present embodiment, the LED data output to the LED driver 280 has at least a luminance value of each color (red, blue, green) component and has a data form that can specify the light emission mode. Then, when the LED data is output from the LED driver 280 to the plurality of LEDs 281 connected thereto, the luminance data of the color component corresponding to its own emission color in the LED data is output to each LED 281 (each LED 281 , Only the luminance data of the corresponding color component in the LED data is referenced).

このような構成のLEDデータを用いて、一つのLEDドライバ280により複数のLED281を発光制御した場合、複数のLEDが互いに異なる発光色のLED281であっても、各LED281の輝度値(データ)を把握することが容易になるので、複数のLED281による発光色の合成処理が容易になる。また、この際の発光色の合成にかかる処理を、LEDデータがセットされたLEDドライバ280により実行することも可能になるので、複雑なLED発光制御も容易に実行可能となり、LED281を用いたより高度な演出制御(LEDアニメーション制御)を容易に実行することができる。   When a plurality of LEDs 281 are controlled to be emitted by a single LED driver 280 using the LED data having such a configuration, even if the plurality of LEDs are LEDs 281 having different emission colors, the luminance value (data) of each LED 281 is obtained. Since it becomes easy to grasp | ascertain, the synthetic | combination process of the luminescent color by several LED281 is easy. In addition, since the processing related to the synthesis of the light emission color at this time can be executed by the LED driver 280 in which the LED data is set, complicated LED light emission control can be easily executed, which is more advanced than using the LED 281. Production control (LED animation control) can be easily executed.

また、本実施形態では、LEDドライバ280に対して出力されるLEDデータの構成は、LEDドライバ280に接続されたLED281の種別に関係なく同じである。それゆえ、所定のLEDドライバ280における発光態様(発光色)と同じ発光態様を行う他のLEDドライバ280に対して、所定のLEDドライバ280で用いるLEDデータを他のLEDドライバ280でも用いる(LEDデータを共通化する)ことができる。この場合、LEDデータを共通化することができるとともに、LED281の点灯動作に関する処理も共通化することができる。   In this embodiment, the configuration of LED data output to the LED driver 280 is the same regardless of the type of the LED 281 connected to the LED driver 280. Therefore, the LED data used in the predetermined LED driver 280 is also used in the other LED drivers 280 with respect to other LED drivers 280 that perform the same light emission mode as the light emission mode (emission color) in the predetermined LED driver 280 (LED data). Can be made common). In this case, the LED data can be shared, and the processing related to the lighting operation of the LED 281 can also be shared.

このようなLEDデータ及び点灯動作処理の共通化という効果は、1つのLEDドライバ280に接続された赤色LED、緑色LED及び青色LEDを用いてフルカラー点灯を行う場合、すなわち、各色の発光配分が重要なパラメータとなるLED発光制御を実行する場合において、特に顕著になる。それゆえ、本実施形態では、フルカラーLEDの発光制御もまた容易に実行することができる。   The effect of such common use of LED data and lighting operation processing is important when full color lighting is performed using a red LED, a green LED, and a blue LED connected to one LED driver 280, that is, emission distribution of each color is important. This is particularly noticeable when executing LED light emission control, which is a difficult parameter. Therefore, in this embodiment, the light emission control of the full color LED can also be easily performed.

なお、本明細書でいう、「LEDデータ(駆動データ)の形式」は、上述した複数種の色成分の輝度データ及び点灯時間に関するデータからなるデータフォーマットに限定されない。例えば、輝度データのデータフォーマットには、輝度データを生成する時に使用されるデータフォーマット、CGROM206内に格納される時のデータフォーマット等が含まれる。また、CGROM206内に格納されている輝度データが、圧縮処理やファイル形式の変換処理などによりデータフォーマットの形式を有していない変数、変数の群又はデータである場合においても、プログラム上で、該変数、変数の群(構造体)又はデータの使用方法として、それらを輝度データの一群として使用している場合には、該変数、変数の群(構造体)又はデータを輝度データのデータフォーマットとして認識することができる。それゆえ、本明細書でいう、「LEDデータ(駆動データ)の形式」とは、これらの輝度データのデータフォーマットを含む意味である。   The “format of LED data (driving data)” referred to in this specification is not limited to the data format including the luminance data of the plurality of types of color components and the data relating to the lighting time. For example, the data format of the luminance data includes a data format used when generating the luminance data, a data format when stored in the CGROM 206, and the like. Even when the luminance data stored in the CGROM 206 is a variable, a group of variables, or data that does not have a data format format by compression processing or file format conversion processing, When a variable, a group of variables (structure) or data is used as a group of luminance data, the variable, group of variables (structure) or data is used as a data format for luminance data. Can be recognized. Therefore, the “LED data (drive data) format” as used in the present specification is meant to include the data format of these luminance data.

[LEDデータの生成(合成)手法]
次に、音声・LED制御回路220で行われるLEDデータの生成(合成)処理の手法について説明する。本実施形態では、音声・LED制御回路220は、CGROM206から読み出した所定のLEDデータをそのままLEDドライバ280(ポート)に出力することもできるが、CGROM206から複数のLEDデータを読み出し、それらのLEDデータを合成して対応するポートに出力する機能も備える。
[LED data generation (synthesis) method]
Next, a method of generating (combining) LED data performed by the voice / LED control circuit 220 will be described. In this embodiment, the voice / LED control circuit 220 can output the predetermined LED data read from the CGROM 206 to the LED driver 280 (port) as it is, but reads a plurality of LED data from the CGROM 206 and outputs the LED data. The function is also provided to synthesize and output to the corresponding port.

この機能を実現するために、音声・LED制御回路220には、複数のLEDデータのそれぞれを読み出して各種処理を施すための複数のチャンネルがポート毎に設けられる。具体的には、音声・LED制御回路220において、LEDデータをセット可能な8つのチャンネル(第1チャンネル〜第8チャンネル)がポート毎に設けられる。   In order to realize this function, the voice / LED control circuit 220 is provided with a plurality of channels for each port for reading each of the plurality of LED data and performing various processes. Specifically, in the voice / LED control circuit 220, eight channels (first channel to eighth channel) in which LED data can be set are provided for each port.

そして、本実施形態では、チャンネル毎にLEDデータの実行優先順位が予め決められており、複数のチャンネルにLEDデータがセットされている場合には、その実行優先順位に従って(基づいて、応じて、又は、対応して)、LEDドライバ280内のポートにセットされるLEDデータが決定される。なお、本実施形態では、第1チャンネルが最もLEDデータの実行優先順位が低いチャンネルとし、チャンネル番号の増加とともに実行優先順位が高くなるようにLEDデータの実行優先順位が設定されている。それゆえ、本実施形態では、第8チャンネルが実行優先順位の最も高いチャンネルとなる。また、本実施形態では、第8チャンネルは、エラー発生時専用のチャンネルに設定される。なお、本明細書でいうチャンネル毎に設定される「LEDデータの実行優先順位」とは、LEDデータ(駆動データ)の出力、使用、設定、セット、ロードなどを行う際の優先順位である。   And in this embodiment, the execution priority of LED data is predetermined for every channel, and when LED data is set to a plurality of channels, according to the execution priority (based on, (Or correspondingly), LED data set to a port in the LED driver 280 is determined. In the present embodiment, the first channel is the channel with the lowest LED data execution priority, and the LED data execution priority is set so that the execution priority increases as the channel number increases. Therefore, in the present embodiment, the eighth channel is the channel with the highest execution priority. In the present embodiment, the eighth channel is set as a dedicated channel when an error occurs. The “LED data execution priority” set for each channel in this specification is a priority when LED data (driving data) is output, used, set, set, loaded, or the like.

例えば、LEDドライバ280内の所定のポートに対して、第2、第4及び第6チャンネルにそれぞれLEDデータ(輝度データ)がセットされている場合には、これらのチャンネルのうち、実行優先順位の最も高い第6チャンネルのLEDデータが合成結果として音声・LED制御回路220からLEDドライバ280内の所定のポートに出力(セット)される。   For example, when LED data (luminance data) is set in the second, fourth, and sixth channels for a predetermined port in the LED driver 280, the execution priority order of these channels is set. The highest LED data of the sixth channel is output (set) from the voice / LED control circuit 220 to a predetermined port in the LED driver 280 as a synthesis result.

なお、チャンネルに読み出されたLEDデータは、後述のデータテーブル情報とともに、チャンネルの登録バッファ(記憶手段)に格納される。具体的には、まず、ホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、CGROM206に格納されたデータテーブル情報及びそれに対応付けられたLEDデータを取得する。データテーブル情報には、読み出したLEDデータをセットするチャンネルの情報が含まれており、音声・LED制御回路220は、このデータテーブル情報で指定されたチャンネルの登録バッファに、読み出したLEDデータ及びデータテーブル情報を上書きして格納する。ただし、読み出されたLEDデータを登録バッファに格納(上書き)する際には、チャンネルに設定されたLEDデータの実行優先順位に基づいて、LEDデータを登録バッファに上書きするか否かの判断が行われる。なお、データテーブル情報の内容については、後で詳述する。   The LED data read to the channel is stored in a channel registration buffer (storage means) together with data table information to be described later. Specifically, when a lamp request (LED control request) is input from the host control circuit 210 to the voice / LED control circuit 220, the voice / LED control circuit 220 stores the lamp request in the CGROM 206 based on the lamp request. The obtained data table information and the LED data associated therewith are acquired. The data table information includes channel information for setting the read LED data, and the audio / LED control circuit 220 reads the read LED data and data into the registration buffer of the channel specified by the data table information. Overwrite table information and store. However, when the read LED data is stored (overwritten) in the registration buffer, it is determined whether to overwrite the LED data in the registration buffer based on the execution priority of the LED data set in the channel. Done. The contents of the data table information will be described in detail later.

本実施形態では、登録バッファに読み出したLEDデータ及びデータテーブル情報を上書きして格納する例を説明したが、後述の図48に示すようなLEDデータ及びデータテーブル情報を指定可能な情報(発光制御情報に対応する情報)を登録バッファに上書きして格納する構成にしてもよい。この場合には、LEDデータ及びデータテーブル情報を登録バッファとは異なる記憶領域(物理的に同じ記憶媒体の中で領域的に該記憶領域と登録バッファとが分けられている場合)から取得するように制御してもよいし、また、登録バッファに格納された情報に基づいて、物理的に異なる記憶媒体の記憶領域からLEDデータ及びデータテーブル情報を取得するように制御してもよい。   In this embodiment, the example in which the read LED data and the data table information are overwritten and stored in the registration buffer has been described. However, information (light emission control) that can specify LED data and data table information as shown in FIG. The information corresponding to the information) may be overwritten and stored in the registration buffer. In this case, the LED data and the data table information are acquired from a storage area different from the registration buffer (when the storage area and the registration buffer are physically divided in the same storage medium). In addition, the LED data and the data table information may be controlled to be acquired from the storage areas of physically different storage media based on the information stored in the registration buffer.

なお、「発光制御情報に対応する情報」は、後述の図48に示すLED制御IDを含む情報(発光制御情報を特定する情報)に限定されず、発光制御情報に関する情報であれば任意の情報を採用することができる。それゆえ、本実施形態の構成のように、発光制御情報に対応する情報として、発光制御情報そのもの(LEDデータ及びデータテーブル情報)を採用してもよい。   The “information corresponding to the light emission control information” is not limited to information including the LED control ID shown in FIG. 48 to be described later (information for specifying the light emission control information). Can be adopted. Therefore, as in the configuration of the present embodiment, the light emission control information itself (LED data and data table information) may be adopted as information corresponding to the light emission control information.

また、ここで、「透明定義」のLEDデータ(輝度データ)がセットされている場合の点灯態様を説明する。例えば、第4チャンネルに赤点灯を行うLEDデータ(輝度データ)が設定され、且つ、第6チャンネルに「透明定義」のLEDデータ(輝度データ)が設定されている場合には、第4チャンネルの赤点灯を行うLEDデータが出力される。すなわち、複数のチャンネルにLEDデータが設定されている場合に、実行優先順位の低いチャンネルのLEDデータを優先して出力したい場合には、「透明定義」のLEDデータを実行優先順位の高いチャンネルに設定する。なお、第4チャンネルに赤点灯を行うLEDデータが設定され、且つ、第6チャンネルに「消灯データ」が設定されている場合には、実行優先順位の高い第6チャンネルの「消灯データ」が優先して出力され、LED281は点灯しない。なお、例えば、第2チャンネル、第4チャンネル及び第6チャンネルにのみLEDデータがセットされ、且つ、セットされているLEDデータが全て「透明定義」のLEDデータである場合にもまた、LED281は発光しない。   Here, a lighting mode when LED data (luminance data) of “transparency definition” is set will be described. For example, when LED data (luminance data) for red lighting is set in the fourth channel and LED data (luminance data) of “transparency definition” is set in the sixth channel, the fourth channel LED data that lights red is output. That is, when LED data is set for a plurality of channels and LED data of a channel with a low execution priority is to be output with priority, LED data of “transparency definition” is set to a channel with a high execution priority. Set. If LED data for red lighting is set for the 4th channel and “lighting-out data” is set for the 6th channel, “lighting-out data” of the 6th channel with higher execution priority is given priority. And the LED 281 is not lit. For example, when the LED data is set only in the second channel, the fourth channel, and the sixth channel, and the set LED data are all “transparent definition” LED data, the LED 281 emits light. do not do.

また、本実施形態では、最も実行優先順位の低いチャンネルには「透明定義」のLEDデータが設定されない構成とするが、本発明はこれに限定されず、最も実行優先順位の低いチャンネルに「透明定義」のLEDデータを設定してもよい。   In this embodiment, LED data of “transparency definition” is not set to the channel with the lowest execution priority. However, the present invention is not limited to this, and “transparent” is set to the channel with the lowest execution priority. LED data of “definition” may be set.

さらに、「消灯データ」及び「透明定義」のデータを同一に扱い、両データを、「消灯データ」又は「透明定義」のデータとして扱ってもよい。その場合には、LEDデータの構成を任意に変更し、各チャンネルで制御可能なLEDが予め重複しないようにするなど、LED制御を行う上での設定を適宜変更する。このような構成を採用した場合、例えば、「消灯データ」及び「透明定義」のデータの一方のデータしか取り扱わない遊技機においても対応可能になる。   Furthermore, “light-out data” and “transparent definition” data may be handled in the same way, and both data may be handled as “light-out data” or “transparent definition” data. In that case, the configuration for LED control is appropriately changed such that the configuration of the LED data is arbitrarily changed so that the LEDs that can be controlled in each channel do not overlap in advance. When such a configuration is adopted, for example, a game machine that handles only one of “light-off data” and “transparency definition” data can be used.

なお、本実施形態では、「チャンネル」(系統)とは、シーケンサーチャンネルのことを示し、シーケンサーチャンネルが変数やレジスタに値を設定するというような表現が可能である。しかしながら、本発明はこれに限定されず、「チャンネル」は、例えば、単にシーケンサーの数を示すものであってもよいし、シーケンサーを含む再生手段(自動再生機能)であってもよい。また、ストップチャンネル(指定される音声再生をストップするチャンネル)などが「チャンネル」に含まれていてもよい。さらに、「チャンネル」は、表示装置13で表示されるアニメーションやLEDアニメーション、音声の再生の実行(開始、停止、終了、中断などを含む)可能な再生機能の総称であり、また、再生機能において同時に再生可能なデータ数(アニメーション数)を表すための単位(8チャンネルと言えば、同時に8つのデータを再生可能)でもある。   In the present embodiment, the “channel” (system) indicates a sequencer channel, and can be expressed such that the sequencer channel sets a value in a variable or a register. However, the present invention is not limited to this, and the “channel” may simply indicate, for example, the number of sequencers, or may be playback means (automatic playback function) including a sequencer. Further, a stop channel (a channel for stopping designated audio reproduction) or the like may be included in the “channel”. Furthermore, “channel” is a general term for playback functions that can execute (including start, stop, end, stop, etc.) playback of animations, LED animations, and sounds displayed on the display device 13. It is also a unit for representing the number of data that can be reproduced at the same time (the number of animations).

[LEDアニメーションの生成手法]
本実施形態のパチンコ遊技機1では、上述のように、ランプ群18に、複数のLED281が含まれる。そして、決定された演出内容に応じて、音声・LED制御回路220は、複数のLED281を様々なパターンで点灯/消灯させて所定の演出(LEDアニメーション)を行う。それゆえ、本実施形態では、LEDアニメーションが決まれば、その演出に必要な各種LEDデータが指定される。
[LED animation generation method]
In the pachinko gaming machine 1 of the present embodiment, the lamp group 18 includes a plurality of LEDs 281 as described above. Then, the voice / LED control circuit 220 performs a predetermined effect (LED animation) by turning on / off the plurality of LEDs 281 in various patterns according to the determined effect content. Therefore, in this embodiment, when the LED animation is determined, various LED data necessary for the production is designated.

また、本実施形態では、複数のLED281を連動させて所定のLEDアニメーションによる演出を行うので、所定のLEDアニメーションに関与する複数のLED281の点灯/消灯動作を一括して管理及び制御する。以下では、音声・LED制御回路220によりLEDアニメーションを実行するために、発光動作を一括して管理及び制御するポート群(LED群)を「制御部位」という。   In the present embodiment, since a plurality of LEDs 281 are interlocked to produce an effect by a predetermined LED animation, the lighting / extinguishing operations of the plurality of LEDs 281 involved in the predetermined LED animation are collectively managed and controlled. In the following, a port group (LED group) that collectively manages and controls the light emission operations in order to execute LED animation by the voice / LED control circuit 220 is referred to as a “control part”.

本実施形態では、上述のように、音声・LED制御回路220には、LED281(ポート)毎にLEDデータがセット可能な8つのチャンネル(第1チャンネル〜第8チャンネル)が設けられているので、制御部位もチャンネル毎に設定される。そして、音声・LED制御回路220によりLEDアニメーションを実行する際には、各チャンネルの制御部位のLEDデータをチャンネル間で合成したデータがLEDアニメーションのデータとして出力される。なお、制御部位は、チャンネル間で互いに同じであってもよいし、チャンネル毎に異なっていてもよい。   In the present embodiment, as described above, the audio / LED control circuit 220 is provided with eight channels (first channel to eighth channel) in which LED data can be set for each LED 281 (port). The control part is also set for each channel. When the voice / LED control circuit 220 executes LED animation, data obtained by combining the LED data of the control part of each channel between the channels is output as LED animation data. In addition, a control part may mutually be the same between channels, and may differ for every channel.

また、音声・LED制御回路220には、各チャンネルにおいて設定された制御部位におけるLED281の点灯/消灯動作を一括して管理及び制御するための、シーケンサー(駆動データ制御手段)が制御部位毎に設けられる。   In addition, the voice / LED control circuit 220 is provided with a sequencer (drive data control means) for each control part for collectively managing and controlling the ON / OFF operation of the LED 281 in the control part set in each channel. It is done.

ここで、LEDアニメーションの生成例(LEDデータの合成例)を、図46〜図49を参照しながら具体的に説明する。   Here, an example of generating an LED animation (an example of combining LED data) will be specifically described with reference to FIGS. 46 to 49.

(1)生成例1
図46A及び図46Bは、制御部位の範囲がチャンネル間で互いに同じである場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図46A及び図46Bに示す例では、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図46A及び図46Bに示す例では、8つのチャンネルのうち、第6チャンネル〜第8チャンネルにLEDデータがセットされる例を説明する。
(1) Generation example 1
FIG. 46A and FIG. 46B are diagrams showing an outline of generation and output operations of LED animation when the range of the control part is the same between channels. In the example illustrated in FIGS. 46A and 46B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. In the example shown in FIGS. 46A and 46B, an example in which LED data is set in the sixth to eighth channels among the eight channels will be described.

さらに、図46A及び図46Bに示す例では、第6チャンネル〜第8チャンネルのそれぞれにおいて、全てのLED281(第1LED〜第8LED)が制御部位として設定されている例を説明する。このような場合には、第6チャンネル〜第8チャンネルの各LED281にそれぞれ所定のLEDデータがセットされる。   Furthermore, in the example illustrated in FIGS. 46A and 46B, an example will be described in which all LEDs 281 (first LED to eighth LED) are set as control parts in each of the sixth channel to the eighth channel. In such a case, predetermined LED data is set in each LED 281 of the sixth channel to the eighth channel.

具体的には、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。また、第7チャンネルでは、第1LED〜第5LEDに「緑色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。   Specifically, in the eighth channel, LED data of “red” lighting is set to the first LED and the third LED, and “no data” (light-off data) is set to the other LEDs 281. In the seventh channel, LED data of “green” lighting is set to the first LED to the fifth LED, and “no data” (light-off data) is set to the other LEDs 281. In the sixth channel, LED data of “blue” lighting is set to all the LEDs 281.

図46Aに示す例において、第6チャンネル〜第8チャンネルのLEDデータを合成すると、制御部位(全LED)内の各LED281には、最も実行優先順位の高い第8チャンネルのLEDデータが合成結果としてセットされる。それゆえ、この例では、図46Bに示すように、第8チャンネルに格納されているLED281の点灯パターンと同じパターンが合成後のLEDアニメーションとして出力される。   In the example shown in FIG. 46A, when the LED data of the sixth channel to the eighth channel are combined, the LED data of the eighth channel having the highest execution priority is combined with each LED 281 in the control part (all LEDs) as a combination result. Set. Therefore, in this example, as shown in FIG. 46B, the same pattern as the lighting pattern of the LED 281 stored in the eighth channel is output as the synthesized LED animation.

(2)生成例2
図47A及び図47Bは、制御部位の範囲がチャンネル間で互いに異なる場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図47A及び図47Bに示す例では、生成例1と同様に、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図47A及び図47Bに示す例では、生成例1と同様に、8つのチャンネルのうち、第6チャンネル〜第8チャンネルにLEDデータがセットされる例を説明する。
(2) Generation example 2
47A and 47B are diagrams showing an outline of generation and output operations of LED animation when the range of the control part is different between channels. In the example illustrated in FIGS. 47A and 47B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) as in Generation Example 1 will be described. In the example shown in FIGS. 47A and 47B, an example in which LED data is set in the sixth channel to the eighth channel among the eight channels, as in the generation example 1, will be described.

さらに、図47A及び図47Bに示す例では、第8チャンネルの制御部位が第1LED〜第3LEDに設定され、第7チャンネルの制御部位が第1LED〜第5LEDに設定され、そして、第6チャンネルの制御部位は全てのLED281に設定されている例を説明する。   Further, in the example shown in FIGS. 47A and 47B, the control part of the eighth channel is set to the first LED to the third LED, the control part of the seventh channel is set to the first LED to the fifth LED, and the control part of the sixth channel is set. An example in which the control part is set for all the LEDs 281 will be described.

また、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、第2LEDには「データ無し」(消灯データ)がセットされる。第7チャンネルでは、第1LED〜第5LEDに「緑色」点灯のLEDデータがセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。なお、第8及び第7チャンネルにおいて、制御部位に指定されていないLED281のポートにはLEDデータはセットされない。   In the eighth channel, LED data of “red” lighting is set to the first LED and the third LED, and “no data” (light-off data) is set to the second LED. In the seventh channel, LED data of “green” lighting is set to the first LED to the fifth LED. In the sixth channel, LED data of “blue” lighting is set to all the LEDs 281. In the eighth and seventh channels, LED data is not set to the port of the LED 281 that is not designated as the control part.

図47Aに示す例において、第6チャンネル〜第8チャンネルのLEDデータを合成すると、第1LED〜第3LEDでは、第6チャンネル〜第8チャンネルのLEDデータが重複するが、実行優先順位の最も高い第8チャンネルのLEDデータが合成結果としてセットされる。第4LED及び第5LEDでは、第7チャンネル及び第6チャンネルのLEDデータが重複するが、実行優先順位の高い第7チャンネルのLEDデータが合成結果としてセットされる。また、第6LED〜第8LEDでは、第6チャンネルにのみLEDデータがセットされているので、第6チャンネルのLEDデータが合成結果としてセットされる。   In the example shown in FIG. 47A, when the LED data of the 6th channel to the 8th channel are combined, the LED data of the 6th channel to the 8th channel overlap in the 1st LED to the 3rd LED. 8-channel LED data is set as a result of synthesis. In the fourth LED and the fifth LED, the LED data of the seventh channel and the sixth channel overlap, but the LED data of the seventh channel having a high execution priority is set as the synthesis result. Further, in the sixth to eighth LEDs, the LED data is set only for the sixth channel, so the LED data for the sixth channel is set as a synthesis result.

それゆえ、合成後のLEDアニメーションにおける、第1LED〜第3LEDの点灯パターンは、図47Bに示すように、第8チャンネルの第1LED〜第3LEDの点灯パターンと同じになり、第4LED及び第5LEDの点灯パターンは、第7チャンネルの第4LED及び第5LEDの点灯パターンと同じになり、第6LED〜第8LEDの点灯パターンは、第6チャンネルの第6LED〜第8LEDの点灯パターンと同じになる。   Therefore, the lighting pattern of the first LED to the third LED in the LED animation after composition is the same as the lighting pattern of the first LED to the third LED of the eighth channel, as shown in FIG. 47B, and the fourth LED and the fifth LED The lighting pattern is the same as the lighting pattern of the fourth LED and the fifth LED of the seventh channel, and the lighting pattern of the sixth LED to the eighth LED is the same as the lighting pattern of the sixth LED to the eighth LED of the sixth channel.

(3)生成例3
LEDアニメーションの生成例3では、図48並びに図49A〜図49Cを参照しながら、各チャンネルのLEDデータの上書き手順の一例を説明する。なお、図48は、各チャンネルと、各チャンネルにセットされているLEDデータ名(LED制御ID)との対応を示す図である。また、図49A〜図49Cは、生成例3における各ポートのLEDデータの上書き手順のフローを示す図である。
(3) Generation example 3
In the LED animation generation example 3, an example of a procedure for overwriting LED data of each channel will be described with reference to FIGS. 48 and 49A to 49C. FIG. 48 is a diagram showing the correspondence between each channel and the LED data name (LED control ID) set in each channel. 49A to 49C are flowcharts showing the procedure of overwriting the LED data of each port in the generation example 3.

生成例3では、図49A〜図49Cに示すように、ポートAに接続されたLED281、ポートBに接続されたLED281、ポートCに接続されたLED281、及び、ポートDに接続されたLED281が、矩形状に配列されているLED群の構成例を説明する。また、第1チャンネルの制御部位は全ポートとし、第3チャンネルの制御部位はポートA〜ポートCとし、第6チャンネルの制御部位はポートAのみとする。そして、この例では、第1チャンネルに、LED281を「青色」点灯させるLEDデータ「LED_ID_B」がセットされ、第3チャンネルに、LED281を「赤色」点灯させるLEDデータ「LED_ID_R」がセットされ、第6チャンネルに、LED281を「黄色」点灯させるLEDデータ「LED_ID_G」がセットされる場合を考える。   In Generation Example 3, as shown in FIGS. 49A to 49C, the LED 281 connected to the port A, the LED 281 connected to the port B, the LED 281 connected to the port C, and the LED 281 connected to the port D are A configuration example of the LED group arranged in a rectangular shape will be described. The control part of the first channel is all ports, the control part of the third channel is port A to port C, and the control part of the sixth channel is only port A. In this example, LED data “LED_ID_B” for turning on the LED 281 “blue” is set in the first channel, and LED data “LED_ID_R” for turning on the LED 281 in “red” is set in the third channel. Consider a case where LED data “LED_ID_G” for turning on LED 281 “yellow” is set in a channel.

このようなLEDデータを音声・LED制御回路220で合成して出力する際には、まず、音声・LED制御回路220は、図49Aに示すように、最も実行優先順位の低い第1チャンネルのLEDデータ「LED_ID_B」を全ポートにセットする。   When such LED data is synthesized and output by the voice / LED control circuit 220, first, the voice / LED control circuit 220, as shown in FIG. 49A, the LED of the first channel having the lowest execution priority. Data “LED_ID_B” is set to all ports.

次いで、音声・LED制御回路220は、図49Bに示すように、次に実行優先順位の低い(第1チャンネルより実行優先順位の高い)第3チャンネルのLEDデータ「LED_ID_R」をポートA〜ポートCにセットする。この結果、ポートA〜ポートCでは、LEDデータ「LED_ID_B」上に、LEDデータ「LED_ID_R」が上書きされる。   Next, as shown in FIG. 49B, the voice / LED control circuit 220 transmits the LED data “LED_ID_R” of the third channel having the next lowest execution priority (higher execution priority than the first channel) to port A to port C. Set to. As a result, in port A to port C, the LED data “LED_ID_R” is overwritten on the LED data “LED_ID_B”.

そして、音声・LED制御回路220は、図49Cに示すように、次に実行優先順位の低い(第3チャンネルより実行優先順位の高い)第6チャンネルのLEDデータ「LED_ID_Y」をポートAにセットする。この結果、ポートAでは、LEDデータ「LED_ID_R」上に、LEDデータ「LED_ID_Y」が上書きされる。   Then, the voice / LED control circuit 220 sets the LED data “LED_ID_Y” of the sixth channel having the next lowest execution priority (higher execution priority than the third channel) to the port A, as shown in FIG. 49C. . As a result, in the port A, the LED data “LED_ID_Y” is overwritten on the LED data “LED_ID_R”.

上述したLEDデータの上書き動作が終了すると、ポートAにはLEDデータ「LED_ID_Y」がセットされ、ポートB及びポートCにはLEDデータ「LED_ID_R」がセットされ、ポートDにはLEDデータ「LED_ID_B」がセットされる。その結果、ポートAのLED281が黄色点灯し、ポートB及びポートCのLED281が赤色点灯し、ポートDのLED281が青色点灯するLEDアニメーションが実行される。   When the LED data overwriting operation is completed, LED data “LED_ID_Y” is set in port A, LED data “LED_ID_R” is set in port B and port C, and LED data “LED_ID_B” is set in port D. Set. As a result, the LED animation in which the LED 281 of the port A is lit yellow, the LED 281 of the port B and the port C is lit red, and the LED 281 of the port D is lit blue is executed.

なお、LEDデータの上書き処理は、チャンネル間の実行優先順位に基づいて行われるので、LEDデータの上書き順序は、図49A〜図49Cに示す例に限定されず、LEDデータの上書き順序は任意である。   Note that the LED data overwriting process is performed based on the execution priority between channels, and therefore the LED data overwriting order is not limited to the example shown in FIGS. 49A to 49C, and the LED data overwriting order is arbitrary. is there.

[再生チャンネル及び拡張チャンネル]
本実施形態のパチンコ遊技機1は、1回のランプリクエストに基づいて1つのLEDアニメーションを実行する機能だけでなく、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する機能も有する。本実施形態では、後者の機能を実現するために、各チャンネルを2つの制御部位に分割し、一方の制御部位を用いて一方のLEDアニメーションを実行し、他方の制御部位を用いて他方のLEDアニメーションを実行する。
[Playback channels and expansion channels]
The pachinko gaming machine 1 of this embodiment has not only a function of executing one LED animation based on one lamp request, but also a function of simultaneously executing two LED animations based on one lamp request. In this embodiment, in order to realize the latter function, each channel is divided into two control parts, one LED animation is executed using one control part, and the other LED is used using the other control part. Run the animation.

なお、以下では、1回のランプリクエストに基づいて1つのLEDアニメーション(通常のLEDアニメーション)を実行する際に使用される一方の制御部位を「再生チャンネル」と称し、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する際に使用される他方の制御部位を「拡張チャンネル」と称す。それゆえ、図46〜図49を参照して説明したLEDアニメーションの各種生成例の処理は、各チャンネル内の再生チャンネルを用いて実行され、2つのLEDアニメーションを同時に実行する際には、所定のチャンネルにおいて再生チャンネル(第1の系統)及び拡張チャンネル(第2の系統)の両方が使用される。   In the following, one control part used when executing one LED animation (ordinary LED animation) based on one lamp request is referred to as a “reproduction channel” and is based on one lamp request. The other control part used when two LED animations are simultaneously executed is referred to as an “extended channel”. Therefore, the processing of various LED animation generation examples described with reference to FIGS. 46 to 49 is executed using the playback channel in each channel, and when two LED animations are executed simultaneously, a predetermined process is performed. In the channel, both the reproduction channel (first system) and the extension channel (second system) are used.

また、2つのLEDアニメーションを同時に実行する場合には、再生チャンネル及び拡張チャンネルの動作を別個に制御する必要があるので、再生チャンネル及び拡張チャンネルに対してそれぞれ別個にシーケンサー(自動再生制御機能)及び登録バッファ(第1の登録バッファ及び第2の登録バッファ)が設けられる。   In addition, when two LED animations are executed simultaneously, it is necessary to control the operation of the playback channel and the extension channel separately, so that a sequencer (automatic playback control function) and Registration buffers (first registration buffer and second registration buffer) are provided.

ここで、各チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成の概要を、図50及び図51を参照しながら説明する。図50は、第8チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図であり、図51は、第7チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図である。   Here, the outline of the structure of the reproduction channel and the extended channel provided in each channel and the structure of the sequencer associated therewith will be described with reference to FIGS. 50 and 51. FIG. FIG. 50 is a diagram showing the configuration of the playback channel and the extended channel provided in the eighth channel, and the configuration of the sequencer associated therewith, and FIG. 51 shows the playback channel and the extension channel provided in the seventh channel. It is a figure which shows the structure of an extended channel, and the structure of the sequencer matched with them.

なお、図50及び図51に示す例では、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、この例では、各チャンネルに対して2つのシーケンサーが設けられる。すなわち、トータル(8チャンネル分)で、16個のシーケンサーが設けられる。そして、各シーケンサーには、第1チャンネルのシーケンサーから順次シーケンサー番号が設定されている。   In the example illustrated in FIGS. 50 and 51, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. In this example, two sequencers are provided for each channel. That is, a total of 16 sequencers are provided (for 8 channels). Each sequencer is assigned a sequencer number sequentially from the sequencer of the first channel.

それゆえ、例えば、第1チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「0」及び「1」が設定され、第4チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「6」及び「7」が設定される。また、各チャンネルにおいて、2つのシーケンサーのうち、シーケンサー番号が小さい方のシーケンサーが再生チャンネルで使用するシーケンサーに設定される。すなわち、例えば、第1チャンネルの再生チャンネルでは、シーケンサー番号「0」のシーケンサーが使用され、第1チャンネルにおいて拡張チャンネルが設定されている場合には、シーケンサー番号「1」のシーケンサーが拡張チャンネルに対して使用される。   Therefore, for example, sequencer numbers “0” and “1” are set for the two sequencers of the first channel, and sequencer numbers “6” and “7” are set for the two sequencers of the fourth channel, respectively. The In each channel, the sequencer with the smaller sequencer number of the two sequencers is set as the sequencer used for the playback channel. That is, for example, the sequencer with the sequencer number “0” is used in the playback channel of the first channel, and when the extension channel is set in the first channel, the sequencer with the sequencer number “1” is connected to the extension channel. Used.

それゆえ、図50に示す例のように、第8チャンネルにおいて、第1LED〜第5LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第6LED〜第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「14」のシーケンサー(図中のシーケンサー14:第1の駆動データ制御手段)が再生チャンネルで使用され、シーケンサー番号「15」のシーケンサー(図中のシーケンサー15:第2の駆動データ制御手段)が拡張チャンネルで使用される。また、図51に示す例のように、第7チャンネルにおいて、第1LED〜第7LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「12」のシーケンサー(図中のシーケンサー12)が再生チャンネルで使用され、シーケンサー番号「13」のシーケンサー(図中のシーケンサー13)が拡張チャンネルで使用される。   Therefore, as in the example shown in FIG. 50, in the eighth channel, the control part of the first LED to the fifth LED is controlled as a reproduction channel, and the control part of the remaining LEDs 281 (sixth LED to eighth LED) is controlled as an expansion channel. In this case, the sequencer with the sequencer number “14” (sequencer 14 in the figure: first drive data control means) is used in the reproduction channel, and the sequencer with the sequencer number “15” (sequencer 15 in the figure: second sequencer). Drive data control means) is used in the extension channel. Further, as in the example shown in FIG. 51, in the seventh channel, when the control portion of the first LED to the seventh LED is controlled as a reproduction channel and the control portion of the remaining LED 281 (eighth LED) is controlled as an expansion channel. The sequencer with the sequencer number “12” (sequencer 12 in the figure) is used for the reproduction channel, and the sequencer with the sequencer number “13” (sequencer 13 in the figure) is used for the extension channel.

上述した再生チャンネル及び拡張チャンネルを使用して、2つのLEDアニメーションを同時に実行する場合、2つのシーケンサーが1つのチャンネルに対してデータ更新を行うので、再生チャンネルと拡張チャンネルとの間で重複するLED281が存在すると、該LED281の制御をどちらのシーケンサーで制御するのか判断し難くなる。それゆえ、本実施形態では、再生チャンネルと拡張チャンネルとの間で重複するLED281が発生しないように、制御対象の全てのLED281に対して、再生チャンネル及び拡張チャンネルのどちらの制御部位に属するかを予め定義する。すなわち、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界を予め定義する。   When two LED animations are executed simultaneously using the playback channel and the extension channel described above, since two sequencers update data for one channel, the LED 281 that overlaps between the playback channel and the extension channel. Is present, it becomes difficult to determine which sequencer is used to control the LED 281. Therefore, in the present embodiment, in order to prevent the occurrence of overlapping LEDs 281 between the reproduction channel and the extension channel, it is determined which of the control parts of the reproduction channel and the extension channel belongs to all the LEDs 281 to be controlled. Define in advance. That is, the boundary between the control part of the reproduction channel and the control part of the extension channel is defined in advance.

なお、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は任意に設定することができる。しかしながら、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は、プログラム初期化時において、LED制御プログラムに登録される。それゆえ、LED制御プログラムの動作中は該境界の位置を変更することはできない。   Note that the boundary between the control part of the reproduction channel and the control part of the extension channel can be arbitrarily set. However, the boundary between the control part of the reproduction channel and the control part of the extension channel is registered in the LED control program at the time of program initialization. Therefore, the position of the boundary cannot be changed during the operation of the LED control program.

また、本実施形態のパチンコ遊技機1は、再生チャンネルのみの使用時には、再生チャンネルのクリア機能(再生チャンネルの各ポートに消灯データをセットする機能)を備えるが、再生チャンネル及び拡張チャンネルの両方を使用している場合には、各チャンネルのクリア機能が設けられていない。それゆえ、本実施形態では、再生チャンネル及び拡張チャンネルの両方を使用する場合を考慮して、予め各チャンネルのクリアデータ(消灯データ)を用意し、再生チャンネル及び拡張チャンネルをクリアする際(LEDアニメーション終了時)には、その予め用意されたクリアデータを用いる。   In addition, the pachinko gaming machine 1 of the present embodiment has a clear function of the playback channel (a function of setting unlit data to each port of the playback channel) when only the playback channel is used, but both the playback channel and the extension channel are provided. When using, the clear function of each channel is not provided. Therefore, in this embodiment, in consideration of the case where both the playback channel and the extension channel are used, clear data (light-off data) for each channel is prepared in advance, and when the playback channel and the extension channel are cleared (LED animation). At the end, the clear data prepared in advance is used.

[LEDアニメーションの再生方式の種別]
本実施形態では、ランプリクエスト(LED制御リクエスト)に基づいて、音声・LED制御回路220は、上述のようにして生成されたLEDデータをランプ(LED)群18に出力して、所定のLEDアニメーションを実行する。この際、該所定のLEDアニメーションは、ランプリクエスト入力時に取得されるデータテーブル情報内で指定された再生方式(LEDアニメーションの実行タイミングや再生形態を指定した情報)に従って実行される。ここで、本実施形態で用意されているLEDアニメーションの各種再生方式について説明する。なお、再生方式は、LEDアニメーションの各フレーム(ランプリクエストの受信毎)において、チャンネル毎に指定される。
[Type of LED animation playback method]
In the present embodiment, based on the lamp request (LED control request), the sound / LED control circuit 220 outputs the LED data generated as described above to the lamp (LED) group 18 to generate a predetermined LED animation. Execute. At this time, the predetermined LED animation is executed in accordance with a playback method (information specifying the execution timing and playback mode of the LED animation) specified in the data table information acquired when the lamp request is input. Here, various reproduction methods of the LED animation prepared in this embodiment will be described. The playback method is specified for each channel in each frame of the LED animation (each time a lamp request is received).

本実施形態では、次の5種類の名称の再生方式を用意する。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「NEXT」
(5)「ODONLY」
In the present embodiment, the following five types of name reproduction methods are prepared.
(1) "SHOT"
(2) “SHOT2”
(3) “LOOP”
(4) “NEXT”
(5) "ODONLY"

なお、本実施形態において、「再生方式」の情報には、LED281の点灯態様やLED281の点灯時間などのLED281の点灯/消灯に関わる情報を指定可能な情報であれば、任意の情報を採用することができる。再生方式として、例えば、LED281の再生方式を指定可能なID、数値、記号などを設定し、これらの情報に基づいてLED281の点灯態様の情報を参照する構成にしてもよいし、再生方式に直接、LED281の点灯態様の情報が設定されていてもよい。   In the present embodiment, as the “reproduction method” information, arbitrary information is adopted as long as it is information that can specify information related to the lighting / extinguishing of the LED 281 such as the lighting manner of the LED 281 and the lighting time of the LED 281. be able to. As a reproduction method, for example, an ID, a numerical value, a symbol or the like that can specify the reproduction method of the LED 281 may be set, and information on the lighting state of the LED 281 may be referred to based on such information, or the reproduction method may be directly selected. The information of the lighting mode of the LED 281 may be set.

「SHOT」は、セットされたLEDアニメーションを1回再生し、その後、最終フレームの点灯状態(LEDアニメーション終了時のLEDの点灯パターン)を維持する再生方式である。「SHOT2」は、セットされたLEDアニメーションを1回再生し、その後、LED281を消灯する再生方式である。   “SHOT” is a playback method in which the set LED animation is played once, and then the lighting state of the last frame (LED lighting pattern at the end of the LED animation) is maintained. “SHOT2” is a reproduction method in which the set LED animation is reproduced once and then the LED 281 is turned off.

「LOOP」は、LEDアニメーションが最終フレームまで再生されれば、再度、開始フレームに戻ってLEDアニメーションの再生を繰り返す再生方式、すなわち、LEDアニメーションをループ再生する方式である。   “LOOP” is a reproduction method that repeats the reproduction of the LED animation by returning to the start frame again when the LED animation is reproduced until the last frame, that is, a method of reproducing the LED animation in a loop.

「NEXT」(所定の再生方式)は、ランプリクエストが音声・LED制御回路220に入力された時に、他のLEDアニメーションが再生中であれば、ランプリクエストにより指定されたLEDアニメーションを、再生中のLEDアニメーションの終了後に続いて再生する方式である。なお、ランプリクエスト入力時に得られる再生方式の情報に「NEXT」指定が含まれていても、ランプリクエスト入力時に再生中のLEDアニメーションがなければ、「NEXT」指定されたLEDアニメーションを即時再生する。また、「NEXT」指定のランプリクエスト入力時に再生中であるLEDアニメーションが「LOOP」再生方式のLEDアニメーションである場合には、ループ再生中であるLEDアニメーションの最終フレーム再生後に続いて、「NEXT」指定のLEDアニメーションの再生を行う。   “NEXT” (predetermined playback method) indicates that if another LED animation is being played when a lamp request is input to the audio / LED control circuit 220, the LED animation specified by the lamp request is being played. This is the method of playing back after the end of the LED animation. Even if “NEXT” designation is included in the reproduction method information obtained when the lamp request is input, if there is no LED animation being reproduced at the time of lamp request input, the LED animation designated “NEXT” is immediately reproduced. In addition, when the LED animation being played at the time of the lamp request input with “NEXT” is the “LOOP” playback type LED animation, “NEXT” is followed by the last frame playback of the LED animation being looped. Play the specified LED animation.

「ODONLY」(特定の再生方式)は、ポートにセットするLEDデータ(第2の駆動データ)がある場合にのみ、該ポートからLEDデータが出力される再生方式である。ただし、「ODONLY」指定されたチャンネルにおいて、ポートにセットするLEDデータが消灯データ(第1の駆動データ)である場合(例えば、隣り合う赤色LED、青色LED及び緑色LEDに出力するLEDデータが全て0である場合)には、「LEDデータ無し」の状態であるとし、該ポートには、LEDデータ(消灯データ)がセットされない。   “ODONLY” (specific reproduction method) is a reproduction method in which LED data is output from the port only when there is LED data (second drive data) to be set in the port. However, in the channel designated “ODONLY”, when the LED data set in the port is the extinguishing data (first drive data) (for example, all the LED data output to the adjacent red LED, blue LED, and green LED is all In the case of 0), it is assumed that there is no LED data, and LED data (light-out data) is not set in the port.

なお、ランプリクエストが音声・LED制御回路220に入力された時に取得されるデータテーブル情報内で指定される再生方式のパターンは、次の12種類である。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「SHOT|NEXT」
(5)「SHOT2|NEXT」
(6)「LOOP|NEXT」
(7)「SHOT|ODONLY」
(8)「SHOT2|ODONLY」
(9)「LOOP|ODONLY」
(10)「SHOT|NEXT|ODONLY」
(11)「SHOT2|NEXT|ODONLY」
(12)「LOOP|NEXT|ODONLY」
Note that the following 12 types of reproduction system patterns are specified in the data table information acquired when a lamp request is input to the audio / LED control circuit 220.
(1) "SHOT"
(2) “SHOT2”
(3) “LOOP”
(4) “SHOT | NEXT”
(5) "SHOT2 | NEXT"
(6) “LOOP | NEXT”
(7) “SHOT | ODONLY”
(8) “SHOT2 | ODONLY”
(9) “LOOP | ODONLY”
(10) "SHOT | NEXT | ODONLY"
(11) “SHOT2 | NEXT | ODONLY”
(12) “LOOP | NEXT | ODONLY”

上述のように、本実施形態では、LEDアニメーションの再生方式として、「SHOT」、「SHOT2」及び「LOOP」のいずれかが必ず指定され、「NEXT」及び/又は「ODONLY」は、必要(演出内容)に応じて「SHOT」、「SHOT2」及び「LOOP」のいずれかに付随して指定される。なお、上述した各種再生方式に基づくLEDアニメーションの再生動作例は、後で図面を参照しながら具体的に説明する。   As described above, in this embodiment, one of “SHOT”, “SHOT2”, and “LOOP” is always specified as the LED animation playback method, and “NEXT” and / or “ODONLY” is necessary (production) Depending on the content), it is specified accompanying one of “SHOT”, “SHOT2” and “LOOP”. An example of the LED animation playback operation based on the above-described various playback methods will be specifically described later with reference to the drawings.

[再生方式に基づくLEDアニメーションの切り替え再生]
本実施形態では、LEDアニメーションの実行期間が、ホスト制御回路210のランプリクエストの出力処理のFPS周期(例えば、約16.7msec、約33.3msec等)より長い場合もある。この場合には、LEDアニメーションの再生途中に、次のランプリクエストが音声・LED制御回路220に入力されることもある。
[LED animation switching playback based on playback method]
In the present embodiment, the LED animation execution period may be longer than the FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.) of the lamp request output processing of the host control circuit 210. In this case, the next lamp request may be input to the audio / LED control circuit 220 during the reproduction of the LED animation.

このような場合には、音声・LED制御回路220は、新たに入力されたランプリクエストに基づいて取得される再生方式に従ってLEDアニメーションの切り替え再生を行う。例えば、次のランプリクエストに基づいて取得される再生方式に「NEXT」が指定されていなければ、再生中のLEDアニメーションのデータを破棄し、新たに入力されたランプリクエストに基づいて作成されたLEDアニメーションの再生を即時開始する。   In such a case, the audio / LED control circuit 220 performs LED animation switching reproduction according to a reproduction method acquired based on a newly input lamp request. For example, if “NEXT” is not specified as the playback method acquired based on the next lamp request, the LED animation data being played back is discarded, and the LED created based on the newly input lamp request Starts playing the animation immediately.

ここで、図52に、LEDアニメーションの切り替え再生パターンの各種例を示す。なお、図52は、第1ランプリクエストに基づいて作成されたLEDアニメーションの再生中に、同一チャンネルに対して、第2ランプリクエスト、又は、第2ランプリクエスト及び第3ランプリクエストが音声・LED制御回路220に入力された場合における、LEDアニメーションの切り替え再生パターンの一例をまとめた表である。   FIG. 52 shows various examples of LED animation switching reproduction patterns. Note that FIG. 52 shows that the second lamp request or the second lamp request and the third lamp request are voice / LED controlled for the same channel during the reproduction of the LED animation created based on the first lamp request. 10 is a table summarizing examples of LED animation switching reproduction patterns when input to a circuit 220;

以下、図53〜図57を参照しながら、図52中の一部のLEDアニメーションの切り替え再生パターンについて説明する。   Hereinafter, a part of the LED animation switching reproduction pattern in FIG. 52 will be described with reference to FIGS. 53 to 57.

図53は、図52中の切り替え再生パターン2に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン2は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「LOOP」が指定されている場合の切り替え再生パターンである。   FIG. 53 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to the switching playback pattern 2 in FIG. In the switching reproduction pattern 2, the second lamp request is input to the sound / LED control circuit 220 during reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, and reproduction at that time is performed. This is a switching reproduction pattern when “LOOP” is designated as the method.

切り替え再生パターン2では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「LOOP」のみが指定されていると、図53に示すように、第2ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータが破棄され(再生中のLEDアニメーションを終了し)、第2ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が即時開始される。   In the switching reproduction pattern 2, first, at the time of inputting the first lamp request, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the sound / LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If only “LOOP” is specified in the reproduction method information obtained at this time, as shown in FIG. 53, when the second lamp request is input, LED animation data based on the first lamp request being reproduced is obtained. Is discarded (the LED animation being reproduced is terminated), and reproduction of the LED animation of the reproduction method “LOOP” based on the second lamp request is immediately started.

図54は、図52中の切り替え再生パターン4に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン4は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。   FIG. 54 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 4 in FIG. Note that the switching reproduction pattern 4 is that the second lamp request is input to the audio / LED control circuit 220 during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, and the reproduction at that time is performed. This is a switching reproduction pattern when “SHOT | NEXT” is designated as the method.

切り替え再生パターン4では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図54に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。   In the switching reproduction pattern 4, first, at the time of inputting the first lamp request, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the sound / LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If “SHOT | NEXT” is specified in the information on the reproduction method obtained at this time, as shown in FIG. 54, the second lamp request is issued after the reproduction of the LED animation based on the first lamp request being reproduced. The reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on is started. In this case, the LED animation playback operation based on the second lamp request is in a standby state from the time when the second lamp request is input until the end of the LED animation playback based on the first lamp request.

図55は、図52中の切り替え再生パターン6に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン6は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、各ランプリクエストにおいて再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。   FIG. 55 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 6 in FIG. Note that the switching reproduction pattern 6 indicates that the second lamp request and the third lamp request are in this order during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request. This is a switching reproduction pattern when “SHOT | NEXT” is designated as the reproduction method in each lamp request.

切り替え再生パターン6では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力される。そして、各ランプリクエストにおいて再生方式の情報として「SHOT|NEXT」が指定されていると、図55に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始され、第2ランプリクエストに基づくLEDアニメーションの再生終了後に第3ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。   In the switching reproduction pattern 6, first, when the first lamp request is input, reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, during the reproduction of the LED animation based on the first lamp request, the second lamp request and the third lamp request are input to the voice / LED control circuit 220 in this order. If “SHOT | NEXT” is designated as the playback method information in each lamp request, as shown in FIG. 55, the second lamp request is made after the LED animation based on the first lamp request being played is finished. LED animation playback of the playback method “SHOT | NEXT” based on the second ramp request is started, and after the LED animation playback based on the second lamp request ends, playback of the LED animation of the playback method “SHOT | NEXT” based on the third lamp request starts. The

この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。また、第3ランプリクエストに基づくLEDアニメーションの再生動作は、第3ランプリクエスト入力時から第2ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。   In this case, the LED animation playback operation based on the second lamp request is in a standby state from the time when the second lamp request is input until the end of the LED animation playback based on the first lamp request. Also, the LED animation playback operation based on the third lamp request is in a standby state from the time when the third lamp request is input until the end of the LED animation playback based on the second lamp request.

図56は、図52中の切り替え再生パターン7に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン7は、第1ランプリクエストに基づいて作成された再生方式「LOOP」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。   FIG. 56 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 7 in FIG. Note that the switching reproduction pattern 7 is that the second lamp request is input to the audio / LED control circuit 220 during reproduction of the LED animation of the reproduction method “LOOP” created based on the first lamp request, and reproduction at that time is performed. This is a switching reproduction pattern when “SHOT | NEXT” is designated as the method.

切り替え再生パターン7では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの所定回数目(図56に示す例では2回目)のループ再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図56に示すように、第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了時までの期間、待機状態になる。   In the switching reproduction pattern 7, first, at the time of inputting the first lamp request, the reproduction of the LED animation of the reproduction method “LOOP” based on the first lamp request is started. Next, the second lamp request is input to the sound / LED control circuit 220 during the loop reproduction of the LED animation based on the first lamp request a predetermined number of times (second time in the example shown in FIG. 56). If “SHOT | NEXT” is designated in the information of the reproduction method obtained at this time, as shown in FIG. 56, the second time after the end of the loop reproduction of the LED animation based on the first ramp request is completed. Reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on the lamp request is started. In this case, the LED animation playback operation based on the second lamp request is in a standby state from the time when the second lamp request is input until the end of the predetermined number of loop playbacks of the LED animation based on the first lamp request.

なお、本実施形態では、例えば、図55や図56などで示したように、「NEXT」指定となるランプリクエストが続けて音声・LED制御回路220に入力された場合には、LEDアニメーションの連続再生が行われる。しかしながら、本実施形態では、1回の連続再生で再生されるLEDアニメーションの最大個数は8個とする。そして、8個目のLEDアニメーション再生中にランプリクエストが音声・LED制御回路220に入力され、その際に得られる再生方式が「NEXT」指定を含むものである場合には、該ランプリクエストに基づいて作成されたLEDアニメーションのデータは破棄される。この再生動作の時間軸上の切り替え再生フローを、図57に示す。   In the present embodiment, for example, as shown in FIG. 55, FIG. 56, and the like, when a lamp request with “NEXT” designation is continuously input to the voice / LED control circuit 220, the LED animation continues. Playback is performed. However, in the present embodiment, the maximum number of LED animations that are reproduced in one continuous reproduction is eight. When the lamp request is input to the audio / LED control circuit 220 during the eighth LED animation playback, and the playback method obtained at that time includes “NEXT” designation, the lamp request is generated based on the lamp request. The generated LED animation data is discarded. FIG. 57 shows a switching playback flow on the time axis of this playback operation.

また、時間軸上のフロー図を示さないが、図52中の切り替え再生パターン11の切り替え再生態様について、簡単に説明する。切り替え再生パターン11は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、第2ランプリクエスト入力時に得られる再生方式の情報が「LOOP|NEXT」であり、且つ、第3ランプリクエスト入力時に得られる再生方式の情報が「SHOT」である場合のパターンである。この切り替え再生パターン11では、最遅のリクエストである第3ランプリクエストの再生方式に「NEXT」が指定されていないので、第3ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータ、及び、第2ランプリクエストに基づいて生成されたLEDアニメーションのデータが破棄され、第3ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が即時開始される。   Although a flowchart on the time axis is not shown, a switching reproduction mode of the switching reproduction pattern 11 in FIG. 52 will be briefly described. In the switching reproduction pattern 11, the second lamp request and the third lamp request are input to the sound / LED control circuit 220 in this order during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request. This is a pattern in the case where the information on the reproduction method obtained when the second lamp request is input is “LOOP | NEXT”, and the information on the reproduction method obtained when the third lamp request is input is “SHOT”. In this switching reproduction pattern 11, since “NEXT” is not designated as the reproduction method of the third lamp request which is the latest request, the LED animation based on the first lamp request being reproduced is input when the third lamp request is input. The data and the LED animation data generated based on the second lamp request are discarded, and playback of the LED animation of the playback method “SHOT” based on the third lamp request is immediately started.

[ODONLY指定時の再生例]
次に、再生方式に「ODONLY」指定がある場合のLEDアニメーションの点灯動作(LEDデータの合成動作)について説明する。
[Example of playback when ODONLY is specified]
Next, an LED animation lighting operation (LED data combining operation) when “ODONLY” is specified as the reproduction method will be described.

ここでは、後述の図58及び図59に示すように、矩形状に配列された複数のLED281によりLEDアニメーションを実行する例を説明する。また、LEDアニメーション作成時に用いる再生チャンネルには、第1チャンネルの再生チャンネル(以下、第1再生チャンネルという)及び第2チャンネルの再生チャンネル(以下、第2再生チャンネルという)を用いる。そして、第1再生チャンネルの制御部位は全てのLED281とし、第2再生チャンネルの制御部位は、左辺部及び右辺部(サイド)に配列された複数(後述の図58及び図59に示す例では、8個)のLED281とする。   Here, as shown in FIGS. 58 and 59 to be described later, an example in which LED animation is executed by a plurality of LEDs 281 arranged in a rectangular shape will be described. In addition, as a playback channel used when creating the LED animation, a first channel playback channel (hereinafter referred to as a first playback channel) and a second channel playback channel (hereinafter referred to as a second playback channel) are used. The control part of the first reproduction channel is all LEDs 281, and the control part of the second reproduction channel is a plurality of arranged in the left side part and the right side part (side) (in the example shown in FIGS. 58 and 59 described later, 8) LEDs 281.

まず、各再生チャンネルに「ODONLY」が指定されていない場合のLEDアニメーションの再生態様の一例を、図58A及び図58Bを参照しながら説明する。なお、図58Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図58Bは、図58Aのテーブルに規定されている各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。   First, an example of an LED animation playback mode when “ODONLY” is not designated for each playback channel will be described with reference to FIGS. 58A and 58B. FIG. 58A is a table that summarizes reproduction specification information of each reproduction channel included in the data table information acquired when a lamp request is input to the audio / LED control circuit 220. FIG. 58B is a diagram showing a state in which the LED animation is generated based on the reproduction specification information of each reproduction channel defined in the table of FIG. 58A.

なお、この例では、第1再生チャンネル(1ch)の制御部位(全体)において全LED281を赤色点灯させる点灯パターン(ptnA)と、第2再生チャンネル(2ch)の制御部位(サイド)において12msec周期で青色点灯するLED281を制御部位内で順次移動させる点灯パターン(ptnB)とを合成して、LEDアニメーションを作成する例を説明する。   In this example, the lighting pattern (ptnA) in which all the LEDs 281 are lit in red in the control part (entire) of the first reproduction channel (1ch) and the control part (side) of the second reproduction channel (2ch) at a cycle of 12 msec. An example in which an LED animation is created by synthesizing with a lighting pattern (ptnB) in which the LED 281 that is lit in blue is sequentially moved within the control region will be described.

各再生チャンネルに「ODONLY」が指定されていない場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。それゆえ、各再生チャンネルに「ODONLY」が指定されていない場合には、図58Bに示すように、合成後のLEDアニメーションでは、サイドのLED点灯パターンが第2再生チャンネルの点灯パターン(ptnB)と同じになる。   When “ODONLY” is not designated for each playback channel, the second playback channel has a higher execution priority than the first playback channel, so the LED data in the control portion of the second playback channel is the first playback channel. Is overwritten on the LED data of the corresponding LED 281 in the control part. Therefore, when “ODONLY” is not designated for each playback channel, as shown in FIG. 58B, in the LED animation after synthesis, the side LED lighting pattern is the lighting pattern (ptnB) of the second playback channel. Be the same.

次に、第2再生チャンネルに「ODONLY」が指定されている場合のLEDアニメーションの再生態様の一例を、図59A及び図59Bを参照しながら説明する。なお、図59Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図59Bは、図59A中の各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。   Next, an example of the LED animation playback mode when “ODONLY” is designated as the second playback channel will be described with reference to FIGS. 59A and 59B. FIG. 59A is a table in which reproduction specification information of each reproduction channel included in the data table information acquired when a lamp request is input to the audio / LED control circuit 220. FIG. 59B is a diagram showing a state when an LED animation is generated based on the reproduction specification information of each reproduction channel in FIG. 59A.

この場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。しかしながら、この際、第2再生チャンネルには再生方式に「ODONLY」が指定されているので、消灯データ以外の出力データ(LEDデータ)があるポートにおいてのみLEDデータが上書きされ、出力データが無いポート(消灯データがセットされているポート)では、LEDデータは上書きされず、第1再生チャンネルのLEDデータが維持される。それゆえ、第2再生チャンネルに「ODONLY」が指定されている場合には、図59Bに示すように、合成後のLEDアニメーションでは、サイドに配置された複数のLED281のうち、青色点灯のLEDデータがセットされているLED281のみが青色点灯し、その他のLED281は赤色点灯となる。   In this case, since the second playback channel has a higher execution priority than the first playback channel, the LED data in the control part of the second playback channel is the LED data of the corresponding LED 281 in the control part of the first playback channel. Overwritten on top. However, at this time, since “ODONLY” is designated as the reproduction method for the second reproduction channel, the LED data is overwritten only in the port having the output data (LED data) other than the extinguished data, and there is no output data. In the port where the extinction data is set, the LED data is not overwritten, and the LED data of the first reproduction channel is maintained. Therefore, when “ODONLY” is designated for the second playback channel, as shown in FIG. 59B, in the LED animation after the synthesis, among the plurality of LEDs 281 arranged on the side, the blue-lit LED data is displayed. Only the LED 281 to which is set is lit in blue, and the other LEDs 281 are lit in red.

[データテーブル情報]
上述のように、本実施形態では、音声・LED制御回路220において、ランプリクエスト(LED制御リクエスト)に基づいてLEDアニメーションを生成して再生する場合、各LED281に出力するLEDデータだけでなく、各チャンネルの制御部位や再生方式などの各種情報も必要になる。これらの情報をまとめたものが、データテーブル情報であり、このデータテーブル情報は、LEDデータと同様に、CGROM206に格納される。
[Data table information]
As described above, in the present embodiment, in the sound / LED control circuit 220, when the LED animation is generated and reproduced based on the lamp request (LED control request), not only the LED data output to each LED 281 but also each Various information such as the channel control part and playback method is also required. A collection of these information is data table information, and this data table information is stored in the CGROM 206 in the same manner as the LED data.

データテーブル情報は、ランプリクエストが音声・LED制御回路220に入力された際に、該ランプリクエストで指定されるLEDアニメーションのID(LEDアニメーションパターン)に基づいて、各種LEDデータとともに取得される。そして、取得されたデータテーブル情報及び各種LEDデータは、データテーブル情報で指定された再生チャンネルの登録バッファに格納される。   When the lamp request is input to the voice / LED control circuit 220, the data table information is acquired together with various LED data based on the LED animation ID (LED animation pattern) specified by the lamp request. The acquired data table information and various LED data are stored in the registration buffer of the reproduction channel specified by the data table information.

ここで、データテーブル情報に含まれる各種情報の内容について説明する。本実施形態では、データテーブル情報には、主に、次の6つの情報が登録される。
(1)再生方式
(2)再生チャンネル
(3)拡張チャンネル
(4)消灯データ識別
(5)制御部位
(6)LEDデータ名
Here, the contents of various types of information included in the data table information will be described. In the present embodiment, the following six pieces of information are mainly registered in the data table information.
(1) Playback method (2) Playback channel (3) Expansion channel (4) Light-off data identification (5) Control part (6) LED data name

再生方式の情報(再生方式情報)としては、上述した12種類の再生方式の種別が登録される。再生チャンネルの情報としては、使用する再生チャンネルの種別(チャンネル番号)が登録される。   As the playback system information (playback system information), the above-described 12 playback system types are registered. As the reproduction channel information, the type (channel number) of the reproduction channel to be used is registered.

拡張チャンネルの情報としては、拡張チャンネルの使用の有無が登録される。例えば、拡張チャンネルを使用しない場合には「0」が登録され、使用する場合には「1」が登録される。なお、拡張チャンネルの情報として「1」が登録された場合には、指定された再生チャンネルが含まれるチャンネルの拡張チャンネルが使用される。   As extension channel information, whether or not the extension channel is used is registered. For example, “0” is registered when the extension channel is not used, and “1” is registered when it is used. When “1” is registered as the extended channel information, the extended channel of the channel including the designated reproduction channel is used.

消灯データ識別の情報としては、拡張チャンネルを使用する場合に予め用意する消灯データをどのチャンネルに登録するかを識別するための情報が登録される。なお、拡張チャンネルを使用しない場合には、この消灯データ識別の情報は登録されない。   Information for identifying which channel the extinction data prepared in advance when using the extension channel is registered is registered as the extinction data identification information. When the extension channel is not used, the information for turning off the data is not registered.

制御部位の情報(出力先情報)としては、再生チャンネルの制御部位で使用するSPIチャンネル(物理系統)の情報(通信経路の情報)、及び、再生チャンネルで制御するポート情報(発光手段の指定情報)が登録される。ポート情報には、ポートに対して予め設定されたポート番号及びポートに接続されるLED281の種別の情報が含まれる。なお、LED281の種別の情報としては、例えば、赤色成分用のスタティックLED、緑色成分用のスタティックLED、青色成分用のスタティックLED、単色発光用LED等を識別するための情報が登録される。   Information on the control part (output destination information) includes SPI channel (physical system) information (communication path information) used in the control part of the reproduction channel, and port information (light emitting means designation information) controlled in the reproduction channel. ) Is registered. The port information includes information regarding the port number set in advance for the port and the type of LED 281 connected to the port. In addition, as information on the type of the LED 281, for example, information for identifying a static LED for a red component, a static LED for a green component, a static LED for a blue component, an LED for monochromatic light emission, and the like is registered.

また、拡張チャンネルを使用する場合には、制御部位の情報として、指定されたチャンネルにおいて、再生チャンネルの制御部位と拡張チャンネルの制御部位との境界を規定する情報等も登録される。なお、制御部位の情報は、データテーブル情報でなく、LEDデータやランプリクエストに含まれていてもよい。また、LEDデータ名の情報は、デバッグ処理でLEDアニメーションの再生履歴等を表示する際に使用されるデータ名である。   When an extension channel is used, information that defines the boundary between the control part of the reproduction channel and the control part of the extension channel in the designated channel is registered as control part information. Note that the control part information may be included in the LED data or the lamp request instead of the data table information. The LED data name information is a data name used when displaying a reproduction history of the LED animation or the like in the debugging process.

[本実施形態のランプ(LED)制御手法により得られる各種効果]
ここで、上述した本実施形態のパチンコ遊技機1において実行されるランプ(LED)制御手法により得られる各種効果をまとめて説明する。
[Various effects obtained by the lamp (LED) control method of this embodiment]
Here, various effects obtained by the lamp (LED) control method executed in the pachinko gaming machine 1 of the present embodiment described above will be described together.

本実施形態のランプ(LED)制御手法では、上述のように、ランプリクエストが音声・LED制御回路220に入力される度(LEDアニメーションのフレーム毎)に、LEDアニメーションの再生方式が指定される。そして、その指定された再生方式に従ってLEDアニメーションの再生が実行される。この場合、例えば、LEDアニメーションのフレーム毎にLED281に対して出力されるLEDデータ(出力データ)の出力回数(再使用回数)を設定するとともに、LEDデータを出力(セット)するタイミング(先に記憶されているLEDデータを破棄し、新しいLEDデータをセットする、又は、先に記憶されているLEDデータが出力された後に、新しいLEDデータをセットする)を決定することができる。この場合、次のような効果が得られる。   In the lamp (LED) control method of this embodiment, as described above, the LED animation playback method is designated every time a lamp request is input to the audio / LED control circuit 220 (for each frame of the LED animation). Then, the LED animation is reproduced according to the designated reproduction method. In this case, for example, the output count (reuse count) of the LED data (output data) output to the LED 281 is set for each frame of the LED animation, and the LED data output (set) timing (previously stored) The current LED data is discarded and new LED data is set, or new LED data is set after previously stored LED data is output). In this case, the following effects can be obtained.

例えば、ホスト制御回路210又は音声・LED制御回路220が直接LED281に対してLEDデータを指定して制御する場合には、各LEDデータの出力回数と、LEDデータを出力(セット)するタイミングとを予め決定しておく必要がある。また、複数のLEDデータの出力制御を行う場合には、各LEDデータで同一のLED281が制御されているか否かなどの複雑な出力制御形態を全て予め設定しておく必要がある。それゆえ、この場合には、パチンコ遊技機1の開発期間が延びるといった問題だけでなく、演出のバリエーションを増やすことが困難になるという問題も発生する。   For example, when the host control circuit 210 or the voice / LED control circuit 220 directly controls the LED 281 by specifying LED data, the number of times each LED data is output and the timing at which the LED data is output (set) are set. It is necessary to determine in advance. Further, when performing output control of a plurality of LED data, it is necessary to set in advance all complex output control modes such as whether or not the same LED 281 is controlled by each LED data. Therefore, in this case, not only a problem that the development period of the pachinko gaming machine 1 is extended, but also a problem that it is difficult to increase the variation of the production.

しかしながら、本実施形態では、ホスト制御回路210から入力されるランプリクエストに基づいて、音声・LED制御回路220が、LEDデータ(LEDアニメーション)の再生方式を指定し、該再生方式に基づいてフレーム単位でLEDデータの出力制御を行う。この際、本実施形態では、再生方式に「SHOT」や「LOOP」などを指定することにより、LEDデータの出力回数を容易に制御できるとともに、再生方式に「NEXT」指定を行うか否かにより、LEDデータを出力(セット)するタイミングも容易に制御することができる。それゆえ、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるLED出力制御の管理を容易に行うことができるとともに、LED(ランプ)点灯による演出パターンの種類を増加させ、該増加させた演出パターンを円滑に制御し、演出効果(遊技の興趣)を高めることができる。   However, in this embodiment, based on the lamp request input from the host control circuit 210, the audio / LED control circuit 220 designates a reproduction method of LED data (LED animation), and based on the reproduction method, the frame unit. To control the output of LED data. At this time, in this embodiment, by designating “SHOT”, “LOOP” or the like as the reproduction method, the number of LED data outputs can be easily controlled, and depending on whether or not “NEXT” is designated as the reproduction method. The timing at which LED data is output (set) can be easily controlled. Therefore, in the present embodiment, it is possible to easily manage the LED output control by the host control circuit 210 and the sound / LED control circuit 220 and increase the types of effect patterns by LED (lamp) lighting. The produced effect pattern can be smoothly controlled, and the effect of production (the fun of the game) can be enhanced.

また、本実施形態では、上述のように、LED281毎(ポート毎)に再生チャンネルが複数設けられ、再生チャンネル毎にLEDデータの実行優先順位が予め設定される。さらに、再生中のLEDデータに対する上述したLEDデータの上書き、追加等の判定は、指定された再生方式に従って再生チャンネル毎に個別に行われる。   In the present embodiment, as described above, a plurality of reproduction channels are provided for each LED 281 (for each port), and the execution priority order of the LED data is preset for each reproduction channel. Furthermore, the above-described determination of overwriting, addition, etc. of the LED data with respect to the LED data being reproduced is performed individually for each reproduction channel in accordance with the designated reproduction method.

それゆえ、本実施形態では、例えば、複数の再生チャンネルを実行するような状況下であっても、各再生チャンネルの登録バッファへのLEDデータの記憶制御を容易にすることができる。その結果、複数の再生チャンネルを使用して、LED281による演出パターンの組み合わせ処理を実行することが可能になるので、より複雑なLEDアニメーションの演出パターンを生成することができ、演出効果をより一層高めることができる。   Therefore, in the present embodiment, for example, even in a situation where a plurality of reproduction channels are executed, it is possible to facilitate the storage control of LED data in the registration buffer of each reproduction channel. As a result, it becomes possible to execute the combination process of the effect pattern by the LED 281 using a plurality of reproduction channels, so that a more complicated LED animation effect pattern can be generated, and the effect is further enhanced. be able to.

また、本実施形態では、待機中(再生中)の再生チャンネルに対して複数のランプリクエストが発生しても、再生方式に基づいてデータの切り替え再生制御が行われるので、単純なデータの蓄積を行うような遊技機に比べて、より複雑な演出を実行することができる。それゆえ、本実施形態では、演出効果をより一層高めることが可能となる。   In this embodiment, even if a plurality of lamp requests are generated for a standby (playing) playback channel, data switching and playback control is performed based on the playback method, so that simple data storage is possible. It is possible to execute a more complicated performance as compared to a gaming machine to be performed. Therefore, in this embodiment, it is possible to further enhance the effect.

また、本実施形態のランプ(LED)制御手法では、上述のように、各チャンネルにおいて、再生チャンネル及び拡張チャンネルを設けることができ、その際、再生チェンネルの制御部位の範囲と、拡張チャンネルの制御部位の範囲とが互いに重ならないようにチャンネルを分割して、再生チャンネル及び拡張チャンネルが設定される。そして、拡張チャンネルの動作を制御するシーケンサーは、再生チャンネルの動作を制御するシーケンサーとは別個に設けられる。   Further, in the lamp (LED) control method of the present embodiment, as described above, a reproduction channel and an expansion channel can be provided in each channel. At that time, the range of the control part of the reproduction channel and the control of the expansion channel The channel is divided so that the range of the part does not overlap with each other, and the reproduction channel and the extension channel are set. The sequencer that controls the operation of the extension channel is provided separately from the sequencer that controls the operation of the reproduction channel.

このような構成を設けることにより、本実施形態では、1つのチャンネルにおいて、2チャンネル分のLEDアニメーションを同時に再生することができ、且つ、各LEDアニメーションを独立して制御することができる。それゆえ、本実施形態において、拡張チャンネルを使用したときには、再生チャンネルのみでLEDアニメーションを再生する場合に比べて、より多くのLED281を用いて、より複雑なLEDアニメーション(ランプ点灯パターン)の再生が可能なり、遊技に対する遊技者の興趣を高めることができる。   By providing such a configuration, in this embodiment, LED animations for two channels can be reproduced simultaneously in one channel, and each LED animation can be controlled independently. Therefore, in this embodiment, when the extended channel is used, more complicated LED animation (lamp lighting pattern) can be reproduced using more LEDs 281 than when the LED animation is reproduced using only the reproduction channel. It becomes possible, and the interest of the player for the game can be enhanced.

さらに、本実施形態のランプ(LED)制御手法では、上述のように、複数のLED281(演出装置)を1つのLEDドライバ280で制御することができる。また、各LEDドライバ280は、音声・LED制御回路220から送信されるLEDデータを自身で受信可能であるか否かを、自身のデバイスアドレス選択端子(DA0〜DA5)に設定されたデバイスアドレスに基づいて判別することができる。それゆえ、本実施形態では、音声・LED制御回路220は、各LEDドライバ280にSPIバスを介してデータを送信するだけの処理を行えばよいので、音声・LED制御回路220と各LEDドライバ280との間で処理を分散させることができ、音声・LED制御回路220の処理負荷を軽減することができる。   Furthermore, in the lamp (LED) control method of this embodiment, as described above, a plurality of LEDs 281 (effect device) can be controlled by one LED driver 280. Each LED driver 280 determines whether or not it can receive the LED data transmitted from the sound / LED control circuit 220 by itself in the device address set in its device address selection terminal (DA0 to DA5). It can be determined based on. Therefore, in the present embodiment, the voice / LED control circuit 220 only needs to perform processing for transmitting data to each LED driver 280 via the SPI bus, and thus the voice / LED control circuit 220 and each LED driver 280. And the processing load on the voice / LED control circuit 220 can be reduced.

また、本実施形態では、各LEDドライバ280は、データテーブル情報に含まれる制御部位の情報に基づいて、演出に関わる信号(輝度値)を送信するLED281を特定するとともに、該LED281に送信する信号の内容も特定することもできる。この場合、音声・LED制御回路220及び各LEDドライバ280間のデータ通信における音声・LED制御回路220の処理は、データの送信処理のみとなり、データの送信速度を高速化することができる。その結果、音声・LED制御回路220及び各LEDドライバ280間におけるデータの送信速度が早くなると、LEDドライバ280の立ち上がりも早くなるので、演出制御処理の高速化を図ることができる。   Moreover, in this embodiment, each LED driver 280 specifies LED281 which transmits the signal (luminance value) regarding an effect based on the information of the control part contained in data table information, and the signal transmitted to this LED281 The contents of can also be specified. In this case, the processing of the voice / LED control circuit 220 in data communication between the voice / LED control circuit 220 and each LED driver 280 is only data transmission processing, and the data transmission speed can be increased. As a result, when the data transmission speed between the voice / LED control circuit 220 and each LED driver 280 increases, the LED driver 280 rises earlier, so that the performance control process can be speeded up.

さらに、本実施形態では、上述のように、各LEDドライバ280は、シリアル・データ受信時に、「1」を16回以上連続して受信検知した後(スリープモードの状態から立ち上がった後)、「0」を受信検知することによりデバイスアドレスの待ち受け状態となる。それゆえ、各LEDドライバ280は、LED281を制御するタイミング以外のタイミングにおいて、誤ってデバイスアドレスを受信しても演出制御を実行しないようにすることができ、より正確にLED281を制御することができる。   Furthermore, in the present embodiment, as described above, each LED driver 280 detects that “1” is continuously received 16 times or more at the time of serial data reception (after rising from the sleep mode state), then “ By detecting reception of “0”, the device address standby state is entered. Therefore, each LED driver 280 can prevent the presentation control from being executed even when the device address is erroneously received at a timing other than the timing for controlling the LED 281, and can control the LED 281 more accurately. .

<役物制御手法の概要>
次に、図60を参照しながら、パチンコ遊技機1に設けられた役物20の駆動制御手法の概要を説明する。なお、図60は、役物20の駆動時のデータフロー図である。
<Outline of the control method>
Next, with reference to FIG. 60, an outline of a driving control method for the accessory 20 provided in the pachinko gaming machine 1 will be described. FIG. 60 is a data flow diagram when driving the accessory 20.

本実施形態では、ホスト制御回路210内において、役物リクエストが生成(取得)されると、ホスト制御回路210は、図60に示すように、役物20を駆動するためのモータ272(ステッピングモータ)の励磁データをI2Cコントローラ261を介してモータコントローラ270内のモータドライバ271(駆動制御手段)に送信する。そして、モータドライバ271は、受信した励磁データを、接続されているモータ272(駆動手段)に出力する。これにより、役物20による演出動作が開始される。なお、役物20が複数のモータ272により駆動される場合や、役物20が複数ある場合には、各モータ272に対応するモータドライバ271が設けられる。   In the present embodiment, when an accessory request is generated (acquired) in the host control circuit 210, the host control circuit 210 causes the motor 272 (stepping motor) to drive the accessory 20 as shown in FIG. ) Is transmitted to the motor driver 271 (drive control means) in the motor controller 270 via the I2C controller 261. Then, the motor driver 271 outputs the received excitation data to the connected motor 272 (drive means). Thereby, the production operation by the accessory 20 is started. When the accessory 20 is driven by a plurality of motors 272, or when there are a plurality of accessories 20, a motor driver 271 corresponding to each motor 272 is provided.

また、ホスト制御回路210及びモータコントローラ270(モータドライバ271)間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(励磁データ)の送受信が行われる。   Further, since the host control circuit 210 and the motor controller 270 (motor driver 271) are connected by an I2C bus, signals (excitation data) are transmitted and received between them by the I2C method.

ここで、図61を参照しながら、ホスト制御回路210及びモータドライバ271間の接続構成をより詳細に説明する。図61は、ホスト制御回路210及びモータドライバ271間の接続構成図であり、図61には、複数のモータドライバ271が設けられている例を示す。すなわち、図61には、複数のモータ272により役物20が駆動制御される場合、又は、複数の役物20が駆動制御される場合の接続構成例を示す。   Here, the connection configuration between the host control circuit 210 and the motor driver 271 will be described in more detail with reference to FIG. 61 is a connection configuration diagram between the host control circuit 210 and the motor driver 271. FIG. 61 shows an example in which a plurality of motor drivers 271 are provided. That is, FIG. 61 shows a connection configuration example when the accessory 20 is driven and controlled by the plurality of motors 272 or when the accessory 20 is driven and controlled.

ホスト制御回路210及び複数のモータドライバ271間は、上述のように、I2Cバスにより接続されているので、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDA)の信号配線とが別配線で設けられる。そして、ホスト制御回路210(マスタ)のシリアル・クロック信号の出力端子(SCL)は、各モータドライバ271(スレーブ)のシリアル・クロック信号の入力端子(SCL)に接続され、ホスト制御回路210のシリアル・データの入出力端子(SDA)は、各モータドライバ271のシリアル・データの入出力端子(SDA)に接続される。すなわち、本実施形態では、複数のモータドライバ271(スレーブ)がホスト制御回路210(マスタ)に対して並列接続される。   Since the host control circuit 210 and the plurality of motor drivers 271 are connected by the I2C bus as described above, the serial clock (SCL) signal wiring and the serial data (SDA) signal wiring are separated. Provided with wiring. The serial clock signal output terminal (SCL) of the host control circuit 210 (master) is connected to the serial clock signal input terminal (SCL) of each motor driver 271 (slave). The data input / output terminal (SDA) is connected to the serial data input / output terminal (SDA) of each motor driver 271. That is, in the present embodiment, a plurality of motor drivers 271 (slave) are connected in parallel to the host control circuit 210 (master).

本実施形態では、ホスト制御回路210及び各モータドライバ271間において、シリアル・クロック信号の通信形態は、ホスト制御回路210から各モータドライバ271に一方的に送信する一方向通信となる。一方、シリアル・データの通信形態は、ホスト制御回路210及び各モータドライバ271間において互いにシリアル・データを入出力し合うことが可能な双方向通信となる。   In the present embodiment, the communication mode of the serial clock signal between the host control circuit 210 and each motor driver 271 is one-way communication that is unilaterally transmitted from the host control circuit 210 to each motor driver 271. On the other hand, the serial data communication form is bidirectional communication in which serial data can be input / output between the host control circuit 210 and each motor driver 271.

各モータドライバ271(スレーブ)は、ホスト制御回路210(マスタ)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。また、各モータドライバ271(スレーブ)には固有のアドレスが割り当てられており、ホスト制御回路210(マスタ)は、シリアル・データの送信先のモータドライバ271のアドレスを指定してシリアル・データを送信する。   Each motor driver 271 (slave) performs serial data input / output control based on a serial clock signal input from the host control circuit 210 (master). Each motor driver 271 (slave) is assigned a unique address, and the host control circuit 210 (master) transmits the serial data by designating the address of the motor driver 271 to which the serial data is transmitted. To do.

<主制御回路の動作説明>
次に、図62〜図71を参照して、主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Description of main control circuit operation>
Next, contents of various processes executed by the main CPU 71 of the main control circuit 70 will be described with reference to FIGS.

[主制御メイン処理]
まず、図62を参照して、メインCPU71の制御による主制御メイン処理について説明する。なお、図62は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, with reference to FIG. 62, main control main processing by control of the main CPU 71 will be described. FIG. 62 is a flowchart showing a procedure of main control main processing in the present embodiment.

パチンコ遊技機1に電源が投入されると、最初に、メインCPU71は、初期設定処理を行う(S1)。この処理では、メインCPU71は、例えば、メインRAM73へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインCPU71は、初期値乱数の更新処理を行う(S2)。この処理では、メインCPU71は、初期乱数カウンタ値を更新する。   When the pachinko gaming machine 1 is powered on, first, the main CPU 71 performs an initial setting process (S1). In this process, the main CPU 71 performs processes such as permitting access to the main RAM 73, restoring the backup, and initializing the work area. Next, the main CPU 71 performs an initial value random number update process (S2). In this process, the main CPU 71 updates the initial random number counter value.

次いで、メインCPU71は、特別図柄制御処理を行う(S3)。この処理では、メインCPU71は、特別図柄ゲームの進行、特別図柄表示装置61に表示される特別図柄(第1特別図柄及び第2特別図柄)に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図63を参照しながら後で説明する。   Next, the main CPU 71 performs a special symbol control process (S3). In this process, the main CPU 71 performs a predetermined control process relating to the progress of the special symbol game and the special symbols (first special symbol and second special symbol) displayed on the special symbol display device 61. Details of the special symbol control process will be described later with reference to FIG. 63 described later.

次いで、メインCPU71は、普通図柄制御処理を行う(S4)。この処理では、メインCPU71は、普通図柄ゲームの進行、及び、普通図柄表示装置62に表示される普通図柄に関する所定の制御処理を行う。なお、普通図柄制御処理の詳細については、後述の図67を参照しながら後で説明する。   Next, the main CPU 71 performs a normal symbol control process (S4). In this process, the main CPU 71 performs a predetermined control process regarding the progress of the normal symbol game and the normal symbols displayed on the normal symbol display device 62. Details of the normal symbol control process will be described later with reference to FIG. 67 described later.

次いで、メインCPU71は、図柄表示装置の制御処理を行う(S5)。この処理では、メインCPU71は、特別図柄制御処理(S3)及び普通図柄制御処理(S4)の実行結果に基づいて、特別図柄(第1特別図柄及び第2特別図柄)、並びに、普通図柄の可変表示の表示制御を行う。   Next, the main CPU 71 performs control processing of the symbol display device (S5). In this process, the main CPU 71 changes the special symbol (the first special symbol and the second special symbol) and the normal symbol based on the execution results of the special symbol control process (S3) and the normal symbol control process (S4). Control display.

次いで、メインCPU71は、遊技情報データ生成処理を行う(S6)。この処理では、メインCPU71は、払出・発射制御回路123、副制御回路200、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインRAM73に格納する。   Next, the main CPU 71 performs a game information data generation process (S6). In this process, the main CPU 71 generates game information data to be transmitted to the payout / launch control circuit 123, the sub control circuit 200, the hall computer of the game store, etc., and stores the game information data in the main RAM 73.

次いで、メインCPU71は、記憶・遊技状態データ生成処理を行う(S7)。この処理では、メインCPU71は、確変フラグの値及び時短フラグの値に基づいて、副制御回路200に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインRAM73に格納する。   Next, the main CPU 71 performs storage / game state data generation processing (S7). In this process, the main CPU 71 generates storage / game state data to be transmitted to the sub-control circuit 200 based on the value of the probability change flag and the time reduction flag, and stores the storage / game state data in the main RAM 73.

そして、S7の処理後、メインCPU71は、処理をS2の処理に戻し、上述したS2以降の処理を繰り返す。   After the process of S7, the main CPU 71 returns the process to the process of S2, and repeats the processes after S2 described above.

[特別図柄制御処理]
次に、図63を参照して、主制御メイン処理(図62参照)中のS3で行う特別図柄制御処理について説明する。図63は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図63に示す各処理ステップの符号に並記した括弧書きの数値(「00」〜「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
Next, with reference to FIG. 63, the special symbol control process performed in S3 in the main control main process (see FIG. 62) will be described. FIG. 63 is a flowchart showing the procedure of the special symbol control process in the present embodiment. Note that the numerical values in parentheses (“00” to “08”) written in parallel with the reference numerals of the respective processing steps shown in FIG. 63 indicate the value of the control state flag. Stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

まず、メインCPU71は、制御状態フラグをロードする(S11)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S11でロードされた制御状態フラグの値に基づいて、後述のS12〜S20の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S12〜S20のいずれかの処理を実行可能にするものである。   Based on the value of the control state flag loaded in S11, the main CPU 71 determines whether or not to execute various processes in S12 to S20 described later. This control state flag indicates the game state of the special symbol game, and enables execution of any one of S12 to S20.

また、メインCPU71は、S12〜S20の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図69参照)も実行される。   Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time set for each process of S12 to S20. In the period before the predetermined timing is reached, the other subroutine processing is executed without executing the processing of each step. Further, a system timer interrupt process (described later, see FIG. 69) is also executed at a predetermined cycle.

そして、S11の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S12)。   When the process of S11 is completed, the main CPU 71 performs a special symbol memory check process (S12).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S13)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S12の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。   In this process, when the control state flag is a value (“00”) indicating the special symbol storage check process, the main CPU 71 checks the number of reserved special symbols that are variably displayed, and if the number of reserved is not “0”. When there is a holding ball, processing such as hit determination, determination of special symbol, determination of variation pattern of special symbol, and the like are performed. In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating a special symbol fluctuation time management process (S13) described later, and corresponds to the fluctuation pattern determined in the current process. Set the special symbol variation time in the waiting time timer. That is, this process is set so that the special symbol variation time management process described later is executed after the variation time of the special symbol corresponding to the variation pattern determined in the process of S12 has elapsed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図64を参照しながら後で説明する。   On the other hand, when the reserved number is “0” (when there is no reserved ball), the main CPU 71 performs a demonstration display process for displaying a demonstration screen. Details of the special symbol memory check process will be described later with reference to FIG. 64 described later.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S13)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S14)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S13の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol variation time management process (S13). In this process, the main CPU 71 has a value ("01") indicating that the control state flag indicates the special symbol variation time management process, and when the variation time of the special symbol has elapsed, the special symbol display described later is displayed on the control state flag. A value ("02") indicating the time management process (S14) is set, and the waiting time after determination is set in the waiting time timer. That is, this process is set so that the special symbol display time management process described later is executed after the waiting time after determination set in the process of S13 has elapsed.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S14)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S13の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S15)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。   Next, the main CPU 71 performs a special symbol display time management process (S14). In this process, the main CPU 71 determines the result of the hit determination when the control state flag is a value indicating the special symbol display time management process (“02”) and the waiting time after determination set in the process of S13 has elapsed. Is “big hit” or “small hit”. When the result of the hit determination is “big hit” or “small hit”, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process (S15) described later in the control state flag, Set the time corresponding to the jackpot start interval in the latency timer. That is, by this process, after the time corresponding to the jackpot start interval set in the process of S14 has elapsed, the jackpot start interval management process described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S20)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図65を参照しながら後で説明する。   On the other hand, when the result of the hit determination is not “big hit” or “small hit”, the main CPU 71 sets a value (“08”) indicating a special symbol game end process (S20) described later in the control state flag. That is, in this case, the special symbol game end process described later is set to be executed. Details of the special symbol display time management process will be described later with reference to FIG. 65 described later.

次いで、メインCPU71は、S14において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S15)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口54を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。   Next, when it is determined in S14 that the result of the hit determination is “big hit” or “small hit”, the main CPU 71 performs a big hit start interval management process (S15). In this process, the main CPU 71 sets the first value when the control state flag is a value indicating the jackpot start interval management process (“03”) and the time corresponding to the jackpot start interval set in the process of S14 has elapsed. Based on the data read from the main ROM 72, the variables located in the main RAM 73 are updated in order to open the special winning opening 53 or the second large winning opening 54.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S16)を示す値(「04)」をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。   Further, in this process, the main CPU 71 sets a value (“04)” indicating a large winning opening opening process (S16), which will be described later, in the control state flag, and the upper opening limit time (for example, 30 sec) of the large winning opening. Is set in the big prize opening time timer. That is, this process is set so that a process for opening a special prize opening, which will be described later, is executed.

次いで、メインCPU71は、大入賞口開放中処理を行う(S16)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。   Next, the main CPU 71 conducts a special winning opening opening process (S16). In this process, first, the main CPU 71 sets the condition that the big prize winning prize counter is a predetermined number or more when the control status flag is a value ("04") indicating the big prize opening releasing process, and the release. It is determined whether or not one of the conditions that the upper limit time has passed (the big winning opening opening time timer is “0”) is satisfied (a predetermined closing condition is satisfied).

S16において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S17)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。   In S16, when one of the conditions is satisfied, the main CPU 71 updates a variable positioned in the main RAM 73 in order to close a predetermined prize winning opening (the first prize winning opening or the second prize winning opening). To do. Then, the main CPU 71 sets a value (“05”) indicating a later-described extra winning opening residual ball monitoring process (S17) in the control state flag, and sets the extra winning opening residual ball monitoring time in the waiting time timer. . That is, by this process, after the time for monitoring the residual ball in the big prize opening set in S17 has elapsed, it is set so that the residual ball monitoring process in the special prize mouth described later is executed.

また、メインCPU71は、S16において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。   In S16, the main CPU 71 transmits an inter-round display command to the sub-control circuit 200 immediately before the end of the big prize opening opening process.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S17)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。   Next, the main CPU 71 conducts a special winning opening residual ball monitoring process (S17). In this process, the main CPU 71 has a value ("05") indicating that the control status flag indicates the winning ball remaining ball monitoring process ("05"). It is determined whether or not the condition that the value is equal to or greater than the maximum value of the number of times of winning the big winning opening (the final round) is satisfied.

S17において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。   When the main CPU 71 determines in S17 that the above condition is not satisfied, the main CPU 71 sets a value (“06”) indicating the big winning opening reopening waiting time management process in the control state flag. Further, the main CPU 71 sets a time corresponding to the interval between rounds in the waiting time timer. That is, by this process, after the time corresponding to the interval between rounds has elapsed, a waiting time management process before reopening the big winning opening described later is set to be executed.

一方、S17において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。   On the other hand, if the main CPU 71 determines in S17 that the above condition is satisfied, the main CPU 71 sets a value (“07”) indicating the big hit end interval process in the control state flag, and the time corresponding to the big hit end interval. Set the jackpot end interval time to the waiting time timer. That is, by this process, after the time corresponding to the jackpot end interval set in S17 has elapsed, the jackpot end interval process described later is set to be executed.

次いで、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S18)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S18の処理後に上述した大入賞口開放中処理(S16)が再度実行されるように設定される。   Next, in S17, when the main CPU 71 determines that the value of the big prize opening number counter is not equal to or greater than the maximum value of the big opening number, the main CPU 71 performs a waiting time management process before the big prize opening re-opening ( S18). In this process, the main CPU 71 indicates that the control status flag is a value (“06”) indicating the waiting time management process before the big winning opening reopening and the time corresponding to the interval between rounds has elapsed. The number of times counter is updated so as to increase it by “1”. Further, the main CPU 71 sets a value (“04”) indicating the process for opening the special winning opening to the control state flag. Then, the main CPU 71 sets an opening upper limit time (for example, 30 sec) in the big prize opening time timer. That is, by this process, it is set so that the above-described special prize opening opening process (S16) is executed again after the process of S18.

さらに、メインCPU71は、S18において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。   Further, in S18, the main CPU 71 transmits a large winning opening opening display command to the sub-control circuit 200 immediately before the end of the waiting time management process before the large winning opening reopening.

また、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S19)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S19の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図66を参照しながら後で説明する。   If the main CPU 71 determines in S17 that the value of the big winning opening opening number counter is equal to or greater than the maximum value of the large winning opening number, the big hit end interval process is performed (S19). In this process, the main CPU 71 has a value ("07") indicating that the control state flag indicates the jackpot end interval process, and a value indicating the special symbol game end process ("" when the time corresponding to the jackpot end interval has elapsed). 08 ") is set in the control state flag. That is, by this process, the special symbol game end process described later is set to be executed after the process of S19. Details of the big hit end interval process will be described later with reference to FIG. 66 described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。   Then, the main CPU 71 performs control to shift the gaming state to the probability variation gaming state when the big hit symbol is the probability variation symbol, and shifts the gaming state to the normal gaming state when the big hit symbol is the non-probability variation symbol. To control. When the big hit symbol is a symbol corresponding to “small hit”, the main CPU 71 determines that the gaming state after the “small hit” game is more than the gaming state controlled when “small hit” is won. Also, control is performed so as not to shift to an advantageous gaming state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S20)。   Next, the main CPU 71 performs a special symbol game end process when the big hit gaming state or the small hit gaming state is ended, or when “losing” is won (S20).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S20の処理後、上述した特別図柄記憶チェック処理(S12)が実行されるように設定される。   In this process, when the control state flag is a value indicating the special symbol game end process (“08”), the main CPU 71 stores and updates the data indicating the number of holdings (starting storage information) to be decreased by “1”. To do. Further, the main CPU 71 updates the special symbol storage area in order to perform the next special symbol variation display. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, by this process, the special symbol storage check process (S12) described above is set to be executed after the process of S20.

そして、S20の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図62参照)のS4に移す。   After the process of S20, the main CPU 71 ends the special symbol control process, and moves the process to S4 of the main control main process (see FIG. 62).

上述したように、本実施形態のパチンコ遊技機1では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインCPU71は、制御状態フラグを「00」、「01」、「02」、「08」の順にセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行する。   As described above, in the pachinko gaming machine 1 of this embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, when the gaming state is neither the big hit gaming state nor the small hit gaming state and the result of the hit determination is “lost”, the main CPU 71 sets the control state flag to “00”, “01”. , “02”, “08”. Thereby, the main CPU 71 performs the above-described special symbol memory check process (S12), special symbol variation time management process (S13), special symbol display time management process (S14), and special symbol game end process (S20) in this order. Execute at a predetermined timing.

また、メインCPU71は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「00」、「01」、「02」、「03」の順でセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び大当り開始インターバル管理処理(S15)をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。   Further, the main CPU 71 sets the control status flag to “00”, “small hit” when the gaming state is neither the big hit gaming state nor the small hit gaming state and the result of the hit determination is “big hit” or “small hit”. Set in the order of “01”, “02”, “03”. Thereby, the main CPU 71 performs the above-described special symbol storage check process (S12), special symbol variation time management process (S13), special symbol display time management process (S14), and jackpot start interval management process (S15) in this order. It is executed at a predetermined timing, and the transition control to the big hit gaming state or the small hit gaming state is executed.

さらに、メインCPU71は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「04」、「05」、「06」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)及び大入賞口再開放前待ち時間管理処理(S18)をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。   Further, when the transition control to the big hit gaming state or the small hit gaming state is executed, the main CPU 71 sets the control state flags in the order of “04”, “05”, and “06”. As a result, the main CPU 71 performs the above-described process for opening the winning a prize opening (S16), the remaining ball monitoring process for the winning prize opening (S17), and the waiting time management process before reopening the winning a prize opening (S18) in this order at a predetermined timing. And execute a big hit game or a small hit game.

なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインCPU71は、制御状態フラグを「04」、「05」、「07」、「08」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)、大当り終了インターバル処理(S19)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。   Note that if the big hit gaming state end condition is satisfied during the big hit game, the main CPU 71 sets the control state flags in the order of “04”, “05”, “07”, and “08”. As a result, the main CPU 71 performs the above-described special winning opening opening process (S16), the special winning opening residual ball monitoring process (S17), the big hit end interval process (S19), and the special symbol game end process (S20) in this order. The game is executed at a predetermined timing to end the big hit gaming state.

上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図62に示す主制御メイン処理中のS4の普通図柄制御処理(後述の図67参照)もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。   As described above, in the special symbol control process, the process flow is branched according to the status. In addition, the normal symbol control process (see FIG. 67 described later) in S4 during the main control main process shown in FIG. 62 also branches the processing flow in accordance with the status, as will be described later. .

本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。   The processing program of this embodiment is programmed so that a pure return process from a small module to a parent module is possible with a call instruction when the process is branched according to the status. As a result, the capacity of the program can be reduced in this embodiment as compared with the case where a jump table is arranged to execute the above processing.

[特別図柄記憶チェック処理]
次に、図64を参照して、特別図柄制御処理(図63参照)中のS12で行う特別図柄記憶チェック処理について説明する。なお、図64は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special symbol memory check processing]
Next, with reference to FIG. 64, the special symbol memory check process performed in S12 during the special symbol control process (see FIG. 63) will be described. FIG. 64 is a flowchart showing the procedure of the special symbol storage check process in this embodiment.

まず、メインCPU71は、制御状態フラグをロードする(S31)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。   First, the main CPU 71 loads a control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S32)。S32において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S32がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   Next, the main CPU 71 determines whether or not the control state flag is a value (“00”) indicating the special symbol storage check process (S32). In S32, when the main CPU 71 determines that the control state flag is not “00” (when S32 is NO), the main CPU 71 ends the special symbol storage check process, and the process proceeds to the special symbol control process (FIG. 63). Return to).

一方、S32において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S32がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S33)。   On the other hand, when the main CPU 71 determines that the control state flag is “00” in S32 (when S32 is YES), the main CPU 71 receives the second start opening prize (variable display of the second special symbol). It is determined whether or not the hold number (second start memory number) is “0” (S33).

S33において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S33がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S34)。   In S33, when the main CPU 71 determines that the second start opening winning number is not “0” (NO in S33), the main CPU 71 sets the second starting opening winning number corresponding to the second starting opening winning number. "1" is subtracted from the value of the starting memory number (S34).

本実施形態では、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)〜第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)〜第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。   In the present embodiment, the main CPU 71 determines whether data is stored in the second special symbol start storage area (0) to the second special symbol start storage area (4) provided in the main RAM 73, It is determined whether or not there is a start memory of the special symbol game corresponding to the variable display of the second special symbol being changed or on hold. In the second special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing second special symbol is stored as the start memory. Then, in the second special symbol start storage area (1) to the second special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the second special symbol for four times held. The data (information) are stored as the start memory. The data included in the start memory stored in each second special symbol start storage area is, for example, data such as a jackpot determination random number value and a jackpot symbol random number value acquired when winning the second start port 45. .

S34の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S35)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S35の処理後、メインCPU71は、後述のS40の処理を行う。   After the process of S34, the main CPU 71 performs a special symbol memory transfer process based on the second start opening winning (S35). In this process, the main CPU 71 transfers (stores) the data in the second special symbol start storage areas (1) to (4) to the second special symbol start storage areas (0) to (3), respectively. Then, after the process of S35, the main CPU 71 performs a process of S40 described later.

ここで、再度、S33の処理に戻って、S33において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S33がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S36)。   Here, returning to the processing of S33 again, in S33, when the main CPU 71 determines that the number of the second start-up winnings held is “0” (when S33 is YES), the main CPU 71 It is determined whether or not the reserved number (first start memorized number) of the first start opening prize (variable display of the first special symbol) is “0” (S36).

S36において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S36がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S37)。そして、S37の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   In S36, when the main CPU 71 determines that the number of first start opening prizes held is “0” (S36 is YES), the main CPU 71 performs a demo display process (S37). After the process of S37, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 63).

なお、S37のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S37のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。   In the demonstration display process of S37, the main CPU 71 sets a demonstration display permission value in the main RAM 73. That is, the main CPU 71 determines that the reserved number of the first start opening winnings and the second starting opening winnings is “0” (the state where the special symbol game start storing is “0”) for a predetermined time (for example, 30 sec), the predetermined value is set as the demonstration display permission value. When the demonstration display permission value is a predetermined value in the demonstration display process of S37, the main CPU 71 sets the demonstration display command data in the main RAM 73. Demo display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub-control circuit 200. When the sub control circuit 200 receives the demo display command data, the sub control circuit 200 displays a demo screen in the display area 13 a of the display device 13.

一方、S36において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S36がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S38)。   On the other hand, when the main CPU 71 determines in S36 that the number of first start opening prizes held is not "0" (when S36 is NO), the main CPU 71 corresponds to the number of first start opening prizes held. The value of the first start memory number is subtracted by “1” (S38).

本実施形態では、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)〜第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)〜第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。   In the present embodiment, the main CPU 71 determines whether data is stored in the first special symbol start storage area (0) to the first special symbol start storage area (4) provided in the main RAM 73, and It is determined whether or not there is a start memory of the special symbol game corresponding to the variable display of the first special symbol being changed or on hold. In the first special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the first special symbol being changed is stored as the start memory. Then, in the first special symbol start storage area (1) to the first special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the first special symbol for four times held. The data (information) are stored as the start memory. The data included in the start memory stored in each first special symbol start storage area is, for example, data such as a jackpot determination random number value and a jackpot symbol random number value acquired when winning the first start port 44 .

S38の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S39)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S39の処理後、メインCPU71は、後述のS40の処理を行う。   After the process of S38, the main CPU 71 performs a special symbol memory transfer process based on the first start opening winning (S39). In this process, the main CPU 71 transfers (stores) the data in the first special symbol start storage areas (1) to (4) to the first special symbol start storage areas (0) to (3), respectively. Then, after the process of S39, the main CPU 71 performs a process of S40 described later.

次いで、S35又はS39の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S40)。   Next, after the processing of S35 or S39, the main CPU 71 determines whether or not the value of the time-short state variation frequency counter is “0” (S40).

S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S40がYES判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S40がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S41)。   In S40, when the main CPU 71 determines that the value of the short-time state variation number counter is “0” (when S40 is YES), the main CPU 71 performs the process of S44 described later. On the other hand, when the main CPU 71 determines in S40 that the value of the short-time state variation number counter is not “0” (when S40 is NO), the main CPU 71 decrements the value of the short-time state variation number counter by “1”. (S41).

S41の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S42)。   After the process of S41, the main CPU 71 determines whether or not the value of the short-time state variation number counter is “0” (S42).

S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S42がNO判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S42がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S43)。   In S42, when the main CPU 71 determines that the value of the short-time state variation number counter is not “0” (when S42 is NO), the main CPU 71 performs the process of S44 described later. On the other hand, when the main CPU 71 determines in S42 that the value of the time-short state change number counter is “0” (when S42 is YES), the main CPU 71 sets “0” in the time-short flag (S43). ).

S43の処理後、S40がYES判定の場合、又は、S42がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S44)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。   After S43, if S40 is YES or S42 is NO, the main CPU 71 sets a value ("01") indicating the special symbol variation time management process in the control state flag (S44). In this process, the main CPU 71 transmits a hold subtraction command and a special symbol effect start command to the sub control circuit 200.

次いで、メインCPU71は、大当り判断処理を行う(S45)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。   Next, the main CPU 71 conducts jackpot determination processing (S45). In this process, the main CPU 71 determines (determines) which one of “big hit”, “small hit”, and “losing” is won by lottery based on the random number for big hit determination acquired at the start opening.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S46)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S47)。そして、S47の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   Next, the main CPU 71 clears the information (data) of the storage area used for the previous variation display (S46). Next, the main CPU 71 sets the variation time corresponding to the determined variation pattern of the special symbol in the waiting time timer (S47). After the process of S47, the main CPU 71 ends the special symbol storage check process, and returns the process to the special symbol control process (see FIG. 63).

[特別図柄表示時間管理処理]
次に、図65を参照して、特別図柄制御処理(図63参照)中のS14で行う特別図柄表示時間管理処理について説明する。なお、図65は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management process]
Next, the special symbol display time management process performed in S14 in the special symbol control process (see FIG. 63) will be described with reference to FIG. FIG. 65 is a flowchart showing the procedure of the special symbol display time management process in the present embodiment.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S51)。S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S51がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   First, the main CPU 71 determines whether or not the control state flag is a value ("02") indicating a special symbol display time management process (S51). In S51, when the main CPU 71 determines that the control state flag is not a value ("02") indicating the special symbol display time management process (when S51 is NO), the main CPU 71 performs the special symbol display time management process. The process ends, and the process returns to the special symbol control process (see FIG. 63).

一方、S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S51がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S52)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。   On the other hand, when the main CPU 71 determines in S51 that the control state flag is a value ("02") indicating the special symbol display time management process (when S51 is YES), the main CPU 71 It is determined whether or not the value (waiting time) is “0” (S52). In this process, the main CPU 71 determines whether or not the waiting time after change confirmation (variation start waiting time) set in the waiting time timer has been consumed.

S52において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S52がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。一方、S52において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S52がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S53)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。   When the main CPU 71 determines in S52 that the value of the waiting time timer is not “0” (when S52 is NO), the main CPU 71 ends the special symbol display time management process, and performs the special symbol control process. Return to (see FIG. 63). On the other hand, when the main CPU 71 determines in S52 that the value of the waiting time timer is “0” (when S52 is YES), the main CPU 71 determines whether or not the special symbol game is “big hit”. A determination is made (S53). In this process, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S53において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S53がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S54)。そして、S54の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   In S53, when the main CPU 71 determines that the special symbol game is not “big hit” (when S53 is NO), the main CPU 71 sets a value (“08”) indicating the special symbol game end process in the control state flag. Set (S54). After the process of S54, the main CPU 71 ends the special symbol display time management process, and returns the process to the special symbol control process (see FIG. 63).

一方、S53において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S53がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S55)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。   On the other hand, when the main CPU 71 determines in S53 that the special symbol game is “big hit” (when S53 is YES), the main CPU 71 sets the big hit flag to the on state (S55). The jackpot flag is a flag indicating whether or not to play a jackpot game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S56)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S57)。   Next, the main CPU 71 clears the value of the time-short state change number counter, the value of the time-short flag, and the value of the probability change flag (S56). Next, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process in the control state flag (S57).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S58)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S59)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。   Next, the main CPU 71 sets a jackpot start interval time (for example, 5000 msec) corresponding to the special symbol (the first special symbol or the second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a jackpot start command (special symbol start display command) corresponding to the special symbol in the main RAM 73 (S59). In this process, the main CPU 71 simultaneously transmits a special symbol start display command to the sub-control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S60)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、S60の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   Next, the main CPU 71 sets the round number display LED pattern flag to the ON state (S60). The round number display LED pattern flag is a flag indicating whether or not to display the remaining number of rounds in a predetermined pattern. After the process of S60, the main CPU 71 ends the special symbol display time management process, and returns the process to the special symbol control process (see FIG. 63).

[大当り終了インターバル処理]
次に、図66を参照して、特別図柄制御処理(図63参照)中のS19で行う大当り終了インターバル処理について説明する。なお、図66は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Big hit end interval processing]
Next, with reference to FIG. 66, the big hit end interval process performed in S19 during the special symbol control process (see FIG. 63) will be described. FIG. 66 is a flowchart showing the procedure of the jackpot end interval process in the present embodiment.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S71)。   First, the main CPU 71 determines whether or not the control state flag is a value indicating a big hit end interval process (“07”) (S71).

S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S71がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。一方、S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S71がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S72)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。   When the main CPU 71 determines in S71 that the control state flag is not a value indicating the jackpot end interval process (“07”) (when S71 is NO), the main CPU 71 ends the jackpot end interval process and performs the process. Is returned to the special symbol control process (see FIG. 63). On the other hand, when the main CPU 71 determines in S71 that the control state flag is a value indicating the jackpot end interval process ("07") (when S71 is YES), the main CPU 71 determines that the value of the waiting time timer is It is determined whether or not it is “0” (S72). In this process, the main CPU 71 determines whether or not the jackpot end interval time set in the waiting time timer has been consumed.

S72において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S72がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。一方、S72において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S72がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S73)。   In S72, when the main CPU 71 determines that the value of the waiting time timer is not “0” (when S72 is NO), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (FIG. 63). On the other hand, when the main CPU 71 determines in S72 that the value of the waiting time timer is “0” (when S72 is YES), the main CPU 71 clears the special winning opening opening number display LED pattern flag ( S73).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S74)。   Next, the main CPU 71 clears the round number distribution flag (sets it to “0”) (S74).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S75)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S76)。   Next, the main CPU 71 sets a value (“08”) indicating a special symbol game end process in the control state flag (S75). In this process, the main CPU 71 simultaneously transmits a special symbol end display command to the sub-control circuit 200. Next, the main CPU 71 clears the big hit flag (S76).

次いで、メインCPU71は、大当り種類決定テーブル(図13〜図16参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする(S77)。次いで、メインCPU71は、大当り種類決定テーブル(図13〜図16参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S78)。   Next, the main CPU 71 refers to the jackpot type determination table (see FIG. 13 to FIG. 16), and sets the value of the probability change flag based on the gaming state at the time of jackpot winning and the type of the jackpot selection symbol command (S77). . Next, the main CPU 71 refers to the big hit type determination table (see FIGS. 13 to 16), and sets the value of the short time flag based on the gaming state at the time of the big win and the type of the big hit selection symbol command (S78). .

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S79)。S79において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S79がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   Next, the main CPU 71 determines whether or not the value of the time reduction flag is “1” (whether or not the time reduction flag is in an on state) (S79). When the main CPU 71 determines in S79 that the value of the time reduction flag is not “1” (when S79 is NO), the main CPU 71 ends the big hit end interval process and executes the special symbol control process (FIG. 63). Return to).

一方、S79において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S79がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図13〜図16参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S80)。そして、S80の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図63参照)に戻す。   On the other hand, when the main CPU 71 determines that the value of the time reduction flag is “1” in S79 (when S79 is YES), the main CPU 71 refers to the big hit type determination table (see FIGS. 13 to 16). Then, based on the game state at the time of winning the big hit and the type of the big hit time selected symbol command, the corresponding value of the number of time reductions is set in the time reduction state variation number counter (S80). Then, after the processing of S80, the main CPU 71 ends the jackpot end interval processing and returns the processing to the special symbol control processing (see FIG. 63).

[普通図柄制御処理]
次に、図67を参照して、主制御メイン処理(図62参照)中のS4で行う普通図柄制御処理について説明する。図67は、本実施形態における普通図柄制御処理の手順を示すフローチャートである。
[Normal symbol control processing]
Next, with reference to FIG. 67, the normal symbol control process performed in S4 in the main control main process (see FIG. 62) will be described. FIG. 67 is a flowchart showing the procedure of the normal symbol control process in the present embodiment.

なお、図67に示すフローチャート中の各処理ステップの符号に並記した括弧書きの数値(「00」〜「04」)は普通図柄制御状態フラグを示し、この普通図柄制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、普通図柄制御状態フラグの数値に対応する各処理ステップを実行することにより、普通図柄ゲームを進行させる。   67, the numerical values in parentheses (“00” to “04”) written in parallel with the reference numerals of the respective processing steps in the flowchart shown in FIG. 67 indicate the normal symbol control state flag, and this normal symbol control state flag is the main RAM 73. Stored in a predetermined storage area. The main CPU 71 advances the normal symbol game by executing each processing step corresponding to the numerical value of the normal symbol control state flag.

まず、メインCPU71は、普通図柄制御状態フラグをロードする(S91)。この処理では、メインCPU71は、メインRAM73に記憶された普通図柄制御状態フラグを読み出す。メインCPU71は、S91でロードされた普通図柄制御状態フラグの値に基づいて、後述のS92〜S96の各種の処理を実行するか否かを判定する。この普通制御制御状態フラグは、普通図柄ゲームの遊技の状態を示すものであり、S92〜S96のいずれかの処理を実行可能にするものである。   First, the main CPU 71 loads a normal symbol control state flag (S91). In this process, the main CPU 71 reads the normal symbol control state flag stored in the main RAM 73. Based on the value of the normal symbol control state flag loaded in S91, the main CPU 71 determines whether or not to execute various processes in S92 to S96 described later. The normal control state flag indicates the game state of the normal symbol game, and enables execution of any one of S92 to S96.

また、メインCPU71は、S92〜S96の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図69参照)も実行される。   Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time set for each process of S92 to S96. In the period before the predetermined timing is reached, the other subroutine processing is executed without executing the processing of each step. Further, a system timer interrupt process (described later, see FIG. 69) is also executed at a predetermined cycle.

そして、S91の処理が終了すると、メインCPU71は、普通図柄記憶チェック処理を行う(S92)。   When the process of S91 ends, the main CPU 71 performs a normal symbol storage check process (S92).

この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄記憶チェック処理を示す値(「00」)である場合に、普通図柄の可変表示の保留個数をチェックし、保留個数が「0」でないときには、当り判定等の処理を行う。また、メインCPU71は、この処理において、普通図柄制御状態フラグに、後述の普通図柄変動時間監視処理(S93)を示す値(「01」)をセットし、今回の処理で決定された変動時間を待ち時間タイマにセットする。すなわち、この処理により、S92の処理で決定された普通図柄の変動時間が経過した後、後述の普通図柄変動時間監視処理が実行されるように設定される。   In this process, when the normal symbol control state flag is a value (“00”) indicating the normal symbol storage check process, the main CPU 71 checks the number of holdings of the variable symbol variable display, and the number of holdings is “0”. If not, a process such as a hit determination is performed. Further, in this process, the main CPU 71 sets a value (“01”) indicating a normal symbol fluctuation time monitoring process (S93) described later in the normal symbol control state flag, and sets the fluctuation time determined in the current process. Set to the wait timer. That is, by this process, the normal symbol change time monitoring process described later is set to be executed after the normal symbol change time determined in S92 has elapsed.

次いで、メインCPU71は、普通図柄変動時間監視処理を行う(S93)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄変動時間監視処理を示す値(「01」)であり、普通図柄の変動時間が経過した場合に、普通図柄制御状態フラグに、後述の普通図柄表示時間監視処理(S94)を示す値(「02」)をセットし、確定後待ち時間(例えば0.5sec)を待ち時間タイマにセットする。すなわち、この処理により、S93の処理でセットされた確定後待ち時間が経過した後、後述の普通図柄表示時間監視処理が実行されるように設定される。   Next, the main CPU 71 performs normal symbol variation time monitoring processing (S93). In this process, the main CPU 71 indicates that the normal symbol control state flag is a value (“01”) indicating the normal symbol variation time monitoring process. A value ("02") indicating the normal symbol display time monitoring process (S94) is set, and the waiting time after determination (for example, 0.5 sec) is set in the waiting time timer. That is, by this process, the normal symbol display time monitoring process to be described later is set to be executed after the waiting time after determination set in the process of S93 has elapsed.

次いで、メインCPU71は、普通図柄表示時間監視処理を行う(S94)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄表示時間監視処理を示す値(「02」)であり、S93の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「当り」であるか否かを判断する。そして、当り判定の結果が「当り」である場合、メインCPU71は、普通電動役物開放設定処理を行い、普通図柄制御状態フラグに、後述の普通電動役物開放処理(S95)を示す値(「03」)をセットする。すなわち、この処理により、後述の普通電動役物開放処理が実行されるように設定される。   Next, the main CPU 71 conducts normal symbol display time monitoring processing (S94). In this process, the main CPU 71 determines a hit when the normal symbol control state flag is a value ("02") indicating the normal symbol display time monitoring process and the waiting time after determination set in the process of S93 has elapsed. It is determined whether or not the result of is “hit”. If the result of the hit determination is “hit”, the main CPU 71 conducts a normal electric accessory release setting process, and the normal symbol control state flag indicates a value indicating a normal electric accessory release process (S95) described later (S95). “03”) is set. That is, this process is set so that a later-described ordinary electric accessory release process is executed.

一方、当り判定の結果が「当り」でない場合、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この場合には、後述の普通図柄ゲーム終了処理が実行されるように設定される。   On the other hand, if the result of the hit determination is not “win”, the main CPU 71 sets a value (“04”) indicating a normal symbol game end process (S96) described later in the normal symbol control state flag. That is, in this case, the normal symbol game end process described later is set to be executed.

次いで、メインCPU71は、S94において当り判定の結果が「当り」であると判定された場合、普通電動役物開放処理を行う(S95)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通電動役物開放処理を示す値(「03」)である場合に、普通電動役物46の開放中において所定数の始動入賞があったという条件、及び、普通電動役物46の開放上限時間を経過した(普通電役開放時間タイマが「0」である)という条件の一方が満たされたか否かを判断する。   Next, when the main CPU 71 determines in S94 that the result of the hit determination is “win”, the main CPU 71 performs a normal electric accessory release process (S95). In this process, the main CPU 71 has received a predetermined number of start prizes during the opening of the ordinary electric accessory 46 when the ordinary symbol control state flag is a value ("03") indicating the ordinary electric accessory release process. It is determined whether or not the condition that the upper limit time for opening the ordinary electric utility item 46 has elapsed (the ordinary electric role opening time timer is “0”) is satisfied.

S95において、上記一方の条件が満たされた場合には、メインCPU71は、普通電動役物46である羽根部材を閉鎖状態にするため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この処理により、後述の普通図柄ゲーム終了処理が実行されるように設定される。   In S95, when the above one condition is satisfied, the main CPU 71 updates a variable positioned in the main RAM 73 in order to close the blade member, which is the ordinary electric accessory 46. Then, the main CPU 71 sets a value (“04”) indicating a later-described normal symbol game end process (S96) in the normal symbol control state flag. That is, this process is set so that a normal symbol game end process described later is executed.

次いで、メインCPU71は、普通図柄ゲーム終了処理を行う(S96)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄ゲーム終了処理を示す値(「04」)である場合に、普通図柄の可変表示の保留個数を示すデータを「1」減少させるように記憶更新する。また、メインCPU71は、次回の普通図柄の変動表示を行うために、普通図柄記憶領域の更新を行う。さらに、メインCPU71は、普通図柄制御状態フラグに普通図柄記憶チェック処理を示す値(「00」)をセットする。すなわち、この処理により、S96の処理後、上述した普通図柄記憶チェック処理(S92)が実行されるように設定される。   Next, the main CPU 71 performs a normal symbol game end process (S96). In this process, when the normal symbol control state flag is a value indicating the normal symbol game end process (“04”), the main CPU 71 decreases the data indicating the number of hold of the variable symbol variable display by “1”. Update the memory. Further, the main CPU 71 updates the normal symbol storage area in order to perform the next normal symbol variation display. Further, the main CPU 71 sets a value (“00”) indicating the normal symbol storage check process in the normal symbol control state flag. That is, by this process, after the process of S96, the above-described normal symbol storage check process (S92) is set to be executed.

そして、S96の処理後、メインCPU71は、普通図柄制御処理を終了し、処理を主制御メイン処理(図62参照)のS5に移す。   After the process of S96, the main CPU 71 ends the normal symbol control process, and moves the process to S5 of the main control main process (see FIG. 62).

[電源投入時処理]
次に、図68を参照して、メインCPU71により実行される電源投入時処理について説明する。図68は、本実施形態における電源投入時処理の手順を示すフローチャートである。
[Power-on processing]
Next, with reference to FIG. 68, the power-on process executed by the main CPU 71 will be described. FIG. 68 is a flowchart showing a procedure of power-on processing in the present embodiment.

まず、メインCPU71は、スタックポインタに所定の初期値を設定する(S101)。次いで、メインCPU71は、電断検知信号がオフ状態(LOWレベル)であるか否かを判別する(S102)。なお、この判定処理において、電断検知信号がオフ状態である場合には、電断検知処理が実行可能な状態に無い場合に対応する。すなわち、電断検知可能な状態では、電断検知信号がオン状態となる。   First, the main CPU 71 sets a predetermined initial value in the stack pointer (S101). Next, the main CPU 71 determines whether or not the power interruption detection signal is in an off state (LOW level) (S102). In this determination process, when the power interruption detection signal is in the OFF state, this corresponds to a case where the power interruption detection process is not in an executable state. That is, in a state where power interruption can be detected, the power interruption detection signal is turned on.

S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)であると判別した場合(S102がYES判定の場合)、メインCPU71は、電断検知信号がオン状態(HIGHレベル)になるまで、S102の判定処理を繰り返す。一方、S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)でないと判別した場合(S102がNO判定の場合)、メインCPU71は、内蔵のRWM(Read Write Memory)、すなわち、メインRAM73へのアクセス許可処理を行う(S103)。また、この処理では、メインCPU71は、例えば、メインRAM73の作業領域の初期化処理等の各種初期設定処理を行う。   In S102, when the main CPU 71 determines that the power interruption detection signal is in the OFF state (LOW level) (when S102 is YES), the main CPU 71 sets the power interruption detection signal in the ON state (HIGH level). Until the determination process of S102 is repeated. On the other hand, when the main CPU 71 determines in S102 that the power interruption detection signal is not in the OFF state (LOW level) (when S102 is NO), the main CPU 71 determines that the built-in RWM (Read Write Memory), that is, the main Access permission processing to the RAM 73 is performed (S103). In this process, the main CPU 71 performs various initial setting processes such as an initialization process for the work area of the main RAM 73.

次いで、メインCPU71は、副制御受信受付ウエイト処理を行う(S104)。この処理では、メインCPU71は、副制御回路200の動作状態が、例えばコマンドデータ等のデータを受付可能な状態になるまで待機する。次いで、メインCPU71は、CPUを内蔵したデバイスの初期化処理を行う(S105)。   Next, the main CPU 71 performs a sub control reception acceptance wait process (S104). In this processing, the main CPU 71 waits until the operation state of the sub control circuit 200 becomes a state where data such as command data can be received. Next, the main CPU 71 performs initialization processing for a device incorporating the CPU (S105).

次いで、メインCPU71は、バックアップクリア信号がオン状態(HIGHレベル)であるか否かを判別する(S106)。具体的には、メインCPU71は、バックアップクリアスイッチ121(図5参照)がオン状態であるか否かを判別する。   Next, the main CPU 71 determines whether or not the backup clear signal is in an ON state (HIGH level) (S106). Specifically, the main CPU 71 determines whether or not the backup clear switch 121 (see FIG. 5) is on.

S106において、メインCPU71が、バックアップクリア信号がオン状態であると判別した場合(S106がYES判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S106において、メインCPU71が、バックアップクリア信号がオン状態でないと判別した場合(S106がNO判定の場合)、メインCPU71は、電断検知フラグが設定されている(電断検知フラグの値が「1」である)か否かを判別する(S107)。   In S106, when the main CPU 71 determines that the backup clear signal is on (when S106 is YES), the main CPU 71 performs the process of S113 described later. On the other hand, when the main CPU 71 determines in S106 that the backup clear signal is not in the ON state (when S106 is NO), the main CPU 71 has the power failure detection flag set (the value of the power failure detection flag is It is determined whether it is “1” (S107).

S107において、メインCPU71が、電断検知フラグが設定されていないと判別した場合(S107がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S107において、メインCPU71が、電断検知フラグが設定されていると判別した場合(S107がYES判定の場合)、メインCPU71は、作業領域の損傷チェック処理を行う(S108)。なお、この処理では、メインCPU71は、チェックサム値等に基づいて、作業領域に損傷があるか否かをチェックする。   In S107, when the main CPU 71 determines that the power failure detection flag is not set (when S107 is NO), the main CPU 71 performs the process of S113 described later. On the other hand, when the main CPU 71 determines in S107 that the power interruption detection flag is set (when S107 is YES), the main CPU 71 performs damage check processing of the work area (S108). In this process, the main CPU 71 checks whether or not the work area is damaged based on the checksum value or the like.

S108の処理後、メインCPU71は、S108の作業領域の損傷チェック処理の結果に基づいて、作業領域が正常であるか否かを判別する(S109)。S109において、メインCPU71が、作業領域が正常でないと判別した場合(S109がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。   After the process of S108, the main CPU 71 determines whether or not the work area is normal based on the result of the damage check process for the work area of S108 (S109). In S109, when the main CPU 71 determines that the work area is not normal (when S109 is NO), the main CPU 71 performs a process of S113 described later.

一方、S109において、メインCPU71が、作業領域が正常であると判別した場合(S109がYES判定の場合)、メインCPU71は、電断復帰時に初期値のセットが必要となる作業領域の初期設定処理を行う(S110)。次いで、メインCPU71は、電断復帰時の高確率遊技状態の報知設定処理を行う(S111)。   On the other hand, when the main CPU 71 determines that the work area is normal in S109 (when S109 is YES), the main CPU 71 performs initial setting processing of the work area that requires an initial value to be set when power is restored. (S110). Next, the main CPU 71 performs notification setting processing for a high-probability gaming state at the time of power failure recovery (S111).

S111の処理後、メインCPU71は、電断復帰コマンドを副制御回路200に送信する(S112)。この処理では、メインCPU71は、上述した第1電断復帰コマンド及び第2電断復帰コマンド(図25及び図26参照)を副制御回路200に送信する。そして、S112の処理後、メインCPU71は、電源投入時処理を終了する。   After the process of S111, the main CPU 71 transmits a power interruption return command to the sub-control circuit 200 (S112). In this process, the main CPU 71 transmits the first power failure recovery command and the second power failure recovery command (see FIGS. 25 and 26) described above to the sub-control circuit 200. After the process of S112, the main CPU 71 ends the power-on process.

ここで、再度、S106、S107又はS109の処理に戻って、S106がYES判定の場合、又は、S107或いはS109がNO判定の場合、すなわち、パチンコ遊技機1を電断検知前の状態に復帰させることができない場合、メインCPU71は、全ての作業領域をクリアする(S113)。   Here, it returns to the process of S106, S107, or S109 again, and when S106 is YES determination or when S107 or S109 is NO determination, that is, the pachinko gaming machine 1 is returned to the state before the power failure detection. If not, the main CPU 71 clears all work areas (S113).

次いで、メインCPU71は、メインRAM73の初期化時に初期値のセットが必要となる作業領域の初期設定処理を行う(S114)。次いで、メインCPU71は、メインRAM73の初期化コマンドを副制御回路200に送信する(S115)。そして、S115の処理後、メインCPU71は、電源投入時処理を終了する。   Next, the main CPU 71 performs an initial setting process of a work area that requires an initial value to be set when the main RAM 73 is initialized (S114). Next, the main CPU 71 transmits an initialization command for the main RAM 73 to the sub-control circuit 200 (S115). After the process of S115, the main CPU 71 ends the power-on process.

[システムタイマ割込処理]
本実施形態のパチンコ遊技機1では、メインCPU71は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインCPU71は、クロック発生回路74から所定周期(例えば2msec)で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図69を参照して、メインCPU71により実行されるシステムタイマ割込処理について説明する。なお、図69は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main process at a predetermined period and executes the system timer interrupt process even during execution of the main process. Specifically, the main CPU 71 executes a system timer interrupt process according to clock pulses generated from the clock generation circuit 74 at a predetermined cycle (for example, 2 msec). Here, a system timer interrupt process executed by the main CPU 71 will be described with reference to FIG. FIG. 69 is a flowchart showing the procedure of the system timer interrupt process in this embodiment.

まず、メインCPU71は、各レジスタのデータ(情報)を退避させる(S121)。次いで、メインCPU71は、乱数更新処理を行う(S122)。この処理では、メインCPU71は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために2msec周期で決まったタイミングで更新を行う。   First, the main CPU 71 saves the data (information) of each register (S121). Next, the main CPU 71 performs random number update processing (S122). In this process, the main CPU 71 updates various random numbers extracted from a big hit determination counter, a symbol determination counter, a hit determination counter, a fall determination counter, a variation pattern determination counter, an effect pattern determination counter, and the like. . Note that the jackpot determination counter and the symbol determination counter lack fairness if the update timing of the counter value is indefinite. Therefore, the jackpot determination counter and the symbol determination counter are updated at a timing determined at a cycle of 2 msec in order to ensure fairness.

次いで、メインCPU71は、スイッチ入力検出処理を行う(S123)。この処理では、メインCPU71は、各種始動口、各種入賞口及び球通過検出器43への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図70を参照しながら後で説明する。   Next, the main CPU 71 performs switch input detection processing (S123). In this processing, the main CPU 71 detects winning or passing to various start ports, various winning ports, and the ball passage detector 43. The details of the switch input detection process will be described later with reference to FIG. 70 described later.

次いで、メインCPU71は、タイマ更新処理を行う(S124)。具体的には、メインCPU71は、主制御回路70と副制御回路200との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。   Next, the main CPU 71 performs a timer update process (S124). Specifically, the main CPU 71 has various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub control circuit 200, and a big winning opening opening time timer for measuring the opening time of the big winning opening. Update processing is performed.

次いで、メインCPU71は、コマンド出力処理を行う(S125)。この処理では、メインCPU71は、副制御回路200のホスト制御回路210に、例えば、入賞コマンド、変動コマンド等の各種コマンドを出力する。   Next, the main CPU 71 performs command output processing (S125). In this process, the main CPU 71 outputs various commands such as a winning command and a variation command to the host control circuit 210 of the sub-control circuit 200.

次いで、メインCPU71は、遊技情報出力処理を行う(S126)。この処理では、メインCPU71は、主制御回路70、副制御回路200、払出・発射制御回路123等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。   Next, the main CPU 71 performs a game information output process (S126). In this process, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub-control circuit 200, the payout / launch control circuit 123, etc., to the hall computer of the game store.

次いで、メインCPU71は、S121で退避させた各レジスタのデータを復帰させる(S127)。そして、S127の処理後、メインCPU71は、システムタイマ割込処理を終了する。   Next, the main CPU 71 restores the data in each register saved in S121 (S127). After the process of S127, the main CPU 71 ends the system timer interrupt process.

[スイッチ入力検出処理]
次に、図70を参照して、システムタイマ割込処理(図69参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図70は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, the switch input detection process performed in S123 during the system timer interrupt process (see FIG. 69) will be described with reference to FIG. FIG. 70 is a flowchart showing the procedure of the switch input detection process in the present embodiment.

まず、メインCPU71は、始動口入賞検出処理を行う(S131)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図71を参照しながら後で説明する。   First, the main CPU 71 performs a start opening winning detection process (S131). In this process, the main CPU 71 determines whether or not a game ball has entered (passed through) the first start port 44 or the second start port 45. That is, the main CPU 71 detects whether or not a game ball winning is detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the start opening winning detection process will be described later with reference to FIG. 71 described later.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S132)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。   Next, the main CPU 71 conducts a general winning opening detection process (S132). In this process, the main CPU 71 determines whether or not a game ball has entered the general winning opening 51 or 52. That is, the main CPU 71 detects whether or not a game ball winning is detected by the general winning ball sensor 51a or 52a. When the winning of a game ball in the general winning opening 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S133)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。   Next, the main CPU 71 performs a special winning opening passing detection process (S133). In this process, the main CPU 71 determines whether or not a game ball has entered the first big prize opening 53 or the second big prize opening 54. That is, the main CPU 71 detects whether or not a winning of a game ball has been detected by the first big prize opening solenoid 53b or the second big prize opening solenoid 54b. When the winning of the game ball to the first grand prize opening 53 or the second big prize opening 54 is detected, the main CPU 71 performs predetermined various processes corresponding to the prize.

次いで、メインCPU71は、ゲート通過検出処理を行う(S134)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。そして、S134の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図69参照)のS124に移す。   Next, the main CPU 71 performs a gate passage detection process (S134). In this process, the main CPU 71 determines whether or not the game ball has passed the ball passage detector 43. That is, the main CPU 71 detects whether or not the passing of the game ball is detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed through the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage. After the process of S134, the main CPU 71 ends the switch input detection process, and moves the process to S124 of the system timer interrupt process (see FIG. 69).

[始動口入賞検出処理]
次に、図71を参照して、スイッチ入力検出処理(図70参照)中のS131で行う始動口入賞検出処理について説明する。なお、図70は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Start-up winning detection processing]
Next, with reference to FIG. 71, the start opening winning detection process performed in S131 during the switch input detection process (see FIG. 70) will be described. FIG. 70 is a flowchart showing the procedure of the start opening winning detection process in the present embodiment.

まず、メインCPU71は、第1始動口入賞球センサ44aの出力信号に基づいて、第1始動口44への遊技球の入賞が検出されたか否かを判別する(S141)。   First, the main CPU 71 determines whether or not a winning of a game ball to the first starting port 44 is detected based on the output signal of the first starting port winning ball sensor 44a (S141).

S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されていないと判別した場合(S141がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されたと判別した場合(S141がYES判定の場合)、メインCPU71は、第1始動口入賞に対応する払出情報をメインRAM73にセットする(S142)。本実施形態では、遊技球が第1始動口44に入賞すると所定数の遊技球が払い出される。それゆえ、S142の処理では、所定数の遊技球の払出情報がセットされる。   In S141, when the main CPU 71 determines that the winning of the game ball to the first start port 44 is not detected (when S141 is NO), the main CPU 71 performs the process of S149 described later. On the other hand, when the main CPU 71 determines in S141 that the winning of the game ball to the first starting port 44 has been detected (when S141 is YES), the main CPU 71 pays out information corresponding to the first starting port winning. Is set in the main RAM 73 (S142). In the present embodiment, when a game ball wins the first start opening 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information for a predetermined number of game balls is set.

S142の処理後、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S143)。   After the processing of S142, the main CPU 71 determines whether or not the reserved number (the number of reserved balls) of the first start opening winning (variable display of the first special symbol) is less than “4” (S143).

S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満でないと判別した場合(S143がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満であると判別した場合(S143がYES判定の場合)、メインCPU71は、第1始動口入賞の保留個数を「1」加算する処理を行う(S144)。   In S143, when the main CPU 71 determines that the number of first start opening prizes held is not less than “4” (when S143 is NO), the main CPU 71 performs a process of S149 described later. On the other hand, when the main CPU 71 determines in S143 that the number of first start opening prizes to be held is less than “4” (when S143 is YES), the main CPU 71 sets the number of first start opening prizes to be held. A process of adding “1” is performed (S144).

S144の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S145)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。   After the processing of S144, the main CPU 71 acquires various random values used for the lottery, and stores the acquired various random values in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 acquires various random values such as a jackpot determination random number value, a design random number value, a fall determination random number value, and the like.

次いで、メインCPU71は、第1特別停止図柄判定処理を行う(S146)。この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図9参照)及び図柄判定テーブル(第1始動口)(図11参照)を参照し、S145で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。   Next, the main CPU 71 performs a first special stop symbol determination process (S146). In this process, the main CPU 71 refers to the jackpot random number determination table (first start port) (see FIG. 9) and the symbol determination table (first start port) (see FIG. 11), and acquires the jackpot determination disorder acquired in S145. Based on the numerical value and the design random number value, it is determined whether or not it is a “hit”, and in the case of “hit”, the jackpot design (determination identification design) to be displayed on the display screen of the display device 13 is determined. Make a selection (judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S147)。この処理では、メインCPU71は、S145で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。   Next, the main CPU 71 performs a process for determining whether or not there is a fall (S147). In this process, the main CPU 71 performs a falling lottery based on the falling determination random value acquired in S145, and determines whether or not a falling has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no fall or “1”: with fall).

次いで、メインCPU71は、第1始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S148)。   Next, the main CPU 71 sets the pending addition command data at the time of winning the first start opening in the main RAM 73 (S148).

この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図9参照)、図柄判定テーブル(第1始動口)(図11参照)、大当り種類決定テーブル(図13〜図16参照)及び入賞時演出情報決定テーブル(図17参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「小当り」、「ハズレ」)、始動記憶数(第1特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。   In this process, the main CPU 71 determines the jackpot random number determination table (first start port) (see FIG. 9), the symbol determination table (first start port) (see FIG. 11), and the jackpot type determination table (see FIGS. 13 to 16). ) And winning effect information determination table (see FIG. 17), the gaming state (“normal”, “probability”, “short time”), winning type (“big hit”, “small hit”, “losing” )), Starting addition number command based on information such as number of starting memories (first special symbol hold number), symbol designation command, jackpot selection symbol command, winning prize presentation information, jackpot determination result information, falling lottery information, etc. The information (transmission contents) to be included in is determined.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第1始動口)(図9参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第1始動口)(図11参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図17参照)を参照することにより取得される。また、大当り判定の結果情報は、S146の処理で取得され、転落抽選情報は、S147の処理で取得される。   At this time, the gaming state is acquired by referring to the values of the probability variation flag and the hourly flag, and the winning type is acquired by referring to the jackpot random number determination table (first start port) (see FIG. 9). The symbol designation command and the big hit selection symbol command are acquired by referring to the symbol determination table (first start port) (see FIG. 11), and the winning effect information is the winning effect information determination table (see FIG. 17). Is obtained by referring to. Further, the result information of the jackpot determination is acquired in the process of S146, and the falling lottery information is acquired in the process of S147.

また、本実施形態では、S148の処理において、第1始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。そして、この第1始動口入賞時の保留加算コマンドに基づいて、副制御回路200は、保留演出及び先読み演出の演出パターンを選択する。   In the present embodiment, in the process of S148, a hold addition command at the time of winning the first start opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, based on the hold addition command at the time of winning the first start opening, the sub-control circuit 200 selects the effect pattern of the hold effect and the prefetch effect.

S148の処理後、又は、S141或いはS143がNO判定の場合、メインCPU71は、第2始動口入賞球センサ45aの出力信号に基づいて、第2始動口45への遊技球の入賞が検出されたか否かを判別する(S149)。   After the processing of S148, or when S141 or S143 is NO, the main CPU 71 detects a winning of a game ball to the second starting port 45 based on the output signal of the second starting port winning ball sensor 45a. It is determined whether or not (S149).

S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されていないと判別した場合(S149がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図70参照)のS132に移す。一方、S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されたと判別した場合(S149がYES判定の場合)、メインCPU71は、第2始動口入賞に対応する払出情報をメインRAM73にセットする(S150)。本実施形態では遊技球が第2始動口45に入賞すると、所定数の遊技球が払い出される。それゆえ、S150の処理では、所定数の遊技球の払出情報がセットされる。   In S149, when the main CPU 71 determines that the winning of the game ball to the second starting port 45 is not detected (when S149 is NO), the main CPU 71 ends the starting port winning detection process and performs the process. Is shifted to S132 of the switch input detection process (see FIG. 70). On the other hand, when the main CPU 71 determines in S149 that the winning of the game ball to the second starting port 45 is detected (when S149 is YES), the main CPU 71 pays out information corresponding to the second starting port winning. Is set in the main RAM 73 (S150). In the present embodiment, when a game ball wins the second start opening 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, payout information for a predetermined number of game balls is set.

S150の処理後、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S151)。   After the processing of S150, the main CPU 71 determines whether or not the reserved number (the number of reserved balls) of the second start opening winning (variable display of the second special symbol) is less than “4” (S151).

S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満でないと判別した場合(S151がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図70参照)のS132に移す。一方、S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満であると判別した場合(S151がYES判定の場合)、メインCPU71は、第2始動口入賞の保留個数を「1」加算する処理を行う(S152)。S152の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S153)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。   In S151, when the main CPU 71 determines that the number of second start opening prizes held is not less than “4” (when S151 is NO), the main CPU 71 ends the start opening prize detection process and switches the process. The process proceeds to S132 of the input detection process (see FIG. 70). On the other hand, if the main CPU 71 determines in S151 that the number of second start opening prizes to be held is less than “4” (S151 is YES), the main CPU 71 sets the number of second start opening prizes to be held. A process of adding “1” is performed (S152). After the processing of S152, the main CPU 71 acquires various random values used for the lottery and stores the acquired various random values in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 acquires various random values such as a jackpot determination random number value, a design random number value, a fall determination random number value, and the like.

次いで、メインCPU71は、第2特別停止図柄判定処理を行う(S154)。この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図10参照)及び図柄判定テーブル(第2始動口)(図12参照)を参照し、S153で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。   Next, the main CPU 71 performs a second special stop symbol determination process (S154). In this process, the main CPU 71 refers to the jackpot random number determination table (second start port) (see FIG. 10) and the symbol determination table (second start port) (see FIG. 12), and acquires the jackpot determination disorder acquired in S153. Based on the numerical value and the design random number value, it is determined whether or not it is a “hit”, and in the case of a big win, selection of a jackpot symbol (effect identification symbol) to be displayed on the display screen of the display device 13 ( Judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S155)。この処理では、メインCPU71は、S153で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。   Next, the main CPU 71 performs a process for determining whether or not there is a fall (S155). In this process, the main CPU 71 performs a falling lottery based on the falling determination random value acquired in S153, and determines whether or not a falling has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no fall or “1”: with fall).

次いで、メインCPU71は、第2始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S156)。   Next, the main CPU 71 sets the pending addition command data at the time of the second start opening winning in the main RAM 73 (S156).

この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図10参照)、図柄判定テーブル(第2始動口)(図12参照)、大当り種類決定テーブル(図13〜図16参照)及び入賞時演出情報決定テーブル(図17参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「ハズレ」)、始動記憶数(第2特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。   In this process, the main CPU 71 determines the jackpot random number determination table (second start port) (see FIG. 10), the symbol determination table (second start port) (see FIG. 12), and the jackpot type determination table (see FIGS. 13 to 16). ) And winning presentation information determination table (see FIG. 17), gaming state (“normal”, “probability”, “short time”), winning type (“big hit”, “losing”), starting memory Information to be included in the hold addition command based on information such as the number (the number of hold of the second special symbol), the symbol designation command, the jackpot selection symbol command, the winning effect information, the jackpot determination result information, the falling lottery information, etc. Determine what to send.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第2始動口)(図10参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第2始動口)(図12参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図17参照)を参照することにより取得される。また、大当り判定の結果情報は、S154の処理で取得され、転落抽選情報は、S155の処理で取得される。   At this time, the gaming state is acquired by referring to the values of the probability variation flag and the hourly flag, and the winning type is acquired by referring to the jackpot random number determination table (second starting port) (see FIG. 10). The symbol designation command and the big hit selection symbol command are acquired by referring to the symbol determination table (second start port) (see FIG. 12), and the winning effect information is the winning effect information determination table (see FIG. 17). Is obtained by referring to. Moreover, the result information of the jackpot determination is acquired in the process of S154, and the falling lottery information is acquired in the process of S155.

また、本実施形態では、S156の処理において、第2始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。副制御回路200は、この第2始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、S156の処理後、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図70参照)のS132に移す。   Further, in the present embodiment, in the process of S156, the hold addition command at the time of the second start opening winning is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects an effect pattern of the hold effect and the pre-read effect based on the hold addition command at the time of winning the second start opening. Then, after the process of S156, the main CPU 71 ends the start opening prize detection process, and moves the process to S132 of the switch input detection process (see FIG. 70).

<副制御回路の動作説明>
次に、図72〜図103を参照して、副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 will be described with reference to FIGS. The sub control circuit 200 receives various commands transmitted from the main control circuit 70 and performs various processes based on the various commands.

[副制御メイン処理]
最初に、図72を参照して、ホスト制御回路210により実行される副制御メイン処理について説明する。図72は、本実施形態における副制御メイン処理の手順を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。
[Sub control main process]
First, the sub control main process executed by the host control circuit 210 will be described with reference to FIG. FIG. 72 is a flowchart showing the procedure of the sub control main process in the present embodiment. The sub-control main process is a process started when the power is turned on.

まず、ホスト制御回路210は、初期化処理を行う(S201)。この処理では、ホスト制御回路210は、例えば、ハードウェアの初期化、デバイスの初期化、アプリケーション(各種処理)の初期化、バックアップデータの復帰初期化等の各種初期設定処理を行う。なお、初期化処理の詳細については、後述の図73及び図74を参照しながら後で説明する。   First, the host control circuit 210 performs an initialization process (S201). In this process, the host control circuit 210 performs various initial setting processes such as hardware initialization, device initialization, application (various processing) initialization, backup data restoration initialization, and the like. Details of the initialization process will be described later with reference to FIGS. 73 and 74 described later.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S202)。なお、起動時には、ウォッチドッグタイマのリセット時間(例えば200msec)が設定され、その後、サービスパルスの書込みが行われなかった場合(タイムアウト時)には、電断処理が開始される。また、ウォッチドッグタイマカウンタをクリアするタイミングは、副制御メイン処理内のメインループ処理(S202〜S212の処理)の開始時、デバイス初期化処理の開始時、アプリケーション初期化処理の開始時及び電断処理の開始時である。   Next, the host control circuit 210 clears the counter of the watchdog timer (S202). At the time of activation, a reset time (for example, 200 msec) of the watchdog timer is set. After that, when the service pulse is not written (timeout), the power interruption process is started. In addition, the timing for clearing the watchdog timer counter is determined at the start of the main loop process (the processes of S202 to S212) in the sub-control main process, the device initialization process, the application initialization process, and the power interruption. At the start of processing.

次いで、ホスト制御回路210は、操作手段入力処理を行う(S203)。この処理では、ホスト制御回路210は、遊技者により例えばボタンやジョグダイアルなどの操作手段に対して操作が行われたか否かの判定処理、及び、操作内容の情報取得処理を行う。なお、操作手段入力処理の詳細については、後述の図78〜図80を参照しながら後で説明する。   Next, the host control circuit 210 performs an operation unit input process (S203). In this process, the host control circuit 210 performs a process for determining whether or not an operation has been performed on an operation means such as a button or a jog dial by the player, and an operation content information acquisition process. Details of the operation means input process will be described later with reference to FIGS. 78 to 80 described later.

次いで、ホスト制御回路210は、メイン・サブ間コマンド制御処理を行う(S204)。この処理では、ホスト制御回路210は、メインCPU71からコマンドデータを受信した際のコマンドデータの読み込み処理(コマンド受信処理)及びサブワークRAM210aへのコマンドデータの格納処理(受信データ記憶処理)を行う。なお、メイン・サブ間コマンド制御処理の詳細については、後述の図81及び図82を参照しながら後で説明する。   Next, the host control circuit 210 performs a main / sub-command control process (S204). In this processing, the host control circuit 210 performs command data reading processing (command reception processing) when command data is received from the main CPU 71 and command data storage processing (reception data storage processing) in the sub work RAM 210a. Details of the main / sub command control process will be described later with reference to FIGS. 81 and 82 described later.

次いで、ホスト制御回路210は、コマンド解析処理を行う(S205)。この処理では、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析し、コマンドに含まれる各種情報を取得する。なお、コマンド解析処理の詳細については、後述の図83を参照しながら後で説明する。   Next, the host control circuit 210 performs command analysis processing (S205). In this process, the host control circuit 210 analyzes the contents of the command stored in the sub work RAM 210a and acquires various types of information included in the command. Details of the command analysis processing will be described later with reference to FIG. 83 described later.

次いで、ホスト制御回路210は、アニメーションリクエスト構築処理を行う(S206)。この処理では、ホスト制御回路210は、表示装置13を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、該アニメーションリクエストに基づいて(該アニメーションリクエストに対応して、該アニメーションリクエストに応じて、該アニメーションリクエストに基づいて実行される表示装置13における演出制御(表示)に対応して、などと表現可能な)各種演出装置を動作させるための各種リクエスト(サウンドリクエスト、ランプリクエスト及び役物リクエスト)を生成する。なお、アニメーションリクエスト構築処理の詳細については、後述の図85を参照しながら後で説明する。   Next, the host control circuit 210 performs animation request construction processing (S206). In this process, the host control circuit 210 generates an animation request required when performing the presentation control using the display device 13, and responds to the animation request based on the animation request (corresponding to the animation request. Various requests (sound request, lamp request, and accessory) for operating various rendering devices (which can be expressed as, for example, corresponding to rendering control (display) in the display device 13 executed based on the animation request) Request). Details of the animation request construction process will be described later with reference to FIG.

なお、本実施形態では、上述のように、コマンドの種別に応じてコマンドのパケット数(バイト数)が異なる。そして、ホスト制御回路210において、複数のコマンドデータを受信した際に、その全てのコマンドデータの総パケット数が所定の最大パケット数以下である場合には、上述したコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は、受信した複数のコマンドデータに対して同一フレームで実施される。しかしながら、受信した複数のコマンドデータの総パケット数が所定の最大パケット数を超える場合には、受信した複数のコマンドデータのうち、所定の最大パケット数分のコマンドデータに対しては同一フレームにおいてコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)を行い、残りのパケット数分のコマンドデータに対するコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は次フレームで実施される。   In the present embodiment, as described above, the number of command packets (number of bytes) differs depending on the type of command. When the host control circuit 210 receives a plurality of command data and the total number of packets of all the command data is equal to or less than the predetermined maximum number of packets, the command analysis process (S205) and animation described above are performed. The request construction process (S206) is performed on the received plurality of command data in the same frame. However, when the total number of packets of a plurality of received command data exceeds a predetermined maximum number of packets, command data corresponding to the predetermined maximum number of packets among the received plurality of command data is commanded in the same frame. Analysis processing (S205) and animation request construction processing (S206) are performed, and command analysis processing (S205) and animation request construction processing (S206) for the command data for the remaining number of packets are performed in the next frame.

次いで、ホスト制御回路210は、上記S204〜S206の処理が受信コマンド数分実施されたか否かを判別する(S207)。   Next, the host control circuit 210 determines whether or not the processes of S204 to S206 have been performed for the number of received commands (S207).

S207において、ホスト制御回路210が、上記S204〜S206の処理が受信コマンド数分実施されていないと判別した場合(S207がNO判定の場合)、ホスト制御回路210は、処理をS204に戻し、S204以降の処理を繰り返す。   In S207, when the host control circuit 210 determines that the processes in S204 to S206 have not been performed for the number of received commands (when S207 is NO), the host control circuit 210 returns the process to S204. The subsequent processing is repeated.

一方、S207において、ホスト制御回路210が、上記S204〜S206の処理が受信コマンド数分実施されたと判別した場合(S207がYES判定の場合)、ホスト制御回路210は、描画制御処理を行う(S208)。この処理では、ホスト制御回路210は、アニメーションリクエストに基づいて、動画コマンド及び描画リクエストを生成し、該生成された動画コマンド及び前フレームで生成された描画リクエストを表示制御回路230に送信する。また、この際、表示制御回路230は、受信した動画コマンド及び描画リクエストに基づいて、表示装置13に演出画像を表示(描画)するための各種処理を行う。なお、描画制御処理の詳細については、後述の図86A及び図86Bを参照しながら後で説明する。   On the other hand, when the host control circuit 210 determines in S207 that the processes in S204 to S206 have been performed for the number of received commands (S207 is YES), the host control circuit 210 performs a drawing control process (S208). ). In this process, the host control circuit 210 generates a moving image command and a drawing request based on the animation request, and transmits the generated moving image command and the drawing request generated in the previous frame to the display control circuit 230. At this time, the display control circuit 230 performs various processes for displaying (drawing) the effect image on the display device 13 based on the received moving image command and the drawing request. Details of the drawing control process will be described later with reference to FIGS. 86A and 86B described later.

次いで、ホスト制御回路210は、音声制御処理を行う(S209)。この処理では、ホスト制御回路210は、サウンドリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したサウンドリクエストに基づいて、スピーカ11による音声再生の制御処理を行う。なお、音声制御処理の詳細については、後述の図93A及び図93Bを参照しながら後で説明する。   Next, the host control circuit 210 performs voice control processing (S209). In this processing, the host control circuit 210 transmits a sound request (command) to the voice / LED control circuit 220. At this time, the sound / LED control circuit 220 performs sound reproduction control processing by the speaker 11 based on the received sound request. Details of the voice control process will be described later with reference to FIGS. 93A and 93B described later.

次いで、ホスト制御回路210は、ランプ制御処理を行う(S210)。この処理では、ホスト制御回路210は、ランプリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したランプリクエストに基づいて、ランプ群18の発光制御を行う。なお、ランプ制御処理の詳細については、後述の図94A及び図94Bを参照しながら後で説明する。   Next, the host control circuit 210 performs lamp control processing (S210). In this process, the host control circuit 210 transmits a lamp request (command) to the sound / LED control circuit 220. At this time, the sound / LED control circuit 220 performs light emission control of the lamp group 18 based on the received lamp request. The details of the lamp control process will be described later with reference to FIGS. 94A and 94B described later.

次いで、ホスト制御回路210は、役物制御処理を行う(S211)。この処理では、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20を駆動させるための励磁データをI2Cコントローラ261を介してモータコントローラ270(モータドライバ271)に送信する。また、モータドライバ271は、受信した励磁データを対応するモータ272に出力して役物20を駆動する。なお、役物制御処理の詳細については、後述の図95を参照しながら後で説明する。   Next, the host control circuit 210 performs an accessory control process (S211). In this process, the host control circuit 210 transmits excitation data for driving the accessory 20 to the motor controller 270 (motor driver 271) via the I2C controller 261 based on the generated accessory request. Further, the motor driver 271 outputs the received excitation data to the corresponding motor 272 to drive the accessory 20. The details of the accessory control process will be described later with reference to FIG. 95 described later.

次いで、ホスト制御回路210は、上述したS202の処理開始からの経過時間が設定された所定のFPS周期の時間以上であるか否かを判別する(S212)。本実施形態では、ホスト制御回路210は、上述したS202〜S211の一連の処理(メインループ処理)を所定のFPS周期で実行する。なお、FPS周期は、例えば、約16.7msec(60FPS)、約33.3msec(30FPS)等に設定される。   Next, the host control circuit 210 determines whether or not the elapsed time from the start of the process of S202 described above is equal to or longer than a predetermined FPS cycle time (S212). In the present embodiment, the host control circuit 210 executes the above-described series of processing (main loop processing) from S202 to S211 at a predetermined FPS cycle. For example, the FPS cycle is set to about 16.7 msec (60 FPS), about 33.3 msec (30 FPS), or the like.

S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上でないと判別した場合(S212がNO判定の場合)、ホスト制御回路210は、S212の判定処理を繰り返す。一方、S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上であると判別した場合(S212がYES判定の場合)、ホスト制御回路210は、処理をS202に戻し、S202以降の処理を繰り返す。   In S212, when the host control circuit 210 determines that the elapsed time from the start of the process of S202 is not equal to or longer than a predetermined FPS cycle time (when S212 is NO), the host control circuit 210 performs the determination process of S212. repeat. On the other hand, when the host control circuit 210 determines in S212 that the elapsed time from the start of the process in S202 is equal to or longer than a predetermined FPS cycle time (when S212 is YES), the host control circuit 210 performs the process. It returns to S202 and repeats the process after S202.

[初期化処理]
次に、図73及び図74を参照して、副制御メイン処理(図72参照)中のS201で行う初期化処理について説明する。なお、図73は、本実施形態における初期化処理の動作概要を示す図であり、図74は、本実施形態における初期化処理の手順を示すフローチャートである。
[Initialization]
Next, with reference to FIGS. 73 and 74, the initialization process performed in S201 in the sub control main process (see FIG. 72) will be described. FIG. 73 is a diagram showing an outline of the operation of the initialization process in this embodiment, and FIG. 74 is a flowchart showing the procedure of the initialization process in this embodiment.

パチンコ遊技機1に電源が投入されると、初期化処理において、ホスト制御回路210は、図73に示すように、自身だけでなく、ホスト制御回路210に接続された各種制御回路及びコントローラのハードウェアの初期化処理を行う。次いで、各制御回路又はコントローラは、対応するデバイス(ランプ群18、スピーカ11、表示装置13、役物20)の初期化処理を行う。以下に、この初期化処理の具体的にな手順を、図74のフローチャートを参照しながら説明する。   When the pachinko gaming machine 1 is powered on, in the initialization process, as shown in FIG. 73, the host control circuit 210 not only itself but also various control circuits connected to the host control circuit 210 and the hardware of the controller. Initialize the hardware. Next, each control circuit or controller performs an initialization process for the corresponding device (the lamp group 18, the speaker 11, the display device 13, and the accessory 20). A specific procedure of this initialization process will be described below with reference to the flowchart of FIG.

まず、ホスト制御回路210は、電源オンを検知したか否かを判別する(S221)。S221において、ホスト制御回路210が、電源オンを検知していないと判別した場合(S221がNO判定の場合)、ホスト制御回路210は、S221の判定処理を繰り返す。なお、電源オンの検知処理では、ホスト制御回路210に供給されている電源電圧が、安定しているか否かを判定するので、電源オンが検知されていない状態は、実際に電源がオン状態であってもホスト制御回路210に供給されている電源電圧が安定していないことを表す。それゆえ、S221で繰り返し行われる電源オン状態の検知処理は、ホスト制御回路210に供給されている電源電圧が安定するまでの待機処理となる。   First, the host control circuit 210 determines whether or not power-on is detected (S221). If the host control circuit 210 determines in S221 that the power-on is not detected (S221 is NO), the host control circuit 210 repeats the determination process of S221. In the power-on detection process, it is determined whether or not the power supply voltage supplied to the host control circuit 210 is stable. Therefore, when the power-on is not detected, the power is actually on. Even if it exists, it represents that the power supply voltage supplied to the host control circuit 210 is not stable. Therefore, the power-on state detection process repeatedly performed in S221 is a standby process until the power supply voltage supplied to the host control circuit 210 is stabilized.

一方、S221において、ホスト制御回路210が、電源オンを検知したと判別した場合(S221がYES判定の場合)、ホスト制御回路210は、ハードウェア初期化処理を行う(S222)。この処理では、ホスト制御回路210は、サブ基板202内に設けられた各種制御回路(自身の回路、音声・LED制御回路220及び表示制御回路230)、並びに、ホスト制御回路210に接続されたモータコントローラ270のハードウェアを初期化する。具体的には、各制御回路及びモータコントローラ270内の、レジスタの初期化処理、制御ROMの設定処理等が行われる。   On the other hand, when it is determined in S221 that the host control circuit 210 has detected power-on (when S221 is YES), the host control circuit 210 performs hardware initialization processing (S222). In this processing, the host control circuit 210 includes various control circuits (its own circuit, the sound / LED control circuit 220 and the display control circuit 230) provided in the sub-board 202, and a motor connected to the host control circuit 210. The controller 270 hardware is initialized. Specifically, register initialization processing, control ROM setting processing, and the like in each control circuit and motor controller 270 are performed.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S223)。   Next, the host control circuit 210 clears the counter of the watchdog timer (S223).

次いで、サブ基板202内に設けられた各種制御回路、並びに、モータコントローラ270は、それぞれ対応するデバイスの初期化処理を行う(S224)。この処理では、音声・LED制御回路220は、ランプ群18及びスピーカ11のドライバ(制御プログラム)の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、表示制御回路230は、表示装置13のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、モータコントローラ270は、役物20を駆動するためのモータドライバ271の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。さらに、本実施形態では、この処理において、ホスト制御回路210は、図示しない操作手段のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)も行う。   Next, the various control circuits provided in the sub-board 202 and the motor controller 270 perform initialization processing of the corresponding devices (S224). In this processing, the sound / LED control circuit 220 performs initialization / setting processing (including ROM access setting processing) of the lamp group 18 and the driver (control program) of the speaker 11. The display control circuit 230 also performs initialization / setting processing (including ROM access setting processing) of the driver of the display device 13. The motor controller 270 also performs initialization / setting processing (including ROM access setting processing) of the motor driver 271 for driving the accessory 20. Furthermore, in this embodiment, in this processing, the host control circuit 210 also performs initialization / setting processing (including ROM access setting processing) of a driver of an operation means (not shown).

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S225)。   Next, the host control circuit 210 clears the counter of the watchdog timer (S225).

次いで、ホスト制御回路210は、アプリケーション初期化処理を行う(S226)。この処理では、ホスト制御回路210は、図72で説明した副制御メイン処理中のメインループ処理で行われる各種処理で使用される各種設定値の初期化処理を行う。具体的には、ホスト制御回路210は、操作手段入力処理(S203)、メイン・サブ間コマンド制御処理(S204)、アニメーションリクエスト構築処理(S206)、描画制御処理(S208)、音声制御処理(S209)及びランプ制御処理(S210)のそれぞれにおいて使用される各種設定値の初期化処理を行う。   Next, the host control circuit 210 performs application initialization processing (S226). In this processing, the host control circuit 210 performs initialization processing of various setting values used in various processing performed in the main loop processing in the sub-control main processing described in FIG. Specifically, the host control circuit 210 performs an operation means input process (S203), a main / sub command control process (S204), an animation request construction process (S206), a drawing control process (S208), and a voice control process (S209). ) And initialization processing of various setting values used in each of the lamp control processing (S210).

次いで、ホスト制御回路210は、その他の各種初期化処理を行う(S227)。この処理では、ホスト制御回路210は、バックアップ復帰初期化処理、役物制御初期化処理及びLED登録処理を行う。なお、バックアップ復帰初期化処理の詳細については、後述の図75を参照しながら後で説明し、役物制御初期化処理の詳細については、後述の図76を参照しながら後で説明し、LED登録処理の詳細については、後述の図77を参照しながら後で説明する。   Next, the host control circuit 210 performs other various initialization processes (S227). In this processing, the host control circuit 210 performs backup restoration initialization processing, accessory control initialization processing, and LED registration processing. Details of the backup recovery initialization process will be described later with reference to FIG. 75 to be described later, and details of the accessory control initialization process will be described later with reference to FIG. 76 to be described later. Details of the registration process will be described later with reference to FIG. 77 described later.

そして、S227の処理後、ホスト制御回路210は、初期化処理を終了し、処理を副制御メイン処理(図72参照)のS202に移す。   Then, after the process of S227, the host control circuit 210 ends the initialization process and moves the process to S202 of the sub control main process (see FIG. 72).

[バックアップ復帰初期化処理]
次に、図75を参照して、初期化処理(図74参照)中のS227で行うバックアップ復帰初期化処理について説明する。なお、図75は、本実施形態におけるバックアップ復帰初期化処理の手順を示すフローチャートである。
[Backup recovery initialization process]
Next, with reference to FIG. 75, the backup recovery initialization process performed in S227 during the initialization process (see FIG. 74) will be described. FIG. 75 is a flowchart showing the procedure of the backup restoration initialization process in this embodiment.

まず、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータの整合性チェック処理を行う(S231)。このゲームデータの整合性チェック処理では、ゲームデータのサム値判定、プログラムバージョン及びマジックコード(一般的にはマジックナンバーと呼ばれるもの)のチェック、サムチェック等の処理が行われる。なお、「ゲームデータ」とは、コマンド内のパラメータの情報などが含まれ、ホスト制御回路210で行われる各種抽選処理やアニメーションリクエスト構築処理などで参照されるデータの構造体(記憶領域又は変数の集合体)のことをいう。また、後述のように、「ゲームデータ」には、各種抽選処理の抽選結果の情報(例えば演出パターン等)もまた登録される。   First, the host control circuit 210 performs a consistency check process for game data stored in the backup area of the SRAM 210b (S231). In this game data consistency check process, game data sum value determination, program version and magic code (generally called magic number) check, sum check, and the like are performed. The “game data” includes parameter information in the command and the like, and is a data structure (a storage area or a variable) referred to in various lottery processes and animation request construction processes performed by the host control circuit 210. (Aggregate). Further, as will be described later, in the “game data”, information on lottery results of various lottery processes (for example, production patterns) is also registered.

次いで、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータに整合性があるか否かを判別する(S232)。この処理では、ホスト制御回路210は、ゲームデータが破損していないか否かを判別している。   Next, the host control circuit 210 determines whether or not the game data stored in the backup area of the SRAM 210b is consistent (S232). In this process, the host control circuit 210 determines whether or not the game data is damaged.

S232において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S232がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。   In S232, when the host control circuit 210 determines that the game data is consistent (when S232 is YES), the host control circuit 210 performs a process of S236 described later.

一方、S232において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S232がNO判定の場合)、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータの整合性チェック処理を行う(S233)。次いで、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータに整合性があるか否かを判別する(S234)。   On the other hand, when the host control circuit 210 determines in S232 that the game data is not consistent (when S232 is NO), the host control circuit 210 matches the game data stored in the mirroring area in the SRAM 210b. A sex check process is performed (S233). Next, the host control circuit 210 determines whether or not the game data stored in the mirroring area in the SRAM 210b is consistent (S234).

S234において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S234がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。   In S234, when the host control circuit 210 determines that the game data is consistent (when S234 is YES), the host control circuit 210 performs the process of S236 described later.

一方、S234において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S234がNO判定の場合)、ホスト制御回路210は、ゲームデータ初期化処理(RAMクリア時)を行う(S235)。この処理では、ホスト制御回路210は、ゲームデータが記憶されているRAM領域をクリアする際の初期化処理を行う。具体的には、ホスト制御回路210は、変数等を初期化してゲームデータを初期値に戻す(ゲームデータを完全初期化する)。   On the other hand, when the host control circuit 210 determines in S234 that the game data is not consistent (when S234 is NO), the host control circuit 210 performs a game data initialization process (when the RAM is cleared) ( S235). In this process, the host control circuit 210 performs an initialization process when clearing a RAM area in which game data is stored. Specifically, the host control circuit 210 initializes variables and the like to return the game data to the initial value (completely initializes the game data).

S235の処理後、又は、S232或いはS234がYES判定の場合、ホスト制御回路210は、ゲームデータ初期化処理(電源オン時)を行う(S236)。   After the process of S235, or when S232 or S234 is YES, the host control circuit 210 performs a game data initialization process (when the power is turned on) (S236).

なお、この際、S236の処理がS232の処理後に行われた場合には、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されているゲームデータの復帰処理を行う。S236の処理がS234の処理後に行われた場合には、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されているゲームデータの復帰処理を行う。また、S236の処理がS235の処理後に行われた場合には、ホスト制御回路210は、完全初期化されたゲームデータ(初期値)の復帰処理を行う。   At this time, if the process of S236 is performed after the process of S232, the host control circuit 210 performs a process of restoring the game data stored in the backup area of the SRAM 210b. When the process of S236 is performed after the process of S234, the host control circuit 210 performs a restoration process of the game data stored in the mirroring area in the SRAM 210b. In addition, when the process of S236 is performed after the process of S235, the host control circuit 210 performs a process for restoring completely initialized game data (initial value).

次いで、ホスト制御回路210は、S236の処理により復帰させたゲームデータをSRAM210bにバックアップする(S237)。そして、S237の処理後、ホスト制御回路210は、バックアップ復帰初期化処理を終了する。   Next, the host control circuit 210 backs up the game data restored by the process of S236 in the SRAM 210b (S237). After the process of S237, the host control circuit 210 ends the backup restoration initialization process.

[役物制御初期化処理]
次に、図76を参照して、初期化処理(図74参照)中のS227で行う役物制御初期化処理について説明する。図76は、本実施形態における役物制御初期化処理の手順を示すフローチャートである。なお、この処理では、図72で説明した副制御メイン処理中の役物制御処理(S211)において、使用される各種設定の初期化処理を行う。
[Function control initialization process]
Next, with reference to FIG. 76, the accessory control initialization process performed in S227 during the initialization process (see FIG. 74) will be described. FIG. 76 is a flowchart showing a procedure of an accessory control initialization process in the present embodiment. In this process, initialization processing of various settings used in the accessory control process (S211) in the sub-control main process described with reference to FIG. 72 is performed.

まず、ホスト制御回路210は、役物20の動作回数に「0」をセットする(S241)。次いで、ホスト制御回路210は、役物20を駆動するモータ272が初期位置にあるか否かを判別する(S242)。なお、この判定処理は、モータ272が初期位置にあるか否かを判別するために設けられた図示しないセンサの検出結果に基づいて行われる。   First, the host control circuit 210 sets “0” to the number of operations of the accessory 20 (S241). Next, the host control circuit 210 determines whether or not the motor 272 that drives the accessory 20 is in the initial position (S242). This determination process is performed based on the detection result of a sensor (not shown) provided to determine whether or not the motor 272 is in the initial position.

S242において、ホスト制御回路210が、モータ272が初期位置にあると判別した場合(S242がYES判定の場合)、ホスト制御回路210は、使用する全てのモータ272に対してS242の判定処理が行われたか否かを判別する(S243)。   In S242, when the host control circuit 210 determines that the motor 272 is in the initial position (when S242 is YES), the host control circuit 210 performs the determination process of S242 for all the motors 272 to be used. It is determined whether or not it has been received (S243).

S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われていないと判別した場合(S243がNO判定の場合)、ホスト制御回路210は、処理をS241に戻し、S241以降の処理を繰り返す。   In S243, when the host control circuit 210 determines that the determination process of S242 has not been performed for all the motors 272 to be used (when S243 is NO), the host control circuit 210 moves the process to S241. Return, and repeat the process after S241.

一方、S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われたと判別した場合(S243がYES判定の場合)、ホスト制御回路210は、電源投入時処理を行う(S244)。S244の処理では、ホスト制御回路210は、電源投入時おいて、役物20の動作確認処理を行う。具体的には、ホスト制御回路210は、役物20を最大可動域まで又は予め定められた可動域まで移動させ、その後、役物20を初期位置に戻す。そして、S244の処理後、ホスト制御回路210は、後述のS249の処理を行う。   On the other hand, when the host control circuit 210 determines in S243 that the determination process of S242 has been performed on all the motors 272 to be used (when S243 is YES), the host control circuit 210 performs the power-on process. (S244). In the process of S244, the host control circuit 210 performs an operation confirmation process of the accessory 20 when the power is turned on. Specifically, the host control circuit 210 moves the accessory 20 to the maximum movable range or a predetermined movable range, and then returns the accessory 20 to the initial position. Then, after the process of S244, the host control circuit 210 performs a process of S249 described later.

ここで、再度、S242の処理に戻って、S242において、ホスト制御回路210が、モータ272が初期位置にないと判別した場合(S242がNO判定の場合)、ホスト制御回路210は、動作回数が10回以上であるか否かを判別する(S245)。なお、この処理では、検査対象のモータ272に動作停止させるほどの異常(エラー)が発生しているか否かを判定するが、このエラー判定の閾値となる動作回数は10回に限定されず、任意に設定することができる。   Here, returning to the processing of S242 again, in S242, when the host control circuit 210 determines that the motor 272 is not in the initial position (when S242 is NO), the host control circuit 210 has the number of operations. It is determined whether or not it is 10 times or more (S245). In this process, it is determined whether or not an abnormality (error) has occurred so as to stop the operation of the motor 272 to be inspected. However, the number of operations serving as a threshold for this error determination is not limited to 10 times. It can be set arbitrarily.

S245において、ホスト制御回路210が、動作回数が10回以上であると判別した場合(S245がYES判定の場合)、ホスト制御回路210は、エラーが発生したモータ272(エラーモータ)の動作停止を設定する(S246)。そして、S246の処理後、ホスト制御回路210は、後述のS249の処理を行う。   In S245, when the host control circuit 210 determines that the number of operations is 10 times or more (when S245 is YES), the host control circuit 210 stops the operation of the motor 272 in which an error has occurred (error motor). Setting is made (S246). After the process of S246, the host control circuit 210 performs a process of S249 described later.

一方、S245において、ホスト制御回路210が、動作回数が10回以上でないと判別した場合(S245がNO判定の場合)、ホスト制御回路210は、検査対象のモータ272を駆動して初期位置に移動させる(S247)。次いで、ホスト制御回路210は、動作回数に「1」を加算する(S248)。そして、S248の処理後、ホスト制御回路210は、処理をS242に戻し、S242以降の処理を繰り返す。   On the other hand, when the host control circuit 210 determines in S245 that the number of operations is not 10 or more (when S245 is NO), the host control circuit 210 drives the motor 272 to be inspected and moves to the initial position. (S247). Next, the host control circuit 210 adds “1” to the number of operations (S248). After the process of S248, the host control circuit 210 returns the process to S242 and repeats the processes after S242.

S244又はS246の処理後、ホスト制御回路210は、エラーモータの動作停止を検出したか否かを判別する(S249)。   After the process of S244 or S246, the host control circuit 210 determines whether or not the operation stop of the error motor has been detected (S249).

S249において、ホスト制御回路210が、エラーモータの動作停止を検出していないと判別した場合(S249がNO判定の場合)、ホスト制御回路210は、動作状態をコマンド受信待機状態に移行させる(S250)。そして、S250の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。   In S249, when the host control circuit 210 determines that the operation stop of the error motor is not detected (when S249 is NO), the host control circuit 210 shifts the operation state to the command reception standby state (S250). ). Then, after the process of S250, the host control circuit 210 ends the accessory control initialization process.

一方、S249において、ホスト制御回路210が、エラーモータの動作停止を検出したと判別した場合(S249がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不可の状態をセットする(S251)。なお、本実施形態では、役物リクエストは、ホスト制御回路210により実行される役物制御に関する処理間において受け渡される。   On the other hand, when it is determined in S249 that the host control circuit 210 has detected the operation stop of the error motor (when S249 is YES), the host control circuit 210 sets a state in which an accessory request cannot be passed ( S251). In the present embodiment, the accessory request is transferred between the processes related to the accessory control executed by the host control circuit 210.

次いで、ホスト制御回路210は、電源が再投入されて、役物20の初期化処理が行われるまでモータ停止させる状態をセットする(S252)。そして、S252の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。   Next, the host control circuit 210 sets a state in which the motor is stopped until the power is turned on again and initialization of the accessory 20 is performed (S252). After the process of S252, the host control circuit 210 ends the accessory control initialization process.

[LED登録処理]
次に、図77を参照して、初期化処理(図74参照)中のS227で行うLED登録処理について説明する。なお、図77は、本実施形態におけるLED登録処理の手順を示すフローチャートである。
[LED registration process]
Next, with reference to FIG. 77, the LED registration process performed in S227 during the initialization process (see FIG. 74) will be described. FIG. 77 is a flowchart showing the procedure of LED registration processing in the present embodiment.

まず、ホスト制御回路210は、使用するLED281のチャンネルのハード情報を登録する(S261)。具体的には、ホスト制御回路210は、使用する各SPIのチャンネル開始ポート番号、チャンネル終了ポート番号及びチャンネル開始アドレスの設定を行う。   First, the host control circuit 210 registers hardware information of the channel of the LED 281 to be used (S261). Specifically, the host control circuit 210 sets the channel start port number, channel end port number, and channel start address of each SPI used.

次いで、ホスト制御回路210は、使用するLEDドライバ280の情報設定を行う(S262)。具体的には、ホスト制御回路210は、LEDドライバ280にデータテーブル(LED281の点灯パターンの総数、LEDドライバ280に出力される輝度値に対応する情報テーブルなど)を登録する。そして、S262の処理後、ホスト制御回路210は、LED登録処理を終了する。   Next, the host control circuit 210 performs information setting of the LED driver 280 to be used (S262). Specifically, the host control circuit 210 registers a data table (the total number of lighting patterns of the LED 281, an information table corresponding to the luminance value output to the LED driver 280) in the LED driver 280. Then, after the process of S262, the host control circuit 210 ends the LED registration process.

[操作手段入力処理]
次に、図78〜図80を参照して、副制御メイン処理(図72参照)中のS203で行う操作手段入力処理について説明する。なお、図78は、本実施形態における操作手段入力処理の動作概要を示す図である。また、図79は、本実施形態の操作手段入力処理内で行われる操作入力タイマ割込処理の手順を示すフローチャートであり、図80は、操作手段入力処理内で行われる操作入力情報取得処理の手順を示すフローチャートである。
[Operating means input processing]
Next, with reference to FIGS. 78 to 80, the operation means input process performed in S203 in the sub control main process (see FIG. 72) will be described. FIG. 78 is a diagram showing an outline of the operation of the operation means input process in this embodiment. FIG. 79 is a flowchart showing a procedure of an operation input timer interrupt process performed in the operation means input process of this embodiment. FIG. 80 shows an operation input information acquisition process performed in the operation means input process. It is a flowchart which shows a procedure.

本実施形態の操作手段入力処理では、パチンコ遊技機1に設けられた図示しない各種操作手段(例えば、ボタン、ジョグダイヤル等)に対して遊技者により演出に関する所定操作が行われた場合、図78に示すように、該所定操作に対応する信号(図78中の入力信号)が操作手段のドライバからホスト制御回路210に出力される。そして、ホスト制御回路210は、入力信号に基づいて、遊技者の所定操作による入力状態の情報を取得する。   In the operation means input process according to the present embodiment, when a player performs a predetermined operation related to performance on various operation means (not shown) provided in the pachinko gaming machine 1 (for example, buttons, jog dial, etc.), FIG. As shown, a signal corresponding to the predetermined operation (input signal in FIG. 78) is output from the driver of the operation means to the host control circuit 210. Then, the host control circuit 210 acquires information on an input state by a predetermined operation of the player based on the input signal.

操作手段入力処理内では、1msec周期のタイマ割込処理(測定用タイマ更新処理)として行われる操作入力タイマ割込処理と、予め設定されたFPS周期(例えば、16.7msecや33.3msec)で行われる操作入力情報取得処理とが行われる。以下に、操作入力タイマ割込処理及び操作入力情報取得処理の具体的にな手順を、それぞれ図79及び図80のフローチャートを参照しながら説明する。   In the operation means input process, an operation input timer interrupt process performed as a timer interrupt process (measurement timer update process) with a period of 1 msec and a preset FPS period (for example, 16.7 msec or 33.3 msec) Operation input information acquisition processing to be performed is performed. Hereinafter, specific procedures of the operation input timer interrupt process and the operation input information acquisition process will be described with reference to the flowcharts of FIGS. 79 and 80, respectively.

(1)操作入力タイマ割込処理
操作入力タイマ割込処理では、まず、ホスト制御回路210は、図79に示すように、操作手段のドライバから操作入力信号の入力があるか否かを判別する(S271)。
(1) Operation Input Timer Interrupt Process In the operation input timer interrupt process, first, as shown in FIG. 79, the host control circuit 210 determines whether or not there is an operation input signal input from the driver of the operation means. (S271).

S271において、ホスト制御回路210が、操作入力信号の入力がないと判別した場合(S271がNO判定の場合)、ホスト制御回路210は、操作入力タイマ割込処理を終了する。   In S271, when the host control circuit 210 determines that no operation input signal is input (when S271 is NO), the host control circuit 210 ends the operation input timer interrupt process.

一方、S271において、ホスト制御回路210が、操作入力信号の入力があると判別した場合(S271がYES判定の場合)、ホスト制御回路210は、操作入力信号に基づいて、操作入力状態を判断し、操作入力状態の情報をサブワークRAM210aに格納する(S272)。そして、S272の処理後、ホスト制御回路210は、操作入力タイマ割込処理を終了する。   On the other hand, when the host control circuit 210 determines in S271 that the operation input signal is input (YES in S271), the host control circuit 210 determines the operation input state based on the operation input signal. The operation input state information is stored in the sub work RAM 210a (S272). Then, after the processing of S272, the host control circuit 210 ends the operation input timer interrupt processing.

(2)操作入力情報取得処理
操作入力情報取得処理では、ホスト制御回路210は、図80に示すように、サブワークRAM210aを参照し、操作入力状態の情報がサブワークRAM210aに格納されていれば、該操作入力状態の情報を取得する(S281)。そして、S281の処理後、ホスト制御回路210は、操作入力情報取得処理を終了する。
(2) Operation Input Information Acquisition Processing In the operation input information acquisition processing, the host control circuit 210 refers to the sub work RAM 210a as shown in FIG. 80, and if the operation input status information is stored in the sub work RAM 210a. Then, information on the operation input state is acquired (S281). Then, after the processing of S281, the host control circuit 210 ends the operation input information acquisition processing.

なお、S281の処理では、例えば、操作入力がボタンに対する操作入力である場合には、操作されたボタンの種別や押下回数などの情報が、操作入力状態の情報として取得される。また、例えば、操作入力がジョグダイヤルに対する操作入力である場合には、ジョグダイヤルの回転方向、回転角度、回転速度等の情報が操作入力状態の情報として取得される。そして、S281で取得された操作入力状態の情報は、操作手段に対する遊技者の操作入力に基づいて実行される演出の内容(演出のエフェクトなど)を決定(設定)する際に使用される。   In the processing of S281, for example, when the operation input is an operation input for a button, information such as the type of the operated button and the number of times of pressing is acquired as the operation input state information. For example, when the operation input is an operation input to the jog dial, information such as the rotation direction, rotation angle, and rotation speed of the jog dial is acquired as operation input state information. The information on the operation input state acquired in S281 is used when determining (setting) the contents of an effect (such as an effect of the effect) executed based on the player's operation input to the operation means.

[メイン・サブ間コマンド制御処理]
次に、図81及び図82を参照して、副制御メイン処理(図72参照)中のS204で行うメイン・サブ間コマンド制御処理について説明する。なお、図81は、本実施形態のメイン・サブ間コマンド制御処理内で行われるコマンド受信処理の手順を示すフローチャートであり、図82は、メイン・サブ間コマンド制御処理内で行われる受信データ記憶処理の手順を示すフローチャートである。
[Main / sub command control processing]
Next, with reference to FIGS. 81 and 82, the main / sub-command control process performed in S204 in the sub-control main process (see FIG. 72) will be described. FIG. 81 is a flowchart showing a procedure of command reception processing performed in the main / sub-command control processing of this embodiment, and FIG. 82 shows received data storage performed in the main / sub-command control processing. It is a flowchart which shows the procedure of a process.

本実施形態では、主制御回路70(メインCPU71)から副制御回路200(ホスト制御回路210)にコマンドが送信され、該コマンドをホスト制御回路210が受信すると、ホスト制御回路210は、メイン・サブ間コマンド制御処理を割込処理として行う。そして、メイン・サブ間コマンド制御処理内では、コマンド受信時の割込処理として行われるコマンド受信処理と、該コマンド受信処理の後に実行される受信データ記憶処理とが行われる。以下に、コマンド受信処理及び受信データ記憶処理の具体的にな手順を、それぞれ図81及び図82のフローチャートを参照しながら説明する。   In this embodiment, when a command is transmitted from the main control circuit 70 (main CPU 71) to the sub control circuit 200 (host control circuit 210) and the host control circuit 210 receives the command, the host control circuit 210 Inter-command control processing is performed as interrupt processing. In the main / sub command control process, a command reception process performed as an interrupt process at the time of command reception and a received data storage process executed after the command reception process are performed. Hereinafter, specific procedures of the command reception process and the reception data storage process will be described with reference to the flowcharts of FIGS. 81 and 82, respectively.

(1)コマンド受信処理(受信割込処理)
コマンド受信処理では、まず、ホスト制御回路210は、主制御回路70から送信されたコマンドを受信すると、図81に示すように、コマンド受信エラーが発生したか否かを判別する(S291)。
(1) Command reception processing (reception interrupt processing)
In the command reception process, first, when receiving a command transmitted from the main control circuit 70, the host control circuit 210 determines whether or not a command reception error has occurred as shown in FIG. 81 (S291).

S291において、ホスト制御回路210が、コマンド受信エラーが発生していないと判別した場合(S291がNO判定の場合)、ホスト制御回路210は、後述のS293の処理を行う。一方、S291において、ホスト制御回路210が、コマンド受信エラーが発生したと判別した場合(S291がYES判定の場合)、ホスト制御回路210は、エラー情報の設定処理を行う(S292)。   In S291, when the host control circuit 210 determines that a command reception error has not occurred (S291 is NO), the host control circuit 210 performs the process of S293 described later. On the other hand, if the host control circuit 210 determines in S291 that a command reception error has occurred (YES in S291), the host control circuit 210 performs error information setting processing (S292).

S292の処理後又はS291がNO判定の場合、ホスト制御回路210は、コマンドデータ受信処理を行う(S293)。この処理では、ホスト制御回路210は、受信したコマンドデータをホスト制御回路210内のリングバッファ(図29参照)に書き込む。なお、コマンド受信エラーが発生し、S292においてエラー情報がセットされている場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。そして、S293の処理後、ホスト制御回路210は、コマンド受信処理を終了する。   After the processing of S292 or when S291 is NO, the host control circuit 210 performs command data reception processing (S293). In this processing, the host control circuit 210 writes the received command data in a ring buffer (see FIG. 29) in the host control circuit 210. If a command reception error occurs and error information is set in S292, the received command data and error information set information is written to the ring buffer. Then, after the processing of S293, the host control circuit 210 ends the command reception processing.

(2)受信データ記憶処理
受信データ記憶処理では、ホスト制御回路210は、図81に示すように、上述のコマンド受信処理でリングバッファに書き込まれた受信コマンドデータをサブワークRAM210aに格納する(S301)。この処理により、受信コマンドがサブワークRAM210aに記憶される。なお、この処理では、受信コマンドデータは、1バイトずつ、リングバッファからサブワークRAM210aに転送される。
(2) Received Data Storage Process In the received data storage process, as shown in FIG. 81, the host control circuit 210 stores the received command data written in the ring buffer by the above-described command receiving process in the sub work RAM 210a (S301). ). With this processing, the received command is stored in the sub work RAM 210a. In this process, the received command data is transferred byte by byte from the ring buffer to the sub work RAM 210a.

そして、S301の処理後、ホスト制御回路210は、受信データ記憶処理を終了する。   Then, after the process of S301, the host control circuit 210 ends the received data storage process.

[コマンド解析処理]
次に、図83を参照して、副制御メイン処理(図72参照)中のS205で行うコマンド解析処理について説明する。図83は、本実施形態におけるコマンド解析処理の手順を示すフローチャートである。なお、以下に説明するコマンド解析処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、コマンド解析処理を行う手段(コマンド解析手段)も兼ねる。
[Command analysis processing]
Next, with reference to FIG. 83, the command analysis process performed in S205 in the sub control main process (see FIG. 72) will be described. FIG. 83 is a flowchart showing the procedure of command analysis processing in the present embodiment. Note that the command analysis processing described below is controlled by the host control circuit 210 (sub-control circuit 200). That is, the host control circuit 210 (sub control circuit 200) also serves as a command analysis process (command analysis unit).

まず、ホスト制御回路210は、サブワークRAM210aに格納された受信コマンドデータを取得する(S311)。なお、この際、受信コマンドデータに対応付けられたエラー情報がある場合には、ホスト制御回路210は、該受信コマンドデータを破棄する。   First, the host control circuit 210 acquires received command data stored in the sub work RAM 210a (S311). At this time, if there is error information associated with the received command data, the host control circuit 210 discards the received command data.

次いで、ホスト制御回路210は、受信したコマンドの種別を特定する(S312)。また、この処理では、ホスト制御回路210は、特定したコマンド種別の情報をサブワークRAM210aに保存する。なお、コマンド種別は、上述のように、各コマンドのコマンド種別部(先頭バイト領域)に格納された情報(予め設定された値)に基づいて特定される(図22〜図27参照)。例えば、受信したコマンドがデモ表示コマンドである場合には、S312の処理において、コマンド種別「80H」が、サブワークRAM210aに格納される。   Next, the host control circuit 210 specifies the type of the received command (S312). In this process, the host control circuit 210 stores information on the specified command type in the sub work RAM 210a. Note that, as described above, the command type is specified based on the information (preset value) stored in the command type part (first byte area) of each command (see FIGS. 22 to 27). For example, if the received command is a demonstration display command, the command type “80H” is stored in the sub work RAM 210a in the process of S312.

次いで、ホスト制御回路210が、S312のコマンド種別の特定処理において受信したコマンドと対応するコマンド種別がないと判断した場合、ホスト制御回路210は、該受信コマンドデータを破棄する(S313)。次いで、ホスト制御回路210は、受信コマンドデータに含まれるパラメータ数を確認し、該パラメータ数が特定されたコマンド種別に対応するパラメータ数と異なる場合には、該受信コマンドデータを破棄する(S314)。   Next, when the host control circuit 210 determines that there is no command type corresponding to the command received in the command type specifying process of S312, the host control circuit 210 discards the received command data (S313). Next, the host control circuit 210 confirms the number of parameters included in the received command data, and when the number of parameters is different from the number of parameters corresponding to the specified command type, discards the received command data (S314). .

次いで、ホスト制御回路210は、コマンドパラメータチェック処理を行う(S315)。この処理では、ホスト制御回路210は、コマンド毎に設定されている各種パラメータ(図23〜図27参照)内の情報(以下、コマンドパラメータという)の内容をチェックする。具体的には、ホスト制御回路210は、例えば、パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行う。なお、コマンドパラメータチェック処理の詳細については、後述の図84を参照しながら後で説明する。   Next, the host control circuit 210 performs a command parameter check process (S315). In this processing, the host control circuit 210 checks the contents of information (hereinafter referred to as command parameters) in various parameters (see FIGS. 23 to 27) set for each command. Specifically, the host control circuit 210, for example, always checks the zero area provided in a predetermined bit area in the parameter, checks the valid range of each data stored in the parameter, and stores the stored data Check the combination. The details of the command parameter check process will be described later with reference to FIG. 84 described later.

次いで、ホスト制御回路210は、受信コマンドに含まれるコマンドパラメータが正常であるか否かを判別する(S316)。この判別処理では、ホスト制御回路210は、S315のコマンドパラメータチェック処理の結果に基づいて、コマンドパラメータが正常であるか否か(コマンドの有効性の有無)を判別する。   Next, the host control circuit 210 determines whether or not the command parameter included in the received command is normal (S316). In this determination process, the host control circuit 210 determines whether or not the command parameter is normal (whether or not the command is valid) based on the result of the command parameter check process in S315.

S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常でないと判別した場合(S316がNO判定の場合)、ホスト制御回路210は、該受信コマンドのデータを破棄する(S317)。そして、S317の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図72参照)のS206に移す。   In S316, when the host control circuit 210 determines that the command parameter included in the received command is not normal (when S316 is NO), the host control circuit 210 discards the data of the received command (S317). Then, after the processing of S317, the host control circuit 210 ends the command analysis processing, and moves the processing to S206 of the sub control main processing (see FIG. 72).

一方、S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常であると判別した場合(S316がYES判定の場合)、ホスト制御回路210は、コマンドパラメータ(ゲームステータス等の情報)をゲームデータに反映(登録)させる(S318)。また、この処理では、コマンドパラメータが反映されたゲームデータをサブワークRAM210a内の所定領域に格納する。   On the other hand, when the host control circuit 210 determines that the command parameter included in the received command is normal in S316 (when S316 is YES), the host control circuit 210 determines the command parameter (information such as game status). Is reflected (registered) in the game data (S318). In this process, the game data reflecting the command parameters is stored in a predetermined area in the sub work RAM 210a.

次いで、ホスト制御回路210は、サブ抽選処理を行う(S319)。この処理では、ホスト制御回路210は、演出用の各種乱数値を取得し、受信したコマンドのコマンド種別に対応する演出内容の決定に係る抽選処理を行う。   Next, the host control circuit 210 performs a sub lottery process (S319). In this process, the host control circuit 210 obtains various random numbers for effects, and performs a lottery process related to the determination of effect contents corresponding to the command type of the received command.

例えば、受信したコマンドが特別図柄演出開始コマンドである場合には、ホスト制御回路210は、変動演出テーブル(図19参照)を用いた抽選処理により、変動演出パターン(「EN00」〜「EN44」)を決定する。また、例えば、受信したコマンドが保留加算コマンドである場合には、ホスト制御回路210は、保留演出テーブル(図20参照)を用いた抽選処理により、保留用図柄の色変化演出に係る演出パターン(「HE00」〜「HE19」)を決定するとともに、先読み演出テーブル(図21参照)を用いた抽選処理により、先読み演出に係る演出パターン(「SE00」〜「SE19」)を決定する。   For example, when the received command is a special symbol effect start command, the host control circuit 210 performs a variable effect pattern (“EN00” to “EN44”) by a lottery process using the variable effect table (see FIG. 19). To decide. Further, for example, when the received command is a hold addition command, the host control circuit 210 performs an effect pattern related to the color change effect of the symbol for holding by a lottery process using the hold effect table (see FIG. 20). In addition to determining “HE00” to “HE19”), an effect pattern (“SE00” to “SE19”) related to the prefetch effect is determined by a lottery process using the prefetch effect table (see FIG. 21).

また、S319の処理では、ホスト制御回路210は、サブ抽選処理の抽選結果(例えば、上述した各種演出パターンの情報)をサブワークRAM210a内の所定領域に格納する。   In the process of S319, the host control circuit 210 stores the lottery result of the sub lottery process (for example, information on the various effect patterns described above) in a predetermined area in the subwork RAM 210a.

次いで、ホスト制御回路210は、S319のサブ抽選処理により得られた抽選結果をサブワークRAM210aに格納されたゲームデータに反映(登録)させる(S320)。   Next, the host control circuit 210 reflects (registers) the lottery result obtained by the sub lottery process of S319 in the game data stored in the sub work RAM 210a (S320).

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータのバックアップ処理を行う(S321)。この処理により、ゲームデータが、SRAM210b内の所定領域及びそのミラーリング領域に保存される。なお、この処理でバックアップされたゲームデータは、上述したバックアップ復帰初期化処理(図75参照)において、ゲームデータが破損している場合に参照される。そして、S321の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図72参照)のS206に移す。   Next, the host control circuit 210 performs a backup process of the game data stored in the sub work RAM 210a (S321). By this processing, game data is stored in a predetermined area and its mirroring area in the SRAM 210b. The game data backed up in this process is referred to when the game data is damaged in the above-described backup recovery initialization process (see FIG. 75). Then, after the process of S321, the host control circuit 210 ends the command analysis process and moves the process to S206 of the sub-control main process (see FIG. 72).

なお、本実施形態では、上述のように、コマンド解析処理において、受信コマンドの破棄処理が行われる場合もあるが、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが全く送信されていない場合には、アニメーションリクエストが生成されないので、表示装置13の表示画面には、真っ黒な画像が表示される。一方、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが送信されている場合には、破棄した受信コマンドに基づくアニメーションリクエストは生成されず、表示装置13の表示画面には、破棄した受信コマンドの前のコマンドに基づくアニメーションリクエストにより生成された画像が維持して表示される。   In the present embodiment, as described above, in the command analysis process, the received command may be discarded. However, the command is completely transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command. If not, no animation request is generated, and a black image is displayed on the display screen of the display device 13. On the other hand, if a command is transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command, an animation request based on the discarded received command is not generated, and the display screen of the display device 13 displays the discarded request. The image generated by the animation request based on the command before the received command is maintained and displayed.

[コマンドパラメータチェック処理]
次に、図84を参照して、コマンド解析処理(図83参照)中のS315で行うコマンドパラメータチェック処理について説明する。なお、図84は、本実施形態におけるコマンドパラメータチェック処理の手順を示すフローチャートである。
[Command parameter check processing]
Next, with reference to FIG. 84, the command parameter check process performed in S315 during the command analysis process (see FIG. 83) will be described. FIG. 84 is a flowchart showing the procedure of command parameter check processing in this embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別を取得し、受信コマンドのコマンド種別に対応するチェック項目(マスキング)を設定する(S331)。   First, the host control circuit 210 acquires the command type stored in the sub work RAM 210a, and sets a check item (masking) corresponding to the command type of the received command (S331).

次いで、ホスト制御回路210は、受信コマンドに含まれる全ての常時0領域の情報をチェックする(S332)。なお、この処理において、ホスト制御回路210が、1以上の常時0領域において「0」以外の情報が格納されていることを検出した場合、ホスト制御回路210は、該受信コマンドを破棄する。また、解析対象の受信コマンドに常時0領域が設けられていない場合には、S332の処理は行われない。   Next, the host control circuit 210 checks information on all the always 0 areas included in the received command (S332). In this process, when the host control circuit 210 detects that information other than “0” is stored in one or more always 0 areas, the host control circuit 210 discards the received command. In addition, when a zero area is not always provided in the received command to be analyzed, the process of S332 is not performed.

次いで、ホスト制御回路210は、受信コマンドに含まれる各情報の値が対応する所定の範囲内の値であるか否かをチェックする(S333)。本実施形態では、受信コマンドのパラメータフィールド部に格納された情報の値は、予め所定の範囲(有効範囲)内の値となるように定義されている。例えば、第1電断復帰コマンド(図25参照)の第2パラメータの格納領域(「b0」〜「b7」の8ビットの領域)には、特別停止図柄指定情報が格納されているが、この特別停止図柄指定情報の値の有効範囲は「0x00」〜「0x20」に設定されている。そして、この処理において、ホスト制御回路210が、受信コマンドに含まれる1以上の情報において、その値が対応する所定の範囲内の値でないと判断した場合には、ホスト制御回路210は、該受信コマンドを破棄する。   Next, the host control circuit 210 checks whether or not the value of each information included in the received command is a value within a corresponding predetermined range (S333). In this embodiment, the value of the information stored in the parameter field part of the received command is defined in advance to be a value within a predetermined range (effective range). For example, special stop symbol designating information is stored in the second parameter storage area (8-bit area “b0” to “b7”) of the first power failure recovery command (see FIG. 25). The valid range of the value of the special stop symbol designation information is set to “0x00” to “0x20”. In this process, when the host control circuit 210 determines that the value is not a value within a predetermined range corresponding to one or more pieces of information included in the reception command, the host control circuit 210 Discard the command.

次いで、ホスト制御回路210は、受信コマンドに含まれる各種情報の組合せをチェックする(S334)。本実施形態では、受信コマンドに含まれる各情報の値が対応する有効範囲内の値であっても、コマンドに含まれる各種情報の組合せに矛盾が発生する場合には、ホスト制御回路210は、該受信コマンドを破棄する。例えば、受信コマンドが特別図柄演出開始コマンドである場合、その受信コマンドに含まれるゲームステータスの情報が「小当り」を示し、図柄指定コマンドの情報が大当り図柄であるときには、コマンド内の情報の組合せに矛盾が発生しているので、ホスト制御回路210は、受信した特別図柄演出開始コマンドを破棄する。   Next, the host control circuit 210 checks a combination of various information included in the received command (S334). In the present embodiment, even if the value of each information included in the received command is a value within the corresponding effective range, if there is a contradiction in the combination of various information included in the command, the host control circuit 210 The received command is discarded. For example, when the received command is a special symbol effect start command, the game status information included in the received command indicates “small hit”, and when the symbol designation command information is a big hit symbol, a combination of information in the command Therefore, the host control circuit 210 discards the received special symbol effect start command.

そして、S334の処理後、ホスト制御回路210は、コマンドパラメータチェック処理を終了し、処理をコマンド解析処理(図83参照)のS316に移す。   After the process of S334, the host control circuit 210 ends the command parameter check process, and moves the process to S316 of the command analysis process (see FIG. 83).

なお、本実施形態では、上述のように、コマンドパラメータチェック処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S332の常時0領域のチェック処理を行う手段(第1コマンド判定手段)、S333の受信コマンドに含まれる各情報の値の有効性のチェック処理を行う手段(第2コマンド判定手段)、及び、S334の受信コマンドに含まれる各種情報の組合せのチェック処理を行う手段(第3コマンド判定手段)も兼ねる。   In the present embodiment, as described above, the command parameter check process is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) is a means (first command determination means) that performs a zero area check process in S332, and a validity check process for each information value included in the received command in S333. And a means for performing a check process of a combination of various information included in the received command in S334 (a third command determination means).

[アニメーションリクエスト構築処理]
次に、図85を参照して、副制御メイン処理(図72参照)中のS206で行うアニメーションリクエスト構築処理について説明する。なお、図85は、本実施形態におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。
[Animation request construction process]
Next, with reference to FIG. 85, the animation request construction process performed in S206 in the sub control main process (see FIG. 72) will be described. FIG. 85 is a flowchart showing the procedure of the animation request construction process in this embodiment.

まず、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S341)。   First, the host control circuit 210 determines whether a command has been received from the main control circuit 70 (S341).

S341において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S341がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S341において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S341がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第1電断復帰コマンド及び第2電断復帰コマンド)を受信したか否かを判別する(S342)。   In S341, when the host control circuit 210 determines that a command has not been received from the main control circuit 70 (when S341 is NO), the host control circuit 210 performs the process of S352 described later. On the other hand, when the host control circuit 210 determines in S341 that the command has been received from the main control circuit 70 (when S341 is YES), the host control circuit 210 executes the power failure recovery command (first power failure recovery command). And the second power failure return command) are determined (S342).

S342において、ホスト制御回路210が、電断復帰コマンドを受信していないと判別した場合(S342がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。一方、S342において、ホスト制御回路210が、電断復帰コマンドを受信したと判別した場合(S342がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第2電断復帰コマンド)に含まれるステータス(内部制御状態)の情報が変動状態であるか否かを判別する(S343)。具体的には、ホスト制御回路210は、第2電断復帰コマンド内の第2パラメータに含まれる内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされているか否かを判別する。なお、電断検知時の状態が特別図柄の変動表示中である場合には、S343の処理の時点において、第2電断復帰コマンドの第2パラメータ内の内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされている。   In S342, when the host control circuit 210 determines that the power interruption return command has not been received (when S342 is NO), the host control circuit 210 performs the process of S346 described later. On the other hand, when it is determined in S342 that the host control circuit 210 has received the power failure recovery command (when S342 is YES), the host control circuit 210 determines that the power failure recovery command (second power failure recovery command). It is determined whether or not the status (internal control state) information included is in a fluctuating state (S343). Specifically, the host control circuit 210 determines whether or not “001” (special symbol variation state) is set in the storage area of the internal control state number included in the second parameter in the second power failure recovery command. Determine. If the state at the time of detecting the power interruption is in the special symbol variation display, “001” is stored in the storage area of the internal control state number in the second parameter of the second power interruption recovery command at the time of the process of S343. "(Special symbol variation state) is set.

S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態でないと判別した場合(S343がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。   In S343, when the host control circuit 210 determines that the status information included in the power interruption return command is not in a fluctuating state (when S343 is NO), the host control circuit 210 performs the process of S346 described later.

一方、S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態であると判別した場合(S343がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトの生成処理を予約する(S344)。次いで、ホスト制御回路210は、シンプルモードオブジェクト以外の全てのオブジェクト(常駐しているオブジェクトも含む)の終了処理を行う(S345)。そして、S345の処理後、ホスト制御回路210は、後述のS350の処理を行う。   On the other hand, when the host control circuit 210 determines in S343 that the status information included in the power interruption return command is in a fluctuating state (when S343 is YES), the host control circuit 210 generates a simple mode object. A process is reserved (S344). Next, the host control circuit 210 performs termination processing for all objects (including resident objects) other than the simple mode object (S345). After the process of S345, the host control circuit 210 performs the process of S350 described later.

ここで、再度、S342又はS343の処理に戻って、S342又はS343がNO判定の場合、ホスト制御回路210は、オブジェクトが存在するか否かを判別する(S346)。   Here, returning to the processing of S342 or S343 again, if S342 or S343 is NO, the host control circuit 210 determines whether or not an object exists (S346).

S346において、ホスト制御回路210が、オブジェクトが存在しないと判別した場合(S346がNO判定の場合)、ホスト制御回路210は、後述のS350の処理を行う。一方、S346において、ホスト制御回路210が、オブジェクトが存在すると判別した場合(S346がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトが存在するか否かを判別する(S347)。   In S346, when the host control circuit 210 determines that the object does not exist (S346 is NO), the host control circuit 210 performs the process of S350 described later. On the other hand, if the host control circuit 210 determines in S346 that the object exists (YES in S346), the host control circuit 210 determines whether or not the simple mode object exists (S347).

S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在しないと判別した場合(S347がNO判定の場合)、ホスト制御回路210は、後述のS349の処理を行う。一方、S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在すると判別した場合(S347がYES判定の場合)、ホスト制御回路210は、特別図柄の変動表示が終了することを示すコマンド(例えば、特別演出停止コマンド、特別図柄当り終了表示コマンド等)を受信したか否かを判別する(S348)。   In S347, when the host control circuit 210 determines that there is no simple mode object (when S347 is NO), the host control circuit 210 performs the process of S349 described later. On the other hand, when the host control circuit 210 determines that the simple mode object exists in S347 (when S347 is YES), the host control circuit 210 uses a command (for example, a command indicating that the special symbol variation display ends) It is determined whether or not a special effect stop command, a special symbol end display command, etc.) have been received (S348).

S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信しなかったと判別した場合(S348がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信したと判別した場合(S348がYES判定の場合)、すなわち、シンプルモードオブジェクトを終了する場合、ホスト制御回路210は、後述のS349の処理を行う。   In S348, when it is determined that the host control circuit 210 has not received a command indicating that the special symbol variation display ends (when S348 is NO), the host control circuit 210 performs the process of S352 described later. Do. On the other hand, if it is determined in S348 that the host control circuit 210 has received a command indicating that the special symbol variation display is terminated (S348 is YES), that is, if the simple mode object is terminated, the host The control circuit 210 performs the process of S349 described later.

S347がNO判定の場合又はS348がYES判定の場合、ホスト制御回路210は、既に生成されているオブジェクトの終了処理を行う(S349)。この処理により、不要な演出動作(演出画像再生、役物可動、音声再生などを示すコマンドの生成)が終了する。なお、既に生成されているオブジェクトがシンプルモードオブジェクトである場合には、この処理によりシンプルモードオブジェクトによる演出動作が終了する。   When S347 is NO or when S348 is YES, the host control circuit 210 performs an end process for the already generated object (S349). With this processing, unnecessary production operations (production of commands indicating production image reproduction, accessory movement, voice reproduction, etc.) are completed. If the already generated object is a simple mode object, the rendering operation by the simple mode object is terminated by this process.

S349或いはS345の処理後、又は、S346がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別の情報に基づいて、コマンド種別に対応するオブジェクトを生成する(S350)。なお、S345の処理後にこの処理が行われる場合には、ホスト制御回路210は、S350の処理において、シンプルモードオブジェクトを生成する。また、電源の初期投入時又はシンプルモードオブジェクトの終了時には、ホスト制御回路210は、S350の処理において、常駐型のオブジェクトも生成する。   After the process of S349 or S345, or when S346 is NO, the host control circuit 210 generates an object corresponding to the command type based on the command type information stored in the sub work RAM 210a (S350). When this process is performed after the process of S345, the host control circuit 210 generates a simple mode object in the process of S350. In addition, when the power is initially turned on or when the simple mode object is terminated, the host control circuit 210 also generates a resident object in the process of S350.

次いで、ホスト制御回路210は、オブジェクトの初期化処理を行う(S351)。この処理では、ホスト制御回路210は、オブジェクトにより使用される記憶領域を初期化する。   Next, the host control circuit 210 performs object initialization processing (S351). In this process, the host control circuit 210 initializes a storage area used by the object.

S351の処理後、又は、S341或いはS348がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータの情報を参照し、オブジェクト(例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど)に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークRAM210aの所定領域にセットする(S352)。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。   After the processing of S351, or when S341 or S348 is NO, the host control circuit 210 refers to the information of the game data stored in the sub work RAM 210a, and the object (for example, effect object, hold object, simple mode object) Etc.), and the animation request is set in a predetermined area of the sub work RAM 210a (S352). By this process, an animation request corresponding to the command reception is generated.

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、アニメーションリクエストが指定する演出に対応するサウンドリクエスト、ランプリクエスト及び役物リクエストを生成する(S353)。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエスト、ランプリクエスト及び役物リクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。なお、本実施形態では、リクエストバッファは、例えば、サブワークRAM210a、SDRAM210b等に設けられるが、リクエストバッファの形成場所は特に限定されない。   Next, based on the animation request, the host control circuit 210 generates a sound request, a lamp request, and an accessory request corresponding to the effect specified by the animation request (S353). Further, in this process, the host control circuit 210 sends the generated sound request, lamp request, and accessory request to the host in order to synchronize the video display operation with the sound reproduction operation, the light emission operation, and the accessory driving operation. The data is temporarily stored in a request buffer provided in the control circuit 210. In the present embodiment, the request buffer is provided in, for example, the sub work RAM 210a, the SDRAM 210b, etc., but the location where the request buffer is formed is not particularly limited.

そして、S353の処理後、ホスト制御回路210は、アニメーションリクエスト構築処理を終了し、処理を副制御メイン処理(図72参照)のS207に移す。   Then, after the processing of S353, the host control circuit 210 ends the animation request construction processing, and moves the processing to S207 of the sub control main processing (see FIG. 72).

なお、本実施形態では、上述のように、アニメーションリクエスト構築処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S350のオブジェクト生成処理を行う手段(処理情報生成手段)、及び、S352のアニメーションリクエストの生成処理を行う手段(演出開始要求作成手段)も兼ねる。   In the present embodiment, as described above, the animation request construction process is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as means for performing object generation processing in S350 (processing information generation means) and means for performing animation request generation processing in S352 (production start request creation means). .

[描画制御処理]
次に、図86A及び図86Bを参照して、副制御メイン処理(図72参照)中のS208で行う描画制御処理について説明する。なお、図86Aは、ホスト制御回路210により実行される描画制御処理の手順を示すフローチャートである。また、図86Bは、描画制御処理においてホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230により実行される処理の手順を示すフローチャートである。
[Drawing control processing]
Next, with reference to FIG. 86A and FIG. 86B, the drawing control process performed in S208 in the sub control main process (see FIG. 72) will be described. FIG. 86A is a flowchart showing the procedure of the drawing control process executed by the host control circuit 210. FIG. 86B is a flowchart showing a procedure of processing executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 in the drawing control processing.

(1)ホスト制御回路により実行される描画制御処理
まず、ホスト制御回路210は、図86Aに示すように、動画コマンド作成処理を行う(S361)。なお、動画コマンド作成処理の詳細については、後述の図87を参照しながら後で説明する。
(1) Drawing Control Process Performed by Host Control Circuit First, the host control circuit 210 performs a moving image command creation process as shown in FIG. 86A (S361). The details of the moving image command creation process will be described later with reference to FIG. 87 described later.

次いで、ホスト制御回路210は、動画再生状態の管理処理を行う(S362)。次いで、ホスト制御回路210は、動画コマンド(動画のデコード開始指令)を表示制御回路230に発行(出力)する(S363)。この処理により表示制御回路230の処理が開始される。   Next, the host control circuit 210 performs a moving image playback state management process (S362). Next, the host control circuit 210 issues (outputs) a moving image command (moving image decoding start command) to the display control circuit 230 (S363). By this process, the process of the display control circuit 230 is started.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されている、前回フレーム(前回の描画制御処理)で生成された描画リクエストを表示制御回路230に発行(出力)する(S364)。表示制御回路230は、この送信された前回フレームの描画リクエストに基づいて、描画処理を行う。   Next, the host control circuit 210 issues (outputs) the drawing request generated in the previous frame (previous drawing control process) stored in the sub work RAM 210a to the display control circuit 230 (S364). The display control circuit 230 performs a rendering process based on the transmitted previous frame rendering request.

次いで、ホスト制御回路210は、全コマンドリスト作成処理を行う(S365)。この処理により、次回フレームにおいて、表示制御回路230により実行される描画処理で用いられる描画リクエストが生成され、該描画リクエストがサブワークRAM210aに格納される。なお、全コマンドリスト作成処理の詳細については、後述の図89を参照しながら後で説明する。   Next, the host control circuit 210 performs all command list creation processing (S365). With this process, a drawing request used in a drawing process executed by the display control circuit 230 is generated in the next frame, and the drawing request is stored in the sub work RAM 210a. Details of the all command list creation process will be described later with reference to FIG. 89 described later.

次いで、ホスト制御回路210は、表示制御回路230から出力された表示開始コマンドに基づいて、レンダリング結果の表示処理が開始されたことを確認する(S366)。そして、S366の処理後、ホスト制御回路210は、描画制御処理を終了し、処理を副制御メイン処理(図72参照)のS209に移す。   Next, the host control circuit 210 confirms that the rendering result display process has started based on the display start command output from the display control circuit 230 (S366). Then, after the process of S366, the host control circuit 210 ends the drawing control process and moves the process to S209 of the sub-control main process (see FIG. 72).

(2)描画制御処理時に実行される表示制御回路の処理
まず、ホスト制御回路210から出力された動画コマンド(動画のデコード開始指令)が表示制御回路230に入力されると、表示制御回路230は、動画のデコード処理を開始する(S371)。なお、本実施形態では、このデコード処理及び後述の描画処理は、2フレームの期間に渡って行われる。
(2) Processing of Display Control Circuit Performed During Drawing Control Process First, when a moving image command (moving image decoding start command) output from the host control circuit 210 is input to the display control circuit 230, the display control circuit 230 Then, the moving image decoding process is started (S371). In the present embodiment, this decoding process and a drawing process described later are performed over a period of two frames.

次いで、ホスト制御回路210から出力された描画リクエスト(前回フレームで生成された描画リクエスト)が表示制御回路230に入力されると、表示制御回路230は、該描画リクエストに基づいて、描画処理を行う(S372)。なお、描画処理の詳細については、後述の図90〜図92を参照しながら後で説明する。   Next, when a drawing request output from the host control circuit 210 (drawing request generated in the previous frame) is input to the display control circuit 230, the display control circuit 230 performs a drawing process based on the drawing request. (S372). Details of the drawing process will be described later with reference to FIGS. 90 to 92 described later.

次いで、表示制御回路230は、S372の描画処理で得られたレンダリング結果(描画結果)の表示処理を開始する(S373)。この処理では、表示制御回路230は、レンダリング結果が格納されたSDRAM250内の一方のフレームバッファの機能を描画機能から表示機能に切り替えて、レンダリング結果の表示処理を開始する。   Next, the display control circuit 230 starts display processing of the rendering result (drawing result) obtained in the drawing processing of S372 (S373). In this process, the display control circuit 230 switches the function of one frame buffer in the SDRAM 250 in which the rendering result is stored from the drawing function to the display function, and starts the rendering result display process.

次いで、表示制御回路230は、レンダリング結果(描画結果)の表示処理が開始されたことを示す表示開始コマンドをホスト制御回路210に出力する(S374)。そして、S374の処理後、表示制御回路230は、描画制御処理時に行う上記一連の処理を終了する。このように、前回フレームで生成された描画リクエストに基づいて当該描画処理を実行するため、描画処理の終了後に実行されるフレームバッファの機能(使用領域)を描画機能(描画用記憶領域)から表示機能(表示用記憶領域)に切り替えるタイミングに合わせて、サウンドリクエスト及び役物リクエストがそれぞれ対応する制御回路に送信される。このため、サウンドリクエストや役物リクエストは、各リクエストが生成されてから2フレーム遅れて対応する制御回路に送信される。   Next, the display control circuit 230 outputs a display start command indicating that display processing of the rendering result (drawing result) has been started to the host control circuit 210 (S374). Then, after the process of S374, the display control circuit 230 ends the series of processes performed during the drawing control process. In this way, since the drawing process is executed based on the drawing request generated in the previous frame, the function (use area) of the frame buffer executed after the drawing process ends is displayed from the drawing function (drawing storage area). In accordance with the timing of switching to the function (display storage area), the sound request and the accessory request are transmitted to the corresponding control circuits. For this reason, the sound request and the accessory request are transmitted to the corresponding control circuit two frames after each request is generated.

[動画コマンド作成処理]
次に、図87を参照して、描画制御処理(図86A参照)中のS361で行う動画コマンド作成処理について説明する。なお、図87は、本実施形態における動画コマンド作成処理の手順を示すフローチャートである。
[Video command creation process]
Next, with reference to FIG. 87, the moving image command creation process performed in S361 during the drawing control process (see FIG. 86A) will be described. FIG. 87 is a flowchart showing the procedure of the moving image command creation process in the present embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのルートコンポジションを設定するための情報を取得する(S381)。なお、ルートコンポジションは、演出時に表示する主な描画データのことであり、本実施形態では、設定可能なルートコンポジションの個数は最大8個である。それゆえ、本実施形態では、ルートコンポジションに設定された描画データを最大8個まで同時に再生することができる。   First, the host control circuit 210 refers to the animation request stored in the sub work RAM 210a, and acquires information for setting the root composition of the drawing data (S381). The root composition is main drawing data displayed at the time of production. In the present embodiment, the maximum number of root compositions that can be set is eight. Therefore, in this embodiment, up to eight drawing data set in the root composition can be reproduced simultaneously.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのサブコンポジションを設定するための情報を取得する(S382)。なお、サブコンポジションは、ルートコンポジションに対して副次的な視覚的効果(エフェクトなど)を与える描画データのことである。   Next, the host control circuit 210 refers to the animation request stored in the sub work RAM 210a, and acquires information for setting the sub composition of the drawing data (S382). The sub-composition is drawing data that gives a secondary visual effect (such as an effect) to the root composition.

次いで、ホスト制御回路210は、後述のS384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたか否かを判別する(S383)。ここでいう、「全レイヤに応じて実行される」には、全レイヤ分実行される、全レイヤに対応した回数実行される、又は、全レイヤに基づいて実行されるなどが含まれ、アニメーションリクエスト又は描画データと対応するレイヤ数に応じた回数、後述のS384〜S387の処理が行われればよい。また、全てのレイヤでなくとも各レイヤに対して取捨選択を行うなど、様々な前提条件の下で後述のS384〜S387の処理を実行してもよい。   Next, the host control circuit 210 determines whether or not the processing of S384 to S387, which will be described later, has been executed in accordance with all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. (S383). Here, “executed according to all layers” includes, for example, executed for all layers, executed a number of times corresponding to all layers, or executed based on all layers. The processes in S384 to S387 described later may be performed a number of times corresponding to the number of layers corresponding to the request or drawing data. Moreover, you may perform the process of below-mentioned S384-S387 under various preconditions, such as performing selection with respect to each layer even if it is not all layers.

S383において、ホスト制御回路210が、後述のS384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されていないと判別した場合(S383がNO判定の場合)、ホスト制御回路210は、サブメインROM205に格納されたアニメーションデータ読込処理を行う(S384)。なお、アニメーションデータ読込処理の詳細については、後述の図88A及び図88Bを参照しながら後で説明する。   In S383, the host control circuit 210 determines that the processes in S384 to S387, which will be described later, are not executed in accordance with all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. In the case (when S383 is NO), the host control circuit 210 performs a process of reading the animation data stored in the sub main ROM 205 (S384). The details of the animation data reading process will be described later with reference to FIGS. 88A and 88B described later.

S384の処理後、ホスト制御回路210は、アニメーションデータから描画データに関する情報を取得する(S385)。次いで、ホスト制御回路210は、アニメーションリクエストにより指定された演出内容に応じて、描画データに関する情報を書き換える(S386)。この処理では、例えば、演出内容に応じて、フッテージ、エフェクト、動きに関する情報を書き換える。   After the process of S384, the host control circuit 210 acquires information related to the drawing data from the animation data (S385). Next, the host control circuit 210 rewrites the information related to the drawing data in accordance with the effect content specified by the animation request (S386). In this process, for example, information on the footage, the effect, and the movement is rewritten according to the contents of the effect.

次いで、ホスト制御回路210は、動画コマンド(画像データのデコード処理を開始させるコマンド)の作成処理を行う(S387)。S387の処理後、ホスト制御回路210は、処理をS383に戻し、S383以降の処理を繰り返す。   Next, the host control circuit 210 performs processing for creating a moving image command (a command for starting decoding processing of image data) (S387). After the process of S387, the host control circuit 210 returns the process to S383, and repeats the processes after S383.

ここで、再度、S383の処理に戻って、S383において、ホスト制御回路210が、S384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたと判別した場合(S383がYES判定の場合)、ホスト制御回路210は、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたか否かを判別する(S388)。   Here, returning to the processing of S383 again, in S383, the host control circuit 210 performs the processing of S384 to S387 for all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. When the host control circuit 210 determines that the process is executed in accordance with the determination (YES in S383), the host control circuit 210 performs the above-described processes in S381 to S387 according to the drawing data in which the route composition specified by the animation request is set. It is determined whether it has been executed (S388).

S388において、ホスト制御回路210が、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されていないと判別した場合(S388がNO判定の場合)、ホスト制御回路210は、処理をS381に戻し、S381以降の処理を繰り返す。一方、S388において、ホスト制御回路210が、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたと判別した場合(S388がYES判定の場合)、ホスト制御回路210は、動画コマンド作成処理を終了し、処理を描画制御処理(図86A参照)のS362に移す。   In S388, when the host control circuit 210 determines that the processes in S381 to S387 described above are not executed according to the drawing data in which the route composition specified by the animation request is set (S388 is NO). ), The host control circuit 210 returns the process to S381, and repeats the processes after S381. On the other hand, when the host control circuit 210 determines in S388 that the processes in S381 to S387 described above have been executed in accordance with the drawing data in which the route composition specified by the animation request is set (YES in S388) ), The host control circuit 210 ends the moving image command creation process, and moves the process to S362 of the drawing control process (see FIG. 86A).

[アニメーションデータ読込処理]
次に、図88A及び図88Bを参照して、動画コマンド作成処理(図87参照)中のS384で行うアニメーションデータ読込処理について説明する。なお、図88Aは、本実施形態におけるアニメーションデータ読込処理の手順を示すフローチャートである。また、図88Bは、サブメインROM205に格納されているアニメーションデータに含まれる各種データ及びそれらのデータの格納領域の構成を示す図である。
[Animation data read processing]
Next, with reference to FIG. 88A and FIG. 88B, the animation data reading process performed in S384 during the moving image command creation process (see FIG. 87) will be described. FIG. 88A is a flowchart showing the procedure of the animation data reading process in the present embodiment. FIG. 88B is a diagram showing the configuration of various data included in the animation data stored in the sub main ROM 205 and the storage area of those data.

まず、ホスト制御回路210は、サブメインROM205内の構成指定テーブルを参照し、オブジェクトで指定されたアニメーションの構成データを確認する(S391)。次いで、ホスト制御回路210は、指定された構成データのアドレスを取得する(S392)。   First, the host control circuit 210 refers to the configuration designation table in the sub-main ROM 205, and confirms the animation configuration data designated by the object (S391). Next, the host control circuit 210 acquires the address of the designated configuration data (S392).

次いで、ホスト制御回路210は、サブメインROM205内の指定された構成データの格納領域を参照する(S393)。次いで、ホスト制御回路210は、構成データに含まれる構成情報を参照して、描画対象の情報を取得する(S394)。なお、構成情報には、主に、フレームの位置、幅、高さ、レイヤ数、開始フレーム、終了フレーム、データ更新回数(毎フレーム、2フレームなど)等の情報が含まれる。次いで、ホスト制御回路210は、構成データの格納領域を参照して、参照するレイヤデータのアドレスを取得する(S395)。   Next, the host control circuit 210 refers to the storage area for the designated configuration data in the sub main ROM 205 (S393). Next, the host control circuit 210 refers to the configuration information included in the configuration data, and acquires drawing target information (S394). The configuration information mainly includes information such as the frame position, width, height, number of layers, start frame, end frame, number of data updates (every frame, 2 frames, etc.). Next, the host control circuit 210 refers to the storage area for the configuration data and acquires the address of the layer data to be referred to (S395).

次いで、ホスト制御回路210は、S395の処理で取得されたアドレスのレイヤデータの格納領域を参照する(S396)。そして、ホスト制御回路210は、レイヤデータに含まれるレイヤ情報を取得する(S397)。なお、レイヤ情報には、例えば、フッテージID/コンポID、開始フレーム、終了フレーム、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、レイヤの各種パラメータを取得する際に参照する各種データアドレス(例えば、パラメータアドレスやエフェクトテーブルアドレスなど)を取得する(S398)。   Next, the host control circuit 210 refers to the storage area of the layer data at the address acquired in S395 (S396). Then, the host control circuit 210 acquires layer information included in the layer data (S397). Note that the layer information includes, for example, information such as a footage ID / component ID, a start frame, an end frame, and the number of parameters. Next, the host control circuit 210 acquires various data addresses (for example, parameter address, effect table address, etc.) to be referred to when acquiring various parameters of the layer (S398).

次いで、ホスト制御回路210は、S398の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S399)。次いで、ホスト制御回路210は、パラメータデータに含まれるレイヤのパラメータ情報及びレイヤの各種パラメータを取得する(S400)。なお、レイヤのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。また、レイヤの各種パラメータは、フレーム毎にセットされたパラメータで構成され、副制御メイン処理がフレーム単位で実行されるたびに、対応するフレームのパラメータがリクエストされる。   Next, the host control circuit 210 refers to the parameter data storage area of the parameter address acquired in the process of S398 (S399). Next, the host control circuit 210 acquires layer parameter information and various layer parameters included in the parameter data (S400). The layer parameter information includes, for example, information such as the number of frames and the data type. Also, the various parameters of the layer are configured with parameters set for each frame, and a corresponding frame parameter is requested each time the sub-control main process is executed in units of frames.

次いで、ホスト制御回路210は、S397の処理で取得されたレイヤ情報に含まれるフッテージIDに対応するフッテージテーブルを参照する(S401)。次いで、ホスト制御回路210は、フッテージテーブルに格納された、フッテージ情報及びフッテージ種別毎の情報を取得する(S402)。なお、フッテージ情報には、例えば、フッテージ種別、画像幅、高さ等の情報が含まれる。また、フッテージ種別毎の情報には、例えば、デコードレート等の情報が含まれる。   Next, the host control circuit 210 refers to the footage table corresponding to the footage ID included in the layer information acquired in the process of S397 (S401). Next, the host control circuit 210 acquires the footage information and the information for each footage type stored in the footage table (S402). The footage information includes, for example, information such as a footage type, an image width, and a height. The information for each footage type includes information such as a decoding rate, for example.

次いで、ホスト制御回路210は、レイヤデータで指定されたエフェクトテーブル、すなわち、S398の処理で取得されたエフェクトテーブルアドレスのエフェクトテーブルを参照する(S403)。次いで、ホスト制御回路210は、参照するエフェクトデータのアドレスを取得する(S404)。   Next, the host control circuit 210 refers to the effect table specified by the layer data, that is, the effect table at the effect table address acquired in the process of S398 (S403). Next, the host control circuit 210 acquires the address of the effect data to be referred to (S404).

次いで、ホスト制御回路210は、S404の処理で取得されたアドレスのエフェクトデータの格納領域を参照する(S405)。そして、ホスト制御回路210は、エフェクトデータに含まれるエフェクト情報を取得する(S406)。なお、エフェクト情報には、例えば、エフェクト種類、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、エフェクトデータに含まれるパラメータデータのアドレスを取得する(S407)。   Next, the host control circuit 210 refers to the effect data storage area at the address acquired in the process of S404 (S405). Then, the host control circuit 210 acquires effect information included in the effect data (S406). The effect information includes, for example, information such as the effect type and the number of parameters. Next, the host control circuit 210 acquires the address of parameter data included in the effect data (S407).

次いで、ホスト制御回路210は、S407の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S408)。次いで、ホスト制御回路210は、パラメータデータに含まれるエフェクトのパラメータ情報及びエフェクトの各種パラメータを取得する(S409)。なお、エフェクトのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。   Next, the host control circuit 210 refers to the parameter data storage area of the parameter address acquired in the process of S407 (S408). Next, the host control circuit 210 obtains effect parameter information and various effect parameters included in the parameter data (S409). The effect parameter information includes information such as the number of frames and data type, for example.

そして、S409の処理後、ホスト制御回路210は、アニメーションデータ読込処理を終了し、処理を動画コマンド作成処理(図87参照)のS385に移す。   After the process of S409, the host control circuit 210 ends the animation data reading process, and moves the process to S385 of the moving image command creation process (see FIG. 87).

[全コマンドリスト作成処理(描画リクエスト生成処理)]
次に、図89を参照して、描画制御処理(図86A参照)中のS365で行う全コマンドリスト作成処理について説明する。なお、図89は、本実施形態における全コマンドリスト作成処理の手順を示すフローチャートである。
[All command list creation processing (drawing request generation processing)]
Next, with reference to FIG. 89, the all command list creation process performed in S365 during the drawing control process (see FIG. 86A) will be described. FIG. 89 is a flowchart showing the procedure of all command list creation processing in this embodiment.

まず、ホスト制御回路210は、後述のS412〜S418の処理が描画データの全ルートコンポジションに対して実行されたか否かを判別する(S411)。   First, the host control circuit 210 determines whether or not the processes of S412 to S418, which will be described later, have been executed for all the root compositions of the drawing data (S411).

S411において、ホスト制御回路210が、後述のS412〜S418の処理が描画データの全ルートコンポジションに対して実行されていないと判別した場合(S411がNO判定の場合)、ホスト制御回路210は、2つ目以降のルートコンポジションに対する後述のS413〜S418の処理時において、1つ目のルートコンポジションに対する処理における、静止画のデコード処理や後述の各種コマンド(静止画デコード、描画コマンド等)の生成処理などが終了するまで待機する(S412)。   In S411, when the host control circuit 210 determines that the processing of S412 to S418, which will be described later, has not been executed for all the root compositions of the drawing data (when S411 is NO), the host control circuit 210 During the processing of S413 to S418, which will be described later, for the second and subsequent root compositions, still image decoding processing and various commands (still image decoding, drawing commands, etc.) described later in the processing for the first root composition. The process waits until the generation process is completed (S412).

次いで、ホスト制御回路210は、スプライトバッファ0用コマンドを作成する(S413)。なお、スプライトバッファ0用コマンドは、後述の描画処理において、例えば内蔵VRAM237にスプライトバッファ0を設けて、該スプライトバッファ0にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates a command for sprite buffer 0 (S413). Note that the sprite buffer 0 command is used when, for example, a rendering process described later is performed, for example, when the sprite buffer 0 is provided in the built-in VRAM 237 and a still image (sprite) is read from the CGROM substrate 204 and decoded. This command is used for.

次いで、ホスト制御回路210は、テクスチャ情報を取得する(S414)。この処理では、ホスト制御回路210は、指定されたテクスチャソース(SDRAM250)の情報を取得する。   Next, the host control circuit 210 acquires texture information (S414). In this process, the host control circuit 210 acquires information on the designated texture source (SDRAM 250).

次いで、ホスト制御回路210は、エフェクト用コマンドを作成する(S415)。なお、エフェクト用コマンドは、後述の描画処理において、例えば内蔵VRAM237にエフェクトバッファを設けて、該エフェクトバッファを用いてエフェクトデータに対して各種処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates an effect command (S415). The effect command is a command used when, for example, an effect buffer is provided in the built-in VRAM 237 and various processes are executed on the effect data using the effect buffer in a drawing process described later.

次いで、ホスト制御回路210は、描画用コマンドを作成する(S416)。なお、描画用コマンドは、後述の描画処理において、例えば内蔵VRAM237に読み込まれた各種デコード結果に対してレンダリング(描画)処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates a drawing command (S416). Note that the drawing command is a command used when rendering (drawing) processing is performed on various decoding results read into the built-in VRAM 237, for example, in drawing processing described later.

次いで、ホスト制御回路210は、静止画デコード用コマンドを作成する(S417)。なお、静止画デコード用コマンドは、後述の描画処理において、例えば内蔵VRAM237内の半分の領域にスプライトバッファ1を設けて、該スプライトバッファ1にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。   Next, the host control circuit 210 creates a still image decoding command (S417). Note that the still image decoding command is provided by, for example, providing a sprite buffer 1 in a half area of the built-in VRAM 237 and reading a still image (sprite) from the CGROM substrate 204 into the sprite buffer 1 for decoding in a drawing process described later. This command is used when executing processing.

次いで、ホスト制御回路210は、フレーム終端用コマンドを作成する(S418)。なお、フレーム終端用コマンドは、後述の描画処理において、例えば内蔵VRAM237内に設けらえたコンポジション描画バッファに最終的に格納されたレンダリング結果を、レンダリングターゲットに指定されたSDRAM250内のフレームバッファ(第1フレームバッファ又は第2フレームバッファ)に書き出す処理を実行する際に用いられるコマンドである。そして、S418の処理後、ホスト制御回路210は、処理をS411に戻し、S411以降の処理を繰り返す。   Next, the host control circuit 210 creates a frame end command (S418). It should be noted that the frame end command is obtained by, for example, rendering a rendering result finally stored in a composition drawing buffer provided in the built-in VRAM 237 in a drawing process to be described later. This command is used when executing a process of writing to a 1-frame buffer or a second-frame buffer. After the process of S418, the host control circuit 210 returns the process to S411, and repeats the processes after S411.

ここで、再度、S411の処理に戻って、S411において、ホスト制御回路210が、S412〜S418の処理が描画データの全ルートコンポジションに対して実行されたと判別した場合(S411がYES判定の場合)、ホスト制御回路210は、上述したS412〜S418のループ処理により生成された全てのコマンドを含む描画リクエストを生成する(S419)。そして、S419の処理後、ホスト制御回路210は、全コマンドリスト作成処理を終了し、処理を描画制御処理(図86A参照)のS366に移す。なお、本実施形態では、上述した描画制御処理(図86A)、動画コマンド作成処理(図87)、アニメーションデータ読込処理(図88A)及び全コマンドリスト作成処理(図89)において、ホスト制御回路210が実行する処理を表示制御回路230が実行してもよい。この場合には、ホスト制御回路210から表示制御回路230にアニメーションリクエストが送信され、表示制御回路230は受信したアニメーションリクエストに基づいて、これらの各種処理を行う。   Here, returning to the processing of S411 again, in S411, the host control circuit 210 determines that the processing of S412 to S418 has been executed for all the root compositions of the drawing data (if S411 is YES) ), The host control circuit 210 generates a drawing request including all the commands generated by the loop processing of S412 to S418 described above (S419). After the process of S419, the host control circuit 210 ends the all command list creation process, and moves the process to S366 of the drawing control process (see FIG. 86A). In the present embodiment, the host control circuit 210 in the above-described drawing control process (FIG. 86A), moving image command creation process (FIG. 87), animation data read process (FIG. 88A), and all command list creation process (FIG. 89). The display control circuit 230 may execute the process executed by. In this case, an animation request is transmitted from the host control circuit 210 to the display control circuit 230, and the display control circuit 230 performs these various processes based on the received animation request.

[描画処理]
次に、図90〜図92を参照して、描画制御処理(図86B参照)中のS372において表示制御回路230により実行される描画処理について説明する。なお、図90A、図91A及び図92Aは、本実施形態における描画処理の手順を示すフローチャートである。また、図90B、図91B及び図92Bは、描画処理の各処理ステップにおいて行われる、CGROM基板204(CGROM206)、内蔵VRAM237及びSDRAM250間の各種データの入出力動作及び格納動作の様子を示す図である。
[Drawing process]
Next, the drawing process executed by the display control circuit 230 in S372 during the drawing control process (see FIG. 86B) will be described with reference to FIGS. 90A, FIG. 91A, and FIG. 92A are flowcharts showing the procedure of the drawing process in the present embodiment. FIG. 90B, FIG. 91B, and FIG. 92B are diagrams showing input / output operations and storage operations of various data between the CGROM substrate 204 (CGROM 206), the built-in VRAM 237, and the SDRAM 250, which are performed in each processing step of the drawing processing. is there.

まず、表示制御回路230は、CGROM基板204に格納された所定の動画データをデコードしてSDRAM250内に設けられたムービバッファに格納する(S421:図90B中の矢印T1参照)。なお、ムービバッファは、動画データのデコード結果を格納するバッファである。SDRAM250内において確保されるムービバッファのサイズは、使用する動画データの大きさ(容量)、ストリーム数などに応じて変化する。   First, the display control circuit 230 decodes predetermined moving image data stored on the CGROM substrate 204 and stores it in a movie buffer provided in the SDRAM 250 (S421: see arrow T1 in FIG. 90B). The movie buffer is a buffer for storing the decoding result of the moving image data. The size of the movie buffer secured in the SDRAM 250 changes according to the size (capacity) of the moving image data to be used, the number of streams, and the like.

次いで、表示制御回路230は、デコードされた動画データがエフェクト描画動作において参照されるか否かを判断する(S422)。   Next, the display control circuit 230 determines whether or not the decoded moving image data is referred to in the effect drawing operation (S422).

S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されないと判別した場合(S422がNO判定の場合)、表示制御回路230は、後述のS424の処理を行う。一方、S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されると判別した場合(S422がYES判定の場合)、表示制御回路230は、ムービバッファに格納された動画データのデコード結果をSDRAM250内のテクスチャバッファに転送する(S423)。   In S422, when the display control circuit 230 determines that the moving image data is not referred to in the effect drawing operation (when S422 is NO), the display control circuit 230 performs the process of S424 described later. On the other hand, when the display control circuit 230 determines in S422 that the moving image data is referred to in the effect drawing operation (when S422 is YES), the display control circuit 230 decodes the moving image data stored in the movie buffer. The result is transferred to the texture buffer in the SDRAM 250 (S423).

なお、S423の処理では、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内に生成されたムービブレンドバッファに展開する(図90B中の矢印T2参照)。なお、この処理では、内蔵VRAM237の全領域をムービブレンドバッファとして使用する。次いで、表示制御回路230は、ムービブレンドバッファに展開された動画データのデコード結果をSDRAM250内のテクスチャバッファに転送するとともに、アルファテーブルを用いて、デコード結果に対してアルファ化処理を施す(図90B中の矢印T3参照)。   In the process of S423, first, the display control circuit 230 expands the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 in the movie blend buffer generated in the built-in VRAM 237 (arrow in FIG. 90B). T2). In this process, the entire area of the built-in VRAM 237 is used as a movie blend buffer. Next, the display control circuit 230 transfers the decoding result of the moving image data expanded in the movie blend buffer to the texture buffer in the SDRAM 250 and performs an alpha process on the decoding result using the alpha table (FIG. 90B). (See arrow T3 in the middle).

なお、アルファテーブルは、カラーデータ(RGB)とは独立したアルファ値(不透明度)を規定するテーブルであり、パターンデータの1ドット毎に1つのアルファ値が割り当てられる。このアルファテーブルは、CGROM206に格納されている。また、デコード結果のアルファ化処理では、R(赤)成分の輝度値をA(アルファ)成分の値(アルファ値)に変換してアルファ化を行う。本実施形態では、透明度(不透明度)の値であるアルファ値がRGB以外の情報として設けられており、動画の透明度(不透明度)を動的に変更する際には、アルファ値がRGB成分のうち予め定められた色成分の輝度値に設定(変換)される。このようなアルファ化処理が施された動画は、動画を3原色(RGB)で表現しない場合(白黒等で表現する場合)に使用される。   The alpha table is a table that defines an alpha value (opacity) independent of the color data (RGB), and one alpha value is assigned to each dot of the pattern data. This alpha table is stored in the CGROM 206. Further, in the alpha conversion process of the decoding result, the luminance value of the R (red) component is converted into the value (alpha value) of the A (alpha) component, and the alpha conversion is performed. In the present embodiment, an alpha value that is a value of transparency (opacity) is provided as information other than RGB, and when dynamically changing the transparency (opacity) of a moving image, the alpha value is an RGB component. Of these, the luminance value of a predetermined color component is set (converted). A moving image that has been subjected to such alpha processing is used when the moving image is not expressed in three primary colors (RGB) (when expressed in black and white or the like).

S423の処理後又はS422がNO判定の場合、表示制御回路230は、CGROM基板204に格納された、各ルートコンポジションで使用するスプライトデータを内蔵VRAM237内のスプライトバッファ0に読み出して(図90B中の矢印T4参照)デコードし、該デコード結果をSDRAM250内のテクスチャバッファに転送する(S424:図90B中の矢印T5参照)。なお、ここでいう「スプライトデータ」は、静止画データが伸張した画像データとするが、本発明はこれに限定されず、静止画データに対して、例えば、縮小、拡大、湾曲、明度変更等の加工を施したものであってもよい。S424の処理でデコードされるスプライトデータは、複数回描画される画像データ、エフェクトで利用される画像データ及びスプライトバッファ1で格納できないサイズの画像データである。また、この処理では、内蔵VRAM237の全領域をスプライトバッファ0として使用する。   After the process of S423 or when S422 is NO, the display control circuit 230 reads the sprite data stored in the CGROM board 204 and used in each route composition to the sprite buffer 0 in the built-in VRAM 237 (in FIG. 90B). (See arrow T4 in FIG. 9), and the decoded result is transferred to the texture buffer in the SDRAM 250 (S424: see arrow T5 in FIG. 90B). The “sprite data” here is image data obtained by expanding still image data. However, the present invention is not limited to this, and for example, reduction, enlargement, curvature, brightness change, etc. for still image data. It may have been processed. The sprite data decoded in the process of S424 is image data drawn a plurality of times, image data used for effects, and image data of a size that cannot be stored in the sprite buffer 1. In this process, the entire area of the built-in VRAM 237 is used as the sprite buffer 0.

次いで、表示制御回路230は、エフェクトデータの描画処理で使用するバッファサイズ(エフェクトバッファのサイズ)が内蔵VRAM237のサイズの半分以下であるか否かを判別する(S425)。なお、内蔵VRAM237内のエフェクトバッファは、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、S424でテクスチャバッファに転送されたスプライトデータに含まれるエフェクトデータ(エフェクトで利用される画像データ)を適用するためのバッファである。   Next, the display control circuit 230 determines whether or not the buffer size (effect buffer size) used in the effect data rendering process is less than or equal to half the size of the built-in VRAM 237 (S425). Note that the effect buffer in the built-in VRAM 237 is the effect data (image data used in the effect) included in the sprite data transferred to the texture buffer in S424 in the decoding results of various images stored in the texture buffer in the SDRAM 250. Is a buffer for applying.

S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下でないと判別した場合(S425がNO判定の場合)、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、エフェクトデータを適用するための描画処理(エフェクト演算描画処理)を行う(S426)。   In S425, when the display control circuit 230 determines that the buffer size used in the effect data drawing process is not less than half the size of the built-in VRAM 237 (when S425 is NO), the display control circuit 230 is stored in the SDRAM 250. Drawing processing (effect calculation drawing processing) for applying effect data to the decoding results of various images stored in the texture buffer is performed (S426).

具体的には、S426の処理では、まず、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファに読み出す(図91B中の矢印T6参照)。なお、この際、内蔵VRAM237の全領域をエフェクトバッファとして使用する。次いで、表示制御回路230は、エフェクトデータを各種画像のデコード結果に適用するための描画処理(エフェクト演算描画処理)を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)を内蔵VRAM237内のエフェクトバッファからSDRAM250内のテクスチャバッファに転送する(図91B中の矢印T7参照)。   Specifically, in the process of S426, first, the display control circuit 230 reads the decoding results of various images and effect data stored in the texture buffer into the effect buffer provided in the built-in VRAM 237 (arrow in FIG. 91B). (See T6). At this time, the entire area of the built-in VRAM 237 is used as an effect buffer. Next, the display control circuit 230 performs a drawing process (effect calculation drawing process) for applying the effect data to the decoding results of various images. Then, the display control circuit 230 transfers the result (effect result) of the effect calculation drawing process from the effect buffer in the built-in VRAM 237 to the texture buffer in the SDRAM 250 (see arrow T7 in FIG. 91B).

一方、S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下であると判別した場合(S425がYES判定の場合)、表示制御回路230は、内蔵VRAM237の半分の領域をエフェクトバッファとして動作させ、残りの半分の領域をコピーバッファとして動作させる(S427)。次いで、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファを読み出してエフェクト演算描画処理を行う(S428)。   On the other hand, when the display control circuit 230 determines in S425 that the buffer size used in the effect data rendering process is half or less than the size of the built-in VRAM 237 (when S425 is YES), the display control circuit 230 A half area of the built-in VRAM 237 is operated as an effect buffer, and the remaining half area is operated as a copy buffer (S427). Next, the display control circuit 230 reads the effect buffer provided in the built-in VRAM 237 for the decoding results of the various images and effect data stored in the texture buffer, and performs effect calculation drawing processing (S428).

この際、コピーバッファにエフェクトデータのデコード結果(エフェクトのソース画像)がすでに転送済みである場合には、表示制御回路230は、SDRAM250のテクスチャバッファからエフェクトのソース画像を読み出さずに、コピーバッファからエフェクトバッファにエフェクトのソース画像を直接読み出して(図91B中の矢印T8参照)エフェクト演算描画処理を行う。一方、コピーバッファにエフェクトのソース画像が転送済みでない場合には、表示制御回路230は、SDRAM250のテクスチャバッファからコピーバッファにエフェクトのソース画像を読み出した後(図91B中の矢印T9参照)、該エフェクトのソース画像をコピーバッファからエフェクトバッファに読み出してエフェクト演算描画処理を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)をコピーバッファに保存し(図91B中の矢印T10参照)、コピーバッファに保存されたエフェクト結果をSDRAM250のテクスチャバッファに転送する(図91B中の矢印T11参照)。なお、エフェクトが複数適用され、且つ、各エフェクトのバッファ使用量が内蔵VRAM237のサイズの半分以下である場合には、表示制御回路230は、エフェクト演算描画処理毎にその結果(エフェクト結果)をコピーバッファに転送し、複数のエフェクトの描画結果が最後まで終了した後、エフェクト結果をコピーバッファからSDRAM250のテクスチャバッファに転送する。   At this time, if the effect data decoding result (effect source image) has already been transferred to the copy buffer, the display control circuit 230 does not read the effect source image from the texture buffer of the SDRAM 250, and reads it from the copy buffer. The effect source image is directly read into the effect buffer (see arrow T8 in FIG. 91B), and effect calculation drawing processing is performed. On the other hand, if the effect source image has not been transferred to the copy buffer, the display control circuit 230 reads the effect source image from the texture buffer of the SDRAM 250 to the copy buffer (see arrow T9 in FIG. 91B), and then The effect source image is read from the copy buffer to the effect buffer and effect calculation drawing processing is performed. Then, the display control circuit 230 saves the result of the effect calculation drawing process (effect result) in the copy buffer (see arrow T10 in FIG. 91B), and transfers the effect result saved in the copy buffer to the texture buffer of the SDRAM 250. (See arrow T11 in FIG. 91B). When a plurality of effects are applied and the buffer usage of each effect is less than half the size of the built-in VRAM 237, the display control circuit 230 copies the result (effect result) for each effect calculation drawing process. After the effects are rendered to the end, the effect results are transferred from the copy buffer to the texture buffer of the SDRAM 250.

上述のように、本実施形態では、後述のコンポジション描画処理の前に、各コンポジション内で使用されるレイヤに適用される全てのエフェクトに対して描画処理が施される。また、本実施形態では、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下である場合には、内蔵VRAM237内の半分の領域をコピーバッファとして利用し、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下でない場合には、内蔵VRAM237の全領域をエフェクトバッファとして使用する。すなわち、エフェクトで使用するバッファ容量に応じて、エフェクトバッファとして使用される内蔵VRAM237内の領域が適宜変更される。このような処理を行うことにより、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することができる。   As described above, in the present embodiment, drawing processing is performed on all effects applied to layers used in each composition before composition drawing processing described later. In this embodiment, when the buffer capacity used in the effect is half or less than the capacity of the built-in VRAM 237, a half area in the built-in VRAM 237 is used as a copy buffer, and the buffer capacity used in the effect is built-in VRAM 237. If it is not less than half the capacity, the entire area of the built-in VRAM 237 is used as an effect buffer. That is, the area in the built-in VRAM 237 used as an effect buffer is appropriately changed according to the buffer capacity used in the effect. By performing such processing, it is possible to speed up processing when effect calculation drawing processing is applied to a plurality of effects.

S426又はS428の処理後、表示制御回路230は、S424でデコードされていない(テクスチャバッファに格納されていない)スプライトデータを内蔵VRAM237内に設けられたコンポジション描画バッファに読み出して描画する(S429)。具体的には、まず、表示制御回路230は、CGROM基板204からS424でデコードされていないスプライトデータを内蔵VRAM237内の半分の領域に設けられたスプライトバッファ1に読み出してデコードする(図92B中の矢印T12参照)。なお、スプライトデータを「スプライトバッファ1に読み出してデコードする」とは、スプライトデータをスプライトバッファ1にデコードしながら読み出す態様を含む意味である。それゆえ、この処理では、スプライトデータの読み出し処理とデコード処理とが同じタイミングで行われてもよいし、スプライトデータのデコード処理を行ってから読み出し処理を行ってもよい。すなわち、スプライトデータを「スプライトバッファ1に読み出してデコードする」処理には、スプライトデータの読み出し処理及びデコード処理の処理順序に関係なく、両処理が含まれていればよい。なお、「スプライトバッファ1に読み出してデコードする」処理がスプライトデータの読み出し処理及びデコード処理のみが含まれる処理であってもよい。   After the processing of S426 or S428, the display control circuit 230 reads the sprite data not decoded in S424 (not stored in the texture buffer) into the composition drawing buffer provided in the built-in VRAM 237 and draws it (S429). . Specifically, first, the display control circuit 230 reads the sprite data not decoded in S424 from the CGROM board 204 into the sprite buffer 1 provided in the half area in the built-in VRAM 237 and decodes it (in FIG. 92B). (See arrow T12). Note that “reading and decoding the sprite data into the sprite buffer 1” means to include a mode of reading the sprite data while decoding it into the sprite buffer 1. Therefore, in this process, the sprite data read process and the decode process may be performed at the same timing, or the sprite data decode process may be performed before the read process. That is, the process of “reading and decoding the sprite data into the sprite buffer 1” may include both processes regardless of the processing order of the sprite data reading process and the decoding process. Note that the process of “reading into the sprite buffer 1 and decoding” may include only the process of reading and decoding the sprite data.

次いで、表示制御回路230は、スプライトバッファ1に格納されたスプライトデータのデコード結果をコンポジション描画バッファに転送して描画処理を行う(図92B中の矢印T13参照)。   Next, the display control circuit 230 transfers the sprite data decoding result stored in the sprite buffer 1 to the composition drawing buffer and performs drawing processing (see arrow T13 in FIG. 92B).

S429の処理後、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内のコンポジション描画バッファに読み出して描画する(S430)。具体的には、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果のカラー成分を内蔵VRAM237内の残りの半分の領域に設けられたムービブレンドバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図92B中の矢印T14参照)。次いで、表示制御回路230は、ムービブレンドバッファに転送され且つアルファ化処理が施された動画データのデコード結果をコンポジション描画バッファに転送して描画処理を行う(図92B中の矢印T15参照)。   After the process of S429, the display control circuit 230 reads out and decodes the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 into the composition drawing buffer in the built-in VRAM 237 (S430). Specifically, first, the display control circuit 230 transfers the color component of the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 to the movie blend buffer provided in the remaining half area in the built-in VRAM 237. At the same time, the decoding result is subjected to alpha processing (see arrow T14 in FIG. 92B). Next, the display control circuit 230 performs the rendering process by transferring the decoding result of the moving image data transferred to the movie blend buffer and subjected to the alpha conversion process to the composition rendering buffer (see arrow T15 in FIG. 92B).

次いで、表示制御回路230は、コンポジション描画処理を行う(S431)。なお、この処理では、次の各種処理が行われる。   Next, the display control circuit 230 performs composition drawing processing (S431). In this process, the following various processes are performed.

まず、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を内蔵VRAM237内に設けられたコンポジション描画バッファに読み出す(図92B中の矢印T16参照)。また、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種ソース画像をSDRAM250内に設けられたブレンドバッファ及び内蔵VRAM237内に設けられたコピーバッファに転送する(図92B中の矢印T17及びT18参照)。   First, the display control circuit 230 stores various source images (moving image / still image decoding result, effect result, composition drawing result) of each layer stored in the texture source (texture source in the SDRAM 250, movie buffer) in the built-in VRAM 237. (See arrow T16 in FIG. 92B). In addition, the display control circuit 230 transfers various source images stored in the texture buffer in the SDRAM 250 to the blend buffer provided in the SDRAM 250 and the copy buffer provided in the built-in VRAM 237 (the arrows T17 and FIG. 92B). T18).

次いで、表示制御回路230は、SDRAM250のブレンドバッファ及び内蔵VRAM237のコピーバッファの間で各種データを入出力させて(図92B中の矢印T19参照)、ブレンド演算描画処理を行う。なお、ブレンド演算描画処理では、動画(ムービ)データと静止画(スプライト)データとを合成する演算処理が行われる。そして、表示制御回路230は、ブレンド演算描画処理の結果(ブレンド結果)をコンポジション描画バッファに転送する(図92B中の矢印T20参照)。   Next, the display control circuit 230 inputs / outputs various data between the blend buffer of the SDRAM 250 and the copy buffer of the built-in VRAM 237 (see arrow T19 in FIG. 92B), and performs blend calculation drawing processing. In the blend calculation drawing process, a calculation process for synthesizing moving image data and still image (sprite) data is performed. Then, the display control circuit 230 transfers the result of blend calculation drawing processing (blend result) to the composition drawing buffer (see arrow T20 in FIG. 92B).

次いで、表示制御回路230は、コンポジション描画バッファに読み出された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画)及びブレンド結果を用いて描画(レンダリング)処理を施す。   Next, the display control circuit 230 performs drawing processing using each source image (moving image / still image decoding result, effect result, composition drawing) and blend result read out to the composition drawing buffer. Apply.

そして、表示制御回路230は、描画(レンダリング)処理により構築された描画結果(レンダリング結果)をSDRAM250のテクスチャバッファ又はSDRAM250の所定のフレームバッファ(第1フレームバッファ又は第2フレームバッファ)に保存する(図92B中の矢印T21又はT22参照)。なお、この際、描画処理の実施対象がサブコンポジションである場合には、描画結果はテクスチャバッファに保存され、描画処理の実施対象がルートコンポジションである場合には、描画結果はフレームバッファに保存される。また、描画結果をフレームバッファに保存する場合には、前回フレームのコンポジション描画処理で描画結果が保存されたフレームバッファとは別のフレームバッファに描画結果が保存される。S431のコンポジション描画処理は上述のようにして行われる。   Then, the display control circuit 230 stores the drawing result (rendering result) constructed by the drawing (rendering) processing in the texture buffer of the SDRAM 250 or a predetermined frame buffer (first frame buffer or second frame buffer) of the SDRAM 250 ( (See arrow T21 or T22 in FIG. 92B). At this time, if the execution target of the drawing process is a sub-composition, the drawing result is saved in the texture buffer. If the execution target of the drawing process is the root composition, the drawing result is saved in the frame buffer. Is done. When the drawing result is saved in the frame buffer, the drawing result is saved in a frame buffer different from the frame buffer in which the drawing result is saved in the composition drawing process of the previous frame. The composition drawing process in S431 is performed as described above.

なお、S431のコンポジション描画処理において、以下の条件(1)〜(5)の全てが成立する場合には、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を、内蔵VRAM237内のコピーバッファにコピー描画した後、各種ソース画像をコンポジション描画バッファに読み出してコンポジション描画処理が行われる。
(1)テクスチャの左上座標が8ドットアラインに不一致
(2)回転、拡大・縮小有り
(3)バイリニアフィルタを使用
(4)ブレンド描画演算処理がマルチレンダリング処理である。
(5)テクスチャソースに格納された各レイヤの各種ソース画像がコピーバッファのサイズに収まる。
In the composition drawing process in S431, when all of the following conditions (1) to (5) are satisfied, the display control circuit 230 is stored in a texture source (a texture source in the SDRAM 250, a movie buffer). The various source images (moving image / still image decoding result, effect result, composition drawing result) of each layer are copied and drawn to the copy buffer in the built-in VRAM 237, and then the various source images are read to the composition drawing buffer. Drawing processing is performed.
(1) Upper left coordinate of texture does not match 8-dot alignment (2) Rotation, enlargement / reduction is present (3) Use bilinear filter (4) Blend drawing operation processing is multi-rendering processing.
(5) Various source images of each layer stored in the texture source fit within the size of the copy buffer.

また、上述したコンポジション描画処理が、連続して同一のテクスチャソース内の各種ソース画像に対して行われる場合には、コピーバッファにキャッシュされた各種ソース画像が使用される。   In addition, when the above-described composition drawing process is continuously performed on various source images in the same texture source, various source images cached in the copy buffer are used.

そして、上述したS431の処理後、表示制御回路230は、描画処理を終了し、処理を、描画制御処理(図86B参照)中のS373に移す。   Then, after the process of S431 described above, the display control circuit 230 ends the drawing process, and moves the process to S373 in the drawing control process (see FIG. 86B).

[音声制御処理]
次に、図93A及び図93Bを参照して、副制御メイン処理(図72参照)中のS209で行う音声制御処理について説明する。なお、図93Aは、ホスト制御回路210により実行される音声制御処理の手順を示すフローチャートである。また、図93Bは、音声制御処理においてホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Voice control processing]
Next, with reference to FIG. 93A and FIG. 93B, the voice control process performed in S209 in the sub control main process (see FIG. 72) will be described. FIG. 93A is a flowchart showing the procedure of the voice control process executed by the host control circuit 210. FIG. 93B is a flowchart showing a procedure of processing executed by the sound / LED control circuit 220 when a sound request is output from the host control circuit 210 to the sound / LED control circuit 220 in the sound control processing.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図85のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S441)。
(1) Audio control process executed by the host control circuit The host control circuit 210 outputs the sound request stored in the request buffer in the animation request construction process of FIG. 85 to the audio / LED control circuit 220 (S441).

なお、本実施形態では、ホスト制御回路210は、スピーカ11による音声再生演出の動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。これは、上述したように、本実施形態の表示制御回路230による画像のデコード処理及び描画処理では、その一連の処理に2フレームの期間が必要になるためである。   In the present embodiment, the host control circuit 210 outputs a sound request after two frames have elapsed from the production control request generation in order to synchronize the sound reproduction production operation by the speaker 11 with the production operation by the display device 13. To do. This is because, as described above, in the image decoding process and the drawing process by the display control circuit 230 of the present embodiment, a period of two frames is required for the series of processes.

そして、S441の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図72参照)のS210に移す。   Then, after the process of S441, the host control circuit 210 ends the voice control process and moves the process to S210 of the sub-control main process (see FIG. 72).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S451)。次いで、音声・LED制御回路220は、音声再生の4つの実行系統の中に処理(コード)を実行可能な空いた実行系統があるか否かを判別する(S452)。
(2) Audio / LED Control Circuit Processing Performed During Audio Control Processing First, the sound request output from the host control circuit 210 is input to the audio / LED control circuit 220 (S451). Next, the voice / LED control circuit 220 determines whether or not there is a free execution system capable of executing the process (code) among the four execution systems for voice reproduction (S452).

S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統がないと判別した場合(S452がNO判定の場合)、音声・LED制御回路220は、空きの実行系統が発生するまで待機する(S453)。   In S452, when the voice / LED control circuit 220 determines that there is no free execution system among the four execution systems for voice reproduction (when S452 is NO), the voice / LED control circuit 220 Wait until an execution system is generated (S453).

S453の処理後、又は、S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統があると判別した場合(S452がYES判定の場合)、音声・LED制御回路220は、空いている所定の実行系統にアクセスナンバーをセットする(S454)。   After the processing of S453, or in S452, when the voice / LED control circuit 220 determines that there is a free execution system among the four execution systems for voice reproduction (when S452 is YES), the voice / LED The control circuit 220 sets an access number in a predetermined execution system that is free (S454).

次いで、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、アクセスナンバーに基づき、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S455)。   Next, the voice / LED control circuit 220 reads the access data associated with the access number from the CGROM board 204 based on the access number in the execution system in which the access number is set (S455).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S456)。この処理によりスピーカ11による音声再生演出が開始される。なお、本実施形態では、音声の再生制御は、シンプルアクセス制御により実行される。   Next, the voice / LED control circuit 220 sequentially sets each of a plurality of setting data defined in the access data to a corresponding address based on the access data, and starts a code (processing) execution process. (S456). With this process, the sound reproduction effect by the speaker 11 is started. In the present embodiment, the audio reproduction control is executed by simple access control.

次いで、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S457)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S457がNO判定の場合)、音声・LED制御回路220は、後述のS459の処理を行う。   Next, the voice / LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S457). Specifically, the voice / LED control circuit 220 determines whether or not there is an access from another execution system with respect to a code (setting data) being referred to that is executed in the execution system in which the access number is set. To do. In S457, when the voice / LED control circuit 220 determines that there is no plurality of accesses to the code being referred to (when S457 is NO), the voice / LED control circuit 220 performs the process of S459 described later. Do.

一方、S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S457がYES判定の場合)、音声・LED制御回路220は、該コードの実行を最遅のサウンドリクエストに基づいて実行する(S458)。具体的には、例えば、所定のサウンドリクエストに基づいて、所定の実行系統でコード1、コード2及びコード3を実行し、且つ、次のサウンドリクエストに基づいて、他の実行系統でコード3、コード4及びコード5を実行する場合には、複数のアクセスがあるコード3の音声再生は、該次のサウンドリクエストに基づいて実行される。   On the other hand, when the voice / LED control circuit 220 determines in S457 that there is a plurality of accesses to the code being referred to (when S457 is YES), the voice / LED control circuit 220 executes the code. Is executed based on the latest sound request (S458). Specifically, for example, code 1, code 2 and code 3 are executed in a predetermined execution system based on a predetermined sound request, and code 3 is executed in another execution system based on the next sound request. When executing the code 4 and the code 5, the sound reproduction of the code 3 having a plurality of accesses is executed based on the next sound request.

S458の処理後又はS457がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S459)。そして、S459の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。   After the processing of S458 or when S457 is NO, the voice / LED control circuit 220 sets a simple access end code (S459). Then, after the processing of S459, the voice / LED control circuit 220 ends the above-described series of processing at the time of the voice control processing, and the processing is performed in a predetermined control state (for example, standby state, voice control) of the voice / LED control circuit 220. Control state before processing, control state of processing executed after voice control processing, etc.).

[ランプ制御処理]
次に、図94A及び図94Bを参照して、副制御メイン処理(図72参照)中のS210で行うランプ制御処理について説明する。なお、図94Aは、ホスト制御回路210により実行されるランプ制御処理の手順を示すフローチャートである。また、図94Bは、ランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Lamp control processing]
Next, the lamp control process performed in S210 in the sub-control main process (see FIG. 72) will be described with reference to FIGS. 94A and 94B. FIG. 94A is a flowchart showing a procedure of lamp control processing executed by the host control circuit 210. FIG. 94B is a flowchart showing a procedure of processes executed by the sound / LED control circuit 220 in the lamp control process.

なお、本実施形態では、LEDアニメーションの再生方式において、上述した「NEXT」及び「ODONLY」が指定されていない場合の処理例を説明する。再生方式に「NEXT」及び「ODONLY」が指定されている場合を考慮したランプ制御処理については、後述の変形例2及び3(後述の図105〜図107参照)において詳述する。   In the present embodiment, an example of processing when “NEXT” and “ODONLY” described above are not specified in the LED animation playback method will be described. The lamp control processing considering the case where “NEXT” and “ODONLY” are designated as the reproduction method will be described in detail in Modifications 2 and 3 (see FIGS. 105 to 107 described later).

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図85のアニメーションリクエスト構築処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S461)。なお、本実施形態では、ホスト制御回路210は、ランプ(LED)群18による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp control processing executed by the host control circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request construction processing of FIG. 85 to the sound / LED control circuit 220 (S461). In this embodiment, in order to synchronize the effect operation by the lamp (LED) group 18 with the effect operation by the display device 13, the host control circuit 210 makes a lamp request after two frames have passed since the request for the effect control is generated. Output.

そして、S461の処理後、ホスト制御回路210は、ランプ制御処理を終了し、処理を副制御メイン処理(図72参照)のS211に移す。   Then, after the process of S461, the host control circuit 210 ends the lamp control process and moves the process to S211 of the sub-control main process (see FIG. 72).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたランプリクエストが、音声・LED制御回路220に入力される(S471)。
(2) Processing of voice / LED control circuit executed during lamp control processing First, a lamp request output from the host control circuit 210 is input to the voice / LED control circuit 220 (S471).

次いで、音声・LED制御回路220は、ランプリクエスト(LEDアニメーションのIDを含む)に基づいて、CGROM206から読み出すLEDアニメーション及びデータテーブル情報を指定する(S472)。この処理によりLEDアニメーションが指定されれば、各LED281に出力するLEDデータを指定することができる。また、この処理によりデータテーブル情報が指定されれば、再生方式、再生チャンネル、拡張チャンネル、消灯データ識別、制御部位及びLEDデータ名(デバック用)のデータを指定することができる。   Next, the voice / LED control circuit 220 designates the LED animation and data table information to be read from the CGROM 206 based on the lamp request (including the LED animation ID) (S472). If LED animation is designated by this processing, LED data to be output to each LED 281 can be designated. If data table information is specified by this processing, it is possible to specify the data of the playback method, playback channel, expansion channel, extinction data identification, control part, and LED data name (for debugging).

次いで、音声・LED制御回路220は、指定されたデータテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する(S473)。次いで、音声・LED制御回路220は、同じ再生チャンネルに複数のランプリクエストがあるか否かを判別する(S474)。   Next, the audio / LED control circuit 220 refers to the designated data table information and acquires data such as a reproduction channel (sequencer, layer) for executing the LED animation (S473). Next, the audio / LED control circuit 220 determines whether or not there are a plurality of lamp requests in the same reproduction channel (S474).

S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがあると判別した場合(S474がYES判定の場合)、音声・LED制御回路220は、最後に受信したランプリクエストに基づいて、再生チャンネル、又は、再生チャンネル及び拡張チャンネル(再生チャンネルと同チャンネルの拡張チャンネル)に、LEDアニメーションをセットする(S475)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、現在登録されているデータテーブル情報が、最後に受信したランプリクエストに基づいて取得されたデータテーブル情報により上書きされる。   In S474, when the sound / LED control circuit 220 determines that there are a plurality of lamp requests in the same reproduction channel (when S474 is YES), the sound / LED control circuit 220 is based on the last received lamp request. Then, the LED animation is set to the playback channel or the playback channel and the extension channel (the extension channel of the same channel as the playback channel) (S475). This process overwrites the data table information currently registered in the playback channel registration buffer or each of the playback channel and extension channel registration buffers with the data table information acquired based on the last received ramp request. Is done.

一方、S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがないと判別した場合(S474がNO判定の場合)、音声・LED制御回路220は、再生チャンネル、又は、再生チャンネル及び拡張チャンネルに、LEDアニメーションをセットする(S476)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、今回受信したランプリクエストに基づいて取得されたデータテーブル情報が登録される。   On the other hand, if the audio / LED control circuit 220 determines in S474 that there are not a plurality of lamp requests in the same playback channel (if S474 is NO), the audio / LED control circuit 220 determines that the playback channel or playback The LED animation is set in the channel and the extension channel (S476). By this processing, the data table information acquired based on the lamp request received this time is registered in the reproduction channel registration buffer or each registration buffer of the reproduction channel and the extension channel.

S475又はS476の処理後、音声・LED制御回路220は、セットされたLEDアニメーションに基づいて、所定のチャンネルにおける制御対象(制御部位内)の所定のポートに設定するLEDデータ(出力データ)をCGROM206から読み込む(S477)。なお、このS477以降の処理はポート毎に実行される。   After the processing of S475 or S476, the sound / LED control circuit 220 sets LED data (output data) to be set to a predetermined port of a control target (in the control region) in a predetermined channel based on the set LED animation. (S477). The processing after S477 is executed for each port.

次いで、音声・LED制御回路220は、所定のポートにおいて、チャンネル間におけるLEDデータ(出力データ)の重複があるか否か、すなわち、複数のチャンネル間においてLEDデータを合成する必要があるか否かを判別する(S478)。   Next, the audio / LED control circuit 220 determines whether there is an overlap of LED data (output data) between channels at a predetermined port, that is, whether it is necessary to synthesize LED data among a plurality of channels. Is discriminated (S478).

S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複がないと判別した場合(S478がNO判定の場合)、音声・LED制御回路220は、後述のS480の処理を行う。一方、S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複があると判別した場合(S478がYES判定の場合)、音声・LED制御回路220は、予めチャンネルに設定されたLEDデータの実行優先順位に基づいて、所定のポートにおけるLEDデータ(輝度データ)を決定する(S479)。   In S478, when the voice / LED control circuit 220 determines that there is no duplication of LED data between channels at a predetermined port (when S478 is NO), the voice / LED control circuit 220 performs the process of S480 described later. Process. On the other hand, if the voice / LED control circuit 220 determines that there is duplication of LED data between channels at a predetermined port (S478: YES), the voice / LED control circuit 220 LED data (luminance data) at a predetermined port is determined based on the execution priority of the LED data set to (S479).

S479の処理では、例えば、この処理以前に、処理対象となっている所定のポートにLEDデータがセットされていなければ、今回取得したLEDデータを所定のポートにセットする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が低いチャンネルのLEDデータである場合には、今回取得したLEDデータで所定のポートのLEDデータを上書きする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が高いチャンネルのLEDデータである場合には、今回取得したLEDデータを破棄し、所定のポートのLEDデータを上書きしない(維持する)。このような処理をチャンネル毎に繰り返すことにより、処理対象の所定のポートにおいて、複数のチャンネルのLEDデータが合成される(複数のチャンネルの中から最も実行優先順位の高いチャンネルのLEDデータがセットされる)。   In the process of S479, for example, if the LED data is not set in the predetermined port to be processed before this process, the LED data acquired this time is set in the predetermined port. Further, for example, when the LED data of a predetermined port set before this processing is LED data of a channel whose execution priority is lower than that of the currently processed channel, the LED data acquired this time To overwrite the LED data of a predetermined port. Further, for example, when the LED data of a predetermined port set before this processing is LED data of a channel whose execution priority is higher than that of the channel to be processed this time, the LED data acquired this time And the LED data of a predetermined port is not overwritten (maintained). By repeating such processing for each channel, the LED data of a plurality of channels is synthesized at a predetermined port to be processed (the LED data of the channel having the highest execution priority among the plurality of channels is set). )

S479の処理後又はS478がNO判定の場合、音声・LED制御回路220は、所定のポートに対する上記S477〜S479の処理が、全てのチャンネル(本実施形態では8チャンネル分)に対して実行されたか否かを判別する(S480)。   After the process of S479 or when S478 is NO, the audio / LED control circuit 220 has executed the processes of S477 to S479 for a predetermined port for all channels (8 channels in this embodiment). It is determined whether or not (S480).

S480において、音声・LED制御回路220が、所定のポートに対する上記S477〜S479の処理が全てのチャンネルに対して実行されていないと判別した場合(S480がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のチャンネルを変更してS477以降の処理を繰り返す。一方、S480において、音声・LED制御回路220が、所定のポートに対する上記S477〜S479の処理が全てのチャンネルに対して実行されたと判別した場合(S480がYES判定の場合)、音声・LED制御回路220は、所定のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、所定のポートのLEDデータをポート直接指定データで上書きする(S481)。   In S480, when the sound / LED control circuit 220 determines that the processing of S477 to S479 for the predetermined port is not executed for all channels (when S480 is NO), the sound / LED control circuit 220 returns the process to S477, changes the channel to be processed, and repeats the processes after S477. On the other hand, if the voice / LED control circuit 220 determines in S480 that the processing of S477 to S479 for the predetermined port has been executed for all channels (if S480 is YES), the voice / LED control circuit 220 220 determines whether or not port direct designation data for a predetermined port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice / LED control circuit 220 The port LED data is overwritten with the port direct designation data (S481).

次いで、音声・LED制御回路220は、上述したS477〜S481の処理が全てのポートに対して実行されたか否かを判別する(S482)。なお、ここでいう、「全てのポート」とは、図77に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図77に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図77に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。   Next, the sound / LED control circuit 220 determines whether or not the processing of S477 to S481 described above has been executed for all ports (S482). Here, “all ports” means all ports set in the LED registration processing shown in FIG. 77, but the present invention is not limited to this. “All ports” may be all ports that can be physically set regardless of the ports set in the LED registration processing shown in FIG. 77, or set in the LED registration processing shown in FIG. 77. Some of the selected ports may be selected from the selected ports.

S482において、音声・LED制御回路220が、S477〜S481の処理が全てのポートに対して実行されていないと判別した場合(S482がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のポートを変更してS477以降の処理を繰り返す。一方、S482において、音声・LED制御回路220が、S477〜S481の処理が全てのポートに対して実行されたと判別した場合(S482がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。   In S482, when the voice / LED control circuit 220 determines that the processing of S477 to S481 is not executed for all ports (when S482 is NO), the voice / LED control circuit 220 performs processing. Returning to S477, the processing target port is changed, and the processing after S477 is repeated. On the other hand, when the voice / LED control circuit 220 determines in S482 that the processing of S477 to S481 has been executed for all ports (YES in S482), the voice / LED control circuit 220 performs lamp control. The above-described series of processing at the time of processing is ended, and processing is performed in a predetermined control state of the voice / LED control circuit 220 (for example, standby state, control state before lamp control processing, control state of processing executed after lamp control processing, etc. ) Return to time processing.

[役物制御処理]
次に、図95を参照して、副制御メイン処理(図72参照)中のS211で行う役物制御処理について説明する。なお、図95は、本実施形態における役物制御処理の手順を示すフローチャートである。
[Accessory control processing]
Next, with reference to FIG. 95, the accessory control process performed in S211 in the sub control main process (see FIG. 72) will be described. FIG. 95 is a flowchart showing the procedure of the accessory control process in this embodiment.

まず、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S491)。   First, the host control circuit 210 determines whether or not the current operation status is a standby operation for receiving a command from the main control circuit 70 (S491).

S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S491がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。   In S491, when the host control circuit 210 determines that the current operation status is not in a command reception standby operation from the main control circuit 70 (when S491 is NO), the host control circuit 210 performs the accessory control process. And the process proceeds to S212 of the sub-control main process (see FIG. 72).

一方、S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S491がYES判定の場合)、ホスト制御回路210は、主制御回路70から演出に関するコマンドを受信したか否かを判別する(S492)。なお、この処理で判断対象となる演出に関するコマンドは、例えば、特別図柄の変動開始、変動停止、デモ、大当りに関するコマンドであり、これらのコマンドがホスト制御回路210で受信された際に、役物20が可動する。   On the other hand, when the host control circuit 210 determines in S491 that the current operation status is a command reception standby operation from the main control circuit 70 (when S491 is YES), the host control circuit 210 It is determined whether or not a command related to the effect has been received from the control circuit 70 (S492). The commands related to the effects to be judged in this processing are, for example, commands related to the start of change of special symbols, stop of change, demonstration, and jackpot. When these commands are received by the host control circuit 210, the command 20 moves.

S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信していないと判別した場合(S492がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。   If the host control circuit 210 determines in S492 that the command related to the effect has not been received from the main control circuit 70 (if S492 is NO), the host control circuit 210 ends the accessory control process, Is transferred to S212 of the sub-control main process (see FIG. 72).

一方、S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信したと判別した場合(S492がYES判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を行う(S493)。この処理では、ホスト制御回路210は、主に、ホスト制御回路210が実行する役物制御に関わる処理間における、役物リクエストの受け渡し許可/不許可を設定する。なお、変動開始コマンド受信時役物処理の詳細については、後述の図96を参照しながら後で説明する。   On the other hand, when it is determined in S492 that the host control circuit 210 has received a command related to the effect from the main control circuit 70 (when S492 is YES), the host control circuit 210 performs the change start command receiving feature processing. This is performed (S493). In this process, the host control circuit 210 mainly sets permission / non-permission of the handedness request between the processes related to the function control executed by the host control circuit 210. The details of the processing for receiving a change start command will be described later with reference to FIG. 96 described later.

次いで、ホスト制御回路210は、デモコマンド受信時役物処理を行う(S494)。なお、デモコマンド受信時役物処理の詳細については、後述の図97を参照しながら後で説明する。次いで、ホスト制御回路210は、変動停止コマンド受信時役物処理を行う(S495)。なお、変動停止コマンド受信時役物処理の詳細については、後述の図99を参照しながら後で説明する。次いで、ホスト制御回路210は、大当り系コマンド受信時役物処理を行う(S496)。なお、大当り系コマンド受信時役物処理の詳細については、後述の図100を参照しながら後で説明する。   Next, the host control circuit 210 performs a process for receiving a demo command (S494). Note that details of the demo command reception-purpose processing will be described later with reference to FIG. 97 described later. Next, the host control circuit 210 performs a process for receiving a change stop command (S495). The details of the processing for receiving a change stop command will be described later with reference to FIG. Next, the host control circuit 210 performs a jackpot command receiving function processing (S496). The details of the processing for receiving a bonus game command will be described later with reference to FIG.

本実施形態では、S493〜S496の各種コマンド受信時役物処理を役物制御処理の中で行う例を説明したが、本発明はこれに限定されず、演出に関するコマンドを受信した際に、割込処理として各役物処理を行ってもよいし、上述したコマンド解析処理(図83参照)の直後に各役物処理を行ってもよい。   In the present embodiment, the example in which the various command receiving character processing of S493 to S496 is performed in the accessory control processing has been described. However, the present invention is not limited to this. Each accessory process may be performed as an embedded process, or each accessory process may be performed immediately after the command analysis process described above (see FIG. 83).

次いで、ホスト制御回路210は、初期位置復旧動作処理を行う(S497)。なお、初期位置復旧動作処理の詳細については、後述の図101を参照しながら後で説明する。次いで、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S498)。   Next, the host control circuit 210 performs an initial position restoration operation process (S497). Details of the initial position restoration operation processing will be described later with reference to FIG. Next, the host control circuit 210 determines whether or not the current operation status is a command reception standby operation from the main control circuit 70 (S498).

S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S498がYES判定の場合)、ホスト制御回路210は、処理をS492に戻し、S492以降の処理を繰り返す。一方、S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S498がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S499)。   In S498, when the host control circuit 210 determines that the current operation status is a command reception standby operation from the main control circuit 70 (when S498 is YES), the host control circuit 210 performs the process in S492. The process from S492 is repeated. On the other hand, when the host control circuit 210 determines in S498 that the current operation status is not in a command reception standby operation from the main control circuit 70 (NO in S498), the host control circuit 210 It is determined whether request delivery permission is set (S499).

S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S499がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。   In S499, when the host control circuit 210 determines that the permission request delivery permission has not been set (NO in S499), the host control circuit 210 ends the accessory control process, and the process is The process proceeds to S212 in the control main process (see FIG. 72).

一方、S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S499がYES判定の場合)、ホスト制御回路210は、図85のアニメーションリクエスト構築処理においてリクエストバッファに格納された役物リクエストを取得する(S500)。なお、本実施形態では、ホスト制御回路210は、役物20による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、役物リクエストを取得する。   On the other hand, in S499, when the host control circuit 210 determines that the delivery request of the accessory request is set (when S499 is YES), the host control circuit 210 performs the request in the animation request construction process of FIG. The accessory request stored in the buffer is acquired (S500). In the present embodiment, the host control circuit 210 acquires an accessory request after two frames have elapsed from the generation of the request for the effect control in order to synchronize the effect operation by the accessory 20 with the effect operation by the display device 13. .

次いで、ホスト制御回路210は、役物リクエストに基づいて、I2Cコントローラ261を介して励磁データをモータドライバ271に送信する(S501)。次いで、ホスト制御回路210は、I2Cコントローラ261から通信エラー信号が受信されたか否かを判別する(S502)。この処理では、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270間の通信エラー又はI2Cコントローラ261のエラーを検知したか(取得したか又は入力されたか)否かを判別してよい。   Next, the host control circuit 210 transmits excitation data to the motor driver 271 via the I2C controller 261 based on the accessory request (S501). Next, the host control circuit 210 determines whether or not a communication error signal has been received from the I2C controller 261 (S502). In this process, the host control circuit 210 may determine whether a communication error between the I2C controller 261 and the motor controller 270 or an error in the I2C controller 261 has been detected (obtained or input).

S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信したと判別した場合(S502がYES判定の場合)、ホスト制御回路210は、通信コントローラエラーを設定する(S503)。そして、S503の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。   In S502, when the host control circuit 210 determines that a communication error signal has been received from the I2C controller 261 (S502 is YES), the host control circuit 210 sets a communication controller error (S503). Then, after the processing of S503, the host control circuit 210 ends the accessory control processing, and moves the processing to S212 of the sub-control main processing (see FIG. 72).

一方、S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信していないと判別した場合(S502がNO判定の場合)、ホスト制御回路210は、各モータドライバ271のアドレスにアクセスできるか否かを判別する(S504)。   On the other hand, when the host control circuit 210 determines in S502 that the communication error signal has not been received from the I2C controller 261 (when S502 is NO), the host control circuit 210 accesses the address of each motor driver 271. It is determined whether or not it is possible (S504).

S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできないと判別した場合(S504がNO判定の場合)、ホスト制御回路210は、接続エラーを設定する(S505)。そして、S505の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。   In S504, when the host control circuit 210 determines that the address of each motor driver 271 cannot be accessed (when S504 is NO), the host control circuit 210 sets a connection error (S505). After the process of S505, the host control circuit 210 ends the accessory control process, and moves the process to S212 of the sub control main process (see FIG. 72).

一方、S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできると判別した場合(S504がYES判定の場合)、ホスト制御回路210は、役物20による演出動作が終了するまで役物20(モータ272)を可動する(S506)。なお、この処理では、モータ272の動作が停止した後、センサーによりモータ272(役物20)が初期位置に戻ったことが検知されるまで、役物20(モータ272)を可動する。   On the other hand, when the host control circuit 210 determines in S504 that the address of each motor driver 271 can be accessed (when S504 is YES), the host control circuit 210 plays the role until the effect operation by the accessory 20 ends. The object 20 (motor 272) is moved (S506). In this process, after the operation of the motor 272 is stopped, the accessory 20 (the motor 272) is moved until the sensor detects that the motor 272 (the accessory 20) has returned to the initial position.

次いで、ホスト制御回路210は、役物20(モータ272)の動作が正常に終了した否かを判別する(S507)。S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了したと判別した場合(S507がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。一方、S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了していないと判別した場合(S507がNO判定の場合)、ホスト制御回路210は、データエラーを設定する(S508)。そして、S508の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図72参照)のS212に移す。   Next, the host control circuit 210 determines whether or not the operation of the accessory 20 (motor 272) has ended normally (S507). In S507, when the host control circuit 210 determines that the operation of the accessory 20 (motor 272) has ended normally (when S507 is YES), the host control circuit 210 ends the accessory control process, The process proceeds to S212 of the sub control main process (see FIG. 72). On the other hand, if the host control circuit 210 determines in S507 that the operation of the accessory 20 (motor 272) has not ended normally (S507 is NO), the host control circuit 210 sets a data error. (S508). After the process of S508, the host control circuit 210 ends the accessory control process, and moves the process to S212 of the sub-control main process (see FIG. 72).

[変動開始コマンド受信時役物処理]
次に、図96を参照して、役物制御処理(図95参照)中のS493で行う変動開始コマンド受信時役物処理について説明する。なお、図96は、本実施形態における変動開始コマンド受信時役物処理の手順を示すフローチャートである。
[Function processing when variable start command is received]
Next, with reference to FIG. 96, the change start command reception-use accessory process performed in S493 during the accessory control process (see FIG. 95) will be described. FIG. 96 is a flowchart showing the procedure of the processing for receiving a change start command in this embodiment.

まず、ホスト制御回路210は、変動開始コマンドを受信したか否かを判別する(S511)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄演出開始コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether or not a change start command has been received (S511). Specifically, the host control circuit 210 determines whether or not the special symbol effect start command is received, for example.

S511において、ホスト制御回路210が、変動開始コマンドを受信していないと判別した場合(S511がNO判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS494に移す。一方、S511において、ホスト制御回路210が、変動開始コマンドを受信したと判別した場合(S511がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S512)。   In S511, when the host control circuit 210 determines that the change start command has not been received (when S511 is NO), the host control circuit 210 ends the change start command receiving accessory process and performs the process. The process proceeds to S494 in the accessory control process (see FIG. 95). On the other hand, when it is determined in S511 that the host control circuit 210 has received the change start command (when S511 is YES), the host control circuit 210 determines whether or not all the motors 272 are in the initial positions. (S512).

S512において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S512がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S513)。役物リクエストの受け渡し許可がセットされると、役物20の制御状態が、コマンド受信待機状態から役物リクエスト受け渡し許可状態に移行する。   In S512, when the host control circuit 210 determines that all the motors 272 are in the initial position (when S512 is YES), the host control circuit 210 sets permission transfer of the accessory request (S513). When the transfer request for the accessory request is set, the control state of the accessory 20 shifts from the command reception standby state to the accessory request transfer permission state.

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S514)。なお、初期位置復旧カウンタは、モータ272の初期位置復旧動作の実行回数を計数するカウンタであり、サブワークRAM210aに設けられる。そして、S514の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS494に移す。   Next, the host control circuit 210 sets “0” in the initial position restoration counter (S514). The initial position restoration counter is a counter that counts the number of executions of the initial position restoration operation of the motor 272, and is provided in the sub work RAM 210a. Then, after the processing of S514, the host control circuit 210 finishes the change start command receiving time object process, and moves the process to S494 of the object control process (see FIG. 95).

一方、S512において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S512がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S515)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S516)。そして、S516の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS494に移す。   On the other hand, if the host control circuit 210 determines in step S512 that one or more motors 272 are not in the initial position (if NO in step S512), the host control circuit 210 sets permission to pass the accessory request. (S515). Next, the host control circuit 210 performs transition setting to the initial position restoration operation (S516). Then, after the processing of S516, the host control circuit 210 ends the change start command reception time object process, and moves the process to S494 of the object control process (see FIG. 95).

[デモコマンド受信時役物処理]
次に、図97を参照して、役物制御処理(図95参照)中のS494で行うデモコマンド受信時役物処理について説明する。なお、図97は、本実施形態におけるデモコマンド受信時役物処理の手順を示すフローチャートである。
[Function processing when receiving demo command]
Next, with reference to FIG. 97, the demo command reception-time object processing performed in S494 in the accessory control processing (see FIG. 95) will be described. FIG. 97 is a flowchart showing the procedure of the demo command reception-purpose object process in the present embodiment.

まず、ホスト制御回路210は、デモコマンドを受信したか否かを判別する(S521)。具体的には、ホスト制御回路210は、例えば、上述のデモ表示コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether a demo command has been received (S521). Specifically, the host control circuit 210 determines whether or not the above-described demonstration display command has been received, for example.

S521において、ホスト制御回路210が、デモコマンドを受信していないと判別した場合(S521がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS495に移す。一方、S521において、ホスト制御回路210が、デモコマンドを受信したと判別した場合(S521がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S522)。この処理では、ホスト制御回路210は、例えば、役物制御処理(図95参照)中のS502以降の処理で設定された各種エラー(通信コントローラエラー、接続エラー、データエラー)などが発生しているか否かを判別する。   In S521, when the host control circuit 210 determines that the demo command has not been received (when S521 is NO), the host control circuit 210 ends the demo command receiving function processing, and the process is performed as a function. Control proceeds to S495 in the control process (see FIG. 95). On the other hand, if it is determined in S521 that the host control circuit 210 has received a demo command (S521 is YES), the host control circuit 210 determines whether an error due to a malfunction of the motor 272 or the like has been detected. A determination is made (S522). In this processing, the host control circuit 210 has, for example, generated various errors (communication controller error, connection error, data error) set in the processing after S502 in the accessory control processing (see FIG. 95). Determine whether or not.

S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S522がYES判定の場合)、ホスト制御回路210は、エラー処理を行う(S523)。なお、エラー処理の詳細については、後述の図98を参照しながら後で説明する。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S524)。そして、S524の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS495に移す。   If the host control circuit 210 determines in S522 that an error due to a malfunction of the motor 272 or the like has been detected (S522 is YES), the host control circuit 210 performs error processing (S523). Details of error processing will be described later with reference to FIG. 98 described later. Next, the host control circuit 210 performs a transition setting to an error operation at the time of an accessory operation (S524). Then, after the processing of S524, the host control circuit 210 ends the accessory processing at the time of receiving the demo command, and moves the processing to S495 of the accessory control processing (see FIG. 95).

一方、S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S522がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S525)。   On the other hand, when the host control circuit 210 determines in S522 that an error due to a malfunction of the motor 272 or the like has not been detected (when S522 is NO), the host control circuit 210 determines that all the motors 272 are at the initial position. It is determined whether or not there is (S525).

S525において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S525がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS495に移す。一方、S525において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S525がYES判定の場合)、ホスト制御回路210は、役物励磁開放処理を行う(S526)。この処理では、ホスト制御回路210は、全てのモータ272(モータドライバ271)への励磁データの出力を停止する。   In S525, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S525 is NO), the host control circuit 210 ends the demo command reception-time object processing, The process proceeds to S495 in the accessory control process (see FIG. 95). On the other hand, when the host control circuit 210 determines in S525 that all the motors 272 are in the initial position (when S525 is YES), the host control circuit 210 performs an accessory excitation release process (S526). In this process, the host control circuit 210 stops outputting excitation data to all the motors 272 (motor drivers 271).

次いで、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S527)。次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S528)。そして、S528の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS495に移す。   Next, the host control circuit 210 sets delivery permission of the accessory request (S527). Next, the host control circuit 210 sets “0” in the initial position restoration counter (S528). Then, after the processing of S528, the host control circuit 210 ends the accessory process at the time of receiving the demo command, and moves the process to S495 of the accessory control process (see FIG. 95).

[エラー処理]
次に、図98を参照して、デモコマンド受信時役物処理(図97参照)中のS523で行うエラー処理について説明する。なお、図98は、本実施形態におけるエラー処理の手順を示すフローチャートである。
[Error handling]
Next, with reference to FIG. 98, the error process performed in S523 during the demo command reception-purpose object process (see FIG. 97) will be described. FIG. 98 is a flowchart showing the error processing procedure in this embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S531)。次いで、ホスト制御回路210は、全てのモータ272を停止する(S532)。   First, the host control circuit 210 sets a delivery request non-permission permission (S531). Next, the host control circuit 210 stops all the motors 272 (S532).

次いで、ホスト制御回路210は、モータドライバ271のソフトウェアをリセットする(S533)。次いで、ホスト制御回路210は、I2Cコントローラ261をリセットする(S534)。そして、S534の処理後、ホスト制御回路210は、エラー処理を終了し、処理をデモコマンド受信時役物処理(図97参照)のS524に移す。   Next, the host control circuit 210 resets the software of the motor driver 271 (S533). Next, the host control circuit 210 resets the I2C controller 261 (S534). Then, after the processing of S534, the host control circuit 210 ends the error processing, and shifts the processing to S524 of the demo command reception-time object processing (see FIG. 97).

[変動停止コマンド受信時役物処理]
次に、図99を参照して、役物制御処理(図95参照)中のS495で行う変動停止コマンド受信時役物処理について説明する。なお、図99は、本実施形態における変動停止コマンド受信時役物処理の手順を示すフローチャートである。
[Processing when receiving variable stop command]
Next, with reference to FIG. 99, the change stop command reception-use accessory process performed in S495 in the accessory control process (see FIG. 95) will be described. FIG. 99 is a flowchart showing the procedure of the processing for receiving a change stop command in the present embodiment.

まず、ホスト制御回路210は、変動停止コマンドを受信したか否かを判別する(S541)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄停止コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether or not a change stop command has been received (S541). Specifically, for example, the host control circuit 210 determines whether or not the above-described special symbol stop command has been received.

S541において、ホスト制御回路210が、変動停止コマンドを受信していないと判別した場合(S541がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS496に移す。一方、S541において、ホスト制御回路210が、変動停止コマンドを受信したと判別した場合(S541がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S542)。   In S541, when the host control circuit 210 determines that the change stop command has not been received (when S541 is NO), the host control circuit 210 ends the accessory process when the change stop command is received, and performs the process. The process proceeds to S496 in the accessory control process (see FIG. 95). On the other hand, if it is determined in S541 that the host control circuit 210 has received the fluctuation stop command (S541 is YES), the host control circuit 210 determines whether an error due to a malfunction of the motor 272 or the like has been detected. Is discriminated (S542).

S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S542がYES判定の場合)、ホスト制御回路210は、図98で説明したエラー処理を行う(S543)。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S544)。そして、S544の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS496に移す。   In S542, when the host control circuit 210 determines that an error due to a malfunction of the motor 272 or the like has been detected (S542 is YES), the host control circuit 210 performs the error processing described in FIG. 98 ( S543). Next, the host control circuit 210 performs transition setting to an error operation at the time of an accessory operation (S544). Then, after the processing of S544, the host control circuit 210 ends the accessory processing at the time of receiving the change stop command, and moves the processing to S496 of the accessory control processing (see FIG. 95).

一方、S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S542がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S545)。   On the other hand, when the host control circuit 210 determines in S542 that an error due to a failure of the motor 272 or the like has not been detected (S542 is NO), the host control circuit 210 determines that all the motors 272 are in the initial position. It is determined whether or not there is (S545).

S545において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S545がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS496に移す。一方、S545において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S545がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S546)。   In S545, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S545 is NO), the host control circuit 210 ends the variable stop command reception time object processing. Then, the process proceeds to S496 of the accessory control process (see FIG. 95). On the other hand, when the host control circuit 210 determines in S545 that all the motors 272 are in the initial position (when S545 is YES), the host control circuit 210 sets permission to pass the accessory request (S546). ).

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S547)。そして、S547の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS496に移す。   Next, the host control circuit 210 sets “0” in the initial position restoration counter (S547). Then, after the process of S547, the host control circuit 210 ends the accessory process at the time of the change stop command reception, and moves the process to S496 of the accessory control process (see FIG. 95).

[大当り系コマンド受信時役物処理]
次に、図100を参照して、役物制御処理(図95参照)中のS496で行う大当り系コマンド受信時役物処理について説明する。なお、図100は、本実施形態における大当り系コマンド受信時役物処理の手順を示すフローチャートである。
[Handling when receiving jackpot commands]
Next, with reference to FIG. 100, the big hit system command reception character processing performed in S496 during the accessory control processing (see FIG. 95) will be described. Note that FIG. 100 is a flowchart showing the procedure of the jackpot command reception-use accessory processing in the present embodiment.

まず、ホスト制御回路210は、大当り系コマンドを受信したか否かを判別する(S551)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄当り開始表示コマンドを受信したか否かを判別する。   First, the host control circuit 210 determines whether or not a jackpot command has been received (S551). Specifically, for example, the host control circuit 210 determines whether or not the above-described special symbol start display command has been received.

S551において、ホスト制御回路210が、大当り系コマンドを受信していないと判別した場合(S551がNO判定の場合)、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS497に移す。一方、S551において、ホスト制御回路210が、大当り系コマンドを受信したと判別した場合(S551がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S552)。   In S551, when the host control circuit 210 determines that the jackpot command is not received (when S551 is NO), the host control circuit 210 ends the bonus processing when receiving the jackpot command and performs the process. The process proceeds to S497 in the accessory control process (see FIG. 95). On the other hand, when it is determined in S551 that the host control circuit 210 has received the big hit command (when S551 is YES), the host control circuit 210 determines whether or not all the motors 272 are in the initial positions. (S552).

S552において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S552がNO判定の場合)、ホスト制御回路210は、後述のS554の処理を行う。一方、S552において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S552がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S553)。   In S552, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S552 is NO), the host control circuit 210 performs the process of S554 described later. On the other hand, when the host control circuit 210 determines in S552 that all the motors 272 are in the initial position (when S552 is YES), the host control circuit 210 sets permission to pass the accessory request (S553). ).

S553の処理後又はS552がNO判定の場合、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S554)。そして、S554の処理後、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図95参照)のS497に移す。   After the processing of S553 or when S552 is NO, the host control circuit 210 sets “0” in the initial position restoration counter (S554). Then, after the processing of S554, the host control circuit 210 finishes the big hit system command receiving accessory processing, and moves the processing to S497 of the accessory control processing (see FIG. 95).

[初期位置復旧動作処理]
次に、図101を参照して、役物制御処理(図95参照)中のS497で行う初期位置復旧動作処理について説明する。なお、図101は、本実施形態における初期位置復旧動作処理の手順を示すフローチャートである。
[Initial position restoration operation processing]
Next, with reference to FIG. 101, the initial position restoration operation process performed in S497 during the accessory control process (see FIG. 95) will be described. FIG. 101 is a flowchart showing the procedure of the initial position restoration operation processing in the present embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S561)。   First, the host control circuit 210 determines whether or not the permission request delivery permission is set (S561).

S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S561がYES判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図95参照)のS498に移す。一方、S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S561がNO判定の場合)、ホスト制御回路210は、役物動作時エラー動作への移行が設定されているか否かを判別する(S562)。   In S561, when the host control circuit 210 determines that the delivery request for the accessory request is set (YES in S561), the host control circuit 210 ends the initial position restoration operation process and performs the process. The process proceeds to S498 in the accessory control process (see FIG. 95). On the other hand, when the host control circuit 210 determines in S561 that the delivery request for the accessory request is not set (NO in S561), the host control circuit 210 shifts to the error operation during the accessory operation. Is determined (S562).

S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていないと判別した場合(S562がNO判定の場合)、ホスト制御回路210は、後述のS565の処理を行う。   In S562, when the host control circuit 210 determines that the transition to the error operation during the accessory operation is not set (when S562 is NO), the host control circuit 210 performs the process of S565 described later.

一方、S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていると判別した場合(S562がYES判定の場合)、ホスト制御回路210は、役物20の動作を終了する(S563)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S564)。   On the other hand, when the host control circuit 210 determines in S562 that the transition to the error operation at the time of the accessory operation is set (when S562 is YES), the host control circuit 210 performs the operation of the accessory 20. The process ends (S563). Next, the host control circuit 210 performs transition setting to the initial position restoration operation (S564).

S564の処理後又はS562がNO判定の場合、ホスト制御回路210は、初期位置復旧動作への移行が設定されているか否かを判別する(S565)。   After the processing of S564 or when S562 is NO, the host control circuit 210 determines whether or not the transition to the initial position restoration operation is set (S565).

S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていないと判別した場合(S565がNO判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図95参照)のS498に移す。一方、S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていると判別した場合(S565がYES判定の場合)、ホスト制御回路210は、初期位置復旧カウンタの値に「1」を加算する(S566)。   In S565, when the host control circuit 210 determines that the transition to the initial position restoration operation is not set (when S565 is NO), the host control circuit 210 ends the initial position restoration operation process, Is transferred to S498 of the accessory control process (see FIG. 95). On the other hand, when the host control circuit 210 determines in S565 that the transition to the initial position recovery operation is set (when S565 is YES), the host control circuit 210 sets the value of the initial position recovery counter to “ 1 "is added (S566).

次いで、ホスト制御回路210は、初期位置復旧カウンタの値が「10」以上であるか否かを判別する(S567)。   Next, the host control circuit 210 determines whether or not the value of the initial position restoration counter is “10” or more (S567).

S567において、ホスト制御回路210は、初期位置復旧カウンタの値が「10」以上でないと判別した場合(S567がNO判定の場合)、ホスト制御回路210は、全てのモータ272を初期位置に移動させる(S568)。次いで、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S569)。   In S567, when the host control circuit 210 determines that the value of the initial position restoration counter is not “10” or more (when S567 is NO), the host control circuit 210 moves all the motors 272 to the initial position. (S568). Next, the host control circuit 210 determines whether or not all the motors 272 are in the initial positions (S569).

S569において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S569がNO判定の場合)、ホスト制御回路210は、処理をS566に戻し、S566以降の処理を繰り返す。一方、S569において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S569がYES判定の場合)、ホスト制御回路210は、コマンド受信待機動作への移行設定を行う(S570)。そして、S570の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図95参照)のS498に移す。   In S569, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S569 is NO), the host control circuit 210 returns the process to S566 and performs the processes after S566. repeat. On the other hand, in S569, when the host control circuit 210 determines that all the motors 272 are in the initial position (when S569 is YES), the host control circuit 210 performs the transition setting to the command reception standby operation ( S570). After the process of S570, the host control circuit 210 ends the initial position restoration operation process, and moves the process to S498 of the accessory control process (see FIG. 95).

ここで、再度、S567の処理に戻って、S567において、ホスト制御回路210は、初期位置復旧カウンタの値が「10」以上であると判別した場合(S567がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S571)。次いで、ホスト制御回路210は、電源再投入により初期化処理が行われるまで、全てのモータ272を停止する(S572)。   Here, returning to the process of S567 again, in S567, the host control circuit 210 determines that the value of the initial position recovery counter is “10” or more (when S567 is YES), the host control circuit 210 sets a delivery request non-permission permission (S571). Next, the host control circuit 210 stops all the motors 272 until the initialization process is performed by turning on the power again (S572).

なお、本実施形態では、上述のように、初期位置復旧カウンタの値が「10」以上の場合にモータ272を停止する例を説明したが、本発明はこれに限定されない。モータ272を停止させるための初期位置復旧カウンタの閾値は、例えば、役物20の演出動作内容やモータ272の性能等に応じて任意に設定することができる。   In the present embodiment, as described above, the example in which the motor 272 is stopped when the value of the initial position recovery counter is “10” or more has been described, but the present invention is not limited to this. The threshold value of the initial position restoration counter for stopping the motor 272 can be arbitrarily set according to, for example, the effect operation content of the accessory 20, the performance of the motor 272, and the like.

そして、S572の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図95参照)のS498に移す。   After the process of S572, the host control circuit 210 ends the initial position restoration operation process, and moves the process to S498 of the accessory control process (see FIG. 95).

[音声・LED制御回路及びLEDドライバ間のデータ通信処理]
次に、図102A及び図102Bを参照して、音声・LED制御回路220及びLEDドライバ280間で行われる通信処理について説明する。なお、図102Aは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、音声・LED制御回路220により実行される信号及びデータの送信処理の手順を示すフローチャートである。また、図102Bは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、LEDドライバ280により実行される信号及びデータの受信処理の手順を示すフローチャートである。
[Data communication processing between voice / LED control circuit and LED driver]
Next, communication processing performed between the audio / LED control circuit 220 and the LED driver 280 will be described with reference to FIGS. 102A and 102B. FIG. 102A is a flowchart showing a procedure of signal and data transmission processing executed by the voice / LED control circuit 220 in the communication processing between the voice / LED control circuit 220 and the LED driver 280. FIG. 102B is a flowchart illustrating a procedure of signal and data reception processing executed by the LED driver 280 in the communication processing between the sound / LED control circuit 220 and the LED driver 280.

本実施形態では、ホスト制御回路210から音声・LED制御回路220にランプリクエストが入力されると、該ランプリクエストに基づいて、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をランプ群18に含まれる各LEDドライバ280に送信する。この際、音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバスで接続されているので、両者間ではSPI方式で信号及びシリアル・データの通信が行われる。なお、本実施形態では、音声・LED制御回路220及びLEDドライバ280間の通信形態は、音声・LED制御回路220からLEDドライバ280に一方的に信号及びシリアル・データの送信する形態となる。   In this embodiment, when a lamp request is input from the host control circuit 210 to the sound / LED control circuit 220, the sound / LED control circuit 220 converts the lamp output data (LED data) into a lamp group based on the lamp request. 18 to each LED driver 280 included in 18. At this time, since the audio / LED control circuit 220 and the LED driver 280 are connected by the SPI bus as described above, signals and serial data are communicated between them by the SPI method. In this embodiment, the communication form between the sound / LED control circuit 220 and the LED driver 280 is a form in which signals and serial data are unilaterally transmitted from the sound / LED control circuit 220 to the LED driver 280.

以下に、ランプリクエストに基づいて、音声・LED制御回路220により実行される信号及びシリアル・データの送信処理、並びに、LEDドライバ280により実行されるデータ受信処理の具体的な手順を、それぞれ図102A及び図102Bのフローチャートを参照しながら説明する。なお、本実施形態において、音声・LED制御回路220から送信されるシリアル・データの構成は、上記図39で説明した構成とする。   The specific procedures of the signal and serial data transmission processing executed by the voice / LED control circuit 220 and the data reception processing executed by the LED driver 280 based on the lamp request are shown in FIG. This will be described with reference to the flowchart of FIG. 102B. In this embodiment, the configuration of the serial data transmitted from the voice / LED control circuit 220 is the configuration described in FIG.

(1)音声・LED制御回路のシリアル・データ送信処理
まず、音声・LED制御回路220は、図102Aに示すように、データ「1」を連続して16回以上、LEDドライバ280に送信する(S581)。すなわち、音声・LED制御回路220は、シリアル・データの先頭に配置された、データ「1」が16ビット以上連続して格納された領域のデータ(図39参照)をLEDドライバ280に送信する。
(1) Audio / LED Control Circuit Serial / Data Transmission Process First, as shown in FIG. 102A, the audio / LED control circuit 220 transmits data “1” continuously to the LED driver 280 16 times or more ( S581). In other words, the audio / LED control circuit 220 transmits to the LED driver 280 the data (see FIG. 39) in the area where data “1” is stored continuously for 16 bits or more arranged at the head of the serial data.

次いで、音声・LED制御回路220は、デバイスアドレスをLEDドライバ280に送信する(S582)。次いで、音声・LED制御回路220は、レジスタアドレスをLEDドライバ280に送信する(S583)。   Next, the voice / LED control circuit 220 transmits the device address to the LED driver 280 (S582). Next, the voice / LED control circuit 220 transmits the register address to the LED driver 280 (S583).

次いで、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をLEDドライバ280に送信する(S584)。そして、S584の処理後、音声・LED制御回路220は、シリアル・データの送信処理を終了する。   Next, the sound / LED control circuit 220 transmits lamp output data (LED data) to the LED driver 280 (S584). After the process of S584, the voice / LED control circuit 220 ends the serial data transmission process.

(2)LEDドライバの受信処理(受信データに基づく状態遷移処理)
まず、LEDドライバ280は、図102Bに示すように、スリープ状態をセットする(S591)。なお、「スリープ状態にする」とは、LEDドライバ280の動作状態を休眠(休止)状態にして動作待機の状態にすることである。また、セットされたスリープ状態は、LEDドライバ280が音声・LED制御回路220から最初のデータ「1」を受信(検出)した際に解除される。
(2) LED driver reception processing (state transition processing based on received data)
First, the LED driver 280 sets a sleep state as shown in FIG. 102B (S591). “To enter the sleep state” means to set the operation state of the LED driver 280 to a sleep (pause) state and to a standby state. The set sleep state is canceled when the LED driver 280 receives (detects) the first data “1” from the sound / LED control circuit 220.

次いで、LEDドライバ280は、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したか否かを判別する(S592)。   Next, the LED driver 280 determines whether or not the data “1” has been received (detected) 16 times continuously from the voice / LED control circuit 220 (S592).

S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)していないと判別した場合(S592がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したと判別した場合(S592がYES判定の場合)、LEDドライバ280は、スタート待機状態をセットする(S593)。   If it is determined in S592 that the LED driver 280 has not received (detected) the data “1” from the voice / LED control circuit 220 continuously 16 times (when S592 is NO), the LED driver 280 Is returned to S591, and the processing after S591 is repeated. On the other hand, when it is determined in S592 that the LED driver 280 has received (detected) data “1” 16 times continuously from the voice / LED control circuit 220 (when S592 is YES), the LED driver 280 starts. The standby state is set (S593).

次いで、LEDドライバ280は、データ「0」を受信したか否かを判別する(S594)。この処理では、LEDドライバ280は、デバイスアドレスの先頭ビットに格納されたデータ「0」(図39参照)を受信したか否かを判別する。   Next, the LED driver 280 determines whether or not data “0” has been received (S594). In this process, the LED driver 280 determines whether or not the data “0” (see FIG. 39) stored in the first bit of the device address has been received.

S594において、LEDドライバ280が、データ「0」を受信していないと判別した場合(S594がNO判定の場合)、LEDドライバ280は、処理をS593に戻し、S593以降の処理を繰り返す。なお、所定時間、LEDドライバ280でデータ「0」が受信されずにスタート待機状態が続いている場合には、LEDドライバ280は、タイムアウト処理として動作状態をスリープ状態に戻す処理を行ってもよい。   If the LED driver 280 determines in step S594 that the data “0” has not been received (NO in step S594), the LED driver 280 returns the processing to step S593, and repeats the processing from step S593 onward. If the LED driver 280 has not received data “0” for a predetermined time and the start standby state continues, the LED driver 280 may perform a process of returning the operation state to the sleep state as a timeout process. .

一方、S594において、LEDドライバ280が、データ「0」を受信したと判別した場合(S594がYES判定の場合)、LEDドライバ280は、デバイスアドレス待ち受け状態をセットする(S595)。   On the other hand, if it is determined in S594 that the LED driver 280 has received the data “0” (S594 is YES), the LED driver 280 sets a device address standby state (S595).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたデバイスアドレスを受信し、デバイスアドレスが当該LEDドライバ280に設定されたそれと一致するか否かを判別する(S596)。S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致しないと判別した場合(S596がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致すると判別した場合(S596がYES判定の場合)、LEDドライバ280は、レジスタアドレス待ち受け状態をセットする(S597)。   Next, the LED driver 280 receives the device address transmitted from the voice / LED control circuit 220, and determines whether or not the device address matches that set in the LED driver 280 (S596). In S596, when the LED driver 280 determines that the received device address does not match that set in the LED driver 280 (when S596 is NO), the LED driver 280 returns the process to S591, and after S591 Repeat the process. On the other hand, when the LED driver 280 determines in S596 that the received device address matches that set in the LED driver 280 (when S596 is YES), the LED driver 280 sets a register address standby state. (S597).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたレジスタアドレスを受信し、該レジスタアドレスが存在するレジスタアドレスであるか否かを判別する(S598)。S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスでないと判別した場合(S598がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。   Next, the LED driver 280 receives the register address transmitted from the voice / LED control circuit 220, and determines whether or not the register address is an existing register address (S598). In S598, when the LED driver 280 determines that the received register address is not a register address that exists (when S598 is NO), the LED driver 280 returns the process to S591, and repeats the processes after S591.

一方、S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスであると判別した場合(S598がYES判定の場合)、LEDドライバ280は、データ受信状態をセットする(S599)。これにより、音声・LED制御回路220から送信されたランプ出力データ(LEDデータ)の受信処理が開始される。次いで、LEDドライバ280は、ランプ出力データ(LEDデータ)の最終データを示すデータ「0FFH(1111111B)」(図39参照)を受信したか否かを判別する(S600)。   On the other hand, if the LED driver 280 determines in S598 that the received register address is a register address that exists (if S598 is YES), the LED driver 280 sets the data reception state (S599). Thereby, the reception process of the lamp output data (LED data) transmitted from the sound / LED control circuit 220 is started. Next, the LED driver 280 determines whether or not the data “0FFH (1111111B)” (see FIG. 39) indicating the final data of the lamp output data (LED data) has been received (S600).

S600において、LEDドライバ280が、データ「0FFH」を受信していないと判別した場合(S600がNO判定の場合)、LEDドライバ280は、処理をS599に戻し、S599以降の処理を繰り返す。一方、S600において、LEDドライバ280が、データ「0FFH」を受信したと判別した場合(S600がYES判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。   In S600, when it is determined that the LED driver 280 has not received the data “0FFH” (when S600 is NO), the LED driver 280 returns the process to S599 and repeats the processes after S599. On the other hand, when it is determined in S600 that the LED driver 280 has received the data “0FFH” (S600 is YES), the LED driver 280 returns the process to S591 and repeats the processes after S591.

[ホスト制御回路及びモータドライバ間のデータ通信処理]
次に、図103A及び図103Bを参照して、ホスト制御回路210及びモータドライバ271間で行われる通信処理について説明する。なお、図103Aは、ホスト制御回路210及びモータドライバ271間の通信処理において、ホスト制御回路210により実行される信号及びシリアル・データの送受信処理の手順を示すフローチャートである。また、図103Bは、ホスト制御回路210及びモータドライバ271間の通信処理において、モータドライバ271により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Data communication processing between host control circuit and motor driver]
Next, communication processing performed between the host control circuit 210 and the motor driver 271 will be described with reference to FIGS. 103A and 103B. FIG. 103A is a flowchart illustrating a procedure of signal and serial data transmission / reception processing executed by the host control circuit 210 in communication processing between the host control circuit 210 and the motor driver 271. FIG. 103B is a flowchart illustrating a procedure of signal and data transmission / reception processing executed by the motor driver 271 in communication processing between the host control circuit 210 and the motor driver 271.

本実施形態では、上述のように、ホスト制御回路210において役物リクエストが生成されると、役物リクエストに基づいて、ホスト制御回路210は、モータドライバ271に励磁データに出力する。この際、ホスト制御回路210及びモータドライバ271間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(データ)の送受信が行われる。なお、本実施形態では、ホスト制御回路210及びモータドライバ271間の通信方向は、双方向となる。   In the present embodiment, as described above, when an accessory request is generated in the host control circuit 210, the host control circuit 210 outputs excitation data to the motor driver 271 based on the accessory request. At this time, since the host control circuit 210 and the motor driver 271 are connected by an I2C bus, signals (data) are transmitted and received between them by the I2C method. In this embodiment, the communication direction between the host control circuit 210 and the motor driver 271 is bidirectional.

以下に、役物リクエストに基づいて、ホスト制御回路210により実行される信号及びデータの送受信処理、並びに、モータドライバ271により実行される信号及びデータの送受信処理の具体的な手順を、それぞれ図103A及び図103Bのフローチャートを参照しながら説明する。   The specific procedures of the signal and data transmission / reception processing executed by the host control circuit 210 and the signal and data transmission / reception processing executed by the motor driver 271 based on the accessory request are shown in FIG. This will be described with reference to the flowchart of FIG. 103B.

(1)ホスト制御回路210のデータ送受信処理(シリアルデータ入出力処理)
まず、ホスト制御回路210は、図103Aに示すように、スタート・コンディションを発行し、I2Cバスを介してホスト制御回路210に接続された全てのモータドライバ271にコントロール・バイトを送信する(S601)。なお、この処理で送信されるコントロール・バイトには、データの送信先となる所定のモータドライバ271を特定するアドレス情報、並びに、モータドライバ271がホスト制御回路210からデータを受信するか又はモータドライバ271がホスト制御回路210にデータを送信するかを決定する後述の送受信ビットの値が含まれる。
(1) Data transmission / reception processing (serial data input / output processing) of the host control circuit 210
First, as shown in FIG. 103A, the host control circuit 210 issues a start condition and transmits a control byte to all the motor drivers 271 connected to the host control circuit 210 via the I2C bus (S601). . The control byte transmitted in this process includes address information for specifying a predetermined motor driver 271 as a data transmission destination, and whether the motor driver 271 receives data from the host control circuit 210 or the motor driver. A value of a transmission / reception bit (to be described later) that determines whether 271 transmits data to the host control circuit 210 is included.

次いで、ホスト制御回路210は、所定のモータドライバ271との間でシリアル・データの送受信を行う(S602)。S601でモータドライバ271に送信したコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210からデータを受信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、モータ272の励磁データ等をモータドライバ271に送信する。一方、S601でモータドライバ271に送信されたコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210にデータを送信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、エラー情報等をモータドライバ271から受信する。   Next, the host control circuit 210 transmits / receives serial data to / from a predetermined motor driver 271 (S602). When the value of the transmission / reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation in which the motor driver 271 receives data from the host control circuit 210, in the processing of S602, the host For example, the control circuit 210 transmits excitation data or the like of the motor 272 to the motor driver 271. On the other hand, if the value of the transmission / reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation in which the motor driver 271 transmits data to the host control circuit 210, the processing in S602 is performed. The host control circuit 210 receives, for example, error information from the motor driver 271.

次いで、ホスト制御回路210は、データの送受信処理が完了すれば、ストップ・コンディションを発行する(S603)。そして、ホスト制御回路210は、役物リクエスト取得時のデータの送受信処理を終了する。   Next, when the data transmission / reception processing is completed, the host control circuit 210 issues a stop condition (S603). Then, the host control circuit 210 ends the data transmission / reception process when the accessory request is acquired.

(2)モータドライバのデータ送受信処理
まず、モータドライバ271は、図103Bに示すように、ホスト制御回路210で発行されたスタート・コンディションに含まれるコントロール・バイトの情報を参照し、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致するか否かを判別する(S611)。なお、ホスト制御回路210からモータドライバ271に送信されるシリアルデータの構成は、図39に示すシリアルデータの構成と同一ではないが、ホスト制御回路210からモータドライバ271に送信されるシリアルデータには、図39中のデバイスアドレスに対応する領域が設けられ、該領域に上述したコントロール・バイトの情報が格納されている。
(2) Data transmission / reception processing of motor driver First, the motor driver 271 refers to the control byte information included in the start condition issued by the host control circuit 210 as shown in FIG. It is determined whether or not the included address matches the address of the motor driver 271 (S611). Note that the configuration of the serial data transmitted from the host control circuit 210 to the motor driver 271 is not the same as the configuration of the serial data shown in FIG. 39, but the serial data transmitted from the host control circuit 210 to the motor driver 271 includes An area corresponding to the device address in FIG. 39 is provided, and the control byte information described above is stored in the area.

S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致しないと判別した場合(S611がNO判定の場合)、モータドライバは、後述のS614の処理を行う。   In S611, when the motor driver 271 determines that the address included in the control byte does not match the address of the motor driver 271 (when S611 is NO), the motor driver performs the process of S614 described later. .

一方、S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致すると判別した場合(S611がYES判定の場合)、モータドライバ271は、コントロール・バイトに含まれる送受信ビットの値に基づいて、ホスト制御回路210に所定のデータ(エラー情報等)を送信する、又は、特定のデータ(励磁データ等)を受信する(S612)。   On the other hand, when the motor driver 271 determines in S611 that the address included in the control byte matches the address of the motor driver 271 (when S611 is YES), the motor driver 271 is included in the control byte. Based on the transmitted / received bit value, predetermined data (such as error information) is transmitted to the host control circuit 210 or specific data (such as excitation data) is received (S612).

次いで、モータドライバ271は、ホスト制御回路210から発行されたストップ・コンディションを受信したか否かを判別する(S613)。S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信したと判別した場合(S613がYES判定の場合)、モータドライバ271は、後述のS614の処理を行う。一方、S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信していないと判別した場合(S613がNO判定の場合)、モータドライバ271は、処理をS612に戻し、S612以降の処理を繰り返す。   Next, the motor driver 271 determines whether or not a stop condition issued from the host control circuit 210 has been received (S613). If it is determined in S613 that the motor driver 271 has received a stop condition issued from the host control circuit 210 (S613 is YES), the motor driver 271 performs the process of S614 described later. On the other hand, when it is determined in S613 that the motor driver 271 has not received the stop condition issued from the host control circuit 210 (when S613 is NO), the motor driver 271 returns the process to S612. The processes after S612 are repeated.

そして、S611がNO判定の場合又はS613がYES判定の場合、モータドライバ271は、状態を待機状態に移行させる(S614)。なお、S611がNO判定の場合、すなわち、当該モータドライバ271がホスト制御回路210とデータの送受信を行うモータドライバ271でない場合には、S614の処理の時点で待機状態であるので、この場合には、モータドライバ271は、待機状態を維持する処理を行う。   When S611 is NO or S613 is YES, the motor driver 271 shifts the state to the standby state (S614). If S611 is NO, that is, if the motor driver 271 is not the motor driver 271 that transmits / receives data to / from the host control circuit 210, it is in a standby state at the time of the processing of S614. The motor driver 271 performs processing for maintaining the standby state.

<各種変形例>
本発明に係るパチンコ遊技機の構成及び演出動作の制御手法は、上記実施形態の例に限定されず、各種変形例が考えられる。以下では、その各種変形例について説明する。
<Various modifications>
The configuration of the pachinko gaming machine according to the present invention and the control method of the rendering operation are not limited to the example of the above embodiment, and various modifications can be considered. Hereinafter, various modifications thereof will be described.

[変形例1]
上記実施形態の音声制御処理(図93A及び図93B参照)では、音声・LED制御回路220が、アクセスナンバーをサウンド再生の実行系統にセットする際、4つの実行系統の空き状況を判別して、空いている実行系統にアクセスナンバーをセットする例を説明したが、本発明はこれに限定されない。例えば、アクセスナンバー毎にセットする実行系統が予め決定されていてもよい。変形例1では、そのような場合における音声制御処理の処理例を説明する。
[Modification 1]
In the voice control process of the above embodiment (see FIGS. 93A and 93B), when the voice / LED control circuit 220 sets the access number to the sound playback execution system, it determines the availability of the four execution systems, Although an example in which an access number is set in an empty execution system has been described, the present invention is not limited to this. For example, the execution system to be set for each access number may be determined in advance. In the first modification, a processing example of the voice control processing in such a case will be described.

なお、変形例1では、音声制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、音声制御処理についてのみ説明する。   In the first modification, processes other than the voice control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the voice control process will be described here.

図104A及び図104Bを参照して、副制御メイン処理(図72参照)中のS209で行う変形例1の音声制御処理について説明する。なお、図104Aは、ホスト制御回路210により実行されるこの例の音声制御処理の手順を示すフローチャートである。また、図104Bは、この例の音声制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。   With reference to FIG. 104A and FIG. 104B, the audio | voice control process of the modification 1 performed by S209 in a sub control main process (refer FIG. 72) is demonstrated. FIG. 104A is a flowchart showing the procedure of the voice control process of this example executed by the host control circuit 210. FIG. 104B is a flowchart showing a procedure of processes executed by the voice / LED control circuit 220 in the voice control process of this example.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図104Aに示すように、図85のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S701)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。
(1) Audio control processing executed by host control circuit As shown in FIG. 104A, the host control circuit 210 sends the sound request stored in the request buffer in the animation request construction processing of FIG. 85 to the audio / LED control circuit 220. Output (S701). In this example as well, the host control circuit 210 outputs a sound request after two frames have elapsed since the request generation of the effect control in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. .

そして、S701の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図72参照)のS210に移す。   Then, after the processing of S701, the host control circuit 210 ends the voice control processing and shifts the processing to S210 of the sub control main processing (see FIG. 72).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、図104Bに示すように、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S711)。次いで、音声・LED制御回路220は、サウンドリクエストに基づいて、アクセスナンバーを特定する(S712)。次いで、音声・LED制御回路220は、特定したアクセスナンバーに基づいて、該アクセスナンバーをセットするサウンド再生の実行系統を決定する(S713)。
(2) Audio / LED Control Circuit Processing Performed During Audio Control Processing First, as shown in FIG. 104B, the sound request output from the host control circuit 210 is input to the audio / LED control circuit 220 (S711). . Next, the voice / LED control circuit 220 identifies an access number based on the sound request (S712). Next, the sound / LED control circuit 220 determines a sound reproduction execution system for setting the access number based on the identified access number (S713).

次いで、音声・LED制御回路220は、決定された実行系統において処理が実行中であるか否かを判別する(S714)。   Next, the voice / LED control circuit 220 determines whether or not the process is being executed in the determined execution system (S714).

S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中でないと判別した場合(S714がNO判定の場合)、音声・LED制御回路220は、決定された実行系統にアクセスナンバーをセットする(S715)。一方、S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中であると判別した場合(S714がYES判定の場合)、音声・LED制御回路220は、決定された実行系統において現在実行されているアクセスナンバーの処理終了後に、S712で特定されたアクセスナンバーの処理が実行されるように、該実行系統にS712で特定されたアクセスナンバーをセットする(S716)。この場合、S713で決定された実行系統において、現在実行されているアクセスナンバーの処理が終了するまで、音声・LED制御回路220の動作状態は待機状態となる。   In S714, when the voice / LED control circuit 220 determines that the process is not being executed in the determined execution system (when S714 is NO), the voice / LED control circuit 220 accesses the determined execution system. A number is set (S715). On the other hand, when the voice / LED control circuit 220 determines in S714 that the process is being executed in the determined execution system (when S714 is YES), the voice / LED control circuit 220 determines that the execution is determined. After the processing of the access number currently being executed in the system is completed, the access number specified in S712 is set in the execution system so that the processing of the access number specified in S712 is executed (S716). In this case, in the execution system determined in S713, the operation state of the voice / LED control circuit 220 is in a standby state until the processing of the currently executed access number is completed.

S715又はS716の処理後、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S717)。   After the processing of S715 or S716, the voice / LED control circuit 220 reads the access data associated with the access number from the CGROM board 204 in the execution system in which the access number is set (S717).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S718)。この処理により、スピーカ11による音声再生の演出動作が開始される。なお、この際、この例においても、音声の再生制御は、シンプルアクセス制御により実行される。   Next, the voice / LED control circuit 220 sequentially sets each of a plurality of setting data defined in the access data to a corresponding address based on the access data, and starts a code (processing) execution process. (S718). With this process, the sound reproduction effect operation by the speaker 11 is started. At this time, also in this example, the audio reproduction control is executed by simple access control.

S718の処理後、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S719)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。   After the processing of S718, the voice / LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S719). Specifically, the voice / LED control circuit 220 determines whether or not there is an access from another execution system with respect to a code (setting data) being referred to that is executed in the execution system in which the access number is set. To do.

S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S719がNO判定の場合)、音声・LED制御回路220は、後述のS721の処理を行う。一方、S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S719がYES判定の場合)、音声・LED制御回路220は、該参照中のコードを最遅のサウンドリクエストに基づいて実行する(S720)。   In S719, when the voice / LED control circuit 220 determines that there is no plurality of accesses to the code being referred to (when S719 is NO), the voice / LED control circuit 220 performs the process of S721 described later. Do. On the other hand, when the voice / LED control circuit 220 determines in S719 that there is a plurality of accesses to the code being referred to (when S719 is YES), the voice / LED control circuit 220 The code is executed based on the latest sound request (S720).

S720の処理後又はS719がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S721)。そして、S721の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。   After the process of S720 or when S719 is NO, the voice / LED control circuit 220 sets a simple access end code (S721). Then, after the processing of S721, the voice / LED control circuit 220 ends the above-described series of processing at the time of the voice control processing, and the processing is performed in a predetermined control state (for example, standby state, voice control) of the voice / LED control circuit 220. Control state before processing, control state of processing executed after voice control processing, etc.).

[変形例2]
上記実施形態のランプ制御処理(図94A及び図94B参照)では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されない場合の処理例を説明したが、本発明はこれに限定されない。変形例2では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されている場合も考慮したランプ制御処理について説明する。また、変形例2では、再生チャンネルのみを使用する処理例を説明する。
[Modification 2]
In the lamp control processing (see FIGS. 94A and 94B) of the above-described embodiment, the processing example in the case where “NEXT” and / or “ODONLY” is not designated as the LED data (LED animation) playback method has been described. Is not limited to this. In the second modification, a lamp control process that takes into account the case where “NEXT” and / or “ODONLY” is designated as the reproduction method of LED data (LED animation) will be described. In the second modification, a processing example using only the reproduction channel will be described.

なお、変形例2では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。   In the second modification, processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the lamp control process will be described here.

図105A及び図105Bを参照して、副制御メイン処理(図72参照)中のS210で行う変形例2のランプ制御処理について説明する。なお、図105Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図105Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。   With reference to FIG. 105A and FIG. 105B, the lamp control process of the modification 2 performed by S210 in the sub control main process (refer FIG. 72) is demonstrated. FIG. 105A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. FIG. 105B is a flowchart showing a procedure of processing executed by the sound / LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図105Aに示すように、図85のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S731)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp control processing executed by the host control circuit As shown in FIG. 105A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 85 to the sound / LED control circuit 220. (S731). In this example as well, the host control circuit 210 outputs a lamp request after two frames have elapsed since the request generation of the effect control in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. .

そして、S731の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図72参照)のS211に移す。   Then, after the processing of S731, the host control circuit 210 ends the lamp control processing of this example, and moves the processing to S211 of the sub control main processing (see FIG. 72).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図105Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S741)。
(2) Processing of voice / LED control circuit executed during lamp control processing First, as shown in FIG. 105B, the lamp request transmitted from the host control circuit 210 is input to the voice / LED control circuit 220 (S741). .

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)を指定する(S742)。具体的には、音声・LED制御回路220は、ランプリクエストに基づいて、CGROM206から読み出すLEDアニメーション(各種LEDデータ)及びデータテーブル情報を指定し、該データテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する。   Next, the audio / LED control circuit 220 designates a reproduction channel (sequencer, layer) for executing the LED animation based on the lamp request (S742). Specifically, the voice / LED control circuit 220 designates LED animation (various LED data) and data table information to be read from the CGROM 206 based on the lamp request, and executes the LED animation by referring to the data table information. Acquire data such as playback channels (sequencer, layer).

次いで、音声・LED制御回路220は、処理対象(参照中)の再生チャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S743)。なお、ここでは図示しないが、S743〜後述のS745の処理はチャンネル数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 determines whether or not “NEXT” is designated as the LED animation reproduction method based on the data table information designated by the reproduction channel to be processed (referenced), that is, the input. It is determined whether or not the received lamp request is a request to immediately execute the lamp lighting operation (S743). Although not shown here, the processing of S743 to S745 described later is repeatedly executed for the number of channels.

S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S743がYES判定の場合)、音声・LED制御回路220は、現在、再生チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S744)。   If the sound / LED control circuit 220 determines in step S743 that “NEXT” is not designated as the playback method of the LED animation of the playback channel being referenced (YES in step S743), the sound / LED control circuit 220 Overwrites and updates the various information (data table information and LED data) currently stored in the reproduction channel registration buffer with the corresponding various information acquired when the lamp request is received this time (S744).

一方、S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S743がNO判定の場合)、音声・LED制御回路220は、現在、登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S745)。   On the other hand, if the sound / LED control circuit 220 determines in step S743 that “NEXT” is designated as the playback method of the LED animation of the playback channel being referred to (when S743 is NO), the sound / LED control is performed. The circuit 220 adds and stores (additional updates) corresponding various information acquired when the lamp request is received after the various information (data table information and LED data) currently stored in the registration buffer (S745). ).

S744の処理後又はS745の処理後、音声・LED制御回路220は、各再生チャンネルの登録バッファの参照処理を行う(S746)。次いで、音声・LED制御回路220は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて、LEDデータをLEDドライバ280に送信する際に使用するSPIチャンネル(物理系統)を指定する(S747)。   After the process of S744 or the process of S745, the audio / LED control circuit 220 performs a reference process of the registration buffer of each reproduction channel (S746). Next, the voice / LED control circuit 220 selects an SPI channel (physical system) to be used when transmitting LED data to the LED driver 280 based on the control part information included in the data table information stored in the registration buffer. Specify (S747).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(制御部位内)のポートであるか否かを判別する(S748)。なお、S748の判別処理は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて実行され、S748以降の処理はポート数分だけ繰り返し実行される。   Next, the voice / LED control circuit 220 determines whether or not the port to be processed (referenced) is the port to be controlled (within the control region) in the predetermined channel (S748). Note that the determination processing in S748 is executed based on the information on the control part included in the data table information stored in the registration buffer, and the processing after S748 is repeatedly executed for the number of ports.

S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S748がNO判定の場合)、音声・LED制御回路220は、後述のS752の処理を行う。一方、S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S748がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S749)。   When the voice / LED control circuit 220 determines in S748 that the port being referred to is not a control target port (when S748 is NO), the voice / LED control circuit 220 performs the process of S752 described later. On the other hand, when the voice / LED control circuit 220 determines in S748 that the port being referred to is a control target port (when S748 is YES), the voice / LED control circuit 220 is based on the data table information. Then, it is determined whether or not “ODONLY” is designated as the playback method in the playback channel (control part) to be processed (S749).

S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S749がYES判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S750)。   In S749, when the audio / LED control circuit 220 determines that “ODONLY” is designated as the playback method for the processing target (referenced) playback channel (when S749 is YES), the audio / LED control is performed. The circuit 220 performs port information (LED data) overwriting processing based on the execution priority set for the channel and the presence or absence of output data (S750).

S750の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポート(制御対象のポート)に出力されるLEDデータ(消灯データ以外のLEDデータ)がある場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポートに出力されるLEDデータが無い場合(出力データが消灯データである場合)には、LEDデータの上書き処理を行わず、現在、ポートにセットされているLEDデータが維持される。なお、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、参照中のポートに出力されるLEDデータの有無に関係なく、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。   In the processing of S750, for example, the audio / LED control circuit 220 has a higher priority for execution of the channel to be processed than the channel corresponding to the LED data currently set in the port, and the port being currently referenced (control). If there is LED data (LED data other than the extinguishing data) output to the target port), the LED data is overwritten on the LED data currently set in the port. On the other hand, if the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port and there is no LED data to be output to the port being referred to (the output data is turned off) ), The LED data overwriting process is not performed, and the LED data currently set in the port is maintained. If the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data is output regardless of the presence or absence of the LED data output to the port being referred to. The overwriting process is not performed, and the LED data currently set in the port is maintained.

一方、S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S749がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S751)。   On the other hand, if the audio / LED control circuit 220 determines in S749 that “ODONLY” is not designated as the playback method for the playback channel being processed (referenced) (if S749 is NO), The LED control circuit 220 performs port information (LED data) overwriting processing based on the execution priority set for the channel (S751).

S751の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高い場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。なお、この際、出力データが透明定義のLEDデータ(消灯データ)である場合にも、LEDデータの上書き処理が行われる。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。   In the processing of S751, for example, when the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, the audio / LED control circuit 220 determines that the LED data is The LED data currently set in the port is overwritten. At this time, overwriting processing of the LED data is also performed when the output data is LED data of the transparent definition (light-off data). On the other hand, if the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data is not overwritten, and the LED currently set in the port is not executed. Data is maintained.

S750或いはS751の処理後、又は、S748がNO判定の場合、音声・LED制御回路220は、上述したS748〜S751の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S752)。   After the processing of S750 or S751, or when S748 is NO, the audio / LED control circuit 220 performs the above-described processing of S748 to S751 for all playback channels (for 8 channels) of the port being referred to. It is determined whether or not it has been executed (S752).

S752において、音声・LED制御回路220が、S748〜S751の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S752がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象の再生チャンネルを変更してS748以降の処理を繰り返す。   In S752, when the sound / LED control circuit 220 determines that the processes of S748 to S751 are not executed for all the reproduction channels (when S752 is NO), the sound / LED control circuit 220 Is returned to S748, the playback channel to be processed is changed, and the processes after S748 are repeated.

一方、S752において、音声・LED制御回路220が、S748〜S751の処理が全ての再生チャンネルに対して実行されたと判別した場合(S752がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S753)。   On the other hand, when the sound / LED control circuit 220 determines in S752 that the processes of S748 to S751 have been executed for all playback channels (when S752 is YES), the sound / LED control circuit 220 refers to It is determined whether or not port direct designation data for the current port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice / LED control circuit 220 The LED data is overwritten with the port direct designation data (S753).

次いで、音声・LED制御回路220は、上述したS748〜S753の処理が全てのポートに対して実行されたか否かを判別する(S754)。なお、ここでいう、「全てのポート」とは、図77に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図77に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図77に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。   Next, the voice / LED control circuit 220 determines whether or not the processing of S748 to S753 described above has been executed for all ports (S754). Here, “all ports” means all ports set in the LED registration processing shown in FIG. 77, but the present invention is not limited to this. “All ports” may be all ports that can be physically set regardless of the ports set in the LED registration processing shown in FIG. 77, or set in the LED registration processing shown in FIG. 77. Some of the selected ports may be selected from the selected ports.

S754において、音声・LED制御回路220が、S748〜S753の処理が全てのポートに対して実行されていないと判別した場合(S754がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象のポートを変更してS748以降の処理を繰り返す。一方、S754において、音声・LED制御回路220が、S748〜S753の処理が全てのポートに対して実行されたと判別した場合(S754がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。   In S754, when the voice / LED control circuit 220 determines that the processing of S748 to S753 is not executed for all ports (when S754 is NO), the voice / LED control circuit 220 performs the process. Returning to S748, the processing target port is changed, and the processing after S748 is repeated. On the other hand, when the voice / LED control circuit 220 determines in S754 that the processing of S748 to S753 has been executed for all ports (YES in S754), the voice / LED control circuit 220 performs lamp control. The above-described series of processing at the time of processing is ended, and processing is performed in a predetermined control state of the voice / LED control circuit 220 (for example, standby state, control state before lamp control processing, control state of processing executed after lamp control processing, etc. ) Return to time processing.

[変形例3]
変形例3では、上記変形例2のランプ制御処理において、再生チャンネルだけでなく、拡張チャンネルも使用した場合の処理例を説明する。なお、変形例3では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。
[Modification 3]
In Modification 3, an example of processing in the case where not only the reproduction channel but also the extension channel is used in the lamp control process of Modification 2 will be described. In the third modification, processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the lamp control process will be described here.

図106A及び図106Bを参照して、副制御メイン処理(図72参照)中のS210で行う変形例3のランプ制御処理について説明する。なお、図106Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図106Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。   With reference to FIG. 106A and FIG. 106B, the lamp control process of the modification 3 performed by S210 in a sub control main process (refer FIG. 72) is demonstrated. FIG. 106A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. FIG. 106B is a flowchart showing a procedure of processes executed by the sound / LED control circuit 220 in the lamp control process of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図106Aに示すように、図85のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S761)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを送信する。
(1) Lamp Control Process Performed by Host Control Circuit As shown in FIG. 106A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request process of FIG. 85 to the audio / LED control circuit 220. (S761). In this example as well, the host control circuit 210 transmits a lamp request after two frames have elapsed from the generation of the request for rendering control in order to synchronize the rendering operation using the LED data with the rendering operation by the display device 13. .

そして、S761の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図72参照)のS211に移す。   Then, after the processing of S761, the host control circuit 210 ends the lamp control processing of this example, and moves the processing to S211 of the sub control main processing (see FIG. 72).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図106Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S771)。
(2) Processing of voice / LED control circuit executed during lamp control processing First, as shown in FIG. 106B, the lamp request transmitted from the host control circuit 210 is input to the voice / LED control circuit 220 (S771). .

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行するチャンネル(シーケンサ、レイヤ)を指定する(S772)。なお、拡張チャンネルを使用する場合には、この処理において、音声・LED制御回路220は、該拡張チャンネル及びそれと同じチャンネルの再生チャンネルで使用するシーケンサーやレイヤを指定する。一方、拡張チャンネルを使用しない場合には、この処理において、音声・LED制御回路220は、再生チャンネルで使用するシーケンサーやレイヤを指定する。   Next, the audio / LED control circuit 220 designates a channel (sequencer, layer) for executing the LED animation based on the lamp request (S772). When an extension channel is used, in this process, the audio / LED control circuit 220 designates a sequencer and a layer to be used in the extension channel and the playback channel of the same channel. On the other hand, when the extension channel is not used, in this process, the audio / LED control circuit 220 designates a sequencer and a layer to be used in the reproduction channel.

次いで、音声・LED制御回路220は、処理対象(参照中)のチャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S773)。なお、ここでは図示しないが、S733〜後述のS775の処理はチャンネル数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 is input based on whether or not “NEXT” is designated as the LED animation playback method based on the data table information designated in the channel to be processed (referenced). It is determined whether the lamp request is a request to immediately execute the lamp lighting operation (S773). Although not shown here, the processing of S733 to S775 described later is repeatedly executed for the number of channels.

S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S773がYES判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S774)。   In S773, when the sound / LED control circuit 220 determines that “NEXT” is not designated as the LED animation playback method of the channel being referred to (when S773 is YES), the sound / LED control circuit 220 The various information (data table information and LED data) currently stored in the channel registration buffer is overwritten and updated with the corresponding various information acquired when the lamp request is received this time (S774).

一方、S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S773がNO判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S775)。   On the other hand, if the sound / LED control circuit 220 determines in step S773 that “NEXT” is designated as the LED animation playback method of the channel being referred to (if S773 is NO), the sound / LED control circuit 220 220 stores various additional information (data table information and LED data) currently stored in the channel registration buffer, and stores (additional updates) corresponding various information acquired at the time of the current lamp request reception ( S775).

なお、拡張チャンネルを使用する場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネル及び拡張チャンネルの各登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。一方、拡張チャンネルを使用しない場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネルの登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。   In the case of using an extension channel, in the processing of S774 or S775, the audio / LED control circuit 220 performs various types of information (data table information and information on the reproduction channel of the channel being referred to and each registration buffer of the extension channel). LED data) overwrite update processing or additional update processing is performed. On the other hand, when the extended channel is not used, in the processing of S774 or S775, the audio / LED control circuit 220 stores various information (data table information and LED data) with respect to the reproduction buffer registration buffer of the channel being referred to. Overwrite update processing or additional update processing is performed.

S774の処理後又はS775の処理後、音声・LED制御回路220は、各ポートのデータ設定処理を行う(S776)。この処理により、制御対象の各ポートに合成されたLEDデータ(出力データ)が設定される。なお、各ポートのデータ設定処理の詳細については、後述の図107を参照しながら後で説明する。そして、S776の処理後、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。   After the processing of S774 or the processing of S775, the voice / LED control circuit 220 performs data setting processing for each port (S776). With this process, the combined LED data (output data) is set to each port to be controlled. Details of the data setting process for each port will be described later with reference to FIG. After the process of S776, the voice / LED control circuit 220 ends the above-described series of processes at the time of the lamp control process, and the process is performed in a predetermined control state (for example, standby state, lamp control) of the voice / LED control circuit 220. Control state before processing, control state of processing executed after lamp control processing, etc.).

(3)各ポートのデータ設定処理
次に、図107を参照して、この例のランプ制御処理時に実行される音声・LED制御回路の処理(図106B参照)中のS776で行う各ポートのデータ設定処理について説明する。なお、図107は、この例のランプ制御処理内において音声・LED制御回路220により実行される各ポートのデータ設定処理の手順を示すフローチャートである。
(3) Data setting processing of each port Next, referring to FIG. 107, the data of each port performed in S776 in the processing of the sound / LED control circuit (see FIG. 106B) executed during the lamp control processing of this example The setting process will be described. FIG. 107 is a flowchart showing the procedure of the data setting process for each port executed by the sound / LED control circuit 220 in the lamp control process of this example.

まず、音声・LED制御回路220は、各チャンネルの登録バッファの参照処理を行う(S781)。   First, the sound / LED control circuit 220 performs a reference process of the registration buffer of each channel (S781).

次いで、音声・LED制御回路220は、処理対象(参照中)の所定のチャンネルの登録バッファに格納されたデータテーブル情報に基づいて、該所定のチャンネルで2つのシーケンサーを使用する(再生チャンネル及び拡張チャンネルを使用する)か否かを判別する(S782)。なお、ここでは図示しないが、S782〜後述のS784の一連の処理はチャンネル数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 uses the two sequencers in the predetermined channel based on the data table information stored in the registration buffer of the predetermined channel to be processed (referenced) (reproduction channel and extended channel). It is determined whether or not a channel is used (S782). Although not shown here, a series of processing from S782 to S784, which will be described later, is repeatedly executed for the number of channels.

S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用すると判別した場合(S782がYES判定の場合)、音声・LED制御回路220は、再生チャンネル及び拡張チャンネルの各登録バッファに格納されたデータテーブル情報に基づいて、各シーケンサーが制御する各制御部位で使用するSPIチャンネル(物理系統)を指定する(S783)。一方、S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用しないと判別した場合(S782がNO判定の場合)、音声・LED制御回路220は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて、再生チャンネル用のシーケンサーが制御する制御部位で使用するSPIチャンネル(物理系統)を指定する(S784)。   If the audio / LED control circuit 220 determines in step S782 that two sequencers are to be used for a predetermined channel (YES in step S782), the audio / LED control circuit 220 uses the registration buffers for the reproduction channel and the extended channel. The SPI channel (physical system) used in each control part controlled by each sequencer is designated based on the data table information stored in (S783). On the other hand, if it is determined in S782 that the audio / LED control circuit 220 does not use two sequencers in a predetermined channel (if S782 is NO), the audio / LED control circuit 220 is stored in the reproduction channel registration buffer. Based on the stored data table information, an SPI channel (physical system) to be used in a control part controlled by the playback channel sequencer is designated (S784).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(再生チャンネル内)のポートであるか否かを判別する(S785)。なお、S785の判別処理は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて実行され、S785〜後述のS791の一連の処理はポート数分だけ繰り返し実行される。   Next, the audio / LED control circuit 220 determines whether or not the port to be processed (referenced) is the port to be controlled (within the reproduction channel) in a predetermined channel (S785). Note that the determination processing in S785 is executed based on the data table information stored in the reproduction channel registration buffer, and a series of processing in S785 to S791 described later is repeatedly executed for the number of ports.

S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S785がNO判定の場合)、音声・LED制御回路220は、後述のS789の処理を行う。一方、S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S785がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象(参照中)の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S786)。   In S785, when the sound / LED control circuit 220 determines that the port being referred to is not a control target port (when S785 is NO), the sound / LED control circuit 220 performs the process of S789 described later. On the other hand, if the voice / LED control circuit 220 determines in S785 that the port being referred to is the port to be controlled (if S785 is YES), the voice / LED control circuit 220 is based on the data table information. Then, it is determined whether or not “ODONLY” is designated as the reproduction method for the reproduction channel (control part) to be processed (referenced) (S786).

S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S786がYES判定の場合)、音声・LED制御回路220は、チャンネルの実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S787)。なお、この処理では、上記変形例2のランプ制御処理(図105A及び図105B)中のS750と同様の処理が行われる。   In S786, when the sound / LED control circuit 220 determines that “ODONLY” is designated as the playback method in the playback channel being referred to (when S786 is YES), the sound / LED control circuit 220 Based on the channel execution priority and the presence / absence of output data, the port information (LED data) is overwritten (S787). In this process, the same process as S750 in the lamp control process (FIGS. 105A and 105B) of the second modification is performed.

一方、S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S786がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S788)。なお、この処理では、上記変形例2のランプ制御処理(図105A及び図105B)中のS751と同様の処理が行われる。   On the other hand, when the sound / LED control circuit 220 determines in step S786 that “ODONLY” is not designated as the playback method in the reference playback channel (when S786 is NO), the sound / LED control circuit 220 Performs overwriting processing of the port information (LED data) based on the execution priority set for the channel (S788). In this process, the same process as S751 in the lamp control process (FIGS. 105A and 105B) of Modification 2 is performed.

S787或いはS788の処理後、又は、S788がNO判定の場合、音声・LED制御回路220は、上述したS785〜S788の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S789)。   After the processing of S787 or S788, or when S788 is NO, the voice / LED control circuit 220 performs the above-described processing of S785 to S788 for all playback channels (for eight channels) of the port being referred to. It is determined whether or not it has been executed (S789).

S789において、音声・LED制御回路220が、S785〜S788の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S789がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象の再生チャンネルを変更してS785以降の処理を繰り返す。   In S789, when the sound / LED control circuit 220 determines that the processes of S785 to S788 are not executed for all the reproduction channels (when S789 is NO), the sound / LED control circuit 220 performs the process. Is returned to S785, the playback channel to be processed is changed, and the processes after S785 are repeated.

一方、S789において、音声・LED制御回路220が、S785〜S788の処理が全ての再生チャンネルに対して実行されたと判別した場合(S789がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S790)。   On the other hand, when the sound / LED control circuit 220 determines in S789 that the processes of S785 to S788 have been executed for all the reproduction channels (when S789 is YES), the sound / LED control circuit 220 is referred to. It is determined whether or not port direct designation data for the current port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice / LED control circuit 220 The LED data is overwritten with the port direct designation data (S790).

次いで、音声・LED制御回路220は、上述したS785〜S790の処理が全てのポートに対して実行されたか否かを判別する(S791)。   Next, the voice / LED control circuit 220 determines whether or not the above-described processing of S785 to S790 has been executed for all ports (S791).

S791において、音声・LED制御回路220が、S785〜S790の処理が全てのポートに対して実行されていないと判別した場合(S791がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象のポートを変更してS785以降の処理を繰り返す。一方、S791において、音声・LED制御回路220が、S785〜S790の処理が全てのポートに対して実行されたと判別した場合(S791がYES判定の場合)、音声・LED制御回路220は、後述のS792の処理を行う。   If the sound / LED control circuit 220 determines in S791 that the processes in S785 to S790 have not been executed for all ports (S791 is NO), the sound / LED control circuit 220 performs the process. Returning to S785, the processing target port is changed, and the processing after S785 is repeated. On the other hand, if the sound / LED control circuit 220 determines in S791 that the processes in S785 to S790 have been executed for all ports (S791 is YES), the sound / LED control circuit 220 is described later. The process of S792 is performed.

なお、この例において、拡張チャンネルも使用する場合には、再生チャンネルに対して行った上記S785〜S791の処理と同様の処理を、拡張チャンネルに対しても同様に行う。この際、再生チャンネルに対する上記S785〜S791の処理と、拡張チャンネルに対する上記S785〜S791の処理とを並列処理で同時に行う。なお、この際、再生チャンネルに対する上記S785〜S791の処理は、実際には、再生チャンネルに設定されたシーケンサーにより実行され、拡張チャンネルに対する上記S785〜S791の処理は、拡張チャンネルに設定されたシーケンサーにより実行される。   In this example, when the extension channel is also used, the same processing as the processing of S785 to S791 performed for the reproduction channel is similarly performed for the extension channel. At this time, the processing of S785 to S791 for the reproduction channel and the processing of S785 to S791 for the extension channel are simultaneously performed in parallel processing. At this time, the processing of S785 to S791 for the playback channel is actually executed by the sequencer set for the playback channel, and the processing of S785 to S791 for the extension channel is performed by the sequencer set for the extension channel. Executed.

S791がYES判定の場合、音声・LED制御回路220は、所定のチャンネルにおいて、2つのシーケンサー(再生チャンネル用シーケンサー及び拡張チャンネル用シーケンサー)を使用して上記S785〜S791の一連の処理を実行したか否かを判別する(S792)。なお、ここでは、図示しないが、S792〜後述のS794の一連の処理は、チャンネル数分繰り返して実行される。   If S791 is YES, the audio / LED control circuit 220 has executed a series of the processes of S785 to S791 using two sequencers (playback channel sequencer and extended channel sequencer) in a predetermined channel. It is determined whether or not (S792). Although not shown here, a series of processing from S792 to S794 described later is repeatedly executed for the number of channels.

S792において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785〜S791の一連の処理を実行したと判別した場合(S792がYES判定の場合)、音声・LED制御回路220の各シーケンサーは、対応する制御部位にクリアデータ(消灯データ)を設定(予約)する(S793)。一方、S782において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785〜S791の一連の処理を実行しなかったと判別した場合(S792がNO判定の場合)、音声・LED制御回路220は、再生チャンネルクリア機能を実行する(S794)。この処理により、再生チャンネルの制御部位にクリアデータ(消灯データ)が設定(予約)される。   In S792, when it is determined that the voice / LED control circuit 220 has executed a series of processes of S785 to S791 using two sequencers (when S792 is YES), each of the voice / LED control circuit 220 The sequencer sets (reserves) clear data (light-out data) in the corresponding control part (S793). On the other hand, if it is determined in S782 that the voice / LED control circuit 220 has not executed the series of processing of S785 to S791 using two sequencers (S792 is NO), the voice / LED control circuit 220 220 executes the playback channel clear function (S794). By this processing, clear data (light-out data) is set (reserved) in the control part of the reproduction channel.

そして、上述したS792〜S794の一連の処理が、全チャンネルにおいて実行された後、音声・LED制御回路220は、各ポートのデータ設定処理を終了する。   Then, after the series of processing of S792 to S794 described above is executed in all channels, the voice / LED control circuit 220 ends the data setting processing of each port.

[変形例4]
上記実施形態では、SPIバスで接続された音声・LED制御回路220(マスタ)及び各LEDドライバ280(スレーブ)間において、音声・LED制御回路220から各LEDドライバ280に一方的に、LEDデータ及びデバイスアドレスデータを含むシリアル・データを送信し、シリアル・データに含まれるデバイスアドレスデータにより送信のLEDドライバ280を指定する構成を説明したが、本発明はこれに限定されない。
[Modification 4]
In the above embodiment, between the audio / LED control circuit 220 (master) and each LED driver 280 (slave) connected by the SPI bus, the LED data and the LED driver 280 are unilaterally transmitted from the audio / LED control circuit 220 to each LED driver 280. Although the configuration in which serial data including device address data is transmitted and the LED driver 280 for transmission is specified by the device address data included in the serial data has been described, the present invention is not limited to this.

例えば、音声・LED制御回路220及びLEDドライバ間においてシリアル・データを送受信する際に、スレーブ・セレクト信号により送受信するLEDドライバを指定する構成にしてもよい。変形例4では、スレーブ・セレクト信号(SS信号)を用いて、シリアル・データ(LEDデータ等)の送信先となるLEDドライバを指定する構成例を説明する。   For example, when serial data is transmitted / received between the audio / LED control circuit 220 and the LED driver, an LED driver to be transmitted / received by a slave select signal may be designated. In the fourth modification, a configuration example in which an LED driver that is a transmission destination of serial data (LED data or the like) is specified using a slave select signal (SS signal) will be described.

以下に、この例における音声・LED制御回路及びLEDドライバ間の接続構成、通信原理、及び、通信処理の手順について説明するが、この例のパチンコ遊技機では、音声・LED制御回路及びLEDドライバ間の通信形態以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、音声・LED制御回路及びLEDドライバ間の通信形態(構成及び通信制御手法)についてのみ説明する。   In the following, the connection configuration between the voice / LED control circuit and the LED driver, the communication principle, and the communication processing procedure in this example will be described. In the pachinko gaming machine of this example, between the voice / LED control circuit and the LED driver The configuration other than the communication mode can be configured in the same manner as the above embodiment. Therefore, only the communication mode (configuration and communication control technique) between the voice / LED control circuit and the LED driver will be described here.

[音声・LED制御回路及びLEDドライバ間の接続構成]
まず、図108を参照しながら、変形例4の音声・LED制御回路290及びLEDドライバ291間の接続構成を説明する。なお、図108は、この例の音声・LED制御回路290及びLEDドライバ291間の接続構成を示す図である。
[Connection between voice / LED control circuit and LED driver]
First, a connection configuration between the sound / LED control circuit 290 and the LED driver 291 of Modification 4 will be described with reference to FIG. FIG. 108 is a diagram showing a connection configuration between the voice / LED control circuit 290 and the LED driver 291 in this example.

この例においても、音声・LED制御回路290及びLEDドライバ291間は、SPIバスにより接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDO、SDI)の信号配線とが別配線で設けられる。そして、音声・LED制御回路290(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路290のシリアル・クロック信号の各出力端子(SCL1,SCL2)は、対応する複数のLEDドライバ291(スレーブ)のシリアル・クロック信号の入力端子(SCL)に並列接続される。また、音声・LED制御回路290のシリアル・データの各出力端子(SDO1,SDO2)は、対応するLEDドライバ291のシリアル・データの入力端子(SDI)に並列接続される。さらに、音声・LED制御回路290のシリアル・データの各入力端子(SDI1,SDI2)は、対応する複数のLEDドライバ291のシリアル・データの出力端子(SDO)に並列接続される。   Also in this example, since the audio / LED control circuit 290 and the LED driver 291 are connected by the SPI bus, in each physical system (SPI channel), the serial clock (SCL) signal wiring and the serial data ( (SDO, SDI) signal wiring is provided separately. In each physical system (SPI channel) of the sound / LED control circuit 290 (master), each output terminal (SCL1, SCL2) of the serial / clock signal of the sound / LED control circuit 290 has a plurality of corresponding LED drivers 291. It is connected in parallel to the input terminal (SCL) of the (slave) serial clock signal. Further, the serial data output terminals (SDO 1, SDO 2) of the sound / LED control circuit 290 are connected in parallel to the serial data input terminals (SDI) of the corresponding LED drivers 291. Further, the serial data input terminals (SDI1, SDI2) of the audio / LED control circuit 290 are connected in parallel to the serial data output terminals (SDO) of the corresponding LED drivers 291.

さらに、この例では、図108に示すように、音声・LED制御回路290(マスタ)には、複数のスレーブ・セレクト端子(SS1,SS2,SS3)が設けられ、各LEDドライバ291(スレーブ)にもスレーブ・セレクト端子(SS)が設けられる。なお、各LEDドライバ291に設けられたスレーブ・セレクト端子(SS)は、例えば、図40で説明した上記実施形態のLEDドライバ280の端子群280d内に追加して設けられる。そして、音声・LED制御回路290の各スレーブ・セレクト端子は、対応するLEDドライバ291のスレーブ・セレクト端子(SS)に接続される。   Further, in this example, as shown in FIG. 108, the audio / LED control circuit 290 (master) is provided with a plurality of slave select terminals (SS1, SS2, SS3), and each LED driver 291 (slave) is provided. Also, a slave select terminal (SS) is provided. The slave select terminal (SS) provided in each LED driver 291 is additionally provided, for example, in the terminal group 280d of the LED driver 280 of the above-described embodiment described with reference to FIG. Each slave / select terminal of the audio / LED control circuit 290 is connected to a slave / select terminal (SS) of the corresponding LED driver 291.

[通信原理]
次に、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信原理を、図109を参照しながら説明する。なお、図109は、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作の様子を示す図である。
[Principle of communication]
Next, the communication principle of serial data between the audio / LED control circuit 290 (master) and the LED driver 291 (slave) will be described with reference to FIG. FIG. 109 is a diagram showing a serial / data communication operation between the audio / LED control circuit 290 (master) and the LED driver 291 (slave).

音声・LED制御回路290は、図109に示すように、バッファ(第1記憶手段)、シフト・レジスタ(第1入出力手段)及びシフト・クロック発生部を有し、各LEDドライバ291は、バッファ(第2記憶手段)及びシフト・レジスタ(第2入出力手段)を有する。なお、音声・LED制御回路290内のシフト・レジスタは、8ビットのシフト・レジスタで構成される。また、LEDドライバ291内のシフト・レジスタも、8ビットのシフト・レジスタで構成される。   As shown in FIG. 109, the sound / LED control circuit 290 includes a buffer (first storage means), a shift register (first input / output means), and a shift / clock generator, and each LED driver 291 includes a buffer. (Second storage means) and a shift register (second input / output means). The shift register in the voice / LED control circuit 290 is an 8-bit shift register. The shift register in the LED driver 291 is also an 8-bit shift register.

音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作において、音声・LED制御回路290内のシフト・レジスタの動作は、シフト・クロック発生部から入力されるシリアル・クロック信号に基づいて制御される。また、LEDドライバ291内のシフト・レジスタの動作もまた、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号に基づいて制御される。なお、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号は、シリアル・クロックの信号配線(音声・LED制御回路290のSCL端子(SCL1,SCL2)及びLEDドライバ291のSCL端子間の接続配線)を介して、LEDドライバ291に入力される。なお、この例では、8ビット単位でデータ通信が行われる。   In the serial / data communication operation between the sound / LED control circuit 290 (master) and the LED driver 291 (slave), the operation of the shift register in the sound / LED control circuit 290 is input from the shift clock generator. Control is based on the serial clock signal. The operation of the shift register in the LED driver 291 is also controlled based on the serial clock signal output from the shift clock generator in the audio / LED control circuit 290. Note that the serial clock signal output from the shift / clock generator in the sound / LED control circuit 290 is the serial clock signal wiring (the SCL terminals (SCL1, SCL2) of the sound / LED control circuit 290 and the LED driver 291). Are connected to the LED driver 291 via the connection wiring between the SCL terminals. In this example, data communication is performed in units of 8 bits.

音声・LED制御回路290(マスタ)からLEDドライバ291(スレーブ)へのシリアル・データの通信動作が開始されると、音声・LED制御回路290(マスタ)内のバッファから音声・LED制御回路290内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(M0〜M7)がシフト・レジスタ内の対応するレジスタに格納される。また、LEDドライバ291(スレーブ)内のバッファからLEDドライバ291内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(S0〜S7)がシフト・レジスタ内の対応するレジスタに格納される。   When the serial / data communication operation from the voice / LED control circuit 290 (master) to the LED driver 291 (slave) is started, the buffer in the voice / LED control circuit 290 (master) starts the voice / LED control circuit 290. The transmission data (8 bits) is transmitted to the shift register, and the data (M0 to M7) of each bit constituting the transmission data is stored in the corresponding register in the shift register. Also, transmission data (8 bits) is transmitted from the buffer in the LED driver 291 (slave) to the shift register in the LED driver 291, and the data (S0 to S7) of each bit constituting the transmission data is transmitted to the shift register. Stored in the corresponding register.

次いで、音声・LED制御回路290内のシフト・レジスタの先頭レジスタに格納された1ビットのデータM7が、シリアル・データの通信配線(音声・LED制御回路290のSDO端子(SDO1又はSDO2)及びLEDドライバ291のSDI端子間の接続配線)を介して、LEDドライバ291に送信される。また、この際、音声・LED制御回路290のシフト・レジスタ内に格納されたデータ(M0〜M6)が一つ先頭側のレジスタにシフトして格納される。   Next, the 1-bit data M7 stored in the first register of the shift register in the voice / LED control circuit 290 is converted into serial data communication wiring (SDO terminal (SDO1 or SDO2) of the voice / LED control circuit 290) and the LED. The data is transmitted to the LED driver 291 via a connection wiring between the SDI terminals of the driver 291. At this time, the data (M0 to M6) stored in the shift register of the sound / LED control circuit 290 is shifted and stored in the first register.

また、音声・LED制御回路290のデータM7の送信処理と同時に、LEDドライバ291内のシフト・レジスタの先頭レジスタに格納された1ビットのデータS7が、シリアル・データの通信配線(音声・LED制御回路290のSDI端子(SDI1又はSDI2)及びLEDドライバ291のSDO端子間の接続配線)を介して、音声・LED制御回路290に送信される。また、この際、LEDドライバ291のシフト・レジスタ内に格納されたデータ(S0〜S6)が一つ先頭側のレジスタにシフトして格納される。   Simultaneously with the transmission processing of the data M7 of the voice / LED control circuit 290, the 1-bit data S7 stored in the head register of the shift register in the LED driver 291 is connected to the serial data communication wiring (voice / LED control). The signal is transmitted to the audio / LED control circuit 290 via the SDI terminal (SDI1 or SDI2) of the circuit 290 and the connection wiring between the SDO terminals of the LED driver 291. At this time, the data (S0 to S6) stored in the shift register of the LED driver 291 is shifted and stored in one leading register.

次いで、音声・LED制御回路290からLEDドライバ291に送信されたデータM7は、LEDドライバ291のシフト・レジスタ内の最後尾レジスタに格納される。また、この際、LEDドライバ291から音声・LED制御回路290に送信されたデータS7は、音声・LED制御回路290のシフト・レジスタ内の最後尾レジスタに格納される。   Next, the data M7 transmitted from the voice / LED control circuit 290 to the LED driver 291 is stored in the last register in the shift register of the LED driver 291. At this time, the data S 7 transmitted from the LED driver 291 to the sound / LED control circuit 290 is stored in the last register in the shift register of the sound / LED control circuit 290.

上述した1ビットのデータ通信が終了した際の、音声・LED制御回路290内のシフト・レジスタのデータ格納状態、及び、LEDドライバ291内のシフト・レジスタのデータ格納状態を、図110に示す。図110に示すように、この例のデータ通信では、各シフト・レジスタの最後尾側のレジスタから順次データが入れ替わる。   FIG. 110 shows the data storage state of the shift register in the audio / LED control circuit 290 and the data storage state of the shift register in the LED driver 291 when the above-described 1-bit data communication is completed. As shown in FIG. 110, in the data communication of this example, data is sequentially replaced from the last register of each shift register.

そして、上述した1ビットのデータ通信が8回繰り返されると、音声・LED制御回路290のシフト・レジスタ内のデータと、LEDドライバ291のシフト・レジスタ内のデータとが互いに入れ替わり、8ビットのデータ通信が終了する。なお、8ビットのデータ通信が終了すると、音声・LED制御回路290のシフト・レジスタに格納された8ビットの受信データ(S0〜S7)は、音声・LED制御回路290内のバッファに送信され格納される。また、LEDドライバ291のシフト・レジスタに格納された8ビットの受信データ(M0〜M7)は、LEDドライバ291内のバッファに送信され格納される。   When the 1-bit data communication described above is repeated 8 times, the data in the shift register of the voice / LED control circuit 290 and the data in the shift register of the LED driver 291 are interchanged, and the 8-bit data Communication ends. When the 8-bit data communication is completed, the 8-bit received data (S0 to S7) stored in the shift register of the voice / LED control circuit 290 is transmitted to and stored in the buffer in the voice / LED control circuit 290. Is done. The 8-bit received data (M0 to M7) stored in the shift register of the LED driver 291 is transmitted to and stored in a buffer in the LED driver 291.

[音声・LED制御回路及びLEDドライバ間の通信処理]
次に、図111A及び図111Bを参照して、音声・LED制御回路290及びLEDドライバ291間で行われるこの例の通信処理について説明する。なお、図111Aは、音声・LED制御回路290により実行されるこの例の信号及びデータの送受信処理の手順を示すフローチャートである。また、図111Bは、この例の音声・LED制御回路290及びLEDドライバ291間の通信処理において、LEDドライバ291により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Communication between voice / LED control circuit and LED driver]
Next, with reference to FIG. 111A and FIG. 111B, communication processing of this example performed between the sound / LED control circuit 290 and the LED driver 291 will be described. FIG. 111A is a flowchart showing the procedure of the signal and data transmission / reception processing of this example executed by the sound / LED control circuit 290. FIG. 111B is a flowchart illustrating a procedure of signal and data transmission / reception processing executed by the LED driver 291 in the communication processing between the voice / LED control circuit 290 and the LED driver 291 in this example.

(1)音声・LED制御回路のシリアル・データ入出力処理
まず、音声・LED制御回路290は、図111Aに示すように、スレーブ・セレクタ信号(SS信号)を全LEDドライバ291に対して送信する(S801)。この際、スレーブ・セレクト信号(アドレス指定信号)で指定されたデバイスアドレスに対応するLEDドライバ291においてのみ、スレーブ・セレクト信号が受信される。
(1) Audio / LED Control Circuit Serial / Data Input / Output Processing First, the audio / LED control circuit 290 transmits a slave selector signal (SS signal) to all LED drivers 291 as shown in FIG. 111A. (S801). At this time, the slave select signal is received only by the LED driver 291 corresponding to the device address designated by the slave select signal (address designation signal).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号で指定したデバイスアドレスのLEDドライバ291との間で、シリアル・データの送受信処理を行う(S802)。この際、音声・LED制御回路290は、上記図109及び図110を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。次いで、音声・LED制御回路290は、シリアル・データの送受信処理を完了する(S803)。   Next, the audio / LED control circuit 290 performs serial data transmission / reception processing with the LED driver 291 of the device address designated by the slave select signal (S802). At this time, the voice / LED control circuit 290 transmits / receives serial data in units of 8 bits according to the communication principle described with reference to FIGS. 109 and 110. Next, the voice / LED control circuit 290 completes the serial data transmission / reception processing (S803).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号の送信を停止する(S804)。そして、S804の処理後、音声・LED制御回路290は、シリアル・データ入出力処理を終了する。   Next, the voice / LED control circuit 290 stops the transmission of the slave select signal (S804). After the processing of S804, the voice / LED control circuit 290 ends the serial data input / output processing.

(2)LEDドライバのシリアル・データ入出力処理
まず、LEDドライバ291は、図111Bに示すように、スレーブ・セレクト信号を受信したか否かを判別する(S811)。この処理において、該LEDドライバ291がスレーブ・セレクト信号で指定されたデバイスアドレスに対応するLEDドライバ291である場合には、S811の判定処理の結果はYES判定となる。
(2) LED Driver Serial Data Input / Output Processing First, as shown in FIG. 111B, the LED driver 291 determines whether or not a slave select signal has been received (S811). In this process, if the LED driver 291 is the LED driver 291 corresponding to the device address specified by the slave select signal, the result of the determination process in S811 is YES.

S811において、LEDドライバ291が、スレーブ・セレクト信号を受信していないと判別した場合(S811がNO判定の場合)、LEDドライバ291は、後述のS814の処理を行う。一方、S811において、LEDドライバ291が、スレーブ・セレクト信号を受信したと判別した場合(S811がYES判定の場合)、LEDドライバ291は、動作状態を待機状態から起動状態に移行させる(S812)。   If the LED driver 291 determines in S811 that the slave select signal has not been received (NO in S811), the LED driver 291 performs the process of S814 described below. On the other hand, if it is determined in S811 that the LED driver 291 has received the slave select signal (YES in S811), the LED driver 291 shifts the operating state from the standby state to the activated state (S812).

S812の処理後、LEDドライバ291は、音声・LED制御回路290との間で、シリアル・データの送受信処理を行う(S813)。この際、LEDドライバ291は、上記図109及び図110を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。そして、LEDドライバ291は、シリアル・データの送受信処理を完了する。   After the processing of S812, the LED driver 291 performs serial data transmission / reception processing with the audio / LED control circuit 290 (S813). At this time, the LED driver 291 transmits and receives serial data in units of 8 bits according to the communication principle described with reference to FIGS. 109 and 110. Then, the LED driver 291 completes the serial data transmission / reception process.

S813の処理後又はS811がNO判定の場合、LEDドライバ291は、動作状態を待機状態に移行又は待機状態を維持する(S814)。そして、S814の処理後、LEDドライバ291は、シリアル・データ入出力処理を終了する。   After the process of S813 or when S811 is NO, the LED driver 291 shifts the operation state to the standby state or maintains the standby state (S814). After the process of S814, the LED driver 291 ends the serial data input / output process.

この例では、上述のように、音声・LED制御回路290から送信されるスレーブ・セレクト信号により、特定のLEDドライバ291のみを指定して、該LEDドライバ291にデータを送信することができる。この場合、上記実施形態に比べて、音声・LED制御回路290及びLEDドライバ291間の信号配線の数は多くなるが、LEDドライバ291の処理負担を減らすことができ、音声・LED制御回路290の処理負荷と、LEDドライバ291の処理負荷とのバランスを調節することができる。   In this example, as described above, only a specific LED driver 291 can be specified by the slave select signal transmitted from the sound / LED control circuit 290, and data can be transmitted to the LED driver 291. In this case, the number of signal wirings between the sound / LED control circuit 290 and the LED driver 291 is larger than that in the above embodiment, but the processing load on the LED driver 291 can be reduced. The balance between the processing load and the processing load of the LED driver 291 can be adjusted.

[変形例5]
上記実施形態では、各ポートに1つのLED281が接続された構成、すなわち、LED281がスタティックLEDである例(スタティック出力制御の例)を説明したが、本発明はこれに限定されない。各ポートに複数のLEDが接続された構成、すなわち、LEDがダイナミック制御されるLED(以下、ダイナミックLEDと称す)であってもよい。
[Modification 5]
In the above embodiment, a configuration in which one LED 281 is connected to each port, that is, an example in which the LED 281 is a static LED (an example of static output control) has been described, but the present invention is not limited to this. A configuration in which a plurality of LEDs are connected to each port, that is, an LED in which the LEDs are dynamically controlled (hereinafter referred to as dynamic LEDs) may be used.

変形例5では、LEDがダイナミックLEDである場合の構成例(ダイナミック出力制御の構成例)を、図112を参照しながら説明する。なお、図112は、LEDデータのダイナミック出力制御の一例を示す例である。図112に示す例では、一つのポート1に3つのLED(赤色LED、青色LED及び緑色LED)が接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データのそれぞれを「0xFE」とする例を説明する。すなわち、この例では、LEDデータのデータ型(フォーマット)と、上記実施形態のそれと同様にする(図45参照)。   In Modification 5, a configuration example (configuration example of dynamic output control) when the LED is a dynamic LED will be described with reference to FIG. FIG. 112 shows an example of LED data dynamic output control. In the example shown in FIG. 112, an example in which three LEDs (red LED, blue LED, and green LED) are connected to one port 1 is shown. In this example, the reproduction time (lighting time) in the LED data is “12” (approximately 48 msec), and the red component luminance data, the green component luminance data, and the blue component luminance data are “0xFE”. An example will be described. That is, in this example, the data type (format) of the LED data is the same as that of the above embodiment (see FIG. 45).

上記データ型のLEDデータがLEDドライバに入力されると、LEDドライバは、制御部位の情報(LEDの種別情報を含む)を参照して、LEDデータの中から接続されたLEDの種別に対応する輝度データに対応する駆動信号をポート1を介してLEDに出力する。それゆえ、赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。なお、この場合、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。また、この例では、LEDをダイナミック制御するので、点灯期間が48msecである場合、LEDドライバは、2msec間隔で赤色LED、緑色LED及び青色LEDをこの順に切り替えながら、輝度データ「0xFE」に対応する駆動信号を各LEDに出力し、この一連の駆動信号の切替動作が8回繰り替えされる。   When the LED data of the above data type is input to the LED driver, the LED driver refers to the control part information (including the LED type information) and corresponds to the type of LED connected from the LED data. A drive signal corresponding to the luminance data is output to the LED via the port 1. Therefore, only red luminance data “0xFE” in the LED data is output to the red LED, and the red LED is lit for about 48 msec at a luminance corresponding to the red luminance data “0xFE”. Further, only the blue luminance data “0xFE” in the LED data is output to the blue LED, and the blue LED is lit for about 48 msec at a luminance corresponding to the blue luminance data “0xFE”. Further, only the green luminance data “0xFE” in the LED data is output to the green LED, and the green LED is lit for about 48 msec at a luminance corresponding to the green luminance data “0xFE”. In this case, white lighting is performed by three LEDs, a red LED, a blue LED, and a green LED. In this example, since the LED is dynamically controlled, when the lighting period is 48 msec, the LED driver corresponds to the luminance data “0xFE” while switching the red LED, the green LED, and the blue LED in this order at intervals of 2 msec. A drive signal is output to each LED, and this series of drive signal switching operations is repeated eight times.

上述のように、この例では、LEDデータのデータ型が上記実施形態のそれと同じになるので、上記実施形態のパチンコ遊技機1が備える全てのスタティックLEDをダイナミックLEDで置き換えてもよいし、一部のスタティックLEDをダイナミックLEDで置き換えてもよい。   As described above, in this example, since the data type of the LED data is the same as that of the above embodiment, all static LEDs included in the pachinko gaming machine 1 of the above embodiment may be replaced with dynamic LEDs. Some static LEDs may be replaced with dynamic LEDs.

この例では、上述のように、ダイナミックLEDに出力するLEDデータのデータ型(フォーマット)を上記実施形態におけるスタティックLEDのそれと同様にすることができる。この場合、LEDの出力制御手法が互いに異なる複数のLEDを同時に使用する場合であっても、同じデータ型のLEDデータを送信することができるので、LEDドライバが実行する出力制御の種別毎に、異なるデータ型のLEDデータを用意する必要がなくなる。また、この場合、LEDデータの作成処理及びLEDデータの出力処理を、LEDの出力制御の種別に関係なく、共通化することができる。それゆえ、LEDデータの出力制御手法が互いに異なる複数種のLEDを併用しても、再生チャンネルで使用されるLEDデータの合成(上書きや更新など)が容易となり、複雑なLED出力制御を容易に実行することができる。   In this example, as described above, the data type (format) of the LED data output to the dynamic LED can be the same as that of the static LED in the above embodiment. In this case, even when a plurality of LEDs having different LED output control methods are used at the same time, LED data of the same data type can be transmitted, so for each type of output control executed by the LED driver, There is no need to prepare LED data of different data types. In this case, the LED data creation process and the LED data output process can be shared regardless of the type of LED output control. Therefore, even when multiple types of LEDs with different LED data output control methods are used in combination, it becomes easy to synthesize (overwrite, update, etc.) the LED data used in the playback channel, and easily control complex LED output. Can be executed.

さらに、この例及び上記実施形態では、LEDの出力制御の種別に関係なく、LEDデータのデータ型が同じであるので、LEDドライバで制御する制御部位のLEDの個数に関係なく、各LEDデータの合成処理が容易となり、より複雑なLED制御を実施することが可能となる。すなわち、この例では、LEDを用いた演出制御の選択肢を増やすことができ、より高度な演出制御を実現することができる。   Furthermore, in this example and the above embodiment, the data type of the LED data is the same regardless of the type of LED output control. Therefore, regardless of the number of LEDs in the control part controlled by the LED driver, each LED data The synthesis process is facilitated, and more complicated LED control can be performed. In other words, in this example, the options for effect control using LEDs can be increased, and more advanced effect control can be realized.

[変形例6]
変形例6では、役物20を駆動するモータ272の励磁状態(励磁継続時間等)を検知して、該検知結果に基づいて、エラー検知を行う機能をさらに備えたパチンコ遊技機の構成例についで説明する。なお、変形例6では、モータ272の励磁状態検知機能以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、モータ272の励磁状態の検知機能を実現するための構成及び処理についてのみ説明する。
[Modification 6]
Modification 6 is an example of the configuration of a pachinko gaming machine that further includes a function of detecting an excitation state (excitation duration time, etc.) of the motor 272 that drives the accessory 20 and detecting an error based on the detection result. I will explain it. In Modification 6, the configuration other than the excitation state detection function of the motor 272 can be configured in the same manner as in the above embodiment. Therefore, only the configuration and processing for realizing the function of detecting the excitation state of the motor 272 will be described here.

(1)モータの励磁状態検知の構成例
まず、モータ272の励磁状態の検知機能の構成例を、図113を参照しながら説明する。図113は、変形例6におけるモータ272の励磁状態の検知機能部の概略構成図である。なお、この例では、モータドライバ271に、4つのモータ272が接続されている例を説明する。
(1) Configuration Example of Motor Excitation State Detection First, a configuration example of the excitation state detection function of the motor 272 will be described with reference to FIG. FIG. 113 is a schematic configuration diagram of a detection function unit for detecting the excitation state of the motor 272 in the sixth modification. In this example, an example in which four motors 272 are connected to the motor driver 271 will be described.

この例におけるモータ272の励磁状態の検知機能部275(以下、励磁状態検知部275という)は、図113に示すように、3つのOR回路(第1OR回路276、第2OR回路277及び第3OR回路278)を含む論理回路により構成される。   In this example, the excitation state detection function unit 275 of the motor 272 (hereinafter referred to as the excitation state detection unit 275) includes three OR circuits (a first OR circuit 276, a second OR circuit 277, and a third OR circuit) as shown in FIG. 278).

励磁状態検知部275内の第1OR回路276の一方の入力端子は、モータドライバ271の4つの出力端子のうち、出力端子OUT0に接続され、第1OR回路276の他方の入力端子は、モータドライバ271の出力端子OUT1に接続される。また、第2OR回路277の一方の入力端子は、モータドライバ271の出力端子OUT3に接続され、第2OR回路277の他方の入力端子は、モータドライバ271の出力端子OUT4に接続される。   One input terminal of the first OR circuit 276 in the excitation state detection unit 275 is connected to the output terminal OUT0 among the four output terminals of the motor driver 271, and the other input terminal of the first OR circuit 276 is connected to the motor driver 271. Are connected to the output terminal OUT1. Also, one input terminal of the second OR circuit 277 is connected to the output terminal OUT3 of the motor driver 271 and the other input terminal of the second OR circuit 277 is connected to the output terminal OUT4 of the motor driver 271.

励磁状態検知部275内の第3OR回路278の一方の入力端子は、第1OR回路276の出力端子に接続され、第3OR回路278の他方の入力端子は、第2OR回路277の出力端子に接続される。そして、第3OR回路278の出力端子は、モータドライバ271に設けられた励磁状態検知用の所定の入力端子Pに接続される。   One input terminal of the third OR circuit 278 in the excitation state detector 275 is connected to the output terminal of the first OR circuit 276, and the other input terminal of the third OR circuit 278 is connected to the output terminal of the second OR circuit 277. The The output terminal of the third OR circuit 278 is connected to a predetermined input terminal P for detecting the excitation state provided in the motor driver 271.

図113に示す構成の励磁状態検知部275(励磁検知手段)を備えるパチンコ遊技機において、モータドライバ271から4つのモータ272の少なくとも1つに励磁データが出力されていると、励磁状態検知部275内の第3OR回路278からは、励磁検知信号(判別結果信号)としてデータ「1」がモータドライバ271に出力される。一方、モータドライバ271から4つのモータ272のいずれにも励磁データが出力されていない場合には、励磁状態検知部275内の第3OR回路278からは、励磁検知信号としてデータ「0」がモータドライバ271に出力される。   In the pachinko gaming machine provided with the excitation state detection unit 275 (excitation detection means) having the configuration shown in FIG. 113, if excitation data is output from the motor driver 271 to at least one of the four motors 272, the excitation state detection unit 275. From the third OR circuit 278, data “1” is output to the motor driver 271 as an excitation detection signal (discrimination result signal). On the other hand, when excitation data is not output to any of the four motors 272 from the motor driver 271, the third OR circuit 278 in the excitation state detector 275 receives data “0” as an excitation detection signal. 271 is output.

この例では、ホスト制御回路210は、モータドライバ271に入力された励磁検知信号(「1」又は「0」)に基づいて、4つのモータ272の少なくとも1つが励磁状態であるか否かを判別する。そして、ホスト制御回路210は、モータ272が連続して励磁されている時間(励磁検知信号「1」が連続して検知されている時間)をカウントし、その連続励磁時間が所定値以上になれば、全てのモータ272の駆動を停止する。なお、ここでいう、「全てのモータ272」とは、モータドライバ271に接続された全てのモータ272を意味するが、本発明はこれに限定されず、役物20を駆動させる全モータであってもよいし、複数のモータドライバ271に接続された複数のモータ272であってもよい。   In this example, the host control circuit 210 determines whether at least one of the four motors 272 is in an excited state based on the excitation detection signal (“1” or “0”) input to the motor driver 271. To do. Then, the host control circuit 210 counts the time during which the motor 272 is continuously excited (the time during which the excitation detection signal “1” is continuously detected), and the continuous excitation time becomes not less than a predetermined value. If so, the driving of all the motors 272 is stopped. Here, “all motors 272” means all motors 272 connected to the motor driver 271, but the present invention is not limited to this, and is all motors that drive the accessory 20. Alternatively, a plurality of motors 272 connected to a plurality of motor drivers 271 may be used.

なお、励磁状態検知部275の構成は、図113に示す例に限定されず、複数のモータ272の少なくとも1つが励磁状態であるか否かを判別することができる構成であれば任意の構成にすることができる。例えば、励磁状態検知部275に含まれるOR回路の個数及びOR回路間の接続形態は、例えばモータドライバ271に接続されるモータ272の個数に応じて適宜変更することができる。また、例えば、複数のモータ272のうち、稼働率の高い一部のモータ272の励磁状態を判別するような構成にしてもよい。この場合には、励磁状態検知部275は、モータドライバ271に設けられた励磁データの複数の出力端子のうち、監視対象となる稼働率の高い一部のモータ272に対応する出力端子のみに接続される。また、複数のモータ272のうち、監視対象となる一部のモータ272の励磁状態を判別する構成では、稼働率に関係なく任意に一部のモータ272を選択し、該選択された一部のモータ272の励磁状態を監視するようにしてもよい。   Note that the configuration of the excitation state detection unit 275 is not limited to the example illustrated in FIG. 113, and may be any configuration as long as it can determine whether at least one of the plurality of motors 272 is in the excitation state. can do. For example, the number of OR circuits included in the excitation state detection unit 275 and the connection form between the OR circuits can be changed as appropriate according to, for example, the number of motors 272 connected to the motor driver 271. Further, for example, a configuration may be adopted in which the excitation state of a part of the motors 272 having a high operating rate among the plurality of motors 272 is determined. In this case, the excitation state detection unit 275 is connected only to output terminals corresponding to some motors 272 having a high operation rate to be monitored among a plurality of output terminals of excitation data provided in the motor driver 271. Is done. Further, in the configuration for determining the excitation state of a part of the motors 272 to be monitored among the plurality of motors 272, a part of the selected motors 272 is arbitrarily selected regardless of the operation rate, and the part of the selected part The excitation state of the motor 272 may be monitored.

(2)役物制御処理
次に、図114を参照して、ホスト制御回路210により実行されるこの例の役物制御処理についてより詳細に説明する。なお、図114は、この例の役物制御処理の手順を示すフローチャートである。
(2) Accessory Control Process Next, the accessory control process of this example executed by the host control circuit 210 will be described in more detail with reference to FIG. FIG. 114 is a flowchart showing the procedure of the accessory control process of this example.

まず、ホスト制御回路210は、I2Cコントローラ261のリセット処理中であるか否かを判別する(S821)。   First, the host control circuit 210 determines whether or not the I2C controller 261 is being reset (S821).

S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中であると判別した場合(S821がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了する。一方、S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中でないと判別した場合(S821がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S822)。   In S821, when the host control circuit 210 determines that the I2C controller 261 is being reset (S821 is YES), the host control circuit 210 ends the accessory control process. On the other hand, when the host control circuit 210 determines in S821 that the I2C controller 261 is not being reset (S821 is NO), the host control circuit 210 determines whether all the motors 272 are in the initial position. Is discriminated (S822).

S822において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S822がYES判定の場合)、ホスト制御回路210は、役物リクエストに基づいて、各モータドライバ271(モータ272)に励磁データを出力する(S823)。これにより、役物20を用いた演出動作(モータ272の駆動動作)が開始される。次いで、ホスト制御回路210は、役物20を用いた演出動作(モータ272の駆動動作)中にエラーが発生したか否かを判別する(S824)。   In S822, when the host control circuit 210 determines that all the motors 272 are in the initial position (when S822 is YES), the host control circuit 210 determines that each motor driver 271 (motor 272), excitation data is output (S823). Thereby, the presentation operation (drive operation of the motor 272) using the accessory 20 is started. Next, the host control circuit 210 determines whether or not an error has occurred during the rendering operation (drive operation of the motor 272) using the accessory 20 (S824).

S824において、ホスト制御回路210が、エラーが発生したと判別した場合(S824がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S824において、ホスト制御回路210が、エラーが発生していないと判別した場合(S824がNO判定の場合)、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)を計測する(S825)。この処理では、ホスト制御回路210は、励磁状態検知部275内の第3OR回路278からモータドライバ271に入力される励磁検知信号に基づいて、モータ272の連続励磁時間を計測する。   In S824, when the host control circuit 210 determines that an error has occurred (when S824 is YES), the host control circuit 210 performs the process of S830 described later. On the other hand, when the host control circuit 210 determines in S824 that no error has occurred (when S824 is NO), the host control circuit 210 determines the duration (continuous excitation time) of the excitation state of the motor 272. Measure (S825). In this process, the host control circuit 210 measures the continuous excitation time of the motor 272 based on the excitation detection signal input from the third OR circuit 278 in the excitation state detection unit 275 to the motor driver 271.

S825の処理後、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)が所定時間以上であるか否かを判別する(S826)。   After the process of S825, the host control circuit 210 determines whether or not the duration (continuous excitation time) of the excitation state of the motor 272 is equal to or longer than a predetermined time (S826).

S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上であると判別した場合(S826がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上でないと判別した場合(S826がNO判定の場合)、ホスト制御回路210は、モータ272の励磁中であるか否かを判別する(S827)。   In S826, when the host control circuit 210 determines that the continuous excitation time of the motor 272 is equal to or longer than the predetermined time (when S826 is YES), the host control circuit 210 performs the process of S830 described later. On the other hand, when the host control circuit 210 determines in S826 that the continuous excitation time of the motor 272 is not longer than the predetermined time (when S826 is NO), the host control circuit 210 determines whether or not the motor 272 is being excited. Is determined (S827).

S827において、ホスト制御回路210が、モータ272の励磁中であると判別した場合(S827がYES判定の場合)、ホスト制御回路210は、処理をS824に戻し、S824以降の処理を行う。一方、S827において、ホスト制御回路210が、モータ272の励磁中でないと判別した場合(S827がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。   If the host control circuit 210 determines in S827 that the motor 272 is being excited (YES in S827), the host control circuit 210 returns the process to S824 and performs the processes after S824. On the other hand, when the host control circuit 210 determines in S827 that the motor 272 is not being excited (NO in S827), the host control circuit 210 ends the accessory control process.

ここで、再度、S822の処理に戻って、S822において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S822がNO判定の場合)、ホスト制御回路210は、役物20を初期位置に移動させる(戻す)ための励磁データをモータ272に出力する(S828)。次いで、ホスト制御回路210は、役物20を初期位置に移動させる動作(モータ272の駆動動作)においてエラーが発生したか否かを判別する(S829)。   Here, returning to the process of S822 again, in S822, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S822 is NO), the host control circuit 210 The excitation data for moving (returning) the accessory 20 to the initial position is output to the motor 272 (S828). Next, the host control circuit 210 determines whether or not an error has occurred in the operation of moving the accessory 20 to the initial position (drive operation of the motor 272) (S829).

S829において、ホスト制御回路210が、エラーが発生したと判別した場合(S829がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S829において、ホスト制御回路210が、エラーが発生していないと判別した場合(S829がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。   In S829, when the host control circuit 210 determines that an error has occurred (S829 is YES), the host control circuit 210 performs the process of S830 described later. On the other hand, when the host control circuit 210 determines in S829 that no error has occurred (S829 is NO), the host control circuit 210 ends the accessory control process.

S824、S826又はS829がYES判定の場合、ホスト制御回路210は、全てのモータ272の駆動動作を停止する(S830)。具体的には、ホスト制御回路210は、全てのモータ272の励磁を開放する。そして、S830の処理後、ホスト制御回路210は、役物制御処理を終了する。   When S824, S826, or S829 is YES, the host control circuit 210 stops the driving operation of all the motors 272 (S830). Specifically, the host control circuit 210 releases the excitation of all the motors 272. Then, after the process of S830, the host control circuit 210 ends the accessory control process.

なお、S830の処理では、ホスト制御回路210は、さらに、表示装置13を制御して、役物20の駆動エラーが発生した旨の情報を表示画面に表示させる。ただし、このエラー表示は、電源をオフするまで解除されないようにする。   In the process of S830, the host control circuit 210 further controls the display device 13 to display information indicating that a driving error of the accessory 20 has occurred on the display screen. However, this error display is not canceled until the power is turned off.

上述のように、この例では、モータ272の連続励磁時間が所定時間以上になると、全てのモータ272の駆動動作が停止される。このモータ272の駆動動作の停止処理(モータ272の保護処理)を実行するか否かの判別するためのモータ272の連続励磁時間の閾値は、例えば、役物20による演出内容に応じて任意に設定することができる。なお、上述したモータ272の励磁状態(連続励磁時間)の検知処理及びその検知結果に基づくモータ272の保護処理は、上記実施形態で行わる役物制御処理(図95参照)の追加処理として行われてもよいし、上記実施形態の役物制御処理(図95参照)中のS499以降の処理を、図114に示すフローチャートの処理で置き換えてもよい。   As described above, in this example, when the continuous excitation time of the motor 272 reaches a predetermined time or more, the driving operation of all the motors 272 is stopped. The threshold of the continuous excitation time of the motor 272 for determining whether or not to stop the driving operation of the motor 272 (protection processing of the motor 272) is arbitrarily set according to the contents of the effect by the accessory 20, for example. Can be set. In addition, the detection process of the excitation state (continuous excitation time) of the motor 272 and the protection process of the motor 272 based on the detection result are performed as an additional process of the accessory control process (see FIG. 95) performed in the above embodiment. Alternatively, the process after S499 in the accessory control process (see FIG. 95) of the above embodiment may be replaced with the process of the flowchart shown in FIG.

なお、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に出力される励磁データは、役物20の一つの所定動作に対応する励磁データで構成される場合もあるが、複数の所定動作にそれぞれ対応する複数の励磁データで構成される場合もある。   The excitation data output from the host control circuit 210 to the motor 272 (motor driver 271) based on the accessory request may be composed of excitation data corresponding to one predetermined operation of the accessory 20. In some cases, a plurality of excitation data respectively corresponding to a plurality of predetermined operations are configured.

後者の場合には、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に複数の励磁データが所定の順序で出力される。そして、この場合には、この例の役物制御処理において、図114中のS824〜S827の処理を励磁データ毎(役物の一つの動作毎)に繰り返す。それゆえ、例えば、役物20の一連の駆動動作の中で、途中の所定動作に対応する励磁データの出力動作において、モータ272の連続励磁時間が所定時間以上になる(S826がYES判定になる)と、モータ272の駆動動作がその時点で停止され、その後に出力予定の動作毎の励磁データの出力処理も停止される。   In the latter case, a plurality of excitation data is output from the host control circuit 210 to the motor 272 (motor driver 271) in a predetermined order based on the accessory request. In this case, in the accessory control process of this example, the processing of S824 to S827 in FIG. 114 is repeated for each excitation data (each action of the accessory). Therefore, for example, in the output operation of excitation data corresponding to a predetermined operation in the middle of a series of driving operations of the accessory 20, the continuous excitation time of the motor 272 becomes a predetermined time or more (S826 becomes YES determination). ), The drive operation of the motor 272 is stopped at that time, and thereafter the excitation data output process for each operation scheduled to be output is also stopped.

(3)この例の構成により得られる各種効果
上述のように、この例では、モータドライバ271から少なくとも一つモータ272に出力される励磁データ(電圧信号)の出力状態(モータ272の励磁状態)を励磁状態検知部275で検知し、該検知結果に基づいて、モータ272の連続励磁時間(役物20の連続駆動時間)を計測する。そして、計測されたモータ272の連続励磁時間(役物20の連続駆動時間)に基づいて、全てのモータ272を停止(励磁開放)するか否かを判別する。
(3) Various effects obtained by the configuration of this example As described above, in this example, the output state of excitation data (voltage signal) output from the motor driver 271 to the motor 272 (the excitation state of the motor 272) Is detected by the excitation state detector 275, and the continuous excitation time of the motor 272 (the continuous drive time of the accessory 20) is measured based on the detection result. Then, based on the measured continuous excitation time of the motor 272 (continuous driving time of the accessory 20), it is determined whether or not all the motors 272 are stopped (excitation release).

このようなモータ272の励磁状態の検知機能を設けることにより、例えば、モータ272に対して過剰に励磁データが出力されている場合や、意図しないモータ励磁が実行されている場合などを検知することができる。その結果、役物20の動作を保証することができるとともに、モータ272の故障を抑制することができる。   By providing such a function for detecting the excitation state of the motor 272, for example, it is possible to detect when excitation data is excessively output to the motor 272 or when unintended motor excitation is performed. Can do. As a result, the operation of the accessory 20 can be ensured, and the failure of the motor 272 can be suppressed.

また、役物20の一つの動作毎にモータ272の励磁状態の検知(管理)した場合には、演出動作の区切りよいタイミングでモータ272の駆動を停止することができるので、演出内容に合わせたモータ272の停止処理を行うことができる。   In addition, when the excitation state of the motor 272 is detected (managed) for each operation of the accessory 20, the driving of the motor 272 can be stopped at a timing with good separation of the production operation. The stop process of the motor 272 can be performed.

さらに、この例では、モータ272の励磁状態において異常を検知した場合、電源がオフされるまで、表示装置13の表示画面でエラー表示が継続される。それゆえ、この場合には、電源をオフさせてモータ272を強制的に励磁開放させる処理を促すことができる。   Further, in this example, when an abnormality is detected in the excitation state of the motor 272, the error display is continued on the display screen of the display device 13 until the power is turned off. Therefore, in this case, it is possible to prompt the process of forcibly releasing the motor 272 by turning off the power.

上記実施形態及び上記各種変形例では、遊技機としてパチンコ遊技機を例に挙げ説明したが、本発明はこれに限定されない。上述した本発明の各種技術は、他の遊技機にも適用可能であり、例えば、弾球遊技機、パチスロ遊技機、ゲーミングマシン、封入式遊技機、回動式遊技機等の各種遊技機に適用することもできる。   In the embodiment and the various modifications described above, a pachinko gaming machine has been described as an example of a gaming machine, but the present invention is not limited to this. The various techniques of the present invention described above can be applied to other gaming machines, for example, various gaming machines such as a ball game machine, a pachislot gaming machine, a gaming machine, an enclosed gaming machine, and a rotating gaming machine. It can also be applied.

1…パチンコ遊技機(遊技機)、2…本体、3…ベースドア、4…ガラスドア、11…スピーカ、12…遊技盤、13…表示装置、15…発射装置、16…払出装置、18…ランプ(LED)群、20…役物、43…球通過検出器、44…第1始動口、45…第2始動口、46…普通電動役物、51,52…一般入賞口、53…第1大入賞口、54…第2大入賞口、55…アウト口、56…遊技釘、61…特別図柄表示装置、62…普通図柄表示装置、63…普通図柄保留表示装置、64…第1特別図柄保留表示装置、65…第2特別図柄保留表示装置、70…主制御回路、71…メインCPU、72…メインROM、73…メインRAM、77…ワンチップマイコン、123…払出・発射制御回路、200…副制御回路、201…中継基板、202…サブ基板、203…制御ROM基板、204…CGROM基板、205…サブメインROM、206…CGROM、210…ホスト制御回路、210a…サブワークRAM、210b…SRAM、220,290…音声・LED制御回路、230…表示制御回路、234…動画デコーダ、235…静止画デコーダ、236…SDRAMコントローラ、237…内蔵VRAM、238…第1ディスプレイコントローラ、239…第2ディスプレイコントローラ、240…3Dジオメトリエンジン、241…レンダリングエンジン、250…SDRAM、260…内蔵中継基板、261…I2Cコントローラ、270…モータコントローラ、271…モータドライバ、272…モータ、275…励磁状態検知部、276…第1OR回路、277…第2OR回路、278…第3OR回路、280,291…LEDドライバ、281…LED
DESCRIPTION OF SYMBOLS 1 ... Pachinko machine (game machine), 2 ... Main body, 3 ... Base door, 4 ... Glass door, 11 ... Speaker, 12 ... Game board, 13 ... Display device, 15 ... Launching device, 16 ... Dispensing device, 18 ... Lamp (LED) group, 20 ... role, 43 ... ball passage detector, 44 ... first start port, 45 ... second start port, 46 ... normal electric drive, 51, 52 ... general winning port, 53 ... first 1st grand prize opening, 54 ... 2nd big prize opening, 55 ... out mouth, 56 ... game nail, 61 ... special symbol display device, 62 ... normal symbol display device, 63 ... normal symbol hold display device, 64 ... first special Symbol hold display device, 65 ... second special symbol hold display device, 70 ... main control circuit, 71 ... main CPU, 72 ... main ROM, 73 ... main RAM, 77 ... one-chip microcomputer, 123 ... dispensing / launching control circuit, 200: Sub-control circuit, 201: Relay board 202 ... Sub board, 203 ... Control ROM board, 204 ... CGROM board, 205 ... Sub main ROM, 206 ... CGROM, 210 ... Host control circuit, 210a ... Sub work RAM, 210b ... SRAM, 220, 290 ... Audio / LED control Circuit 230, display control circuit, 234, video decoder, 235, still picture decoder, 236, SDRAM controller, 237, built-in VRAM, 238, first display controller, 239, second display controller, 240, 3D geometry engine, 241 ... Rendering engine, 250 ... SDRAM, 260 ... Built-in relay board, 261 ... I2C controller, 270 ... Motor controller, 271 ... Motor driver, 272 ... Motor, 275 ... Excitation state detector, 276 ... First OR circuit 277 ... first 2OR circuit, 278 ... first 3OR circuit, 280,291 ... LED driver, 281 ... LED

Claims (4)

遊技の進行に関する情報を送信する主制御手段と、
前記遊技の進行に伴い、所定の演出動作を行う演出手段と、
前記主制御手段から送信された前記遊技の進行に関する情報を受信し、該情報に基づいて前記演出手段の動作制御を行う演出制御手段と、
前記演出手段と前記演出制御手段との間を接続する信号配線手段と、を備え、
前記演出手段は、複数の演出駆動手段と、各演出駆動手段に接続された1つ以上の演出装置と、を有し、
前記信号配線手段は、前記演出制御手段から前記複数の演出駆動手段に、通信動作のタイミングを示すタイミング信号を送信するための複数のタイミング信号線と、該タイミング信号に基づいて前記演出制御手段から前記複数の演出駆動手段に、前記演出装置の駆動データを含む送信データを送信するための複数のデータ信号線と、を有し、
前記演出制御手段は、前記複数の演出駆動手段に対して、前記駆動データの送信先を指定する出力先情報に対応する出力先指定信号を送信し、
前記複数の演出駆動手段のそれぞれは、前記演出制御手段から送信された前記出力先指定信号で指定された出力先情報が自身の出力先情報と一致する否かを判別し、両者が一致する場合には、前記演出制御手段から前記駆動データを受信する
ことを特徴とする遊技機。
Main control means for transmitting information about the progress of the game;
Production means for performing a predetermined production operation as the game progresses;
Effect control means for receiving information related to the progress of the game transmitted from the main control means, and performing operation control of the effect means based on the information;
Signal wiring means for connecting between the effect means and the effect control means,
The effect means includes a plurality of effect drive means and one or more effect devices connected to each effect drive means,
The signal wiring means includes a plurality of timing signal lines for transmitting timing signals indicating timings of communication operations from the effect control means to the plurality of effect drive means, and the effect control means based on the timing signals. A plurality of data signal lines for transmitting transmission data including drive data of the effect device to the plurality of effect drive means;
The effect control means transmits an output destination designation signal corresponding to output destination information for designating a transmission destination of the drive data to the plurality of effect drive means,
Each of the plurality of effect driving means determines whether or not the output destination information specified by the output destination specifying signal transmitted from the effect control means matches its own output destination information, and the two match In the game machine, the driving data is received from the effect control means.
前記演出制御手段から前記複数のデータ信号線を介して送信される前記送信データは、
前記送信データの先頭に配置され、特定のデータが所定数連続して格納されている第1データ部と、
前記第1データ部の後に配置され、先頭に前記特定のデータと異なる所定のデータが格納され、且つ、該所定のデータの格納領域の後に前記出力先情報の指定データが格納されている第2データ部と、
前記第2データ部の後に配置され、前記駆動データが格納されている第3データ部と、を有し、
前記演出制御手段及び前記演出駆動手段間の前記送信データの通信動作において、
前記演出駆動手段が前記第1データ部に格納された所定数の前記特定のデータを連続して受信すると、前記演出駆動手段は、その動作状態を休止状態から待機状態に移行させ、
前記演出駆動手段の動作状態が前記待機状態に移行した後、前記演出駆動手段が前記第2データ部の先頭に配置された前記所定のデータを受信すると、前記演出駆動手段は、その動作状態を待機状態から前記出力先情報の指定データの受信待機状態に移行させ、
前記演出駆動手段の動作状態が前記出力先情報の指定データの受信待機状態に移行した後、前記演出駆動手段は、前記出力先指定信号として送信された前記出力先情報の指定データが自身の出力先情報と一致する否かを判別し、両者が一致する場合には前記第3データ部に格納された前記駆動データを受信する
ことを特徴とする請求項1に記載の遊技機。
The transmission data transmitted from the effect control means via the plurality of data signal lines is:
A first data portion arranged at the head of the transmission data and storing a predetermined number of specific data continuously;
The second data is arranged after the first data section, stores predetermined data different from the specific data at the head, and stores the specified data of the output destination information after the storage area of the predetermined data The data section;
A third data portion disposed after the second data portion and storing the drive data;
In the communication operation of the transmission data between the effect control means and the effect drive means,
When the effect drive means continuously receives the predetermined number of the specific data stored in the first data portion, the effect drive means shifts the operation state from the sleep state to the standby state,
After the operating state of the effect driving means shifts to the standby state, when the effect driving means receives the predetermined data arranged at the head of the second data portion, the effect driving means displays the operating state. Transition from the standby state to the reception standby state of the specified data of the output destination information,
After the operation state of the effect drive means shifts to the reception standby state for the designation data of the output destination information, the effect drive means outputs the output destination information designation data transmitted as the output destination designation signal. 2. The gaming machine according to claim 1, wherein it is determined whether or not the information matches the previous information, and if the two match, the driving data stored in the third data portion is received.
前記演出制御手段は、第1記憶手段と、該第1記憶手段に対してデータを入出力可能な第1入出力手段と、を有し、
前記演出駆動手段は、第2記憶手段と、該第2記憶手段に対してデータを入出力可能な第2入出力手段と、を有し、
前記演出制御手段及び前記演出駆動手段間の通信動作において、
前記演出制御手段は、前記複数の演出駆動手段に対し、前記出力先指定信号としてスレーブ・セレクト信号を送信して、前記駆動データの送信先の前記演出駆動手段を選択し、
前記演出制御手段は、前記第1記憶手段から前記第1入出力手段に入力された前記駆動データを、該選択された前記演出駆動手段の前記第2入出力手段に送信するとともに、該選択された前記演出駆動手段は、前記第2入出力手段に格納されたデータを前記演出制御手段の前記第1入出力手段に送信する
ことを特徴とする請求項1に記載の遊技機。
The production control means includes a first storage means and a first input / output means capable of inputting / outputting data to / from the first storage means,
The effect driving means includes second storage means and second input / output means capable of inputting / outputting data to / from the second storage means,
In the communication operation between the effect control means and the effect drive means,
The effect control means transmits a slave select signal as the output destination designation signal to the plurality of effect drive means, and selects the effect drive means as the transmission destination of the drive data,
The effect control means transmits the drive data input from the first storage means to the first input / output means to the second input / output means of the selected effect drive means, and is selected. The gaming machine according to claim 1, wherein the effect driving means transmits data stored in the second input / output means to the first input / output means of the effect control means.
前記演出装置は、発光手段であり、
前記演出駆動手段は、前記発光手段を駆動する発光駆動手段であり、
前記駆動データは、複数種の色成分の輝度データを含む駆動データである
ことを特徴とする請求項1〜3のいずれか一項に記載の遊技機。
The effect device is a light emitting means,
The effect drive means is a light emission drive means for driving the light emission means,
The gaming machine according to any one of claims 1 to 3, wherein the driving data is driving data including luminance data of a plurality of types of color components.
JP2014216742A 2014-10-23 2014-10-23 Game machine Active JP6552178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014216742A JP6552178B2 (en) 2014-10-23 2014-10-23 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014216742A JP6552178B2 (en) 2014-10-23 2014-10-23 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017196795A Division JP6585677B2 (en) 2017-10-10 2017-10-10 Game machine

Publications (2)

Publication Number Publication Date
JP2016083061A true JP2016083061A (en) 2016-05-19
JP6552178B2 JP6552178B2 (en) 2019-07-31

Family

ID=55971565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014216742A Active JP6552178B2 (en) 2014-10-23 2014-10-23 Game machine

Country Status (1)

Country Link
JP (1) JP6552178B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040575A (en) * 2006-08-02 2008-02-21 Yokogawa Electric Corp Serial data transfer device and serial data transfer method
JP2008073438A (en) * 2006-09-25 2008-04-03 Sankyo Kk Game machine
JP2008212271A (en) * 2007-03-01 2008-09-18 Heiwa Corp Game machine
JP2008220409A (en) * 2007-03-08 2008-09-25 Heiwa Corp Game machine
JP2010088668A (en) * 2008-10-08 2010-04-22 Sophia Co Ltd Game machine
JP2014086876A (en) * 2012-10-23 2014-05-12 Seiko Epson Corp Serial communication circuit, integrated circuit device, physical amount measurement device, electronic apparatus, mobile, and serial communication method
JP2014086992A (en) * 2012-10-26 2014-05-12 Citizen Holdings Co Ltd Serial communication system
JP2014135970A (en) * 2013-01-15 2014-07-28 Fujishoji Co Ltd Game machine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040575A (en) * 2006-08-02 2008-02-21 Yokogawa Electric Corp Serial data transfer device and serial data transfer method
JP2008073438A (en) * 2006-09-25 2008-04-03 Sankyo Kk Game machine
JP2008212271A (en) * 2007-03-01 2008-09-18 Heiwa Corp Game machine
JP2008220409A (en) * 2007-03-08 2008-09-25 Heiwa Corp Game machine
JP2010088668A (en) * 2008-10-08 2010-04-22 Sophia Co Ltd Game machine
JP2014086876A (en) * 2012-10-23 2014-05-12 Seiko Epson Corp Serial communication circuit, integrated circuit device, physical amount measurement device, electronic apparatus, mobile, and serial communication method
JP2014086992A (en) * 2012-10-26 2014-05-12 Citizen Holdings Co Ltd Serial communication system
JP2014135970A (en) * 2013-01-15 2014-07-28 Fujishoji Co Ltd Game machine

Also Published As

Publication number Publication date
JP6552178B2 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
JP6118302B2 (en) Game machine
JP6496370B2 (en) Game machine
JP6559319B2 (en) Game machine
JP6310380B2 (en) Game machine
JP2017136490A (en) Game machine
JP6200399B2 (en) Game machine
JP6454432B2 (en) Game machine
JP6449952B2 (en) Game machine
JP2019171223A (en) Game machine
JP6309428B2 (en) Game machine
JP6302819B2 (en) Game machine
JP6200400B2 (en) Game machine
JP6563108B2 (en) Game machine
JP6149025B2 (en) Game machine
JP6080828B2 (en) Game machine
JP6302821B2 (en) Game machine
JP6585677B2 (en) Game machine
JP2018108447A (en) Game machine
JP6552662B2 (en) Game machine
JP6200398B2 (en) Game machine
JP6198705B2 (en) Game machine
JP6664356B2 (en) Gaming machine
JP2019141733A (en) Game machine
JP6552178B2 (en) Game machine
JP6267628B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171012

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20171222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190702

R150 Certificate of patent or registration of utility model

Ref document number: 6552178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250