JP2016080547A - 位置制御装置 - Google Patents
位置制御装置 Download PDFInfo
- Publication number
- JP2016080547A JP2016080547A JP2014213183A JP2014213183A JP2016080547A JP 2016080547 A JP2016080547 A JP 2016080547A JP 2014213183 A JP2014213183 A JP 2014213183A JP 2014213183 A JP2014213183 A JP 2014213183A JP 2016080547 A JP2016080547 A JP 2016080547A
- Authority
- JP
- Japan
- Prior art keywords
- multiplication
- phase
- signal
- unit
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
【課題】位置検出用エンコーダ信号を逓倍して高精度に位置を検出する際に、速度が速くなった時にも制御部による処理の破たんを抑えることができる位置制御装置を提供する。
【解決手段】駆動部の駆動に応じた信号を生成する信号生成手段と、前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、前記逓倍手段の逓倍数を変更する変更手段とを備え、前記変更手段は逓倍数を変更する前後で前記逓倍手段が生成する逓倍信号の位相をそろえるをそろえることを特徴とする位置制御装置。
【選択図】図1
【解決手段】駆動部の駆動に応じた信号を生成する信号生成手段と、前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、前記逓倍手段の逓倍数を変更する変更手段とを備え、前記変更手段は逓倍数を変更する前後で前記逓倍手段が生成する逓倍信号の位相をそろえるをそろえることを特徴とする位置制御装置。
【選択図】図1
Description
本発明は、駆動機構の位置制御に関し、特に位置制御にエンコーダを用いた位置制御装置に関するものである。
従来、駆動機構の位置制御に関して、検出分解能を上げるために検出信号を逓倍する技術が知られている。
例えば、特許文献1では、検出信号としてのエンコーダ信号に対して複数の逓倍数を切り替えられる逓倍機能を有し、駆動速度に応じて逓倍部による逓倍数を切り替える技術が開示されている。そして、特許文献1によれば、速度が低い時にはエンコーダ信号周期が長くなるために、逓倍数を高くする。一方で、速度が速くなると、逓倍エンコーダ信号周期が短くなり制御が追い付かなくなるために、逓倍数を低くして逓倍エンコーダ信号の周期を処理に要する時間より長くする技術が開示されている。
しかしながら、上述の特許文献で開示された従来技術は、回転速度を検出するための技術であり、位置検出を行う際には逓倍を切り替えてしまうと偽パルスや位置の誤カウントが生じてしまう。その結果として、位置の検出を間違えてしまう場合がある。
本発明はかかる問題を解決することを目的とし、高精度に位置を検出する際に、速度が速くなった時にも制御部による処理の破たんを抑える撮像装置を提供することを目的とする。
上記目的を達成するために、本発明は、駆動部を駆動するための位置を制御する位置制御装置であって、駆動部の駆動に応じた信号を生成する信号生成手段と、前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、前記逓倍手段の逓倍数を変更する変更手段とを備え、前記変更手段は逓倍数を変更する場合に前記逓倍手段が生成する逓倍信号の位相をそろえることを特徴とする。
本発明によれば、高精度に位置を検出する際に、速度が速くなった時にも制御処理を破たんすることなく処理することを可能となる。
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。なお、以下の実施例において示す構成は一例に過ぎず、本発明は、図示された構成に限定されるものではない。
(実施例1)
図1は、本発明における撮像装置の一例を示すブロック図である。図1において、100は本発明における撮像装置である。110は被写体からの光を撮像部に集光するレンズであり、不図示のズーム機構、絞り機構、フォーカス機構、防振機構等を含む。
図1は、本発明における撮像装置の一例を示すブロック図である。図1において、100は本発明における撮像装置である。110は被写体からの光を撮像部に集光するレンズであり、不図示のズーム機構、絞り機構、フォーカス機構、防振機構等を含む。
130はレンズ110の撮像向きを変更するパン/チルト駆動部(以下、PT駆動部と称することが有る)である。PT駆動部は、不図示のアクチュエータやギア機構等を含み、レンズ110の撮像向きを可変とする。
140はPT駆動部130を制御するパン/チルト制御部(以下、PT制御部と称することが有る)である。PT制御部140は後述する通信部170で受信した制御パラメータ等に基づいて、PT駆動部130を制御する。なお、PT駆動部130及びPT制御部140はパン方向とチルト方向は夫々独立に可変することが可能である。また、それ以外の方向への可変する構成を含むようにしてもよい。
150は後述するCPU160等が実行するプログラム格納領域、プログラム実行中のワーク領域、後述する撮像部120が生成する撮像画像の格納領域等、データの格納領域として使用されるメモリである。また、メモリ150は、撮像装置100の撮像方向やPT駆動部130を駆動するための制御パラメータ等を保持する。CPU160は、ネットワーク180経由または直接的なユーザー等の指示に応じて、PT制御部130に対して駆動命令を行う。そして、この駆動命令を受けた制御部140はPT駆動部130の所定の制御を行う。なお、この制御パラメータにはパンまたはチルト位置、駆動速度、駆動加速度等が含まれる。また、メモリ150は、後述の通信部170が受信した命令の実行を保留するための命令保留キューも保持する。
160は全体を制御する中央演算処理回路(以下、CPUと称することがある)である。また、CPU160はメモリ150等に保持されたプログラム等を実行する。
170はネットワーク通信部、180は外部装置であるクライアント等と接続するためのネットワークである。ネットワーク通信部170はバッファ等を含み、符号化された撮像画像を一時的にバッファすることができる。そして、バッファされた撮像画像を通信回路(以下、I/Fと称することがある)経由でネットワーク180に出力する。このI/Fは、バッファから出力された撮像画像をパケット化し、パケット化した撮像画像を通信端子経由でネットワーク180に送信する。ここで、通信端子は、LANケーブルが接続されるLAN端子等で構成される。なお、外部装置であるクライアントは、ネットワーク180に接続されるコンピュータ装置として構成されており、典型的には、パーソナルコンピュータ(以下、PCと称することがある)などの汎用コンピュータである。
なお、ネットワーク180は、例えばEthernet(登録商標)等の通信規格を満足する複数のルータ、スイッチ、ケーブル等から構成される。本実施例においては、撮像装置100との通信を行うことができるものであればその通信規格、規模、構成を問わない。
例えば、ネットワーク180は、インターネットや有線LAN(Local AreaNetwork)、無線LAN(Wireless LAN)、WAN(Wide Area Network)等により構成されてもよい。なお、本実施例における撮像装置100は、例えば、PoE(Power Over Ethernet(登録商標))に対応していても良く、LANケーブルを介して電力を供給されても良い。
なお、本実施例における撮像装置100は、動画像を撮像する監視カメラであり、より詳細には、監視に用いられるネットワークカメラであるものとする。また、本実施例における外部装置を含めた監視システムは撮像システムの一例である。
ここで、本実施例の撮像装置100の一般的な動作に関して例示する。レンズ110を介して入射した光は撮像部120により撮像され、画像データとしてメモリ150に一端記憶される。撮像されメモリ150に記憶された画像データは、通信部170によりネットワークを介して通信を行うために圧縮・符号化され、また、通信に必要なプロトコル処理等が行われネットワーク180を介して図示しないクライアント装置に対して送信される。
また、図示しないクライアント装置より送信されたコマンドは、ネットワーク180を介して通信部170に入り、CPU等により解釈される。クライアント装置より送信されたコマンドが撮像に関するコマンドであるときには、CPU160より撮像部120に対して撮像パラメータの設定が行われる。そして、設定結果を通信部170経由でクライアント装置に返送する。
また、クライアント装置より送信されたコマンドが撮像方向を変更するためのコマンドを含む場合は、CPU160よりPT制御部140に対してPT駆動コマンドが送られる。PT制御部140は、PT駆動部130を制御して指示された位置に対してパンまたはチルト機構を駆動する。なお、クライアント装置より送信されたコマンドにはPT駆動部130を駆動するための制御パラメータや、ユーザー等の指示が含まれる。
図2は、パンおよびチルト駆動機構を有する撮像装置100を示す図である。図2(a)は撮像装置100を側面側から見た図であり、パン駆動機構はボトムケース201とターンテーブル202で構成され、パン回転軸203を中心にターンテーブル202が回転する構造である。本実施例における、撮像装置100はパン方向に360度回転可能である。つまり、パン方向に回転角度は制限されずに回転可能である。
また、図2(b)はカメラ100を正面側から見た図であり、チルト駆動機構はレンズ支柱204とケース206で構成され、チルト回転軸205を中心にケース206が回転する構造である。本実施例における、撮像装置100はチルト方向に180度回転可能である。なお、90度以上チルト駆動する場合は、画像が上下反転してしまう。そのため、本実施例の撮像装置100は、所定のチルト角度に達した際にネットワーク180へ送信する前に、画像を反転する動作をおこなう。
パン/チルト(以下、PTと称することがある)の各駆動機構を有するネットワークカメラでは、図2に示したように、チルト回転軸205を中心としてケース206が回転する。また、パン回転軸203を中心としてターンテーブル202が回転する。チルト角度が0度(水平)のときにパン回転を行うと、撮像画像は水平方向に移動する。また、チルト角度が90度(垂直上向き)のときにパン回転を行うと、撮像画像は画像のセンターを中心にして回転する。チルト角度がこれらの間の角度、すなわち0〜90度の間の場合には、パン回転を行うと光軸がチルト角度に応じた円錐の側面を回るために、撮像画像の動きは円弧状の動きとなる。
図3は、PT駆動部130とPT制御部140の説明図である。PT駆動部130において、132はPT駆動部のアクチュエータであり、PT制御部140からのドライブ信号によって、実際にPT駆動を行う。
134はPT駆動部の位置検出部であるアナログエンコーダである。本実施例のアナログエンコーダは、LED等の発光素子、エンコーダスケール(回転スリット円板)、受光IC等からなる。LED発光素子からのコードホイールの等間隔のスリットを通った光が、受光IC上のフォトダイオードに伝わり、2相のアナログ信号(A相とB相)を出力する。A相とB相の位相関係は1/4周期ずれて出力される。この出力を処理することによって、アクチュエータの「回転方向」、「回転位置」、「回転速度」等を知ることができる。本実施例おけるアナログエンコーダ134は、駆動部の駆動に応じた信号を生成する信号生成部に相当する。
300はアナログエンコーダからの2相のアナログ信号をA/D変換するためのA/D変換器である。アナログエンコーダから出力されたアナログ信号を、デジタル信号に変換する。
310はデジタル変換された2相エンコーダ信号より角度計算をする角度計算部である。角度計算部310はA/D変換器310から入力されたデジタル化された2相エンコーダ信号から角度を求め、その結果を角度値として出力する。
320は角度計算部310により計算された角度値より2相のエンコーダ信号を生成する2相パルス生成部であり、330はエンコーダカウンタ部である。2相パルス生成部320及びエンコーダカウンタ部330の詳細な構成は後述する。
340はパン/チルト制御CPU(以下、PT制御CPUと称することがある)である。PT制御CPU340は2相パルス生成部320及びエンコーダカウンタ部330からの信号を基にして、PT駆動部130の制御を行う。また、メモリ150等に記憶されたプログラムやパラメータ等を読み出し、PT駆動部130の制御を行う。なお、PT制御CPU340はCPU160に含まれる構成としてもよい。
350はアクチュエータ132を駆動するためのモータドライバである。PT制御CPU340からの制御信号に基づいて、PT駆動部130を駆動する駆動信号を生成し出力する。なお、パン、および、チルトは、それぞれ独立したブロックであり、PT駆動部130、および、PT制御部140はPT制御CPU340を除いてすべて2系統ある。しかし、2系統が同様のブロックであるために、ここでは説明を簡略化するために、1系統のみを図示し、図4を用いてこれを説明する。
図1のCPU160よりPTの駆動指示を受けたPT制御CPU340は、モータドライバ350を介してモータ132を駆動して目標位置に撮像方向を移動させる。その際に、目標位置に正確に停止させる目的でアナログエンコーダ134を設けている。アナログエンコーダは、図示しないエンコーダスケールを読み取り、このエンコーダパターンに合わせて2相の疑似サイン波の信号を出力する。アナログエンコーダより出力された2相のアナログ信号(A相、B相)はA/D変換器300に入りデジタルデータに変換される。パルス信号であるデジタルデータに変換されたエンコーダ信号(A相、B相)は角度計算部310で逆正接(tan−1)計算を行い、疑似サイン波の角度を計算する。2相パルス生成部320では、角度計算部310により計算された角度値をもとに、PT制御CPU340より設定された逓倍数により2相エンコーダ信号を生成する。そして、生成した2相パルスが変化するエッジ部でPT制御CPU340に対して割り込みをあげる。2相パルス生成部320により生成された2相エンコーダ信号はエンコーダカウンタ部330に入力されて、後述する位置カウンタ、および、周期カウンタにより位置、速度の検出を行う。PT制御CPU340は、2相パルス生成部320から出力された割り込み信号に応じてエンコーダカウンタ部330より位置カウンタ、周期カウンタの値を読みだし、アクチュエータ132を制御して指示された目標位置に停止させる。なお、本実施例において、デジタルデータに変換されたエンコーダ信号を出力するA/D変換器300はパルス信号生成部に相当する。
図5は、2相パルス生成部320とエンコーダカウンタ330の内部に関しての説明図である。323は角度値から高逓倍用の2相エンコーダ信号(A相H、B相H)と低逓倍用の2相エンコーダ信号(A相L、B相L)の2組の2相エンコーダ信号を生成するための2相パルス生成テーブルである。角度計算部310から入力された角度値に基づき格納されたテーブルを参照して、2相のエンコーダ信号を生成する。この際に、PT制御CPU340より生成パルスの逓倍切り替え信号に基づいて逓倍化された信号を生成する。ここで、本実施例における2相パルス生成部320により生成された2相エンコーダ信号は撮像方向を変更する際の回転信号に相当する。そして、2相パルス生成部320は回転信号を発生させる信号発生部に相当する。
325は2相パルス生成テーブル323により生成された2相のエンコーダ信号から割込み信号を生成する割込み生成部である。
327は高逓倍のエンコーダ信号と低逓倍のエンコーダ信号を切替えるセレクタである。後述する切り替え判定329からの入力信号に基づいて信号の切り替えを行う。
329は2組のエンコーダ信号の位相を比較し、切り替え判定を行うための切替え判定部である。PT制御CPU340より生成パルスの逓倍切り替え信号及び2相パルス生成テーブル323からの信号に基づいて、切り替え判定を行い、結果をセレクタ327に出力する。
332はエンコーダカウンタ330の中の位置カウンタであり、334はエンコーダカウンタ330の中の周期カウンタである。夫々、2相パルス生成テーブル322から入力される2相のエンコーダ信号の発生数とタイミングから位置と周期を検出し、位置情報及び速度情報490を出力する。つまり、位置情報及び速度情報490を用いて位置検出及び速度検出を行うことができる。
ここで、2相パルス生成テーブル323は、逓倍数、計算された角度値に応じてA相、B相のエンコーダ信号のそれぞれの値(0/1)を格納したテーブルである。そして、逓倍数を設定し、角度値を入力することにより、A相、および、B相の値(0/1)を出力するものである。この2相パルス生成テーブル323に対して、図3のPT制御CPU340により逓倍数が設定され、図3の角度計算部310により計算された角度値が入力されることにより、2相のエンコーダ信号が出力される。2相パルス生成テーブル323より出力された2種類のエンコーダ信号(A相H、B相H、および、A相L、B相L)は、切替え判定部329、および、セレクタ327に入力される。切替え判定部329では、PT制御CPU340より逓倍切替え命令を受け取ると、低逓倍エンコーダ信号の位相をもとに所定のタイミングにより逓倍切替え信号をセレクタ327に出力する。そして、エンコーダ信号の切替え(高逓倍用から低逓倍用、または、低逓倍用から高逓倍用)を行う。切替えを行う所定のタイミングに関しては、後で詳細に説明する。切替え判定部329による逓倍切替え信号をエンコーダカウンタ330に送り、位置カウンタ332に対して変更した逓倍数に合わせたエンコーダ信号エッジごとの加算(減算)値を設定する。切替えられたエンコーダ信号は、割込み生成部325、および、エンコーダカウンタ330に入る。割込み生成部325では、エンコーダ信号のエッジごとにPT制御CPU340に対して位置制御、および、速度制御を行うための割込み信号を生成する。エンコーダカウンタ330では、位置をカウントする位置カウンタ332、周期をカウントする周期カウンタ334、に入力される。位置カウンタ332では、切替えられたエンコーダ信号のエッジごとに逓倍数に応じた値を加算、または、減算を行う。
図6、図7を用いて、本実施例の制御フローを説明する。図5は、メインルーチンの制御フローであり、図6は、割込みルーチンの制御フローである。これらの処理は共に、PT制御CPU340が実行する。
図6において、最初にステップS100において、PT制御CPU340はアナログエンコーダの逓倍部(図5の2相パルス生成部320)に対してエンコーダ逓倍数の設定を行う。ここでは、逓倍数を高い逓倍(例えば4逓倍)に設定する。そして、処理をステップS120に進める。
ステップS120では、PT制御CPU340は図1の全体制御用のCPU160よりパン、チルトの駆動命令が入力されるのを待つ。なお、本駆動命令はCPU160等からPT制御部140に入力される。駆動命令が入力されると、ステップS130に処理を進める。
ステップS130において、PT制御CPU340は、CPU160より駆動命令が入力されると、その目標位置、目標速度に従い、図1のPT駆動部130に対してアクチュエータの駆動を行う。具体的には、PT制御CPU340は、設定された目標位置、目標速度に従った制御命令をドライバ350に対して出力する。制御命令を受けたドライバ350は所定の周期のパルス電圧をアクチュエータ132に印加し、動作を行う。動作を開始した後に、PT制御CPU340は、ステップS150に処理を進める。
ステップS150において、PT制御CPU340は、割り込みルーチンの制御フローを実行する。本動作の詳細は、図7を用いて後述する。本動作によって、割り込み制御部324からの割込みをもとに位置制御、速度制御等の駆動制御を割込みルーチンの中で行う。この際、速度vに応じて適切な割り込みタイミングに制御される。そして、PT制御CPU340は、ステップS160に処理を進める。
ステップS160において、PT制御CPU340は、現在の位置と速度等を監視し、設定された目標位置と差分から、適切に速度制御を行い停止制御する。具体的には、目標位置との差分が所定量以下となった場合に徐々に又は段階的に速度を低下させて、停止させる。そして、PT駆動が終了し、モータが停止するとメインルーチンでのPT駆動を終了し、次のPT駆動命令待ちとして、PT制御CPU340はステップS120に処理を戻す。
次に図7を用いてPT駆動時の割込みルーチンステップS150についての制御フローを説明する。
PT駆動が開始すると、図1のPT駆動部130のモータが動き出し、これに伴い、エンコーダ信号のタイミングに応じて割込みが入ってくる。この割込みにより、割り込みルーチン150が実行され、PT部の位置制御、および、速度制御が行われることとなる。
まず、ステップS200において、PT制御CPU340は、エンコーダカウンタ330に含まれる位置カウンタ332、および、周期カウンタ334の値を読み出す。位置カウンタ332の値を読み出すことによりPT部の位置情報を得ることができ、また、周期カウンタ334の値を読み出すことにより、PT部の速度情報を得ることができる。読み出した情報はメモリ150に保持するようにしてもよいし、PT制御部140内の不図示のメモリ等に保持するようにしてもよい。そして、PT制御CPU340は、ステップS210に処理を進める。
ステップS210において、PT制御CPU340は、ステップS200で得たPT部の位置情報、および、速度情報をもとにPT駆動部130に対して位置制御、および、速度制御を行う。本実施例の撮像装置100は、速度制御として、停止状態より駆動開始すると、目標速度に向けて所定の加速度で加速する加速制御を行う。そして、目標速度に達した場合には、その速度を維持する定速制御を行う。そして、目標位置に対して所定量近づいた段階で、減速して目標位置に停止するための減速制御、停止制御等を行う。各所定の加速度や速度等はメモリ150にパラメータとして保持されている。また、本パラメータも外部からネットワーク経由で設定可能である。また、位置制御は目標位置に停止するための停止位置制御だけではなく、加速状態より一定速度に移る位置の計算、また、一定速度より減速を開始する位置の計算等が含まれる。この位置制御、および、速度制御の内容に関しては、異なる制御方式や制御方法等を用いてもよい。この位置制御、および、速度制御のために複雑な計算が要求されるものもあり、一般的に処理時間がかかるものである。そして、PT制御CPU340は、ステップS240に処理を進める。
ステップS220では、PT制御CPU340は、ステップS210での位置制御、および、速度制御が終わると、周期カウンタ334の値を読み出すことにより検出した現在の速度と、現在の逓倍率によって、逓倍数を変える処理を行う。具体的には、現在の速度vをあらかじめ決められた速度v0と比較する動作を行う。そして、速度を2つのレベルに分けてそれぞれの速度領域において、逓倍数の設定を行うことを例として説明する。まず速度vがあらかじめ決められた速度v0より遅いとき(v<v0)はステップS230に処理を進めて、高逓倍になるように逓倍数を設定する。これは、停止位置制御を行うためにエンコーダの逓倍数を高く設定し、エンコーダ分解能をあげ、目標位置に正確に停止させるためである。一方で、速度がv0より速い場合にはステップS235に処理を進めて逓倍数を低逓倍に設定する。これは、停止位置制御を行うのではなく速度がある程度速くなってきたために、エンコーダ信号の逓倍数を低く設定し、エンコーダ分解能を下げて高速時のエンコーダ信号周期を下げ、割込み時間間隔を確保するためである。
ステップS230では、速度がv0より遅いとき(v<v0)には、現在の逓倍数を確認する。そして、現在の逓倍数が高逓倍であればそのまま逓倍数を変更せずに割込みを終了する。一方で、速度が高速より減速してきていて、現在の逓倍数が低逓倍であったときには、ステップS250に処理を進める。
ステップS250では、PT制御CPU340は、高逓倍より低逓倍に逓倍数を変更する。逓倍数を変更する際には、図4切替え判定部329に切替え信号を出力し、所定のタイミングで逓倍数を切り替える。逓倍数を切り替えた後は、割込みを終了する。
また、ステップS235では、速度がv0より速いとき(v0<=v)には、現在の逓倍数を確認する。そして、現在の逓倍数が低逓倍であればそのまま逓倍数を変更せずに割込みを終了する。一方で、速度が低速より加速してきていて、現在の逓倍数が高逓倍であったときには、ステップS255に処理を進める。
ステップS255では、PT制御CPU340は、高逓倍より低逓倍に逓倍数を変更する。逓倍数を変更する際には、図4切替え判定部329に切替え信号を出力し、所定のタイミングで逓倍数を切り替える。逓倍数を切り替えた後は、割込みを終了する。
次に図8から図11を用いて、実際に逓倍を切替えるタイミングについて説明する。
図8は、位置カウンタが増加方向に動いているときに、低逓倍から高逓倍に逓倍を切替える図である。横軸は時間であり、最上段の矢印方向が示すように左から右に時間が進んでいく。ここでは説明を簡単にするために、低逓倍は1逓倍、高逓倍は4逓倍として説明を行う。もちろんこれに限るわけではなく、先に説明したように、低逓倍は4逓倍、高逓倍は32逓倍等いろいろな組合せが考えられる。2段目は1逓倍(低逓倍)の際のA相、B相の信号である。3段目は4逓倍(高逓倍)のA相、B相の信号である。2段目、3段目に示したエンコーダ信号の実線部分は、切替えによりセレクタ327より出力される実際の信号を示していて、波線部分は切替えにより出力されない部分を示している。4段目に矢印で、逓倍の切替えタイミングを示している。5段目は4段目に示した切替えタイミングでセレクタ327を切替えて出力されたエンコーダ信号のA相、B相である。6段目はセレクタ327より出力されたエンコーダ信号の各エッジに対して位置カウンタ332に加算すべき位置加算値を示している。最下段は位置カウンタ332の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時に、切替える必要がある。つまり、低逓倍側のA相の立ち上りと、高逓倍側のA相立ち上がり、この位置が逓倍を切替えるタイミングとなる。5段目に示した位置カウンタ332に加算すべき位置加算値は、低逓倍時には逓倍数が1逓倍であるために“+1”であり、高逓倍時には逓倍数が4逓倍であるために“+1/4”となる。この加算値により加算された結果が最下段に示した位置カウンタのカウント値である。
図9は、位置カウンタが増加方向に動いているときに、高逓倍から低逓倍に逓倍を切替える図である。格段が表している信号は図8と同様である。そして、最下段は位置カウンタ332の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時に、切替える必要がある。低逓倍側のA相の立ち上りと、高逓倍側のA相立ち上がり、この位置が逓倍を切替えるタイミングとなる。ここで、切替えタイミングになった時に、加算値を切替え後の加算値に変更する。この加算値により加算された結果が最下段に示した位置カウンタのカウント値である。
図10は、これまでとは逆に位置カウンタが減少方向に動いているときに、つまりPT駆動部130が逆方向に回転し、低逓倍から高逓倍に逓倍を切替える図である。横軸は時間であり、最上段に矢印で示したように、この図は右から左に時間が進んでいく。そして、格段が表している信号は図8と同様である。最下段は位置カウンタ332の値を示している。逓倍数を切替えるために切替える両者の逓倍エンコーダ信号の位相が合っていることが条件であるために、低逓倍側のA相の立ち下りと、高逓倍側のA相立ち下り、この位置が逓倍を切替えるタイミングとなる。6段目に示した位置カウンタ332に加算すべき位置加算値は、低逓倍時には逓倍数が1逓倍であるために“−1”であり、高逓倍時には逓倍数が4逓倍であるために“−1/4”となる。この加算値により加算された結果が最下段に示した位置カウンタのカウント値である。ここで、加算値がプラスかマイナスかは、エンコーダの進む方向、すなわち、撮像装置のパンの駆動方向(時計方向か反時計方向)によってきまる。ここでは、図8、図9とは逆方向、すなわち、反時計方向であるために加算値はマイナスとなる。この加算値がプラスかマイナスかは、位置カウンタに入力される2相のエンコーダ信号の位相状態によって決定されるために、エンコーダカウンタ330で判定されて自動的にプラス/マイナスの符号が付加される。ここで、切替えタイミング時に、加算値を切替え後の加算値に変更する。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時に、切替える必要がある。駆動方向が反時計方向であり、位置カウンタが減少方向に動いているときには、この条件において、A相、または、B相のいずれかの相が変化する時に、位置カウンタ332に対する加算値は、変更後の加算値にしておく必要がある。図5の切替え判定部329では、高逓倍エンコーダ信号と低逓倍エンコーダ信号がともに入力しているために、両者の位相の合致、および、同時変化のタイミングを知ることができる。例えば、エンコーダ信号はエッジ4回ごとに位相が元に戻る。また、1逓倍信号と4逓倍信号では、4逓倍信号のエッジ4回ごとに1逓倍信号のエッジが現れるため、1逓倍信号の1周期中(エッジが4回)に、4逓倍信号は4周期(エッジが16回)となる。このために、1逓倍信号のエッジ4回、4逓倍信号のエッジ16回に1回、両者の位相の合致、および、同時変化が起こることになる。すなわち、前回の両者の位相の合致、および、同時変化を基準として、4逓倍信号のエッジが15回現れると、両者の位相が合致し、次のエッジは両者が同時に変化する。
両者の位相関係を比較するとともに、エッジの回数を数えることにより、切替えタイミングが分かる。このため、切替え直前に位置カウンタ332に対して加算値を設定することが可能である。
図11は、図10と同様に位置カウンタが減少方向に動いているときに、高逓倍から低逓倍に逓倍を切替える図である。最下段は位置カウンタ332の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時に、切替える必要がある。低逓倍側のA相の立ち下りと、高逓倍側のA相立ち下り、この位置が逓倍を切替えるタイミングとなる。
図12は、PT駆動制御により、PT駆動部の動作を示した図である。横軸が時間を、縦軸は速度を示している。PT駆動部が駆動を開始して、加速し、一定速度に移り、減速、停止している様子を示している。縦軸上に、あらかじめ決められたv0を置き、その時の速度に応じた逓倍数の切替えを示している。
本実施例では、速度領域を高速、低速に分けてその速度領域に対して、低速時には高逓倍、高速時には低逓倍、というように説明を行った。本発明がこれに限定されるものではなく、速度領域を3つ、または、それ以上に分けて、それぞれの領域で逓倍数を切替えていくのもよい。さらに、速度領域の分け方(v0)や、逓倍数を“あらかじめ決められた“と説明してきたが、これをダイナミックに変更することも構わない。たとえば、要求された停止精度に応じて、低速時の逓倍数を変更し、この逓倍数に応じて速度領域、および、それぞれの逓倍数を変更することにより、より最適な制御を可能とするものである。
以上説明してきたように、PT駆動機構を有する撮像装置において、停止位置分解能、および、停止位置精度を上げるためにアナログエンコーダ信号を逓倍すること行った際に、速度を速くなると、逓倍エンコーダ周期が短くなる。この逓倍エンコーダ周期が短くなったときに、逓倍エンコーダ信号の全てのエッジにおいて割込みをCPUに対して入れていくと位置制御処理、および、速度制御処理を行う割込み処理ルーチンでの処理時間が追いつかなくなってしまう。このために、速度に応じて逓倍数を変更することにより、逓倍エンコーダ信号による割込み周期を一定時間より短くすることなく、高速時にもCPUによる割込み処理を間に合わせることが可能となった。また同時に、停止制御等細かく制御を必要とする低速時には高い逓倍数により細かいエンコーダ分解能をもって処理することが可能となった。これにより、パン/チルト制御CPUに対して特別高い制御能力を持たせることなく、安価なCPUにおいても、速度によらずに円滑な制御を可能とした。さらに、逓倍数を切替える際に問題となった位置カウンタの誤カウントに関しても、逓倍を切替える際の逓倍信号の位相を合わせることにより誤カウントなくし、正確な位置制御を行うことを可能とした。
(実施例2)
実施例1では、ハードウェアにより逓倍を切替える実施例を説明した。実施例2では、位相を比較して切替えタイミングを特別なハードウェアではなく、CPUによって直接的に逓倍を切替える方法を説明する。
実施例1では、ハードウェアにより逓倍を切替える実施例を説明した。実施例2では、位相を比較して切替えタイミングを特別なハードウェアではなく、CPUによって直接的に逓倍を切替える方法を説明する。
実施例2において、全体のブロック図、および、PT駆動部130とパン/チルト制御部140は同じである。図5における2相パルス生成部320、および、エンコーダカウンタ330の中が異なっている。
図13は、本発明の実施例2による2相パルス生成部320とエンコーダカウンタ330の説明図である。322は入力された角度値から逓倍した2相エンコーダ信号を生成する2相パルス生成部、325は2相パルス生成テーブル322により生成された2相のエンコーダ信号から割込み信号を生成する割込み生成部、である。2相パルス生成テーブル322は、複数の逓倍数それぞれに対して、各角度値に対する2相の逓倍エンコーダ信号の状態を記憶したテーブルであり、角度値、および、逓倍数を入力として、2相の逓倍エンコーダ信号を出力する。ここでは、パン/チルト制御CPU340より逓倍数が設定され、図3の角度計算部310によって計算、出力された角度値に対応した2相の逓倍エンコーダ信号を出力する。2相パルス生成テーブル322より出力されたA相、B相のエンコーダ信号は、割込み生成部326とエンコーダカウンタ330に入力される。割込み生成部326に入力されたエンコーダ信号460、465は、2相のエンコーダ信号の各エッジを検出し、このエッジよりPT制御CPU340に対して、速度制御、および、位置制御をおこなうように割込み信号485を発生させる。ここで、PT制御CPU340は、逓倍切替え時に、2相パルス生成テーブル322に対して逓倍数を設定するとともに、位置カウンタ332に対して切替えた逓倍数に応じて位置加算値を設定する。
図14は、本発明の実施例2による割込みルーチンの制御フロー図である。実施例2においては、PT駆動制御のメインルーチンは実施例1と同様であり、割込みルーチンのみ異なる。これらの処理はPT制御CPU340が実行する。なお、図7と同じステップ番号で示した処理は、図7と同様の処理であるため、その説明を省略する。
ステップS240では、PT制御CPU340は、逓倍切り替え条件が満たされるかを判定する。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時である。この切替えタイミングをはかるために、上記逓倍切替え条件に合致するかの判定を行う。ここでは、高逓倍から低逓倍への切替えであるために高逓倍エンコーダ信号による割込みを数えること、または、位置カウンタの値によりタイミングをはかることができる。実施例1で説明したように、例えば、1逓倍と4逓倍で逓倍数を切替える場合には、基準となる低逓倍側のエッジ数の4倍のところが高逓倍、低逓倍の位相の合致、および、同時変化を満たすことができる。そして、条件と合致したと判定された場合はステップS252に処理を進める。また、所定の時間内または回数内で逓倍切替え条件が合致しない時にはそのまま割込みルーチンを抜ける。低逓倍から高逓倍への切替えを行う際には、最大でも高逓倍エンコーダ信号から4回のエンコーダ割込みが入ると、上記逓倍切替え条件に合致するので、この逓倍切替え条件に合致するまでは現在の低逓倍の状態を続けることになる。
ステップS252では、PT制御CPU340は、逓倍切替え条件に合致すると、逓倍数を低逓倍から高逓倍に変更する処理を行う。逓倍数を変更する際には、図12の2相パルス生成テーブル322に切替え後の逓倍数を設定し、高逓倍の逓倍数に切り替える。また、同時に、位置カウンタに対して逓倍数を切替えたために切替えた高逓倍に対応した位置カウンタに対する位置加算値を設定する。そして、ステップS253に処理を進める。
ステップS253では、PT制御CPU340は、逓倍数を切替えた後に、パン、チルトの駆動方向による位置カウンタの増加/減少方向(+/−)を確認する。現在の駆動方向により位置カウンタが“+”方向すなわちカウンタ値が増加方向に進んでいるときには、何もしないでそのまま割込みルーチンを抜ける。逆に、現在の駆動方向により位置カウンタが“−”方向すなわちカウンタ値が減少方向に進んでいるときには、ステップS254に処理を進める。
ステップS254では、PT制御CPU340は、位置カウンタの補正が必要となり、この位置カウンタの補正を行う。実施例2では、2相パルス生成テーブル322より設定された逓倍数による1組の2相エンコーダ信号が出力され、この信号より割込みを生成してPT制御CPU340が割込み処理を行っている。このために、逓倍数を切替える際に、割込みが発生した直後に、逓倍切替え条件に合致しているかをチェックし、逓倍を切替えている。すなわち、事前に逓倍切替え条件に合致することを予想することはできない。このために、駆動方向により位置カウンタが減少方向に動いているときには、逓倍数を切替えた際に、切替え後に新たな位置カウンタへの加算値を設定するために位置カウンタがずれてしまう。これを補正するために、図13の位置カウンタ332に対して補正データを書き込む。この位置カウンタ補正に関しては、後で詳しく述べる。駆動方向により位置カウンタが増加方向に動いているときには、逓倍数を切替えた際に位置カウンタがずれることはないために、位置カウンタ補正を行わない。
一方で、ステップS245で、PT制御CPU340は、逓倍切り替え条件が満たされるかを判定する。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時である。この切替えタイミングをはかるために、上記逓倍切替え条件に合致するかの判定を行う。ここでは、低逓倍から高逓倍への切替えであるために高逓倍エンコーダ信号による割込みを数えること、または、位置カウンタの値によりタイミングをはかることができる。そして、逓倍切替え条件に合致すると、ステップS257に処理を進める。また、逓倍切替え条件が合致しない時にはそのまま割込みルーチンを抜ける。
そして、ステップS257では、PT制御CPU340は、逓倍切替え条件に合致すると、逓倍数を高逓倍から低逓倍に変更する処理を行う。逓倍数を変更する際には、図12の2相パルス生成テーブル322に切替え後の逓倍数を設定し、低逓倍の逓倍数に切り替える。また、同時に、位置カウンタに対して逓倍数を切替えたために切替えた低逓倍に対応した位置カウンタに対する位置加算値を設定する。そして、ステップS258に処理を進める。
ステップS258では、PT制御CPU340は、逓倍数を切替えた後に、パン、チルトの駆動方向による位置カウンタの増加/減少方向(+/−)を確認する。現在の駆動方向により位置カウンタが“+”方向すなわちカウンタ値が増加方向に進んでいるときには、何もしないでそのまま割込みルーチンを抜ける。逆に、現在の駆動方向により位置カウンタが“−”方向すなわちカウンタ値が減少方向に進んでいるときには、ステップS259に処理を進める。
ステップS259では、PT制御CPU340は、位置カウンタの補正が必要となり、この位置カウンタの補正を行う。駆動方向により位置カウンタが増加方向に動いているときには、逓倍数を切替えた際に位置カウンタがずれることはないために、位置カウンタ補正を行わない。
次に、実施例1と同様に逓倍を切替えるタイミングについて説明する。
駆動方向により位置カウンタが増加方向に動いているときには、低逓倍から高逓倍への切替え、および、高逓倍から低逓倍への切り替えは、実施例1の図8、図9と同様であるためにここでの説明は省略する。ここでは駆動方向により位置カウンタが減少方向に動いているときの場合に関して、先にふれた位置カウンタの補正も含めて説明する。
図15は、位置カウンタが減少方向に動いているときに、低逓倍から高逓倍に逓倍を切替える図である。横軸は時間であり、最上段に矢印で示したように、この図は右から左に時間が進んでいく。図15において2段目から6段目に示している信号は、図10と同様であるため説明は省略する。7段目はPT制御CPU340による位置カウンタの補正を示している。8段目は位置カウンタ332の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時に、切替える必要がある。このために、逓倍を切替えるタイミングは、図15の4段目に示した低逓倍のA相信号の立ち下ったエッジ割込みの後となる。低逓倍のエンコーダ信号により位置カウンタは右側より、“n+5”、“n+4”とカウントしてくる。そして逓倍切替え条件を満たすエンコーダ信号(A相の立ち下り)も同様に位置加算値“−1”であるために“n+3”とカウントする。しかし、この直後に逓倍数を高逓倍(ここでは4逓倍)に変更する。逓倍数を高逓倍(4逓倍)に切替えることにより位置加算値は“−1/4”となる。低逓倍エンコーダ信号のときには、次に低逓倍エンコーダ信号が入るまで位置カウンタでは“n+3”を保持しているが、逓倍数が高逓倍に切替えられたために、高逓倍のエンコーダ信号が入力されるたびに、位置カウンタは“−1/4”されていく。このためにここで、位置カウンタのずれが生じてしまう。このために、PT制御CPU340は、逓倍数の切替えを行った後に、位置カウンタが減少方向に動いているときには、位置カウンタの補正を行う。この場合には、1逓倍から4逓倍に変更されたために、位置カウント値のずれはそれぞれの位置加算値の差“+3/4=−1/4−(−1)”となる。これを位置カウンタ補正値として位置カウンタに加算する。この結果、位置カウンタのカウント値としては、“n+5”、“n+4”、“n+3”とカウントしてきて、PT制御CPU340により逓倍数が切り替えられて、位置カウンタ補正が行われ“n+3+3/4”となる。以降は、高逓倍のエンコーダ信号が入力されるごとに高逓倍用の加算値“−1/4”が加算される。これにより、位置カウンタの値は、“n+3+2/4”、“n+3+1/4”、“n+3”、“n+2−1/4”、・・・、というようにカウントされていく。なお、本実施例においてPT制御CPU340は、駆動部の駆動方向を検出する方向検出手段に相当する。
図16は図15と同様に、位置カウンタが減少方向に動いているときであり、図16では逓倍数が高逓倍から低逓倍に逓倍を切替える図である。7段目はPT制御CPU340による位置カウンタの補正を示している。最下段は位置カウンタ332の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のA相、または、B相のいずれかの相が同時に変化する時に、切替える必要がある。このために、逓倍を切替えるタイミングは、図16の4段目に示したように低逓倍のA相信号が立下がるのと同じ位相で高逓倍のA相信号の立下ったエッジ割込みの後となる。高逓倍のエンコーダ信号により位置カウンタは右側より、“n+6−1/4”、“n+6−2/4”、“n+6−3/4”、“n+5”、・・・、“n+4”、とカウントしてくる。そして逓倍切替え条件を満たすエンコーダ信号(A相の立下り)も同様に位置加算値“−1/4”であるために“n+4−1/4”とカウントする。しかし、この直後に逓倍数を低逓倍(ここでは1逓倍)に変更する。逓倍数を低逓倍(1逓倍)に切替えることにより位置加算値は“−1”となる。高逓倍エンコーダ信号のときには、次に低逓倍エンコーダ信号が入るまでに高逓倍エンコーダ信号が4回入る。そのためにそれぞれ“−1/4”されていくが、逓倍数が低逓倍に切替えられたために、高逓倍のエンコーダ信号が入力されない。このため、位置カウンタは“n+4−1/4”が保持されていく。ここで、位置カウンタのずれが生じてしまう。このために、PT制御CPU340は、逓倍数の切替えを行った後に、位置カウンタが減少方向に動いているときには、位置カウンタの補正を行う。この場合には、4逓倍から1逓倍に変更されたために、位置カウント値のずれはそれぞれの位置加算値の差“−3/4=−1−(−1/4)”となる。これを位置カウンタ補正値として位置カウンタに加算する。この結果、位置カウンタのカウント値としては、“n+6−1/4”、“n+6−2/4”、“n+6−3/4”、“n+5”、・・・、“n+4”、“n+4−1/4”とカウントされる。そして、PT制御CPU340により逓倍数が切り替えられて、位置カウンタ補正が行われ“n+3”となる。以降は、低逓倍のエンコーダ信号が入力されるごとに低逓倍用の加算値“−1”が加算される。これにより、位置カウンタの値は、“n+2”、“n+1”、“n”、・・・、というようにカウントされていく。
以上説明してきたように、PT駆動機構を有する撮像装置において、停止位置分解能、および、停止位置精度を上げるためにアナログエンコーダ信号を逓倍すること行った際に、速度を速くなると、逓倍エンコーダ周期が短くなる。この逓倍エンコーダ周期が短くなったときに、逓倍エンコーダ信号の全てのエッジにおいて割込みCPUに対して入れていくと位置制御処理、および、速度制御処理を行う割込み処理ルーチンでの処理時間が追いつかなくなってしまう。このために、速度に応じて逓倍数を変更することにより、逓倍エンコーダ信号による割込み周期を一定時間より短くすることなく、高速時にもCPUによる割込み処理を間に合わせることが可能となった。また同時に、停止制御等細かく制御を必要とする低速時には高い逓倍数により細かいエンコーダ分解能をもって処理することが可能となった。これにより、PT制御CPUに対して特別高い制御能力を持たせることなく、安価なCPUにおいても、速度によらずに円滑な制御を可能とした。また、逓倍数を切替える際に問題となった位置カウンタの誤カウントに関しても、逓倍を切替える際の逓倍信号の位相を合わせることにより誤カウントなくし、正確な位置制御を行うことを可能とした。さらに、逓倍切替えのための特別な位相比較器、および、2種類の逓倍エンコーダ信号を出力する2相パルス生成テーブルを持つことなく、PT制御CPUによりソフトウェア的に逓倍切替えを実現することができた。これにより、より安価に精度の高い位置制御、停止分解能を実現した。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
(その他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
100 撮像装置
110 レンズ
130 パン/チルト駆動部
132 パン/チルト駆動部のモータ
134 アナログエンコーダ
140 パン/チルト駆動部130を制御するパン、チルト制御部
150 メモリ
160 全体を制御するCPU
170 ネットワーク通信部
180 ネットワーク
300 A/D変換器
310 角度計算部
320 2相パルス生成部
322 2相パルス生成テーブル
324 割込み制御部
330 エンコーダカウンタ部
332 位置カウンタ
334 周期カウンタ
340 パン/チルト制御CPU
350 モータドライバ
110 レンズ
130 パン/チルト駆動部
132 パン/チルト駆動部のモータ
134 アナログエンコーダ
140 パン/チルト駆動部130を制御するパン、チルト制御部
150 メモリ
160 全体を制御するCPU
170 ネットワーク通信部
180 ネットワーク
300 A/D変換器
310 角度計算部
320 2相パルス生成部
322 2相パルス生成テーブル
324 割込み制御部
330 エンコーダカウンタ部
332 位置カウンタ
334 周期カウンタ
340 パン/チルト制御CPU
350 モータドライバ
Claims (5)
- 駆動部を駆動するための位置を制御する位置制御装置であって、
駆動部の駆動に応じた信号を生成する信号生成手段と、
前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、
前記逓倍手段の逓倍数を変更する変更手段とを備え、
前記変更手段は逓倍数を変更する前後で前記逓倍手段が生成する逓倍信号の位相をそろえることを特徴とする位置制御装置。 - 前記駆動部の駆動速度を検出する速度検出手段を更に備え
前記変更手段は前記速度検出手段により検出された速度が所定の速度より速い時には前記逓倍手段による逓倍数を低く変更することを特徴とする請求項1に記載の位置制御装置。 - 前記逓倍手段が生成する逓倍信号の発生数をカウントするカウント手段を更に備え、
前記変更手段は前記カウント手段に対して前記逓倍手段から出力された信号の発生数をカウントする際の加算値を設定することを特徴とする請求項1または2に記載の位置制御装置。 - 前記駆動部の駆動方向を検出する方向検出手段を更に設け、
前記方向検出手段により検出された方向により前記カウント手段によりカウントされるカウント値を補正することを特徴とする請求項3に記載の位置制御装置。 - 前記駆動部は被写体を撮像する撮像手段を含むことを特徴とする請求項1乃至4のいずれか1項に記載の位置制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213183A JP2016080547A (ja) | 2014-10-17 | 2014-10-17 | 位置制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213183A JP2016080547A (ja) | 2014-10-17 | 2014-10-17 | 位置制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016080547A true JP2016080547A (ja) | 2016-05-16 |
Family
ID=55958404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014213183A Pending JP2016080547A (ja) | 2014-10-17 | 2014-10-17 | 位置制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016080547A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022064701A (ja) * | 2020-10-14 | 2022-04-26 | 株式会社シグマ | ロータリーエンコーダーの回転検出方法 |
WO2023286521A1 (ja) * | 2021-07-14 | 2023-01-19 | パナソニックIpマネジメント株式会社 | 位置検出装置および撮像装置 |
-
2014
- 2014-10-17 JP JP2014213183A patent/JP2016080547A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022064701A (ja) * | 2020-10-14 | 2022-04-26 | 株式会社シグマ | ロータリーエンコーダーの回転検出方法 |
WO2023286521A1 (ja) * | 2021-07-14 | 2023-01-19 | パナソニックIpマネジメント株式会社 | 位置検出装置および撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2899874A1 (en) | Motor control device and correction data generation method in same | |
JP2015023695A (ja) | モータ制御装置、レンズ装置、カメラシステム、モータ制御方法、プログラム、および、記憶媒体 | |
JP2016080547A (ja) | 位置制御装置 | |
JPH09292264A (ja) | アブソリュートエンコーダ | |
JP2016073174A (ja) | ステッピングモータ駆動装置、光学機器およびステッピングモータ駆動プログラム | |
JP6407490B1 (ja) | モータ制御装置 | |
CN111464090B (zh) | 移轴马达的控制方法、控制装置及投影系统 | |
JP2016045370A (ja) | 撮像装置 | |
JP2009244877A (ja) | 光学機器 | |
JP2018200193A (ja) | モータ制御システム及びレゾルバ/デジタル変換器の異常検出方法 | |
JP6034701B2 (ja) | レンズ装置 | |
JPH061279B2 (ja) | デイジタル式速度検出装置 | |
JP6101117B2 (ja) | パルスモータ制御装置 | |
JP2005258034A (ja) | 電動雲台 | |
CN111464088A (zh) | 移轴马达的控制方法、控制装置及投影系统 | |
CN117639596B (zh) | 一种基于fpga的高速永磁同步电机转速计算方法 | |
JP5159286B2 (ja) | 像振れ補正装置および撮像装置 | |
JP6202996B2 (ja) | ステッピングモータの制御装置 | |
JP6494271B2 (ja) | ステッピングモータ制御装置、光学機器、ステッピングモータ制御方法、プログラム及び記憶媒体 | |
JP2010172056A (ja) | 速度パターン発生装置 | |
JP4463533B2 (ja) | ロータリエンコーダ検出装置 | |
JP6261272B2 (ja) | 音楽練習装置 | |
JP2015004325A (ja) | エンジン制御用回転角処理システム及びエンジン制御装置 | |
JP2009236872A (ja) | 速度検出装置 | |
JP2013179792A (ja) | 光学機器 |