JP2016073051A - スイッチング制御装置 - Google Patents

Abstract

【課題】インバータを構成する半導体素子に対するサージ電圧を抑制すると共に、スイッチング損失も抑制することができる技術を提供する。【解決手段】ターン・オンの際の制御端子駆動電流Ｉｇの通流方向を正方向として、少なくとも直流リンク電圧Ｖｄｃと素子電流Ｉｃとに基づいて、ターン・オフの際には、負の値に設定されたターン・オフ第１電流値Ｉｇｆ１、それよりも正方向の値に設定されたターン・オフ第２電流値Ｉｇｆ２、それよりも負方向の値に設定されたターン・オフ第３電流値Ｉｇｆ３の順に制御端子駆動電流Ｉｇを出力し、ターン・オンの際には、正の値に設定されたターン・オン第１電流値Ｉｇｎ１、それよりも負方向の値に設定されたターン・オン第２電流値Ｉｇｎ２、それよりも正方向の値に設定されたターン・オン第３電流値Ｉｇｎ３の順に制御端子駆動電流Ｉｇを出力する。【選択図】図６

Description

本発明は、直流と交流との間で電力変換を行うインバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置に関する。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）や、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体スイッチング素子の理想的なスイッチング動作では、電圧と電流とが瞬間的に変化する。このため、電圧と電流との積で示されるスイッチング損失は、理想的には限りなくゼロに近い。しかし、公知の物理的な理由により、電圧及び電流が変化し始める時点のずれや、それぞれの遷移時間の差などが生じる。これによって、電圧と電流とがオーバーラップする期間が生じ、スイッチング損失が生じる。また、スイッチング素子のパッケージ内部のボンディングワイヤや素子が実装される基板やモジュール等のバスバーなどの配線における寄生インダクタンスなどの影響により、スイッチングの際にサージ電圧が生じることがある。このサージ電圧は、スイッチング素子を破壊する可能性もある。サージ電圧を抑制するために、スイッチング素子の制御端子（ゲート端子やベース端子）に直列抵抗（ゲート抵抗）を設けることが知られている。しかし、ゲート抵抗を設けることによって、スイッチングの際の遷移時間は長くなるのでオーバーラップの期間は長くなり、サージ電圧のピーク値は抑制できてもスイッチング損失の総量は増加する可能性がある。

そこで、サージ電圧が大きくなる条件下において、サージ電圧を抑制する技術が提案されている。例えば、特開２００１−１３６７３２号公報（特許文献１）には、スイッチング素子のコレクタ−エミッタ間の電圧を検出してゲート駆動電圧を切り替える（サージが大きくなる条件下では低いゲート駆動電圧に切り替える）ことが開示されている。また、特開２００７−２２８７６９号公報（特許文献２）には、スイッチング素子の寄生インダクタンスの両端に生じる電圧により、コレクタ−エミッタ間電流を検出して、ゲート駆動電流又はゲート駆動抵抗を変化させることが開示されている。また、特開２０１３−１４３８８１号公報（特許文献３）には、インバータの直流リンク電圧を検出して、ゲート駆動抵抗を切り替えることが開示されている。

特許文献１から３に開示された技術では、検出対象の物理量が所定の閾値を超えた場合に、サージ電圧を抑制するように、ゲート駆動抵抗、ゲート駆動電圧、ゲート駆動電流などを切り替える。しかし、閾値を超えない場合には、積極的にスイッチング損失を抑制するような制御は行われていない。当然ながら、サージ電圧の大小に拘わらず、スイッチング損失も、可能な限り抑制されることが望ましい。即ち、インバータ等の電力系回路を構成するスイッチング素子や整流素子等の半導体素子に対するサージ電圧が素子破壊を招かないように抑制されている条件の下で、スイッチング損失も低減されることが望ましい。

特開２００１−１３６７３２号公報 特開２００７−２２８７６９号公報 特開２０１３−１４３８８１号公報

上記背景に鑑みて、インバータを構成する半導体素子に対するサージ電圧を抑制すると共に、スイッチング損失も抑制することができる技術の提供が望まれる。

上記に鑑みたスイッチング制御装置の特徴構成は、
それぞれフリーホイールダイオードが並列接続された上段側スイッチング素子と下段側スイッチング素子との直列回路によって交流１相分のアームが構成されて、直流と交流との間で電力変換を行うインバータを制御対象とし、前記インバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置であって、
前記スイッチング素子の制御端子を駆動する制御端子駆動電流を提供する電流源を有し、
前記スイッチング素子がオフ状態からオン状態へ遷移するターン・オンの際の前記制御端子駆動電流の通流方向を正方向として、少なくとも前記インバータの直流側の電圧である直流リンク電圧と前記スイッチング素子を流れる素子電流とに基づいて、前記制御端子駆動電流の値を決定して出力し、
前記スイッチング素子がオン状態からオフ状態へ遷移するターン・オフの際には、
ターン・オフ第１期間において、負の値に設定されたターン・オフ第１電流値の前記制御端子駆動電流を出力し、
前記ターン・オフ第１期間に続くターン・オフ第２期間において、前記ターン・オフ第１電流値よりも正方向の値に設定されたターン・オフ第２電流値の前記制御端子駆動電流を出力し、
前記ターン・オフ第２期間に続くターン・オフ第３期間において、前記ターン・オフ第２電流値よりも負方向の値に設定されたターン・オフ第３電流値の前記制御端子駆動電流を出力し、
前記ターン・オンの際には、
ターン・オン第１期間において、正の値に設定されたターン・オン第１電流値の前記制御端子駆動電流を出力し、
前記ターン・オン第１期間に続くターン・オン第２期間において、前記ターン・オン第１電流値よりも負方向の値に設定されたターン・オン第２電流値の前記制御端子駆動電流を出力し、
前記ターン・オン第２期間に続くターン・オン第３期間において、前記ターン・オン第２電流値よりも正方向の値に設定されたターン・オン第３電流値の前記制御端子駆動電流を出力する点にある。

ターン・オフの際には、スイッチング素子の端子間電圧及び素子電流が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、スイッチング素子の端子間電圧が直流リンク電圧まで上昇する期間である。２番目の期間は、素子電流が負荷電流値からほぼゼロまで低下する期間である。３番目の期間は、素子電流のテール電流が流れる期間である。この２番目の期間には、スイッチング素子の端子間電圧に大きなサージ電圧が生じることがある。従って、２番目の期間には、ターン・オフに際して流れる制御端子駆動電流を抑制することが好ましい。１番目の期間及び３番目の期間では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。上記の構成によれば、サージ電圧を抑制すべきターン・オフ第２期間では、その前後の期間（ターン・オフ第１期間及びターン・オフ第３期間）よりも制御端子駆動電流が抑制される。

ターン・オンの際にも、スイッチング素子の端子間電圧及び素子電流が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、素子電流がゼロから負荷電流値まで上昇する期間である。この時、ターン・オフ時におけるサージ電圧の逆の現象として、スイッチング素子の端子間電圧が階段状に急落する。２番目の期間は、スイッチング素子の端子間電圧がほぼゼロまで急激に低下する期間である。この時、最初の期間で上昇した素子電流がオーバーシュートする。３番目の期間は、端子間電圧がゼロとなるまで漸減していく期間である。また、スイッチング素子がターン・オンする際には、当該スイッチング素子と同相のアームの別のスイッチング素子に並列接続されたフリーホイールダイオードに逆回復電流が流れる。そして、当該フリーホイールダイオードの端子間にサージ電圧が発生する。概ね、２番目の期間において素子電流がオーバーシュートしている際に、当該フリーホイールダイオードの端子間にサージ電圧が発生する。このサージ電圧を抑制するため、２番目の期間には、ターン・オンに際して流れる制御端子駆動電流を抑制することが好ましい。一方、１番目の期間及び３番目の期間では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。上記の構成によれば、サージ電圧を抑制すべきターン・オン第２期間では、その前後の期間（ターン・オン第１期間及びターン・オン第３期間）よりも制御端子駆動電流が抑制される。

また、制御端子駆動電流の値、具体的には、ターン・オフ第１電流値、ターン・オフ第２電流値、ターン・オフ第３電流値、ターン・オン第１電流値、ターン・オン第２電流値、ターン・オン第３電流値は、端子間電圧及び素子電流に基づいて設定される。許容可能なサージ電圧の大きさは、端子間電圧に依存し、発生するサージ電圧の大きさは、素子電流に依存する。従って、端子間電圧及び素子電流に基づいて、スイッチング損失を最小化しつつ、サージ電圧を抑制可能な制御端子駆動電圧の値を決定すると好適である。このように、上記の構成によれば、インバータを構成する半導体素子に対するサージ電圧を抑制すると共に、スイッチング損失も抑制することができる。

本発明のさらなる特徴と利点は、図面を参照して説明する本発明の実施形態についての以下の記載から明確となる。

回転電機制御装置の構成を模式的に示すブロック図 スイッチングの際の端子間電圧と素子電流の理想的な波形図 ターン・オン時の端子間電圧及び素子電流と損失との関係の模式的波形図 ターン・オ負時の端子間電圧及び素子電流と損失との関係の模式的波形図 寄生インダクタンス、ゲート駆動電流、ゲート抵抗の説明図 ゲート駆動電流を制御する一例を示す波形図 スイッチング制御装置の一例を模式的に示すブロック図 制御マップと直流リンク電圧との関係を模式的に示すグラフ 制御マップと素子電流との関係を模式的に示すグラフ 制御マップと素子温度との関係を模式的に示すグラフ ゲート駆動電流を制御する一例を示すフローチャート ゲート駆動電流を制御する他の例を示す波形図 スイッチング制御装置の他の例を模式的に示すブロック図 ゲート駆動電流を制御する他の例を示すフローチャート

以下、本発明の実施形態を図面に基づいて説明する。ここでは、回転電機を駆動制御するためのインバータに用いられる半導体素子のサージ電圧及びスイッチング損失を抑制する形態を例示する。半導体素子とは、具体的にはＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体スイッチング素子、及び当該半導体スイッチング素子に対して逆並列接続されるフリーホイールダイオード（整流素子）である。

図１の回路ブロック図は、回転電機制御装置１００のシステム構成を模式的に示している。本実施形態において回転電機制御装置１００が駆動制御する対象は、例えばハイブリッド自動車や電気自動車等の車両の駆動力源となる回転電機８０である。本実施形態において、回転電機８０は、複数相の交流（ここでは３相交流）により動作する回転電機であり、電動機としても発電機としても機能することができる。本実施形態では、回転電機８０に電力を供給するための大電圧大容量の直流電源として、例えば電源電圧２００〜４００［Ｖ］の高圧バッテリ１１（直流電源）が備えられている。高圧バッテリ１１は、例えばニッケル水素電池やリチウムイオン電池などの二次電池（バッテリ）や、電気二重層キャパシタなどである。

回転電機８０は、交流の回転電機であるから、高圧バッテリ１１と回転電機８０との間には、直流と交流（ここでは３相交流）との間で電力変換を行うインバータ１が備えられている。インバータ１の直流側の正極電源ラインＰと負極電源ラインＮとの間の電圧は、以下“直流リンク電圧Ｖｄｃ”と称する。高圧バッテリ１１は、インバータ１を介して回転電機８０に電力を供給可能であると共に、回転電機８０が発電して得られた電力を蓄電可能である。インバータ１と高圧バッテリ１１との間には、直流リンク電圧Ｖｄｃを平滑化する平滑コンデンサ（直流リンクコンデンサ４）が備えられている。直流リンクコンデンサ４は、回転電機８０の消費電力の変動に応じて変動する直流電圧（直流リンク電圧Ｖｄｃ）を安定化させる。

インバータ１は、直流電力を複数相（ｎを自然数としてｎ相、ここでは３相）の交流電力に変換して回転電機８０に供給すると共に、回転電機８０が発電した交流電力を直流電力に変換して直流電源に供給する。インバータ１は、複数のスイッチング素子を有して構成される。スイッチング素子には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＳｉＣ−ＭＯＳＦＥＴ（Silicon Carbide - Metal Oxide Semiconductor FET）やＳｉＣ−ＳＩＴ（SiC - Static Induction Transistor）などのパワー半導体素子を適用すると好適である。図１に示すように、本実施形態では、スイッチング素子としてｎチャネル型のＩＧＢＴ３が用いられる。

例えば直流と交流（ここでは３相交流）との間で電力変換するインバータ１は、よく知られているように各相に対応する数のアーム３Ａを有するブリッジ回路により構成される。つまり、図１に示すように、インバータ１の直流正極側（正極電源ラインＰ）と直流負極側（負極電源ラインＮ）との間に２つのＩＧＢＴ３が直列に接続されて１つのアーム３Ａが構成される。３相交流の場合には、この直列回路（１つのアーム３Ａ）が３回線（３相）並列接続される。つまり、回転電機８０のＵ相、Ｖ相、Ｗ相に対応するステータコイル８のそれぞれに一組の直列回路（アーム３Ａ）が対応したブリッジ回路が構成される。

対となる各相のＩＧＢＴ３による直列回路（アーム３Ａ）の中間点、つまり、正極電源ラインＰの側のＩＧＢＴ３（上段側ＩＧＢＴ（上段側スイッチング素子））と負極電源ラインＮ側のＩＧＢＴ３（下段側ＩＧＢＴ（下段側スイッチング素子））との接続点は、回転電機８０の各相のステータコイル８にそれぞれ接続される。尚、各ＩＧＢＴ３には、負極“Ｎ”から正極“Ｐ”へ向かう方向（下段側から上段側へ向かう方向）を順方向として、並列にフリーホイールダイオード（ＦＷＤ）５が備えられている。換言すれば、各ＩＧＢＴ３には、フリーホイールダイオード５が逆並列接続されている。

図１に示すように、インバータ１は、インバータ制御装置２０により制御される。インバータ制御装置２０は、マイクロコンピュータ等の論理回路を中核部材として構築されている。例えば、車両の場合には、インバータ制御装置２０は、車両ＥＣＵ等の他の制御装置等からＣＡＮ（Controller Area Network）などを介して要求信号として提供される回転電機８０の目標トルクに基づいて、回転電機８０を制御する。多くの場合、インバータ制御装置２０は、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ１を介して回転電機８０を制御する。回転電機８０の各相のステータコイル８を流れる実電流は電流センサ１２により検出され、インバータ制御装置２０はその検出結果を取得する。また、回転電機８０のロータの各時点での磁極位置は、例えばレゾルバなどの回転センサ１３により検出され、インバータ制御装置２０はその検出結果を取得する。インバータ制御装置２０は、電流センサ１２及び回転センサ１３の検出結果を用いて、電流フィードバック制御を実行する。インバータ制御装置２０は、電流フィードバック制御のために種々の機能部を有して構成されており、各機能部は、マイクロコンピュータ等のハードウエアとソフトウエア（プログラム）との協働により実現される。電流フィードバック制御については、公知であるのでここでは詳細な説明は省略する。

車両には、高圧バッテリ１１の他に、高圧バッテリ１１よりも低電圧の電源である低圧バッテリ（不図示）も搭載されている。低圧バッテリの電源電圧は、例えば１２〜２４［Ｖ］である。低圧バッテリと高圧バッテリ１１とは、互いに絶縁されており、互いにフローティングの関係にある。低圧バッテリは、インバータ制御装置２０の他、例えばオーディオシステムや灯火装置、室内照明、計器類のイルミネーション、パワーウィンドウなどの電装品や、これらを制御する制御装置に電力を供給する。インバータ制御装置２０などの電源電圧は、例えば５［Ｖ］や３．３［Ｖ］である。

ところで、インバータ１を構成する各ＩＧＢＴ３の制御端子であるゲート端子は、中継回路を介してインバータ制御装置２０に接続されており、それぞれ個別にスイッチング制御される。回転電機８０を駆動するための高圧系回路と、マイクロコンピュータなどを中核とするインバータ制御装置２０などの低圧系回路とは、動作電圧（回路の電源電圧）が大きく異なる。このため、このため、各ＩＧＢＴ３に対するゲート駆動信号（スイッチング制御信号）の駆動能力（例えば電圧振幅や入出力電流など、後段の回路を動作させる能力）をそれぞれ高めて中継する中継回路（制御信号駆動回路）が備えられている。低圧系回路のインバータ制御装置２０により生成されたＩＧＢＴ３のスイッチング制御信号は、中継回路を介して高圧回路系のゲート駆動信号としてインバータ１に供給される。中継回路は、例えばフォトカプラやトランスなどの絶縁素子やドライバＩＣを利用して構成される。本実施形態では、この中継回路として、スイッチング制御装置１０が設けられおり、このスイッチング制御装置１０の構成及びそれによる制御シーケンスに特徴を有する。詳細については後述する。

インバータ１を構成するＩＧＢＴ３は、スイッチング制御装置１０を介して供給されるゲート駆動信号（スイッチング制御信号）によってスイッチングされる。ここで、ＩＧＢＴ３がオフ状態からオン状態へ状態遷移する際（ターン・オンする際）には、ＩＧＢＴ３の端子間電圧（コレクタ−エミッタ間電圧）“Ｖｃｅ”及び素子電流（コレクタ電流）“Ｉｃ”は、理想的には図２に示すように、瞬間的に変化する。このため、電圧と電流との積で示されるスイッチング損失は、理想的には限りなくゼロに近い。

しかし、ＩＧＢＴ３が接続されるバスバーやボンディングワイヤには寄生インダクタンスＬｓ（図５等参照）が存在するため、端子間電圧“Ｖｃｅ”は図３に示すように階段状に変化する。これは、図４を参照して後述するターン・オフ時におけるサージ電圧Ｖｓｇと逆の現象である。端子間電圧Ｖｃｅは図３に示すように階段状に急落して、しばらく一定値を維持した後、ゼロまで低下する。素子電流Ｉｃは、急激に上昇し、負荷電流の定常値を超えてオーバーシュートする。また、ＩＧＢＴ３がターン・オンする際には、当該ＩＧＢＴ３と対称接続されたＩＧＢＴ３（ターン・オンするＩＧＢＴ３が上段側の場合は同一アーム３Ａの下段側のＩＧＢＴ３に相当し、ターン・オンするＩＧＢＴ３が下段側の場合には上段側のＩＧＢＴ３に相当する）に逆並列接続されたフリーホイールダイオード５には逆回復電流が流れる。そして、当該フリーホイールダイオード５の端子間にサージ電圧（図６に示す“Ｖｓｇｄ”）が発生する。これらの現象は公知の物理現象であるから詳細な説明は省略するが、図３に示すように、端子間電圧Ｖｃｅ及び素子電流Ｉｃが変化し始める時点のずれや、それぞれの遷移時間の差などが生じる。これによって、端子間電圧Ｖｃｅと素子電流Ｉｃとがオーバーラップする期間が生じ、図３に示すようにスイッチング損失Ｐｌｏｓｓが生じる。

ＩＧＢＴ３がオン状態からオフ状態へ状態遷移する際（ターン・オフする際）にも同様の現象が観測される。図２において、実線を素子電流Ｉｃ、一点鎖線を端子間電圧Ｖｃｅと読み替えて例示可能なように、ターン・オフの際にも、理想的には、端子間電圧Ｖｃｅ及び素子電流Ｉｃは瞬間的に変化する。従って、ターン・オン時と同様に、電圧と電流との積で示されるスイッチング損失は、理想的には限りなくゼロに近い。

しかし、例えば寄生インダクタンスＬｓの影響などにより、図４に示すように端子間電圧Ｖｃｅにはサージ電圧Ｖｓｇが生じる。このサージ電圧Ｖｓｇは、スイッチング損失Ｐｌｏｓｓの原因となると共に、ＩＧＢＴ３の耐圧（絶対最大定格）を超えた場合には、ＩＧＢＴ３を破壊する可能性もある。尚、上述したように、ＩＧＢＴ３がターン・オンする際には、フリーホイールダイオード５の両端にサージ電圧“Ｖｓｇｄ”が生じ、当該サージ電圧“Ｖｓｇｄ”がフリーホイールダイオード５の耐圧（絶対最大定格）を超えた場合には、フリーホイールダイオード５を破壊する可能性がある。

ＩＧＢＴ３のサージ電圧Ｖｓｇを抑制する１つの手法として、図５に示すように、ＩＧＢＴ３のゲート端子（スイッチング素子の制御端子）に、ゲート抵抗Ｒｇ（制限抵抗）を介してゲート駆動信号（スイッチング制御信号）を与えることが知られている。サージ電圧Ｖｓｇは、寄生インダクタンスＬｓ、素子電流Ｉｃ、電流変化時間Ｔｉとの関係で下記の式(1)で表すことができる。

ここで、ゲート抵抗Ｒｇによってゲート駆動電流Ｉｇを制限することによって、電流変化時間Ｔｉを長くすることができる。ここでは、ｎチャネル型のＩＧＢＴ３がオフ状態からオン状態へ遷移するターン・オンの際のゲート駆動電流Ｉｇの通流方向を正方向として図示している。電流変化時間Ｔｉが長くなると、式(1)の右辺において分母が大きくなるので、サージ電圧Ｖｓｇを抑制することができる。しかし、電流変化時間Ｔｉを長くすると、その分、端子間電圧Ｖｃｅと素子電流Ｉｃとがオーバーラップする期間も長くなり、スイッチング損失Ｐｌｏｓｓが大きくなる。ところで、ＩＧＢＴ３の端子間電圧Ｖｃｅは、直流リンク電圧Ｖｄｃとサージ電圧Ｖｓｇとの和である。従って、直流リンク電圧Ｖｄｃが低い場合には、その分だけ高いサージ電圧Ｖｓｇを許容することができる。つまり、常時ゲート抵抗Ｒｇを設けるなどの対応をすると、スイッチング損失Ｐｌｏｓｓを増加させる可能性がある。

一方、特許文献１から３等に例示されたように、検出対象の物理量が所定の閾値を超えた場合に、サージ電圧を抑制するように、ゲート駆動抵抗（ゲート抵抗Ｒｇ）、ゲート駆動電圧、ゲート駆動電流（Ｉｇ）などを切り替える手法もある。しかし、閾値を超えない場合には、積極的にスイッチング損失Ｐｌｏｓｓを抑制するような制御は行われていない。当然ながら、サージ電圧（Ｖｓｇ，Ｖｓｇｄ）の大小に拘わらず、スイッチング損失Ｐｌｏｓｓも、可能な限り抑制されることが望ましい。即ち、インバータ１を構成するＩＧＢＴ３やフリーホイールダイオード５などの半導体素子に対するサージ電圧（Ｖｓｇ，Ｖｓｇｄ）が素子破壊を招かないように抑制されている条件の下で、スイッチング損失Ｐｌｏｓｓも低減されることが望ましい。

本実施形態に係るスイッチング制御装置１０は、インバータ１を構成する半導体素子（ＩＧＢＴ３，フリーホイールダイオード５）に対するサージ電圧（Ｖｓｇ，Ｖｓｇｄ）を抑制すると共に、スイッチング損失Ｐｌｏｓｓも抑制することができるように構成されている。具体的には、スイッチング制御装置１０は、図７に示すように主制御部３０とドライブ回路５０とを有して構成されている（詳細は後述する）。ドライブ回路５０は、ＩＧＢＴ３のゲート端子（制御端子）を駆動するゲート駆動電流Ｉｇ（制御端子駆動電流）を提供する電流源５３を有している。スイッチング制御装置１０は、ゲート駆動電流Ｉｇの電流値を制御することによって、サージ電圧（Ｖｓｇ，Ｖｓｇｄ）を抑制すると共に、スイッチング損失Ｐｌｏｓｓも抑制する。

以下、スイッチング制御装置１０によりゲート駆動電流Ｉｇを制御する好適な実施形態について詳細に説明する。図６の波形図は、ゲート駆動電流Ｉｇを制御する一例を示している。本実施形態では、ゲート駆動信号ＰＷＭがハイ（Ｈ）の状態でＩＧＢＴ３がオン状態となり、ゲート駆動信号ＰＷＭがロー（Ｌ）の状態でＩＧＢＴ３がオフ状態となる。ゲート駆動信号ＰＷＭがハイ状態でＩＧＢＴ３のゲート−エミッタ間にゲート駆動電圧が印加されている間、ＩＧＢＴ３はオン状態となるが、ＩＧＢＴ３がオフ状態とオン状態との間で状態遷移する短期間にゲート駆動電流Ｉｇが流れる。つまり、ゲート駆動信号ＰＷＭの変化（Ｌ→Ｈ、Ｈ→Ｌ）に応答して、ゲート駆動電流Ｉｇが流れると共に、ＩＧＢＴ３がオフ状態とオン状態との間で状態遷移する。スイッチング制御装置１０は、このゲート駆動電流Ｉｇを制御する。上述したように、ＩＧＢＴ３がオフ状態からオン状態へ遷移することをターン・オンと称する。また、ＩＧＢＴ３がオン状態からオフ状態へ遷移するターン・オフと称する。

ＩＧＢＴ３がターン・オフする際の状態遷移は、図６に示すように、４つのステージ“ｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４”に分けて考えることができる。第１ステージ“ｓｆ１”は、ゲート駆動信号ＰＷＭに対して生じる純遅延のステージである。第２ステージ“ｓｆ２”は、ＩＧＢＴ３の端子間電圧Ｖｃｅが直流リンク電圧Ｖｄｃまで上昇するステージである。第３ステージ“ｓｆ３”は、素子電流Ｉｃが負荷電流値（Ｉｌｄ）からほぼゼロまで低下するステージである。第４ステージ“ｓｆ４”は、ほぼゼロとなった素子電流“Ｉｃ”がゼロまで漸減していくステージ（テール電流が流れるステージ）である。図６の波形図から明らかなように、第２ステージ“ｓｆ２”及び第３ステージ“ｓｆ３”では、端子間電圧Ｖｃｅと電流“Ｉｃ”とが大きくオーバーラップしている。つまり、両ステージ（ｓｆ２，ｓｆ３）は、スイッチング損失に対して最も寄与するステージということができる。

ここで、第1ステージ“ｓｆ１”及び第２ステージ“ｓｆ２”を短縮すると、純遅延及び端子間電圧Ｖｃｅの遷移時間が短縮されることになる。ＩＧＢＴ３がターン・オフする際、ゲート駆動電流Ｉｇは、図５に示す矢印の方向を正方向とすれば、負方向に流れる。つまり、ドライブ回路５０は、ドライブ回路５０から見て吸い込み電流（シンク電流）を流すように作用する。第1ステージ“ｓｆ１”及び第２ステージ“ｓｆ２”を短縮するため、これらのステージでは、他のステージ（例えば第３ステージ“ｓｆ３”）に比べて負方向側に大きい値のゲート駆動電流Ｉｇが設定される。第１ステージ“ｓｆ１”と第２ステージ“ｓｆ２”とを合せて、ターン・オフ第１期間ＴＦ１と称する。ターン・オフ第１期間ＴＦ１においては、負の比較的大きい値に設定されたターン・オフ第１電流値Ｉｇｆ１のゲート駆動電流Ｉｇが出力される。値の決定方法については後述する。

第３ステージ“ｓｆ３”は、単独でターン・オフ第２期間ＴＦ２となる。第３ステージ“ｓｆ３”では、式(1)を参照して上述したように、素子電流Ｉｃの変化時間“Ｔｉ”を長くすることによってサージ電圧Ｖｓｇを抑制できるから、ターン・オフ第１期間ＴＦ１（第1ステージ“ｓｆ１”及び第２ステージ“ｓｆ２”）に比べて正方向側の値のゲート駆動電流Ｉｇが出力される。つまり、ターン・オフ第１期間ＴＦ１に続くターン・オフ第２期間ＴＦ２では、ターン・オフ第１電流値Ｉｇｆ１よりも正方向の値に設定されたターン・オフ第２電流値Ｉｇｆ２のゲート駆動電流Ｉｇが出力される。本実施形態では、負の電流値であるターン・オフ第１電流値Ｉｇｆ１よりも正方向の値に設定された電流値として、ターン・オフ第２電流値Ｉｇｆ２に正の電流値が設定される形態を例示している。

第３ステージ“ｓｆ３”と同様に、第４ステージ“ｓｆ４”も、単独でターン・オフ第３期間ＴＦ３となる。第４ステージ“ｓｆ４”では、ターン・オフのフェーズを早く完了させるために、再び、ターン・オフ第２電流値Ｉｇｆ２に対して負方向の値のゲート駆動電流Ｉｇが出力される。即ち、ターン・オフ第２期間ＴＦ２に続くターン・オフ第３期間ＴＦ３では、ターン・オフ第２電流値Ｉｇｆ２よりも負方向の値に設定されたターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力される。端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオフ状態における定常値に達すると、ゲート駆動電流Ｉｇはゼロに収束する。

尚、ターン・オフ第１電流値Ｉｇｆ１とターン・オフ第３電流値Ｉｇｆ３とは同じ値であってもよい。また、ターン・オフ第１電流値Ｉｇｆ１及びターン・オフ第３電流値Ｉｇｆ３は、負方向に出力可能な最大値に設定されていると短い遷移時間でターン・オフのフェーズを完了させることができる。

ＩＧＢＴ３がターン・オンする際には、図６に示すように、４つのステージ“ｓｎ１，ｓｎ２，ｓｎ３，ｓｎ４”に分けて考えることができる。第１ステージ“ｓｎ１”は、ゲート駆動信号ＰＷＭに対して生じる純遅延のステージである。第２ステージ“ｓｎ２”は、素子電流Ｉｃがゼロから負荷電流値まで上昇するステージである。また、第２ステージ“ｓｎ２”では、ターン・オフ時におけるサージ電圧Ｖｓｇの逆の現象として、ＩＧＢＴ３の端子間電圧Ｖｃｅが階段状に急落する。第３ステージ“ｓｎ３”は、ＩＧＢＴ３の端子間電圧Ｖｃｅがほぼゼロまで急激に低下するステージである。第４ステージ“ｓｎ４”は、端子間電圧Ｖｃｅがゼロとなるまで漸減していくステージである。図６の波形図から明らかなように、第２ステージ“ｓｎ２”及び第３ステージ“ｓｎ３”では、端子間電圧Ｖｃｅと素子電流Ｉｃとがオーバーラップしており、両ステージ（ｓｎ２，ｓｎ３）は、スイッチング損失に対して最も寄与するステージということができる。

また、上述したように、ＩＧＢＴ３がターン・オンする際には、当該ＩＧＢＴ３と対称接続されたＩＧＢＴ３に逆並列接続されたフリーホイールダイオード５には逆回復電流が流れる。そして、当該フリーホイールダイオード５の端子間にサージ電圧“Ｖｓｇｄ”が発生する。ＩＧＢＴ３がターン・オンする際には、フリーホイールダイオード５の端子間に生じるこのサージ電圧“Ｖｓｇｄ”がフリーホイールダイオード５の絶対最大定格を超えないように、ＩＧＢＴ３のゲート駆動電流Ｉｇが制御される。ＩＧＢＴ３のターン・オン時における損失は、ＩＧＢＴ３のターン・オンにおける損失と、フリーホイールダイオード５のターン・オフにおける損失（逆回復損）との合計である。

ここで、第1ステージ“ｓｎ１”及び第２ステージ“ｓｎ２”を短縮すると、純遅延及び素子電流Ｉｃの遷移時間が短縮されることになる。つまり、第１ステージ“ｓｎ１”と第２ステージ“ｓｎ２”とを合せたターン・オン第１期間ＴＮ１が短くなるように、ゲート駆動電流Ｉｇが出力されると好適である。ＩＧＢＴ３がターン・オンする際、ゲート駆動電流Ｉｇは、図５に示す矢印の方向を正方向として、正方向に流れる。つまり、ドライブ回路５０は、ドライブ回路５０から見て吐き出し電流（ソース電流）を流すように作用する。ターン・オン第１期間ＴＮ１においては、正の値に設定されたターン・オン第１電流値Ｉｇｎ１のゲート駆動電流Ｉｇが出力される。ゲート駆動電流Ｉｇは、他のステージ（例えば第３ステージ“ｓｎ３”）に比べて正方向に大きい値に設定されている。

第３ステージ“ｓｎ３”は、単独でターン・オン第２期間ＴＮ２となる。ターン・オン第２期間ＴＮ２では、素子電流Ｉｃの変化時間を長くすることによってフリーホイールダイオード５に生じるサージ電圧“Ｖｓｇｄ”を抑制するため、ターン・オン第１期間ＴＮ１に比べて負方向側の値のゲート駆動電流Ｉｇが出力される。即ち、ターン・オン第１期間ＴＮ１に続くターン・オン第２期間ＴＮ２においては、ターン・オン第１電流値Ｉｇｎ１よりも負方向の値に設定されたターン・オン第２電流値Ｉｇｎ２のゲート駆動電流Ｉｇが出力される。本実施形態では、正の電流値であるターン・オン第１電流値Ｉｇｎ１よりも負方向の値に設定された電流値として、ターン・オン第２電流値Ｉｇｎ２に正の電流値が設定される形態を例示している。

第３ステージ“ｓｎ３”と同様に、第４ステージ“ｓｎ４”も、単独でターン・オン第３期間ＴＮ３となる。ターン・オン第３期間ＴＮ３では、ターン・オンのフェーズを早く完了させるために、再び、ターン・オン第２電流値Ｉｇｎ２に対して正方向の値のゲート駆動電流Ｉｇが出力される。即ち、ターン・オン第２期間ＴＮ２に続くターン・オン第３期間ＴＮ３においては、ターン・オン第２電流値Ｉｇｎ２よりも正方向の値に設定されたターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力される。端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオン状態における定常値に達すると、ゲート駆動電流Ｉｇはゼロに収束する。

尚、ターン・オン第１電流値Ｉｇｎ１とターン・オン第３電流値Ｉｇｎ３とは同じ値であってもよい。また、ターン・オン第１電流値Ｉｇｎ１及びターン・オン第３電流値Ｉｇｎ３は、正方向に出力可能な最大値に設定されていると短い遷移時間でターン・オフのフェーズを完了させることができる。

ゲート駆動電流Ｉｇの値は、図７に示すように、スイッチング制御装置１０の主制御部３０によって設定される。本実施形態では、主制御部３０は、マイクロコンピュータ等の論理プロセッサを用いて構成されており、Ａ／Ｄコンバータ（ＡＤＣ）３１，３２，３３、遅延回路（ｄｅｌａｙ）３４、制御マップ３５を備えている。主制御部３０は、少なくともインバータ１の直流側の電圧である直流リンク電圧ＶｄｃとＩＧＢＴ３を流れる素子電流Ｉｃとに基づいて、ゲート駆動電流Ｉｇの値を決定する。ゲート駆動電流Ｉｇの値は、さらに、ＩＧＢＴ３の素子温度Ｔｅｍｐに基づいて決定されても好適である。ドライブ回路５０は、決定されたゲート駆動電流Ｉｇの値に応じて電流源５３を介してゲート駆動電流Ｉｇを出力する。ゲート駆動電流Ｉｇの出力タイミングは、ドライブ回路５０のタイミング制御部５１によって制御される。即ち、タイミング制御部５１によって、ターン・オフ第１期間ＴＦ１、ターン・オフ第２期間ＴＦ２、ターン・オフ第３期間ＴＦ３、ターン・オン第１期間ＴＮ１、ターン・オン第２期間ＴＮ２、ターン・オン第３期間ＴＮ３に応じて異なる値のゲート駆動電流Ｉｇが出力される。

直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅに相当する）、素子電流Ｉｃ、素子温度Ｔｅｍｐは、それぞれ主制御部３０のＡ／Ｄコンバータ（３１，３２，３３）によってデジタル値に変換され、制御マップ３５の引数となる。制御マップ３５は、電圧、電流、温度に基づく３次元マップとして構成されている。Ａ／Ｄコンバータ（３１，３２，３３）の出力値を引数として、ゲート駆動電流Ｉｇの電流値（Ｉｇｆ１，Ｉｆｇ２，Ｉｇｆ３，Ｉｇｎ１，Ｉｇｎ２，Ｉｇｎ３）を出力する。

例えば、ターン・オフ時における電流値（Ｉｇｆ１，Ｉｆｇ２，Ｉｇｆ３）、特に、ターン・オフ第２期間ＴＦ２における電流値は、上記式(1)に基づいて求められるサージ電圧Ｖｓｇと、直流リンク電圧Ｖｄｃとの和が、ＩＧＢＴ３の端子間電圧Ｖｃｅの絶対最大定格を超えないような電流変化時間Ｔｉを満足するように設定されている。その値は、上記式(1)並びに、ＩＧＢＴ３やインバータ１の特性（寄生インダクタンスＬｓなど）に合わせたシミュレーションや実験等によって決定され、制御マップ３５に適用されている。式(1)から明らかなように、サージ電圧Ｖｓｇには、直流リンク電圧Ｖｄｃ及び素子電流Ｉｃが変数（動的な値）として影響する。素子電流Ｉｃは交流電流であるから、スイッチング時の位相によっても瞬時値が異なる。寄生インダクタンスＬｓは、ＩＧＢＴ３やインバータ１の特性より固定値（静的な値）として扱うことができるので、主制御部３０は、少なくともインバータ１の直流側の電圧である直流リンク電圧ＶｄｃとＩＧＢＴ３を流れる素子電流Ｉｃとに基づいて、ゲート駆動電流Ｉｇの値を決定すると好適である。

図８から図１０のグラフは、それぞれ、制御マップ３５と直流リンク電圧Ｖｄｃとの関係（図８）、制御マップ３５と素子電流Ｉｃとの関係（図９）、制御マップ３５と素子温度Ｔｅｍｐとの関係（図１０）を模式的に示している。図８から図１０における縦軸“Ｖｐｅａｋ”は、直流リンク電圧Ｖｄｃとサージ電圧Ｖｓｇとを合わせた端子間電圧Ｖｃｅの最大値を示している。縦軸上の値“Ｖｂｋ”は、端子間電圧Ｖｃｅの絶対最大定格（素子の破壊電圧）を表しており、“Ｖｐｅａｋ”は、絶対最大定格“Ｖｂｋ”を下回らなければならない。

図８には、直流リンク電圧Ｖｄｃが、“Ｖｄｃ１”と“Ｖｄｃ２”との２つの値の場合を例示している。ここで、“Ｖｄｃ１＞Ｖｄｃ２”である。素子温度Ｔｅｍｐ及び素子電流Ｉｃは、同一条件である。中抜き矢印で示すように、直流リンク電圧Ｖｄｃが大きくなるほど、“Ｖｐｅａｋ”は、絶対最大定格“Ｖｂｋ”に近づき易くなる。換言すれば、直流リンク電圧Ｖｄｃが低い場合（Ｖｄｃ＝Ｖｄｃ２の時）には、その分だけ大きいサージ電圧Ｖｓｇを許容することができる。従って、直流リンク電圧Ｖｄｃが低いほど、絶対値が大きい値のゲート駆動電流Ｉｇが設定可能である。直流リンク電圧Ｖｄｃとの間では、このような関係性に基づいて制御マップ３５が構成される。

図９には、素子温度Ｔｅｍｐ及び端子間電圧Ｖｃｅを同一条件として、素子電流Ｉｃが、“Ｉｃ１”と“Ｉｃ２”との２つの値の場合を例示している。ここで、“Ｉｃ１＞Ｉｃ２”である。中抜き矢印で示すように、素子電流Ｉｃが大きくなるほど、“Ｖｐｅａｋ”は、絶対最大定格“Ｖｂｋ”に近づき易くなる。換言すれば、素子電流Ｉｃが低い場合（Ｉｃ＝Ｉｃ２の時）には、その分だけ大きいサージ電圧Ｖｓｇを許容することができる。従って、素子電流Ｉｃが低いほど、絶対値が大きい値のゲート駆動電流Ｉｇが設定可能である。素子電流Ｉｃとの間では、このような関係性に基づいて制御マップ３５が構成される。

図１０には、端子間電圧Ｖｃｅ及び端子間電圧Ｖｃｅを同一条件として、素子温度Ｔｅｍｐが、“Ｔｅｍｐ１”と“Ｔｅｍｐ２”との２つの値の場合を例示している。ここで、“Ｔｅｍｐ１＞Ｔｅｍｐ２”である。中抜き矢印で示すように、素子温度Ｔｅｍｐが低くなるほど、“Ｖｐｅａｋ”は、絶対最大定格“Ｖｂｋ”に近づき易くなる。換言すれば、素子温度Ｔｅｍｐが高い場合（Ｔｅｍｐ＝Ｔｅｍｐ１の時）には、その分だけ大きいサージ電圧Ｖｓｇを許容することができる。従って、素子温度Ｔｅｍｐが高いほど、絶対値が大きい値のゲート駆動電流Ｉｇが設定可能である。素子温度Ｔｅｍｐとの間では、このような関係性に基づいて制御マップ３５が構成される。

ところで、図７に示す制御マップ３５に対する引数として、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅに相当する）、素子電流Ｉｃ、素子温度Ｔｅｍｐが取得されるが、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅ）及び素子電流Ｉｃは、図６に示すように、ターン・オフ及びターン・オンの近傍では、その値が変動している。従って、検出のためのストローブポイントが別途設定されている。具体的には、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅ）及び素子電流Ｉｃは、ゲート駆動信号ＰＷＭが変化した時点から予め規定された検出待機期間Ｔｓｔ（Ｔｓｔ１，Ｔｓｔ２）経過後に検出される。本実施形態では、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅ）は、ゲート駆動信号ＰＷＭの立ち下がり（Ｈ→Ｌへ変化した時点）から検出待機期間Ｔｓｔ（電圧検出待機期間Ｔｓｔ２）経過後に検出される。また、素子電流Ｉｃは、ゲート駆動信号ＰＷＭの立ち上がり（Ｌ→Ｈへ変化した時点）から検出待機期間Ｔｓｔ（電流検出待機期間Ｔｓｔ１）経過後に検出される。図７に示す主制御部３０に設けられた遅延回路（ｄｅｌａｙ）３４は、この検出待機期間Ｔｓｔ（Ｔｓｔ１，Ｔｓｔ２）を設定する機能部である。

素子温度Ｔｅｍｐについては、短時間で変化しないため、任意のタイミングで検出が可能である。ゲート駆動信号ＰＷＭの立ち上がりや立ち下がりをストローブポイントとしてもよいし、立ち上がり及び立ち下がりの双方をストローブポイントとしてもよい。また、Ａ／Ｄコンバータ３３の時間分解能の範囲内で、常に検出を行っていてもよい。

尚、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅ）は、例えば分圧抵抗等を用いて検出される。素子電流Ｉｃは、電流センサやシャント抵抗を用いた検出回路によって検出される。素子温度Ｔｅｍｐは、ＩＧＢＴ３の近傍に設けられたサーミスタやＩＧＢＴ３の内部に設けられた温度検出用のダイオードによって検出される。これらの検出手段については、公知であるから、詳細な説明は省略する。

尚、図７（後述する図１３も同様）に示すスイッチング制御装置１０は各ＩＧＢＴ３に対応して設けられる。従って、スイッチング制御装置１０の電源系は、各ＩＧＢＴ３と同一系統とすることができる。端子間電圧Ｖｃｅや素子電流Ｉｃの検出結果、図１３を参照して後述する微分回路による微分信号等は、特に絶縁等を施すことなくスイッチング制御装置１０に伝達することができる。図１に示すインバータ制御装置２０からスイッチング制御装置１０へ提供されるゲート駆動信号ＰＷＭの受け渡しに関しては、フォトカプラやトランス等の絶縁回路が必要となる可能性はあるが、それは一般的な構成である。ゲート駆動電流Ｉｇを制御するために、スイッチング制御装置１０を設けるに際しては、追加の絶縁回路を必要とはしないので、回転電機制御装置１００の全体の構成が大型化することを抑制しながら、スイッチング損失Ｐｌｏｓｓを低減することができる。

図１１は、上記において説明したゲート駆動電流Ｉｇの設定手順を、フローチャートを用いて模式的に示したものである。ゲート駆動電流Ｉｇの制御は、ゲート駆動信号ＰＷＭが変化した際に実行されるので、初めにゲート駆動信号ＰＷＭが変化したか否かが判定される（＃１０）。上述したように、ＩＧＢＴ３がターン・オンする際と、ターン・オフする際とでは制御内容が異なるので、ゲート駆動信号ＰＷＭが変化した場合には、その変化が立ち上がりであるか立ち下がりであるかが判定される（＃２０）。

ゲート駆動信号ＰＷＭの変化が立ち下がりであった場合には、制御マップ３５を参照して、ゲート駆動電流Ｉｇの値としてターン・オフ第１電流値Ｉｇｆ１、ターン・オフ第２電流値Ｉｇｆ２、ターン・オフ第３電流値Ｉｇｆ３が取得される。ターン・オフ第１電流値Ｉｇｆ１はターン・オフ第１期間ＴＦ１において出力される。ターン・オフ第１期間ＴＦ１は、ゲート駆動信号ＰＷＭの変化（この場合は立ち下がり）に応答して直ちに開始され、ドライブ回路５０を介してターン・オフ第１電流値Ｉｇｆ１のゲート駆動電流Ｉｇが出力される（＃３１）。ターン・オフ第１期間ＴＦ１に続くターン・オフ第２期間ＴＦ２では、ターン・オフ第２電流値Ｉｇｆ２のゲート駆動電流Ｉｇが出力される。このため、ゲート駆動信号ＰＷＭの変化（この場合は立ち下がり）から、ターン・オフ第１期間ＴＦ１に相当する待機期間（ターン・オフ第１待機期間ｄｆ１）が経過したか否かが判定される（＃３３）。

ターン・オフ第１待機期間ｄｆ１が経過すると、ターン・オフ第１期間ＴＦ１からターン・オフ第２期間ＴＦ２に移ったことになるので、ドライブ回路５０を介してターン・オフ第２電流値Ｉｇｆ２のゲート駆動電流Ｉｇが出力される（＃３４）。ターン・オフ第２期間ＴＦ２に続くターン・オフ第３期間ＴＦ３では、ターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力される。このため、ターン・オフ第２期間ＴＦ２に入ってから、ターン・オフ第２期間ＴＦ２に相当する待機期間（ターン・オフ第２待機期間ｄｆ２）が経過したか否かが判定される（＃３６）。ターン・オフ第２待機期間ｄｆ２が経過すると、ターン・オフ第２期間ＴＦ２からターン・オフ第３期間ＴＦ３に移ったことになるので、ドライブ回路５０を介してターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力される（＃３７）。

尚、ターン・オフ第１待機期間ｄｆ１及びターン・オフ第２待機期間ｄｆ２は、タイミング制御部５１に予め設定された固定値であってもよいし、制御マップ３５から提供される値であってもよい。制御マップ３５から提供される場合には、ゲート駆動電流Ｉｇの値と同様に、直流リンク電圧Ｖｄｃや、素子電流Ｉｃ、素子温度Ｔｅｍｐを引数とすると好適である。タイミングについては、素子温度Ｔｅｍｐによる影響が最も大きいため、ターン・オフ第１待機期間ｄｆ１及びターン・オフ第２待機期間ｄｆ２が制御マップ３５から提供される場合には、少なくとも素子温度Ｔｅｍｐを引数とすると好適である。

図６に示すように、ターン・オフ第１期間ＴＦ１は、純遅延のステージ（ｓｆ１）を除けば、端子間電圧Ｖｃｅが上昇するフェーズ（電圧上昇フェーズＴｖｒ）に対応する。ターン・オフ第２期間ＴＦ２及びターン・オフ第３期間ＴＦ３は、素子電流Ｉｃが下降するフェーズ（電流下降フェーズＴｉｆ）に対応する。スイッチング損失Ｐｌｏｓｓを低減する上では、電圧上昇フェーズＴｖｒは可能な限り短い時間となることが好ましい。電流下降フェーズＴｉｆは、その前半に生じるサージ電圧ＶｓｇがＩＧＢＴ３の破壊を招かない範囲に収まるような時間となることが好ましい。

ターン・オフ第１待機期間ｄｆ１は、ゲート駆動信号ＰＷＭが立ち下がった後、電圧上昇フェーズＴｖｒが完了するまでの時間、或いは、ゲート駆動信号ＰＷＭが立ち下がった後、電流下降フェーズＴｉｆが始まるまでの時間、に設定されていると好適である。この時間は、シミュレーションや実験によって求めることができる。また、ターン・オフ第２期間ＴＦ２は、サージ電圧Ｖｓｇが生じている期間に相当するので、ターン・オフ第２待機期間ｄｆ２は、シミュレーションや実験によって求められたサージ継続時間に設定されていてもよい。

ターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力された後、端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオフ状態における定常値に達すると、ゲート駆動電流Ｉｇはゼロに収束する。端子間電圧Ｖｃｅのストローブポイントを規定する電圧検出待機期間Ｔｓｔ２は、ゲート駆動信号ＰＷＭの立ち下がりから、端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオフ状態における定常値に達するまでの時間よりも長い時間に設定されている。ターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力された後には、ゲート駆動信号ＰＷＭの立ち下がりから電圧検出待機期間Ｔｓｔ２を経過したか否かが判定される（＃３８）。電圧検出待機期間Ｔｓｔ２を経過すると、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅ）が検出される（＃３９）。

ゲート駆動信号ＰＷＭの変化が立ち上がりであった場合には、制御マップ３５を参照して、ゲート駆動電流Ｉｇの値としてターン・オン第１電流値Ｉｇｎ１、ターン・オン第２電流値Ｉｇｎ２、ターン・オン第３電流値Ｉｇｎ３が取得される。ターン・オン第１電流値Ｉｇｎ１はターン・オン第１期間ＴＮ１において出力される。ターン・オン第１期間ＴＮ１は、ゲート駆動信号ＰＷＭの変化（この場合は立ち上がり）に応答して直ちに開始され、ドライブ回路５０を介してターン・オン第１電流値Ｉｇｎ１のゲート駆動電流Ｉｇが出力される（＃５１）。ターン・オン第１期間ＴＮ１に続くターン・オン第２期間ＴＮ２では、ターン・オン第２電流値Ｉｇｎ２のゲート駆動電流Ｉｇが出力される。このため、ゲート駆動信号ＰＷＭの変化（この場合は立ち上がり）から、ターン・オン第１期間ＴＮ１に相当する待機期間（ターン・オン第１待機期間ｄｎ１）が経過したか否かが判定される（＃５３）。

ターン・オン第１待機期間ｄｎ１が経過すると、ターン・オン第１期間ＴＮ１からターン・オン第２期間ＴＮ２に移ったことになるので、ドライブ回路５０を介してターン・オン第２電流値Ｉｇｎ２のゲート駆動電流Ｉｇが出力される（＃５４）。ターン・オン第２期間ＴＮ２に続くターン・オン第３期間ＴＮ３では、ターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力される。このため、ターン・オン第２期間ＴＮ２に入ってから、ターン・オン第２期間ＴＮ２に相当する待機期間（ターン・オン第２待機期間ｄｎ２）が経過したか否かが判定される（＃５６）。ターン・オン第２待機期間ｄｎ２が経過すると、ターン・オン第２期間ＴＮ２からターン・オン第３期間ＴＮ３に移ったことになるので、ドライブ回路５０を介してターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力される（＃５７）。

尚、ターン・オフ第１待機期間ｄｆ１及びターン・オフ第２待機期間ｄｆ２と同様に、ターン・オン第１待機期間ｄｎ１及びターン・オン第２待機期間ｄｎ２は、タイミング制御部５１に予め設定された固定値であってもよいし、制御マップ３５から提供される値であってもよい。制御マップ３５から提供される場合には、ゲート駆動電流Ｉｇの値と同様に、直流リンク電圧Ｖｄｃや、素子電流Ｉｃ、素子温度Ｔｅｍｐを引数とすると好適である。タイミングについては、素子温度Ｔｅｍｐによる影響が最も大きいため、ターン・オン第１待機期間ｄｎ１及びターン・オン第２待機期間ｄｎ２が制御マップ３５から提供される場合には、少なくとも素子温度Ｔｅｍｐを引数とすると好適である。

図６に示すように、ターン・オン時における第２ステージ“ｓｎ２”から第３ステージ“ｓｎ３”の途中には、素子電流Ｉｃが上昇するフェーズ（電流上昇フェーズＴｉｒ）が存在する。また、第３ステージ“ｓｎ３”及び第４ステージ“ｓｎ４”（ターン・オン第２期間ＴＮ２及びターン・オン第３期間ＴＮ３）は、端子間電圧Ｖｃｅが下降するフェーズ（電圧下降フェーズＴｖｆ）に対応する。電流上昇フェーズＴｉｒの後半及び電圧下降フェーズＴｖｆの前半には、フリーホイールダイオード５にサージ電圧“Ｖｓｇｄ”が生じる。電流上昇フェーズＴｉｒは、ＩＧＢＴ３及びフリーホイールダイオード５の総損失を最小化すると共に、フリーホイールダイオード５のサージ電圧“Ｖｓｇｄ”を抑制できるように制御されると好適である。電圧下降フェーズＴｖｆは、フリーホイールダイオード５のサージ電圧“Ｖｓｇｄ”を抑制しつつ、ＩＧＢＴ３の損失を抑制するために可能な限り短くすることが好適である。

ターン・オン第１待機期間ｄｎ１は、上記を考慮した上で、ゲート駆動信号ＰＷＭが立ち下がった後、電圧下降フェーズＴｖｆが始まるまでの時間に設定されていると好適である。また、ターン・オン第２期間ＴＮ２は、電圧下降フェーズＴｖｆの開始時から始まり、急激に下降する電圧の下降ペースが落ちた辺りまでの期間、別の観点では、ほぼ電流上昇フェーズＴｉｒが終了する頃までの期間に対応している。従って、ターン・オン第２待機期間ｄｎ２は、電圧下降フェーズＴｖｆの開始時からほぼ電流上昇フェーズＴｉｒが終了する頃までの時間に設定されていると好適である。ターン・オン第１待機期間ｄｎ１及びターン・オン第２待機期間ｄｎ２は、実験等によって求められると好適である。

ターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力された後、端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオフ状態における定常値に達すると、ゲート駆動電流Ｉｇはゼロに収束する。素子電流Ｉｃのストローブポイントを規定する電流検出待機期間Ｔｓｔ１は、ゲート駆動信号ＰＷＭの立ち上がりから、端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオン状態における定常値に達するまでの時間よりも長い時間に設定されている。ターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力された後には、ゲート駆動信号ＰＷＭの立ち上がりから電流検出待機期間Ｔｓｔ１を経過したか否かが判定される（＃５８）。電流検出待機期間Ｔｓｔ１を経過すると、素子電流Ｉｃが検出される（＃５９）。

ところで、ゲート駆動電流Ｉｇを切り替えるタイミングは、端子間電圧Ｖｃｅ及び素子電流Ｉｃの実際の状態に基づいて実行されることが好ましい。例えば、ターン・オフ第２期間ＴＦ２は、ターン・オフに際してＩＧＢＴ３の端子間電圧Ｖｃｅが直流リンク電圧Ｖｄｃを超える期間に対応する期間に設定されていると好ましい。この場合、ターン・オフ第１期間ＴＦ１は、ＩＧＢＴ３の端子間電圧Ｖｃｅが直流リンク電圧Ｖｄｃに達するまでの期間に設定され、ターン・オフ第３期間ＴＦ３は、直流リンク電圧Ｖｄｃを超えていた端子間電圧Ｖｃｅが直流リンク電圧Ｖｄｃに戻った以降の期間に設定される。しかし、端子間電圧Ｖｃｅが直流リンク電圧Ｖｄｃを超えたことを検出して適正な値のゲート駆動電流Ｉｇを出力するフィードバック制御を行うと、演算遅延が大きい。このため、所望のタイミングでゲート駆動電流Ｉｇを切り替えることは困難である。

上記においては、フィードバック制御ではなく、ゲート駆動信号ＰＷＭの立ち下がり後、直ちにターン・オフ第１期間ＴＦ１となり、ターン・オフ第１待機期間ｄｆ１経過後にターン・オフ第２期間ＴＦ２に移行し、その後ターン・オフ第２待機期間ｄｆ２経過後にターン・オフ第３期間ＴＦ３に移行する例を示した。つまり、ゲート駆動信号ＰＷＭが変化した時点を基準として、実験統計的に求められた定数を用いて、ゲート駆動電流Ｉｇの切り替えタイミングを決定する例を示した。しかし、より精度を求める上では、端子間電圧Ｖｃｅ及び素子電流Ｉｃの実際の状態に基づいて、切り替えのタイミングを決定することが好ましい。

これは、ターン・オン第２期間ＴＮ２についても同様である。ターン・オン第２期間ＴＮ２は、素子電流Ｉｃが負荷電流の定常値を超えてオーバーシュートする期間に対応する期間に設定されていると好ましい。ターン・オフ時と同様に、ターン・オン第１期間ＴＮ１及びターン・オン第３期間ＴＮ３は、ターン・オン第２期間ＴＮ２の前後に設定される。しかし、ターン・オフ時と同様に、素子電流Ｉｃに基づいてフィードバック制御を行うと演算遅延が大きく、所望のタイミングでゲート駆動電流Ｉｇを切り替えることは困難である。このため、ターン・オン時においても、ゲート駆動信号ＰＷＭが変化した時点を基準として、実験統計的に求められた定数を用いて、ゲート駆動電流Ｉｇの切り替えタイミングを決定する例を示した。しかし、より精度を求める上では、端子間電圧Ｖｃｅ及び素子電流Ｉｃの実際の状態に基づいて、切り替えのタイミングを決定することが好ましい。以下に示す実施形態では、時系列上、先行して変化する信号の発生をトリガとして、ゲート駆動電流Ｉｇの値を切り替える。

１つの態様として、ターン・オフに際しては、ＩＧＢＴ３の端子間電圧Ｖｃｅが直流リンク電圧Ｖｄｃを超えるまでに特徴的な変化を示す信号を検出し、その検出後、所定の時間を経過した後に、ターン・オフ第１期間ＴＦ１からターン・オフ第２期間ＴＦ２へ移行すると良い。ターン・オフ第２期間ＴＦ２からターン・オフ第３期間ＴＦ３への移行、及びターン・オンの際についても同様である。

図１２に示すように、ターン・オフの際には、ゲート駆動信号ＰＷＭが変化した時刻（ｔ２１）からターン・オフ第１電流値Ｉｇｆ１のゲート駆動電流Ｉｇを出力し、素子電流Ｉｃが減少し始める時刻（ｔ２２）、或いはサージ電圧Ｖｓｇが生じ始める時刻（ｔ２２）からターン・オフ第２電流値Ｉｇｆ２に切り替えたい。この場合には、時刻“ｔ２２”よりも前に変化し始めている端子間電圧Ｖｃｅに基づいて、ターン・オフ第２電流値Ｉｇｆ２への切り替え時刻を決定する。具体的には、端子間電圧Ｖｃｅの時間微分（ｄｖ／ｄｔ）から端子間電圧Ｖｃｅの変化（上昇）を検出する。図１３に示すように、コンデンサ５４と抵抗器５６により微分回路を構成し、コンパレータ５５によって電圧微分基準値Ｔｈｖと比較することによって、端子間電圧Ｖｃｅの変化（上昇）を検出する。図１２に示すように、電圧微分信号Ｖｄｉｆｆには演算遅延が含まれている。端子間電圧Ｖｃｅの変化（上昇）を検出し、この演算遅延を考慮して設定されたターン・オフ第１待機期間ｄｆ１経過後にターン・オフ第２電流値Ｉｇｆ２に切り替える。

同様に、ターン・オフ第２電流値Ｉｇｆ２からターン・オフ第３電流値Ｉｇｆ３への切り替えに際しては、時刻“ｔ２３”よりも前に変化し始めている素子電流Ｉｃに基づいて、切り替え時刻を決定する。具体的には、素子電流Ｉｃの時間微分（ｄｉ／ｄｔ）から素子電流Ｉｃの変化（減少）を検出する。図１３に示すように、寄生インダクタンスＬｓを利用する。寄生インダクタンスＬｓの両端電圧（電流微分信号Ｉｄｉｆｆ）は素子電流Ｉｃの時間微分（ｄｉ／ｄｔ）に比例するから、コンパレータ５７によって電流微分基準値Ｔｈｉと比較することによって、素子電流Ｉｃの変化（減少）を検出する。図１２に示すように、電流微分信号Ｉｄｉｆｆには演算遅延が含まれている。素子電流Ｉｃの変化（減少）を検出し、演算遅延を考慮して設定されたターン・オフ第２待機期間ｄｆ２経過後に、ゲート駆動電流Ｉｇの値をターン・オフ第３電流値Ｉｇｆ３に切り替える。

ターン・オンの際には、ゲート駆動信号ＰＷＭが変化した時刻（ｔ１１）からターン・オン第１電流値Ｉｇｎ１のゲート駆動電流Ｉｇを出力し、端子間電圧Ｖｃｅが穏やかに減少し始める時刻（ｔ１２）からターン・オン第２電流値Ｉｇｎ２に切り替えたい。この場合には、時刻“ｔ１２”よりも前に変化し始めている素子電流Ｉｃに基づいて、ターン・オン第２電流値Ｉｇｎ２への切り替え時刻を決定する。具体的には、素子電流Ｉｃの時間微分（ｄｉ／ｄｔ）から素子電流Ｉｃの変化（上昇）を検出する。図１２に示すように、電流微分信号Ｉｄｉｆｆには演算遅延が含まれている。素子電流Ｉｃの変化（上昇）を検出し、演算遅延を考慮して設定されたターン・オフ第１待機期間ｄｆ１経過後にゲート駆動電流Ｉｇの値をターン・オン第２電流値Ｉｇｎ２に切り替える。

同様に、ターン・オン第２電流値Ｉｇｎ２からターン・オン第３電流値Ｉｇｎ３への移行に際しては、時刻“ｔ１３”よりも前に変化し始めている端子間電圧Ｖｃｅに基づいて、切り替え時刻を決定する。具体的には、端子間電圧Ｖｃｅの時間微分（ｄｖ／ｄｔ）から端子間電圧Ｖｃｅの変化（減少）を検出する。図１２に示すように、電圧微分信号Ｖｄｉｆｆには演算遅延が含まれている。端子間電圧Ｖｃｅの変化（減少）を検出し、演算遅延を考慮して設定されたターン・オン第２待機期間ｄｎ２経過後にターン・オン第３電流値Ｉｇｎ３に切り替える。尚、電圧微分信号Ｖｄｉｆｆによる検出が困難な場合には、素子電流Ｉｃの変化（上昇）を検出した時点から、演算遅延を考慮して設定されたターン・オン第３待機期間ｄｎ３経過後にターン・オン第３電流値Ｉｇｎ３に切り替えてもよい。

図６から図１１を参照して上述した例と同様に、ターン・オフ第１待機期間ｄｆ１、ターン・オフ第２待機期間ｄｆ２、ターン・オン第１待機期間ｄｎ１、ターン・オン第２待機期間ｄｎ２、ターン・オン第３待機期間ｄｎ３は、少なくとも素子温度Ｔｅｍｐに基づいて、制御マップ３５を参照して設定される。これらの待機期間は、素子温度Ｔｅｍｐによる影響が最も大きいが、当然ながら他の物理量も参照して決定されると好適である。例えば、これらの待機期間は、さらに、直流リンク電圧Ｖｄｃ及び素子電流Ｉｃに基づいて設定されてもよい。

１つの態様として、ターン・オフ第１待機期間ｄｆ１は、ＩＧＢＴ３の端子間電圧Ｖｃｅが、直流リンク電圧Ｖｄｃまで上昇する時点まで継続されように設定される。また、ターン・オフ第２待機期間ｄｆ２は、サージ電圧Ｖｓｇを含むＩＧＢＴ３の端子間電圧Ｖｃｅが、直流リンク電圧Ｖｄｃまで下降する時点まで継続されるように設定される。また、ターン・オン第１待機期間ｄｎ１は、ゲート駆動信号ＰＷＭの変化に応答して急落後に安定状態となったＩＧＢＴ３の端子間電圧Ｖｃｅが、下降を始める時点まで継続されるように設定される。また、ターン・オン第２待機期間ｄｎ２及びターン・オン第３待機期間ｄｎ３は、負荷電流の定常値を超えてオーバーシュートする素子電流Ｉｃが定常値に戻る時点まで継続されるように設定される。

尚、ゲート駆動電流Ｉｇの値の設定については、図６から図１１を参照して上述した例と同様であるので詳細な説明は省略する。

図１４は、上記において説明したゲート駆動電流Ｉｇ及び遅延時間（ｄｆ１，ｄｆ２，ｄｎ１，ｄｎ２）の設定手順をフローチャートで示したものである。以下、このフローチャートを利用して説明する。図１１を参照して上述した内容と同じ処理については、同一の参照符号で示し、適宜説明を省略する。上述したように、初めにゲート駆動信号ＰＷＭが変化したか否かが判定され（＃１０）、その変化が立ち上がりであるか立ち下がりであるかが判定される（＃２０）。

ゲート駆動信号ＰＷＭの変化が立ち下がりであった場合には、制御マップ３５を参照して、ゲート駆動電流Ｉｇの値としてターン・オフ第１電流値Ｉｇｆ１、ターン・オフ第２電流値Ｉｇｆ２、ターン・オフ第３電流値Ｉｇｆ３、ターン・オフ第１待機期間ｄｆ１、ターン・オフ第２待機期間ｄｆ２が取得される。

ターン・オフ第１電流値Ｉｇｆ１は、ゲート駆動信号ＰＷＭの変化（この場合は立ち下がり）に応答して直ちに出力される（＃３１）。次に、電圧微分信号Ｖｄｉｆｆと電圧微分基準値Ｔｈｖとが比較される。図１２に示すように、ここで判定される電圧微分信号Ｖｄｉｆｆは、端子間電圧Ｖｃｅの増加率を示している。従って、ここでは、ＩＧＢＴ３の端子間電圧Ｖｃｅの増加率（電圧微分信号Ｖｄｉｆｆ）が予め規定された電圧増加率基準値Ｔｈｖ１（電圧微分基準値Ｔｈｖ）を超えたか否かが判定される（＃３２）。端子間電圧Ｖｃｅの増加率（電圧微分信号Ｖｄｉｆｆ）が電圧増加率基準値Ｔｈｖ１（電圧微分基準値Ｔｈｖ）を超えた場合には、ターン・オフ第１待機期間ｄｆ１が経過したか否かが判定される（＃３３）。ターン・オフ第１待機期間ｄｆ１が経過すると、ドライブ回路５０を介してターン・オフ第２電流値Ｉｇｆ２のゲート駆動電流Ｉｇが出力される（＃３４）。

次に、電流微分信号Ｉｄｉｆｆと電流微分基準値Ｔｈｉとが比較される。図１２に示すように、ここで判定される電流微分信号Ｉｄｉｆｆは、素子電流Ｉｃの減少率を示している。従って、ここでは、ＩＧＢＴ３の素子電流Ｉｃの減少率（−Ｉｄｉｆｆ）が予め規定された電流減少率基準値“−Ｔｈｉ２”（−Ｔｈｉ）を超えたか否かが判定される（＃３５）。つまり、負の値である電流微分信号Ｉｄｉｆｆの値が、負の値である電流減少率基準値Ｔｈｉ２よりも小さいか否かが判定される。条件を満たした場合には、ターン・オフ第２待機期間ｄｆ２が経過したか否かが判定される（＃３６）。ターン・オフ第２待機期間ｄｆ２が経過すると、ドライブ回路５０を介してターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力される（＃３７）。

即ち、ターン・オフの際には、ゲート駆動信号ＰＷＭの変化に応答して、負の値に設定されたターン・オフ第１電流値Ｉｇｆ１のゲート駆動電流Ｉｇを出力する（＃１０〜＃３１）。その後、ＩＧＢＴ３の端子間電圧Ｖｃｅの増加率（Ｖｄｉｆｆ）が予め規定された電圧増加率基準値Ｔｈｖ１を超えたことに応答して、ターン・オフ第１待機期間ｄｆ１経過後に、ターン・オフ第１電流値Ｉｇｆ１よりも正方向の値に設定されたターン・オフ第２電流値Ｉｇｆ２のゲート駆動電流Ｉｇが出力される（＃３２〜＃３４）。その後、ＩＧＢＴ３を流れる素子電流Ｉｃの減少率（−Ｉｄｉｆｆ）が予め規定された電流減少率基準値（−Ｔｈｉ２）を超えたことに応答して、ターン・オフ第２待機期間ｄｆ２経過後に、ターン・オフ第２電流値Ｉｇｆ２よりも負方向のターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力される（＃３５〜＃３７）。

ターン・オフ第３電流値Ｉｇｆ３のゲート駆動電流Ｉｇが出力された後には、ゲート駆動信号ＰＷＭの立ち下がりから電圧検出待機期間Ｔｓｔ２を経過したか否かが判定される（＃３８）。電圧検出待機期間Ｔｓｔ２を経過すると、直流リンク電圧Ｖｄｃ（端子間電圧Ｖｃｅ）が検出される（＃３９）。

ゲート駆動信号ＰＷＭの変化が立ち上がりであった場合には、制御マップ３５を参照して、ゲート駆動電流Ｉｇの値としてターン・オン第１電流値Ｉｇｎ１、ターン・オン第２電流値Ｉｇｎ２、ターン・オン第３電流値Ｉｇｎ３、ターン・オン第１待機期間ｄｎ１、ターン・オン第２待機期間ｄｎ２が取得される。

ターン・オン第１電流値Ｉｇｎ１は、ゲート駆動信号ＰＷＭの変化（この場合は立ち上がり）に応答して直ちに出力される（＃５１）。次に、電流微分信号Ｉｄｉｆｆと電流微分基準値Ｔｈｉとが比較される。図１２に示すように、ここで判定される電流微分信号Ｉｄｉｆｆは、素子電流Ｉｃの増加率を示している。従って、ここでは、ＩＧＢＴ３の素子電流Ｉｃ増加率（電流微分信号Ｉｄｉｆｆ）が予め規定された電流増加率基準値Ｔｈｉ１（電流微分基準値Ｔｈｉ）を超えたか否かが判定される（＃５２）。条件を満たす場合には、ターン・オン第１待機期間ｄｎ１が経過したか否かが判定される（＃５３）。ターン・オン第１待機期間ｄｎ１が経過すると、ドライブ回路５０を介してターン・オン第２電流値Ｉｇｎ２のゲート駆動電流Ｉｇが出力される（＃５４）。

次に、電圧微分信号Ｖｄｉｆｆと電圧微分基準値Ｔｈｖとが比較される。図１２に示すように、ここで判定される電圧微分信号Ｖｄｉｆｆは、端子間電圧Ｖｃｅの減少率を示している。従って、ここでは、ＩＧＢＴ３の端子間電圧Ｖｃｅの減少率（−Ｖｄｉｆｆ）が予め規定された電圧減少率基準値“−Ｔｈｖ２”（−Ｔｈｖ）を超えたか否かが判定される（＃５５）。つまり、負の値である電圧微分信号Ｖｄｉｆｆの値が、負の値である電圧減少率基準値Ｔｈｖ２よりも小さいか否かが判定される。条件を満たした場合には、ターン・オン第２待機期間ｄｎ２が経過したか否かが判定される（＃５６）。ターン・オン第２待機期間ｄｎ２が経過すると、ドライブ回路５０を介してターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力される（＃５７）。

即ち、ターン・オンの際には、ゲート駆動信号ＰＷＭの変化に応答して、正の値に設定されたターン・オン第１電流値Ｉｇｎ１のゲート駆動電流Ｉｇが出力される（＃１０〜＃５１）。その後、素子電流Ｉｃの増加率（Ｉｄｉｆｆ）が予め規定された電流増加率基準値（Ｔｈｉ１）（電流微分基準値Ｔｈｉ）を超えたことに応答して、ターン・オン第１待機期間ｄｎ１経過後に、ターン・オン第１電流値Ｉｇｎ１よりも負方向の値に設定されたターン・オン第２電流値Ｉｇｎ２のゲート駆動電流Ｉｇが出力される（＃５２〜＃５４）。その後、ＩＧＢＴ３の端子間電圧Ｖｃｅの減少率（−Ｖｄｉｆｆ）が予め規定された電圧減少率基準値（−Ｔｈｖ２）を超えたことに応答して、ターン・オン第２待機期間ｄｎ２経過後に、ターン・オン第２電流値Ｉｇｎ２よりも正方向の値に設定されたターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力される。

ところで、上述したように、ターン・オンの際に電圧微分信号Ｖｄｉｆｆによる検出が困難な場合には、素子電流Ｉｃの変化（上昇）を検出した時点から、演算遅延を考慮して設定されたターン・オン第３待機期間ｄｎ３経過後にターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力されてもよい。例えば、図１４のフローチャートにおいて、ステップ＃５５を削除し、ステップ＃５６の処理を「ｄｎ２経過？」から「＃５４からｄｎ３経過？」に変更すればよい。この場合には、素子電流Ｉｃの増加率（電流微分信号Ｉｄｉｆｆ）が電流増加率基準値Ｔｈｉ１を超えたことに応答して、ターン・オン第１待機期間ｄｎ１よりも長い時間に設定されたターン・オン第３待機期間ｄｎ３経過後に、ターン・オン第２電流値Ｉｇｎ２よりも正方向の値に設定されたターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力される。

ターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力された後、端子間電圧Ｖｃｅ及び素子電流ＩｃがＩＧＢＴ３のオフ状態における定常値に達すると、ゲート駆動電流Ｉｇはゼロに収束する。ターン・オン第３電流値Ｉｇｎ３のゲート駆動電流Ｉｇが出力された後には、ゲート駆動信号ＰＷＭの立ち上がりから電流検出待機期間Ｔｓｔ１を経過したか否かが判定される（＃５８）。電流検出待機期間Ｔｓｔ１を経過すると、素子電流Ｉｃが検出される（＃５９）。

尚、ターン・オフ第１待機期間ｄｆ１、ターン・オフ第２待機期間ｄｆ２、ターン・オン第１待機期間ｄｎ１、ターン・オン第２待機期間ｄｎ２、ターン・オン第３待機期間ｄｎ３は、タイミング制御部５１に予め設定された固定値であってもよいが、制御マップ３５から提供される値であると好適である。即ち、ターン・オフ第１待機期間ｄｆ１、ターン・オフ第２待機期間ｄｆ２、ターン・オン第１待機期間ｄｎ１、ターン・オン第２待機期間ｄｎ２、ターン・オン第３待機期間ｄｎ３は、少なくとも素子温度Ｔｅｍｐに基づいて決定された値であると好適である。半導体素子の状態遷移時間は、素子温度Ｔｅｍｐが高くなると遅くなる傾向がある。従って、これらの待機期間が、半導体の動作速度に対する影響が大きい素子温度Ｔｅｍｐに基づいて設定されると、ゲート駆動電流Ｉｇを切り替える精度を高めることができる。尚、当然ながら、端子間電圧Ｖｃｅや素子電流Ｉｃの値に応じて、直流リンク電圧Ｖｄｃに達する時間や負荷電流に達する時間等も異なるから、これらの待機期間（ｄｆ１，ｄｆ２，ｄｎ１，ｄｎ２，ｄｎ３）は、さらに直流リンク電圧Ｖｄｃや、素子電流Ｉｃに基づいて設定されていると好適である。

〔本発明の実施形態の概要〕
以下、上記において説明した、本発明の実施形態におけるスイッチング制御装置（１０）の概要について簡単に説明する。

本発明の実施形態に係るスイッチング制御装置は、
それぞれフリーホイールダイオード（５）が並列接続された上段側スイッチング素子と下段側スイッチング素子との直列回路によって交流１相分のアーム（３Ａ）が構成されて、直流と交流との間で電力変換を行うインバータ（１）を制御対象とし、前記インバータ（１）の各スイッチング素子（３）に対するパルス状のスイッチング制御信号（ＰＷＭ）に基づいて、各スイッチング素子（３）を個別にスイッチング制御するスイッチング制御装置（１０）であって、
前記スイッチング素子（３）の制御端子を駆動する制御端子駆動電流（Ｉｇ）を提供する電流源（５３）を有し、
前記スイッチング素子（３）がオフ状態からオン状態へ遷移するターン・オンの際の前記制御端子駆動電流（Ｉｇ）の通流方向を正方向として、少なくとも前記インバータ（１）の直流側の電圧である直流リンク電圧（Ｖｄｃ）と前記スイッチング素子（３）を流れる素子電流（Ｉｃ）とに基づいて、前記制御端子駆動電流（Ｉｇ）の値を決定して出力し、
前記スイッチング素子（３）がオン状態からオフ状態へ遷移するターン・オフの際には、
ターン・オフ第１期間（ＴＦ１）において、負の値に設定されたターン・オフ第１電流値（Ｉｇｆ１）の前記制御端子駆動電流（Ｉｇ）を出力し、
前記ターン・オフ第１期間（ＴＦ１）に続くターン・オフ第２期間（ＴＦ２）において、前記ターン・オフ第１電流値（Ｉｇｆ１）よりも正方向の値に設定されたターン・オフ第２電流値（Ｉｇｆ２）の前記制御端子駆動電流（Ｉｇ）を出力し、
前記ターン・オフ第２期間（ＴＦ２）に続くターン・オフ第３期間（ＴＦ３）において、前記ターン・オフ第２電流値（Ｉｇｆ２）よりも負方向の値に設定されたターン・オフ第３電流値（Ｉｇｆ３）の前記制御端子駆動電流（Ｉｇ）を出力し、
前記ターン・オンの際には、
ターン・オン第１期間（ＴＮ１）において、正の値に設定されたターン・オン第１電流値（Ｉｇｎ１）の前記制御端子駆動電流（Ｉｇ）を出力し、
前記ターン・オン第１期間（ＴＮ１）に続くターン・オン第２期間（ＴＮ２）において、前記ターン・オン第１電流値（Ｉｇｎ１）よりも負方向の値に設定されたターン・オン第２電流値（Ｉｇｎ２）の前記制御端子駆動電流（Ｉｇ）を出力し、
前記ターン・オン第２期間（ＴＮ２）に続くターン・オン第３期間（ＴＮ３）において、前記ターン・オン第２電流値（Ｉｇｎ２）よりも正方向の値に設定されたターン・オン第３電流値（Ｉｇｎ３）の前記制御端子駆動電流（Ｉｇ）を出力する。

ターン・オフの際には、スイッチング素子（３）の端子間電圧（Ｖｃｅ）及び素子電流（Ｉｃ）が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、スイッチング素子（３）の端子間電圧（Ｖｃｅ）が直流リンク電圧（Ｖｄｃ）まで上昇する期間である。２番目の期間は、素子電流（Ｉｃ）が負荷電流値からほぼゼロまで低下する期間である。３番目の期間は、素子電流（Ｉｃ）のテール電流が流れる期間である。この２番目の期間には、スイッチング素子（３）の端子間電圧（Ｖｃｅ）に大きなサージ電圧（Ｖｓｇ）が生じることがある。従って、２番目の期間には、ターン・オフに際して流れる制御端子駆動電流（Ｉｇ）を抑制することが好ましい。１番目の期間及び３番目の期間では、速いスイッチング速度を維持して、スイッチング損失（Ｐｌｏｓｓ）を抑制することが好ましい。上記の構成によれば、サージ電圧（Ｖｓｇ）を抑制すべきターン・オフ第２期間（ＴＦ２）では、その前後の期間（ターン・オフ第１期間（ＴＦ１）及びターン・オフ第３期間（ＴＦ３））よりも制御端子駆動電流が抑制される。

ターン・オンの際にも、スイッチング素子（３）の端子間電圧（Ｖｃｅ）及び素子電流（Ｉｃ）が変化を始め、それらの変化が完了するまでの間に、いくつかの特徴的な期間がある。最初は、素子電流（Ｉｃ）がゼロから負荷電流値まで上昇する期間である。この時、ターン・オフ時におけるサージ電圧（Ｖｓｇ）の逆の現象として、スイッチング素子（３）の端子間電圧（Ｖｃｅ）が階段状に急落する。２番目の期間は、スイッチング素子（３）の端子間電圧（Ｖｃｅ）がほぼゼロまで急激に低下する期間である。この時、最初の期間で上昇した素子電流（Ｉｃ）がオーバーシュートする。３番目の期間は、端子間電圧（Ｖｃｅ）がゼロとなるまで漸減していく期間である。また、スイッチング素子（３）がターン・オンする際には、当該スイッチング素子（３）と同相のアーム（３Ａ）の別のスイッチング素子（３）に並列接続されたフリーホイールダイオード（５）に逆回復電流が流れる。そして、当該フリーホイールダイオード（５）の端子間にサージ電圧（Ｖｓｇｄ）が発生する。概ね、２番目の期間において素子電流（Ｉｃ）がオーバーシュートしている際に、当該フリーホイールダイオード（５）の端子間にサージ電圧（Ｖｓｇｄ）が発生する。このサージ電圧（Ｖｓｇｄ）を抑制するため、２番目の期間には、ターン・オンに際して流れる制御端子駆動電流（Ｉｇ）を抑制することが好ましい。一方、１番目の期間及び３番目の期間では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。上記の構成によれば、サージ電圧を抑制すべきターン・オン第２期間（ＴＮ２）では、その前後の期間（ターン・オン第１期間（ＴＮ１）及びターン・オン第３期間（ＴＮ３））よりも制御端子駆動電流（Ｉｇ）が抑制される。

また、制御端子駆動電流（Ｉｇ）の値、具体的には、ターン・オフ第１電流値（Ｉｇｆ１）、ターン・オフ第２電流値（Ｉｇｆ２）、ターン・オフ第３電流値（Ｉｇｆ３）、ターン・オン第１電流値（Ｉｇｎ１）、ターン・オン第２電流値（Ｉｇｎ２）、ターン・オン第３電流値（Ｉｇｎ３）は、端子間電圧（Ｖｃｅ）及び素子電流（Ｉｃ）に基づいて設定される。許容可能なサージ電圧（Ｖｓｇ，Ｖｓｇｄ）の大きさは、端子間電圧（Ｖｃｅ）に依存し、発生するサージ電圧（Ｖｓｇ，Ｖｓｇｄ）の大きさは、素子電流（Ｉｃ）に依存する。従って、端子間電圧（Ｖｃｅ）及び素子電流（Ｉｃ）に基づいて、スイッチング損失（Ｐｌｏｓｓ）を最小化しつつ、サージ電圧（Ｖｓｇ，Ｖｓｇｄ）を抑制可能な制御端子駆動電圧（Ｉｇ）の値を決定すると好適である。このように、上記の構成によれば、インバータ（１）を構成する半導体素子に対するサージ電圧（Ｖｓｇ，Ｖｓｇｄ）を抑制すると共に、スイッチング損失（Ｐｌｏｓｓ）も抑制することができる。

ここで、前記制御端子駆動電流（Ｉｇ）は、さらに、前記スイッチング素子（３）の素子温度（Ｔｅｍｐ）に基づいて決定されると好適である。この構成によれば、環境要因も考慮して、より適切な電流値を設定することができる。

また、前記ターン・オフ第２期間（ＴＦ２）は、前記スイッチング素子（３）の端子間電圧（Ｖｃｅ）が前記直流リンク電圧（Ｖｄｃ）を超える期間に対応する期間に設定され、前記ターン・オン第２期間（ＴＮ２）は、前記素子電流（Ｉｃ）が負荷電流の定常値を超えてオーバーシュートする期間に対応する期間に設定されると好適である。ターン・オフに際して前記スイッチング素子（３）の端子間電圧（Ｖｃｅ）が前記直流リンク電圧（Ｖｄｃ）を超える部分は、サージ電圧（Ｖｓｇ）である。また、ターン・オンに際して、素子電流（Ｉｃ）が負荷電流の定常値を超えてオーバーシュートする期間には、フリーホイールダイオード（５）にサージ電圧（Ｖｓｇｄ）が生じる。ターン・オフ第２期間（ＴＦ２）及びターン・オン第２期間（ＴＮ２）は、それぞれの前後の期間に対して制御端子駆動電流（Ｉｇ）が抑制される。この構成のように、ターン・オフ第２期間（ＴＦ２）及びターン・オン第２期間（ＴＮ２）が、スイッチング素子（３）及びフリーホイールダイオード（５）にサージ電圧（Ｖｓｇ，Ｖｓｇｄ）が印加される期間をカバーするように設定されるとサージ電圧（Ｖｓｇ，Ｖｓｇｄ）からの半導体素子の保護をより適切に行うことができる。

上述したように、サージ電圧（Ｖｓｇ，Ｖｓｇｄ）を抑制する期間以外では、速いスイッチング速度を維持して、スイッチング損失を抑制することが好ましい。従って、１つの態様として、前記ターン・オフ第１電流値（Ｉｇｆ１）及び前記ターン・オフ第３電流値（Ｉｇｆ３）は、負方向に出力可能な最大値に設定され、前記ターン・オン第１電流値（Ｉｇｎ１）及び前記ターン・オン第３電流値（Ｉｇｎ３）は、正方向に出力可能な最大値に設定されると好適である。

また、１つの態様として、前記ターン・オフ第２電流値（Ｉｇｆ２）は、サージ電圧を含む前記スイッチング素子（３）の端子間電圧（Ｖｃｅ）が、前記スイッチング素子（３）の絶対最大定格を超えないように設定され、前記ターン・オン第２電流値（Ｉｇｎ２）は、前記フリーホイールダイオード（５）の逆回復電圧が、前記フリーホイールダイオード（５）の絶対最大定格を超えないように設定されると好適である。これにより、半導体素子は適切に保護される。上述したように、ターン・オフ第２期間（ＴＦ２）及びターン・オン第２期間（ＴＮ２）では、サージ電圧（Ｖｓｇ，Ｖｓｇｄ）を抑制するために、制御端子駆動電流（Ｉｇ）が制限される。但し、必要以上に電流を制限すると、スイッチング速度が遅くなり、スイッチング損失（Ｐｌｏｓｓ）も大きくなる。従って、制御端子駆動電流（Ｉｇ）は、スイッチング素子（３）の端子間電圧（Ｖｃｅ）やフリーホイールダイオード（５）の逆回復電圧が、それぞれの素子の絶対最大定格を超えない範囲で、上限に近い値に設定されると好適である。

直流リンク電圧（Ｖｄｃ）にはサージ電圧（Ｖｓｇ）が重畳される場合があり、素子電流（Ｉｃ）もスイッチングの際には大きく変動する。直流リンク電圧（Ｖｄｃ）や素子電流（Ｉｃ）の検出値に誤差が多くなると、制御端子駆動電流（Ｉｇ）の値も誤差が大きくなる。従って、直流リンク電圧（Ｖｄｃ）や素子電流（Ｉｃ）の検出は、それらが安定している時刻をストローブポイントとすると好ましい。ターン・オフやターン・オンの近傍では、直流リンク電圧（Ｖｄｃ）や素子電流（Ｉｃ）の値が安定していないので、ターン・オフやターン・オンの時点からある程度離れた時刻をストローブポイントとすることが好ましい。１つの態様として、前記スイッチング制御信号（ＰＷＭ）が変化した時点から予め規定された検出待機期間（Ｔｓｔ（Ｔｓｔ１，Ｔｓｔ２））経過後に、前記直流リンク電圧（Ｖｄｃ）及び前記素子電流（Ｉｃ）が検出されると好適である。

本発明は、直流と交流との間で電力変換を行うインバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置に利用することができる。

１ ：インバータ
３Ａ ：アーム
５ ：フリーホイールダイオード
１０ ：スイッチング制御装置
Ｉｃ ：素子電流
Ｉｇ ：ゲート駆動電流
Ｉｇｆ１ ：ターン・オフ第１電流値
Ｉｇｆ２ ：ターン・オフ第２電流値
Ｉｇｆ３ ：ターン・オフ第３電流値
Ｉｇｎ１ ：ターン・オン第１電流値
Ｉｇｎ２ ：ターン・オン第２電流値
Ｉｇｎ３ ：ターン・オン第３電流値
ＰＷＭ ：ゲート駆動信号（スイッチング制御信号）
ＴＦ１ ：ターン・オフ第１期間
ＴＦ２ ：ターン・オフ第２期間
ＴＦ３ ：ターン・オフ第３期間
ＴＮ１ ：ターン・オン第１期間
ＴＮ２ ：ターン・オン第２期間
ＴＮ３ ：ターン・オン第３期間
Ｔｅｍｐ ：素子温度
Ｔｓｔ ：検出待機期間
Ｔｓｔ１ ：電流検出待機期間
Ｔｓｔ２ ：電圧検出待機期間
Ｖｃｅ ：端子間電圧
Ｖｄｃ ：直流リンク電圧
Ｖｓｇ ：ＩＧＢＴ（スイッチング素子）のサージ電圧

Claims (6)

1. それぞれフリーホイールダイオードが並列接続された上段側スイッチング素子と下段側スイッチング素子との直列回路によって交流１相分のアームが構成されて、直流と交流との間で電力変換を行うインバータを制御対象とし、前記インバータの各スイッチング素子に対するパルス状のスイッチング制御信号に基づいて、各スイッチング素子を個別にスイッチング制御するスイッチング制御装置であって、
   前記スイッチング素子の制御端子を駆動する制御端子駆動電流を提供する電流源を有し、
   前記スイッチング素子がオフ状態からオン状態へ遷移するターン・オンの際の前記制御端子駆動電流の通流方向を正方向として、少なくとも前記インバータの直流側の電圧である直流リンク電圧と前記スイッチング素子を流れる素子電流とに基づいて、前記制御端子駆動電流の値を決定して出力し、
   前記スイッチング素子がオン状態からオフ状態へ遷移するターン・オフの際には、
   ターン・オフ第１期間において、負の値に設定されたターン・オフ第１電流値の前記制御端子駆動電流を出力し、
   前記ターン・オフ第１期間に続くターン・オフ第２期間において、前記ターン・オフ第１電流値よりも正方向の値に設定されたターン・オフ第２電流値の前記制御端子駆動電流を出力し、
   前記ターン・オフ第２期間に続くターン・オフ第３期間において、前記ターン・オフ第２電流値よりも負方向の値に設定されたターン・オフ第３電流値の前記制御端子駆動電流を出力し、
   前記ターン・オンの際には、
   ターン・オン第１期間において、正の値に設定されたターン・オン第１電流値の前記制御端子駆動電流を出力し、
   前記ターン・オン第１期間に続くターン・オン第２期間において、前記ターン・オン第１電流値よりも負方向の値に設定されたターン・オン第２電流値の前記制御端子駆動電流を出力し、
   前記ターン・オン第２期間に続くターン・オン第３期間において、前記ターン・オン第２電流値よりも正方向の値に設定されたターン・オン第３電流値の前記制御端子駆動電流を出力する、
   スイッチング制御装置。
2. 前記制御端子駆動電流は、さらに、前記スイッチング素子の素子温度に基づいて決定される請求項１に記載のスイッチング制御装置。
3. 前記ターン・オフ第２期間は、前記スイッチング素子の端子間電圧が前記直流リンク電圧を超える期間に対応する期間に設定され、
   前記ターン・オン第２期間は、前記素子電流が負荷電流の定常値を超えてオーバーシュートする期間に対応する期間に設定される請求項１又は２に記載のスイッチング制御装置。
4. 前記ターン・オフ第１電流値及び前記ターン・オフ第３電流値は、負方向に出力可能な最大値に設定され、
   前記ターン・オン第１電流値及び前記ターン・オン第３電流値は、正方向に出力可能な最大値に設定される請求項１から３の何れか一項に記載のスイッチング制御装置。
5. 前記ターン・オフ第２電流値は、サージ電圧を含む前記スイッチング素子の端子間電圧が、前記スイッチング素子の絶対最大定格を超えないように設定され、
   前記ターン・オン第２電流値は、前記フリーホイールダイオードの逆回復電圧が、前記フリーホイールダイオードの絶対最大定格を超えないように設定される請求項１から４の何れか一項に記載のスイッチング制御装置。
6. 前記スイッチング制御信号が変化した時点から予め規定された検出待機期間経過後に、前記直流リンク電圧及び前記素子電流が検出される請求項１から５の何れか一項に記載のスイッチング制御装置。

Images