JP2016032049A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016032049A
JP2016032049A JP2014154312A JP2014154312A JP2016032049A JP 2016032049 A JP2016032049 A JP 2016032049A JP 2014154312 A JP2014154312 A JP 2014154312A JP 2014154312 A JP2014154312 A JP 2014154312A JP 2016032049 A JP2016032049 A JP 2016032049A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
ring
case
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014154312A
Other languages
English (en)
Other versions
JP6310803B2 (ja
Inventor
松田　信太郎
Shintaro Matsuda
信太郎 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014154312A priority Critical patent/JP6310803B2/ja
Priority to US14/801,813 priority patent/US9324763B2/en
Priority to TW104123346A priority patent/TW201618220A/zh
Priority to CN201510438319.7A priority patent/CN105321879B/zh
Priority to KR1020150104940A priority patent/KR20160014536A/ko
Publication of JP2016032049A publication Critical patent/JP2016032049A/ja
Priority to US15/078,026 priority patent/US9837466B2/en
Application granted granted Critical
Publication of JP6310803B2 publication Critical patent/JP6310803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67376—Closed carriers characterised by sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)
  • Dicing (AREA)

Abstract

【課題】梱包ケース内に収容されたソーンウエハの複数の半導体チップを保護する。【解決手段】ソーンウエハＳＷを梱包ケースＳＰ内に収容した状態で真空包装する工程を有する半導体装置の製造方法であって、梱包ケースＳＰは以下の構造である。梱包ケースＳＰは、ソーンウエハＳＷの上面ＳＷｔを覆う蓋部ＳＰ１と、ソーンウエハＳＷの下面ＳＷｂを覆う本体部ＳＰ２と、を有する。蓋部ＳＰ１は、複数の半導体チップＣＰを覆う凹部ＤＭ１、および凹部ＤＭ１に連通する通気経路ＶＴＲ１を有する。また、梱包ケースＳＰ内を減圧する工程では、通気経路ＶＴＲ１を介して、梱包ケースＳＰ内の気体が外部に排出される。【選択図】図１２

Description

本発明は、半導体装置の製造技術に関し、例えば、半導体ウエハをリングに固定して切断した後、複数の半導体チップに分割された半導体ウエハを、リングに支持された状態で梱包する工程を含む半導体装置の製造方法に適用して有効な技術に関する。
特開２００２−１４５３８０号公報（特許文献１）には、分割済みの半導体ウエハがダイシングテープに貼り付けられた状態の複数枚のダイシングフレームを、積層して収容する梱包箱が記載されている。
特開２００２−１４５３８０号公報
半導体ウエハを複数の半導体チップに分割した後、半導体チップを実装する場所まで搬送する際に、切断後の複数の半導体チップが粘着テープに貼り付いた状態でリングに保持された状態で梱包する場合がある。この状態のウエハは、リング付切断済み半導体ウエハと呼ばれる場合もあるが、本明細書では、以下、ソーンウエハと呼ぶ。
搬送時に半導体チップの損傷を抑制する観点から、ソーンウエハの梱包ケースは、リングを固定できる構造であることが好ましい。また、半導体チップや半導体チップが有する回路の構成部品の酸化を抑制する観点から、ソーンウエハの梱包ケースは、内部の気体を吸気して、半導体ウエハの周囲の環境を減圧状態で維持できる構造であることが好ましい。
ところが、本願発明者が検討した所、ソーンウエハを梱包するケースの構造によっては、半導体ウエハの周囲の環境を減圧状態から常圧状態に復帰させる際に、梱包ケース内に収容された個々の半導体チップが損傷する懸念があることが判った。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、半導体ウエハを切断することにより、複数の半導体チップに分割し、上記複数の半導体チップが粘着テープに貼り付いた状態で環状のリングに保持される、ソーンウエハを作成する工程を有する。また、半導体装置の製造方法は、上記ソーンウエハの上記半導体ウエハが貼り付けられた第１面を覆う第１ケース部と、上記ソーンウエハの上記第１面の反対側の第２面を覆う第２ケース部と、を有する梱包ケース内に、上記ソーンウエハを収納する工程を有する。また、半導体装置の製造方法は、上記梱包ケースを梱包袋内に収納した後、上記梱包袋内の気体を吸気することにより、上記梱包ケース内を減圧する工程を有する。また、上記第１ケース部は、上記複数の半導体チップを覆う第１凹部、および上記第１凹部に連通する第１通気経路を有する。また、上記梱包ケース内を減圧する工程では、上記第１通気経路を介して、上記梱包ケース内の気体が外部に排出される。
上記一実施の形態によれば、梱包ケース内に収容されたソーンウエハの複数の半導体チップを保護することができる。
一実施の形態である半導体パッケージ（半導体装置）の上面図である。 図１のＡ−Ａ線に沿った断面図である。 図１および図２を用いて説明した半導体パッケージの製造工程の概要を示す説明図である。 図３に示すウエハ準備工程で準備する半導体ウエハの回路形成面側の平面図である。 図３に示すダイシング工程で使用する半導体ウエハの支持部材を示す平面図である。 図５のＡ−Ａ線に沿った断面において、ダイシングテープに半導体ウエハを貼り付けた状態を示す断面図である。 図６に示す半導体ウエハをダイシングラインに沿って切断する様子を示す拡大断面図である。 図３に示すダイシング工程後に得られるソーンウエハの平面図である。 図８に示すソーンウエハを梱包ケースに収容する様子を示す組立斜視図である。 図９に示す梱包ケースの蓋部を上方から視た平面図である。 図９に示す梱包ケースの本体部を上方から視た平面図である。 図１０および図１１のＡ−Ａ線に沿った断面において、梱包ケースにソーンウエハが梱包された状態を示す断面図である。 図１０および図１１のＢ−Ｂ線に沿った断面において、梱包ケースにソーンウエハが梱包された状態を示す断面図である。 図３に示す真空包装工程で、梱包されたソーンウエハを真空包装する様子を模式的に示す説明図である。 図３に示す包装開封工程で、梱包袋の密封状態を開封する様子を模式的に示す説明図である。 図１０に示す梱包ケースが有する通気経路を模式的に示す平面図である。 図１１に示す梱包ケースが有する通気経路を模式的に示す平面図である。 図１２に対する変形例を示す断面図である。 図１２に対する他の変形例を示す断面図である。 図１２に対応する検討例を示す断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。例えば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。例えば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、シリコン・ゲルマニウム（ＳｉＧｅ）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、本願では、複数のデバイス領域を有する半導体ウエハに集積回路を形成した後、デバイス領域毎に個片化されたものを、半導体チップと記載する。また、半導体チップがリードフレームや配線基板などの基材に搭載され、基材が有する端子と電気的に接続されたものを半導体パッケージと記載する。
また、本願では、半導体材料を利用した回路（集積回路）を有する電子部品の総称を半導体装置と記載する。したがって、半導体装置には、上記した半導体チップおよび半導体パッケージが含まれる。また、複数の半導体チップが梱包された包装体も半導体装置に含まれる。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態）
＜半導体パッケージ＞
まず、本実施の形態の半導体パッケージ（半導体装置）ＰＫＧ１の概要構成について、図１および図２を用いて説明する。本実施の形態の半導体パッケージＰＫＧ１は、配線基板２、および配線基板２上に搭載された半導体チップ（半導体装置）ＣＰを備えている。図１は本実施の形態の半導体パッケージ（半導体装置）の上面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。なお、図１および図２では、半導体チップＣＰの主面ＣＰｔ側に形成された複数のイメージセンサ素子（受光素子）の配置領域を見やすくするため、イメージセンサ素子の配置領域を二点鎖線で囲み、符号ＬＳＥを付して示している。
図２に示すように、配線基板２は、半導体チップＣＰが搭載された上面（面、主面、第１面、チップ搭載面）２ｔ、上面２ｔとは反対側の下面（面、主面、第２面、実装面）２ｂ、および上面２ｔと下面２ｂの間に配置された側面２ｓを有し、図１に示すように平面視において四角形の外形形状を成す。
配線基板２の上面２ｔには、半導体チップＣＰと電気的に接続される複数の端子（ボンディングリード、ボンディングフィンガ、半導体チップ接続用端子）２ＢＦが形成されている。また、図２に示すように、配線基板２の下面２ｂには、半導体パッケージＰＫＧ１の外部入出力端子である複数のランド２ＬＤが形成されている。複数の端子２ＢＦと複数のランド２ＬＤは、配線基板２に形成された複数の配線２Ｗを介して、それぞれ電気的に接続されている。また、図２に示す例では、複数のランド２ＬＤのそれぞれには、半田ボール（半田材、外部端子、電極、外部電極）ＳＢが接続されている。半田ボールＳＢは、半導体パッケージＰＫＧ１を図示しない実装基板に実装する際に、実装基板側の複数の端子（図示は省略）と複数のランド２ＬＤを電気的に接続する、導電性部材である。
また、半導体パッケージＰＫＧ１は、配線基板２上に搭載される半導体チップＣＰを備えている。図２に示すように、半導体チップＣＰのそれぞれは、主面（表面、上面）ＣＰｔ、主面ＣＰｔとは反対側の主面（裏面、下面）ＣＰｂ、および、主面ＣＰｔと主面ＣＰｂとの間に位置する側面ＣＰｓを有し、図１に示すように平面視において配線基板２よりも平面積が小さい四角形の外形形状を成す。
また、半導体チップＣＰの主面ＣＰｔには、複数のパッド（ボンディングパッド、チップ電極）ＰＤが形成されており、本実施の形態では、複数のパッドＰＤが主面ＣＰｔの各辺に沿って（側面ＣＰｓに沿って）形成されている。また、図２に示す例では、半導体チップＣＰは、主面ＣＰｂが配線基板２の上面２ｔと対向配置された状態で、配線基板２上に搭載されている。このような搭載方式は、フェイスアップ実装方式と呼ばれる。
半導体チップＣＰ（詳しくは、半導体チップＣＰの基材）は、例えばシリコン（Ｓｉ）から成る。また、主面ＣＰｔには、半導体チップＣＰの基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数のパッドＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
図１および図２に示す例では、半導体チップＣＰは、主面ＣＰｔ側に形成された複数のイメージセンサ素子（受光素子）ＬＳＥを有する、所謂、イメージセンサチップである。イメージセンサ素子は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いた固体撮像素子である。半導体チップＣＰの主面ＣＰｔ側に形成された複数のイメージセンサ素子ＬＳＥは、主面ＣＰｔの周縁部に形成された複数のパッドＰＤと電気的に接続されている。
また、半導体チップＣＰの複数のパッドＰＤは、例えば金（Ａｕ）あるいは銅（Ｃｕ）などの金属材料から成る複数のワイヤ（導電性部材）ＢＷを介して配線基板２の複数の端子２ＢＦと電気的に接続されている。イメージセンサチップなどのセンサチップを有する半導体パッケージの場合、センサ部分を視認可能な状態にする必要が生じる場合が多い。このため、図１および図２に示す例では、フェイスアップ実装方式により半導体チップＣＰが搭載され、ワイヤＢＷを介して半導体チップＣＰと配線基板２とが電気的に接続される。
また、ワイヤＢＷにより半導体チップＣＰと配線基板２とを電気的に接続する場合、ワイヤＢＷによる接続部分を保護する必要がある。このため、図１および図２に示す例では、半導体チップＣＰおよび複数のワイヤＢＷは、可視光に対して透明なカバー部材ＣＧにより覆われている。
なお、図１および図２では、半導体チップＣＰを搭載する基材として、配線基板２を例示的に示しているが、種々の変形例がある。例えば、半導体チップＣＰを図示しない金属製のリードフレームのチップ搭載部に搭載することもできる。
また、図１および図２に対する変形例としてセンサチップではない半導体チップに置き換えることができる。この場合、半導体チップが例えば黒色の樹脂に覆われていても良いので、半導体チップＣＰおよび複数のワイヤＢＷを樹脂で封止しても良い。また、半導体チップの半導体素子のパッドＰＤの形成面である主面ＣＰｔ側が配線基板２の上面２ｔと対向するように搭載される、フェイスダウン実装方式で配線基板２上に搭載されても良い。この場合、ワイヤＢＷに代えて、複数のパッドＰＤに接合された複数の突起電極を介して半導体チップＣＰと配線基板２とを電気的に接続することができる。
＜半導体装置の製造方法＞
次に、図１および図２を用いて説明した半導体パッケージＰＫＧ１の製造工程について説明する。なお、本実施の形態では、図１に示す半導体チップＣＰを製造する工程（ウエハ工程）と、半導体パッケージを組み立てる工程（組立工程）と、を互いに異なる場所で行う実施態様について説明する。この場合、ウエハ工程を実施した後、完成した半導体チップを梱包し、搬送する必要がある。図３は、図１および図２を用いて説明した半導体パッケージの製造工程の概要を示す説明図である。
＜ウエハ工程＞
図３に示すウエハ工程では、ウエハ準備工程として、例えばシリコン（Ｓｉ）などの半導体材料からなる基板である、半導体ウエハＷＨ（図４参照）を準備する。図４は、図３に示すウエハ準備工程で準備する半導体ウエハの回路形成面側の平面図である。なお、ウエハ準備工程で準備する半導体ウエハＷＨは、複数のデバイス領域ＤＶｐを有するが、各デバイス領域ＤＶｐの境界に、目視可能な線が形成されていなくても良い。図４では、複数のデバイス領域ＤＶｐが存在することを明示的にしめすため、デバイス領域ＤＶｐの境界、すなわち、ダイシングラインＤＣｐに二点鎖線を付している。
図４に示す半導体ウエハＷＨは、回路形成面ＣＦｔおよび回路形成面ＣＦｔの反対側の裏面を有している。また、平面視において、半導体ウエハＷＨは、複数のデバイス領域ＤＶｐ、および複数のデバイス領域ＤＶｐの間に位置するダイシングライン（スクライブ領域）ＤＣｐを有する。
また、図３に示す回路形成工程として、半導体ウエハＷＨの回路形成面ＣＦｔに複数の半導体素子を含む回路を形成する。本工程では、複数の半導体素子、複数のパッドＰＤ（図１参照）および複数の半導体素子と複数のパッドＰＤとを電気的に接続する複数の配線を形成する。複数の半導体素子は、例えばトランジスタやダイオードなどの電子回路素子であって、半導体材料に不純物を導入することにより形成される。また、上記したように、本実施の形態では、ＣＭＯＳセンサなどのイメージセンサ素子ＬＳＥ（図１参照）を形成する。イメージセンサ素子ＬＳＥは、複数の半導体素子により構成される。また、図１および図２では図示を省略するが、イメージセンサ素子ＬＳＥの上方には、複数のレンズ（マイクロレンズ）が形成されている。したがって、本実施の形態では、回路形成工程において、イメージセンサ素子ＬＳＥ、イメージセンサ素子ＬＳＥと電気的に接続される複数の配線、および複数のパッドＰＤ（図１参照）が形成される。
なお、図３に示す回路形成工程では、図４に示す半導体ウエハＷＨの回路形成面ＣＦｔ上に配線層が積層される。図２に示す半導体チップの主面ＣＰｔは、上記のように、配線層を積層することにより回路が形成された後の半導体ウエハＷＨの上面である。このため、回路が形成された後の半導体ウエハＷＨの断面を示す場合には、例えば図６に示すように半導体ウエハＷＨの上面を主面ＣＰｔとして示している。
また、図３に示す検査工程では、回路形成工程で半導体ウエハＷＨに形成された回路に対して電気的試験等を行う。この電気的試験では、例えば、導通試験や回路の電気的特性を確認する試験等を行うことができる。
なお、図３では図示を省略するが、回路形成工程の後に半導体ウエハＷＨの裏面を研削し、半導体ウエハの厚さを低減させる、裏面研削工程を行っても良い。裏面研削工程を行う場合、回路形成工程の後で半導体ウエハＷＨを薄くできるので、回路形成工程における半導体ウエハＷＨのハンドリングを向上させ、かつ、取得する半導体チップＣＰ（図１参照）の厚さを薄型化できる。裏面研削工程は、図３に示す検査工程の後、かつ、ダイシング工程の前に行うこともできる。ただし、裏面研削工程における回路への影響を検査する観点からは、検査工程の前に行うことが好ましい。
なお、図２に示す半導体チップＣＰの主面ＣＰｂは、裏面研削工程を行う場合には、研削後に露出する面である。また、図２に示す半導体チップＣＰの主面ＣＰｂは、裏面研削工程を行わない場合には、図４に示す半導体ウエハＷＨの回路形成面ＣＦｔの反対側に位置する裏面と同一面である。したがって、図３に示すダイシング工程以降の工程において、半導体ウエハＷＨの断面を示す場合には、例えば、後述する図６に示すように半導体ウエハＷＨの下面を主面ＣＰｂとして示している。
次に、図３に示すダイシング工程では、図４に示すダイシングラインＤＣｐに沿って半導体ウエハＷＨを切断し、デバイス領域ＤＶｐごとに分割された、複数の半導体チップＣＰ（図７参照）を取得する。図５は、図３に示すダイシング工程で使用する半導体ウエハの支持部材を示す平面図である。また、図６は、図５のＡ−Ａ線に沿った断面において、ダイシングテープに半導体ウエハを貼り付けた状態を示す断面図である。また、図７は、図６に示す半導体ウエハをダイシングラインに沿って切断する様子を示す拡大断面図である。また、図８は、図３に示すダイシング工程後に得られるソーンウエハの平面図である。
なお、図５に示すリングＲＧは、半導体ウエハＷＨ（図６参照）の貼り付け面である粘着面ＡＤｆ側を示している。また、上記したように、半導体ウエハＷＨは、複数のデバイス領域ＤＶｐを有するが、各デバイス領域ＤＶｐの境界に、目視可能な線が形成されていなくても良い。図６では、複数のデバイス領域ＤＶｐが存在することを明示的にしめすため、デバイス領域ＤＶｐの境界、すなわち、ダイシングラインＤＣｐに点線を付している。
ダイシング工程は、図５に示すようにダイシングテープ（粘着シート）ＤＴが貼り付けられたリングＲＧを準備するリング準備工程を有する。また、ダイシング工程は、図６に示すように、半導体ウエハＷＨの主面ＣＰｂとリングＲＧの環内に位置するダイシングテープＤＴの粘着面ＡＤｆとが対向するように、ダイシングテープＤＴ上に半導体ウエハＷＨを貼り付ける、ウエハ接着工程を有する。また、ダイシング工程は、図７に示すように、半導体ウエハＷＨを切断することにより、複数の半導体チップＣＰに分割し、ソーンウエハＳＷを作成する、ソーンウエハ形成工程を有する。
リング準備工程で準備するリングＲＧは、図５に示すように平面形状が環状の支持枠であって、図６に示すように上面ＲＧｔおよび上面ＲＧｔの反対側の下面ＲＧｂを有する。また、リングＲＧに貼り付けられるダイシングテープＤＴは、樹脂フィルムであって、一方の面に粘着材料を含む粘着層が形成された粘着面（接着面、上面）ＡＤｆを有する。一方、粘着面の反対側の下面ＤＴｂの粘着性は、粘着面よりも低くなっている。
ダイシングテープＤＴの粘着面ＡＤｆに半導体ウエハＷＨやリングＲＧを密着させると、粘着面ＡＤｆの粘着力によって、半導体ウエハＷＨやリングＲＧが接着される。図６に示す例では、ダイシングテープＤＴの粘着面ＡＤｆはリングＲＧの下面ＲＧｂに貼り付けられている。
また、ダイシングテープＤＴの基材は樹脂フィルムなので、力を加えることにより、基材がある程度伸縮する。このため、リングＲＧの下面ＲＧｂにダイシングテープＤＴを貼り付ける際に、ダイシングテープＤＴを引っ張りながら貼り付けて、半導体ウエハＷＨとの対向面に、弛みや皺が形成されないようにすることが好ましい。
また、粘着面ＡＤｆに配置される粘着材料は、例えば紫外線硬化性の樹脂を含む。このため、ダイシングテープＤＴに貼り付いた半導体チップＣＰ（図７参照）をピックアップする時には、ダイシングテープＤＴに紫外線を照射した後、半導体チップＣＰをピックアップする。これにより、半導体チップＣＰとダイシングテープＤＴとを容易に剥離させることができる。
次に、ウエハ接着工程では、図６に示すように、半導体ウエハＷＨの主面ＣＰｂとダイシングテープＤＴの粘着面ＡＤｆとを接着し、半導体ウエハＷＨを、ダイシングテープＤＴを介してリングＲＧに固定する。図６に示すように、半導体ウエハＷＨの主面ＣＰｂ側をダイシングテープＤＴに貼り付けた場合、回路形成面側の主面ＣＰｔは、露出する。
次に、ソーンウエハ形成工程では、図７に示すように、ダイシングラインＤＣｐに沿って半導体ウエハＷＨを切断する。例えば図７に示す例では、切削加工治具であるブレード（ダイシングブレード）ＤＢを用いてダイシングラインＤＣｐを切削加工することで、デバイス領域ＤＶｐごとに半導体ウエハＷＨを分割する。ブレードＤＢは、円盤形状の板状部材であって、円盤の周縁部に、砥粒が形成されている。この円盤状のブレードＤＢを円盤の円周方向に回転させながら、ダイシングラインＤＣｐに沿って移動させると、半導体ウエハＷＨが切断される。この時、半導体ウエハＷＨはダイシングテープＤＴに貼り付けられているので、半導体ウエハＷＨを固定した状態で、切削加工を施すことができる。また、切断後の半導体チップＣＰの主面ＣＰｂは、それぞれダイシングテープＤＴに貼り付いているので、ダイシング後の半導体チップＣＰが周囲に飛び散ることを防止できる。
また、半導体ウエハＷＨを分割した後は、洗浄工程を行って、切削屑を除去する。この洗浄工程では、半導体ウエハＷＨの構成部分のうち、半導体チップＣＰ以外の部分（例えば周縁部の端材など）を切削屑とともに取り除いても良い。この場合、例えば、取り除く部分に選択的に紫外線を照射する。これにより半導体チップＣＰはダイシングテープＤＴから剥離せず、かつ、除去対象の端材を選択的にダイシングテープＤＴから剥離させることができる。
以上の各工程により、図８に示すソーンウエハ（半導体装置）ＳＷが作成される。図８に示すソーンウエハＳＷは、複数の半導体チップＣＰがダイシングテープＤＴに貼り付いた状態でリングＲＧに保持される、リング付切断済半導体ウエハである。
次に、図３に示すケース準備工程では、図９に示すように、ソーンウエハＳＷを収納する梱包ケースＳＰを準備する。図９は、図８に示すソーンウエハを梱包ケースに収容する様子を示す組立斜視図である。また、図１０は、図９に示す梱包ケースの蓋部を上方から視た平面図である。また、図１１は、図９に示す梱包ケースの本体部を上方から視た平面図である。また、図１２は、図１０および図１１のＡ−Ａ線に沿った断面において、梱包ケースにソーンウエハが梱包された状態を示す断面図である。また、図１３は、図１０および図１１のＢ−Ｂ線に沿った断面において、梱包ケースにソーンウエハが梱包された状態を示す断面図である。
なお、図１０および図１１では、梱包ケースＳＰとソーンウエハＳＷの平面的な位置関係を示すため、図１０では蓋部ＳＰ１に覆われるソーンウエハＳＷを点線で示し、図１１では本体部ＳＰ２のうち、ソーンウエハＳＷに覆われる部分を点線で示す。また、図１２および図１３では、梱包ケースＳＰの内部空間と外部空間との間で、気体ＧＳ１、ＧＳ２を通気可能にするための通気経路を二点鎖線で模式的に示す。
また、図３に示すケース収納工程では、梱包ケースＳＰにソーンウエハＳＷを収容する。梱包ケースＳＰは、図９に示すように蓋部（第１ケース部）ＳＰ１と本体部（第２ケース部）ＳＰ２との間に、ソーンウエハＳＷを挟んで収容する、ソーンウエハ搬送用の収納容器である。
ここで、ソーンウエハを搬送する途中で、半導体チップＣＰ（図８参照）が損傷することを防止する観点から、ケース内で半導体チップＣＰが動かないように固定することが好ましい。ソーンウエハＳＷの複数の半導体チップＣＰは、上記したように、ダイシングテープＤＴ（図８参照）を介してリングＲＧ（図８参照）に支持されている。したがって、リングＲＧを固定すれば、半導体チップＣＰが搬送中に動いてしまうことを防止できる。
本実施の形態では、図１１に示すように本体部ＳＰ２は、ソーンウエハＳＷを収容する凹部ＤＭ２、および凹部ＤＭ２に形成された複数の支持部ＳＴＧ１を備える。ソーンウエハＳＷは、本体部ＳＰ２に形成された凹部ＤＭ２に収容される。また、支持部ＳＴＧ１は、凹部ＤＭ２の底面に対して上方に盛り上がった部分（盛り上がり部）である。ソーンウエハＳＷを凹部ＤＭ２内に配置すると、図６に示すリングＲＧの下面ＲＧｂに貼り付けられたダイシングテープＤＴの下面ＤＴｂ、すなわち、ソーンウエハＳＷの下面ＳＷｂの周縁部は、支持部ＳＴＧ１と接触する。言い換えれば、支持部ＳＴＧ１は、ソーンウエハＳＷの一部と接触して支持する支持面を有する。
一方、図１２に示すように、蓋部ＳＰ１は複数の半導体チップＣＰを覆う凹部ＤＭ１、および凹部ＤＭ１の外側において、ソーンウエハＳＷのリングＲＧの上面ＲＧｔを押さえるリング押さえ部ＨＤＲ１を有する。リング押さえ部ＨＤＲ１は、リングＲＧの上面ＲＧｔと接触する位置に形成され、リングＲＧを上面ＲＧｔ側から押圧することによりリングＲＧを固定する。
また、梱包ケースＳＰは、蓋部ＳＰ１と本体部ＳＰ２とを重ねあわせることで、内部に形成された空間の気密性を向上させることができる。詳しくは後述するが、蓋部ＳＰ１と本体部ＳＰ２との間に形成される内部空間と梱包ケースＳＰの外部空間との間での気体の出入りは、意図的に形成された複数の通気経路を介しての出入りが主要経路になる。このように、梱包ケースＳＰの気密性を向上させることで、梱包ケースＳＰ内に異物が侵入することを抑制できる。このため、異物により半導体チップＣＰが汚染されることを抑制できる。
また、梱包ケースＳＰが、ソーンウエハＳＷを収容する前に、予め清浄な状態になるように、洗浄などの作業を行っても良い。これにより、梱包ケースＳＰ内に収容された複数の半導体チップＣＰに異物が付着する可能性を低減できる。
ところで、本実施の形態に対する変形例として、梱包ケースＳＰ内に複数枚のソーンウエハＳＷを積層して収容する実施態様も可能である。ただしこの場合、積層したソーンウエハＳＷ同士が接触することを避ける観点から、ソーンウエハＳＷの間に緩衝機能を備えるスペーサ部材を配置する必要がある。また、一つの梱包ケースＳＰ内に収容される部品点数が増加すれば、部品同士の接触により異物が発生する懸念が増大する。したがって、異物の発生を抑制する観点からは、本実施の形態のように一つの梱包ケースＳＰに一枚のソーンウエハＳＷを収容する実施態様が特に好ましい。
また、本実施の形態のように一つの梱包ケースＳＰに一枚のソーンウエハＳＷを収容する場合、ソーンウエハＳＷ一枚を梱包する包装体の体積が増加する。したがって、例えば図１４に示すように、複数の梱包ケースＳＰを勘合させて積み重ねることが可能な構造にすれば、多数のソーンウエハＳＷを搬送する場合でも搬送対象物の体積を低減できる点で好ましい。
次に、図３に示す真空包装工程では、図１４に示すようにソーンウエハＳＷが収容された梱包ケースＳＰを梱包袋に収納し、梱包袋ＳＢＧ内の気体ＧＳ１を吸気することにより、梱包ケースＳＰ内を減圧する。図１４は、図３に示す真空包装工程で、梱包されたソーンウエハを真空包装する様子を模式的に示す説明図である。なお、図１４では、気体ＧＳ１の流れ方向に矢印を付して模式的に示す。
本工程では、梱包ケースＳＰが収容された梱包袋ＳＢＧ内が真空引きされた状態で梱包袋ＳＢＧをシールする、所謂、真空包装を行う。なお、上記した「真空」の状態とは、気密空間中の大気を排出することにより減圧された状態の意味であって、気体が存在しない絶対真空の状態には限定されない。
真空包装工程は、図１４に模式的に示すように、例えば、内部を減圧状態にすることができる減圧容器である真空チャンバＶＣ内に、梱包ケースＳＰが収容された梱包袋ＳＢＧを配置して行う。真空チャンバＶＣには、真空ポンプＶＰが接続されており、チャンバＶＣ内の空間の気体ＧＳ１を強制的に外部に排出することができる。また、真空チャンバＶＣには、例えば熱により梱包袋ＳＢＧの一部を溶融させてシールする、シール装置ＨＳが設けられる。真空包装工程では、真空チャンバＶＣ内で梱包袋ＳＢＧおよび梱包ケースＳＰの内部が真空引きされた状態で、梱包袋ＳＢＧをシールして、梱包袋ＳＢＧの内部を密封する。
図１４に示すように、強制的に、気体ＧＳ１を排出する方式の場合、梱包ケースＳＰの内部空間と外部空間の間に隙間が生じていれば、内部の気体を排出することができる。また、本実施の形態の場合、図１２に示すように、梱包ケースＳＰには、梱包ケースＳＰの内部空間と外部空間の間を接続する通気経路が形成されている。この場合、梱包ケースＳＰの内部の気体ＧＳ１を排出する時間を短縮することができる。また、梱包ケースＳＰの内部の気体ＧＳ１を排出する際に気体ＧＳ１の流れを制御し易くなるので、梱包ケースＳＰの内部空間における気圧のバランスを制御し易くなる。
次に、図３に示す包装体搬出工程（出荷工程ともいう）では、図１４に示す包装袋ＳＢＧを密封することにより得られる包装体ＳＷｐｋｇを搬出する。包装体ＳＷｐｋｇ内のソーンウエハＳＷは、真空包装された状態で梱包ケースＳＰ内に固定されているので、搬送中に半導体チップＣＰ（図１２）が損傷すること、あるいは酸化によって特性が劣化することを抑制できる。このような搬送方法を利用すれば、例えば、半導体チップＣＰを製造する工程（ウエハ工程）と、半導体パッケージを組み立てる工程（組立工程）と、を互いに異なる場所で行うことができる。
なお、例えば、ウエハ工程と、組立工程を異なる事業者が行う場合、図１４に示す包装体ＳＷｐｋｇは、複数の半導体チップＣＰ（図１２参照）が真空包装された、半導体装置の製品と見做すこともできる。
＜組立工程＞
次に、図３に示す組立工程について説明する。図１５は、図３に示す包装開封工程で、梱包袋の密封状態を開封する様子を模式的に示す説明図である。また、図１６は、図１０に示す梱包ケースが有する通気経路を模式的に示す平面図である。また、図１７は、図１１に示す梱包ケースが有する通気経路を模式的に示す平面図である。
図３に示す基材準備工程では、図１２に示す半導体チップＣＰが搭載される基材を搭載する。本実施の形態では、図１および図２に示す配線基板２を基材として準備する。なお、本実施の形態では、説明を単純化するために、図１および図２に示す配線基板２に半導体チップＣＰを搭載する実施態様について説明する。しかし、変形例としては、配線基板２に相当する複数の製品形成領域を備える、所謂多数個取り基板を準備して、複数の半導体装置を一括して組立てた後、製品形成領域毎に個片化する方法もある。この場合、組立工程を効率化することができる。
また、図３に示す包装体受入工程では、図１４に示す包装体ＳＷｐｋｇを受け入れる。次に、図３に示す包装開封工程では、図１４に示す包装体ＳＷｐｋｇの密封状態を開封して、梱包ケースＳＰからソーンウエハＳＷを取り出す。
包装開封工程には、梱包袋ＳＢＧの密封状態を開封することにより、梱包ケースＳＰ内の圧力を上昇させる工程、および、梱包ケースＳＰからソーンウエハＳＷを取り出す工程が含まれる。図１５に示す例では、清浄度が管理されたクリーンルームＣＲ内で、梱包袋ＳＢＧの一部が切断される。これにより、梱包袋ＳＢＧの密封状態が開封され、クリーンルームＣＲ内の気体（例えば大気）ＧＳ２が梱包袋ＳＢＧ内に流入する。また、梱包ケースＳＰは、完全に密封された状態ではないので、梱包袋ＳＢＧ内に流入した気体ＧＳ２は、梱包ケースＳＰの内部に侵入し、梱包ケースＳＰ内の圧力が上昇する。
ここで、本願発明者が検討した所、ソーンウエハＳＷの梱包ケースＳＰの構造によっては、包装開封工程において、梱包ケースＳＰ内でソーンウエハＳＷの個々の半導体チップＣＰが損傷する懸念があることが判った。
例えば、図２０に示す検討例の梱包ケースＳＰｈ１の場合、蓋部ＳＰ１に形成されたリング押さえ部ＨＤＲｈが、複数の半導体チップＣＰの周囲を連続的に囲むように形成されている点で、図１０に示す本実施の形態の梱包ケースＳＰと相違する。また、梱包ケースＳＰｈ１は、凹部ＤＭ１とソーンウエハＳＷの上面ＳＷｔにより形成される空間ＳＰＣ１と梱包ケースＳＰｈ１の外部空間を接続する通気経路が形成されていない点で、図１０に示す本実施の形態の梱包ケースＳＰと相違する。図２０に示す変形例の場合、リング押さえ部ＨＤＲｈと、リングＲＧの上面ＲＧｔとが全周に亘って連続的に接触する。このため、凹部ＤＭ１とソーンウエハＳＷの上面ＳＷｔにより形成される空間ＳＰＣ１は、気密空間になり、外部空間との間での気体の出入りが行い難い状態になる。
上記した真空包装工程において、空間ＳＰＣ１の内部圧力が常圧状態（例えば、１０１．３２５ｋＰａ）から減圧状態に移行する際には、空間ＳＰＣ１内の気体は僅かな隙間からでも排出され易い。このため、リング押さえ部ＨＤＲｈが、複数の半導体チップＣＰの周囲を連続的に囲むように形成されていても、空間ＳＰＣ１を減圧状態にすることは可能である。
しかし、包装開封工程において、空間ＳＰＣ１の内部圧力が減圧状態から常圧状態に移行する際には、空間ＳＰＣ１の内圧と外部空間との圧力差に起因する外力により、蓋部ＳＰ１のリング押さえ部ＨＤＲｈがリングＲＧに押し付けられる。このため、リング押さえ部ＨＤＲｈが、複数の半導体チップＣＰの周囲を連続的に囲むように形成されている場合、空間ＳＰＣ１に気体が流入する経路が形成され難い。
また、梱包ケースＳＰｈ１の本体部ＳＰ２には、凹部ＤＭ２が形成され、凹部ＤＭ２とソーンウエハＳＷの下面ＳＷｂにより空間ＳＰＣ２が形成される。また、本体部ＳＰ２には、凹部ＤＭ２に連通し、外部と梱包ケースＳＰ内の気体ＧＳ２（例えば空気）を通気可能にする（出し入れ可能にする）通気経路ＶＴＲ２が形成されている。
このため、上記した真空包装工程では、空間ＳＰＣ２内の気体ＧＳ１は、通気経路ＶＴＲ２を介して梱包ケースＳＰｈ１の外部に排出される。一方、包装開封工程では、梱包ケースＳＰｈ１の外部空間の気体ＧＳ２が通気経路ＶＴＲ２を介して空間ＳＰＣ２内に流入する。
このように空間ＳＰＣ１には気体ＧＳ２が流入し難く、かつ、空間ＳＰＣ２には気体ＧＳ２が流入し易い場合、空間ＳＰＣ２の内部圧力が空間ＳＰＣ１の内部圧力よりも大きくなる。この時、ソーンウエハＳＷの複数の半導体チップＣＰに貼り付けられたダイシングテープＤＴは樹脂テープなので、空間ＳＰＣ１と空間ＳＰＣ２との圧力差が大きくなると、圧力差に起因した外力に押されて変形する。例えば、図２０に示すように、空間ＳＰＣ２の内部圧力が相対的に大きくなると、ダイシングテープＤＴは、複数の半導体チップＣＰを上方に押し上げるように変形する。そして、ダイシングテープＤＴの変形の程度によっては、図２０に示すように、半導体チップＣＰの主面ＣＰｔが蓋部ＳＰ１ｈ１の凹部ＤＭ１の内面に接触する場合がある。
上記したように、半導体チップＣＰの主面ＣＰｔは、回路形成面側に配置される面であり、主面ＣＰｔが他の部材と接触すると、半導体チップＣＰに形成された回路が損傷する懸念がある。特に、本実施の形態の半導体チップＣＰのように、主面ＣＰｔ側に形成された複数のイメージセンサ素子（受光素子）を有する、所謂、イメージセンサチップの場合、主面ＣＰｔが損傷すると、受光機能の低下の原因になる。
また、図２０に示す梱包ケースＳＰｈ１とは別の検討例として、凹部ＤＭ２に連通する通気経路ＶＴＲ２を形成しなかった場合には、空間ＳＰＣ１および空間ＳＰＣ２の両方が気密状態になるので、ダイシングテープＤＴの変形は抑制できる。しかし、この場合、空間ＳＰＣ１および空間ＳＰＣ２の両方に気体ＧＳ２が流入し難くなり、梱包ケースの内部が減圧状態で維持されるので、蓋部ＳＰ１と本体部ＳＰ２を引き剥がすことが困難になる。
ここで、本実施の形態の梱包ケースＳＰは、図１６に示すように、蓋部ＳＰ１の凹部ＤＭ１に連通する、通気経路ＶＴＲ１を有する。図１３に示すように通気経路ＶＴＲ１は、ソーンウエハＳＷの上面ＳＷｔおよび下面ＳＷｂのうち、複数の半導体チップＣＰが保持される上面ＳＷｔ側の空間ＳＰＣ１と外部空間とを接続する。つまり、梱包ケースＳＰの蓋部ＳＰ１の凹部ＤＭ１内の空間ＳＰＣ１は、通気経路ＶＴＲ１を介して、梱包ケースＳＰの外部空間との間で気体ＧＳ２を通気することが可能である。
図１３および図１６に示す例では、通気経路ＶＴＲ１は、空間ＳＰＣ２（図１３参照）と外部空間を連通する通気経路ＶＴＲ２と接続されている。包装開封工程では、梱包ケースＳＰの外部空間の気体ＧＳ２は、通気経路ＶＴＲ２および通気経路ＶＴＲ１を通って蓋部ＳＰ１の凹部ＤＭ１内の空間ＳＰＣ１に供給される。また、包装開封工程では、梱包ケースＳＰの外部空間の気体ＧＳ２は、通気経路ＶＴＲ２を通って図１３に示す本体部ＳＰ２の凹部ＤＭ２内の空間ＳＰＣ２に供給される。
本実施の形態のように、蓋部ＳＰ１の凹部ＤＭ１に連通する通気経路ＶＴＲ１を介して、梱包ケースＳＰの外部と凹部ＤＭ１内の空間ＳＰＣ１とを接続することで、包装開封工程において、空間ＳＰＣ１内に安定的に気体ＧＳ２を供給することができる。このため、図１３に示す空間ＳＰＣ１と空間ＳＰＣ２の間で圧力差が生じることを抑制し、圧力差に起因するダイシングテープＤＴの変形を抑制することができる。この結果、ダイシングテープＤＴに貼り付けられた複数の半導体チップＣＰが蓋部ＳＰ１と接触して損傷することを抑制できる。
また、本実施の形態に対する変形例として、通気経路ＶＴＲ１と通気経路ＶＴＲ２とを互いに接続せず、それぞれ独立して形成することができる。ただし、空間ＳＰＣ１と空間ＳＰＣ２との圧力差を低減する観点からは、本実施の形態のように、通気経路ＶＴＲ１と通気経路ＶＴＲ２とを互いに接続することが好ましい。通気経路ＶＴＲ１と通気経路ＶＴＲ２とを互いに接続すれば、空間ＳＰＣ１および空間ＳＰＣ２のうち、いずれか一方の圧力が上昇すると、他方への気体ＧＳ２の流入量が増加するので、圧力差を低減できる。
また、図１６に示すように、本実施の形態の梱包ケースＳＰの蓋部ＳＰ１は、凹部ＤＭ１の外側において、ソーンウエハＳＷのリングＲＧを押圧してリングＲＧを固定するリング押さえ部ＨＤＲ１を有する。また、平面視において、通気経路ＶＴＲ１は、リングＲＧの内側の空間とリングＲＧの外側の空間とを連通する。つまり、通気経路ＶＴＲ１は、凹部ＤＭ１に覆われた複数の半導体チップＣＰ上には形成されず、複数の半導体チップＣＰの周囲に形成されている。このような構造の場合、包装開封工程において、図１６に示すように外部空間から気体ＧＳ２が空間ＳＰＣ１に流入する際に、半導体チップＣＰに気体ＧＳ２が直接的に吹き付けられることを防止できる。このため、半導体チップＣＰに異物が付着することを抑制できる。
また、図１６に示すように、本実施の形態の梱包ケースＳＰは、凹部ＤＭ１の周囲に複数の通気経路ＶＴＲ１を有している。この場合、通気経路ＶＴＲ１の断面積を増大させることができるので、通気経路ＶＴＲ１を通過する気体ＧＳ２の流速を低下させることができる。これにより、気体ＧＳ２により異物が半導体チップＣＰまで搬送される可能性をさらに低減できる。
また、図１６に示すように、本実施の形態の梱包ケースＳＰは、凹部ＤＭ１の周囲に複数のリング押さえ部ＨＤＲ１が形成されている。このように、凹部ＤＭ１の周囲において複数箇所でリングＲＧを押さえることにより、リングＲＧの固定強度を向上させることができる。そしてリングＲＧを固定する強度を向上させれば、搬送中にリングＲＧが動いて半導体チップＣＰが損傷することを抑制できる。
また、図１６に示す例では、平面視において、通気経路ＶＴＲ１は、リング押さえ部ＨＤＲ１の一部を貫通するように、凹部ＤＭ１内の空間とリング押さえ部ＨＤＲ１の外側の空間とを連通する。つまり、通気経路ＶＴＲ１と厚さ方向に重なる位置では、図１３に示すようにリングＲＧの上面ＲＧｔが蓋部ＳＰ１と接触しない。言い換えれば、通気経路ＶＴＲ１の部分では、蓋部ＳＰ１を構成する部材は、通気経路ＶＴＲ１を覆うようにドーム状に形成されている。更に言い換えれば、リング押さえ部ＨＤＲ１のリングＲＧと接触する部分に形成された凹部が第１通気経路ＶＴＲ１となっている。このように通気経路ＶＴＲ１をドーム状に形成する場合、蓋部ＳＰ１を製造する際に、成形金型により容易に形成することができる。
また、本実施の形態に対する変形例としては、図１２に示す本体部ＳＰ２に凹部ＤＭ２を形成しない実施態様も考えられる。この場合、ソーンウエハＳＷの下面ＳＷｂ、すなわち、ダイシングテープＤＴの下面ＤＴｂの全体が、本体部ＳＰ２と接触する構造になる。ただし、本体部ＳＰ２に凹部ＤＭ２を形成しない場合、真空包装によって、ソーンウエハＳＷと本体部ＳＰ２とが密着し、引き剥がし難くなる場合がある。したがって、ソーンウエハＳＷと本体部ＳＰ２を引き剥がし易くする観点からは、本実施の形態のように、本体部ＳＰ２には、ソーンウエハＳＷの下面ＳＷｂ側を覆う凹部ＤＭ２が形成されていることが好ましい。
また、本体部ＳＰ２とソーンウエハＳＷとの剥離性を向上させる観点から、本体部ＳＰ２には、凹部ＤＭ２に連通し、梱包ケースＳＰの外部空間と空間ＳＰＣ２との間で気体の通気を可能にする通気経路ＶＴＲ２が形成されていることが好ましい。なお、凹部ＤＭ２内にソーンウエハＳＷを収容する場合、凹部ＤＭ２の内側の寸法と、ソーンウエハＳＷの外形寸法を完全に一致させることは難しい。このため、ソーンウエハＳＷのリングＲＧの外縁部と凹部ＤＭ２の壁面との間には隙間が生じる。凹部ＤＭ２に連通する通気経路ＶＴＲ２は、この隙間を利用しても良い。
ただし、凹部ＤＭ２に流入する気体ＧＳ２の流量を制御する観点からは、上記隙間以外に通気経路ＶＴＲ２を形成することが好ましい。例えば、本実施の形態では、図１７に示すように、凹部ＤＭ２には、ソーンウエハＳＷの下面ＳＷｂ（図１３参照）を支持する複数の支持部ＳＴＧ１が形成され、ソーンウエハＳＷは、支持部ＳＴＧ１上に形成されている。したがって、複数の支持部ＳＴＧ１のうち、隣り合う支持部ＳＴＧ１の間には、気体ＧＳ２の通気が可能な空間が形成される。本実施の形態では、この複数の支持部ＳＴＧ１の間の空間を通気経路ＶＴＲ２として利用する。
また、図１３に示すように、本実施の形態では、梱包ケースＳＰの外部空間と凹部ＤＭ１内の空間ＳＰＣ１とを接続する通気経路中に、通気経路の断面積が局所的に大きくなる空間ＳＰＣ３が設けられている。本実施の形態の例では、図１７に示すように平面視において四角形を成す本体部ＳＰ２の四つの角部には、凹部ＤＭ２よりも更に深く窪んだ凹部ＤＭ３がそれぞれ形成されている。図１３に示すように、凹部ＤＭ３と蓋部ＳＰ１に囲まれた空間ＳＰＣ３では、通気経路ＶＴＲ１の他の部分と比較して、通気経路の断面積が相対的に大きくなっている。
このように、通気経路中に、通気経路の断面積が局所的に大きくなる空間ＳＰＣ３が設けられている場合、空間ＳＰＣ３では気体ＧＳ２の流速が遅くなる。このため、包装開封工程において、空間ＳＰＣ１に向かって気体ＧＳ２を流入させる場合、気体ＧＳ２に異物が含まれていた場合でも、空間ＳＰＣ３を通過させることにより、異物を空間ＳＰＣ３内に落下させることができる。つまり、通気経路中に、通気経路の断面積が局所的に大きくなる空間ＳＰＣ３が設けられていることにより、空間ＳＰＣ１への異物の流入を抑制することができる。
また、複数の半導体チップＣＰが保持される空間ＳＰＣ１への気体ＧＳ２の流入速度を低減する観点からは、図１２に示す空間ＳＰＣ１の容積を空間ＳＰＣ２の容積よりも小さくすることが好ましい。
また、図１２および図１３に示すように、本体部ＳＰ２の凹部ＤＭ２には、複数の半導体チップＣＰの厚さ方向において、ダイシングテープＤＴに貼り付けられた複数の半導体チップＣＰと重なる位置に、支持部ＳＴＧ２が形成されている。支持部ＳＴＧ２は、凹部ＤＭ２の底面に対して上方に盛り上がった部分（盛り上がり部）である。また、支持部ＳＴＧ２の上面の高さは、図１３に示す複数の支持部ＳＴＧ１の支持面の高さと同じ高さになっており、ダイシングテープＤＴの下面ＤＴｂは、支持部ＳＴＧ２の上面と接触する。言い換えれば、支持部ＳＴＧ２は、ソーンウエハＳＷのうち、複数の半導体チップＣＰが貼りついている領域のダイシングテープＤＴの下面ＤＴｂと接触して支持する支持面を有する。
このように、複数の半導体チップＣＰの下方に支持部ＳＴＧ２を設けることにより、仮に、空間ＳＰＣ１の圧力が空間ＳＰＣ２の圧力よりも大きくなった場合でも、ダイシングテープＤＴが下方に変形することを抑制できる。
半導体チップＣＰは、ソーンウエハＳＷの上面ＳＷｔ側に保持されているので、ダイシングテープＤＴが下方に向かって変形しても半導体チップＣＰは梱包ケースＳＰには接触し難い。しかし、ダイシングテープＤＴが下方に向かって変形する際に、半導体チップＣＰがダイシングテープＤＴから剥離してしまうことを抑制する観点からは、ダイシングテープＤＴが下方に向かって変形することを抑制することが好ましい。
図３に示す包装開封工程が終わると、梱包ケースＳＰから取り出されたソーンウエハＳＷは、図３に示すダイボンド工程を行う場所に搬送される。ダイボンド工程では、図２に示すように、半導体チップＣＰを基材である配線基板２のチップ搭載面に搭載する。この時、図８に示すソーンウエハＳＷのダイシングテープＤＴに例えば紫外線を照射することで、ダイシングテープＤＴの粘着層に含まれる、紫外線硬化性樹脂成分を硬化させる。これにより、半導体チップＣＰをダイシングテープＤＴから容易にピックアップすることが可能になる。
また、図２に示す例では、半導体チップＣＰは、主面ＣＰｂが配線基板２の上面２ｔと対向配置された状態で、配線基板２上に搭載される。このような搭載方式は、フェイスアップ実装方式と呼ばれる。なお、図２では、基材の例として配線基板２を挙げているので、本工程では、配線基板２に半導体チップＣＰを搭載するが、基材には種々の変形性がある。例えば、ダイパッド（チップ搭載部）およびダイパッドと離間して設けられた複数のリードを有するリードフレームを基材として利用する場合、本工程では、チップ搭載部であるダイパッドに半導体チップＣＰを搭載することになる。
次に、ワイヤボンド工程では、図２に示すように、複数のワイヤＢＷを介して半導体チップＣＰと配線基板２とを電気的に接続する。図２に示す例ではワイヤＢＷの一方の端部を半導体チップＣＰのパッドＰＤに接合した後、ワイヤＢＷの他方の端部を、配線基板２の端子２ＢＦに接合する。
次に、カバー搭載工程では、図２に示すように、半導体チップＣＰおよび複数のワイヤＢＷを覆うカバー部材ＣＧを配線基板２上に搭載し、複数のワイヤＢＷを保護する。なお、本実施の形態では、半導体チップＣＰの用途の都合上、半導体チップＣＰに光を照射する必要があるので、カバー部材ＣＧを搭載する例を示している。しかし、半導体チップＣＰが樹脂で覆われていても良い場合には、半導体チップＣＰおよび複数のワイヤＢＷを樹脂で封止しても良い。
次にボール搭載工程では、図２に示すように、配線基板２の実装面である下面２ｂ側に、複数の半田ボールＳＢを取り付ける。本工程では、配線基板２の上下を反転させて、配線基板２の下面２ｂに形成されたランド２ＬＤの露出面に半田ボールＳＢを配置する。そして、配線基板２に対してリフロー処理（加熱して半田成分を溶融接合させた後、冷却する処理）を施すことにより半田ボールＳＢが取り付けられる。
以上の各工程により、図１および図２を用いて説明した半導体パッケージＰＫＧ１が得られる。その後、外観検査や電気的試験など、必要な検査を行い、出荷、あるいは、図示しない実装基板に実装する。
なお、上記した包装開封工程で説明した課題は、真空包装された梱包袋ＳＢＧを開封することにより顕在化する課題である。ただし、ソーンウエハＳＷを真空包装した包装体は、これを開封した後で半導体チップＣＰを利用することを前提として真空包装するものである。したがって、上記ウエハ工程で説明した真空包装を行った段階で、潜在的な課題が生じるものである。言い換えれば、本実施の形態によれば、ウエハ工程において、潜在的な課題が解決された状態で真空包装が行われる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上記実施の形態の説明中にも種々の変形例について説明したが、以下では、上記以外の代表的な変形例について説明する。
＜変形例１＞
例えば、上記実施の形態では、半導体チップの例として、平面視において、主面ＣＰｔ側にイメージセンサ素子ＬＳＥが形成された半導体チップＣＰを例示的に取り上げた。イメージセンサ素子ＬＳＥが形成されている場合、イメージセンサ素子ＬＳＥが損傷すると、半導体チップＣＰの特性低下の原因になるので、特に上記実施の形態で説明した方法が有効である。しかし、主面ＣＰｔ側にイメージセンサ素子ＬＳＥなどが形成されていない半導体チップに適用しても良い。例えば、半導体チップの主面ＣＰｔが保護膜に覆われている場合でも、図１に示す複数のパッドＰＤは保護膜から露出させる必要がある。この場合、パッドＰＤが損傷すると、半導体チップの電気的特性が低下する原因になる。
＜変形例２＞
また、上記実施の形態では、図１２に示すようにリング押さえ部ＨＤＲ１のリングＲＧと接触する面、すなわち、リング押さえ面ＨＤＲ１ｂが平坦な面となっている実施態様について説明した。しかし、変形例として、図１８に示すリング押さえ部ＨＤＲ３のリング押さえ面ＨＤＲ３ｂのように複数の突起部ＢＰを有する凹凸面であっても良い。リング押さえ部ＨＤＲ３のように複数の突起部ＢＰをリングＲＧの上面ＲＧｔと接触させてリングＲＧを押さえる構造の場合、隣り合う突起部ＢＰの間の隙間が、凹部ＤＭ１に連通する通気経路として機能する。この場合、図１０に示すような通気経路ＶＴＲ１を設けられていない場合でも、包装開封工程において、空間ＳＰＣ１内に気体ＧＳ２を流入させることができる。
ただし、複数の突起部ＢＰをリングＲＧと接触させる構造の場合、リングＲＧと突起部ＢＰの摩擦により発塵の可能性がある。したがって、発塵を抑制する観点からは、図１２に示すリング押さえ部ＨＤＲ１のリング押さえ面ＨＤＲ１ｂのように平坦面であることが好ましい。
＜変形例３＞
また、上記実施の形態では、複数の半導体チップＣＰの主面ＣＰｔが露出した状態でソーンウエハＳＷを梱包ケースＳＰ内に収容する実施態様について説明した。しかし、図１９に示す変形例のように、複数の半導体チップＣＰの主面ＣＰｔを覆う保護テープＭＴをソーンウエハＳＷの上面ＳＷｔ側に貼り付けても良い。この場合、複数の半導体チップＣＰの主面ＣＰｔが保護テープＭＴにより覆われるので、さらに損傷し難くなる。
図１９に示すように、ソーンウエハＳＷの上面ＳＷｔ側に保護テープＭＴを貼り付ける場合には、図３に示すダイシング工程の後、かつ、ケース収納工程の前に貼り付けることが好ましい。
また、図１９に示す例では、複数の半導体チップＣＰに保護テープＭＴを貼り付けて、リングＲＧの上面ＲＧｔは保護テープＭＴから露出している。しかし、図１９に対する更なる変形例としては、複数の半導体チップＣＰおよびリングＲＧの上面ＲＧｔを覆うように、保護テープＭＴを貼り付けても良い。
ただし、リングＲＧの厚さと半導体チップＣＰの厚さとが異なる場合でも半導体チップＣＰの主面ＣＰｔに保護テープＭＴを確実に貼り付ける観点からは、リングＲＧの上面ＲＧｔは保護テープＭＴから露出させることが好ましい。
＜変形例４＞
また、上記実施の形態では、半導体パッケージの例として、半導体チップＣＰを基材である配線基板２上に搭載した半導体パッケージを例示的に取り上げて説明した。しかし、半導体パッケージの構造には種々の変形例がある。例えば、基材としてチップ搭載部の隣に、複数のリードが形成されたリードフレームを用いた半導体パッケージであっても良い。
＜変形例５＞
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
２ 配線基板（基材）
２ｂ 下面（第２面、実装面）
２ＢＦ 端子（ボンディングリード、ボンディングフィンガ、半導体チップ接続用端子）
２ＬＤ ランド（端子、実装端子）
２ｓ 側面
２ｔ 上面（第１面、チップ搭載面）
２Ｗ 配線
ＡＤｆ 粘着面（接着面、上面）
ＢＰ 突起部（凹凸部）
ＢＷ ワイヤ（導電性部材）
ＣＦｔ 回路形成面
ＣＧ カバー部材
ＣＰ 半導体チップ（半導体装置）
ＣＰｂ 主面（裏面、下面）
ＣＰｓ 側面
ＣＰｔ 主面（表面、上面）
ＣＲ クリーンルーム
ＤＢ ブレード（ダイシングブレード）
ＤＣｐ ダイシングライン（スクライブ領域）
ＤＭ１ 凹部（第１凹部）
ＤＭ２ 凹部（第２凹部）
ＤＭ３ 凹部（第３凹部）
ＤＴ ダイシングテープ（粘着シート、粘着テープ）
ＤＴｂ 下面
ＤＶｐ デバイス領域
ＧＳ１、ＧＳ２ 気体
ＨＤＲ１、ＨＤＲ３、ＨＤＲｈ リング押さえ部
ＨＤＲ１ｂ、ＨＤＲ３ｂ リング押さえ面
ＨＳ シール装置
ＬＳＥ 複数のイメージセンサ素子（受光素子）
ＭＴ 保護テープ
ＰＤ パッド（ボンディングパッド、チップ電極）
ＰＫＧ１ 半導体パッケージ（半導体装置）
ＲＧ リング
ＲＧｂ 下面
ＲＧｔ 上面
ＳＢ 半田ボール（半田材、外部端子、電極、外部電極）
ＳＢＧ 梱包袋
ＳＰ、ＳＰｈ１ 梱包ケース
ＳＰ１ 蓋部（第１ケース部）
ＳＰ２ 本体部（第２ケース部）
ＳＰＣ１、ＳＰＣ２、ＳＰＣ３ 空間
ＳＴＧ１、ＳＴＧ２ 支持部
ＳＷ ソーンウエハ（半導体装置）
ＳＷｂ 下面
ＳＷｐｋｇ 包装体（半導体装置）
ＳＷｔ 上面
ＶＣ 真空チャンバ
ＶＰ 真空ポンプ
ＶＴＲ１ 通気経路（第１通気経路）
ＶＴＲ２ 通気経路（第２通気経路）
ＷＨ 半導体ウエハ

Claims (11)

  1. （ａ）第１主面と、前記第１主面と反対側の面である第２主面を有する基板を準備し、前記基板の前記第１主面上に複数の半導体素子を形成することにより半導体ウエハを形成する工程と、
    （ｂ）粘着テープが貼り付けられた環状のリングを準備する工程と、
    （ｃ）前記半導体ウエハの前記第２主面と前記リングの環内に位置する前記粘着テープの粘着面とが対向するように、前記粘着テープ上に前記半導体ウエハを貼り付ける工程と、
    （ｄ）前記半導体ウエハを切断することにより、複数の半導体チップに分割し、前記複数の半導体チップが前記粘着テープに貼り付いた状態で前記リングに保持される、ソーンウエハを作成する工程と、
    （ｅ）前記（ｄ）工程の後、前記ソーンウエハの前記複数の半導体チップが貼り付けられた第１面を覆う第１ケース部と、前記ソーンウエハの前記第１面の反対側の第２面を覆う第２ケース部と、を有する梱包ケース内に前記ソーンウエハを収納して前記リングを固定する工程と、
    （ｆ）前記（ｅ）工程の後、梱包袋内に前記梱包ケースを収納する工程と、
    （ｇ）前記（ｆ）工程の後、前記梱包袋内の気体を吸気することにより、前記梱包ケース内を減圧する工程と、を有し、
    前記第１ケース部は、前記（ｅ）工程で、前記複数の半導体チップを覆う第１凹部、および上記第１凹部に連通し、前記梱包ケースの外部空間に接続される第１通気経路を有し、
    前記第２ケース部は、前記（ｅ）工程で、前記ソーンウエハの前記第２面を覆う第２凹部を有し、
    前記（ｇ）工程では、前記第１通気経路を介して、前記梱包ケース内の気体を排出する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１ケース部は、前記第１凹部の外側において、前記ソーンウエハの前記リングの前記第１面を押圧して前記リングを固定するリング押さえ部を有し、
    平面視において、前記第１通気経路は、前記リングの内側の空間と前記リングの外側の空間とを連通する、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記第１ケース部は、前記第１凹部の周囲を囲むように設けられ、前記ソーンウエハの前記リングの前記第１面を押圧して前記リングを固定するリング押さえ部を有し、
    平面視において、前記第１通気経路は、前記リング押さえ部の一部を貫通するように、前記第１凹部内の空間と前記リング押さえ部の外側の空間とを連通する、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記第２ケース部は、前記第２凹部に連通し、前記梱包ケースの外部空間に接続される第２通気経路を有し、
    前記（ｇ）工程では、前記第２通気経路を介して、前記第２凹部内の気体を排出する、半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記第１通気経路および前記第２通気経路は、互いに接続される、半導体装置の製造方法。
  6. 請求項４に記載の半導体装置の製造方法において、
    前記第２通気経路は、前記ソーンウエハの前記リングの外縁部と前記第２凹部の壁面との間に生じる隙間を含む、半導体装置の製造方法。
  7. 請求項４に記載の半導体装置の製造方法において、
    前記（ｅ）工程において、前記第１凹部と前記ソーンウエハの前記第１面により形成される第１空間の容積は、前記（ｅ）工程において、前記第２凹部と前記ソーンウエハの前記第２面により形成される前記第２凹部の容積よりも大きい、半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記複数の半導体チップのそれぞれは、前記第１主面側に形成されたイメージセンサ素子を有する、半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記（ｄ）工程の後、前記（ｅ）工程の前に、前記複数の半導体チップを覆うように保護テープを前記ソーンウエハ上に貼り付ける工程を有する、半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    （ｈ）前記（ｇ）工程の後、前記梱包袋を開封することにより、前記梱包ケース内の圧力を上昇させる工程と、
    （ｉ）前記（ｈ）工程の後、前記ソーンウエハを前記梱包ケースから取り出す工程と、をさらに有する、半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記梱包ケースの外部空間と前記第１凹部内の第１空間とを接続する前記第１通気経路中には、前記第１通気経路の断面積が局所的に大きくなる空間が設けられる、半導体装置の製造方法。
JP2014154312A 2014-07-29 2014-07-29 半導体装置の製造方法 Active JP6310803B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014154312A JP6310803B2 (ja) 2014-07-29 2014-07-29 半導体装置の製造方法
US14/801,813 US9324763B2 (en) 2014-07-29 2015-07-16 Method of manufacturing semiconductor device
TW104123346A TW201618220A (zh) 2014-07-29 2015-07-20 半導體裝置之製造方法
CN201510438319.7A CN105321879B (zh) 2014-07-29 2015-07-23 制造半导体器件的方法
KR1020150104940A KR20160014536A (ko) 2014-07-29 2015-07-24 반도체 장치의 제조 방법
US15/078,026 US9837466B2 (en) 2014-07-29 2016-03-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014154312A JP6310803B2 (ja) 2014-07-29 2014-07-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016032049A true JP2016032049A (ja) 2016-03-07
JP6310803B2 JP6310803B2 (ja) 2018-04-11

Family

ID=55180858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014154312A Active JP6310803B2 (ja) 2014-07-29 2014-07-29 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US9324763B2 (ja)
JP (1) JP6310803B2 (ja)
KR (1) KR20160014536A (ja)
CN (1) CN105321879B (ja)
TW (1) TW201618220A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019043840A1 (ja) * 2017-08-30 2020-04-16 創光科学株式会社 発光装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10536357B2 (en) 2015-06-05 2020-01-14 Cisco Technology, Inc. Late data detection in data center
US10142353B2 (en) 2015-06-05 2018-11-27 Cisco Technology, Inc. System for monitoring and managing datacenters
US10573545B2 (en) * 2016-06-28 2020-02-25 Murata Machinery, Ltd. Substrate carrier and substrate carrier stack
KR20180001999A (ko) * 2016-06-28 2018-01-05 테크-샘 아게 개선된 기판 스토리지 및 프로세싱
US10643876B2 (en) * 2016-06-28 2020-05-05 Murata Machinery, Ltd. Substrate carrier and substrate carrier stack
KR102499977B1 (ko) 2016-07-13 2023-02-15 삼성전자주식회사 접착 테이프 부착 장치 및 이를 이용한 반도체 패키지의 제조 방법
US10818530B1 (en) * 2017-08-30 2020-10-27 Murata Machinery, Ltd. Substrate carriers with isolation membrane
CN111819677A (zh) * 2018-03-22 2020-10-23 徽拓真空阀门有限公司 保护装置、具有至少一个保护装置的晶圆运输容器、具有该保护装置的保护系统及方法
HUE054704T2 (hu) * 2018-12-06 2021-09-28 Heraeus Deutschland Gmbh & Co Kg Csomagolási egység szubsztrátok számára
US20200395234A1 (en) * 2019-06-12 2020-12-17 Intel Corporation Multi-component trays for transporting integrated circuit dice
MY193422A (en) * 2019-10-07 2022-10-12 Pink Gmbh Thermosysteme System and method for connecting electronic assemblies
CN111613529B (zh) * 2020-05-27 2023-05-23 华天慧创科技（西安）有限公司 一种晶圆的封装工艺
TWI768401B (zh) * 2020-07-10 2022-06-21 宥舜國際有限公司 氣黏墊式晶片載盤
CN115724053A (zh) * 2021-08-31 2023-03-03 重庆康佳光电技术研究院有限公司 吸附盒

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203127A (en) * 1977-07-18 1980-05-13 Motorola, Inc. Package and method of packaging semiconductor wafers
JPH10261701A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 薄板形状の半導体装置の包装用部材及び包装方法
JP2002145380A (ja) * 2000-11-08 2002-05-22 Sony Corp ウエハー梱包方法
JP2011001106A (ja) * 2009-06-19 2011-01-06 Panasonic Corp 半導体ウエハ収納容器
JP2013145768A (ja) * 2010-04-28 2013-07-25 Panasonic Corp 半導体ウエハ収納容器および収納方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615006A (en) * 1969-06-26 1971-10-26 Ibm Storage container
JPS5432967A (en) * 1977-08-19 1979-03-10 Nec Corp Installing method for semiconductor element
IT209910Z2 (it) * 1987-02-06 1988-11-04 Sgs Microelettronica Spa Contenitore porta-wafer o fretta di slicio, utilizzato perl'immagazzinamento e/o spedizione sotto vuoto degli stessi.
JPH077281B2 (ja) * 1988-04-13 1995-01-30 阪神エレクトリック株式会社 遠隔制御型給湯機用安全回路
US5163551A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Integrated circuit device carrier
US5695068A (en) * 1994-09-09 1997-12-09 Digital Equipment Corporation Probe card shipping and handling system
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6003674A (en) * 1996-05-13 1999-12-21 Brooks; Ray Gene Method and apparatus for packing contaminant-sensitive articles and resulting package
US6164454A (en) * 1997-11-14 2000-12-26 Lucent Technologies Inc. Apparatus and method for storing semiconductor objects
JP3046010B2 (ja) * 1998-11-12 2000-05-29 沖電気工業株式会社 収納容器および収納方法
JP2003124146A (ja) * 2001-10-11 2003-04-25 Lintec Corp 保護シート剥離方法及び装置
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US7243003B2 (en) * 2002-08-31 2007-07-10 Applied Materials, Inc. Substrate carrier handler that unloads substrate carriers directly from a moving conveyor
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert
US20120288355A1 (en) * 2011-05-11 2012-11-15 Ming-Teng Hsieh Method for storing wafers
WO2012165647A1 (en) * 2011-06-01 2012-12-06 Canon Kabushiki Kaisha Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203127A (en) * 1977-07-18 1980-05-13 Motorola, Inc. Package and method of packaging semiconductor wafers
JPH10261701A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 薄板形状の半導体装置の包装用部材及び包装方法
JP2002145380A (ja) * 2000-11-08 2002-05-22 Sony Corp ウエハー梱包方法
JP2011001106A (ja) * 2009-06-19 2011-01-06 Panasonic Corp 半導体ウエハ収納容器
JP2013145768A (ja) * 2010-04-28 2013-07-25 Panasonic Corp 半導体ウエハ収納容器および収納方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019043840A1 (ja) * 2017-08-30 2020-04-16 創光科学株式会社 発光装置
US11165002B2 (en) 2017-08-30 2021-11-02 Soko Kagau Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
US9837466B2 (en) 2017-12-05
US20160204010A1 (en) 2016-07-14
US20160035787A1 (en) 2016-02-04
CN105321879B (zh) 2020-11-13
US9324763B2 (en) 2016-04-26
TW201618220A (zh) 2016-05-16
KR20160014536A (ko) 2016-02-11
JP6310803B2 (ja) 2018-04-11
CN105321879A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
JP6310803B2 (ja) 半導体装置の製造方法
JP5995695B2 (ja) Ｌｅｄ装置の製造方法
US7374970B2 (en) Manufacturing method of a tray, a socket for inspection, and a semiconductor device
US6849915B1 (en) Light sensitive semiconductor package and fabrication method thereof
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US20230275561A1 (en) Chip packaging method and particle chips
US9831129B2 (en) Semiconductor device manufacturing method
TWI470706B (zh) A manufacturing apparatus, a test apparatus, a manufacturing method, and an integrated circuit package
JP4540308B2 (ja) 半導体装置の搬送方法
JP2008524859A (ja) 能動及び受動半導体デバイスパッケージ
US11235971B2 (en) Singulation of wafer level packaging
US8011513B2 (en) Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US11094562B2 (en) Semiconductor device and method of manufacture
JP2010109386A (ja) 半導体装置の製造方法及び検査用ソケット
KR20100020772A (ko) 반도체 패키지
CN110718484A (zh) 用于分离集成电路封装体的方法
TWI741965B (zh) 半導體裝置及其製造方法
US20040244908A1 (en) Method for packing transparent layers for image sensor packages
KR100728956B1 (ko) 반도체 패키지의 제조방법
JP2014187188A (ja) 半導体装置の製造方法
KR20050038502A (ko) 적층 칩 패키지 제조 방법
KR20080074656A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6310803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150