JP2016005698A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2016005698A
JP2016005698A JP2015178091A JP2015178091A JP2016005698A JP 2016005698 A JP2016005698 A JP 2016005698A JP 2015178091 A JP2015178091 A JP 2015178091A JP 2015178091 A JP2015178091 A JP 2015178091A JP 2016005698 A JP2016005698 A JP 2016005698A
Authority
JP
Japan
Prior art keywords
effect
serial
signal
board
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015178091A
Other languages
Japanese (ja)
Inventor
貴史 野尻
Takashi Nojiri
貴史 野尻
Original Assignee
株式会社藤商事
Fujishoji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事, Fujishoji Co Ltd filed Critical 株式会社藤商事
Priority to JP2015178091A priority Critical patent/JP2016005698A/en
Publication of JP2016005698A publication Critical patent/JP2016005698A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a game machine which achieves complicated and high-level performance operation without making a device composition complicated.SOLUTION: A plurality of movable performance bodies AMUs which execute movable performance are included respectively in a frame-side member GM 1 and a panel-side member GM 2 which is attachably/detachably to the frame-side member. All of the movable performance bodies, when a performance control section 22' being a panel-side member receives a serial signal SDATA which is synchronized with a clock signal CK and outputted, executes movable performance specified by the serial signal SDATA.

Description

本発明は、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、可動演出体による大胆な可動演出が可能な遊技機に関する。   The present invention relates to a gaming machine that generates a big hit state by a lottery process resulting from a gaming operation, and more particularly to a gaming machine that can perform a bold movable effect by a movable effector.
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、7−7−7などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。   A ball game machine such as a pachinko machine has a symbol start opening provided on the game board, a symbol display section for displaying a series of symbol variation patterns by a plurality of display symbols, and a big winning opening for opening and closing the opening and closing plate. Configured. When the detection switch provided at the symbol start port detects the passage of the game ball, the winning state is entered, and after the game ball is paid out as a prize ball, the display symbol is changed for a predetermined time in the symbol display section. Thereafter, when the symbol is stopped in a predetermined manner such as 7-7-7, a big hit state is established, and the big winning opening is repeatedly opened to generate a gaming state advantageous to the player.
このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。   Whether or not to generate such a game state is determined by a jackpot lottery executed on the condition that a game ball has won at the symbol start opening, and the above symbol variation operation is based on this lottery result. It has become a thing.
例えば、抽選結果が当選状態である場合には、リーチアクションなどと称される演出動作を20秒前後実行し、その後、特別図柄を整列させている。一方、ハズレ状態の場合にも、同様のリーチアクションが実行されることがあり、この場合には、遊技者は、大当り状態になることを強く念じつつ演出動作の推移を注視することになる。   For example, when the lottery result is in a winning state, an effect operation called reach action or the like is executed for about 20 seconds, and then the special symbols are aligned. On the other hand, a similar reach action may be executed even in the case of a lost state. In this case, the player pays close attention to the big hit state and pays close attention to the transition of the performance operation.
また、最終結果が確定する以前に、キャラクタが出現したり、可動演出体が回転を開始して、大当り状態の招来を予告する予告演出も実行されている。可動演出体は、例えば、大当り状態に至る可能性が高い演出動作時に動作することで、所定の信頼度で抽選結果を予告している(例えば、特許文献1〜3)。   In addition, before the final result is confirmed, a notice effect is also performed in which a character appears or a movable effect body starts to rotate, and a jackpot state is invited. For example, the movable effect body is informed of the lottery result with a predetermined reliability by operating at the time of the effect operation that is likely to reach a big hit state (for example, Patent Documents 1 to 3).
特開2009−000411号公報JP 2009-000411 A 特開2008−259920号公報JP 2008-259920 A 特開2008−245679号公報JP 2008-245679 A
しかしながら、上記のような各種の演出動作を高度化、且つ、豊富化したい一方で、CPUの制御負担をむやみに増加させない構成が望まれるところである。すなわち、演出動作を豊富化させるには、ランプや演出モータなどの演出体の個数が多いほど望ましいが、多数の演出体を画一的に高速制御するのでは、CPUの制御負担が過大化するおそれがある。また、演出体の個数に対応して機器構成が複雑化するおそれがある。   However, there is a demand for a configuration in which various control operations as described above are desired to be advanced and enriched, but the control burden on the CPU is not increased unnecessarily. That is, in order to enrich the production operations, it is desirable that the number of production bodies such as lamps and production motors is larger. However, if a large number of production bodies are controlled at a uniform high speed, the control burden on the CPU becomes excessive. There is a fear. In addition, there is a risk that the device configuration becomes complicated in correspondence with the number of effects.
本発明は、上記の問題点に鑑みてなされたものであって、機器構成を複雑化することなく、また、CPUの制御負担を過大化させることなく、複雑高度な演出動作を実現できる遊技機を提供することを目的とする。   The present invention has been made in view of the above-described problems, and is a gaming machine capable of realizing a complex and advanced rendering operation without complicating the device configuration and without increasing the control burden on the CPU. The purpose is to provide.
上記の目的を達成するため、本発明は、枠側部材と、枠側部材に対して着脱可能に取り付けられる盤側部材とを有する遊技機であって、盤側部材と枠側部材には、可動演出を実行する1又は複数の可動演出体が各々含まれており、可動演出体の全ては、盤側部材である演出制御部が、クロック信号に同期して出力するシリアル信号を受けて、そのシリアル信号が指定する可動演出を実行するよう構成されている。   In order to achieve the above object, the present invention is a gaming machine having a frame side member and a board side member that is detachably attached to the frame side member, and the board side member and the frame side member include: Each of the movable effects bodies includes a serial signal that is output in synchronization with a clock signal by an effect control unit that is a board-side member. The movable effect specified by the serial signal is executed.
前記可動演出体は、ソレノイド及び/又はモータで構成された可動部材の動作に基づいて可動演出を実現しており、前記可動部材は、シリアル信号を受けるドライバによって駆動制御されているのが好適である。ここで、前記ドライバは、複数の可動部材を駆動制御しているのが好ましい。また、複数のドライバに対して、同一のシリアル信号が共通的に伝送される一方、共通的に伝送されるシリアル信号には、ドライバを特定するアドレス情報が含まれており、アドレス情報で特定されたドライバは、伝送されたシリアル信号を選択的に受信して可動演出を実行するのが好適である。   The movable effect body achieves a movable effect based on the operation of a movable member composed of a solenoid and / or a motor, and the movable member is preferably driven and controlled by a driver that receives a serial signal. is there. Here, the driver preferably drives and controls a plurality of movable members. In addition, the same serial signal is transmitted in common to a plurality of drivers, while the serial signal transmitted in common includes address information for specifying the driver, and is specified by the address information. Preferably, the driver selectively receives the transmitted serial signal and executes the movable effect.
前記シリアル信号には、ソレノイドの通電の有無を規定する1ビット信号、及び/又は、モータの回転位置を規定する複数ビット信号が含まれているのが典型的であり、また、盤側部材と枠側部材には、点灯動作を実現する発光体が各々含まれており、盤側部材と枠側部材の発光体は、盤側部材である演出制御部が、クロック信号に同期して出力するシリアル信号を受けて、そのシリアル信号が指定する動作を実行するよう構成されているのが好ましい。ここで、前記発光体は、シリアル信号を受けるドライバによって駆動制御されているのが好ましい。   The serial signal typically includes a 1-bit signal that defines whether the solenoid is energized and / or a multi-bit signal that defines the rotational position of the motor. The frame-side member includes a light-emitting body that realizes a lighting operation. The board-side member and the light-emitting body of the frame-side member are output in synchronization with the clock signal by the effect control unit that is the board-side member. It is preferably configured to receive a serial signal and execute an operation specified by the serial signal. Here, the light emitter is preferably driven and controlled by a driver that receives a serial signal.
また、発光体を駆動制御するドライバは、可動部材を駆動制御するドライバと同一又は類似の構成であり、シリアル信号に含まれているアドレス情報で特定されるドライバは、同じシリアル信号に含まれている制御情報に基づいて、対応する駆動制御を実行するのが好ましい。また、前記クロック信号と前記シリアル信号は、演出制御部のシリアルポートから出力されており、盤側と枠側の可動演出体には、各々異なるシリアルポートからシリアル信号が出力されるよう構成されているのが好適である。また、前記クロック信号と前記シリアル信号は、演出制御部のシリアルポートから出力されており、可動演出体と発光体には、各々異なるシリアルポートからシリアル信号が出力されるのが好ましい。   The driver for driving and controlling the light emitter has the same or similar configuration as the driver for driving and controlling the movable member, and the driver specified by the address information included in the serial signal is included in the same serial signal. It is preferable to execute the corresponding drive control based on the control information. In addition, the clock signal and the serial signal are output from the serial port of the effect control unit, and the serial signals are output from different serial ports to the movable effector on the board side and the frame side, respectively. It is preferable. The clock signal and the serial signal are preferably output from the serial port of the effect control unit, and the serial signal is preferably output from the different serial ports to the movable effector and the light emitter.
上記した本発明によれば、機器構成を複雑化することなく、また、CPUの制御負担を過大化させることなく、複雑高度な演出動作を実現できる。   According to the above-described present invention, it is possible to realize a complex and sophisticated performance operation without complicating the device configuration and without increasing the control burden of the CPU.
実施例に示すパチンコ機の斜視図である。It is a perspective view of the pachinko machine shown in an example. 図1のパチンコ機の遊技盤を図示した正面図である。It is the front view which illustrated the game board of the pachinko machine of FIG. 図1のパチンコ機の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the pachinko machine of FIG. 演出制御部の回路構成を例示するブロック図である。It is a block diagram illustrating a circuit configuration of an effect control unit. モータドライバとセンサ基板の回路構成を説明する図面である。It is drawing explaining the circuit structure of a motor driver and a sensor board | substrate. 演出制御部のワンチップマイコンの内部構成の要部と動作内容を説明する図面である。It is drawing explaining the principal part and operation | movement content of the internal structure of the one-chip microcomputer of an effect control part. モータ駆動基板に伝送されるシリアル信号を示すタイムチャートである。It is a time chart which shows the serial signal transmitted to a motor drive board | substrate. 演出制御部の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of an effect control part. 演出テーブルの構成と動作内容を示す図面である。It is drawing which shows the structure and operation | movement content of an effect table. 図8の一部を詳細に示すフローチャートである。It is a flowchart which shows a part of FIG. 8 in detail. 図8の一部を詳細に示すフローチャートである。It is a flowchart which shows a part of FIG. 8 in detail. 図8の一部を詳細に示すフローチャートである。It is a flowchart which shows a part of FIG. 8 in detail. モータ出力処理を説明するフローチャートである。It is a flowchart explaining a motor output process. 別のモータ出力処理を説明するフローチャートである。It is a flowchart explaining another motor output process. 別のモータ出力処理を説明するフローチャートと、FIFOバッファを説明する図面である。It is a flowchart explaining another motor output process, and drawing explaining a FIFO buffer. 枠中継基板の回路構成と動作を説明する図面である。It is drawing explaining the circuit structure and operation | movement of a frame relay board | substrate. シリアル信号取得処理を説明するフローチャートである。It is a flowchart explaining a serial signal acquisition process. シリアル信号に関して、枠側部材と盤側部材と演出制御部との関係を図示したものである。The relationship between a frame side member, a board side member, and an effect control part is illustrated about a serial signal.
以下、実施例に基づいて本発明を詳細に説明する。図1は、本実施例のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。   Hereinafter, the present invention will be described in detail based on examples. FIG. 1 is a perspective view showing a pachinko machine GM of the present embodiment. This pachinko machine GM includes a rectangular frame-shaped wooden outer frame 1 that is detachably mounted on an island structure, and a front frame 3 that is pivotably mounted via a hinge 2 fixed to the outer frame 1. It is configured. A game board 5 is detachably attached to the front frame 3 from the front side, not from the back side, and a glass door 6 and a front plate 7 are pivotally attached to the front side so as to be openable and closable.
ガラス扉6の外周には、LEDランプなどによる電飾ランプが、略C字状に配置されている。一方、ガラス扉6の下側には、スピーカが配置されている。   On the outer periphery of the glass door 6, an electric lamp such as an LED lamp is arranged in a substantially C shape. On the other hand, a speaker is disposed below the glass door 6.
前面板7には、発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。   The front plate 7 is provided with an upper plate 8 for storing game balls for launching, and a lower plate 9 for storing game balls overflowing or extracted from the upper plate 8 and a launch handle at the lower part of the front frame 3. 10 are provided. The launch handle 10 is interlocked with the launch motor, and a game ball is launched by a striking rod that operates according to the rotation angle of the launch handle 10.
上皿8の外周面には、演出ボタン11が設けられている。この演出ボタン11は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなく演出ボタン11を操作できる。この演出ボタン11は、通常時には機能していないが、例えば、ゲーム状態がボタンチャンス状態となると演出ボタンの操作を受け付け可能となり、内蔵ランプを点灯させて操作可能であることが遊技者に報知される。また、この演出ボタン11は、モータ演出に遊技者を参加させる目的で活用される場合もある。   A production button 11 is provided on the outer peripheral surface of the upper plate 8. The effect button 11 is provided at a position where it can be operated with the left hand of the player, and the player can operate the effect button 11 without releasing the right hand from the firing handle 10. The effect button 11 does not function normally, but, for example, when the game state becomes a button chance state, the operation of the effect button can be accepted, and the player is notified that the operation is possible by turning on the built-in lamp. The The effect button 11 may be used for the purpose of causing a player to participate in the motor effect.
上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。   On the right side of the upper plate 8, an operation panel 12 for ball lending operation with respect to the card-type ball lending machine is provided, a frequency display unit for displaying the remaining amount of the card with a three-digit number, and a ball of game balls for a predetermined amount A ball lending switch for instructing lending and a return switch for instructing to return the card at the end of the game are provided.
図2に示すように、遊技盤5の表面には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その略中央には、背面側に延びる中央開口HOが設けられている。そして、中央開口HOの奥底には、液晶カラーディスプレイで構成された表示装置DISPが配置されている。また、遊技領域の適所には、図柄始動口15、大入賞口16、普通入賞口17、ゲート18が配設されている。   As shown in FIG. 2, a guide rail 13 made of a metal outer rail and an inner rail is provided in an annular shape on the surface of the game board 5, and a central opening HO extending toward the back side is provided in the approximate center. It has been. A display device DISP composed of a liquid crystal color display is arranged at the bottom of the central opening HO. In addition, a symbol starting port 15, a big winning port 16, a normal winning port 17, and a gate 18 are arranged at appropriate positions in the game area.
これらの入賞口15〜18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。そして、図柄始動口15に遊技球が入賞したことが検出されると、保留上限値を超えない限り、大当り抽選処理が実行され、遊技者に有利な遊技状態に移行するか否かが抽選決定される。   Each of these winning openings 15 to 18 has a detection switch inside, and can detect the passage of a game ball. When it is detected that a game ball has won at the symbol start opening 15, a big hit lottery process is executed unless the holding upper limit value is exceeded, and it is determined whether or not the game state is advantageous to the player. Is done.
表示装置DISPの前面に形成される空間には、可動演出を実行する可動演出体AMUが昇降自在に配置されている。可動演出体AMUは、左右の昇降機構ALVa,ALVbに保持されて構成され、昇降機構ALVa,ALVbを駆動する演出モータM1,M2の回転に対応してガイド軸PLに沿って高速に昇降する。この可動演出体AMUは、可動演出時に、例えば表示装置DISPの最下部などの目的位置に移動して、他の演出モータM3〜M9の回転に対応する可動演出を実行することがある。なお、最上部に位置する待機状態(原点領域)では、遊技者から隠蔽されている。その他、遊技盤5の周りにも、小型の可動演出体(不図示)が複数個配置されており、多数の演出モータMOiによって複雑な可動演出を実現している。   In a space formed on the front surface of the display device DISP, a movable effect body AMU that executes a movable effect is disposed so as to be movable up and down. The movable effector AMU is configured to be held by the left and right elevating mechanisms ALVa and ALVb, and moves up and down at high speed along the guide shaft PL in response to the rotation of the effecting motors M1 and M2 that drive the elevating mechanisms ALVa and ALVb. The movable effect body AMU may move to a target position such as the lowermost part of the display device DISP at the time of the movable effect, and execute a movable effect corresponding to the rotation of the other effect motors M3 to M9. In the standby state (origin region) located at the top, it is hidden from the player. In addition, a plurality of small movable effect bodies (not shown) are also arranged around the game board 5, and a complex movable effect is realized by a large number of effect motors MOi.
本実施例の演出モータは、遊技盤5を保持する遊技枠に配置される第1群の演出モータMOiと、遊技盤5に配置される第2群の演出モータMxと、に区分されている。第2群の演出モータMxは、遊技盤5と一体化された盤側部材GM2(図3参照)であって、その遊技機の遊技性に対応した個性的な可動演出を実行する。これに対して、第1群の演出モータMOiは、遊技盤5から分離可能な枠側部材GM1(図3参照)であって、やや定型的な可動演出を実行する。   The effect motors of the present embodiment are divided into a first group of effect motors MOi arranged in the game frame that holds the game board 5 and a second group of effect motors Mx arranged in the game board 5. . The second group of production motors Mx is a board-side member GM2 (see FIG. 3) integrated with the game board 5, and executes a unique movable production corresponding to the game characteristics of the game machine. On the other hand, the first group of production motors MOi is a frame-side member GM1 (see FIG. 3) that is separable from the game board 5, and executes a somewhat regular movable production.
特に限定されないが、第1群及び第2群の全ての演出モータMx、MOiは、ステッピングモータで構成されており、各ステッピングモータは、2相励磁方式又は1−2相励磁方式で駆動されている。なお、この実施例では、可動演出体AMUを上下方向の往復駆動する演出モータM1〜M2は、電流方向が一定のユニポーラ型であるが、回転トルクを高めるべくバイポーラ型とするのも好適である。   Although not particularly limited, all the production motors Mx and MOi of the first group and the second group are configured by stepping motors, and each stepping motor is driven by a two-phase excitation method or a 1-2 phase excitation method. Yes. In this embodiment, the effect motors M1 and M2 for reciprocating the movable effector AMU in the vertical direction are unipolar types with a constant current direction, but it is also preferable to use a bipolar type to increase the rotational torque. .
ところで、表示装置DISPの上部には、待機状態の抽選処理数を特定するLED表示部LPが配置されている。LED表示部LPは、実施例の保留上限値に対応して4個のLEDランプで構成される。   By the way, an LED display portion LP for specifying the number of lottery processes in the standby state is arranged on the upper part of the display device DISP. The LED display portion LP is composed of four LED lamps corresponding to the holding upper limit value of the embodiment.
表示装置DISPは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置DISPは、中央部の特別図柄表示部Da〜Dcと、右上部の普通図柄表示部19と、中央下部の保留数表示部NUMと、を有している。保留数表示部NUMは、LED表示部LPに同期して同一の演出保留数を表示するが、可動演出体AMUが降下して実行される可動演出時には、表示内容が自動的に消滅するよう構成されている。   The display device DISP is a device that variably displays a specific symbol related to the big hit state and displays a background image and various characters in an animated manner. This display device DISP has a special symbol display part Da to Dc in the center, a normal symbol display part 19 in the upper right part, and a reserved number display part NUM in the lower center part. The number-of-holds display unit NUM displays the same number of effects on hold in synchronization with the LED display unit LP, but the display content is automatically extinguished when the movable effector AMU is lowered and executed. Has been.
特別図柄表示部Da〜Dcでは、大当り抽選によって大当り状態が招来することを期待させるリーチ演出が実行され、特別図柄表示部Da〜Dc及びその周りでは、大当り抽選の当否結果を不確定に報知する予告演出などが実行される。また、普通図柄表示部19は普通図柄を表示するものであり、ゲート18を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート18の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。   In the special symbol display portions Da to Dc, a reach effect is executed to expect that a big hit state will be brought about by the big win lottery, and the special symbol display portions Da to Dc and the surroundings indefinitely notify the success / failure result of the big win lottery. A notice effect is performed. The normal symbol display unit 19 displays a normal symbol. When a game ball that has passed through the gate 18 is detected, the normal symbol fluctuates for a predetermined time and is extracted at the time when the game ball passes through the gate 18. The stop symbol determined by the random number for lottery is displayed and stopped.
図柄始動口15は、左右一対の開閉爪を備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部19の変動後の停止図柄が当り図柄を表示した場合には、開閉爪が所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。   For example, the symbol start opening 15 is configured to be opened and closed by an electric tulip having a pair of left and right opening and closing claws, and when the stop symbol after the fluctuation of the normal symbol display unit 19 hits and the symbol is displayed, the opening and closing claws are displayed. It is opened only for a predetermined time or until a predetermined number of game balls are detected.
図柄始動口15に遊技球が入賞すると、そのタイミングが画像演出の実行中でないことを条件に、特別図柄表示部Da〜Dcの表示図柄が所定時間だけ変動する画像演出が開始され、図柄始動口15への遊技球の入賞タイミングに応じた大当り抽選結果に基づいて決定される停止図柄で停止する。一方、画像演出中に図柄始動口15に遊技球が入賞すると、保留上限値(4個)に達しない限り、大当り抽選処理が保留状態となり、増加した演出保留数がLED表示部LPと、保留数表示部NUMに同期して表示される。なお、保留上限値を超えて図柄始動口15に遊技球が入賞した場合には、賞球動作として遊技球が払出されるだけで、大当り抽選処理は実行されない。   When a game ball wins the symbol start opening 15, an image effect in which the display symbols of the special symbol display portions Da to Dc change for a predetermined time is started on the condition that the timing is not being executed. The game stops at a stop symbol determined based on the jackpot lottery result corresponding to the winning timing of the game ball to 15. On the other hand, if a game ball wins in the symbol start opening 15 during the image production, the big hit lottery process is put on hold unless the holding upper limit value (4 pieces) is reached, and the increased number of production holdings is held on the LED display LP. It is displayed in synchronization with the number display part NUM. When the game ball is won at the symbol start opening 15 exceeding the holding upper limit value, the game ball is simply paid out as the winning ball operation, and the big hit lottery process is not executed.
表示装置DISPの前面、及び/又は、その周りでは、一連の画像演出の間に、演出モータMx,MOiが動作して予告演出としての多様な可動演出が実行される。例えば、可動演出体AMUが中央開口HOの位置に降下することがあり、この場合には、目的位置まで降下した可動演出体AMUは、適宜な可動予告演出を実行した後、元の原点領域に向けて上昇する。   On the front surface of the display device DISP and / or around it, during the series of image effects, the effect motors Mx and MOi operate to execute various movable effects as the notice effects. For example, the movable effector AMU may drop to the position of the central opening HO. In this case, the movable effector AMU that has lowered to the target position performs an appropriate movable notice effect and then returns to the original origin area. Ascend towards.
大入賞口16は、例えば前方に開放可能な開閉板16aで開閉制御されるが、特別図柄表示部Da〜Dcの図柄変動後の停止図柄が「777」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板16aが開放されるようになっている。   The big winning opening 16 is controlled to open and close by, for example, an opening / closing plate 16a that can be opened forward, but when the stop symbol after the symbol change of the special symbol display portions Da to Dc is a big hit symbol such as “777”, the “big hit game” Is started, and the opening / closing plate 16a is opened.
大入賞口16の開閉板16aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板16aが閉じる。このような動作は、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Da〜Dcの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。   After the opening / closing plate 16a of the big prize opening 16 is opened, the opening / closing plate 16a is closed when a predetermined time elapses or when a predetermined number (for example, 10) of game balls wins. In such an operation, the special game is continued up to 15 times, for example, and is controlled in a state advantageous to the player. In addition, when the stop symbol after the change of the special symbol display parts Da to Dc is a specific symbol of the special symbols, a privilege that the game after the end of the special game is in a high probability state is given.
図3は、上記した各動作を実現するパチンコ機GMの全体回路構成を示すブロック図である。図示の通り、このパチンコ機GMは、AC24Vを受けて各種の直流電圧や、電源異常信号ABN1、ABN2やシステムリセット信号(電源リセット信号)SYSなどを出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた制御コマンドCMD’に基づいて表示装置DSを駆動する画像制御基板23と、主制御基板21から受けた制御コマンドCMD”に基づいて払出モータMを制御して遊技球を払い出す払出制御基板24と、遊技者の操作に応答して遊技球を発射させる発射制御基板25と、を中心に構成されている。   FIG. 3 is a block diagram showing an overall circuit configuration of the pachinko machine GM that realizes the above-described operations. As shown in the figure, this pachinko machine GM mainly receives a 24V AC and outputs various DC voltages, power supply abnormality signals ABN1, ABN2, a system reset signal (power reset signal) SYS, and the like, and a game control operation. Based on the main control board 21 that performs overall control, the effect control board 22 that executes the lamp effect and the sound effect based on the control command CMD received from the main control board 21, and the control command CMD ′ received from the effect control board 22 The image control board 23 for driving the display device DS, the payout control board 24 for controlling the payout motor M based on the control command CMD "received from the main control board 21, and paying out the game balls. It is mainly composed of a launch control board 25 that responds and launches a game ball.
但し、この実施例では、主制御基板21が出力する制御コマンドCMDは、コマンド中継基板26と演出インタフェイス基板27を経由して、演出制御基板22に伝送される。また、演出制御基板22が出力する制御コマンドCMD’は、演出インタフェイス基板27と画像インタフェイス基板28を経由して、画像制御基板23に伝送され、主制御基板21が出力する制御コマンドCMD”は、主基板中継基板32を経由して、払出制御基板24に伝送される。制御コマンドCMD,CMD’,CMD”は、何れも16ビット長であるが、主制御基板21や払出制御基板24が関係する制御コマンドは、8ビット長毎に2回に分けてパラレル送信されている。一方、演出制御基板22から画像制御基板23に伝送される制御コマンドCMD’は、16ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。   However, in this embodiment, the control command CMD output from the main control board 21 is transmitted to the effect control board 22 via the command relay board 26 and the effect interface board 27. The control command CMD ′ output from the effect control board 22 is transmitted to the image control board 23 via the effect interface board 27 and the image interface board 28, and is output from the main control board 21. Is transmitted to the payout control board 24 via the main board relay board 32. Although the control commands CMD, CMD ′, and CMD ″ are all 16 bits long, the main control board 21 and the payout control board 24 are used. The control commands related to are transmitted in parallel every two 8 bit lengths. On the other hand, the control command CMD 'transmitted from the effect control board 22 to the image control board 23 is 16 bits in length and transmitted in parallel. Therefore, even when the notification effects including the movable notification effect are diversified and a large number of control commands are continuously transmitted and received, the processing can be completed quickly, and other control operations are not hindered.
ところで、本実施例では、演出インタフェイス基板27と演出制御基板22とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェイス基板28と画像制御基板23についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。   By the way, in the present embodiment, the production interface board 27 and the production control board 22 are directly connected to each other by a male connector and a female connector without passing through a wiring cable, and two circuit boards are laminated. . Similarly, with respect to the image interface board 28 and the image control board 23, two circuit boards are laminated by directly connecting a male connector and a female connector without going through a wiring cable. Therefore, even if the circuit configuration of each electronic circuit is complicated and sophisticated, the storage space of the entire board can be minimized, and noise resistance can be improved by minimizing the connection lines.
これら主制御基板21、演出制御基板22、画像制御基板23、及び払出制御基板24には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板21〜24とインタフェイス基板27〜28に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22’、画像制御部23’、及び払出制御部24と言うことがある。すなわち、この実施例では、演出制御基板22と演出インタフェイス基板27とで演出制御部22’を構成し、画像制御基板23と画像インタフェイス基板28とで画像制御部23’を構成している。なお、演出制御部22’、画像制御部23’、及び払出制御部24の全部又は一部がサブ制御部である。   The main control board 21, the effect control board 22, the image control board 23, and the payout control board 24 are each equipped with a computer circuit including a one-chip microcomputer. Therefore, in this specification, the control board 21 to 24, the circuits mounted on the interface boards 27 to 28, and the operations realized by the circuits are generically named. May be referred to as a section 22 ′, an image control section 23 ′, and a payout control section 24. That is, in this embodiment, the effect control board 22 and the effect interface board 27 constitute an effect control part 22 ′, and the image control board 23 and the image interface board 28 constitute an image control part 23 ′. . Note that all or part of the effect control unit 22 ′, the image control unit 23 ′, and the payout control unit 24 are sub-control units.
また、このパチンコ機GMは、図3の破線で囲む枠側部材GM1と、遊技盤5の背面に固定された盤側部材GM2とに大別されている。枠側部材GM1には、ガラス扉6や前面板7が枢着された前枠3と、その外側の木製外枠1とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。先に説明した通り、枠側部材GM1には、第1群の演出モータMOiも含まれる。   The pachinko machine GM is roughly divided into a frame side member GM1 surrounded by a broken line in FIG. 3 and a board side member GM2 fixed to the back of the game board 5. The frame side member GM1 includes a front frame 3 on which a glass door 6 and a front plate 7 are pivotally attached, and a wooden outer frame 1 on the outside thereof. Is fixedly installed. As described above, the frame-side member GM1 includes the first group of production motors MOi.
一方、盤側部材GM2は、機種変更に対応して交換され、新たな盤側部材GM2が、元の盤側部材の代わりに枠側部材GM1に取り付けられる。なお、枠側部材2を除く全てが、盤側部材GM2であり、盤側部材GM2には、第2群の演出モータMxが含まれる。   On the other hand, the board side member GM2 is replaced in response to the model change, and a new board side member GM2 is attached to the frame side member GM1 instead of the original board side member. All except the frame side member 2 is the board side member GM2, and the board side member GM2 includes the second group of production motors Mx.
図3の破線枠に示す通り、枠側部材GM1には、電源基板20と、払出制御基板24と、発射制御基板25と、枠中継基板35と、ランプ駆動基板36と、モータ駆動基板37と、が含まれており、これらの回路基板が、前枠3の適所に各々固定されている。ここで、ランプ駆動基板36やモータ駆動基板37は、各々、盤側部材GM2であるランプ駆動基板29やモータ駆動基板30と略同一構成であり、シリアル信号を受ける同一構成の汎用ドライバDViが複数個搭載されている。そこで、本実施例では、モータ駆動基板30、ランプ駆動基板29、モータ駆動基板37、及び、ランプ駆動基板36の汎用ドライバDViに伝送されるシリアル信号に関して、チャンネルCH0〜チャンネルCH3と表現することがある。なお、枠中継基板35にもシリアル伝送回路が搭載されており、チャンネルCH4と表現することがある。   3, the frame-side member GM1 includes a power supply board 20, a payout control board 24, a launch control board 25, a frame relay board 35, a lamp drive board 36, and a motor drive board 37. , And these circuit boards are respectively fixed at appropriate positions of the front frame 3. Here, each of the lamp drive board 36 and the motor drive board 37 has substantially the same configuration as the lamp drive board 29 and the motor drive board 30 that are the panel-side members GM2, and there are a plurality of general-purpose drivers DVi having the same configuration that receive serial signals. It is installed. Therefore, in the present embodiment, the serial signals transmitted to the general-purpose driver DVi of the motor drive board 30, the lamp drive board 29, the motor drive board 37, and the lamp drive board 36 can be expressed as channels CH0 to CH3. is there. Note that a serial transmission circuit is also mounted on the frame relay board 35 and may be expressed as a channel CH4.
以上を踏まえて説明を続けると、モータ駆動基板37には、適宜な演出体による演出動作を実現する複数の演出モータMOiが配置されており、これら複数の演出モータMOiを駆動するための設定データSDATA2は、第2チャンネルCH2のシリアル信号として、クロック信号CK2と共に、演出制御基板22(ワンチップマイコン40のシリアル出力ポートS2)→演出インタフェイス基板27→枠中継基板34→枠中継基板35を経由して、モータ駆動基板37に搭載された複数の汎用ドライバDViに伝送されている。なお、複数の汎用ドライバDViは、演出制御基板22(ワンチップマイコン40)から許可レベルの動作許可信号ENABLE2を受けて動作可能となる。   Continuing the description based on the above, the motor drive board 37 is provided with a plurality of effect motors MOi that realize an effect operation by an appropriate effector, and setting data for driving the plurality of effect motors MOi. SDATA2 passes through the effect control board 22 (serial output port S2 of the one-chip microcomputer 40) → the effect interface board 27 → the frame relay board 34 → the frame relay board 35 as the serial signal of the second channel CH2 together with the clock signal CK2. Then, it is transmitted to a plurality of general-purpose drivers DVi mounted on the motor drive board 37. The plurality of general-purpose drivers DVi can operate upon receiving an operation permission signal ENABLE2 at a permission level from the effect control board 22 (one-chip microcomputer 40).
また、モータ駆動基板37演出に近接してセンサ基板SENSが配置されており、センサ基板SENSには、演出モータMOiで駆動される複数N(例えば6個)の演出体が、各々、原点位置に位置しているか否かを検出する複数N個の原点検出センサ(図5(b)参照)が搭載されている。原点検出センサから出力される原点スイッチ信号SN(6ビット)は、演出ボタン11のスイッチ信号(2ビット)と共に枠中継基板35に伝送され、枠中継基板35で1ビットのシリアル信号に纏められた上で、枠中継基板34→演出インタフェイス基板27→演出制御基板22の経路でシリアル伝送される。このシリアル信号は、第4チャンネルCH4のシリアルデータSDATA4として、演出制御基板22のワンチップマイコン40のシリアル入力ポートS4に伝送されている。   In addition, a sensor board SENS is arranged close to the motor drive board 37 effect, and a plurality of N (for example, 6) effect bodies driven by the effect motor MOi are respectively located at the origin position on the sensor board SENS. A plurality of N origin detection sensors (refer to FIG. 5B) for detecting whether or not they are positioned are mounted. The origin switch signal SN (6 bits) output from the origin detection sensor is transmitted to the frame relay board 35 together with the switch signal (2 bits) of the effect button 11, and is combined into a 1-bit serial signal by the frame relay board 35. On the above, serial transmission is performed through the route of the frame relay board 34 → the production interface board 27 → the production control board 22. This serial signal is transmitted as serial data SDATA4 of the fourth channel CH4 to the serial input port S4 of the one-chip microcomputer 40 of the effect control board 22.
図16(a)に示す通り、枠中継基板35には、8ビット長のパラレルデータを1ビット長のシリアルデータに変換するシフトレジスタ50が配置されており、シフトレジスタ50は、演出制御基板22のワンチップマイコン40から受ける動作許可信号ENABLE4とクロック信号CK4に基づいてシリアル伝送動作を実現している。なお、図16のシリアル伝送動作については、更に後述する。   As shown in FIG. 16A, the frame relay board 35 is provided with a shift register 50 for converting 8-bit parallel data into 1-bit serial data. The serial transmission operation is realized based on the operation enable signal ENABLE4 and the clock signal CK4 received from the one-chip microcomputer 40. The serial transmission operation in FIG. 16 will be further described later.
一方、ランプ駆動基板36には、複数のLEDが接続されており、これらのLED群を駆動するための設定データSDATA3についても、第3チャンネルCH3のシリアル信号として、クロック信号CK3と共に、演出制御基板22(ワンチップマイコン40のシリアル出力ポートS3)→演出インタフェイス基板27→枠中継基板34→枠中継基板35を経由して、ランプ駆動基板36に搭載された複数の汎用ドライバDViに伝送されている。ランプ駆動基板36に搭載された汎用ドライバDViも、演出制御基板22(ワンチップマイコン40)から許可レベルの動作許可信号ENABLE3を受けて動作可能となる。   On the other hand, a plurality of LEDs are connected to the lamp drive board 36, and the setting data SDATA3 for driving these LED groups is also produced together with the clock signal CK3 as a serial signal of the third channel CH3. 22 (the serial output port S3 of the one-chip microcomputer 40) → the production interface board 27 → the frame relay board 34 → the frame relay board 35, and is transmitted to a plurality of general-purpose drivers DVi mounted on the lamp driving board 36. Yes. The general-purpose driver DVi mounted on the lamp drive board 36 is also operable upon receiving the permission level operation permission signal ENABLE3 from the effect control board 22 (one-chip microcomputer 40).
実施例の場合、モータ駆動基板37とランプ駆動基板36に搭載された汎用ドライバDViは、全て同一の回路構成であり、この点は、枠側部材GM1に属するモータ駆動基板30やランプ駆動基板29に搭載された汎用ドライバDViについても同様である。そして、動作許可信号ENABLEや、シリアルデータである設定データSDATAを受けて、汎用ドライバDViの内部回路が機能することで、出力信号(最高24ビットのアナログ信号)を出力している。   In the case of the embodiment, the general-purpose drivers DVi mounted on the motor drive board 37 and the lamp drive board 36 all have the same circuit configuration. This is because the motor drive board 30 and the lamp drive board 29 belonging to the frame side member GM1. The same applies to the general-purpose driver DVi mounted on the. In response to the operation enable signal ENABLE and the setting data SDATA that is serial data, the internal circuit of the general-purpose driver DVi functions to output an output signal (maximum 24-bit analog signal).
この出力信号は、駆動対象物に対応して、ステッピングモータを歩進回転させる駆動信号か、或いは、ランプを点滅制御する点灯信号であるが、何れの場合も、そのアナログレベル(階調レベル)を128段階で設定可能に構成されている。また、各汎用ドライバDViの出力端子は、各々24個であるので、例えば、ランプ駆動基板29,36にM個の汎用ドライバDViを搭載すれば、各々24×M個のランプを制御でき、モータ駆動基板37,30にN個の汎用ドライバDViを搭載すれば、各々24×N個の演出モータを制御できることになる。このように、各演出体を制御する設定信号SDATAがシリアル伝送されるので、ランプや演出モータの個数を増加させて演出動作を豊富化しても、配線が煩雑化したり、制御回路が複雑化することがない。   This output signal is a drive signal for stepping rotation of the stepping motor corresponding to the object to be driven or a lighting signal for controlling the blinking of the lamp. In any case, the analog level (gradation level) Can be set in 128 steps. Since each of the general-purpose drivers DVi has 24 output terminals, for example, if M general-purpose drivers DVi are mounted on the lamp driving boards 29 and 36, 24 × M lamps can be controlled respectively. If N general-purpose drivers DVi are mounted on the drive boards 37 and 30, 24 × N effect motors can be controlled. Thus, since the setting signal SDATA for controlling each effector is serially transmitted, even if the number of lamps and effect motors is increased to enrich the effect operation, the wiring becomes complicated and the control circuit becomes complicated. There is nothing.
遊技盤5の背面には、主制御基板21、演出制御基板22、画像制御基板23が、表示装置DSやその他の回路基板と共に固定されている。そして、枠側部材GM1と盤側部材GM2とは、一箇所に集中配置された接続コネクタC1〜C4によって電気的に接続されている。   On the back surface of the game board 5, a main control board 21, an effect control board 22, and an image control board 23 are fixed together with the display device DS and other circuit boards. And the frame side member GM1 and the board | substrate side member GM2 are electrically connected by the connection connectors C1-C4 concentratedly arranged in one place.
電源基板20は、接続コネクタC2を通して、主基板中継基板32に接続され、接続コネクタC3を通して、電源中継基板33に接続されている。電源基板20には、交流電源の投入と遮断とを監視する電源監視部MNTが設けられている。電源監視部MNTは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号SYSをLレベルに維持した後に、これをHレベルに遷移させる。   The power supply board 20 is connected to the main board relay board 32 through the connection connector C2, and is connected to the power supply relay board 33 through the connection connector C3. The power supply board 20 is provided with a power supply monitoring unit MNT that monitors whether AC power is turned on or off. When power supply monitoring unit MNT detects that AC power is turned on, it maintains system reset signal SYS at L level for a predetermined time, and then transitions it to H level.
また、電源監視部MNTは、交流電源の遮断を検知すると、電源異常信号ABN1,ABN2を、直ちにLレベルに遷移させる。なお、電源異常信号ABN1,ABN2は、電源投入後に速やかにHレベルとなる。   Further, when power supply monitoring unit MNT detects the interruption of the AC power supply, power supply abnormality signals ABN1 and ABN2 are immediately shifted to the L level. The power supply abnormality signals ABN1 and ABN2 quickly become H level after the power is turned on.
本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入(通常は電源スイッチのON)を検知してHレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Hレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号SYSがCPUをリセットすることはない。なお、電源異常信号ABN1,ABN2は、交流電源の瞬停状態でも出力される。   The system reset signal of the present embodiment is generated by a DC power source based on an AC power source. For this reason, after detecting the turning-on of the AC power supply (usually turning on the power switch) and increasing it to the H level, the H level is maintained unless the DC power supply voltage drops to an abnormal level. Therefore, even if the AC power supply is in an instantaneous power interruption state while the DC power supply voltage is maintained, the system reset signal SYS does not reset the CPU. The power supply abnormality signals ABN1 and ABN2 are also output even when the AC power supply is instantaneously stopped.
主基板中継基板32は、電源基板20から出力される電源異常信号ABN1、バックアップ電源BAK、及びDC5V,DC12V,DC32Vを、そのまま主制御部21に出力している。一方、電源中継基板33は、電源基板20から受けたシステムリセット信号SYSや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板27に出力している。演出インタフェイス基板27は、受けたシステムリセット信号SYSを、そのまま演出制御部22’と画像制御部23’に出力している。   The main board relay board 32 outputs the power abnormality signal ABN1, the backup power supply BAK, and DC5V, DC12V, and DC32V output from the power board 20 to the main control unit 21 as they are. On the other hand, the power relay board 33 outputs the system reset signal SYS received from the power board 20 and the AC and DC power supply voltages to the effect interface board 27 as they are. The effect interface board 27 outputs the received system reset signal SYS to the effect control unit 22 'and the image control unit 23' as it is.
一方、払出制御基板24は、中継基板を介することなく、電源基板20に直結されており、主制御部21が受けると同様の電源異常信号ABN2や、バックアップ電源BAKを、その他の電源電圧と共に直接的に受けている。   On the other hand, the payout control board 24 is directly connected to the power supply board 20 without going through the relay board, and directly receives the same power abnormality signal ABN2 and backup power supply BAK as the main control unit 21 receives together with other power supply voltages. Is receiving.
電源基板20が出力するシステムリセット信号SYSは、電源基板20に交流電源24Vが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部22’と画像制御部23’のワンチップマイコンは、その他のIC素子と共に電源リセットされるようになっている。   The system reset signal SYS output from the power supply board 20 is a power supply reset signal indicating that the AC power supply 24V has been applied to the power supply board 20, and one of the effect control unit 22 ′ and the image control unit 23 ′ is generated by the power supply reset signal. The chip microcomputer is reset together with other IC elements.
但し、このシステムリセット信号SYSは、主制御部21と払出制御部24には、供給されておらず、各々の回路基板21,24のリセット回路RSTにおいて電源リセット信号(CPUリセット信号)が生成されている。そのため、例えば、接続コネクタC2がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部21や払出制御部24のCPUが異常リセットされるおそれはない。   However, the system reset signal SYS is not supplied to the main control unit 21 and the payout control unit 24, and a power reset signal (CPU reset signal) is generated in the reset circuit RST of each of the circuit boards 21 and 24. ing. Therefore, for example, even if the connection connector C2 is rattled or noise is superimposed on the wiring cable, there is no possibility that the CPU of the main control unit 21 or the payout control unit 24 is abnormally reset.
なお、演出制御部22’と画像制御部23’は、主制御部21からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板20から出力されるシステムリセット信号SYSを利用している。   The production control unit 22 ′ and the image control unit 23 ′ execute production operations dependently on the basis of a control command from the main control unit 21, and therefore, in order to avoid complication of the circuit configuration, A system reset signal SYS output from the substrate 20 is used.
ところで、主制御部21や払出制御部24に設けられたリセット回路RSTは、各々ウォッチドッグタイマを内蔵しており、各制御部21,24のCPUから、定時的なクリアパルスを受けない限り、各CPUは強制的にリセットされる。   By the way, the reset circuits RST provided in the main control unit 21 and the payout control unit 24 each have a built-in watchdog timer, and unless a regular clear pulse is received from the CPUs of the control units 21 and 24, Each CPU is forcibly reset.
また、この実施例では、RAMクリア信号CLRは、主制御部21で生成されて主制御部21と払出制御部24のワンチップマイコンに伝送されている。ここで、RAMクリア信号CLRは、各制御部21,24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチSWのON/OFF状態に対応した値を有している。   In this embodiment, the RAM clear signal CLR is generated by the main control unit 21 and transmitted to the one-chip microcomputer of the main control unit 21 and the payout control unit 24. Here, the RAM clear signal CLR is a signal for deciding whether or not to initialize all the areas of the built-in RAM of the one-chip microcomputer of each control unit 21 and 24. The initialization switch SW operated by the attendant is turned on. It has a value corresponding to the / OFF state.
主制御部21及び払出制御部24は、電源基板20から電源異常信号ABN1,ABN2を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源BAKは、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部24は、電源遮断前の遊技動作を電源投入後に再開できることになる(電源バックアップ機能)。このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。   The main control unit 21 and the payout control unit 24 receive the power supply abnormality signals ABN1 and ABN2 from the power supply board 20 to start necessary end processing prior to a power failure or business end. The backup power supply BAK is a DC5V DC power source that retains data in the RAM of the one-chip microcomputer of the main control unit 21 and the payout control unit 24 even after the AC power supply 24V is shut off due to business termination or power failure. Therefore, the main control unit 21 and the payout control unit 24 can resume the game operation before power-off after power-on (power backup function). This pachinko machine is designed to retain the stored contents of the RAM of each one-chip microcomputer for at least several days.
図3に示す通り、主制御部21は、主基板中継基板32を経由して、払出制御部24に制御コマンドCMD”を送信する一方、払出制御部24からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号CONや、動作開始信号BGNを受信している。ステイタス信号CONには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号BGNは、電源投入後、払出制御部24の初期動作が完了したことを主制御部21に通知する信号である。   As shown in FIG. 3, the main control unit 21 transmits a control command CMD ″ to the payout control unit 24 via the main board relay board 32, while the payout control unit 24 indicates a game ball payout operation. A prize ball counting signal, a status signal CON relating to an abnormality in the payout operation, and an operation start signal BGN are received, and the status signal CON includes, for example, a replenishment signal, a payout shortage error signal, and a lower plate full signal. The operation start signal BGN is a signal for notifying the main control unit 21 that the initial operation of the payout control unit 24 has been completed after the power is turned on.
また、主制御部21は、直接的に、或いは、遊技盤中継基板31を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16〜18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部21から配電された電源電圧VB(12V)で動作するよう構成されている。また、図柄始動口15への入賞状態などを示す各スイッチ信号は、電源電圧VB(12V)と電源電圧Vcc(5V)とで動作するインタフェイスICで、TTLレベル又はCMOSレベルのスイッチ信号に変換された上で、主制御部21に伝送される。   The main control unit 21 is connected to each game component of the game board 5 directly or via the game board relay board 31. And while receiving the switch signal of the detection switch built in each winning opening 16-18 on a game board, solenoids, such as an electric tulip, are driven. The solenoids and the detection switch are configured to operate with the power supply voltage VB (12 V) distributed from the main control unit 21. Each switch signal indicating a winning state to the symbol start opening 15 is converted to a TTL level or CMOS level switch signal by an interface IC that operates with the power supply voltage VB (12 V) and the power supply voltage Vcc (5 V). And then transmitted to the main control unit 21.
先に説明した通り、演出制御基板22と演出インタフェイス基板27とはコネクタ連結によって一体化されており、演出制御部22’は、電源中継基板33を経由して、電源基板20から各レベルの直流電圧(5V,12V,32V)と、システムリセット信号SYSを受けている(図3及び図4参照)。また、演出制御部22’は、コマンド中継基板26を経由して、主制御部21から制御コマンドCMDとストローブ信号STBとを受けている。   As described above, the effect control board 22 and the effect interface board 27 are integrated by connector connection, and the effect control unit 22 ′ is connected to each level from the power supply board 20 via the power relay board 33. A DC voltage (5V, 12V, 32V) and a system reset signal SYS are received (see FIGS. 3 and 4). The effect control unit 22 ′ receives the control command CMD and the strobe signal STB from the main control unit 21 via the command relay board 26.
そして、演出制御部22’は、演出インタフェイス基板27を経由して、モータ駆動基板30やランプ駆動基板29に搭載された汎用ドライバDViに、各々、クロック信号CKや動作許可信号ENABLEと共に、チャンネルCH0とチャンネルCH1のシリアル信号として、設定データSDATAを供給している。先に説明した通り、モータ駆動基板30やランプ駆動基板29に搭載されている汎用ドライバDViは、モータ駆動基板37やランプ駆動基板36に搭載された汎用ドライバDViと同一構成であり、ランプ演出を実現するランプ群や、モータ演出を実現するモータ群は、4チャンネル(j=0〜3)に区分された信号CKj,SDATAj,ENABLEjを受ける多数の汎用ドライバDViによって駆動されている。   Then, the effect control unit 22 ′ sends the clock signal CK and the operation permission signal ENABLE to the general-purpose driver DVi mounted on the motor driving board 30 and the lamp driving board 29 via the effect interface board 27, respectively. Setting data SDATA is supplied as serial signals of CH0 and CH1. As described above, the general-purpose driver DVi mounted on the motor drive board 30 or the lamp drive board 29 has the same configuration as that of the general-purpose driver DVi mounted on the motor drive board 37 or the lamp drive board 36. The lamp group to be realized and the motor group to realize the motor effect are driven by a large number of general-purpose drivers DVi receiving signals CKj, SDATAj, and ENABLEj divided into four channels (j = 0 to 3).
このように本実施例では、ランプ駆動用の設定データSDATAjだけでなく、モータ駆動用の設定データSDATAjについても、シリアル伝送されるので、演出内容を豊富化するべく演出モータMx,MOiの個数を増やしても、配線ケーブルが増加することがなく、機器構成が簡素化される。なお、後で詳述するが、汎用ドライバDViは、演出制御部22’のワンチップマイコン40のシリアル出力ポートSiから出力される各チャンネル(j=0〜3)の設定データのうち、自チャンネルCHjの設定データSDATAjの該当部分だけを取得して、担当するランプ群やモータ群を駆動している。   As described above, in this embodiment, not only the setting data SDATAj for driving the lamp but also the setting data SDATAj for driving the motor are serially transmitted, so that the number of effect motors Mx and MOi is increased in order to enrich the effect contents. Even if it increases, the number of wiring cables does not increase, and the device configuration is simplified. As will be described in detail later, the general-purpose driver DVi has its own channel among the setting data of each channel (j = 0 to 3) output from the serial output port Si of the one-chip microcomputer 40 of the effect control unit 22 ′. Only the relevant part of the setting data SDATAj of CHj is acquired, and the lamp group and motor group in charge are driven.
ところで、本実施例では、モータ駆動基板30に近接して、枠側と同様の盤側のセンサ基板SENSが配置されている。枠側のセンサ基板SENSと同様に、盤側のセンサ基板SENSにも、適宜な原点検出センサが配置され、可動演出体AMUが原点領域に収容されているか否かを判定している。先に説明した通り、枠側のセンサ基板SENSから出力された原点スイッチ信号SNは、第4チャンネルCH4のシリアル信号として、ワンチップマイコン40のシリアル入力ポートS4に伝送されるが、可動演出体AMUの原点スイッチ信号SNについては、演出インタフェイス基板27を経由して、ワンチップマイコン40の入力ポートPi’に伝送されるように構成されている(図4参照)。   By the way, in this embodiment, a sensor board SENS on the board side similar to the frame side is disposed in the vicinity of the motor drive board 30. Similar to the frame-side sensor substrate SENS, an appropriate origin detection sensor is also arranged on the panel-side sensor substrate SENS to determine whether or not the movable effector AMU is accommodated in the origin region. As described above, the origin switch signal SN output from the sensor substrate SENS on the frame side is transmitted to the serial input port S4 of the one-chip microcomputer 40 as the serial signal of the fourth channel CH4. The origin switch signal SN is transmitted to the input port Pi ′ of the one-chip microcomputer 40 via the effect interface board 27 (see FIG. 4).
図3及び図4に示す通り、演出制御部22’は、画像制御部23’に対して、制御コマンドCMD’及びストローブ信号STB’と、電源基板20から受けたシステムリセット信号SYSと、2種類の直流電圧(12V,5V)とを出力している。   As shown in FIGS. 3 and 4, the effect control unit 22 ′ has two types of control commands CMD ′ and strobe signal STB ′, and a system reset signal SYS received from the power supply board 20, with respect to the image control unit 23 ′. DC voltage (12V, 5V).
そして、画像制御部23’では、制御コマンドCMD’に基づいて表示装置DSを駆動して各種の画像演出を実行している。表示装置DSは、LEDバックライトによって発光しており、画像インタフェイス基板28から5対のLVDS(低電圧差動伝送Low voltage differential signaling)信号と、バックライト電源電圧(12V)とを受けて駆動されている(図4参照)。   Then, the image controller 23 'drives the display device DS based on the control command CMD' to execute various image effects. The display device DS emits light by an LED backlight, and is driven by receiving five pairs of LVDS (Low voltage differential signaling) signals and a backlight power supply voltage (12 V) from the image interface board 28. (See FIG. 4).
続いて、上記した演出制御部22’と画像制御部23’の構成を更に詳細に説明する。図4に示す通り、演出インタフェイス基板27は、電源中継基板33を経由して、電源基板20から3種類の直流電圧(5V,12V,32V)を受けている。ここで、直流電圧5Vは、デジタル論理回路の電源電圧として、演出インタフェイス基板27、ランプ駆動基板29、モータ駆動基板30、画像インタフェイス基板28、及び画像制御基板23に配電されて各デジタル回路を動作させている。   Next, the configurations of the effect control unit 22 'and the image control unit 23' will be described in more detail. As shown in FIG. 4, the production interface board 27 receives three types of DC voltages (5V, 12V, and 32V) from the power supply board 20 via the power supply relay board 33. Here, the DC voltage 5V is distributed as power supply voltage of the digital logic circuit to the production interface board 27, the lamp driving board 29, the motor driving board 30, the image interface board 28, and the image control board 23, and is supplied to each digital circuit. Is operating.
演出制御基板22には、直流電圧5Vが配電されておらず、12VからDC/DCコンバータで降圧された直流電圧3.3Vと、3.3VからDC/DCコンバータで更に降圧された直流電圧1.8Vだけが、演出インタフェイス基板27から演出制御基板22に配電されている。   The direct current voltage 5V is not distributed on the effect control board 22, the direct current voltage 3.3V stepped down from 12V by the DC / DC converter, and the direct current voltage 1 further stepped down from 3.3V by the DC / DC converter. Only .8V is distributed from the production interface board 27 to the production control board 22.
このように、本実施例の演出制御基板22は、全ての回路が、電源電圧3.3V又はそれ以下の電源電圧で駆動されているので、電源電圧を5Vで動作する場合と比較して大幅に低電力化することができ、仮に、演出制御基板22の直上に演出インタフェイス基板27を配置して積層しても放熱上の問題が生じない。   In this way, the production control board 22 of the present embodiment is driven by the power supply voltage of 3.3V or lower because all the circuits are driven. Therefore, even if the production interface board 27 is arranged and laminated immediately above the production control board 22, there is no problem in heat dissipation.
但し、電源基板20から受けた直流電圧12Vは、そのままデジタルアンプ46の電源電圧として使用されると共に、ランプ駆動基板29やモータ駆動基板30に配電されてランプ群やモータ群の電源電圧となる。なお、直流電圧32Vは、演出インタフェイス基板のDC/DCコンバータにおいて直流電圧13Vに降圧されて、一部の演出モータMxの駆動電源として使用される。   However, the DC voltage 12V received from the power supply board 20 is used as it is as the power supply voltage of the digital amplifier 46 and is distributed to the lamp drive board 29 and the motor drive board 30 to become the power supply voltage of the lamp group and motor group. The direct-current voltage 32V is stepped down to the direct-current voltage 13V in the DC / DC converter of the effect interface board and used as a drive power source for some effect motors Mx.
図4に示すように、演出制御部22’は、音声演出・ランプ演出・可動演出体による予告演出・データ転送などの処理を実行するワンチップマイコン40と、ワンチップマイコン40の制御プログラムなどを記憶するフラッシュメモリ(flash memory)41と、ワンチップマイコン40からの指示に基づいて音声信号を再生して出力する音声合成回路42と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ43とを備えて構成されている。   As shown in FIG. 4, the effect control unit 22 ′ includes a one-chip microcomputer 40 that executes processing such as a sound effect, a lamp effect, a notice effect by a movable effector, and data transfer, and a control program for the one-chip microcomputer 40. A flash memory 41 to be stored, a voice synthesis circuit 42 that reproduces and outputs a voice signal based on an instruction from the one-chip microcomputer 40, and compressed voice data that is original data of the reproduced voice signal are stored. And an audio memory 43 that is configured.
ここで、ワンチップマイコン40、フラッシュメモリ41、及び音声用メモリ43は、電源電圧3.3Vで動作しており、また、音声合成回路42は、電源電圧3.3V及び電源電圧1.8Vで動作しており大幅な省電力化が実現されている。ここで、1.8Vは、音声合成回路のコンピュータ・コア部の電源電圧であり、3.3Vは、I/O部の電源電圧である。   Here, the one-chip microcomputer 40, the flash memory 41, and the voice memory 43 operate at a power supply voltage of 3.3V, and the voice synthesis circuit 42 operates at a power supply voltage of 3.3V and a power supply voltage of 1.8V. It operates and significant power saving is realized. Here, 1.8V is the power supply voltage of the computer core part of the speech synthesis circuit, and 3.3V is the power supply voltage of the I / O part.
ワンチップマイコン40には、複数のパラレル入出力ポートPIO(Pi+Pi’+Po+Po’)と、複数のシリアル入出力ポートSiとが内蔵されている。ここで、シリアル入出力ポートSiは、制御レジスタRGへの設定値に基づいて入力ポート又は出力ポートとして機能する(図6参照)。そこで、本実施例では、CH0〜CH3のシリアルポート(S0〜S3)を、シリアル出力ポートに設定し、CH4のシリアルポートS4を、シリアル入力ポートに設定している。   The one-chip microcomputer 40 includes a plurality of parallel input / output ports PIO (Pi + Pi ′ + Po + Po ′) and a plurality of serial input / output ports Si. Here, the serial input / output port Si functions as an input port or an output port based on a set value in the control register RG (see FIG. 6). Therefore, in this embodiment, the serial ports (S0 to S3) of CH0 to CH3 are set as serial output ports, and the serial port S4 of CH4 is set as a serial input port.
そして、4チャンネルCH0〜CH3のシリアル出力ポート(S0〜S3)を活用して、モータ駆動基板30,37や、ランプ駆動基板29,36に搭載された多数の汎用ドライバDViに、設定データSDATA0〜SDATA3を、クロック信号CK0〜CK3に同期して出力している。すなわち、シリアル出力ポートS0〜S3は、クロック同期方式に基づいて、対応するモータ駆動基板30,37やランプ駆動基板29,36に対して、設定データSDATA0〜SDATA3を伝送している。なお、モータ駆動用の設定データSDATA0,SDATA2は、複数の演出モータMx,MOiの歩進動作を制御する駆動データΦ1〜Φ4を連結させたシリアルデータを含んでおり、ランプ駆動用の設定データSDATA1,SDATA3は、各LEDの発光輝度をPWM制御する輝度データを連結させたシリアルデータを含んでいる。   Then, using the serial output ports (S0 to S3) of the four channels CH0 to CH3, the setting data SDATA0 to SDATA0 are transferred to the general-purpose drivers DVi mounted on the motor drive boards 30 and 37 and the lamp drive boards 29 and 36. SDATA3 is output in synchronization with the clock signals CK0 to CK3. That is, the serial output ports S0 to S3 transmit the setting data SDATA0 to SDATA3 to the corresponding motor drive boards 30 and 37 and lamp drive boards 29 and 36 based on the clock synchronization method. The motor drive setting data SDATA0 and SDATA2 include serial data obtained by connecting drive data Φ1 to Φ4 for controlling the stepping operation of the plurality of effect motors Mx and MOi, and the lamp drive setting data SDATA1. , SDATA3 includes serial data obtained by connecting brightness data for PWM control of the light emission brightness of each LED.
一方、シリアル入力ポートS4は、自らが出力するクロック信号CK4に同期して、第4チャンネルCH4のシリアル信号SADATA4を取得している。なお、第4チャンネルCH4のシリアル信号は、枠側のセンサ基板SENSから出力された原点スイッチ信号SN(6ビット)と、演出ボタン11のスイッチ信号(2ビット)をまとめた8ビットデータである。   On the other hand, the serial input port S4 acquires the serial signal SADATA4 of the fourth channel CH4 in synchronization with the clock signal CK4 output by itself. The serial signal of the fourth channel CH4 is 8-bit data in which the origin switch signal SN (6 bits) output from the sensor substrate SENS on the frame side and the switch signal (2 bits) of the effect button 11 are collected.
また、モータ駆動基板30,37やランプ駆動基板29,36は、パラレル入出力ポートPIOのパラレル出力ポートPo’にも接続されており、各駆動基板30,37,29,36に搭載された汎用ドライバDViは、パラレル出力ポートPo’が出力する4ビット長の動作許可信号ENABLE0〜ENABLE3の何れか1ビットに基づいて動作を開始している。また、パラレル出力ポートPo’は、枠中継基板35に対しても、動作許可信号ENABLE4を出力しており、枠中継基板35のシフトレジスタ50の動作を許可している。   Further, the motor drive boards 30 and 37 and the lamp drive boards 29 and 36 are also connected to the parallel output port Po ′ of the parallel input / output port PIO, and are mounted on the drive boards 30, 37, 29, and 36. The driver DVi starts operation based on one bit of the 4-bit operation enable signals ENABLE0 to ENABLE3 output from the parallel output port Po ′. The parallel output port Po ′ also outputs an operation permission signal ENABLE4 to the frame relay board 35 and permits the operation of the shift register 50 of the frame relay board 35.
なお、全ての信号ENABLEj,CKj,SDATAjは、電源電圧3.3Vのワンチップマイコン40で生成されたデジタルデータであるが、演出インタフェイス基板27でレベル変換されることで電源電圧5Vに対応するデジタルデータとなる。したがって、演出インタフェイス基板27から汎用ドライバDViまでの伝送距離が長い場合でも、十分なノイズマージンが確保される。   Note that all the signals ENABLEj, CKj, and SDATAj are digital data generated by the one-chip microcomputer 40 having a power supply voltage of 3.3V, but correspond to the power supply voltage of 5V by level conversion by the effect interface board 27. It becomes digital data. Therefore, even when the transmission distance from the production interface board 27 to the general-purpose driver DVi is long, a sufficient noise margin is ensured.
パラレル入出力ポートPIOの入力ポートPiには、主制御部21からの制御コマンドCMD及びストローブ信号STBが入力され、コマンド出力ポートPoからは、制御コマンドCMD’及びストローブ信号STB’が出力されるよう構成されている。具体的には、入力ポートPiには、主制御基板21から出力された制御コマンドCMDとストローブ信号(割込み信号)STBとが、演出インタフェイス基板27のバッファ44において、電源電圧3.3Vに対応する論理レベルに変換されて8ビット単位で供給される。割込み信号STBは、ワンチップマイコンの割込み端子に供給され、受信割込み処理によって、演出制御部22’は、制御コマンドCMDを取得するよう構成されている。   The control command CMD and the strobe signal STB from the main control unit 21 are input to the input port Pi of the parallel input / output port PIO, and the control command CMD ′ and the strobe signal STB ′ are output from the command output port Po. It is configured. Specifically, a control command CMD and a strobe signal (interrupt signal) STB output from the main control board 21 correspond to the power supply voltage 3.3 V in the buffer 44 of the effect interface board 27 at the input port Pi. Converted to a logic level to be supplied in units of 8 bits. The interrupt signal STB is supplied to the interrupt terminal of the one-chip microcomputer, and the effect control unit 22 'is configured to acquire the control command CMD by the reception interrupt process.
演出制御部22’が取得する制御コマンドCMDには、(1)異常報知その他の報知用制御コマンドなどの他に、(2)図柄始動口への入賞に起因する各種演出動作の概要を特定する制御コマンド(変動パターンコマンド)や、図柄種別を指定する制御コマンド(図柄指定コマンド)が含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。   The control command CMD acquired by the effect control unit 22 ′ specifies (2) an outline of various effect operations resulting from winning at the symbol start opening, in addition to (1) abnormality notification and other notification control commands. A control command (variation pattern command) and a control command (designation command) for designating a design type are included. Here, the outline of the production operation specified by the variation pattern command includes the production total time from the production start to the production end and the result of winning or failing in the jackpot lottery.
また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報(15R確変、2R確変、15R通常、2R通常など)を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。   In addition, the symbol designating command includes information for identifying information on the jackpot type (15R probability variation, 2R probability variation, 15R normal, 2R normal, etc.) in the case of a jackpot according to the result of the jackpot lottery. In some cases, information for identifying a loss is included. The outline of the production operation specified by the variation pattern command includes the production total time from the production start to the production end, and the result of success or failure in the big hit lottery. In addition to these, the change pattern command including the presence or absence of the reach effect or the notice effect may be specified, but even in this case, the specific content of the effect content is not specified.
そのため、演出制御部22’では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、モータ群M1〜M9及びMOiによるモータ演出や、LED群の点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部23’に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンドCMD’を出力する。   Therefore, when the change pattern command is acquired, the effect control unit 22 ′ performs an effect lottery subsequently to further specify the effect outline specified by the acquired change pattern command. For example, the specific contents of the reach effect and the notice effect are determined. Then, according to the determined specific game content, the motor group M1 to M9 and MOi produce a motor effect, a lamp effect by blinking the LED group, and a sound effect preparation operation by a speaker, and an image control unit 23 ' On the other hand, the control command CMD ′ relating to the image effect synchronized with the effect operation by the lamp or the speaker is output.
このような演出動作に同期した画像演出を実現するため、演出制御部22’は、コマンド出力ポートPoを通して、画像制御部23’に対するストローブ信号(割込み信号)STB’と共に、16ビット長の制御コマンドCMD’を演出インタフェイス基板27に向けて出力している。なお、演出制御部22’は、図柄指定コマンドや、表示装置DSに関連する報知用制御コマンドや、その他の制御コマンドを受信した場合は、その制御コマンドを、16ビット長に纏めた状態で、割込み信号STB’と共に演出インタフェイス基板27に向けて出力している。   In order to realize such an image effect synchronized with the effect operation, the effect control unit 22 ′, along with the strobe signal (interrupt signal) STB ′ for the image control unit 23 ′, is sent to the image control unit 23 ′ through the command output port Po. CMD ′ is output toward the production interface board 27. When the production control unit 22 ′ receives a design designation command, a notification control command related to the display device DS, and other control commands, the control command is summarized in a 16-bit length. It is output toward the production interface board 27 together with the interrupt signal STB ′.
上記した演出制御基板22の構成に対応して、演出インタフェイス基板27には出力バッファ45が設けられており、16ビット長の制御コマンドCMD’と1ビット長の割込み信号STB’を画像インタフェイス基板28に出力している。そして、これらのデータCMD’,STB’は、画像インタフェイス基板28を経由して、画像制御基板23に伝送される。   Corresponding to the configuration of the production control board 22 described above, the production interface board 27 is provided with an output buffer 45, and a 16-bit control command CMD ′ and a 1-bit interrupt signal STB ′ are sent to the image interface. It is output to the substrate 28. These data CMD ′ and STB ′ are transmitted to the image control board 23 via the image interface board 28.
また、演出インタフェイス基板27には、音声合成回路42から出力される音声信号を受けるデジタルアンプ46が配置されている。先に説明した通り、音声合成回路42は、3.3Vと1.8Vの電源電圧で動作しており、また、デジタルアンプ46は、電源電圧12VでD級増幅動作しており、消費電力を抑制しつつ大音量の音声演出を可能にしている。   The effect interface board 27 is provided with a digital amplifier 46 that receives the audio signal output from the audio synthesis circuit 42. As described above, the speech synthesis circuit 42 operates with power supply voltages of 3.3 V and 1.8 V, and the digital amplifier 46 performs class D amplification operation with a power supply voltage of 12 V, reducing power consumption. It is possible to produce a loud sound while suppressing it.
そして、デジタルアンプ46の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。そのため、音声合成回路42は、3チャネルの音声信号を生成する必要があり、これをパラレル伝送すると、音声合成回路42とデジタルアンプ46との配線が複雑化する。   The left and right speakers at the upper part of the gaming machine and the speakers at the lower part of the gaming machine are driven by the output of the digital amplifier 46. Therefore, the voice synthesis circuit 42 needs to generate a three-channel voice signal, and if this is transmitted in parallel, the wiring between the voice synthesis circuit 42 and the digital amplifier 46 becomes complicated.
そこで、本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声合成回路42とデジタルアンプ46との間は、4本の信号線で接続されており、具体的には、転送クロック信号SCLKと、チャネル制御信号LRCLKと、2ビット長のシリアル信号SD1,SD2との合計4ビットの信号線に抑制されている。なお、何れの信号も、その振幅レベルは3.3Vである。   Therefore, in this embodiment, the voice synthesis circuit 42 and the digital amplifier 46 are connected by four signal lines in order to prevent deterioration of sound quality and avoid complicated wiring. In this case, the transfer clock signal SCLK, the channel control signal LRCLK, and the 2-bit serial signals SD1 and SD2 are suppressed to a total of 4 bit signal lines. Note that the amplitude level of any signal is 3.3V.
ここで、SD1は、遊技機上部に配置された左右スピーカのステレオ信号R,Lを特定するPCMデータについてのシリアル信号であり、SD2は、遊技機下部に配置された重低音スピーカのモノラル信号を特定するPCMデータについてのシリアル信号である。そして、音声合成回路42は、チャネル制御信号LRCLKをLレベルに維持した状態で、左チャネルの音声信号Lを伝送し、チャネル制御信号LRCLKをHレベルに維持した状態で、右チャネルの音声信号Rを伝送する(図4(b)参照)。なお、重低音スピーカは本実施例では1個であるので、モノラル音声信号が伝送されているが、ステレオ音声信号として伝送できるのは勿論である。   Here, SD1 is a serial signal for PCM data specifying the stereo signals R and L of the left and right speakers arranged at the upper part of the gaming machine, and SD2 is a monaural signal of the heavy bass speaker arranged at the lower part of the gaming machine. This is a serial signal for the PCM data to be specified. The voice synthesis circuit 42 transmits the left channel audio signal L while maintaining the channel control signal LRCLK at the L level, and maintains the channel control signal LRCLK at H level while maintaining the channel control signal LRCLK at the L level. Is transmitted (see FIG. 4B). Note that since there is only one heavy bass speaker in this embodiment, a monaural audio signal is transmitted, but it is of course possible to transmit it as a stereo audio signal.
何れにしても本実施例では、4種類の音声信号を4本のケーブルで伝送可能であるので、最小のケーブル本数によってノイズによる音声劣化のない信号伝達が可能となる。すなわち、シリアル伝送であるのでパラレル伝送より圧倒的にケーブル本数が少ない。なお、アナログ伝送を採る場合には、ケーブル本数は同数であるが、3.3V振幅のアナログ信号に、少なからずノイズが重畳して、音質が大幅に劣化する。一方、振幅レベルを上げると、電源配線が複雑化する上に消費電力が増加する。   In any case, in this embodiment, four types of audio signals can be transmitted with four cables, and therefore, signal transmission without audio deterioration due to noise can be performed with the minimum number of cables. That is, since it is serial transmission, the number of cables is overwhelmingly smaller than parallel transmission. Note that when analog transmission is employed, the number of cables is the same, but noise is superimposed on an analog signal having an amplitude of 3.3 V, and the sound quality is greatly deteriorated. On the other hand, when the amplitude level is increased, the power supply wiring becomes complicated and the power consumption increases.
このようなシリアル信号SD1,SD2は、クロック信号SCLKの立上りエッジに同期して、デジタルアンプ46に取得される。そして、デジタルアンプ46内部で、所定ビット長毎にパラレル変換され、DA変換後にD級増幅されて各スピーカに供給されている。   Such serial signals SD1 and SD2 are acquired by the digital amplifier 46 in synchronization with the rising edge of the clock signal SCLK. In the digital amplifier 46, parallel conversion is performed for each predetermined bit length, and after D / A conversion, D-class amplification is performed and supplied to each speaker.
また、演出インタフェイス基板27には、ワンチップマイコン40のパラレル出力ポートPo’や、シリアルポートSiから出力される各種の信号を伝送する出力バッファ回路47,48,49が設けられている。ここで、出力バッファ47は、第2チャンネルCH2のモータ群や、第3チャネルCH3のLED群に関連しており、ワンチップマイコン40が出力するモータ駆動用やランプ駆動用の設定データSDATA2,SDATA3と、クロック信号CK2,CK3と、動作許可信号ENABLE2,ENABLE3を、振幅レベルを3.3Vから5Vにレベル変換した上で、枠中継基板34に出力している。そして、出力された3×2ビットの信号は、枠中継基板34、及び、枠中継基板35を経由して、モータ駆動基板37やランプ駆動基板36の汎用ドライバDViに伝送される。   The effect interface board 27 is provided with output buffer circuits 47, 48, and 49 for transmitting various signals output from the parallel output port Po 'of the one-chip microcomputer 40 and the serial port Si. Here, the output buffer 47 is related to the motor group of the second channel CH2 and the LED group of the third channel CH3, and setting data SDATA2, SDATA3 for motor driving and lamp driving output from the one-chip microcomputer 40. The clock signals CK2 and CK3 and the operation permission signals ENABLE2 and ENABLE3 are output to the frame relay board 34 after the amplitude level is changed from 3.3V to 5V. The output 3 × 2 bit signal is transmitted to the general-purpose driver DVi of the motor drive board 37 and the lamp drive board 36 via the frame relay board 34 and the frame relay board 35.
また、出力バッファ47は、上記の信号とは別に、動作許可信号ENABLE4を出力しており、この動作許可信号ENABLE4は、枠中継基板34を経由して、枠中継基板35のシフトレジスタ50に伝送される。   The output buffer 47 outputs an operation permission signal ENABLE4 separately from the above signal, and the operation permission signal ENABLE4 is transmitted to the shift register 50 of the frame relay board 35 via the frame relay board 34. Is done.
同様に、出力バッファ48は、ワンチップマイコン40が出力するランプ駆動用の設定データSDATA1、クロック信号CK1、及び、動作許可信号ENABLE1を、振幅レベルを5Vにレベル変換した上で、ランプ駆動基板29の汎用ドライバDViに伝送しており、また、出力バッファ49は、モータ駆動用の設定データSDATA0、クロック信号CK0、及び、動作許可信号ENABLE0を、振幅レベルを5Vにレベル変換した上で、モータ駆動基板30の汎用ドライバDViに伝送している。   Similarly, the output buffer 48 converts the lamp driving setting data SDATA1 output from the one-chip microcomputer 40, the clock signal CK1, and the operation enable signal ENABLE1 into an amplitude level of 5 V, and then converts the lamp driving board 29 into a level. The output buffer 49 converts the motor drive setting data SDATA0, the clock signal CK0, and the operation enable signal ENABLE0 to an amplitude level of 5V, and then drives the motor. It is transmitted to the general-purpose driver DVi of the substrate 30.
ここで、ランプ駆動基板29に搭載された汎用ドライバDViは、第1チャンネルCH1のLED群を駆動し、モータ駆動基板30に搭載された汎用ドライバDViは、第0チャンネルCH0の演出モータM1〜M9を駆動している。なお、各信号SDATAj,CKj,ENABLEjが、振幅レベル5Vで伝送されるので、伝送距離に拘わらず、十分なノイズマージンを有していることは先に説明した通りである。   Here, the general-purpose driver DVi mounted on the lamp driving board 29 drives the LED group of the first channel CH1, and the general-purpose driver DVi mounted on the motor driving board 30 is the rendering motors M1 to M9 of the 0th channel CH0. Is driving. Since each signal SDATAj, CKj, and ENABLEj is transmitted at an amplitude level of 5 V, as described above, it has a sufficient noise margin regardless of the transmission distance.
特に限定されるものではないが、この実施例の演出モータM1〜M9は、2相励磁されるユニポーラ型のステッピングモータで構成され、汎用ドライバDViから2相励磁用の駆動データΦ1〜Φ4(図5(d)参照)を受けるモータドライバOUTによって駆動されて適宜な歩進動作を実現している。   Although not particularly limited, the production motors M1 to M9 of this embodiment are formed of unipolar stepping motors that are two-phase excited, and drive data Φ1 to Φ4 for two-phase excitation from the general-purpose driver DVi (FIG. 5 (d)) is driven by the motor driver OUT to receive an appropriate stepping operation.
図7(b)は、演出モータM1〜M9と、演出モータM1〜M9を駆動する9個のモータドライバOUTと、各モータドライバOUTに駆動データΦ1〜Φ4を出力する汎用ドライバDV0,DV1との関係を略記したものである。図示の通り、汎用ドライバDV0,DV1は、ワンチップマイコン40から、クロック信号CK0と、モータ駆動用の設定データSDATA0と、動作許可信号ENABLE0とを共通的に受けている。また、各演出モータM1〜M9には、演出インタフェイス基板27から直流電圧12Vが供給されている。   FIG. 7B shows effect motors M1 to M9, nine motor drivers OUT that drive the effect motors M1 to M9, and general-purpose drivers DV0 and DV1 that output drive data Φ1 to Φ4 to each motor driver OUT. The relationship is abbreviated. As illustrated, the general-purpose drivers DV0 and DV1 commonly receive a clock signal CK0, motor drive setting data SDATA0, and an operation permission signal ENABLE0 from the one-chip microcomputer 40. Further, the direct current voltage 12V is supplied from the effect interface board 27 to each of the effect motors M1 to M9.
図5(a)に示す通り、モータドライバOUTは、ダーリントン接続された4組のトランジスタTrと4個のダンパーダイオードDpとを内蔵して構成され、汎用ドライバDViから駆動データΦ1〜Φ4を受けて、演出モータMxを駆動している。なお、可動演出体AMUを往復移動させる2個の演出モータM1,M2の励磁巻線Lx,Lyには、他の演出モータMxより高レベルの駆動電流を流すことで高い回転トルクを実現している。   As shown in FIG. 5A, the motor driver OUT is configured to include four transistors Tr and four damper diodes Dp connected in Darlington, and receives drive data Φ1 to Φ4 from the general-purpose driver DVi. The production motor Mx is being driven. It should be noted that a high rotational torque is realized by flowing a higher level of drive current than the other effect motors Mx to the excitation windings Lx and Ly of the two effect motors M1 and M2 for reciprocating the movable effector AMU. Yes.
図5(a)は、一対のモータドライバOUT,OUTと、一対の演出モータM1,M3との接続関係を示す回路図である。図示の通り、本実施例では、モータドライバOUT(ドライバIC)と演出モータMxとを一対一に対応させるのではなく、二個一組のモータドライバOUT,OUTと、二個一組の演出モータM1,M3とを対応させている。そして、各演出モータM1,M3について、励磁巻線Lxに駆動電流を供給するモータドライバOUTを、励磁巻線Lyに駆動電流を供給するモータドライバOUTとは別構成としている。なお、図7(c)は、演出モータM1の2相の励磁巻線Lx,Lyが、異なるモータドライバOUT,OUTによって駆動されること図示した図面である。   FIG. 5A is a circuit diagram showing a connection relationship between the pair of motor drivers OUT and OUT and the pair of effect motors M1 and M3. As shown in the figure, in this embodiment, the motor driver OUT (driver IC) and the rendering motor Mx are not associated one-to-one, but a pair of motor drivers OUT, OUT and a pair of rendering motors. M1 and M3 are made to correspond. For each effect motor M1, M3, the motor driver OUT that supplies the drive current to the excitation winding Lx is configured separately from the motor driver OUT that supplies the drive current to the excitation winding Ly. FIG. 7C illustrates that the two-phase excitation windings Lx and Ly of the effect motor M1 are driven by different motor drivers OUT and OUT.
ここで、1組の演出モータM1,M3としては、同時には駆動されないか、或いは、同時に駆動される可能性が低い演出モータが選択される。したがって、演出モータM1と協働する演出モータM2は、別の演出モータM4と組み合わされて別の一組(M2,M4)を構成している。本実施例では、このような接続方法を採るため、モータドライバOUTに内蔵された4組のトランジスタTrについて、その2個以上が同時にON動作することがなく、したがって、演出モータMxに高い駆動電流を流しても、ドライバICの発熱を効果的に抑制することができる。   Here, as the set of effect motors M1 and M3, effect motors that are not driven at the same time or are unlikely to be driven at the same time are selected. Therefore, the production motor M2 cooperating with the production motor M1 is combined with another production motor M4 to form another set (M2, M4). In this embodiment, since such a connection method is employed, two or more of the four transistors Tr incorporated in the motor driver OUT are not simultaneously turned on, and accordingly, a high drive current is supplied to the effect motor Mx. Even if it flows, the heat generation of the driver IC can be effectively suppressed.
なお、二個一組のモータドライバOUT,OUTと、二個一組の演出モータMx,Myと、を適宜に対応させることで、各ドライバICの平均消費電力を抑制する接続関係は、第0チャンネルの他の演出モータM5〜M8や、第2チャンネルCH2の演出モータMOiについても同じである。   In addition, the connection relationship which suppresses the average power consumption of each driver IC by appropriately matching the set of two motor drivers OUT, OUT and the set of two stage motors Mx, My is 0th. The same applies to the other effect motors M5 to M8 of the channel and the effect motor MOi of the second channel CH2.
図5(b)は、可動演出体AMUが原点領域に収容されていることを検出するためのセンサ基板SENS(枠側部材)の構成を示す回路図である。盤側部材であるセンサ基板SENSについても同様の回路構成であり、何れのセンサ基板SENSも、例えば、原点検出センサPHと、その付属回路とで構成されている。原点検出センサPHは、具体的には、発光部と受光部とを有するフォトインタラプタであり、発光部は、フォトダイオードで構成され、受光部は、フォトトランジスタで構成されている。フォトダイオードとフォトトランジスタには各々、電流制限抵抗を通して電源電圧Vcc(=5V)が供給され、フォトトランジスタのコレクタ端子の電圧が、原点スイッチ信号SNとして出力される。   FIG. 5B is a circuit diagram showing a configuration of a sensor substrate SENS (frame side member) for detecting that the movable effector AMU is accommodated in the origin region. The sensor substrate SENS, which is a panel side member, has the same circuit configuration, and each sensor substrate SENS includes, for example, an origin detection sensor PH and its associated circuit. Specifically, the origin detection sensor PH is a photo interrupter having a light emitting portion and a light receiving portion, the light emitting portion is constituted by a photodiode, and the light receiving portion is constituted by a phototransistor. A power supply voltage Vcc (= 5 V) is supplied to each of the photodiode and the phototransistor through a current limiting resistor, and the voltage at the collector terminal of the phototransistor is output as the origin switch signal SN.
そして、発光部と受光部の間には、原点領域に待機する可動演出体AMUの一部(遮光片)が位置して、フォトダイオードの検査光を遮断している。そのため、可動演出体AMUが原点領域に位置する限り、原点スイッチ信号SNがHレベルであるが、可動演出体AMUが原点領域から離脱すると原点スイッチ信号SNがLレベルとなる(図5(c)参照)。先に説明した通り、原点スイッチ信号SNは、ワンチップマイコン40のパラレル入力ポートPi’に伝送されるので(図4参照)、演出制御基板22は、原点スイッチ信号SNのH/Lレベルに基づいて、可動演出体AMUが原点領域に位置しているか否かを把握することができる。   And between the light emission part and the light-receiving part, a part (light-shielding piece) of the movable effector AMU standing by in the origin area is positioned to block the inspection light of the photodiode. Therefore, as long as the movable effect body AMU is located in the origin area, the origin switch signal SN is at the H level. However, when the movable effect body AMU leaves the origin area, the origin switch signal SN becomes the L level (FIG. 5C). reference). As described above, since the origin switch signal SN is transmitted to the parallel input port Pi ′ of the one-chip microcomputer 40 (see FIG. 4), the effect control board 22 is based on the H / L level of the origin switch signal SN. Thus, it is possible to grasp whether or not the movable effector AMU is located in the origin area.
なお、盤側部材の原点スイッチ信号SNは、演出インタフェイス基板27でレベル変換されて、電源電圧3.3Vに対応する原点スイッチ信号SNとして、ワンチップマイコン40のパラレル入力ポートPi’に供給される。一方、枠側部材の原点スイッチ信号SN(6ビット)は、枠中継基板35のシフトレジスタ50(図16(a))でシリアル変換されて、ワンチップマイコン40のシリアル入力ポートS4に供給される。   The origin switch signal SN of the board side member is level-converted by the production interface board 27 and supplied to the parallel input port Pi ′ of the one-chip microcomputer 40 as the origin switch signal SN corresponding to the power supply voltage 3.3V. The On the other hand, the origin switch signal SN (6 bits) of the frame side member is serial-converted by the shift register 50 (FIG. 16A) of the frame relay board 35 and supplied to the serial input port S4 of the one-chip microcomputer 40. .
図6(a)は、ワンチップマイコン40に内蔵されたシリアルポートSiの内部構成を図示したものである。図示の通り、シリアルポートS0〜シリアルポートS3は、出力ポートとして、全て同一構成であり、CPUコアから1バイトデータを受ける送信データレジスタDRと、送信データレジスタDRから1バイトデータの転送を受けて、設定データSDATAとしてシリアル出力する送信シフトレジスタSRと、シリアルポートの内部動作状態を管理する多数の制御レジスタRGと、カウンタ回路CTの出力パルスΦを受けて制御レジスタRGが指定する分周比のクロック信号CKjを出力するボーレートジェネレータBGと、を有して構成されている。   FIG. 6A illustrates the internal configuration of the serial port Si built in the one-chip microcomputer 40. As shown in the figure, the serial port S0 to serial port S3 all have the same configuration as output ports, and receive 1-byte data from the CPU core and receive 1-byte data from the transmission data register DR. , A transmission shift register SR that outputs serially as setting data SDATA, a number of control registers RG that manage the internal operation state of the serial port, and a frequency division ratio that is specified by the control register RG in response to the output pulse Φ of the counter circuit CT And a baud rate generator BG that outputs a clock signal CKj.
シリアル出力ポート(S0〜S3)の場合、制御レジスタRGには、エンプティビットEMPを含んだREAD可能な制御レジスタが含まれており、送信データレジスタDRが、新規データを受け入れ可能か否かを示している。すなわち、送信シフトレジスタSRの1バイトデータの送信が完了すると、エンプティビットEMPがHレベル(empty レベル)に遷移して、送信データレジスタDRに、新規データを書込むことができることが示される。したがって、CPUコア(以下、CPUと称す)は、エンプティビットEMPがHレベルであることを確認した上で、新規データを送信データレジスタDRに書込むことになる。   In the case of the serial output port (S0 to S3), the control register RG includes a READable control register including the empty bit EMP, and indicates whether or not the transmission data register DR can accept new data. ing. That is, when transmission of 1-byte data in transmission shift register SR is completed, empty bit EMP changes to H level (empty level), indicating that new data can be written into transmission data register DR. Therefore, the CPU core (hereinafter referred to as CPU) writes new data into the transmission data register DR after confirming that the empty bit EMP is at the H level.
一方、シリアルポートS4は、入力ポートであって、外部からシリアルデータSDATA4を受けてパラレル変換する受信シフトレジスタSR’と、受信シフトレジスタSR’から1バイトデータの転送を受ける受信データレジスタDR’と、CPUコアから1バイトデータを受ける送信データレジスタDRと、シリアルポートの内部動作状態を管理する多数の制御レジスタRGと、カウンタ回路CTの出力パルスΦを受けて制御レジスタRGが指定する分周比のクロック信号CK4を出力するボーレートジェネレータBGと、を有して構成されている。なお、シリアルポートS0〜S4の内部回路構成は全て同一であり、制御レジスタRGへの設定値の違いなど、使用態様の差異にもとづき、シリアル入力ポート、又はシリアル出力ポートとして機能する。   On the other hand, the serial port S4 is an input port, and includes a reception shift register SR ′ that receives serial data SDATA4 from the outside and performs parallel conversion, and a reception data register DR ′ that receives 1-byte data from the reception shift register SR ′. , A transmission data register DR that receives 1-byte data from the CPU core, a number of control registers RG that manage the internal operation state of the serial port, and a frequency division ratio that is specified by the control register RG in response to the output pulse Φ of the counter circuit CT And a baud rate generator BG for outputting the clock signal CK4. Note that the internal circuit configurations of the serial ports S0 to S4 are all the same, and function as a serial input port or a serial output port based on differences in usage such as a difference in setting values in the control register RG.
シリアル入力ポート(S4)の場合、制御レジスタRGには、受信データレジスタDR’に1バイト長のデータが転送されたことを示す完了ビットFULLも含まれており、CPUは、完了ビットFULLがHレベル(完了レベル)であることを確認した上で、受信データレジスタDR’から受信データを取得することになる。   In the case of the serial input port (S4), the control register RG also includes a completion bit FULL indicating that 1-byte length data has been transferred to the reception data register DR ′. The CPU sets the completion bit FULL to H After confirming the level (completion level), the reception data is acquired from the reception data register DR ′.
また、シリアルポート(S0〜S4)の制御レジスタRGには、送信許可ビットTXEや受信許可ビットRXEを含んだWRITE可能な制御レジスタが含まれている。そして、CPUが送信許可ビットTXEをON(H)レベルに設定すると、シリアル出力ポート(S0〜S3)の送信動作が許可され、OFFレベルに設定すると送信動作が禁止される。そこで、本実施例では、CPUは、送信処理の開始時に送信許可ビットTXEをON状態にセットし、送信処理の終了時に送信許可ビットTXEをOFFレベルにリセットしている。   In addition, the control register RG of the serial port (S0 to S4) includes a WRITE control register including the transmission permission bit TXE and the reception permission bit RXE. When the CPU sets the transmission permission bit TXE to the ON (H) level, the transmission operation of the serial output ports (S0 to S3) is permitted, and when it is set to the OFF level, the transmission operation is prohibited. Therefore, in this embodiment, the CPU sets the transmission permission bit TXE to the ON state at the start of the transmission process, and resets the transmission permission bit TXE to the OFF level at the end of the transmission process.
一方、CPUが受信許可ビットRXEをON(H)レベルに設定すると、シリアル入力ポート(S4)の受信動作が許可され、OFFレベルに設定すると受信動作が禁止されるので、CPUは、受信処理の開始時に受信許可ビットRXEをON状態にセットし、受信処理の終了時に受信許可ビットRXEをOFFレベルにリセットしている。   On the other hand, when the CPU sets the reception permission bit RXE to the ON (H) level, the reception operation of the serial input port (S4) is permitted, and when the CPU is set to the OFF level, the reception operation is prohibited. At the start, the reception permission bit RXE is set to the ON state, and at the end of the reception process, the reception permission bit RXE is reset to the OFF level.
図6(b)は、シリアル出力ポートS0〜S3について、送信開始時の動作を示すタイムチャートである。図示の通り、シリアル出力ポートS0〜S3が送信禁止状態(TXE=L)である場合や、送信データレジスタDRのデータがシリアル出力された後は、クロック信号CKが固定状態のHレベルである。また、送信データレジスタDRは空であり、エンプティビットEMPもHレベル(empty レベル)である。   FIG. 6B is a time chart showing the operation at the start of transmission for the serial output ports S0 to S3. As shown in the figure, when the serial output ports S0 to S3 are in the transmission prohibited state (TXE = L), or after the data of the transmission data register DR is serially output, the clock signal CK is at the fixed H level. The transmission data register DR is empty, and the empty bit EMP is also at the H level (empty level).
そして、CPUが送信許可ビットTXEをON状態(送信許可状態)にセットした後、送信データレジスタDRに1バイト目の送信データを書込むと、エンプティビットEMPがLレベルに遷移すると共に、その後、所定時間(τ)経過後に、1バイト目の送信データが送信シフトレジスタSRに転送されて、シリアル送信動作が開始される。   Then, after the CPU sets the transmission permission bit TXE to the ON state (transmission permission state) and then writes the first byte of transmission data to the transmission data register DR, the empty bit EMP transitions to the L level, and then After a predetermined time (τ) elapses, the first byte of transmission data is transferred to the transmission shift register SR, and the serial transmission operation is started.
また、送信データが送信シフトレジスタSRに転送されたことで、1ビット目のシリアル送信開始に対応して、その後は、エンプティビットEMPがHレベル(empty レベル)に遷移する。したがって、CPUは、HレベルのエンプティビットEMPを確認した上で、2バイト目の送信データを、送信データレジスタDRに書込むことになる。   Further, since the transmission data is transferred to the transmission shift register SR, the empty bit EMP transitions to the H level (empty level) thereafter in response to the start of serial transmission of the first bit. Therefore, after confirming the H level empty bit EMP, the CPU writes the second byte of transmission data into the transmission data register DR.
すると、送信データレジスタDRへのデータ書込み動作に対応して、エンプティビットEMPがLレベル(fullレベル)に遷移する。そして、その後、1バイト目の送信データが全て送信されると、送信データレジスタDRから送信シフトレジスタSRに2バイト目のデータが転送され、2バイト目のデータ送信が開始されて、エンプティビットEMPがHレベルに遷移する。   Then, in response to the data write operation to the transmission data register DR, the empty bit EMP transitions to the L level (full level). After that, when all the transmission data of the first byte is transmitted, the second byte of data is transferred from the transmission data register DR to the transmission shift register SR, and the data transmission of the second byte is started, and the empty bit EMP Transitions to the H level.
このエンプティビットEMPは、送信データレジスタDRへの3バイト目のデータ書込み動作に対応して、Lレベルに変化するが、図示のように、新規データの書き込みがない場合にはHレベルを維持する。また、全てのデータが送信された後は、クロック信号CKがHレベルを維持して変化しない。   The empty bit EMP changes to the L level in response to the data write operation of the third byte to the transmission data register DR. However, as shown in the figure, the empty bit EMP maintains the H level when no new data is written. . Further, after all the data is transmitted, the clock signal CK maintains the H level and does not change.
特に限定されないが、この実施例では、汎用ドライバDViの内部動作に対応して、1バイトデータのMSB(Most Significant Bit)からLSB(Least Significant Bit )に向けて、クロック信号CKに同期して送信動作が実行されるよう設定され(MSBファースト)、該当する制御レジスタRGに適宜な設定値が設定される。また、クロック信号CKの立下りエッジに同期して、送信動作が進行することも図示の通りである。なお、ここでは、CPUがエンプティビットEMPのHレベルを判定した上で、送信データレジスタDRに次の1バイトデータを書込むフラグセンス方式について説明したが、エンプティビットEMPがHレベルに遷移したことに対応して、割込み処理を起動させる割込み方式を採るのも好適である。   Although not particularly limited, in this embodiment, in correspondence with the internal operation of the general-purpose driver DVi, transmission is performed in synchronization with the clock signal CK from the MSB (Most Significant Bit) of 1-byte data to the LSB (Least Significant Bit). The operation is set to be executed (MSB first), and an appropriate setting value is set in the corresponding control register RG. Further, as shown in the figure, the transmission operation proceeds in synchronization with the falling edge of the clock signal CK. Here, the flag sense system has been described in which the CPU determines the empty level of the empty bit EMP and then writes the next 1-byte data into the transmission data register DR. However, the empty bit EMP has changed to the H level. Corresponding to the above, it is also preferable to adopt an interrupt method for starting interrupt processing.
図6(c)は、シリアル入力ポートS4について、データ受信動作を示すタイムチャートである。図示の場合、便宜上、受信データは全体で2バイト長であるが、シリアル入力ポートS4が受信禁止状態(RXE=L)である場合や、2バイト長の受信処理を終えた後は、クロック信号CK4が固定状態のHレベルである。また、完了ビットFULLもLレベル(empty レベル)である。   FIG. 6C is a time chart showing the data reception operation for the serial input port S4. In the illustrated case, for the sake of convenience, the received data is 2 bytes long as a whole. However, when the serial input port S4 is in a reception prohibited state (RXE = L) or after the reception process of 2 bytes is finished, the clock signal CK4 is a fixed H level. The completion bit FULL is also at the L level (empty level).
そして、CPUが受信許可ビットRXEをON状態にセットした後、送信データレジスタDRに1バイト目のダミーデータを書込むと、クロック信号CK4の出力が開始される。後述するように、枠中継基板35のシフトレジスタ50は、動作許可信号ENABLE=Hの場合には、クロック信号CK4の立下りエッジに同期して、シリアルデータSDATA4を出力する。そこで、シリアル入力ポートS4は、このシフトレジスタ50の動作に対応して、自らが出力したクロック信号CK4の立上りエッジに同期して、シリアルデータSDATA4を、1ビット毎に受信シフトレジスタSR’に取得する。   Then, after the CPU sets the reception permission bit RXE to the ON state, when the dummy data of the first byte is written in the transmission data register DR, the output of the clock signal CK4 is started. As will be described later, when the operation permission signal ENABLE = H, the shift register 50 of the frame relay board 35 outputs the serial data SDATA4 in synchronization with the falling edge of the clock signal CK4. Therefore, in response to the operation of the shift register 50, the serial input port S4 acquires the serial data SDATA4 in the reception shift register SR ′ for each bit in synchronization with the rising edge of the clock signal CK4 output by itself. To do.
このようにして、クロック信号CK4に同期して受信シフトレジスタSR’に取得されたデータが8ビットに達すると、この8ビットの取得データが、受信シフトレジスタDR’から受信データレジスタDR’に転送されると共に、完了ビットFULLがHレベル(完了レベル)にセットされる。そこで、CPUは、Hレベルの完了ビットFULLを確認した上で、受信データレジスタDR’から1バイト目の受信データを取得することになる。すると、このCPUの取得動作に対応して、完了ビットFULLがHレベルからLレベル(empty レベル)に戻るので、CPUは、完了ビットFULLが、再度、Hレベルになるのを待ち、2バイト目の受信データを取得することになる。   In this way, when the data acquired in the reception shift register SR ′ in synchronization with the clock signal CK4 reaches 8 bits, the 8-bit acquisition data is transferred from the reception shift register DR ′ to the reception data register DR ′. At the same time, the completion bit FULL is set to the H level (completion level). Therefore, after confirming the H level completion bit FULL, the CPU acquires the first byte of received data from the received data register DR '. Then, since the completion bit FULL returns from the H level to the L level (empty level) in response to the acquisition operation of the CPU, the CPU waits for the completion bit FULL to become the H level again. The received data is acquired.
クロック信号CK4は、予め設定されたデータバイト数の送信動作を終えるか、受信許可ビットRXEがOFFレベルに設定されることで、定常レベル(H)に戻るので、余分のデータがシリアル伝送されることはない。なお、ここでは、完了ビットFULLをチェックするフラグセンス方式の動作を説明したが、何ら限定されず、完了ビットFULLがHレベルに遷移したことに対応して、自動的に割込み処理を起動させる割込み方式を採っても良いのは勿論である。   The clock signal CK4 returns to the steady level (H) when the transmission operation for the preset number of data bytes is completed or the reception permission bit RXE is set to the OFF level, so that excess data is serially transmitted. There is nothing. Here, the operation of the flag sense method for checking the completion bit FULL has been described. However, the operation is not limited at all, and an interrupt that automatically starts an interrupt process in response to the completion bit FULL transitioning to the H level is described. Of course, the method may be adopted.
図7(b)や図7(c)は、モータ駆動基板30の回路構成を概略的に図示したものである。図示の通り、モータ駆動基板30には、2個の汎用ドライバDV0,DV1と、9個のモータドライバOUTが搭載され、モータドライバOUTから駆動電流が供給されることで、9個の演出モータM1〜M9が適宜な歩進動作を実現している。なお、モータドライバOUTの回路構成は、図5(a)に示す通りであり、9個のモータドライバOUTと、9個の演出モータM1〜M9とが一対一に対応しないことも先に説明した通りである(図7(c)参照)。   FIG. 7B and FIG. 7C schematically show the circuit configuration of the motor drive board 30. As shown in the drawing, two general-purpose drivers DV0 and DV1 and nine motor drivers OUT are mounted on the motor drive board 30, and nine effect motors M1 are supplied by supplying drive current from the motor driver OUT. -M9 realizes an appropriate stepping action. Note that the circuit configuration of the motor driver OUT is as shown in FIG. 5A, and it has also been described above that the nine motor drivers OUT and the nine effect motors M1 to M9 do not correspond one-to-one. (See FIG. 7C).
汎用ドライバDViは、24ビットの出力端子と、5ビットの付番端子とを有して構成されている。図示の通り、24ビットの出力端子は、演出モータMxの4個の入力端子(X,Xバー,Y,Yバー)に対応して、4ビット毎に区分されて、1個の汎用ドライバDViから、最大で、演出モータ6個分の駆動データ(6組のΦ1〜Φ4)を出力できるよう構成されている。   The general-purpose driver DVi has a 24-bit output terminal and a 5-bit numbered terminal. As shown in the figure, the 24-bit output terminal is divided into four bits corresponding to the four input terminals (X, X bar, Y, Y bar) of the effect motor Mx, and one general-purpose driver DVi. From the maximum, drive data for six effect motors (six sets of Φ1 to Φ4) can be output.
なお、この実施例では、汎用ドライバDViの付番端子の電圧レベルを固定化する回路構成を採ることで、スレーブアドレス(ポートアドレス)が付番されている。具体的には、汎用ドライバDV0,DV1のスレーブアドレスは、16進数表示で40H,41Hとなっている(図7(b)参照)。   In this embodiment, the slave address (port address) is numbered by adopting a circuit configuration that fixes the voltage level of the numbered terminal of the general-purpose driver DVi. Specifically, the slave addresses of the general-purpose drivers DV0 and DV1 are 40H and 41H in hexadecimal notation (see FIG. 7B).
また、各汎用ドライバDViには、動作内容を設定可能な複数の設定レジスタが内蔵されており、各設定レジスタは、一意のレジスタ番号(例えば、00H〜2CH)で特定されるようになっている。各設定レジスタには、1バイト長の設定値が設定されるが、典型的には、汎用ドライバDViの出力信号(24ビット)に関するON/OFF情報が、設定レジスタGR0〜GR2に設定される。なお、この24ビット長のON/OFF情報は、3個の設定レジスタGR0〜GR2に分散して設定される。   Each general-purpose driver DVi includes a plurality of setting registers capable of setting operation contents, and each setting register is specified by a unique register number (for example, 00H to 2CH). . A setting value of 1 byte length is set in each setting register. Typically, ON / OFF information related to the output signal (24 bits) of the general-purpose driver DVi is set in the setting registers GR0 to GR2. The 24-bit ON / OFF information is set in a distributed manner in the three setting registers GR0 to GR2.
また、別の24個の設定レジスタMRxには、汎用ドライバDViの出力信号(24ビット)に関する諧調レベルを設定することもできる。諧調レベルは256段階であり、諧調レベルが設定された出力信号は、設定レジスタへの設定値(0〜255)に基づいてPWM制御されて、設定値に基づいたDuty比(=0〜255/256)となる。そのため、一時停止状態の演出モータMxについて、最適に省電力化した状態で拘束停止状態を実現することができる。   Further, the gradation level related to the output signal (24 bits) of the general-purpose driver DVi can be set in another 24 setting registers MRx. The gradation level has 256 levels, and the output signal to which the gradation level is set is PWM-controlled based on the setting value (0 to 255) to the setting register, and the duty ratio based on the setting value (= 0 to 255 / 256). Therefore, it is possible to realize the restraint stop state in an optimally power-saving state with respect to the effect motor Mx in the pause state.
また、別の3個の設定レジスタをMRy活用すれば、24ビットの出力信号について、各々、フェードインやフェードアウトの動作態様を規定することもでき、更に別の設定レジスタMRzへの設定値に基づいて、フェードイン速度やフェードアウト速度を設定可能に構成されている。そのため、本実施例によれば、適宜なフェードイン制御やフェードアウト制御によって、演出モータMxの回転開始時や回転終了時の遷移動作を最適化することができる。   In addition, if another three setting registers are used in MRy, it is possible to define the operation mode of fade-in and fade-out for each 24-bit output signal. Further, based on the set value in another setting register MRz. The fade-in speed and the fade-out speed can be set. Therefore, according to the present embodiment, the transition operation at the start or end of the rotation of the effect motor Mx can be optimized by appropriate fade-in control and fade-out control.
図7(a)は、一例として、演出モータMxを駆動する汎用ドライバDV0,DV1の動作とCPUの動作を説明するタイムチャートである。そこで、このタイムチャートに基づいて、ワンチップマイコン40(実際にはシリアル出力ポートS0)が出力する設定データSDATA0と、これを受ける汎用ドライバDV0の設定レジスタ(MR0〜MRn,GR0〜GR2)との関係について説明する。なお、設定レジスタGR0〜GR2には、汎用ドライバDViの出力信号に関するON/OFF情報が設定され、他の設定レジスタMR0〜MRnには、(1) フェードインやフェードアウトなどモータ駆動電流の遷移制御についての設定値と、(2) PWM制御によるモータ駆動電流の諧調制御についての設定値が設定される。但し、(1) 偏移制御や(2) 諧調制御を省略して、出力信号のON/OFF制御だけに止めるのも好適である。   FIG. 7A is a time chart for explaining the operations of the general-purpose drivers DV0 and DV1 that drive the effect motor Mx and the operation of the CPU as an example. Therefore, based on this time chart, the setting data SDATA0 output from the one-chip microcomputer 40 (actually the serial output port S0) and the setting registers (MR0 to MRn, GR0 to GR2) of the general-purpose driver DV0 receiving the setting data SDATA0 The relationship will be described. In addition, ON / OFF information related to the output signal of the general-purpose driver DVi is set in the setting registers GR0 to GR2, and (1) Transition control of motor driving current such as fade-in and fade-out is set in the other setting registers MR0 to MRn. And (2) setting values for gradation control of motor drive current by PWM control. However, it is also preferable to omit only (1) deviation control and (2) gradation control and stop only the output signal ON / OFF control.
何れにしても、設定レジスタMRx,GRxに適宜な設定データSDATAを設定するためには、これに先行して、各汎用ドライバDViを特定するスレーブアドレスの送信処理と、設定レジスタMRx,GRxのレジスタ番号N(実施例では00H〜**H)の送信処理とを実行する必要がある。但し、レジスタ番号N(=00H〜**H)が連続する場合には、最初のレジスタ番号N(=00H)を送信した後は、レジスタ番号00H以降の設定レジスタMRx,GRxに設定すべき設定データDnを1バイト毎に出力したので足りる。   In any case, in order to set appropriate setting data SDATA in the setting registers MRx and GRx, prior to this, transmission processing of a slave address specifying each general-purpose driver DVi, and registers of the setting registers MRx and GRx It is necessary to execute transmission processing of number N (00H to ** H in the embodiment). However, if the register numbers N (= 00H to ** H) are consecutive, after the first register number N (= 00H) is transmitted, the settings to be set in the setting registers MRx and GRx after the register number 00H It is sufficient because the data Dn is output for each byte.
なお、スレーブアドレスは、汎用ドライバDViを特定する5ビット長のポートアドレス(実施例では40H,41H)であるが(図7(b)参照)、適宜に3ビットを付加した8ビット長とされる。そして、この8ビット長のスレーブアドレスは、MSBからLSBに向けて送信される。図7(b)の回路構成から確認される通り、8ビット長のスレーブアドレス(40H又は41H)は、2個の汎用ドライバDV0,DV1に共通的に送信されるが、送信されたスレーブアドレス(40H又は41H)に対応する汎用ドライバDViだけが、その後の送信データ(設定データ)を受信することになる。   The slave address is a 5-bit length port address (40H, 41H in the embodiment) that identifies the general-purpose driver DVi (see FIG. 7B), but is an 8-bit length with appropriate addition of 3 bits. The This 8-bit slave address is transmitted from the MSB to the LSB. As confirmed from the circuit configuration of FIG. 7B, the 8-bit slave address (40H or 41H) is commonly transmitted to the two general-purpose drivers DV0 and DV1, but the transmitted slave address ( Only the general-purpose driver DVi corresponding to 40H or 41H) receives subsequent transmission data (setting data).
図7(a)のタイムチャートに示す通り、具体的には、各汎用ドライバDV0,DV1において、24個目(=8×3)のクロック信号CK0の立上りエッジで、1バイト目のデータであるスレーブアドレスが取得され、自らのスレーブアドレスに一致する汎用ドライバDViだけが、その後の受信処理を継続する。   As shown in the time chart of FIG. 7A, specifically, in each of the general-purpose drivers DV0 and DV1, the first byte data is at the rising edge of the 24th (= 8 × 3) clock signal CK0. The slave address is acquired, and only the general-purpose driver DVi that matches its own slave address continues the subsequent reception process.
そこで、ワンチップマイコン40のシリアルポートS0は、次に、汎用ドライバDViに対して、設定レジスタMR0のレジスタ番号N(=00H)を送信し、これに続いて、その設定レジスタMR0への設定データDnを送信する。そして、その後は、汎用ドライバDViの内部回路が機能して、レジスタ番号Nが自動的にインクリメントされ、その後に受信した設定データDn+1、Dn+2・・・・が、各々、設定レジスタMR1〜MRnや設定レジスタGR0〜GR2に設定される。   Therefore, the serial port S0 of the one-chip microcomputer 40 next transmits the register number N (= 00H) of the setting register MR0 to the general-purpose driver DVi, and subsequently, setting data to the setting register MR0. Dn is transmitted. After that, the internal circuit of the general-purpose driver DVi functions, the register number N is automatically incremented, and the setting data Dn + 1, Dn + 2,. Registers GR0 to GR2 are set.
このように、本実施例では、レジスタ番号N(=00H〜**H)が連続するn+4個の設定レジスタ(MR0〜MRn,GR0〜GR2)を活用しているので、ワンチップマイコン40のシリアルポートS0から汎用ドライバDV0,DV1に送信されるシリアルデータの個数は、スレーブアドレス(1バイト)と、設定レジスタMR0のレジスタ番号(00H)と、n+4個の設定レジスタ(MR0〜MRn,GR0〜GR2)に設定すべき設定データ(n+4バイト)とで、総計n+6バイトとなる。   Thus, in this embodiment, since n + 4 setting registers (MR0 to MRn, GR0 to GR2) in which register numbers N (= 00H to ** H) are continuous are used, the serial of the one-chip microcomputer 40 is used. The number of serial data transmitted from the port S0 to the general-purpose drivers DV0 and DV1 includes the slave address (1 byte), the register number (00H) of the setting register MR0, and n + 4 setting registers (MR0 to MRn, GR0 to GR2). ) And setting data (n + 4 bytes) to be set, the total is n + 6 bytes.
図6(b)に関して説明した通り、ワンチップマイコン40のシリアルポートS0では、n+4バイト目の設定データを出力した後は、制御レジスタRGのエンプティビットEMPをHレベルに維持する。また、送信データレジスタDRに書込み済みのn+4バイト目の設定データは、エンプティビットEMP=Hレベルが維持された状態で、送信シフトレジスタSRから1ビット毎にMSBからLSBに向けて出力される。そして、ワンチップマイコン40のシリアルポートS0が、n+4バイト目の設定データのLSBを出力した後は、クロック信号CKがHレベルを維持する。   As described with reference to FIG. 6B, the serial port S0 of the one-chip microcomputer 40 maintains the empty bit EMP of the control register RG at the H level after outputting the setting data of the (n + 4) th byte. In addition, the setting data of the (n + 4) th byte that has been written in the transmission data register DR is output from the transmission shift register SR toward the LSB for each bit from the transmission shift register SR in a state where the empty bit EMP = H level is maintained. Then, after the serial port S0 of the one-chip microcomputer 40 outputs the LSB of the setting data of the (n + 4) th byte, the clock signal CK maintains the H level.
そのため、ワンチップマイコン40のCPUは、n+4バイト目の設定データが、該当する汎用ドライバDViに取得されたと思われるタイミングで、動作許可信号ENABLE0をLレベルに戻すとともに、制御レジスタRGの送信許可ビットTXEを送信禁止レベルに戻している(図7参照)。すると、動作許可信号ENABLE0=Lに対応して、その後、各汎用ドライバDViでは、設定レジスタ(MR0〜MRn,GR0〜GR2)に新規設定された、又は設定されている設定データに基づいて演出モータMxを駆動することになる。   For this reason, the CPU of the one-chip microcomputer 40 returns the operation enable signal ENABLE0 to the L level at the timing when the setting data of the (n + 4) th byte is acquired by the corresponding general-purpose driver DVi, and the transmission enable bit of the control register RG. TXE is returned to the transmission prohibition level (see FIG. 7). Then, in response to the operation enable signal ENABLE0 = L, each of the general-purpose drivers DVi thereafter produces an effect motor based on the setting data newly set or set in the setting registers (MR0 to MRn, GR0 to GR2). Mx will be driven.
以上、チャンネルCH0の汎用ドライバDViに関し、シリアルポートS0から出力される設定データSDATA0について説明したが、他のシリアルポートS1〜S3から出力される設定データSDATA1〜SDATA3と、チャンネルCH1〜CH3の汎用ドライバDViとの関係も同様である。なお、上記の説明では、汎用ドライバ1個分のシリアルデータSDATA(合計2+n+4バイト)を送信する毎に、送信許可ビットTXEを禁止レベルに戻しているが、何ら限定されず、全ての汎用ドライバに対する送信処理が終えた後に、禁止レベルに戻しても良い。また、特に、禁止レベルに戻す必要もない。   The setting data SDATA0 output from the serial port S0 has been described above with respect to the general-purpose driver DVi of the channel CH0. However, the setting data SDATA1 to SDATA3 output from the other serial ports S1 to S3 and the general-purpose driver of the channels CH1 to CH3. The relationship with DVi is the same. In the above description, every time serial data SDATA (total of 2 + n + 4 bytes) for one general-purpose driver is transmitted, the transmission permission bit TXE is returned to the prohibition level. You may return to a prohibition level after transmission processing is completed. In particular, there is no need to return to the prohibited level.
図8は、演出制御部22’の動作内容を説明するフローチャートであり、ワンチップマイコン40のCPUによって実行される。演出制御部22’の動作は、CPUリセット後に無限ループ状に実行されるメイン処理(図8(a))と、1mS毎に起動されるタイマ割込み処理(図8(b))と、主制御部21が送信する制御コマンドを受信する受信割込み処理(不図示)と、を含んで実現される。   FIG. 8 is a flowchart for explaining the operation content of the effect control unit 22 ′, which is executed by the CPU of the one-chip microcomputer 40. The operation of the effect control unit 22 ′ includes a main process (FIG. 8A) executed in an infinite loop after the CPU reset, a timer interrupt process started every 1 mS (FIG. 8B), and a main control. And a reception interrupt process (not shown) for receiving a control command transmitted by the unit 21.
そこで、まず、タイマ割込み処理(図8(b))から説明する。タイマ割込み処理は、必要時に、チャンネルCH0の演出モータMxやチャンネルCH2の演出モータMOiを歩進させるべく励磁データを更新するモータ更新処理(ST20)と、励磁データを含んだ設定データSDATAをシリアルポートS0,S2から各演出モータMx,MOiにシリアル伝送するモータ出力処理(ST21)と、必要時に画像制御部23’に制御コマンドCMD’を出力するコマンド出力処理(ST22)と、演出ボタン11のスイッチ信号や原点スイッチ信号SNをシリアル信号として取得するシリアル信号取得処理(ST23)と、割込みカウンタのインクリメント処理(ST24)と、を有して構成されている。図8(e)に示すように、演出モータMx(M1〜M9)に関する励磁データは、モータ個数と駆動データΦ1〜Φ4に対応して9×4ビットである。   First, the timer interrupt process (FIG. 8B) will be described. The timer interrupt process includes a motor update process (ST20) for updating excitation data to step up the effect motor Mx of channel CH0 and the effect motor MOi of channel CH2, and setting data SDATA including the excitation data as serial ports. Motor output process (ST21) for serial transmission from S0, S2 to each effect motor Mx, MOi, command output process (ST22) for outputting control command CMD 'to image control unit 23' when necessary, and effect button 11 switch A serial signal acquisition process (ST23) for acquiring a signal and an origin switch signal SN as a serial signal, and an interrupt counter increment process (ST24) are configured. As shown in FIG. 8E, the excitation data regarding the effect motor Mx (M1 to M9) is 9 × 4 bits corresponding to the number of motors and the drive data Φ1 to Φ4.
ところで、チャンネルCH0の演出モータM1〜M9に関するモータ更新処理(ST20)の詳細については、図8(d)及び図9〜図12に基づいて後述し、そのモータ出力処理(ST21)の詳細については、図13に基づいて後述する。また、シリアル信号取得処理(ST23)については、図17に基づいて後述する。   By the way, the details of the motor update process (ST20) regarding the effect motors M1 to M9 of the channel CH0 will be described later based on FIG. 8 (d) and FIGS. 9 to 12, and the details of the motor output process (ST21) will be described. This will be described later with reference to FIG. The serial signal acquisition process (ST23) will be described later with reference to FIG.
そこで、次にメイン処理(図8(a))に説明を移すが、メイン処理では、1mSタイマ割込み(図8(b))の構成に対応して、最初に、CPUが割込みカウンタを繰り返しチェックして、割込みカウンタの値が16になるのを待機する(ST10)。上記したように、割込みカウンタは、1mS毎に更新されているので(ST23)、ステップST10では、前回のステップST11の処理から、16mS経過するまでの経過時間を待機することになる。したがって、この実施例では、ステップST11〜ST17のメイン処理が16mS毎に繰り返されることになる。   Then, the explanation will be shifted to the main process (FIG. 8A). In the main process, the CPU first repeatedly checks the interrupt counter in accordance with the configuration of the 1 mS timer interrupt (FIG. 8B). Then, it waits until the value of the interrupt counter becomes 16 (ST10). As described above, since the interrupt counter is updated every 1 mS (ST23), in step ST10, an elapsed time until 16 mS elapses from the process of the previous step ST11 is waited. Therefore, in this embodiment, the main processing of steps ST11 to ST17 is repeated every 16 ms.
次に、16mSの待機時間が経過した場合には、割込みカウンタをゼロクリアした上で(ST11)、主制御部21から送信された制御コマンドCMDを解析する(ST12)。制御コマンドCMDには、変動パターンコマンド、予告演出コマンド、報知用制御コマンド、保留数コマンドなどが含まれている。   Next, when the standby time of 16 mS has elapsed, the interrupt counter is cleared to zero (ST11), and the control command CMD transmitted from the main control unit 21 is analyzed (ST12). The control command CMD includes a change pattern command, a notice effect command, a notification control command, a hold number command, and the like.
そこで、コマンド解析処理では、図8(c)に示す通り、先ず、変動パターンコマンドを新規に受信したか否かを判定し(ST70)、変動パターンコマンドを受信している場合には、演出内容を具体的に特定する演出抽選を実行する(ST71)。そして、これから実行すべき演出シナリオについて初期設定処理を実行する(ST73)。その他、予告演出コマンドを受信した場合にも、予告演出の演出シナリオについて初期設定をする(ST72,ST73)。予告演出には可動演出体AMUに対応する演出モータM1,M2や、チャンネルCH0の他の演出モータM3〜M9や、チャンネルCH2の演出モータMOiを回転させる演出が含まれている。そして、このようにして初期設定された演出シナリオは、16mS間隔で管理されて進行される(ST14)。   Therefore, in the command analysis process, as shown in FIG. 8C, first, it is determined whether or not a variation pattern command is newly received (ST70). An effect lottery that specifically specifies is executed (ST71). Then, the initial setting process is executed for the production scenario to be executed (ST73). In addition, when a notice effect command is received, an initial setting is made for the effect scenario of the notice effect (ST72, ST73). The notice effect includes effects for rotating the effect motors M1 and M2 corresponding to the movable effect body AMU, the other effect motors M3 to M9 of the channel CH0, and the effect motor MOi of the channel CH2. The effect scenario initially set in this way is managed and progressed at intervals of 16 mS (ST14).
次に、演出ボタン11などのスイッチ信号のレベルを判定した上で(ST13)、開始設定された演出シナリオを更新する(ST14)。そして、演出シナリオに対応して、音声再生動作を進行させる(ST15)。なお、演出ボタン11からのスイッチ信号は、シリアル信号取得処理(ST23)で取得される。   Next, after determining the level of the switch signal such as the effect button 11 (ST13), the effect scenario that is set to start is updated (ST14). Then, the audio reproduction operation is advanced in response to the production scenario (ST15). The switch signal from the effect button 11 is acquired by the serial signal acquisition process (ST23).
続いて、各ランプ駆動基板36,29に接続されているLED群について、更新された演出シナリオに基づいて、各ランプの輝度を規定した輝度データを更新して、LED出力バッファ(不図示)に輝度データを格納する(ST16)。次に、ステップST16の処理で更新された輝度データを含んだ設定データを、シリアルポートS1及びS3を経由して、各ランプ駆動基板36,29に伝送する(ST17)。   Subsequently, with respect to the LED groups connected to the lamp driving substrates 36 and 29, the brightness data defining the brightness of each lamp is updated based on the updated production scenario, and the LED output buffer (not shown) is updated. Luminance data is stored (ST16). Next, the setting data including the brightness data updated in the process of step ST16 is transmitted to the lamp driving boards 36 and 29 via the serial ports S1 and S3 (ST17).
先に説明した通り、シリアルポートS1,S2,S3は、シリアルポートS0と同一構成の出力ポートであり、また、ランプ駆動基板36,29に搭載された汎用ドライバDViは、モータ駆動基板30に搭載された汎用ドライバDViと同じである。したがって、LED出力処理(ST17)の具体的内容は、図13に示すモータ出力処理(ST21)と同じである。但し、本実施例では、人間の視感を考慮すると特段の高速処理が不要なLED群を16mS毎に点灯制御する一方で(ST16〜ST17参照)、精密で多様な動作を円滑に実現するべく、演出モータMx,MOiを1mS毎に高速制御して(ST20〜ST21参照)、最適な演出動作を実現している。また、本実施例では、シリアルポートS0〜S3を活用することで、CPUの制御負担を大幅に軽減しつつ、複雑高度な演出動作を実現している。   As described above, the serial ports S1, S2, and S3 are output ports having the same configuration as the serial port S0, and the general-purpose driver DVi mounted on the lamp driving boards 36 and 29 is mounted on the motor driving board 30. This is the same as the general-purpose driver DVi. Therefore, the specific content of the LED output process (ST17) is the same as the motor output process (ST21) shown in FIG. However, in this embodiment, in consideration of human visual perception, LED groups that do not require special high-speed processing are controlled to be turned on every 16 mS (see ST16 to ST17), while precise and diverse operations are smoothly realized. The production motors Mx and MOi are controlled at high speed every 1 mS (see ST20 to ST21) to realize the optimum production operation. Further, in this embodiment, by utilizing the serial ports S0 to S3, a complicated and sophisticated rendering operation is realized while greatly reducing the control burden on the CPU.
以下、このような効果を奏するモータ更新処理(ST20)と、モータ出力処理(ST21)について、特に、チャンネルCH0の演出モータMxに関して説明する。なお、枠側部材GM1であるチャンネルCH2の演出モータMxについての制御動作も、以下に説明するチャンネルCH0の演出モータMxに関する制御動作と基本的に同じである。   Hereinafter, the motor update process (ST20) and the motor output process (ST21) that exhibit such effects will be described in particular with respect to the effect motor Mx of the channel CH0. The control operation for the effect motor Mx of the channel CH2 which is the frame side member GM1 is basically the same as the control operation for the effect motor Mx of the channel CH0 described below.
図8(d)は、チャンネルCH0のモータ更新処理(ST20)の内容を具体的に示すフローチャートであり、このモータ更新処理(ST20)は、演出モータM1〜M9について、各々の演出内容を規定する演出テーブルTBL(図9(a)参照)に基づいて実行される(ST50〜ST64)。ここで、演出テーブルTBLとは、一連のモータ演出の演出内容を具体的に規定するもので、多数の演出テーブルTBL・・・の何れか一つが、演出シナリオ(ST72,ST14参照)に規定されている。   FIG. 8D is a flowchart specifically showing the contents of the motor update process (ST20) of the channel CH0. This motor update process (ST20) defines the contents of each effect for the effect motors M1 to M9. It is executed based on the effect table TBL (see FIG. 9A) (ST50 to ST64). Here, the production table TBL specifically defines the contents of the production of a series of motor productions, and any one of a large number of production tables TBL... Is defined in the production scenario (see ST72 and ST14). ing.
そして、チャンネルCH0の各演出モータM1〜M9について、演出シナリオに規定されたモータ演出の開始タイミングに達すると、モータ演出中フラグがセット状態になり、演出シナリオで特定される演出テーブルTBLに基づいて、ステップST52以下の処理が実行される。一方、それ以外のタイミングでは、モータ出力バッファBUF(図8(e)参照)の励磁データΦ1’〜Φ4’がクリア状態に維持される。なお、この実施例では、モータ出力バッファBUFには、演出モータM1〜M9の9種類の駆動データ(Φ1〜Φ4)に対応する励磁データが4×9ビットの領域が確保されており(図8(e))、モータ演出中フラグがセット状態であれば、これに対応する演出モータMxの励磁データΦ1’〜Φ4’が1ms毎に更新される。   And about each production motor M1-M9 of channel CH0, when the start timing of the motor production prescribed | regulated to the production scenario is reached, the motor production flag will be set, and based on the production table TBL specified by the production scenario. Step ST52 and subsequent steps are executed. On the other hand, at other timings, the excitation data Φ1 ′ to Φ4 ′ of the motor output buffer BUF (see FIG. 8E) are maintained in the clear state. In this embodiment, the motor output buffer BUF has an area of 4 × 9 bits of excitation data corresponding to nine types of drive data (Φ1 to Φ4) of the effect motors M1 to M9 (FIG. 8). (E)) If the motor effect flag is in the set state, the excitation data Φ1 ′ to Φ4 ′ of the effect motor Mx corresponding thereto is updated every 1 ms.
ところで、本実施例のモータ演出は、一まとまりの単位演出を組み合わせて構成されており、単位演出の実行順序や実行時間や実行スピードが、演出テーブルTBLに規定されている。先に説明したように、本実施例では、多数の演出テーブルTBL・・・TBLが用意されているが、図9(b)には、図9(a)の演出テーブルTBLに規定された演出モータM1,M2の動作であって、可動演出体AMUが原点領域の近くで往復運動を繰り返した上で目的位置に移動し、他の演出テーブルTBL”に基づいて実行される演出モータM3,M4の可動予告演出の後に、可動演出体AMUが原点領域に回収される場合が図示されている。   By the way, the motor effect of the present embodiment is configured by combining a group of unit effects, and the execution order, execution time, and execution speed of the unit effects are defined in the effect table TBL. As described above, in this embodiment, a large number of effect tables TBL... TBL are prepared, but in FIG. 9B, the effects defined in the effect table TBL of FIG. The operations of the motors M1 and M2, and the movable effector AMU moves to the target position after repeating the reciprocating motion near the origin region, and the effector motors M3 and M4 are executed based on the other effect table TBL ″. The case where the movable effect body AMU is collected in the origin area after the movable notice effect is shown.
ここで、演出モータM3,M4による可動予告演出は、大当り状態に至る可能性が高い(信頼度の高い)予告演出である。したがって、信頼度の低い予告演出として、可動演出体AMUが往復運動を繰り返すものの、可動予告演出を実行することなく原点領域に戻る動作を規定する演出テーブルTBL’も他に用意されている。なお、演出モータM3,M4による可動予告演出についても、各種の演出テーブルTBL”・・・が設けられている。   Here, the movable notice effect by the effect motors M3 and M4 is a notice effect having a high possibility of reaching a big hit state (high reliability). Therefore, there is also provided an effect table TBL ′ that defines an operation of returning to the origin area without executing the movable advance notice effect, although the movable effect body AMU repeats the reciprocating motion as the advance notice effect with low reliability. For the movable notice effect by the effect motors M3 and M4, various effect tables TBL "... are provided.
このように、本実施例では、多様な演出テーブルTBL・・・が用意されているが、何れの演出テーブルも、動作ラインLNに沿って単位演出や管理動作を列記することで、一連のモータ制御動作を特定している。ここで、単位演出とは、演出モータMxについての一まとまりの回転動作又は停止動作を意味し、管理動作とは、単位演出の動作手順などを規定する動作であって、繰り返し処理や移行処理や終了処理などを規定する。   As described above, in this embodiment, various production tables TBL... Are prepared, and any production table lists a series of motors by listing unit productions and management operations along the operation line LN. The control action is specified. Here, the unit effect means a group of rotation operations or stop operations for the effect motor Mx, and the management operation is an operation that defines an operation procedure of the unit effect, and includes repetitive processing, transition processing, Specify termination processing.
より具体的に説明すると、演出モータM1,M2に関する単位演出には、(1) 原点スイッチ信号SNがOFF状態になるまで正転を繰り返すCW_OFF動作(図10(c)参照)、(2) 原点スイッチ信号SNがON状態になるまで逆転を繰り返すCCW_ON動作(図10(e)参照)、(3) 規定ステップ数だけ正転を繰り返すCW_ALL動作(図10(a)参照)、(4) 規定ステップ数だけ逆転を繰り返すCCW_ALL動作(図10(d)参照)、及び、(5) 規定の単位時間だけ停止動作を繰り返すKEEP動作が含まれている。なお、本実施例では、演出モータM1,M2の正転(CW)によって可動演出体AMUが原点領域から遠ざかり、逆転(CCW)によって原点領域に近づく。   More specifically, for the unit effects relating to the effect motors M1 and M2, (1) CW_OFF operation that repeats normal rotation until the origin switch signal SN is turned off (see FIG. 10C), (2) origin CCW_ON operation that repeats reverse rotation until the switch signal SN is turned on (see FIG. 10E), (3) CW_ALL operation that repeats normal rotation by the specified number of steps (see FIG. 10A), and (4) specified step CCW_ALL operation (see FIG. 10D) that repeats reverse rotation by the number of times and (5) KEEP operation that repeats stop operation for a specified unit time are included. In this embodiment, the movable effect body AMU moves away from the origin area by forward rotation (CW) of the effect motors M1 and M2, and approaches the origin area by reverse rotation (CCW).
また、他の演出モータM3〜M9に関する単位演出には、(6) 他のスイッチ信号SN’がON状態になるまで正転を繰り返すCW_ON動作(図10(b)参照)、(7) 他のスイッチ信号SN’がOFF状態になるまで逆転を繰り返すCCW_OFF動作(図10(f)参照)、(8) 演出ボタンの押下状態を維持すると目的位置に到着するまで正転を繰り返すCW_BTN動作(図11(a)参照)、及び、(9) 演出ボタンの押下状態を維持すると目的位置に到着するまで逆転を繰り返すCCW_BTN動作(図11(b)参照)などが含まれている。   In addition, for the unit effects related to the other effect motors M3 to M9, (6) CW_ON operation (see FIG. 10B) that repeats normal rotation until the other switch signal SN ′ is turned on (see FIG. 10B), (7) Other CCW_OFF operation that repeats reverse rotation until the switch signal SN ′ is turned off (see FIG. 10 (f)), (8) CW_BTN operation that repeats forward rotation until the target position is reached if the effect button is pressed down (FIG. 11). (A)), and (9) CCW_BTN operation (see FIG. 11 (b)) that repeats reverse rotation until the target position is reached if the effect button is kept pressed.
一方、管理動作には、繰り返し処理の開始位置を特定するLOOP_S指令(図12(a)参照)、繰り返し処理の終了位置を特定するLOOP_E指令(図12(b)参照)、モータ演出を正常終了させるNOR_END指令(図12(c)参照)、原点スイッチ信号SNのON状態を終了判定するSYS_CK1指令(図12(d)参照)、他のスイッチ信号SN’のOFF状態を終了判定するSYS_CK2指令(図12(e)参照)、及び、異常対応処理の開始を規定するSYS_ERR指令(不図示)などが含まれている。   On the other hand, in the management operation, a LOOP_S command (refer to FIG. 12 (a)) for specifying the start position of the repetitive process, a LOOP_E command (refer to FIG. 12 (b)) for specifying the end position of the repetitive process, and the motor effect are normally ended. NOR_END command (see FIG. 12 (c)) to be executed, SYS_CK1 command (see FIG. 12 (d)) for determining the end of the ON state of the origin switch signal SN, and SYS_CK2 command (for determining the end of the OFF state of the other switch signal SN ′) 12), and a SYS_ERR command (not shown) that defines the start of the abnormality handling process.
そして、本実施例の演出テーブルTBLは、単位演出や管理動作の動作内容を規定するOPT欄と、OPT欄で特定される単位演出の動作速度(正確には動作周期)を規定するSPEED欄と、OPT欄で特定される単位演出の繰り返し回数を特定するSTEP欄とが設けられている。なお、管理動作の場合には、SPEED欄やSTEP欄が空欄(NULL)の場合が多いが、SYS_CK1指令やSYS_CK2指令の場合には、SPEED欄に、動作ラインLNの更新に関する相対位置が規定される。   The effect table TBL of this embodiment includes an OPT field that defines the operation contents of the unit effect and the management operation, and a SPEED field that specifies the operation speed (more precisely, the operation cycle) of the unit effect specified in the OPT field. , A STEP column for specifying the number of repetitions of the unit effect specified in the OPT column is provided. In the case of a management operation, the SPEED column and the STEP column are often blank (NULL). However, in the case of the SYS_CK1 command and the SYS_CK2 command, the relative position regarding the update of the operation line LN is defined in the SPEED column. The
以上を踏まえて、図9(a)の演出テーブルTBLが規定する演出モータM1,M2の動作を確認すると、演出テーブルTBLには、6レベルの低速で8ステップだけ演出モータM1,M2を正転した後(単位演出1)、LOOP_S指令とLOOP_E指令に基づいて、単位演出2〜単位演出7の処理を5回繰り返すことが規定されている。   Based on the above, when the operations of the rendering motors M1 and M2 defined by the rendering table TBL in FIG. 9A are confirmed, the rendering table TBL rotates the rendering motors M1 and M2 in the normal rotation by 8 steps at a low speed of 6 levels. After that (unit effect 1), based on the LOOP_S command and the LOOP_E command, it is specified that the processing of the unit effect 2 to the unit effect 7 is repeated five times.
すなわち、図9(a)の演出テーブルTBLには、3レベルの高速で検出スイッチOFFまで正転し(単位演出2)、40ステップ高速で正転した上で(単位演出3)、1×100単位時間(1mS)待機すること(単位演出4)が、先ず規定されている。次に、検出スイッチONまで高速で逆転した後(単位演出5)、20ステップ高速で更に逆転し(単位演出6)、1×100単位時間待機した上で(単位演出7)、単位演出1に戻って同じ処理を繰り返すことが規定されている。なお、モータ更新処理(ST20)やモータ出力処理(ST21)が1mS毎に実行される本実施例では、例えば、3レベルの速度で動作させる場合は、1ステップの処理時間が3msとなる。   That is, in the effect table TBL of FIG. 9A, the normal rotation is performed until the detection switch is turned off at a high speed of 3 levels (unit effect 2), and the normal rotation is performed at a high speed of 40 steps (unit effect 3). Waiting for a unit time (1 mS) (unit effect 4) is first defined. Next, after reversing at high speed until the detection switch is turned on (unit effect 5), further reverse at 20 steps (unit effect 6), after waiting for 1 × 100 unit time (unit effect 7), and then to unit effect 1 It is stipulated that the same processing is repeated after returning. In the present embodiment in which the motor update process (ST20) and the motor output process (ST21) are executed every 1 mS, for example, when operating at a three-level speed, the processing time for one step is 3 ms.
このようなループ処理(単位演出2〜単位演出7)の後、2×1000単位時間(=2秒)待機した上で(単位演出8)、検出スイッチOFFまで低速で正転し(単位演出9)、更に、280ステップ高速で正転した後(単位演出10)、3×1000単位時間(=3秒)待機する(単位演出11)。この実施例の場合、単位演出10における800ステップの回転は、可動演出体AMUの目的位置への移動を意味する。なお、単位演出8や単位演出11の待機時間(2秒/3秒)を利用して、他の演出モータM3〜M9が回転する可動予告演出や、目的位置に移動した可動演出体位置に対応した液晶表示演出が実行される。   After such a loop process (unit effect 2 to unit effect 7), after waiting for 2 × 1000 unit time (= 2 seconds) (unit effect 8), it rotates forward at a low speed until the detection switch is turned off (unit effect 9). ) Further, after normal rotation at a high speed of 280 steps (unit effect 10), it waits for 3 × 1000 unit time (= 3 seconds) (unit effect 11). In this embodiment, the rotation of 800 steps in the unit effect 10 means the movement of the movable effector AMU to the target position. In addition, using the standby time (2 seconds / 3 seconds) of the unit effect 8 and the unit effect 11, it corresponds to the movable notice effect that the other effect motors M3 to M9 rotate and the movable effector position moved to the target position. The liquid crystal display effect is executed.
そして、その後、低速で8ステップ逆転した後(単位演出12)、検出スイッチONまで高速で逆転し(単位演出13)、30ステップの高速での逆転に続いて(単位演出14)、20ステップ低速で逆転する(単位演出15)。   Then, after reversing by 8 steps at a low speed (unit effect 12), it reverses at a high speed until the detection switch is turned on (unit effect 13), followed by a high speed reversal of 30 steps (unit effect 14), and a low speed by 20 steps. To reverse (unit effect 15).
その後は、SYS_CK1指令に基づいて、検出スイッチがON状態か否かが判定され、ON状態であれば、動作ラインLNが+2され、次のNOR_END指令が実行される。一方、検出スイッチがOFF状態であれば、動作ラインLNがインクリメント(+1)され、SYS_ERR指令に基づいて異常対応処理が開始される。   Thereafter, based on the SYS_CK1 command, it is determined whether or not the detection switch is in the ON state. If the detection switch is in the ON state, the operation line LN is +2, and the next NOR_END command is executed. On the other hand, if the detection switch is in the OFF state, the operation line LN is incremented (+1), and the abnormality handling process is started based on the SYS_ERR command.
上記の動作から確認される通り、本実施例では、目的位置に移動して実行される高信頼度の可動予告演出に先行して、可動演出体AMUが往復動作を繰り返すので、高信頼度の可動予告演出を期待する遊技者を効果的に盛り上げることができる。   As confirmed from the above operation, in this embodiment, the movable effector AMU repeats the reciprocating motion prior to the highly reliable movable advance notice effect executed by moving to the target position. It is possible to effectively excite players who expect a movable notice effect.
このように構成された本実施例では、可動演出体AMUが、目的位置に正確に移動しないと、せっかくの可動予告演出が正常に実行されない可能性がある。すなわち、例えば、多数の演出モータM3〜M9が複雑に回転して可動予告演出を実行するような場合、何れかの回転軌跡上に障害物があると、意図した可動予告演出が実行できず、遊技者を白けさせてしまうことになる。また、目的位置に移動した可動演出体位置に対応した液晶表示演出をする場合、液晶表示演出と可動演出体の位置が対応しなくなる。   In the present embodiment configured as described above, if the movable effect body AMU does not accurately move to the target position, there is a possibility that the precious movable notice effect will not be normally executed. That is, for example, when a large number of effect motors M3 to M9 rotate in a complicated manner to execute a movable notice effect, if there is an obstacle on any rotation locus, the intended movable notice effect cannot be executed, The player will be whitened. In addition, when performing a liquid crystal display effect corresponding to the position of the movable effector moved to the target position, the liquid crystal display effect and the position of the movable effector do not correspond.
しかし、本実施例では、可動演出体AMUの目的位置への移動動作(単位演出10)に先立って、原点スイッチ信号SNのOFF遷移を確認して(単位演出9)、可動演出体AMUを設計上の絶対位置(原点領域の終端位置)に一致させるので、その後は設計上のステップ数(=280)に基づいて、可動演出体AMUを正確に目的位置に移動させることができ、その後の可動予告演出を正常に実行することができる。   However, in this embodiment, prior to the movement of the movable effector AMU to the target position (unit effect 10), the OFF transition of the origin switch signal SN is confirmed (unit effect 9), and the movable effector AMU is designed. Since it matches the upper absolute position (the end position of the origin area), the movable effector AMU can be accurately moved to the target position on the basis of the number of design steps (= 280). The notice effect can be executed normally.
このように、本実施例では、可動演出体AMUの往復動作を高速で繰り返すことで、仮に、慣性力などに基づき可動演出体AMUの現在位置が、設計上の位置からずれることがあっても、可動演出体AMUを、CCW_ON動作やCW_OFF動作によって、原点領域の端点位置に一致させることで、ずれを解消することができる。したがって、図9(a)の演出テーブルTBLで規定される単位演出のように、CW_OFF動作とCCW_ON動作とを含んだ往復動作は特に必須ではなく、最終的なCW_ALL動作(単位演出10)に先行して、CW_OFF動作(単位演出9)を設けることで、それまでに累積したずれを一気に解消することができる。なお、CW_OFF動作(単位演出9)を省略した場合には、最終的なCW_ALL動作(単位演出10)に先行して(好ましくは直前に)、CCW_ON動作(単位演出5)を設けることで位置ずれを解消することができる。   As described above, in this embodiment, even if the reciprocating operation of the movable effector AMU is repeated at a high speed, the current position of the movable effector AMU may be deviated from the design position based on the inertial force or the like. The shift can be eliminated by making the movable effector AMU coincide with the end point position of the origin region by the CCW_ON operation or the CW_OFF operation. Therefore, the reciprocating operation including the CW_OFF operation and the CCW_ON operation is not particularly required as in the unit effect defined by the effect table TBL in FIG. 9A, and precedes the final CW_ALL operation (unit effect 10). Then, by providing the CW_OFF operation (unit effect 9), it is possible to eliminate the deviation accumulated so far. If the CW_OFF operation (unit effect 9) is omitted, the CCW_ON operation (unit effect 5) is provided prior to (preferably immediately before) the final CW_ALL operation (unit effect 10), thereby causing a position shift. Can be eliminated.
以上、図9(a)の演出テーブルTBLについて詳細に説明したが、図8(d)のモータ更新処理は、演出シナリオで特定された演出テーブルTBLを参照しつつ実行される。なお、変数LNは、演出テーブルTBLの動作ラインLNに対応して、単位演出や管理動作を特定する。また、ステップカウンタSTCは、演出テーブルTBLのSTEP欄に規定される繰り返し回数を管理し、待機カウンタWTCは、演出テーブルTBLのSPEED欄に規定される動作速度(正確には動作周期)を管理する。   The production table TBL in FIG. 9A has been described in detail above, but the motor update process in FIG. 8D is executed with reference to the production table TBL specified in the production scenario. Note that the variable LN specifies a unit effect and a management operation corresponding to the operation line LN of the effect table TBL. The step counter STC manages the number of repetitions specified in the STEP column of the effect table TBL, and the standby counter WTC manages the operation speed (specifically, the operation cycle) specified in the SPEED column of the effect table TBL. .
以上を踏まえて図8(d)に示すモータ更新処理(ST20)を説明すると、制御対象の演出モータMxがモータ演出中であれば(ST51がYES)、次に、制御対象の演出モータMxに対応する演出テーブルTBLについて、動作ラインLNに規定された単位演出又は管理動作の処理開始時(解析タイミング)か否かが判定される(ST52)。なお、解析タイミングの判定手法は適宜であるが、対応する演出テーブルTBLに関するステップカウンタSTC及び待機カウンタWTCがゼロであれば、解析タイミングとなる。   Based on the above, the motor update process (ST20) shown in FIG. 8 (d) will be described. If the production motor Mx to be controlled is in the middle of the motor production (YES in ST51), then the production motor Mx to be controlled is changed. With respect to the corresponding effect table TBL, it is determined whether or not the unit effect specified in the operation line LN or the process of management operation is started (analysis timing) (ST52). Although the analysis timing determination method is appropriate, if the step counter STC and the standby counter WTC relating to the corresponding effect table TBL are zero, the analysis timing is reached.
そして、現在が解析タイミングであれば、変数KNDに演出テーブルTBLのOPT欄の値を設定し、また、SPEED欄とSTEP欄の値から、ステップカウンタSTCや待機カウンタWTCの満了値を特定する(ST53)。本実施例では、演出テーブルTBLのOPT欄には、単位演出(図10〜図11)又は管理動作(図12)の何れかが規定されているので、次に、変数KNDの値に基づいて、その後に実行すべき処理が、管理動作系の処理か否かが判定される(ST54)。   If the present time is the analysis timing, the value of the OPT column of the effect table TBL is set to the variable KND, and the expiration values of the step counter STC and the standby counter WTC are specified from the values of the SPEED column and the STEP column ( ST53). In the present embodiment, since either the unit effect (FIGS. 10 to 11) or the management operation (FIG. 12) is defined in the OPT column of the effect table TBL, next, based on the value of the variable KND. Then, it is determined whether the process to be executed thereafter is a management operation system process (ST54).
そして、変数KNDに管理動作系の処理が規定されている場合には、その処理を実行する(ST55)。例えば、LOOP_S指令が規定されている場合には、SPEED欄の値に基づいてループ回数を設定し(図12のSS45)、ループ開始ポイントを動作ラインLN+1の値に設定して(SS46)、動作ラインLNをインクリメントして処理を終える(SS47)。そして、その後は、次回のタイマ割込みまで待機することなく、直ちに、ステップST53の処理に移行する。そのため、インクリメント更新された動作ラインLNに関して、変数KNDに演出テーブルTBLのOPT欄の値を設定し、また、SPEED欄とSTEP欄の値から、ステップカウンタSTCや待機カウンタWTCの満了値を特定することになる(ST53)。なお、サブルーチン処理の途中で、ステップST53に移行する場合には、スタック領域を整理した上でジャンプ命令が実行されるのは言うまでもない。この点は、以下の場合も同じである。   If the management operation system process is defined in the variable KND, the process is executed (ST55). For example, when the LOOP_S command is defined, the loop count is set based on the value in the SPEED column (SS45 in FIG. 12), the loop start point is set to the value of the operation line LN + 1 (SS46), and the operation The line LN is incremented to finish the process (SS47). Thereafter, the process immediately proceeds to step ST53 without waiting for the next timer interruption. Therefore, with respect to the operation line LN that has been incrementally updated, the value of the OPT column of the effect table TBL is set to the variable KND, and the expiration values of the step counter STC and the standby counter WTC are specified from the values of the SPEED column and the STEP column. (ST53). Needless to say, when the process proceeds to step ST53 during the subroutine processing, the jump instruction is executed after the stack area is arranged. This is the same in the following cases.
以上の動作から確認される通り、図9の演出テーブルTBLの場合、単位演出1が終わると、直ちに、単位演出2に移行することになり、LOOP_S指令のために余分な時間遅れが生じることはない。ところで、LOOP_S指令の解析処理で設定されたループ回数と、ループ開始ポイントは、LOOP_E指令の解析時に使用される。すなわち、変数KNDにLOO_E指令が規定されている場合には、ループ回数>0であれば、これをデクリメントする(図12のSS49)。そして、ループ回数=0であれば、動作ラインLNをインクリメントし(SS52)、ループ回数≠0であれば、動作ラインLNをループ開始ポイントに設定した上で(SS51)、次回のタイマ割込みまで待機することなく、直ちに、ステップST53の処理に移行する。したがって、図9の演出テーブルTBLの場合、単位演出7が終わると、余分の時間遅れが生じることなく、直ちに、単位演出2が開始されることになる。   As confirmed from the above operation, in the case of the effect table TBL of FIG. 9, when the unit effect 1 is finished, the unit effect 2 is immediately shifted to, and an extra time delay occurs due to the LOOP_S command. Absent. By the way, the number of loops and the loop start point set in the analysis process of the LOOP_S command are used when the LOOP_E command is analyzed. That is, when the LOO_E command is defined in the variable KND, if the loop count> 0, it is decremented (SS49 in FIG. 12). If the loop count = 0, the operation line LN is incremented (SS52). If the loop count ≠ 0, the operation line LN is set as the loop start point (SS51) and waits until the next timer interrupt. Immediately, the process proceeds to step ST53. Therefore, in the case of the effect table TBL of FIG. 9, when the unit effect 7 is finished, the unit effect 2 is started immediately without any extra time delay.
一方、変数KNDにNOR_END指令が規定されている場合には、励磁データΦ1’〜Φ4’が記憶されているモータ出力バッファBUF(図8(e))について、該当領域の励磁データ(例えば、演出モータM1,M2の励磁データΦ1’〜Φ4’)をクリアし(SS53)、セット状態であったモータ演出中フラグをクリアして処理を終える(SS54)。モータ演出中フラグをクリア処理は、それまで実行されていた(例えば演出モータM1,M2による)モータ演出が終了したことを明示する処理であり、その後は、ステップST51の判定に基づいて、演出モータM1,M2については、ステップST52〜ST63の処理がスキップされる。   On the other hand, when the NOR_END command is defined in the variable KND, the excitation data (for example, effect data) of the corresponding region for the motor output buffer BUF (FIG. 8 (e)) in which the excitation data Φ1 ′ to Φ4 ′ are stored. The excitation data [Phi] 1 'to [Phi] 4') of the motors M1 and M2 are cleared (SS53), the motor effect flag in the set state is cleared, and the process ends (SS54). The clearing process of the motor effect flag is a process of clearly indicating that the motor effect that has been executed (for example, by the effect motors M1 and M2) has ended. After that, based on the determination in step ST51, the effect motor For M1 and M2, the processing of steps ST52 to ST63 is skipped.
以上、管理動作系の処理について説明したが(ST55)、変数KNDに単位演出が規定されている場合には、待機カウンタWTCがSPEED欄の値と比較される(ST56)。待機カウンタWTCは、モータ演出の動作速度を管理する変数であり初期状態ではゼロである。したがって、WTC<SPEED−1の場合には、WTC=SPEED−1となるまで、インクリメント処理(ST57)を繰り返して待機状態(停止状態)を維持する。その後、WTC=SPEED−1となると(ST56)、ステップカウンタSTCをインクリメント更新した上で(ST58)、OPT欄で特定された単位演出を実行する(ST59)。次に、ステップカウンタSTCがSTEP欄の値に一致しない限り(ST60)、待機カウンタWTCをゼロクリアして処理を終える(ST61)。   The management operation system processing has been described above (ST55). When the unit effect is defined in the variable KND, the standby counter WTC is compared with the value in the SPEED column (ST56). The standby counter WTC is a variable for managing the operation speed of the motor effect, and is zero in the initial state. Therefore, if WTC <SPEED-1, the increment process (ST57) is repeated until WTC = SPEED-1, and the standby state (stopped state) is maintained. Thereafter, when WTC = SPEED-1 (ST56), the step counter STC is incremented and updated (ST58), and the unit effect specified in the OPT column is executed (ST59). Next, unless the step counter STC matches the value in the STEP column (ST60), the standby counter WTC is cleared to zero and the process ends (ST61).
一方、更新後のステップカウンタSTCの値がSTEP欄の値に一致すると(ST60)、ステップカウンタSTCと待機カウンタWTCをゼロクリアすると共に(ST62)、動作ラインLNをインクリメントして、この単位演出の処理を終える(ST63)。   On the other hand, when the updated value of the step counter STC matches the value in the STEP column (ST60), the step counter STC and the standby counter WTC are cleared to zero (ST62), and the operation line LN is incremented to process this unit effect. (ST63).
以上の通り、本実施例では、SPEED欄に規定された回数だけ待機した上で、単位演出を実行するので、待機回数が少ないほど、その単位演出の進行速度が速いことになり、結局、SPEED欄の値がモータ演出の動作速度(正確には動作周期)を規定することになる。   As described above, in this embodiment, the unit effect is executed after waiting for the number of times specified in the SPEED field. Therefore, the smaller the number of standby times, the faster the progress of the unit effect. The value in the column defines the operation speed (more precisely, the operation cycle) of the motor effect.
また、このような単位演出は、ステップカウンタSTCの値が、STEP欄の値に一致するまで繰り返されるので(ST60)、結局、STEP欄の値は、単位演出の繰り返し回数を規定することなる。なお、ステップカウンタSTCや待機カウンタWTCは、1mS毎にインクリメントされるので(ST57,ST58)、例えば、図9の演出テーブルの1行目に規定されたCW_ALL動作は、演出モータM1,M2を、6mS毎に1ステップ移動させ、このような歩進動作を合計8回繰り返して動作完了となる。なお、モータ更新やモータ出力処理の動作周期をτとすると、単位演出の動作継続時間は、SPEED値×STEP値×τとなる。   Further, such a unit effect is repeated until the value of the step counter STC matches the value of the STEP column (ST60), so that the value of the STEP column eventually defines the number of repetitions of the unit effect. Since the step counter STC and the standby counter WTC are incremented every 1 mS (ST57, ST58), for example, the CW_ALL operation defined in the first row of the effect table in FIG. One step is moved every 6 mS, and such a stepping operation is repeated a total of eight times to complete the operation. If the operation period of the motor update or motor output process is τ, the operation duration time of the unit effect is SPEED value × STEP value × τ.
続いて、図10〜図11に規定する単位演出について説明しておく。なお、KEEP動作については、特に記載していないが、SPEED欄に規定された回数だけ待機する待機処理を、STEP欄の回数だけ繰り返すだけであり、演出動作(ST59)としての処理は存在しない。   Next, the unit effect defined in FIGS. 10 to 11 will be described. Note that the KEEP operation is not particularly described, but the standby process of waiting for the number of times specified in the SPEED column is only repeated for the number of times in the STEP column, and there is no processing as the rendering operation (ST59).
一方、その他の単位演出については、励磁カウンタMCの更新処理を伴う実質的な演出動作が存在する。ここで、励磁カウンタMCは、モータ出力バッファBUF(図8(e))に格納すべき励磁データΦ1’〜Φ4’を特定するための変数であり、図11(c)に示す通り、0〜3の範囲で循環的に更新される。   On the other hand, for other unit effects, there is a substantial effect operation accompanied by the update process of the excitation counter MC. Here, the excitation counter MC is a variable for specifying the excitation data Φ1 ′ to Φ4 ′ to be stored in the motor output buffer BUF (FIG. 8E). As shown in FIG. It is updated cyclically in the range of 3.
例えば、図10(a)に示すCW_ALL動作では、励磁カウンタMCが指示する励磁データΦ1’〜Φ4’を、モータ出力バッファBUFに格納した上で(SS1)、励磁カウンタMCを循環的にインクリメント更新して処理を終える(SS2)。一方、図10(d)に示すCCW_ALL動作の場合には、励磁カウンタMCの補数が指示する励磁データΦ1’〜Φ4’をモータ出力バッファBUFに格納した上で(SS13)、励磁カウンタMCを循環的にインクリメント更新して処理を終える(SS14)。ここで、励磁カウンタMCの補数とは、便宜上、励磁カウンタMCの下位2ビットだけNOT値を採ることを意味することにする。   For example, in the CW_ALL operation shown in FIG. 10A, the excitation data Φ1 ′ to Φ4 ′ instructed by the excitation counter MC is stored in the motor output buffer BUF (SS1), and the excitation counter MC is incrementally updated. Then, the process is finished (SS2). On the other hand, in the case of the CCW_ALL operation shown in FIG. 10D, the excitation data Φ1 ′ to Φ4 ′ instructed by the complement of the excitation counter MC are stored in the motor output buffer BUF (SS13), and the excitation counter MC is circulated. Incremental updating is completed, and the process ends (SS14). Here, for the sake of convenience, the complement of the excitation counter MC means taking the NOT value for the lower 2 bits of the excitation counter MC.
この場合、励磁カウンタMCを循環的に更新すると、励磁カウンタMCが0→1→2→3→0→1・・・と順方向に変化するが、励磁カウンタMCの補数については、3→2→1→0→3→2・・・と逆方向に変化する。そこで、本実施例では、インクリメント更新される励磁カウンタMCによって、演出モータを正転させる励磁データΦ1’〜Φ4’を時間順次に生成する一方、インクリメント更新される励磁カウンタMCの補数(下位2ビットだけNOT値)によって、演出モータを逆転させる励磁データΦ1’〜Φ4’を生成している。   In this case, when the excitation counter MC is updated cyclically, the excitation counter MC changes in the forward direction from 0 → 1 → 2 → 3 → 0 → 1... → 1 → 0 → 3 → 2. Therefore, in this embodiment, excitation data Φ1 ′ to Φ4 ′ for normal rotation of the effect motor are generated in time sequence by the excitation counter MC that is incremented and updated, while the complement (lower 2 bits) of the excitation counter MC that is incremented and updated. Excitation data Φ1 ′ to Φ4 ′ for reversing the effect motor is generated by the NOT value).
したがって、CW_××動作と、CCW_××動作は基本的に同一動作であり、励磁カウンタMCが励磁データΦ1’〜Φ4’を指示するか、その補数が励磁データΦ1’〜Φ4’を指示するかの差があるに過ぎない。例えば、図10(b)に示すCW_ON動作では、原点スイッチ信号SNがOFF状態であれば、励磁カウンタMCが指示する励磁データΦ1’〜Φ4’をモータ出力バッファBUFに格納し(SS6)、励磁カウンタMCをインクリメント更新する(SS7)。そして、原点スイッチ信号がON状態に変化すると、待機カウンタWTCとステップカウンタSTCをクリアし(SS4)、動作ラインLNをインクリメントしてステップST53の処理に移行する(SS5)。   Therefore, the CW_XX operation and the CCW_XX operation are basically the same operation, and the excitation counter MC indicates the excitation data Φ1 ′ to Φ4 ′ or its complement indicates the excitation data Φ1 ′ to Φ4 ′. There is only a difference. For example, in the CW_ON operation shown in FIG. 10B, if the origin switch signal SN is in the OFF state, the excitation data Φ1 ′ to Φ4 ′ instructed by the excitation counter MC is stored in the motor output buffer BUF (SS6). The counter MC is incremented and updated (SS7). When the origin switch signal changes to the ON state, the standby counter WTC and the step counter STC are cleared (SS4), the operation line LN is incremented, and the process proceeds to step ST53 (SS5).
これに対して、図10(e)に示すCCW_ON動作では、原点スイッチ信号SNがOFF状態であれば、励磁カウンタMCの補数が指示する励磁データΦ1’〜Φ4’をモータ出力バッファBUFに格納すること(SS18)だけが相違する。   On the other hand, in the CCW_ON operation shown in FIG. 10E, if the origin switch signal SN is in the OFF state, the excitation data Φ1 ′ to Φ4 ′ instructed by the complement of the excitation counter MC is stored in the motor output buffer BUF. Only (SS18) is different.
この関係は、CW_OFF動作(図10(c))とCCW_OFF(図10(f))についても同様であり、各々、CW_ON動作とCCW_ON動作に対応して、原点スイッチ信号SNがOFF状態に変化すると、ステップST53の処理に移行する(SS10,SS22)。   This relationship is the same for the CW_OFF operation (FIG. 10C) and CCW_OFF (FIG. 10F). When the origin switch signal SN changes to the OFF state corresponding to the CW_ON operation and the CCW_ON operation, respectively. The process proceeds to step ST53 (SS10, SS22).
また、CW_BTN動作では、演出ボタン11の押下を継続する限り正転動作を継続し(SS33〜SS35)、目標位置に達すると(SS30)、待機カウンタWTCとステップカウンタSTCをクリアし(SS31)、動作ラインLNをインクリメントしてステップST53の処理に移行する(SS32)。一方、CCW_BTN動作では、上記の正転動作に代えて逆転動作を実行すること(SS40)だけが相違する。なお、CW_BTN動作とCCW_BTN動作では、演出ボタン11から手を離すと、演出モータの移動が停止される。   In the CW_BTN operation, the forward rotation operation is continued as long as the effect button 11 is continuously pressed (SS33 to SS35). When the target position is reached (SS30), the standby counter WTC and the step counter STC are cleared (SS31), The operation line LN is incremented and the process proceeds to step ST53 (SS32). On the other hand, the CCW_BTN operation is different only in that the reverse rotation operation is executed instead of the normal rotation operation (SS40). In the CW_BTN operation and the CCW_BTN operation, when the hand is released from the effect button 11, the movement of the effect motor is stopped.
図13は、モータ出力処理(ST21)を、より詳細に説明するフローチャートである。モータ出力処理(ST21)では、何れかの演出モータM1〜M9が、モータ演出中であることを条件に、汎用ドライバDV0,DV1についてST33〜ST43の処理が実行される。なお、この処理は、チャンネルCH0のシリアルポートS0に関する処理として説明するが、チャンネルCH2のシリアルポートS2についても基本的に同じである。また、LED出力処理(ST17)の場合にも、シリアルポートS1,S3において、輝度データについて同様の処理(ST31〜ST45)が実行される。   FIG. 13 is a flowchart for explaining the motor output process (ST21) in more detail. In the motor output process (ST21), the processes of ST33 to ST43 are executed for the general-purpose drivers DV0 and DV1 on the condition that any one of the effect motors M1 to M9 is in the motor effect. This process is described as a process related to the serial port S0 of the channel CH0, but is basically the same for the serial port S2 of the channel CH2. Also in the case of the LED output process (ST17), similar processes (ST31 to ST45) are performed on the luminance data in the serial ports S1 and S3.
以下、モータ出力処理(ST21)について説明すると、ステップST31のタイミングでは、図6(b)に示す通り、制御レジスタRGの送信許可ビットTXEは、OFF(L)レベルであり、エンプティビットEMPは、Hレベル(empty レベル)であり、クロック信号CKはHレベルを維持している。また、動作許可信号ENABLE0はLレベルである。   Hereinafter, the motor output process (ST21) will be described. At the timing of step ST31, as shown in FIG. 6B, the transmission permission bit TXE of the control register RG is at the OFF (L) level, and the empty bit EMP is The clock signal CK is kept at the H level (empty level). Further, the operation permission signal ENABLE0 is at L level.
そこで、最初に、パラレル出力ポートPo’からON(H)レベルの動作許可信号ENABLE0を出力すると共に、制御レジスタRGの送信許可ビットTXEをONレベルに設定して、シリアルポートS0の送信処理を許可状態に設定する(ST31)。なお、動作許可信号ENABLE0=Hとなることで、2つの汎用ドライバDV0,DV1は、シリアルデータの受信動作が可能となる。   Therefore, first, the ON (H) level operation enable signal ENABLE0 is output from the parallel output port Po ′, and the transmission enable bit TXE of the control register RG is set to the ON level to enable the transmission processing of the serial port S0. The state is set (ST31). Note that when the operation enable signal ENABLE0 = H, the two general-purpose drivers DV0 and DV1 can receive serial data.
そこで、続いて、汎用ドライバDV0と汎用ドライバDV1について、ステップST33〜ST43の処理を繰り返す。具体的には、汎用ドライバDViのスレーブアドレス(40H又は41H)を、シリアルポートS0の送信データレジスタDRに書込む(ST33)。   Therefore, subsequently, the processes of steps ST33 to ST43 are repeated for the general-purpose driver DV0 and the general-purpose driver DV1. Specifically, the slave address (40H or 41H) of the general-purpose driver DVi is written to the transmission data register DR of the serial port S0 (ST33).
図8に示す通り、このステップST33の処理によって、シリアルポートS0の制御レジスタRGのエンプティビットEMPは、Lレベルに遷移し、所定時間(τ)後に、エンプティビットEMPがHレベルに戻ると共に、スレーブアドレスの送信動作が開始される。そこで、エンプティビットEMPがHレベルに戻った後(ST34)、汎用ドライバDViの一群の設定レジスタ(MR0〜MRn,GR0〜GR2)について、そのレジスタ番号の先頭アドレスを、送信データレジスタDRに書込む(ST35)。この実施例では、設定レジスタ(MR0〜MRn,GR0〜GR2)のレジスタ番号Nは、00Hから開始される一連番号であるので、ステップST35の処理では、送信データレジスタDRに、00Hが書込まれる。   As shown in FIG. 8, by the process of step ST33, the empty bit EMP of the control register RG of the serial port S0 changes to the L level, and after a predetermined time (τ), the empty bit EMP returns to the H level and the slave The address transmission operation is started. Therefore, after the empty bit EMP returns to the H level (ST34), for the group of setting registers (MR0 to MRn, GR0 to GR2) of the general-purpose driver DVi, the head address of the register number is written to the transmission data register DR. (ST35). In this embodiment, since the register number N of the setting registers (MR0 to MRn, GR0 to GR2) is a serial number starting from 00H, 00H is written to the transmission data register DR in the process of step ST35. .
すると、ステップST35の処理によって、エンプティビットEMPは、HレベルからLレベル(fullレベル)に遷移する。そして、その後、最初のスレーブアドレスの送信が完了すると、エンプティビットEMPがHレベル(empty レベル)に戻るので(ST36)、その後は、n+4個の設定データの送信処理に移行する。具体的には、まず、変数jをゼロに初期設定する(ST37)。ここで、変数jは、設定レジスタ(MR0〜MRn,GR0〜GR2)への設定回数をカウントする用途で使用される。   Then, the empty bit EMP transits from the H level to the L level (full level) by the process of step ST35. After that, when transmission of the first slave address is completed, the empty bit EMP returns to the H level (empty level) (ST36), and thereafter, the process shifts to a transmission process of n + 4 setting data. Specifically, first, the variable j is initialized to zero (ST37). Here, the variable j is used for the purpose of counting the number of times set in the setting registers (MR0 to MRn, GR0 to GR2).
そこで、次に、変数jをインクリメントした後(ST38)、設定レジスタ(MR0〜MRn,GR0〜GR2)に設定すべき設定データを、シリアルポートS0の送信データレジスタDRに書込む(ST39)。なお、最初の設定データは、設定レジスタMR0に書込むべき管理データである。   Therefore, next, after the variable j is incremented (ST38), the setting data to be set in the setting registers (MR0 to MRn, GR0 to GR2) is written to the transmission data register DR of the serial port S0 (ST39). The first setting data is management data to be written to the setting register MR0.
ところで、エンプティビットEMPは、ステップST36の判定でHレベルに遷移した後、Lレベルに戻り、この状態で、レジスタ番号の送信動作が実行されている。そして、この送信動作が終わると、エンプティビットEMPがHレベルに遷移するので、次に、エンプティビットEMPがHレベルに遷移するのを待機し(ST40)、Hレベルに遷移すれば、設定レジスタ(MR0〜MRn,GR0〜GR2)への書込みが完了済みでない限り、ステップST38の処理に移行する(ST41)。   By the way, the empty bit EMP changes to the H level in the determination of step ST36, and then returns to the L level. In this state, the register number transmission operation is executed. When this transmission operation ends, the empty bit EMP transitions to the H level. Next, the system waits for the empty bit EMP to transition to the H level (ST40). Unless writing to MR0 to MRn, GR0 to GR2) is completed, the process proceeds to step ST38 (ST41).
したがって、その後、ステップST38〜ST41の処理によって、設定レジスタ(MR0〜MRn,GR0〜GR2)の書込み処理が繰り返されることになる。設定レジスタ(MR0〜MRn)への設定時には、予め規定されている管理データがシリアルポートS0の送信データレジスタDRに書込まれ、設定レジスタ(GR0〜GR2)への設定時には、モータ出力バッファBUFに格納されている励磁データΦ1’〜Φ4’が、シリアルポートS0の送信データレジスタDRに書込まれる(ST39)。   Therefore, thereafter, the write processing of the setting registers (MR0 to MRn, GR0 to GR2) is repeated by the processing of steps ST38 to ST41. When setting to the setting registers (MR0 to MRn), pre-defined management data is written to the transmission data register DR of the serial port S0, and when setting to the setting registers (GR0 to GR2), it is stored in the motor output buffer BUF. The stored excitation data Φ1 ′ to Φ4 ′ are written to the transmission data register DR of the serial port S0 (ST39).
なお、送信データレジスタDRに最終バイトの設定データが書込まれたとしても、これが汎用ドライバDViに取得されるのは、更に、8個程度のクロック信号CKが出力された後である。そこで、クロック信号CKの8個分程度の時間を消費した後(ST42)、スレーブアドレスを更新して(ST43)、次の汎用ドライバDV1に対する設定処理を繰り返す(ST33〜ST43)。そして、汎用ドライバDV1についての処理が終われば、動作許可信号ENABLEを禁止レベルに戻すと共に、制御レジスタRGの送信許可ビットTXEを禁止レベルに戻す(ST45)。その結果、設定データが更新された汎用ドライバDViに接続された演出モータMjの回転位置が更新される。   Even if the last byte of setting data is written in the transmission data register DR, the general-purpose driver DVi acquires this after the output of about eight clock signals CK. Therefore, after consuming about eight clock signals CK (ST42), the slave address is updated (ST43), and the setting process for the next general-purpose driver DV1 is repeated (ST33 to ST43). When the process for the general-purpose driver DV1 is completed, the operation permission signal ENABLE is returned to the prohibited level, and the transmission permission bit TXE of the control register RG is returned to the prohibited level (ST45). As a result, the rotation position of the effect motor Mj connected to the general-purpose driver DVi whose setting data has been updated is updated.
以上の通り、本実施例では、ステップST31〜ST45の処理によって、2個の汎用ドライバDViの設定レジスタに対する設定処理が一括して完了し、汎用ドライバDV0〜DV1から駆動データΦ1〜Φ4を受けた演出モータMxは、1mS毎に適宜な歩進動作を実行することになり、精密なモータ演出が可能となる。また、回転開始時や回転停止時にも、円滑な移行動作(フェースイン/フェーズアウト)が可能となる。   As described above, in the present embodiment, the setting processing for the setting registers of the two general-purpose drivers DVi is completed at once by the processing of steps ST31 to ST45, and the drive data Φ1 to Φ4 are received from the general-purpose drivers DV0 to DV1. The effect motor Mx executes an appropriate stepping operation every 1 mS, and a precise motor effect is possible. In addition, a smooth transition operation (face-in / phase-out) is possible even when rotation is started or stopped.
ところで、上記の実施例では、動作許可信号ENABLE0が使用され、モータ駆動状態を更新するタイミングが、動作許可信号ENABLE0によって規定されているが、何ら限定されない。すなわち、一連のシリアルデータの最後に、終了コマンド(ピリオドコマンド)を送信する構成を採れば、ピリオドコマンド受信したことを認識した汎用ドライバDViの内部処理に基づいてモータ駆動状態を更新することができる。但し、この場合には、汎用ドライバDViの動作許可状態を制御するため、一連の設定データの送信に先行して、スタートコマンド(開始コマンド)を送信する必要がある。   In the above embodiment, the operation permission signal ENABLE0 is used and the timing for updating the motor drive state is defined by the operation permission signal ENABLE0. However, the operation permission signal ENABLE0 is not limited at all. That is, if a configuration in which an end command (period command) is transmitted at the end of a series of serial data, the motor drive state can be updated based on the internal processing of the general-purpose driver DVi that recognizes that the period command has been received. . However, in this case, in order to control the operation permission state of the general-purpose driver DVi, it is necessary to transmit a start command (start command) prior to transmission of a series of setting data.
このような実施例の場合、例えば、設定レジスタGR0〜GR2の設定データを更新する場合には、[スタートコマンド]→[汎用ドライバDV0を規定するスレーブアドレス(40H)]→[設定レジスタGR0を特定するサブアドレス]→[設定レジスタGR0に対する設定データ]→[設定レジスタGR1を特定するサブアドレス]→[設定レジスタGR1に対する設定データ]→[設定レジスタGR2を特定するサブアドレス]→[設定レジスタGR2に対する設定データ]の送信処理を含んで、汎用ドライバDV0に対して複数バイト長のシリアルデータが送信される。なお、設定レジスタGR0〜DG2の設定処理に先行して、他の設定レジスタ(MR0〜MRn)に対してn+1個の設定データが送信される場合、設定データ全体ではn+4バイトとなり、各々にサブアドレスが付加されるので、送信データは、合計2×(n+4)バイトとなる。なお、開始コマンドと終了コマンドを考慮すると、2×(n+4)+2バイトのシリアルデータが送信される。   In this embodiment, for example, when updating the setting data in the setting registers GR0 to GR2, [Start command] → [Slave address (40H) defining the general-purpose driver DV0] → [Specify setting register GR0] Sub-address to be set] → [setting data for setting register GR0] → [sub-address specifying setting register GR1] → [setting data to setting register GR1] → [sub-address specifying setting register GR2] → [setting data to setting register GR2] In other words, serial data having a plurality of bytes is transmitted to the general-purpose driver DV0. If n + 1 pieces of setting data are transmitted to the other setting registers (MR0 to MRn) prior to setting processing of the setting registers GR0 to DG2, the entire setting data has n + 4 bytes, and each has a subaddress. Therefore, the total amount of transmission data is 2 × (n + 4) bytes. In consideration of the start command and the end command, serial data of 2 × (n + 4) +2 bytes is transmitted.
図14は、動作許可信号ENABLE0を使用しない汎用ドライバDViについて、設定データを更新するシリアルデータ送信処理を示すフローチャートである。この場合にも、複数の汎用ドライバDVi(例えばDV0とDV1)に対して、同様の処理(ST71〜ST86)が繰り返される。   FIG. 14 is a flowchart showing a serial data transmission process for updating the setting data for the general-purpose driver DVi that does not use the operation enable signal ENABLE0. Also in this case, the same processing (ST71 to ST86) is repeated for a plurality of general-purpose drivers DVi (for example, DV0 and DV1).
以下説明すると、最初に、シリアルポートS0の送信データレジスタDRに、1バイト長のスタートコマンド(例えばFFH)を書込む(ST71)。そして、制御レジスタRGのエンプティビットEMPを判定することで、スタートコマンドのシリアル送信が開始されるのを待つ(ST72)。そして、制御レジスタRGのエンプティビットEMPがEMP=1となると、当該汎用ドライバDViのスレーブアドレスを、送信データレジスタDRに書込む(ST73)。なお、スレーブアドレスは、その汎用ドライバDViに付番されたポート番号(例えば40Hや41H)に他ならない。   In the following, first, a 1-byte start command (for example, FFH) is written in the transmission data register DR of the serial port S0 (ST71). Then, the start bit serial transmission of the start command is awaited by determining the empty bit EMP of the control register RG (ST72). When the empty bit EMP of the control register RG becomes EMP = 1, the slave address of the general-purpose driver DVi is written into the transmission data register DR (ST73). The slave address is nothing but a port number (for example, 40H or 41H) assigned to the general-purpose driver DVi.
次に、エンプティビットEMPがEMP=1となるのを待ち(ST74)、スレーブアドレス(ポート番号)のシリアル送信が開始されると、変数jをゼロに初期設定する(ST75)。続いて、変数jをインクリメントした後(ST76)、サブアドレスをシリアルポートS0の送信データレジスタDRに書込む(ST77)。ここで、サブアドレスとは、設定レジスタ(MR0〜MRn,GR0〜GR2)を特定するレジスタ番号である。   Next, it waits for the empty bit EMP to become EMP = 1 (ST74), and when serial transmission of the slave address (port number) is started, the variable j is initialized to zero (ST75). Subsequently, after incrementing the variable j (ST76), the subaddress is written to the transmission data register DR of the serial port S0 (ST77). Here, the sub-address is a register number that specifies the setting register (MR0 to MRn, GR0 to GR2).
次に、エンプティビットEMPがEMP=1となるのを待ち(ST78)、EMP=1となれば、先のサブアドレス(レジスタ番号)で特定される設定レジスタに送信すべき設定データを送信データレジスタDRに書込む(ST79)。なお、設定レジスタ(MR0〜MRn)に対する設定データは、予め規定された固定値であり、設定レジスタ(GR0〜GR2)に対する設定データは、モータ出力バッファBUFから読み出される。   Next, it waits for the empty bit EMP to become EMP = 1 (ST78). If EMP = 1, the setting data to be transmitted to the setting register specified by the previous subaddress (register number) is transmitted to the transmission data register DR. (ST79). Note that the setting data for the setting registers (MR0 to MRn) is a predetermined fixed value, and the setting data for the setting registers (GR0 to GR2) is read from the motor output buffer BUF.
以下同様であり、設定データのシリアル送信が開始されると(ST80)、それが最終の設定データでない限り(ST81がNo)、次のサブアドレス(レジスタ番号)をシリアルポートS0の送信データレジスタDRに書込み(ST76〜ST77)、同様のシリアルデータ送信処理を繰り返す。   The same applies to the following. When serial transmission of setting data is started (ST80), unless it is final setting data (ST81 is No), the next subaddress (register number) is stored in the transmission data register DR of the serial port S0. Writing (ST76 to ST77) and similar serial data transmission processing are repeated.
一方、最終の設定データのシリアル送信が開始された場合には(ST81がYes)、続いて、当該汎用ドライバDViへのシリアル送信が終了したことを示すピリオドコマンドを送信データレジスタDRに書込む(ST82)。そして、ピリオドコマンドのシリアル送信が開始されたら(ST83)、この送信時間を確保した上で(ST84)、スレーブアドレス(ポート番号)を更新して、同様のシリアルデータ送信処理(ST71〜ST85)を繰り返す。   On the other hand, when serial transmission of the final setting data is started (Yes in ST81), a period command indicating that serial transmission to the general-purpose driver DVi is completed is subsequently written in the transmission data register DR ( ST82). When serial transmission of a period command is started (ST83), the transmission time is secured (ST84), the slave address (port number) is updated, and similar serial data transmission processing (ST71 to ST85) is performed. repeat.
以上の通り、図13や図14の実施例では、設定レジスタ(MR0〜MRn)に対する設定データを1mS毎に繰り返し設定している。しかし、この設定データが、予め規定された固定値である場合には、この設定処理を一度だけ実行し、その後の設定処理を省略するのも好適である。この場合、1mS毎に繰り返し設定すべきデータは、設定レジスタ(GR0〜GR2)に対する3バイト長の設定データに過ぎないので、シリアル送信処理を大幅に簡素化することができる。ちなみに、汎用ドライバDV0にシリアル送信されるデータ量は、図13の実施例では、スレーブアドレス+開始レジスタ番号+3個の設定データ(3バイト)の合計5バイトであり、図14の実施例では、スタートコマンド+スレーブアドレス+3×(サブアドレス+設定データ)+ピリオドコマンドの合計9バイトとなる。   As described above, in the embodiments shown in FIGS. 13 and 14, the setting data for the setting registers (MR0 to MRn) is repeatedly set every 1 mS. However, when the setting data is a fixed value defined in advance, it is also preferable to execute this setting process only once and omit the subsequent setting process. In this case, the data to be repeatedly set every 1 mS is only 3-byte length setting data for the setting registers (GR0 to GR2), so that the serial transmission process can be greatly simplified. Incidentally, the amount of data serially transmitted to the general-purpose driver DV0 is a total of 5 bytes of slave address + start register number + 3 setting data (3 bytes) in the embodiment of FIG. 13, and in the embodiment of FIG. The total number of start command + slave address + 3 × (sub address + setting data) + period command is 9 bytes.
このような構成を採る場合には、FIFOバッファを設けたシリアルポートS0を使用するのが特に好適であり、極限的にシリアルデータ送信処理を簡素化することができる。ここで、FIFOバッファとは、所定単位長(複数バイト)のパラレルデータを一時保存可能なFIFO(First In First Out)構造の記憶領域を意味し、1バイトのシリアルデータがシリアルポートSiから送信さる毎に、次の1バイトデータが送信データレジスタDRに自動的に補給される構成を有している。すなわち、図15(b)に示す通り、FIFOバッファは、CPUコアからアクセス可能に構成され、最初にFIFOバッファに格納されたデータから順番に、1バイト毎に、送信データレジスタDRに自動転送され(First In First Out)、送信シフトレジスタSRを経由して、シリアルデータSDATAとして出力される。   When such a configuration is adopted, it is particularly preferable to use the serial port S0 provided with a FIFO buffer, and the serial data transmission processing can be simplified extremely. Here, the FIFO buffer means a storage area of a FIFO (First In First Out) structure in which parallel data of a predetermined unit length (a plurality of bytes) can be temporarily stored, and 1-byte serial data is transmitted from the serial port Si. Each time, the next 1-byte data is automatically supplied to the transmission data register DR. That is, as shown in FIG. 15B, the FIFO buffer is configured to be accessible from the CPU core, and is automatically transferred to the transmission data register DR for each byte in order from the data stored in the FIFO buffer first. (First In First Out) is output as serial data SDATA via the transmission shift register SR.
したがって、CPUは、FIFOバッファに一連のシリアルデータを書込んだ後は、特段、その後の処理に関与する必要がない。この場合の処理は、例えば、図15(a)に示す通りであり、CPUは、一群のデータをFIFOバッファに書込み(ST91)、FIFOバッファが空になるのを待てば良い(ST92)。   Therefore, the CPU does not need to be particularly involved in the subsequent processing after writing a series of serial data in the FIFO buffer. The processing in this case is, for example, as shown in FIG. 15A, and the CPU may write a group of data into the FIFO buffer (ST91) and wait for the FIFO buffer to become empty (ST92).
ところで、上記の各実施例では、専ら、CPUが、制御レジスタを繰り返しreadして、制御レジスタのempty ビットEMPをチェックする構成を採ったが、送信データレジスタDRが空(empty )になったタイミングや、FIFOバッファに空き(空き領域)が生じたタイミングで、CPUに割込みをかける構成を採るのも好適である。この場合、CPUは割込み要求に対応して、送信データレジスタDRに1バイトデータを書込むか、FIFOバッファに所定単位長のデータを書込めば良い。   By the way, in each of the above embodiments, the CPU exclusively reads the control register repeatedly and checks the empty bit EMP of the control register, but the timing when the transmission data register DR becomes empty (empty). It is also preferable to adopt a configuration in which the CPU is interrupted at the timing when the FIFO buffer is empty (empty area). In this case, in response to the interrupt request, the CPU may write 1-byte data into the transmission data register DR or write data of a predetermined unit length into the FIFO buffer.
以上、チャンネルCH0〜CH3の汎用ドライバDViに関して、シリアル信号(設定データSDATA0〜SDATA3)の出力処理について詳細に説明したので、続いて、演出ボタン11のスイッチ信号や、原点スイッチ信号SNをシリアル信号として取得するシリアル信号取得処理(ST23)について説明する。   The serial signal (setting data SDATA0 to SDATA3) output processing has been described in detail above for the general-purpose driver DVi of the channels CH0 to CH3. Subsequently, the switch signal of the effect button 11 and the origin switch signal SN are used as serial signals. The serial signal acquisition process (ST23) to be acquired will be described.
図16は、シリアル信号の伝送に関する枠中継基板35の回路構成を図示したものである。図16(a)に示す通り、枠中継基板35は、シフトレジスタ50と、入力バッファ回路51と、フィルタ回路52とを有して構成されている。入力バッファ回路51は、プルアップ抵抗RとインバータINとを有して構成されて、演出ボタン11から受けるスイッチ信号と、原点スイッチ信号SN0〜SN5とを論理反転させている。この実施例では、枠側の演出モータMOiに関して原点スイッチ信号SNは6ビット長であり、また、演出ボタン11が2接点を有しているので、合計8ビット長のスイッチ信号が、入力バッファ回路51を経由して、シフトレジスタ50の8個の入力端子(A〜H)に供給されている。   FIG. 16 illustrates a circuit configuration of the frame relay board 35 related to transmission of a serial signal. As shown in FIG. 16A, the frame relay board 35 includes a shift register 50, an input buffer circuit 51, and a filter circuit 52. The input buffer circuit 51 includes a pull-up resistor R and an inverter IN, and logically inverts the switch signal received from the effect button 11 and the origin switch signals SN0 to SN5. In this embodiment, the origin switch signal SN for the frame-side effect motor MOi is 6 bits long, and the effect button 11 has two contacts, so that a switch signal having a total length of 8 bits is input to the input buffer circuit. 51 is supplied to eight input terminals (A to H) of the shift register 50.
フィルタ回路52は、50〜100Ω程度の抵抗R1,R2と、50〜100pF程度のコンデンサC1,C2とで構成されたCRローパスフィルタを構成している。このように、本実施例では、フィルタ回路52の時定数を2.5〜10×10−9[S]に設計しており、ボーレート2Mbps〜8Mbps程度の通信速度でも、オーバシュートやアンダーシュートを抑制して誤動作のないシリアル通信を実現することができる。   The filter circuit 52 constitutes a CR low-pass filter composed of resistors R1 and R2 of about 50 to 100Ω and capacitors C1 and C2 of about 50 to 100 pF. As described above, in this embodiment, the time constant of the filter circuit 52 is designed to be 2.5 to 10 × 10 −9 [S], and overshoot and undershoot are prevented even at a communication speed of about 2 Mbps to 8 Mbps. Suppressing and realizing serial communication without malfunction can be realized.
本実施例のシフトレジスタ50としては、例えば、図16(b)に内部回路を示すTC74VHC165F(東芝)が使用され、そのパラレル入力端子A〜Hには、上記した8ビットのスイッチ信号が供給され、これらパラレル入力端子A〜Hのデータは、ラッチ信号LTの立下りタイミングに同期して内部レジスタに取得されるよう構成されている。   As the shift register 50 of this embodiment, for example, TC74VHC165F (Toshiba) whose internal circuit is shown in FIG. 16B is used, and the above 8-bit switch signal is supplied to its parallel input terminals A to H. The data of these parallel input terminals A to H are configured to be acquired by an internal register in synchronization with the falling timing of the latch signal LT.
ラッチ信号LTは、ワンチップマイコン40のパラレル出力ポートPo’から出力された動作許可信号ENABLE4が論理反転されたものである。そして、動作許可信号ENABLE4がHレベルとなると、ラッチ信号LTがLレベルとなり、パラレル入力端子A〜Hのデータがシフトレジスタ50に取得される。そして、この取得データ(8ビット長のパラレルデータ)は、その後、クロック信号CK4に同期して、出力端子QHから出力されてシリアルデータとなる。先に説明した通り、クロック信号CK4は、ワンチップマイコン40のシリアル入力ポートS4から出力され、シリアルデータSDATA4は、1バイト毎にCPUに取得される。   The latch signal LT is a logical inversion of the operation enable signal ENABLE4 output from the parallel output port Po 'of the one-chip microcomputer 40. When the operation permission signal ENABLE4 becomes H level, the latch signal LT becomes L level, and the data of the parallel input terminals A to H is acquired by the shift register 50. The acquired data (8-bit length parallel data) is then output from the output terminal QH in synchronization with the clock signal CK4 and becomes serial data. As described above, the clock signal CK4 is output from the serial input port S4 of the one-chip microcomputer 40, and the serial data SDATA4 is acquired by the CPU for each byte.
なお、この実施例では、シフトレジスタ50のシリアル入力端子INPUTと禁止端子INHIBITとは、Lレベルに固定されているので、シフトレジスタ50に取得されたデータは、クロック信号CK4の立上りエッジに同期して出力される。そして、シリアル入力ポートS4は、自らが出力するクロック信号CK4の立下りエッジに同期して、シリアルスイッチ信号SDATA4を順番に取得する。   In this embodiment, since the serial input terminal INPUT and the prohibition terminal INHIBIT of the shift register 50 are fixed to the L level, the data acquired by the shift register 50 is synchronized with the rising edge of the clock signal CK4. Is output. The serial input port S4 sequentially acquires the serial switch signal SDATA4 in synchronization with the falling edge of the clock signal CK4 output by itself.
図17は、図8(b)のシリアル信号取得処理(ST23)を説明するフローチャートである。シリアル信号取得処理(ST23)は、シリアルポートS4に関する処理であり、CPUは、先ず、動作許可信号ENABLE4をHレベルに設定した後、適宜なタイミングでLレベルに戻す(ST95)。シリアル信号取得処理(ST23)における動作許可信号ENABLE4は、これが論理反転されることで、ラッチ信号LTとして機能する。したがって、シフトレジスタ50は、動作許可信号ENABLE4=Hの立上りタイミングで、原点検出センサSN0〜SN5や、演出スイッチ11のスイッチデータを取得することになる。   FIG. 17 is a flowchart for explaining the serial signal acquisition process (ST23) of FIG. The serial signal acquisition process (ST23) is a process related to the serial port S4. The CPU first sets the operation permission signal ENABLE4 to the H level and then returns it to the L level at an appropriate timing (ST95). The operation enable signal ENABLE4 in the serial signal acquisition process (ST23) functions as a latch signal LT by logically inverting it. Therefore, the shift register 50 acquires the switch data of the origin detection sensors SN0 to SN5 and the effect switch 11 at the rising timing of the operation permission signal ENABLE4 = H.
そこで、CPUは、送信許可ビットTXEや受信許可ビットRXEをHレベルにする(ST96)。その結果、ワンチップマイコン40のシリアル入力ポートS4は、送信許可状態かつ受信許可状態になる。そこで、次に、ダミーデータを送信データレジスタDRに出力することで、シリアル入力ポートS4からクロック信号CK4の出力を開始させる(ST97)。   Therefore, the CPU sets the transmission permission bit TXE and the reception permission bit RXE to the H level (ST96). As a result, the serial input port S4 of the one-chip microcomputer 40 is in a transmission permission state and a reception permission state. Therefore, next, output of the clock signal CK4 from the serial input port S4 is started by outputting dummy data to the transmission data register DR (ST97).
この動作によって、枠中継基板の35のシフトレジスタ50は、センサ信号SN0〜SN5や、演出ボタン11のスイッチ信号を、チャンネルCH4のシリアルデータSDATA4として1ビット毎に出力する。このシリアルデータSDATA4は、受信シフトレジスタSR’に1ビット毎に取得されるが、8ビットの取得が終われば、1バイトデータとして受信データレジスタDR’に転送されると共に、所定の制御レジスタRGの完了ビットFULLがHレベル(完了レベル)となる。そこで、CPUは、完了ビットFULLがHレベルであることを確認すると(ST98)、受信データレジスタDR’から受信データを取得する(ST99)。次に、必要な取得処理を終えたCPUは、送信許可ビットTXEや受信許可ビットRXEをLレベルにする(ST100)。なお、このようにして取得されたデータは、入力検知処理(ST13)や、モータ更新処理(ST20)で参照されることで、演出ボタン11や、演出モータMx,MOiに関する適宜な演出処理が実現される。   By this operation, the shift register 50 of the frame relay board 35 outputs the sensor signals SN0 to SN5 and the switch signal of the effect button 11 as the serial data SDATA4 of the channel CH4 for each bit. The serial data SDATA4 is acquired for each bit in the reception shift register SR ′. When the acquisition of 8 bits is completed, the serial data SDATA4 is transferred to the reception data register DR ′ as 1-byte data and stored in a predetermined control register RG. The completion bit FULL becomes H level (completion level). Therefore, when the CPU confirms that the completion bit FULL is at the H level (ST98), the CPU acquires the reception data from the reception data register DR '(ST99). Next, the CPU that has completed the necessary acquisition processing sets the transmission permission bit TXE and the reception permission bit RXE to the L level (ST100). The data acquired in this way is referred to in the input detection process (ST13) and the motor update process (ST20), thereby realizing an appropriate effect process related to the effect button 11 and the effect motors Mx and MOi. Is done.
以上、実施例について詳細に説明したが、具体的な記載内容は何ら本発明を限定せず、各種の改変が可能である。例えば、実施例では、演出モータMx,MOiを高精度で制御するべく1mS毎のシリアル信号取得処理(ST23)を実行したが、演出モータMx,MOiの回転速度や制御精度に対応して、3〜5mS毎の処理としても良い。   Although the embodiments have been described in detail above, the specific description does not limit the present invention and various modifications can be made. For example, in the embodiment, serial signal acquisition processing (ST23) is performed every 1 mS in order to control the production motors Mx and MOi with high accuracy. However, according to the rotation speed and control accuracy of the production motors Mx and MOi, 3 It is good also as a process for every 5 mS.
また、実施例では、盤側部材GM2である演出モータMxについては、説明の便宜上、単一の原点検出センサPHしか設けなかったが、何ら限定されず、むしろ複数の演出モータM1〜M9の各々に、原点その他の位置を検出する位置センサを設けるのが好適である。この場合には、複数ビットのセンサ出力信号は、図16と同様の回路を経て、シリアル信号としてワンチップマイコン40のシリアル入力ポートSiに伝送され、図17と同様の処理でCPUに取得される。   In the embodiment, the production motor Mx that is the board side member GM2 is provided with only a single origin detection sensor PH for convenience of explanation, but is not limited in any way, and rather each of the production motors M1 to M9. In addition, it is preferable to provide a position sensor for detecting the origin and other positions. In this case, the multi-bit sensor output signal is transmitted as a serial signal to the serial input port Si of the one-chip microcomputer 40 through the same circuit as in FIG. 16, and is acquired by the CPU by the same process as in FIG. .
なお、上記の実施例では、もっぱら演出モータMx,MOiで駆動される可動演出体AMUについて説明したが、電磁ソレノイドの通電の有無に基づいて往復運動する複数の可動演出体を追加して設けるのが好適である。この場合、枠側及び盤側に配置された電磁ソレノイドについても、演出モータを駆動する汎用ドライバと同じ汎用ドライバDViによって同期して駆動制御することができる。   In the above-described embodiment, the movable effector AMU driven exclusively by the effect motors Mx and MOi has been described. However, a plurality of movable effectors that reciprocate based on whether or not the electromagnetic solenoid is energized are additionally provided. Is preferred. In this case, the electromagnetic solenoids arranged on the frame side and the board side can also be driven and controlled in synchronization by the same general-purpose driver DVi as the general-purpose driver that drives the effect motor.
このような場合には、枠側の電磁ソレノイドは、例えば、チャンネルCH2の演出モータMOiと共に、シリアル出力ポートS2から出力される設定データSDATA2によって開閉制御される。また、盤側の電磁ソレノイドは、例えば、チャンネルCH0の演出モータMxと共に、シリアル出力ポートS0から出力される設定データSDATA2によって開閉制御される。   In such a case, the electromagnetic solenoid on the frame side is controlled to open / close by setting data SDATA2 output from the serial output port S2 together with the effect motor MOi of the channel CH2, for example. The electromagnetic solenoid on the panel side is controlled to open and close by setting data SDATA2 output from the serial output port S0 together with the effect motor Mx of the channel CH0, for example.
同様に、実施例では、枠中継基板35には、演出モータMOiの原点スイッチ信号SNを受けるシフトレジスタ50を1個配置したが、何ら限定されず、他のセンサ信号を受ける別のシフトレジスタ50を配置するのも好適である。   Similarly, in the embodiment, one shift register 50 that receives the origin switch signal SN of the effect motor MOi is arranged on the frame relay board 35, but there is no limitation, and another shift register 50 that receives other sensor signals is provided. It is also suitable to arrange.
この場合、複数のシフトレジスタ50・・・50を縦続接続すれば、シリアル入力ポートS4から出力されるクロック信号CK4のクロック数を増やすだけで、全てのセンサ信号を取得することができる。図18(a)は、シフトレジスタ50を2個配置する回路構成を例示したものであり、動作許可信号ENABLE4をH→L→Hと変化させて2バイト長のデータを、シフトレジスタ50,50に取得させた後、16ビットのクロック信号CK4を供給すれば、2バイト長のシリアル信号SDATA4を取得することができる。なお、この場合のシリアル信号取得処理は、図17の破線に示す通りであり、1バイトデータが複数回にわたって取得される。   In this case, if a plurality of shift registers 50... 50 are connected in cascade, all sensor signals can be acquired simply by increasing the number of clock signals CK4 output from the serial input port S4. FIG. 18A illustrates a circuit configuration in which two shift registers 50 are arranged. The operation permission signal ENABLE4 is changed from H → L → H to convert 2-byte data into the shift registers 50, 50. Then, if a 16-bit clock signal CK4 is supplied, a 2-byte serial signal SDATA4 can be acquired. The serial signal acquisition process in this case is as shown by the broken line in FIG. 17, and 1-byte data is acquired a plurality of times.
なお、シリアル入力ポートS4に限定されず、他のシリアルポートを使用しても良く、また、位置センサなどのセンサ信号に限らないことは言うまでもない。また、盤側にも同様のシフトレジスタを配置しても良いことは先に説明した通りである。   Needless to say, the present invention is not limited to the serial input port S4, and other serial ports may be used, and the present invention is not limited to sensor signals such as position sensors. Further, as described above, a similar shift register may be arranged on the board side.
図18(b)は、高度な演出動作を精密に実現する回路構成を図示したものであり、CH0〜CH5のシリアル伝送に関して、枠側部材GM1と盤側部材GM2と演出制御部22’との関係を示している。   FIG. 18B illustrates a circuit configuration that precisely realizes an advanced performance operation. Regarding serial transmission of CH0 to CH5, the frame side member GM1, the panel side member GM2, and the performance control unit 22 ′ Showing the relationship.
この場合には、ランプ群を制御するシリアルポート(CH0,CH3)と、モータ群を制御するシリアルポート(CH1,CH4)と、センサ信号やスイッチ信号を受けるシリアルポート(CH2,CH5)とを分離することで、各々の目的に対応した最適な動作間隔を実現している。例えば、モータ演出時には、モータ群が1mS程度の時間間隔で制御され、ランプ群は、定常的に16mS程度の時間間隔で制御される。また、センサ信号やスイッチ信号は、通常時は、例えば、16mS程度の時間間隔で取得され、モータ演出時には1mS程度の時間間隔で取得される。   In this case, the serial ports (CH0, CH3) for controlling the lamp group, the serial ports (CH1, CH4) for controlling the motor group, and the serial ports (CH2, CH5) for receiving sensor signals and switch signals are separated. By doing so, the optimum operation interval corresponding to each purpose is realized. For example, at the time of motor production, the motor group is controlled at a time interval of about 1 mS, and the lamp group is constantly controlled at a time interval of about 16 mS. In addition, the sensor signal and the switch signal are acquired at a time interval of about 16 mS, for example, at a normal time, and are acquired at a time interval of about 1 mS, for a motor effect.
また、各シリアルポートは、対象部材が枠側部材であるか盤側部材であるかの違いに応じて、別々に割り当てられているので、遊技機の機種の違いに応じた最適な制御が可能となる。   In addition, each serial port is assigned separately depending on whether the target member is a frame side member or a board side member, so optimal control according to the type of gaming machine is possible It becomes.
なお、実施例では、もっぱら弾給遊技機について説明したが、本発明の適用は、弾球遊技機や回胴遊技機に限定されないのは勿論である。   In addition, although the embodiment explained exclusively the bullet feeding game machine, it is needless to say that the application of the present invention is not limited to the ball ball game machine and the spinning cylinder game machine.
GM 遊技機
GM1 枠側部材
GM2 盤側部材
AMU 可動演出体
PH 位置センサ
22’ 演出制御手段
S0〜S2 シリアルポート
DRi ドライバ
CK クロック信号
SDATA シリアル検出信号
GM gaming machine GM1 frame side member GM2 board side member AMU movable effector PH position sensor 22 'effect control means S0 to S2 serial port DRi driver CK clock signal SDATA serial detection signal
上記の目的を達成するため、本発明は、枠側部材と、枠側部材に対して着脱可能に取り付けられる盤側部材とを有する遊技機であって、盤側部材と枠側部材には、可動演出を実行する一又は複数の可動演出体と、点灯動作を実現する発光体とが、各々含まれており、可動演出と点灯動作の全部又は一部は、盤側部材である演出制御手段が、クロック信号に同期して出力するシリアル信号を受けて、そのシリアル信号に基づいて所定の駆動対象物を駆動制御する同一又は類似の構成のドライバによって実現され、前記ドライバには、各々、ポートアドレスが付番されていると共に、レジスタアドレスを有する複数ビット長の設定レジスタが複数個内蔵されており、演出制御手段は、ポートアドレスと、設定レジスタを特定するレジスタアドレスと、設定レジスタへの設定データを、クロック信号に同期して出力するシリアルポートを内蔵するワンチップマイコンを有して構成され、ポートアドレスで特定された所定のドライバは、その後に受けるレジスタアドレスと設定データとに基づいて、前記駆動制御を実現しているIn order to achieve the above object, the present invention is a gaming machine having a frame side member and a board side member that is detachably attached to the frame side member, and the board side member and the frame side member include: One or a plurality of movable effectors that execute a movable effect and a light emitter that realizes a lighting operation are included, respectively , and all or part of the movable effect and the lighting operation are effect control means that is a board-side member Is realized by a driver having the same or similar configuration that receives a serial signal that is output in synchronization with a clock signal and drives and controls a predetermined drive object based on the serial signal. Addresses are numbered and a plurality of multi-bit length setting registers having register addresses are built in, and the production control means includes a port address and a register address for specifying the setting register. A one-chip microcomputer with a built-in serial port that outputs the setting data to the setting register in synchronization with the clock signal. The specified driver specified by the port address is set with the register address received after that. The drive control is realized based on the data .

Claims (10)

  1. 枠側部材と、枠側部材に対して着脱可能に取り付けられる盤側部材とを有する遊技機であって、
    盤側部材と枠側部材には、可動演出を実行する1又は複数の可動演出体が各々含まれており、
    可動演出体の全ては、盤側部材である演出制御部が、クロック信号に同期して出力するシリアル信号を受けて、そのシリアル信号が指定する可動演出を実行するよう構成されている遊技機。
    A gaming machine having a frame side member and a board side member detachably attached to the frame side member,
    Each of the board-side member and the frame-side member includes one or a plurality of movable effect bodies that execute the movable effect,
    All of the movable effects are game machines configured such that an effect control unit, which is a board-side member, receives a serial signal output in synchronization with a clock signal and executes a movable effect specified by the serial signal.
  2. 前記可動演出体は、ソレノイド及び/又はモータで構成された可動部材の動作に基づいて可動演出を実現しており、
    前記可動部材は、シリアル信号を受けるドライバによって駆動制御されている請求項1に記載の遊技機。
    The movable effect body realizes a movable effect based on the operation of a movable member composed of a solenoid and / or a motor,
    The gaming machine according to claim 1, wherein the movable member is driven and controlled by a driver that receives a serial signal.
  3. 前記ドライバは、複数の可動部材を駆動制御している請求項2に記載の遊技機。   The gaming machine according to claim 2, wherein the driver controls driving of a plurality of movable members.
  4. 複数のドライバに対して、同一のシリアル信号が共通的に伝送される一方、共通的に伝送されるシリアル信号には、ドライバを特定するアドレス情報が含まれており、
    アドレス情報で特定されたドライバは、伝送されたシリアル信号を選択的に受信して可動演出を実行するよう構成されている請求項2又は3に記載の遊技機。
    While the same serial signal is commonly transmitted to a plurality of drivers, the commonly transmitted serial signal includes address information that identifies the driver,
    The gaming machine according to claim 2 or 3, wherein the driver specified by the address information is configured to selectively receive the transmitted serial signal and execute a movable effect.
  5. 前記シリアル信号には、ソレノイドの通電の有無を規定する1ビット信号、及び/又は、モータの回転位置を規定する複数ビット信号が含まれている請求項2〜4の何れかに記載の遊技機。   The gaming machine according to any one of claims 2 to 4, wherein the serial signal includes a 1-bit signal that specifies whether or not a solenoid is energized and / or a multi-bit signal that specifies a rotational position of a motor. .
  6. 盤側部材と枠側部材には、点灯動作を実現する発光体が各々含まれており、
    盤側部材と枠側部材の発光体は、盤側部材である演出制御部が、クロック信号に同期して出力するシリアル信号を受けて、そのシリアル信号が指定する動作を実行するよう構成されている請求項1〜5の何れかに記載の遊技機。
    The board side member and the frame side member each include a light emitter that realizes a lighting operation,
    The board-side member and frame-side member light emitters are configured such that the presentation control unit, which is the board-side member, receives a serial signal output in synchronization with the clock signal and executes an operation specified by the serial signal. The gaming machine according to any one of claims 1 to 5.
  7. 前記発光体は、シリアル信号を受けるドライバによって駆動制御されている請求項6に記載の遊技機。   The gaming machine according to claim 6, wherein the light emitter is driven and controlled by a driver that receives a serial signal.
  8. 発光体を駆動制御するドライバは、可動部材を駆動制御するドライバと同一又は類似の構成であり、
    シリアル信号に含まれているアドレス情報で特定されるドライバは、同じシリアル信号に含まれている制御情報に基づいて、対応する駆動制御を実行する請求項6又は7に記載の遊技機。
    The driver that drives and controls the light emitter has the same or similar configuration as the driver that drives and controls the movable member.
    The gaming machine according to claim 6 or 7, wherein the driver specified by the address information included in the serial signal performs corresponding drive control based on the control information included in the same serial signal.
  9. 前記クロック信号と前記シリアル信号は、演出制御部のシリアルポートから出力されており、盤側と枠側の可動演出体には、各々異なるシリアルポートからシリアル信号が出力されるよう構成されている請求項1〜8の何れかに記載の遊技機。   The clock signal and the serial signal are output from the serial port of the effect control unit, and the serial signals are output from different serial ports to the movable effector on the board side and the frame side, respectively. Item 9. The gaming machine according to any one of Items 1 to 8.
  10. 前記クロック信号と前記シリアル信号は、演出制御部のシリアルポートから出力されており、可動演出体と発光体には、各々異なるシリアルポートからシリアル信号が出力されるよう構成されている請求項6〜9の何れかに記載の遊技機。   The clock signal and the serial signal are output from a serial port of an effect control unit, and the serial signal is output from a different serial port to each of the movable effector and the light emitter. The gaming machine according to any one of 9.
JP2015178091A 2015-09-10 2015-09-10 Game machine Pending JP2016005698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015178091A JP2016005698A (en) 2015-09-10 2015-09-10 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015178091A JP2016005698A (en) 2015-09-10 2015-09-10 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013103961A Division JP5813698B2 (en) 2013-05-16 2013-05-16 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017175325A Division JP6570588B2 (en) 2017-09-13 2017-09-13 Game machine

Publications (1)

Publication Number Publication Date
JP2016005698A true JP2016005698A (en) 2016-01-14

Family

ID=55224523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015178091A Pending JP2016005698A (en) 2015-09-10 2015-09-10 Game machine

Country Status (1)

Country Link
JP (1) JP2016005698A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006255337A (en) * 2005-03-18 2006-09-28 Daiichi Shokai Co Ltd Game machine
JP2012105758A (en) * 2010-11-16 2012-06-07 Fujishoji Co Ltd Game machine
JP2012152649A (en) * 2012-05-25 2012-08-16 Fujishoji Co Ltd Game machine
JP2013022300A (en) * 2011-07-22 2013-02-04 Fujishoji Co Ltd Game machine
JP5813698B2 (en) * 2013-05-16 2015-11-17 株式会社藤商事 Game machine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006255337A (en) * 2005-03-18 2006-09-28 Daiichi Shokai Co Ltd Game machine
JP2012105758A (en) * 2010-11-16 2012-06-07 Fujishoji Co Ltd Game machine
JP2013022300A (en) * 2011-07-22 2013-02-04 Fujishoji Co Ltd Game machine
JP2012152649A (en) * 2012-05-25 2012-08-16 Fujishoji Co Ltd Game machine
JP5813698B2 (en) * 2013-05-16 2015-11-17 株式会社藤商事 Game machine

Similar Documents

Publication Publication Date Title
JP5026357B2 (en) Game machine
JP6338616B2 (en) Game machine
JP2015226719A (en) Game machine
JP5572821B2 (en) Game machine
JP2011250967A (en) Game machine
JP4714753B2 (en) Game machine
JP2000070484A (en) Game machine
JP5782425B2 (en) Game machine
JPH10127886A (en) Game machine
JP2018015460A (en) Game machine
JP5607313B2 (en) Semiconductor device
JP5367888B1 (en) Game machine
JP5149429B2 (en) Game machine
JP2013158597A (en) Game machine
JP2017079971A (en) Game machine
JP2007151931A (en) Pachinko game machine
JP2016150137A (en) Game machine
JP2018029977A (en) Game machine
JP4913367B2 (en) Game machine
JP4995803B2 (en) Game machine
JP2007007148A (en) Game machine
JP2013135986A (en) Game machine
JP5390962B2 (en) Game machine
JP5367345B2 (en) Game machine
JP6067054B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20160614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20161213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711