JP2015226333A

JP2015226333A - Power supply unit

Info

Publication number: JP2015226333A
Application number: JP2014107810A
Authority: JP
Inventors: 恭明萬; Yasuaki Yorozu; 亮輔西; Ryosuke Nishi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2014-05-26
Filing date: 2014-05-26
Publication date: 2015-12-14
Anticipated expiration: 2034-05-26
Also published as: JP6326965B2

Abstract

PROBLEM TO BE SOLVED: To provide a power supply device that is able to minimize output voltage change by stabilizing output voltage control in a short time even when the state of load connected changes.SOLUTION: A power supply system is composed by connecting a plurality of power supply modules in parallel. One of the power supply modules is a master module that generates output current during an operation of the power supply system, and the other is a slave module that has an operating state in which output current is generated and a quiescent state in which output current is not generated. In the slave module in an operating state, a digital-analog converter is adjusted such that output from the digital-analog converter is equal to an error voltage. In the slave module in a quiescent state, the digital-analog converter is brought to a retaining state such that reference voltage adjusting means generates an adjustment reference voltage in accordance with the difference between the output from the digital-analog converter and the error voltage.

Description

本発明は、電源装置に関するものであって、詳しくは、複数の電源モジュールを並列に接続して構成する電源装置に関するものである。 The present invention relates to a power supply apparatus, and more particularly, to a power supply apparatus configured by connecting a plurality of power supply modules in parallel.

従来から、複数の電源モジュールを並列接続して構成する電源装置が知られている（例えば、特許文献１を参照）。このような電源装置は、並列に接続された電源モジュールのそれぞれから電力が供給されるので、電源モジュール１台当たりの出力を抑えることができる。したがって、電源モジュール１台当たりの放熱を抑えることができる。また、特定の電源モジュールが故障した場合でも、電源装置全体の出力を継続させることができる。すなわち、冗長性を持たせることができる。以上のとおり、電源モジュールを並列接続して構成する電源装置は、動作の継続性や故障への耐性を向上させることができる。 Conventionally, a power supply device configured by connecting a plurality of power supply modules in parallel is known (see, for example, Patent Document 1). Since such a power supply device is supplied with power from each of the power supply modules connected in parallel, the output per power supply module can be suppressed. Therefore, heat radiation per power supply module can be suppressed. Further, even when a specific power supply module fails, the output of the entire power supply device can be continued. That is, redundancy can be provided. As described above, a power supply device configured by connecting power supply modules in parallel can improve continuity of operation and resistance to failure.

特許文献１の電源装置のようにスイッチング電源装置は、商用電源等から供給される電圧をスイッチング素子によって所望する電圧に変換して供給する（出力する）。このときの変換効率は、電源装置に接続される負荷の大きさ（重さ）に応じて変動する。例えば、大きい負荷（重い負荷）が接続されたとき、スイッチング素子やインダクタの抵抗による損失の影響が大きくなるので、変換効率は低下する。また、小さい負荷（軽い負荷）が接続されたときは、スイッチング素子を駆動させるために消費される電力の影響が大きくなり、変換効率が低下する。したがって、スイッチング電源装置の変換効率は、最も高くなる負荷条件がある。 A switching power supply device, like the power supply device of Patent Document 1, converts a voltage supplied from a commercial power supply or the like into a desired voltage by a switching element and supplies (outputs) the voltage. The conversion efficiency at this time varies according to the size (weight) of the load connected to the power supply device. For example, when a large load (heavy load) is connected, the effect of the loss due to the resistance of the switching element or the inductor becomes large, so that the conversion efficiency decreases. In addition, when a small load (light load) is connected, the influence of the power consumed to drive the switching element increases, and the conversion efficiency decreases. Therefore, there is a load condition in which the conversion efficiency of the switching power supply device is highest.

スイッチング素子を備える電源モジュールを複数並列に接続して構成される電源装置の変換効率を最も高める方法として、電源装置に接続されている負荷が小さい（軽い）ときには、並列に接続されている複数の電源モジュールのうち、一部の電源モジュールから負荷への電力供給を停止させる方法がある。すなわち、電源装置から電力が供給される負荷の大小に応じて各電源モジュールの出力を停止・開始する方法が知られている。この方法によれば、負荷の大きさに応じて、電源モジュール１つ当たりにおける変換効率が最も高くなる領域で使用することができ、電源装置全体としての変換効率を高めることができる。 As a method for maximizing the conversion efficiency of a power supply device configured by connecting a plurality of power supply modules having switching elements in parallel, when the load connected to the power supply device is small (light), the plurality of power supply modules connected in parallel There is a method of stopping power supply from some power supply modules to a load among the power supply modules. That is, a method is known in which the output of each power supply module is stopped and started according to the size of the load supplied with power from the power supply device. According to this method, it can be used in a region where the conversion efficiency per power supply module is highest according to the size of the load, and the conversion efficiency of the entire power supply device can be increased.

上記のような電源装置は、接続されている負荷の状態が変化して大きく（重く）なったとき、出力を停止していた電源モジュールからの出力を再開させる。電源モジュールは、電力を出力しない状態から出力する状態へと遷移するときに、その出力が所定の値で安定するまでに時間を要する。この間、電源装置全体の出力電圧制御は安定しない。言い換えると、複数の電源モジュールを並列接続した従来の電源装置の場合、負荷状態の変動によって電源モジュールの動作状態が変化した後、出力電圧が安定するまで時間を要し、その間、出力電圧には大きな変動が現れる。 When the state of the connected load changes and becomes larger (heavy), the power supply apparatus as described above restarts the output from the power supply module that has stopped the output. When the power supply module transitions from a state in which power is not output to a state in which power is output, it takes time for the output to stabilize at a predetermined value. During this time, the output voltage control of the entire power supply device is not stable. In other words, in the case of a conventional power supply device in which a plurality of power supply modules are connected in parallel, it takes time until the output voltage stabilizes after the operating state of the power supply module changes due to fluctuations in the load state. A big fluctuation appears.

上記のような出力電圧の変動は、急激な負荷状態の変動時においても安定した定電圧が供給される必要がある用途では、許容できない。そこで、急激な負荷状態の変動時においても安定した定電圧が供給される必要がある負荷に用いるとき、電源装置全体の変換効率はある程度低下しても、常に全ての電源モジュールの出力を維持し続ける必要がある。すなわち、従来の電源装置では、負荷が軽い状態であっても、全ての電源モジュールは常に出力状態を維持して、部分的に電源モジュールを停止状態に遷移させることはできなかった。 Such fluctuations in output voltage are unacceptable in applications where a stable constant voltage needs to be supplied even during sudden fluctuations in load conditions. Therefore, when used for a load that needs to be supplied with a stable constant voltage even when there is a sudden change in the load state, the output of all power supply modules is always maintained even if the conversion efficiency of the entire power supply device decreases to some extent. Need to continue. That is, in the conventional power supply device, even if the load is light, all the power supply modules always maintain the output state, and the power supply module cannot be partially shifted to the stop state.

ところで、電源装置を構成する電源モジュールのうち、１つを主たる電源モジュール（マスター電源モジュール）として、その他をマスター電源モジュールに追従するスレーブ電源モジュールとして動作させる方法がある。 By the way, there is a method in which one of the power supply modules constituting the power supply device is operated as a main power supply module (master power supply module) and the other is operated as a slave power supply module following the master power supply module.

ここで、マスター電源モジュールは、出力状態を常に維持し、スレーブ電源モジュールは、負荷条件に応じて、出力状態か又は停止状態のいずれかの状態になるように制御される。すなわち、スレーブモジュール電源モジュールは、出力状態から停止状態、または、停止状態から出力状態、のように状態が遷移する。各々のスレーブ電源モジュールは、その出力電圧を目標値に一致させるよう制御すると同時に、平行して各々の電源モジュールの出力電流が均一になるように制御する。 Here, the master power supply module always maintains the output state, and the slave power supply module is controlled so as to be in either the output state or the stopped state according to the load condition. That is, the state of the slave module power supply module transitions from the output state to the stop state, or from the stop state to the output state. Each slave power supply module is controlled so that its output voltage matches the target value, and at the same time, the output current of each power supply module is controlled to be uniform.

しかし、出力を停止していた各スレーブ電源モジュールを出力状態に移行した時、出力電流を均等にする制御が安定するまでの間、各電源モジュール間の目標値電圧のわずかな差に起因する誤差により、負荷への供給電圧にリップルが生ずる。 However, when each slave power supply module whose output has been stopped is shifted to the output state, an error caused by a slight difference in the target voltage between the power supply modules until the control to equalize the output current is stabilized. As a result, a ripple occurs in the voltage supplied to the load.

すなわち、電源装置の変換効率を高めつつ、負荷変動への追従性を高めるには、さらなる工夫が求められる。 That is, further improvement is required to improve the followability to the load fluctuation while increasing the conversion efficiency of the power supply device.

そこで本発明は、複数の電源モジュールを並列接続して構成する電源装置において、接続される負荷が軽い状態から重い状態に変化しても、電源装置全体の出力電圧制御及び電源モジュール間で電流を均等化させる制御を短時間で安定化させ、出力電圧の変動を小さくする電源装置を提供することを目的とする。 Therefore, the present invention provides a power supply device configured by connecting a plurality of power supply modules in parallel, even if the connected load changes from a light state to a heavy state, the output voltage control of the whole power supply device and the current between the power supply modules. It is an object of the present invention to provide a power supply apparatus that stabilizes equalization control in a short time and reduces fluctuations in output voltage.

本発明は、複数の電源モジュールを並列接続してなる電源装置であって、前記電源モジュールのそれぞれは、基準電圧を発生させる基準電圧発生手段と、前記基準電圧を調整する調整基準電圧を発生させる基準電圧調整手段と、前記電源装置の出力電圧と前記調整基準電圧により調整された前記基準電圧との誤差を示す誤差電圧を発生させる誤差アンプと、前記誤差電圧に基づいてスイッチング素子を駆動する駆動回路と、前記スイッチング素子からの出力電流を検出する電流検出手段と、デジタル−アナログ変換器と、を備え、前記電源モジュールは、前記電源装置の動作中において、出力電流を発生させる１つのマスターモジュールと、出力電流を発生させる動作状態と出力電流を発生させない休止状態のいずれかの状態になるスレーブモジュールと、のいずれかであり、前記動作状態のスレーブモジュールにおいて、前記デジタル−アナログ変換器は出力値が調整される調整状態になり、前記デジタル−アナログ変換器の出力は前記誤差電圧と等しくなるように調整され、前記休止状態のスレーブモジュールにおいて、前記デジタル−アナログ変換器は出力値が維持される維持状態になり、前記基準電圧調整手段は、前記デジタル−アナログ変換器の出力と前記誤差電圧との差に応じて調整基準電圧を発生させる、ことを最も主な特徴とする。 The present invention is a power supply device in which a plurality of power supply modules are connected in parallel, each of the power supply modules generating a reference voltage generating means for generating a reference voltage and an adjustment reference voltage for adjusting the reference voltage. Reference voltage adjusting means, an error amplifier for generating an error voltage indicating an error between the output voltage of the power supply device and the reference voltage adjusted by the adjusted reference voltage, and driving for driving the switching element based on the error voltage A master module for generating an output current during operation of the power supply device, comprising: a circuit; current detection means for detecting an output current from the switching element; and a digital-analog converter. And a slave that is either in an operating state that generates output current or in a dormant state that does not generate output current. In the slave module in the operating state, the digital-analog converter is in an adjustment state in which an output value is adjusted, and the output of the digital-analog converter becomes equal to the error voltage. In the slave module in the dormant state, the digital-analog converter is in a maintenance state in which an output value is maintained, and the reference voltage adjusting means is configured to output the error voltage and the output of the digital-analog converter. The main feature is that an adjustment reference voltage is generated in accordance with the difference.

本発明によれば、接続される負荷が軽い状態から重い状態に変化しても、電源装置全体の出力電圧制御及び電源モジュール間で電流を均等化させる制御を短時間で安定化させ、出力電圧の変動を小さくすることができる。 According to the present invention, even if the connected load changes from a light state to a heavy state, the output voltage control of the entire power supply device and the control for equalizing the current between the power supply modules are stabilized in a short time, and the output voltage Can be reduced.

本発明に係る電源装置の実施例を示すブロック図である。It is a block diagram which shows the Example of the power supply device which concerns on this invention. 上記電源装置を構成する電源モジュールの詳細な構成を示すブロック図である。It is a block diagram which shows the detailed structure of the power supply module which comprises the said power supply device. 上記電源モジュールのうち、マスターモジュールとして機能する電源モジュールの詳細な機能ブロック図である。It is a detailed functional block diagram of the power supply module which functions as a master module among the power supply modules. 上記電源モジュールのうち、スレーブモジュールとして機能し、動作状態にある電源モジュールの詳細な機能ブロック図である。It is a detailed functional block diagram of the power supply module which functions as a slave module among the power supply modules and is in an operating state. 上記電源モジュールのうち、スレーブモジュールとして機能し、休止状態にある電源モジュールの詳細な機能ブロック図である。It is a detailed functional block diagram of the power supply module which functions as a slave module among the said power supply modules, and is in a dormant state. 上記電源モジュールが備える誤差アンプの詳細な構成を示す回路図である。It is a circuit diagram which shows the detailed structure of the error amplifier with which the said power supply module is provided.

●電源装置の全体構成
以下、本発明に係る電源装置の実施例について、図面を参照しながら説明する。図１は、本実施例に係る電源装置１００の構成を示すブロック図である。図１に示されるように、電源装置１００は、４つの電源モジュールと、各電源モジュールの出力端子（Ｖｏｕｔ端子）に接続されるインダクタと、各インダクタに接続されるキャパシタ３０と、を有してなる。４つの電源モジュールは、それぞれ、第１モジュール１１、第２モジュール１２、第３モジュール１３、第４モジュール１４である。また、各電源モジュールの出力端子（Ｖｏｕｔ端子）に接続されるインダクタは、第１インダクタ２１、第２インダクタ２２、第３インダクタ２３、第４インダクタ２４である。 -Overall Configuration of Power Supply Device Hereinafter, embodiments of a power supply device according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of a power supply device 100 according to the present embodiment. As shown in FIG. 1, the power supply apparatus 100 includes four power supply modules, inductors connected to output terminals (Vout terminals) of the power supply modules, and capacitors 30 connected to the inductors. Become. The four power supply modules are a first module 11, a second module 12, a third module 13, and a fourth module 14, respectively. The inductors connected to the output terminal (Vout terminal) of each power supply module are the first inductor 21, the second inductor 22, the third inductor 23, and the fourth inductor 24.

各インダクタとキャパシタ３０によりフィルタ回路が構成される。このフィルタ回路の作用により、各電源モジュールのＶｏｕｔ端子から出力される電圧は平滑化される。平滑化された電圧（出力電圧Ｖｏｕｔ５）が、負荷４０に供給される。 Each inductor and capacitor 30 constitute a filter circuit. By the action of this filter circuit, the voltage output from the Vout terminal of each power supply module is smoothed. The smoothed voltage (output voltage Vout5) is supplied to the load 40.

各電源モジュールは、入力端子であるＶｉｎ端子を備えている。各Ｖｉｎ端子には、電力供給源５０が接続されている。この電力供給源５０から供給される電圧を、入力電圧Ｖｉｎとする。電源装置１００は、入力電圧Ｖｉｎを所望する電圧である出力電圧Ｖｏｕｔ５に変換して出力する。電力供給源５０は、たとえば電池である。出力電圧Ｖｏｕｔ５は、たとえば携帯電子機器に供給する電圧である。すなわち、電源装置１００は、たとえば電池（３Ｖ〜４Ｖ）から携帯電子機器に用いる電圧（１Ｖ）を生成する。なお、以下の説明において、電源装置１００は、いわゆる「降圧型」を前提としている。しかし、本発明は、降圧型に限られるものではない。 Each power supply module includes a Vin terminal which is an input terminal. A power supply source 50 is connected to each Vin terminal. The voltage supplied from the power supply source 50 is defined as the input voltage Vin. The power supply apparatus 100 converts the input voltage Vin into an output voltage Vout5 that is a desired voltage and outputs the output voltage Vout5. The power supply source 50 is a battery, for example. The output voltage Vout5 is a voltage supplied to, for example, a portable electronic device. That is, the power supply device 100 generates a voltage (1 V) used for a portable electronic device from a battery (3 V to 4 V), for example. In the following description, the power supply apparatus 100 is assumed to be a so-called “step-down type”. However, the present invention is not limited to the step-down type.

４つの電源モジュールは、いずれも同じ構成からなる。電源装置１００は、並列された複数の電源モジュールのうち、一つをマスターモジュールとして機能させて、その他をスレーブモジュールとして機能させる。マスターモジュールとして機能する電源モジュールは、電源装置１００の動作中（電源装置１００から負荷４０に出力電圧Ｖｏｕｔ５が供給されている間）は常に出力電流Ｉｏｕｔ４を発生させる状態にある。 All of the four power supply modules have the same configuration. The power supply apparatus 100 causes one of the plurality of power supply modules arranged in parallel to function as a master module and the other to function as a slave module. The power supply module functioning as the master module is in a state in which the output current Iout4 is always generated during the operation of the power supply apparatus 100 (while the output voltage Vout5 is supplied from the power supply apparatus 100 to the load 40).

スレーブモジュールとして機能する電源モジュールは、電源装置１００の動作中において、出力電流Ｉｏｕｔ４を発生させる動作状態（動作状態）と、出力電流Ｉｏｕｔ４を発生させない状態（休止状態）と、を負荷４０に応じて遷移して切り替えられる。 The power supply module functioning as a slave module has an operation state (operation state) in which the output current Iout4 is generated and a state (inactive state) in which the output current Iout4 is not generated according to the load 40 during the operation of the power supply device 100. Transition and switch.

すなわち、電源装置１００が動作中であれば、マスターモジュールは負荷４０の状態（大きさ）に関係なく、出力電流Ｉｏｕｔ４を常に発生させる。一方、スレーブモジュールは、電源装置１００が動作中であっても、負荷４０の状態に応じて、出力電流Ｉｏｕｔ４を発生するか停止するかの状態を遷移する。スレーブモジュールは、負荷４０が大きいときは、すべてのスレーブモジュールにおいて出力電流Ｉｏｕｔ４を発生させる。負荷４０が小さいときは、一部のスレーブモジュールにおいて出力電流Ｉｏｕｔを発生させ、その他のスレーブモジュールは出力電流Ｉｏｕｔ４を発生させない。 That is, when the power supply apparatus 100 is in operation, the master module always generates the output current Iout4 regardless of the state (size) of the load 40. On the other hand, even if the power supply apparatus 100 is in operation, the slave module changes the state of whether to generate or stop the output current Iout4 according to the state of the load 40. When the load 40 is large, the slave module generates an output current Iout4 in all the slave modules. When the load 40 is small, the output current Iout is generated in some slave modules, and the other slave modules do not generate the output current Iout4.

各電源モジュールは、それぞれが発生させる出力電流Ｉｏｕｔ４の大きさ（電流値）を内部で検出できる構成を備えている。また、各電源モジュールは、出力電圧Ｖｏｕｔ５も検出できる構成を備えている。 Each power supply module has a configuration in which the magnitude (current value) of the output current Iout4 generated by each power supply module can be detected internally. Each power supply module has a configuration that can also detect the output voltage Vout5.

図１に示されるように、第１モジュール１１から第４モジュール１４は、それぞれクロック端子（ＣＬＫ端子）を備えている。各ＣＬＫ端子は、配線により接続されている。マスターモジュールである第１モジュール１１は、同期用のクロック信号を生成する。第１モジュール１１で生成されたクロック信号は、ＣＬＫ端子を介して、各スレーブモジュール（第２モジュール１２、第３モジュール１３、第４モジュール１４）にそれぞれ供給される。各電源モジュールは、クロック信号に応じて電力変換処理（スイッチング処理）を実行する。すなわち、並列接続されている各電源モジュールは、クロック信号によって同期して動作する。 As shown in FIG. 1, each of the first module 11 to the fourth module 14 includes a clock terminal (CLK terminal). Each CLK terminal is connected by wiring. The first module 11 that is a master module generates a clock signal for synchronization. The clock signal generated by the first module 11 is supplied to each of the slave modules (second module 12, third module 13, and fourth module 14) via the CLK terminal. Each power supply module executes power conversion processing (switching processing) according to the clock signal. That is, the power supply modules connected in parallel operate in synchronization with the clock signal.

また、図１に示されるように、第１モジュール１１から第４モジュール１４のＶｓｅｎｃｅ端子は、配線により接続されている。第１モジュール１１は、自らの出力電流Ｉｏｕｔ４を検出して、この出力電流Ｉｏｕｔ４の大きさを示す信号（例えば、電圧信号）を生成する。以下において、「出力電流Ｉｏｕｔ４の大きさを示す電圧信号」をＶｓｅｎｓｅ信号６という。マスターモジュールのＶｓｅｎｓｅ信号６は、Ｖｓｅｎｃｅ端子から出力されて、スレーブモジュールのＶｓｅｎｃｅ端子へと入力される。 As shown in FIG. 1, the Vsense terminals of the first module 11 to the fourth module 14 are connected by wiring. The first module 11 detects its own output current Iout4 and generates a signal (for example, a voltage signal) indicating the magnitude of the output current Iout4. Hereinafter, the “voltage signal indicating the magnitude of the output current Iout4” is referred to as a Vsense signal 6. The Vsense signal 6 of the master module is output from the Vsense terminal and input to the Vsense terminal of the slave module.

スレーブモジュールである第２モジュール１２から第４モジュール１４は、第１モジュール１１からのＶｓｅｎｓｅ信号６によって、マスター電源モジュールである第１モジュール１１の出力電流Ｉｏｕｔ５の値を検知する。 The second module 12 to the fourth module 14 that are slave modules detect the value of the output current Iout5 of the first module 11 that is the master power supply module based on the Vsense signal 6 from the first module 11.

また、スレーブモジュールである第２モジュール１２から第４モジュール１４は、第１モジュール１１からのＶｓｅｎｓｅ信号６を受信すると同時に、自らの出力電流Ｉｏｕｔ４を検出する。 Further, the second module 12 to the fourth module 14 which are slave modules receive the Vsense signal 6 from the first module 11 and simultaneously detect their own output current Iout4.

スレーブモジュールである第２モジュール１２から第４モジュール１４は、各々の出力電流Ｉｏｕｔ４と、第１モジュール１１のＶｓｅｎｓｅ６とを比較する。これによって、スレーブモジュールである第２モジュール１２から第４モジュール１４は、自らの出力電流Ｉｏｕｔ４を第１モジュール１１の出力電流Ｉｏｕｔ４に一致させるように動作する。この制御動作によって、全ての電源モジュールの出力電流Ｉｏｕｔ４は等しい値になる。 The second module 12 to the fourth module 14, which are slave modules, compare the respective output currents Iout 4 with Vsense 6 of the first module 11. As a result, the second module 12 to the fourth module 14, which are slave modules, operate so that their output current Iout 4 matches the output current Iout 4 of the first module 11. By this control operation, the output currents Iout4 of all the power supply modules become equal values.

また、第１モジュール１１から第４モジュール１４は、それぞれ、Ｉｓｉｎｋ端子とＩｓｒｃ端子を有していて、配線で接続されている。すなわち、第１モジュール１１のＩｓｉｎｋ端子と第２モジュール１２のＩｓｒｃ端子、第２モジュール１２のＩｓｉｎｋ端子と第３モジュール１３のＩｓｒｃ端子、第３モジュール１３のＩｓｉｎｋ端子と第４モジュール１４のＩｓｒｃ端子は接続されている。 The first module 11 to the fourth module 14 each have an I sink terminal and an I src terminal and are connected by wiring. That is, the I sink terminal of the first module 11 and the I src terminal of the second module 12, the I sink terminal of the second module 12 and the I src terminal of the third module 13, the I sink terminal of the third module 13 and the I src terminal of the fourth module 14 are It is connected.

このように隣接する電源モジュールのＩｓｉｎｋ端子とＩｓｒｃ端子を配線で接続することで、各電源モジュールは並列に接続される。なお、第１モジュール１１のＩｓｒｃ端子は、電力供給源５０に配線で接続されている。また、第４モジュール１４のＩｓｉｎｋは、接地されている。この配線によって、第１モジュール１１はマスターモジュールとして動作するようになり、第２モジュール１２から第４モジュール１４はスレーブモジュールとして動作する。 Thus, the power supply modules are connected in parallel by connecting the I sink terminal and the Isrc terminal of the adjacent power supply modules by wiring. The Isrc terminal of the first module 11 is connected to the power supply source 50 by wiring. Also, the I sink of the fourth module 14 is grounded. With this wiring, the first module 11 operates as a master module, and the second module 12 to the fourth module 14 operate as slave modules.

隣接し合う電源モジュールのＩｓｒｃ端子からＩｓｉｎｋ端子へと入力される電流の値によって、各電源モジュール間において様々な情報が伝達される。各電源モジュールにおいて伝達される情報は、例えば、接続されている電源モジュールの数、動作状態にあるスレーブモジュールの数、何番目の電源モジュールに当たるのか、などである。なお、Ｉｓｉｎｋ端子とＩｓｒｃ端子によって実現される機能の詳細な説明は省略する。 Various information is transmitted between the power supply modules according to the value of the current input from the Isrc terminal to the Isync terminal of the adjacent power supply modules. The information transmitted in each power supply module includes, for example, the number of connected power supply modules, the number of slave modules in an operating state, and the number of the power supply module. A detailed description of functions realized by the I sink terminal and the I src terminal will be omitted.

以上のように、各電源モジュールは、電力供給源５０と接続するＶｉｎ端子、負荷４０にフィルタ回路を介して接続されるＶｏｕｔ端子、及び、ＣＬＫ端子、Ｖｓｅｎｓｅ端子、Ｉｓｉｎｋ端子、Ｉｓｒｃ端子を備えている。 As described above, each power supply module includes a Vin terminal connected to the power supply source 50, a Vout terminal connected to the load 40 via the filter circuit, and a CLK terminal, a Vsense terminal, an Isink terminal, and an Isrc terminal. Yes.

すでに説明したとおり、電源装置１００を構成する各電源モジュールの内部構成は同じである。しかし、電源モジュール相互の接続のされ方によって、マスターモジュールとスレーブモジュールに区別される。なお、電源装置１００は、図１に例示したように、４台の電源モジュールを並列に接続する構成に限られるものではなく、１台の電源モジュールで構成してもよいし、任意の台数を並列接続してもよい。 As already described, the internal configuration of each power supply module constituting the power supply apparatus 100 is the same. However, a distinction is made between master modules and slave modules depending on how the power supply modules are connected to each other. As illustrated in FIG. 1, the power supply device 100 is not limited to a configuration in which four power supply modules are connected in parallel, and may be configured with one power supply module, or any number of power supply modules may be configured. You may connect in parallel.

●電源モジュールの詳細構成
次に、電源装置１００を構成する各電源モジュールの詳細な構成について図２を用いて説明する。図２は、各電源モジュールのブロック図である。なお、図２では、Ｉｓｉｎｋ端子、Ｉｓｒｃ端子及びそれらを使って並列接続されている電源モジュールの数を検知する手段、電力を出力する状態にある電源モジュールの数を検知する手段、各々の電源モジュールの順番を検知する手段については省略している。 Detailed Configuration of Power Supply Module Next, a detailed configuration of each power supply module constituting the power supply apparatus 100 will be described with reference to FIG. FIG. 2 is a block diagram of each power supply module. In FIG. 2, the Isink terminal, the Isrc terminal, means for detecting the number of power supply modules connected in parallel using them, means for detecting the number of power supply modules in a state of outputting power, and each power supply module The means for detecting the order is omitted.

図２に示されるように、電源モジュールである第１モジュール１１、第２モジュール１２、第３モジュール１３、第４モジュール１４は、それぞれ同様の構成を備えている。これら電源モジュールは、基準電圧生成回路６８と、誤差アンプ６１と、ＰＷＭ波形生成回路６３と、発振回路７７と、クロックスイッチ７６と、三角波発生回路６２と、を備えている。また、駆動回路であるドライバ回路６４と、第１出力スイッチ６５と、第２出力スイッチ６６と、を備えている。さらに、出力電流検出回路６７と、第３比較器９１と、デジタル制御回路９２と、デジタル−アナログ変換器であるＤＡＣ９３と、第１切替スイッチ７５と、第２切替スイッチ７４と、第１比較器７２と、第２比較器７３と、積分回路７１と、を備えている。 As shown in FIG. 2, the first module 11, the second module 12, the third module 13, and the fourth module 14 that are power supply modules have the same configuration. These power supply modules include a reference voltage generation circuit 68, an error amplifier 61, a PWM waveform generation circuit 63, an oscillation circuit 77, a clock switch 76, and a triangular wave generation circuit 62. In addition, a driver circuit 64 that is a driving circuit, a first output switch 65, and a second output switch 66 are provided. Furthermore, the output current detection circuit 67, the third comparator 91, the digital control circuit 92, the DAC 93 which is a digital-analog converter, the first changeover switch 75, the second changeover switch 74, and the first comparator. 72, a second comparator 73, and an integration circuit 71.

基準電圧生成回路６８は、予め決められた基準電圧Ｖｒｅｆ１を生成して出力する。 The reference voltage generation circuit 68 generates and outputs a predetermined reference voltage Vref1.

誤差アンプ６１は、基準電圧生成回路６８から供給される第１基準電圧Ｖｒｅｆ１と電圧調整値Ｖａｄｊｕｓｔ１０の和である第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５とを比較し、その誤差を積分した電圧を示す第１誤差電圧Ｖｅｒｒｏｒ３を発生させる。電圧調整値Ｖａｄｊｕｓｔ１０は、調整基準電圧であって、その詳細は後述する。また、第２基準電圧Ｖｒｅｆ２は、調整基準電圧により調整された基準電圧である。 The error amplifier 61 compares the second reference voltage Vref2 that is the sum of the first reference voltage Vref1 and the voltage adjustment value Vadjust10 supplied from the reference voltage generation circuit 68 with the output voltage Vout5, and indicates a voltage obtained by integrating the error. A first error voltage Verror3 is generated. The voltage adjustment value Vadjust10 is an adjustment reference voltage, and details thereof will be described later. The second reference voltage Vref2 is a reference voltage adjusted by the adjustment reference voltage.

発振回路７７は、クロック信号（ＣＬＫ信号）を生成して出力する。発振回路７７は、マスターモジュールとして機能する電源モジュールにおいて動作し、スレーブモジュールでは動作しない。 The oscillation circuit 77 generates and outputs a clock signal (CLK signal). The oscillation circuit 77 operates in a power supply module that functions as a master module, and does not operate in a slave module.

クロックスイッチ７６は、発振回路７７から出力されるＣＬＫ信号を、三角波発生回路６２に入力し、また、マスターモジュールのＣＬＫ端子から出力させるためのスイッチである。クロックスイッチ７６は、マスターモジュールではオン状態であって、スレーブモジュールでは、電力を出力する状態にあるか否かに関わらずオフ状態である。 The clock switch 76 is a switch for inputting the CLK signal output from the oscillation circuit 77 to the triangular wave generation circuit 62 and outputting it from the CLK terminal of the master module. The clock switch 76 is in an on state in the master module, and is in an off state in the slave module regardless of whether or not power is output.

三角波発生回路６２は、発振回路７７から供給されるクロック信号（ＣＬＫ信号）に応じて、予め決められた周波数及び振幅を有する三角波を発生する。 The triangular wave generation circuit 62 generates a triangular wave having a predetermined frequency and amplitude according to the clock signal (CLK signal) supplied from the oscillation circuit 77.

ＰＷＭ波形生成回路６３は、誤差アンプ６１の出力（第１誤差電圧Ｖｅｒｒｏｒ３）と三角波発生回路６２の出力（三角波）とを比較し、比較結果を示す信号をドライバ回路６４に送る。ＰＷＭ波形生成回路６３が出力する信号は、ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号である。 The PWM waveform generation circuit 63 compares the output of the error amplifier 61 (first error voltage Verror3) with the output of the triangular wave generation circuit 62 (triangular wave), and sends a signal indicating the comparison result to the driver circuit 64. The signal output from the PWM waveform generation circuit 63 is a PWM (Pulse Width Modulation) signal.

ドライバ回路６４は、ＰＷＭ信号に応じて、第１出力スイッチ６５と第２出力スイッチ６６のオン・オフを制御する制御信号を出力する駆動回路である。 The driver circuit 64 is a drive circuit that outputs a control signal for controlling on / off of the first output switch 65 and the second output switch 66 in accordance with the PWM signal.

第１出力スイッチ６５は、ＰｃｈＭＯＳＦＥＴスイッチである。第１出力スイッチ６５は、スイッチング素子であって、ドライバ回路６４からの制御信号に応じてオン・オフが制御される。 The first output switch 65 is a Pch MOSFET switch. The first output switch 65 is a switching element, and is turned on / off according to a control signal from the driver circuit 64.

第２出力スイッチ６６は、ＮｃｈＭＯＳＦＥＴスイッチである。第２出力スイッチ６６は、スイッチング素子であって、ドライバ回路６４からの制御信号に応じてオン・オフが制御される。 The second output switch 66 is an Nch MOSFET switch. The second output switch 66 is a switching element, and is turned on / off according to a control signal from the driver circuit 64.

出力電流検出回路６７は、第１出力スイッチ６５と第２出力スイッチ６６から出力される出力電流Ｉｏｕｔ４を検出して、出力電流Ｉｏｕｔ４の大きさを示す情報（出力電流値に比例した電圧を示す信号）であるＶｓｅｎｓｅ信号６を出力し伝達する。マスターモジュールのＶｓｅｎｓｅ信号６は、Ｖｓｅｎｓｅ端子を介して、スレーブモジュールに伝達される。また、スレーブモジュールのＶｓｅｎｓｅ信号６は、第１比較器７２に入力される。 The output current detection circuit 67 detects the output current Iout4 output from the first output switch 65 and the second output switch 66, and indicates information indicating the magnitude of the output current Iout4 (a signal indicating a voltage proportional to the output current value). ) Vsense signal 6 is output and transmitted. The Vsense signal 6 of the master module is transmitted to the slave module via the Vsense terminal. Further, the Vsense signal 6 of the slave module is input to the first comparator 72.

第１比較器７２は、スレーブモジュールとして機能する電源モジュールにおいて動作する。第１比較器７２は、スレーブモジュールが動作状態のときに動作し、休止状態のときには動作しない。第１比較器７２は、Ｖｓｅｎｓｅ端子を介して通知されるマスターモジュールのＶｓｅｎｓｅ６と、自らの出力電流Ｉｏｕｔ４に係るＶｓｅｎｓｅ６とを比較し、比較結果を出力する。 The first comparator 72 operates in a power supply module that functions as a slave module. The first comparator 72 operates when the slave module is in the operating state, and does not operate when the slave module is in the inactive state. The first comparator 72 compares Vsense6 of the master module notified via the Vsense terminal with Vsense6 related to its own output current Iout4, and outputs a comparison result.

第１切替スイッチ７５は、Ｖｓｅｎｓｅ端子を介してＶｓｅｎｓｅ信号６を他の電源モジュールに向けて出力するか、他の電源モジュールからＶｓｅｎｓｅ信号６を受け取るか、を切り替えるスイッチである。
第１切替スイッチ７５は、マスターモジュールとして機能する電源モジュールでは、常にオン状態である。第１切替スイッチ７５がオン状態であるとき、出力電流検出回路６７の出力とＶｓｅｎｓｅ端子は結線される。第１切替スイッチ７５は、スレーブモジュールとして機能する電源モジュールでは、では、動作状態であるか休止状態であるかに関わらず、オフ状態である。 The first changeover switch 75 is a switch for switching whether to output the Vsense signal 6 to another power supply module or to receive the Vsense signal 6 from another power supply module via the Vsense terminal.
The first changeover switch 75 is always on in a power supply module that functions as a master module. When the first changeover switch 75 is in the ON state, the output of the output current detection circuit 67 and the Vsense terminal are connected. In the power supply module that functions as a slave module, the first changeover switch 75 is in an off state regardless of whether the first changeover switch 75 is in an operating state or a resting state.

第２比較器７３は、スレーブモジュールとして機能する電源モジュールにおいて動作する。第２比較器７３は、スレーブモジュールが休止状態のときに動作する。第２比較器７３は、誤差アンプ６１から出力される誤差電圧Ｖｅｒｒｏｒ３と、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍとを比較し、比較結果を出力する。 The second comparator 73 operates in the power supply module that functions as a slave module. The second comparator 73 operates when the slave module is in a dormant state. The second comparator 73 compares the error voltage Verror3 output from the error amplifier 61 with the analog voltage Vaim output from the DAC 93, and outputs a comparison result.

ＤＡＣ９３は、マスターモジュールとして機能する電源モジュールでは、動作しない。ＤＡＣ９３は、スレーブモジュールとして機能する電源モジュールにおいて動作する。その動作モードは２つある。スレーブモジュールが動作状態のとき、ＤＡＣ９３は、その出力値を調整する「調整状態」で動作する。この「調整状態」は、ＤＡＣ９３の出力が誤差アンプ６１からの出力と等しくなるように調整される動作である。また、スレーブモジュールが休止状態のとき、ＤＡＣ９３は、その出力値を維持する「維持状態」で動作する。この「維持状態」は、ＤＡＣ９３の出力が変更されずに同じ値を出力し続ける動作である。 The DAC 93 does not operate in a power supply module that functions as a master module. The DAC 93 operates in a power supply module that functions as a slave module. There are two modes of operation. When the slave module is in an operating state, the DAC 93 operates in an “adjustment state” in which its output value is adjusted. This “adjustment state” is an operation in which the output of the DAC 93 is adjusted to be equal to the output from the error amplifier 61. Further, when the slave module is in a dormant state, the DAC 93 operates in a “maintenance state” that maintains the output value. This “maintenance state” is an operation of continuously outputting the same value without changing the output of the DAC 93.

「調整状態」にあるＤＡＣ９３は、デジタル制御回路９２からの制御信号に応じて、アナログ電圧Ｖａｉｍの値を増減して出力する。 The DAC 93 in the “adjusted state” increases / decreases the value of the analog voltage Vaim according to the control signal from the digital control circuit 92 and outputs it.

第３比較器９１は、誤差アンプ６１から出力される第１誤差電圧Ｖｅｒｒｏｒ３の値と、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍの値を比較し、比較結果を出力する。第３比較器９１が出力する比較結果は、アナログ電圧ＶａｉｍがＶｅｒｒｏｒ３に対して「大きい」「小さい」を示す２値の信号である。 The third comparator 91 compares the value of the first error voltage Verror3 output from the error amplifier 61 with the value of the analog voltage Vaim output from the DAC 93, and outputs a comparison result. The comparison result output from the third comparator 91 is a binary signal indicating that the analog voltage Vaim is “large” or “small” with respect to the Error 3.

デジタル制御回路９２は、第３比較器９１の出力に応じて、ＤＡＣ９３が出力するアナログ電圧Ｖａｉｍの値を「増加」または「減少」させる制御信号を出力する。 The digital control circuit 92 outputs a control signal for “increasing” or “decreasing” the value of the analog voltage Vaim output from the DAC 93 according to the output of the third comparator 91.

積分回路７１は、第１比較器７２と第２比較器７３の出力を積分して出力する。積分回路７１からの出力は、第１基準電圧Ｖｒｅｆ１を補正して調整する電圧補正値Ｖａｄｊｕｓｔ１０である。電圧補正値Ｖａｄｊｕｓｔ１０は、調整基準電圧である。積分回路７１、第１比較器７２、第２比較器７３により基準電圧調整手段が構成されている。 The integrating circuit 71 integrates and outputs the outputs of the first comparator 72 and the second comparator 73. The output from the integration circuit 71 is a voltage correction value Vadjust10 that is adjusted by correcting the first reference voltage Vref1. The voltage correction value Vadjust10 is an adjustment reference voltage. The integration circuit 71, the first comparator 72, and the second comparator 73 constitute reference voltage adjusting means.

●マスターモジュールの説明
次に、マスターモジュールとして機能するときの電源モジュールの動作について説明する。図３は、マスターモジュールとして機能する第１モジュール１１において動作する構成のみを示した機能ブロック図である。 ● Description of Master Module Next, the operation of the power supply module when functioning as a master module will be described. FIG. 3 is a functional block diagram showing only a configuration that operates in the first module 11 that functions as a master module.

マスターモジュールとして機能するとき、第１モジュール１１が備える構成のうちの幾つかの構成は、動作しない状態（非動作状態）になる。図３において図示を省略しているＤＡＣ９３、第１比較器７２、第２比較器７３、第３比較器９１、デジタル制御回路９２、積分回路７１がそれに当たる。なお、マスターモジュールとして機能するとき、オフ状態になる第２切替スイッチ７４も図示を省略している。マスターモジュールとして機能するときはオン状態になる第１切替スイッチ７５とクロックスイッチ７６は、配線のみを示している。 When functioning as a master module, some of the components included in the first module 11 are in a non-operating state (non-operating state). 3 corresponds to a DAC 93, a first comparator 72, a second comparator 73, a third comparator 91, a digital control circuit 92, and an integration circuit 71, which are not shown in FIG. The second changeover switch 74 that is turned off when functioning as a master module is also omitted from the drawing. The first changeover switch 75 and the clock switch 76 which are turned on when functioning as a master module show only wiring.

マスターモジュールとして機能する第１モジュール１１は、動作中は常に出力電流Ｉｏｕｔ４を生成して出力している。この出力電流Ｉｏｕｔ４は、出力電流検出回路６７によって検出されて、Ｖｓｅｎｓｅ信号６が生成される。出力電流検出回路６７はＶｓｅｎｓｅ端子と配線により接続されているので、生成されたＶｓｅｎｓｅ信号６は、Ｖｓｅｎｓｅ端子を介して、スレーブモジュールへと伝達される。 The first module 11 functioning as a master module always generates and outputs an output current Iout4 during operation. The output current Iout4 is detected by the output current detection circuit 67, and the Vsense signal 6 is generated. Since the output current detection circuit 67 is connected to the Vsense terminal by wiring, the generated Vsense signal 6 is transmitted to the slave module via the Vsense terminal.

誤差アンプ６１には、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５が入力される。第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１に対して電圧補正値Ｖａｄｊｕｓｔ１０を加算したものである。マスターモジュールとして機能する第１モジュール１１では、電圧補正値Ｖａｄｊｕｓｔ１０は生成されない。したがって、第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１と同値になる。 The error amplifier 61 receives the second reference voltage Vref2 and the output voltage Vout5. The second reference voltage Vref2 is obtained by adding a voltage correction value Vadjust10 to the first reference voltage Vref1. In the first module 11 that functions as a master module, the voltage correction value Vadjust 10 is not generated. Accordingly, the second reference voltage Vref2 has the same value as the first reference voltage Vref1.

誤差アンプ６１は、第２基準電圧Ｖｒｅｆ２（第１基準電圧Ｖｒｅｆ１）と出力電圧Ｖｏｕｔ５とを比較して、その差を積分する。誤差アンプ６１からは第１誤差電圧Ｖｅｒｒｏｒ３が生成されて出力される。 The error amplifier 61 compares the second reference voltage Vref2 (first reference voltage Vref1) with the output voltage Vout5 and integrates the difference. A first error voltage Verror3 is generated and output from the error amplifier 61.

発振回路７７で生成されたクロック信号は、三角波発生回路６２に入力され、かつ、ＣＬＫ端子を介してスレーブモジュールへ向けて出力される。三角波発生回路６２は、入力されたクロック信号に応じて三角波信号を生成して出力する。 The clock signal generated by the oscillation circuit 77 is input to the triangular wave generation circuit 62 and is output toward the slave module via the CLK terminal. The triangular wave generation circuit 62 generates and outputs a triangular wave signal according to the input clock signal.

第１誤差電圧Ｖｅｒｒｏｒ３と三角波信号は、ＰＷＭ波形生成回路６３に入力される。ＰＷＭ波形生成回路６３は、第１誤差電圧Ｖｅｒｒｏｒ３と三角波信号の比較結果に基づくＰＷＭ波形信号を生成して出力する。 The first error voltage Verror3 and the triangular wave signal are input to the PWM waveform generation circuit 63. The PWM waveform generation circuit 63 generates and outputs a PWM waveform signal based on the comparison result between the first error voltage Verror3 and the triangular wave signal.

このＰＷＭ波形信号は、ドライバ回路６４に入力される。ドライバ回路６４は、入力されたＰＷＭ波形信号に基づいて、第１出力スイッチ６５と第２出力スイッチ６６を駆動する駆動信号を生成する。第１出力スイッチ６５と第２出力スイッチ６６は、駆動信号に応じてオン・オフが制御される。第１出力スイッチ６５と第２出力スイッチ６６のオン・オフ制御によって、負荷４０（図３において不図示）に所定の電圧（出力電圧Ｖｏｕｔ５）が供給される。 This PWM waveform signal is input to the driver circuit 64. The driver circuit 64 generates drive signals for driving the first output switch 65 and the second output switch 66 based on the input PWM waveform signal. The first output switch 65 and the second output switch 66 are controlled to be turned on / off according to the drive signal. By the on / off control of the first output switch 65 and the second output switch 66, a predetermined voltage (output voltage Vout5) is supplied to the load 40 (not shown in FIG. 3).

以上のとおり、マスターモジュールは、出力電圧Ｖｏｕｔ５が基準電圧生成回路６８から供給される電圧と等しくなるようフィードバック制御される。また、マスターモジュールからの出力電流Ｉｏｕｔ４の値は、Ｖｓｅｎｓｅ端子を介してスレーブモジュールに伝達される。これによって、スレーブモジュールの出力電流Ｉｏｕｔ４はマスターモジュールの出力電流Ｉｏｕｔｔ４と同値になるよう制御される。すなわち、電源装置１００を構成する複数の電源モジュールの出力電圧Ｖｏｕｔ５は一定の値になり、複数の電源モジュール間で基準電圧生成回路６８の出力電圧にわずかな誤差があっても、負荷を均等に分散させることができる。 As described above, the master module is feedback-controlled so that the output voltage Vout5 is equal to the voltage supplied from the reference voltage generation circuit 68. Further, the value of the output current Iout4 from the master module is transmitted to the slave module via the Vsense terminal. As a result, the output current Iout4 of the slave module is controlled to be equal to the output current Ioutt4 of the master module. That is, the output voltage Vout5 of the plurality of power supply modules constituting the power supply device 100 is a constant value, and even if there is a slight error in the output voltage of the reference voltage generation circuit 68 between the plurality of power supply modules, the load is evenly distributed. Can be dispersed.

●スレーブモジュールの説明
次に、スレーブモジュールとして機能するときの電源モジュールについて説明する。スレーブモジュールとして機能するとき、第２モジュール１２から第４モジュール１４が備える構成の幾つかは、非動作状態になる。非動作状態になる構成は、スレーブモジュールが出力電流Ｉｏｕｔ４を発生する状態（動作状態）であるか、出力電流Ｉｏｕｔ４を発生しない状態（休止状態）であるか、により異なる。 ● Description of Slave Module Next, the power supply module when functioning as a slave module will be described. When functioning as a slave module, some of the configurations of the second module 12 to the fourth module 14 become inactive. The configuration to be in the non-operating state differs depending on whether the slave module is in a state (operating state) where the output current Iout4 is generated or is in a state where the output current Iout4 is not generated (resting state).

図４は、スレーブモジュールとして機能する第２モジュール１２から第４モジュール１４が、動作状態であるときに動作する構成のみを示した機能ブロック図である。図４に示されるように、動作状態では、第２比較器７３と発振回路７７が非動作状態になる。また、第２切替スイッチ７４はオン状態になり、第１切替スイッチ７５とクロックスイッチ７６はオフ状態になる。図４は、非動作状態になる構成の図示を省略している。また、オン状態になるスイッチは配線のみを示し、オフ状態になるスイッチは、図示を省略している。 FIG. 4 is a functional block diagram showing only a configuration in which the second module 12 to the fourth module 14 functioning as slave modules operate when in an operating state. As shown in FIG. 4, in the operating state, the second comparator 73 and the oscillation circuit 77 are inactive. Further, the second changeover switch 74 is turned on, and the first changeover switch 75 and the clock switch 76 are turned off. In FIG. 4, illustration of a configuration that is in an inoperative state is omitted. Further, the switches that are turned on show only wiring, and the switches that are turned off are not shown.

スレーブモジュールは、出力電圧Ｖｏｕｔ５が一定の値になるように、自らの基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１を補正する。マスターモジュールと同様に、電力を出力する状態のスレーブモジュールは、出力電流Ｉｏｕｔ４を生成して出力する。この出力電流Ｉｏｕｔ４は、出力電流検出回路６７によって検出されて、Ｖｓｅｎｓｅ信号６が生成される。生成されたＶｓｅｎｓｅ信号６は、第１比較器７２へと入力される。第１比較器７２には、Ｖｓｅｎｓｅ端子を介して、マスターモジュールからのＶｓｅｎｓｅ信号６も入力される。第１比較器７２は、スレーブモジュールのＶｓｅｎｓｅ信号６とマスターモジュールのＶｓｅｎｓｅ信号６とを比較して、両者の誤差を増幅し、第２誤差電圧Ｖｅｒｒｏｒ９を出力する。 The slave module corrects the first reference voltage Vref1 output from its own reference voltage generation circuit 68 so that the output voltage Vout5 becomes a constant value. Similar to the master module, the slave module in a state of outputting power generates and outputs an output current Iout4. The output current Iout4 is detected by the output current detection circuit 67, and the Vsense signal 6 is generated. The generated Vsense signal 6 is input to the first comparator 72. The Vsense signal 6 from the master module is also input to the first comparator 72 via the Vsense terminal. The first comparator 72 compares the Vsense signal 6 of the slave module with the Vsense signal 6 of the master module, amplifies the error between them, and outputs a second error voltage Error9.

第２誤差電圧Ｖｅｒｒｏｒ９は、積分回路７１に入力される。積分回路７１は、入力された第２誤差電圧Ｖｅｒｒｏｒ９を積分して、電圧補正値Ｖａｄｊｕｓｔ１０を出力する。この電圧補正値Ｖａｄｊｕｓｔ１０と基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１が加算されて、第２基準電圧Ｖｒｅｆ２が生成される。 The second error voltage Verror9 is input to the integration circuit 71. The integrating circuit 71 integrates the input second error voltage Verror9 and outputs a voltage correction value Vadjust10. The voltage correction value Vadjust10 and the first reference voltage Vref1 output from the reference voltage generation circuit 68 are added to generate a second reference voltage Vref2.

第２基準電圧Ｖｒｅｆ２は、スレーブモジュールの第１基準電圧Ｖｒｅｆ１を、マスターモジュールの出力電流Ｉｏｕｔ４に応じて補正したものである。すなわち、第２基準電圧Ｖｒｅｆ２は、スレーブモジュールの第１基準電圧Ｖｒｅｆ１が、マスターモジュールの第１基準電圧Ｖｒｅｆ１と同値になるように、マスターモジュールからの出力に応じて補正したものである。これによって、基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１のばらつきを補正することができる。 The second reference voltage Vref2 is obtained by correcting the first reference voltage Vref1 of the slave module according to the output current Iout4 of the master module. That is, the second reference voltage Vref2 is corrected according to the output from the master module so that the first reference voltage Vref1 of the slave module becomes the same value as the first reference voltage Vref1 of the master module. As a result, variations in the first reference voltage Vref1 output from the reference voltage generation circuit 68 can be corrected.

誤差アンプ６１には、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５が入力される。
第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１に対して電圧補正値Ｖａｄｊｕｓｔ１０を加算したものである。スレーブモジュールの電圧補正値Ｖａｄｊｕｓｔ１０は、マスターモジュールの第１基準電圧Ｖｒｅｆ１とスレーブモジュールの第１基準電圧Ｖｒｅｆ１との誤差を補正する値である。スレーブモジュールの電圧補正値Ｖａｄｊｕｓｔ１０は、スレーブモジュールの出力電流Ｉｏｕｔ４とマスターモジュールの出力電流Ｉｏｕｔ４との誤差に基づく値である。 The error amplifier 61 receives the second reference voltage Vref2 and the output voltage Vout5.
The second reference voltage Vref2 is obtained by adding a voltage correction value Vadjust10 to the first reference voltage Vref1. The slave module voltage correction value Vadjust10 is a value for correcting an error between the first reference voltage Vref1 of the master module and the first reference voltage Vref1 of the slave module. The slave module voltage correction value Vadjust10 is a value based on an error between the slave module output current Iout4 and the master module output current Iout4.

誤差アンプ６１は、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５とを比較して、その差を積分し、第１誤差電圧Ｖｅｒｒｏｒ３を出力する。すなわち、誤差アンプ６１は、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５に基づいて、第１誤差電圧Ｖｅｒｒｏｒ３を生成する。 The error amplifier 61 compares the second reference voltage Vref2 and the output voltage Vout5, integrates the difference, and outputs the first error voltage Verror3. That is, the error amplifier 61 generates the first error voltage Verror3 based on the second reference voltage Vref2 and the output voltage Vout5.

スレーブモジュールでは、ＣＬＫ端子を介してマスターモジュールの発振回路７７で生成されたクロック信号が取り込まれて、三角波発生回路６２に入力される。三角波発生回路６２は入力されたクロックに基づく三角波信号を生成して出力する。 In the slave module, the clock signal generated by the oscillation circuit 77 of the master module is taken in via the CLK terminal and input to the triangular wave generation circuit 62. The triangular wave generation circuit 62 generates and outputs a triangular wave signal based on the input clock.

以上のように生成された第１誤差電圧Ｖｅｒｒｏｒ３と三角波信号がＰＷＭ波形生成回路６３に入力される、ＰＷＭ波形信号が生成される。このＰＷＭ波形信号がドライバ回路６４に入力されて、第１出力スイッチ６５と第２出力スイッチ６６が駆動され、負荷４０（図３において不図示）に所定の電圧（出力電圧Ｖｏｕｔ５）が供給される。 The PWM waveform signal is generated by inputting the first error voltage Verror3 and the triangular wave signal generated as described above to the PWM waveform generation circuit 63. The PWM waveform signal is input to the driver circuit 64, the first output switch 65 and the second output switch 66 are driven, and a predetermined voltage (output voltage Vout5) is supplied to the load 40 (not shown in FIG. 3). .

以上のように第１出力スイッチ６５と第２出力スイッチ６６の駆動制御により発生する出力電流Ｉｏｕｔ４に基づいて、第２誤差電圧Ｖｅｒｒｏｒ９が生成され、出力電圧Ｖｏｕｔ５との比較に用いられる第２基準電圧Ｖｒｅｆ２が生成される。 As described above, the second error voltage Verror9 is generated based on the output current Iout4 generated by the drive control of the first output switch 65 and the second output switch 66, and is used for comparison with the output voltage Vout5. Vref2 is generated.

以上のとおり、スレーブモジュールでは、出力電圧Ｖｏｕｔ５が基準電圧生成回路６８から供給される電圧を補正した電圧になるようフィードバック制御される。 As described above, in the slave module, feedback control is performed so that the output voltage Vout5 becomes a voltage obtained by correcting the voltage supplied from the reference voltage generation circuit 68.

また、動作状態にあるスレーブモジュールでは、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍが第１誤差電圧Ｖｅｒｒｏｒ３と同値になるように制御される。誤差アンプ６１で生成されて出力された第１誤差電圧Ｖｅｒｒｏｒ３は、第３比較器９１に入力される。また、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍも第３比較器９１に入力される。 In the slave module in the operating state, the analog voltage Vaim output from the DAC 93 is controlled to be the same value as the first error voltage Verror3. The first error voltage Verror 3 generated and output by the error amplifier 61 is input to the third comparator 91. The analog voltage Vaim output from the DAC 93 is also input to the third comparator 91.

第３比較器９１は、第１誤差電圧Ｖｅｒｒｏｒ３とアナログ電圧Ｖａｉｍの大小を２値化する。２値化された情報は、デジタル制御回路９２に入力される。 The third comparator 91 binarizes the first error voltage Verror3 and the analog voltage Vaim. The binarized information is input to the digital control circuit 92.

デジタル制御回路９２は、第３比較器９１から入力された２値化された信号に基づいて、ＤＡＣ９３を制御する信号を生成する。 The digital control circuit 92 generates a signal for controlling the DAC 93 based on the binarized signal input from the third comparator 91.

第３比較器９１における比較結果が「第１誤差電圧Ｖｅｒｒｏｒ３＞アナログ電圧Ｖａｉｍ７」であるとき、デジタル制御回路９２はＤＡＣ９３の出力をインクリメントするように制御する。一方、第３比較器９１における比較結果が「第１誤差電圧Ｖｅｒｒｏｒ３＜アナログ電圧Ｖａｉｍ７」であるとき、デジタル制御回路９２はＤＡＣ９３の出力をデクリメントするように制御する。 When the comparison result in the third comparator 91 is “first error voltage Verror3> analog voltage Vaim7”, the digital control circuit 92 performs control so that the output of the DAC 93 is incremented. On the other hand, when the comparison result in the third comparator 91 is “first error voltage Verror3 <analog voltage Vaim7”, the digital control circuit 92 controls to decrement the output of the DAC 93.

以上の制御によって、スレーブモジュールが動作状態にあるとき、その電源モジュールでは、ＤＡＣ９３の出力（アナログ電圧Ｖａｉｍ７）が第１誤差電圧Ｖｅｒｒｏｒ３と同値になるように制御される。 With the above control, when the slave module is in an operating state, the power supply module controls the output of the DAC 93 (analog voltage Vaim7) to be the same value as the first error voltage Verror3.

図５は、休止状態にあるスレーブモジュールを示している。スレーブモジュールが休止状態にあるとき、第１比較器７２、三角波発生回路６２、ＰＷＭ波形生成回路６３、ドライバ回路６４、第１出力スイッチ６５、第２出力スイッチ６６、出力電流検出回路６７、第３比較器９１、発振回路７７は非動作状態になる。また、第１切替スイッチ７５、第２切替スイッチ７４、クロックスイッチ７６はオフ状態になる。 FIG. 5 shows the slave module in a dormant state. When the slave module is in a dormant state, the first comparator 72, the triangular wave generation circuit 62, the PWM waveform generation circuit 63, the driver circuit 64, the first output switch 65, the second output switch 66, the output current detection circuit 67, the third The comparator 91 and the oscillation circuit 77 are inactive. Further, the first changeover switch 75, the second changeover switch 74, and the clock switch 76 are turned off.

休止状態にあるスレーブモジュールは、第２基準電圧Ｖｒｅｆ２を生成するための補正電圧である電圧補正値Ｖａｄｊｕｓｔ１０を、自己の出力電流Ｉｏｕｔ４に基づいて得ることができない。そこで、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍを用いて、電圧補正値Ｖａｄｊｕｓｔ１０を生成し、これによって誤差アンプ６１への入力（第２基準電圧Ｖｒｅｆ２）を得る。 The slave module in the dormant state cannot obtain the voltage correction value Vadjust10 that is a correction voltage for generating the second reference voltage Vref2 based on its own output current Iout4. Therefore, a voltage correction value Vadjust10 is generated using the analog voltage Vaim output from the DAC 93, and thereby an input (second reference voltage Vref2) to the error amplifier 61 is obtained.

休止状態にあるスレーブモジュールは、誤差アンプ６１から出力される第１誤差電圧Ｖｅｒｒｏｒ３とＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍが第２比較器７３に入力される。第２比較器７３は、入力された第１誤差電圧Ｖｅｒｒｏｒ３とアナログ電圧Ｖａｉｍとを比較して、両者の誤差を増幅し、第３誤差電圧Ｖｅｒｒｏｒ８を出力する。 In the slave module in the dormant state, the first error voltage Verror3 output from the error amplifier 61 and the analog voltage Vaim output from the DAC 93 are input to the second comparator 73. The second comparator 73 compares the input first error voltage Verror3 with the analog voltage Vaim, amplifies the error between them, and outputs a third error voltage Verror8.

第３誤差電圧Ｖｅｒｒｏｒ８は、積分回路７１に入力されて積分され、電圧補正値Ｖａｄｊｕｓｔ１０が出力される。この電圧補正値Ｖａｄｊｕｓｔ１０と基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１が加算されて、新たな第２基準電圧Ｖｒｅｆ２が生成される。 The third error voltage Verror8 is input to the integration circuit 71 and integrated, and the voltage correction value Vadjust10 is output. The voltage correction value Vadjust10 and the first reference voltage Vref1 output from the reference voltage generation circuit 68 are added to generate a new second reference voltage Vref2.

第２基準電圧Ｖｒｅｆ２は、スレーブモジュールの第１基準電圧Ｖｒｅｆ１を、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍによって補正したものである。 The second reference voltage Vref2 is obtained by correcting the first reference voltage Vref1 of the slave module with the analog voltage Vaim output from the DAC 93.

以上のとおり、休止状態にあるスレーブモジュールでは、誤差アンプ６１の出力（第１誤差電圧Ｖｅｒｒｏｒ３）を、ＤＡＣ９３が出力する一定の値のアナログ電圧Ｖａｉｍと一致するようにフィードバック制御をする。これによって、第１基準電圧Ｖｒｅｆ１の誤差は常に補正され、また誤差アンプ６１の動作点は常に同じ状態が保たれる。このため、スレーブモジュールが休止状態から動作状態へと遷移したとき、当該スレーブモジュールの出力を、早期に定常状態へと収束させることができる。 As described above, in the slave module in the dormant state, feedback control is performed so that the output of the error amplifier 61 (first error voltage Verror3) matches the analog voltage Vaim of a certain value output from the DAC 93. Thus, the error of the first reference voltage Vref1 is always corrected, and the operating point of the error amplifier 61 is always kept the same. For this reason, when the slave module transitions from the sleep state to the operation state, the output of the slave module can be quickly converged to the steady state.

●誤差アンプ６１の構成
次に誤差アンプ６１の詳細な構成について説明する。図６は、誤差アンプ６１の詳細な構成を示す回路図である。図４に示されるように、誤差アンプ６１は、第１分圧抵抗６１１と、第２分圧抵抗６１２と、第１補償抵抗６１３と、第１補償容量６１４と、充電容量６１５と、第２補償抵抗６１６と、第２補償容量６１７と、オペアンプ６１８と、を備えている。 Next, a detailed configuration of the error amplifier 61 will be described. FIG. 6 is a circuit diagram showing a detailed configuration of the error amplifier 61. As shown in FIG. 4, the error amplifier 61 includes a first voltage dividing resistor 611, a second voltage dividing resistor 612, a first compensation resistor 613, a first compensation capacitor 614, a charging capacitor 615, and a second A compensation resistor 616, a second compensation capacitor 617, and an operational amplifier 618 are provided.

オペアンプ６１８には、第１分圧抵抗６１１と第２分圧抵抗６１２により構成される抵抗回路において、出力電圧Ｖｏｕｔ５から分圧された電圧と、第２基準電圧Ｖｒｅｆ２が入力される。オペアンプ６１８の出力（入力された２つの電圧の差に対応した出力）により充電容量６１５に電荷が充電されて積分される。これによって第１誤差電圧Ｖｅｒｒｏｒ３が生成される。第１補償抵抗６１３と第１補償容量６１４、および、第２補償抵抗６１６と第２補償容量６１７は、位相補償の役割を果たす。 The operational amplifier 618 receives the voltage divided from the output voltage Vout5 and the second reference voltage Vref2 in a resistor circuit including the first voltage dividing resistor 611 and the second voltage dividing resistor 612. Charge is charged in the charging capacitor 615 and integrated by the output of the operational amplifier 618 (output corresponding to the difference between the two input voltages). As a result, the first error voltage Verror3 is generated. The first compensation resistor 613 and the first compensation capacitor 614, and the second compensation resistor 616 and the second compensation capacitor 617 play a role of phase compensation.

上記の構成により、誤差アンプ６１は、電源装置１００の出力電圧Ｖｏｕｔ５と第２基準電圧Ｖｒｅｆ２との誤差を検出し、この誤差を増幅して積分し、第１誤差電圧Ｖｅｒｒｏｒ３を出力する。 With the above configuration, the error amplifier 61 detects an error between the output voltage Vout5 of the power supply device 100 and the second reference voltage Vref2, amplifies and integrates this error, and outputs the first error voltage Verror3.

上記の誤差アンプ６１において、第１補償容量６１４と、充電容量６１５と、第２補償容量６１７とは、比較的容量が大きなものが用いられる。例えば、数ｐＦの容量が用いられる。これら容量の充放電には相応の時間が掛かる。この時間は、系の線形モデルで現した場合の積分定数に相当する。したがって、電源装置１００を起動した際は、積分定数に相当する電荷を容量に充電するための時間が必要となる。この時間は、電源装置１００の出力が安定し、定常状態に収束するまでの時間（安定化に要する時間）に相当する。 In the error amplifier 61 described above, the first compensation capacitor 614, the charge capacitor 615, and the second compensation capacitor 617 have relatively large capacities. For example, a capacitance of several pF is used. It takes time to charge and discharge these capacities. This time corresponds to the integration constant when expressed by a linear model of the system. Therefore, when the power supply apparatus 100 is started, time is required for charging the electric charge corresponding to the integration constant to the capacitor. This time corresponds to a time (time required for stabilization) until the output of the power supply apparatus 100 is stabilized and converges to a steady state.

この「安定化に要する時間」は、スレーブモジュールが動作状態と休止状態のいずれに遷移する際においても同様に必要である。すなわち、スレーブモジュールが動作状態から休止状態、または、その逆に遷移するとき、誤差アンプ６１が備える第１補償容量６１４、充電容量６１５、第２補償容量６１７の充放電時間に相当する時間だけ安定化に要する。 This “time required for stabilization” is also necessary when the slave module transitions between the operating state and the sleep state. That is, when the slave module transitions from the operating state to the sleep state or vice versa, the slave module is stable for a time corresponding to the charge / discharge time of the first compensation capacitor 614, the charge capacitor 615, and the second compensation capacitor 617 included in the error amplifier 61. It takes to make it.

電源装置１００は、動作状態にあるスレーブモジュールの第１誤差電圧Ｖｅｒｒｏｒ３と、休止状態にあるスレーブモジュールの第１誤差電圧Ｖｅｒｒｏｒ３が等しくなるように、第２基準電圧Ｖｒｅｆ２を調整する。すなわち、上記の積分定数は、動作状態と休止状態では違いがないように調整される。 The power supply apparatus 100 adjusts the second reference voltage Vref2 so that the first error voltage Verror3 of the slave module in the operating state is equal to the first error voltage Verror3 of the slave module in the inactive state. That is, the integration constant is adjusted so that there is no difference between the operating state and the resting state.

したがって、電源装置１００は、電源モジュールが備える誤差アンプ６１の静電容量における充放電に時間を要することなく、出力電圧Ｖｏｕｔ５を早期に安定状態へと収束させることができる。これによって出力電圧Ｖｏｕｔ５の変動を小さくすることができる。 Therefore, the power supply device 100 can quickly converge the output voltage Vout5 to the stable state without requiring time for charging and discharging in the capacitance of the error amplifier 61 included in the power supply module. As a result, fluctuations in the output voltage Vout5 can be reduced.

６１誤差アンプ
６２三角波発生回路
６３ＰＷＭ波形生成回路
６４ドライバ回路
６５第１出力スイッチ
６６第２出力スイッチ
６７出力電流検出回路
６８基準電圧生成回路
７１積分回路
７２第１比較器
７３第２比較器
７４第２切り替えスイッチ
７５第１切り替えスイッチ
７６クロックスイッチ
７７発振回路
９１第３比較器
９２デジタル制御回路
９３ＤＡＣ 61 Error Amplifier 62 Triangular Wave Generation Circuit 63 PWM Waveform Generation Circuit 64 Driver Circuit 65 First Output Switch 66 Second Output Switch 67 Output Current Detection Circuit 68 Reference Voltage Generation Circuit 71 Integration Circuit 72 First Comparator 73 Second Comparator 74 Second 2 selector switch 75 first selector switch 76 clock switch 77 oscillation circuit 91 third comparator 92 digital control circuit 93 DAC

特開２００９−２１９１８４号公報JP 2009-219184 A

Claims

A power supply device comprising a plurality of power supply modules connected in parallel,
Each of the power modules is
A reference voltage generating means for generating a reference voltage;
Reference voltage adjusting means for generating an adjustment reference voltage for adjusting the reference voltage;
An error amplifier that generates an error voltage indicating an error between the output voltage of the power supply device and the reference voltage adjusted by the adjustment reference voltage;
A drive circuit for driving the switching element based on the error voltage;
Current detection means for detecting an output current from the switching element;
A digital-to-analog converter;
With
The power supply module includes one master module that generates an output current during operation of the power supply device, a slave module that is in one of an operation state that generates an output current and a sleep state that does not generate an output current; Either
In the slave module in the operating state,
The digital-analog converter is in an adjustment state in which the output value is adjusted,
The output of the digital-to-analog converter is adjusted to be equal to the error voltage;
In the dormant slave module,
The digital-analog converter is in a maintenance state in which the output value is maintained;
The reference voltage adjusting means generates an adjusted reference voltage according to a difference between an output of the digital-analog converter and the error voltage;
A power supply device characterized by that.

The slave module is
A comparison means for comparing the output of the digital-analog converter and the error voltage into a binary value;
A control circuit for controlling the output of the digital-analog converter to be equal to the error voltage based on the binarized comparison result;
The comparing means and the control circuit operate in the operating state;
The power supply device according to claim 1.

The master module transmits information indicating the output current value detected by the current detection means to the slave module,
The slave module generates the adjustment reference voltage based on information indicating an output current value detected by the current detection unit and information transmitted from the master module;
The power supply device according to claim 1 or 2.

The error amplifier is
A resistor circuit that divides the output voltage;
An operational amplifier that receives the divided voltage and a reference voltage adjusted by the adjustment reference voltage, and
An integrating circuit for integrating and outputting the output of the operational amplifier;
Comprising
The power supply device according to claim 1.