JP2015222828A - Nitride semiconductor light-emitting device - Google Patents
Nitride semiconductor light-emitting device Download PDFInfo
- Publication number
- JP2015222828A JP2015222828A JP2015144680A JP2015144680A JP2015222828A JP 2015222828 A JP2015222828 A JP 2015222828A JP 2015144680 A JP2015144680 A JP 2015144680A JP 2015144680 A JP2015144680 A JP 2015144680A JP 2015222828 A JP2015222828 A JP 2015222828A
- Authority
- JP
- Japan
- Prior art keywords
- side electrode
- nitride semiconductor
- metal
- layer
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、金属バンプを介して実装基板に実装する窒化物半導体発光素子およびその製造技術に関する。 The present invention relates to a nitride semiconductor light-emitting element mounted on a mounting substrate via metal bumps and a manufacturing technique thereof.
窒化物半導体は、一般に、発光ダイオード(LED)やレーザダイオード(LD)等の発光素子、太陽電池や光センサ等の受光素子、トランジスタやパワーデバイス等の電子デバイスに用いられる。特に、窒化物半導体を用いた発光ダイオード(窒化物半導体発光素子)は、バックライト等に用いる各種光源、照明、信号機、大型ディスプレイ等に幅広く利用されている。 Nitride semiconductors are generally used in light emitting elements such as light emitting diodes (LEDs) and laser diodes (LD), light receiving elements such as solar cells and optical sensors, and electronic devices such as transistors and power devices. In particular, light emitting diodes (nitride semiconductor light emitting devices) using nitride semiconductors are widely used in various light sources used for backlights, illumination, traffic lights, large displays, and the like.
このような窒化物半導体発光素子を実装基板に実装する方法として、発光素子の半導体層を下側にして、発光素子のp側電極およびn側電極を実装基板上の配線用電極に対向させて接続するフリップチップ型実装方法がある。 As a method of mounting such a nitride semiconductor light emitting device on a mounting substrate, the semiconductor layer of the light emitting device is on the lower side, and the p-side electrode and the n-side electrode of the light emitting device are opposed to the wiring electrodes on the mounting substrate. There is a flip chip type mounting method for connection.
フリップチップ型実装方法に用いられる窒化物半導体発光素子は、サファイアなどの基板上に形成された活性層を含むn型窒化物半導体層およびp型窒化物半導体層と、そのn型窒化物半導体層およびp型窒化物半導体層にそれぞれ接続され基板上の同一平面側に形成されたp側電極およびn側電極と、を有しており、実装基板への実装は、p型窒化物半導体層およびn型窒化物半導体層を下側にし、p側電極およびn側電極を実装基板上の配線用電極に対向させ、金属バンプを介して配線用電極に押圧接触させて接続することにより行うことができる。 A nitride semiconductor light emitting device used for a flip chip type mounting method includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer including an active layer formed on a substrate such as sapphire, and the n-type nitride semiconductor layer And a p-side electrode and an n-side electrode that are respectively connected to the p-type nitride semiconductor layer and formed on the same plane side on the substrate. The n-type nitride semiconductor layer is on the lower side, the p-side electrode and the n-side electrode are opposed to the wiring electrodes on the mounting substrate, and the wiring electrodes are pressed and connected via metal bumps. it can.
ところで、窒化物半導体発光素子に金属バンプを形成する方法として、例えば、特許文献1には、金属膜からなるパッド電極であるp側電極およびn側電極上に、両電極の上面以外をマスクするレジストパターンを形成した後、無電解メッキにより金属バンプ層を積層し、しかる後にレジストパターンを剥離する方法が開示されている。
By the way, as a method of forming metal bumps on the nitride semiconductor light emitting device, for example, in
また、他の方法として、例えば、特許文献2には、金属膜からなるp側電極およびn側電極を形成した後、発光素子の全面に金属層を積層し、両電極の上方に開口部を有するレジストパターンを形成後、前記した金属層をシード電極として電解メッキにより金属バンプ層を形成し、しかる後にレジストパターンを剥離し、さらに金属バンプ層が積層された電極面以外の金属層を除去する方法が開示されている。
As another method, for example, in
ここで従来技術(例えば、特許文献2)による金属バンプを有する窒化物半導体発光素子の製造方法について、図15を参照して説明する。図15は、従来技術による金属バンプを有する半導体発光素子の製造工程を説明するための模式的断面図である。図15に示すように、(a)GaN系発光素子ウェハに電極形成、(b)絶縁膜形成、(c)全面金属層層形成、(d)レジストパターニング、(e)電気めっきによるバンプ形成、(f)レジスト除去、(g)金属層除去、そして(h)サブマウント部材側ウェハとの接合、(i)発光素子単位への分離、の各工程を含むものである。 Here, a manufacturing method of a nitride semiconductor light emitting device having metal bumps according to a conventional technique (for example, Patent Document 2) will be described with reference to FIG. FIG. 15 is a schematic cross-sectional view for explaining a manufacturing process of a semiconductor light emitting device having metal bumps according to the prior art. As shown in FIG. 15, (a) electrode formation on a GaN-based light emitting element wafer, (b) insulating film formation, (c) entire surface metal layer formation, (d) resist patterning, (e) bump formation by electroplating, The steps include (f) resist removal, (g) metal layer removal, (h) bonding to the submount member side wafer, and (i) separation into light emitting element units.
まず、サファイア基板(図示せず)の表面にGaN系化合物半導体を成長させたウェハ120に、n側電極103とp側電極104を備えた発光素子単位121を、複数個、ウェハ120のほぼ全面に亘り行列状に形成し(図15(a))、これらn側電極103およびp側電極104のバンプを形成する部分以外にSiO2膜の絶縁膜122を形成する(図15(b))。
First, a plurality of light emitting element units 121 each including an n-
次に、ウェハ120のほぼ全面に亘りn側電極103およびp側電極104と電気的に導通した平面状の金属層105をAu/Ti合金によって形成する(図15(c))。金属層105は、蒸着やスパッタリング等により0.5ないし3μmの厚さに形成する。
Next, a
次に、金属層105の上にレジスト123を形成し(図15(d))、電気めっきを施すことにより、金属層105の上にバンプ106、107を形成する(図15(e))。
Next, a
次に、レジスト123を除去し(図15(f))、さらに、表面に露出している部分の金属層105を除去することによりn側電極103と電気的に導通したバンプ106およびp側電極104と電気的に導通したバンプ107を有する発光素子単位121が行列状に形成された発光素子側ウェハが得られる(図15(g))。
Next, the
しかしながら、特許文献1に記載されたように無電解メッキを用いて金属バンプを形成する方法では、安定して膜厚の厚い金属バンプを形成することが難しかった。そして、特許文献2に記載されたように蒸着やスパッタリング等により金属層105を形成する方法では平坦となるように金属層105を形成することが難しかった。また、表面に露出している部分の金属層105を除去する工程において、金属層105が十分に除去できず、電極間のリークの原因となる恐れがあった。
However, in the method of forming metal bumps using electroless plating as described in
本発明は、かかる問題に鑑みて創案されたものであり、膜厚の厚い金属バンプを有し、信頼性が高い窒化物半導体発光素子と、その窒化物半導体発光素子の生産性を向上した製造方法とを提供することを課題とする。 The present invention was devised in view of such problems, and has a highly reliable nitride semiconductor light-emitting device having a thick metal bump, and manufacturing with improved productivity of the nitride semiconductor light-emitting device It is an object to provide a method.
前記した課題を解決するために、本発明に係る第1の窒化物半導体発光素子の製造方法は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、基板の同じ平面側にn型窒化物半導体層にn側電極を接続するn側電極接続面と、p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、n側電極接続面に接続されたn側電極と、p側電極接続面に接続されたp側電極と、n側電極上およびp側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、保護層形成工程と、第1レジストパターン形成工程と、保護層エッチング工程と、第1金属層形成工程と、第2レジストパターン形成工程と、第2金属層形成工程と、レジストパターン除去工程と、が順次行われるようにした。 In order to solve the above-described problems, a first nitride semiconductor light emitting device manufacturing method according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and the same substrate. A nitride semiconductor light emitting device having an n-side electrode connection surface for connecting an n-side electrode to an n-type nitride semiconductor layer on a plane side, and a p-side electrode connection surface for connecting a p-side electrode to a p-type nitride semiconductor layer A structure, an n-side electrode connected to the n-side electrode connection surface, a p-side electrode connected to the p-side electrode connection surface, and metal bumps formed on the n-side electrode and the p-side electrode A method for manufacturing a flip-chip nitride semiconductor light emitting device, comprising a protective layer forming step, a first resist pattern forming step, a protective layer etching step, a first metal layer forming step, and a second resist pattern forming step. A second metal layer forming step, a resist pad, And over down removing step, but was to be sequentially performed.
かかる手順によれば、まず、保護層形成工程において、窒化物半導体発光素子構造上に、絶縁性の保護層を形成する。次に、第1レジストパターン形成工程において、n側電極接続面上およびp側電極接続面上に開口部を有する第1レジストパターンを形成する。次に、保護層エッチング工程において、第1レジストパターンをマスクとして、保護層をエッチングしてn側電極接続面およびp側電極接続面を露出させる。次に、第1金属層形成工程において、第1レジストパターンを除去せずにn側電極接続面上、p側電極接続面上および第1レジストパターン上にn側電極およびp側電極となる第1金属層を形成する。これによって、n側電極およびp側電極が形成される部分以外である保護層上には、直接第1金属層が形成されない。次に、第2レジストパターン形成工程において、第1レジストパターンの開口部上に開口部を有する第2レジストパターンを形成する。これによって、n側電極およびp側電極の上面の周縁部に第2金属層が形成されない露出面が形成される。次に、第2金属層形成工程において、第1金属層を電解メッキの電極として、電解メッキにより金属バンプとなる第2金属層を形成する。これによって、n側電極およびp側電極は、それぞれの電極の上面に形成される金属バンプとなる第2金属層と直接接合する。そして、レジストパターン除去工程において、第1レジストパターンおよび第2レジストパターンを除去する。このように、少ない工程数で窒化物半導体発光素子が製造される。 According to this procedure, first, in the protective layer forming step, an insulating protective layer is formed on the nitride semiconductor light emitting device structure. Next, in the first resist pattern forming step, a first resist pattern having openings on the n-side electrode connection surface and the p-side electrode connection surface is formed. Next, in the protective layer etching step, the protective layer is etched using the first resist pattern as a mask to expose the n-side electrode connection surface and the p-side electrode connection surface. Next, in the first metal layer forming step, the first resist pattern is not removed and the n-side electrode and the p-side electrode are formed on the n-side electrode connection surface, the p-side electrode connection surface, and the first resist pattern. 1 metal layer is formed. Thereby, the first metal layer is not directly formed on the protective layer other than the portion where the n-side electrode and the p-side electrode are formed. Next, in the second resist pattern forming step, a second resist pattern having an opening on the opening of the first resist pattern is formed. As a result, an exposed surface on which the second metal layer is not formed is formed at the periphery of the upper surfaces of the n-side electrode and the p-side electrode. Next, in the second metal layer forming step, a second metal layer to be a metal bump is formed by electrolytic plating using the first metal layer as an electrode for electrolytic plating. As a result, the n-side electrode and the p-side electrode are directly bonded to the second metal layer serving as a metal bump formed on the upper surface of each electrode. Then, in the resist pattern removing step, the first resist pattern and the second resist pattern are removed. Thus, a nitride semiconductor light emitting device is manufactured with a small number of steps.
また、本発明に係る第2の窒化物半導体発光素子の製造方法は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、基板の同じ平面側にn型窒化物半導体層にn側電極を接続するn側電極接続面と、p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、n側電極接続面に接続されたn型電極と、p側電極接続面に接続されたp側電極と、n側電極上およびp側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、保護層形成工程と、レジストパターン形成工程と、保護層エッチング工程と、第1金属層形成工程と、第2金属層形成工程と、レジストパターン除去工程と、が順次行われるようにした。 The second nitride semiconductor light emitting device manufacturing method according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and an n-type nitride on the same plane side of the substrate. Nitride semiconductor light emitting device structure having an n-side electrode connection surface connecting an n-side electrode to a semiconductor layer and a p-side electrode connection surface connecting a p-side electrode to a p-type nitride semiconductor layer, and an n-side electrode connection Flip-chip nitride semiconductor having an n-type electrode connected to the surface, a p-side electrode connected to the p-side electrode connection surface, and a metal bump formed on the n-side electrode and the p-side electrode A method for manufacturing a light emitting device, comprising: a protective layer forming step, a resist pattern forming step, a protective layer etching step, a first metal layer forming step, a second metal layer forming step, and a resist pattern removing step. It was made to be done sequentially.
かかる手順によれば、まず、保護層形成工程において、窒化物半導体発光素子構造上に、絶縁性の保護層を形成する。次に、レジストパターン形成工程において、n側電極接続面上およびp側電極接続面上に開口部を有するレジストパターンを形成する。次に、保護層エッチング工程において、レジストパターンをマスクとして、保護層をエッチングしてn側電極接続面およびp側電極接続面を露出させる。次に、第1金属層形成工程において、レジストパターンを除去せずにn側電極接続面上、p側電極接続面上およびレジストパターン上にn側電極およびp側電極となる第1金属層を形成する。これによって、n側電極およびp側電極が形成される部分以外である保護層上には直接第1金属層が形成されない。次に、第2金属層形成工程において、第1金属層を電解メッキの電極として、電解メッキにより金属バンプとなる第2金属層を形成する。これによって、n側電極およびp側電極は、それぞれの電極の上面に形成される金属バンプとなる第2金属層と直接接合するとともに、金属バンプとなる第2金属層の側面が第1金属層によって被覆される。そして、レジストパターン除去工程において、レジストパターンを除去する。このように、少ない工程数で窒化物半導体発光素子が製造される。 According to this procedure, first, in the protective layer forming step, an insulating protective layer is formed on the nitride semiconductor light emitting device structure. Next, in the resist pattern forming step, a resist pattern having openings on the n-side electrode connection surface and the p-side electrode connection surface is formed. Next, in the protective layer etching step, the protective layer is etched using the resist pattern as a mask to expose the n-side electrode connection surface and the p-side electrode connection surface. Next, in the first metal layer forming step, the first metal layer that becomes the n-side electrode and the p-side electrode is formed on the n-side electrode connection surface, the p-side electrode connection surface, and the resist pattern without removing the resist pattern. Form. Thereby, the first metal layer is not directly formed on the protective layer other than the portion where the n-side electrode and the p-side electrode are formed. Next, in the second metal layer forming step, a second metal layer to be a metal bump is formed by electrolytic plating using the first metal layer as an electrode for electrolytic plating. As a result, the n-side electrode and the p-side electrode are directly bonded to the second metal layer to be the metal bump formed on the upper surface of each electrode, and the side surface of the second metal layer to be the metal bump is the first metal layer. Is covered. Then, in the resist pattern removal step, the resist pattern is removed. Thus, a nitride semiconductor light emitting device is manufactured with a small number of steps.
また、本発明に係る第3の窒化物半導体発光素子の製造方法は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、基板の同じ平面側にn型窒化物半導体層にn側電極を接続するn側電極接続面と、p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、n側電極接続面に接続されたn型電極と、p側電極接続面に接続されたp側電極と、n側電極上およびp側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、保護層形成工程と、第1レジストパターン形成工程と、保護層エッチング工程と、第1金属層形成工程と、第1レジストパターン除去工程と、第3金属層形成工程と、第2レジストパターン形成工程と、第2金属層形成工程と、第2レジストパターン除去工程と、第3金属層除去工程と、が順次行われるようにした。 The third nitride semiconductor light emitting device manufacturing method according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and an n-type nitride on the same plane side of the substrate. Nitride semiconductor light emitting device structure having an n-side electrode connection surface connecting an n-side electrode to a semiconductor layer and a p-side electrode connection surface connecting a p-side electrode to a p-type nitride semiconductor layer, and an n-side electrode connection Flip-chip nitride semiconductor having an n-type electrode connected to the surface, a p-side electrode connected to the p-side electrode connection surface, and a metal bump formed on the n-side electrode and the p-side electrode A method for manufacturing a light emitting device, comprising: a protective layer forming step, a first resist pattern forming step, a protective layer etching step, a first metal layer forming step, a first resist pattern removing step, and a third metal layer forming. A step, a second resist pattern forming step, A metal layer forming step, a second resist pattern removal step, and a third metal layer removing step, but was to be sequentially performed.
かかる手順によれば、まず、保護層形成工程において、窒化物半導体発光素子構造上に、絶縁性の保護層を形成する。次に、第1レジストパターン形成工程において、n側電極接続面上およびp側電極接続面上に開口部を有する第1レジストパターンを形成する。次に、保護層エッチング工程において、第1レジストパターンをマスクとして、保護層をエッチングしてn側電極接続面およびp側電極接続面を露出させる。次に、第1金属層形成工程において、第1レジストパターンを除去せずにn側電極接続面上、p側電極接続面上および第1レジストパターン上にn側電極およびp側電極となる第1金属層を形成する。次に、第1レジストパターン除去工程において、第1レジストパターンを除去する。次に、第3金属層形成工程において、第1金属層および保護層上に第3金属層を形成する。これによって、後の金属バンプとなる第2金属層形成を電解メッキにより容易に形成することができる。次に、第2レジストパターン形成工程において、第3金属層がそれぞれ形成されている、n側電極接続面上およびp側電極接続面上に開口部を有する第2レジストパターンを形成する。次に、第2金属層形成工程において、第3金属層を電解メッキの電極として、電解メッキにより金属バンプとなる第2金属層を形成する。これにより第3金属層上のみに第2金属層を形成することができる。次に、第2レジストパターン除去工程において、第2レジストパターンを除去する。第2レジストパターン上には第2金属層が形成されていないため、第2レジストパターン除去工程を簡易に行うことができる。次に、第3金属層除去工程において、第3金属層を除去する。このように、少ない工程数で窒化物半導体発光素子が製造される。また電解メッキするための第3金属層を用いるため信頼性高い金属バンプを形成することができる。さらに保護層の一部を除去した後、第1金属層を形成するため、第1金属層と保護層との剥離を低減することができる。 According to this procedure, first, in the protective layer forming step, an insulating protective layer is formed on the nitride semiconductor light emitting device structure. Next, in the first resist pattern forming step, a first resist pattern having openings on the n-side electrode connection surface and the p-side electrode connection surface is formed. Next, in the protective layer etching step, the protective layer is etched using the first resist pattern as a mask to expose the n-side electrode connection surface and the p-side electrode connection surface. Next, in the first metal layer forming step, the first resist pattern is not removed and the n-side electrode and the p-side electrode are formed on the n-side electrode connection surface, the p-side electrode connection surface, and the first resist pattern. 1 metal layer is formed. Next, in the first resist pattern removing step, the first resist pattern is removed. Next, in the third metal layer forming step, a third metal layer is formed on the first metal layer and the protective layer. This makes it possible to easily form the second metal layer to be a later metal bump by electrolytic plating. Next, in the second resist pattern forming step, a second resist pattern having openings on the n-side electrode connection surface and the p-side electrode connection surface, respectively formed with the third metal layer, is formed. Next, in the second metal layer forming step, a second metal layer to be a metal bump is formed by electrolytic plating using the third metal layer as an electrode for electrolytic plating. Thereby, the second metal layer can be formed only on the third metal layer. Next, in the second resist pattern removal step, the second resist pattern is removed. Since the second metal layer is not formed on the second resist pattern, the second resist pattern removing process can be easily performed. Next, in the third metal layer removal step, the third metal layer is removed. Thus, a nitride semiconductor light emitting device is manufactured with a small number of steps. In addition, since the third metal layer for electrolytic plating is used, a highly reliable metal bump can be formed. Furthermore, since a 1st metal layer is formed after removing a part of protective layer, peeling with a 1st metal layer and a protective layer can be reduced.
本発明に係る第4の窒化物半導体発光素子は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、基板の同じ平面側にn型窒化物半導体層にn側電極を接続するn側電極接続面と、p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、n側電極接続面に接続されたn側電極と、p側電極接続面に接続されたp側電極と、n側電極上およびp側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、n側電極上の金属バンプとp側電極上の金属バンプは、同じ厚みであり、n側電極またはp側電極の少なくとも一方は、平面視において、それぞれn側電極上の金属バンプおよびp側電極上の金属バンプよりも広く、保護層は、n側電極およびp側電極の露出した上面を被覆しないように構成した。 The fourth nitride semiconductor light emitting device according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and an n-type nitride semiconductor layer on the same plane side of the substrate. A nitride semiconductor light-emitting element structure having an n-side electrode connection surface for connecting electrodes and a p-side electrode connection surface for connecting a p-side electrode to a p-type nitride semiconductor layer, and connected to the n-side electrode connection surface A flip-chip nitride semiconductor light-emitting device having an n-side electrode, a p-side electrode connected to a p-side electrode connection surface, and metal bumps formed on the n-side electrode and the p-side electrode. And an insulating protective layer covering the surface of the nitride semiconductor light emitting device, and the metal bump on the n-side electrode and the metal bump on the p-side electrode have the same thickness, and the n-side electrode or the p-side electrode At least one of the metal vanes on the n-side electrode in plan view And wider than the metal bumps on the p-side electrode, the protective layer was not configured to cover the exposed upper surface of the n-side electrode and the p-side electrode.
かかる構成によれば、窒化物半導体発光素子の金属バンプは、窒化物半導体発光素子を金属バンプを介して実装基板の配線用電極に押圧接触させて接合する際に、押しつぶされて横方向に広がる。このとき、金属バンプが設けられたn側電極およびp側電極の少なくとも一方は、平面視で金属バンプより広く構成されているため、金属バンプは、平面視で広く構成されたn側電極上またはp側電極上に広がる。また、n側電極およびp側電極の金属バンプが設けられていない露出した上面は、保護層で被覆されていないため、この電極の上面と横方向に広がった金属バンプとが電気的に接触し、n側電極およびp側電極と金属バンプとの接合面積が増え、n側電極およびp側電極と金属バンプとの間の接触抵抗が低下する。また、基板面から見て、低層に設けられたn側電極上の金属バンプと、高層に設けられたp側電極上の金属バンプとは、同じ厚さで構成されているため、n側電極上の金属バンプの上面の方が、p側電極上の金属バンプの上面より低い位置にある。このため、実装基板の配線用電極に押圧接触した際に金属バンプが受ける押圧力は、n側電極上の金属バンプの方が小さく、押しつぶされて横方向に広がる量も少ない。 According to such a configuration, the metal bumps of the nitride semiconductor light emitting device are crushed and spread in the lateral direction when the nitride semiconductor light emitting device is pressed and brought into contact with the wiring electrodes of the mounting substrate via the metal bumps. . At this time, at least one of the n-side electrode and the p-side electrode provided with the metal bump is configured to be wider than the metal bump in plan view, so that the metal bump is formed on the n-side electrode configured widely in plan view or Spreads on the p-side electrode. Further, since the exposed upper surface where the metal bumps of the n-side electrode and the p-side electrode are not provided is not covered with a protective layer, the upper surface of the electrode and the metal bumps extending in the lateral direction are in electrical contact. The junction area between the n-side electrode and p-side electrode and the metal bump increases, and the contact resistance between the n-side electrode and p-side electrode and the metal bump decreases. Further, as viewed from the substrate surface, the metal bump on the n-side electrode provided in the lower layer and the metal bump on the p-side electrode provided in the higher layer are configured with the same thickness. The upper surface of the upper metal bump is positioned lower than the upper surface of the metal bump on the p-side electrode. For this reason, the pressing force received by the metal bumps when pressed against the wiring electrodes on the mounting substrate is smaller for the metal bumps on the n-side electrode, and is less crushed and spread laterally.
本発明に係る第5の窒化物半導体発光素子は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、基板の同じ平面側にn型窒化物半導体層にn側電極を接続するn側電極接続面と、p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、n側電極接続面に接続されたn側電極と、p側電極接続面に接続されたp側電極と、n側電極上およびp側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、n側電極接続面上およびp側電極接続面上に設けられたn側電極およびp側電極となる第1金属層と、第1金属層上に、第1金属層に接して設けられた金属バンプとなる第2金属層と、窒化物半導体発光素子構造の第1金属層が設けられた部分を除く上面および側面を覆う絶縁性の保護層と、を有し、第2金属層の側面の少なくとも一部もしくは全部が第1金属層により被覆されるように構成した。 The fifth nitride semiconductor light emitting device according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and an n-type nitride semiconductor layer on the same plane side of the substrate. A nitride semiconductor light-emitting element structure having an n-side electrode connection surface for connecting electrodes and a p-side electrode connection surface for connecting a p-side electrode to a p-type nitride semiconductor layer, and connected to the n-side electrode connection surface A flip-chip nitride semiconductor light-emitting device having an n-side electrode, a p-side electrode connected to a p-side electrode connection surface, and metal bumps formed on the n-side electrode and the p-side electrode. A first metal layer serving as an n-side electrode and a p-side electrode provided on the n-side electrode connection surface and the p-side electrode connection surface, and provided on the first metal layer in contact with the first metal layer. A second metal layer serving as a metal bump and a first metal layer of a nitride semiconductor light emitting element structure are provided. It has been an insulating protective layer which covers the upper and side surfaces except the portion, the at least a portion or all of the side surface of the second metal layer is configured to be covered by the first metal layer.
かかる構成によれば、窒化物半導体発光素子は、金属バンプとなる第2金属層の側面の少なくとも一部もしくは全部を被覆する第1金属層により、窒化物半導体発光素子構造からの漏れ光をこの側面で反射して、窒化物半導体発光素子構造に戻す。 According to such a configuration, the nitride semiconductor light emitting device causes leakage light from the nitride semiconductor light emitting device structure to be leaked by the first metal layer covering at least part or all of the side surface of the second metal layer to be the metal bump. The light is reflected from the side surface to return to the nitride semiconductor light emitting device structure.
本発明に係る第6の窒化物半導体発光素子は、窒化物半導体発光素子が発光する波長の光に対して、第2金属層の側面を被覆する第1金属層の表面の反射率が第2金属層の側面の反射率よりも高いように構成した。 The sixth nitride semiconductor light emitting device according to the present invention has a second reflectance of the surface of the first metal layer covering the side surface of the second metal layer with respect to light having a wavelength emitted by the nitride semiconductor light emitting device. It was comprised so that it might be higher than the reflectance of the side surface of a metal layer.
かかる構成によれば、窒化物半導体発光素子は、金属バンプとなる第2金属層の側面の少なくとも一部もしくは全部を被覆する第1金属層により、窒化物半導体発光素子構造からの漏れ光をこの側面で効率的に反射して、窒化物半導体発光素子構造に戻す。 According to such a configuration, the nitride semiconductor light emitting device causes leakage light from the nitride semiconductor light emitting device structure to be leaked by the first metal layer covering at least part or all of the side surface of the second metal layer to be the metal bump. The light is efficiently reflected from the side surface and returned to the nitride semiconductor light emitting device structure.
本発明に係る第7の窒化物半導体発光素子の製造方法は、第1ないし第3の窒化物半導体発光素子の製造方法おいて、第2金属層形成工程の後に、第2金属層高さ調整工程を行うようにした。 A seventh method for manufacturing a nitride semiconductor light emitting device according to the present invention includes adjusting the height of the second metal layer after the second metal layer forming step in the first to third methods for manufacturing a nitride semiconductor light emitting device. The process was performed.
かかる手順によれば、第2金属層形成工程において、n側電極上およびp側電極上には、金属バンプとなるほぼ同じ厚さの第2金属層が形成される。このため、基板の上面からの第2金属層の高さは、n側電極よりも高層にあるp側電極上に形成された第2金属層の方が高くなる。そこで、第2金属層高さ調整工程において、n側電極上に形成された金属バンプとなる第2金属層の上面の基板の上面からの高さと、p側電極上に形成された金属バンプとなる第2金属層の上面の基板の上面からの高さとを、例えば、研磨や切断によって、同じ高さに調整する。これによって、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さが揃った窒化物半導体発光素子が製造される。 According to this procedure, in the second metal layer forming step, the second metal layer having substantially the same thickness as the metal bump is formed on the n-side electrode and the p-side electrode. For this reason, the height of the second metal layer from the upper surface of the substrate is higher in the second metal layer formed on the p-side electrode in the higher layer than in the n-side electrode. Therefore, in the second metal layer height adjustment step, the height of the upper surface of the second metal layer that becomes the metal bump formed on the n-side electrode from the upper surface of the substrate, the metal bump formed on the p-side electrode, The height of the upper surface of the second metal layer formed from the upper surface of the substrate is adjusted to the same height by, for example, polishing or cutting. As a result, a nitride semiconductor light emitting device is manufactured in which the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode are aligned from the upper surface of the substrate.
本発明に係る第8の窒化物半導体発光素子の製造方法は、第1ないし第3の窒化物半導体発光素子の製造方法おいて、第2金属層形成工程の後に、第2金属層高さ調整工程を行うようにした。 The eighth method for manufacturing a nitride semiconductor light emitting device according to the present invention includes adjusting the height of the second metal layer after the second metal layer forming step in the methods for manufacturing the first to third nitride semiconductor light emitting devices. The process was performed.
かかる手順によれば、第2金属層形成工程において、n側電極上およびp側電極上には、金属バンプとなる、ほぼ同じ厚さの第2金属層が形成される。このため、基板の上面からの第2金属層の高さは、n側電極よりも高層にあるp側電極上に形成された第2金属層の方が高くなる。そこで、第2金属層高さ調整工程において、p側電極上に形成された金属バンプとなる第2金属層の上面の基板の上面からの高さを、n側電極上に形成された金属バンプとなる第2金属層の上面の基板の上面からの高さと同じになるように、例えば、研磨や切断によって、p側電極上の第2金属層の高さを調整する。これによって、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さが揃った窒化物半導体発光素子が製造される。また、第2金属層形成工程において形成された第2金属層の上面の外縁部が丸みを帯びている場合は、n側電極上の金属バンプの上面の外縁部には、その丸みが保存される。 According to such a procedure, in the second metal layer forming step, the second metal layer having substantially the same thickness and serving as a metal bump is formed on the n-side electrode and the p-side electrode. For this reason, the height of the second metal layer from the upper surface of the substrate is higher in the second metal layer formed on the p-side electrode in the higher layer than in the n-side electrode. Therefore, in the second metal layer height adjusting step, the height of the upper surface of the second metal layer that becomes the metal bump formed on the p-side electrode from the upper surface of the substrate is set to the metal bump formed on the n-side electrode. The height of the second metal layer on the p-side electrode is adjusted, for example, by polishing or cutting so that the upper surface of the second metal layer becomes the same as the height from the upper surface of the substrate. As a result, a nitride semiconductor light emitting device is manufactured in which the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode are aligned from the upper surface of the substrate. In addition, when the outer edge portion of the upper surface of the second metal layer formed in the second metal layer forming step is rounded, the roundness is preserved in the outer edge portion of the upper surface of the metal bump on the n-side electrode. The
本発明に係る第9の窒化物半導体発光素子は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、基板の同じ平面側にn型窒化物半導体層にn側電極を接続するn側電極接続面と、p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、n側電極接続面に接続されたn側電極と、p側電極接続面に接続されたp側電極と、n側電極上およびp側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、n側電極上の金属バンプとp側電極上の金属バンプは、n側電極またはp側電極の少なくとも一方は、平面視において、それぞれn側電極上の金属バンプおよびp側電極上の金属バンプよりも広く、保護層は、n側電極およびp側電極の露出した上面を被覆せず、n側電極上の金属バンプの上面の基板の上面からの高さと、p側電極上の金属バンプの上面の基板の上面からの高さとが同じであり、n側電極上の金属バンプの上面の外縁部が丸みを帯びているように構成した。 A ninth nitride semiconductor light emitting device according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and an n-type nitride semiconductor layer on the same plane side of the substrate. A nitride semiconductor light-emitting element structure having an n-side electrode connection surface for connecting electrodes and a p-side electrode connection surface for connecting a p-side electrode to a p-type nitride semiconductor layer, and connected to the n-side electrode connection surface A flip-chip nitride semiconductor light-emitting device having an n-side electrode, a p-side electrode connected to a p-side electrode connection surface, and metal bumps formed on the n-side electrode and the p-side electrode. And an insulating protective layer covering the surface of the nitride semiconductor light emitting device, and the metal bump on the n-side electrode and the metal bump on the p-side electrode are flat on at least one of the n-side electrode and the p-side electrode. In view, the metal bump and the p-side electrode on the n-side electrode, respectively The protective layer does not cover the exposed upper surfaces of the n-side electrode and the p-side electrode, the height of the upper surface of the metal bump on the n-side electrode from the upper surface of the substrate, and the p-side electrode The height of the upper surface of the metal bump from the upper surface of the substrate is the same, and the outer edge portion of the upper surface of the metal bump on the n-side electrode is rounded.
かかる構成によれば、窒化物半導体発光素子の金属バンプは、窒化物半導体発光素子を金属バンプを介して実装基板の配線用電極に押圧接触させて接合する際に、押しつぶされて横方向に広がる。このとき、金属バンプが設けられたn側電極およびp側電極の少なくとも一方は、平面視で金属バンプより広く構成されているため、金属バンプは、平面視で広く構成されたn側電極上またはp側電極上に広がる。また、n側電極およびp側電極の金属バンプが設けられていない露出した上面は、保護層で被覆されていないため、この電極の上面と横方向に広がった金属バンプとが電気的に接触し、n側電極およびp側電極と金属バンプとの接合面積が増え、n側電極およびp側電極と金属バンプとの間の接触抵抗が低下する。また、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さが同じであるため、フリップチップ実装の際に、これらの金属バンプには基板側から均等に押圧力を受けることになる。
また、窒化物半導体発光素子のn側電極上の金属バンプの上面の外縁部が丸みを帯びているため、上面の面積が小さくなっている。このため、フリップチップ実装の際に、n側電極上の金属バンプは、この面積の小さい上面で実装基板の配線用電極と接触して、基板側から押圧力を受けることになる。
According to such a configuration, the metal bumps of the nitride semiconductor light emitting device are crushed and spread in the lateral direction when the nitride semiconductor light emitting device is pressed and brought into contact with the wiring electrodes of the mounting substrate via the metal bumps. . At this time, at least one of the n-side electrode and the p-side electrode provided with the metal bump is configured to be wider than the metal bump in plan view, so that the metal bump is formed on the n-side electrode configured widely in plan view or Spreads on the p-side electrode. Further, since the exposed upper surface where the metal bumps of the n-side electrode and the p-side electrode are not provided is not covered with a protective layer, the upper surface of the electrode and the metal bumps extending in the lateral direction are in electrical contact. The junction area between the n-side electrode and p-side electrode and the metal bump increases, and the contact resistance between the n-side electrode and p-side electrode and the metal bump decreases. In addition, since the height of the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode from the upper surface of the substrate is the same, when flip-chip mounting, these metal bumps are Will receive an equal pressing force.
Further, since the outer edge portion of the upper surface of the metal bump on the n-side electrode of the nitride semiconductor light emitting device is rounded, the area of the upper surface is reduced. For this reason, at the time of flip chip mounting, the metal bump on the n-side electrode comes into contact with the wiring electrode of the mounting substrate on the upper surface having a small area and receives a pressing force from the substrate side.
本発明に係る第10の窒化物半導体発光素子は、第5または第6の窒化物半導体発光素子において、n側電極上の金属バンプの上面の基板の上面からの高さと、p側電極上の金属バンプの上面の基板の上面からの高さとが同じになるように構成した。 According to a tenth nitride semiconductor light emitting device of the present invention, in the fifth or sixth nitride semiconductor light emitting device, the height of the upper surface of the metal bump on the n-side electrode from the top surface of the substrate and the p-side electrode The height of the upper surface of the metal bump was made the same from the upper surface of the substrate.
かかる構成によれば、窒化物半導体発光素子のn側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さが同じであるため、フリップチップ実装の際に、これらの金属バンプには基板側から均等に押圧力を受けることになる。 According to this configuration, the height of the upper surface of the metal bump on the n-side electrode of the nitride semiconductor light emitting device and the upper surface of the metal bump on the p-side electrode from the upper surface of the substrate are the same. In addition, these metal bumps are evenly pressed from the substrate side.
本発明に係る第11の窒化物半導体発光素子は、第10の窒化物半導体発光素子において、n側電極上の金属バンプの上面の外縁部が丸みを帯びているように構成した。 The eleventh nitride semiconductor light emitting device according to the present invention is configured such that, in the tenth nitride semiconductor light emitting device, the outer edge portion of the upper surface of the metal bump on the n-side electrode is rounded.
かかる構成によれば、窒化物半導体発光素子のn側電極上の金属バンプの上面の外縁部が丸みを帯びているため、上面の面積が小さくなっている。このため、フリップチップ実装の際に、n側電極上の金属バンプは、この面積の小さい上面で実装基板の配線用電極と接触して、基板側から押圧力を受けることになる。 According to such a configuration, since the outer edge portion of the upper surface of the metal bump on the n-side electrode of the nitride semiconductor light emitting device is rounded, the area of the upper surface is reduced. For this reason, at the time of flip chip mounting, the metal bump on the n-side electrode comes into contact with the wiring electrode of the mounting substrate on the upper surface having a small area and receives a pressing force from the substrate side.
本発明の第1の製造方法によれば、製造の工程数を少なくでき、パッド電極であるn側電極およびp側電極となる第1金属層を保護層上に直接形成せず、この第1金属層を電解メッキの電極とした電解メッキにより金属バンプを形成するため、膜厚の厚い金属バンプを有し、リークの恐れが低く信頼性の高い窒化物半導体発光素子の生産性を向上することができる。
また、本発明の第2の製造方法によれば、製造の工程数を少なくでき、パッド電極であるn側電極およびp側電極となる第1金属層を保護層上に直接形成せず、この第1金属層を電解メッキの電極とした電解メッキにより金属バンプを形成するため、膜厚の厚い金属バンプを有し、リークの恐れが低く信頼性の高い窒化物半導体発光素子の生産性を向上することができる。さらに、金属バンプの側面の一部または全部を第1金属層で被覆するため、第1金属層として高反射率の金属を用いた場合は、光取り出し効率の高い窒化物半導体発光素子の製造をすることができる。
また、本発明の第3の製造方法によれば、製造の工程数を少なくでき、また、保護層の一部を除去した後、第1金属層を形成するため、第1金属層と保護層との剥離を低減することができる。また、本発明の第4の窒化物半導体発光素子によれば、金属バンプを介して実装基板に実装する際に、押しつぶされて横に広がった金属バンプがパッド電極であるn側電極およびp側電極の露出した上面と接触するため、剥れの恐れ低く、接触抵抗の低い信頼性の高い実装を行うことができる。また、n側電極上の金属バンプは押しつぶされて横に広がる量が少ないため、n側電極の平面視での面積を小さくできる。このため、p型半導体層を広くして窒化物半導体発光素子の発光量を増加することができる。
また、本発明の第5の窒化物半導体発光素子によれば、第1金属層の選択によって、光取り出し効率の高い窒化物半導体発光素子とすることができる。
また、本発明の第6の窒化物半導体発光素子によれば、光取り出し効率の高い窒化物半導体発光素子とすることができる。
According to the first manufacturing method of the present invention, the number of manufacturing steps can be reduced, and the first metal layer that becomes the n-side electrode and the p-side electrode that are the pad electrodes is not directly formed on the protective layer. Since metal bumps are formed by electrolytic plating using a metal layer as an electrode for electrolytic plating, the productivity of nitride semiconductor light-emitting elements that have high-thickness metal bumps and have low risk of leakage and high reliability Can do.
Further, according to the second manufacturing method of the present invention, the number of manufacturing steps can be reduced, and the first metal layer that becomes the n-side electrode and the p-side electrode that are the pad electrodes is not directly formed on the protective layer. Since metal bumps are formed by electrolytic plating using the first metal layer as an electrode for electrolytic plating, the productivity of nitride semiconductor light-emitting elements that have high-thickness metal bumps and have low risk of leakage and high reliability is improved. can do. Furthermore, since a part or all of the side surfaces of the metal bumps are covered with the first metal layer, when a highly reflective metal is used as the first metal layer, a nitride semiconductor light emitting device with high light extraction efficiency can be manufactured. can do.
According to the third manufacturing method of the present invention, the number of manufacturing steps can be reduced, and the first metal layer and the protective layer can be formed because the first metal layer is formed after removing a part of the protective layer. And peeling can be reduced. According to the fourth nitride semiconductor light emitting device of the present invention, the metal bumps that are crushed and spread laterally when mounted on the mounting substrate via the metal bumps are the n-side electrode and p-side that are pad electrodes. Since it is in contact with the exposed upper surface of the electrode, there is little fear of peeling, and highly reliable mounting with low contact resistance can be performed. Further, since the metal bump on the n-side electrode is crushed and has a small amount of spreading laterally, the area of the n-side electrode in plan view can be reduced. Therefore, the light emission amount of the nitride semiconductor light emitting device can be increased by widening the p-type semiconductor layer.
Moreover, according to the fifth nitride semiconductor light emitting device of the present invention, a nitride semiconductor light emitting device with high light extraction efficiency can be obtained by selecting the first metal layer.
In addition, according to the sixth nitride semiconductor light emitting device of the present invention, a nitride semiconductor light emitting device with high light extraction efficiency can be obtained.
また、本発明の第7の製造方法によれば、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプには均等に押圧力がかかり、必要以上に押圧力を加えることなく良好に接続をすることができる窒化物半導体発光素子を製造することができる。
また、本発明の第8の製造方法によれば、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプに均等な押圧力がかかり、必要以上に押圧力を加えることなく良好に接続をすることができる窒化物半導体発光素子を製造することができる。また、n側電極上の金属バンプとなる第2金属層は上部を除去しないため、不要となる材料を少なくすることができる。
また、本発明の第9または第10の窒化物半導体発光素子は、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプには均等に押圧力がかかり、窒化物半導体発光素子へ必要以上に押圧力を加えることなく良好に接続をすることができる。
また、本発明の第9または第11の窒化物半導体発光素子は、n側電極上の金属バンプの上面の外縁部が丸みを帯びて上面の面積が小さいため、フリップチップ実装をする際に、押圧力を受けてこの金属バンプが押しつぶされる際に、この金属バンプの上端部が必要以上に横方向に広がるのを抑制することができる。
Further, according to the seventh manufacturing method of the present invention, the height of the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode are made uniform from the upper surface of the substrate, so that flip chip mounting When a pressing force is applied from the substrate side, a uniform pressing force is applied to both metal bumps, and the nitride semiconductor light emitting device can be connected well without applying an excessive pressing force. Can be manufactured.
Further, according to the eighth manufacturing method of the present invention, the height of the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode is made uniform from the upper surface of the substrate, so that flip chip mounting When a pressing force is applied from the substrate side, a uniform pressing force is applied to both metal bumps, and a nitride semiconductor light-emitting element that can be connected well without applying an excessive pressing force is required. Can be manufactured. Moreover, since the upper part of the second metal layer to be the metal bump on the n-side electrode is not removed, unnecessary material can be reduced.
In the ninth or tenth nitride semiconductor light emitting device of the present invention, the heights of the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode are made uniform from the upper surface of the substrate. When flip chip mounting, when pressing force is applied from the substrate side, both metal bumps are equally pressed, and the nitride semiconductor light emitting device is connected well without applying excessive pressing force. Can do.
Further, in the ninth or eleventh nitride semiconductor light emitting device of the present invention, the outer edge of the upper surface of the metal bump on the n-side electrode is rounded and the area of the upper surface is small. When the metal bump is crushed by receiving a pressing force, it is possible to suppress the upper end portion of the metal bump from spreading in the lateral direction more than necessary.
以下、本発明における窒化物半導体発光素子およびこの窒化物半導体発光素子の製造方法について説明する。 Hereinafter, a nitride semiconductor light emitting device and a method for manufacturing the nitride semiconductor light emitting device in the present invention will be described.
<第1実施形態>
〔窒化物半導体発光素子〕
本発明の第1実施形態における窒化物半導体発光素子の構造を、図1を参照して説明する。本発明の実施形態における窒化物半導体発光素子1はフリップチップ型の実装をするLEDである。図1(a)および(b)に示すように、第1実施形態における窒化物半導体発光素子1は、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21と、p側電極22と、金属バンプ23と、金属バンプ24と、を備えている。
<First Embodiment>
[Nitride semiconductor light emitting device]
The structure of the nitride semiconductor light emitting device in the first embodiment of the present invention will be described with reference to FIG. The nitride semiconductor
本明細書において、「窒化物半導体発光素子構造」とは、活性層12を含むn型窒化物半導体層11とp型窒化物半導体層13とが積層された積層構造のことをいい、p型窒化物半導体層13上に電流拡散層や反射層としての全面電極14や、全面電極14の材料のマイグレーションを防止するためのカバー電極15を設ける場合はそれらを含めた構造をいう。また、この窒化物半導体発光素子構造10は、基板2の同じ平面側にn側電極21をn型窒化物半導体層11と電気的に接続するためのn側電極接続面10aと、p側電極22をp型窒化物半導体層13と電気的に接続するためのp側電極接続面10bとを有し、フリップチップ型の窒化物半導体発光素子1の製造に好ましい構造を備えているものである。また、本明細書において、「上」とは、基板2の窒化物半導体発光素子構造10を積層した面に垂直方向であって、窒化物半導体発光素子構造10を積層した方向をいうものとする。例えば、図1(b)においては図の上方向を指す。
In this specification, the “nitride semiconductor light emitting device structure” refers to a stacked structure in which an n-type
(基板)
基板2は、窒化物半導体をエピタキシャル成長させることができる基板材料であればよく、大きさや厚さ等は特に限定されない。このような基板材料としては、C面、R面、A面のいずれかを主面とするサファイアやスピネル(MgA12O4)のような絶縁性基板、また炭化ケイ素(SiC)、シリコン、ZnS、ZnO、Si、GaAs、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。また、本実施形態における窒化物半導体発光素子1は、フリップチップ型実装をするため、基板2の裏面が光取り出し面となる。したがって、窒化物半導体発光素子1で発光した光は、基板2を透過して光取り出し面から出射するため、基板2は、少なくとも、この光の波長に対して透明であることが好ましい。
(substrate)
The
(窒化物半導体発光素子構造)
窒化物半導体発光素子構造10は、前記したように、活性層12を含むn型窒化物半導体層11とp型窒化物半導体層13とが積層された積層構造のことである。本実施形態においては、窒化物半導体発光素子構造10は、p型窒化物半導体層13上に全面電極14と、カバー電極15とが積層され、基板2の同じ平面側にn側電極21をn型窒化物半導体層11と電気的に接続するためのn型窒化物半導体層11の上面であるn側電極接続面10aと、p側電極22をp型窒化物半導体層13と電気的に接続するためのカバー電極15の上面であるp側電極接続面10bとを有している。
(Nitride semiconductor light emitting device structure)
As described above, the nitride semiconductor light emitting
(n型窒化物半導体層、活性層、p型窒化物半導体層)
n型窒化物半導体層11、活性層12およびp型窒化物半導体層13としては、特に限定されるものではないが、例えばInXAlYGa1-X-YN(0≦X、0≦Y、X+Y<1)などの窒化ガリウム系化合物半導体が好適に用いられる。n型窒化物半導体層11、活性層12およびp型窒化物半導体層13(適宜まとめて窒化物半導体層11,12,13という)は、それぞれ単層構造でもよいが、組成および膜厚の異なる層の積層構造、超格子構造などであってもよい。特に発光層である活性層12は、量子効果が生ずる薄膜を積層した単一量子井戸または多重量子井戸構造であることが好ましく、さらに井戸層がInを含む窒化物半導体であることが好ましい。なお、基板2上に、任意に基板2との格子定数の不整合を緩和させるためのバッファ層等の下地層(図示せず)を介してn型窒化物半導体層11を形成してもよい。
(N-type nitride semiconductor layer, active layer, p-type nitride semiconductor layer)
The n-type
通常、このような窒化物半導体層は、それぞれがMIS接合、PIN接合、またはPN接合を有したホモ構造、ヘテロ構造、またはダブルへテロ構造などとして構成されてもよく、また、膜厚も特に限定されるものではなく、種々の膜厚で構成することができる。窒化物半導体層の積層構造としては、例えば、AlGaNよりなるバッファ層、アンドープGaN層、Siドープn型GaNよりなるn側コンタクト層、GaN層とInGaN層とを交互に積層させた超格子層、GaN層とInGaN層とを交互に積層させた多重量子井戸構造の活性層、MgドープAlGaN層とMgドープInGaN層とを交互に積層させた超格子層、MgドープGaNよりなるp側コンタクト層、などが挙げられる。 In general, such a nitride semiconductor layer may be configured as a homostructure, a heterostructure, or a double heterostructure each having a MIS junction, a PIN junction, or a PN junction. It is not limited and can be configured with various film thicknesses. As a laminated structure of the nitride semiconductor layer, for example, a buffer layer made of AlGaN, an undoped GaN layer, an n-side contact layer made of Si-doped n-type GaN, a superlattice layer in which GaN layers and InGaN layers are alternately laminated, An active layer having a multiple quantum well structure in which GaN layers and InGaN layers are alternately stacked, a superlattice layer in which Mg-doped AlGaN layers and Mg-doped InGaN layers are alternately stacked, a p-side contact layer made of Mg-doped GaN, Etc.
本発明において、窒化物半導体層の形成方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、窒化物半導体の成長方法として公知の方法を好適に用いることができる。特に、MOCVDは結晶性よく成長させることができるので好ましい。また、窒化物半導体層11,12,13は、種々の窒化物半導体の成長方法を使用目的により適宜選択して成長させることが好ましい。 In the present invention, the method for forming the nitride semiconductor layer is not particularly limited, but MOVPE (metal organic chemical vapor deposition), MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE. A known method such as (molecular beam epitaxy) can be suitably used as a method for growing a nitride semiconductor. In particular, MOCVD is preferable because it can be grown with good crystallinity. The nitride semiconductor layers 11, 12, and 13 are preferably grown by appropriately selecting various nitride semiconductor growth methods according to the purpose of use.
(全面電極、カバー電極)
全面電極14は、p型窒化物半導体層13上に、p型窒化物半導体層13の略全面を覆うように設けられ、p側電極22およびカバー電極15を介して供給される電流を、p型窒化物半導体層13の全面に均一に拡散するための電極である。また、フリップチップ型実装をする本実施形態における窒化物半導体発光素子1においては、活性層12で発光した光を光取り出し面である基板2の裏面側に反射するための反射層としての機能も有する。
(Full-surface electrode, cover electrode)
The full-
全面電極14は、p型窒化物半導体層13と電気的に良好に接続できるオーミック電極であることが好ましく、また、少なくとも活性層12で発光する光の波長に対して、良好な反射率を有することが好ましい。したがって、全面電極14としては、光の反射率の高いAgの単層膜、Agを最下層とするNi、Tiなどとの多層膜を好適に用いることができる。より好ましくは、Agを最下層(p型窒化物半導体層13側)とするAg/Ni/Ti/Ptの多層膜を用いることができ、この多層膜の膜厚は、例えば、それぞれ1000nm程度とすることができる。全面電極14は、これらの材料を、例えば、スパッタリングや蒸着により、順次積層して形成することができる。
The full-
カバー電極15は、全面電極14の上面および側面を覆い、p側電極22を全面電極14から遮蔽し、全面電極14の構成材料の、特にAgのマイグレーションを防止するためのバリア層として機能する。
The
カバー電極15としては、例えば、Ti、Au、Wなどの金属の単層膜やこれらの金属の多層膜を用いることができる。好ましくは、Tiを最下層(全面電極14側)とするTi(最下層)/Au/W/Tiの多層膜を用いることができ、この多層膜の膜厚は、例えば、下層側からそれぞれ2nm、1700nm、120nm、3nmとすることができる。
As the
なお、本実施形態では、全面電極14およびカバー電極15をp型窒化物半導体層13上にのみ設けるようにしたが、n型窒化物半導体層11上にも全面電極およびカバー電極を設けるようにしてもよい。この場合、n側電極接続面10aは、n型窒化物半導体層11の上面ではなく、カバー電極の上面となる。
In the present embodiment, the
(n側電極、p側電極)
n側電極21はn型窒化物半導体層11に、p側電極22はカバー電極15および全面電極14を介してp型窒化物半導体層13に、それぞれ電気的に接続して、窒化物半導体発光素子1に外部から電流を供給するためのパッド電極である。n側電極21は、窒化物半導体発光素子構造10のn型窒化物半導体層11の上面であるn側電極接続面10a内に設けられる。また、p側電極22は、窒化物半導体発光素子構造10のカバー電極15の上面であるp側電極接続面10b内に設けられる。
(N-side electrode, p-side electrode)
The n-
n側電極21およびp側電極22としては、電気抵抗が低い材料が好ましく、Au、Cu、Ni、Al、Ptなどの金属やこれらの合金の単層、または多層膜を用いることができる。n側電極21およびp側電極22は、例えば、Cu単層またはCu/Ni積層膜を下層とし、AuまたはAuSn合金を上層とする多層膜とすることができる。
The n-
また、n側電極21とn型窒化物半導体層11との良好な電気的コンタクトを得るために、n側電極21の最下層はTi、Al、AlCuSi合金などを用いることが好ましく、左端を最下層として、Ti/Au、Al/Ti/Au、Al/Ti/Pt/Au、Ti/Pt/Au、AlCuSi/Ti/Pt/Auなどの多層膜を用いることができる。また、AlCuSi/Ti/Pt/Auの多層膜とする場合は、各層の膜厚は、例えば、それぞれ500nm、150nm、50nm、700nmとすることができる。
In order to obtain good electrical contact between the n-
(金属バンプ)
金属バンプ23および金属バンプ24は、それぞれn側電極21およびp側電極22上面であって、n側電極21およびp側電極22の周縁部21aおよび周縁部22aを除くに部分にそれぞれの電極に接して設けられている。すなわち、図1(a)に示したように、平面視(上面視)において、n側電極21およびp側電極22が、それぞれの電極上に設けられた金属バンプ23および金属バンプ24よりも広くなっている。金属バンプ23および金属バンプ24は、窒化物半導体発光素子1のn側電極21およびp側電極22と実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1を実装基板(不図示)にフリップチップ実装する際に、n側電極21およびp側電極22を実装基板上の配線用電極(不図示)に対向させ、金属バンプ23および金属バンプ24を配線用電極に押圧接触させて、n側電極21およびp側電極22と実装基板の配線用電極(不図示)とを電気的に接続するためのものである。
(Metal bump)
The
前記したように、平面視でパッド電極であるn側電極21およびp側電極22がそれぞれ金属バンプ23および金属バンプ24よりも広くなるように構成されている。これは、窒化物半導体発光素子1を、金属バンプ23、24を介して実装基板の配線用電極に押圧接触させて接合する際に、金属バンプ23、24が押しつぶされて横方向に広がり、パッド電極であるn側電極21およびp側電極22の外側にはみ出ないようにするためである。すなわち、押しつぶされた金属バンプ23、24が、n側電極21およびp側電極22からはみ出ると接合強度が低下するため、これを防止するためである。
As described above, the n-
また、n側電極21上の金属バンプ23およびp側電極22上の金属バンプ23は、同じ膜厚で形成されている。n側電極21およびp側電極22の膜厚も同じに形成されているため、基板2の上面からみて、低い位置に設けられたn側電極21の上に設けられた金属バンプ23の上面は、金属バンプ24の上面よりも低い位置にある。このため、実装時に金属バンプ23、24が押しつぶされる度合いは、n側電極21上の金属バンプ23の方が少なく、したがって、横方向への広がりも少ない。このため、接合強度の低下を防止するために設けるべきn側電極21のマージンとなる周縁部21aの広さは、p側電極22の周縁部22aの広さより少なくすることができる。これにより、n側電極21を設けるべきn側電極接続面10aの面積を小さくできる。すなわち、発光に寄与する活性層12およびp型窒化物半導体層13の面積を大きくすることができる。その結果、窒化物半導体発光素子1から、より多くの光を取り出すようにすることができる。
The metal bumps 23 on the n-
また、n側電極21の周縁部21a上およびp側電極22の周縁部22a上は、保護層20によって被覆されておらず、露出している。これにより、窒化物半導体発光素子1を、金属バンプ23、24を介して実装基板の配線用電極に押圧接触させて接合する際に、金属バンプ23および金属バンプ24が押しつぶされて横方向に広がると、この横方向に広がった金属バンプ23、24は、それぞれパッド電極であるn側電極21の周縁部21aおよびp側電極22の周縁部22aと電気的に接触する。このため、n側電極21およびp側電極22と、それぞれ金属バンプ23および金属バンプ24との間の電気的な接触面積が増加し、それぞれの間の接触抵抗を下げることができる。
Further, the
図1に示した例では、n側電極21、p側電極22、金属バンプ23および金属バンプ24は、何れも平面視が四角形の四角柱状であるが、これに限定されるものではなく、それぞれ平面視で円、楕円、多角形など任意の形状とすることができる。また、n側電極21およびp側電極22は、それぞれの電極上に設けられる金属バンプ23および金属バンプ24よりも、平面視で広く構成されているが、n側電極21またはp側電極22の何れか一方について、その電極上の金属バンプ23、24よりも広く構成するようにしてもよい。
In the example shown in FIG. 1, the n-
本実施形態における金属バンプ23、24は、n側電極21およびp側電極22をシード電極とする電解メッキにより形成される。金属バンプ23、24としては、電気抵抗が低く、電解メッキにより形成できるものなら特に限定されず、Au、Cu、Niなどの単層膜、またはこれらの多層膜を用いることができる。Auは、電気抵抗および接触抵抗が低く好ましいが、安価なSnとの合金であるAuSn合金を用いることができる。このAuSn合金の組成としては、例えば、Auが80%、Snが20%とすることができる。
The metal bumps 23 and 24 in this embodiment are formed by electrolytic plating using the n-
また、金属バンプ23、24の最上層は、実装基板の配線電極の材料との接合性の相性に応じて選択することができる。このとき金属バンプ23、24の最上層と、実装基板の配線電極の最上層がともにAuである場合は、良好な接合性を得るために、金属バンプ23,24の上面をCMP(化学的機械的研磨)などにより研磨して平坦化し、配線電極との接合面の空隙をできる限り少なくすることが好ましい。なお、金属バンプ23、24の最上層を、例えば、前記したAuSn合金とすることで、最上層にAuを用いた場合よりも、接合性を確保するために必要な平坦性の条件を緩和することができる。 Further, the uppermost layer of the metal bumps 23 and 24 can be selected according to the compatibility of the bonding property with the wiring electrode material of the mounting substrate. At this time, when the uppermost layer of the metal bumps 23 and 24 and the uppermost layer of the wiring electrode of the mounting substrate are both Au, the upper surfaces of the metal bumps 23 and 24 are subjected to CMP (chemical mechanical) in order to obtain good bondability. It is preferable that the gap between the joint surfaces with the wiring electrodes is reduced as much as possible. Note that the uppermost layer of the metal bumps 23 and 24 is made of, for example, the above-described AuSn alloy, so that the flatness condition necessary for securing the bonding property is relaxed compared to the case where Au is used for the uppermost layer. be able to.
また、フリップチップ実装において、接続不良の少ない、すなわち信頼性の高い実装をするために、金属バンプ23、24の総膜厚は10μm以上とすることが好ましい。 In flip chip mounting, it is preferable that the total film thickness of the metal bumps 23 and 24 is 10 μm or more in order to achieve a connection with few connection defects, that is, high reliability.
(保護層)
保護層20は、窒化物半導体発光素子構造10の露出した表面(上面および側面)を被覆する絶縁性の被膜であり、窒化物半導体発光素子1の保護膜および帯電防止膜として機能する。保護層20は絶縁性のSi,Ti,Taなどの酸化物を用いることができ、蒸着、スパッタリングなどの公知の方法によって形成することができる。保護層20の膜厚は100nm以上とすることが好ましく、例えば、膜厚が350nm程度のSiO2とすることができる。なお、保護層20は、n側電極21およびp側電極22の露出した上面である周縁部21aおよび周縁部22a、金属バンプ23および金属バンプ24の上面および側面は被覆していない。
(Protective layer)
The
〔窒化物半導体発光素子の動作〕
図1に示した本発明の第1実施形態における窒化物半導体発光素子1は、n側電極21およびp側電極22に、それぞれ金属バンプ23および金属バンプ24を介して接続された実装基板の配線電極(不図示)を通して電流が供給されると、窒化物半導体発光素子構造10の活性層12が発光する。活性層12が発光した光は、基板2の裏面側から取り出される。活性層12が発光した光のうち、基板2の表面側に進行する光は、反射層として機能する全面電極14によって反射され、光取り出し面である基板2の裏面側から取り出される。
[Operation of nitride semiconductor light emitting device]
The nitride semiconductor
〔窒化物半導体発光素子の製造方法〕
本発明の第1実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
[Manufacturing method of nitride semiconductor light emitting device]
A method for manufacturing a nitride semiconductor light emitting device according to the first embodiment of the present invention will be described with reference to the drawings.
図2に示すように、第1実施形態における窒化物半導体発光素子の製造方法は、窒化物半導体発光素子構造形成工程(S10)と、保護層形成工程(S11)と、第1レジストパターン形成工程(S12)と、保護層エッチング工程(S13)と、第1金属層形成工程(S14)と、第2レジストパターン形成工程(S15)と、第2金属層形成工程(S16)と、第2レジストパターン除去工程(S17)と、第1レジストパターン除去工程(S18)と、チップ分割工程(S19)とを含んで構成される。 As shown in FIG. 2, the nitride semiconductor light emitting device manufacturing method according to the first embodiment includes a nitride semiconductor light emitting device structure forming step (S10), a protective layer forming step (S11), and a first resist pattern forming step. (S12), protective layer etching step (S13), first metal layer forming step (S14), second resist pattern forming step (S15), second metal layer forming step (S16), and second resist A pattern removing step (S17), a first resist pattern removing step (S18), and a chip dividing step (S19) are included.
以下、図3ないし図5を参照(適宜図1および図2参照)して、各工程について詳細に説明する。 Hereinafter, each step will be described in detail with reference to FIGS. 3 to 5 (refer to FIGS. 1 and 2 as appropriate).
(窒化物半導体発光素子構造形成工程:S10)
まず、サファイアなどの透光性の基板2上に、公知の製造方法により、図3(a)に示した窒化物半導体発光素子構造10を形成する。なお、図3ないし図5において、基板2の記載は省略している。
(Nitride semiconductor light emitting device structure forming step: S10)
First, the nitride semiconductor light emitting
窒化物半導体発光素子構造10の形成工程(S10)について簡単に説明すれば、まず、サファイアなどからなる基板2上に、MOVPE法を用いて、n型窒化物半導体層11、活性層12およびp型窒化物半導体層13を構成するそれぞれの窒化物半導体を成長させる。この後、窒化物半導体の各層を成長させた基板2(以下、ウェハという)を窒素雰囲気で、600〜700℃程度のアニールを行って、p型窒化物半導体層13を低抵抗化することが好ましい。
The formation process (S10) of the nitride semiconductor light emitting
次に、n側電極21を接続するためのn側電極接続面10aとして、n型窒化物半導体層11の一部を露出させる。アニール後のウェハ上にフォトレジストにて所定の形状のマスクを形成して、反応性イオンエッチング(RIE)にて、p型窒化物半導体層13および活性層12、さらにn型窒化物半導体層11の一部を除去して、n型窒化物半導体層11を露出させる。エッチングの後、レジストを除去する。本実施形態では、このn型窒化物半導体層11の露出面がn側電極接続面10aとなる。
Next, a part of the n-type
次に、ウェハの全面に、全面電極14として、例えば、Ag/Ni/Ti/Ptを順次積層してなる多層膜をスパッタリングにて成膜する。そして、フォトリソグラフィ法により所定形状の全面電極14を形成する。その後、カバー電極15として、例えば、Ti/Au/W/Tiを順次積層してなる多層膜をスパッタリングにて成膜する。そして、フォトリソグラフィ法により全面電極14を遮蔽する所定形状のカバー電極15を形成する。本実施形態では、このカバー電極15の上面がp側電極接続面10bとなる。
以上により、窒化物半導体発光素子構造10が形成される。
Next, a multilayer film formed by sequentially laminating, for example, Ag / Ni / Ti / Pt, for example, as the full-
Thus, the nitride semiconductor light emitting
なお、基板2上には、複数の窒化物半導体発光素子構造10がマトリクス状に配列して形成され、窒化物半導体発光素子1が基板2上に完成後にチップに分割される。図3(a)に示した例では、n側電極接続面10aが二つ記載されているが、片方は隣接する窒化物半導体発光素子構造10に属するものである。
A plurality of nitride semiconductor light emitting
(保護層形成工程:S11)
次に、図3(b)に示すように、窒化物半導体発光素子構造10の表面全体に、例えば、スパッタリングにより、絶縁性のSiO2などを積層して保護層20を形成する。
(Protective layer forming step: S11)
Next, as shown in FIG. 3B, a
(第1レジストパターン形成工程:S12)
次に、図3(c)に示すように、フォトリソグラフィ法により、n側電極21を形成する領域に開口部30aを、p側電極22を形成する領域に開口部30bを、それぞれ有する第1レジストパターン30を形成する。
(First resist pattern forming step: S12)
Next, as shown in FIG. 3C, the first portion having the
(保護層エッチング工程:S13)
そして、図4(a)に示すように、第1レジストパターン30をマスクとして、開口部30aおよび開口部30bの保護層20をエッチングにより除去し、それぞれn型窒化物半導体層11およびカバー電極15を露出させる。
(Protective layer etching step: S13)
Then, as shown in FIG. 4A, using the first resist
(第1金属層(パッド電極層)形成工程:S14)
次に、図4(b)に示すように、スパッタリングなどにより、Au、Cuなどの単層膜またはAlCuSi/Ti/Pt/Auなどの多層膜を、パッド電極であるn側電極21およびp側電極22となる第1金属層(パッド電極層)25として形成する。この第1金属層25は、n側電極21およびp側電極22の形成領域だけでなく、第1レジストパターン30上にも形成され、第1金属層25の全面は電気的に導通している。なお、本実施形態では、保護層20を形成後にパッド電極であるn側電極21およびp側電極22となる第1金属層25を形成するため、n側電極21およびp側電極22の上面は保護層20で被覆されない。また、n側電極21およびp側電極22を形成する部分以外は、第1レジストパターン30を介して第1金属層25が形成され、保護層20上には、直接第1金属層25は形成されない。このため、後工程において第1レジストパターン30を除去した後は、保護層20上に金属膜が残留してリークの原因となることがない。
(First metal layer (pad electrode layer) forming step: S14)
Next, as shown in FIG. 4B, a single-layer film such as Au or Cu or a multilayer film such as AlCuSi / Ti / Pt / Au is formed by sputtering or the like on the n-
(第2レジストパターン形成工程:S15)
次に、第1レジストパターン30を除去することなく、図4(c)に示すように、フォトリソグラフィ法により、n側電極21の形成領域である開口部30aの内側領域に開口部31aを、p側電極22の形成領域である開口部30bの内側に開口部31bを、それぞれ有する第2レジストパターン31を形成する。なお、第2レジストパターン31は、金属バンプ23、24を電解メッキによって形成するために用いられるものであるから、第2レジストパターン31の膜厚は、金属バンプ23、24の膜厚よりも厚く形成する。
(Second resist pattern forming step: S15)
Next, without removing the first resist
ここで、第2レジストパターン31の開口部31a、31bを、それぞれ第1レジストパターン30の開口部30a、30bの内側に開口する狭い開口とする。これにより、第1金属層25の開口部30a上および開口部30b上に第2レジストパターン31が形成された部分には、次工程である第2金属層形成工程(S16)で、第2金属層26aおよび第2金属層26bが形成されない。この部分が、図1に示したn側電極21およびp側電極22の周縁部21aおよび周縁部22aとなる。
Here, the
一方で、第2レジストパターン31の開口部31a、31bを、それぞれ第1レジストパターン30の開口部30a、30bと同じ開口若しくは広い開口とすることもできる。これにより、次工程である第2金属層形成工程(S16)で、第2金属層26aおよび第2金属層26bの下部の側面のみに第1金属層25を形成することができる。これにより第2金属層26aおよび第2金属層26bに第1金属層25が形成されていないときよりも、窒化物半導体発光素子への電流投入時の電気抵抗を下げることができる。この第2金属層26aおよび第2金属層26bの下部の側面のみに形成された第1金属層25の高さは第1レジストパターン30の膜厚を調整することで高さを調整することができる。
On the other hand, the
第1実施形態における製造方法では、第2レジストパターン31を形成する際に、第1レジストパターン30を除去しない。これによって、n側電極21となる第1金属層25とp側電極22となる第1金属層25とを含む全面が電気的に導通したまま第1金属層25が残ることになる。このため、この第1金属層25は、第2金属層形成工程(S16)において、金属バンプ23、24となる第2金属層26a、26bを形成するための電解メッキのシード電極として用いることができる。すなわち、本発明の第1実施形態における製造方法では、後記する第3実施形態による製造方法のように、別途にシード電極となる第3金属層29(図13(c)参照)を形成する必要がなく、製造工程を短縮することができる。
In the manufacturing method according to the first embodiment, the first resist
(第2金属層(金属バンプ層)形成工程:S16)
次に、図5(a)に示すように、第1金属層25をシード電極として電解メッキを行い、Cu/Ni/Auからなる多層膜などを積層することにより、第2レジストパターン31の開口部31aおよび開口部31bの第1金属層25上に金属バンプ23となる第2金属層(金属バンプ層)26aおよび金属バンプ24となる第2金属層(金属バンプ層)26bが形成される。なお、電解メッキは、図4(c)に示した第2レジストパターン形成工程(S15)の工程まで終了したウェハをメッキ液に浸漬し、第1金属層25を負電極とし、この負電極とメッキ液に浸漬した正電極(不図示)との間に電流を流すことにより行うことができる。
(Second metal layer (metal bump layer) formation step: S16)
Next, as shown in FIG. 5A, electrolytic plating is performed using the
第1実施形態における製造方法では、n側電極21およびp側電極22となる第1金属層25をシード電極とした電解メッキにより、金属バンプ23、24となる第2金属層26a、26bを形成するため、第1実施形態における製造方法で作製された窒化物半導体発光素子1は、n側電極21およびp側電極22と、金属バンプ23および金属バンプ24とが、余分な金属層を介することなく直接接合するように形成される。このため、別途にシード電極として比較的抵抗の高い金属層を用いた場合のように、その金属層が介入してn側電極21およびp側電極22と金属バンプ23、24との間の電気抵抗が高くなることがない。
In the manufacturing method in the first embodiment, the
(第2レジストパターン除去工程(レジストパターン除去工程):S17)
次に、図5(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、それぞれ金属バンプ23および金属バンプ24として現れる。
(Second resist pattern removing step (resist pattern removing step): S17)
Next, as shown in FIG. 5B, when the second resist
(第1レジストパターン除去工程(レジストパターン除去工程):S18)
続いて、図5(c)に示すように、第1レジストパターン30を除去すると、第1レジストパターン30とともに、第1レジストパターン30上に形成された第1金属層25が除去(リフトオフ)される。これによって、基板2上に、マトリクス状に配列した複数の窒化物半導体発光素子1が形成される。
(First resist pattern removing step (resist pattern removing step): S18)
Subsequently, as illustrated in FIG. 5C, when the first resist
なお、本実施形態では、第2レジストパターン31と第1レジストパターン30除去する工程をそれぞれ順次行うようにしたが、これに限定されるものではない。好ましくは、第1レジストパターン30を形成するためのフォトレジストと第2レジストパターン31を形成するためのフォトレジストに同じ材料を用いるか、少なくとも同じ溶剤で除去できる材料を用いることにより、第2レジストパターン除去工程(S17)と第1レジストパターン除去工程(S18)とを一つの工程で行うことができる。これによって、製造工程をさらに短縮することができる。
In the present embodiment, the steps of removing the second resist
第1実施形態における製造方法では、電解メッキのシード電極となる第1金属層25は、保護層20上に直接形成されないため、第1レジストパターン30の除去とともに完全に除去される。このため、第1実施形態における製造方法で製造された窒化物半導体発光素子1は、n側電極21とp側電極22との間や、実装基板の配線などとの間での電流のリーク発生の原因となる恐れがなく、信頼性の高い窒化物半導体発光素子1とすることができる。
In the manufacturing method according to the first embodiment, the
(チップ分割工程:S19)
さらに、基板2上にマトリクス状に配列して形成された複数の窒化物半導体発光素子1をスクライブやダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子1が完成する。また、チップに分割する前に、基板2の裏面から基板2を研削(バックグラインド)して所望の厚さとなるまで薄く加工してもよい。
(Chip division process: S19)
Further, by dividing the plurality of nitride semiconductor
以上説明したように、本発明の第1実施形態における窒化物半導体発光素子の製造方法によれば、製造工程を短縮することができる。また、第1実施形態における窒化物半導体発光素子の製造法によって製造される窒化物半導体発光素子1は、電極間のリーク発生などの恐れのない信頼性の高い窒化物半導体発光素子とすることができる。
As described above, according to the method for manufacturing a nitride semiconductor light emitting device in the first embodiment of the present invention, the manufacturing process can be shortened. In addition, the nitride semiconductor
<第2実施形態>
〔窒化物半導体発光素子〕
本発明の第2実施形態における窒化物半導体発光素子の構造を、図6を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Aはフリップチップ型の実装をするLEDである。図6に示すように、第2実施形態における窒化物半導体発光素子1Aは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Aと、p側電極22Aと、金属バンプ23Aと、金属バンプ24Aと、を備えている。第2実施形態における窒化物半導体発光素子1Aは、図1に示した第1実施形態における窒化物半導体発光素子1に対して、n側電極21、p側電極22、金属バンプ23、金属バンプ24に代えて、それぞれn側電極21A、p側電極22A、金属バンプ23A、金属バンプ24Aを有するものである。第1実施形態における窒化物半導体発光素子1と同じ構成については、同じ符号付して説明は適宜省略する。
Second Embodiment
[Nitride semiconductor light emitting device]
The structure of the nitride semiconductor light emitting device in the second embodiment of the present invention will be described with reference to FIG. The nitride semiconductor light emitting device 1A in the embodiment of the present invention is an LED mounted in a flip chip type. As shown in FIG. 6, the nitride semiconductor light emitting device 1A in the second embodiment includes a
基板2、窒化物半導体発光素子構造10およびその構成要素であるn型窒化物半導体層11、活性層12、p型窒化物半導体層13、全面電極14、カバー電極15、保護層20は、第1実施形態における窒化物半導体発光素子1と同様なので、説明は省略する。
The
(n側電極、p側電極)
図6に示すように、第2実施形態における窒化物半導体発光素子1Aのn側電極21Aはn型窒化物半導体層11に、p側電極22Aはカバー電極15および全面電極14を介してp型窒化物半導体層13に、それぞれ電気的に接続して、窒化物半導体発光素子1に外部から電流を供給するためのパッド電極である。n側電極21Aは、窒化物半導体発光素子構造10のn型窒化物半導体層11の上面であるn側電極接続面10a内に設けられる。また、p側電極22Aは、窒化物半導体発光素子構造10のカバー電極15の上面であるp側電極接続面10b内に設けられる。
また、n側電極21Aおよびp側電極22Aの上面には、それぞれ金属バンプ23Aおよび金属バンプ24Aが設けられている。さらに、n側電極21Aおよびp側電極22Aは、それぞれそ金属バンプ23Aおよび金属バンプ24Aの側面を被覆している。
(N-side electrode, p-side electrode)
As shown in FIG. 6, the n-
Metal bumps 23A and
n側電極21Aおよびp側電極22Aとしては、第1実施形態と同様に、電気抵抗が低い材料が好ましく、Au、Cu、Ni、Al、Ptなどの金属やこれらの合金の単層、または多層膜を用いることができる。n側電極21Aおよびp側電極22Aは、例えば、Cu単層またはCu/Ni積層膜を下層とし、AuまたはAuSn合金を上層とする多層膜とすることができる。
As in the first embodiment, the n-
また、n側電極21Aとn型窒化物半導体層11との良好な電気的コンタクトを得るために、n側電極21Aの最下層はTi、Al、AlCuSi合金などを用いることが好ましく、左端を最下層として、Ti/Au、Al/Ti/Au、Al/Ti/Pt/Au、Ti/Pt/Au、AlCuSi/Ti/Pt/Auなどの多層膜を用いることができる。また、AlCuSi合金を最下層として、AlCuSi/Ti/Pt/Auの多層膜とする場合は、各層の膜厚は、例えば、それぞれ500nm、150nm、50nm、700nmとすることができる。
In order to obtain good electrical contact between the n-
また、金属バンプ23A、24Aの側面は、活性層12で発光した光のうち、窒化物半導体発光素子構造10の上面や側面から漏れ出した光を反射して、少なくともその一部は窒化物半導体発光素子構造10に戻し、光取り出し面から出射する光となる。したがって、金属バンプ23Aおよび金属バンプ24Aの側面を被覆するように設けられたn側電極21Aおよびp側電極22Aの表面は、活性層12で発光する光の波長に対して、金属バンプ23A、24Aよりも反射率が高い材料で構成されることが好ましい。これによって、金属バンプ23A、24Aの側面を被覆するn側電極21Aおよびp側電極22Aによって光を効率よく反射するため、結果的に光取り出し面から出射する光量を増加させ、光取り出し効率の向上に寄与することができる。
Further, the side surfaces of the
このような反射率の高い金属として、Alを挙げることができる。したがって、n側電極21Aおよびp側電極22Aは、少なくとも、最下層、すなわち金属バンプ23A、24Aの側面において最表面となる層に、Alなどの光の反射率の高い金属を用いることが好ましい。また、n側電極21Aおよびp側電極22Aは、金属バンプ23A、24Aが多層膜の場合には、この多層膜の何れの層の反射率よりも反射率の高い材料を用いることが好ましいが、金属バンプ23A、24Aの側面の反射率に最も寄与の大きい層、すなわち、最も厚い層の金属の反射率よりも高い反射率の材料を用いるようにしてもよい。
An example of such a highly reflective metal is Al. Therefore, it is preferable that the n-
(金属バンプ)
金属バンプ23Aおよび金属バンプ24Aは、それぞれn側電極21Aおよびp側電極22A上面に設けられ、それぞれの電極に接して設けられている。さらに、金属バンプ23Aおよび金属バンプ24Aは、側面が、それぞれn側電極21Aおよびp側電極22Aに被覆されている。
(Metal bump)
The
金属バンプ23Aおよび金属バンプ24Aは、窒化物半導体発光素子1Aのn側電極21Aおよびp側電極22Aと実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1Aを実装基板(不図示)にフリップチップ実装する際に、n側電極21Aおよびp側電極22Aを実装基板上の配線用電極(不図示)に対向させ、金属バンプ23Aおよび金属バンプ24Aを配線用電極に押圧接触させて、n側電極21Aおよびp側電極22Aと実装基板の配線用電極(不図示)とを電気的に接続するためのものである。
The metal bumps 23A and the metal bumps 24A are electrode connection layers for electrically connecting the n-
金属バンプ23A、24Aは、n側電極21Aおよびp側電極22Aをシード電極とする電解メッキにより形成される。金属バンプ23A、24Aとしては、第1実施形態と同様の材料を用いることができ、フリップチップ実装において、接続不良の少ない、すなわち信頼性の高い実装をするために、総膜厚は10μm以上とすることが好ましい。
The metal bumps 23A and 24A are formed by electrolytic plating using the n-
〔窒化物半導体発光素子の動作〕
図6に示した本発明の第2実施形態における窒化物半導体発光素子1Aは、n側電極21Aおよびp側電極22Aに、それぞれ金属バンプ23Aおよび金属バンプ24Aを介して接続された実装基板の配線電極(不図示)を通して電流が供給されると、窒化物半導体発光素子構造10の活性層12が発光する。活性層12が発光した光は、基板2の裏面側から取り出される。活性層12が発光した光のうち、基板2の表面側に進行する光は、反射層として機能する全面電極14によって反射され、光取り出し面である基板2の裏面側から取り出される。また、活性層12が発光した光のうち、窒化物半導体発光素子構造10の上面や側面から漏れ出だした光の一部は、金属バンプ23Aおよび金属バンプ24Aの側面を被覆するn側電極21Aおよびp側電極22Aによって反射され、少なくともこの反射光の一部は、窒化物半導体発光素子構造10内に戻されて光取り出し面から取り出される。
[Operation of nitride semiconductor light emitting device]
The nitride semiconductor light emitting device 1A according to the second embodiment of the present invention shown in FIG. 6 has wiring on the mounting substrate connected to the n-
〔窒化物半導体発光素子の製造方法〕
本発明の第2実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
[Manufacturing method of nitride semiconductor light emitting device]
A method for manufacturing a nitride semiconductor light emitting device according to the second embodiment of the present invention will be described with reference to the drawings.
図7に示すように、第2実施形態における窒化物半導体発光素子の製造方法は、窒化物半導体発光素子構造形成工程(S20)と、保護層形成工程(S21)と、レジストパターン形成工程(S22)と、保護層エッチング工程(S23)と、第1金属層形成工程(S24)と、第2金属層形成工程(S25)と、レジストパターン除去工程(S26)と、チップ分割工程(S27)とを含んで構成される。 As shown in FIG. 7, the nitride semiconductor light emitting device manufacturing method according to the second embodiment includes a nitride semiconductor light emitting device structure forming step (S20), a protective layer forming step (S21), and a resist pattern forming step (S22). ), Protective layer etching step (S23), first metal layer forming step (S24), second metal layer forming step (S25), resist pattern removing step (S26), chip dividing step (S27), It is comprised including.
以下、図8および図9を参照(適宜図6および図7参照)して、各工程について詳細に説明する。 Hereinafter, each step will be described in detail with reference to FIGS. 8 and 9 (see FIGS. 6 and 7 as appropriate).
(窒化物半導体発光素子構造形成工程:S20)
図8(a)に示す第2実施形態における窒化物半導体発光素子構造形成工程(S20)は、図3(a)に示した第1実施形態における窒化物半導体発光素子構造形成工程(S10:図2および図3(a)参照)と同様であるから、説明は省略する。
(Nitride semiconductor light emitting device structure forming step: S20)
The nitride semiconductor light emitting device structure forming step (S20) in the second embodiment shown in FIG. 8A is the nitride semiconductor light emitting device structure forming step in the first embodiment shown in FIG. 3A (S10: FIG. 2 and FIG. 3A), the description is omitted.
(保護層形成工程:S21)
次に、図8(b)に示すように、窒化物半導体発光素子構造10の表面全体に、例えば、スパッタリングにより、絶縁性のSiO2などを積層して保護層20を形成する。この工程は、第1実施形態における保護層形成工程(S11、図2および図3(b)参照)と同様である。
(Protective layer forming step: S21)
Next, as shown in FIG. 8B, the
(レジストパターン形成工程:S22)
次に、図8(c)に示すように、フォトリソグラフィ法により、n側電極21Aを形成する領域に開口部32aを、p側電極22Aを形成する領域に開口部32bを有するレジストパターン32を形成する。なお、レジストパターン32は、n側電極21Aおよびp側電極22Aを形成するために用いるとともに、金属バンプ23A、24Aを電解メッキによって形成するためにも用いられるものであるから、レジストパターン32の膜厚は、金属バンプ23A、24Aの膜厚よりも厚く形成する。
(Resist pattern forming step: S22)
Next, as shown in FIG. 8C, a resist
(保護層エッチング工程:S23)
次に、図8(d)に示すように、レジストパターン32をマスクとして、開口部32aおよび開口部32bの保護層20をエッチングにより除去し、それぞれn型窒化物半導体層11およびカバー電極15を露出させる。
(Protective layer etching step: S23)
Next, as shown in FIG. 8D, the
(第1金属層(パッド電極層)形成工程:S24)
次に、図9(a)に示すように、スパッタリングなどにより、Au、Cuなどの単層膜またはAlCuSi/Ti/Pt/Auなどの多層膜を、パッド電極であるn側電極21Aおよびp側電極22Aとなる第1金属層(パッド電極層)27として形成する。このとき、活性層12で発光する光の波長に対して反射率の高いAlなどを最下層とした多層膜または単層膜を形成することが好ましい。
この第1金属層27は、n側電極21Aおよびp側電極22Aの形成領域だけでなく、レジストパターン32上にも形成され、第1金属層27の全面が電気的に導通している。
(First metal layer (pad electrode layer) forming step: S24)
Next, as shown in FIG. 9A, a single-layer film such as Au or Cu or a multilayer film such as AlCuSi / Ti / Pt / Au is formed by sputtering or the like on the n-
The
第2実施形態における製造方法では、レジストパターン32を除去せずに、次工程の第2金属層形成工程(S25)でも利用される。これによって、n側電極21Aとなる第1金属層27とp側電極22Aとなる第1金属層27とを含む全面が電気的に導通したまま第1金属層27が残ることになる。このため、この第1金属層27は、第2金属層形成工程(S25)において、金属バンプ23A、24Aとなる第2金属層28a、28bを形成するための電解メッキのシード電極として用いることができる。すなわち、本発明の第2実施形態における製造方法では、後記する第3実施形態による製造方法のように、別途にシード電極となる第3金属層29(図13(c)参照)を形成する必要がなく、製造工程を短縮することができる。また、n側電極21Aおよびp側電極22Aを形成する部分以外は、レジストパターン32を介して第1金属層27が形成され、保護層20上には、直接第1金属層27は形成されない。このため、後工程においてレジストパターン32を除去した後は、保護層20上に金属膜が残留してリークの原因となる恐れがない。
In the manufacturing method according to the second embodiment, the resist
(第2金属層(金属バンプ層)形成工程:S25)
次に、図9(b)に示すように、第1金属層27をシード電極として電解メッキを行い、Cu、Auなどの単層膜またはCu/Ni/Auなどからなる多層膜を積層することにより、レジストパターン32の開口部32aおよび開口部32bの第1金属層27上に金属バンプ23Aとなる第2金属層28aおよび金属バンプ24Aとなる第2金属層28bが形成される。また、レジストパターン32上の第1金属層27上にも第2金属層28cが形成される。なお、電解メッキは、図9(a)に示した第1金属層形成工程(S24)の工程まで終了したウェハをメッキ液に浸漬し、第1金属層27を負電極とし、この負電極とメッキ液に浸漬した正電極(不図示)との間に電流を流すことにより行うことができる。
(Second metal layer (metal bump layer) formation step: S25)
Next, as shown in FIG. 9B, electrolytic plating is performed using the
第2実施形態における製造方法では、n側電極21Aおよびp側電極22Aとなる第1金属層27をシード電極とした電解メッキにより、金属バンプ23A、24Aとなる第2金属層28a、28bを形成するため、第2実施形態における製造方法で作製された窒化物半導体発光素子1Aは、n側電極21Aおよびp側電極22Aと、金属バンプ23Aおよび金属バンプ24Aとが、余分な金属層を介することなく直接に接合するように形成される。このため、別途にシード電極として比較的抵抗の高い金属層を用いた場合のように、その金属層が介入してn側電極21Aおよびp側電極22Aと金属バンプ23A、24Aとの間の電気抵抗が高くなることがない。
In the manufacturing method according to the second embodiment, the
(レジストパターン除去工程:S26)
次に、図9(c)に示すように、レジストパターン32を除去すると、レジストパターン32とともに、レジストパターン32上に形成された第1金属層27および第2金属層28cが除去(リフトオフ)される。これによって、n側電極21A、p側電極22A、金属バンプ23Aおよび金属バンプ24Aが所定の形状に形成される。このとき、金属バンプ23A、24Aの側面は、第1金属層形成工程(S24)でレジストパターン32の側面に形成された第1金属層27によって被覆されて形成される。以上の工程により、基板2上に、マトリクス状に配列した複数の窒化物半導体発光素子1Aが形成される。
(Resist pattern removal step: S26)
Next, as shown in FIG. 9C, when the resist
第2実施形態における製造方法では、電解メッキのシード電極となる第1金属層27は、保護層20上に直接形成されないため、レジストパターン32の除去とともに完全に除去される。このため、第2実施形態における製造方法で製造された窒化物半導体発光素子1Aは、n側電極21Aとp側電極22Aとの間や、実装基板の配線などとの間での電流のリーク発生の原因となる恐れがなく、信頼性の高い窒化物半導体発光素子1Aとすることができる。
In the manufacturing method according to the second embodiment, the
また、金属バンプ23A、24Aの側面は、第1金属層27、すなわちn側電極21Aおよびp側電極22Aで被覆されている。このため、少なくとも第1金属層27の最下層、すなわち金属バンプ23A、24Aの側面を被覆する第1金属層27の最表面に、活性層12で発光する光の波長に対して、金属バンプ23A、24Aの側面よりも反射率の高い材料を用いて形成した場合には、窒化物半導体発光素子構造10からの漏れ光を効率的に反射して、窒化物半導体発光素子構造10に戻すため、窒化物半導体発光素子1Aの光の取り出し効率を向上させることができる。
The side surfaces of the
(チップ分割工程:S27)
さらに、第1実施形態におけるチップ分割工程(S19、図2参照)と同様に、基板2上にマトリクス状に配列して形成された複数の窒化物半導体発光素子1Aをスクライブやダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子1Aが完成する。
(Chip division process: S27)
Further, similarly to the chip dividing step (S19, see FIG. 2) in the first embodiment, a plurality of nitride semiconductor light emitting devices 1A formed in a matrix on the
以上説明したように、本発明の第2実施形態における窒化物半導体発光素子の製造方法によれば、製造工程を短縮することができる。また、第2実施形態における窒化物半導体発光素子の製造法によって製造される窒化物半導体発光素子1Aは、電極間のリーク発生などの恐れのない信頼性の高い窒化物半導体発光素子とすることができる。さらに、n側電極21Aおよびp側電極22Aの少なくとも最下層を、活性層12で発光する光の波長に対して、金属バンプ23A、24Aの側面よりも反射率の高い材料を用いて形成した場合には、窒化物半導体発光素子1Aの光の取り出し効率を向上させることができる。
As described above, according to the method for manufacturing a nitride semiconductor light emitting device in the second embodiment of the present invention, the manufacturing process can be shortened. In addition, the nitride semiconductor light emitting device 1A manufactured by the method for manufacturing a nitride semiconductor light emitting device in the second embodiment is a highly reliable nitride semiconductor light emitting device that does not cause a leak between electrodes. it can. Further, when at least the lowest layer of the n-
<第2実施形態の変形例>
なお、第2実施形態では、金属バンプ23A、24Aの側面のすべてを第1金属層27で覆うように構成したが、これに限定されるものではなく、金属バンプ23A、24Aの側面の一部を第1金属層27で被覆するように構成してもよい。これによって、金属バンプ23A、24Aの側面を構成する金属よりも、活性層12で発光する波長の光に対する反射率の高い第1金属層27で被覆された部分では、窒化物半導体発光素子構造10からの漏れ光を効率的に反射し、光取り出し効率の向上に寄与することができる。
<Modification of Second Embodiment>
In the second embodiment, the side surfaces of the
このような、金属バンプ23A、24Aの側面の一部を第1金属層27で被覆する構成の窒化物半導体発光素子は、第1実施形態における製造方法を変形して製造することができる。これについて説明する。第1実施形態における製造方法の、図4(c)に示した第2レジストパターン形成工程(S15、図2参照)において、第2レジストパターン31の開口部31a、31bを、第1レジストパターン30の側面に形成された第1金属層25の厚みを考慮した開口と同じか、それよりも広く開口するように形成する。こうすることにより、第1レジストパターン30の側面に形成された第1金属層25は第2レジストパターン31に被覆されることなく露出したままとなる。したがって、図5(a)に示した第2金属層形成工程(S16、図2参照)において、金属バンプ23、24となる第2金属層26a、26bを形成するとき、第1レジストパターン30の側面に形成された第1金属層25が、第2金属層26a、26bの下層部の側面と接合する。そして、図5(b)および(c)に示した第2レジストパターン除去工程(S17、図2参照)および第1レジストパターン除去工程(S18、図2参照)後は、金属バンプ23、24は、下層部の側面が第1金属層25に被覆されて形成される。
Such a nitride semiconductor light emitting device having a configuration in which part of the side surfaces of the
第2実施形態の変形例における窒化物半導体発光素子の動作は、第2実施形態における窒化物半導体発光素子1A(図6参照)と同様であるので、説明は省略する。 Since the operation of the nitride semiconductor light emitting device in the modification of the second embodiment is the same as that of the nitride semiconductor light emitting device 1A (see FIG. 6) in the second embodiment, description thereof is omitted.
以上、本発明における窒化物半導体発光素子およびその製造方法について、本発明を実施するための形態にて説明したが、本発明は前記した実施形態に限定されるものではなく、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれる。
<第3実施形態>
〔窒化物半導体発光素子〕
本発明の第3実施形態における窒化物半導体発光素子の構造を、図10を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Bはフリップチップ型の実装をするLEDである。図10に示すように、第3実施形態における窒化物半導体発光素子1Bは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Bと、p側電極22Bと、金属バンプ23Bと、金属バンプ24Bと、を備えている。第3実施形態における窒化物半導体発光素子1Bは、図1に示した第1実施形態における窒化物半導体発光素子1に対して、n側電極21、p側電極22、金属バンプ23、金属バンプ24に代えて、それぞれn側電極21B、p側電極22B、金属バンプ23B、金属バンプ24B、第3金属層29を有するものである。第1実施形態における窒化物半導体発光素子1と同じ構成については、同じ符号付して説明は適宜省略する。
As described above, the nitride semiconductor light emitting device and the manufacturing method thereof according to the present invention have been described in the form for carrying out the present invention. However, the present invention is not limited to the above embodiment, and is based on these descriptions. Various changes and modifications are also included in the spirit of the present invention.
<Third Embodiment>
[Nitride semiconductor light emitting device]
The structure of the nitride semiconductor light emitting device in the third embodiment of the present invention will be described with reference to FIG. The nitride semiconductor
基板2、窒化物半導体発光素子構造10およびその構成要素であるn型窒化物半導体層11、活性層12、p型窒化物半導体層13、全面電極14、カバー電極15、保護層20は、第1実施形態における窒化物半導体発光素子1と同様なので、説明は省略する。
The
(n側電極、p側電極)
図10に示すように、第3実施形態における窒化物半導体発光素子1Bのn側電極21Bはn型窒化物半導体層11に、p側電極22Bはカバー電極15および全面電極14を介してp型窒化物半導体層13に、それぞれ電気的に接続して、窒化物半導体発光素子1Bに外部から電流を供給するためのパッド電極である。n側電極21Bは、窒化物半導体発光素子構造10のn型窒化物半導体層11の上面であるn側電極接続面10a内に設けられる。また、p側電極22Bは、窒化物半導体発光素子構造10のカバー電極15の上面であるp側電極接続面10b内に設けられる。
また、n側電極21Bおよびp側電極22Bの上面には、それぞれ第3金属層29を介して、金属バンプ23Bおよび金属バンプ24Bが設けられている。
(N-side electrode, p-side electrode)
As shown in FIG. 10, the n-
In addition, metal bumps 23B and
n側電極21Bおよびp側電極22Bとしては、第1実施形態と同様に、電気抵抗が低い材料が好ましく、Au、Cu、Ni、Al、Ptなどの金属やこれらの合金の単層、または多層膜を用いることができる。n側電極21Bおよびp側電極22Bは、例えば、Cu単層またはCu/Ni積層膜を下層とし、AuまたはAuSn合金を上層とする多層膜とすることができる。
As in the first embodiment, the n-
また、n側電極21Bとn型窒化物半導体層11との良好な電気的コンタクトを得るために、n側電極21Bの最下層はTi、Al、AlCuSi合金などを用いることが好ましく、左端を最下層として、Ti/Au、Al/Ti/Au、Al/Ti/Pt/Au、Ti/Pt/Au、AlCuSi/Ti/Pt/Auなどの多層膜を用いることができる。また、AlCuSi合金を最下層として、AlCuSi/Ti/Pt/Auの多層膜とする場合は、各層の膜厚は、例えば、それぞれ500nm、150nm、50nm、700nmとすることができる。
In order to obtain good electrical contact between the n-
(金属バンプ)
金属バンプ23Bおよび金属バンプ24Bは、それぞれ第3金属層29を介して、n側電極21Bおよびp側電極22B上面に設けられている。
(Metal bump)
The
金属バンプ23Bおよび金属バンプ24Bは、窒化物半導体発光素子1Bのn側電極21Bおよびp側電極22Bと実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1Bを実装基板(不図示)にフリップチップ実装する際に、n側電極21Bおよびp側電極22Bを実装基板上の配線用電極(不図示)に対向させ、金属バンプ23Bおよび金属バンプ24Bを配線用電極に押圧接触させて、n側電極21Bおよびp側電極22Bと実装基板の配線用電極(不図示)とを電気的に接続するためのものである。
The
金属バンプ23B、24Bは、第3金属層29をシード電極とする電解メッキにより形成される。第3金属層29の膜厚は特に限定されない。金属バンプ23B、24Bとしては、第1実施形態と同様の材料を用いることができ、フリップチップ実装において、接続不良の少ない、すなわち信頼性の高い実装をするために、総膜厚は10μm以上とすることが好ましい。
なお、本実施形態に係る窒化物半導体発光素子は、金属バンプの種類を問わず、種々の金属を使用することができる。また第3金属層が金属バンプとなる第2金属層の緩衝層として働くため、窒化物半導体発光素子を実装基板へ実装する際の圧力を緩和することができる。
The metal bumps 23B and 24B are formed by electrolytic plating using the
The nitride semiconductor light emitting device according to this embodiment can use various metals regardless of the type of metal bumps. In addition, since the third metal layer functions as a buffer layer for the second metal layer serving as a metal bump, it is possible to relieve pressure when the nitride semiconductor light emitting element is mounted on the mounting substrate.
〔窒化物半導体発光素子の動作〕
図10に示した本発明の第3実施形態における窒化物半導体発光素子1Bは、n側電極21Bおよびp側電極22Bに、それぞれ第3金属層29を介し、さらに金属バンプ23Bおよび金属バンプ24Bを介して接続された実装基板の配線電極(不図示)を通して電流が供給されると、窒化物半導体発光素子構造10の活性層12が発光する。活性層12が発光した光は、基板2の裏面側から取り出される。活性層12が発光した光のうち、基板2の表面側に進行する光は、反射層として機能する全面電極14によって反射され、光取り出し面である基板2の裏面側から取り出される。
[Operation of nitride semiconductor light emitting device]
In the nitride semiconductor
〔窒化物半導体発光素子の製造方法〕
本発明の第3実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
[Manufacturing method of nitride semiconductor light emitting device]
A method for manufacturing a nitride semiconductor light emitting device according to the third embodiment of the present invention will be described with reference to the drawings.
図11に示すように、第3実施形態における窒化物半導体発光素子の製造方法は、窒化物半導体発光素子構造形成工程(S30)と、保護層形成工程(S31)と、第1レジストパターン形成工程(S32)と、保護層エッチング工程(S33)と、第1金属層形成工程(S34)と、第1レジストパターン除去工程(S35)と、第3金属層形成工程(S36)と、第2レジストパターン形成工程(S37)と、第2金属層形成工程(S38)と、第2レジストパターン除去工程(S39)と、第3金属層除去工程(S40)と、チップ分割工程(S41)と、を含んで構成される。 As shown in FIG. 11, the nitride semiconductor light emitting device manufacturing method according to the third embodiment includes a nitride semiconductor light emitting device structure forming step (S30), a protective layer forming step (S31), and a first resist pattern forming step. (S32), protective layer etching step (S33), first metal layer forming step (S34), first resist pattern removing step (S35), third metal layer forming step (S36), and second resist. A pattern forming step (S37), a second metal layer forming step (S38), a second resist pattern removing step (S39), a third metal layer removing step (S40), and a chip dividing step (S41). Consists of including.
以下、図12ないし図14を参照(適宜図10および図11参照)して、各工程について詳細に説明する。図12から図14は、第3実施形態にかかる金属バンプを有する半導体発光素子の製造工程を説明するための模式的断面図であり、図12の(a)は窒化物半導体発光素子構造、(b)は保護層を形成した様子、(c)は電極を形成するための第1レジストパターンを形成した様子、(d)は電極形成部の保護層を除去した様子、図13の(a)は、第1電極層を形成した様子、(b)は第1レジストパターンと第1レジスト上の電極層を除去した様子、(c)は電解メッキのための第3金属層(シード電極層)を形成した様子、(d)は金属バンプを形成するための第2レジストパターンを形成した様子、図14の(a)は第2金属層(金属バンプ層)を形成した様子、(b)は第2レジストパターンを除去した様子、(c)は不要な第3金属層(シード電極層)を除去した様子、をそれぞれ示す。 Hereinafter, each step will be described in detail with reference to FIGS. 12 to 14 (see FIGS. 10 and 11 as appropriate). FIG. 12 to FIG. 14 are schematic cross-sectional views for explaining a manufacturing process of a semiconductor light emitting device having metal bumps according to the third embodiment, and FIG. FIG. 13B shows a state in which a protective layer is formed, FIG. 13C shows a state in which a first resist pattern for forming an electrode is formed, FIG. 13D shows a state in which the protective layer in the electrode forming portion is removed, and FIG. Is a state where the first electrode layer is formed, (b) is a state where the first resist pattern and the electrode layer on the first resist are removed, and (c) is a third metal layer (seed electrode layer) for electrolytic plating. (D) is a state in which a second resist pattern for forming metal bumps is formed, (a) in FIG. 14 is a state in which a second metal layer (metal bump layer) is formed, and (b) is in FIG. A state in which the second resist pattern is removed, (c) is unnecessary third Shows how the removal of the genus layer (seed electrode layer), respectively.
第3実施形態にかかる窒化物半導体発光素子の製造方法について、図12(a)に示す窒化物半導体発光素子構造10を起点として説明する。窒化物半導体発光素子構造10は、サファイアなどの基板(不図示)の表面にn型窒化物半導体層11、活性層12およびp型窒化物半導体層13が積層された積層構造をしている。また、窒化物半導体発光素子構造10は、一部(図12(a)では左右両端)にn側電極を接続するためのn型窒化物半導体層11が露出した面であるn側電極接続面10aが形成され、p型窒化物半導体層13の上面には、その略全面を覆う全面電極14と、カバー電極15とが順次積層されている。なお、図12から図14において、基板の図示は省略している。
A method for manufacturing a nitride semiconductor light emitting device according to the third embodiment will be described starting from the nitride semiconductor light emitting
また、本例ではカバー電極15の上面がp側電極を接続するためのp側電極接続面10bであり、その一部にp側電極22B(図13(b)参照)が形成される。
In this example, the upper surface of the
なお、基板(不図示)上には、複数の窒化物半導体発光素子がマトリクス状に配列して形成され、窒化物半導体発光素子が基板(不図示)上に完成後にチップに分割される。図12(a)に示した例では、n側電極接続面10aが二つ記載されているが、片方は隣接する窒化物半導体発光素子に属するものである。 A plurality of nitride semiconductor light emitting elements are formed in a matrix on a substrate (not shown), and the nitride semiconductor light emitting elements are divided into chips after completion on the substrate (not shown). In the example shown in FIG. 12A, two n-side electrode connection surfaces 10a are shown, but one belongs to the adjacent nitride semiconductor light emitting device.
(窒化物半導体発光素子構造形成工程:S30)
図12(a)に示す第3実施形態における窒化物半導体発光素子構造形成工程(S30)は、図3(a)に示した第1実施形態における窒化物半導体発光素子構造形成工程(S10:図2および図3(a)参照)と同様であるから、説明は省略する。
(Nitride semiconductor light emitting device structure forming step: S30)
The nitride semiconductor light emitting device structure forming step (S30) in the third embodiment shown in FIG. 12A is the nitride semiconductor light emitting device structure forming step in the first embodiment shown in FIG. 3A (S10: FIG. 2 and FIG. 3A), the description is omitted.
(保護層形成工程:S31)
次に、図12(b)に示すように、窒化物半導体発光素子構造10の表面全体に、例えば、スパッタリングにより、絶縁性のSiO2などを積層して保護層20を形成する。この工程は、第1実施形態における保護層形成工程(S11、図2および図3(b)参照)と同様である。
(第1レジストパターン形成工程:S32)
次に、図12(c)に示すように、フォトリソグラフィ法により、n側電極を形成する領域に開口部30aを、p側電極を形成する領域に開口部30bを、それぞれ有する第1レジストパターン30を形成する。
(Protective layer forming step: S31)
Next, as shown in FIG. 12B, a
(First resist pattern forming step: S32)
Next, as shown in FIG. 12C, a first resist pattern having an
(保護層エッチング工程:S33)
そして、図12(d)に示すように、第1レジストパターン30をマスクとして、開口部30aおよび開口部30bの保護層20をエッチングにより除去し、それぞれn型窒化物半導体層11およびカバー電極15を露出させる。
(Protective layer etching step: S33)
Then, as shown in FIG. 12D, using the first resist
(第1金属層(パッド電極層)形成工程:S34)
次に、図13(a)に示すように、スパッタリングなどにより、Au、Cuなどの単層膜またはAlCuSi/Ti/Pt/Auなどの多層膜を、パッド電極であるn側電極21Bおよびp側電極22Bとなる第1金属層(パッド電極層)25として形成する。このとき、活性層12で発光する光の波長に対して反射率の高いAlなどを最下層とした多層膜または単層膜を形成することが好ましい。
この第1金属層25は、n側電極21Bおよびp側電極22Bの形成領域だけでなく、第1レジストパターン30上にも形成される。
(First metal layer (pad electrode layer) forming step: S34)
Next, as shown in FIG. 13A, a single-layer film such as Au or Cu or a multilayer film such as AlCuSi / Ti / Pt / Au is formed by sputtering or the like on the n-
The
(第1レジストパターン除去工程:S35)
次に、図13(b)に示すように、第1レジストパターン30を除去することにより第1レジストパターン30上に形成された不要な第1金属層25が除去(リフトオフ)される。その結果、残った第1金属層25が、n側電極21Bおよびp側電極22Bとなる。
(First resist pattern removing step: S35)
Next, as shown in FIG. 13B, the unnecessary
(第3金属層(金属シード層)形成工程:S36)
次に、図13(c)に示すように、スパッタリングなどにより、電解メッキにより金属バンプを形成するためのシード電極となる第3金属層29を形成する。
(Third metal layer (metal seed layer) formation step: S36)
Next, as shown in FIG. 13C, a
(第2レジストパターン形成工程:S37)
次に、図13(d)に示すように、フォトリソグラフィ法により、金属バンプを形成する領域に開口部31aおよび開口部31bを有する第2レジストパターン31を形成する。
(Second resist pattern forming step: S37)
Next, as shown in FIG. 13D, a second resist
(第2金属層(金属バンプ層)形成工程:S38)
次に、図14(a)に示すように、第3金属層29をシード電極として電解メッキを行うことにより、Cu、Auなどの単層膜またはCu/Ni/Auなどからなる多層膜を積層し、第2レジストパターン31の開口部31aおよび開口部31bの第3金属層29上に第2金属層26aおよび第2金属層26bが形成される。このとき、第3金属層29をシード電極として電解メッキを行うため、第2レジストパターン31の上部には第2金属層が形成されない。
なお、電解メッキは、図14(a)に示した第2レジストパターン形成工程(S37)の工程まで終了したウェハをメッキ液に浸漬し、第3金属層29を負電極とし、この負電極とメッキ液に浸漬した正電極(不図示)との間に電流を流すことにより行うことができる。
(Second metal layer (metal bump layer) formation step: S38)
Next, as shown in FIG. 14 (a), a single layer film such as Cu or Au or a multilayer film made of Cu / Ni / Au or the like is laminated by performing electrolytic plating using the
In the electrolytic plating, the wafer that has been completed up to the second resist pattern forming step (S37) shown in FIG. 14A is immersed in a plating solution, and the
(第2レジストパターン除去工程:S39)
次に、図14(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、金属バンプ23および金属バンプ24として現れる。
(Second resist pattern removal step: S39)
Next, as shown in FIG. 14B, when the second resist
(第3金属層(金属シード層)除去工程:S40)
そして、図14(c)に示すように、金属バンプ23および金属バンプ24をマスクとしたエッチングにより、不要な第3金属層29を除去して、窒化物半導体発光素子が形成される。
(Third metal layer (metal seed layer) removing step: S40)
Then, as shown in FIG. 14C, the unnecessary
(チップ分割工程:S41)
さらに、基板(不図示)上にマトリクス状に配列して形成された窒化物半導体発光素子をダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子が完成する。
(Chip division process: S41)
Furthermore, the nitride semiconductor light emitting elements formed in a matrix on a substrate (not shown) are divided into chips by dicing or the like, thereby completing a nitride semiconductor light emitting element in units of chips.
<第4実施形態>
〔窒化物半導体発光素子〕
本発明の第4実施形態における窒化物半導体発光素子の構造を、図16を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Cはフリップチップ型の実装をするLEDである。図16に示すように、第4実施形態における窒化物半導体発光素子1Cは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21と、p側電極22と、金属バンプ23Cと、金属バンプ24Cと、を備えている。第4実施形態における窒化物半導体発光素子1Cは、図1に示した第1実施形態における窒化物半導体発光素子1に対して、金属バンプ23、金属バンプ24に代えて、それぞれ金属バンプ23C、金属バンプ24Cを有するものである。第1実施形態における窒化物半導体発光素子1と同じ構成については、同じ符号付して説明は適宜省略する。
<Fourth embodiment>
[Nitride semiconductor light emitting device]
The structure of the nitride semiconductor light emitting device in the fourth embodiment of the present invention will be described with reference to FIG. The nitride semiconductor
基板2、窒化物半導体発光素子構造10およびその構成要素であるn型窒化物半導体層11、活性層12、p型窒化物半導体層13、全面電極14、カバー電極15、保護層20は、第1実施形態における窒化物半導体発光素子1と同様なので、説明は省略する。
また、n側電極21およびp側電極22は、第1実施形態における窒化物半導体発光素子1と同様なので、説明は省略する。
The
In addition, the n-
(金属バンプ)
金属バンプ23Cおよび金属バンプ24Cは、それぞれn側電極21およびp側電極22上面に設けられ、それぞれの電極に接して設けられている。第1実施形態における金属バンプ23および金属バンプ24と異なる点は、金属バンプ23Cの上面および金属バンプ24Cの上面の、基板2の上面からの高さがほぼ同じである点である。
(Metal bump)
The
また、n側電極21上に設けられた金属バンプ23Cは、上端の外縁部が丸みを帯びており、上面23Cbの面積が金属バンプ23Cの中央部の基板2の上面に平行な面による断面の面積よりも小さくなっている。すなわち、金属バンプ23Cの上面23Cbは平坦であり、上端部の角に丸みを帯びている。一方、p側電極22上に設けられた金属バンプ24Cは、上端の外縁部は尖ったままであり、金属バンプ24Cの上面の形状は、中央部の基板2の上面に平行な面による断面の形状と同じである。
Further, the
なお、金属バンプ23Cおよび金属バンプ24Cは、第1実施形態における金属バンプ23および金属バンプ24と同様に、電解メッキ法により形成されるが、このような、金属バンプ23Cの上面の外縁部の丸みは、この電解メッキ工程において、成長端である上端部が丸みを帯びて形成される形状である。上面の外縁部に丸みを帯びて形成されるのは、金属バンプ24Cも同様であるが、電解メッキ後の、金属バンプ24Cの上面を金属バンプ23Cの上面とほぼ同じ高さに調整する工程において、金属バンプ24Cの丸みを帯びた上部を研磨または切断などにより除去する。このため、金属バンプ24Cの上面の外縁部は丸みを帯びていない。
The metal bumps 23C and the metal bumps 24C are formed by electrolytic plating similarly to the metal bumps 23 and the metal bumps 24 in the first embodiment. However, the roundness of the outer edge portion on the upper surface of the
なお、金属バンプ23C、24Cの高さ調整は、金属バンプ24Cの上部を、CMP(化学的機械的研磨)法などを用いた研磨や、ナイフなどを用いた切断によって除去することにより行うことができる。
The height adjustment of the
なお、図16に示した例では、n側電極21上に設けられた金属バンプ23Cは、電解メッキにより形成された形状をそのまま維持して、上面の外縁部は丸みを帯びているが、金属バンプ24Cと同様に、金属バンプ23Cの上部の丸みを帯びた部分を除去するようにしてもよい。電解メッキで形成された丸みを帯びた金属バンプ23Cの上部を丁度除去できる高さで、金属バンプ23Cおよび金属バンプ24Cを全く同じ高さに揃えるようにすることもできる。
In the example shown in FIG. 16, the
また、フリップチップ実装において、接続不良の少ない、すなわち信頼性の高い実装をするために、金属バンプ23C、24Cの膜厚は10μm以上とすることが好ましい。
Further, in flip chip mounting, the thickness of the
金属バンプ23Cおよび金属バンプ24Cは、窒化物半導体発光素子1Cのn側電極21およびp側電極22と実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1Cを実装基板(不図示)にフリップチップ実装する際に、n側電極21およびp側電極22を実装基板上の配線用電極(不図示)に対向させ、金属バンプ23Cおよび金属バンプ24Cを配線用電極に押圧接触させて、n側電極21およびp側電極22と実装基板の配線用電極(不図示)とを電気的に接続するためのものである。
The
このとき、第4実施形態における金属バンプ23Cの上面および金属バンプ24Cの上面の基板2の上面からの高さがほぼ同じであるため、基板2側から押圧力を加えられたときに、両方の金属バンプ23C、24Cには均等に押圧力がかかる。仮に金属バンプ24Cの上面の高さが、金属バンプ23Cの上面の高さより高い場合は、上面の高さの低い金属バンプ23Cを実装基板の配線用電極(不図示)と良好に接続するためには、上面の基板2の上面からの高さが高い金属バンプ24Cは、金属バンプ23Cが受ける押圧力より大きく、接続のために必要以上の押圧力を受けることになる。
第4実施形態では、金属バンプ23Cの上面および金属バンプ24Cの上面の基板2の上面からの高さがほぼ同じであるため、このような必要以上の押圧力を受けることによる下層のn側電極21、p側電極22、カバー電極15および全面電極14などへのダメージを抑制することができる。
At this time, since the height of the upper surface of the
In the fourth embodiment, since the height of the upper surface of the
また、金属バンプ23Cの上面の外縁部が丸みを帯び、上面23Cbの面積が小さいため、押圧力を受けて金属バンプ23Cが押しつぶされる際に、金属バンプ23Cの上端部が必要以上に横方向に広がるのを抑制することができる。
また、金属バンプ24Cの上面の外縁部は丸みを帯びておらず、金属バンプ24Cの上面と実装基板の配線用電極(不図示)との接触面積が丸みを帯びている場合よりも広いため、押圧力を受けて金属バンプ24Cが押しつぶされる際に、金属バンプ24Cを介して必要以上にダイス(窒化物半導体素子1C)に押圧力がかかることを抑制でき、下層のp側電極22などへのダメージを低減することができる。
Further, since the outer edge portion of the upper surface of the
Further, the outer edge portion of the upper surface of the
〔窒化物半導体発光素子の動作〕
図16に示した本発明の第4実施形態における窒化物半導体発光素子1Cの動作は、図1に示した第1実施形態における窒化物半導体発光素子1と同様であるから、説明は省略する。
[Operation of nitride semiconductor light emitting device]
The operation of the nitride semiconductor
〔窒化物半導体発光素子の製造方法〕
本発明の第4実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
[Manufacturing method of nitride semiconductor light emitting device]
A method for manufacturing a nitride semiconductor light emitting device according to the fourth embodiment of the present invention will be described with reference to the drawings.
図19に示すように、第4実施形態における窒化物半導体発光素子の製造方法は、窒化物半導体発光素子構造形成工程(S50)と、保護層形成工程(S51)と、第1レジストパターン形成工程(S52)と、保護層エッチング工程(S53)と、第1金属層形成工程(S54)と、第2レジストパターン形成工程(S55)と、第2金属層形成工程(S56)と、第2金属層高さ調整工程(S57)と、第2レジストパターン除去工程(S58)と、第1レジストパターン除去工程(S59)と、チップ分割工程(S60)とを含んで構成される。 As shown in FIG. 19, the nitride semiconductor light emitting device manufacturing method according to the fourth embodiment includes a nitride semiconductor light emitting device structure forming step (S50), a protective layer forming step (S51), and a first resist pattern forming step. (S52), protective layer etching step (S53), first metal layer forming step (S54), second resist pattern forming step (S55), second metal layer forming step (S56), and second metal A layer height adjusting step (S57), a second resist pattern removing step (S58), a first resist pattern removing step (S59), and a chip dividing step (S60) are included.
なお、図2に示した第1実施形態における製造方法とは、第1実施形態の製造方法においては、第2金属層形成工程(S16)の後に第2レジストパターン除去工程(S17)を行うのに対して、第4実施形態の製造方法においては、第2金属層形成工程(S56)と第2レジストパターン除去工程(S58)との間に、第2金属層高さ調整工程(S57)を行うことが異なる。
以下、図18を参照(適宜図16および図17参照)して、各工程について詳細に説明する。
Note that the manufacturing method in the first embodiment shown in FIG. 2 is that the second resist pattern removing step (S17) is performed after the second metal layer forming step (S16) in the manufacturing method in the first embodiment. On the other hand, in the manufacturing method of the fourth embodiment, the second metal layer height adjusting step (S57) is performed between the second metal layer forming step (S56) and the second resist pattern removing step (S58). Different to do.
Hereinafter, each step will be described in detail with reference to FIG. 18 (see FIGS. 16 and 17 as appropriate).
ここで、窒化物半導体発光素子構造形成工程(S50)、保護層形成工程(S51)、第1レジストパターン形成工程(S52)、保護層エッチング工程(S53)、第1金属層形成工程(S54)、第2レジストパターン形成工程(S55)および第2金属層形成工程(S56)は、それぞれ、図2に示した第1実施形態における窒化物半導体発光素子構造形成工程(S10)、保護層形成工程(S11)、第1レジストパターン形成工程(S12)、保護層エッチング工程(S13)、第1金属層形成工程(S14)、第2レジストパターン形成工程(S15)および第2金属層形成工程(S16)と同様であるから、説明は省略する(各工程の様子については、図3(a)から図3(c)、図4(a)から図4(c)および図5(a)を参照のこと)。 Here, the nitride semiconductor light emitting device structure forming step (S50), the protective layer forming step (S51), the first resist pattern forming step (S52), the protective layer etching step (S53), and the first metal layer forming step (S54). The second resist pattern forming step (S55) and the second metal layer forming step (S56) are respectively the nitride semiconductor light emitting device structure forming step (S10) and the protective layer forming step in the first embodiment shown in FIG. (S11), first resist pattern forming step (S12), protective layer etching step (S13), first metal layer forming step (S14), second resist pattern forming step (S15), and second metal layer forming step (S16). ), The description thereof will be omitted (the process steps are shown in FIGS. 3A to 3C, FIGS. 4A to 4C, and FIG. 5A). See).
なお、第2金属層形成工程(S56)において、第2金属層26aおよび第2金属層26bは、電気的に導通した第1金属層25をシード電極とする電解メッキにより、ほぼ同じ厚さに形成される(図5(a)参照)。また、第2金属層26a、26bの上面の外縁部は丸みを帯びた形状に形成される。なお、図5および図18では、丸みを帯びた形状の図示は省略している。また、この形状は第1実施形態でも同様である。
In the second metal layer forming step (S56), the
(第2金属層(金属バンプ層)高さ調整工程:S57)
第2金属層形成工程(S56)に続いて、図18(a)に示すように、研磨または切断などにより、第2金属層26bを第2レジストパターン31とともに、第2レジストパターン31の開口部31a内に形成された第2金属層26aの上面の高さまで、その上部を除去する。なお、金属バンプ24Cとなる第2金属層26bの上面の高さは、金属バンプ23Cとなる第2金属層26aの上面の高さと、同じにすることが好ましいが、厳密に同じにする必要はない。第2金属層26bの上面の高さを、第2金属層26aの上面の高さに近づけることにより、最終的に形成される窒化物半導体発光素子1Cをフリップチップ実装する際に、金属バンプ23Cおよび金属バンプ24Cが受ける押圧力を同程度に近づけることができ、フリップチップ実装の信頼性を向上することができる。
(Second metal layer (metal bump layer) height adjustment step: S57)
Subsequent to the second metal layer formation step (S56), as shown in FIG. 18A, the
また、第2金属層26aの上面より高い位置まで研磨または切断などにより第2金属層26bの上部を除去する場合、すなわち、第2金属層26bの調整後の上面の高さが第2金属層26aの上面の高さよりも高い場合であっても、後記する窒化物半導体発光素子1C’(図21および図22参照)のように、1個の素子に複数の金属バンプ24Cを備える場合は、第2金属層高さ調整工程(S57)により、金属バンプ24C同士の高さが同じになるように調整されるため、電解メッキにより形成されたときの第2金属層26bの上面の高さのバラツキがなくなる。このため、プリップチップ実装の際に各金属バンプ24Cにかかる押圧力が均等になり、各金属バンプ24Cによる実装基板の配線用電極(不図示)との接続を良好に行うことができ、フリップチップ実装の信頼性を向上することができる。
When the upper portion of the
また、第2金属層高さ調整工程(S57)において、第2金属層26bの側面を取り囲む第2レジストパターン31を除去せずに残しておき、研磨または切断などにより、第2金属層26bの上部を第2レジストパターン31とともに除去するようにした。このため、研磨または切断などによる高さ調整の際に、第2金属層26bに加えられる力により、第2金属層26bが第1金属層25から剥離されることを防止することができる。
In the second metal layer height adjusting step (S57), the second resist
ここで、図19を参照して、第2金属層26aおよび第2金属層26bの高さ調整について説明する。図19は、左から右方向に向かって移動する研磨機Kによって、第2金属層26bの上部を、第2レジストパターン31とともに、除去している様子を示している。なお、図19では、第1レジストパターン30および第1レジストパターン30の上面に形成された第1金属層25の図示は省略している。
Here, with reference to FIG. 19, the height adjustment of the
図19に示した例では、研磨機Kは、上面の高さの低い第2金属層26aの、丸みを帯びた上部を除去しないように、第2金属層26bの上部を削除している。このため、金属バンプ23C(図16参照)の上面の外縁部の丸み形状は保存される。また、金属バンプ24C(図16参照)の上面は、外縁部の丸みがなくなり、側面まで平坦になる。
In the example shown in FIG. 19, the polishing machine K deletes the upper part of the
また、上面の高さの低い第2金属層26aの上面の高さをそのままとして、上面の高さの高い第2金属層26bの上面の高さのみを調整するようすることで、除去される第2金属層の量を低減でき、不要となる材料を少なくすることができる。
Further, it is removed by adjusting only the height of the upper surface of the
(第2レジストパターン除去工程(レジストパターン除去工程):S58)
図18に戻って、次に、図18(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、それぞれ金属バンプ23Cおよび金属バンプ24Cとして現れる。なお、第2レジストパターン31の上部が、第2金属層高さ調整工程(S57)において除去されていること以外は、第1実施形態の製造工程における第2レジストパターン除去工程(S17)と同様である。
(Second resist pattern removing step (resist pattern removing step): S58)
Returning to FIG. 18, next, as shown in FIG. 18B, when the second resist
(第1レジストパターン除去工程(レジストパターン除去工程):S59)
続いて、図18(c)に示すように、第1レジストパターン30を除去すると、第1レジストパターン30とともに、第1レジストパターン30上に形成された第1金属層25が除去(リフトオフ)される。これによって、基板2上に、マトリクス状に配列した複数の素子が形成される。なお、第1レジストパターン除去工程(S59)は、第1実施形態の製造工程における第1レジストパターン除去工程(S17)と同様である。
(First resist pattern removing step (resist pattern removing step): S59)
Subsequently, as shown in FIG. 18C, when the first resist
なお、本実施形態では、第2レジストパターン31および第1レジストパターン30を除去する工程をそれぞれ順次行うようにしたが、好ましくは、第1レジストパターン30を形成するためのフォトレジストと第2レジストパターン31を形成するためのフォトレジストに同じ材料を用いるか、少なくとも同じ溶剤で除去できる材料を用いることにより、第2レジストパターン除去工程(S58)と第1レジストパターン除去工程(S59)とを一つの工程で行うことができる。これによって、製造工程をさらに短縮することができる。
In this embodiment, the steps of removing the second resist
(チップ分割工程:S19)
さらに、第1実施形態の製造法におけるチップ分割工程(S19、図2参照)と同様に、基板2上にマトリクス状に配列して形成された複数の素子をチップに分割することにより、チップ単位の窒化物半導体発光素子1C(図16参照)が完成する。
(Chip division process: S19)
Further, in the same way as the chip dividing step (S19, see FIG. 2) in the manufacturing method of the first embodiment, a plurality of elements formed in a matrix on the
以上説明したように、本発明の第4実施形態における窒化物半導体発光素子の製造方法によれば、第1実施形態における窒化物半導体発光素子の製造方法において、第2金属層高さ調整工程(S57)を付加したことにより、フリップチップ実装の信頼性を向上した窒化物半導体発光素子を製造することができる。 As described above, according to the method for manufacturing a nitride semiconductor light emitting device in the fourth embodiment of the present invention, in the method for manufacturing a nitride semiconductor light emitting device in the first embodiment, the second metal layer height adjusting step ( By adding S57), a nitride semiconductor light emitting device with improved flip chip mounting reliability can be manufactured.
<第2金属層高さ調整工程の他の例>
次に、図20を参照して、第2金属層高さ調整工程の他の例について説明する。
この例における第2金属層高さ調整工程(S57)は、研磨または切断などにより第2金属層26bの上部を除去する際に、上面の高さの低い第2金属層26aの丸みを帯びた上端部が除去される高さに調整するものである。
<Another example of the second metal layer height adjusting step>
Next, another example of the second metal layer height adjusting step will be described with reference to FIG.
In the second metal layer height adjusting step (S57) in this example, when the upper portion of the
図20は、左から右方向に向かって移動する研磨機Kにより、第2金属層26a、26bの上部を、第2レジストパターン31とともに除去している様子を示している。
FIG. 20 shows a state in which the upper portions of the second metal layers 26 a and 26 b are removed together with the second resist
なお、図20では、図19と同様に、第1レジストパターン30(図18(a)参照)および第1レジストパターン30上に形成された第1金属層25(図18(a)参照)の図示は省略している。
In FIG. 20, similarly to FIG. 19, the first resist pattern 30 (see FIG. 18A) and the first metal layer 25 (see FIG. 18A) formed on the first resist
図20に示す例では、研磨機Kは、上面の高さの低い第2金属層26aの、丸みを帯びた上部まで削除している。このため、金属バンプ23C(図16参照)の上面の外縁部の丸み形状はなくなるが、金属バンプ23Cおよび金属バンプ24C(図16参照)の上面の高さを厳密に同じに調整することができる。
In the example illustrated in FIG. 20, the polishing machine K deletes the rounded upper portion of the
このため、窒化物半導体発光素子1C(図16参照)をフリップチップ実装する際に、金属バンプ23Cおよび金属バンプ24Cは、押圧力を均等に受けることになる。このため、より確実に実装基板の配線用電極(不図示)と接続することができ、フリップチップ実装の信頼性を向上することができる。図20に示した例における第2金属層高さ調整工程(S57)は、特に、後記する窒化物半導体素子1C’(図21および図22参照)のように、1個の素子に多数の金属バンプを備えた窒化物半導体発光素子の製造に有用である。
For this reason, when the nitride semiconductor
<第4実施形態の変形例>
次に、図21および図22を参照して、第4実施形態の変形例における窒化物半導体発光素子について説明する。
図21および図22に示すように、本変形例における窒化物半導体発光素子1C’は、図16に示した窒化物半導体発光素子1Cに対して、1つの窒化物半導体発光素子1C’に、n側電極21、p側電極22、金属バンプ23Cおよび金属バンプ24Cを、それぞれ複数を備えたことが異なる。なお、図16に示した窒化物半導体発光素子1Cと同様の構成については、同じ符号を付して詳細な説明は適宜省略する。また、図21の平面図において、保護層20の図示は省略している。
<Modification of Fourth Embodiment>
Next, with reference to FIG. 21 and FIG. 22, a nitride semiconductor light emitting device in a modification of the fourth embodiment will be described.
As shown in FIG. 21 and FIG. 22, the nitride semiconductor
この変形例では、窒化物半導体発光素子1C’は、図21に示したように、平面視で、外形がほぼ正方形の領域に、4×4のマトリクス状にn側電極21が設けられ、各n側電極21上に1個の金属バンプ23Cが設けられている。また、平面視で、縦長形状に設けられた5個のp側電極22上に、金属バンプ24Cそれぞれ1×18または2×18のマトリクス状に設けられている。また、図22に示したように、断面視で、すべての金属バンプ23Cおよび金属バンプ24Cの上面の高さが同じに揃えられているが、これに限定されるものではなく、前記したように、金属バンプ23Cの上面と金属バンプ24Cの上面の高さを厳密に同じにする必要はなく、金属バンプ23Cの上部が丸みを帯びるようにしてもよい。
In this modification, as shown in FIG. 21, the nitride semiconductor
また、本変形例では、図22に示したように、全面電極14およびカバー電極15をp型窒化物半導体層13上にのみ設けるようにしたが、n型窒化物半導体層11上にも全面電極およびカバー電極を設けるようにしてもよい。
Further, in this modification, as shown in FIG. 22, the
なお、図21および図22に示したような、1つの素子に多数の金属バンプを設けた窒化物半導体発光素子の構成は、前記した第1実施形態、第2実施形態、第3実施形態および後記する第5実施形態、第6実施形態における窒化物半導体発光素子にも適用することができる。 The configuration of the nitride semiconductor light emitting device in which a large number of metal bumps are provided on one device as shown in FIGS. 21 and 22 is the same as that of the first embodiment, the second embodiment, the third embodiment described above, and the like. The present invention can also be applied to the nitride semiconductor light emitting devices in the fifth and sixth embodiments described later.
本変形例の窒化物半導体発光素子1C’の動作は、第4実施形態における窒化物半導体発光素子1Cと同様であるので、説明は省略する。
Since the operation of the nitride semiconductor
また、本変形例の窒化物半導体発光素子1C’の製造方法は、図17に示した第1レジストパターン形成工程(S52)および第2レジストパターン形成工程(S55)において、複数のn側電極21、p側電極22、金属バンプ23Cおよび金属バンプ24Cに合わせて、それぞれ、第1レジストパターン31および第2レジストパターン32を形成すること以外は同様であるので、説明は省略する。なお、1枚の基板2上に1個の窒化物半導体発光素子1C’を形成する場合には、チップ分割工程(S60)は不要である。
Further, in the method of manufacturing the nitride semiconductor
<第5実施形態>
〔窒化物半導体発光素子〕
本発明の第5実施形態における窒化物半導体発光素子の構造を、図23を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Dはフリップチップ型の実装をするLEDである。図23に示すように、第5実施形態における窒化物半導体発光素子1Dは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Dと、p側電極22Dと、金属バンプ23Dと、金属バンプ24Dと、を備えている。第5実施形態における窒化物半導体発光素子1Dは、図6に示した第2実施形態における窒化物半導体発光素子1Aに対して、n側電極21A、p側電極22A、金属バンプ23Aおよび金属バンプ24Aに代えて、それぞれn側電極21D、p側電極22D、金属バンプ23Dおよび金属バンプ24Dを有するものである。第2実施形態における窒化物半導体発光素子1Aと同じ構成については、同じ符号付して説明は適宜省略する。
<Fifth Embodiment>
[Nitride semiconductor light emitting device]
The structure of the nitride semiconductor light emitting device in the fifth embodiment of the present invention will be described with reference to FIG. The nitride semiconductor
基板2、窒化物半導体発光素子構造10およびその構成要素であるn型窒化物半導体層11、活性層12、p型窒化物半導体層13、全面電極14、カバー電極15、保護層20は、第2実施形態における窒化物半導体発光素子1Aと同様なので、説明は省略する。
また、n側電極21Dおよびp側電極22Dは、第2実施形態における窒化物半導体発光素子1Aのn側電極21Aおよびp側電極22Aとは、金属バンプ23Dおよび金属バンプ24Dの側面を被覆する部分が、金属バンプ23Dおよび金属バンプ24Dの高さに合わせて低くなっていること以外は同様なので、説明は省略する。
The
Further, the n-
(金属バンプ)
金属バンプ23Dおよび金属バンプ24Dは、それぞれn側電極21Dおよびp側電極22Dの上面に設けられ、それぞれの電極に接して設けられている。さらに、金属バンプ23Dおよび金属バンプ24Dは、側面が、それぞれn側電極21Dおよびp側電極22Dに被覆されている。第2実施形態における金属バンプ23Aおよび金属バンプ24Aと異なる点は、金属バンプ23Dの上面および金属バンプ24Dの上面の基板2の上面からの高さがほぼ同じである点である。
(Metal bump)
The
金属バンプ23Dおよび金属バンプ24Dは、第2実施形態における金属バンプ23Aおよび金属バンプ24Aと同様に、n側電極21Dおよびp側電極22Dとなる第1金属層27(図9(b)参照)をシード電極とする電解メッキにより形成されるが、電解メッキ後に、金属バンプ23Dおよび金属バンプ24Dの上部が、研磨または切断などにより除去され、金属バンプ24Dの上面および金属バンプ23Dの上面の基板2の上面からの高さが、ほぼ同じ高さに調整される。このため、金属バンプ23Dおよび金属バンプ24Dの上面は、側面まで平坦な形状に形成される。
Similarly to the
このように、第5実施形態における金属バンプ23Dおよび金属バンプ24Dの上面の高さは、ほぼ同じであるため、第4実施形態における金属バンプ23Cおよび金属バンプ24Cと同様に、フリップチップ実装の際に、基板2側から押圧力を加えられたときに、両方の金属バンプ23D、24Dには均等に押圧力がかかる。このため、金属バンプ23D、24Dは、実装のために必要以上の押圧力を受けることがなく、下層のn側電極21D、p側電極22D、カバー電極15および全面電極14などへのダメージを抑制することができる。
As described above, since the heights of the upper surfaces of the metal bumps 23D and 24D in the fifth embodiment are substantially the same, similarly to the
図23に示した例では、金属バンプ23Dの上面と、金属バンプ24Dの上面とは、ほぼ同じ高さであるが、これに限定されるものではない。第4実施形態における金属バンプ23Cおよび金属バンプ24Cについて説明したことと同様に、同じ高さにすることが好ましいが、厳密に同じ高さに形成する必要はない。また、第4実施形態で説明したことと同様に、電解メッキ法により金属バンプ23Dとなる第2金属層28a(図9(b)参照)を形成した際に、上面の外縁部に丸みを帯びるため(図9(b)では丸み形状は不図示)、この丸みを帯びた形状を保存するようにしてもよい。
In the example shown in FIG. 23, the upper surface of the
金属バンプ23Dおよび金属バンプ24Dは、窒化物半導体発光素子1Dのn側電極21Dおよびp側電極22Dと実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1Dを実装基板(不図示)にフリップチップ実装する際に、n側電極21Dおよびp側電極22Dを実装基板上の配線用電極(不図示)に対向させ、金属バンプ23Dおよび金属バンプ24Dを配線用電極に押圧接触させて、n側電極21Dおよびp側電極22Dと実装基板の配線用電極(不図示)とを電気的に接続するためのものである。
The
なお、金属バンプ23Dの上面の外縁部を丸みを帯びた形状にしたり、金属バンプ24Dの上面の高さを金属バンプ23Dの上面の高さとほぼ同じにする構成などについての作用は、第4実施形態における金属バンプ23Cおよび金属バンプ24Cについて説明したことと同様であるから、説明は省略する。
It should be noted that the operation of the fourth embodiment is such that the outer edge portion of the upper surface of the
また、フリップチップ実装において、接続不良の少ない、すなわち信頼性の高い実装をするために、金属バンプ23D、24Dの膜厚は10μm以上とすることが好ましい。 Further, in flip chip mounting, the thickness of the metal bumps 23D and 24D is preferably set to 10 μm or more in order to achieve a connection with few connection defects, that is, high reliability.
〔窒化物半導体発光素子の動作〕
図23に示した本発明の第5実施形態における窒化物半導体発光素子1Dの動作は、図6に示した第2実施形態における窒化物半導体発光素子1Aと同様であるから、説明は省略する。
[Operation of nitride semiconductor light emitting device]
The operation of the nitride semiconductor
〔窒化物半導体発光素子の製造方法〕
本発明の第5実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
[Manufacturing method of nitride semiconductor light emitting device]
A method for manufacturing a nitride semiconductor light emitting device according to the fifth embodiment of the present invention will be described with reference to the drawings.
図24に示すように、第5実施形態における窒化物半導体発光素子の製造方法は、窒化物半導体発光素子構造形成工程(S70)と、保護層形成工程(S71)と、レジストパターン形成工程(S72)と、保護層エッチング工程(S73)と、第1金属層形成工程(S74)と、第2金属層形成工程(S75)と、第2金属層高さ調整工程(S76)と、レジストパターン除去工程(S77)と、チップ分割工程(S78)とを含んで構成される。 As shown in FIG. 24, the nitride semiconductor light emitting device manufacturing method according to the fifth embodiment includes a nitride semiconductor light emitting device structure forming step (S70), a protective layer forming step (S71), and a resist pattern forming step (S72). ), Protective layer etching step (S73), first metal layer forming step (S74), second metal layer forming step (S75), second metal layer height adjusting step (S76), and resist pattern removal. It includes a step (S77) and a chip dividing step (S78).
なお、図7に示した第2実施形態における製造方法とは、第2実施形態の製造方法においては、第2金属層形成工程(S25)の後にレジストパターン除去工程(S26)を行うのに対して、第5実施形態の製造方法においては、第2金属層形成工程(S75)とレジストパターン除去工程(S77)との間に、第2金属層高さ調整工程(S76)を行うことが異なる。
以下、図25を参照(適宜図23および図24参照)して、各工程について詳細に説明する。
The manufacturing method in the second embodiment shown in FIG. 7 is different from the manufacturing method in the second embodiment in that the resist pattern removing step (S26) is performed after the second metal layer forming step (S25). In the manufacturing method of the fifth embodiment, the second metal layer height adjusting step (S76) is different between the second metal layer forming step (S75) and the resist pattern removing step (S77). .
Hereinafter, each step will be described in detail with reference to FIG. 25 (refer to FIG. 23 and FIG. 24 as appropriate).
ここで、窒化物半導体発光素子構造形成工程(S70)、保護層形成工程(S71)、レジストパターン形成工程(S72)、保護層エッチング工程(S73)、第1金属層形成工程(S74)および第2金属層形成工程(S75)は、それぞれ、図7に示した第2実施形態における窒化物半導体発光素子構造形成工程(S20)、保護層形成工程(S21)、レジストパターン形成工程(S22)、保護層エッチング工程(S23)、第1金属層形成工程(S24)および第2金属層形成工程(S25)と同様であるから、説明は省略する(各工程の様子については、図8(a)から図8(d)、図9(a)および図9(b)を参照のこと)。 Here, the nitride semiconductor light emitting element structure forming step (S70), the protective layer forming step (S71), the resist pattern forming step (S72), the protective layer etching step (S73), the first metal layer forming step (S74) and the first The two metal layer forming step (S75) includes the nitride semiconductor light emitting device structure forming step (S20), the protective layer forming step (S21), the resist pattern forming step (S22) in the second embodiment shown in FIG. Since it is the same as the protective layer etching step (S23), the first metal layer forming step (S24), and the second metal layer forming step (S25), the description is omitted (for the state of each step, see FIG. 8A). To FIG. 8 (d), FIG. 9 (a) and FIG. 9 (b)).
また、第2金属層形成工程(S75)において、第2金属層28aおよび第2金属層28bは、電気的に導通した第1金属層27をシード電極とする電解メッキにより、ほぼ同じ厚さに形成される(図9(b)参照)。また、第2金属層28a、28bの上面の外縁部は丸みを帯びた形状に形成される。なお、図9および図25では、丸みを帯びた形状の図示は省略している。また、この形状は第4実施形態でも同様である。
In the second metal layer forming step (S75), the
(第2金属層(金属バンプ層)高さ調整工程:S76)
第2金属層形成工程(S75)(図9(b)参照)に続いて、図25(a)に示すように、研磨または切断などにより、第2金属層28aおよび第2金属層28bの上部を、第2金属層28c(図9(b)参照)、第1金属層27の上部およびレジストパターン32とともに除去し、第2金属層28aおよび第2金属層28bの上面が同じ高さになるように調整する。この高さ調整は、図20に示した高さ調整と同様にして行うことができる。
(Second metal layer (metal bump layer) height adjustment step: S76)
Subsequent to the second metal layer formation step (S75) (see FIG. 9B), as shown in FIG. 25A, the upper portions of the
また、図19に示した高さ調整と同様にして、金属バンプ23Dとなる第2金属層28aの上面と同じか少し高い位置まで、金属バンプ24Dとなる第2金属層28bの上部を除去するようにして、第2金属層28aの上面の外縁部の丸みを帯びた形状を保存するようにしてもよい。
Similarly to the height adjustment shown in FIG. 19, the upper portion of the
なお、金属バンプ24Dとなる第2金属層28bの上面の高さは、金属バンプ23Dとなる第2金属層28aの上面の高さと、同じにすることが好ましいが、厳密に同じする必要はない。第2金属層28bの上面の高さを、第2金属層28aの上面の高さに近づけることにより、最終的に形成される窒化物半導体発光素子1Dをフリップチップ実装する際に、金属バンプ23Dおよび金属バンプ24Dにかかる押圧力を同程度に近づけることができ、フリップチップ実装の信頼性を向上することができる。
The height of the upper surface of the
また、上面の高さの低い第2金属層28aの上面の高さをそのままとして、上面の高さの高い第2金属層28bの上面の高さのみを調整するようすることで、除去される第2金属層の量を低減でき、不要となる材料を少なくすることができる。
Further, it is removed by adjusting only the height of the upper surface of the
また、第2金属層高さ調整工程(S76)において、第2金属層28a、28bの側面を取り囲むレジストパターン32を除去せずに残しておき、研磨または切断などにより、第2金属層28a、28bの上部をレジストパターン32とともに除去するようにした。このため、研磨または切断などによる高さ調整の際に、第2金属層28a、28bに加えられる力により、第2金属層28a、28bが第1金属層27から剥離されることを防止することができる。
Further, in the second metal layer height adjusting step (S76), the resist
また、第2金属層28aの上面より高い位置まで研磨または切断などにより第2金属層28bの上部を除去する場合、すなわち、第2金属層28bの調整後の上面の高さが第2金属層28aの上面の高さよりも高い場合であっても、前記した窒化物半導体発光素子1C’(図21および図22参照)のように、1個の素子に複数の金属バンプ24Dを備える場合は、第2金属層高さ調整工程(S76)により、金属バンプ24D同士の高さが同じになるように調整されるため、電解メッキにより形成されたときの第2金属層28bの上面の高さのバラツキがなくなる。このため、プリップチップ実装の際に各金属バンプ24Dにかかる押圧力が均等になり、各金属バンプ24Dによる実装基板の配線用電極(不図示)との接続を良好に行うことができ、フリップチップ実装の信頼性を向上することができる。
When the upper portion of the
(レジストパターン除去工程:S77)
次に、図25(b)に示すように、レジストパターン32を除去すると、第2金属層28aおよび第2金属層28bが、それぞれ金属バンプ23Dおよび金属バンプ24Dとして現れる。これによって、基板2上に、マトリクス状に配列した複数の素子が形成される。なお、第2金属層28c(図9(b)参照)、第1金属層27の上部およびレジストパターン32の上部が、第2金属層高さ調整工程(S76)において除去されていること以外は、第2実施形態の製造工程におけるレジストパターン除去工程(S26)と同様である。
(Resist pattern removal step: S77)
Next, as shown in FIG. 25B, when the resist
(チップ分割工程:S78)
さらに、第1実施形態の製造方法におけるチップ分割工程(S19、図2参照)と同様に、基板2上にマトリクス状に配列して形成された複数の素子をチップに分割することにより、チップ単位の窒化物半導体発光素子1D(図23参照)が完成する。
(Chip Dividing Step: S78)
Further, in the same way as the chip dividing step (S19, see FIG. 2) in the manufacturing method of the first embodiment, a plurality of elements formed in a matrix on the
以上説明したように、本発明の第5実施形態における窒化物半導体発光素子の製造方法によれば、第2実施形態における窒化物半導体発光素子の製造方法において、第2金属層高さ調整工程(S76)を付加したことにより、フリップチップ実装の信頼性を向上した窒化物半導体発光素子を製造することができる。 As described above, according to the method for manufacturing a nitride semiconductor light emitting device in the fifth embodiment of the present invention, in the method for manufacturing a nitride semiconductor light emitting device in the second embodiment, the second metal layer height adjusting step ( By adding S76), it is possible to manufacture a nitride semiconductor light emitting device with improved flip chip mounting reliability.
<第6実施形態>
〔窒化物半導体発光素子〕
本発明の第6実施形態における窒化物半導体発光素子の構造を、図26を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Eはフリップチップ型の実装をするLEDである。図26に示すように、第6実施形態における窒化物半導体発光素子1Eは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Bと、p側電極22Bと、金属バンプ23Eと、金属バンプ24Eと、第3金属層29と、を備えている。
<Sixth Embodiment>
[Nitride semiconductor light emitting device]
The structure of the nitride semiconductor light emitting device in the sixth embodiment of the present invention will be described with reference to FIG. The nitride semiconductor
第6実施形態における窒化物半導体発光素子1Eは、図10に示した第3実施形態における窒化物半導体発光素子1Bに対して、金属バンプ23B、金属バンプ24Bに代えて、それぞれ金属バンプ23E、金属バンプ24Eを有するものである。第3実施形態における窒化物半導体発光素子1Bと同じ構成については、同じ符号付して説明は適宜省略する。
The nitride semiconductor
基板2、窒化物半導体発光素子構造10およびその構成要素であるn型窒化物半導体層11、活性層12、p型窒化物半導体層13、全面電極14、カバー電極15、保護層20、n側電極21B、p側電極22Bおよび第3金属層29は、第3実施形態における窒化物半導体発光素子1Bと同様なので、説明は省略する。
(金属バンプ)
金属バンプ23Eおよび金属バンプ24Eは、それぞれ第3金属層29を介して、n側電極21Bおよびp側電極22B上に設けられている。第3実施形態における金属バンプ23Bおよび金属バンプ24Bと異なる点は、金属バンプ23Eの上面および金属バンプ24Eの上面の基板2の上面からの高さがほぼ同じである点である。
(Metal bump)
The
また、第3金属層29を介してn側電極21B上に設けられた金属バンプ23Eは、図16に示した第4実施形態における金属バンプ23Cと同様に、上端の外縁部が丸みを帯びており、上面23Ebの面積が金属バンプ23Eの中央部の基板2の基板面に平行な面による断面の面積よりも小さくなっている。すなわち、金属バンプ23Eの上面23Ebは平坦であり、上端部の角に丸みを帯びている。一方、第3金属層29を介してp側電極22B上に設けられた金属バンプ24Eは、上端の外縁部は丸みを帯びておらず、金属バンプ24Eの上面の形状は、中央部の基板2の基板面に平行な面による断面の形状と同じであり、側面まで平坦である。
Further, the
金属バンプ23Eおよび金属バンプ24Eは、第3実施形態における金属バンプ23Bおよび金属バンプ24Bと同様に、第3金属層29をシード電極とする電解メッキ法により形成される。このような、金属バンプ23Eの上面の外縁部の丸みは、第4実施形態における金属バンプ23Cについて説明したことと同様に、この電解メッキ工程において、成長端である上端部が丸みを帯びて形成される形状である。上面の外縁部に丸みを帯びて形成されるのは、金属バンプ24Eも同様であるが、電解メッキ後の、金属バンプ24Eの上面を金属バンプ23Eの上面とほぼ同じ高さに調整する工程において、金属バンプ24Eの丸みを帯びた上部を研磨または切断して除去する。このため、金属バンプ24Eの上面の外縁部は丸みを帯びていない。
The
金属バンプ23Eおよび金属バンプ24Eは、窒化物半導体発光素子1Eのn側電極21Bおよびp側電極22Bと実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1Eを実装基板(不図示)にフリップチップ実装する際に、n側電極21Bおよびp側電極22Bを実装基板上の配線用電極(不図示)に対向させ、金属バンプ23Eおよび金属バンプ24Eを配線用電極に押圧接触させて、n側電極21Bおよびp側電極22Bと実装基板の配線用電極(不図示)とを第3金属層29を介して電気的に接続するためのものである。
The
なお、金属バンプ23Eの上面の外縁部を丸みを帯びた形状にしたり、金属バンプ24Eの上面の高さを金属バンプ23Eの上面の高さとほぼ同じにする構成などについての作用は、第4実施形態における金属バンプ23Cおよび金属バンプ24Cについて説明したことと同様であるから、説明は省略する。
It should be noted that the operation of the fourth embodiment is such that the outer edge of the upper surface of the
また、フリップチップ実装において、接続不良の少ない、すなわち信頼性の高い実装をするために、金属バンプ23E、24Eの膜厚は10μm以上とすることが好ましい。
In flip chip mounting, it is preferable that the film thickness of the
〔窒化物半導体発光素子の動作〕
図26に示した本発明の第6実施形態における窒化物半導体発光素子1Eの動作は、図10に示した第3実施形態における窒化物半導体発光素子1Bと同様であるから、説明は省略する。
[Operation of nitride semiconductor light emitting device]
The operation of the nitride semiconductor
〔窒化物半導体発光素子の製造方法〕
本発明の第6実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
[Manufacturing method of nitride semiconductor light emitting device]
A method for manufacturing a nitride semiconductor light emitting device according to the sixth embodiment of the present invention will be described with reference to the drawings.
図27に示すように、第6実施形態における窒化物半導体発光素子の製造方法は、窒化物半導体発光素子構造形成工程(S80)と、保護層形成工程(S81)と、第1レジストパターン形成工程(S82)と、保護層エッチング工程(S83)と、第1金属層形成工程(S84)と、第1レジストパターン除去工程(S85)と、第3金属層形成工程(S86)と、第2レジストパターン形成工程(S87)と、第2金属層形成工程(S88)と、第2金属層高さ調整工程(S89)と、第2レジストパターン除去工程(S90)と、第3金属層除去工程(S91)と、チップ分割工程(S92)と、を含んで構成される。 As shown in FIG. 27, the nitride semiconductor light emitting device manufacturing method according to the sixth embodiment includes a nitride semiconductor light emitting device structure forming step (S80), a protective layer forming step (S81), and a first resist pattern forming step. (S82), protective layer etching step (S83), first metal layer forming step (S84), first resist pattern removing step (S85), third metal layer forming step (S86), and second resist. Pattern formation step (S87), second metal layer formation step (S88), second metal layer height adjustment step (S89), second resist pattern removal step (S90), and third metal layer removal step ( S91) and a chip dividing step (S92).
なお、図11に示した第3実施形態における製造方法とは、第3実施形態の製造方法においては、第2金属層形成工程(S38)の後に第2レジストパターン除去工程(S39)を行うのに対して、第6実施形態の製造方法においては、第2金属層形成工程(S88)と第2レジストパターン除去工程(S90)との間に、第2金属層高さ調整工程(S89)を行うことが異なる。
以下、図28を参照(適宜図26および図27参照)して、各工程について詳細に説明する。
The manufacturing method in the third embodiment shown in FIG. 11 is the same as the manufacturing method in the third embodiment, in which the second resist pattern removing step (S39) is performed after the second metal layer forming step (S38). On the other hand, in the manufacturing method of the sixth embodiment, the second metal layer height adjusting step (S89) is performed between the second metal layer forming step (S88) and the second resist pattern removing step (S90). Different to do.
Hereinafter, each step will be described in detail with reference to FIG. 28 (refer to FIG. 26 and FIG. 27 as appropriate).
ここで、窒化物半導体発光素子構造形成工程(S80)、保護層形成工程(S81)、第1レジストパターン形成工程(S82)、保護層エッチング工程(S83)、第1金属層形成工程(S84)、第1レジストパターン除去工程(S85)、第3金属層形成工程(S86)、第2レジストパターン形成工程(S87)および第2金属層形成工程(S88)は、それぞれ、図11に示した第3実施形態における窒化物半導体発光素子構造形成工程(S30)、保護層形成工程(S31)、第1レジストパターン形成工程(S32)、保護層エッチング工程(S33)、第1金属層形成工程(S34)、第1レジストパターン除去工程(S35)、第3金属層形成工程(S36)、第2レジストパターン形成工程(S37)および第2金属層形成工程(S38)と同様であるので、説明は省略する(各工程の様子については、図12(a)から図12(d)、図13(a)から図13(d)および図14(a)を参照のこと)。 Here, the nitride semiconductor light emitting device structure forming step (S80), the protective layer forming step (S81), the first resist pattern forming step (S82), the protective layer etching step (S83), and the first metal layer forming step (S84). The first resist pattern removing step (S85), the third metal layer forming step (S86), the second resist pattern forming step (S87), and the second metal layer forming step (S88) are shown in FIG. Nitride semiconductor light emitting device structure forming step (S30), protective layer forming step (S31), first resist pattern forming step (S32), protective layer etching step (S33), first metal layer forming step (S34) in the third embodiment ), First resist pattern removing step (S35), third metal layer forming step (S36), second resist pattern forming step (S37), and second metal layer Since it is the same as the formation step (S38), description thereof is omitted (the states of each step are shown in FIGS. 12 (a) to 12 (d), FIGS. 13 (a) to 13 (d), and FIG. 14). see a)).
なお、第2金属層形成工程(S88)において、第2金属層26aおよび第2金属層26bは、電気的に導通した第3金属層29をシード電極とする電解メッキにより、ほぼ同じ厚さに形成される(図14(a)参照)。また、第2金属層26a、26bの上面の外縁部は丸みを帯びた形状に形成される。なお、図14および図28では、丸みを帯びた形状の図示は省略している。また、この形状は第3実施形態でも同様である。
In the second metal layer forming step (S88), the
(第2金属層(金属バンプ層)高さ調整工程:S89)
第2金属層形成工程(S88)に続いて、図28(a)に示すように、研磨または切断などにより、第2金属層26bを第2レジストパターン31とともに、第2レジストパターン31の開口部31a内に形成された第2金属層26aの上面の高さまで、その上部を除去する。
(Second metal layer (metal bump layer) height adjustment step: S89)
Subsequent to the second metal layer formation step (S88), as shown in FIG. 28A, the
なお、第6実施形態における第2金属層高さ調整工程(S89)は、第4実施形態における第2金属層高さ調整工程(S57、図17参照)と同様であるので、詳細な説明は省略する。
また、第4実施形態の製造方法において、第2金属層高さ調整工程の他の例(図20参照)として説明した方法も、第6実施形態に適用することができる。
The second metal layer height adjustment step (S89) in the sixth embodiment is the same as the second metal layer height adjustment step (S57, see FIG. 17) in the fourth embodiment, and the detailed description will be given. Omitted.
In the manufacturing method of the fourth embodiment, the method described as another example (see FIG. 20) of the second metal layer height adjusting step can also be applied to the sixth embodiment.
また、金属バンプ23Eの上面の外縁部の丸みを帯びた形状にしたり、金属バンプ24Eの上面の高さを金属バンプ23Eの上面の高さとほぼ同じにする構成などについての作用は、第4実施形態における金属バンプ23Cおよび金属バンプ24Cについて説明したことと同様であるから、説明は省略する。
In addition, the fourth embodiment has an effect on the configuration in which the outer edge portion of the upper surface of the
(第2レジストパターン除去工程:S90)
次に、図28(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、それぞれ金属バンプ23Cおよび金属バンプ24Cとして現れる。なお、第2レジストパターン31の上部が、第2金属層高さ調整工程(S89)において除去されていること以外は、第3実施形態における第2レジストパターン除去工程(S39、図11参照)と同様である。
(Second resist pattern removal step: S90)
Next, as shown in FIG. 28B, when the second resist
(第3金属層(金属シード層)除去工程:S91)
そして、図28(c)に示すように、金属バンプ23Eおよび金属バンプ24Eをマスクとしたエッチングにより、不要な第3金属層29を除去して、窒化物半導体発光素子が形成される。
(Third metal layer (metal seed layer) removing step: S91)
Then, as shown in FIG. 28C, unnecessary
(チップ分割工程:S92)
さらに、基板(不図示)上にマトリクス状に配列して形成された窒化物半導体発光素子をダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子1E(図26参照)が完成する。
(Chip division process: S92)
Further, the nitride semiconductor
以上説明したように、本発明の第6実施形態における窒化物半導体発光素子の製造方法によれば、第3実施形態における窒化物半導体発光素子の製造方法において、第2金属層高さ調整工程(S89)を付加したことにより、フリップチップ実装の信頼性を向上した窒化物半導体発光素子を製造することができる。 As described above, according to the method for manufacturing a nitride semiconductor light emitting device in the sixth embodiment of the present invention, in the method for manufacturing a nitride semiconductor light emitting device in the third embodiment, the second metal layer height adjusting step ( By adding S89), it is possible to manufacture a nitride semiconductor light emitting device with improved flip chip mounting reliability.
1、1A、1B 窒化物半導体発光素子
1C、1C’、1D、1E 窒化物半導体発光素子
2 基板
10 窒化物半導体発光素子構造
10a n側電極接続面
10b p側電極接続面
11 n型窒化物半導体層
12 活性層
13 p型窒化物半導体層
14 全面電極
15 カバー電極
20 保護層
21、21A、21B n側電極
21、21A、21B n側電極
22、22A、22B p側電極
22、22A、22B p側電極
23、23A、23B、24、24A、24B 金属バンプ
23C、23D、23E、24C、24D、24E 金属バンプ
25 第1金属層
26a、26b 第2金属層
27 第1金属層
28a、28b、28c 第2金属層
29 第3金属層
30 第1レジストパターン
30a、30b 開口部
31 第2レジストパターン
31a、31b 開口部
32 レジストパターン
32a、32b 開口部
DESCRIPTION OF
本発明は、金属バンプを介して実装基板に実装する窒化物半導体発光素子に関する。 The present invention relates to a nitride semiconductor light emitting element to be mounted on the mounting substrate via the metal bumps.
本発明は、かかる問題に鑑みて創案されたものであり、膜厚の厚い金属バンプを有し、信頼性が高い窒化物半導体発光素子を提供することを課題とする。 The present invention, such a problem to has been developed in view, have a thick metal bumps of thickness, and to provide a highly reliable nitride semiconductor light emitting element.
前記した課題を解決するために、本発明に係る第1の窒化物半導体発光素子は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、前記n側電極接続面に接続された前記n側電極と、前記p側電極接続面に接続された前記p側電極と、前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、前記窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、前記金属バンプは、前記n側電極上および前記p側電極上に、それぞれ金属層を介して設けられ、前記n側電極または前記p側電極の少なくとも一方は、平面視において、その上面に前記金属層を介して設けられた前記金属バンプよりも広く、前記金属バンプから露出した前記n側電極または前記p側電極の少なくとも一方の上面は、前記保護層で被覆されていないように構成した。 In order to solve the above-described problems, a first nitride semiconductor light emitting device according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and the same plane side of the substrate. A nitride semiconductor light emitting device comprising: an n-side electrode connection surface for connecting an n-side electrode to the n-type nitride semiconductor layer; and a p-side electrode connection surface for connecting a p-side electrode to the p-type nitride semiconductor layer. The structure, the n-side electrode connected to the n-side electrode connection surface, the p-side electrode connected to the p-side electrode connection surface, and formed on the n-side electrode and the p-side electrode A flip-chip type nitride semiconductor light emitting device having a metal bump, and having an insulating protective layer covering a surface of the nitride semiconductor light emitting device, the metal bump on the n-side electrode and Provided on the p-side electrode through a metal layer, respectively And at least one of the n-side electrode or the p-side electrode is wider than the metal bump provided on the upper surface via the metal layer in a plan view, and the n-side electrode exposed from the metal bump or At least one upper surface of the p-side electrode was configured not to be covered with the protective layer.
本発明に係る第2の窒化物半導体発光素子は、第1の窒化物半導体発光素子において、前記n側電極上の金属バンプの上面の前記基板の上面からの高さと、前記p側電極上の金属バンプの上面の前記基板の上面からの高さとが同じであるように構成した。 The second nitride semiconductor light emitting device according to the present invention is the first nitride semiconductor light emitting device, wherein the upper surface of the upper surface of the metal bump on the n-side electrode from the upper surface of the substrate and the p-side electrode The height of the upper surface of the metal bump from the upper surface of the substrate was the same.
本発明に係る第3の窒化物半導体発光素子は、基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、前記n側電極接続面に接続された前記n側電極と、前記p側電極接続面に接続された前記p側電極と、前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、前記窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、前記n側電極または前記p側電極の少なくとも一方は、平面視において、その上面に設けられた前記金属バンプよりも広く、前記金属バンプから露出した前記n側電極または前記p側電極の少なくとも一方の上面は、前記保護層で被覆されておらず、前記n側電極上の金属バンプの上面の前記基板の上面からの高さと、前記p側電極上の金属バンプの上面の前記基板の上面からの高さとが同じであり、前記n側電極および前記p側電極は、前記保護層上には設けられていないように構成した。 A third nitride semiconductor light emitting device according to the present invention includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and the n-type nitride semiconductor layer on the same plane side of the substrate. A nitride semiconductor light emitting element structure having an n-side electrode connection surface for connecting an n-side electrode and a p-side electrode connection surface for connecting a p-side electrode to the p-type nitride semiconductor layer, and the n-side electrode connection surface A flip chip type comprising: the n-side electrode connected to the p-side electrode; the p-side electrode connected to the p-side electrode connection surface; and metal bumps formed on the n-side electrode and the p-side electrode. A nitride semiconductor light emitting device comprising an insulating protective layer covering a surface of the nitride semiconductor light emitting device, wherein at least one of the n-side electrode and the p-side electrode is an upper surface thereof in plan view Wider than the metal bumps provided in the At least one upper surface of the n-side electrode or the p-side electrode exposed from the metal bump is not covered with the protective layer, and the upper surface of the metal bump on the n-side electrode is higher than the upper surface of the substrate. And the height of the upper surface of the metal bump on the p-side electrode from the upper surface of the substrate is the same, and the n-side electrode and the p-side electrode are not provided on the protective layer did.
本発明に係る第4の窒化物半導体発光素子は、第1または第2の窒化物半導体発光素子において、前記n側電極および前記p側電極は、前記保護層上には設けられていないように構成した。 In a fourth nitride semiconductor light emitting device according to the present invention, the n-side electrode and the p-side electrode are not provided on the protective layer in the first or second nitride semiconductor light-emitting device. Configured.
本発明の第1の窒化物半導体発光素子によれば、金属バンプを介して実装基板に実装する際に、押しつぶされて横に広がった金属バンプがパッド電極であるn側電極およびp側電極の露出した上面と接触するため、剥れの恐れ低く、接触抵抗の低い信頼性の高い実装を行うことができる。また、金属層が金属バンプの緩衝層として働くため、窒化物半導体発光素子を実装基板へ実装する際の圧力を緩和することができる。
本発明の第2の窒化物半導体発光素子は、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプには均等に押圧力がかかり、窒化物半導体発光素子へ必要以上に押圧力を加えることなく良好に接続をすることができる。
According to the first nitride semiconductor light emitting device of the present invention, when mounted on the mounting substrate via the metal bumps, the metal bumps that are crushed and spread laterally are the n-side electrode and the p-side electrode that are the pad electrodes. Since it is in contact with the exposed upper surface, it can be mounted with high reliability with low risk of peeling and low contact resistance. In addition, since the metal layer functions as a buffer layer for the metal bumps, it is possible to relieve pressure when the nitride semiconductor light emitting element is mounted on the mounting substrate.
The second nitride semiconductor light emitting device of the present invention is flip-chip mounted because the height of the upper surface of the metal bump on the n-side electrode and the upper surface of the metal bump on the p-side electrode are aligned from the upper surface of the substrate. In this case, when a pressing force is applied from the substrate side, both metal bumps are equally pressed, and a good connection can be made without applying excessive pressing force to the nitride semiconductor light emitting device. .
本発明の第3の窒化物半導体発光素子によれば、金属バンプを介して実装基板に実装する際に、押しつぶされて横に広がった金属バンプがパッド電極であるn側電極およびp側電極の露出した上面と接触するため、剥れの恐れ低く、接触抵抗の低い信頼性の高い実装を行うことができる。また、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプには均等に押圧力がかかり、窒化物半導体発光素子へ必要以上に押圧力を加えることなく良好に接続をすることができる。 According to the third nitride semiconductor light emitting device of the present invention, when mounted on the mounting substrate through the metal bumps, the metal bumps that are crushed and spread laterally are the n-side electrode and the p-side electrode that are the pad electrodes. Since it is in contact with the exposed upper surface, it can be mounted with high reliability with low risk of peeling and low contact resistance. In addition , since the height of the upper surface of the metal bump on the n- side electrode and the upper surface of the metal bump on the p-side electrode were made uniform from the upper surface of the substrate, a pressing force was applied from the substrate side during flip chip mounting. Sometimes, both metal bumps are equally pressed, and a good connection can be made without applying excessive pressure to the nitride semiconductor light emitting device .
Claims (11)
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、
前記窒化物半導体発光素子構造上に、絶縁性の保護層を形成する保護層形成工程と、
前記n側電極接続面上および前記p側電極接続面上に開口部を有する第1レジストパターンを形成する第1レジストパターン形成工程と、
前記第1レジストパターンをマスクとして、前記保護層をエッチングして前記n側電極接続面および前記p側電極接続面を露出させる保護層エッチング工程と、
前記n側電極接続面上、前記p側電極接続面上および前記第1レジストパターン上に前記n側電極および前記p側電極となる第1金属層を形成する第1金属層形成工程と、
前記第1レジストパターンの開口部上に開口部を有する第2レジストパターンを形成する第2レジストパターン形成工程と、
前記第1金属層を電解メッキの電極として、電解メッキにより前記金属バンプとなる第2金属層を形成する第2金属層形成工程と、
前記第1レジストパターンおよび前記第2レジストパターンを除去するレジストパターン除去工程と、
が順次行われることを特徴とする窒化物半導体発光素子の製造方法。 An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate; an n-side electrode connection surface connecting an n-side electrode to the n-type nitride semiconductor layer on the same plane side of the substrate; a nitride semiconductor light emitting device structure having a p-side electrode connection surface connecting the p-side electrode to the p-type nitride semiconductor layer;
The n-side electrode connected to the n-side electrode connection surface;
The p-side electrode connected to the p-side electrode connection surface;
A method of manufacturing a flip-chip type nitride semiconductor light emitting device having metal bumps formed on the n-side electrode and the p-side electrode,
A protective layer forming step of forming an insulating protective layer on the nitride semiconductor light emitting device structure;
A first resist pattern forming step of forming a first resist pattern having an opening on the n-side electrode connection surface and the p-side electrode connection surface;
Using the first resist pattern as a mask, etching the protective layer to expose the n-side electrode connection surface and the p-side electrode connection surface,
A first metal layer forming step of forming a first metal layer to be the n-side electrode and the p-side electrode on the n-side electrode connection surface, the p-side electrode connection surface, and the first resist pattern;
A second resist pattern forming step of forming a second resist pattern having an opening on the opening of the first resist pattern;
A second metal layer forming step of forming a second metal layer to be the metal bump by electrolytic plating, using the first metal layer as an electrode for electrolytic plating;
A resist pattern removing step of removing the first resist pattern and the second resist pattern;
Are sequentially performed. A method for manufacturing a nitride semiconductor light emitting device.
前記n側電極接続面に接続された前記n型電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、
前記窒化物半導体発光素子構造上に、絶縁性の保護層を形成する保護層形成工程と、
前記n側電極接続面上および前記p側電極接続面上に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記保護層をエッチングして前記n側電極接続面および前記p側電極接続面を露出させる保護層エッチング工程と、
前記n側電極接続面上、前記p側電極接続面上および前記レジストパターン上に前記n側電極および前記p側電極となる第1金属層を形成する第1金属層形成工程と、
前記第1金属層を電解メッキの電極として、電解メッキにより前記金属バンプとなる第2金属層を形成する第2金属層形成工程と、
前記レジストパターンを除去するレジストパターン除去工程と、
が順次行われることを特徴とする窒化物半導体発光素子の製造方法。 An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate; an n-side electrode connection surface connecting an n-side electrode to the n-type nitride semiconductor layer on the same plane side of the substrate; a nitride semiconductor light emitting device structure having a p-side electrode connection surface connecting the p-side electrode to the p-type nitride semiconductor layer;
The n-type electrode connected to the n-side electrode connection surface;
The p-side electrode connected to the p-side electrode connection surface;
A method of manufacturing a flip-chip type nitride semiconductor light emitting device having metal bumps formed on the n-side electrode and the p-side electrode,
A protective layer forming step of forming an insulating protective layer on the nitride semiconductor light emitting device structure;
Forming a resist pattern having an opening on the n-side electrode connection surface and the p-side electrode connection surface; and
Using the resist pattern as a mask, the protective layer is etched to expose the n-side electrode connection surface and the p-side electrode connection surface, and a protective layer etching step,
A first metal layer forming step of forming a first metal layer to be the n-side electrode and the p-side electrode on the n-side electrode connection surface, the p-side electrode connection surface, and the resist pattern;
A second metal layer forming step of forming a second metal layer to be the metal bump by electrolytic plating, using the first metal layer as an electrode for electrolytic plating;
A resist pattern removing step for removing the resist pattern;
Are sequentially performed. A method for manufacturing a nitride semiconductor light emitting device.
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、
前記窒化物半導体発光素子構造上に、絶縁性の保護層を形成する保護層形成工程と、
前記n側電極接続面上および前記p側電極接続面上に開口部を有する第1レジストパターンを形成する第1レジストパターン形成工程と、
前記第1レジストパターンをマスクとして、前記保護層をエッチングして前記n側電極接続面および前記p側電極接続面を露出させる保護層エッチング工程と、
前記第1レジストパターンを除去せずに前記n側電極接続面上、前記p側電極接続面上および前記第1レジストパターン上に前記n側電極および前記p側電極となる第1金属層を形成する第1金属層形成工程と、
前記第1レジストパターンを除去する第1レジストパターン除去工程と、
前記第1金属層および前記保護層上に第3金属層を形成する第3金属層形成工程と、
前記第3金属層がそれぞれ形成されている、前記n側電極接続面上および前記p側電極接続面上に開口部を有する第2レジストパターンを形成する第2レジストパターン形成工程と、
前記第3金属層を電解メッキの電極として、電解メッキにより前記金属バンプとなる第2金属層を形成する第2金属層形成工程と、
前記第2レジストパターンを除去する第2レジストパターン除去工程と、
前記第3金属層を除去する第3金属層除去工程と、
が順次行われることを特徴とする窒化物半導体発光素子の製造方法。 An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate; an n-side electrode connection surface connecting an n-side electrode to the n-type nitride semiconductor layer on the same plane side of the substrate; a nitride semiconductor light emitting device structure having a p-side electrode connection surface connecting the p-side electrode to the p-type nitride semiconductor layer;
The n-side electrode connected to the n-side electrode connection surface;
The p-side electrode connected to the p-side electrode connection surface;
A method of manufacturing a flip-chip type nitride semiconductor light emitting device having metal bumps formed on the n-side electrode and the p-side electrode,
A protective layer forming step of forming an insulating protective layer on the nitride semiconductor light emitting device structure;
A first resist pattern forming step of forming a first resist pattern having an opening on the n-side electrode connection surface and the p-side electrode connection surface;
Using the first resist pattern as a mask, etching the protective layer to expose the n-side electrode connection surface and the p-side electrode connection surface,
Forming a first metal layer to be the n-side electrode and the p-side electrode on the n-side electrode connection surface, the p-side electrode connection surface, and the first resist pattern without removing the first resist pattern A first metal layer forming step,
A first resist pattern removing step of removing the first resist pattern;
A third metal layer forming step of forming a third metal layer on the first metal layer and the protective layer;
A second resist pattern forming step of forming a second resist pattern having openings on the n-side electrode connection surface and the p-side electrode connection surface, each of which has the third metal layer formed thereon;
A second metal layer forming step in which the third metal layer is used as an electrode for electrolytic plating to form a second metal layer to be the metal bump by electrolytic plating;
A second resist pattern removing step of removing the second resist pattern;
A third metal layer removing step of removing the third metal layer;
Are sequentially performed. A method for manufacturing a nitride semiconductor light emitting device.
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、
前記窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、
前記n側電極上の金属バンプと前記p側電極上の金属バンプは、同じ厚みであり、前記n側電極または前記p側電極の少なくとも一方は、平面視において、それぞれ前記n側電極上の前記金属バンプおよび前記p側電極上の前記金属バンプよりも広く、
前記保護層は、前記n側電極および前記p側電極の露出した上面を被覆しないことを特徴とする窒化物半導体発光素子。 An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate; an n-side electrode connection surface connecting an n-side electrode to the n-type nitride semiconductor layer on the same plane side of the substrate; a nitride semiconductor light emitting device structure having a p-side electrode connection surface connecting the p-side electrode to the p-type nitride semiconductor layer;
The n-side electrode connected to the n-side electrode connection surface;
The p-side electrode connected to the p-side electrode connection surface;
A flip chip type nitride semiconductor light emitting device having metal bumps formed on the n-side electrode and the p-side electrode,
An insulating protective layer covering the surface of the nitride semiconductor light emitting device;
The metal bumps on the n-side electrode and the metal bumps on the p-side electrode have the same thickness, and at least one of the n-side electrode or the p-side electrode has the above-mentioned on the n-side electrode in plan view, respectively. Wider than the metal bump and the metal bump on the p-side electrode,
The nitride semiconductor light emitting device, wherein the protective layer does not cover the exposed upper surfaces of the n-side electrode and the p-side electrode.
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、
前記n側電極接続面上および前記p側電極接続面上に設けられた前記n側電極および前記p側電極となる第1金属層と、
前記第1金属層上に、前記第1金属層に接して設けられた前記金属バンプとなる第2金属層と、
前記窒化物半導体発光素子構造の前記第1金属層が設けられた部分を除く上面および側面を覆う絶縁性の保護層と、
を有し、
前記第2金属層の側面の少なくとも一部もしくは全部が前記第1金属層により被覆されていることを特徴とする窒化物半導体発光素子。 An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate; an n-side electrode connection surface connecting an n-side electrode to the n-type nitride semiconductor layer on the same plane side of the substrate; a nitride semiconductor light emitting device structure having a p-side electrode connection surface connecting the p-side electrode to the p-type nitride semiconductor layer;
The n-side electrode connected to the n-side electrode connection surface;
The p-side electrode connected to the p-side electrode connection surface;
A flip chip type nitride semiconductor light emitting device having metal bumps formed on the n-side electrode and the p-side electrode,
A first metal layer serving as the n-side electrode and the p-side electrode provided on the n-side electrode connection surface and the p-side electrode connection surface;
On the first metal layer, a second metal layer serving as the metal bump provided in contact with the first metal layer;
An insulating protective layer covering an upper surface and a side surface excluding a portion provided with the first metal layer of the nitride semiconductor light emitting device structure;
Have
A nitride semiconductor light emitting element, wherein at least a part or all of the side surface of the second metal layer is covered with the first metal layer.
前記p側電極上に形成された金属バンプとなる前記第2金属層の上面の前記基板の上面からの高さを、前記第2金属層形成工程で形成された前記n側電極上に形成された金属バンプとなる前記第2金属層の上面の前記基板の上面からの高さと同じ高さに調整する第2金属層高さ調整工程が行われることを特徴とする請求項1ないし請求項3の何れか一項に記載の窒化物半導体発光素子の製造方法。 After the second metal layer forming step,
The height of the upper surface of the second metal layer to be a metal bump formed on the p-side electrode from the upper surface of the substrate is formed on the n-side electrode formed in the second metal layer forming step. 4. A second metal layer height adjusting step of adjusting the upper surface of the second metal layer to be a metal bump to the same height as the height from the upper surface of the substrate is performed. The manufacturing method of the nitride semiconductor light-emitting device as described in any one of these.
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、
前記窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、
前記n側電極上の金属バンプと前記p側電極上の金属バンプとは、前記n側電極または前記p側電極の少なくとも一方は、平面視において、それぞれ前記n側電極上の前記金属バンプおよび前記p側電極上の前記金属バンプよりも広く、
前記保護層は、前記n側電極および前記p側電極の露出した上面を被覆せず、
前記n側電極上の金属バンプの上面の前記基板の上面からの高さと、前記p側電極上の金属バンプの上面の前記基板の上面からの高さとが同じであり、
前記n側電極上の金属バンプの上面の外縁部が丸みを帯びていることを特徴とする窒化物半導体発光素子。 An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate; an n-side electrode connection surface connecting an n-side electrode to the n-type nitride semiconductor layer on the same plane side of the substrate; a nitride semiconductor light emitting device structure having a p-side electrode connection surface connecting the p-side electrode to the p-type nitride semiconductor layer;
The n-side electrode connected to the n-side electrode connection surface;
The p-side electrode connected to the p-side electrode connection surface;
A flip chip type nitride semiconductor light emitting device having metal bumps formed on the n-side electrode and the p-side electrode,
An insulating protective layer covering the surface of the nitride semiconductor light emitting device;
The metal bump on the n-side electrode and the metal bump on the p-side electrode are such that at least one of the n-side electrode or the p-side electrode is the metal bump on the n-side electrode and the metal bump in the plan view, respectively. wider than the metal bump on the p-side electrode,
The protective layer does not cover the exposed upper surfaces of the n-side electrode and the p-side electrode,
The height of the upper surface of the metal bump on the n-side electrode from the upper surface of the substrate is the same as the height of the upper surface of the metal bump on the p-side electrode from the upper surface of the substrate,
The nitride semiconductor light emitting device, wherein an outer edge portion of the upper surface of the metal bump on the n-side electrode is rounded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144680A JP2015222828A (en) | 2011-04-27 | 2015-07-22 | Nitride semiconductor light-emitting device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011098851 | 2011-04-27 | ||
JP2011098851 | 2011-04-27 | ||
JP2015144680A JP2015222828A (en) | 2011-04-27 | 2015-07-22 | Nitride semiconductor light-emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011110838A Division JP5782823B2 (en) | 2011-04-27 | 2011-05-17 | Nitride semiconductor light emitting device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015222828A true JP2015222828A (en) | 2015-12-10 |
Family
ID=54785671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144680A Pending JP2015222828A (en) | 2011-04-27 | 2015-07-22 | Nitride semiconductor light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015222828A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110212070A (en) * | 2018-02-28 | 2019-09-06 | 日亚化学工业株式会社 | Light-emitting component and light emitting device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079551A (en) * | 2003-09-03 | 2005-03-24 | Toyoda Gosei Co Ltd | Composite substrate for forming semiconductor light-emitting element and manufacturing method thereof, and method for manufacturing semiconductor light-emitting element |
JP2007157853A (en) * | 2005-12-01 | 2007-06-21 | Sony Corp | Semiconductor light-emitting element, and method of manufacturing same |
-
2015
- 2015-07-22 JP JP2015144680A patent/JP2015222828A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079551A (en) * | 2003-09-03 | 2005-03-24 | Toyoda Gosei Co Ltd | Composite substrate for forming semiconductor light-emitting element and manufacturing method thereof, and method for manufacturing semiconductor light-emitting element |
JP2007157853A (en) * | 2005-12-01 | 2007-06-21 | Sony Corp | Semiconductor light-emitting element, and method of manufacturing same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110212070A (en) * | 2018-02-28 | 2019-09-06 | 日亚化学工业株式会社 | Light-emitting component and light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5782823B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP5985782B1 (en) | Nitride semiconductor ultraviolet light emitting device and nitride semiconductor ultraviolet light emitting device | |
US8138516B2 (en) | Light emitting diode | |
KR101166922B1 (en) | Method of manufacturing light emitting diode | |
KR101978968B1 (en) | Semiconductor light emitting device and light emitting apparatus | |
US20100032701A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
EP2657992A2 (en) | Light emitting device and light emitting device package | |
JP6410870B2 (en) | Light emitting diode | |
US20080061315A1 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
JP2005150675A (en) | Semiconductor light-emitting diode and its manufacturing method | |
JP2012074665A (en) | Light-emitting diode | |
KR20140022032A (en) | Light-emitting element chip and method for manufacturing same | |
JP2014116439A (en) | Semiconductor light-emitting element | |
CN112289915B (en) | Flip light-emitting diode chip and manufacturing method thereof | |
JP2012142401A (en) | Semiconductor chip manufacturing method and semiconductor wafer division method | |
JP2011165799A (en) | Flip-chip light emitting diode and method for manufacturing the same, and light emitting diode lamp | |
CN109155351A (en) | Semiconductor light-emitting apparatus | |
JP5817503B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2015222828A (en) | Nitride semiconductor light-emitting device | |
JP2012054423A (en) | Light-emitting diode | |
US8878218B2 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
JP7360007B2 (en) | Manufacturing method of light emitting device | |
JP7227476B2 (en) | Light emitting device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150916 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |