JP2015216365A - Two-dimensional stretchable and bendable device - Google Patents

Two-dimensional stretchable and bendable device Download PDF

Info

Publication number
JP2015216365A
JP2015216365A JP2015084234A JP2015084234A JP2015216365A JP 2015216365 A JP2015216365 A JP 2015216365A JP 2015084234 A JP2015084234 A JP 2015084234A JP 2015084234 A JP2015084234 A JP 2015084234A JP 2015216365 A JP2015216365 A JP 2015216365A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
device
substrate
bendable
components
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015084234A
Other languages
Japanese (ja)
Inventor
ジョン エー. ロジャース,
A Rogers John
ジョン エー. ロジャース,
マシュー メイトル,
Meitl Matthew
マシュー メイトル,
ユガン サン,
Yugang Sun
ユガン サン,
ヒョン チョ コー,
Heung Cho Ko
ヒョン チョ コー,
アンドリュー カールソン,
Carlson Andrew
アンドリュー カールソン,
ウォン ムク チョイ,
Won Mook Choi
ウォン ムク チョイ,
マーク ストイコヴィチ,
Stoykovich Mark
マーク ストイコヴィチ,
ハンキン ジャン,
Hanqing Jiang
ハンキン ジャン,
ヨンギャン ファン,
Yonggang Huang
ヨンギャン ファン,
ラルフ, ジー. ヌッツォ,
G Nuzzo Ralph
ラルフ, ジー. ヌッツォ,
ケオン, ジェー リー,
Keon Jae Lee
ケオン, ジェー リー,
ソン, ジュン カン,
Seong Jun Kang
ソン, ジュン カン,
ジェンタオ ズー,
Zhengtao Zhu
ジェンタオ ズー,
エティエンヌ メナード,
Menard Etienne
エティエンヌ メナード,
ジョンヒョン アン,
Jong-Hyun Ahn
ジョンヒョン アン,
フンシク キム,
Hoon-Sik Kim
フンシク キム,
ダルヨン カン,
Dahl-Young Khang
ダルヨン カン,
Original Assignee
ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ
Board Of Trustees Of The Univ Of Illinois
ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067Mechanical properties
    • B81B3/0078Constitution or structural means for improving mechanical properties not provided for in B81B3/007 - B81B3/0075
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0283Stretchable printed circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1446Devices controlled by radiation in a repetitive configuration
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/281Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0096Substrates
    • H01L51/0097Substrates flexible substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0271Mechanical force other than pressure, e.g. shearing or pulling
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Abstract

PROBLEM TO BE SOLVED: To provide a two-dimensional stretchable and bendable device.SOLUTION: A two-dimensional stretchable and bendable device comprises: a flexible substrate 30 having a supporting surface; an array of device components 60 supported by the supporting surface; a plurality of interconnects 10 connecting individual device components in the array of device components. Each of the interconnects has a central region, and the central region has a plurality of different bent portions not in physical contact with the flexible substrate.

Description

関連出願の相互参照 CROSS-REFERENCE TO RELATED APPLICATIONS

[0001]この出願は、2007年6月18日に出願された米国特許仮出願第60/944,626号及び2006年9月6日に出願された第60/824,683号の恩典を請求する。 [0001] This application claims the benefit of No. 60 / 824,683, filed Sep. 6, filed June 18, 2007 U.S. Provisional Patent Application No. 60 / 944,626 Patent and 2006 to.

発明の背景 Background of the Invention

[0002]1994年に出版された完全重合体トランジスタの最初の実証以来、可撓性集積電子デバイスをプラスチック基板上に備える可能性のある新しい種類の電子システムに多くの関心が向けられている。 [0002] Since the first demonstration of complete polymer transistor published in 1994, a flexible integrated electronic devices has been directed much attention to the new type of electronic system that might comprise on a plastic substrate. [Gamier,F. [Gamier, F. 、Hajlaoui,R. , Hajlaoui, R. 、Yassar,A. , Yassar, A. 及びSrivastava,P. And Srivastava, P. 、Science、Vol. , Science, Vol. 265、1684〜1686頁]。 Pages 265,1684~1686]. 最近、可撓性プラスチック電子デバイス用の導体、誘電体及び半導体要素のために新しい溶液処理可能材料を開発することに実質的な研究が向けられている。 Recently, the conductor for flexible plastic electronic devices, has been directed substantial research to develop new solution processable materials for dielectric and semiconductor elements. しかし、可撓性エレクトロニクスの分野の進歩は、新しい溶液処理可能材料の開発だけでなく、可撓性電子システムに応用することができる新しいデバイスコンポーネントジオメトリ、効率的なデバイス及びデバイスコンポーネント処理方法及び高分解能パターン形成技術によっても推進される。 However, progress in the field of flexible electronics, new solution processable materials but also the development of a new device components geometry can be applied to flexible electronic systems, efficient device and device component processing methods and high also driven by the resolution patterning techniques. そのような材料、デバイス形態及び製作方法は、急速に出現する新しい種類の可撓性集積電子デバイス、システム及び回路において基本的な役割を果たすと予想される。 Such materials, device configurations and fabrication methods, new types of flexible integrated electronic devices rapidly emerging, are expected to play a fundamental role in the system and circuits.

[0003]可撓性エレクトロニクスの分野に対する関心は、この技術によって与えられるいくつかの重要な有利点から生じている。 [0003] Interest in the field of flexible electronics arises from several important advantages provided by this technology. 例えば、これらの基板材料の固有の可撓性によって、これらの基板材料を、従来のシリコンをベースにしたもろい電子デバイスを用いて可能でない多数の有用なデバイス形態を可能にする多くの形に、集積化することができるようになる。 For example, the inherent flexibility of these substrate materials, these substrate materials, in many forms to allow for many useful device configurations not possible with brittle electronic device in the conventional silicon-based, it is possible to integrate. その上、溶液処理可能なコンポーネント材料と可撓性基板の組合せは、低コストで大きな基板面積に電子デバイスを生成することができる連続高速印刷技術による製作を可能にする。 Moreover, the combination of the flexible substrate with a solution processable component materials allows for fabrication by continuous high-speed printing techniques capable of generating electronic device to a large substrate area at low cost.

[0004]しかし、優れた電子性能を示す可撓性電子デバイスの設計及び製作には、いくつかの重要な課題がある。 [0004] However, good design and fabrication of flexible electronic devices of an electronic performance, there are several important issues. 第1に、従来のシリコンをベースにした電子デバイスを作る十分に開発された方法は、大抵の可撓性材料に適合しない。 First, how well-developed for making an electronic device in the conventional silicon-based are not compatible with most flexible materials. 例えば、単結晶シリコン又はゲルマニウム半導体などの伝統的な高品質無機半導体コンポーネントは、一般に、大抵のプラスチック基板の溶融又は分解温度をかなり超える温度(>摂氏1000度)で薄膜を成長させることによって処理される。 For example, traditional high quality inorganic semiconductor components, such as single crystal silicon or germanium semiconductor are generally processed by growing thin films at rather more than a temperature of the melting or decomposition temperature of most of the plastic substrate (> 1000 ° C) that. その上、大抵の無機半導体は、溶液ベースの処理及び受渡しを可能にする好都合な溶剤に本質的に溶けない。 Moreover, most inorganic semiconductors are insoluble essentially Conveniently solvent that allows solution based processing and delivery. 第2に、多くの非晶質シリコン、有機又はハイブリッド有機−無機半導体は、可撓性基板への組み込みに適合し、比較的低温で処理することができるが、これらの材料は、優れた電子性能の可能な集積化電子デバイスを実現することができる電子特性を持っていない。 Electronic inorganic semiconductor, adapted for incorporation into flexible substrate is relatively can be processed at low temperatures, these materials are excellent - Second, many amorphous silicon, organic or hybrid organic We do not have electronic properties capable of realizing a possible integrated electronic device performance. 例えば、これらの材料から作られた半導体要素を持っている薄膜トランジスタは、単結晶シリコンをベースした相補型デバイスのほぼ3分の1の大きさの電界効果移動度を示す。 For example, a thin film transistor having a semiconductor element made of these materials exhibit field effect mobilities approximately one third the size of the complementary devices based single crystal silicon. これらの制限のために、可撓性電子デバイスは、現在、非発光ピクセルを持ったアクティブマトリックスフラットパネルディスプレイ用のスイッチング要素及び発光ダイオードでの使用などの高性能を必要としない特殊な用途に限定されている。 Because of these limitations, flexible electronic devices are presently limited to specific applications not requiring high performance, such as use in switching elements and light emitting diodes for active matrix flat panel displays having a non-light emitting pixels It is.

[0005]可撓性電子回路は、可撓性ディスプレイ、電子織物及び電子スキンのような任意の形の電気活性表面を含んだいくつかの分野において、研究の活発な領域である。 [0005] The flexible electronics, flexible displays, in any form several areas including the electroactive surfaces, such as electronic textiles and electronic skins are active areas of research. これらの回路は、しばしば、伝導コンポーネントが形状変化に応答して伸張することができないために、環境に十分に適合することができない。 These circuits are often for conductive component can not be stretched in response to the shape change can not be well adapted to the environment. したがって、それらの可撓性回路は、損傷、電子的劣化が起こりやすく、過酷な及び/又は繰り返しの形状変化の下では信頼性が無いことがある。 Therefore, their flexible circuit is damaged, electron degradation easily occurs, it may be unreliable in the harsh environment and / or repeated change in shape of. 可撓性回路は、伸張及び弛緩を繰り返しながら、損傷を受けない状態のままである伸張性且つ湾曲性相互接続を必要とする。 The flexible circuit, while repeating expansion and relaxation, require remain state undamaged extensible and bendable interconnects.

[0006]曲げと弾性の両方の可能な導体は、一般に、シリコーンのようなエラストマの中へ金属粒子を埋め込むことによって作られる。 [0006] Bending and both possible conductor of the elastic are typically made by embedding metal particles into the elastomer, such as silicone. その伝導性ゴムは、機械的に弾性で且つ電気的に伝導性である。 Its conducting rubber is and electrically conductive mechanically resilient. 伝導性ゴムの欠点には、高電気抵抗率及び伸張によるかなり大きな抵抗変化があり、それによって、結果的に全体的に不十分な相互接続性能及び信頼性となる。 The disadvantage of conductive rubber, there is a fairly large resistance change due to a high electrical resistivity and decompression, thereby resulting to overall poor interconnect performance and reliability.

[0007]Gray他は、伝導性を維持しながら54%までの直線歪みが可能なシリコーンエラストマ中に入れられた微細加工蛇行線を使用するエラストマエレクトロニクスの組立てを述べている。 [0007] Gray et describes a assembly of elastomer electronics using microfabrication meander line linear distortion up to 54% while maintaining the conductivity was put in the silicone elastomer as possible. その研究では、その線は、螺旋状バネの形として形成される。 In that study, the line is formed in the form of a helical spring. 小さな歪み(例えば、2.4%)で砕ける直線の線とは異なり、蛇行線は、かなりもっと大きな歪み(例えば、27.2%)でも依然として伝導性のままであった。 Small distortion (e.g., 2.4%) Unlike straight line break, the meander line is significantly larger distortion (e.g., 27.2%) it remained even still conducting. そのような線ジオメトリは、伸張ではなく曲げによって線が伸びることができることに依拠している。 Such line geometry relies on being able to extend the line by bending rather than stretching. そのシステムには、様々な形及び追加の平面に制御可能且つ正確にパターン形成する能力が制限される欠点があり、それによって、様々な歪み及び曲げ状況にシステムを合わせる能力が制限される。 Its system has the disadvantage that the ability to controllably and accurately patterned in various shapes and additional plane is limited, whereby the ability to align the system is limited to the various distortions and flexural conditions.

[0008]弾性的に伸張可能な金属相互接続は、機械的な歪みと共に抵抗の増加を受けることを、研究は示している。 [0008] elastically extensible metal interconnect to receive the increase in resistance along with mechanical strain, studies show. (2006年Mandlik他)。 (2006 Mandlik other). Mandlik他は、ピラミッド状ナノパターンの形成された表面に金属膜を堆積させることによって、この抵抗変化を最小限にしようとした。 Mandlik others, by depositing a metal film on the surface of the formed pyramidal nano patterns, tried to change in resistance to a minimum. しかし、この研究は、薄い金属線に伸張性を与える微小クラックを生成するために、レリーフ特徴に依拠している。 However, this study, in order to produce microcracks which gives extensibility to the thin metal wire, rely on relief features. 微小クラックは、面外ねじり及び変形によって金属弾性変形を容易にする。 Microcracks facilitate metal elastic deformation by out-of-plane twisting and deformation. しかし、その金属クラックは、厚い金属膜と共存できず、代わりに、パターン形成エラストマの上に堆積されたむしろ狭い範囲の薄い金属膜(例えば、約30nm未満)と共存できる。 However, the metal cracks can not coexist with thick metal film, instead, can coexist with a thin metal film of rather narrow range, which is deposited on the patterned elastomer (e.g., less than about 30 nm).

[0009]金属相互接続に伸張性を与える1つの方法は、導体(例えば、金属)塗布中に基板を予め歪ませ(例えば、15%〜25%)、続いて予備歪みの自然緩和を行い、それによって金属導体相互接続に波形を引き起こすことによっている。 One way to provide [0009] stretch the metal interconnect conductors (e.g., metal) were pre-distort the substrate during application (for example, 15% to 25%), followed by subjected to natural relaxation of the pre-strain, whereby there by causing waveforms metal conductor interconnects. (例えば、Lacour他、(2003年)、(2005年)、(2004年)、Jones他(2004年)、Huck他(2000年)、Bowden他(1998年)を参照されたい。)Lacour他(2003年)は、最初に金ストライプを圧縮して自然発生的にしわの寄った金ストライプを生成することによって、22%(弾性基板上の金膜の数パーセントの破砕歪みに比べて)までの歪みを受けて電気的な連続性が維持されることを報告している。 (For example, Lacour other, (2003), (2005), (2004), Jones et al. (2004), Huck et al. (2000), see Bowden et al. (1998).) Lacour other ( 2003), by first compressing the gold stripe generating gold stripes closer the spontaneously wrinkles, up to 22% (compared to a few percent of the fracture strain of the gold film on the elastic substrate) It has reported that electrical continuity is maintained as a distortion. しかし、この研究は、金属膜の比較的薄い層(例えば、約105nm)を使用しており、また、システムは約10%伸びることができる電気導体をことによると作ることができたので、比較的限定される。 However, this study, a relatively thin layer of a metal film (e.g., about 105 nm) are used. In addition, since the system could be made if possibly an electrical conductor can extend about 10%, compared It is specifically limited.

[0010]上記から、明らかなことであるが、改善された伸張性及び電気特性を持っている相互接続及びデバイスコンポーネント、及び様々な異なる形態の伸張性相互接続の高速且つ高信頼性の製造を行う関連したプロセスが必要とされている。 [0010] From the above, it should be clear, improved extensibility and interconnection and device components have electrical characteristics, and a fast and reliable production of a variety of different forms of extensible interconnect the associated process has been necessary to perform. 可撓性エレクトロニクスの分野の進歩は、いくつかの重要な出現する技術及び確立された技術において極めて重要な役割を果たすと予想される。 Advances in the field of flexible electronics, in some important emerging technologies and established techniques are expected to play a critical role. しかし、可撓性エレクトロニクス技術のこれらの応用の成功は、優れた電子的、機械的及び光学特性を示す集積化電子回路及びデバイスを屈曲、変形及び曲がり形状で作るために、新しい材料、デバイス形態、商業的に可能な製作経路を絶え間無く開発することに強く依存している。 However, the success of these applications the flexible electronics technology, excellent electronic, mechanical and bending the integrated electronic circuits and devices showing optical characteristics, in order to make a modification and curved shapes, new materials, device configurations , it is strongly dependent to incessantly develop a commercially viable fabrication route. 特に、伸張又は収縮形状で有用な電子的及び機械的特性を示す高性能な機械的伸張性材料及びデバイス形態が必要とされる。 In particular, there is a need for high-performance mechanical extensible material and device configurations which exhibit useful electronic and mechanical properties in stretched or contracted shape.

[0011]本発明は、半導体及び伸縮性電子デバイスのような伸縮性デバイス及びデバイスコンポーネント及び回路を提供する。 [0011] The present invention provides a stretchable devices and device components and circuits, such as semiconductors and stretchable electronic devices. 伸縮性、湾曲性、及び適合性電子デバイス及びデバイスコンポーネントは、様々な湾曲表面に印刷するのに適したエレクトロニクスを作るために必要である。 Stretchable, bendable, and compatibility electronic devices and device components are needed to make electronics suitable for printing on a variety of curved surfaces. 形に適合するデバイスには、可撓性ディスプレイ及び電子織物から適合性生物的及び物理的センサに及ぶ様々な応用がある。 To comply device in the form, there are a variety of applications ranging from flexible displays and electronic fabrics compatible biological and physical sensor. したがって、本発明の実施形態は、可撓性及び湾曲性電子デバイス、デバイスコンポーネント、及び可撓性及び湾曲性デバイスを作るための関連した方法である。 Thus, embodiments of the present invention, the flexible and bendable electronic devices, an associated method for making the device components, and a flexible and bending resistant device. そのような可撓性及び湾曲性は、波形又はバックル状ジオメトリを持っている相互接続又は半導体メンブレンを実現することによって達成される。 Such flexibility and bendability is achieved by realizing the interconnection or semiconductor membrane has a corrugated or buckle-like geometry. そのようなジオメトリは、システムが、激しい繰返し伸縮及び/又は曲げサイクルを受けても性能に悪影響を及ぼすことなく伸縮性及び湾曲性であることを保証する手段である。 Such geometry system is a means for ensuring that it is stretchable and bendable without adversely affecting also the performance undergo intense repeated stretching and / or bending cycle. さらに、本方法は、デバイス及び/又はデバイスコンポーネントの物理的特性(例えば、伸縮性、)がシステムの動作条件に適応することができるように、精密で正確なジオメトリ組立ての能力を提供する。 Furthermore, the method, the physical characteristics of the device and / or device components (e.g., elastic) is to be able to adapt to the operating conditions of the system, provides the ability precise and accurate geometry assembly. 本発明の他の態様は、様々な量の歪みをコンポーネントに加えることによってパラメータを調整することができるように、歪みに少なくとも部分的に結合された物理的特性を持つ伸縮性コンポーネントである。 Another aspect of the invention, to be able to adjust the parameters by adding the distortion of varying amounts component is a stretchable component that has the physical characteristics that are at least partially bonded to the strain.

[0012]デバイスコンポーネントのアレイは、デバイスコンポーネントの互いに独立した動きを容易にするようにバックル状コンポーネント又は相互接続を使って互いに接続することができる。 [0012] Array device component can use a buckle-like components or interconnections to facilitate independent motion of the device components connected to each other. しかし、アレイ内の局部的な領域には、他の領域と異なる曲げ又は伸縮要求条件があることがある。 However, the localized regions of the array, there may be different bending or stretching requirements and other regions. 本明細書で示されるデバイス及び方法は、例えば、コンポーネント又は相互接続の寸法、周期性、振幅、向き、及び領域内のコンポーネント又は相互接続の総数を含めて、バックル状コンポーネント又は相互接続ジオメトリの局部的変化を持つことができる可撓性システムの組立てを容易にする。 Devices and methods illustrated herein, e.g., the dimensions of the components or interconnects, periodicity, amplitude, orientation, and including the total number of components or interconnect in the area, the local buckle-like components or interconnect geometry to facilitate assembly of the flexible system that can have variations. 制御可能な向きを持っている複数のコンポーネント又は相互接続を生成することで、デバイスの動作条件にコンポーネント又は相互接続を適応させることが容易になる。 By generating a plurality of components or interconnections have controllable orientation, it is easy to adapt the components or interconnections on the operating conditions of the device.

[0013]ある実施形態では、本発明はデバイスの伸縮性コンポーネントであり、このコンポーネントは、第1の端部と、第2の端部と、第1と第2の端部の間に配置された中心領域とを備える。 [0013] In certain embodiments, the present invention is a stretchable components of the device, the component having a first end, a second end, disposed between the first and second ends and and a central region. コンポーネントは基板によって支持され、コンポーネントの第1の端部及び第2の端部が基板に接着され、コンポーネントの中心領域の少なくとも一部分が曲がり形態を持っている。 Components are supported by a substrate, a first end and a second end of the component is adhered to the substrate, it has at least a portion bent form of the central region of the component. 一態様では、コンポーネントの中心領域は基板と物理的に接触していない。 In one embodiment, the central region of the component is not in physical contact with the substrate. 他の態様では、コンポーネントの中心領域は歪みを受けている。 In other embodiments, the central region of the component is subject to a distortion. 一態様では、中心領域の歪みは、10%未満、0.1%から5%、0.1%から2%、又はそれらの任意の部分範囲である。 In one embodiment, the distortion of the central region is less than 10%, from 0.1% to 5%, 2%, or any subrange thereof 0.1%.

[0014]ある実施形態では、伸縮性コンポーネントの中心部分は、湾曲しているか弧形である。 [0014] In some embodiments, the central portion of the elastic components are either arcuate curved. 一態様では、湾曲は、約100nmから1mmの範囲内の振幅などの振幅を持っている。 In one aspect, curvature, has an amplitude such as amplitude in the range of about 100nm to 1 mm. 一態様では、異なったコンポーネント又は相互接続の接着領域の数は、例えば、3、4、又は5などの2よりも多い数に達することがある。 In one embodiment, the number of bonding areas of different components or interconnections, for example, may reach several more than two of such 3,4, or 5. この態様では、第1と第2のコンポーネント端部間にある中心部分は、実際には、いくつかの曲がり形態領域に部分分割され、その結果、基板と物理的に接触しない複数の異なった湾曲部分領域が形成されている。 In this embodiment, the curved central portion that is between the first and the second component end, in fact, some bends are subdivided in the form region, having different plural not the substrate in physical contact partial region is formed. そのような形態では、振幅及び/又は周期性は、一定であってもよく、又はコンポーネント又は相互接続の長手方向の全長にわたって変化してもよい。 In such form, the amplitude and / or periodicity can be constant, or may vary over the entire longitudinal length of the component or interconnect. コンポーネント自体は、メンブレン、線、又はリボンなどのどんな形状のものであってもよい。 Component itself, the membrane may be of any shape such as lines or ribbon. コンポーネントがリボンである態様では、リボンは約300nmから1mmの範囲内にある厚さを持つことができる。 Component in the embodiments is a ribbon, the ribbon may have a thickness of from about 300nm in the range of 1 mm.

[0015]追加のデバイスコンポーネントの配置を容易にするために、コンポーネント端部が電気的に接続されるデバイスコンポーネントは、コンタクトパッドであってもよい。 [0015] To facilitate the placement of additional device components, device component the component end is electrically connected may be a contact pad. 一態様では、追加のデバイスコンポーネントは、コンタクトパッドと電気的に接触している。 In one embodiment, the additional device components are in electrical contact with the contact pads.

[0016]伸縮性コンポーネントは、随意に、金属、半導体、絶縁体、圧電性物質、強誘電体、磁気歪材料、電気歪料、超伝導体、強磁性材料又は熱電気材料である1つ又は複数の材料を含む。 [0016] stretchable components, optionally, a metal, semiconductor, insulator, a piezoelectric material, a ferroelectric, magnetostrictive materials, electrical Ibitsuryo, superconductors, one is a ferromagnetic material or a thermoelectric material or including a plurality of materials.

[0017]他の態様では、伸縮性コンポーネントは、電子デバイス、光学デバイス、光電子デバイス、機械デバイス、及び熱デバイスから成るグループから選ばれたデバイスのコンポーネントを備える。 In [0017] another embodiment, stretchable component includes electronic devices, optical devices, optoelectronic devices, mechanical devices, and components of the selected device from the group consisting of thermal device.

[0018]指摘されたように、コンポーネントを支持する基板は、コンポーネントが組み込まれるデバイスに依存して、どんな望ましい材料であってもよい。 [0018] As indicated, the substrate for supporting the component, depending on the device component is incorporated may be any desired material. ある実施形態では、基板は、PDMSなどのエラストマ材料を含む。 In certain embodiments, the substrate comprises an elastomeric material such as PDMS. 基板は、可逆的に変形可能(例えば、PDMS)又は非可逆的に変形可能(例えば、プラスチック)であってもよい。 Substrate is reversibly deformable (e.g., PDMS) or irreversibly deformable (e.g., plastic) may be used. ある実施形態では、基板自体は層又はコーティングである。 In certain embodiments, the substrate itself is a layer or coating.

[0019]ある実施形態では、デバイスは、さらに、それの物理的特性に基づいて説明されることがある。 [0019] In some embodiments, the device further may be described based on its physical properties. 例えば、本明細書では、電気伝導性及びデバイスコンポーネントとの電気的接触を維持しながら、25%までの歪みを受けることができるコンポーネント及び/又は相互接続が提供される。 For example, in this specification, while maintaining electrical contact with the electrically conductive and device components are provided components and / or interconnects may be subjected to strain up to 25%. この場合の「維持」は、歪み吸収時の電気伝導率の20%、10%又は5%未満の減少を意味する。 The "maintenance" in this case, 20% of the electrical conductivity of the strain at the absorption, means a reduction of less than 10% or 5%.

[0020]他の実施形態では、本発明は、デバイスコンポーネントとの電気的接触を確立するための伸縮性コンポーネント又は相互接続を提供する。 [0020] In another embodiment, the present invention provides a stretchable component or interconnect for establishing electrical contact with the device component. コンポーネント又は相互接続は、第1の端部と、第2の端部と、第1と第2の端部の間に配置された中心部分とを備える。 Component or interconnect comprises a first end, a second end, and a first and arranged central portion between the second end. これらの端部は、可撓性(例えば、伸縮性)基板、エラストマ基板、剛性基板、エラストマでない基板、又は、電子デバイス、デバイスコンポーネント、又はこれらのアレイを印刷することが求められる基板などの基板に接着される。 These ends, flexible (e.g., elastic) substrate, an elastomeric substrate, the rigid substrate, the substrate is not an elastomer, or electronic devices, device components, or a substrate such as a substrate it is desired to print these arrays It is adhered to. コンポーネント又は相互接続の各端部は、それ自体基板で支持された異なるデバイスコンポーネントに取り付けられてもよい。 Each end of the component or interconnect may be attached to the support by the different device components themselves substrate. コンポーネント又は相互接続の中心部分は曲がり形態であり、基板と物理的に接触していない(例えば、接着されていない)。 The central portion of the component or interconnect is curved form, not in physical contact with the substrate (e.g., not bonded). 一態様では、この曲がり形態は、中心部分が歪みを受けていることの結果である。 In one aspect, the bending form is a result of the central portion is subject to a distortion. この態様では、1つ又は複数のデバイスコンポーネント(又は下の基板)に、デバイスコンポーネントを分離するやり方で力が加えられた場合に、コンポーネント又は相互接続の湾曲部分が、デバイスコンポーネント間の電気的接触を維持しながら、少なくとも部分的に真っ直ぐになってデバイスコンポーネント間の相対的な動きを吸収し得るように、曲がり形態は、全体的に曲がっている。 In this embodiment, the one or more device components (or the underlying substrate), when a force is applied in a manner that separates the device components, the curved portion of the component or interconnect, the electrical contact between device components while maintaining, so as to absorb the relative movement between the device components become at least partially straight and curved form, bent overall. コンポーネント又は相互接続は、ブリッジ、花模様のようないくつかのジオメトリのどれか1つ及び/又は複数のコンポーネント又は相互接続で、随意に、隣接したアイランド又はコンタクトパッドを電気的に接続する。 Component or interconnect, the bridge, any one of a number of geometries, such as floral and / or more components or interconnect, optionally, to electrically connect the adjacent islands or contact pads. 一態様では、デバイスコンポーネントは、コンタクトパッドと電気的に接触している。 In one embodiment, the device component, in electrical contact with the contact pads.

[0021]本明細書で開示された伸縮性コンポーネントのどれでも、随意に、電子デバイスの調整可能デバイスコンポーネントをさらに備える。 [0021] Any of the stretchable components disclosed herein, optionally, further comprising an adjustable device component of an electronic device. 調整可能コンポーネントは、前記曲がり形態によって与えられた中心領域の歪みに従って選択的に変化する少なくとも1つの電子特性を持っている。 Adjustable component has at least one electronic properties selectively varied in accordance with the distortion of the central area provided by the bent form. 例えば、電子特性は、随意に、電子移動度、共振周波数、コンダクタンス、及び抵抗の1つ又は複数である。 For example, electronic properties, optionally, electron mobility, the resonant frequency is one or more of conductance, and resistance. 一態様では、調整可能デバイスコンポーネントは、トランジスタの半導体チャネルを備える。 In one embodiment, the adjustable device component includes a semiconductor channel of a transistor.

[0022]ある実施形態では、コンポーネントは、歪み係数光学的結合を持ち、調整可能コンポーネントは、曲がり形態によって与えられる中心領域の歪みのレベルに従って選択的に変化する少なくとも1つの光学特性を持っている。 [0022] In some embodiments, the component has a distortion coefficient optical coupling, adjustable component has at least one optical property selectively varied according to the level of distortion of the central region provided by bending form . 歪み係数光学的結合の例には、調整可能デバイスコンポーネントの屈折率又は伸縮性コンポーネントの中心領域の表面に対する電磁放射の入射ビームの入射角があるが、これらに限定されない。 Examples of the distortion coefficient optical coupling, it is the incidence angle of the incident beam of electromagnetic radiation on the surface of the central region of the refractive index or stretchable components of the adjustable device component, without limitation. 他の実施形態では、調整可能デバイスコンポーネントは、導波路、光変調器、光スイッチ、又は光学フィルタを備える。 In another embodiment, the adjustable device component includes a waveguide, an optical modulator, an optical switch, or an optical filter.

[0023]他の実施形態では、伸縮性コンポーネントは、曲がり形態によって与えられる中心領域の歪みのレベルに従って選択的に変化する熱伝導率を持つデバイスの調整可能デバイスコンポーネントである。 [0023] In another embodiment, stretchable components, an adjustable device component devices with a thermal conductivity that selectively changes according to the level of distortion of the central region is given by the bending mode.

[0024]他の実施形態では、伸縮性コンポーネントは、デバイスの熱的分離コンポーネントであり、中心領域は前記基板と物理的に接触していない。 [0024] In another embodiment, stretchable components are thermally separated components of the device, the central regions are not in physical contact with the substrate. この実施形態の態様では、中心領域は基板と熱的に接触しておらず、中心領域は1つ又は複数のデバイスコンポーネントを支持し、それによって、中心領域によって支持された1つ又は複数のデバイスコンポーネントを基板から熱的に分離する。 In aspects of this embodiment, the central region is not in contact with the substrate thermally, the central region supports the one or more device components, whereby one or more devices supported by the central region thermally isolate the components from the substrate. この態様の有用な応用は、長波長撮像システムであるデバイス用である。 Useful application of this aspect is a device which is a long wavelength imaging systems.

[0025]他の実施形態では、伸縮性コンポーネントは、機械デバイスのアクチュエータであり、中心領域は、湾曲し、さらに、前記伸縮性コンポーネントを圧縮するか伸ばすことによって、又は前記中心領域に電位を加えることによって調節が可能な振幅を持っている。 [0025] In other embodiments, the stretchable component is an actuator of the mechanical device, the central region is curved, further, by extending or compressing the stretchable components, or adding potential to the central region it has an amplitude which can be adjusted by. この実施形態の有用な応用は、超小型電気機械デバイス、ナノ電気機械デバイス、及び超小型流体デバイスから成るグループから選ばれる機械デバイスである。 Useful application of this embodiment, micro-electromechanical device, a mechanical device selected from the group consisting of nanoelectromechanical device, and the microfluidic device.

[0026]ある実施形態では、複数のコンポーネント及び2より多いデバイスコンポーネントを持っているデバイスアレイの中に、本明細書で開示される伸縮性コンポーネントの任意のものを組み込むことによって、多軸伸縮及び曲げが実現される。 [0026] In some embodiments, in the device array which has a plurality of components and 2 more device components, by incorporating any of stretchable components disclosed herein, multiaxial stretching and bending is achieved. この実施形態で、各コンポーネントは、1対のデバイスコンポーネント間の電気的接触を実現する。 In this embodiment, each component provides electrical contact between a pair of device components. 望ましい伸縮、曲げ及び/又は圧縮動作条件に依存して、デバイスアレイは、グリッド、花模様、ブリッジ、又はこれらの任意の組合せ(例えば、グリッドである1つの領域、ブリッジである他の領域)であるジオメトリ形態を持つことができる。 Desirable stretch, depending on the bending and / or compression operation conditions, the device array, grid, floral, bridge, or any combination thereof (e.g., one region is the grid, other areas a bridge) it can have a certain geometry form. その上、隣接したデバイスコンポーネントを2つ、3つ、又は4つのコンポーネントなどの2以上のコンポーネント(例えば、複数の相互接続)に接続することができることによって、さらなる伸縮及び湾曲性制御が実現される。 Moreover, two of the adjacent device components, three, or four of two or more components, such as components (e.g., a plurality of interconnected) by being able to connect to further stretch and bending resistance control is realized . 例えば、正方形又は長方形のデバイスコンポーネントは、4つの他のデバイスコンポーネントに隣接していることがある。 For example, square or rectangular device components may be adjacent to four other device components. 各々の隣接した対が2つの相互接続によって接続される場合は、デバイスコンポーネントは、そこから延びる8つの相互接続を持っている。 If each of the adjacent pairs are connected by two interconnected, the device components, has eight interconnected extending therefrom.

[0027]ある実施形態では、デバイスアレイは、少なくとも2つの異なる方向に方向付けされたコンポーネントの組を持っている。 [0027] In some embodiments, the device array has a set of components that are oriented in at least two different directions. 例えば、グリッド形態では、コンポーネントは、互いに垂直な、すなわち直交する2つの向きを持って2つの方向に伸縮する能力を実現することができる。 For example, in a grid form, the component can be achieved the ability to stretch in two directions with mutually perpendicular, i.e. two orientations orthogonal. 他の実施形態では、デバイスアレイは、全て互いに整列されたコンポーネントを備えることがある。 In other embodiments, the device array may comprise any components that are aligned with each other. その実施形態は、伸縮又は曲げが単一方向に限られる場合に(例えば、電子デバイス織物を円筒表面に合わせて曲げる)、有用である可能性がある。 Embodiments thereof, when the stretching or bending is limited to a single direction (e.g., bending the electronic device fabric in accordance with the cylindrical surface), can be useful. 追加の曲げ及び/又は伸縮能力は、3以上の方向、例えば、3方向又は4方向にコンポーネントを方向付けすることによって、実現される。 Additional bending and / or stretching capability, 3 or more directions, for example, by orienting the component in three directions or four directions, is realized. ある実施形態では、追加の制御及び安定性は、デバイスアレイのコンポーネントを、互いに隣接した2つの層などのいくつかの異なる層に配置させることによって実現される。 In certain embodiments, additional control and stability, the components of the device array is realized by placement into several different layers, such as two layers adjacent to each other.

[0028]ある実施形態では、デバイスアレイは、破砕することなしに約150%までの歪みを受けることができる。 [0028] In some embodiments, the device array can be subjected to strain of up to about 150% without fracturing. 破砕に至るまでの歪みは、相互接続ジオメトリ、向き、振幅、周期性、動作条件の数(例えば、一軸対多軸伸縮及び/又は曲げ)を巧みに設計することによって最大限にされる。 Strain up to fracture is interconnected geometry, orientation, amplitude, periodicity, the number of operating conditions (e.g., single versus multi-axis stretch and / or bending) is maximized by skillfully designed.

[0029]相互接続又はデバイスアレイが支持される基板は、凹形、凸形、半球形又はこれらの組合せなどの湾曲した部分を少なくとも持つことができる。 [0029] substrate interconnection or the device array is supported may have at least a concave, convex, curved section, such as semi-spherical or a combination thereof. ある実施形態では、コンポーネントが組み込まれるデバイスは、伸縮性のある光検出器、ディスプレイ、光放射体、光起電力効果、薄板状スキャナ、LEDディスプレイ、半導体レーザ、光学システム、大面積エレクトロニクス、トランジスタ、又は集積回路の1つ又は複数である。 In some embodiments, the device components are incorporated, stretchy photodetector, a display, a light emitter, photovoltaic effect, lamellar scanner, LED display, semiconductor laser, optical system, a large area electronics, transistors, or one or more integrated circuits.

[0030]他の態様では、本発明は、デバイスの伸縮性コンポーネントの特性を調整する様々な方法に関する。 In [0030] another aspect, the present invention is directed to various methods of adjusting the characteristics of the stretchable components of the device. 例えば、調整する方法は、第1の端部と、第2の端部と、第1と第2の端部の間に配置された中心領域とを持ち基板によって支持されているコンポーネントなどの、本明細書で開示されるような伸縮性コンポーネントを持っているデバイスを設けることを含むことができる。 For example, a method of adjusting includes a first end, a second end, such as components that are supported by the first and second ends substrate having a arranged central region between, It may include providing a device that has a stretchable components as disclosed herein. 特に、コンポーネントの第1の端部及び第2の端部は基板に接着され、コンポーネントの中心領域の少なくとも一部分は曲がり形態を持ち、あるレベルの歪みを受けている。 In particular, the first and second ends of the components are adhered to the substrate, has at least in part bent form of the central region of the component, are subject to a distortion of a certain level. 伸縮性コンポーネントを圧縮すること、伸ばすこと及び/又は曲げることによって、伸縮性コンポーネントの歪みのレベルは調節され、それによって、デバイスの伸縮性コンポーネントの特性を調整する。 Compressing the stretchable components, by and / or bending it stretch, the level of distortion of the elastic component is adjusted, thereby adjusting the characteristics of the stretchable components of the device.

[0031]一態様では、特性は、光学的、機械的、又は電気的に結合された歪みパラメータなどの光学特性、電気特性、及び機械特性の1つ又は複数であり、それぞれの特性の大きさが少なくとも部分的に歪みに依存している。 [0031] In one aspect, characteristic, optical, mechanical, or optical characteristics such as electrically coupled distortion parameters are one or more electrical properties, and mechanical properties, the size of the respective characteristics There has been at least partially dependent upon distortion. 他の態様では、特性は、共振周波数、電子移動度、抵抗、コンダクタンス、屈折率、熱伝導率、及び前記伸縮性コンポーネントの中心領域の表面に対する電磁放射の入射ビームの入射角から成るグループから選ばれる。 In other embodiments, characteristics, resonance frequencies, electron mobility, resistivity, conductance, selected from the group consisting of an incident angle of the incident beam of electromagnetic radiation to the refractive index, thermal conductivity, and a surface of the central region of the stretchable component It is.

[0032]ある実施形態では、デバイスの伸縮性コンポーネントを作る方法が提供される。 [0032] In some embodiments, a method of making a stretchable components of the device are provided. この実施形態では、受容表面を持つエラストマ基板が、第1のレベルの歪みを持っている状態で設けられ、この歪みは、随意に、ゼロ、圧縮性、又は伸張性である。 In this embodiment, the elastomeric substrate having a receiving surface, provided in a state that has a distortion of the first level, this strain can optionally be zero, compressible, or extensible. 1つ又は複数のデバイスコンポーネントが、第1のレベルの歪みを持っている受容表面に接着される。 One or more device components is bonded to a receiving surface to have the distortion of the first level. 歪みの第1のレベルから第2の異なるレベルに歪みのレベルの変化を引き起こすように、エラストマ基板に力が加えられる。 To cause a change in the level of strain in the first level from a second, different levels of strain, force is applied to the elastomeric substrate. 第1のレベルから第2のレベルへの基板の歪みのレベルの変化によって、コンポーネントが曲がるようになり、それによって、基板に接着された第1の端部及び第2の端部、及び曲がり形態に形成された中心領域を各々持つ1つ又は複数の伸縮性コンポーネントが生成される限りで、その変化の大きさ、又はどのようにしてその変化が達成されるかは、特に重要ではない。 The change in the level of distortion of the substrate from the first level to the second level, so the component to bend, whereby the first end and a second end, and a curved form which is adhered to the substrate as far as one or a plurality of elastic components each with a central region formed is produced, whether the magnitude of the change, or how to its changes is achieved, not particularly critical.

[0033]基板へのデバイスコンポーネントの接着は、任意の適切な手段によっている。 [0033] adhesion of the device components to the substrate, are by any suitable means. ある実施形態では、接着ステップは、伸縮性コンポーネントの接着領域及び非接着領域のパターンを生成することを含み、伸縮性コンポーネントの接着領域はエラストマ基板に接着され、前記伸縮性コンポーネントの非接着領域はエラストマ基板に接着されない。 In certain embodiments, the adhesion step includes generating a pattern of adhesive areas and unbonded regions of the stretchable components, the bonding area of ​​the stretchable component is bonded to the elastomeric substrate, the non-adhering region of said stretchable components not adhered to the elastomeric substrate.

[0034]他の態様では、非接着領域は、伸縮性コンポーネントの中心領域に対応し、力をエラストマ基板に加えるステップによって、各伸縮性コンポーネントの中心領域の少なくとも一部分が基板と物理的に接触しないように、中心領域が曲がるようになる。 In [0034] another embodiment, the non-adhesive region corresponds to the central region of the stretchable components, by applying a force to the elastomeric substrate, at least a portion of the central region of each stretchable component does not contact with the substrate physically as it will bend the central region. 一態様では、力をエラストマ基板に加えるステップによって、各伸縮性コンポーネントの中心領域の少なくとも一部分が基板と物理的に接触しないように、中心領域が曲がるようになる。 In one embodiment, the step of applying a force to the elastomeric substrate, at least a portion of the central region of each stretchable component so as not to contact with the substrate physically, so bends the central region.

[0035]ある実施形態では、伸縮性コンポーネントを作る方法のどれも、伸縮性コンポーネント又はエラストマ基板の受容表面上に、又は伸縮性コンポーネント上とエラストマ基板の受容表面上との両方に、接着部位のパターンを生成することをさらに含む。 [0035] In certain embodiments, any of a method of making a stretchable components, the stretchable component or elastomer substrate receiving surface, or to both the on stretchable component and an elastomer substrate receiving surface, the adhesion sites further comprising generating a pattern.

[0036]他の実施形態では、方法又はデバイスのどれでも、複数のコンプライアント領域及び複数の剛性領域を持ったエラストマ基板を持っている。 [0036] In other embodiments, any of the methods or devices, have an elastomeric substrate having a plurality of compliant region and a plurality of rigidity region. そのような基板は、剛性領域の剛性よりも小さな、コンプライアント領域の曲げ剛性を与え、さらに、随意に、伸縮性コンポーネントの各々の第1及び第2の端部が剛性領域の少なくとも1つに接着され、さらに伸縮性コンポーネントの各々の中心領域がコンプライアント領域の少なくとも1つに接着されている。 Such substrates smaller than the rigidity of the rigid regions, given the flexural rigidity of the compliant region, further, optionally, the first and second ends of each of the elastic component is at least one rigid area glued, further each central region of the stretchable component is adhered to at least one compliant region. この基板の型を使用することは、下の基板のコンプライアンスのパターンに基づいてコンポーネントの制御可能なバックリングを実現する能力を与える。 This can be used the type of substrate provides the ability to achieve a controllable buckling of components based on the compliance of the pattern of the underlying substrate.

[0037]ある実施形態では、エラストマ基板に加えられる力は、機械的に与えられる。 [0037] In certain embodiments, the force applied to the elastomeric substrate is given mechanically. この実施形態の態様では、第1のレベルの歪み、第2のレベルの歪み、又はそれらの両方は、エラストマ基板を伸ばすか圧縮することによって、エラストマ基板を硬化することによって、又は、前記エラストマ基板の温度の上昇か降下又はエラストマ基板の熱膨張又は熱誘起収縮などの熱手段によって、生成される。 In aspects of this embodiment, the distortion of the first level, the distortion of the second level, or both of them, by compressing or extending the elastomeric substrate, by curing the elastomer substrate, or the elastomeric substrate the temperature rise or drop or thermal means, such as thermal expansion or thermal induced contraction of the elastomer substrate is generated.

[0038]他の実施形態では、1つ又は複数のデバイスコンポーネントを前記エラストマ基板の前記受容表面に接着するステップは、第1のレベルから前記第1のレベルと異なる第2のレベルの歪みに基板の歪みのレベルの変化を引き起こす力をエラストマ基板に加えるステップの前に、行われる。 [0038] In other embodiments, one or more steps of adhering a device component to said receiving surface of said elastomeric substrate, the substrate to the strain of the second level from the first level different from the first level the force that causes the change in the level of distortion prior to the step of applying the elastomeric substrate are performed. 代わりに、接着するステップは、第1のレベルから第1のレベルと異なる第2のレベルの歪みに基板の歪みのレベルの変化を引き起こす力をエラストマ基板に加えるステップの後で、行われる。 Alternatively, the step of adhering, after the step of applying a force to cause a change in the level of the first level from the substrate to the strain of the first level is different from the second level of strain in the elastomeric substrate are performed.

[0039]ある実施形態では、第1のレベルの歪み又は第2のレベルの歪みのどちらも、0に等しい。 [0039] In some embodiments, both the distortion of the first level of distortion or second level is equal to 0. 一態様では、デバイスコンポーネントのどれでもが相互接続又は電極を備える。 In one aspect, any of the device components comprises an interconnect or electrode.

[0040]他の実施形態では、本発明は、デバイスコンポーネントとの電気的接触を確立することができるバックル状コンポーネント又は相互接続を作るための様々な方法に関する。 [0040] In another embodiment, the present invention is directed to various methods for making the buckle-shaped component or interconnection can establish electrical contact with the device component. 一態様では、接着部位のパターンが、エラストマ基板表面、コンポーネント又は相互接続、又はそれらの両方に付けられる。 In one embodiment, the pattern of bond sites, elastomeric substrate surface, component or interconnect, or attached to both of them. 基板及び基板と接触したコンポーネント又は相互接続を歪ませるように力が加えられる。 Force is applied to distort the components or interconnect in contact with the substrate and the substrate. 接着部位のパターンは、特定のコンポーネント又は相互接続位置と基板の間の接着を可能にする。 Pattern of bond sites allows the adhesion between the specific components or interconnect position and the substrate. 基板の弛緩(力の除去による)と同時に、バックル状コンポーネント又は相互接続が生成される。 Simultaneously with relaxation of the substrate (due to the removal of the force), the buckle-like components or interconnects are created. 予備歪みの大きさ、接着部位のパターン形成、ジオメトリ、及び間隔の1つ又は複数を変えることで、異なるバックル状又は波形ジオメトリを持ったコンポーネント又は相互接続が生成される。 Preliminary Distortion level, patterning of the adhesive portion, by changing the geometry, and the one or more intervals, the buckle-like or components or interconnect with waveform geometry different are produced. 例えば、隣接したコンポーネント又は相互接続が異なる位置で基板に接着されるように接着部位の位置をジグザグに配置することで、「位相のずれた」相互接続ジオメトリが実現される。 For example, the position of the bond sites so that adjacent components or interconnects is bonded to the substrate at different positions by disposing zigzag, interconnection geometry "phase-shifted" are realized. 接着部位のパターン形成は、硬化可能光重合体をエラストマ基板表面に付けることによるなど、当技術分野で知られた任意の手段によっている。 Patterning the adhesion sites, the curable photopolymer such as by attaching the elastomeric substrate surface, are by any means known in the art. コンポーネント又は相互接続は、随意に、コンポーネント又は相互接続の少なくとも一部分をエラストマ材料などの封入材料中に封じ込めることによって保護される。 Components or interconnects, optionally, be protected by enclosing at least a portion of the components or interconnect in the encapsulant material, such as elastomeric material. バックル状コンポーネント又は相互接続は、応用に適したどんなパターンでも持つことができる。 Buckle-shaped component or interconnect can have any pattern suitable for the application. ある実施形態では、パターンは、グリッド形態、花模様形態、ブリッジ形態、又はこれらの任意の組合せである。 In some embodiments, the pattern is a grid form, floral forms, bridge configuration, or any combination thereof.

[0041]本方法及びデバイスは、数十ナノメートルから約1ミリメートルに及ぶ厚さ、又は約300nmを超える厚さなどの任意の寸法のコンポーネントを持つことができる。 [0041] The methods and devices may have a few tens of nanometers to about 1 up to millimeter thick, or a component of any dimensions, such as thickness of greater than about 300 nm. 一態様では、バックル状コンポーネントは、基板からの相互接続の最大垂直方向変位に対応する振幅を持ち、この振幅は、100nmから1mmの範囲から選ばれる。 In one embodiment, the buckle-like component has an amplitude corresponding to the maximum vertical displacement of the interconnection from the substrate, the amplitude is selected from the range 100nm to 1 mm. 長さと幅を持つコンポーネントリボンでは、幅、振幅、又は幅及び振幅は、随意に、相互接続の長さに沿って変化する。 The components ribbon having a length and a width, the width, the amplitude or width and amplitude, optionally, it varies along the length of the interconnection. 振幅に影響を及ぼす1つの要因は、コンポーネント接着より前に、又はコンポーネント接着後に、エラストマ基板に加えられた歪みである。 One factor affecting the amplitude, before component adhesive, or after component adhesive, a strain applied to the elastomeric substrate. 一般に、歪みが大きいほど、振幅が大きい。 In general, the higher the distortion is large, the amplitude is large. ある実施形態では、加えられる力によって、エラストマ基板に歪みが生じ、この歪みは、20%から100%の範囲から選ばれる。 In certain embodiments, the force applied, distortion occurs in the elastomeric substrate, this strain is selected from the range of 20% to 100%.

[0042]ある実施形態では、コンポーネントはデバイスコンポーネントに電気的に接続された相互接続である。 [0042] In some embodiments, the component is electrically connected to interconnect to the device components. 本明細書で与えられるシステム及びプロセスのどれでも、随意に、コンポーネントの破砕なしに、約100%まで伸張することができ、約50%まで圧縮することができ、又は5mm程度の曲率半径で曲げることができる基板を可能にする。 Any of the systems and processes provided herein, optionally, without the components of the crushed, can be stretched to about 100% can be compressed to about 50%, or bent at about 5mm radius of curvature it enables substrate that can. コンポーネントは、金属、GaAs又はSiを含んだ半導体、絶縁体、圧電性物質、強誘電体、磁気歪材料、電気歪材料、超伝導体、強磁性材料、熱電材料などの任意の適切な材料から作られる。 Component, a metal, a semiconductor including GaAs or Si, insulator, a piezoelectric material, a ferroelectric, magnetostrictive materials, electrostrictive materials, superconductors, ferromagnetic material, from any suitable material, such as a thermoelectric material It made. ある実施形態では、本方法は、スタンプなどのエラストマ基板からバックル状コンポーネントを、例えば湾曲デバイス基板のようなデバイス基板に転写印刷することを可能にする。 In some embodiments, the method, the buckle-like component from an elastomeric substrate such as stamping, allows to transfer printing to the device substrate, such as, for example, a curved device substrate.

[0043]エラストマ基板に力又は歪みを加えることによってポップアップ又はバックル状コンポーネントを生成する代わりに、波形表面などのレリーフ特徴を持っている受容表面などの受容表面にコンポーネント材料を付けることによって、伸縮性且つ湾曲性相互接続を作ることができる。 [0043] Instead of generating a pop-up or buckle-like component by applying a force or strain to the elastomeric substrate, by attaching a component material to a receiving surface, such as a receiving surface to have relief features such as corrugated surface, stretchability and you can make a curved interconnects.

[0044]ある実施形態では、伸縮性且つ湾曲性コンポーネントを作るために、凹部特徴を部分的に満たすように重合体をスピンコーティングするなどして、表面に波形特徴の付いた基板が滑らかにされる。 [0044] In certain embodiments, to make a stretchable and bendable component, such as by spin-coating the polymer so as to satisfy the recess features partially board marked with a waveform feature on the surface is smoothed that. 部分的な充填で、滑らかな波形基板が生成される。 A partial filling, smooth waveform substrate is produced. 次に、金属特徴を含むがこれに限定されないコンポーネントが、滑らかな波形基板上に、望み通りに堆積されパターン形成される。 Then, including metal features but not limited to components, on a smooth waveform substrate, it is deposited as desired be patterned. 受容表面基板上のコンポーネントは、後で、コンポーネントで少なくとも部分的に覆われた基板に押し付けて重合体スタンプを成形するために利用することができる。 Receiving surface component on the substrate, subsequently, it can be utilized to shape the polymer stamp is pressed against the substrate covered at least partially by the component. コンポーネントは、重合体スタンプを取り除くことによって基板から重合体基板に転写されて、伸縮性且つ湾曲性コンポーネントになる。 Component, is transferred from the substrate to the polymer substrate by removing the polymer stamp, it becomes stretchable and bendable component. ある実施形態では、コンポーネントと基板のインターフェースは、Au/Su−8エポキシフォトレジストである。 In an embodiment, the component and the substrate interface is Au / Su-8 epoxy photoresist. コンポーネントは、層状金属、例えばAu/Alであってもよい。 Components, layered metal may be, for example, Au / Al. 基板も同様に層状、例えばSu−8の層を支持するガラス層であってよく、金属と基板の間の実際のインターフェースはAu/Su−8である。 Similarly layered substrate, for example be a glass layer supporting a layer of Su-8, the actual interface between the metal and the substrate is Au / Su-8.

[0045]スタンプ表面上に、ポップアップ相互接続などのポップアップコンポーネントを作る代替方法は、湾曲基板表面を平らにし、この平らな表面にコンポーネントを接触させ、それから、基板表面が弛緩して元の湾曲ジオメトリに戻ることができるようにすることに依拠している。 [0045] on the stamp surface, the pop-up interconnect alternative method of making a popup components, such as, to flatten the curved surface of the substrate, the flat surface is brought into contact with the component to, then, the original curved geometry substrate surface relaxes It relies on it to be able to return to. ある実施形態では、さらに、この方法は、本明細書で開示されるように、接触より前に、接着部位の空間的パターン形成を行う。 In some embodiments, further, the method as disclosed herein, prior to contacting, performs spatial patterning of the adhesion sites. この実施形態では、この方法は、相互接続及びデバイスコンポーネントを第2の対応する湾曲基板表面に転写するのに特に適している。 In this embodiment, the method is particularly suitable for transferring the interconnect and device components to a second corresponding curved surface of the substrate. 一態様では、エラストマスタンプが取り除かれた後でも、接着剤又は接着剤先駆物質などの接着手段は、相互接続システムの第2の基板への転写を可能にするのに十分な接着を、第2の湾曲基板と第1の湾曲基板上の相互接続システムとの間に引き起こす。 In one embodiment, even after the elastomeric stamp is removed, adhesive means such as glue or adhesive precursor, sufficient adhesion to enable the transfer to the second substrate of the interconnect system, the second causing between the curved substrate and the first curved interconnect system on board.

[0046]一態様では、本発明の方法及びデバイスのどれでも、約40%までの歪みに対して直線弾性応答を持つPDMSのスタンプ又はエラストマ基板を持っている。 [0046] In one aspect, any of the methods and devices of the present invention, has a stamp or elastomeric substrate PDMS with linear elastic response to distortion of up to about 40%. 本発明の相互接続は、随意に、伸縮性電極、伸縮性受動マトリックスLEDディスプレイ、又は光検出器アレイの部分である。 Interconnection of the present invention, optionally, stretchable electrodes, stretchable passive matrix LED display, or a portion of the photodetector array. ある実施形態では、本発明は、本発明の方法によって作られたどれか1つ又は複数の相互接続を持った伸縮性電子デバイスであり、ここで、電子デバイスは、伸縮性又は湾曲性の電極、受動マトリックスLED、太陽電池、光コレクタアレイ、バイオセンサ、化学センサ、フォトダイオードアレイ、又は半導体アレイである。 In certain embodiments, the present invention is a stretchable electronic devices with any one or more of interconnections made by the method of the present invention, wherein the electronic device is stretchable or curved of electrodes a passive matrix LED, solar cells, light collector array, biosensors, chemical sensors, photodiode array or a semiconductor array. 一態様では、バックル状相互接続に電気的に接続されたデバイスコンポーネントは、薄膜、センサ、回路要素、制御要素、マイクロプロセッサ、トランスデューサ、又はこれらの組合せである。 In one embodiment, electrically connected device components to buckle-shaped interconnect film, the sensor, the circuit elements, control elements, a microprocessor, a transducer, or combinations thereof. 一態様では、相互接続は、相互接続の一端をデバイスコンポーネントに電気的に接続することによってアクセスされる。 In one embodiment, the interconnect is accessed by electrically connecting one end of the interconnect to the device components.

[0047]ある実施形態では、本発明は、波形半導体ナノメンブレンなどの波形ナノメンブレンを持っている方法及び構造に関する。 [0047] In certain embodiments, the present invention relates to a method and structure have waveforms nano membranes such as waveform semiconductor nano membrane. そのような波形ナノメンブレンは、可撓性をデバイスコンポーネント自体に組み込むことを容易にする(デバイスコンポーネントに接続する相互接続の可撓性とは異なり)。 Such waveform nano membrane facilitates the incorporation flexibility to the device component itself (unlike flexible interconnect that connects to the device components). 一態様では、本発明は、第1の基板から第2の変形された基板に半導体ナノメンブレン材料を転写して二軸伸縮性半導体メンブレンを作る方法であり、転写後、変形された基板は、弛緩して元の静止形態に戻ることができる。 In one aspect, the present invention is a method of the first substrate creating a second modified transcription and biaxially stretchable semiconductor membranes of semiconductor nano membrane material to a substrate, after the transfer, the deformed substrate, relaxed and can return to the original rest configuration. 一態様では、半導体材料の厚さは、約40nmから600nmの範囲内である。 In one embodiment, the thickness of the semiconductor material is in the range of about 40nm to 600 nm. 2次元変形力を緩めることによって、2次元波形構造を持ったナノメンブレンが生成される。 By loosening the two-dimensional deformation force, nano membrane having a two-dimensional wave structure is produced. 一態様では、変形力は、可撓性基板の温度を変えることによって生成される。 In one embodiment, the deformation force is generated by varying the temperature of the flexible substrate.

[0048]ある実施形態では、伸縮性且つ湾曲性デバイスを作る方法が提供され、この方法は、レリーフ特徴の付いた受容表面を持つ基板を設けること、受容表面を少なくとも部分的に共形的にコーティングするように重合体をスピンコーティングすることによってレリーフ特徴を滑らかにすること、スピンコーティングされた基板に押し付けて重合体スタンプを成形すること、レリーフ特徴を持つ重合体スタンプを露出させるように基板から重合体スタンプを取り除くこと、レリーフ特徴を持つ重合体スタンプ表面上にデバイスコンポーネントを堆積させることを含み、それによって、伸縮性且つ湾曲性デバイス用の伸縮性且つ湾曲性コンポーネントを作る。 [0048] In certain embodiments, stretchability and is provided a method of making bendable device, the method includes providing a substrate having a marked with a receiving surface of relief features, the receiving surface at least partially conformally to a polymer so as to coat smooth the relief features by spin-coating, molding the polymer stamp is pressed against the substrate was spin coated from the substrate to expose the polymer stamp having a relief features removing the polymer stamp includes depositing device components on polymer stamp surface with relief features, thereby stretch and make stretchable and bendable component for bending resistance device. 一態様では、レリーフ特徴は波形である。 In one aspect, relief features is a waveform.

[0049]ある実施形態では、コンポーネントは金属を含み、この金属は、電着によって、又は、シャドウマスクを設け、シャドウマスクを波形表面と接触させ、さらに、波形表面上に金属の対応するパターンを生成するようにシャドウマスクを通して金属を蒸着することによって、堆積される。 [0049] In an embodiment, the component comprises a metal, this metal is electrodeposition, or shadow mask is provided, by contacting the shadow mask with corrugated surface, further, the metal of the corresponding pattern on the corrugated surface by depositing a metal through a shadow mask so produced to be deposited. 波形特徴を持つ基板は、Si(100)の異方性エッチングによって、又はSu−8をエンボス加工することによって随意に作られる。 Substrate having a waveform feature by anisotropic etching of Si (100), or the Su-8 produced optionally by embossing. 波形表面は、随意に、50nm〜1mmから選ばれた範囲を持っている波長、100nm〜1mmから選ばれた範囲を持っている振幅を持ち、破砕なしに100%まで伸張することができる。 Corrugated surface may optionally have an amplitude that has a range selected wavelength from 100nm~1mm having a range selected from 50 nm to 1 mm, it can be stretched up to 100% without fracturing. 随意に、コンポーネントはデバイス基板に転写される。 Optionally, the component is transferred to the device substrate. 一態様では、デバイスコンポーネントは相互接続を備え、本方法は、さらに、追加のデバイスコンポーネントを設けること、及び相互接続の一端と追加のデバイスコンポーネントの間に電気的接触を確立することを含む。 In one embodiment, the device component comprises an interconnect, the method further includes establishing additional providing a device component, and the electrical contact between one end and the additional device components interconnect.

[0050]他の態様では、本発明は、材料レベルの異種集積化技術及び/又はデバイスレベルの異種集積化技術によってデバイスを作る方法を提供する。 In [0050] another aspect, the present invention provides a method of making a device by the material level of the heterologous integration technology and / or device level heterogeneous integration technology. デバイスを作るための本発明の方法は、(i)基板の受容表面によって支持された1つ又は複数のデバイスコンポーネントが予めパターン形成されている基板を設けるステップと、(ii)基板の受容表面又はその上に形成された1つ又は複数の構造上に印刷可能半導体要素を接触印刷することによって、複数の印刷可能半導体要素を基板上に組み立てるステップと、を含み、印刷可能半導体要素の少なくとも一部分は、基板で支持された1つ又は複数のデバイスコンポーネントと、又は両方と電気的に接触した状態で空間的に整列されるように位置付けされる。 The method of the present invention for making the device, (i) the steps of providing a substrate one or more device components supported by the receiving surface of the substrate is pre-patterned, (ii) a substrate receiving surface or by contact printing printable semiconductor elements on one or more structural formed thereon, a plurality of printable semiconductor elements comprises the steps of assembling on a substrate, at least a portion of printable semiconductor elements It is positioned so as to be spatially aligned with one or more device components supported by the substrate, or in both the state of electrical contact. ある実施形態では、印刷可能半導体要素各々は、約100ナノメートルから約1000ミクロンの範囲から選ばれた長さ、約100ナノメートルから約1000ミクロンの範囲から選ばれた幅、及び約10ナノメートルから約1000ミクロンの範囲から選ばれた厚さを持つ一体の無機半導体構造を備える。 In certain embodiments, the printable semiconductor elements each of length selected from the range of about 100 nanometers to about 1000 microns, a width selected from the range of about 100 nanometers to about 1000 microns, and about 10 nm comprising an inorganic semiconductor structure integral with a thickness selected from the range of about 1000 microns.

[0051]他の態様では、本発明は、材料レベルの異種集積化技術及び/又はデバイスレベルの異種集積化技術によって多層デバイス構造を作る方法を提供する。 In [0051] another aspect, the present invention provides a method of making a multi-layer device structure of a material level of a heterologous integration technology and / or device level heterogeneous integration technology. デバイスを作るための本発明の方法は、(i)基板の受容表面によって支持された1つ又は複数のデバイスコンポーネントが予めパターン形成されている基板を設けるステップと、(ii)基板の受容表面又はその上に設けられた1つ又は複数の構造上に印刷可能半導体要素を接触印刷することによって、基板上に第1の組の印刷可能半導体要素を組み立て、それによって第1のデバイス層を生成するステップと、(iii)第1の組の印刷可能半導体要素上に中間層を設けるステップであって、中間層が受容表面を持つステップと、(iv)中間層の受容表面又はその上に設けられた1つ又は複数の構造上に印刷可能半導体要素を接触印刷することによって第2の組の印刷可能半導体要素を中間層上に組み立て、それによって、第2のデバ The method of the present invention for making the device, (i) the steps of providing a substrate one or more device components supported by the receiving surface of the substrate is pre-patterned, (ii) a substrate receiving surface or by contact printing printable semiconductor elements on on one or more structures disposed thereon, the assembly of the first set of printable semiconductor elements on a substrate, thereby generating a first device layer a method, comprising: providing a middle layer on (iii) a first set of printable semiconductor elements, comprising the steps of the intermediate layer has a receiving surface provided on the receiving surface or the (iv) an intermediate layer one or assembling a plurality of a second set of printable semiconductor elements by contact printing a printable semiconductor element on the structure on the intermediate layer was, thereby, the second Device ス層を生成するステップと、を含む。 And generating a scan layer. ある実施形態では、第1のデバイス層の印刷可能半導体要素の少なくとも一部分は、第2のデバイス層の印刷可能半導体要素の少なくとも一部分と、又は両方と電気的に接触した状態で空間的に整列される。 In certain embodiments, at least a portion of printable semiconductor elements of the first device layer comprises at least a portion of printable semiconductor elements of the second device layer, or be spatially aligned in both a state of electrical contact that. 本発明のこの態様の特定の方法は、第1のデバイス層の印刷可能半導体要素の少なくとも一部分と第2のデバイス層の印刷可能半導体要素の少なくとも一部分との間に電気的接触を確立するステップをさらに含む。 Particular method of this aspect of the invention, the step of establishing an electrical contact between at least a portion of at least a portion and the printable semiconductor element of the second device layer of the printable semiconductor elements of the first device layer further comprising.

[0052]本方法において、印刷可能半導体要素を組み立て、組織化し、及び/又は集積化するための有用な接触印刷方法には、乾燥転写接触印刷、微細接触又はナノ接触印刷、超小型転写又はナノ転写印刷及び自己組立て支援印刷がある。 [0052] In the present method, assembling printable semiconductor elements, organizing, and / or useful contact printing methods for integrating, dried transfer contact printing, micro-contact or nano-contact printing, micro transfer or nano there are transfer printing and self-assembly support printing. 接触印刷の使用は、複数の印刷可能半導体を互いに選ばれた向き及び位置で組み立て、集積化することを可能にするので、本発明において有益である。 The use of contact printing, assembled together selected orientation and position a plurality of printable semiconductor, because it allows the integration of a useful in the present invention. 本発明において、接触印刷は、また、半導体(例えば、無機半導体、単結晶半導体、有機半導体、カーボンナノ材料など)、誘電体及び導体を含めて様々な種類の材料及び構造の効果的な転写、組立て及び集積化を可能にする。 In the present invention, contact printing, also a semiconductor (e.g., inorganic semiconductor, a single crystal semiconductor, an organic semiconductor, carbon nanomaterials), effective transfer of various types of materials and structures, including dielectric and conductors, allowing the assembly and integration. 本発明の接触印刷方法は、随意に、デバイス基板上に予めパターン形成された1つ又は複数のデバイスコンポーネントに対して予め選ばれた位置及び空間的な向きで、印刷可能半導体要素の高精度位置合せ転写及び組立てを行う。 Contact printing methods of the present invention, optionally, at a pre-selected position and spatial orientation with respect to one or more device components which is previously patterned on the device substrate, highly precise position of the printable semiconductor elements performing combined transfer and assembly. 接触印刷は、また、ガラス、セラミック及び金属のような従来の剛性又は半剛性基板、及び可撓性基板、湾曲性基板、成形可能基板、適合性基板及び/又は伸縮性基板などの特定の応用にとって魅力的な物理的及び機械的特性を持つ基板を含めて、広い範囲の基板の型と両立する。 Contact printing, also glass, conventional rigid or semi-rigid substrates, such as ceramics and metals, and the flexible substrate, bendable substrate, moldable substrate, certain applications, such as compatibility substrate and / or stretchable substrate including a substrate having an attractive physical and mechanical properties for, compatible with the type of a wide range of substrates. 印刷可能半導体構造の接触印刷組立ては、例えば、低温処理(例えば、298K以下)と両立する。 Contact printing assembly of printable semiconductor structure, for example, compatible with low-temperature treatment (e.g., 298K or less). この特性によって、本光学システムは、重合体及びプラスチック基板などの高温で分解するか劣化するものを含めてある範囲の基板材料を使用して実現することができるようになる。 This property, the optical system will be able to be implemented using a substrate material of a certain range including those degraded or decomposed at high temperatures, such as polymers and plastic substrates. デバイス要素の接触印刷転写、組立て及び集積化は、また、ロール焼付け及びフレキソ印刷方法及びシステムなどの低コスト高処理量の印刷技術及びシステムによって実現することができるので、有益である。 Contact printing transfer device elements, assembly and integration, also can realize by printing techniques and systems of the low cost process of a roll baking and flexographic printing method and system is beneficial.

[0053]デバイスを作る本方法の特定の実施形態では、印刷可能半導体要素の少なくとも一部分が、異種半導体要素を備える。 [0053] In certain embodiments of the method of making the device, at least a portion of the printable semiconductor element comprises a heterogeneous semiconductor elements. ある範囲の異種半導体要素が本発明で有用である。 Heterogeneous semiconductor elements of a range are useful in the present invention. ある実施形態、又は例において、異種半導体要素は、無機半導体構造を、この無機半導体構造と異なる組成を持つ無機半導体、この無機半導体構造と異なるドーピングを持つ無機半導体、カーボンナノ材料又はその膜、有機半導体、誘電体材料、及び導体から成るグループから選ばれた材料を含む1つ又は複数の構造と組み合わせて、備える。 Some embodiments, or in the examples, the heterologous semiconductor element, an inorganic semiconductor structure, an inorganic semiconductor having a composition different from the inorganic semiconductor structure, an inorganic semiconductor, carbon nanomaterial or a film having a doping that is different from the inorganic semiconductor structure, organic semiconductor, in combination with one or more structures including a dielectric material, and a material selected from the group consisting of conductors, comprising. ある実施形態では、例えば、異種半導体要素は、単結晶シリコン、Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP、SiGe、及びGaInAsPから成るグループから選ばれた2つの異なる半導体材料の組合せを含む。 In some embodiments, for example, a heterologous semiconductor element is a single-crystal silicon, Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, from the group consisting of SiGe, and GaInAsP It includes a combination of two different semiconductor materials selected. ある実施形態では、例えば、異種半導体要素は、誘電体材料、導体又は誘電体材料と導体の両方と組み合わせて無機半導体構造を備える。 In some embodiments, for example, a heterologous semiconductor element comprises an inorganic semiconductor structure in conjunction with both of the dielectric material, conductive or dielectric material and a conductor.

[0054]有用な異種半導体要素は、また、印刷可能デバイスコンポーネント及び印刷可能デバイスを含む。 [0054] Useful heterologous semiconductor element also includes a printable device components and printable device. ある実施形態では、例えば、印刷可能半導体要素は、電子デバイス、電子デバイスのアレイ、光学デバイス、電気光学デバイス、超小型流体デバイス、超小型電気機械システム、ナノ電気機械システム、センサ、集積回路、マイクロプロセッサ及び記憶デバイスから成るグループから選ばれたデバイスの1つ又は複数の印刷可能コンポーネントを備える。 In some embodiments, for example, printable semiconductor elements, electronic devices, an array of electronic devices, optical devices, electro-optical devices, microfluidic devices, microelectromechanical systems, nanoelectromechanical systems, sensors, integrated circuits, micro It comprises one or more printable components of the device selected from the group consisting of the processor and the storage device.

[0055]特定の方法では、異種半導体要素の少なくとも一部分は、ダイオード、トランジスタ、光起電力セル、発光ダイオード、レーザ、P−N接合、薄膜トランジスタ、高電子移動度トランジスタ、フォトダイオード、金属−酸化物−半導体電界効果トランジスタ、金属−半導体電界効果トランジスタ、光検出器、論理ゲートデバイス、及び垂直空洞表面発光レーザから成るグループから選ばれた1つ又は複数の印刷可能半導体デバイスを備える。 [0055] In a particular way, at least a portion of the heterologous semiconductor elements, diodes, transistors, photovoltaic cells, light emitting diodes, lasers, P-N junction, a thin film transistor, high electron mobility transistors, photodiodes, metal - oxide - comprising semiconductor field effect transistors, photodetectors, logic gate devices, and one or more printable semiconductor device selected from the group consisting of vertical cavity surface emitting lasers - semiconductor field effect transistor, a metal. ある実施形態では、例えば、印刷可能半導体デバイスが、基板上に予めパターン形成された電極と電気的に接触した状態で設けられるように、印刷可能半導体デバイスの少なくとも一部分が、接触印刷によって基板上に組み立てられる。 In some embodiments, for example, printable semiconductor devices, as provided in a state of being pre-patterned electrode in electrical contact on the substrate, at least a portion of printable semiconductor device on a substrate by contact printing assembled.

[0056]本発明の方法は、デバイスコンポーネント構造、中間層構造及び/又は平坦化又は封入層などの印刷可能半導体要素を、基板又はその上に設けられた構造上に組み立てる複数の随意に繰り返すステップをさらに含むことができる。 [0056] The method of the present invention, the step of repeating device component structure, the printable semiconductor elements such as an intermediate layer structure and / or planarizing or encapsulating layer, a plurality of optionally assembled on the structure provided on a substrate or It may further include a. ある実施形態では、例えば、本発明の方法は、基板の受容表面上に設けられた半導体要素の上に、又は基板の受容表面上に設けられた半導体要素と追加の印刷可能半導体要素の間に設けられた1つ又は複数の中間構造の上に、追加の印刷可能半導体要素を接触印刷することによって、基板上に追加の印刷可能半導体要素を組み立て、それによって多層デバイス構造を生成するステップをさらに含む。 In some embodiments, for example, the method of the present invention, on a semiconductor element provided on the receiving surface of the substrate, or a semiconductor element provided on the substrate receiving surface between the additional printable semiconductor elements on one or more intermediate structures disposed, by contact printing additional printable semiconductor elements, assembling additional printable semiconductor elements on a substrate, thereby further generating a multi-layer device structure including.

[0057]本方法によって製作された多層デバイス構造は、1つ又は複数の中間層によって隔てられた複数のデバイス層を備えることができ、デバイス層が印刷可能半導体要素を備えている。 [0057] multi-layer device structure fabricated by the method may comprise a plurality of device layers separated by one or more intermediate layers, the device layer comprises a printable semiconductor element. いくつかの実施形態では、例えば、デバイス層は、1ミクロン以下の厚さを持ち、中間層が1.5ミクロン以下の厚さを持っている。 In some embodiments, for example, the device layer has a thickness less than 1 micron, the intermediate layer has a thickness of less than 1.5 microns. いくつかの実施形態では、この態様の方法は、異なるデバイス層に設けられた印刷可能半導体間に電気的接触を確立するステップをさらに含む。 In some embodiments, the method of this aspect further comprises the step of establishing electrical contact between the printable provided different device layers semiconductor.

[0058]この態様の特定の方法は、(i)基板の受容表面又はその上に設けられた1つ又は複数の構造上に印刷された印刷可能半導体要素の上に中間層を設けるステップと、(ii)この中間層の受容表面上に印刷可能半導体要素を接触印刷することによって、追加の印刷可能半導体要素を組み立てるステップと、をさらに含む。 [0058] specific method of this aspect includes the steps of providing an intermediate layer on top of (i) a substrate receiving surface or one or more printable semiconductor elements printed on the structure provided thereon, (ii) by contact printing a printable semiconductor element on a receiving surface of the intermediate layer, further comprising the steps of assembling an additional printable semiconductor element, a. ある実施形態では、例えば、中間層の受容表面上に設けられた追加の印刷可能半導体要素の少なくとも一部分は、基板の受容表面上に設けられた印刷可能半導体要素と、又は両方と電気的に接触した状態で空間的に整列されるように、位置付けされる。 In certain embodiments, for example, at least a portion of the additional printable semiconductor element provided on the receiving surface of the intermediate layer, a printable semiconductor element provided on the receiving surface of the substrate, or both the electrical contact as spatially aligned state, is positioned. この態様の方法は、(i)中間層に1つ又は複数の開口をパターン形成し、それによって、基板の受容表面又はその上に設けられた1つ又は複数の構造上に設けられた印刷可能半導体要素の1つ又は複数の領域を露出させるステップと、(ii)基板の受容表面又はその上に設けられた1つ又は複数の構造上に設けられた印刷可能半導体要素と中間層の受容表面上に設けられた半導体要素との間の電気的接触を中間層の開口を通して確立するステップと、をさらに随意に含むことができる。 The method of this embodiment, (i) one or more openings in the intermediate layer is patterned, whereby the substrate receiving surface or one or more structures on the possibilities printing provided provided thereon and exposing one or more regions of the semiconductor elements, (ii) a substrate receiving surface or one or receptive surface of a plurality of printable provided on the structured semiconductor element and an intermediate layer provided thereon and establishing electrical contact between the semiconductor element provided in the upper through opening in the intermediate layer can further optionally include.

[0059]本発明の方法は、いくつかの随意の処理ステップを含むことができる。 [0059] The method of the present invention can include a number of optional processing steps. 本発明の方法は、受容表面上に接着剤層を設けるステップをさらに含み、印刷可能半導体要素が接着剤層上に印刷される。 The method of the present invention further comprises the step of providing an adhesive layer on the receiving surface, the printable semiconductor element is printed on the adhesive layer. 本発明の方法は、基板の受容表面又はその上に設けられた1つ又は複数の構造上に印刷された印刷可能半導体要素上に封入層又は平坦化層を設けるステップをさらに含む。 The method of the present invention further includes a receiving surface or one or steps of providing an encapsulation layer or a planarization layer into a plurality of printed printable semiconductor element on a structural provided thereon the substrate. 本発明の方法は、基板の受容表面に、又は、基板の受容表面又はその上に設けられた1つ又は複数の構造上に印刷された1つ又は複数の印刷可能半導体要素に、1つ又は複数の薄膜の伝導材料のパターンを堆積方法によって付けるステップをさらに含む。 The method of the present invention, to a receiving surface of the substrate, or to one or more printable semiconductor elements printed on one or more structures provided on the receiving surface or substrate, one or further comprising the step of applying a pattern of conductive material of the plurality of thin film by deposition methods. 本発明の方法は、可撓性基板;重合体基板、プラスチック基板、伸縮性基板;剛性基板;半導体ウェーハ及び成形された基板を含みこれらに限定されないある範囲の基板に応用することができる。 The method of the present invention, the flexible substrate; polymer substrate, a plastic substrate, stretchable substrate; rigid substrate; includes a semiconductor wafer and molded substrate can be applied to the substrate in the range not limitation.

[0060]本発明は、また、本方法を使用して作られたデバイス及びシステムを含む。 [0060] The present invention also includes a device and system made using the present method. 本発明のデバイス及びシステムには、電子デバイス、光学デバイス、電気光学デバイス、超小型流体デバイス、超小型電気機械システム、ナノ電気機械システム、センサ、集積回路、マイクロプロセッサ及び記憶デバイスがあるがこれらに限定されない。 The devices and systems of the present invention, electronic devices, optical devices, electro-optical devices, microfluidic devices, microelectromechanical systems, nanoelectromechanical systems, sensors, integrated circuits, these there are a microprocessor and storage devices but it is not limited.

[0061]他の実施形態では、本発明は、2次元の伸縮性且つ湾曲性デバイスである。 [0061] In another embodiment, the present invention is a two-dimensional stretchable and bendable device. この態様では、デバイスは、接触表面を持つ基板を備え、コンポーネントは基板の接触表面の少なくとも一部分に接着され、このコンポーネントは少なくとも1つのレリーフ特徴領域及び少なくとも1つの実質的に平らな領域を持ち、このレリーフ特徴領域は、基板から分離された部分を持ち、さらに実質的に平らな領域は基板に少なくとも部分的に接着されている。 In this embodiment, the device comprises a substrate having a contact surface, the component is adhered to at least a portion of the contact surface of the substrate, this component has at least one relief feature region and at least one substantially flat area, the relief feature region has a separated portion from the substrate, further substantially flat regions are at least partially bonded to the substrate. 一態様では、少なくとも1つのレリーフ特徴領域は、基板の接触表面と接触した複数の接触領域を持つ波形パターンなどの2次元パターンのレリーフ特徴を基板上に持っている。 In one embodiment, at least one relief feature region has the relief features of the two-dimensional pattern, such as a wave pattern having a plurality of contact areas in contact with the contact surface of the substrate on the substrate.

[0062]基板へのコンポーネントの接着を容易にするために、コンポーネント受容表面又は基板受容表面のどれか1つ又は両方は、活性化領域のパターンなどの活性化領域を持つことができる。 [0062] To facilitate adhesion of the components to the substrate, any one or both of the components receiving surface or substrate receiving surface may have an active region such as a pattern of activated regions. 「活性化領域」は、前記基板接触表面又は前記コンポーネント上の接着剤部位のパターンと、基板又はコンポーネントの物理的パラメータの選ばれたパターンと、前記パラメータは基板又はコンポーネントの厚さ、弾性率、温度、組成の1つ又は複数から選ばれ各々が空間的変化を持っているものであり、基板表面の化学的改質と、基板の接触表面上のコンポーネントの自由な縁部に隣接した領域と、のうちの1つ又は複数などを使って接着する手段及び/又はバックリングを生成する手段、を意味するように広く使用される。 "Activating region", the substrate contact surface or the pattern of the adhesive sites on the components, and the pattern selected the physical parameters of the substrate or component, wherein the parameter is the substrate or component thickness, elastic modulus, temperature, which each are selected from one or more of the composition has a spatial variation, the chemical modification of the substrate surface, and the area adjacent to the free edges of the components on the contact surface of the substrate , widely used to mean a means, for generating one or means and / or buckling bonding with a plurality of like of. これらのパラメータの各々の共通のテーマは、これらのパラメータがコンポーネントと基板の間の接着を容易にするかコンポーネントの空間的に制御されたバックリングを生成するためのメカニズムを与えるかのどちらかをすることである。 Common each of these parameters themes, either or these parameters provide a mechanism for generating a spatially controlled buckling or components to facilitate the adhesion between the component and the substrate It is to be. 例えば、実質的に平らな領域又はレリーフ特徴領域の部分を活性基板領域に位置付けすることで、コンポーネントは、伸縮性コンポーネントを生成するように制御可能にバックル状に曲げられることがある。 For example, by positioning a portion of substantially planar regions or relief feature region in the active substrate region, a component may be bent controllably buckle shape so as to produce a stretchable components.

[0063]本明細書で開示されたデバイス及び方法のどれでも、金属、半導体、絶縁体、圧電性物質、強誘電体、磁気歪材料、電気歪材料、超伝導体、強磁性材料及び熱電気材料の1つ又は複数から成るグループから選ばれたコンポーネントを随意に持っている。 [0063] Any of the disclosed devices and methods herein, the metal, semiconductor, insulator, a piezoelectric material, a ferroelectric, magnetostrictive materials, electrostrictive materials, superconductors, ferromagnetic material and thermoelectric components selected from the group consisting of one or more materials have optionally. 本明細書で開示されたデバイス及び方法のどれも、随意に、電子デバイス、光学デバイス、光電子デバイス、機械デバイス、及び熱デバイスから成るグループから選ばれたデバイス用のものである。 Any of the disclosed devices and methods herein also optionally, an electronic device, it is for a device selected optical devices, optoelectronic devices, mechanical devices, and from the group consisting of thermal device.

[0064]ある態様では、2次元伸縮性且つ湾曲性デバイスのどれでも、少なくとも2つのアイランドを電気的に接続する相互接続レリーフ特徴などのデバイスコンポーネントを受け入れるアイランドを備える実質的に平らな領域を持っている。 In [0064] some embodiments, any of the two-dimensional stretchable and bendable device, with a substantially flat region comprising the island to receive device components, such as interconnecting relief features for electrically connecting at least two islands ing.

[0065]ある実施形態では、基板の接触表面又は受容表面のどれでも、平らであり、実質的に平らであり、レリーフ特徴を持ち、湾曲部分を持ち、波形部分を持ち、又はPDMS基板又は基板層などのエラストマである。 [0065] In certain embodiments, any of the contact surface or receiving surface of the substrate is flat, substantially flat, has a relief features, has a curved portion, has a waveform portion, or PDMS substrate or substrate layer is an elastomer such as.

波形又はバックル状伸縮性金属相互接続を作るための1つの方法を要約する図である。 It is a diagram summarizing one method for making a corrugated or buckle-like elastic metal interconnect. (A)は、流れ図の要約を示し、(B)は、流れ図のステップを示す。 (A) shows a summary of the flow diagram, showing the (B) is a flow diagram of the steps. バックリングを誘起するように歪みを緩めることが後に続く剛性基板からの回収によって、予備歪み伸縮性PDMSゴム基板上に形成された伸縮性波形/バックル状電気相互接続を示す写真である。 The recovery from the subsequent rigid substrate later loosening the strain to induce buckling is a photograph showing the elastic wave / buckle-like electrical interconnections formed in the preliminary strain stretch PDMS rubber substrate. 波形構造化エラストマ基板上に堆積させることによって波形伸縮性電極を製作する1つの方法を要約する図である。 It is a diagram summarizing one method of fabricating a waveform stretchable electrodes by depositing a waveform structured elastomeric substrate. 滑らかな波形エラストマ基板を製作する1つの方法に関係する詳細を示す図である。 It is a diagram showing details relating to one method for fabricating a smooth waveform elastomeric substrate. Aは、流れ図の要約を示し、Bは、流れ図のステップを示す。 A is a summary of the flow diagram, B illustrate the steps of the flowchart. 図4−1の続きの図である。 It is a continuation of FIG. 4-1. 図3〜4に略述された方法で生成された滑らかな波形PDMS基板の像を示す図である。 It is a diagram illustrating a smooth waveform PDMS substrate image of produced by the outlined methods in FIGS. 3-4. 示された相互接続は、22.6%の伸縮性が可能であり、厚さ約900nm(Al700nm/Au200nm)、約38ミクロンの波長及び約15.6ミクロンの振幅(ピークから谷までの距離)である金属相互接続を持っている。 Indicated interconnect is capable of 22.6% stretch, a thickness of about 900nm (Al700nm / Au200nm), wavelength and about 15.6 microns amplitude of approximately 38 microns (distance from peak to trough) it has a metal interconnect is. Bは、デバイスコンポーネントとの電気的接触を確立する相互接続の一方の端部を示す図である。 B is a diagram showing one end portion of the interconnection establishing electrical contact with the device component. デバイスコンポーネントは、基板の平らな部分に位置付けされることがある。 Device components may be positioned on the flat portion of the substrate. 尖点のある市販のレンズアレイ(Edmund Opticsからの)を示す図である。 It is a diagram showing a commercial lens array (from Edmund Optics) with a cusp. 滑らかな波形基板を作るために光硬化可能エポキシをスピンコーティングする。 Spin-coating a photocurable epoxy to make smooth waveform substrate. 図6Bの基板にPDMSスタンプを押し付けて成形して、滑らかな特徴を持った波形エラストマスタンプを生成する。 By molding by pressing a PDMS stamp to the substrate of FIG. 6B, it generates waveform elastomeric stamp having a smooth feature. シャドウマスクを通して滑らかな波形エラストマ基板上に蒸着して堆積された伸縮性電極を示す図である。 It is a diagram illustrating a stretchable electrode deposited by evaporation on a smooth waveform elastomeric substrate through a shadow mask. この電極は、引っ張り状態で約10%まで伸張している間も伝導性及び接続性を維持する。 This electrode also maintains the conductivity and connectivity while stretched up to about 10% in the tension state. 目盛りバーは約0.1mmである。 Scale bar is about 0.1mm. エラストマ基板上の波形の断面を示す図である。 It is a diagram showing a cross section of the waveform on the elastomeric substrate. 波形エラストマ基板上に蒸着された電極を上から見た顕微鏡写真を示す図である。 An electrode deposited on the waveform elastomeric substrate which is a diagram illustrating a photomicrograph viewed from above. 波形エラストマ基板上に蒸着された電極を上から見た顕微鏡写真を示す図である。 An electrode deposited on the waveform elastomeric substrate which is a diagram illustrating a photomicrograph viewed from above. 焦点面は波形レリーフの谷にある。 The focal plane is in the valley of the waveform relief. 伸縮性電極を使用して伸縮性受動マトリックスLEDディスプレイを製作するためのプロセスを示す模式図である。 Use stretchable electrode is a schematic diagram showing a process for fabricating a stretch passive matrix LED display. 波形電極を持った受動マトリックスLEDディスプレイの機械的伸縮性を示す図である。 Shows a mechanical stretch passive matrix LED display having a waveform electrode. 球形湾曲のレンズ上に分布された無機フォトダイオードアレイを示す図である。 Is a diagram illustrating an inorganic photodiode arrays distributed on the lens spherical curvature. 様々なレンズ形状及び角度が示されている。 It is shown various lens shapes and angles. 平面薄板が球形表面の周囲に巻きつけられるときの伸縮性の必要を示す図である。 Is a diagram illustrating the need for stretch when the flat sheet is wound around a spherical surface. 球形湾曲表面に適合することができる伸縮性バックル状半導体アレイを製作する1つの方式を要約する図である。 It is a diagram summarizing one method of fabricating a stretchable buckle-shaped semiconductor array which can conform to a spherical curved surface. 単一接続グリッド形態を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。 Is a diagram showing an optical microscope image of the buckle-shaped stretchable silicon arrays have a single connection grid form. 伸縮性相互接続は、フォトダイオード、光収集/検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。 Stretchable interconnect photodiode, light collection / detection devices, and other device components, may be electrically connected to, for example, a contact pad region. このシステムは、湾曲表面に適合することができる。 The system may be adapted to curved surfaces. 図13Aに示された形態は、PDMS基板に付いている。 Embodiment shown in FIG. 13A are attached to the PDMS substrate. 単一接続グリッド形態を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。 Is a diagram showing an optical microscope image of the buckle-shaped stretchable silicon arrays have a single connection grid form. 伸縮性相互接続は、フォトダイオード、光収集/検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。 Stretchable interconnect photodiode, light collection / detection devices, and other device components, may be electrically connected to, for example, a contact pad region. このシステムは、湾曲表面に適合することができる。 The system may be adapted to curved surfaces. 図13Bに示された形態は、PDMS基板に付いている。 Embodiment shown in FIG. 13B is attached to the PDMS substrate. 複数接続(例えば、グリッド形態)を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。 Multiple connections (e.g., a grid form) is a diagram showing an optical microscopic image of the buckle-shaped stretchable silicon arrays to have. 伸縮性相互接続は、フォトダイオード、光収集/検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。 Stretchable interconnect photodiode, light collection / detection devices, and other device components, may be electrically connected to, for example, a contact pad region. このシステムは、湾曲表面に適合することができる。 The system may be adapted to curved surfaces. 図13Cに示された形態は、PDMS基板に付いている。 Embodiment shown in FIG. 13C is attached to the PDMS substrate. 複数接続(例えば、花模様接続形態)を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。 Multiple connections (e.g., floral topology) is a diagram showing an optical microscopic image of the buckle-shaped stretchable silicon arrays to have. 伸縮性相互接続は、フォトダイオード、光収集/検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。 Stretchable interconnect photodiode, light collection / detection devices, and other device components, may be electrically connected to, for example, a contact pad region. このシステムは、湾曲表面に適合することができる。 The system may be adapted to curved surfaces. 図13Dに示された形態は、PDMS基板に付いている。 Embodiment shown in FIG. 13D is attached to the PDMS substrate. デバイスコンポーネントを支持し、湾曲表面に適合することができるグリッド形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 Supporting the device components, it is a diagram showing an electron microscope image of the buckle-shaped stretchable silicon arrays of grid form which can conform to curved surfaces. 目盛りバーは200μmである。 Scale bar is 200μm. デバイスコンポーネントを支持し、湾曲表面に適合することができるグリッド形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 Supporting the device components, it is a diagram showing an electron microscope image of the buckle-shaped stretchable silicon arrays of grid form which can conform to curved surfaces. 目盛りバーは50μmである。 Scale bar is 50μm. 複数(例えば、2)の相互接続によって互いに接続された隣接コンタクトパッドを持ったグリッド形態の、デバイスコンポーネントを支持し湾曲表面に適合することができる、バックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 A plurality (e.g., 2) shows the grid form with the adjacent contact pads connected to each other by interconnections can be adapted to support a curved surface device components, an electron microscope image of the buckle-shaped stretchable silicon arrays it is a diagram. 目盛りバーは200μmである。 Scale bar is 200μm. 複数(例えば、2)の相互接続によって互いに接続された隣接コンタクトパッドを持ったグリッド形態の、デバイスコンポーネントを支持し湾曲表面に適合することができる、バックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 A plurality (e.g., 2) shows the grid form with the adjacent contact pads connected to each other by interconnections can be adapted to support a curved surface device components, an electron microscope image of the buckle-shaped stretchable silicon arrays it is a diagram. 目盛りバーは50μmである。 Scale bar is 50μm. デバイスコンポーネントを支持し湾曲表面に適合することができる、花模様形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 Can be adapted to support a curved surface device components is a diagram showing an electron microscope image of the buckle-shaped stretchable silicon arrays floral forms. 目盛りバーは200μmである。 Scale bar is 200μm. デバイスコンポーネントを支持し湾曲表面に適合することができる、花模様形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 Can be adapted to support a curved surface device components is a diagram showing an electron microscope image of the buckle-shaped stretchable silicon arrays floral forms. 目盛りバーは50μmである。 Scale bar is 50μm. デバイスコンポーネントを支持し湾曲表面に適合することができる、ブリッジ形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 Can be adapted to support a curved surface device components is a diagram showing an electron microscope image of the buckle-shaped stretchable silicon arrays bridge configuration. 目盛りバーは200μmである。 Scale bar is 200μm. デバイスコンポーネントを支持し湾曲表面に適合することができる、ブリッジ形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。 Can be adapted to support a curved surface device components is a diagram showing an electron microscope image of the buckle-shaped stretchable silicon arrays bridge configuration. 目盛りバーは50μmである。 Scale bar is 50μm. PDMS上の伸縮性バックル状シリコンアレイのグリッドアレイ形態のフォトダイオードを示す写真である。 It is a photograph showing a photodiode grid array form of elastic buckle-shaped silicon array on PDMS. 伸張及び弛緩中の伸縮性相互接続の可逆的な挙動を実証する図である。 It is a diagram demonstrating the reversible behavior of stretchable interconnects in stretching and relaxing. パネル1ではシステムは弛緩している。 In Panel 1 system is relaxed. パネル2、3及び4では、システムは伸張矢印で示されるように伸びている。 In panel 2, 3 and 4, the system extends as indicated by the expansion arrow. パネル4の最大伸張は約10%であり、伸張力の方向に整列された相互接続では、実質的に平らな相互接続となっている。 Maximum extension of the panel 4 is about 10%, in the aligned interconnected in the direction of the stretching force, and has a substantially flat interconnection. パネル5〜8ではシステムは緩められており、パネル8は、パネル1に示されるものと同等なジオメトリ及び形態を持っている。 Panel and 5-8 in the system is relaxed, the panel 8 has the same geometry and configuration to that shown in panel 1. 目盛りバーは0.2mmである。 Scale bar is 0.2mm. 平らな基板だけでなく湾曲した基板にも共形接触の可能な「バブルスタンプ」又は「バルーンスタンプ」デバイスを示す図である。 Also curved substrate well flat substrate is a diagram showing a "bubble stamp" or "balloon stamp" device capable of conformal contact. 球形湾曲表面と平らな表面の両方に適合することができる他のデバイスは、球形に成形された伸縮性スタンプである。 Other devices that can be adapted to both a spherical curved surface and flat surface are stretchable stamps spherically shaped. このスタンプは、湾曲表面(この例では、凹レンズ)に押し付けて成形され、それから取り除かれる。 This stamp is curved surface (in this example, a concave lens) is molded against the, then removed. スタンプは、その表面を実質的に平らにするように伸張され、それの表面に相互接続を転写することができる。 Stamp is decompressed its surface so as to substantially flat, it is possible to transfer the interconnection to its surface. 「バブル」又は「バルーン」スタンプに対する伸縮サイクル中の伸縮性バックル状シリコンアレイを示す図である。 Is a diagram illustrating a stretchable buckle shaped silicon array during stretch cycle for "bubble" or "balloon" stamp. この例では、隣接したコンタクトパッド間の相互接続は、2つの波形相互接続(厚さ290nmのSi)を備える。 In this example, the interconnection between adjacent contact pads comprises two waveforms interconnection (Si thickness 290 nm). 伸張試験は、バブル膨張を使用して、多方向伸張を行う。 Extension test, using the bubble expansion, perform multi-directional stretch. 一番右のパネルは、最大伸張を受けており、下の2つのパネルは、伸張力が取り除かれたとき、相互接続は弛緩して左上のパネルに示された元の予備伸張形態に戻ることを示す。 Rightmost panel is subjected to maximum elongation, the two bottom panels, when the stretching force is removed, interconnection to return to the original pre-stretched form shown in the upper left panel flaccid It is shown. 接着剤(PDMS又はSU−8)がコーティングされたガラスレンズ上にバルーンスタンプによって印刷されたシリコンを示す図である。 Adhesive (PDMS or SU-8) is a diagram showing a silicon printed by balloon stamp on glass lenses coated. 半導体ナノリボンで3Dバックル状形状を巧みに作るための処理ステップを要約する図である。 Is a diagram summarizing the processing steps for crafting a 3D buckle shape semiconductor nanoribbons. Aは、UVOマスクを製作し、これを使用してPDMS基板上に表面化学的性質をパターン形成することを示す図である。 A was fabricated UVO mask is a diagram showing that pattern the surface chemistry on PDMS substrate using this. Bは、バックル状GaAsリボンを形成し、これをPDMS中に埋め込むことを示す図である。 B forms a buckle-shaped GaAs ribbon is a diagram showing an embedding it into PDMS. Cは、伸張及び圧縮に対するバックル状GaAsリボンの応答を示す図である。 C is a diagram showing the response of the buckle-shaped GaAs ribbons for stretching and compression. Dは、a及びbの手順を使用して形成されたサンプルのSEM像を示す図である。 D is a diagram showing an SEM image of sample formed by using steps a and b. このサンプルを生成するために使用された予備歪みは60%であり、W act =10μm、W in =400μmである。 Preliminary strain was used to generate this sample was 60%, W act = 10μm, a W in = 400μm. (A)W act =10μm及びW in =190μm及び(B)W act =100μm及びW in =100μmの状態で33.7%の予備歪みを使用してPDMS基板上に形成されたバックルの側面プロファイルを示す図である。 (A) W act = 10μm and W in = 190 .mu.m and (B) W act = side profile of 100 [mu] m and W in = 100 [mu] m state using a pre-distortion 33.7 percent buckle formed on PDMS substrate is a diagram illustrating a. 両方のサンプルは、PDMSからのリボンの分離による不活性化領域のバックルを示している。 Both samples show a buckle of the inactive region by separating the ribbon from the PDMS. act =100μmでは、小さなピークを持った正弦波が活性化領域だけに形成された。 In W act = 100μm, sine wave with a small peak is formed only in the active region. これら2つのサンプルの比較は、臨界値よりも小さなW actを選ぶことで小さな波形構造の形成を避けることになることを示す。 Comparison of these two samples indicates that it will avoid the formation of small wave structure by than a critical value pick small W act. ミクロトーム化後にPDMS中に埋め込まれたバックル状GaAsリボンの側面像を示す図である。 It shows a lateral view of the buckle-shaped GaAs ribbons embedded in PDMS after microtome reduction. この像は、リボンと下の基板との間のギャップをPDMSが完全に満たしていることを示す。 This image shows that the gap between the substrate of the ribbon and the lower PDMS meet completely. この場合のバックルは、60%の予備歪み及びW act =10μm及びW in =300μmの状態で形成される。 The buckle in this case is formed in a state of 60% pre-strain and W act = 10 [mu] m and W in = 300 [mu] m for. これらのバックル状リボンの表面で成形されたPDMSプリポリマは、65℃のオーブン中で4時間硬化される。 PDMS Puriporima molded on the surface of these buckles ribbons is cured for 4 hours in 65 ° C. oven. バックル状GaAs(A及びD)及びSiリボン(B、C)の側面プロファイルの光学顕微鏡写真を示す図である。 Buckle-shaped GaAs (A and D) and Si ribbon (B, C) is a diagram showing an optical micrograph of a side profile. Aは、W act =10μm及びW in =190μmでパターン形成され、PDMS上に形成されたGaAsリボン構造を示す図であり、異なる予備歪み11.3%、25.5%、33.7%、及び56.0%(上から下へ)である。 A is, W act = patterned with 10μm and W in = 190 .mu.m, a diagram showing a GaAs ribbon structure formed on PDMS, different pre-strain 11.3%, 25.5% 33.7% a and 56.0% (from top to bottom). ε pre =33.7%及び56.0%の場合の点線は、数学的に予想される相互接続ジオメトリ形状である。 dotted For ε pre = 33.7% and 56.0% are interconnected geometry shape is mathematically predicted. Bは、50%に予め歪まされたPDMS基板上に形成され、W act =15μm及びW in :350、300、250、250、300、及び350μm(左から右へ)でパターン形成されたSiリボン構造を示す図である。 B is formed in advance strained PDMS substrate to 50%, W act = 15μm and W in: 350,300,250,250,300, and 350 .mu.m Si ribbon patterned with (from left to right) it is a diagram illustrating a structure. この像は、サンプルを45°傾けて撮られた。 This image was taken samples inclined 45 °. Cは、50%に予め歪まされたPDMS基板上に形成されたSiリボン構造を示す図であり、接着部位(W act =15μm及びW in =250μm)の平行な線がリボンの長さに対して30°の角度に向けられてパターン形成されている。 C is a diagram showing an Si ribbon structure formed in advance strained PDMS substrate to 50%, parallel lines of attachment sites (W act = 15μm and W in = 250 [mu] m) is to the length of the ribbon oriented at an angle of 30 ° Te and is patterned. この像は、サンプルを75°の角度に傾けて撮られた。 This image was taken by tilting the sample at an angle of 75 °. Dは、60%に予め歪まされたPDMS基板上に形成されたGaAsリボン構造を示す図であり、W act =10μm及び異なるW in :100、200、300、及び400μm(上から下へ)になっている。 D is a diagram showing a GaAs ribbon structure formed in advance strained PDMS substrate to 60%, W act = 10μm and different W in: 100, 200, 300, and 400 [mu] m (from top to bottom) going on. PDMS中に埋め込まれたバックル状GaAsリボンの伸張及び圧縮を示す図である。 It is a diagram showing a stretching and compression of the buckle-shaped GaAs ribbons embedded in PDMS. 引っ張り歪みの異なるレベル(正%)に伸張された単一バックル状リボンの像を示す図である。 Is a diagram illustrating a tensile different levels image of a single buckle-shaped ribbon is stretched (positive%) distortion. 破砕は50%前後起こる。 Crushing occurs around 50%. バックルは、60%の予備歪みであり、W act =10μm及びW in =400μmで形成された。 Buckle is the preliminary strain of 60% was formed by W act = 10 [mu] m and W in = 400μm. 圧縮歪みの異なるレベル(負%)に圧縮された単一バックル状リボンの像を示す図である。 Is a diagram showing an image of a single buckle ribbons compressed to different levels (negative%) of compressive strain. 約−15%よりも大きな圧縮歪みでは、小さな短周期の波形ジオメトリがバックルのピークに現れている。 The large compressive strain than about -15%, waveform geometry of small short period appears in the peak of the buckle. バックルは、60%の予備歪みであり、W act =10μm及びW in =400μmで形成された。 Buckle is the preliminary strain of 60% was formed by W act = 10 [mu] m and W in = 400μm. 圧縮歪みの異なるレベルに圧縮された単一バックル状リボンの像を示す図である。 Is a diagram showing an image of a single buckle ribbons compressed to different levels of compressive strain. これらの場合、バックルは、60%の予備歪みであり、W act =10μm及びW in =300μmで形成された。 In these cases, the buckle is preliminary strain of 60% was formed by W act = 10 [mu] m and W in = 300μm. 図28A〜Cの各パネルの赤線及び矢印は、同じリボンの同じ位置を示して、機械的な変形を強調している。 Red line and arrow in each panel of FIG 28A~C is shows the same position of the same ribbon, emphasizes mechanical deformation. 差し込み図は、白いボックスで印が付けられた区画の拡大像を与え、高圧縮歪みにおけるクラックの形成を明確に示している。 Inset, provides a magnified image of the compartments marked with a white box, and clearly shows the formation of cracks at high compressive strain. 伸張又は圧縮の程度に対応する数字は、|(L projected max −L projected0 )/L projected )|*100%に従って計算された。 Number corresponding to the degree of stretching or compression, | calculated according * 100% | (L projected max -L projected0) / L projected 0). バックル状GaAsリボンアレイの2つの層を持ったサンプルの写真を示す図である。 It shows a photograph of a sample with two layers of the buckle-shaped GaAs ribbon array. この構造は、層ごとの方式で製作された。 This structure was fabricated in the manner of a layer by layer. GaAsリボンの第1の層(60%の予備歪み及びW act =10μm及びW in =400μmで画定されたバックル状ジオメトリ)は、PDMS中に埋め込まれている。 A first layer of GaAs ribbons (60% of the pre-strain and W act = 10 [mu] m and W in = 400 [mu] m buckle-shaped geometry defined by) is embedded in PDMS. バックル状リボンの第2の層は、50%の予備歪みを使用してW act =10μm及びW in =300μmで、この基板の表面に形成されている。 The second layer of the buckle-shaped ribbon is a W act = 10 [mu] m and W in = 300 [mu] m by using a pre-distortion of 50%, is formed on the surface of the substrate. PDMSのマトリックスの表面上のバックル状リボンの曲がりを示す図である。 Is a diagram showing the bending of the buckle-shaped ribbon on the surface of the PDMS matrix. A〜Cは、(A)凹面、(B)平らな面、及び(C)凸面のPDMS上のバックル状GaAsリボンの低倍率(左上フレーム)及び高倍率(右フレーム)光学顕微鏡像及び概略図(左下フレーム)である。 A~C is, (A) a concave, (B) a flat surface, and (C) low magnification (top left frame) of the buckle-shaped GaAs ribbons on the convex surface of the PDMS and high magnification (right frame) optical microscope image and a schematic view it is a (lower left frame). cの目盛りバーは、a及びbに当てはまる。 Scale bars c is true for a and b. dは、曲げる前(左)及び後(右)のPDMS中に埋め込まれたバックル状リボンの像を示す図である。 d is a diagram showing an image of the buckle-shaped ribbon embedded in PDMS before (left) and after (right) bending. 上及び下のフレームは、上及び下表面の湾曲をそれぞれ示す。 Of the upper and lower frames show the curvature of the upper and lower surfaces, respectively. 右の像の目盛りバーは、左の像にも当てはまる。 Scale bar on the right of the image also applies to the left of the image. バックル状リボンは、60%の予備歪みで、W act =10μm及びW in =400μmで形成されている。 Buckle-like ribbon, 60% of the pre-distortion, and is formed with W act = 10 [mu] m and W in = 400μm. 伸縮性金属−半導体−金属光検出器(MSM PD)の特性を示す図である。 Expandable metal - is a graph showing the characteristics of the metal optical detector (MSM PD) - semiconductor. Aは、ジオメトリ(上)、等価回路(中)、及び伸張前及び伸張中のバックル状PDの光学像(下)の概略図である。 A is the geometry (upper), an equivalent circuit (middle), and is a schematic view of an optical image (bottom) of the buckle-shaped PD before and during stretching stretching. Bは、異なる出力強度のIRランプで照らされたバックル状PDから記録された電流(I)−電圧(V)曲線を示す図である。 B is different output intensity current recorded from illuminated buckle shaped PD in IR lamp (I) - is a graph showing the voltage (V) curve. 一定照度で照らされ、異なる程度に伸張(C)又は圧縮(D)されたPDのI−V特性。 Illuminated with a constant intensity, different degrees in extension (C) or compression (D) has been the I-V characteristic of PD. 半球形エラストマ転写「スタンプ」は、相互接続されたSiCMOS「小チップ」を従来のウェーハから取り上げ、次に、それのジオメトリを半球形の形に変形させることができる様子を示す図である。 Hemispherical elastomeric transfer "stamp" picks interconnected SiCMOS the "small chips" from conventional wafer, then, is a diagram showing a state in which it is possible to deform its geometry to the shape of the hemispherical. 小チップ間の「ポップアップ」相互接続は、この平面−湾曲表面変形に関連した歪みを吸収する。 "Pop-up" interconnection between the small chip, this plane - to absorb the distortion associated with the curved surface deformation. 半球形スタンプから整合半球形デバイス基板への相互接続CMOS小チップの転写を示す図である。 Is a diagram illustrating the transfer of interconnected CMOS small chip from hemispherical stamp to matching hemispherical device substrate. 光硬化可能接着剤層は、CMOSをデバイス基板に接着し、さらにまた、表面を平坦化する。 Photohardenable adhesive layer adheres the CMOS on the device substrate, furthermore, to flatten the surface. 半球形スタンプに適合する取付け具、アクチュエータ及び視覚システムを備えた印刷装置を示す図である。 Hemispherical stamp compatible fixture is a diagram showing a printing apparatus having an actuator and a vision system. 半球形スタンプ上の、「ポップアップ」リボン相互接続によって電気的に接続された単結晶シリコンアイランドの圧縮可能アレイを示す図である。 On hemispherical stamp is a diagram showing a compressible array of single crystal silicon islands which are electrically connected by a "pop-up" ribbon interconnect. 約2cmの曲率半径の半球形スタンプの表面上に「インク付け」された相互接続単結晶シリコンアイランドのアレイの光学像を示す図である。 Is a diagram showing an optical image of about 2cm "inked" on the surface of the hemispherical stamp radius of curvature has been interconnected single crystal silicon islands array. 半球形スタンプに使用することができる様々なシリコーンエラストマの応力/歪み曲線を示す図である。 It shows stress / strain curves of the various silicone elastomers that can be used to hemispherical stamp. 20%未満の歪みに対する直線的な純粋弾性応答が重要である。 Linear pure elastic response to strain of less than 20% is important. 0.57mmの最初に一様な厚さを持った半球形スタンプにおける球形−平面変形の有限要素モデリングを示す図である。 Spherical in first hemispherical stamp having a uniform thickness of 0.57 mm - is a diagram showing a finite element modeling of the plane deformation. 2次元「波形」半導体ナノメンブレンをエラストマ支持物上に製作するステップを示す概略図である。 2D "Waveform" semiconductor nanoparticles membrane is a schematic view showing a step of fabricating on an elastomeric support. (a〜f)は、形成中の様々な段階におけるシリコンナノメンブレンの2D波形構造の光学顕微鏡写真を示す図である。 (A to f) are diagrams showing an optical microscope photograph of 2D wave structure of the silicon nano membranes at various stages during formation. 差し込み図は、2次元パワースペクトルを示す。 Inset shows a two-dimensional power spectrum. (g)は、低倍率の、完全に展開された構造の像である。 (G) is a low magnification, an image of the fully deployed configuration. このサンプルでは、シリコンの厚さは、およそ4×4mm の横寸法では100nmであり、基板はPDMSであり、熱誘起予備歪みは3.8%である。 In this example, the thickness of the silicon is 100nm in the lateral dimensions of approximately 4 × 4 mm 2, the substrate is PDMS, the thermally induced pre-distortion is 3.8%. (h)は、フレーム(a〜f)に対応する短波長のグラフであり、(i)は、フレーム(g)の様々な点で評価された長波長のヒストグラムである。 (H) is a graph of a short wavelength corresponding to the frame (a~f), (i) is the histogram of the long wavelength evaluated at various points of the frame (g). PDMS上の2D波形SiナノメンブレンのAFM(a)及びSEM(b〜d)像(傾き角度60°)を示す図である。 2D waveform Si nano membrane AFM on PDMS (a) and SEM (b to d) image is a diagram showing a (tilt angle 60 °). シリコンの厚さは100nmであり、熱予備歪みは3.8%である。 The thickness of silicon is 100 nm, the thermal pre-distortion is 3.8%. これらの像は、波形パターンの高い周期性、Siにエッチングされた穴の近くのSi及びPDMSの縁部に見える密着によって証明されるようにSiとPDMSの間の優れた接着、及び起伏構造の位置とこれらの穴の間に相関の無いことを強調している。 These images, high periodicity of the waveform pattern, excellent adhesion, and relief structure between the Si and PDMS as evidenced by contact appear at the edge near the Si and PDMS of holes etched in Si position and emphasizes that there is no correlation between these holes. 3.8%の熱予備歪みで形成された、PDMS上の様々な厚さ(55、100、260、320nm)の2D波形Siナノメンブレンの光学顕微鏡写真(a)及び短波長及び振幅のSi厚さへの依存性(b)を示す図である。 Formed in 3.8% heat preliminary distortion, optical micrograph (a) and Si thick short wavelength and amplitude of the 2D waveform Si nano membranes of varying thickness (55,100,260,320nm) on PDMS is a diagram showing dependency (b) to is. (a)は、3つの異なる向きに加えられた異なる一軸歪みを受ける2D波形Siナノメンブレンの光学顕微鏡写真を示す図である。 (A) is a diagram showing an optical micrograph of 2D waveform Si nano membranes experience different uniaxial strain applied to the three different orientations. これらのサンプルは、3.8%の熱予備歪みで形成された、PDMS上の100nmの厚さのSiメンブレンから成る。 These samples were formed in 3.8% heat preliminary strain of Si membrane having a thickness of 100nm on the PDMS. これらの像は、伸張前の弛緩状態(上のフレーム)、伸張後の弛緩状態(下のフレーム)、及び1.8%(中、上のフレーム)及び3.8%(下、中のフレーム)の一軸に加えられた引っ張り歪みで集められた。 These images, relaxed state before stretching (top frame), relaxed state (the lower frame) after stretching, and 1.8% (in, upper frame) and 3.8% (below, frames in ) were collected in the tensile strain is applied to the uniaxial. (b)は、3つの異なる方向に加えられた歪みへの短波長の依存性を示す図である。 (B) is a diagram showing a short wavelength dependence on strain applied to the three different directions. 2D波形Siナノメンブレンの異なる領域のAFM像を示す図であり、メンブレンの縁に近い領域(上フレーム)、この縁部分から僅に取り除かれた領域(中フレーム)、及びメンブレンの中心近くの領域(下フレーム)の1D波形ジオメトリ特性を示している。 Is a view showing an AFM image of different 2D waveform Si nano membrane region, a region close to the edge of the membrane (upper frame), a region that has been removed in small quantity from the edge portion (middle frame), and near the center area of ​​the membrane It shows a 1D waveform geometry characteristics of (lower frame). このサンプルは、3.8%の熱予備歪みで形成された、PDMS上の100nmの厚さのSiメンブレンから成った。 This sample was formed with 3.8% heat preliminary strain consisted Si membrane having a thickness of 100nm on the PDMS. 1000μmの長さ及び100、200、500、及び1000μmの幅を持った2D波形Siナノメンブレンの光学顕微鏡写真を示す図である。 Length of 1000 .mu.m and 100, 200, 500, and is a diagram showing an optical micrograph of a 2D waveform Si nano membrane having a width of 1000 .mu.m. これらのメンブレン全ては100nmの厚さを持ち、2.3%(a)及び4.8%(b)の熱予備歪みを持った同じPDMS基板上に形成された。 All these membranes have a thickness of 100 nm, formed in 2.3% (a) and the same PDMS substrate having a thermal preliminary strain of 4.8% (b). (c)は、同様なメンブレンについて、縁効果長の予備歪みへの依存性を示す。 (C), for the same membrane, it shows the dependence of the pre-distortion of the edge effect length. 異なる形:(a)円、(b)楕円、(c)六角形、及び(d)三角形の2D波形Siナノメンブレンの光学顕微鏡写真を示す図である。 Different forms: (a) yen is a diagram showing a (b) an ellipse, (c) hexagons, and (d) optical micrograph of 2D waveform Si nano membrane triangle. これらのメンブレン全ては100nmの厚さを持ち、4.8%の熱予備歪みを持ったPDMS上に形成された。 All these membranes have a thickness of 100 nm, formed on PDMS having a thermal preliminary strain of 4.8%. 縁効果を利用して、平らなアイランドの相互接続アレイで2D伸縮性を与えるように設計された形を持ったSiナノメンブレンの波形構造の光学顕微鏡写真を示す図である。 By utilizing the edge effect is a diagram showing an optical micrograph of the corrugations of Si nano membrane having a designed shape to provide 2D stretchy flat island interconnection array. ここで図示された両方の場合に、Siは厚さ100nmであり、正方形は100×100μmであり、リボン接続は30×150μmの線である。 In both of the illustrated here, Si is the thickness 100 nm, the square is a 100 × 100 [mu] m, the ribbon connection is a line of 30 × 150 [mu] m. 予備歪みは2.3%(a、e)及び15%(c、g)である。 Preliminary strain is 2.3% (a, e) and 15% (c, g). (a、c、e、g)のリボン及び正方形を示す選ばれた領域のSEM像(75°の傾き角度)は、(b、d、f、h)にそれぞれ示されている。 (A, c, e, g) (inclination angle of 75 °) ribbon and SEM images of the selected region indicates the square are indicated respectively (b, d, f, h) the. 高倍率SEM像の差し込み図は、b及びdの起伏の隆起領域を示す。 Inset high magnification SEM image shows the raised area of ​​the undulations of b and d. PDMS基板の起伏上の2D波形Siナノメンブレン(厚さ100nm、4×5mm 、及び熱予備歪み3.8%)のサンプル(上のフレーム)の写真、及び(i)縁部の1D起伏、(ii)内部領域のヘリンボン起伏、及び(iii)中心部の無秩序ヘリンボン起伏を示す図である。 PDMS substrate undulations on the 2D waveform Si nano membrane (thickness 100 nm, 4 × 5 mm 2, and heat pre-strain 3.8%) photograph of a sample of (top frame), and (i) the edge of the 1D undulations, (ii) it is a diagram showing a disordered herringbone undulations herringbone relief, and (iii) the center of the interior region. 目盛りバーは50μmである。 Scale bar is 50μm. ヘリンボン起伏構造の特徴的な長さを示す概略図である。 It is a schematic diagram showing the characteristic length of the herringbone relief structure. ヘリンボン及び1D起伏に加えられた熱予備歪みの関数としてSi歪みを示す図である。 Is a diagram showing an Si distortion as a function of the thermal pre-strain applied to the herringbone and 1D undulations. Si歪みは、ε Si =(L−λ)/λによって実験的に測定された。 Si strain was measured experimentally by ε Si = (L-λ) / λ. ここで、L及びλは、AFM表面プロファイルの表面及び水平距離である。 Here, the L and lambda, the surface and the horizontal distance of the AFM surface profile. 伸縮試験(およそのε st =4.0%)のサイクル後のヘリンボン起伏の光学顕微鏡像を示す図である。 Stretch test is a diagram showing an optical microscope image of herringbone relief after cycles (approximate ε st = 4.0%). 試験サンプルは、厚さ100nmのSiメンブレン及び3.8%の二軸熱予備歪みで準備された。 Test samples were prepared by Si biaxial heat preliminary distortion of the membrane and 3.8% of the thickness 100 nm. ヘリンボン起伏は、メンブレンのクラックから生じたいくつかの欠陥を除いて、15回までの伸縮試験のサイクルの後で元のものと全く同じような構造を持つように回復された。 Herringbone undulations, except for a few defects resulting from cracks of the membrane were recovered to have exactly the same structure as that of the original after the expansion test cycle up to 15 times. 一軸引っ張り歪みを加えることによるヘリンボン起伏の「広がり」を示す概略図である。 It is a schematic diagram showing the "spread" of the herringbone relief by adding a uniaxial tensile strain. 圧縮歪みε cpは、引っ張り歪みε stに対するポアソン効果によっている。 Compressive strain ε cp is, it is by Poisson effect on the tensile strain ε st. 二軸伸縮試験としての加熱冷却プロセス中におけるヘリンボン起伏のモルフォロジ変化の光学顕微鏡像を示す図である。 Is a diagram showing an optical microscope image of morphological changes in herringbone undulations during heating and cooling process as a biaxial stretching test. 試験サンプルは、厚さ100nmのSiメンブレン及び2.9%の二軸熱予備歪みで準備された。 Test samples were prepared by Si biaxial heat preliminary distortion of the membrane and 2.9% of the thickness 100 nm. 構造化波形マスタ上への堆積に続いて、そのマスタでスタンプを成形し、スタンプを硬化し、それによって、緩めと同時に電極をマスタに転写することを使った、波形伸縮性電極の製作の1つの方法を要約する図である。 Following deposition on the structured waveforms master, shaping the stamped at the master, and curing the stamp, thereby using it for transferring simultaneously the electrode to the master and loosened, 1 fabrication waveform stretchable electrodes One method is a diagram summarizing the. 図54の方法と組み合わされた図4の方法によって準備された波形PDMS上の伸縮性金属電極(Au、厚さ300nm)の像を示す図である。 Expandable metal electrodes (Au, thickness 300 nm) on the waveform PDMS prepared by the method of FIG. 4 in combination with the method of FIG. 54 is a diagram showing an image of. 下のパネルは、加えられた引っ張り歪み(30%まで)の関数としての伸縮性波形金属電極の測定電気抵抗のデータのグラフである。 Lower panel, a graph of data measured electrical resistance of the stretchable corrugated metal electrodes as a function of the applied tensile strain (up to 30%). 可撓性、伸縮性iLEDストリップランプを作るための本方法の応用の例を示す図である。 Flexibility is a diagram showing an example of an application of the method for making the elastic iLED strip lamp. (A)は、大きな曲げの可能なデバイスを示す光学顕微鏡写真であり、この例では曲げ半径は0.85cmである。 (A) is an optical micrograph showing a device capable of large bending, in this example the bending radius is 0.85 cm. (B)は、波形PDMS基板上の伸縮性金属を示す断面図(上のパネル、目盛りバー40μm)及び上面図(下のパネル、目盛りバー30mm)である。 (B) is a sectional view showing the expandable metal on the waveform PDMS substrate (top panel, the scale bar 40 [mu] m) and a top view (bottom panel, the scale bar 30 mm). 金属は、物理的特性の顕著な劣化なしに約30%伸張することができる。 The metal may be stretched about 30% without significant degradation of physical properties. (C)は、PDMS(Bに示される)上の正弦波形金属相互接続の波長(正方形、左の軸)及び振幅(円、右の軸)に及ぼす局部歪みの影響を示すグラフである。 (C) is a graph showing the effect of local distortions on the PDMS wavelength of the sine wave metal interconnects on (shown in B) (squares, left axis) and amplitude (circles, right axis). 歪みが大きくなるにつれて、金属の波長の対応する増加及び振幅の対応する減少がある。 As the strain increases, there is a corresponding decrease in gain and amplitude corresponding wavelength of the metal. 異種3次元エレクトロニクスに対する、印刷された半導体ナノ材料をベースにした取組み方法を示す概略図である。 To the heterologous 3D electronics is a schematic diagram showing a method to initiatives based on printed semiconductor nanomaterials. このプロセスは、ソース基板に別々に形成されたナノチューブ、ナノワイヤ、ナノリボン又は他の活性ナノ材料の収集物を共通デバイス基板に繰り返し転写印刷して、極薄多層積重ねジオメトリの相互接続電子回路を生成することを含む。 This process, the source substrate separately formed nanotubes, nanowires, and repeated transfer printing a collection of nanoribbons or other active nanomaterials common device substrate, produces an interconnect electronic circuitry of ultrathin multilayer stack geometry including that. (A)は、印刷されたシリコンナノリボンを半導体として使用する単結晶シリコン金属酸化物電界効果トランジスタ(MOSFET)のアレイの3次元多層積重ねの光学顕微鏡写真を示す図である。 (A) is a diagram showing an optical micrograph of the three-dimensional multi-layer stacked array of single crystal silicon metal oxide field effect transistor (MOSFET) that uses a printed silicon nanoribbons as a semiconductor. この像の下(1stと表示されている)、中(2ndと表示されている)及び上(3rdと表示されている)の部分は、デバイスの1層、2層及び3層の領域にそれぞれ対応する。 The lower part of the image (denoted as 1st), middle (labeled 2nd) and upper (labeled 3rd), the first layer of the device, respectively in the region of the two-layer and three-layer corresponding. (B)は、概略断面図(上)及び斜視図(下)である。 (B) is a schematic cross-sectional view (top) and a perspective view (bottom). S、D、及びGは、ソース、ドレイン及びゲート電極をそれぞれ指示する(全て金色で示されている)。 S, D, and G (indicated by all gold) source, respectively instructs the drain and gate electrodes. 淡い青色及び暗青色領域は、シリコンリボンのドープされた領域及びドープされない領域に対応する。 Pale blue and dark blue areas correspond to the areas not doped regions and doped silicon ribbon. 紫色の層はSiO ゲート誘電体である。 A layer of purple are SiO 2 gate dielectric. (C)は、(A)及び(B)に示されたものと同様なデバイス基板について共焦点顕微鏡によって集められた3次元像(左のフレーム:上面図;右のフレーム:斜視図)を示す図である。 (C) is, (A) and that shown in (B) and a three-dimensional image collected by the confocal microscopy for similar devices substrates:;: shows (left frame perspective top view the right frame) it is a diagram. それらの層は、見やすくするためにカラー化されている(金色:一番上の層;赤色:中間の層;青色:下の層、シリコン:灰色)。 The layers are colored for clarity (gold: top layer; red: middle layer; blue: the layer below, the silicon: gray). (D)は、それらの層の各々のSiMOSFETの電流−電圧特性を示す図であり、優れた性能(470±30cm /Vsの移動度)及び特性の良好な均一性を示している。 (D), each of SiMOSFET current of the layers - a diagram showing the voltage characteristics show a good uniformity of excellent performance (470 mobility of ± 30cm 2 / Vs) and properties. チャネル長及び幅は、それぞれ19及び200μmである。 The channel length and width are 19 and 200μm, respectively. (A)は、3層積重ねの中にGaNナノリボンHEMT、SiナノリボンMOSFET及びSWNTネットワークTFTを含んだ3次元異種集積化電子デバイスの光学顕微鏡写真を示す図である。 (A) is a diagram showing an optical micrograph of a GaN nanoribbons HEMT, Si nanoribbons MOSFET and 3D heterogeneous integration electronic device including a SWNT network TFT in the three-layer stack. (B)は、共焦点顕微鏡によって集められた3次元像を示す図である。 (B) is a diagram showing a three-dimensional image collected by the confocal microscope. それらの層は、見やすくするためにカラー化されている(金色:一番上の層、SiMOSFET;赤色:中間の層、SWNT TFT;青色:下の層)。 The layers are colored for clarity (gold: top layer, a Si MOSFET; Red: intermediate layer, SWNT TFT; blue: lower layer). (C)は、第1の層のGaNデバイス(それぞれ20、170及び5μmのチャネル長、幅及びゲート幅)、第2の層のSWNTデバイス(それぞれ50及び200μmのチャネル長及び幅)、及び第3の層のSiデバイス(それぞれ19及び200μmのチャネル長及び幅)の電気的特性を示す図である。 (C) is, GaN devices of the first layer (channel length, respectively 20,170 and 5 [mu] m, a width and a gate width), SWNT device of the second layer (the channel length and width, respectively 50 and 200 [mu] m), and the is a diagram showing the electrical properties of the third layer Si devices (channel length and width, respectively 19 and 200 [mu] m). (D)は、各層のデバイスの正規化トランスコンダクタンス(gm/gom)をプラスチック基板の曲げ半径(左)の関数として示す図である(黒色正方形:SiMOSFET;赤色円:SWNT TFT;緑色三角形:GaN HEMT)。 (D) the normalized transconductance of each layer of the devices (gm / gom) is a diagram as a function of the bending of the plastic substrate radius (left) (black squares: a Si MOSFET; red circle: SWNT TFT; green triangles: GaN HEMT). 曲げられたシステム及びプロービング装置の像(右)。 Image of the bent system and probing system (right). (A)は、ポリイミド基板上の3DシリコンNMOSインバータの印刷アレイの像を示す図である。 (A) is a diagram showing an image of printing an array of 3D silicon NMOS inverter on the polyimide substrate. インバータは、電気的なビア構造によって相互接続された、2つの異なるレベルのMOSFET(4μmのチャネル長、6.7のロード対ドライバ幅比、及び200μmのドライバ幅)から成る。 Inverters, by electrical via structure are interconnected, two different levels of the MOSFET made of (4 [mu] m channel length of 6.7 Load vs. driver width ratio, and 200μm drivers width). 右上の像は、左のフレームに赤いボックスで示された領域の拡大図を示す。 Top right image shows an enlarged view of the indicated by the red box to the left of the frame area. 右下のグラフは、一般的なインバータの伝達特性を示す。 Graph in the lower right shows the transfer characteristics of a typical inverter. (B)は、pチャネルSWNTTFT(それぞれ30及び200μmのチャネル長及び幅)及びnチャネルSi MOSFET(それぞれ75及び50μmのチャネル長及び幅)を使用する印刷された相補形インバータの伝達特性を示す図である。 (B) is a diagram showing a transfer characteristic of the printed complementary inverter using a p-channel SWNTTFT (channel length and width, respectively 30 and 200 [mu] m) and n-channel Si MOSFET (channel length and width, respectively 75 and 50 [mu] m) it is. 差し込み図は、インバータの光学顕微鏡写真(左)及び回路図(右)を示す。 Inset shows an optical micrograph of the inverter (left) and circuit diagram (right). (C)は、850nmの赤外光源を用いた暗から11μWまでの異なるレベルの照度での、Si MOSFET(それぞれ9及び200μmのチャネル長及び幅)と共に集積化されたGaAsMSM(それぞれ10及び100μmのチャネル長及び幅)の電流−電圧応答を示す図である。 (C) is of 850nm in the infrared light source of dark 11μW to different levels using the illuminance, Si MOSFET integrated GaAs MSM (10 and 100μm, respectively with (respectively 9 and the channel length and width of 200 [mu] m) channel length and width) of the current - a diagram showing the voltage response. 差し込み図は光学像及び回路図を示す。 Inset showing an optical image and a circuit diagram. 約1μmの範囲内に位置合せすることが可能な、転写印刷用の自動化ステージの像を示す図である。 Which can be aligned within a range of about 1 [mu] m, is a diagram showing an image of automation stage for transfer printing. (A)は、ポリイミド基板上のSi MOSFET及びGaNHEMTの3次元異種集積化アレイの光学顕微鏡写真を示す図である。 (A) is a diagram showing an optical micrograph of the three-dimensional heterogeneous integration arrays of Si MOSFET and GaNHEMT on a polyimide substrate. 右の差し込み図は、断面概略図を示す。 Right inset shows a cross-sectional schematic view. 電極(金色)、SiO (PEO;紫色)、Si(淡い青色:ドープされていない;暗青色:ドープされている)、GaN(暗緑色:オーム性コンタクト;淡い緑色:チャネル)、ポリイミド(PI;茶色)及びポリウレタン(PU;黄褐色)が全て示されている。 Electrode (gold), SiO 2 (PEO; violet), Si (pale blue: not doped; dark blue: is doped), GaN (dark green: ohmic contact; light green: Channel), polyimide (PI ; brown) and polyurethane (PU; tan) are all shown. (B)は、一般的なSiMOSFET(それぞれ19及び200μmのチャネル長及び幅)及びGaN HEMT(それぞれ20、170μm及び5μmのチャネル長、幅及びゲート幅)の電流−電圧特性を示す図である。 (B), the current common a Si MOSFET (channel length and width, respectively 19 and 200 [mu] m) and GaN HEMT (channel length of each 20,170μm and 5 [mu] m, a width and a gate width) - is a graph showing voltage characteristics. 左のフレームのSi及びGaNのデータは、V dd =0.1V及びV dd =2Vでそれぞれ測定された。 Si and GaN data of the left frame were measured respectively by V dd = 0.1 V and V dd = 2V. (A)は、ポリイミド基板上のSi MOSFET及びSWNTTFTの3次元異種集積化アレイの光学顕微鏡写真を示す図である。 (A) is a diagram showing an optical micrograph of the three-dimensional heterogeneous integration arrays of Si MOSFET and SWNTTFT on a polyimide substrate. 右の差し込み図は、断面概略図を示す。 Right inset shows a cross-sectional schematic view. 電極(金色)、エポキシ(シアン)、SiO2(PEO;紫色)、Si(淡い青色:ドープされていない;暗青色:ドープされている)、SWNT(灰色)、ポリイミド(PI;茶色)、及び硬化されたポリイミド(黄褐色)が全て示されている。 Electrode (gold), epoxy (cyan), SiO2 (PEO; violet), Si (pale blue: not doped; dark blue: is doped), SWNT (gray), polyimide (PI; brown), and curing polyimide (tan) is shown all. (B)は、一般的なSWNTTFT(それぞれ75μm及び200μmのチャネル長及び幅)及び一般的なSiMOSFET(それぞれ19μm及び200μmのゲート長及びチャネル幅)の電流−電圧特性を示す図である。 (B), the current common SWNTTFT (channel length and width, respectively 75μm and 200 [mu] m) and a general a Si MOSFET (gate length and channel widths of 19μm and 200 [mu] m) - is a graph showing voltage characteristics. 左のフレームのSWNT及びSiのデータは、V dd =−0.5V及びV dd =0.1Vでそれぞれ測定された。 Data SWNT and Si in the left frame were measured respectively by V dd = -0.5 V and V dd = 0.1V. (A)は、ポリイミド基板上のSi MOSFET、SWNTTFT及びGaN HEMTの3次元異種集積化アレイを示す断面概略図である。 (A) is a cross-sectional schematic view showing Si MOSFET on a polyimide substrate, a three-dimensional heterogeneous integration array SWNTTFT and GaN HEMT. (B)は、Si MOSFET(チャネル幅=200μm、黒色の線:チャネル長=9μm、赤色:14μm、緑色:19μm、青色:24μm)のいくつかの伝達特性、実効移動度及びオン/オフ比を示す図である。 (B) is, Si MOSFET (channel width = 200 [mu] m, black lines: channel length = 9 .mu.m, red: 14 [mu] m, Green: 19 .mu.m, Blue: 24 [mu] m) some transfer characteristic, the effective mobility and on / off ratio It illustrates. (C)は、SWNT TFT(チャネル幅=200μm、黒色の線:チャネル長=25μm、赤色:50μm、緑色:75μm、青色:100μm)のいくつかの伝達特性、実効移動度及びオン/オフ比を示す図である。 (C) is, SWNT TFT (channel width = 200 [mu] m, black lines: channel length = 25 [mu] m, red: 50 [mu] m, Green: 75 [mu] m, Blue: 100 [mu] m) some transfer characteristic, the effective mobility and on / off ratio It illustrates. (D)は、GaNHEMT(それぞれ20μm、170μm及び5μmのチャネル長、幅及びゲート幅)の伝達特性、トランスコンダクタンス及びオン/オフ比を示す図である。 (D) are diagrams showing GaN HEMT (each 20 [mu] m, the channel length of 170μm and 5 [mu] m, width and gate width) transfer characteristic of the transconductance and the on / off ratio. (A)は、シリコンウェーハ基板に作られたSWNT−SiCMOSインバータの断面の概略構造を示す図である。 (A) is a diagram showing the schematic structure of a cross section of the SWNT-Si CMOS inverter made in the silicon wafer substrate. (B)は、CMOSインバータを形成するnチャネルSi MOSFET及びpチャネルSWNT TFTの伝達及びI−V特性を示す図である。 (B) is a diagram showing the transmission and the I-V characteristic of the n-channel Si MOSFET and p-channel SWNT TFT forming the CMOS inverter. (C)は、インバータの計算された伝達特性及びSi及びSWNTトランジスタのI−V特性を示す図である。 (C) is a diagram showing an I-V characteristic of the calculated transfer characteristics and Si and SWNT transistors of the inverter. (A)は、ポリイミド基板上に作られたGaAs MSM−SiMOSFET IR検出器の断面の概略構造及び回路図を示す図である。 (A) is a diagram showing the schematic structure and a circuit diagram of a cross-section of a GaAs MSM-SiMOSFET IR detector fabricated on a polyimide substrate. (B)は、GaAs MSM IR検出器(L=10μm、W=100μm)の電流−電圧特性及び3V供給でのSi MOSFET(L=9μm、W=200μm)の伝達及びI−V特性を示す図である。 (B) is, GaAs MSM IR detector (L = 10μm, W = 100μm) of the current - shows the transmission and the I-V characteristic of the voltage characteristics and Si MOSFET (L = 9μm, W = 200μm) at 3V supply it is. (C)は、GaAs MSMの計算されたIV特性及び3V供給での、Si MOSFETと共に集積化されたGaAsMSMのI−V応答を示す図である。 (C) is at the computed IV characteristics and 3V supply GaAs MSM, a diagram showing the IV response of GaAsMSM which is integrated with Si MOSFET. 変形可能な基板に部分的に付着された光学微細構造の制御されたバックリングによって生成された光学デバイス(導波路アレイ)を模式的に示す図である。 Deformable substrate partially deposited optical devices produced by controlled buckling of the optical microstructures (waveguide array) is a diagram schematically showing. 変形可能な基板に部分的に付着された伝導性微細構造の制御されたバックリングによって生成された機械デバイス(例えば、加速度計/圧力センサ)を模式的に示す図である。 Mechanical devices produced by controlled buckling of partially the deposited conductive microstructure deformable substrate (e.g., an accelerometer / pressure sensor) is a diagram schematically showing. 変形可能な基板に部分的に付着された熱抵抗微細構造の制御されたバックリングによって生成された熱デバイス(超小型ボロメータ)を模式的に示す図である。 Thermal device produced by controlled buckling of partially deposited thermal resistance microstructure deformable substrate (micro bolometer) is a diagram schematically showing.

発明の詳細な説明 Detailed Description of the Invention

[00135]「伸縮性」は、材料、構造、デバイス又はデバイスコンポーネントの破砕することなしに歪むことができる能力を意味する。 [00135] "stretch" means the material, structure, the ability to distort without breaking the device or device component. 例示の実施形態では、伸縮性材料、構造、デバイス又はデバイスコンポーネントは、破砕することなしに約0.5%よりも大きな歪みを、いくつかの応用では好ましくは破砕することなしに約1%よりも大きな歪みを、いくつかの応用ではいっそう好ましくは破砕することなしに約3%よりも大きな歪みを受けることができる。 In the illustrated embodiment, stretchable material, structure, device or device component, a large distortion than about 0.5% without fracturing, some more than about 1% without preferably crushed in applications the big distortions can be subjected to a large distortion than about 3% without more preferably crushed in some applications.

[00136]「コンポーネント」は、デバイスで使用される材料又は個々のコンポーネントを意味するように広く使用される。 [00136] "component" widely used to mean a material or individual components used in the device. 「相互接続」は、コンポーネントの1つの例であり、コンポーネントとの電気接続又はコンポーネント間の電気接続を確立することができる電気伝導性材料を意味する。 "Interconnect" is one example of a component refers to the electrically conductive material capable of establishing an electrical connection between electrical connections or components of a component. 特に、相互接続は、離れている及び/又は互いに相対的に動くことができるコンポーネント間に電気的接触を確立することができる。 In particular, the interconnect may establish electrical contact between components can move relatively and and / or each other away. 望ましいデバイス仕様、動作及び応用に依存して、相互接続は適切な材料から作られる。 Desired device specifications, depending on the operation and application, interconnections are made from a suitable material. 高伝導性が要求される応用では、銅、銀、金、アルミニウム及び同様なもの、合金を含みこれらに限定されない一般的な相互接続金属が使用されることがある。 In applications where high conductivity is required, copper, silver, gold, aluminum and like, sometimes general interconnect metal which is not limited to comprise alloy is used. 適切な伝導性材料は、シリコン、酸化インジウム錫又はGaAsのような半導体を含むことがある。 Suitable conductive materials may include silicon, a semiconductor such as indium tin oxide or GaAs.

[00137]「半導体」は、非常に低い温度で絶縁体であるが、約300ケルビンの温度でかなりの電気伝導性を持つどんな材料でも意味する。 [00137] "semiconductor" is the insulator at a very low temperature, means any material having a significant electrical conductivity at a temperature of about 300 Kelvin. 本説明では、半導体という用語の使用は、マイクロエレクトロニクス及び電子デバイスの技術分野におけるこの用語の使用と一致する意図である。 In the present description, use of the term semiconductor is intended to be consistent with the use of this term in the art of microelectronics and electronic devices. 本発明で有用な半導体は、シリコン、ゲルマニウム及びダイアモンドなどの元素半導体と、SiC及びSiGeのようなIV族化合物半導体、AlSb、AlAs、Aln、AlP、BN、GaSb、GaAs、GaN、GaP、InSb、InAs、InN、及びInPのようなIII−V族半導体、Al Ga 1−x AsのようなIII−V族三元半導体合金、CsSe、CdS、CdTe、ZnO、ZnSe、ZnS、及びZnTeのようなII−VI族半導体、I−VII族半導体CuCl、PbS、PbTe、及びSnSのようなIV−VI族半導体、PbI 、MoS 、及びGaSeのような層半導体、CuO及びCu Oのような酸化物半導体などの化合物半導体と、を含むことができる。 Useful semiconductor in the present invention, silicon, and elemental semiconductors such as germanium and diamond, SiC and group IV compound semiconductors such as SiGe, AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN, and the III-V semiconductors such as InP, Al x Ga 1-x III-V group ternary semiconductor alloys such as as, CsSe, CdS, CdTe, ZnO, ZnSe, ZnS, and as ZnTe a group II-VI semiconductor, I-VII semiconductors CuCl, PbS, PbTe, and group IV-VI semiconductors such as SnS, PbI 2, MoS 2, and the layer semiconductors such as GaSe, as CuO and Cu 2 O a compound semiconductor such as Do oxide semiconductor may include. 半導体という用語は、真性半導体と、p型ドーピング材料及びn型ドーピング材料を持っている半導体を含めて、与えられた用途又はデバイスに有用な有益な電子特性を実現するように1つ又は複数の選ばれた材料がドープされた不純物半導体とを含む。 The term semiconductor is an intrinsic semiconductor, including a semiconductor that has a p-type doped material and n-type doping materials, one to achieve a useful beneficial electronic properties to a given application or device or a plurality of selected material comprises a doped impurity semiconductor. 半導体という用語は、半導体及び/又はドーパントの混合物を含む複合材料を含む。 The term semiconductor includes a composite material comprising a mixture of a semiconductor and / or dopants. 本発明のいくつかの応用に有用な特定の半導体材料には、Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP、及びGaInAsPがあるが、これらに限定されない。 Some particular semiconductor materials useful in applications of the present invention, Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO , ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, and there is a GaInAsP, these but it is not limited to. 多孔質シリコン半導体材料は、発光ダイオード(LED)及び固体レーザなどのセンサ及び発光材料の分野での本発明の応用に有用である。 Porous silicon semiconductor materials are useful in applications of the present invention in the field of light emitting diodes (LED) and a sensor and a light emitting material such as a solid state laser. 半導体材料の不純物は、半導体材料自体又は半導体材料に付与された任意のドーパント以外の原子、元素、イオン及び/又は分子である。 Impurity semiconductor materials, any dopant atoms other than the elements given to the semiconductor material itself or a semiconductor material, an ion and / or molecules. 不純物は、半導体材料の電気的特性にマイナスの影響を及ぼす可能性のある半導体材料中に存在する望ましくない材料であり、酸素、炭素、及び重金属を含めた金属があるが、これらに限定されない。 Impurities are undesirable materials present in semiconductor material with a negative impact on the electrical properties of semiconductor materials, oxygen, carbon, and there is a metal including heavy metals, but not limited to. 重金属不純物には、周期律表の銅と鉛の間の元素のグループ、カルシウム、ナトリウム、及び全てのイオン、化合物及び/又はそれらの錯体があるが、これらに限定されない。 The heavy metal impurities, a group of elements between copper and lead in the periodic table, calcium, sodium, and all ions, compounds and / or there are those complexes, but are not limited to.

[00138]「半導体要素」及び「半導体構造」は、本説明では同義に使用され、任意の半導体材料、組成又は構造を広く意味し、高品質単結晶及び多結晶半導体、高温処理によって製作された半導体材料、ドープされた半導体材料、有機及び無機半導体、及び、1つ又は複数の追加半導体コンポーネント及び/又は、誘電体層又は材料及び/又は伝導層又は材料などの非半導体コンポーネントを持っている複合半導体材料及び構造を特に含む。 [00138] "semiconductor element" and "semiconductor structure", in this description are used interchangeably, any semiconductor material, means broadly a composition or structure, high-quality single-crystal and polycrystalline semiconductor, which is produced by high-temperature treatment semiconductor material, a doped semiconductor material, organic and inorganic semiconductors, and one or more additional semiconductor components and / or composite that has a non-semiconductor components, such as dielectric layer or material and / or conductive layer or material semiconductor materials and structures including in particular.

[00139]「伸縮性」である相互接続は、本明細書では、デバイスコンポーネントへの電気接続又はデバイスコンポーネントからの電気伝導に悪影響を及ぼすことなしに、1つ又は複数の方向で、伸張、曲げ及び/又は圧縮のような様々な力及び歪みを受けることができる相互接続を広く意味するように使用される。 [00139] interconnect is "stretchable", as used herein, without adversely affecting the electrical conduction from the electrical connection or device component to a device component, in one or more directions, stretching, bending and / or be subjected to various forces and distortions such as compressed is used to mean broadly the interconnection possible. したがって、伸縮性相互接続は、GaAsなどの比較的壊れやすい材料から形成されてよく、それにもかかわらず、相互接続のジオメトリ形態のせいでかなりの変形力(例えば、伸張、曲げ、圧縮)にさらされたときでも、依然として連続した機能が可能である。 Thus, stretchable interconnect may be formed from a relatively fragile material such as GaAs, nevertheless, a considerable deformation force due to the geometry form of interconnection (e.g., stretching, bending, compression) further to have been in time, it is possible to still continuous function. 例示の実施形態では、伸縮性相互接続は、破砕することなしに約1%、10%又は約30%よりも大きな歪みを受けることができる。 In the illustrated embodiment, stretchable interconnect about 1% without fracturing, can be subjected to a large distortion than 10% or about 30%. ある例では、相互接続の少なくとも一部分が接着されている下のエラストマ基板を伸張させることによって、歪みが、生成される。 In one example, by stretching the elastomeric substrate beneath at least a portion of the interconnect is bonded, distortion is generated.

[00140]「デバイスコンポーネント」は、電気、光、機械又は熱デバイスの中の個々のコンポーネントを広く意味するように使用される。 [00140] "device component" electrical, optical, is used to mean broadly the individual components in the mechanical or thermal device. コンポーネントは、フォトダイオード、LED、TFT、電極、半導体、他の光収集/検出コンポーネント、トランジスタ、集積回路、デバイスコンポーネントを受け入れることができるコンタクトパッド、薄膜デバイス、回路要素、制御要素、マイクロプロセッサ、トランスデューサ、及びそれらの組合せの1つ又は複数であることがある。 Component, photodiode, LED, TFT, electrodes, semiconductor, other light collection / detection components, transistors, integrated circuits, the contact pads can accept the device components, thin film devices, circuit elements, control elements, a microprocessor, the transducer , and it may be one or more combinations thereof. デバイスコンポーネントは、例えば、金属蒸着、ワイヤボンディング、固体又は伝導性ペーストの塗布など、当技術分野で知られているように1つ又は複数のコンタクトパッドに接続されることがある。 Device components, for example, metal deposition, wire bonding, coating or the like of a solid or conductive paste, may be connected to one or more of the contact pads as known in the art. 電気デバイスは、複数のデバイスコンポーネントを組み込んだデバイスを一般に意味し、大面積エレクトロニクス、プリント配線基板、集積回路、デバイスコンポーネントのアレイ、生物的及び/又は化学的センサ、物理的センサ(例えば、温度、光、放射、その他)、太陽電池又は光起電力アレイ、ディスプレイアレイ、光収集器、システム及びディスプレイを含む。 Electrical device means a device that incorporates a plurality of device components in general, large-area electronics, printed circuit boards, integrated circuits, device components of the array, biological and / or chemical sensors, physical sensors (e.g., temperature, including light, radiation, etc.), solar cell or photovoltaic array, display array, an optical collector, the system and display.

[00141]「基板」は、デバイスコンポーネント又は相互接続を含めてコンポーネントを支持することができる表面を持つ材料を意味する。 [00141] "substrate" refers to a material having a surface capable of supporting the components including the device components or interconnect. 基板に「接着」された相互接続は、基板と物理的に接触し、且つ接着された基板表面に対して実質的に動くことができない相互接続の部分を意味する。 Interconnections are "bonded" to the substrate, contact with the substrate physically means that portion of the interconnection can not move substantially relative to and adhered substrate surface. 対照的に、接着されない部分は、基板に対して実質的に動くことが可能である。 In contrast, a portion not bonded, it is possible to move substantially relative to the substrate. 相互接続の接着されない部分は、一般に、歪みで誘起された相互接続の曲がりなどによる「曲がり形態」を持っているそのような部分に対応する。 Bonded portions not interconnect generally corresponds to the curvature such portions to have a "bending mode" due to the interconnection induced by strain.

[00142]基板と「共形接触」したコンポーネントは、基板を覆い、且つ基板上のレリーフ特徴のパターンによって支配されるパターンを持っている3次元レリーフ特徴を維持するコンポーネントを意味する。 [00142] The substrate and the "conformal contact" with component covers the substrate, and means a component to maintain the three-dimensional relief features that have a pattern that is governed by the pattern of relief features on the substrate.

[00143]この説明の背景では、「曲がり形態」は、力を加えることから生じる湾曲形状を持っている構造を意味する。 [00143] In the background of this description, "bend form" means a structure has a curved shape resulting from the application of a force. 本発明における曲がり構造は、1つ又は複数の折畳み領域、凸形領域、凹形領域、及びこれらの任意の組合せを持つことがある。 Structure bending in the present invention may have one or more folded areas, convex regions, concave region, and any combination thereof. 本発明で有用な曲がり構造は、例えば、コイル形状、しわ形状、バックル状形状及び/又は波形(すなわち、波状)形態で形成されることがある。 Useful bend structure in the present invention are, for example, a coil shape, wrinkle shape, buckle-like shape and / or waveform (i.e., wavy) which may be formed in the form.

[00144]伸縮性曲がり相互接続などの曲がり構造は、曲がり構造が歪みを受けた形状で、重合体及び/又は弾性基板などの可撓性基板に接着されてもよい。 [00144] Sharp structures such as elastic bending interconnect a shape bent structure is subjected to distortion, may be adhered to a flexible substrate such as a polymer and / or elastic substrate. いくつかの実施形態では、曲がりリボン構造などの曲がり構造は、いくつかの応用に好ましい実施形態で約30%以下の歪み、約10%以下の歪み、約5%以下の歪み及び約1%以下の歪みを受けている。 In some embodiments, the bending structure such as bending the ribbon structure, some preferred embodiments about 30% or less strain in applications, about 10% or less strain, about 5% or less strain and less than about 1% It is subject to a distortion of. いくつかの実施形態では、曲がりリボン構造などの曲がり構造は、約0.5%から約30%の範囲から選ばれた歪み、約0.5%から約10%の範囲から選ばれた歪み、約0.5%から約5%の範囲から選ばれた歪みを受けている。 In some embodiments, the bending structure such as bends ribbon structure, strain selected from the range of about 0.5% to about 30%, strain selected from the range of about 0.5% to about 10%, undergoing distortion selected from the range of about 0.5% to about 5%. 代わりに、伸縮性曲がり相互接続は、それ自体可撓性でない基板を含めてデバイスコンポーネントの基板である基板に接着されてもよい。 Instead, the interconnection bend elastic may be bonded to the substrate is a substrate of the device components, including a substrate which is not per se flexible. 基板自体は、平面でもよく、実質的に平面でもよく、曲がっていてもよく、鋭い縁部を持っていてもよく、又はこれらの任意の組合せを持っていてもよい。 Substrate itself may be a plane may be substantially planar, may be curved, may have sharp edges, or may have any combination thereof. 伸縮性曲がり相互接続は、これらの複雑な基板表面形状の任意の1つ又は複数に転写するために利用可能である。 Interconnecting bending elasticity is available for transfer to any one or more of these complex substrate surface shapes.

[00145]「熱接触」は、伝導などによってより高温の材料からより低温の材料への実質的な熱伝達が可能な2つの材料の能力を意味する。 [00145] "thermal contact" refers to the more capable of substantial heat transfer two materials possible from the hot material into the cooler material, such as by conduction. 基板に載っている曲がり構造は、基板と熱接触している領域(例えば、接着領域)及び熱接触していない他の領域(例えば、基板から絶縁された及び/又は物理的に分離された領域)を形成する際に特に有用である。 Structure bend rests on the substrate, the substrate in thermal contact with that region (e.g., the bonding area) and other areas not in thermal contact (e.g., is insulated from the substrate and / or physically separated regions ) is particularly useful in forming.

[00146]相互接続は、そのジオメトリ又は形が破損することなく相互接続の曲がり又は伸張を容易にする限りで、任意の数のジオメトリ又は形を持つことができる。 [00146] interconnects, to the extent to facilitate bending or stretching of the interconnection without the geometry or shape is broken, can have a geometry or form of any number. 一般的な相互接続ジオメトリは、「バックル状」又は「波形」と記述されることがある。 Typical interconnect geometry may be described as "buckle-like" or "wave." 一態様では、相互接続の部分が基板に接着され、接着部分と接着部分の間の領域は接着されていないので、下にある基板の寸法の変化が相互接続にバックル又は起伏を生成するような具合に、下にある変形可能な基板に力を加えて相互接続に力(例えば、歪み)を加えることによって、そのようなジオメトリを得ることができる。 In one embodiment, the bonded portion of the interconnection to a substrate, such as the area between the bonded portion and the bonded portion because not bonded, change in the dimensions of the underlying substrate to produce a buckle or undulations interconnect and so, by applying force (e.g., distortion) in the interconnect by applying a force to the deformable substrate underneath, it is possible to obtain such a geometry. したがって、個々の相互接続は、基板に接着された端部と、基板接着されていない端部間の湾曲中心部分とによって画定されることがある。 Thus, each interconnect an end portion bonded to the substrate, which may be defined by a curved central portion between the end portion which is not a substrate adhesion. 「湾曲」又は「バックル状」は、中心部分に1つ又は複数の追加の接着領域を持つ相互接続などによる比較的複雑な形を意味する。 "Curved" or "buckle-like" refers to the relatively complex shape due to interconnect with one or more additional bonding area in the central portion. 「弧形」は、振幅を持つ一般的な正弦波形を意味し、ここで振幅は、相互接続と基板表面の間の最大離隔距離に対応する。 "Arc" means a general sinusoidal waveform having an amplitude, where the amplitude corresponds to a maximum separation distance between the interconnect and the substrate surface.

[00147]相互接続は、任意の断面形状を持つことができる。 [00147] interconnect can have any cross-sectional shape. 1つの形の相互接続は、リボン状相互接続である。 Interconnection of one form is a ribbon-like interconnection. 「リボン」は、厚さ及び幅を持った実質的な長方形断面を意味する。 "Ribbon" is meant a substantially rectangular cross-section having a thickness and width. 特定の寸法は、相互接続を通しての望ましい伝導性と、相互接続の組成と、隣接したデバイスコンポーネントを電気的に接続する相互接続の数とに依存する。 Specific dimensions will depend on the desired conductivity through the interconnect, the composition of the interconnect, the adjacent device components into a number of electrically interconnected to connect. 例えば、隣接したコンポーネントを接続するブリッジ形態の相互接続は、隣接したコンポーネントを接続する単一相互接続と異なる寸法を持つことがある。 For example, the interconnection bridge configuration to connect the adjacent components may have different dimensions and a single interconnect which connects adjacent components. したがって、寸法は、適切な電気伝導性が生成される限りで、約10μmから1cmの範囲内の幅及び約50nmから1の範囲内の厚さ、又は約0.001から0.1までの範囲の幅と厚さの比又は約0.01の比などのどんな適切な値であってもよい。 Therefore, the dimensions, as far as appropriate electrical conductivity is generated, a range thickness in the range wide and about 50nm in the range of about 10μm to 1 cm 1, or from about 0.001 to 0.1 it may be any suitable value, such as a ratio or about 0.01 the ratio of the width and thickness.

[00148]「エラストマ」は、伸張し又は変形し、それから実質的な永久変形なしに少なくとも部分的に元の形に戻ることができる重合体材料を意味する。 [00148] "elastomer" is stretched or deformed, then it means at least partially polymeric material can return to its original shape without substantial permanent deformation. エラストマ基板は、一般に、実質的に弾性変形を受ける。 Elastomeric substrate are typically undergo substantial elastic deformation. 本発明で有用な例示のエラストマ基板には、エラストマ及びエラストマの複合材料又は混合物、及び弾性を示す重合体及び共重合体があるが、これらに限定されない。 Useful examples of the elastomer substrate in the present invention, a composite material or a mixture of elastomers and elastomers, and there are polymers and copolymers exhibit elastic, but are not limited to. いくつかの方法では、エラストマ基板は、1つ又は複数の主軸に沿った弾性基板の拡大を可能にする機構によって予め歪まされる。 In some methods, the elastomeric substrate is pre-distorted by one or more mechanisms that allow the expansion of the elastic substrate along the major axis. 例えば、予備歪み化は、半球形表面を平らな表面に変えるための半径方向の拡大を含めて、弾性基板を第1の軸に沿って広げることによって行われてもよい。 For example, pre-distortion of, including expansion in the radial direction for changing the hemispherical surface to a flat surface, may be performed by widening the elastic substrate along a first axis. 代わりに、弾性基板は、複数の軸に沿って、例えば、互いに直交して位置決めされた第1及び第2の軸に沿った拡大によって、拡大されてもよい。 Alternatively, the elastic substrate along a plurality of axes, for example, by expanding along the first and second axes that are positioned orthogonal to each other, may be enlarged. 弾性基板の拡大を実現する機構によって弾性基板を予め歪ませる手段には、弾性基板を曲げること、丸めること、屈曲させること、平らにすること、拡大すること、又は別のやり方で変形させることがある。 The means for distorting the elastic substrate in advance by a mechanism for realizing the expansion of the elastic substrate, bending the elastic substrate, rounding, by bending, to flatten, to expand or be deformed in a different way is there. 予め歪ませる手段には、また、弾性基板の温度を上昇させ、それによって弾性基板の熱膨張を可能にすることによって行われる予備歪み化がある。 The means to advance distort, also raises the temperature of the elastic substrate, there is thereby pre-distortion reduction that is performed by allowing the thermal expansion of the elastic substrate. 本発明で有用なエラストマには、限定はされないが熱可塑性エラストマ、スチレン材料、オレフィン材料、ポリオレフィン、ポリウレタン熱可塑性エラストマ、ポリアミド、合成ゴム、PDMS、ポリブタジエン、ポリイソブチレン、ポリ(スチレン−ブタジエン−スチレン)、ポリウレタン、ポリクロロプレン、及びシリコーンがある可能性がある。 Useful elastomers in the present invention include, but are by no although thermoplastic elastomers, styrene materials, olefinic materials, polyolefin, polyurethane thermoplastic elastomers, polyamides, synthetic rubbers, PDMS, polybutadiene, polyisobutylene, poly (styrene - butadiene - styrene) , there may be a polyurethane, polychloroprene, and silicone.

[00149]歪みは、L(静止している)からL+ΔL(加えられた力を受けている)に変化した長さについて、ε=ΔL/Lと定義される。 [00149] strain, the length was changed to L from (stationary) (receiving applied force) L + [Delta] L, defined as ε = ΔL / L. ここで、ΔLは、静止からの変位距離である。 Here, [Delta] L is the displacement distance from the rest. 軸方向歪みは、変位ΔLを生じさせるように基板の軸に加えられた力を意味する。 Axial strain means the force applied to the axis of the substrate to produce a displacement [Delta] L. 歪みは、また、曲げ力、圧縮力、せん断力、及びこれらの任意の組合せなどの他の方向に加えられた力によっても生成される。 Distortion, also bending force, compressive force, shear force, and are also produced by other force applied in the direction of such any combination thereof. 歪み又は圧縮は、また、湾曲表面を平らな表面に伸張させることによって、又はその逆にすることによっても生成されることがある。 Distortion or compression, also by stretching the curved surface to a flat surface, or it may also be generated by the reverse. 「歪みのレベル」は、歪みの大きさを意味し、負(圧縮に対応する)からゼロ(弛緩状態)に正(伸び又は伸張に対応する)まで及ぶことができる。 "Level of distortion" can mean the magnitude of the strain extends to negative positive from (corresponding to the compression) to zero (relaxed state) (corresponding to elongation or stretching).

[00150]「ヤング率」は、与えられた基板の応力と歪みの比を意味する、材料、デバイス又は層の機械的な特性である。 [00150] "Young's modulus" refers to the stress and strain ratio of a given substrate, a mechanical property of a material, device or layer. ヤング率は、次式で与えられてもよい。 Young's modulus may be given by the following equation.

ここで、Eはヤング率であり、L は平衡長さであり、ΔLは、加えられた応力下での長さの変化であり、Fは加えられる力であり、Aは、力が加えられる面積である。 Here, E is the Young's modulus, L 0 is the equilibrium length, [Delta] L is the length change in under applied stress, F is the force exerted, A is the force added is the area that is. ヤング率は、また、次式によってLame定数の項で表されることがある。 Young's modulus, also sometimes expressed in terms of Lame constants by the following equation.

ここで、λ及びμはLame定数である。 Here, λ and μ are Lame constants. 高ヤング率(又は、「高弾性率」)及び低ヤング率(又は、「低弾性率」)は、与えられた材料、層又はデバイスのヤング率の大きさの相対的な記述である。 High Young's modulus (or "high modulus") and low Young's modulus (or "low modulus") is given material, the relative description of the magnitude of Young's modulus of the layer or device. 本発明では、高ヤング率は、低ヤング率よりも大きく、いくつかの応用では好ましくは約10倍であり、他の応用ではいっそう好ましくは約100倍であり、さらに他の応用ではさらにいっそう好ましくは約1000倍である。 In the present invention, a high Young's modulus is greater than the low Young's modulus, preferably about 10-fold in some applications, more preferably in other applications is about 100-fold, even more preferably in still other applications is about 1000 times. 空間的に変化するヤング率を持っているエラストマを重合させることによって、及び/又はそれぞれ異なる位置で異なる弾性を持っている複数の層でエラストマを積み重ねることによって、複雑な表面形状が得られる。 By polymerizing an elastomer that has a Young's modulus that spatially varying, and / or by stacking elastomer by a plurality of layers have different elasticity at different positions, complicated surface shape can be obtained.

[00151]圧縮は、本明細書で、歪みと同じようなやり方で使用されるが、特に、ΔL<0であるように、基板の特有の長さ又は体積を減少させるように働く力を意味する。 [00151] Compression herein, are used in a similar manner as the distortion, in particular, such that [Delta] L <0, meaning the force acting to reduce the characteristic length or volume of the substrate to.

[00152]「破砕する」又は「破砕」は、実質的な電気的伝導性が可能でないような相互接続の物理的な破壊を意味する。 [00152] "fracturing" or "fractured" means a physical destruction of substantially is not possible electrically conductive for such interconnection.

[00153]「接着部位のパターン」は、支持された相互接続が基板との接着領域及び非接着領域を持つように支持基板表面及び/又は相互接続に接着手段を空間的に利用することを意味する。 [00153] "pattern of bond sites" is meant that use spatially adhesive means on the supporting surface of the substrate and / or interconnected such that supported interconnected with adhesive regions and unbonded regions of the substrate to. 例えば、端部が基板に接着され中心部分が接着されていない相互接続。 For example, interconnects the central portion end is adhered to the substrate is not bonded. さらに他の形状制御は、非接着領域が2つの別個の中心部分に分割されるように中心部分の中に追加の接着部位を設けることによって可能である。 Still other shape control is possible by providing an additional adhesive site in the central portion as the non-adhesive region is divided into two separate central portion. 接着手段には、接着剤、接着性先駆物質、溶接、フォトリソグラフィ、光硬化可能重合体があることがある。 The adhesive means, the adhesive, the adhesive precursor, welding, photolithography, there may be light curable polymer. 一般に、接着部位は、様々な技術でパターン形成することができ、基板と特徴(例えば、相互接続)の間に強い接着力を与えることができる表面活性化(W act )領域、及び接着力が比較的弱い表面不活性(W in )領域の観点から説明されることがある。 In general, the adhesion sites can be patterned with a variety of techniques, the substrate and the characteristics (e.g., interconnect) surface activation may provide a strong adhesion between the (W act) regions, and adhesion it may be described in terms of a relatively weak surface passivating (W in) area. 線状に接着性であるようにパターン形成された基板は、寸法W act及びW inに関して説明されることがある。 Substrate that is patterned to adherent linear may be described with respect to the dimension W act and W in. 予備歪みε preの大きさと共に、これらの変数は、相互接続ジオメトリに影響を及ぼす。 With the magnitude of the pre-distortion epsilon pre, these variables affect the interconnect geometry.

[00154]「空間的変化」は、表面にわたって変化する大きさを持つパラメータを意味し、コンポーネントレリーフ特徴の2次元制御を行って、デバイス又はデバイスコンポーネントの湾曲性の空間的制御を行うのに特に有用である。 [00154] "spatial variation" means a parameter having a magnitude that varies across the surface, by performing a two-dimensional control of the components relief features, in particular for performing the spatial control of the bending of the device or device component it is useful.

[00155]「カーボンナノ材料」は、炭素原子を含み、且つ1ナノメートルから1ミクロンの範囲内の少なくとも1つの寸法を持っている構造の種類を意味する。 [00155] "carbon nanomaterial" means at least one type of structure that have dimensions in the range includes carbon atoms, and from 1 nanometer 1 micron. ある実施形態では、カーボンナノ材料の少なくとも1つの寸法は、2nmから1000nmの範囲内にある。 In some embodiments, at least one dimension of the carbon nanomaterial is in the range of 2nm to 1000 nm. カーボンナノ材料には、単層ナノチューブ(SWNT)、多層ナノチューブ(MWNT)、ナノロッド、単層及び/又は多層フラーレン、グラファイト、グラフェン、炭素繊維、炭素膜、炭素ウイスカ、及びダイアモンドのような炭素の同素体、及びこれらの全ての誘導体がある。 The carbon nano material, single-walled nanotubes (SWNT), multi-walled nanotubes (MWNT), nanorod, monolayer and / or multilayer fullerene, graphite, graphene, carbon fibers, carbon film, carbon, such as carbon whisker, and diamond allotropes , and all derivatives thereof.

[00156]「空間的整列」は、互いに相対的に画定された2以上の構造の位置及び/又は向きを意味する。 [00156] "Spatial alignment" means the position and / or orientation of two or more structures that are relatively defined together. 空間的整列構造は、互いに相対的に予め選ばれた位置及び/又は向きを持つことがあり、例えば、1ミクロン以内に、いくつかの応用では好ましくは500ナノメートル以内に、いくつかの応用ではいっそう好ましくは50ナノメートル以内に予め選ばれた位置及び/又は向きを持つことがある。 Spatial alignment structure may have a relatively preselected position and / or orientation to each other, for example, within 1 micron, preferably within 500 nanometers in some applications, in some applications more preferably it may have a pre-selected position and / or orientation within 50 nanometers.

[00157]「異種半導体要素」は、1つ又は複数の他の材料又は構造と組み合わせて半導体を備える多コンポーネント構造である。 [00157] "heterologous semiconductor element" is a multi-component structure comprising a semiconductor in combination with one or more other materials or structures. この説明の背景では、他の材料及び構造は、それが組み合わされる半導体と異なった元素、分子及び複合体、それらの集合体及び粒子を備えることができ、例えば、異なる化学的組成及び/又は物理状態(例えば、結晶状態、半結晶状態又は非晶質状態)を持っている材料及び/又は構造などを備えることができる。 In the context of this description, other materials and structures, semiconductors and different elements it is combined, molecules and complexes, can be provided with their aggregates and particles, for example, different chemical compositions and / or physical state (e.g., a crystalline state, semi-crystalline state or amorphous state), such as materials have and / or structure may comprise a. 本発明のこの態様において有用な異種半導体要素には、ドープされた半導体(例えば、N型及びP型ドーパント)及びカーボンナノ材料又はその膜を含めて他の半導体材料、誘電体材料及び/又は構造、及び伝導材料及び/又は構造と組み合わせた無機半導体構造がある。 Useful heterologous semiconductor element in this embodiment of the invention, a doped semiconductor (e.g., N-type and P-type dopants) and carbon nano material, or other semiconductor materials, including the film, the dielectric material and / or structure , and inorganic semiconductor structure in combination with conductive materials and / or structures. 本発明の異種半導体要素は、均一にドープされた半導体構造などの空間的均質組成を持っている構造を含み、さらに、1次元、2次元又は3次元で空間的に変化する濃度のドーパントを持っている半導体構造(すなわち、半導体要素中の空間的に不均質なドーパント分布)などの空間的不均質組成を持っている構造を含む。 Heterogeneous semiconductor elements of the present invention, uniformly include structures that have spatially homogeneous composition, such as doped semiconductor structure further having a one-dimensional, two-dimensional or three spatially varying concentration of the dopant in dimensions and that the semiconductor structure (i.e., spatially inhomogeneous dopant distribution in the semiconductor element) including have spatially heterogeneous composition, such structures.

[00158]本発明は、以下の限定しない例によってさらに進んで理解される可能性がある。 [00158] The present invention is likely to be understood proceed further examples the following non-limiting. 本明細書で引用された全ての参考文献は、これによって、本明細書の開示と矛盾しない範囲で参照して組み込まれる。 All references cited herein is hereby, incorporated by reference to the extent not inconsistent with the disclosure herein. 本明細書の説明は多くの特殊性を含むが、これらは、本発明の範囲を限定するように解釈されるべきでなく、本発明の現在好ましい実施形態のいくつかの例示を提供するに過ぎないように解釈されるべきである。 Although the description herein contains many specificities, these should not be construed as limiting the scope of the present invention, only providing illustrations of some of the presently preferred embodiments of the present invention It should be interpreted as no. したがって、本発明の範囲は、提供された例ではなく、添付の特許請求の範囲及びその同等物によって決定されるべきである。 Accordingly, the scope of the present invention, rather than the examples provided, but should be determined by the scope and equivalents of the appended claims.

[00159]バックル状又は波形相互接続を作る1つの方法は、図1に全体的に要約されている。 [00159] One method of making a buckle-shaped or corrugated cross-connection is generally summarized in Figure 1. 金属特徴10(相互接続になる金属特徴のような)が基板20上に設けられる。 Metal feature 10 (such as a metal feature that will interconnect) is provided on the substrate 20. 接触金属特徴及び/又は基板表面は、随意に、フォトリソグラフィなどを使って又はシャドウマスクを用いて、付着低減のための処理が行われる。 Contact metal features and / or substrate surface, optionally, with it or shadow mask using photolithography, the process for adhering reduction is performed. 微細機械加工、エッチング及び/又は機械的スクライビングなどによって、特徴10と基板20の間に隔離(クラック)25が入れられる。 Micromachining, such as by etching and / or mechanical scribing, isolation (cracks) 25 is placed between the feature 10 and the substrate 20. 金属特徴10は、コンプライアントエラストマスタンプ30によって回収される。 Metal feature 10 is collected by a compliant elastomeric stamp 30. スタンプ30のその後の変形で、金属特徴10に波形又はバックル状ジオメトリ40が生じる。 In subsequent deformation of the stamp 30, the waveform or buckle-shaped geometry 40 occurs in the metal features 10. 金属特徴10が回収されるとき歪みを受けており、その後で加えられた引っ張りを緩めるスタンプ30によって、又は金属特徴が回収された後でスタンプ30を圧縮することによって、バックルの生成が行われる。 And subject to a distortion when the metal feature 10 is recovered, the stamp 30 is loosened after which the applied tension or by metal feature compresses the stamp 30 after being recovered, the generation of the buckle is performed.

[00160]図1に要約された方法で生成されたバックル状又は波形金属特徴の1つの例が図2に示されている。 [00160] One example of the generated summary manner buckle-shaped or corrugated metal features in FIG. 1 is shown in Figure 2. 図2は、剛性基板から、予備歪み伸縮性PDMSゴム基板30上に回収し、続いて歪みを緩め、それによって、バックリングを誘起することによって形成された伸縮性波形/バックル状電気相互接続40の写真である。 2, the rigid substrate, and harvested onto pre-distortion stretchable PDMS rubber substrate 30, followed by loosening the strain, whereby the elastic wave / buckle-shaped electrical interconnect formed by inducing buckling 40 which is a photograph.

[00161]波形伸縮性電極及び/又は相互接続を生成する方法は、図3に提供されている。 [00161] The method of generating a waveform stretchable electrode and / or interconnect is provided in Figure 3. 図3Aに示されるように、波形特徴22が、例えば微細機械加工プロセスなどによって基板20上に準備される。 As shown in FIG. 3A, the waveform feature 22 is prepared on a substrate 20 such as by micro-machining process. 波形特徴22を持っている表面を有する基板20は、対応する波形表面32を有するエラストマスタンプ30を成形するためのマスタとして働く。 Substrate having a surface that has a waveform feature 22 20 serves the elastomeric stamp 30 having a corresponding corrugated surface 32 as a master for molding. 金属特徴10は、シャドウマスクを通した蒸着及び/又は電着などによって、波形表面32上に堆積される。 Metal feature 10, such as by vapor deposition and / or electrodeposition through a shadow mask, is deposited on corrugated surface 32.

[00162]図4は、滑らかな波形エラストマ基板を製作する1つの方法を提供する。 [00162] Figure 4 provides one method of making a smooth waveform elastomeric substrate. 異方性Si(100)エッチングで、鋭い角24を持つ基板20を形成する(図4B−一番上のパネル)。 Anisotropic Si (100) is etched to form a substrate 20 having a sharp corner 24 (Fig. 4B- top panel). スピンPRで、基板20の鋭い角の付いた谷24にPR26を堆積させて、鋭い角の付いた谷を滑らかにする。 Spin PR, by depositing PR26 valley 24 with a sharp edge of the substrate 20, to smooth the valleys with sharp corners. エラストマスタンプ34が、基板20に押し付けて成形される。 Elastomeric stamp 34 is molded against the substrate 20. スタンプ34は、鋭い角の付いた凹部特徴を持っている。 Stamp 34 has the recess features with sharp corners. 第2のエラストマスタンプ36が、スタンプ34で成形されて、鋭い角の付いたピークを持つスタンプが生成される。 Second elastomeric stamp 36, is molded by stamping 34, the stamp is generated having a peak marked with a sharp corner. スタンプ36は、Su−850を押し付けられ、適切に硬化される。 Stamp 36 is pressed the Su-850, it is suitably cured. スピンPR26で、50の鋭い角の付いた谷を滑らかにする。 In spin PR26, to smooth the valley with a sharp corner of the 50. エラストマ基板30が、滑らかな谷を持つ50に押し付けて成形される。 Elastomeric substrate 30 is molded against the 50 with smooth valleys. 基板30が取り除かれて、波形の滑らかな表面32が現れる。 Substrate 30 is removed, the smooth surface 32 of the waveform appears.

[00163]図54は、波形マスタ上に堆積させ、続いてこのマスタでスタンプを成形し、スタンプを硬化し、それによって、緩めと同時に電極をマスタに転写することによって波形伸縮性電極を製作する1つの方法を要約する。 [00163] Figure 54 is deposited on the waveform master, followed by molding the stamp this master, and curing the stamp, thereby fabricating a waveform stretchable electrodes by transferring simultaneously the electrode to the master and loosening to summarize one method. 図55は、図54の方法と組み合わされた図4の方法で準備された波形PDMS上の伸縮性金属電極(Au、厚さ300nm)の像を示す。 Figure 55 shows an image of expandable metal electrodes (Au, thickness 300 nm) on the waveform PDMS was prepared in a manner combined with Figure 4 in the method of FIG. 54. インターフェース112は、金属特徴10と基板20の間に示されている。 Interface 112 is shown between the metal features 10 and substrate 20. インターフェース112は、下のパネルに示されたスタンプ30による金属特徴10の除去を容易にする材料を備えることができる。 Interface 112 may comprise a material which facilitates removal of the metal feature 10 by the stamp 30 shown in the lower panel. 簡単に言うと、1つの方法は、予め洗浄された2”×3”スライドガラス上で、ガラス表面が完全に覆われるようにSu−8 10の薄いコーティングのスピンオンを使用する。 Briefly, one way is in advance cleaned 2 "× 3" on a glass slide, using a spin-on of Su-8 10 thin coating to the glass surface is completely covered. 望ましい波形表面特徴(滑らかな谷及び鋭いピーク)を持っているPDMSスタンプにスライド/Su−8を接触させ、全てのエアポケットが除去されるようにゆるやかに圧力を加える。 Contacting the slide / Su-8 in PDMS stamp have desired corrugated surface characteristics (smooth valleys and sharp peaks), it is added slowly pressure so that all air pockets are removed. スタンプ/型構造をUVランプ下で30秒間前側からフラッシュ硬化し、ひっくり返し、さらに40秒間反対側から硬化する。 The stamp / mold structure was flushed cured from the front 30 seconds under a UV lamp, it turned over, and further cured for 40 seconds opposite. 硬化後、65℃のホットプレート上で5分間ベークする。 After curing, baked 5 minutes at 65 ° C. on a hot plate. ベーク後、サンプルを室温まで冷やし、PDMSマスタからSU−8型を剥がす。 After baking, cooled sample to room temperature, peel off the SU-8 type of PDMS master. SU−8は、今では、鋭い角の付いた谷のある波形表面レリーフを持っている。 SU-8 is, by now, has a corrugated surface relief with a with a sharp corner valley. これらの谷を滑らかにするために、SU−82とSU−8希釈液を1対1で混合し、高RPMで90秒間スピンオンする。 To smooth these valleys, mixed with SU-82 and SU-8 dilution 1: 1, to spin for 90 seconds at high RPM. UV光に20秒間さらして硬化し、65℃で3分間ポストベークする。 Cured by exposure for 20 seconds to UV light, post-baked for 3 minutes at 65 ° C.. いったん冷えると、電着、フォトリソグラフィ及びエッチング/リフトオフ、及び/又はシャドウマスクを通した蒸着によって、金属線又はコンタクトが堆積される。 Once cool, electrodeposition, by vapor deposition through photolithography and etching / lift-off, and / or a shadow mask, a metal wire or contacts are deposited. SU−8上の金属をMPTMSで1時間処理し、次に、これにエラストマ基板を押し付けて成形する。 The metal on the SU-8 for 1 hour at MPTMS, then this is molded against the elastomeric substrate. 取り除かれたとき、PDMSは、転写された金属構造と共に、滑らかにされたピーク及び谷を有する波形表面レリーフを持っている。 When removed, PDMS, together with the transferred metal structure has a corrugated surface relief having a smooth peak and valleys. 図55は、図54に要約されたプロセスで作られた波形伸縮性電極の写真であり、また、伸縮性波形金属電極の測定電気抵抗データを、加えられた引っ張り歪み(30%まで)の関数として与えている。 Figure 55 is a photograph of the produced waveform stretchable electrodes in a process which is summarized in Figure 54, also the measured electrical resistance data of the stretchable corrugated metal electrodes, tensile added function of strain (up to 30%) It has given as.

[00164]図4に要約された方法で作られた滑らかな波形PDMS基板30の例が、図5に与えられている。 Examples of [00164] smooth waveform PDMS substrate 30 made of summary the method provided in FIG. 4 are given in Figure 5. デバイスコンポーネント60は、非波形領域(例えば、実質的に平らな部分)の波形基板30上に支持され、望ましいように相互接続10に接続されてもよい。 Device component 60 is non-undulated region (e.g., substantially flat portion) is supported on the waveform substrate 30 may be connected to the interconnect 10 as desired.

[00165]平滑化層を鋭い角の付いた谷又は凹部特徴の中にスピンコーティングする例が図6に示されている。 [00165] Example spin coating in a marked valleys or recesses, wherein a sharp corner smoothing layer is shown in FIG. 鋭い角の付いた基板34(図6A)は、光硬化可能エポキシ26をスピンコーティングすることによって平滑化されて、滑らかな波形基板を生成する。 Substrate 34 with a sharp corner (Fig. 6A) is a photohardenable epoxy 26 is smoothed by spin coating to produce a smooth waveform substrate. 滑らかな波形表面32を持っているエラストマ(例えば、PDMS)スタンプ30は、PDMSスタンプを図6Bの基板に押し付けて成形し、その後で基板34からスタンプ30を取り去ることによって得られる。 Elastomer has a smooth corrugated surface 32 (e.g., PDMS) stamp 30 is molded by pressing the PDMS stamp to the substrate of FIG. 6B, it is then obtained by removing the stamp 30 from the substrate 34.

[00166]図7は、伸縮性電極の写真である。 [00166] FIG. 7 is a photograph of the stretchable electrodes. 図7Aは、波形表面32を持っているエラストマ基板30の断面の写真である。 7A is a photograph of a cross section of the elastomer substrate 30 that has a corrugated surface 32. 図7Bは、波形エラストマ基板表面32上に金属10を蒸着して作られた電極の上面顕微鏡写真である。 Figure 7B is a top photomicrograph of electrodes made by depositing a metal 10 on the waveform elastomeric substrate surface 32. 像の焦点面は、波形レリーフのピークにある。 Focal plane of the image is in a peak of the waveform relief. 図7Cでは、焦点面は波形レリーフの谷にあり、金属相互接続10は電極250と電気的に接触している。 7C, the focal plane is located in the valley of the waveform relief, metal interconnects 10 are electrodes 250 in electrical contact. 伸縮性電極は、シャドウマスクを通して滑らかな波形エラストマ基板上に蒸着することによって堆積される。 Stretchable electrode is deposited by depositing a smooth waveform elastomeric substrate through a shadow mask. この例では、電極250は、伝導性を維持し、さらに引っ張りで約10%まで伸張している間、相互接続10により伝導性及び接続性を維持している。 In this example, the electrode 250 is maintained between, the interconnection 10 the conductivity and connectivity maintaining conductivity, and extends further to about 10 percent by pulling.

[00167]本明細書で開示される方法及びデバイスは、例えば、伸縮性受動マトリックスLEDディスプレイ(図8を参照されたい)を含めて様々な電子デバイスを製作するために使用することができる。 [00167] The methods and devices disclosed herein include, for example, can be used to fabricate a variety of electronic devices, including stretchable passive matrix LED display (see Figure 8). 波形電極(例えば、相互接続10及びコンタクトパッド70)は、2つのエラストマ基板30上にパターン形成される。 Waveform electrode (e.g., interconnects 10 and contact pads 70) is patterned on the two elastomeric substrate 30. デバイスコンポーネント60(この場合には、ILEDピクセル)は、転写印刷によってコンタクトパッド70の波形電極上にパターン形成される。 Device component 60 (in this case, ILED pixels) is patterned on the waveform electrode contact pad 70 by transfer printing. 2つの基板30は、相互接続10が異なる向き(この例では、垂直)に走るように、それなりに組み立てられる。 Two substrates 30 (in this example, vertical) interconnects 10 are different orientations as runs, assembled in its own way. そのような受動マトリックスLEDディスプレイの2D機械的伸縮性が図9に示されている。 Such 2D mechanical stretch passive matrix LED display is shown in FIG. 一軸方向及び二軸方向に伸縮することができることに加えて、ディスプレイは、破壊することなしに実質的に曲がることができる。 In addition to being able to stretch in the axial direction and biaxially, the display can be bent substantially without breaking. そのような多軸曲がりは、湾曲電子デバイスを製造しスマート電子織物又はディスプレイに組み込むために、電子デバイスを湾曲表面に合わせて成形する能力をもたらす。 Such bending multiaxial, for incorporation into manufactured curved electronic devices smart electronic textiles or display, resulting in the ability to mold the combined electronic device to a curved surface.

[00168]湾曲電子デバイスの1つのそのような例が図10に提供されている。 [00168] One such example of curved electronic devices is provided in Figure 10. 図10は、球形湾曲レンズ上に分布された無機フォトダイオードアレイを備える「人工の眼」を示す。 Figure 10 shows the "artificial eye" with an inorganic photodiode arrays distributed on a spherical curve lens. 人工アレイの4つの異なる写真が示されている。 Four different photos artificial array is shown. 伸縮性平面電子デバイスに必要な条件が図11に模式的に示されている。 Conditions necessary stretchable planar electronic device is schematically shown in FIG. 11. 球形表面のまわりに平面薄板を巻きつけるために、薄板は2以上の方向に伸張しなければならない。 For winding the flat sheet around the spherical surface, the thin plate must be stretched in two or more directions.

[00169]図12は、湾曲表面に適合することができる伸縮性バックル状半導体アレイを作るための製作方式である。 [00169] FIG. 12 is a fabrication method for making a stretchable buckle-shaped semiconductor array which can conform to curved surfaces. パネル(i)に図示された「マザーウェーハ」などの基板上へのAu又はTi/Auの選択的堆積を用いて、薄いSi要素が製作される。 It illustrated in panel (i) using a selective deposition of Au or Ti / Au on a substrate, such as a "mother wafer" thin Si element is produced. Siは、予め歪まされ(L+ΔLと示される)且つUVO処理されたPDMS(パネル(ii))に接着される。 Si is adhered to the pre-distorted (L + [Delta] L and shown) and UVO treated PDMS (panel (ii)). 予備歪みは、図示されるように2方向に与えられる。 Preliminary strain is given in two directions as shown. 接着は、例えばSi要素、基板、又は両方に付けられる接着剤のような当技術分野で知られている任意の手段による。 Adhesion, for example Si element substrate, or by any means, such known in the art as an adhesive to be applied to both. そのSiが、(変形後)依然として基板と物理的に接触したままである接着領域と、基板と物理的に接触していない曲がり形態の他の領域(例えば、接着されていないか、又は接着領域の接着力に比べて弱く接着された領域)とを持つように、接着手段が、選ばれたパターンで適用される。 As Si is a (modified after) still bonded area remains substrate physical contact, other areas of the bending form is not physically contact with the substrate (e.g., either not bonded, or bonded area of to have a weakly bonded region) compared to the adhesive force, adhesive means is applied at selected pattern. 予備歪み基板がウェーハ基板から取り除かれて、半導体アレイの平らなグリッドが現れる(パネル(iii))。 And pre-distortion substrate is removed from the wafer substrate, it appears flat grid of the semiconductor array (Panel (iii)). L+ΔLからLへの基板の弛緩と同時に、相互接続10は弱い接着領域でバックル状に曲がって曲がり形態になるが(パネル(iv)を参照されたい)、デバイスコンポーネント60(例えば、半導体Siコンタクトパッド)は依然として基板30に接着されたままである。 Simultaneously from L + [Delta] L and relaxation of the substrate to L, the interconnect 10 (see Panel (iv)) becomes the bend form bent buckle-like weak adhesive region, the device component 60 (e.g., a semiconductor Si contact pads ) remains still adhered to the substrate 30. したがって、バックル状相互接続10は、アレイ全体に伸縮性を与え、特に、コンポーネント60間の電気的接触を破壊することなしに他のコンポーネント60に対してコンポーネント60の動く能力を与え、それによって、湾曲表面又は曲げ可能な表面に応じた共形能力をもたらす。 Thus, the buckle-like interconnection 10, giving elasticity to the entire array, especially, given the ability of movement of the component 60 relative to the other components 60 without destroying the electrical contact between the component 60, thereby, results in conformal capacity corresponding to a curved surface or bendable surface.

[00170]図13は、単一グリッド形態140のバックル状伸縮性シリコンアレイの光学顕微鏡像を提供し(上2つのパネル)、グリッド形態は、複数の接続された相互接続160(左下のパネル)及び花模様形態150(右下のパネル)を持っている。 [00170] Figure 13 provides an optical micrograph of the buckle-shaped stretchable silicon array of single grid form 140 (top two panels), the grid forms a plurality of connected interconnected 160 (lower left panel) and has a floral form 150 (lower right panel). これらの例の各々で、相互接続10は、中心部分でバックル状に曲げられ、相互接続端部はコンタクトパッド70に取り付けられている。 In each of these examples, the interconnection 10 is bent to the buckle-shaped in the central portion, the interconnection end is attached to the contact pads 70. 相互接続及びコンタクトパッド70は、PDMS基板30上に支持されている。 Interconnects and contact pads 70 is supported on a PDMS substrate 30. いくつかの異なる相互接続ジオメトリの拡大写真が、図14〜17にさらに提供されている。 Several different interconnect geometries enlarged photograph of are further provided in Figure 14-17. 図14は、電子顕微鏡像を提供し、第1の端部100及び第2の端部110と共に中心部分90を持っている基本的なバックル状又は波形相互接続10を示している。 Figure 14 provides an electron microscope image shows a first end 100 and second end 110 basic buckle-shaped or corrugated interconnect 10 has a central portion 90 with. 中心部分は曲がり形態の状態にある。 The central portion is in a state of bending forms. 端部100及び110は、デバイスコンポーネントに接続され、この場合には、デバイスコンポーネントとの電気的接触を確立することができるコンタクトパッド70に接続されている。 It ends 100 and 110 are connected to the device component, in this case, is connected to the contact pads 70 capable of establishing electrical contact with device components. 相互接続10及びコンタクトパッド70は、エラストマPDMS基板などの基板30上に支持されている。 Interconnect 10 and the contact pads 70 is supported on a substrate 30, such as an elastomeric PDMS substrate.

[00171]図15は、複数(2)の相互接続160によって互いに接続された隣接したデバイスコンポーネント(例えば、コンタクトパッド70)の電子顕微鏡像である。 [00171] Figure 15 is an electron microscopic image of a plurality (2) device component adjacent connected together by interconnection 160 (e.g., contact pads 70). 図15を図14と比較すると、隣接したデバイスコンポーネント70が1つ又は複数の相互接続10によって互いに接続されて、電子デバイスに追加の適応性を与えていることがあることが実証される。 When Figure 15 is compared with FIG. 14, the adjacent device components 70 are connected to each other by one or more interconnects 10, that it may have given an additional adaptability to the electronic device is demonstrated. 例えば、比較的大きな底面積を持つデバイスコンポーネント又はコンタクトパッド70は、随意に、複数の相互接続によって他のデバイスコンポーネントに接続される。 For example, a device component or contact pad 70 having a relatively large bottom area, optionally, are connected by a plurality of cross-connected to other device components.

[00172]図16は、花模様形態150の相互接続の電子顕微鏡像である。 [00172] FIG. 16 is an electron microscope image of the interconnect floral form 150. 花模様形態は、グリッド形態とは異なり、相互接続が2よりも多い長手方向に向けられている。 Floral forms, unlike grid form, are directed to more longitudinally than interconnects 2. この例では、4つの異なる向きがあり、その結果、コンタクトパッド70のようなデバイスコンポーネントは対角線方向の隣接デバイスコンポーネントに接触することができるようになる。 In this example, there are four different orientations, as a result, the device components, such as contact pad 70 will be able to contact the diagonally adjacent device components. この例では、相互接続10は、デバイスコンポーネント(図示されない)に電気的に接続された相互接続端部100と110の間に随意の接着領域102を持ち、それによって、中心部分90を、それぞれ曲がり形態を持っている2つの非接着領域92に分割している。 In this example, the interconnect 10 has an optional adhesive region 102 between the interconnect ends 100 and 110 that are electrically connected to the device components (not shown), thereby the central portion 90, bends respectively It is divided into two non-adhesive regions 92 to have a form.

[00173]図17は、ブリッジ形態130に配列された相互接続の電子顕微鏡像である。 [00173] Figure 17 is an electron micrograph of interconnected arranged in a bridge configuration 130. ブリッジ形態では、3以上の相互接続端部がそこから延びているブリッジ中心部分のピーク120。 The bridge configuration, the peak of the bridge central portion 3 or more interconnected ends extending therefrom 120. 例えば、非接着領域で交差する2つの相互接続は、4つの相互接続端部が延びるようになるピーク120となる。 For example, two interconnected intersecting at unbonded region, the peak 120 will extend four interconnected ends. デバイスコンポーネントがスタガ配列になっている状況では、ピーク120はそこから延びる3つの端部を持つことがある。 In situations where the device components is in staggered arrangement, the peak 120 may have a three ends extending therefrom. デバイスコンポーネント間に複数の相互接続の接続がある場合には、4より多い端部がピーク120から延びることがある。 If there is a connection of a plurality of interconnection between device components, may be more than four ends extending from the peak 120.

[00174]本明細書で提供される図面の多くは、コンタクトパッド70であるデバイスコンポーネントを示すが、本明細書で主張される方法及びデバイスは、伸縮性、したがって形に適合する電子デバイスを実現するように、非常に多くのデバイスコンポーネントに接続することができる。 Many of the drawings provided by [00174] herein shows a device component is a contact pad 70, the methods and devices claimed herein, stretchable, thus realizing a compatible electronic device to form as to, it can be connected to a large number of device components. 例えば、図18は、エラストマ基板30上に支持されたバックル状相互接続10によって、アレイ形態で他のフォトダイオードに接続されたフォトダイオードであるデバイスコンポーネント60を示す。 For example, FIG. 18, the buckle-like interconnection 10, which is supported on an elastomeric substrate 30, showing the device component 60 is a photodiode which is connected to the other photodiode in the array form.

[00175]図19は、バックル状シリコンアレイの1次元伸縮挙動を示す。 [00175] Figure 19 illustrates a one-dimensional elastic behavior of the buckle-shaped silicon array. パネル(i)は、どんな歪み力も加わっていないバックル状シリコンアレイの写真である。 Panel (i) is a photograph of a buckle-shaped silicon array that they are not subjected to any distortion force. 伸張力は、アレイを1方向に伸張するように加えられる(パネル(i)の上に矢印で示されるように)。 Stretching force (as indicated by the arrows on the panel (i)) to be added so as to extend the array in one direction. パネル(2)〜(4)に示されるように、バックル状相互接続は平らになる。 As shown in panel (2) to (4), a buckle-shaped interconnection is flat. パネル(5)で伸張力が緩められたとき、アレイはバックル状形態に戻る(パネル(6)〜(8)を参照されたい)。 Panel when the stretching force is relaxed in (5), the array (see panel (6) to (8)) to return to the buckle form. パネル(1)と(8)の比較で、バックル形態の伸張前と伸張後は全く同じであることが示され、このプロセスが可逆的であることを示している。 In comparison of the panel (1) and (8), the decompressed before and stretching the buckle forms shown to be exactly the same, this process has shown to be reversible.

[00176]デバイスコンポーネントのバックル状アレイは、剛性又は弾性湾曲表面を含めて湾曲表面に容易に転写することができる。 Buckle-like array of [00176] device components can be easily transferred to the curved surface, including a rigid or resilient curved surface. 湾曲表面に合った共形接触を容易にする1つのデバイス及びプロセスの例は、図20のバブル又はバルーンスタンプ400によって与えられる。 An example of one device and process that facilitates matching the curved surface conformal contact is given by bubble or balloon stamp 400 of FIG. 20. エラストマ基板30、この例では厚さ約20μmのPDMSメンブレンは、内側を向いている基板壁とハウジングチャンバによって画定されたチャンバ体積310を形成するようにハウジングチャンバ300中に固定される。 Elastomeric substrate 30, PDMS membrane having a thickness of about 20μm in this example, is fixed in the housing chamber 300 so as to form a chamber volume 310 defined by the substrate wall and the housing chamber facing inward. 正の圧力(例えば、外部圧力よりも大きなチャンバ300内の圧力)を加えると、凹形受容基板と共形接触することができる凸形200基板表面が生成される。 Positive pressure (e.g., pressure large chamber 300 than the external pressure) the addition of, convex 200 substrate surface can be concave receiving substrate conformal contact is generated. 対照的に、負の圧力は、凸形受容基板と共形接触することができる凹形表面210を生成する。 In contrast, negative pressure generates a concave surface 210 that can be conformal contact with convex receiving substrate. 基板の局部弾性(例えば、ヤング率)を空間的に操作することによって、複雑な湾曲ジオメトリの生成が可能になる。 Local elasticity of the substrate (e.g., Young's modulus) by manipulating the spatially enables production of complex curvature geometry. 図20の左下パネルは、チャンバ310にガスを導入するか又はチャンバ310からガスを取り除く注射器によってハウジング体積310の圧力を制御する1つの手段を示す。 The lower left panel of Figure 20 shows one means for controlling the pressure in the housing volume 310 via a syringe to remove the gas from or chamber 310 for introducing a gas into the chamber 310. 図の右側の像は、正の圧力の増加するレベルに応答したPDMSメンブレンの異なる湾曲である。 Right of the image of the figure is a different curvature of PDMS membrane in response to increasing levels of positive pressure. エラストマ基板上にバックル状相互接続を設けるこれらの方法及びデバイスのどれでも、湾曲基板に転写印刷するためのそのようなデバイスに関して使用することができる。 Providing a buckle-like interconnected elastomeric substrate any of these methods and devices, it may be used for such devices in order to transfer printing on curved substrates.

[00177]バックル状又はポップアップ相互接続を湾曲表面上に生成する他の手段が図21に要約されている。 [00177] Buckle form or other means for generating on the curved surface of the pop-up interconnect is summarized in Figure 21. 薄いエラストマ膜が、成形された表面に押し付けて成形されて、曲がった部分を少なくとも持っているエラストマ基板を生成する。 Thin elastomeric film, is molded against a mold surface, to produce an elastomer substrate that has at least a curved portion. 基板は、基板が湾曲表面と平らな表面の両方に適合することができるように、表面を平らにするように伸張することができる。 Substrate, as can the substrate to accommodate both curved surface and a flat surface can be stretched so as to flatten the surface. 相互接続は、平らなスタンプに付けられ、伸張力の緩めと同時に、基板表面は弛緩して元の湾曲ジオメトリに戻り、相互接続中心部分のポップアップによって吸収される相互接続の歪みを生成する。 Interconnect attached to a flat stamp, at the same time as the loosening of the stretching force, it returns to its original curved geometry substrate surface to relax, to produce a strain of interconnected absorbed by pop interconnect the central portion.

[00178]図20に示されたデバイスによるバックル状シリコンアレイの「2次元」伸縮の例が図22に提供される。 [00178] Examples of "two-dimensional" stretching the buckle-shaped silicon array by the device shown in Figure 20 is provided in Figure 22. この例では、相互接続は、複数のバックル状相互接続の接続をグリッド形態で備え、相互接続は厚さ290nmのSiから作られている。 In this example, the interconnection includes a connection of a plurality of buckle-like interconnected in a grid form, interconnect is made of Si having a thickness of 290 nm. 最初は平らなバックル状シリコンアレイ(左上の像)がハウジングの中に入れられ、アレイをバブル又はバルーン形態(例えば、湾曲表面)に広げるように正の圧力が加えられる。 Initially flat buckle shaped silicon array (upper left image) is placed in a housing, a bubble or balloon form array (e.g., a curved surface) positive pressure is applied to expand the. 最大拡大は、一番右の像に示され、その後、正の圧力は取り除かれる。 Maximum expansion is shown in the rightmost image, then positive pressure is removed. 平らな基板の一軸伸縮の結果と同様に、この「曲げ」伸縮は可逆的である。 Similar to the results of the uniaxial stretching of a flat substrate, the "bending" stretch is reversible. 湾曲表面との共形接触を最大にする拡大の任意の段階で、アレイは、当技術分野で知られた任意の手段によって湾曲表面に転写されてもよい。 Conformal contact with curved surface at any stage of the expansion of the maximum, the array may be transferred to the curved surface by any means known in the art. 接着剤(エラストマ基板又はSU−8)がコーティングされたガラスレンズ上へのバルーンスタンプによるシリコン印刷の例が図23に示されている。 Examples of the silicon printing adhesive (elastomer substrate or SU-8) is balloon stamp onto the glass lenses coated is shown in Figure 23. レンズは、凹形であっても凸形であってもよい。 Lens may be either a concave convex. この例では、それぞれR=19.62mm及び9.33mmである。 In this example, each R = 19.62mm and 9.33Mm.

[00179]実施例1:伸縮性エレクトロニクスにおける応用例での半導体ナノリボンの制御されたバックリング構造 [00179] Example 1: Controlled buckling structure of a semiconductor nanoribbons in applications in stretchable electronics

[00180]半導体ナノ構造の組成、形、空間的位置及び/又はジオメトリ形態の制御は、この材料のほとんど全ての応用について重要である。 [00180] The composition of the semiconductor nanostructures, shape, spatial position and / or control of geometry form is important for nearly all applications of this material. ナノワイヤ及びナノリボンの材料組成、直径、長さ及び位置を定める方法があるが、これらの2次元及び3次元(2D及び3D)形態を制御する方法は比較的少ない。 The material composition of the nanowire and nanoribbon, diameter, there is a method to determine the length and position, a method of controlling these two-dimensional and three-dimensional (2D and 3D) mode is relatively small. 本明細書では、他の方法で生成するのが困難なナノリボンのある種類の3D形状を作るための機械的戦略が提供される。 In this specification, mechanical strategy for making the type of 3D shape with a difficult nanoribbons to produce by other methods are provided. この例は、接着部位を空間的に制御するためにリソグラフィでパターン形成された表面化学的性質と、十分に制御された局部的変位を誘起するための支持基板の弾性変形とを組み合わせて使用することを含む。 This example is used in combination with surface chemistry that is patterned lithographically to control the adhesion sites spatially, and an elastic deformation of the supporting substrate for inducing well controlled locally displaced including that. 正確に巧みに設計されたバックリングジオメトリは、このやり方でGaAs及びSiのナノリボンで作られ、これらの形態は、力学の解析モデルを用いて定量的に説明することができる。 Buckling geometry designed precisely cleverly is made of nanoribbons of GaAs and Si in this manner, these forms can be quantitatively described using the dynamic analysis model. 1つの応用例として、特定の構造は、極端に高いレベルの伸縮性(約100%まで)、圧縮性(約25%まで)及び湾曲性(約5mmまでの曲率半径を持つ)をエレクトロニクス(及びオプトエレクトロニクス)のための手段に与える。 As one application, the particular structure, extremely high level of stretchability (up to about 100%), compressibility (about 25% until) and bendable (having a curvature radius of up to about 5mm) Electronics (and It gives the means for opto-electronics).

[00181]ナノリボン及びワイヤの2D及び3D形態は、成長中に制御されて、コイル、リング、及び分岐レイアウトなどの特定のジオメトリを生じ、又は、成長後に制御されて、例として、これらの要素を歪みエラストマ支持物に結合することによる正弦波状構造、又は層状システムに組み込まれた残留応力を使用することによるチューブ状(又は、螺旋状)構造を生成する。 [00181] nanoribbons and 2D and 3D form of a wire is controlled during growth, resulting coils, rings, and a specific geometry, such as branch layout, or is controlled after growth, as an example, these elements strain elastomeric sinusoidal structure by binding to the support material, or a tubular by using a built-in residual stresses in layers systems (or helical) to produce a structure. 波形ジオメトリを持った半導体ナノリボンは、部分的は、球形湾曲焦点面アレイ、インテリジェント手術用ゴム手袋、及び適合性構造の健康状態監視装置のような可能な応用のための高性能伸縮性電子システムを可能にするので、関心がある。 Semiconductor nanoribbons having waveform geometry, in part, a spherical curved focal plane array, intelligent surgical rubber gloves, and a high performance stretchable electronic systems for applications possible, such as a health monitoring device compatible structure since it allows, there is an interest. 電子デバイス自体が伸縮性であるこの方法は、伸縮性金属相互接続の付いた剛性デバイスアイランドを使用するこれらの同じ応用のための他の手段と異なり、おそらくこの手段を補足するものである。 This method is an electronic device itself is stretchable, unlike other means for these same applications to use rigid device islands with a expandable metal interconnect, perhaps intended to supplement this means. 前に説明した波形ナノリボンには2つの主な不利点がある。 The waveform nanoribbon previously described has two main disadvantages. すなわち、(i)ナノリボンは、ジオメトリ又は起伏の位相の制御をほとんど可能にしないやり方で、材料の弾性率及びリボンの厚さによって定められる固定周期及び振幅を持って、自然発生的に生じる。 That, (i) nanoribbons, in a manner that does not almost permit control of the geometry or relief phase, with a fixed period and amplitude determined by the thickness of the elastic modulus and the ribbon of material, occurring spontaneously. また、(ii)ナノリボンが吸収することができる最大歪みは、このプロセスに起因する最適でない波形ジオメトリによって、20〜30%の範囲内に制限される。 The maximum strain that can be absorbed (ii) nanoribbons, the non-optimal waveform geometry resulting from this process is limited to the range of 20-30%. ここで取り入れられる手順は、支持基板の弾性変形と共にリソグラフィで画定された表面接着部位を使用して、ジオメトリを決定論的に制御してバックリング形態を実現する。 Here procedures incorporated uses surface adhesion sites defined lithographically with elastic deformation of the supporting substrate, to realize a buckling form by deterministically control the geometry. そのような構造の大規模組織化アレイ中の個々のナノリボンの任意の選ばれた組について、周期的又は非周期的設計が可能である。 For any chosen set of individual nanoribbons large organized in an array of such structures, it is possible to periodically or aperiodically design. 伸縮性エレクトロニクスのために設計された特化ジオメトリは、力学の解析モデルと一致して、GaAsのような壊れやすい材料でも、以前に報告された結果の約10倍のほぼ150%までの歪み範囲を可能にする。 Specialized geometry designed for stretchable electronics, consistent with dynamics analysis model, even fragile materials, such as GaAs, strain range of up to about 150% to about 10 times the results previously reported to enable the.

[00182]図24は、この手順のステップを示す。 [00182] Figure 24 illustrates the steps in this procedure. 製作は、ポリ(ジメチルシロキサン)(PDMS)のエラストマ基板上に表面化学的接着部位をパターン形成するためのマスクを準備することから始まる。 Manufacture begins with the preparation of a mask for patterning a surface chemical adhesion sites elastomeric substrate poly (dimethylsiloxane) (PDMS). このプロセスは、深紫外(UV)光(240〜260nm)をUVOマスクと呼ばれる独特の型の振幅フォトマスク(ステップiによって製作される)を通過させることを含むが、このマスクはPDMSと共形接触している。 The process includes passing a unique type amplitude photomask called deep ultraviolet to (UV) light (240 to 260 nm) and UVO mask (is produced by step i), the mask PDMS conformal We are in contact with each other. UVへの露光によって、PDMSの表面の直ぐ近くにオゾンのパターン形成された領域が生成されるように、UVOマスクは、透明領域にレリーフの凹部特徴を持っている。 By exposure to UV, as patterned areas of ozone in the immediate vicinity of the surface of the PDMS is generated, UVO mask has a recess feature of the relief on the transparent region. オゾンは、−CH 及び−H末端基で支配される未改質疎水性表面を、−OH及び−O−Si−O−官能価で終端された高極性の反応性表面(すなわち、活性化表面)に変換する。 Ozone is an unmodified hydrophobic surface dominated by -CH 3 and -H terminal groups, -OH, and -O-Si-O- functionality in terminated highly polar reactive surface (i.e., activated to convert to the surface). 未露光領域は、未改質表面化学的性質(すなわち、非活性化表面)を保っている。 Unexposed regions are kept unmodified surface chemistry (i.e., non-activated surface). ここで取り入れられる手順は、大きな一軸予備歪み(LからL+ΔLに変化した長さの場合、ε pre =ΔL/L)を受けるPDMS基板(厚さ約4mm)への露光を含む(ステップii)。 Steps incorporated herein large uniaxial pre distortion (From L length was changed to L + ΔL, ε pre = ΔL / L) including the exposure to PDMS substrate (thickness of about 4 mm) for receiving a (step ii). 簡単な周期的な線パターンのマスクでは、図24Aのステップ(iii)の活性化ストライプ(「活性化表面」と表示された線として示される)及び非活性化ストライプ(例えば、隣接した活性化ストライプ間の距離)の幅をステップ(i)にW act及びW inとして示す。 In a simple periodic line pattern mask, (shown as a line labeled "active surface") activation stripes step (iii) of Figure 24A and deactivation stripes (e.g., adjacent activated stripes the width between the distance) to step (i) shown as W act and W in. 活性化領域は、露出された−OH又は−Si−O基を表面に持っている他の材料に強く非可逆的に接着する。 Activating region, irreversibly bonded strongly exposed -OH or -Si-O group in addition to materials that have a surface. これらのパターン形成された接着部位は、以下で略述されるように、適切に画定された3Dジオメトリをナノリボンで作るのに利用される。 These patterned adhesion sites, as outlined below, is utilized appropriately-defined 3D geometry to make at nanoribbons. 代わりに、同様な接着剤接着部位のパターンが、基板と接触する前に、相互接続を同様にパターン形成して設けられる。 Alternatively, a pattern of similar adhesive bond sites prior to contact with the substrate, are provided similarly patterned interconnect.

[00183]この例では、ナノリボンは単結晶SiとGaAsの両方から構成された。 [00183] In this example, nanoribbons composed of both single-crystal Si and GaAs. シリコンリボンは、以前に説明された手順(Khang他Science311、208〜212頁(2006年)を参照されたい)を使用して、シリコン・オン・インシュレータ(SOI)ウェーハから準備される。 Silicon ribbon, using the procedure described previously (Khang see other Science311,208~212 pp. (2006)), are prepared from the silicon-on-insulator (SOI) wafer. GaAsリボンは、分子ビームエピタキシ(MBE)によって(100)Si−GaAsウェーハ上に形成されたSiがドープされたn型GaAs(120nm;4×10 17 cm のキャリア濃度)、半絶縁性GaAs(Si−GaAs;150nm)、及びAlAs(200nm)の多層を含んだ。 GaAs ribbons molecular beam epitaxy (MBE) by (100) Si-GaAs wafer which is formed on a Si-doped n-type GaAs (120 nm; carrier concentration of 4 × 10 17 cm 3), a semi-insulating GaAs ( Si-GaAs; 150nm), and including layers of AlAs (200 nm). (011)結晶方向に沿ってパターン形成されたフォトレジストの線をエッチングマスクとして使用して、H PO とH の水性エッチング液でエピ層を化学エッチングすることによって、リボンを画定する。 (011) lines of the patterned photoresist along the crystal direction is used as an etching mask, by chemically etching the epitaxial layer with an aqueous etching solution of H 3 PO 4 and H 2 O 2, defines a ribbon to. フォトレジストを除去し、次に、HFのエタノール溶液(エタノールと49%HF水の間で体積2:1)にウェーハを浸すことによってAlAs層を除去して、フォトレジストによって決定される幅(図24Dの例では約100μm)を持ったGaAs(n−GaAs/Si−GaAs)のリボンを緩める。 Removing the photoresist, then, (volume between ethanol and 49% HF aqueous 2: 1) ethanol solution of HF to remove the AlAs layer by immersing the wafer, the width (FIG determined by the photoresist in the example of 24D loosen ribbon GaAs having approximately 100μm) (n-GaAs / Si-GaAs). HF溶液にエタノールを追加することで、乾燥中の毛管力の作用による、壊れやすいリボンのクラッキングの確率を減少させる。 By adding ethanol to the HF solution, under the action of capillary forces during drying, thereby reducing the probability of fragile ribbon cracking. また、低表面張力(水と比較して)は、GaAsリボンの空間的レイアウトの乾燥で誘起される無秩序を最小限にする。 The low surface tension (compared to water), to minimize the disordered induced by drying of the spatial layout of the GaAs ribbons. 最終ステップでは、PDMSの活性化領域に接着するために必要な−Si−OH表面化学的性質を実現するために、SiO の薄い層(約30nm)が堆積される。 In the final step, in order to realize the -Si-OH surface chemistry required to adhere to the active region of PDMS, thin SiO 2 layer (about 30 nm) is deposited.

[00184]処理されたSOI又はGaAsウェーハをUVO処理され予め伸張されたPDMS基板(予備歪みの方向に平行に向けられたリボン)に押し付けて張り付け、90℃のオーブンで数分間ベークし、PDMSの表面に転写されたウェーハ全てをリボンから除去する(ステップiv)。 [00184] stuck against the treated SOI or GaAs wafer being UVO treated previously stretched PDMS substrate (pre-distortion ribbons oriented parallel to the direction of), and baked for several minutes at 90 ° C. oven, the PDMS all wafers are transferred to the surface is removed from the ribbon (step iv). 加熱することで、Siリボン上の自然SiO 層又はGaAsリボン上の堆積されたSiO 層とPDMSの活性化領域の間の共形接触及び強いシロキサン結合(すなわち、−O−Si−O−)の形成が促進される。 By heating, conformal contact and strong siloxane bond between the natural SiO 2 layer or SiO 2 layer deposited on the GaAs ribbon and PDMS active region of the Si ribbons (i.e., -O-Si-O- formation of) is promoted. 比較的弱いファンデルワールス力が、PDMSの非活性化表面領域にリボンを接着する。 Relatively weak van der Waals forces, to adhere the ribbon to the non-activated surface regions of the PDMS. PDMSの歪みを弛緩させることで、PDMSの非活性化領域からのリボンの物理的な分離によってバックルが生成される(ステップv)。 By relax the distortion of the PDMS, the buckle is produced by physical separation of the ribbons from the non-active region of PDMS (step v). リボンは、強い化学的結合によって依然として活性化領域のPDMSに結びつけられたままである。 Ribbon, it remains still tied to PDMS active region by strong chemical bonds. 結果として生じる3Dリボンジオメトリ(すなわち、バックルの空間的に変化するパターン)は、予備歪みの大きさ及び表面活性化のパターン(例えば、W in及びW actの形及び寸法)に依存する。 3D ribbon geometry resulting (i.e., spatially varying pattern of the buckle) is dependent on the pre-distortion of the size and surface activation of the pattern (e.g., the shape and dimensions of W in and W act). (同様な結果は、リボンにパターン形成された接着部位によって実現することができる)。 (Similar results can be achieved by adhesion sites that are patterned on the ribbon). 簡単な線パターンの場合には、W in及び予備歪みがバックルの幅及び振幅を決定する。 In the case of simple linear pattern, W in and pre-distortion determining the width and amplitude of the buckle. act >100μmのとき、「波形」シリコンを生成する型の機械的不安定性のために、バックルよりも遥かに小さな波長及び振幅を持った正弦波状起伏が、同じリボン上にも形成された。 When W act> 100 [mu] m, for types of mechanical instability that produces a "wave" silicon, sinusoidal undulations having a much smaller wavelength and amplitude than buckle, which is also formed on the same ribbon on. (図25を参照されたい。異なるW actで形成されたサンプルの像)。 (See Figure 25. Different W image of sample formed by act). 製作の最終ステップとして、3Dリボン構造は、液体プリポリマを成形し硬化することによってPDMS中に封じ込められてもよい(図24ステップviを参照されたい)。 As a final step of fabrication, 3D ribbon structure may be encapsulated in PDMS by molding to cure the liquid Puriporima (see FIG. 24 step vi). プリポリマの低粘性及び低表面エネルギーのために、液体は流れて、リボンと基板の間に形成されたギャップを埋める(図26を参照されたい)。 For low viscosity and low surface energy of Puriporima, liquid flows to fill the gap formed between the ribbon and the substrate (see FIG. 26).

[00185]図24Dは、PDMS上のバックル状GaAsリボンの斜視走査型電子顕微鏡(SEM)像を示し、ここで、ε pre =60%、及びW act =10μm、W in =400μmである。 [00185] Figure 24D shows a perspective scanning electron microscope (SEM) image of a buckle-like GaAs ribbons on PDMS, where, ε pre = 60%, and W act = 10 [mu] m, a W in = 400μm. この像は、アレイの全てのリボンについて、共通ジオメトリ及び空間的コヒーレント位相を持った一様で周期的なバックルを表している。 This image, for all ribbon array, represents a uniform and periodic buckle with a common geometry and spatial coherent phase. 固定点は、リソグラフィで画定された接着部位に適切に位置合わせされている。 Fixed point is properly aligned in the adhesion sites defined lithographically. 差し込み図は、接着領域のSEM像を示し、幅が約10μmでW actに一致している。 Inset shows the SEM image of the adhesive area coincides with W act a width of approximately 10 [mu] m. これらの像は、また、PDMSの表面が接着部位でも平らであることを表している。 These images also represents that the surface of the PDMS is flat in attachment site. 以前に報告された強く結合された波形構造と非常に異なっているこの挙動は、ここで説明されたケースでは、PDMSが変位を誘起するが、バックリングプロセスに密接に関係していないこと(すなわち、PDMSの弾性率がリボンのジオメトリに影響を及ぼさない)を暗示している。 This behavior is very different from the reported strongly bonded corrugated structure previously, here in the case described, but the PDMS induced displacement, it is not closely related to buckling process (i.e. , the elastic modulus of the PDMS is implying does not affect the geometry of the ribbon). この意味で、PDMSは、接着部位に加えられる力を介してリボンを操作する柔軟な非破壊ツールを表す。 In this sense, PDMS represents a flexible non-destructive tool for manipulating the ribbon through the force applied to the bonding site.

[00186]図27Aは、異なるε preのPDMS上に形成されたバックル状リボンの側面光学顕微鏡写真を示す(W act =10μmでW in =190μm)。 [00186] Figure 27A is a side photomicrograph of different ε buckle ribbons formed on the PDMS pre (W at W act = 10μm in = 190μm) . バックルの高さ(例えば、「振幅」)はε preと共に増加する。 The height of the buckle (e.g., "amplitude") increases with epsilon pre. 非活性化領域のリボンは、小さなε preでは十分に分離しない(ε pre =11.3%及び25.5%で形成されたサンプルを参照されたい)。 Ribbon deactivation region (see ε pre = 11.3% and samples formed with 25.5%) small in epsilon pre not well separated. より大きなε preでは、リボン(厚さh)はPDMSから分離して、次式で特徴付けられる垂直変位プロファイルを持ったバックルを形成する。 In larger epsilon pre, ribbon (thickness h) is separated from the PDMS, to form a buckle having a vertical displacement profile characterized by:.

ここで、 here,

である。 It is.

[00187]一様な薄い層で形成されたバックルの非線形解析によって決定されるように、リボンの最大引っ張り歪みは、ほぼ次式で与えられる。 [00187] as determined by non-linear analysis of the buckle formed in a uniform thin layer, the maximum tensile strain of the ribbon is given by the following approximate equation.

[00189]バックルの幅は2L であり、周期性は2L である。 [00189] The width of the buckle is 2L 1, periodicity is 2L 2. π /(12L )は、h<1μmの場合、ε pre (すなわち、この報告では>10%)よりも遥かに小さいので、振幅は、リボンの機械的な特性(例えば、厚さ、化学的組成、ヤング率、その他)に無関係であり、接着部位のレイアウト及び予備歪みによって主に決定される。 h 2 π 2 / (12L 1 2) is <For 1 [mu] m, epsilon pre (i.e., in this report> h 10%) is much smaller than the amplitude, the mechanical properties of the ribbons (e.g., thickness is, chemical composition, the Young's modulus, etc.) to be independent, it is mainly determined by the layout and the preliminary strain of adhesion sites. この結論は、この方法の一般的な応用可能性を暗示している。 This conclusion, implying general applicability of this method. どんな材料から作られたリボンでも同様なバックル状ジオメトリになるだろう。 Going to be the same buckle-shaped geometry is also a ribbon made from any material. この予想は、ここで使用されたSi及びGaAsリボンで得られた結果と一致している。 This prediction is consistent with the results obtained with Si and GaAs ribbon used here. 33.7%及び56.0%の予備歪みについて図27Aに点線でプロットされた計算プロファイルは、GaAsリボンでの観察とよく合っている。 Calculated profile plotted in Figure 27A by the dotted line for preliminary strain 33.7% and 56.0% is well suited as observed in GaAs ribbons. さらに、図27Aに示されたバックルのパラメータ(周期性、幅、及び振幅を含めて)は、小さなε preを除いて解析計算と一致している(表1及び2)。 Furthermore, parameters of the buckle shown in FIG. 27A (periodicity, including width, and amplitude) is consistent with analytical calculations except for a small epsilon pre (Tables 1 and 2). この研究の興味のある結果は、リボンの最大引っ張り歪みが、大きなε pre (例えば、56.0%)の場合でも小さい(例えば、約1.2%)ことである。 A result of the interest of this study, the maximum tensile strain of ribbon, a large ε pre (for example 56.0%) small even in the case of (for example, about 1.2%) it is. このスケーリングは、後で述べられるように、GaAsのような壊れやすい材料に関しても伸縮性を可能にする。 This scaling, as described later, also enables the stretch respect frangible material, such as GaAs.

[00190]リソグラフィで画定された接着部位は、図24の構造に関連した簡単な格子又はグリッドパターンよりも複雑なジオメトリを持つことができる。 [00190] adhesion sites defined by lithography can have a complex geometry than simple lattice or grid pattern that is associated to the structure of FIG. 24. 例えば、異なる幅及び振幅を持ったバックルが個々のリボンに形成されることがある。 For example, it may buckle having different widths and amplitudes are formed into individual ribbons. 例として、50%の予備歪みと、リボンの長さに沿ってW act =15μm及びW in =350、300、250、250、300、及び350μmで特徴付けられる接着部位とを用いて形成されたバックル状Siリボン(それぞれ50μm及び290nmの幅及び厚さ)のSEM像を、ず27Bは示す。 As an example, formed by using a pre-distortion of 50%, W act = 15μm and W in = 350,300,250,250,300 along the length of the ribbon, and an adhesive portion that is characterized by 350μm SEM images of the buckle-shaped Si ribbons (width and thickness, respectively 50μm and 290 nm), not a 27B shows. この像は、各々のリボンの隣接したバックルの幅及び振幅の変化をはっきり示している。 The image is clearly shows a change in width and amplitude of each of the adjacent buckle ribbon. バックル状リボンは、また、異なるリボンで位相が異なる状態で形成されることがある。 Buckle-like ribbons, also, there is a phase is formed in different states at different ribbon. 図27Cは、バックルの位相がリボンの長さに対して垂直な距離と共に直線的に変化する状態で設計されたSiシステムの例を表す。 Figure 27C represent examples of Si system designed so that phases of the buckle varies linearly with distance perpendicular to the length of the ribbon. このサンプルに使用されたUVOマスクは、それぞれ15及び250μmのW act及びW inを持っている。 The UVO mask that was used in the sample, have a W act and W in the respective 15 and 250μm. PDMSスタンプ上の活性化ストライプとSiリボンの間の角度は、30°である。 The angle between the activated stripes and Si ribbons on PDMS stamp is 30 °. 接着部位の簡単なリソグラフィ制御によって多くの他の可能性が容易に実現可能であり、例えば、いくつかが図13〜17に示されている。 Many other possibilities by simple lithography control of adhesion sites are easily realized, for example, some are shown in Figure 13-17.

[00191]ε pre =60%、W act =10μm及び異なるW inを持ったPDMS上のバックル状GaAsリボンの簡単な場合は、図27Dに示されるように、伸縮性エレクトロニクスにおける応用にとって重要な態様を示す。 [00191] ε pre = 60% , when W act = 10 [mu] m and different W in simple buckle-shaped GaAs ribbons on PDMS having, as shown in FIG. 27D, important aspect for application in stretchable electronics It is shown. 力学の解析解とよく合うプロファイルは、W in =100μm(以下)のときGaAsのクラッキングによる破損を示す。 Profile that fits well with analytical solutions of mechanics, show damage from GaAs cracking when W in = 100 [mu] m (or less). この破損は、GaAsの降伏点(約2%)を超える引っ張り歪み(この場合、約2.5%)に起因する。 This failure is due to tensile strain greater than GaAs of yield point (about 2%) (in this case, about 2.5%). したがって、伸張及び圧縮に対する耐性について最適化された形態は、ε preに比例するW in (≫W act )を選ぶことによって達成することができる。 Thus, a form optimized for resistance to stretching and compression can be achieved by choosing the W in (»W act) which is proportional to the epsilon pre. この状況で、100%まで及び100%を超える予備歪みが吸収されることがある。 In this situation, it may pre-strain greater than up to 100% and 100% is absorbed. 直接PDMS支持物に力を加えることによって、この型の伸縮性を実証した。 By applying a force directly to the PDMS support was demonstrated elasticity of this type. リボンのセグメントの端から端までの距離(L projected )の変化は、次式に従って伸縮性及び圧縮性を定量化する手段を提供した。 Change in the distance (L Projected) from the end of the segment of the ribbon to the end has provided a means to quantify the elasticity and compressibility according to the following equation.

[00193] [00193]

は、破砕前の最大/最小長さを表し、 Represents the maximum / minimum length before breaking,

は弛緩状態での長さである。 Is the length in the relaxed state. 伸張及び圧縮は、 The stretching and compression,

よりも大きい、及び小さい Greater than, and small

にそれぞれ対応する。 Corresponding respectively to. act =10μm及びWin=400μm及びε pre =60%を持ったPDMS上のバックル状リボンは、60%の伸縮性(すなわち、ε pre )及び30%までの圧縮性を示す。 W act = buckles ribbons on 10μm and Win = 400 [mu] m and epsilon pre = 60% with PDMS is 60% stretch (i.e., epsilon pre) indicates the compressibility of up to and 30%. リボンをPDMS中に埋め込むことは、その構造を機械的に保護し、さらに連続した可逆的な応答も生じさせるが、力学における僅かな変化を伴う。 Embedding the ribbon in the PDMS, the structure is mechanically protected, but also cause reversible response was further continuously, accompanied by a slight change in the dynamics. 特に、伸縮性及び圧縮性は、約51.4%(図28A)及び約18.7%(図28B)にそれぞれ減少した。 In particular, stretch and compression properties were decreased by approximately 51.4% (Fig. 28A) and about 18.7% (Figure 28B). リボンの上のPDMSマトリックスは、部分的に、上にあるPDMSの硬化による収縮のせいで、バックルのピークが僅かに平らになる。 PDMS matrix on the ribbon, in part, due to the shrinkage due to curing of PDMS at the top, the peak of the buckle is slightly flattened. 前に説明された波形リボン構造を生成した型の自然発生的な力学によって、大きな圧縮歪みを受けるこの領域に、小さな周期の起伏が生じる。 By spontaneous dynamics of the type produced the described waveform ribbon structure before, in this area to be large compressive strain, relief of small cycle occurs. 図28Bに示されるように、機械的な破損はこの領域で始まる傾向があり、それによって、圧縮性を減少させた。 As shown in FIG. 28B, mechanical failure tend to begin with this region and thereby reduces the compressibility. act =10μm及びW in =300μmを持ったバックル状構造は、この型の挙動が起こるのを防いだ。 W act = 10μm and W in = 300μm a buckle-like structure that has prevented the behavior of this type happen. そのようなサンプルは、図28Aに示されたものよりも僅かに小さな伸縮性を示したが、短い周期の起伏が無いことで、圧縮性は約26%に増加した。 Such samples showed slightly less stretchable than that shown in FIG. 28A, undulating short period that there is no, compressibility is increased to about 26%. 全体的に、パターン形成された表面化学的接着部位を持った予備歪みPDMS基板上に形成されたバックルの付いた単結晶GaAsナノリボンは、100%に近い完全歪み範囲に対応して、50%よりも大きな伸縮性及び25%よりも大きな圧縮性を示す。 Overall, the single-crystal GaAs nanoribbons with a buckle formed in the pre strained PDMS substrate having a surface chemical adhesion sites are patterned, corresponding to the full strain range close to 100%, from 50% exhibit greater compressibility both larger stretch and 25%. ε pre及びW inを大きくすることによって、またPDMSよりも大きな伸びの可能な基板材料を使用することによって、これらの数字はさらに改善される。 By increasing the epsilon pre and W in, and by the use of available substrate materials of a larger elongation than PDMS, these figures are further improved. さらにもっと精巧なシステムでは、多層のバックル状リボンを持ったサンプルを生成するために、これらの製作手順が繰り返されてもよい(図29を参照されたい)。 In still more elaborate systems, to produce a sample having a buckle-like ribbon of multilayered (see Figure 29) these fabrication procedures which may be repeated.

[00194]この大きな伸縮性/圧縮性の直接的な結果は、機械的な湾曲性の極端なレベルである。 [00194] direct result of this large stretchability / compressibility are extreme levels of mechanical bending properties. 図30A〜Cは、この特徴を示す曲がり形態の光学顕微鏡写真を表す。 FIG 30A~C represents an optical micrograph of form bending illustrates this feature. PDMS基板(厚さ約4mm)は、凹形(約5.7mmの半径)、平形、及び凸形(約6.1mmの半径)湾曲にそれぞれ曲げられる。 PDMS substrate (thickness of about 4 mm), the concave (radius of about 5.7 mm), flat, and convex (approximately 6.1mm radius) bent respectively curved. これらの像は、曲げによって生じた表面歪み(これらの場合、約20〜25%)を吸収するためにプロファイルがどのように変化したかを示している。 These images (in these cases, about 20-25%) resulting surface strain by bending shows how changed profile how in order to absorb. これらの形状は、実際は、圧縮(約20%による)及び引っ張り(約20%による)で得られたものと同様である。 These shapes, in fact, compression (by about 20%) and the tensile is similar to that obtained in (approximately by 20%). 埋込みシステムは、中性機械平面効果のせいで、さらに高いレベルの湾曲性を示す。 Embedded system, because of the neutral mechanical plane effect, indicating a higher level bending of. PDMSの一番上及び下の層が同様な厚さであったとき、曲げ中にバックリング形状の変化は無かった(図30D)。 When the top and bottom layers of the PDMS had a thickness similar changes in buckling shape during bending did (Fig. 30D).

[00195]機能電子デバイスにおけるこれらの機械的特性を実証するために、図30に示されたものと同様なプロファイルを持ったバックル状GaAsリボンを使用し、ショットキコンタクトとしてリボンのSi−GaAs側に薄い金電極を堆積して、金属−半導体−金属光検出器(MSMPD)を作った。 To demonstrate these mechanical properties in [00195]-function electronic device, using a buckle-like GaAs ribbons having a similar profile to that shown in Figure 30, shot as key contacts Si-GaAs side of the ribbon thin gold electrode is deposited, a metal - made metal photodetector (MSM-PD) - semiconductor. 図31Aは、ジオメトリ及び等価回路、及び約50%だけ伸張する前及び後のMSM PDの上から見た光学顕微鏡写真を示す。 Figure 31A shows the geometry and the equivalent circuit, and an optical micrograph as viewed from above before and after the MSM PD that extends by about 50%. 光が無い状態では、電流はPDをほとんど流れなかった。 In light there is no state, the current did not flow most of the PD. 赤外線ビーム(波長約850nm)の照度の増加につれて電流は増加した(図32B)。 Current with increasing intensity of infrared radiation (wavelength approximately 850 nm) was increased (Figure 32B). 電流/電圧(I−V)特性の非対称は、コンタクトの電気特性の差に起因すると考えることができる。 Asymmetrical current / voltage (I-V) characteristics may be attributed to differences in the electrical characteristics of the contact. 図31C(伸張)及び図31D(圧縮)は、伸張及び圧縮の異なる程度で測定されたI−Vを示す。 Figure 31C (elongation) and FIG. 31D (compression) shows measured at different degrees of stretching and compression I-V. PDが44.4%まで伸張されたとき電流は増加し、次に、さらに伸張するにつれて減少した。 PD current increases when stretched to 44.4%, then decreased with further stretching. 光源の単位面積当たりの強度は一定であるので、伸張に対応した電流の増加は、バックル状GaAsリボンが平らになるにつれてそれの照射される面積(実効面積S effと呼ばれる)が増加することに起因すると考えることができる。 The intensity per unit area of the light source is constant, an increase in the current corresponding to the stretching is that the area is its irradiation as buckles shaped GaAs ribbon is flat (called effective area S eff) is increased it can be considered as caused by. PDをさらに伸張すると、GaAsリボンの表面上及び/又は格子中の欠陥の形成が引き起こされる可能性があり、結果的に、電流の減少となり、最終的には破砕で開路となる。 In more stretching the PD, there is a possibility that the formation of surface defects on and / or lattice of GaAs ribbon is caused, as a result, a decrease in current, the open circuit crushing eventually. 同様に、圧縮は、S effを減少させ、したがって電流を減少させた(図31D)。 Similarly, compression reduces the S eff, thus decreased the current (FIG. 31D). これらの結果は、PDMSマトリックス中に埋め込まれたバックル状GaAsリボンが、着用監視装置、湾曲撮像アレイ及び他のデバイスなどの様々な応用に有用な完全伸縮性/圧縮性型の光センサを実現することを示す。 These results, buckle-like GaAs ribbons embedded in PDMS matrix, wear monitoring device, to realize an optical sensor useful integrity stretchable / compressible type in a variety of applications, such as curved imaging array and other devices indicating that.

[00196]終わりに、この例は、リソグラフィで画定された接着部位を持った軟質エラストマが、半導体ナノリボンの3D形態のある種類を作るためのツールとして有用であることを示している。 [00196] Finally, this example, soft elastomer having adhesion sites defined by lithography have shown to be useful as a tool for making the type with a 3D form of semiconductor nanoribbons. 伸縮性エレクトロニクスは、これらの型の構造の多くの可能な応用領域の1つの例である。 Stretchable electronics is one example of many of these types of structures possible application areas. 簡単なPDデバイスがいくつかの可能性を実証している。 Simple PD devices have demonstrated some of the possibilities. 構造制御の高いレベル及び高温処理ステップ(例えば、オーム性コンタクトの形成)をバックリングプロセス及びPDMSから分離できることは、もっと複雑なデバイス(例えば、トランジスタ、及び小さな回路薄板)が可能であることを示している。 High levels and high temperature processing steps of structure control (e.g., formation of ohmic contacts) to the be separated from the buckling process and PDMS indicates that it is possible to more complex devices (e.g., transistors, and small circuit sheet) ing. 隣接したリボンのバックルの適切に制御された位相は、複数の要素を電気的に相互接続するための格好の条件を与える。 Appropriately controlled phase buckle adjacent ribbons gives dressed condition for electrically interconnecting a plurality of elements. また、ここで報告された実験は、GaAs及びSiナノリボンを使用したが、他の材料(例えば、GaN、InP、及び他の半導体)及び他の構造(例えば、ナノワイヤ、ナノメンブレン)がこの方法と両立する。 Also, experiments reported here, but using GaAs and Si nanoribbons, other materials (e.g., GaN, InP, and other semiconductor) and other structures (e.g., nanowires, nano membrane) and a the method compatible.

[00197]GaAsリボンの製作:顧客により設計されたエピタキシャル層(詳細は本文で説明される)の付いたGaAsウェーハは、IQEInc. [00197] of GaAs ribbon production: GaAs wafers with an epitaxial layer, which is designed (details of which are described in the text) by the customer, IQEInc. 、Bethlehem、PAから購入された。 , It was purchased Bethlehem, from the PA. フォトリソグラフィ及びウェット化学エッチングでGaAsリボンを生成した。 To produce a GaAs ribbons photolithography and wet chemical etching. AZフォトレジスト(例えば、AZ 5214)が、GaAsウェーハ上で、5000rpmの速度で30秒間スピン成形され、次に、100℃で1分間ソフトベークされた。 AZ photoresist (e.g., AZ 5214) is, on the GaAs wafer, is 30 seconds spin-casting at 5000rpm speed, then, it was soft-baked for 1 minute at 100 ° C.. GaAsの(011)結晶方向に沿って方向付けされパターン形成された線の付いたフォトマスクを通して露光し、続いて現像し、フォトレジストに線パターンを生成した。 Exposed through the GaAs (011) photomask with a is oriented along the crystal direction patterned line, followed by development, to produce a line pattern in the photoresist. 弱いO プラズマ(すなわち、デスカムプロセス)で、残留フォトレジストを除去した。 Weak O 2 plasma (i.e., descum process), the removal of the remaining photoresist. 次に、GaAsウェーハは、エッチング液(4mLH PO (85重量%)、52mL H (30重量%)及び48mL脱イオン水)で1分間異方性エッチングし、氷水の槽中で冷やした。 Next, GaAs wafer, etching liquid (4mLH 3 PO 4 (85 wt%), 52mL H 2 O 2 (30 wt%) and 48mL deionized water) was 1 minute anisotropic etching in, in a bath of ice water Chilled. AlAs層は、エタノールで希釈(体積で1:2)されたHF溶液(Fisher(登録商標)Chemicals)を用いて溶かした。 AlAs layer is diluted with ethanol (1 volume: 2) has been HF solution (Fisher (TM) Chemicals) was dissolved with. マザーウェーハ上に緩められたリボンの付いたサンプルが、換気フード中で乾燥された。 Samples with a ribbon that has been loosened on the mother wafer, was dried in a fume hood. 乾燥されたサンプルは、電子ビーム蒸着によって堆積された30nmのSiO でコーティングされた。 Dried samples were coated with SiO 2 of 30nm was deposited by electron beam evaporation.

[00198]Siリボンの製作:シリコンリボンは、シリコン・オン・インシュレータ(SOI)ウェーハ(Soitect,Inc.、上のシリコン290nm、埋込み酸化物400nm、p型)から製作される。 [00198] Si ribbon Fabrication: silicon ribbon, a silicon-on-insulator (SOI) wafer (. Soitect, Inc, silicon above 290 nm, the buried oxide 400 nm, p-type) is fabricated from. ウェーハは、AZ5214フォトレジストを使用する従来のフォトリソグラフィでパターン形成し、SF6プラズマ(Plasma Therm RIE、SF6 40sccm、50mTorr、100W)でエッチングした。 Wafers, patterned by conventional photolithography using the AZ5214 photoresist, SF6 plasma (Plasma Therm RIE, SF6 40sccm, 50mTorr, 100W) was etched with. フォトレジストがアセトンで洗い落とされた後で、次いで、埋込み酸化物層がHF(49%)でエッチングされた。 After the photoresist has been washed off with acetone, then buried oxide layer is etched with HF (49%).

[00199]UVOマスクの製作:融解石英スライドがピラニア溶液(60℃)中で15分間洗浄され、十分な水で徹底的に水洗いされる。 [00199] UVO mask fabrication: fused silica slides were washed for 15 minutes in a piranha solution (60 ° C.), is thoroughly rinsed with sufficient water. 洗浄されたスライドは、窒素吹きつけで乾燥され、電子ビーム蒸着装置のチャンバ中に配置されて、5nmのTi(接着層として)及び100nmのAu(UV光のマスク層)の連続した層でコーティングされた。 Washed slides were dried under nitrogen blowing, disposed in the chamber of an electron beam evaporator, coated with successive layers of 5nm of Ti (as an adhesive layer) and 100nm of Au (mask layer UV light) It has been. ネガティブフォトレジスト、すなわちSU85が、スライド上で3000rpmの速度で30秒間スピン成形されて、厚さ約5μmの膜を生じた。 Negative photoresist, i.e. SU85 is, is 30 seconds spin-casting at 3000rpm speed on a slide, resulting in a film having a thickness of about 5 [mu] m. ソフトベーク、UV光への露光、ポストベーク、及び現像で、フォトレジストのパターンを形成した。 Soft bake, exposure to UV light, post-baking, and developed to form a photoresist pattern. 弱いO プラズマ(すなわち、デスカムプロセス)で、残留フォトレジストを除去した。 Weak O 2 plasma (i.e., descum process), the removal of the remaining photoresist. フォトレジストは、金エッチング液(すなわち、I2及びK2の水溶液)及びチタンエッチング液(すなわち、HClの希釈溶液)をそれぞれ使用してAu及びTiをエッチングするためのマスクとして働く。 Photoresist, gold etchant (i.e., I2 and an aqueous solution of K2) and titanium etchant (i.e., dilute solution of HCl) acts as a mask for etching the Au and Ti using each.

[00200]PDMSスタンプの準備:プリポリマ(A:B=1:10、Sylgard184、DowCorning)をペトリ皿に注ぎ、続いて65℃で4時間ベークすることによって、約4mmの厚さのPDMS基板が準備された。 [00200] PDMS stamp Preparation: Puriporima the (A:: B = 1 10, Sylgard184, DowCorning) poured into a petri dish, followed by 4 hours baked at 65 ° C., the thickness of the PDMS substrate approximately 4mm preparation It has been. 結果として生じた硬化片から適切な大きさ及び長方形の形を持ったスラブが切り出され、次にイソプロピルアルコールで洗浄され、窒素吹きつけで乾燥された。 The resulting slab having the form of a suitable size and rectangular from the cured pieces is cut out, it is then washed with isopropyl alcohol and dried under nitrogen blowing. 特別に設計されたステージを使用して、PDMSを望ましいレベルの歪みまで機械的に伸張した。 Using a specially designed stage, it was mechanically stretched to the distortion of the desired level of the PDMS. PDMSと接触して配置されたUVOマスクを通して短波長UV光(低圧水銀ランプ、BHK、240から260nmの173μW/cm2)に5分間この伸張された基板を照らすことで、パターン形成された表面化学的性質を生成した。 Short wavelength UV light through a UVO mask disposed in contact with the PDMS By illuminating the 5 minutes the stretched substrate (low-pressure mercury lamp, 260 nm of 173μW / cm2 from BHK, 240), a surface chemical that is patterned It generated the property.

[00201]バックル状GaAsリボンの形成及び埋込み:SiO をコーティングされた緩めリボンの付いたGaAsウェーハが、パターン形成された表面化学的性質を持った伸張されたPDMSに押し付けて張り付けられた。 [00201] Buckle shaped GaAs ribbons formed and buried: GaAs wafers with a loosened ribbon of SiO 2 coated was pasted against the stretched PDMS having a surface chemistry that is patterned. 90℃のオーブン中で5分間ベークし、空気中で室温まで冷やし、次にPDMSの歪みをゆっくり弛緩させることで、各リボンに沿ってバックルを生成した。 Baked 5 minutes in 90 ° C. oven, cooled to room temperature in air, it is then possible to slowly relax the distortion of PDMS, to produce a buckle along each ribbon. バックル状リボンの埋込みは、UV光に5分間投光露光し、次に液体PDMSプリポリマを約4mmの厚さに成形することを含んだ。 Embedding buckle ribbons comprised that the UV light projection exposure 5 min, then forming the liquid PDMS Puriporima to a thickness of about 4 mm. 65℃のオーブン中で4時間か室温で36時間かのどちらかでサンプルを硬化することで、プリポリマを硬化して、バックル状リボンをPDMSの固体マトリックス中に埋め込まれたままにした。 By curing the samples at either or 4 hours or at room temperature for 36 hours at 65 ° C. in an oven, to cure the Puriporima it was left implanted buckle ribbons in the solid matrix of the PDMS.

[00202]バックル状リボンの特性:サンプルを約90°(埋め込まれていないサンプルの場合)又は約30°(埋め込まれたサンプルの場合)傾けてリボンの像を光学顕微鏡で作った。 [00202] buckle ribbons characteristics: Sample (for samples not embedded in) to about 90 ° or (for embedded sample) approximately 30 ° inclined made the image of the ribbon optical microscope. SEM像は、サンプルを金の薄い層(厚さが約5nm)でコーティングした後で、PhilipsXL30電界放出走査形電子顕微鏡で記録された。 SEM image, after the sample a thin layer of gold (thickness of about 5 nm) was coated with were recorded on a PhilipsXL30 field emission scanning electron microscope. PDMSスタンプを予め歪ませるために使用された同じステージが、結果として得られたサンプルを伸張し、また圧縮するために使用された。 The same stages were used to advance distort the PDMS stamp, decompresses the samples obtained as a result, also it has been used to compress.

[00203]SMS PDの製作及び特性:PDの製作は、図24Bの下のフレームに示された形態のサンプルから始まった。 [00203] SMS PD fabrication and properties of: Production of PD began with a sample in the form shown in the bottom frame of Figure 24B. ポリ(エチレンテレフタレート)(PET)薄板の幅約0.8mmのストリップが、これの長手方向の軸がリボンの長手方向の軸に対して垂直な状態で、PDMS上に静かに配置された。 Poly (ethylene terephthalate) (PET) having a width of about 0.8mm of the thin strip, this longitudinal axis is in a vertical state with respect to the longitudinal axis of the ribbon, it is gently placed on the PDMS. このストリップは、厚さ30nmの金膜(ショットキ電極を形成するための)の電子ビーム蒸着用のシャドウマスクとして働いた。 This strip served as a shadow mask for electron beam evaporation of a gold film having a thickness of 30 nm (for forming a Schottky electrode). PETストリップを取り除き、予備歪みPDMSスタンプを弛緩させることで、バックル状GaAsリボンで作られたSMSPDを形成した。 Remove the PET strip, by relaxing the preliminary distortion PDMS stamp was formed SMSPD made of buckle-shaped GaAs ribbons. 液体PDMSプリポリマが、電極の無いリボンの領域に成形され、次にオーブン中で硬化された。 Liquid PDMS Puriporima is formed into a ribbon region without electrode was then cured in an oven. 金電極は、半導体パラメータ解析装置によるプロービングを可能にするように上のPDMSを越えて延びた。 Gold electrode was beyond the PDMS of the upper extending to allow probing with a semiconductor parameter analyzer. (Agilent4155C)。 (Agilent4155C). 光応答の測定では、PDは、伸張及び圧縮用の機械ステージを使用して操作された。 In the measurement of optical response, PD was operated using a mechanical stage for stretching and compression. IRLED光源(850nmの波長を持つ)が照明を与えた。 IRLED light source (having a wavelength of 850 nm) gave illumination.

[00204]実施例2:転写印刷 [00204] Example 2: transfer printing

[00205]われわれの技術方法は、前に説明された、平面スタンプをベースにした印刷方法で具体化されたある概念を使用する。 [00205] Our technology methods previously described, using some concepts embodied in the printing method in which the flat stamp base. この基本技術は有望な出発点を提供するが、以下で説明されるように、HARDI(撮像用の半球形アレイ検出器)システムの課題に対処するためには多くの基本的な新しい特徴が導入されなければならない。 While providing this basic technique promising starting point, as described below, HARDI (hemispherical array detector for imaging) to address the challenges of the system has a number of fundamental novel features introduced It must be.

[00206]図32及び33は、湾曲表面への転写印刷に関係した一般的な戦略を示す。 [00206] Figures 32 and 33 show the general strategy related to transfer printing of the curved surface. ステップの第1の組(図32)は、相互接続されたSiCMOS「小チップ」をウェーハの平面表面から取り上げ、次にジオメトリを半球形の形に変形するように設計された薄い球形湾曲エラストマスタンプの製作及び操作を含む。 The first set of steps (FIG. 32) is interconnected SiCMOS "small chips" is taken up from the plane surface of the wafer, then a thin spherical curved elastomeric stamp is designed to deform the geometry in the form of hemispherical including the production of and operation. このプロセスのためのスタンプは、ポリ(ジメチルシロキサン)(PMDS)のようなエラストマを得るための液体プリポリマを、要求された曲率半径を持った選ばれた高品質光学要素(すなわち、凸レンズと凹レンズの整合された対)に押し付けて成形し、硬化することによって形成される。 Stamp for this process, poly (dimethyl siloxane) fluid Puriporima for obtaining an elastomer such as (PMDS), high quality optical elements selected having the required radius of curvature (i.e., the convex and concave lenses molded against the matched pair), it is formed by curing. スタンプは、成形された円形リムを備えている。 Stamp is provided with a circular rim which is molded. このリムに沿った成形溝(図32の破線の円)を適切な大きさの剛性円形保持リングにかみ合わせてこの要素を半径方向に伸張すると、この球形スタンプが、伸張された平面薄板に変形される。 When the forming grooves along the rim (dashed circle in FIG. 32) to engage the rigid circular retaining ring appropriately sized to stretch this element radially, the spherical stamp, is deformed in stretched flat sheet that. 予め成形されアンダーカットエッチングされた、薄い相互接続の付いたSiCMOS「小チップ」を支持するマザーウェーハにこの伸張されたスタンプを接触させ、次に、このスタンプを剥離することで、これらの相互接続された小チップがこの要素に「インク付け」される。 Previously molded undercut etched is brought into contact with the stretched stamped mother wafer to support the SiCMOS "small chips" marked with a thin interconnect, then, by peeling the stamp, these interconnections been small chip is "inked" to this element. 小チップと軟質エラストマ要素の間のファンデルワールス相互作用が、このプロセスのために十分な粘着力を与える。 Van der Waals interactions between the small chip and the soft elastomer elements, provides sufficient adhesion for this process.

[00207]保持リングを取り除くことで、PDMSは弛緩して最初の半球形の形に戻るようになり、それによって小チップアレイの平面−球形変形を達成する。 [00207] By removing the retaining ring, PDMS becomes back to form a first hemispherical to relax, thereby the plane of the small chip arrays - to achieve spherical deformation. この変形は、スタンプの表面に圧縮歪みを誘起する。 This deformation induces compressive strain on the surface of the stamp. この歪みは、CMOS小チップアレイにおいて、相互接続の局部的な層間剥離及び持上りによって吸収される(図32の左下)。 This distortion in CMOS small chip arrays, are absorbed by the local delamination and lifting up the interconnection (lower left in FIG. 32). これらの「ポップアップ」相互接続は、小チップの損傷又は小チップの電気的な特性の有害な歪み誘起変化を防ぐやり方で歪みを吸収する。 These "pop-up" interconnect absorbs distortion in a manner to prevent harmful strain-induced change in electrical properties of the small chip damage or small chips. 小チップの歪みを約0.1%未満に維持することで、これら2つの目標は達成される。 By maintaining the distortion of small chip to less than about 0.1 percent, these two goals are achieved. 相互接続に必要な空間によって、CMOS小チップの最大フィルファクタが制限される。 The space required for the interconnection, the maximum fill factor of CMOS small chip is limited. しかし、光検出器は、全ピクセル面積をほとんど使い、それによって、80%フィルファクタの目標に真っ直ぐに進む道を与える。 However, the light detector, using almost all pixels area, thereby providing a way forward straight to the target of 80% fill factor.

[00208]ステップの第2の組(図33)では、「インク付け」された半球形スタンプは、これらの要素を、整合する形状の凹み(例えば、この例では、整合半球形凹みを有するガラス基板)を持つ最終デバイス基板上に転写印刷するように使用される。 [00208] In a second set of steps (FIG. 33), "inked" hemisphere-shaped stamp, these elements, recessed shape matching (e.g., in this example, a glass having a recess matching hemispherical It is used to transfer printing to the final device substrate having a substrate). この転写プロセスは、光硬化可能BCB(DowChemical)又はポリウレタン(Norland Optica Adhesive)などの紫外線(UV)硬化可能感光性重合体を接着剤として使用する。 This transfer process uses ultraviolet (UV) curable photopolymer, such as photocurable BCB (Dow Chemical) or polyurethane (Norland Optica Adhesive) as an adhesive. これらの材料は、薄い(厚さ数十ミクロン)液体膜の形でデバイス基板に塗布される。 These materials are applied to the device substrate in the form of a thin (thickness of several tens of microns) liquid film. スタンプと接触すると同時に、この液体層は、小チップ及びポップアップ相互接続に関連したレリーフ構造に適合するように流れる。 At the same time in contact with the stamp, the liquid layer flows to conform to the relief structure associated with the small chip and a pop-up interconnect. 透明基板を透過したUV光は感光性重合体を硬化し、これを固体形状に変形して、スタンプの除去と同時に滑らかな平坦化上面をもたらす。 UV light transmitted through the transparent substrate by curing a photosensitive polymer, which was deformed into a solid form, resulting in the same time smooth planarized top surface and removal of the stamp. 機能システムを形成するための最終集積化は、電極及び光検出器用材料の堆積及びパターン形成、及び外部制御回路への母線のリソグラフィによる画定を含む。 The final integrated to form a functional system includes deposition and patterning of electrodes and a light detector material, and defining by lithography bus to an external control circuit.

[00209]図32及び33の方法は、いくつかの注目すべき特徴を持っている。 [00209] The method of FIG. 32 and 33, have some notable features. 第1に、最先端技術の平面エレクトロニクス技術を利用して、高信頼性で経済性に優れた高性能動作を半球形基板上に可能にする。 First, by using a flat electronics technology state of the art, to allow for better performance operation economy at high reliability on hemispherical substrate. 特に、小チップは、0.13μm設計ルールで処理されたシリコントランジスタの集りから成り、HARDIシステムのための局部的なピクセルレベルの処理能力を与えている。 In particular, the small chip is made collection of silicon transistors treated with 0.13μm design rules, has given local pixel-level processing capabilities for HARDI system. 従来の処理は、シリコン・オン・インシュレータウェーハを用いてこれらのデバイスを形成するように使用されている。 Conventional processing is used to form these devices using a silicon-on-insulator wafer. 埋込み酸化物は、印刷のために小チップを準備するための犠牲層(HFでアンダーカットエッチング)を提供する。 Buried oxide provides a sacrificial layer to prepare a small chip (undercut etched with HF) for printing. 相互接続は、狭くて薄い(約100nm)金属線から成る。 Interconnection consists of a thin narrow (about 100 nm) metal wire.

[00210]第2の特徴は、この方法がエラストマ要素及び機械的設計を使用して適切に制御された平面−半球形変形を可能にすることである。 [00210] The second feature is the method using the elastomer element and mechanical design appropriately controlled plane - is to enable the semi-spherical deformation. 後で略述されるように、転写スタンプ及び総合的な機械モデリングにおける可逆的な線形力学によって、この制御が達成される。 As outlined below, the reversible linear dynamics in the imprint stamp and overall mechanical modeling, this control is achieved. 第3の魅力的な態様は、転写プロセスのある基本的なコンポーネント及び接着を制御するための戦略が平面的な応用で実証されたことである。 A third attractive aspect, strategies for controlling the basic components and adhesion of the transfer process is that demonstrated in planar applications. 実際、そのような平面印刷応用のために巧み設計されたステージは、図32及び33のプロセスに適応することができる。 Indeed, cleverly designed stages for such plane print applications can be adapted to the process of FIGS. 32 and 33. 図34は、このプロセスで使用するのに適した集積化視覚システム及び空気圧アクチュエータの付いた自家製プリンタを示す。 Figure 34 shows a homemade printer equipped with a integrated vision system and a pneumatic actuator suitable for use in this process.

[00211]この型のプリンタシステムを使用して、図32及び33のプロセスのいくつかの態様を実証する。 [00211] Using the printer system of this type, demonstrate several aspects of the process of FIG. 32 and 33. 図35は、高濃度不純物ドープされたシリコンリボンを持った正方形アレイ中の相互接続された単結晶シリコンアイランドのアレイが「インク付け」された半球形スタンプの表面の走査形電子顕微鏡像を示す。 Figure 35 shows a scanning electron micrograph of the high concentration impurity doped silicon interconnected monocrystalline silicon island array of squares in the array of ribbons with the "inked" hemisphere-shaped stamping of the surface. 図36は、光学像を示す。 Figure 36 shows an optical image. 平面−球形変形中に、これらのリボン相互接続は、図32に示されるようにポップアップする。 Plane - in spherical deformation, these ribbons interconnects pops up as shown in Figure 32. この型の相互接続の重要な態様は、この相互接続が、完全に形成された小チップの転写と組み合わされたとき、高分解能湾曲表面リソグラフィ又は半球体に直接処理する他の形の必要性を減少させることである。 An important aspect of this type interconnection of, this interconnection, when combined with the transfer of the fully formed small chip, the need for other forms of processing directly to a high resolution curved surface lithography or hemisphere it is to reduce.

[00212]材料及び全体的な処理戦略に加えて、半球形スタンプ、ポップアップ相互接続、及び剛性デバイスアイランドの付いた相互接続の弾性機械応答の完全計算モデリングが行われる。 [00212] Materials and in addition to the overall process strategy, hemispherical stamp, pop interconnects, and complete calculation modeling elastic mechanical response of interconnections with a rigid device islands takes place. これらの計算は、工学的な制御及び最適化を容易にするレベルでプロセスの物理的現象を明らかにする。 These calculations reveal the physical phenomena of the process at a level that facilitates engineering control and optimization. 線形弾性板理論に基づいた簡単な推定は、図32のプロセスに関連した歪みのレベルが、厚さ2mmのスタンプ及び半径1cmの球の場合に、10%以上に達し得ることを示す。 Simple estimate based on linear elastic plate theory, distortion level of the related process of FIG. 32, in the case of a sphere of the stamp and the radius 1cm thick 2 mm, indicating that can reach 10% or more. したがって、信頼性の高い工学的制御のためには、スタンプが、この値の2倍までの歪みに対して、すなわち約20%の歪みまで、線形弾性状況で動作することが必要である。 Therefore, because of the high engineering controls Reliable, stamp, against distortion of up to twice this value, i.e. until the distortion of about 20%, it is necessary to operate in the linear elastic conditions. 図37は、バルク平面スタンプをベースにした印刷のレベルでわれわれが用いた経験のあるPDMSのいくつかの変形物の実験から得られた応力/歪み曲線を示す。 Figure 37 shows some of the stress / strain curve obtained from experimental variation of the PDMS with experience we used at the level of printing with the bulk plane stamp based. 184−PDMSは、約40%の歪みまで非常に直線的な弾性応答を与えるので、優れた最初の材料を提供すると思われる。 184-PDMS is, because it gives a very linear elastic response to strain of about 40% is believed to provide superior initial material.

[00213]これらのような機械的な測定値は、小チップ及びリボンポップアップ相互接続の弾性率及びジオメトリについての文献値と結びつけられ、モデリングに必要な情報を提供する。 [00213] Mechanical measurements such as these are associated with literature values ​​for the small chip and modulus and geometry of the ribbon popup interconnected to provide the necessary information to modeling. 計算のために2つの方法が採用される。 Two methods for the calculation is employed. 第1のものはフルスケール有限要素モデリング(FEM)であり、これでは、平面基板上のデバイス及び相互接続ジオメトリの詳細(例えば、大きさ、間隔、多層)が解析される。 The first is the full-scale finite element modeling (FEM), which in the details of the devices and interconnects geometry on a planar substrate (e.g., size, spacing, multilayer) is analyzed. 異なる材料(例えば、スタンプ、シリコン、相互接続)が解析で直接明らかにされる。 Different materials (e.g., stamping, silicon, interconnection) is revealed directly by analysis. 横方向圧力は、スタンプ及び回路を望ましい球形の形に変形させるように加えられる。 Lateral pressure is applied to deform the stamp and circuitry to form the desired spherical shape. 有限要素解析は、歪み分布、特にデバイス及び相互接続の最大歪み、及び転写されたデバイス間の不均一な間隔を与える。 Finite element analysis gives the strain distribution, in particular the maximum strain of the devices and interconnects, and non-uniform spacing between the transfer devices. そのような方法は、デバイスジオメトリ及び材料の全ての詳細を取り込むので、最大歪み及び不均一性を減少させるために、転写印刷プロセスの異なる設計の効果をよく調べるために使用できることが、そのような方法の有利点である。 Such methods, since captures all the details of the device geometry and materials, to reduce maximum strain and non-uniformity, can be used to investigate well the effects of different designs of transfer printing process, such is an advantage of the method. しかし、この方法は、計算集中的であり、したがって、広い範囲の長さスケール及びスタンプ上の多数の構造デバイスのモデリングを含むので時間が掛かる。 However, this method is computationally intensive, thus, because it includes a modeling of a number of structural devices on length scales and stamp of the wide range of time-consuming.

[00214]第2の方法は、ローディング状態でのデバイスの機械的性能を解析する、デバイス(小チップ)の単位セルモデルである。 [00214] The second method is to analyze the mechanical performance of the device in the loading state, a unit cell model of the device (small chips). 各デバイスは、単位セルで表され、機械的ローディング(例えば、曲げ及び引っ張り)に対するデバイスの応答が、有限要素方法によって徹底的に調べられる。 Each device is represented by a unit cell, mechanical loading (e.g., bending and tension) is the response of the device to be thoroughly investigated by the finite element method. 次に、各デバイスは、相互接続で連結された単位セルに取り換えられる。 Next, each device is replaced in the unit cells connected in interconnected. この単位セルモデルは、次に、有限要素解析に組み込まれて、デバイス及び相互接続の詳細なモデリングに取って代わる。 The unit cell model is then built into the finite element analysis, replace the detailed modeling of the devices and interconnects. さらに、球の縁部から離れたところでは、多くの単位セルが集積化され、その性能が粗いレベルのモデルで表されるように、歪みは比較的均一である。 Furthermore, at a distance from the edge of the sphere is a number of unit cells integrated, so that the performance is expressed at a coarse level model, the distortion is relatively uniform. 球の縁の近くでは、デバイスの詳細なモデリングが依然として必要であるように、歪みは非常に不均一である。 Near the edge of the sphere, so that detailed modeling of the device is still needed, the distortion is very heterogeneous. そのような方法の有利点は、計算の手間をかなり軽減することである。 Advantage of such a method is to considerably reduce the computational effort. 第1の方法のフルスケール有限要素解析は、この単位セルモデルを確認するために使用される。 Full-scale finite element analysis of the first method is used to confirm the unit cell model. いったん確認されると、単位セルモデルは、デバイス、相互接続、及びそれらの間隔の異なる設計を素早く調査するのに適しているので、強力な設計ツールとなる。 Once verified, the unit cell model, devices, interconnects, and so is suitable for quickly investigate the different design of their spacing, a powerful design tool.

[00215]図38は、図32で略述されたように、半球形スタンプを平面ジオメトリに伸張するため(及びこれを弛緩させて元の半球形に戻すため)の予備FEMの結果を表す。 [00215] FIG. 38 is, as outlined in Figure 32, represents the preliminary FEM results for stretching the hemispherical stamp plane geometry (and allowed to relax to return to the original hemispherical this). 上のフレームは、図32に模式的に示されたものと同様なジオメトリを持った半球形スタンプの断面図を示す。 Top frame shows a cross-sectional view of a hemispherical stamp having a similar geometry to that shown schematically in Figure 32. これらの結果は、メンブレンの不均一な厚さによってはっきり表されているように、伸張されたメンブレン内の歪みの僅かな空間的不均一を示している。 These results, as is clearly represented by a non-uniform thickness of the membrane, shows a slight spatial heterogeneity of distortion in decompressed in the membrane. 成形及び硬化によって形成されるスタンプが押し付けられる構造を適切に選ぶことによって、スタンプの厚さプロファイルを巧みに設計することで、これらの不均一を無くすることができる。 By appropriately selecting the structure stamp formed by molding and curing are pressed, by skillfully designed thickness profile of the stamp, can be eliminated these heterogeneous. しかし、(i)ポップアップ相互接続は本質的に変形に対して耐性があり、さらに(ii)小チップが各ピクセル位置の完全な中心に置かれる必要は無いので、いくつかの不均一な歪みは許容できることに留意することが重要である。 However, (i) pop interconnects are resistant to essentially deformed, since further (ii) there is no need for the small chip is placed in full center of each pixel location, some inhomogeneous strain it is important to note that acceptable. より大きな光検出器は、ピクセル面積内での小チップの位置に無関係に小チップとの電気的接触を確立することができる均一な裏面電極を持ったピクセル面積を満たす。 Larger photodetector satisfies the pixel area having a uniform back electrode capable of establishing electrical contact with the independent small chip to the position of the small chip in the pixel area.

[00216]このモデリングは、また、SiCMOS小チップの歪みのレベルを決定することができる。 [00216] This modeling may also determine the level of distortion of SiCMOS small chip. 電気的特性の変化及び、ことによると、破砕又は層間剥離による機械的破損が起こるのを防ぐために、システムは、この小チップ歪みを約0.1〜0.2%未満に保つように設計されるべきである。 Change in electrical characteristics and, possibly, to prevent the mechanical failure occurs by crushing or delamination, the system is designed to keep the small chip distortion to less than about .1-.2% is Rubeki. このモデリングは、この範囲を超えた歪みに小チップをさらさないようにするためのスタンプの設計及び処理条件を容易にする。 This modeling facilitates design and processing conditions of the stamp to not expose the small chip to distortion exceed this range.

[00217]実施例3:二軸伸縮性「波形」シリコンナノメンブレン [00217] Example 3: biaxial stretch "Waveform" silicon nano membrane

[00218]この例は、エラストマ支持物上の2次元バックル状又は「波形」シリコンナノメンブレンから成る単結晶シリコンの二軸伸縮性形状を取り入れる。 [00218] This example incorporates the biaxial stretch shape of the single crystal silicon comprising a two-dimensional buckle-shaped or "waveform" silicon nano membrane on elastomeric support. この構造の製作手順が説明され、また、その構造のジオメトリ及び様々な方向に沿った一軸及び二軸歪みに対する応答の様々な態様が示される。 Fabrication procedure of this structure is described, also, various aspects of the response to uniaxial and biaxial strain in the geometry and different directions of the structure is shown. このシステムの力学の解析モデルは、システムの挙動を定量的に理解するための骨組みを提供する。 Mechanical analysis model of the system, provides a framework for quantitatively understanding the behavior of the system. この種類の材料は、完全2次元伸縮性を持った高性能エレクトロニクスのための手段を提供する。 This type of material provides a means for high performance electronics with full two-dimensional elasticity.

[00219]機械的湾曲性を示すエレクトロニクスは、情報ディスプレイ、X線撮像、光起電力デバイス、及び他のシステムでの応用にとって興味がある。 [00219] electronics showing the mechanical bending resistance, it is interesting to information displays, X-rays imaging, photovoltaic devices, and applications in other systems. 可逆的伸縮性は、スマート手術用手袋、電子眼カメラ、及び個人健康状態監視装置などの、曲げることができるだけのエレクトロニクスでは実現できないデバイス能力を可能にする非常に技術的に魅力のある異なる機械的特性である。 Reversible stretchability, different mechanical properties of very technically attractive to enable smart surgical gloves, electronic eye cameras, and personal health monitoring device, the device capability is not possible with only electronics can be bent it is. この型のエレクトロニクスのための1つの方法では、伸縮性ワイヤが剛性デバイスアイランドを相互接続して、伸縮性でないデバイスコンポーネントと共に回路レベルの伸縮性を実現する。 In this type of one way for electronics, stretchable wire interconnects the rigid device islands, to realize a circuit level of stretchable with device components is not a stretch. 代わりの戦略では、薄い単結晶半導体及び他の電子材料のある構造形態によって、デバイス自体の伸縮性が可能になる。 In an alternative strategy, by some structural form thin single crystal semiconductor and other electronic materials, it is possible to stretch the device itself. 最近の実証は、金属酸化物半導体電界効果トランジスタ(MOSFET)、金属半導体電界効果トランジスタ(MESFET)、pn接合ダイオード、及びショットキダイオードの一軸伸縮性を実現するために、シリコン及びガリウム砒素のナノリボン(数十から数百ナノメートルの厚さ及びマクロメートル範囲の幅)のバックル状1次元「波形」ジオメトリを使用することを含んだ。 Recent demonstration, metal oxide semiconductor field effect transistor (MOSFET), metal semiconductor field effect transistor (MESFET), pn junction diodes, and in order to achieve the uniaxial stretch Schottky diode, nanoribbons (number of silicon and gallium arsenide ten to including the use of the buckle-like one-dimensional "waveform" geometry hundreds width thickness and macro-meter in the nanometer range). この例は、同様な材料のナノメンブレンを2次元(2D)波形ジオメトリに形成して完全2D伸縮性を実現することができることを示す。 This example shows that it is possible to realize a complete 2D stretch nano membranes similar materials to form a two-dimensional (2D) waveform geometry. そのようなシステムの製作手順が、システムの機械的応答の実験から得られた詳細な特性及び解析モデリングと共に、説明される。 Production procedure of such a system, the mechanical detailed characteristics obtained from the experiments of the response and analysis modeling of the system, is described.

[00220]図39は、エラストマ支持物上に2次元伸縮性Siナノメンブレンを形成するステップを模式的に示す。 [00220] FIG. 39 shows a step for forming a two-dimensional stretchable Si nano membrane on an elastomeric support material schematically. この例では、このメンブレンは、シリコン・オン・インシュレータ(SOI)ウェーハ(Soitec,Inc.、p型)から製作され、フォトリソグラフィでフォトレジストの適切なパターンを画定し、次に反応性イオンエッチング(PlasmaTherm RIE,SF 40sccm、50mTorr、100W)して露出されたシリコンを除去することによって、上部シリコンに穴(直径約2.5μm、ピッチ約25μm)の正方形アレイを形成することから始まる。 In this example, the membrane is a silicon-on-insulator (SOI) wafer (Soitec, Inc., p-type) is made from, and defines an appropriate pattern of the photoresist in the photolithography, and then reactive ion etching ( PlasmaTherm RIE, SF 6 40sccm, 50mTorr , by removing the silicon exposed by 100W), the upper silicon hole (diameter of about 2.5 [mu] m, begins to form a square array of pitch of about 25 [mu] m). この同じステップで、ここで報告されるサンプルでは3〜5mm正方形の範囲内にあるメンブレンの全体的な横寸法を画定する。 In this same step, defining the overall transverse dimensions of the membrane is in the range of 3~5mm square sample reported herein. 厚さは55から320nmの範囲内である。 The thickness is in the range of 55 to 320 nm. エッチングされたサンプルを、濃縮フッ化水素酸(49%HF)に浸すことで、埋込みSiO 層(厚さ145〜1000nm)が除去される。 The etched sample by soaking in concentrated hydrofluoric acid (49% HF), buried SiO 2 layer (thickness 145~1000Nm) is removed. アセトンで洗ってフォトレジストを除去した。 Removing the photoresist is washed with acetone. 研磨されたシリコンウェーハによって生成された平らなエラストマ基板(厚さ約4mm)にポリ(ジメチルシロキサン)(PDMS)のプリポリマを押し付けて成形し、硬化する。 Molded by pressing a Puriporima of flat elastomeric substrate produced by polished silicon wafer (thickness of about 4 mm) poly (dimethylsiloxane) (PDMS), curing. 強力な紫外光(240〜260nm)で生成されたオゾン環境に5分間さらすことで、疎水性PDMS表面(−CH 及び−H末端基)を親水性状態(−OH及び−O−Si−O末端基)に変換した。 By exposing strong ultraviolet light (240 to 260 nm) 5 minutes ozone environment generated by, a hydrophobic PDMS surface (-CH 3 and -H end groups) hydrophilic state (-OH and -O-Si-O It was converted to end groups). そのように活性化されたPDMS基板を熱対流炉中で70〜180℃で簡単に加熱することで、制御された程度の等方性熱膨張を生じさせた。 The so activated PDMS substrate by simply heating at 70 to 180 ° C. in a convection oven to yield an isotropic thermal expansion to the extent that controlled. この要素を処理されたSOIウェーハに接触させ、次にこれを剥離することで、再び、全ナノメンブレンをPDMSに転写した。 This element is brought into contact with an SOI wafer that has been processed, followed by peeling them, again, the whole nano-membrane and transferred to PDMS. 熱対流炉中での数分間連続して加熱することで、メンブレンとPDMSの間の強力な接着剤接着の形成が促進された。 By continuously heating for several minutes in a convection oven, the formation of a strong adhesive bond between the membrane and the PDMS was promoted. 最終ステップで、ナノメンブレン/PDMS構造iは室温(およそ25℃)まで冷えて、熱誘起予備歪み(ΔL/L)を緩めた。 In the final step, the nano membrane / PDMS structure i is cold to room temperature (approximately 25 ° C.), loosened thermally induced pre-distortion ([Delta] L / L). このプロセスは、Siナノメンブレン及びPDMSの表面近くの領域で、2次元(2D)波形レリーフ構造の自然発生的な形成につながった。 This process is a Si nano membrane and PDMS surface near region of the led to spontaneous formation of two-dimensional (2D) waveform relief structure. この構造は、1次元の周期的な起伏が支配的である縁部近く、2次元ヘリンボンレイアウトが一般的に観察される内部領域、及び無秩序ヘリンボン構造がしばしば生じる中心近くで異なった挙動を示す。 This structure is close edges is a one-dimensional periodic undulations are dominant, shows a two-dimensional herringbone layout is different interior region is generally observed, and disordered herringbone structure often occurs center near behavior. ヘリンボン領域は、短波長λと呼ばれる起伏の隣接したピーク間の距離と、起伏A (図1に示されていない)の振幅と、長波長と呼ばれるヘリンボン構造の隣接した「ジョグ」間の間隔に関連したより長い距離2π/k (x2方向に沿った)とで特徴付けられる。 Herringbone region, the distance between adjacent peaks of undulations called short wavelength lambda, undulating A 1 amplitude and the spacing between adjacent "jog" the herringbone structure called long wavelength (not shown in FIG. 1) characterized des long distance (along the x2 direction) 2π / k 2 than in connection with. 他の特徴的な長さは、「ジョグ」波長2π/k (長波長方向x に対して垂直なx 方向に沿った)、ジョグの振幅A 、ジョグ角度θである。 Other characteristic length (along perpendicular x 1 direction to the long wavelength direction x 2) "jog" Wavelength 2 [pi / k 1, the amplitude A 2 of the jog, a jog angle theta. 図39の下のフレームはこれらの特徴を模式的に示す。 The bottom frame of Figure 39 shows these features schematically.

[00221]図40の部分a〜fは、厚さ100nm(およそ4×4mm の横方向寸法)及び約3.8%の熱予備歪み(150℃まで加熱することによって確定される)を持ったナノメンブレンのケースについて、ヘリンボン起伏の形成中に異なる段階で集められた光学顕微鏡写真を示す。 [00221] portion of Fig. 40 a to f are, with (as determined by heating to 0.99 ° C.) and about 3.8% of the thermal pre-distortion (lateral dimensions of approximately 4 × 4 mm 2) thickness 100nm for the case of nano-membrane was show optical micrographs collected at different stages during the formation of herringbone undulations. これらの像は、2段階での構造形成を示し、その第1は、大きな面積にわたった1次元起伏を支配的に含み、その後に、これらの起伏構造の曲がりが続いて、最後には、完全冷却時に目の詰んだヘリンボンレイアウトになる(図40d〜f)。 These images show the structure formation in two stages, the first is predominantly include one-dimensional undulations across the larger area, thereafter, followed by a bending of these relief structures, finally, It becomes herringbone layout a dense of the eye at the time of the complete cooling (Figure 40d~f). 図40hは、両方の特徴波長の時間変化を示す。 Figure 40h shows the time variation of both features wavelengths. 冷却が、PDMSの比較的大きな熱収縮によってシリコンに対する徐々に大きくなる圧縮歪みをもたらすにつれて、短波長は減少する傾向がある。 Cooling, as resulting in progressively larger compressive strain for a relatively silicon by large thermal contraction of the PDMS, short wavelength tends to decrease. 特に、この値は、ヘリンボン構造が顕著になるとき初期段階の17〜18μmから約14.7μmに減少し、さらに最終的に、完全に冷えた状態で約12.7μmに減少する。 In particular, this value decreased from 17~18μm early stage when the herringbone structure is remarkable about 14.7Myuemu, further finally reduced to about 12.7μm completely cold state. この波長は大きな面積にわたって一様である(約5%ばらつき)。 This wavelength is uniform over a large area (about 5% variation). 対照的に、ヘリンボンレイアウトに関連した長波長は、図40gの像から明らかなように、広い範囲の値を示す。 In contrast, long-wavelength associated with herringbone layout, as is clear from the image of FIG. 40 g, it shows a wide range of values. このサンプル全体の約100箇所の測定は、図40gのヒストグラムに要約された値の分布を与える。 The sample measurement of the total of about 100 places gives the distribution of the summarized value in the histogram of Figure 40 g. ヘリンボン構造は、面外変位w=A cos[k +k cos(k )]によって表されてもよい(図49)。 Herringbone structure may be represented by an out-of-plane displacement w = A 1 cos [k 1 x 1 + k 1 A 2 cos (k 2 x 2)] ( Figure 49). ここで、係数、すなわち起伏の振幅A 、長波長2π/k 、ジョグ波長2π/k 、及びジョグの振幅A は、特定のメンブレン厚さ、膜の機械的特性、及び基板の解析によって決定される。 Here, the coefficient, i.e. the amplitude A 1 of the undulation, long wavelength 2 [pi / k 2, jog wavelength 2 [pi / k 1, and the amplitude A 2 of the jog a particular membrane thickness, the mechanical properties of the membrane, and analysis of the substrate It is determined by. 短波長λは(2π/k )sin(θ/2)である。 The short wavelength λ is (2π / k 1) sin ( θ / 2). このモデリングは、熱予備歪みの代わりに、波形構造の測定された外形長さ及び周期から決定されるようなSi歪みを、加えられた予備歪みとして使用する(図50)。 This modeling, in place of the thermal pre-strained, the Si distortion as determined from the measured profile length and period of the waveform structure, used as a pre-strain applied (Figure 50). おそらくPDMS上のSiのローディング効果のせいで、Siを変形させる実際の歪みは、一般に、推定される熱予備歪みよりもいくぶん小さい。 Probably due to the loading effect of Si on the PDMS, the actual strain to deform the Si is generally somewhat less than the thermal pre-distortion to be estimated. 例えば、Si歪みは、3.8%の熱予備歪みで2.4%である。 For example, Si strain is 2.4% with 3.8% of thermally pre-distortion. そのような変位wの場合には、Si膜中の応力、歪み、及び変位フィールドは、フォンカルマン平板理論からA 、k 、A 、及びk の項で得ることができる。 For such displacement w, the stress in the Si film, the strain and displacement fields, can be obtained in A 1, k 1, A 2 , and k 2 of the term from the von Karman flat theory. PDMS基板中のフィールドは、3D弾性理論から得られる。 Field in PDMS substrate is obtained from a 3D elastic theory. Si膜のメンブレンエネルギー及び曲げエネルギー及びPDMS基板の弾性エネルギーから成る総エネルギーを最小にすることで、A 、k 、A 、及びk が与えられる。 Membranes energy and flexural total energy consisting of energy and PDMS substrate of the elastic energy of the Si film to minimize, A 1, k 1, A 2, and k 2 are given. Si及びPDMSのヤング率及びポアソンの比は、E Si =130GPa、v Si =0.27、E PDMS =1.8MPa、及びv PDMS =0.5である。 Young's modulus and the ratio of Poisson Si and PDMS is, E Si = 130GPa, v Si = 0.27, which is E PDMS = 1.8 MPa, and v PDMS = 0.5. 実験とモデルの両方で、ジョグ角度θは約90°にされた。 In both experimental and model, jog angle θ was approximately 90 °. 理論によって与えられた短波長は、2.4%の二軸予備歪みで12.4μmであり、これは上の実験結果とよく合っている。 Short wavelength given by theory is 12.4μm in 2.4% biaxial preliminary strain, which matches well with the experimental results of the above. 長波長2π/k の大きなばらつきは、また、理論計算によって、30から60μmと予想される。 Large variations in the long wavelength 2 [pi / k 2 is also by the theoretical calculation, it is expected from the 30 and 60 [mu] m.

[00222]図41は、図40の完全冷却状態で示されたものと同様な構造の原子力顕微鏡(AFM)像及び走査形電子顕微鏡(SEM)像を表す。 [00222] Figure 41 represents the complete cooling those states shown in the same structure atomic microscope (AFM) image and a scanning electron microscope (SEM) images of Figure 40. これらの像は、たとえ圧縮歪みが完全に等方性であっても、2つの特徴方向を画定するジグザグ構造によってヘリンボンパターンが特徴付けられることをはっきり示している。 These images are even compressive strain a completely isotropic, clearly indicates that characterized the herringbone pattern by zigzag structure defining two characteristic directions. ヘリンボン構造は、システムの全体的な平面内応力を減少させ両方向の二軸圧縮を緩和する最小弾性エネルギー形態を表す。 Herringbone structure represents a minimum elastic energy forms to relieve the biaxial compression in both directions reduces the overall plane stress of the system. したがって、このジオメトリは、「チェッカー盤」及び1D起伏レイアウトに比べて、大きな面積で好ましい。 Therefore, this geometry is compared to the "checkerboard" and 1D undulating layout, preferably a large area. というのは、ヘリンボンモードは、かなりの伸張エネルギーを招くことなしに全ての方向の面内応力を弛緩させる、これら3のモードのうちのただ1つのものであるからである。 Since the herringbone mode is because to relax all directions of the in-plane stress without incurring significant stretching energy, it is of only one of these three modes. ジョグの直ぐ近くだけで、かなりの伸張が誘起される。 Only the immediate vicinity of the jog, is induced considerable expansion. 1Dモードは、ただ1つの方向だけで予備応力を下げる。 1D mode, just lower the prestress in only one direction. チェッカー盤モードは、全ての方向で応力を下げるが、曲げに付随してかなりの伸張エネルギーを生成する。 Checkerboard mode is lowered stress in all directions, in association with the bending to produce a considerable expansion energy.

[00223]AFM像から引き出された2つのラインカットは、ほんのおよそ正弦波状であるが、ジョグ方向に沿った(プロファイルi)及び起伏に垂直(プロファイルii)な周期的なレリーフプロファイルを示す。 [00223] Two lines cut drawn from AFM image is only approximately sinusoidal, a vertical (profile ii) a periodic relief profile along the Jog direction (profile i) and undulations. プロファイルiiから決定された起伏のλ及びA は、それぞれ12.8及び0.66μmである。 Λ and A 1 undulations determined from the profile ii are each 12.8 and 0.66 .mu.m. 理論解析で与えられたλ12.4μmは、実験データと同じようである。 λ12.4μm given in theoretical analysis is the same as the experimental data. しかし、理論解析からのA は0.90μmであり、実験結果よりもいくぶん大きな値である。 However, A 1 from the theoretical analysis is 0.90 .mu.m, which is somewhat larger than the experimental results. SEM像は、起伏の隆起領域と凹領域の両方でシリコンの小さな穴に近いサンプルの挙動で明らかに示されるように、メンブレンとPDMSの間の密接な接着をはっきり示している。 SEM images, as clearly shown by the behavior of the sample close to the small hole of the silicon in both the raised regions and recessed regions of the relief, which clearly shows a close adhesion between the membrane and PDMS. これらの像は、また、起伏構造がこれらの穴の位置と完全に無関係であることを示している。 These images also relief structure indicates that it is completely independent of the position of these holes. というのは、われわれの実験で、2.5μmの穴サイズは変形モードの特徴波長よりも遥かに小さいからである。 Since, in our experiments, the hole size of 2.5μm is because much smaller than the characteristic wavelength of the deformation mode. 波形構造のジオメトリのシリコンの厚さへの依存性についての調査は、物理学的現象へのさらなる洞察を可能にし、さらに力学モデルを確認することができる。 Survey of dependence on the thickness of the silicon of the geometry of the corrugations is to allow further insights into the physical phenomena can be further confirmed the dynamic model. 図42は、いくつかの結果を示し、同様な熱歪み対して異なる厚さのメンブレンに形成された起伏構造の光学顕微鏡写真及び波長及び振幅を含んでいる。 Figure 42, some show the results, which includes an optical micrograph and wavelength and amplitude of the relief structure formed in the thickness of the membrane that are different for the same thermal strain. 厚さ100nmの場合、起伏のλ及びA は、それぞれ12.6(±0.37)及び0.64(±0.07)μmであり、厚さ320nmの場合、45.1(±1.06)及び1.95(±0.18)μmである。 If a thickness of 100 nm, undulations of λ and A 1 are each 12.6 (± 0.37) and 0.64 (± 0.07) μm, when the thickness of 320 nm, 45.1 (± 1 .06) and is 1.95 (± 0.18) μm. これらの値は、理論計算にかなりよく対応しており、理論計算は、λ及びA が100nmの場合にそれぞれ12.4及び0.90μmであり、320nmの場合にそれぞれ45.1及び3.29μmを与えている。 These values correspond fairly well to the theoretical calculation, theoretical calculations, lambda and A 1 are each 12.4 and 0.90μm in the case of 100 nm, respectively in the case of 320 nm 45.1 and 3. It has given a 29μm.

[00224]これらの波形メンブレンは、前に説明されたリボンジオメトリによって生成される1次元伸張性に対して、様々な面内方向の歪みに対して真の伸張性を実現する。 [00224] These waveforms membranes, for one-dimensional stretch produced by the ribbon geometry previously described, to achieve a truly extensible relative distortion of different plane direction. この態様を研究するために、われわれは、較正された機械ステージ及び3.8%の熱誘起予備歪みの状態で準備された2D伸張性メンブレンを使用して、異なる方向に沿った一軸引っ張り伸張試験を行う。 To investigate this aspect, we can use the 2D extensible membrane prepared in the form of thermally induced pre-distortion of the mechanical stage and 3.8%, which is calibrated, a uniaxial tensile elongation tests along different directions I do. 図43は、いくつかの像を提供する。 Figure 43 provides a number of image. ケースiでは、長い起伏の方向に沿って与えられた引っ張り歪み(ε st )によって、ヘリンボン構造が「広がる」ようになり(ε st 1.8%)、完全伸張状態(ε st 3.8%)で徐々に1D波形ジオメトリになった。 In case i, the long undulating given along the direction of the tensile strain (ε st), herringbone structure becomes so "spread" (ε st 1.8%), fully stretched state (ε st 3.8% gradually it became 1D waveform geometry). この伸張は、ポアソン効果によって、引っ張り歪みの半分にほぼ等しい振幅を持った直交方向の圧縮歪みを誘起する。 The stretching by the Poisson effect, induces a compressive strain in the perpendicular direction with a substantially equal amplitude to half the tensile strain. この圧縮歪みは、この方向の波形構造の圧縮によって吸収され得る。 The compressive strain can be absorbed by the compression of the direction of the corrugations. 加えられた引っ張り歪みを緩めると同時に、最初のヘリンボン起伏が回復して元のものと全く同じような構造を示した。 Added tensile simultaneously loosening the distortion, the first herringbone undulations showed exactly the same kind of structure as the original ones recovered. (図51は、5、10及び15伸縮サイクル後に集められた光学顕微鏡写真を示す)。 (Figure 51 shows an optical micrograph collected after 5, 10 and 15 stretching cycles).

[00225]対角線方向に加えられた引っ張り歪み(ケースii)は、同様な構造変化を示した。 [00225] diagonal direction to the applied tensile strain (case ii) showed a similar structural change. ただし、完全伸張では、1D起伏構造は、最初のジオメトリではなく、加えられた歪みによって定められた方向に沿って並んだ。 However, in fully stretched, 1D relief structure is not the first geometry, aligned along a direction defined by the applied strain. 垂直なケースiiiでは、小さな歪み(ε st 1.8%)で、サンプルのある部分は、ヘリンボンレイアウトが完全に無くなって、伸張方向に沿って新しい1D起伏を生じる。 In normal cases iii, a small strain (ε st 1.8%), part of the sample, herringbone layout completely disappeared, resulting in new 1D undulations along the stretching direction. 歪みの増加につれて、より多くの領域がこの変形を受け、終には、全面積がこれらの方向付けされた1D起伏から成る。 With increasing strain, more space is subjected to this deformation, the end, consists of 1D undulations total area is these orientation. これらの新しく形成された1D起伏は、最初の起伏の向きに対して垂直であり、緩めと同時に、無秩序ヘリンボン状ジオメトリを生成するように単に曲がる。 1D undulations These newly formed is perpendicular to the orientation of the first relief, loosen the same time, simply bends so as to produce a disordered herringbone-shaped geometry. 図43Bに示された全てのケースで、たとえポアソン効果によって圧縮歪みが直交方向に誘起されても、波長は引っ張り歪みと共に大きくなり、緩めと同時に初期の値に回復する。 In all cases shown in FIG. 43B, even if the compressive strain by the Poisson effect is induced in the perpendicular direction, the wavelength increases with tensile strain, simultaneously recovers the initial value as loosening. この挙動は、ポアソン効果によって生じたこの波長の減少よりも大きなヘリンボン起伏の広がりによって誘起されるλの増加から生じる(図52)。 This behavior results from the increase in λ induced by the spread of large herringbone undulations than the decrease of the wavelength caused by the Poisson effect (Figure 52). ケースiの場合、ジョグ波長2π/k (図52A)は、ポアソン効果によって、加えられた引っ張り歪みε stを受けて2π/k' に減少する(図52B)。 Case i, jog wavelength 2π / k 1 (FIG. 52A) is, by the Poisson effect, reduced to 2π / k '1 receives the applied tensile strain epsilon st (Figure 52B). すなわち、k' >k In other words, k '1> k 1. しかし、対応するジョグ角度θ'はヘリンボン構造の広がりのせいで角度θよりも大きい。 However, the corresponding jog angle θ 'is greater than the angle θ due to the spread of the herringbone structure. 短波長λ=(2π/k )sin(θ/2)はλ'=(2π/k' )sin(θ'/2)になり、このλ'は、角度変化の効果がポアソン効果に打ち勝つとき、λよりも大きい可能性がある。 Short wavelength λ = (2π / k 1) sin (θ / 2) is 'becomes (/ 2, the λ λ' = (2π / k '1) sin θ)' , the effect of angular change is the Poisson effect when overcome, there is a possibility of greater than λ. われわれの理論モードは、ε st =0、1.8、及び3.8%に対してλ=12.4、14.6、及び17.2μmを与え、これによって、実験で観察されるように、短波長は、加えられる歪みと共に増加することが確かめられる。 Our theory mode gives ε st = 0,1.8, and λ = 12.4,14.6 against 3.8%, and 17.2Myuemu, whereby, as observed in the experiment short wavelength is confirmed to increase with strain applied. ケースiiiの場合、λと2π/k の両方が、与えられる伸張歪みと共に大きくなった。 Case iii, both λ and 2 [pi / k 1 is increased with given tensile strain. というのは、起伏は伸張歪みの方向に沿って弛緩され、ジョグ角度(θ)はポアソン効果によってあまり変化しなかったからである。 Because the undulations are relaxed in the direction of the tensile strain, jog angle (theta) is because did not change much by the Poisson effect. バックル状メンブレンの二軸伸縮性は、また、熱誘起引っ張り歪みを使って研究された(図53)。 Biaxial stretching of the buckle-shaped membrane was also studied using the thermally induced tensile strain (Figure 53). 熱歪みによって生成されたヘリンボン起伏は、サンプルが加熱されるにつれてゆっくり消え、冷却と同時に完全に回復した。 Herringbone undulations produced by the thermal distortion, slowly disappears as the sample is heated, and at the same time completely recovered and cooled.

[00226]これらの観察は、メンブレンの中心領域にだけ当てはまる。 [00226] These observations are true for the central region of the membrane only. 図39の下のフレームに示されるように、メンブレンの縁部は、縁に沿って方向付けされた波動ベクトルを持った1D起伏構造を示す。 As shown in the bottom frame of Figure 39, the edges of the membrane, shows a 1D relief structure with a wave vector is directed along the edges. 縁領域、中心領域、及びこれらの間の推移領域のAFM像及びラインカットプロファイルが、図44に示されている。 Edge region, the central region, and AFM image and line cutting profile transition region between them, are illustrated in Figure 44. Siの縁近く(上のフレーム)で始まる1D起伏は、徐々に曲がるようになり(中のフレーム)、終には、中心領域(下のフレーム)でヘリンボンジオメトリに変わる。 Si edge near 1D starting with (top frame) undulations become bent gradually (frame medium), the final turn into herringbone geometry central region (bottom frame). これらの領域のλ値は、それぞれ16.6、13.7、及び12.7μmであり(上のフレームから)、0.52、0.55、及び0.67μmのA を持っている。 Λ value of these regions, respectively 16.6,13.7, and a 12.7 [mu] m (from the top of the frame), has A 1 of 0.52,0.55, and 0.67 .mu.m. 縁部の1D起伏と比較して、2Dヘリンボン起伏はより小さなλ及びA を持ち、Siの内部領域が、圧縮歪みの影響を縁部よりも強く受けることを暗示している。 Compared to 1D undulating edge, 2D herringbone undulations has a smaller λ and A 1, the interior region of Si, implying that receives stronger than the edge effects of the compressive strain. 縁近くの応力状態は、メンブレンの牽引力の無い縁のために、ある距離の範囲内ではほぼ一軸圧縮である。 Edge near stress state, for the free edges of the traction of the membrane is substantially uniaxial compression within a certain distance. この一軸圧縮は、この自由な縁に対して平行であるので、縁に沿った1D起伏を生じさせる。 The uniaxial compression are the parallel to the free edge, give rise to 1D undulations along the edge. しかし、応力状態は、ヘリンボン構造が結果的に生じる中心領域では等二軸圧縮になる。 However, the stress state is equal biaxial compression in the central region where the herringbone structure consequently occur. 1D波形縁部とヘリンボン起伏の間の推移領域では、不平衡二軸圧縮によって、大きなジョグ角度を持った「半」ヘリンボン起伏が生じる。 1D The transition area between the waveform edge and herringbone undulations, by unbalanced biaxial compression, large jog angle with "half" herringbone undulation occurs. われわれのモデルは、1D起伏に対して16.9及び0.83μm、及びヘリンボン構造に対して12.4及び0.90μmのλ及びA をそれぞれもたらす。 Our model leads 16.9 and 0.83μm respect 1D undulations, and against herringbone structure 12.4 and 0.90μm of λ and A 1, respectively. これらの結果は、実験的に観察された値とかなりよく合っている。 These results are quite good matching experimentally observed values.

[00227]これらの縁の影響をさらに研究するために、われわれは、1000μmの長さを持ち100、200、500、及び1000μmの幅を持った長方形メンブレンを、全て同じPDMS基板上に製作した。 [00227] To further study the effect of these edges, 100, 200, 500 has a length of 1000 .mu.m, and 1000 .mu.m rectangular membrane having a width of, was fabricated all on the same PDMS substrate. 図45は、熱予備歪みの2つの異なるレベルについて、これらの構造の光学顕微鏡写真を示す。 Figure 45, for two different levels of thermal pre-distortion shows an optical micrograph of these structures. 低熱予備歪み(およそ2.3%、図45A)では、幅100及び200μmのメンブレンは、一方の側から他方の側まで完全な1D起伏を示し、平らな無変形領域が端部にある。 Low thermal preliminary strain (approximately 2.3%, Fig. 45A) in, the membrane of a width of 100 and 200 [mu] m, from one side to the other shows the complete 1D undulating flat undeformed regions at the ends. 幅500μmのメンブレンは、同様な1D起伏及び平らな領域を示すが、起伏は、構造の中間に僅かに曲がったジオメトリを持ち、100及び200μmのケースよりも実質的に小さな、向きの全体的秩序化及び一様性を有している。 Membrane width 500μm shows a similar 1D undulations and flat areas, undulating has a slightly curved geometry in the middle of the structure, substantially smaller than 100 and 200μm case, the overall order of orientation It has a size and uniformity. 1000μm正方形の場合、1D起伏が縁部の中心領域に存在し、平らな領域は角にある。 For 1000μm square, 1D undulations are present in the central region of the edge, the flat area at the corner. メンブレンの中心部分は、十分に発達したヘリンボンジオメトリを示す。 The central portion of the membrane, shows a sufficiently herringbone geometry developed. 角の平らな領域に関しては、2つの自由な縁部のせいでほぼ応力の無い状態になっている。 With respect to the flat area of ​​the corner, it has been in the absence of almost stress because of the two free edges. そのような角の近くに、起伏は生じない。 In the vicinity of such a corner, there is no relief. 予備歪みの増加につれて(4.8%、図45B)、全てのケースで平らな領域の大きさが減少する。 With increasing preliminary strain (4.8%, FIG. 45B), the size of the flat areas in all cases decreases. 100及び200μmのリボンでは1D波形挙動が存続するが、顕著なヘリンボンモルフォロジは、500μmのケースの中心領域に現れる。 The 100 and 200μm ribbon to survive 1D waveform behavior, but remarkable herringbone morphological appears in the center area of ​​500μm in the case. もっと大きな予備歪みでは、等二軸圧縮歪みが、幅500μmメンブレンの内部領域に存在する。 At higher preliminary strain, equal biaxial compressive strain is present in the interior region having a width 500μm membrane. 1000μm正方形メンブレンの場合、ヘリンボン挙動は、縁に近接した領域まで広がっている。 For 1000μm square membrane, herringbone behavior extends to a region close to the edge. 縁効果長Ledgeと呼ばれる、平らな領域の空間範囲を画定する特徴長さスケールは、メンブレンの大きさ及び予備歪みの関数として評価することができる。 Called edge effect length Ledge, characterized length scale that defines the spatial extent of the flat region can be evaluated as a function of the size and the preliminary distortion of the membrane. 図45Cは、ここで研究されたケースについて、メンブレンの大きさに無関係なやり方で、予備歪みに対するこの長さの直線スケーリングを指し示す結果を示している。 Figure 45C, for here studied cases, unrelated manner to the size of the membrane, shows the results point to a linear scaling of the length to the pre-distortion. 予備歪みが大きくなるにつれて、一軸歪み領域の長さはより小さくなる。 As preliminary distortion increases, the length of the uniaxial strain region becomes smaller. したがって、より短い範囲の1D起伏が生じ、2つの自由な縁に近い無応力領域で同様な挙動が観察されることがある。 Therefore, 1D undulating shorter range occurs, sometimes similar behavior is observed in stress-free region near the two free edges.

[00228]図46は、円形、楕円形、六角形、及び三角形を含めて他のメンブレンジオメトリに生じる波形構造の光学顕微鏡写真を示す。 [00228] Figure 46 illustrates a circular, oval, hexagonal, and an optical micrograph of corrugations generated in other membrane geometries including a triangle. その結果は、図45のリボン及び正方形での観察と定性的に一致している。 The results are qualitatively consistent with observations in the ribbon and square in FIG. 45. 特に、縁領域は、縁に平行に方向付けされた1D起伏を示す。 In particular, the edge region shows the 1D undulations are oriented parallel to the edge. 直交方向を持った起伏は、縁からL edgeよりも大きな距離のところに現れるだけである。 Undulations having an orthogonal direction is only appear at a greater distance than L edge from the edge. 円形の場合、1D起伏は、メンブレンの形のせいで全体的に半径方向の向きを持って、縁の近くに現れる。 A circular, 1D undulations have a generally radial orientation because of the form of the membrane, appear near the edge. ヘリンボン起伏は、中心部に現れる。 Herringbone undulations, appear in the center. 楕円形は、平らな領域が主軸の縁部にあるが、これらの領域の小さな曲率半径のせいで同様な挙動を示す。 Oval, but flat region at the edge of the main shaft, behave similarly due to the small radius of curvature in these regions. 六角形及び三角形の場合には、鋭い角(それぞれ120°及び60°の角度)が平らな領域を生じさせる。 In the case of hexagonal and triangular, sharp corners (angles of 120 ° and 60 °) causes a flat region. ヘリンボンジオメトリが、六角形の中心部に現れる。 Herringbone geometry, appears in the center of the hexagon. 三角形の中心部は、ここで示された予備歪みのレベルで、1D起伏の併合を示す。 Central triangle, the level of pre-strain depicted here illustrates the merging of 1D undulations. 明確な角のある形(例えば、六角形、三角形、及び楕円の先端)では、角の近くに起伏は無い。 Form a definite angular (e.g., hexagonal, triangular, and the leading end of the ellipse), the undulations near the corner no. その理由は、2つの交差する自由な縁(必ずしも垂直でない)が無応力状態をもたらすからである。 The reason is that two intersecting free edge of (not necessarily vertical) is from resulting in a stress-free. 三角形の場合には、中心領域にさえも、ヘリンボン構造を生成するのに十分な空間が無い。 In the case of the triangle, even in the central region, there is not enough space to produce a herringbone structure.

[00229]メンブレン自体が、二軸伸縮性電子デバイスのための手段を提供する。 [00229] membrane itself, provide a means for the biaxial stretch electronic device. 上で略述された縁効果は、そのようなデバイスのある種類に有用であり得る特定の結果を実現するために利用可能である。 Edge effects outlined above can be used to achieve a particular result may be useful in the type with such devices. 特に、撮像システムでは、光検出器の位置に平らな無変形領域を維持してこのデバイスが波形形状を持つとき起こる非理想的挙動を妨げることに価値があることがある。 In particular, in the imaging system, it is possible to maintain a flat undeformed region at the position of the optical detector is worth to prevent the non-ideal behavior that occurs when the device has a wave shape. 図47は、この結果を実現する伸縮性メンブレンのいくつかの代表的な例を表す。 Figure 47 represents a number of representative examples of the stretchable membrane to achieve this result. これらの構造は、垂直及び水平方向(図47A、C)に、また垂直、水平及び対角線方向(図47E、G)に30μm×150μmのリボン(直交リボンの場合、30μm×210μm)によって接続された100×100μmの平方形アイランドから成る。 These structures, in the vertical and horizontal directions (FIGS. 47A, C), also vertical, horizontal and diagonal directions (FIG. 47E, G) (case of orthogonal ribbon, 30 [mu] m × 210 .mu.m) ribbon 30 [mu] m × 150 [mu] m to which are connected by It consists square island 100 × 100 [mu] m. リボンの起伏の振幅及び波長の変化は、正方形アイランドの領域で変形が起こるのをほとんど防ぐやり方で、加えられた歪みを吸収する手段を提供する。 Change in the amplitude and wavelength of the ribbon of undulations in a manner preventing most of the deformation in the area of ​​the square island from occurring, providing the means for absorbing strain applied. われわれは、いくつかの異なる与えられた歪みでのこれらの構造の挙動を調べた。 We examined the behavior of these structures in several different given distortion. 図47の部分a及びeは、オーブン中でサンプルを加熱することで加えられた低歪み(およそ2.3%)状況での代表的な場合を示す。 Portions a and e of FIG. 47 shows a representative case of low distortion (approximately 2.3%) conditions made by heating the sample in an oven. 図47の部分c及びgは、機械ステージを使用して加えられた比較的大きな二軸歪み(およそ15%)での同じ構造を示す。 Portion c and g in FIG. 47 shows the same structure of relatively large biaxial strain applied using a mechanical stage (approximately 15%). 明らかなように、低歪み領域では、アイランドは平らなままである。 As is apparent, in the low strain region, the island remains flat. 十分に大きな歪みで、起伏構造がこれらの領域に生じ始める。 In large distortion sufficiently, relief structure begins to occur in these areas. 斜角SEM像(図47B、D、F、H)に示されるように、PDMSとSiの間の良好な接着が全ての歪みで保たれた。 Bevel SEM images as shown (FIG. 47B, D, F, H), a good adhesion between the PDMS and Si is maintained at all strain. 図47の部分b及びdの高倍率SEM像の差し込み図によっても、PDMSとのSiの強い接着が確認される。 By inset high magnification SEM image of a portion b and d in Figure 47, strong adhesion of Si between PDMS is confirmed.

[00230]以上のことをまとめると、シリコンのナノメンブレンは、ある範囲のジオメトリを持った2D「波形」構造を生成するように、予備歪みエラストマ基板と集積化することができる。 To summarize the 00230] above, nano membrane of silicon to generate a 2D "waveform" structure having a geometry range, it can be integrated with pre-distortion elastomeric substrate. これらのシステムの機械的挙動の多くの態様は、理論的に予測される挙動とよく一致している。 Many aspects of the mechanical behavior of these systems are in good agreement with the behavior that is theoretically expected. これらの結果は、使用中又は取付け中に十分な伸縮性が要求されるシステムでのエレクトロニクスの応用に有用である。 These results are useful for applications in electronics in the system sufficient stretch or during mounting in use is required.
参考文献 Bibliography
1. Duan, X.& Lieber, CM Generalsynthesis of compound semiconductor nanowires.Adv.Mater. 12, 298-302 (2000). 1. Duan, X. & Lieber, CM Generalsynthesis of compound semiconductor nanowires.Adv.Mater. 12, 298-302 (2000).
2. Xiang, J.,Lu, W., Hu, Y., Wu, Y., Yan,H. & Lieber, CM Ge/Si nanowireheterostructures as high-performancefield-effect transistors. Nature 441,489-493 (2006). 2. Xiang, J., Lu, W., Hu, Y., Wu, Y., Yan, H. & Lieber, CM Ge / Si nanowireheterostructures as high-performancefield-effect transistors. Nature 441,489-493 (2006).
3. Wu, Y.,Yan, H., Huang, M., Messer, B.,Song, JH & Yang, P. Inorganicsemiconductor nanowires: rational growth,assembly, and novel properties. Chem.Eur. J. 8, 1261-1268 (2002). 3. Wu, Y., Yan, H., Huang, M., Messer, B., Song, JH & Yang, P. Inorganicsemiconductor nanowires:.. Rational growth, assembly, and novel properties Chem.Eur J. 8, 1261-1268 (2002).
4. Pan, ZW,Dai, ZR & Wang, ZLNanobelts of semiconducting oxides. Science 291,1947-1949 (2001). 4. Pan, ZW, Dai, ZR & Wang, ZLNanobelts of semiconducting oxides. Science 291,1947-1949 (2001).
5. Peng, X.,Manna, L., Yang, W., Wickham,J., Scher, E., Kadavanich, A. & Alivisatos, AP Shape control of CdSenanocrystals. Nature 404, 59-61 (2000). 5. Peng, X., Manna, L., Yang, W., Wickham, J., Scher, E., Kadavanich, A. & Alivisatos, AP Shape control of CdSenanocrystals. Nature 404, 59-61 (2000).
6. Wang, D.,Chang, Y.-L., Lu, Z. &Dai, H. Oxidation resistant germanium nanowires: bulksynthesis, long chain alkanethiolfunctionalization, and Langmuir-Blodgettassembly. J. Am. Chem. Soc. 127,11871-11875 (2005). 6. Wang, D., Chang, Y.-L., Lu, Z. & Dai, H. Oxidation resistant germanium nanowires:.... Bulksynthesis, long chain alkanethiolfunctionalization, and Langmuir-Blodgettassembly J. Am Chem Soc 127,11871 -11 875 (2005).
7. Huang, MH, Wu, Y., Feick, H., Tran,N., Weber, E. & Yang, P. Catalytic growth ofzinc oxide nanowires by vaportransport. Adv. Mater. 13, 113-116 (2001). 7. Huang, MH, Wu, Y., Feick, H., Tran, N., Weber, E. & Yang, P. Catalytic growth ofzinc oxide nanowires by vaportransport. Adv. Mater. 13, 113-116 (2001) .
8. Gudiksen,MS, Wang, J. & Lieber,CM Synthetic control of the diameter and lengthof single crystalsemiconductor nanowires. J. Phys. Chem. B 105, 4062-4064(2001). 8. Gudiksen, MS, Wang, J. & Lieber, CM Synthetic control of the diameter and lengthof single crystalsemiconductor nanowires. J. Phys. Chem. B 105, 4062-4064 (2001).
9. Yu, H., Li,J., Loomis, RA, Wang,L.-W. & Buhro, WE Two-versus three-dimensionalquantum confinement inindium phosphide wires and dots. Nat. Mater. 2, 517-520(2003). 9. Yu, H., Li, J., Loomis, RA, Wang, L.-W. & Buhro, WE Two-versus three-dimensionalquantum confinement inindium phosphide wires and dots. Nat. Mater. 2, 517-520 ( 2003).
10. Sun, Y.& Rogers, JA Fabricatingsemiconductor nano/microwires and transferprinting ordered arrays of them ontoplastic substrates. Nano Lett. 4, 1953-1959(2004). 10. Sun, Y. & Rogers, JA Fabricatingsemiconductor nano / microwires and transferprinting ordered arrays of them ontoplastic substrates. Nano Lett. 4, 1953-1959 (2004).
11. Yin, Y.,Gates, B. & Xia, Y. A softlithography approach to the fabrication ofnanostructures of single crystallinesilicon with well-defined dimensions andshapes. 12, 1426-1430 (2000). 11. Yin, Y., Gates, B. & Xia, Y. A softlithography approach to the fabrication ofnanostructures of single crystallinesilicon with well-defined dimensions andshapes. 12, 1426-1430 (2000).
12. Kodambaka,S., Hannon, JB, Tromp, RM & Ross, FM Control of Si nanowire growthby oxygen. Nano Lett. 6,1292-1296 (2006). 12. Kodambaka, S., Hannon, JB, Tromp, RM & Ross, FM Control of Si nanowire growthby oxygen. Nano Lett. 6,1292-1296 (2006).
13. Shan, Y.,Kalkan, AK, Peng, C.-Y.& Fonash, SJ From Si source gas directly topositioned, electricallycontacted Si nanowires: the self-assembling"grow-in-place" approach.Nano Lett. 4, 2085-2089 (2004). 13. Shan, Y., Kalkan, AK, Peng, C.-Y. & Fonash, SJ From Si source gas directly topositioned, electricallycontacted Si nanowires:. The self-assembling "grow-in-place" approach.Nano Lett 4 , 2085-2089 (2004).
14. He, R.,Cao, D., Fan, R., Hochbaum, AI, Carraro, C., Maboudian, R. & Yang, P. Sinanowire bridges inmicrotrenches: integration of growth into devicefabrication. Adv. Mater. 17,2098-2102 (2005). 14. He, R., Cao, D., Fan, R., Hochbaum, AI, Carraro, C., Maboudian, R. & Yang, P. Sinanowire bridges inmicrotrenches:... Integration of growth into devicefabrication Adv Mater 17 , 2098-2102 (2005).
15. Lee, KJ, Motala, MJ, Meitl, MA, Childs, WR, Menard, E., Shim, AK, Rogers,JA & Nuzzo, RGLarge-area, selective transfer of microstructuredsilicon: a printing-basedapproach to high-performance thin-film transistorssupported on flexiblesubstrates. Adv. Mater. 17, 2332-2336 (2005). 15. Lee, KJ, Motala, MJ, Meitl, MA, Childs, WR, Menard, E., Shim, AK, Rogers, JA & Nuzzo, RGLarge-area, selective transfer of microstructuredsilicon: a printing-basedapproach to high-performance thin-film transistorssupported on flexiblesubstrates. Adv. Mater. 17, 2332-2336 (2005).
16. Gao, PX, Ding, Y., Mai, W., Hughes,WL, Lao, C. & Wang, ZL Conversion ofzinc oxide nanobelts intosuperlattice-structured nanohelices. Science 309,1700-1704 (2005). 16. Gao, PX, Ding, Y., Mai, W., Hughes, WL, Lao, C. & Wang, ZL Conversion ofzinc oxide nanobelts intosuperlattice-structured nanohelices. Science 309,1700-1704 (2005).
17. Kong, XY, Ding, Y., Yang, R. &Wang, ZL Single-crystal nanorings formed byepitaxial self-coiling of polarnanobelts. Science 303, 1348-1351 (2004). 17. Kong, XY, Ding, Y., Yang, R. & Wang, ZL Single-crystal nanorings formed byepitaxial self-coiling of polarnanobelts. Science 303, 1348-1351 (2004).
18. Chen, P.,Chua, SJ, Wang, YD,Sander, MD & Fonstad, CG InGaN nanorings andnanodots by selectivearea epitaxy. Appl. Phys. Lett. 87, 143111 (2005). 18. Chen, P., Chua, SJ, Wang, YD, Sander, MD & Fonstad, CG InGaN nanorings andnanodots by selectivearea epitaxy. Appl. Phys. Lett. 87, 143111 (2005).
19. Manna, L.,Milliron, DJ, Meisel, A.,Scher, EC & Alivisatos, AP Controlledgrowth of tetrapod-branchedinorganic nanocrystals. Nat. Mater. 2, 382-385(2003). 19. Manna, L., Milliron, DJ, Meisel, A., Scher, EC & Alivisatos, AP Controlledgrowth of tetrapod-branchedinorganic nanocrystals. Nat. Mater. 2, 382-385 (2003).
20. Dick, KA, Deppert, K., Larsson, MW, Martensson, T., Seifert, W., Wallenberg, LR& Samuelson, L.Synthesis of branched 'nanotrees' by controlled seeding ofmultiple branching events. Nat.Mater. 3, 380-384 (2004). 20. Dick, KA, Deppert, K., Larsson, MW, Martensson, T., Seifert, W., Wallenberg, LR & Samuelson, L.Synthesis of branched 'nanotrees' by controlled seeding ofmultiple branching events. Nat.Mater. 3 , 380-384 (2004).
21. Khang,D.-Y., Jiang, H., Huang, Y.& Rogers, JA A stretchable form ofsingle-crystal silicon forhigh-performance electronics on rubber substrates.Science 311, 208-212(2006). 21. Khang, D.-Y., Jiang, H., Huang, Y. & Rogers, JA A stretchable form ofsingle-crystal silicon forhigh-performance electronics on rubber substrates.Science 311, 208-212 (2006).
22. Schmidt,OG & Eberl, K. Thinsolid films roll up into nanotubes. Nature 410,168-168(2001). 22. Schmidt, OG & Eberl, K. Thinsolid films roll up into nanotubes. Nature 410,168-168 (2001).
23. Zhang, L.,Ruh, E., Grutzmacher, D.,Dong, L., Bell, DJ, Nelson, BJ &Schonenberger, C. Anomalous coilingof SiGe/Si and SiGe/Si/Cr helical nanobelts.Nano Lett. 6, 1311-1317 (2006). 23. Zhang, L., Ruh, E., Grutzmacher, D., Dong, L., Bell, DJ, Nelson, BJ & Schonenberger, C. Anomalous coilingof SiGe / Si and SiGe / Si / Cr helical nanobelts.Nano Lett. 6, 1311-1317 (2006).
24. Jin,H.-C., Abelson, JR, Erhardt, MK & Nuzzo, RG Soft lithographicfabrication of an image sensor array ona curved substrate. J. Vac. Sci.Technol. B 22, 2548-2551 (2004). 24. Jin, H.-C., Abelson, JR, Erhardt, MK & Nuzzo, RG Soft lithographicfabrication of an image sensor array ona curved substrate. J. Vac. Sci.Technol. B 22, 2548-2551 (2004).
25. Someya,T., Sekitani, T., Iba, S.,Kato, Y., Kawaguchi, H. & Sakurai, T. Alarge-area, flexible pressuresensor matrix with organic field-effecttransistors for artificial skin applications.Proc. Natl. Acad. Sic. USA 101,9966-9970 (2004). 25. Someya, T., Sekitani, T., Iba, S., Kato, Y., Kawaguchi, H. & Sakurai, T. Alarge-area, flexible pressuresensor matrix with organic field-effecttransistors for artificial skin applications.Proc. Natl. Acad. Sic. USA 101,9966-9970 (2004).
26. Nathan,A., Park, B., Sazonov, A., Tao,S., Chan, I., Servati, P., Karim, K., Charania,T., Striakhilev, D., Ma, Q.& Murthy, RVR Amorphous silicon detectorand thin film transistor technologyfor large-area imaging of X-rays.Microelectronics J. 31, 883-891 (2000). 26. Nathan, A., Park, B., Sazonov, A., Tao, S., Chan, I., Servati, P., Karim, K., Charania, T., Striakhilev, D., Ma, Q . & Murthy, RVR Amorphous silicon detectorand thin film transistor technologyfor large-area imaging of X-rays.Microelectronics J. 31, 883-891 (2000).
27. Lacour, SP, Jones, J., Wagner, S.,Li, T. & Suo, Z. Stretchable interconnects forelastic electronic surfaces.Proc. IEEE 93, 1459-1467 (2005). 27. Lacour, SP, Jones, J., Wagner, S., Li, T. & Suo, Z. Stretchable interconnects forelastic electronic surfaces.Proc. IEEE 93, 1459-1467 (2005).
28. Childs, WR, Motala, MJ, Lee, KJ & Nuzzo, RG Masterless soft lithography:patterning UV/Ozone-inducedadhesion on poly(dimethylsiloxane) surfaces.Langmuir 21, 10096-10105 (2005). 28. Childs, WR, Motala, MJ, Lee, KJ & Nuzzo, RG Masterless soft lithography: patterning UV / Ozone-inducedadhesion on poly (dimethylsiloxane) surfaces.Langmuir 21, 10096-10105 (2005).
29. Sun, Y.,Kumar, V., Adesida, I. &Rogers, JA Buckled and wavy ribbons of GaAs forhigh-performance electronicson elastomeric substrates. Adv. Mater. in press. 29. Sun, Y., Kumar, V., Adesida, I. & Rogers, JA Buckled and wavy ribbons of GaAs forhigh-performance electronicson elastomeric substrates. Adv. Mater. In press.
30. Sun, Y.,Khang, D.-Y., Hua, F., Hurley,K. Nuzzo, RG & Rogers, JAPhotolithographic route to the fabricationof micro/nanowires of III-Vsemiconductors. Adv. Funct. Mater. 15, 30-40(2005). 30. Sun, Y., Khang, D.-Y., Hua, F., Hurley, K. Nuzzo, RG & Rogers, JAPhotolithographic route to the fabricationof micro / nanowires of III-Vsemiconductors. Adv. Funct. Mater. 15 , 30-40 (2005).
32. Loo,Y.-L.; Someya, T., Baldwin, KW,Bao, Z., Ho, P., Dodabalapur, A., Katz, HE& Rogers, JA Soft,conformable electrical contacts for organicsemiconductors: high-resolutionplastic circuits by lamination. Proc. Natl.Acad. Sci. USA 99, 10252-10256(2002). 32. Loo, Y.-L .; Someya, T., Baldwin, KW, Bao, Z., Ho, P., Dodabalapur, A., Katz, HE & Rogers, JA Soft, conformable electrical contacts for organicsemiconductors: high- resolutionplastic circuits by lamination. Proc. Natl.Acad. Sci. USA 99, 10252-10256 (2002).
33. Suo, Z.,Ma, EY, Gleskova, H.,Wagner, S. Mechanics of rollable and foldablefilm-on-foil electronics. Appl.Phys. Lett. 74, 1177-1179 (1999). 33. Suo, Z., Ma, EY, Gleskova, H., Wagner, S. Mechanics of rollable and foldablefilm-on-foil electronics. Appl.Phys. Lett. 74, 1177-1179 (1999).
P. Mandlik, SP Lacour, JW Li, SYChou, and S. Wagner, Ieee Electron Device Letters 27,650-652 (2006). P. Mandlik, SP Lacour, JW Li, SYChou, and S. Wagner, Ieee Electron Device Letters 27,650-652 (2006).
DS Gray, J.Tien, and CS Chen,Advanced Materials 16, 393-+ (2004). DS Gray, J.Tien, and CS Chen, Advanced Materials 16, 393- + (2004).
SP Lacour,S. Wagner, ZY Huang, andZ. Suo, Applied Physics Letters 82, 2404-2406(2003). SP Lacour, S. Wagner, ZY Huang, andZ. Suo, Applied Physics Letters 82, 2404-2406 (2003).
SP Lacour,J. Jones, S. Wagner, T. Li,and ZG Suo, Proceedings of the Ieee 93, 1459-1467(2005). SP Lacour, J. Jones, S. Wagner, T. Li, and ZG Suo, Proceedings of the Ieee 93, 1459-1467 (2005).
J. Jones, SP Lacour, S. Wagner, and ZG Suo, Journal of Vacuum Science & TechnologyA 22, 1723-1725 (2004). J. Jones, SP Lacour, S. Wagner, and ZG Suo, Journal of Vacuum Science & TechnologyA 22, 1723-1725 (2004).
SP Lacour,J. Jones, Z. Suo, and S.Wagner, Ieee Electron Device Letters 25, 179-181(2004). SP Lacour, J. Jones, Z. Suo, and S.Wagner, Ieee Electron Device Letters 25, 179-181 (2004).
WTS Huck,N. Bowden, P. Onck, T.Pardoen, JW Hutchinson, and GM Whitesides, Langmuir16, 3497-3501 (2000). WTS Huck, N. Bowden, P. Onck, T.Pardoen, JW Hutchinson, and GM Whitesides, Langmuir16, 3497-3501 (2000).
N. Bowden, S.Brittain, AG Evans, JWHutchinson, and GM Whitesides, Nature393,146-149 (1998). N. Bowden, S.Brittain, AG Evans, JWHutchinson, and GM Whitesides, Nature393,146-149 (1998).
S. Wagner, SP Lacour, J. Jones, PHIHsu, JC Sturm, T. Li, and ZG Suo, Physica E-Low-DimensionalSystems &Nanostructures 25, 326-334 (2004). S. Wagner, SP Lacour, J. Jones, PHIHsu, JC Sturm, T. Li, and ZG Suo, Physica E-Low-DimensionalSystems & Nanostructures 25, 326-334 (2004).
H. Kudo, T.Sawada, E. Kazawa, H. Yoshida,Y. Iwasaki, and K. Mitsubayashi, Biosensors &Bioelectronics 22, 558-562(2006). H. Kudo, T.Sawada, E. Kazawa, H. Yoshida, Y. Iwasaki, and K. Mitsubayashi, Biosensors & Bioelectronics 22, 558-562 (2006).
T. Li, ZGSuo, SP Lacour, and S.Wagner, Journal of Materials Research 20, 3274-3277(2005). T. Li, ZGSuo, SP Lacour, and S.Wagner, Journal of Materials Research 20, 3274-3277 (2005).
SP Lacour,D. Chan, S. Wagner, T. Li,and ZG Suo, Applied Physics Letters 88 (2006). SP Lacour, D. Chan, S. Wagner, T. Li, and ZG Suo, Applied Physics Letters 88 (2006).
SP Lacour,C. Tsay, and S. Wagner, IeeeElectron Device Letters 25, 792-794 (2004). SP Lacour, C. Tsay, and S. Wagner, IeeeElectron Device Letters 25, 792-794 (2004).
SP Lacour,S. Wagner, RJ Narayan, T.Li, and ZG Suo, Journal of Applied Physics 100(2006). SP Lacour, S. Wagner, RJ Narayan, T.Li, and ZG Suo, Journal of Applied Physics 100 (2006).
Reuss, R. H etal. Proc. IEEE 2005, 93,1239. Reuss, R. H etal. Proc. IEEE 2005, 93,1239.
Jain, K. etal. Proc. IEEE 2005, 93, 1500. Jain, K. etal. Proc. IEEE 2005, 93, 1500.
Nathan, A. etal. Microelectron. Reliab.2002, 42, 735. Nathan, A. etal. Microelectron. Reliab.2002, 42, 735.
Someya, T etal.T. Proc. Natl. Acad. Sci.USA 2004, 101, 9966. Someya, T etal.T. Proc. Natl. Acad. Sci.USA 2004, 101, 9966.
Hsu, PHIet al. IEEE Trans. Electron.DeV. 2004, 51, 371. Hsu, PHIet al. IEEE Trans. Electron.DeV. 2004, 51, 371.
Jin, HC etal. Vac. Sci. Technol., B:Microelectron. Nanometer Struct.-Process.,Meas.,Phenom. 2004, 22, 2548. Jin, HC etal Vac Sci Technol, B:........ Microelectron Nanometer Struct.-Process, Meas, Phenom 2004, 22, 2548.
Nathan, A.; etal. Microelectron. J. 2000,31, 883. Nathan, A .; etal. Microelectron. J. 2000,31, 883.
Someya, T. etal. Proc. Natl. Acad. Sci.USA 2005, 103, 12321. Someya, T. etal. Proc. Natl. Acad. Sci.USA 2005, 103, 12321.
Lacour, SPet al. Proc. IEEE 2005, 93,1459. (c) Lacour, SPet al. Proc. IEEE 2005, 93,1459. (C)
Lacour, SPet al. Appl. Phys. Lett.2003, 82, 2404. Lacour, SPet al. Appl. Phys. Lett.2003, 82, 2404.
Khang, D.-Y.et al. Science 2006, 311, 208. Khang, D.-Y.et al. Science 2006, 311, 208.
Sun, Y. et al.Adv. Mater. 2006, 18, 2857. Sun, Y. et al.Adv. Mater. 2006, 18, 2857.
Sun, Y. et al.Nat. Nanotechnol. 2007, 1,201. Sun, Y. et al.Nat. Nanotechnol. 2007, 1,201.
Ouyang, M. etal. Chem. Mater. 2000, 12,1591. Ouyang, M. etal. Chem. Mater. 2000, 12,1591.
Childs, WR;Nuzzo, RGJ Am. Chem.Soc. 2002, 124, 13583. Childs, WR;.. Nuzzo, RGJ Am Chem.Soc 2002, 124, 13583.
Efimenko, K.et al. J. Colloid InterfaceSci. 2002, 254, 306. Efimenko, K.et al. J. Colloid InterfaceSci. 2002, 254, 306.
Hillborg, H.et al. Langmuir 2004, 20, 785. Hillborg, H.et al. Langmuir 2004, 20, 785.
Buma, T. etal. Appl. Phys. Lett. 2001, 79,548. Buma, T. etal. Appl. Phys. Lett. 2001, 79,548.
Properties ofSilicon; INSPEC: New York,1998. The coefficients of thermal expansion areRPDMS) 3.1´10 -4 K -1 and o si ) 2.6´10 -8 K -1 for PDMS substrate and Si nanomembrane, respectively. The thermalprestrain forthe samples prepared at 150°C was calculated by DαDT = (3.1´10 -4 -2.6´10 -6 )(150-25)= 3.8%. .. Properties ofSilicon; INSPEC: New York, 1998 The coefficients of thermal expansion areRPDMS) 3.1'10 -4 K -1 and o si) 2.6'10 -8 K -1 for PDMS substrate and Si nanomembrane, respectively The thermalprestrain forthe samples prepared at 150 ° C was calculated by DαDT = (3.1'10 -4 -2.6'10 -6) (150-25) = 3.8%.
Timoshenko, S.Theory of Plates and Shells;McGraw-Hill: New York, 1940. Timoshenko, S.Theory of Plates and Shells; McGraw-Hill: New York, 1940.
Timoshenko,S.; Goodier, JN Theory ofElasticity, 3rd ed.; McGraw-Hill: New York, 1969. Timoshenko, S .; Goodier, JN Theory ofElasticity, 3rd ed .; McGraw-Hill: New York, 1969.
Chen, X.;Hutchinson, JWJ Appl. Mech.Trans. ASME 2004, 71, 597. Chen, X.;.. Hutchinson, JWJ Appl Mech.Trans ASME 2004, 71, 597.
Chen, X.;Hutchinson, JW Scr. Mater.2004, 50, 797. Chen, X.;. Hutchinson, JW Scr Mater.2004, 50, 797.
Huang, ZYet al. J. Mech. Phys. Solids2005, 53, 2101. Huang, ZYet al. J. Mech. Phys. Solids2005, 53, 2101.
Bietsch, A.;Michel, BJ Appl. Phys.2000, 88, 4310. Bietsch, A.;. Michel, BJ Appl Phys.2000, 88, 4310.
Ohzono, T.;Shimomura, M. Phys. Rev. B2004, 69, 132202. Ohzono, T.;. Shimomura, M. Phys Rev. B2004, 69, 132202.
Ohzono, T.;Shimomura, M. Langmuir 2005,21, 7230. Ohzono, T.; Shimomura, M. Langmuir 2005,21, 7230.

[00231]実施例4:印刷半導体ナノ材料を使用した異種集積化3次元エレクトロニクス [00231] Example 4: heterogeneous integrated three-dimensional electronics using printed semiconductor nanomaterials

[00232]われわれは、広い種類の異なった材料を組み合わせて2又は3次元(3D)レイアウトの異種集積化(HGI)電子システムにする簡単な方法を開発した。 [00232] We have developed a simple method to a wide variety of different materials in a combination of two or three-dimensional (3D) heterogeneous integrated layout (HGI) electronic system. このプロセスは、別個の基板上で異なる半導体ナノ材料(例えば、単層カーボンナノチューブ及び、窒化ガリウム、シリコン及びガリウム砒素の単結晶ナノワイヤ/リボン)を統合することから始まる。 This process is different semiconductor nanomaterials on a separate substrate (e.g., single-walled carbon nanotubes and, gallium nitride, silicon and gallium arsenide nanowire / ribbons) begins to consolidate. ドナーとして柔軟なスタンプ及びこれらの基板を使用する付加物転写印刷プロセスの繰返し利用、その後に続くデバイス及び相互接続形成によって、これら(又は他)の半導体ナノ材料の任意の組合せを剛性又は可撓性デバイス基板上に組み込む高性能3D−HGIエレクトロニクスがもたらされる。 Repeated use of the adduct transfer printing process using a flexible stamp and of these substrates as a donor, the subsequent devices and interconnects formed, these (or other) rigid or flexible any combination of semiconductor nanomaterials High-performance 3D-HGI electronics incorporated into the device substrate is provided. この汎用性のある方法は、他の技術を使用して実現することが困難又は不可能な広い範囲の異常な電子システムを生成することができる。 The method versatile can generate an abnormal electronic system a wide range is difficult or impossible to achieve using other technologies.

[00233]多くの既存の、及び新しく現れる電子デバイスは、異なった種類の半導体をモノリシック異種集積化(HGI)して、2次元か3次元かの(2D又は3D)レイアウトの単一システムにすることの恩恵を受ける。 [00233] Many existing and newly appearing electronic device, different kinds of semiconductor monolithically heterologous integration (HGI), to whether two-dimensional or three-dimensional single system (2D or 3D) Layout that benefit from. 例には、多機能無線周波通信デバイス、赤外(IR)撮像カメラ、アドレス指定可能センサアレイ、及び混成CMOS/ナノワイヤ/ナノデバイス回路(3〜7)がある。 Examples include multifunctional radio frequency communication devices, there is an infrared (IR) imaging camera, addressable sensor arrays, and hybrid CMOS / nanowire / nanodevices circuit (3-7). いくつかの代表的なシステムでは、化合物半導体又は他の材料が、高速動作、効率の良い光検出又は感知能力を実現し、一方で、シリコンCMOSが、しばしば積重ね3D形態を含む回路で、ディジタル読出し及び信号処理を行う。 In some exemplary systems, compound semiconductor, or other materials, high-speed operation, to realize efficient light detection or sensing capabilities, while a circuit including a silicon CMOS are often stacked 3D form, a digital readout and performing signal processing. ウェーハ接着(8)及びエピタキシャル成長(9、10)は、これらの型の3D−HGIシステムを実現するために最も広く使用される2つの方法を表す。 Wafer bonding (8) and epitaxial growth (9,10) represents the most widely two methods used to achieve these types 3D-HGI system. 前者のプロセスは、異なる半導体ウェーハ上に別個に形成された集積回路、フォトダイオード又はセンサの、接着剤又は熱的に生じるインターフェース化学反応を使用した物理的接着を含む。 The former process involves different semiconductor wafer separately formed integrated circuits on, the photodiode or the sensor, the physical bonding using an interface chemistry occurring adhesive or thermally. この方法は多くの場合に適切に機能するが、(i)大きな面積又は3次元(すなわち、積重ね)の数層を超える層にスケーリングする限られた能力、(ii)異常(例えば、ナノ構造化材料)又は低温材料及び基板との不適合性、(iii)ウェーハ貫通電気相互接続の難しい製作及び位置合せ、(iv)平らな平面接着表面の厳しい要求条件、及び(v)異種の材料の異なる熱膨張/収縮によって生成される機械的歪みから起こることがある反り及びクラッキングを含めて、重大な欠陥がある。 Although this method functions properly in many cases, (i) a large area or three-dimensional (i.e., stack) capability limited to scaling layer than several layers of, (ii) abnormal (e.g., nanostructured material) or cold materials and incompatibility with the substrate, (iii) through-wafer difficult fabrication and alignment of the electrical interconnects, (iv) severe requirements of flat planar adhesive surface, and (v) different thermal of different materials including warping and cracking may occur from mechanical deformation created by the expansion / contraction, there is a serious defect. エピタキシャル成長は、分子ビームエピタキシ又は他の手段によって、他の材料のウェーハの表面上に半導体材料の薄い層を直接形成することを含む異なる方法を提供する。 The epitaxial growth by molecular beam epitaxy, or other means, to provide a different method comprising directly forming a thin layer of semiconductor material on the surface of the wafer other materials. この方法は、前述の問題のいくつかを回避するが、エピタキシの要求条件は、バッファ層及び他の先進技術が使用されるときでも、成長可能な材料の品質及び型に厳しい制限を加える。 Although this method avoids some of the foregoing problems, requirements epitaxy, even when the buffer layer, and other advanced techniques are used, adding the severe restrictions on the quality and type of growth material. 対照的に、ナノスケールのワイヤ、リボン、メンブレン、又は無機材料の粒子、又は単層カーボンナノチューブ(SWNT)又はグラファイト薄板(11〜14)のような炭素ベースのシステムなどの新しく現れる種類の半導体ナノ材料は、エピタキシャル成長又はウェーハ接着の必要性を回避するやり方で、成長され、次に、溶媒中に懸濁され又は基板上に転写され得る。 In contrast, the nanoscale wire, ribbon, membrane, or particles of an inorganic material, or newly appearing types of semiconductor nano such as carbon-based systems, such as single-walled carbon nanotubes (SWNT) or graphite sheet (11 to 14) material, in a manner which avoids the need for epitaxial growth or wafer bonding, is grown, then, it may be transferred to suspended or substrate in the solvent. 最近の研究は、例えば、溶液成形によって形成された交差ナノワイヤダイオードの、2Dレイアウトでの集積化を示している(15)。 Recent studies, for example, the cross nanowire diode formed by solution molding, illustrates the integration of a 2D layout (15). ここで表される結果は、スケーリング可能な決定論的印刷方法を使用して、異なった単結晶無機半導体(例えば、GaN、Si及びGaAsのナノワイヤ/リボン)をどのようにして互いに、また他の種類のナノ材料(例えば、SWNT)と組み合わせて、2D又は3Dレイアウトの複雑なHGI電子システムを生じることができるかを示している。 Results represented here uses a scalable deterministic printing method, different single-crystal inorganic semiconductor (e.g., GaN, Si and GaAs nanowires / ribbons) with each other how to, also other types of nanomaterials (e.g., SWNT) in combination with, shows how it is possible to produce a complex HGI electronic system 2D or 3D layout. 特に、剛性無機基板及び可撓性プラスチック基板上のデバイスアレイ、論理ゲート、及び能動アドレス指定可能光検出器に集積化された、高性能金属−酸化物−半導体電界効果トランジスタ(MOSFET)、金属−半導体電界効果トランジスタ(MESFET)、薄膜トランジスタ(TFT)、フォトダイオード及び他のコンポーネントの超薄多層積重ねは、可能性のいくつかを実証している。 In particular, the rigid inorganic substrate and a flexible plastic device array on the substrate, logic gates, and are integrated into the active addressable optical detector, high-performance metal - oxide - semiconductor field effect transistor (MOSFET), Metal - semiconductor field effect transistor (MESFET), a thin film transistor (TFT), stack ultrathin multilayer photodiode and other components demonstrate several possibilities.

[00234]図57は、これらの3D−HGIシステムを生成するための代表的なステップを示す。 [00234] Figure 57 shows representative steps for producing these 3D-HGI system. このプロセスは、半導体ナノ材料を各々それ自体のソース基板上に合成することから始まる。 The process begins with the synthesis in each its own source substrate of semiconductor nanomaterials. ここで表されるデバイスは、ウェーハベースのソース材料及びリソグラフィエッチング手順(16〜21)を使用して形成された単結晶Si、GaN、及びGaAsのナノワイヤ及びナノリボン、及び化学蒸着法によって成長されたSWNTのネットワーク(13、21)を集積化する。 Devices represented here, the single-crystal Si is formed using the wafer based source materials and lithographic etching procedures (16 to 21), GaN, and GaAs nanowires and nanoribbons, and grown by chemical vapor deposition the integration of the network (13, 21) of the SWNT. 図57の一番上の走査形電子顕微鏡写真は、ソース基板から除去後のこれらの半導体ナノ材料を示す。 The top of the scanning electron microscope photograph of FIG. 57 shows these semiconductor nanomaterials after removal from the source substrate. 回路製作では、これらの要素は、製作又は成長段階の間はウェーハ上に画定された形態のままであり、Si、GaN及びGaAsナノワイヤ/リボン及びSWNT用のサブモノレーヤ無秩序ネットワークの場合には、整列されたアレイのままである。 In the circuit fabrication, these elements during fabrication or growth stage remains in the form defined on a wafer, Si, if the GaN and GaAs nanowires / ribbons and Sabumonoreya disordered networks for SWNT are aligned the remains of the array. Si、GaN及びGaAsへのオーム性コンタクトのための高温ドーピング及びアニールの手順は、ソース基板上で行うことができる。 Si, high temperature doping and anneal procedures for the ohmic contacts to GaN and GaAs can be performed on the source substrate. 次のステップは、前に説明されたエラストマスタンプをベースにした印刷技術を使用して、図57に示されるように、これらの処理された要素をソース基板から、ポリイミド(PI)の薄板などのデバイス基板に転写することを含む。 The next step, an elastomeric stamp described before using a printing technique that is based, as shown in Figure 57, these processed components from the source substrate, such as a thin sheet of polyimide (PI) It comprises transferring the device substrate. 特に、ポリジメチルシロキサン(PDMS)のスタンプをソース基板に押し付けて張り付けることで、半導体ナノ材料要素対して柔軟なファンデルワールス接着コンタクトが確立される。 In particular, by pasting by pressing the stamp of polydimethylsiloxane (PDMS) in the source substrate, flexible van der Waals bonding contact is established for semiconductor nanomaterials element. 表面に液体プリポリマ(例えば、ポリアミド酸)の薄いスピン成形層の付いたデバイス基板(例えば、PI薄板)に、「インク付け」されたスタンプを接触させ、次に重合体を硬化することで、スタンプが取り除かれたとき、これらの半導体材料はこの層の上に埋め込まれ、且つこの層に適切に付着されたままで残っている(16〜20)。 Liquid Puriporima the surface (e.g., a polyamic acid) device substrate with a thin spin forming layer of (e.g., PI sheet) to, contacting the stamp is "inked", by then curing the polymer, the stamp when is removed, these semiconductor materials are embedded on this layer, it remains and this layer remains properly attached (16-20). 同様な手順は、ある範囲の基板(すなわち、剛性又は可撓性;有機又は無機)及び半導体ナノ材料に対して適切に機能する[このプロセスの僅かに変更されたものが、SWNTに使用される(21)。 Similar procedures are substrates of a certain range (i.e., rigid or flexible; organic or inorganic) and those slightly changes the properly functioning [this process for semiconductor nanomaterials are used SWNT (21). ]。 ]. ここで説明されるシステムに関しては、中間層(この場合、PI)の厚さは、僅か500nmであってもよく、一般に1〜1.5μmである。 For the system described herein, the thickness of the intermediate layer (in this case, PI) may be a little 500 nm, it is generally 1 to 1.5 [mu] m. ゲート誘電体、電極及び相互接続の形成を含めていくらかの追加処理の後で、前に完成された回路レベルの上に新しいプリポリマ中間層をスピンコーティングすることから始まって、転写印刷及びデバイス製作のステップが繰り返されてもよい。 Gate dielectric, including the formation of electrodes and interconnection after some additional processing, the new Puriporima intermediate layer on the completed circuit level before starting from spin coating, transfer printing and device fabrication steps may be repeated. 転写印刷用に特別に設計された自動ステージ又は従来のマスクアライナーが、数平方センチメートルにわたって約1μmの重ね位置合せ精度を可能にする。 Automatic stage or conventional mask aligner specially designed for transfer printing, to allow overlapping alignment accuracy of approximately 1μm over several square centimeters. (22)(図61)。 (22) (Fig. 61). 単に、フォトパターニング及び/又はドライエッチングによって画定された中間層の開口の上及び中に金属線を蒸着することによって、層間相互接続(23)が形成される。 Simply by depositing metal lines on and in openings of the intermediate layer defined by photo patterning and / or dry etching, the interlayer interconnect (23) is formed. 3D−HGIエレクトロニクスへのこの異常な取組み方法には、いくつかの重要な特徴がある。 The unusual effort way to 3D-HGI electronics, there are several important features. 第1に、デバイス基板上の処理の全てが、低温で行われ、それによって、多層積重ねシステムにおいて好ましくない変形をもたらすことがある異なる熱膨張/収縮の影響を回避する。 First, all of the processing on the device substrate is carried out at low temperatures, thereby avoiding the effects of it may different thermal expansion / contraction leads to undesirable variations in the multilayer stack system. この工程は、また、低温プラスチック基板及び中間層材料の使用も可能にし、さらに、上のデバイスの処理によって下の回路層が熱的に劣化されないことを保証するのに役立つ。 This process also permits the use of low-temperature plastic substrate and the intermediate layer material, further, it helps to ensure that the circuit layer under the processing device above is not thermally degraded. 第2に、この方法は、SWNTの薄膜のような新しく現れる材料を含めて広い種類の半導体ナノ材料に応用することができる。 Second, this method can be applied to a wide variety of semiconductor nanomaterials including new appearing material such as a thin film of SWNT. 第3に、柔軟なスタンプは、下のデバイス層との非破壊接触を可能にする。 Third, the flexible stamp allows for non-destructive contact with the bottom of the device layer. このスタンプは、また、超薄半導体材料と共に、いくらかのトポグラフィを持っている表面を許容することができる。 The stamp also with ultra-thin semiconductor material, it is possible to tolerate surface have some topography. 第4に、超薄デバイスジオメトリ(<1μm)及び中間層(<1.5μm)によって、層間電気相互接続の容易な形成が可能になる。 Fourth, the ultra-thin device geometries (<1 [mu] m) and the intermediate layer (<1.5 [mu] m), allows easy formation of the interlayer electrically interconnected. 従来の方法の不利点の多くを克服するこれらの特徴は、以下で説明されるいくつかの回路の実証で示される。 These features to overcome many of the disadvantages of the conventional method is illustrated by demonstrating some of the circuits described below.

[00235]図58は、ドープされたコンタクト(ソースウェーハ上に形成された)、プラズマ増速化学蒸着SiO2誘電体、及びソース、ドレイン及びゲート用のCr/Auメタライゼーションと共に、単結晶シリコンナノリボンを使用し、図57に示された一般的なプロセス流れを使用して製作された、3層3D積重ねアレイSiMOSFETを表す(24)。 [00235] Figure 58 (formed on the source wafer) doped contact, plasma enhanced chemical vapor deposition SiO2 dielectric, and the source, along with Cr / Au metallization for the drain and gate, the single crystal silicon nanoribbons use was made using the general process flow shown in FIG. 57, representing a three-layer 3D stacked array SiMOSFET (24). 各デバイスは、それぞれ87μm、290nm及び250μmの幅、厚さ及び長さを持った3つの整列されたナノリボンを使用する。 Each device respectively 87 .mu.m, 290 nm and 250μm wide, using the thickness and three aligned nanoribbons having a length. 図2Aは、システムの縁部の上から見た光学顕微鏡写真を示し、レイアウトは、MOSFETの1つ、2つ、及び3つの層を支持する基板の部分を別々に現すように設計されている。 Figure 2A shows an optical micrograph as viewed from above the edge of the system, the layout, one of the MOSFET, 2 one, and are portions of the substrate that supports the three layers are designed to reveal separately . 第1及び第3の層に対して第2の層のデバイスジオメトリを90度回転することは、システムのレイアウトを明らかにするのに役立つ。 Rotating 90 degrees the device geometry of the second layer to the first and third layer, it serves to explain the layout of the system. 積重ね構造の模式的な断面図及び斜視図が、図58Bに表される。 Schematic cross-sectional view and a perspective view of a stacked structure is represented in Figure 58B. サンプルは、共焦点光学顕微鏡を使用して3Dで見ることができる。 Samples can be viewed in 3D using a confocal optical microscope. 図58Cは、そのような像の上面図及び斜視図を示し、見やすくするためにカラー化されている。 Figure 58C shows a top view and a perspective view of such an image is colorized for clarity. (像の品質は、上の層による散乱及び吸収のせいで、深さと共にいくらか悪くなっている)。 (The image quality is, because of scattering and absorption by the upper layers, which is somewhat worse with depth). 図58Dは、各層の代表的なデバイス[19μmのチャネル長(L )、ドープされたソース/ドレイン領域の上にゲート電極が延びる距離によって画定される5.5μmのチャネル重なり距離(Lo)、及び200μmのチャネル幅(W)を有するトップゲートMOSFET]の電気的測定を表す。 Figure 58D is a representative device [channel length of 19μm in each layer (L c), the channel of 5.5μm which is defined by the distance which the gate electrode extends over the doped source / drain regions overlap distance (Lo), and it represents the electrical measurements of a top-gate MOSFET] having a 200μm channel width (W). PI基板上に形成された3層の各々のデバイスは、優れた特性(470±30cm /Vsの直線的な移動度、オン/オフ比>104、及び−0.1±0.2Vの閾値電圧)、及び異なる層のデバイス間に系統だった差異の無いことを示す。 Each device of the PI 3-layer formed on the substrate, excellent characteristics (470 linear mobility of ± 30 cm 2 / Vs, the on / off ratio> 104, and -0.1 threshold ± 0.2V It indicates that there is no difference systematic between devices of the voltage), and different layers. 同じ手順を繰り返すことによって、追加の層をこのシステムに付け加えることができる。 By repeating the same procedure, it is possible to add additional layers to the system. 単一半導体の3D回路に加えて、図59に示されるように、完全3D−HGIシステムを形成するように様々な半導体を多層で使用することができる。 In addition to single semiconductor 3D circuit, as shown in Figure 59, the various semiconductor to form a complete 3D-HGI system can be used in multi-layer. この可能性を示すために、われわれは、GaN及びSiナノリボン及びSWNT膜を使用してMESFET(特に、高電子移動度トランジスタ、HEMT)、MOSFET及びTFTのアレイをPI基板上にそれぞれ製作した。 To illustrate this possibility, we may use GaN and Si nanoribbons and SWNT film MESFET (in particular, a high electron mobility transistor, HEMT), an array of MOSFET and TFT were fabricated respectively on PI substrate. 図59A及び59Bは、結果として得られたデバイスの高倍率光学共焦点像をそれぞれ示す。 Figure 59A and 59B show the resulting device with high magnification optical confocal images respectively. 第1の層上のGaNHEMTは、ソース及びドレインにオーム性コンタクト(ソースウェーハ上でアニールされたTi/Al/Mo/Au)を、ゲートにショットキ(Ni/Au)コンタクトを使用する。 GaNHEMT on the first layer, the ohmic contacts to the source and drain (annealed Ti / Al / Mo / Au on the source wafer), using a Schottky (Ni / Au) contacts the gate. チャネル長及び幅、及びゲート幅は、それぞれ20、170、及び5μmである。 Channel length and width, and the gate width are respectively 20,170, and 5 [mu] m. 各デバイスは、デバイス基板上の処理で電気的に相互接続されたそれぞれ1.2、10、及び150μmの厚さ、幅及び長さを持つGaNリボン(AlGaN/GaN/AlNの多層積重ねで構成された)を使用する。 Each device is composed of electrically interconnected respectively 1.2,10, and 150μm thickness, the GaN ribbon (AlGaN / GaN / AlN having a width and length multilayer stack in process on the device substrate It was) to use. 第2の層のSWNTTFTは、それぞれ50及び200μmのチャネル長及び幅と共に、ゲート誘電体にSiO /エポキシを、ソース、ドレイン、及びゲートにCr/Auを使用する。 SWNTTFT of the second layer, with the channel length and width, respectively 50 and 200 [mu] m, the SiO 2 / Epoxy the gate dielectric, using the source, drain, and gate of the Cr / Au. SiMOSFETは、図58に示されるものと同じ設計を使用する。 SiMOSFET uses the same design as that shown in Figure 58. Si、SWNT、及びGaNの異なる組合せを使用して様々な他の3D−HGIデバイスを組み立てることができる(図61及び62)。 Si, can be assembled SWNT, and various other 3D-HGI devices using different combinations of GaN (Fig. 61 and 62). 図59Cは、図59A及び59Bのシステムの一般的なデバイスの電流−電圧特性を表す。 Figure 59C is a general device of the current of the system of FIGS. 59A and 59B - versus voltage characteristics. 全ての場合に、これらの特性は、ソースウェーハ上に製作されたものと同様である。 In all cases, these properties are similar to those produced on the source wafer. GaNHEMTは、−2.4±0.2Vの閾値電圧(V th )、オン/オフ比>10e、及び0.6±0.5mSのトランスコンダクタンスを持つ。 GaNHEMT, the threshold voltage of -2.4 ± 0.2V (V th), the on / off ratio> 10e, and with a transconductance of 0.6 ± 0.5 mS. SWNT TFTは、V th =−5.3±1.5V、オン/オフ比>10s、及び5.9±2.0cm /Vsの直線的移動度を持つ。 SWNT TFT has V th = -5.3 ± 1.5V, the on / off ratio> 10s, and 5.9 the linear mobility of ± 2.0 cm 2 / Vs. SiMOSFETは、V th =0.2±0.3V、オン/オフ比>10 、及び500±30cm /Vsの直線的移動度を持つ。 SiMOSFET is, V th = 0.2 ± 0.3V, the on / off ratio> 10 4, and 500 having a linear mobility of ± 30 cm 2 / Vs. 薄いPI基板(25μm)、デバイス(2.4μm)及びPI/PU中間層(5μm)の使用の結果として起こるこれらのデバイスの興味ある態様は、機械的湾曲性であり、これは、可撓性エレクトロニクスでの応用に重要である。 Thin PI substrate (25 [mu] m), interesting aspects of these devices that occurs as a result of the use of the device (2.4 [mu] m) and PI / PU interlayer (5 [mu] m) is a mechanical bending resistance which, flexible it is important to applications in electronics. われわれは、図59Aの3D−HGIシステムのSi、SWNT、及びGaNデバイスの実効トランスコンダクタンス(g eff )を、曲げ半径の関数として評価した。 We, Si of 3D-HGI system of FIG. 59A, SWNT, and GaN devices effective transconductance of (g eff), was evaluated as a function of bend radius. 曲げの無い状態でのトランスコンダクタンス(g oeff )に対して規格化されたようなこれらのデータを示す図59Dは、3.7mmまでの曲げ半径について安定した性能を示している。 Figure shows the bending of these data as normalized to the transconductance (g oeff) in the absence 59D shows a stable performance for bending radius to 3.7 mm.

[00236]これらの3D−HGIデバイスにおいて異なるレベル間に形成された電気相互接続は、興味ある回路能力をもたらすことができる。 [00236] Electrical interconnections formed between different levels in these 3D-HGI device can result in interesting circuit capacity. 薄い重合体中間層は、リソグラフィで画定された開口の上及び中に金属線を蒸着することによって、これらの相互接続を容易に形成することができるようにする。 Thin polymer intermediate layer, by depositing metal lines on and in the opening defined by lithography, so that it is possible to easily form these interconnections. 図60は、いくつかの例を示す。 Figure 60 shows several examples. 図60Aに示された第1のものは、3DNMOSインバータ(論理ゲート)であり、このインバータでは、駆動(L=4μm、W=200μm)及び負荷(L=4μm、W=30μm)SiMOSFETは、異なるレベルにある。 First that shown in FIG. 60A is a 3DNMOS inverter (logic gates), in this inverter, the drive (L = 4μm, W = 200μm) and the load (L = 4μm, W = 30μm) SiMOSFET are different a certain level. 5Vの供給電圧で、この二層インバータは、同様なトランジスタを使用する従来の平面インバータの性能(25)に匹敵する、約2の利得を持った明確な伝達特性を示す。 A 5V supply voltage, the two layers inverter is comparable to the performance of conventional planar inverter that uses the same transistor (25), it shows a clear transfer characteristic having about 2 gain. 図60Bは、プルアップとプルダウンの両方向の電流駆動能力を等しくするように設計(図65)された集積化nチャネルSiMOSFET及びpチャネルSWNT TFTを使用した相補設計(CMOS)のインバータを示す。 Figure 60B shows an inverter designed to equalize the pull-up and both of the current driving capability of the pull-down (Fig. 65) is complementary design with integrated n-channel SiMOSFET and p-channel SWNT TFT (CMOS). VDD端子に5Vのバイアスで、ゲート電圧(入力)が0Vから5Vまで掃引される状態で集められた伝達曲線が、図60Aに表される。 The VDD pin bias 5V, transfer curve the gate voltage (input) was collected in a state that is swept from 0V to 5V is represented in Figure 60A. 曲線の形及び利得(約7程度)は、数値的な回路シミュレーションと定性的に一致している(図65)。 Shape and gain curve (about 7) is qualitatively consistent with numerical circuit simulation (Fig. 65). 第3の例として、われわれは、可撓性PI基板上にSiMOSFETと一緒に集積化されたGaAs金属−半導体−金属(MSM)赤外(IR)検出器(26)を作って、能動IRイメージャに使用され得る単位セルを製作する能力を実証した。 As a third example, we, flexible PI integrated GaAs metal on with SiMOSFET substrate - semiconductor - making metal (MSM) infrared (IR) detector (26), active IR imagers It demonstrated the ability to fabricate a unit cell that can be used. この場合、SiナノリボンMOSFETの印刷されたアレイのある基板上に転写されたGaAsの印刷されたナノリボン(それぞれ270nm、100μm及び400μmの厚さ、幅及び長さ)が、MSMの基礎を形成する。 In this case, Si nanoribbons MOSFET printed is transferred onto a substrate with array the GaAs of the printed nanoribbons (respectively 270 nm, 100 [mu] m and 400μm thickness, width and length), forms the basis of the MSM. これらのGaAsナノリボンの端部に堆積された電極(Ti/Au=5/70nm)が、10μmの間隔を持った逆方向−逆方向ショットキダイオードを形成する。 These GaAs nanoribbons electrode deposited on the end of the (Ti / Au = 5 / 70nm) is the reverse direction with an interval of 10 [mu] m - form a reverse Schottky diode. 結果として得られた検出器セルは、回路シミュレーション(図66)と一致して、IR照度の強さが増加するにつれて電流増加を示す(図60C)。 The resulting detector cells, consistent with circuit simulation (Fig. 66), indicating the current increases as the intensity of the IR intensity increases (Figure 60C). 半導体の表面から反射される光を考慮しないで、850nmの波長で約0.30A/Wの応答性が1から5Vまで観察される。 Without considering light reflected from the semiconductor surface, responsiveness of about 0.30 A / W at a wavelength of 850nm is observed from 1 to 5V. このシステムは、また、1cm未満の曲率半径の湾曲性を示し、これは、広角度IR夜光イメージャ用の湾曲焦点面アレイのような先進システムのために有用であり得る。 The system also shows the radius of curvature of the curved of less than 1 cm, which can be useful for advanced systems such as the curved focal plane array for wide angle IR Luminescent Imager.

[00237]印刷された半導体ナノ材料は、3D−HGIシステムに対する新しい取組み方法を提供し、様々な応用分野に重要な用途、すなわち、ここで報告されるシステムで暗示されるものだけでなく、集積化読出し及び感知エレクトロニクスを備えた超小型流体デバイス、異常な感知材料を従来のシリコンベースのエレクトロニクスと共に組み込む化学/生物センサシステム、及び化合物半導体の発光体をシリコン駆動エレクトロニクス又は超小型電気機械構造と組み合わせる光/光電子システムを含む他のものも含み得る。 [00237] printed semiconductor nanomaterials provides a new approach method for the 3D-HGI system, important applications in a variety of applications, i.e., not only implied in the system as reported here, the integrated combining of reading and microfluidic devices with sensing electronics, abnormal sensitive material incorporated with conventional silicon-based electronics chemical / biological sensor system, and a compound semiconductor light-emitting element and silicon drive electronics or microelectromechanical structure may also include other those containing optical / optoelectronic systems. さらに、この方法の薄くて軽いプラスチック基板との適応性は、重要な特徴として異常な形状因子又は機械的可撓性を持つデバイスにさらなる好機をもたらす可能性がある。 Furthermore, adaptability and thin and light plastic substrate of this method may result in further opportunities for devices that have an abnormal shape factor or mechanical flexibility as an important feature.

[00238]材料及び方法:デバイス製作:シリコンデバイス:製作は、絶縁体ウェーハ(SOI;6.0〜9.4×10 14 /cm のドーピングレベルの290nm上部Si層を持つSoitec unibond)上のシリコンを処理することによって、単結晶シリコンの接触ドープされた薄いリボンを画定することから始まる。 [00238] Materials and Methods: device fabrication: silicon devices: fabrication, insulator wafer; on (SOI 6.0~9.4 × 10 14 / cm 3 of Soitec UNIBOND with 290nm upper Si layer doping level) by treating the silicon begins by defining a thin ribbon in contact doped single crystal silicon. 第1のステップはリンのドーピングを含み、固体ソース及びスピン・オン・ドーパント(Filmtronic、P509)、及びドーパントがシリコン中に拡散する場所を制御するためのマスクとしてのプラズマ増速化学蒸着(PECVD)SiO (Plasmatherm、300nm、900mTorr、350sccm、2%SiH /He、795sccmNO 、250℃)のフォトリソグラフィで画定された層を使用した。 The first step includes a phosphorus doping, a solid source and spin-on dopant (Filmtronic, P509), and the dopant is plasma enhanced chemical vapor deposition as a mask to control where to diffuse into the silicon (PECVD) using SiO 2 (Plasmatherm, 300nm, 900mTorr , 350sccm, 2% SiH 4 / He, 795sccmNO 2, 250 ℃) a layer defined by photolithography. ドーピング後、フォトレジストのパターン形成された層を通してSF プラズマエッチングして、リボンを画定した。 After doping, and SF 6 plasma etched through the patterned layer of photoresist and define a ribbon. 濃縮HF溶液(FisherChemicals)を用いて埋込み酸化物をアンダーカットエッチングして、ウェーハからリボンを解放した。 Undercut etching the buried oxide using a concentrated HF solution (FisherChemicals), releasing the ribbon from the wafer. この手順で、単結晶シリコンの接触ドープされたリボンの製作が完了した。 In this procedure, the production of ribbon, which is contact-doped single-crystal silicon has been completed. 次のステップで、ポリジメチルシロキサン(PDMS、A:B=1:10、Sylgard184、Dow Corning)の平らなエラストマスタンプをフォトレジストコーティングされたリボンと接触させ、次にスタンプを剥離することで、ウェーハからリボンを取り去り、そのリボンが疎水性PDMSとフォトレジストの間のファンデルワールス力によってスタンプの表面に付着されたままにした。 In the next step, polydimethylsiloxane (PDMS, A: B = 1: 10, Sylgard184, Dow Corning) flat elastomeric stamp is contacted with the photoresist coated ribbon, by then peeling the stamp, the wafer deprived of ribbon from the ribbon was left attached to the surface of the stamp by van der Waals forces between hydrophobic PDMS and the photoresist. このようにウェーハからDs−Siリボンを「インク付け」されたスタンプは、液体PI先駆物質、ポリアミド酸(Sigma_AldrichInc.)の薄い層(約1.5μm)をスピンコーティングされた25μmのポリイミド(PI)薄板(Dupont、Kapton100E)に押し付けて張り付けられた。 Thus "inked" a Ds-Si ribbon from a wafer stamp is liquid PI precursor, polyamic acid (Sigma_AldrichInc.) A thin layer (about 1.5 [mu] m) 25 [mu] m of polyimide is spin-coated (PI) affixed against the sheet (Dupont, Kapton100E). 先駆物質を硬化し、PDMSスタンプを剥がし、さらにフォトレジストを取り去ることで、リボンをPI基板の表面上に埋め込まれ適切に付着されたままにした。 Curing the precursor, peeling the PDMS stamp, further by removing the photoresist, the ribbon was to remain embedded properly deposited on the surface of the PI substrate. ゲート誘電体層は、比較的低温250℃でPECVDによって堆積されたSiO (厚さ約100nm)の層から成った。 Gate dielectric layer consisted of a layer of SiO 2 deposited by PECVD at a relatively low temperature 250 ° C. (thickness of about 100 nm). フォトリソグラフィ及びCF プラズマエッチングで、シリコンのドープされたソース/ドレイン領域に開口を画定した。 In photolithography and CF 4 plasma etching to define openings doped source / drain regions of the silicon. Cr/Au(5/100nm、下から上に電子ビーム蒸着、TemescalFC−1800)のソース、ドレイン及びゲート電極は、フォトリソグラフィ及びウェットエッチングによって単一ステップで画定された。 Cr / Au (5 / 100nm, electron beam evaporation from the bottom to the top, TemescalFC-1800) source, drain and gate electrodes, defined in a single step by photolithography and wet etching.

[00239]GaNデバイス:GaN微細構造は、GaNのバルクウェーハ上にヘテロ構造[AlGaN(18nm)/GaN(0.6μm)/AlN(0.6μm)/Si]で製作された。 [00239] GaN devices: GaN microstructures was fabricated heterostructures on GaN bulk wafer [AlGaN (18nm) / GaN (0.6μm) / AlN (0.6μm) / Si]. オーム性コンタクト領域は、AZ5214フォトレジストで画定され、次に、RIEシステム中でSiCl プラズマを用いて浄化された。 Ohmic contact region is defined by AZ5214 photoresist, then, it was purified using SiCl 4 plasma in RIE systems. 次に、Ti/Al/Mo/Au(15/60/35/50nm)金属層が、電子ビーム蒸着(Ti/Al/Mo)及び熱蒸着(Au)によって堆積された。 Then, Ti / Al / Mo / Au (15/60/35 / 50nm) metal layer was deposited by electron beam evaporation (Ti / Al / Mo) and thermal evaporation (Au). レジストを洗い流すことで、GaN上に残された金属コンタクトを完成した。 By washing away the resist and completed the metal contacts left on GaN. 雰囲気中での850℃、30秒間の熱アニールでオーム性コンタクトを形成した。 850 ° C. in a N 2 atmosphere to form ohmic contact by thermal annealing for 30 seconds. SiO2(Plasmatherm、300nm、900mTorr、350sccm、2%SiH4/He、795sccmNO 、250℃)及びCr金属(電子ビーム蒸着装置、150nm)層が、後の誘導結合プラズマ(ICP)エッチングのためのマスク材料として堆積された。 SiO2 (Plasmatherm, 300nm, 900mTorr, 350sccm, 2% SiH4 / He, 795sccmNO 2, 250 ℃) and Cr metal (electron beam vapor deposition apparatus, 150 nm) layer, the mask material for inductively coupled plasma (ICP) etching after It was deposited as. フォトリソグラフィ、ウェットエッチング、及びRIE処理(50mTorr、40sccmCF4、100W、14分)で、GaNのリボンジオメトリが画定された。 Photolithography, wet etching, and RIE process (50mTorr, 40sccmCF4,100W, 14 minutes), GaN ribbon geometry defined. アセトンでフォトレジストを除去した後で、ICPドライエッチング(3.2mTorr、15sccmCl2、5sccm Ar、−100Vバイアス、14分)が使用されて、露出したGaNを除去し、さらにその後の異方性エッチングを容易にするようにSi中まで僅かにエッチング(約1.5μm)した。 After removing the photoresist with acetone, ICP dry etching (3.2mTorr, 15sccmCl2,5sccm Ar, -100V bias, 14 minutes) is used to remove the GaN exposed, further subsequent anisotropic etching slightly etched (approximately 1.5 [mu] m) to the Si to facilitate. 次に、テトラメチルアンモニウムハイドロオキサイド(Aldrich、150℃、4分30秒)を使用してGaNの下からSiがエッチング除去された。 Next, tetramethylammonium hydroxide (Aldrich, 0.99 ° C., 4 min 30 sec) Si is etched away from underneath the GaN using. サンプルは、30秒間BOE(6:1、NH F:HF)に浸漬されてPECVDSiO が除去され、さらに、新しい50nm電子ビーム蒸着SiO2層がGaNリボンの上に堆積された。 Samples 30 seconds BOE (6: 1, NH 4 F: HF) is immersed in PECVDSiO 2 is removed, further, the new 50nm electron beam evaporation SiO2 layer is deposited over the GaN ribbons. 次に、マザーウェーハからGaNリボンを「インク付け」されたPDMSスラブが、2μmのポリウレタン(PU、Norland optical adhesive、No.73)をコーティングされたPI薄板に押し付けて張り付けられた。 Then, PDMS slab that have been "inked" the GaN ribbons from the mother wafer, 2μm of polyurethane (PU, Norland optical adhesive, No.73) was pasted against the PI thin sheet that has been coated. サンプルは、PUを硬化するためにUV光(173μWcm −2 )に15分間さらされた。 Samples were exposed for 15 minutes to UV light (173μWcm -2) to cure the PU. PDMSを剥離し、BOEに20秒間浸漬して電子ビームSiO2を除去することで、結果的に、GaN要素のプラスチック基板への転写となった。 Peeling off the PDMS, by removing the electron beam SiO2 was immersed for 20 seconds in BOE, consequently, was a transfer to a plastic substrate of a GaN element. ネガティブフォトレジスト(AZnLOF2020)が、Ni/Au(80/180nm)のショットキコンタクトをパターン形成するために使用された。 Negative photoresist (AZnLOF2020) was used to pattern the Schottky contact of the Ni / Au (80 / 180nm). フォトレジストは、AZ剥離剤(KWIK、30分間)で除去された。 The photoresist was removed by AZ stripper (KWIK, 30 minutes).

[00240]SWNTデバイス:化学蒸着法(CVD)を使用して、SiO2/Siウェーハ上に個々の単層カーボンナノチューブの無秩序ネットワークを成長させた。 [00240] SWNT device: using chemical vapor deposition (CVD), was grown disordered network of individual single-walled carbon nanotubes on the SiO2 / Si wafers. メタノールと用いて基板上に堆積されたフェリチン(SigmaAldrich)は、触媒として使用された。 Ferritin deposited on the substrate using methanol (SigmaAldrich) was used as catalyst. 供給ガスは、メタンであった(300sccm H と共に1900sccm CH )。 The feed gas was methane (1900sccm CH 4 with 300 sccm H 2). 炉中の融解石英チューブは、成長前に浄化のために高流量のArガスでフラッシングされた。 Fused quartz tube in the furnace was flushed for cleaning before the growth at a high flow rate Ar gas. 成長中に、温度は20分間900℃に保たれた。 During the growth, the temperature was maintained at 20 min 900 ° C.. 転写は、前に説明された印刷に似たプロセスと同様な手順か、厚いAu層及びPI先駆物質がチューブの付いたSiO /Si基板上にコーティングされる僅かに異なる方法かのどちらかを含んだ。 Transfer, the same procedure or a process similar to printing that has been described previously, the thick Au layer and PI precursors either or slightly different method to be coated SiO 2 / Si substrate marked with a tube Inclusive. PIを硬化した後で、Au/PIが剥がされた。 After curing the PI, Au / PI has been peeled off. 薄いエポキシ層(SU8、150nm)をコーティングされた予めパターン形成されたデバイス基板にこの層を押し付けて張り付け、次に酸素反応性イオンエッチング及びウェットエッチングによってPI及びAu層をそれぞれ除去することで、転写を完了した。 Thin epoxy layer affixed against the layer (SU8,150nm) to the device substrate which is pre-patterned coated and then by oxygen reactive ion etching and wet etching PI and Au layer by removing each transfer It was completed. ボトムゲートデバイスの場合には、基板は、予めパターン形成されたゲート電極及び誘電体を支持した。 In the case of a bottom gate devices, substrates supported the advance patterned gate electrode and the dielectric. 特に、Cr/Au/Cr(2/10/10nm)のゲート電極は、フォトリソグラフィによってパターン形成され、次に、300nmSiO が、PECVDを使用して基板上に堆積された。 In particular, the gate electrode of Cr / Au / Cr (2/ 10 / 10nm) is patterned by photolithography, then, 300NmSiO 2 was deposited on the substrate using PECVD. Cr/Au(2/20nm)のソース及びドレイン電極は、チューブの上に直接画定された。 Source and drain electrodes of Cr / Au (2 / 20nm) is defined directly on the tube.

[00241]3D回路:3D Si NMOSインバータ:多層デバイスは、同じ製作手順を繰り返し利用して組み立てられた。 [00241] 3D circuit: 3D Si NMOS inverter: multi-layer device was assembled by repeatedly using the same production steps. 特に、PI先駆物質がデバイスの既存の層の上にスピン成形され、シリコンリボンが上に転写印刷された。 In particular, PI precursor is spin molded over the existing layers of the device, the silicon ribbon is transfer printed on. 次に、デバイスを製作するために同じプロセスが使用された。 Then, the same process to fabricate the device has been used. 垂直金属相互接続のために、電極領域は、AZ4620フォトレジスト層に開口をフォトパターニングし、次に、RIEシステム中でCF 及びO プラズマを使用して露出領域のSiO 及びPIをエッチング除去することによって、画定された。 For vertical metal interconnects, electrode region, an open photo-patterning to AZ4620 photoresist layer, then etching away the SiO 2 and PI exposed area using CF 4 and O 2 plasma in RIE system by, it defined. この領域中に300nmのAlを堆積することで、底にコンタクトを確立し、エッチングされたSiO 及びPIによって形成された階段状縁部を覆って電気連続接続を形成した。 This By depositing Al of 300nm in a region, to establish a contact to the bottom, to form an electrical continuous connection over the stepped edge formed by the etched SiO 2 and PI.

[00242]SWNT及びSi CMOSインバータ:SWNTデバイスは、チューブのネットワーク上にフォトリソグラフィで画定されたAu(20nm)のソース/ドレインコンタクトから成った。 [00242] SWNT and Si CMOS inverters: SWNT device consisted source / drain contacts of Au (20 nm) defined by photolithography on the network of tubes. SiO (100nm)/Siウェーハ基板がゲート誘電体及びゲートを形成した。 SiO 2 (100nm) / Si wafer substrate was formed a gate dielectric and a gate. 次に、SWNTトランジスタにフォトレジスト(AZ5214)を選択的にコーティングした後で、エポキシ(SU8、500nm)がこの基板上にスピンコーティングされた。 Next, after selectively coated photoresist (AZ5214) to SWNT transistor, epoxy (SU8,500nm) was spin-coated on the substrate. エポキシを硬化するためのUV露光後に、ドープされていないSiリボンが「インク付け」されたPDMSスラブは、基板に押し付けて張り付けられ、その後、ゆっくりした手操作剥離によって取り除かれて、転写印刷プロセスを完成した。 After UV exposure for curing the epoxy, PDMS slab Si ribbon is "inked" undoped is affixed against the substrate, then it is removed by manual peeling a slow, the transfer printing process completed. シリコンデバイスのソース及びドレイン電極用のショットキコンタクトとして、Cr/Au(5/100nm)が使用された。 As Schottky contacts for the source and drain electrodes of silicon devices, Cr / Au (5 / 100nm) were used. Al(100nm)が、SWNTとSiトランジスタを接続するために使用された。 Al (100 nm) was used to connect the SWNT and Si transistor.

[00243]Si TFTと共に集積化されたGaAsMSM IR検出器:GaAsウェーハ(IQE Inc.、Bethlehem、PA.)が、逆方向−逆方向ショットキダイオードを生成するために使用された。 [00243] Si GaAsMSM IR detectors are integrated with TFT: GaAs wafer (. IQE Inc., Bethlehem, PA) is the reverse - was used to generate a reverse Schottky diode. 多層エピタキシャル層[Siドープされたn型GaAs(120nm)/半絶縁性(SI)GaAs(150nm)/AlAs(200nm)/Si−GaAs]の付いたGaAsの高品質バルクウェーハから、リボンが生成された。 Multilayer epitaxial layer from [Si-doped n-type GaAs (120 nm) / semi-insulating (SI) GaAs (150nm) / AlAs (200nm) / Si-GaAs] marked with high quality bulk wafer GaAs, ribbon is generated It was. n型GaAsのキャリア濃度は4×1017cm −3である。 carrier concentration of the n-type GaAs is 4 × 1017 cm -3. フォトレジストのマスクパターンの付いたGaAsウェーハがエッチング液(4mLH3PO4(85wt%)、52mL H2O2(30wt%)、及び48mL脱イオン水)で異方性エッチングされた。 Marked with GaAs wafer etchant of the mask pattern of photoresist (4mLH3PO4 (85wt%), 52mL H2O2 (30wt%), and 48mL deionized water) was anisotropically etched with. AlAs層は、エタノールで希釈されたHF溶液(体積で1:2)でエッチング除去された。 AlAs layer is ethanol diluted HF solution (1 volume: 2) were etched away. 2nmのTi及び28nmのSiO2の層が電子ビーム蒸着装置で堆積された。 Layer of SiO2 of 2nm of Ti and 28nm were deposited by electron beam evaporation apparatus. 次に、GaAsリボンがインク付けされたPDMSスタンプを、PI(厚さ1.5μm)をコーティングされたSiトランジスタの層に接触させた。 Then, the PDMS stamp GaAs ribbon is inked and brought into contact with the layer of Si transistor coated with PI (thickness 1.5 [mu] m). PDMSを剥がし、BOEエッチング液でTi及びSiO を除去することで、デバイス基板へのGaAsの転写を完成した。 Peeled PDMS, by removing the Ti and SiO 2 in BOE etching solution, thereby completing the GaAs transfer to the device substrate. ショットキコンタクト用の金属(Ti/Au=5/70nm)が電子ビーム蒸着によって堆積された。 Schottky metal contact (Ti / Au = 5 / 70nm) was deposited by electron beam evaporation. GaAs逆方向−逆方向ショットキダイオードとSiMOSFETの間の電気相互接続は、最初にAZ4620フォトレジストの層をパターン形成し、次に、RIEシステム中でCF 及びO プラズマを使用して開口を通してエッチングし、次に300nmのAlを堆積させることによって画定された。 GaAs reverse - electrical interconnection between the reverse Schottky diode and SiMOSFET is first patterned layer of AZ4620 photoresist, then etching through the opening using CF 4 and O 2 plasma in RIE system and, it defined by next deposited 300nm of Al.

[00244]デバイス特性:半導体パラメータ解析装置(Agilent、4155C)及び従来のプロービングステーションが、ダイオード及びトランジスタの電気特性のために使用された。 [00244] Device characteristics: a semiconductor parameter analyzer (Agilent, 4155C) and conventional probing stations, were used for the electrical characteristics of the diodes and transistors. IR応答は、850nMの波長を持つIRLED光源の下で測定された。 IR response was measured under IRLED light source having a wavelength of 850nM.

[00245]回路シミュレーション:CMOSインバータの測定伝達曲線をシミュレーションと比較するために、nチャネルSiMOSFET及びpチャネルSWNT TFT用のレベル2PSPICEモデルが実験的に生成された。 [00245] Circuit Simulation: To compare the simulated measurement transfer curve of a CMOS inverter, the level 2PSPICE model for n-channel SiMOSFET and p-channel SWNT TFT was produced experimentally. このPSPICEモデルは、図65Bに示されたSi NMOSとSWNTPMOSの両方の測定IV曲線にぴったり合うように、抽出されたパラメータを用いてデフォルトPSPICE MOSFETモデル(MbreakN and MbreakP)に基づいて作られた。 The PSPICE model to fit the measurement IV curve of both Si NMOS and SWNTPMOS shown in Figure 65B, were made based on the default PSPICE MOSFET model (MbreakN and MbreakP) by using the retrieved parameters. GaAsMSM光検出器用のPSPICEモデルは、Si MOSFETと直列に接続された逆方向−逆方向ショットキダイオードを使用して実験的に作られた。 PSPICE model GaAsMSM light detector is reverse connected in Si MOSFET series - was made experimentally using reverse Schottky diode.

[00246]実施例4のための参考文献 [00246] References for Example 4

[00247]1. K.Banerjee, SJ Souri, P. Kapur, KC Saraswat, Proc. IEEE, 89, 602(2001). [00247] 1. K.Banerjee, SJ Souri, P. Kapur, KC Saraswat, Proc. IEEE, 89, 602 (2001).
[00248]2. SF Al-Sarawi, D. Abbott, PD Franzon, IEEE Trans. Components,Packaging, andManufacturing Technology, Part B, 21, 2 (1998). [00248] 2. SF Al-Sarawi, D. Abbott, PD Franzon, IEEE Trans. Components, Packaging, andManufacturing Technology, Part B, 21, 2 (1998).
[00249]3. AS Brown, WA Doolittle, NM Jokerst, S. Kang, S. Huang, SW SeoMaterialsScience and Engineering B 87, 317 (2001). [00249] 3. AS Brown, WA Doolittle, NM Jokerst, S. Kang, S. Huang, SW SeoMaterialsScience and Engineering B 87, 317 (2001).
[00250]4.Y.-C. Tseng, P. Xuan, A. Javey, R. Malloy, Q. Wang, J. Bokor, H. Dai,Nanoletters 4, 123 (2004). [00250] 4.Y.-C. Tseng, P. Xuan, A. Javey, R. Malloy, Q. Wang, J. Bokor, H. Dai, Nanoletters 4, 123 (2004).
[00251]5. C.Joachim, JK Gimzewski, A. Aviram, Nature 408, 541 (2000). [00251] 5. C.Joachim, JK Gimzewski, A. Aviram, Nature 408, 541 (2000).
[00252]6. G.Roelkens et al. Optics Express 13, 10102 (2005). [00252] 6. G.Roelkens et al. Optics Express 13, 10102 (2005).
[00253]7. DB Strukov, KK Likharev, Nanotechnology 16, 888 (2005). [00253] 7. DB Strukov, KK Likharev, Nanotechnology 16, 888 (2005).
[00254]8. K.Vanhollebeke, I. Moerman, P. Van Daele, P. Demeester, Prog. Cryst.GrowthCharact. Mater. 41, 1 (2000). [00254] 8. K.Vanhollebeke, I. Moerman, P. Van Daele, P. Demeester, Prog. Cryst.GrowthCharact. Mater. 41, 1 (2000).
[00255]9. H.Amano, N. Sawaki, I. Akasaki, Y. Toyoda, Appl. Phys. Lett. 48, 353(1986). [00255] 9. H.Amano, N. Sawaki, I. Akasaki, Y. Toyoda, Appl. Phys. Lett. 48, 353 (1986).
[00256]10. T.Kuykendall, PJ Pauzauskie, Y. Zhang, J. Goldberger, D. Sirbuly, J.Denlinger,P. Yang, Nature Materials 3, 524, (2004). [00256] 10. T.Kuykendall, PJ Pauzauskie, Y. Zhang, J. Goldberger, D. Sirbuly, J.Denlinger, P. Yang, Nature Materials 3, 524, (2004).
[00257]11. AM Morales, CM. Lieber, Science 279, 208 (1998). [00257] 11. AM Morales, CM. Lieber, Science 279, 208 (1998).
[00258]12. M.Law, DJ Sirbuly, JC Johnson, J. Goldberger, RJ Saykally, P.Yang,Science 305, 1269 (2004). [00258] 12. M.Law, DJ Sirbuly, JC Johnson, J. Goldberger, RJ Saykally, P.Yang, Science 305, 1269 (2004).
[00259]13. J.Kong, HT Soh, AM Cassell, CF Quate and H. Dai, Nature 395, 878(1998) [00259] 13. J.Kong, HT Soh, AM Cassell, CF Quate and H. Dai, Nature 395, 878 (1998)
[00260]14. KS Novoselov, AK Geim, SV Morozov, D. Jiang, Y. Zhang, SVDubonos, IV Grigorieva, AA Firsov, Science 306, 666 (2004).. [00260] 14. KS Novoselov, AK Geim, SV Morozov, D. Jiang, Y. Zhang, SVDubonos, IV Grigorieva, AA Firsov, Science 306, 666 (2004) ..
[00261]15. Y.Huang, X. Duan, CM Lieber, Small 1, 1 (2005). [00261] 15. Y.Huang, X. Duan, CM Lieber, Small 1, 1 (2005).
[00262]16. MA Meitl, Z. Zhu, V. Kumar, K. Lee, X. Feng, Y. Huang, RG Nuzzo, JARogers, Nature Materials 5, 33 (2006). [00262] 16. MA Meitl, Z. Zhu, V. Kumar, K. Lee, X. Feng, Y. Huang, RG Nuzzo, JARogers, Nature Materials 5, 33 (2006).
[00263]17. E.Menard, KJ Lee, DY Khang, RG Nuzzo, JA Rogers, Appl. Phys.Lett. 84,5398 (2004). [00263] 17. E.Menard, KJ Lee, DY Khang, RG Nuzzo, JA Rogers, Appl. Phys.Lett. 84,5398 (2004).
[00264]18. Y.Sun, S. Kim, I. Adesida, JA Rogers, Appl. Phys. Lett. 87, 083501(2005). [00264] 18. Y.Sun, S. Kim, I. Adesida, JA Rogers, Appl. Phys. Lett. 87, 083501 (2005).
[00265]19. K.Lee, MA Meitl, V. Kumar, J.-H. Ahn, I. Adesida, JA Rogers, RG. Nuzzo,Appl. Phys. Lett, accepted. [00265] 19. K.Lee, MA Meitl, V. Kumar, J.-H. Ahn, I. Adesida, JA Rogers, RG. Nuzzo, Appl. Phys. Lett, accepted.
[00266]20.S.-H. Hur, D.-Y. Khang, C. Kocabas, JA Rogers, Appl. Phys. Lett. 85,5730(2004). [00266] 20.S.-H. Hur, D.-Y. Khang, C. Kocabas, JA Rogers, Appl. Phys. Lett. 85,5730 (2004).
[00267]21.Materials and Methods are available as supporting material on ScienceOnline. [00267] 21.Materials and Methods are available as supporting material on ScienceOnline.
[00268]22. J.Dong, MA Meitl, E. Menard, P. Ferreira and JA Rogers, unpublished. [00268] 22. J.Dong, MA Meitl, E. Menard, P. Ferreira and JA Rogers, unpublished.
[00269]23. S.Linder, H. Baltes, F. Gnaedinger, and E. Doering: Proc. IEEE MicroEletro Mech.Systems 349, (1994). [00269] 23 S.Linder, H. Baltes, F. Gnaedinger, and E. Doering:.. Proc IEEE MicroEletro Mech.Systems 349, (1994).
[00270]24.J.-H. Ahn, H.-S. Kim, K. Lee, Z.-T. Zhu, E. Menard, RG Nuzzo, JARogers,IEEE Electron Devices Lett. 27, 460 (2006). [00270] 24.J.-H. Ahn, H.-S. Kim, K. Lee, Z.-T. Zhu, E. Menard, RG Nuzzo, JARogers, IEEE Electron Devices Lett. 27, 460 (2006) .
[00271]25.J.-H. Ahn, H.-S. Kim, K. Lee, Z.-T. Zhu, E. Menard, RG Nuzzo, JARogers,unpublished. [00271] 25.J.-H. Ahn, H.-S. Kim, K. Lee, Z.-T. Zhu, E. Menard, RG Nuzzo, JARogers, unpublished.
[00272]26. JBD Soole, H. Schumacher, IEEE J. Quantum Electron. 27, 737 (1991). [00272] 26. JBD Soole, H. Schumacher, IEEE J. Quantum Electron. 27, 737 (1991).

[00273]ポップアップアーキテクチャは、有用であるが実現するのが困難な特徴を埋め込む構造を集積化して、ある範囲のデバイスアーキテクチャ及び構造を可能にする1つである。 [00273] popup architecture, a structure of embedding a difficult features to implement are useful it is integrated is one that enables the device architecture and structure of a range. 機能性の電子的、光学的、機械的及び熱的形態を表現するのは、重要な能力デバイスを可能にするアーキテクチャである。 Functional electronic of, to represent the optical, mechanical and thermal form is architecture that enables significant capacity devices. 簡潔さのために、われわれは以下で、支配的な動作モードの機能の観点から特定の実施形態を議論するが、多くの場合、システム設計は、明示的なデバイスレベルの性能結果を可能にするようにそのような効果の階層を利用する。 For brevity, we below will be discussed specific embodiments in terms of the dominant mode of operation functions, in many cases, system design, allowing the performance results of explicit device level as to use a hierarchy of such effect.

[00274]電子システム:この球体の最も直接的な形の実用は、高性能電子回路−可撓性システムレベルのアーキテクチャの中に高性能電子回路を集積化することから恩恵を受けるいくつかの魅力ある応用形状を備えるディスプレイ、感知要素、RF−IDタグ−を直接埋め込む複雑な機械的にコンプライアントな電子デバイスを設計するために上述のアーキテクチャがする準備である。 [00274] Electronic system: Practical most direct form of this sphere, high performance electronics - several attractive benefit from the integration of a high-performance electronic circuits in the flexible system level architecture display with certain applications shape, the sensing element, RF-ID tag - a ready aforementioned architecture for designing complex mechanically compliant electronic device to embed directly to. 本明細書で開示される設計は、実現可能な機械的コンプライアンスの全範囲をかなり広げる。 Design disclosed herein extend the full range of feasible mechanical compliance significantly. コンポーネントの平面集積化に基づいたデバイスに一般的な1%歪みの一般的な限界を遥かに超えて−許容できる機械的変形の範囲を広げることができる具体的なアーキテクチャの詳細を準備することを、システム設計レベルで可能にすることによって、そのようにする。 Components in devices based on planar integrated general limitation of common 1% strain far beyond the - to prepare a specific architecture details that it is possible to widen the allowable range of mechanical deformation by enabling the system design level, so. 機械的コンプライアンス(伸縮性)の他のもっと厳しい形状を可能にするだけでなく、名目的なシステムの高レベル歪み(ディスプレイ内の母線及び相互接続の組立てに適切な形状因子では、>30%)に耐えるように使用することができる最も簡単なシステム要素、すなわち相互接続の具体的なアーキテクチャを、実施例は示す。 Not only allow other more severe form of mechanical compliance (elasticity), high-level distortion of nominal system (at the right form factor for the assembly of bus and interconnections in the display,> 30%) the simplest system elements that can be used to withstand, i.e. the specific architecture of the interconnect, the examples shown. これらの利点は、図31に示された例示のデバイス、すなわち、説明されたようなGaAsMSM IR光検出器の形状因子によって示されるように、もっと複雑なデバイスレベルのコンポーネントにも同様に広げることができる。 These advantages, the exemplary device shown in FIG. 31, namely, as indicated by the shape factor of the GaAs MSM IR photodetector as described, be extended as well to more complex devices level components it can. 基本的に、複雑な電子システムの全ての機能コンポーネントは、本明細書で教示される方法を使用して設計特有の機械的コンプライアントな形状で集積化することができる。 Basically, all of the functional components of a complex electronic system, can be integrated in the design specific mechanical compliant shapes using the methods taught herein.

[00275]光学コンポーネント及びシステム。 [00275] The optical components and systems. 光学コンポーネント、例えば導波路は、曲げに対して極端な感度で応答することができる。 Optical components, for example, the waveguide can respond with extreme sensitivity to bending. 本方法及びシステムは、機械的な曲げを許容することができ、且つ、もっと重要なことには、機械的な曲げを利用して機能性能を利することができるようなデバイスのための新しいアーキテクチャを提供する。 The method and system, a mechanical bending can be tolerated, and, a new architecture for devices such as the more importantly, can benefit the functional performance by utilizing a mechanical bending I will provide a. 本明細書で開示された方法を直接利用することができる技術の例には、導波路形光カップラ及び関連した形の光スイッチ及びリミッタを含むがこれらに限定されない光コンポーネントの先進の形がある。 Examples of techniques which can be utilized the methods disclosed herein directly, there is a form of advanced optical components, including but not limited to an optical switch and the limiter of the waveguide type optical coupler and associated form . 集積化構造のシステムレベルの機械的な曲げ(圧縮又は伸張による)は、これらの機能性に影響を及ぼす直接手段を実現する。 System-level integrated structure mechanical bending (due to compression or stretching) realizes a direct means affecting their functionality. チャネル中の損失も同様に導波路の曲げ−コアモードからシースモードに制御可能なやり方で漏れを助長する高曲げ半径−に直接関係している。 Loss during channel likewise waveguide bend - high bend radius to facilitate the leak controllable from the core mode to the sheath mode fashion - is directly related to. そのような効果は、様々なデバイスで直接利用することができる。 Such effects can be utilized directly in various devices. 例えば、図67は、変形可能な基板に部分的に付着された光学微細構造の制御されたバックリングによって作られた導波路アレイを模式的に示す。 For example, Figure 67 shows a waveguide array made by controlled buckling of partially deposited optical microstructures deformable substrate schematically. 図67Aは、コンポーネント330(例えば、光ファイバ又は他の伸びた微細構造のような導波路)を例えば接触印刷によって基板30に取り付けることによって作られた光学デバイスを示す。 Figure 67A is a component 330 (e.g., a waveguide such as an optical fiber or other elongated microstructures) shows an optical device made by attaching the substrate 30, for example, by the contact printing. 取付けは、強く接着された接触領域310と、隆起領域320に対応する弱く接着された領域とを含む。 Mounting includes strongly bonded contact region 310, and a weakly bonded region corresponding to the raised regions 320. 変形と同時に、第2の電極はバックル状に曲がり、導波路の弱く接着された領域は基板から物理的に分離し、それによって隆起領域を生成する。 Deformation at the same time, the second electrode bend buckle shape, weakly bonded region of the waveguide is physically separated from the substrate, thereby producing a raised area. デバイスは、かなり(5から50%)の伸縮性の可能な導波路として簡単に動作することができる(図67Bを参照されたい)。 Devices (see FIG. 67B) considerably (5 50%) can be operated easily as stretch possible waveguide. 代わりに、バックリングジオメトリだけでなく導波路及び基板の屈折率も、デバイスが光スイッチとして動作するように選ばれることがあり、伸びた状態(図67B)では光が通過することができるが、短くなった状態(図67A)では、バックル状導波路の高曲率のせいで通過できなくなる。 Alternatively, the waveguide and the refractive index of the substrate as well as buckling geometry also the device may be selected to operate as an optical switch, but the extended state (FIG. 67B) the light can pass, in the shortened condition (FIG. 67A), it can not be passed because of the high curvature of the buckle waveguide.

[00276]機械的機能システム。 [00276] mechanical function system. 力学とエレクトロニクスの交わりは、いくつかの重要な種類の技術の基礎であり、−力センサの慣性及び他の形は、現在興味があり且つ広く使用される具体的な例を含む。 Intersection of mechanics and electronics is the basis of several important class of techniques, - inertia and other forms of force sensor includes specific example that is currently used is interested and widely. 本明細書で開示される方法及びシステムは、そのようなデバイスの新しい形を生成するための手段を与える。 A method and system disclosed herein provides a means for generating a new form of such devices. 図68は、機械システム、具体的には容量結合感知のための絡み合った多層アーキテクチャの代表的な例である。 Figure 68 is a mechanical system, specifically a representative example of a multi-layer architecture entangled for capacitive coupling sensing. この例示のアーキテクチャは、力に関連した感知−先ず第1に慣性及び圧力測定−の重要な形を直接可能にする。 This exemplary architecture is sensed relating to the force - first inertia and pressure measurement in the first - to a significant shape can direct. 各場合に、本明細書で開示された方法及びシステムは、小型で新しい形状因子システムへのこれらのデバイスの集積化を可能にしながら(例えば、新しいやり方での電子システムの集積化を可能にすることによって)、これらのデバイスの性能−先ず第1に最適感度の動的範囲及び領域−の多くのシステムレベルの態様を制御するための比較的直接的な手段を提供する。 In each case, the methods and systems disclosed herein, while allowing integration of these devices in small size to a new form factor systems (e.g., to allow for integration of electronic systems in new ways it by), these devices performance - providing a relatively straightforward means for controlling aspects of a number of system-level - first dynamic range and the region of the optimal sensitivity to the first. これらの構造は、確立されたMEMSをベースにした、この型のデバイスのための方法に好意を示す。 These structures, the established MEMS was based, shows a favor in methods for this type of device. 図68を参照すると、機械デバイス400(例えば、加速度計/圧力センサ)は、変形可能な基板30に部分的に付着された伝導性微細構造の制御されたバックリングによって生成される。 Referring to FIG. 68, the mechanical device 400 (e.g., an accelerometer / pressure sensor) is produced by controlled buckling of partially the deposited conductive microstructure deformable substrate 30. 電極440の隆起領域320が加速度又は圧力によってz方向に基板に対して変位するときに起こる、下の電極450と他の電極440の間のキャパシタンスの変化を監視することによって、このデバイスアーキテクチャは動作する。 By raised region 320 of the electrode 440 occurs when displaced relative to the substrate in the z-direction by the acceleration or pressure, monitoring changes in capacitance between the lower electrode 450 and another electrode 440, the device architecture operation to. 基板30上に電極(下の電極450)を準備し、次に接触印刷で他の電極440を取り付けることによって、デバイス400は作られる。 Prepare the electrode (the electrode 450 below) on the substrate 30, by attaching the other electrode 440 in contact printing and then, the device 400 is made. 取付けは、強く接着された接触領域310及び弱く接着された領域(例えば、320の下の領域)を含む。 Mounting includes a strongly bonded contact region 310 and weakened adhesive area (e.g., area under the 320). 変形と同時に、第2の電極440はバックル状に曲がり、弱く接着された領域は基板から物理的に分離し、それによって隆起領域320を生成する。 Deformation at the same time, the second electrode 440 is bent to buckle shape, bonded areas weakly physically separate from the substrate, thereby producing a raised area 320.

[00277]熱機能デバイス。 [00277] heat function device. 本発明によって提供されたポップアップ構造は、複雑な電子コンポーネントを熱的に分離することを可能にする新しい能力を産み出す。 Pop-up structure provided by the present invention, spawn a new ability to allow the separation of complex electronic components thermally. はっきりしたデバイスの種類は、熱に敏感な(この例では)2端子デバイスの直接集積化及び的確な熱的分離を実現しながら、制御、読出し、データ処理及び他の可能性をシステムに実現する高性能電子コンポーネントの集積化を必要とする長波長撮像システムのピクセル要素の一般的な設計を提供する。 Type clear device (in this example) sensitive to heat while providing direct integration and accurate thermal separation of the two-terminal device, to achieve control, read, data processing and other possibilities system It provides a general design of the pixel elements of the long-wavelength imaging systems that require integration of high-performance electronic components. 本発明によって教示される方法を使用して、この厳しいアーキテクチャに容易に到達する。 Using the methods taught by the present invention will be readily reach this demanding architecture. この場合には、この機能電子コンポーネント−ピクセルを読み出すのに必要なAD変換器など−をIR敏感要素(適切な例には、Si及び、Si メンブレンに支持された光抵抗性金属酸化物の薄膜多層があるがこれらに限定されない)の直ぐ近くに配置すること、すなわち、設計を簡単にし、且つ性能を高めることを可能にする特徴、が可能である。 In this case, the function electronic components - such as AD converters required to read the pixels - in the IR-sensitive elements (suitable examples, Si and, Si 3 N 4 Light resistant metal oxide supported on a membrane it there is a thin-film multilayer things to be placed immediately adjacent to the not limited to), i.e., features that allow to simplify the design and improve the performance, is possible. 先ず第1に、本明細書に表されたシステム及びデバイスは、そのようなデバイス要素を非平面焦点アレイに集積化する能力を提供する。 First, systems and devices represented herein provide the ability to integrate such devices elements in a non-planar focal array. 図69は、変形可能な基板に部分的に付着された熱抵抗性微細構造の制御されたバックリングによって作られた熱デバイス500(超小型ボロメータ)を示す。 Figure 69 shows the thermal device 500 made by a controlled buckling of partially deposited thermal resistance microstructures deformable substrate (micro bolometer). デバイス500は、熱抵抗性材料560を含む電極550を接触印刷によって基板30に取り付けることによって、作られる。 Device 500, by attaching the substrate 30 by contact printing an electrode 550 including a heat-resistant material 560 is made. 取付けは、強く接着された接触領域310と、隆起領域320に対応する弱く接着された領域とを含む。 Mounting includes strongly bonded contact region 310, and a weakly bonded region corresponding to the raised regions 320. 変形と同時に、電極550はバックル状に曲がり、弱く接着された領域は基板から物理的に分離し、それによって、基板から大いに熱的に分離された隆起領域320を生成し、それによって正確な局部温度感知を可能にする。 Deformation at the same time, the electrode 550 is bent to buckle shape, bonded areas weakly physically separate from the substrate, thereby to produce a raised region 320 largely thermally isolated from the substrate, thereby accurately localized to allow temperature sensing.

[00278]米国特許出願第11/115,954号、11/145,574号、11/145,542号、60/863,248号、11/465,317号、11/423,287号、11/423,192号、及び11/421,654号は、これによって、本説明と矛盾しない程度に参照して本明細書に組み込まれる。 [00278] U.S. Patent Application No. 11 / 115,954, No. 11 / 145,574, No. 11 / 145,542, No. 60 / 863,248, No. 11 / 465,317, No. 11 / 423,287, 11 / 423,192 Nos, and No. 11 / 421,654 is hereby, incorporated herein by reference to the extent not inconsistent with the present description.

[00279]この出願を通して全ての参考文献、例えば、発行された、すなわち許可された特許又は同等物を含めた特許書類、特許出願公開、及び非特許文献書類、又は他のソース材料は、これによって、あたかも個々に参照して組み込まれたかのように、各文献がこの出願の開示と少なくとも部分的に矛盾しない程度に参照して(例えば、文献の部分的に矛盾する部分を除いて、部分的に矛盾する文献を参照して組み込む)、それらの全体が本明細書に組み込まれる。 [00279] All references throughout this application, for example, issued, ie granted patents or patent documents, including equivalents, patent application publications, and non-patent literature documents or other source material, whereby as if incorporated by reference individually, with reference to the extent each reference is at least partially not inconsistent with the disclosure of this application (e.g., except for the partially inconsistent portion of the literature, partially incorporated by reference to the literature contradictory) in their entirety are incorporated herein.

[00280]本明細書で利用された用語及び表現は、限定の用語ではなく説明の用語として使用され、示され説明された特徴又はその部分の任意の同等物を排除するそのような用語及び表現を使用する意図は無く、請求される本発明の範囲内で様々な修正が可能であることは認められる。 [00280] Use terminology and expressions in this specification are used as terms of description and not terms of limitation, depicted such terms and expressions of excluding any equivalents of the features described or portions thereof no intention to use, it is recognized that it is susceptible to various modifications within the scope of the invention as claimed. したがって、理解されるべきことであるが、本発明は、好ましい実施形態、例示の実施形態及び随意の特徴によって具体的に開示されたが、本明細書で開示された概念の修正及び変化は、当業者によって頼りにされる可能性があり、そのような修正物及び変形物は、添付の特許請求の範囲によって定義されるように本発明の範囲内であると考えられるべきである。 Therefore, it should be understood that the present invention is the preferred embodiment has been specifically disclosed by embodiments and optional features of the exemplary, modifications and variations of the disclosed concepts herein, may be relied upon by those skilled in the art, such modifications and variations are to be considered within the scope of the present invention as defined by the appended claims. 本明細書で与えられた特定の実施形態は、本発明の有用な実施形態の例であり、また、当業者には明らかになることであるが、本発明は、本説明で明らかにされたデバイス、デバイスコンポーネント、方法ステップの多数の変形物を使用して実施される可能性がある。 Specific embodiments given herein are examples of useful embodiments of the present invention, also, it is to be apparent to those skilled in the art, the present invention has been elucidated in the description devices, device components and may be implemented using a number of variations of the process steps. 当業者には明らかなように、本方法に有用な方法及びデバイスは、多数の随意の組成及び処理要素及びステップを含むことができる。 As will be apparent to those skilled in the art, methods and devices useful in the present methods can include a composition and processing elements and steps of a number of optional.

[00281]本明細書で説明された、又は例示されたコンポーネントの全ての定式化又は組合せは、特に述べられなければ、本発明を実施するために使用されてもよい。 [00281] described herein, or any formulation or combination of illustrated components unless specifically stated, may be used to practice the present invention.

[00282]明細書においてある範囲、例えば、温度範囲、時間範囲、又は組成又は濃度範囲、が与えられたときはいつでも、与えられた範囲に含まれる全ての個々の値だけでなく、全ての中間の範囲及び部分範囲は、本開示に含まれる意図である。 [00282] range of the specification, for example, a temperature range, a time range, or a composition or concentration range, whenever is given, as well as all individual values ​​included in the ranges given, all intermediate ranges and subranges are intended to be included in the present disclosure. 理解されることであろうが、本明細書の本説明に含まれる範囲又は部分範囲内のどんな部分範囲又は個々の値も、特許請求の範囲から除外されてもよい。 It will be appreciated that any subranges or individual values ​​in a range or subrange contained in the description herein, may also be excluded from the scope of the appended claims.

[00283]明細書で言及された全ての特許及び出版物は、本発明が関連する当業者の熟練のレベルを表している。 [00283] specification All patents and publications mentioned in represents the level of skill of those skilled in the skill to which this invention pertains. 本明細書で引用された文献は、公開日又は出願日の時点の最新技術を示すためにその全体が引用して本明細書に組み込まれ、さらに、必要であれば、この情報は、従来技術である特定の実施形態を除くために利用されてもよい意図である。 References cited herein in their entirety are incorporated herein by reference to show the state of the art at the time of publication date or the filing date, further, if necessary, this information, the prior art in it is utilized to remove specific embodiments it is intended or. 例えば、物質の組成が特許請求されるとき、実施可能な記載が本明細書で引用された文献に与えられている化合物を含めて出願者の発明より前の当技術分野で知られた及び利用可能な化合物は、本明細書の物質請求の組成に含まれる意図でないと考えられるべきである。 For example, when composition of matter are claimed, feasible described known and available in the prior art from the applicants' invention, including the compounds are given in the literature cited herein possible compounds are to be considered not intended to be included in the composition of matter claims herein.

[00284]本明細書で使用されるとき、「備える」は、「(一部として)含む」、「含有する」又は「で特徴付けられる」と同義であり、包括的又は大まかであり、追加の具陳されない要素又は方法ステップを除外しない。 [00284] As used herein, "comprising", "(as part) comprising" is synonymous with "contain" or "in characterized" is inclusive or rough, additional It does not exclude the recitations are not elements or method steps. 本明細書で使用されるとき、「から成る」は、請求要素で特定されないどんな要素、ステップ、又は成分も除外する。 As used herein, "consisting of", any element which is not specified in claim element, step, or ingredient also excluded. 本明細書で使用されるとき、「から本質的に成る」は、請求項の基本的な新規な特徴に大いに影響を及ぼさない材料又はステップを除外しない。 As used herein, "consisting essentially of" does not exclude materials or steps that do not materially adversely greatly affect the basic novel characteristics of the claim. 本明細書の各例において、「備える」、「から本質的に成る」及び「から成る」という用語のどれも、他の2つの用語のどちらと取り替えられてもよい。 In each instance herein, "comprising", none of the terms "consisting essentially of" and "consisting of" may be replaced with either of the other two terms. 本明細書で例示的に説明された本発明は、本明細書で具体的に開示されなかった任意の1つ又は複数の要素、1つ又は複数の制限の無い状態で適切に実施される可能性がある。 The present invention as illustratively described herein, specifically any one or more elements which have not been disclosed, suitably be carried out in the absence of one or more restriction herein there is sex.

[00285]当業者は理解するであろうが、具体的に例示されたもの以外の出発原料、生物材料、試薬、合成方法、精製方法、分析手法、検定方法、及び生物学的方法は、必要以上の実験に頼ることなしに、本発明の実施で利用されてもよい。 [00285] Although those skilled in the art will appreciate, the starting materials other than those specifically exemplified, biological materials, reagents, synthetic methods, purification methods, analytical methods, methods assays, and biological methods are required without resorting to the above experiment, it may be utilized in the practice of the present invention. 任意のそのような材料及び方法のうちの当技術分野で知られた機能同等物全ては、本発明に含まれる意図である。 All any functional equivalents known in the art of such materials and methods are intended to be included in the present invention. 利用された用語及び表現は、限定の用語ではなく説明の用語として使用され、示され説明された特徴又はその部分の任意の同等物を排除するそのような用語及び表現を使用する意図は無く、請求される本発明の範囲内で様々な修正が可能であることは認められる。 Use terminology and expressions are used as terms of description and not terms of limitation, it indicated no intention that the use of such terms and expressions of excluding any equivalents of the features described or portions thereof, it is recognized that it is susceptible to various modifications within the scope of the invention as claimed. したがって、理解されるべきことであるが、本発明は、好ましい実施形態及び随意の特徴によって具体的に開示されたが、本明細書で開示された概念の修正及び変化は、当業者によって頼りにされる可能性があり、そのような修正物及び変形物は添付の特許請求書によって定義されるように本発明の範囲内であると考えられる。 Therefore, it should be understood that the present invention has been specifically disclosed by preferred embodiments and optional features, modification and variation of the disclosed concepts herein rely by those skilled in the art might be considered that such modifications and variations are within the scope of the invention as defined by the claims instructions attached.

Claims (25)

  1. 二次元伸縮性、湾曲性デバイスであって、 Two-dimensional stretch, a bendable device,
    支持表面を有する可撓性基板と、 A flexible substrate having a supporting surface,
    前記支持表面に支持されたデバイスコンポーネントのアレイと、 An array of device components supported on the support surface,
    前記デバイスコンポーネントのアレイの個々のデバイスコンポーネントを接続する複数の相互接続部と、 A plurality of interconnects that connect the individual device components of the array of the device components,
    を備え、 Equipped with a,
    前記相互接続部は、中心領域を有し、前記中心領域は、前記可撓性基板と物理的に接触しない複数の異なった湾曲部分を備える、二次元伸縮性、湾曲性デバイス。 The interconnect has a central region, said central region comprises a plurality of different curved portion which does not contact with the flexible substrate physical, two-dimensional stretchable, bendable device.
  2. 前記複数の異なった湾曲した部分の各々は、曲がり形態を有する、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Wherein each of the plurality of different curved portion has a bent form, the two-dimensional stretch of claim 1, bendable device.
  3. 前記曲がり形態は、前記可撓性基板に対して100nmから1mmの振幅を有する、請求項2に記載の二次元伸縮性、湾曲性デバイス。 The bending form has an amplitude of 1mm from 100nm to said flexible substrate, two-dimensional stretch of claim 2, bendable device.
  4. 前記複数の相互接続部は、メンブレン、線、又はリボンから成る群から選択される、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Wherein the plurality of interconnects, membrane, wire, or is selected from the group consisting of ribbon, the two-dimensional stretch of claim 1, bendable device.
  5. 前記複数の相互接続部の各々は、300nmから1mmの範囲内にある厚さを持つ、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Wherein each of the plurality of interconnects, 300 nm from having a thickness that ranges between 1 mm, two-dimensional stretch of claim 1, bendable device.
  6. 前記複数の相互接続部は、金属、半導体、絶縁体から成るグループから選ばれる材料で形成される、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Wherein the plurality of interconnects, metal, semiconductor, is formed of a material selected from the group consisting of an insulator, two-dimensional stretch of claim 1, bendable device.
  7. 前記複数の相互接続部は、デバイスコンポーネントの前記アレイにおけるデバイスコンポーネントを電気的に接続する、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Wherein the plurality of interconnects electrically connect the device components in the array of device components, two-dimensional stretch of claim 1, bendable device.
  8. 前記複数の相互接続部の各々は、第1の端部および第2の端部を有し、前記第1の端部と前記第2の端部との間に中心領域があり、前記第1の端部は、前記第1の端部の下にある前記可撓性基板に関して移動せず、前記第2の端部は、前記第2の端部の下にある前記可撓性基板に関して移動しない、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Each of the plurality of interconnects comprises a first end and a second end, has a central region between said first end and the second end, the first the end movement, wherein not move relative to the flexible substrate underlying the first end, the second end, with respect to the flexible substrate underlying said second end portion not two-dimensional stretch of claim 1, bendable device.
  9. 前記第1の端部は、第1のデバイスアイランドに接続され、前記第2の端部は、第2のデバイスアイランドに接続され、前記第1のデバイスアイランド及び前記第2のデバイスアイランドは、前記可撓性基板に接着される、請求項8に記載の二次元伸縮性、湾曲性デバイス。 Said first end is connected to the first device island, said second end is connected to the second device island, said first device islands and said second device island, said It is adhered to the flexible substrate, two-dimensional stretch of claim 8, bendable device.
  10. 前記第1の端部および前記第2の端部は、前記可撓性基板に接着される、請求項9に記載の二次元伸縮性、湾曲性デバイス。 It said first end and said second end portion is adhered to the flexible substrate, two-dimensional stretch of claim 9, bendable device.
  11. 前記中心領域の一部が、前記可撓性基板に接着される、請求項1に記載の二次元伸縮性、湾曲性デバイス。 The part of the central region is adhered to the flexible substrate, two-dimensional stretch of claim 1, bendable device.
  12. 2つ以上の相互接続部が、隣接したデバイスコンポーネントを接続する、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Two or more interconnects to connect the adjacent device components, two-dimensional stretch of claim 1, bendable device.
  13. 前記デバイスコンポーネントは、電子デバイス、光学デバイス、光電子デバイス、機械デバイス、及び熱デバイスから成るグループから選ばれる、請求項1に記載の二次元伸縮性、湾曲性デバイス。 It said device component, electronic devices, optical devices, optoelectronic devices, mechanical devices, and are selected from the group consisting of thermal device, a two-dimensional stretch of claim 1, bendable device.
  14. 前記デバイスコンポーネントは、コンタクトパッドを備える、請求項1に記載の二次元伸縮性、湾曲性デバイス。 It said device component comprises a contact pad, two-dimensional stretch of claim 1, bendable device.
  15. 前記可撓性基板は、湾曲表面によって支持され、前記湾曲表面に対して共形になっており、湾曲した電子デバイスを形成する、請求項1に記載の二次元伸縮性、湾曲性デバイス。 The flexible substrate is supported by a curved surface, said has become a conformal against curved surface to form an electronic device that is curved, two-dimensional stretch of claim 1, bendable device.
  16. 前記湾曲表面は、凹形、凸形、半球形又はこれらの組合せである、請求項15に記載の二次元伸縮性、湾曲性デバイス。 Said curved surface is concave, convex, hemispherical, or combinations thereof, two-dimensional stretch of claim 15, bendable device.
  17. 前記湾曲表面は、球形湾曲レンズを備える、請求項15に記載の二次元伸縮性、湾曲性デバイス。 It said curved surface comprises a spherical curve lens, two-dimensional stretch of claim 15, bendable device.
  18. デバイスコンポーネントの前記アレイは、前記球形湾曲レンズの表面に分布したフォトダイオードアレイを備える、請求項17に記載の二次元伸縮性、湾曲性デバイス。 The array device component includes a photodiode array that is distributed on the surface of the spherical curve lens, two-dimensional stretch of claim 17, bendable device.
  19. 前記伸縮性基板は、前記フォトダイオードアレイと前記球形湾曲レンズとの間に位置付けされる、請求項18に記載の二次元伸縮性、湾曲性デバイス。 The stretchable substrate, the is positioned between the photodiode array and the spherical curve lens, two-dimensional stretch of claim 18, bendable device.
  20. 前記球形湾曲レンズは、5mm程度の曲率半径を有する、請求項17に記載の二次元伸縮性、湾曲性デバイス。 The spherical curve lens has a radius of curvature of about 5 mm, the two-dimensional stretch of claim 17, bendable device.
  21. 前記デバイスコンポーネント及び相互接続部は、力に関連した感知を備える、請求項1に記載の二次元伸縮性、湾曲性デバイス。 It said device components and interconnects is provided with a sensing related to the force, the two-dimensional stretch of claim 1, bendable device.
  22. 前記デバイスコンポーネントは、容量結合された下の電極と上の電極とを備え、前記上の電極は前記中心領域に位置付けられ、前記下の電極と離隔距離だけ離隔され、垂直方向における力による前記離隔距離の変化が、前記下の電極と上の電極との間の容量の変化になる、請求項21に記載の二次元伸縮性、湾曲性デバイス。 Said device component, and an electrode of the upper electrode of the lower capacitively coupled, the upper electrode is the centrally located area, are separated by distance and the lower electrode, the separation by force in the vertical direction change in distance becomes the change in capacitance between the lower electrode and the upper electrode, two-dimensional stretch of claim 21, bendable device.
  23. 前記複数の異なった湾曲した部分は、前記可撓性基板に接着された第1の電極に前記上の電極の第1の端部を電気的に接続する相互接続部と、前記可撓性基板に接合された第2の電極に前記上の電極の第2の端部を電気的に接続する相互接続部と、を備える、請求項22に記載の二次元伸縮性、湾曲性デバイス。 Said plurality of different curved portions, and interconnects electrically connecting the first end portion of the upper electrode to the first electrode that is bonded to the flexible substrate, the flexible substrate the two electrodes and a mutual connection portion electrically connecting the second end portion of the upper electrode, two-dimensional stretch of claim 22, bendable devices joined.
  24. 可撓性ディスプレイ、電子織物、生物的センサ、物理的センサから成るグループから選択される、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Flexible displays, electronic textile is selected from the group consisting of biological sensors, physical sensors, two-dimensional stretch of claim 1, bendable device.
  25. 相互接続部またはコンポーネントの破砕を有することなく、100%まで伸張することができ、50%まで圧縮することができ、又は5mm以上の曲率半径で曲げることができる、請求項1に記載の二次元伸縮性、湾曲性デバイス。 Without having a crushing interconnects or component, can be stretched up to 100% can be compressed to 50%, or can be bent by 5mm or more radii of curvature, the two-dimensional of claim 1 stretchable, bendable device.
JP2015084234A 2006-09-06 2015-04-16 Two-dimensional stretchable and bendable device Pending JP2015216365A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US82468306 true 2006-09-06 2006-09-06
US60/824,683 2006-09-06
US94462607 true 2007-06-18 2007-06-18
US60/944,626 2007-06-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013131022 Division 2013-06-21

Publications (1)

Publication Number Publication Date
JP2015216365A true true JP2015216365A (en) 2015-12-03

Family

ID=39158048

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009527564A Active JP5578509B2 (en) 2006-09-06 2007-09-06 Method of bonding a stretchable components to elastomeric substrate
JP2013131022A Active JP5735585B2 (en) 2006-09-06 2013-06-21 2-dimensional array of devices
JP2015084234A Pending JP2015216365A (en) 2006-09-06 2015-04-16 Two-dimensional stretchable and bendable device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009527564A Active JP5578509B2 (en) 2006-09-06 2007-09-06 Method of bonding a stretchable components to elastomeric substrate
JP2013131022A Active JP5735585B2 (en) 2006-09-06 2013-06-21 2-dimensional array of devices

Country Status (5)

Country Link
EP (1) EP2064710A4 (en)
JP (3) JP5578509B2 (en)
KR (5) KR20180002083A (en)
CN (2) CN101681695B (en)
WO (1) WO2008030960A3 (en)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR101504579B1 (en) 2004-06-04 2015-03-23 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
WO2008036837A3 (en) 2006-09-20 2009-05-14 Univ Illinois Release strategies for making transferable semiconductor structures, devices and device components
KR101610885B1 (en) 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Optical systems fabricated by printing-based assembly
CN103872002B (en) * 2008-03-05 2017-03-01 伊利诺伊大学评议会 Stretchable and foldable electronic device
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
US8679888B2 (en) 2008-09-24 2014-03-25 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
EP2349440A4 (en) 2008-10-07 2014-03-19 Mc10 Inc Catheter balloon having stretchable integrated circuitry and sensor array
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
JP2012515436A (en) * 2009-01-12 2012-07-05 エムシー10 インコーポレイテッドMc10,Inc. Methods and applications of non-planar imaging array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9119533B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2010059781A1 (en) 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
WO2010086034A1 (en) 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
KR101706915B1 (en) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
FR2947063B1 (en) 2009-06-19 2011-07-01 Commissariat Energie Atomique Overhead projector
US8261660B2 (en) 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
KR101077789B1 (en) 2009-08-07 2011-10-28 한국과학기술원 Manufacturing method for LED display and LED display manufactured by the same
KR101113692B1 (en) 2009-09-17 2012-02-27 한국과학기술원 A manufacturing method for solar cell and GaN solar cell manufactured by the same
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US8450779B2 (en) * 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
WO2011115643A1 (en) 2010-03-17 2011-09-22 The Board Of Trustees Of The University Of Illinois Implantable biomedical devices on bioresorbable substrates
CN103181025A (en) * 2010-04-12 2013-06-26 塔夫茨大学 Silk electronic components
CA2813000C (en) * 2010-09-27 2018-09-04 Techtonic Pty Ltd Undulatory structures
CN102001622B (en) * 2010-11-08 2013-03-20 中国科学技术大学 Method for preparing air bridge type nano device
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9702839B2 (en) 2011-03-11 2017-07-11 Mc10, Inc. Integrated devices to facilitate quantitative assays and diagnostics
CN103974829B (en) * 2011-04-18 2016-12-14 阿迪达斯股份公司 A method and apparatus for continuous packaging elongated member and the elongated member of the package obtained
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
CN102244015B (en) * 2011-06-17 2012-12-19 华中科技大学 Method for performing flexible electronic patterning on pretensioning elastic base plate
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
DE112012003250T5 (en) 2011-08-05 2014-04-30 Mc10, Inc. Catheter balloon method and device using sensing elements
JP6129838B2 (en) 2011-09-01 2017-05-17 エムシー10 インコーポレイテッドMc10,Inc. Electronic device for detecting the state of the tissue
DE112012004146T5 (en) 2011-10-05 2014-11-06 Mc10, Inc. Cardiac catheterization with use of surface faithful electronics for imaging
JP6231489B2 (en) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Transition device designed to suffer programmable change
FR2985371A1 (en) 2011-12-29 2013-07-05 Commissariat Energie Atomique Process for producing a multilayer structure on a carrier
US8492208B1 (en) 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
CN102610534A (en) * 2012-01-13 2012-07-25 华中科技大学 Stretchable RFID (Radio Frequency Identification) electronic tag and manufacturing method thereof
WO2013140291A1 (en) * 2012-03-19 2013-09-26 Koninklijke Philips N.V. Singulation of light emitting devices before and after application of phosphor
CN102610672A (en) * 2012-03-23 2012-07-25 合肥工业大学 Heterojunction type photoelectric detector and manufacturing method thereof
EP2830492A4 (en) 2012-03-30 2015-11-18 Univ Illinois Appendage mountable electronic devices conformable to surfaces
US9247637B2 (en) 2012-06-11 2016-01-26 Mc10, Inc. Strain relief structures for stretchable interconnects
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
WO2014007871A1 (en) 2012-07-05 2014-01-09 Mc10, Inc. Catheter device including flow sensing
CN102903841B (en) * 2012-09-18 2015-09-09 中国科学院宁波材料技术与工程研究所 A temperature-controlled magnetic electronic device, the method of preparation and application
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
WO2014058473A1 (en) 2012-10-09 2014-04-17 Mc10, Inc. Conformal electronics integrated with apparel
CN102983791A (en) * 2012-10-26 2013-03-20 苏州大学 Temperature difference alternating current power generation device and power generation method thereof
KR20140106045A (en) 2013-02-25 2014-09-03 삼성전자주식회사 Thin Film Transistor on Fiber and Manufacturing Method of the same
US9496229B2 (en) 2013-04-12 2016-11-15 The Board Of Trustees Of The University Of Illinois Transient electronic devices comprising inorganic or hybrid inorganic and organic substrates and encapsulates
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
CA2920485A1 (en) 2013-08-05 2015-02-12 Mc10, Inc. Flexible temperature sensor including conformable electronics
CN103560157B (en) * 2013-11-19 2016-02-24 中国科学院上海微系统与信息技术研究所 Structure and manufacturing method of strain
CA2930740A1 (en) 2013-11-22 2015-05-28 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
JP2017512986A (en) 2014-03-12 2017-05-25 エムシー10 インコーポレイテッドMc10,Inc. Quantification of changes in the assay
CN103869607A (en) * 2014-03-18 2014-06-18 无锡中微掩模电子有限公司 Method for removing chromium metal film from binary mask
US20160284630A1 (en) * 2014-07-11 2016-09-29 Intel Corporation Bendable and stretchable electronic devices and methods
KR20160022976A (en) 2014-08-20 2016-03-03 삼성디스플레이 주식회사 Stretchable display panel and display device having the same
CN104153128B (en) * 2014-08-26 2017-03-08 青岛大学 Based on method of preparation ordered twisted structure stretchable flexible device
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US9991326B2 (en) 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
KR20160088522A (en) 2015-01-15 2016-07-26 삼성디스플레이 주식회사 Stretchable display device
KR20160093125A (en) 2015-01-28 2016-08-08 삼성디스플레이 주식회사 Electronic device
US10026721B2 (en) 2015-06-30 2018-07-17 Apple Inc. Electronic devices with soft input-output components
US9841548B2 (en) 2015-06-30 2017-12-12 Apple Inc. Electronic devices with soft input-output components
CN105049033B (en) * 2015-07-01 2017-11-24 东南大学 Based on gallium arsenide based low leakage current switch NOR gate double cantilever beam
CN105405983B (en) * 2015-12-14 2017-05-10 吉林大学 Regular pleated structure having a periodic stretchable organic electroluminescent device
CN106229038B (en) * 2016-09-07 2017-10-24 东华大学 Preparation stretchable transparent conductive elastomer based on multilevel structure of graphene
CN106601933B (en) * 2016-12-12 2018-02-23 吉林大学 Preparation stretchable electronic device having a regular pleated structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150602A (en) * 1999-05-25 2000-11-21 Hughes Electronics Corporation Large area solar cell extended life interconnect
US20020094701A1 (en) * 2000-11-29 2002-07-18 Biegelsen David Kalman Stretchable interconnects using stress gradient films
WO2006006987A1 (en) * 2004-06-16 2006-01-19 Honeywell International Inc. Novel conductor geometry for electronic circuits fabricated on flexible substrates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0115151B2 (en) * 1980-09-29 1989-03-15 Metsusaashumitsuto Beruko Buroomu Gmbh
US5086785A (en) 1989-08-10 1992-02-11 Abrams/Gentille Entertainment Inc. Angular displacement sensors
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
JPH08298334A (en) * 1995-04-26 1996-11-12 Mitsubishi Electric Corp Solar cell board
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
FR2786037B1 (en) 1998-11-16 2001-01-26 Alstom Technology type of electrical conduction bar blind for electric high voltage substation
JP2001352089A (en) * 2000-06-08 2001-12-21 Showa Shell Sekiyu Kk Thermal expansion strain preventing solar cell module
GB0029312D0 (en) * 2000-12-01 2001-01-17 Philips Corp Intellectual Pty Flexible electronic device
JP2003323741A (en) 2002-04-30 2003-11-14 National Institute Of Advanced Industrial & Technology Optical memory
US7465678B2 (en) * 2003-03-28 2008-12-16 The Trustees Of Princeton University Deformable organic devices
US7491892B2 (en) * 2003-03-28 2009-02-17 Princeton University Stretchable and elastic interconnects
GB0323285D0 (en) * 2003-10-04 2003-11-05 Koninkl Philips Electronics Nv Device and method of making a device having a patterned layer on a flexible substrate
WO2005098969A1 (en) * 2004-04-08 2005-10-20 Sharp Kabushiki Kaisha Solar battery and solar battery module
KR101504579B1 (en) * 2004-06-04 2015-03-23 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Methods and devices for fabricating and assembling printable semiconductor elements
FR2875339B1 (en) * 2004-09-16 2006-12-08 St Microelectronics Sa Mos transistor has deformable grid
CN2779218Y (en) 2005-02-01 2006-05-10 广德利德照明有限公司 Connecting line of a tubular LED decorative lamp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150602A (en) * 1999-05-25 2000-11-21 Hughes Electronics Corporation Large area solar cell extended life interconnect
US20020094701A1 (en) * 2000-11-29 2002-07-18 Biegelsen David Kalman Stretchable interconnects using stress gradient films
WO2006006987A1 (en) * 2004-06-16 2006-01-19 Honeywell International Inc. Novel conductor geometry for electronic circuits fabricated on flexible substrates
JP2008504673A (en) * 2004-06-16 2008-02-14 ハネウェル・インターナショナル・インコーポレーテッド Novel conductor structure for an electronic circuit made on a flexible substrate

Also Published As

Publication number Publication date Type
KR101814683B1 (en) 2018-01-05 grant
WO2008030960A3 (en) 2008-07-24 application
CN103213935A (en) 2013-07-24 application
JP5735585B2 (en) 2015-06-17 grant
EP2064710A2 (en) 2009-06-03 application
JP2010503238A (en) 2010-01-28 application
KR20150003308A (en) 2015-01-08 application
KR20180002083A (en) 2018-01-05 application
CN101681695B (en) 2013-04-10 grant
JP5578509B2 (en) 2014-08-27 grant
KR101689747B1 (en) 2016-12-27 grant
KR20160140962A (en) 2016-12-07 application
EP2064710A4 (en) 2011-05-04 application
KR20140043244A (en) 2014-04-08 application
CN103213935B (en) 2017-03-01 grant
KR101612749B1 (en) 2016-04-27 grant
CN101681695A (en) 2010-03-24 application
WO2008030960A2 (en) 2008-03-13 application
KR20090086199A (en) 2009-08-11 application
JP2013239716A (en) 2013-11-28 application
KR101453419B1 (en) 2014-10-23 grant

Similar Documents

Publication Publication Date Title
Lu et al. Nanowire transistor performance limits and applications
Yao et al. Nanomaterial‐enabled stretchable conductors: strategies, materials and devices
Islam et al. Ultrahigh-density silicon nanobridges formed between two vertical silicon surfaces
Nathan et al. Flexible electronics: the next ubiquitous platform
US20050066883A1 (en) Methods, devices and compositions for depositing and orienting nanostructures
Cavallo et al. Semiconductors turn soft: inorganic nanomembranes
Baca et al. Printable single‐crystal silicon micro/nanoscale ribbons, platelets and bars generated from bulk wafers
Hu et al. Flexible integrated photonics: where materials, mechanics and optics meet
Someya Stretchable electronics
Jang et al. Graphene‐Based flexible and stretchable electronics
US20130273695A1 (en) Selective transfer of active components
Long et al. Recent advances in large-scale assembly of semiconducting inorganic nanowires and nanofibers for electronics, sensors and photovoltaics
Sun et al. Buckled and wavy ribbons of GaAs for high‐performance electronics on elastomeric substrates
US20160093600A1 (en) Compound micro-assembly strategies and devices
US8934259B2 (en) Substrates with transferable chiplets
Sun et al. Printed arrays of aligned GaAs wires for flexible transistors, diodes, and circuits on plastic substrates
Khang et al. A stretchable form of single-crystal silicon for high-performance electronics on rubber substrates
US8905772B2 (en) Stretchable and foldable electronic devices
Kim et al. Inorganic semiconductor nanomaterials for flexible and stretchable bio-integrated electronics
Rogers et al. Materials and mechanics for stretchable electronics
Shahrjerdi et al. Extremely flexible nanoscale ultrathin body silicon integrated circuits on plastic
JP2007184566A (en) Semiconductor element using semiconductor nanowire, and display device and imaging device employing same
Wu et al. Energy harvesters for wearable and stretchable electronics: From flexibility to stretchability
Mack et al. Mechanically flexible thin-film transistors that use ultrathin ribbons of silicon derived from bulk wafers
US8389862B2 (en) Extremely stretchable electronics

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425