JP2015192578A - Voltage detection device and voltage/current detection device - Google Patents

Voltage detection device and voltage/current detection device Download PDF

Info

Publication number
JP2015192578A
JP2015192578A JP2014070323A JP2014070323A JP2015192578A JP 2015192578 A JP2015192578 A JP 2015192578A JP 2014070323 A JP2014070323 A JP 2014070323A JP 2014070323 A JP2014070323 A JP 2014070323A JP 2015192578 A JP2015192578 A JP 2015192578A
Authority
JP
Japan
Prior art keywords
voltage
current
input
inverter circuit
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014070323A
Other languages
Japanese (ja)
Inventor
裕次 松元
Yuji Matsumoto
裕次 松元
阿部 悟
Satoru Abe
悟 阿部
須田 正憲
Masanori Suda
正憲 須田
高木 桂二
Keiji Takagi
桂二 高木
善徳 辻村
Yoshinori Tsujimura
善徳 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014070323A priority Critical patent/JP2015192578A/en
Publication of JP2015192578A publication Critical patent/JP2015192578A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a voltage detection device or the like capable of estimating an input voltage and an input current of an inverter circuit as alternative means of a voltage detection section and a current detection section at an input side of the inverter circuit.SOLUTION: The voltage detection device detects a voltage in an inverter circuit 10 where, in accordance with control of switching elements Q1-Q6, a DC input voltage Vin and an input current Iin are converted into AC output voltages Vu, Vv and Vw and output currents Iu, Iv and Iw and supplied to a load 12. Control states of the plurality of switching elements Q1-Q6 are determined on the basis of voltages of a plurality of wiring Lu, Lv and Lw connected between an output side of the inverter 10 and the load 12, a DC voltage value that is a difference between a high potential and a low potential in the voltages of the plurality of wiring Lu, Lv and Lw is calculated in accordance with a determination result, and a voltage estimate V1 of the input voltage Vin can be estimated on the basis of the DC voltage value.

Description

本発明は、直流の入力電力を交流の出力電力に変換して負荷に供給するインバータ回路を備えた電力変換装置に付加される電圧検出装置及び電圧電流検出装置に関する。   The present invention relates to a voltage detection device and a voltage / current detection device added to a power conversion device including an inverter circuit that converts DC input power into AC output power and supplies the output power to a load.

一般に、交流モータを駆動する際には、直流の入力電力を交流の出力電力に変換するインバータ回路を備える電力変換装置が用いられる。例えば、電気自動車や燃料電池車などに搭載されるモータを駆動する場合には、バッテリー電源を直接インバータ回路により交流電力に変換する構成や、直流電圧をDC−DCコンバータで昇圧した後にインバータ回路により交流電圧に変換する構成などが想定される。   Generally, when an AC motor is driven, a power conversion device including an inverter circuit that converts DC input power into AC output power is used. For example, when driving a motor mounted on an electric vehicle or a fuel cell vehicle, a configuration in which a battery power source is directly converted into AC power by an inverter circuit, or a DC voltage is boosted by a DC-DC converter and then an inverter circuit is used. The structure etc. which convert into an alternating voltage are assumed.

従来の電力変換装置を適用したシステムにおいては、負荷の駆動状態に応じた適切な制御などの様々な目的で、インバータ回路の入力側における直流の電圧及び電流を検出する機能を有することが一般的である。例えば、特許文献1、2には、インバータ回路の入力側の電圧検知部と電流検知部によって検知された直流の電圧及び電流を、所定の値になるように制御する構成が開示されている。あるいは、特許文献3には、インバータ回路を制御する制御部に設けた電流推定部により、入力側の電流を推定する構成が開示されている。一方、特許文献4には、インバータ回路の出力側に電流検知部を設け、その電流検知部によって得られた電流値により入力電力を推定する構成が開示されている。   A system to which a conventional power converter is applied generally has a function of detecting DC voltage and current on the input side of the inverter circuit for various purposes such as appropriate control according to the driving state of the load. It is. For example, Patent Documents 1 and 2 disclose a configuration in which the DC voltage and current detected by the voltage detection unit and the current detection unit on the input side of the inverter circuit are controlled to have predetermined values. Alternatively, Patent Document 3 discloses a configuration in which an input-side current is estimated by a current estimation unit provided in a control unit that controls an inverter circuit. On the other hand, Patent Document 4 discloses a configuration in which a current detection unit is provided on the output side of an inverter circuit, and input power is estimated from a current value obtained by the current detection unit.

特開2005−251674号公報JP-A-2005-251474 特開2012−106581号公報JP 2012-106581 A 国際公開第2013/125320号International Publication No. 2013/125320 特開2012−39783号公報JP 2012-39883 A

上記従来の電力変換装置においては、負荷に大電力を供給する動作や、内部の発熱が増加する状態が想定されるので、十分な故障対策を施して信頼性を高めることが望ましい。例えば、電力変換装置に内蔵される上述の電圧検知部又は電流検知部が故障した場合には、負荷の駆動を正常に制御できなくなる事態を招くことになる。このような故障対策に関し、例えば、特許文献2には、バッテリーの直流電圧を監視する電圧検知部を3箇所に設け、上流側の電圧検知部の故障時に下流側の電圧検知部を用いて直流電圧を検知する手法が示されている。また、特許文献1には、電圧検知部と電流検知部の一方が故障した場合には、故障していない他方の検知部で得られた出力を用いて制御を行う手法が示されている。   In the conventional power converter, since an operation for supplying a large amount of power to the load and a state in which internal heat generation increases are expected, it is desirable to take sufficient countermeasures to improve reliability. For example, when the above-described voltage detection unit or current detection unit built in the power conversion device fails, a situation in which the drive of the load cannot be normally controlled is caused. With regard to such countermeasures, for example, Patent Document 2 discloses that three voltage detection units for monitoring the DC voltage of the battery are provided, and the DC voltage is detected by using the downstream voltage detection unit when the upstream voltage detection unit fails. A technique for detecting voltage is shown. Patent Document 1 discloses a method of performing control using an output obtained by the other detection unit that has not failed when one of the voltage detection unit and the current detection unit fails.

しかし、特許文献1、2の構成は、電圧検知部と電流検知部の一方が故障したとき、何らかの代替手段でインバータ回路の入力側の電圧と電流のいずれか一方を得るに過ぎない。また、特許文献3の構成は、インバータ回路の入力側の電力を推定するものであるため、電流検知部の故障時の代替手段とするには、推定値から入力側の電流を取り出す工夫が必要になる。また、特許文献4の構成についても、入力側の電圧と電流を独立に推定することはできないことは明らかである。このように、従来の電力変換装置においては、インバータ回路の入力側において、電圧検知部と電流検知部の両方が故障したとしても、その代替手段として電圧と電流の両方を独立して推定することはできないため、電力変換装置の信頼性の確保の面で問題があった。   However, the configurations of Patent Documents 1 and 2 only obtain one of the voltage and current on the input side of the inverter circuit by some alternative means when one of the voltage detection unit and the current detection unit fails. In addition, since the configuration of Patent Document 3 estimates the power on the input side of the inverter circuit, it is necessary to devise a method for extracting the current on the input side from the estimated value in order to substitute for the failure of the current detection unit. become. Also, it is clear that the voltage and current on the input side cannot be estimated independently for the configuration of Patent Document 4. Thus, in the conventional power conversion device, even if both the voltage detection unit and the current detection unit fail on the input side of the inverter circuit, both voltage and current are estimated independently as an alternative. Therefore, there was a problem in ensuring the reliability of the power conversion device.

本発明はこれらの問題を解決するためになされたものであり、インバータ回路の入力側の電圧検知部と電流検知部の代替手段を提供し、追加デバイスを最小限に抑えつつ、インバータ回路の入力電圧と入力電流を独立に推定することが可能な電圧検出装置等を提供することを目的とする。   The present invention has been made to solve these problems, and provides an alternative means for the voltage detection unit and the current detection unit on the input side of the inverter circuit, while minimizing additional devices and inputting the inverter circuit. An object of the present invention is to provide a voltage detection device and the like that can estimate a voltage and an input current independently.

上記課題を解決するために、本発明の電圧検出装置は、複数のスイッチング素子(Q1〜Q6)の制御に応じて直流の入力電圧(Vin)及び入力電流(Iin)を交流の出力電圧(Vu、Vv、Vw)及び出力電流(Iu、Iv、Iw)に変換して負荷(12)に供給するインバータ回路(10)における電圧を検出する電圧検出装置であって、前記インバータ回路の出力側と前記負荷の間に接続される複数の配線(Lu、Lv、Lw)の電圧に基づいて前記複数のスイッチング素子の制御状態を判定し、判定結果に応じて前記複数の配線の電圧のうちの高電位と低電位の差である直流電圧値を求め、当該直流電圧値に基づいて前記入力電圧を推定可能であることを特徴としている。   In order to solve the above-described problem, the voltage detection device of the present invention converts a DC input voltage (Vin) and an input current (Iin) into an AC output voltage (Vu) according to control of a plurality of switching elements (Q1 to Q6). , Vv, Vw) and an output current (Iu, Iv, Iw) and a voltage detecting device for detecting a voltage in the inverter circuit (10) supplied to the load (12), the output side of the inverter circuit being A control state of the plurality of switching elements is determined based on voltages of a plurality of wirings (Lu, Lv, Lw) connected between the loads, and a high of the voltages of the plurality of wirings is determined according to a determination result. A DC voltage value that is a difference between a potential and a low potential is obtained, and the input voltage can be estimated based on the DC voltage value.

本発明の電圧検出装置によれば、インバータ回路における複数のスイッチング素子の制御状態は、インバータ回路と負荷の間に接続される複数の配線の各電圧に基づいて判定され、その判定結果によって複数の配線の各電圧が直流電圧値に変換されるので、この直流電圧値を用いてインバータ回路の入力電圧の推定値を得ることが可能となる。従って、複雑かつ高価なデバイスを設けることなく、インバータ回路の入力側の電圧検知部が故障したときの代替手段を提供し、電力変換装置の信頼性を高めることができる。   According to the voltage detection device of the present invention, the control state of the plurality of switching elements in the inverter circuit is determined based on the voltages of the plurality of wirings connected between the inverter circuit and the load, and a plurality of the determination results indicate the plurality of switching elements. Since each voltage of the wiring is converted into a DC voltage value, an estimated value of the input voltage of the inverter circuit can be obtained using this DC voltage value. Therefore, without providing a complicated and expensive device, an alternative means when the voltage detection unit on the input side of the inverter circuit fails can be provided, and the reliability of the power converter can be improved.

本発明は多様な構成により実現することができる。例えば、複数の配線の電圧に基づいて、複数のスイッチング素子のそれぞれが導通するタイミングを示す複数の判定信号を出力する制御状態判定部を設けることができる。この場合、複数の判定信号に基づき、複数の配線の電圧のうちの高電位及び低電位の組合せを選択し、高電位から低電位を減算して直流電圧値を出力する電圧モニタ部を更に設けてもよい。   The present invention can be realized by various configurations. For example, it is possible to provide a control state determination unit that outputs a plurality of determination signals indicating the timing at which each of the plurality of switching elements is conducted based on the voltages of the plurality of wirings. In this case, there is further provided a voltage monitoring unit that selects a combination of a high potential and a low potential from a plurality of wiring voltages based on a plurality of determination signals and subtracts the low potential from the high potential to output a DC voltage value. May be.

本発明は、インバータ回路が三相交流で負荷を駆動する構成に適用することが有効である。この場合、インバータ回路の出力電圧及び出力電流を負荷に供給する複数の配線は3本の配線で構成し、それぞれ三相交流のu相、v相、w相の電圧及び電流を3本の配線を介して負荷に供給するように構成すればよい。   It is effective to apply the present invention to a configuration in which an inverter circuit drives a load with three-phase AC. In this case, the plurality of wirings for supplying the output voltage and output current of the inverter circuit to the load are configured by three wirings, and the three-phase AC u-phase, v-phase, and w-phase voltages and currents are respectively connected to the three wirings. What is necessary is just to comprise so that it may supply to load via.

また、上記課題を解決するために、本発明の電圧電流検出装置は、複数のスイッチング素子の制御に応じて直流の入力電圧及び入力電流を交流の出力電圧及び出力電流に変換して負荷に供給するインバータ回路における電圧及び電流を検出する電圧電流検出装置であって、前記インバータ回路の出力側と前記負荷の間に接続される複数の配線の電圧に基づいて前記複数のスイッチング素子の制御状態を判定し、判定結果に応じて前記複数の配線の電圧のうちの高電位と低電位の差である直流電圧値を求めるとともに、前記判定結果と前記複数の配線の電流を検知する電流検知部の電流検知信号とに基づき、前記複数の配線の電流を直流に変換した直流電流値を求め、前記直流電圧値及び前記直流電流値に基づいて前記入力電圧及び前記入力電流を推定可能であることを特徴としている。   In order to solve the above problems, the voltage / current detection device according to the present invention converts a DC input voltage and an input current into an AC output voltage and an output current and supplies them to a load in accordance with control of a plurality of switching elements. A voltage / current detection device for detecting voltage and current in an inverter circuit, wherein the control state of the plurality of switching elements is determined based on voltages of a plurality of wirings connected between the output side of the inverter circuit and the load. Determining a DC voltage value that is a difference between a high potential and a low potential among the voltages of the plurality of wirings according to the determination result, and a current detection unit that detects the current of the determination results and the plurality of wirings Based on the current detection signal, a direct current value obtained by converting the currents of the plurality of wirings into direct current is obtained, and the input voltage and the input current are calculated based on the direct current voltage value and the direct current value. It is characterized in that it is possible to estimate the.

本発明の電圧電流検出装置によれば、インバータ回路の上述の入力電圧の推定値に加え、得られた直流電流値を用いてインバータ回路の入力電流の推定値を得ることが可能となり、インバータ回路の入力側の電圧検知部と電流検知部の両方が故障したとしても、その代替手段を提供することができる。なお、複数の配線の電圧に基づいて、複数のスイッチング素子のそれぞれが導通するタイミングを示す複数の判定信号を出力する制御状態判定部と、複数の判定信号に基づき、複数の電流検知信号のうち負荷に流れ込む方向又は負荷から流れ出る方向の電流値の和を直流電流値として出力する電流モニタ部とを更に設けてもよい。   According to the voltage / current detection apparatus of the present invention, it is possible to obtain an estimated value of the input current of the inverter circuit using the obtained DC current value in addition to the estimated value of the input voltage of the inverter circuit. Even if both the voltage detection unit and the current detection unit on the input side fail, an alternative means can be provided. A control state determination unit that outputs a plurality of determination signals indicating the timing at which each of the plurality of switching elements is conducted based on the voltages of the plurality of wirings, and a plurality of current detection signals based on the plurality of determination signals You may further provide the current monitor part which outputs the sum of the current value of the direction which flows into a load, or the direction which flows out of a load as a direct current value.

本発明によれば、負荷を駆動するインバータ回路の入力側に設けられた電圧検知部及び電流検知部に故障等の不具合が生じたとしても、インバータ回路の出力側に設けた代替手段を有効に利用して、複雑かつ高価なデバイスを設けることなく、インバータ回路の入力電圧及び入力電流の推定値を得ることが可能となり、電力変換装置の信頼性の向上を図ることができる。   According to the present invention, even if a failure such as a failure occurs in the voltage detection unit and the current detection unit provided on the input side of the inverter circuit that drives the load, the alternative means provided on the output side of the inverter circuit is effectively used. It is possible to obtain the estimated values of the input voltage and input current of the inverter circuit without using a complicated and expensive device, and the reliability of the power converter can be improved.

電力変換装置の主要部の構成を示す図である。It is a figure which shows the structure of the principal part of a power converter device. 入力電圧電流推定部の機能を示すブロック図である。It is a block diagram which shows the function of an input voltage current estimation part. 制御状態判定部の回路例を示す図である。It is a figure which shows the circuit example of a control state determination part. 図3の回路例における真理値表及びスイッチング状態を示す図である。It is a figure which shows the truth table and switching state in the circuit example of FIG. 制御状態判定部の動作時の波形の例を示す図である。It is a figure which shows the example of the waveform at the time of operation | movement of a control state determination part. 電圧モニタ部の構成例を示す図である。It is a figure which shows the structural example of a voltage monitor part. 図5と同様の条件でモータを駆動した場合において、三相の電圧及び三相の電流の波形を示す図である。It is a figure which shows the waveform of a three-phase voltage and a three-phase electric current when a motor is driven on the conditions similar to FIG. 電流モニタ部の構成例を示す図である。It is a figure which shows the structural example of a current monitor part. 三相交流の電圧のシミュレーション波形とインバータ回路のスイッチング制御との関係を示す図である。It is a figure which shows the relationship between the simulation waveform of the voltage of a three-phase alternating current, and the switching control of an inverter circuit. 図9のシミュレーション波形に関連して、制御信号と判定信号の対応関係を示す図であるFIG. 10 is a diagram illustrating a correspondence relationship between a control signal and a determination signal in relation to the simulation waveform of FIG. 9. インバータ回路の入力側の正負の直流電圧と、モータに供給されるu相の電圧と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the positive / negative DC voltage of the input side of an inverter circuit, the voltage of u phase supplied to a motor, a control signal, and a determination signal. インバータ回路の入力側の正負の直流電圧と、モータに供給されるv相の電圧と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the positive / negative DC voltage by the side of the input of an inverter circuit, the v phase voltage supplied to a motor, a control signal, and a determination signal. インバータ回路の入力側の正負の直流電圧と、モータに供給されるw相の電圧と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the positive / negative DC voltage of the input side of an inverter circuit, the w-phase voltage supplied to a motor, a control signal, and a determination signal. インバータ回路の入力電流と、モータに供給されるu相の電流と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the input current of an inverter circuit, the u-phase current supplied to a motor, a control signal, and a determination signal. インバータ回路の入力電流と、モータに供給されるv相の電流と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the input current of an inverter circuit, the v-phase current supplied to a motor, a control signal, and a determination signal. インバータ回路の入力電流と、モータに供給されるw相の電流と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the input current of an inverter circuit, the w-phase current supplied to a motor, a control signal, and a determination signal. 図14〜図16に関連して、長い時間範囲において、3相の電流の各シミュレーション波形とインバータ回路の入力電流のシミュレーション波形とを重ねて示す図である。FIG. 17 is a diagram showing, in a long time range, a simulation waveform of a three-phase current and a simulation waveform of an input current of an inverter circuit in a long time range in relation to FIGS. 14 to 16. インバータ回路の入力電流と、モータに供給されるv相及びw相の電流の和と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the input current of an inverter circuit, the sum of the electric current of v phase and w phase supplied to a motor, a control signal, and a determination signal. インバータ回路の入力電流と、モータに供給されるw相及びu相の電流の和と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the input current of an inverter circuit, the sum of the current of w phase and u phase supplied to a motor, a control signal, and a determination signal. インバータ回路の入力電流と、モータに供給されるu相及びv相の電流の和と、制御信号と、判定信号との対応関係を示す図である。It is a figure which shows the correspondence of the input current of an inverter circuit, the sum of the current of u phase and v phase supplied to a motor, a control signal, and a determination signal. 図18〜図20に関連して、長い時間範囲において、3相の電流の和の各シミュレーション波形とインバータ回路の入力電流のシミュレーション波形とを重ねて示す図である。In relation to FIGS. 18 to 20, each simulation waveform of the sum of the three-phase currents and the simulation waveform of the input current of the inverter circuit are overlapped in a long time range.

以下、本発明の好適な実施形態について、図面を参照しながら説明する。ただし、以下に述べる実施形態は本発明を適用した形態の例であって、本発明が本実施形態の内容により限定されることはない。   Preferred embodiments of the present invention will be described below with reference to the drawings. However, the embodiments described below are examples of forms to which the present invention is applied, and the present invention is not limited by the contents of the present embodiments.

図1は、本発明の電圧電流検出装置を適用した一実施形態に係る電力変換装置の主要部の構成を示す図である。図1においては、本実施形態の電力変換装置のうち、インバータ回路10と、電流検知部11と、モータ12と、分圧回路13と、入力電圧電流推定部14を含む範囲を示している。実際の電力変換装置においては、例えば、直流電源あるいはバッテリーや、インバータ回路10の前段の各種回路(昇圧回路、DC/DCコンバータ等)や、制御回路など多様な構成要素を含んで構成されるが、図1では省略している。   FIG. 1 is a diagram illustrating a configuration of a main part of a power conversion device according to an embodiment to which the voltage / current detection device of the present invention is applied. FIG. 1 illustrates a range including the inverter circuit 10, the current detection unit 11, the motor 12, the voltage dividing circuit 13, and the input voltage / current estimation unit 14 in the power conversion device of the present embodiment. An actual power converter includes various components such as a DC power source or a battery, various circuits (a booster circuit, a DC / DC converter, etc.) before the inverter circuit 10 and a control circuit. In FIG. 1, this is omitted.

図1の構成において、インバータ回路10は、6個のスイッチング素子Q1、Q2、Q3、Q4、Q5、Q6を含んで構成され、直流の入力電力を三相交流の出力電力に変換する。スイッチング素子Q1〜Q6としては、例えば、IGBT(Insulated Gate Bipolar Transistor)が用いられる。インバータ回路10の入力側は、正の直流電圧Vd+が印加される配線Laと、負の直流電圧Vd−が印加される配線Lbとに接続される。これにより、1対の配線La、Lbの間に直流の入力電圧Vin(Vin=(Vd+)−(Vd−))が発生する。例えば、Vd+=100V、Vd−=−100Vであれば、Vin=200Vとなる。また、入力電圧Vinに応じた入力電流Iinが、一方の配線Laからインバータ回路10及び負荷であるモータ12を経由して他方の配線Lbに流れる。   In the configuration of FIG. 1, the inverter circuit 10 includes six switching elements Q1, Q2, Q3, Q4, Q5, and Q6, and converts DC input power into three-phase AC output power. As the switching elements Q1 to Q6, for example, an IGBT (Insulated Gate Bipolar Transistor) is used. The input side of the inverter circuit 10 is connected to a wiring La to which a positive DC voltage Vd + is applied and a wiring Lb to which a negative DC voltage Vd− is applied. As a result, a DC input voltage Vin (Vin = (Vd +) − (Vd−)) is generated between the pair of wirings La and Lb. For example, if Vd + = 100V and Vd − = − 100V, Vin = 200V. In addition, an input current Iin corresponding to the input voltage Vin flows from one wiring La to the other wiring Lb via the inverter circuit 10 and the motor 12 as a load.

インバータ回路10において、3個のスイッチング素子Q1、Q2、Q3はそれぞれの一端が配線Laに接続されるとともに、3個のスイッチング素子Q4、Q5、Q6はそれぞれの一端が配線Lbに接続される(以下、プラス側のスイッチング素子Q1〜Q3、マイナス側のスイッチング素子Q4〜Q6と呼ぶ場合がある)。また、1対のスイッチング素子Q1、Q4が直列接続され、両者の接続点が配線Luに接続されている。同様に、1対のスイッチング素子Q2、Q5が直列接続され、両者の接続点が配線Lvに接続され、1対のスイッチング素子Q3、Q6が直列接続され、両者の接続点が配線Lwに接続されている。これら3本の配線Lu、Lv、Lwには、インバータ回路10から出力される三相(u相、v相、w相)の電圧Vu、Vv、Vwがそれぞれ発生する。   In the inverter circuit 10, one end of each of the three switching elements Q1, Q2, and Q3 is connected to the wiring La, and one end of each of the three switching elements Q4, Q5, and Q6 is connected to the wiring Lb ( Hereinafter, the switching elements Q1 to Q3 on the plus side and the switching elements Q4 to Q6 on the minus side may be called). Further, a pair of switching elements Q1 and Q4 are connected in series, and the connection point between them is connected to the wiring Lu. Similarly, a pair of switching elements Q2 and Q5 are connected in series, a connection point between them is connected to the wiring Lv, a pair of switching elements Q3 and Q6 are connected in series, and a connection point between them is connected to the wiring Lw. ing. Three-phase (u-phase, v-phase, and w-phase) voltages Vu, Vv, and Vw that are output from the inverter circuit 10 are generated on these three wirings Lu, Lv, and Lw, respectively.

インバータ回路10の6個のスイッチング素子Q1〜Q6の制御端子には、外部から制御信号S1、S2、S3、S4、S5、S6がそれぞれ供給される。これらの制御信号S1〜S6は、スイッチング素子Q1〜Q6の各々をオン又はオフに制御するための信号であり、これにより矩形波あるいはPWM波の三相交流を作り出すことができる。本実施形態では、制御信号S1〜S6を直接監視することなく、三相の電圧Vu、Vv、Vwの各波形に基づいて制御信号S1〜S6による制御状態を判定することができるが、詳しくは後述する。   Control signals S1, S2, S3, S4, S5, and S6 are supplied from the outside to the control terminals of the six switching elements Q1 to Q6 of the inverter circuit 10, respectively. These control signals S1 to S6 are signals for controlling each of the switching elements Q1 to Q6 to be turned on or off, whereby a three-phase alternating current of a rectangular wave or a PWM wave can be created. In the present embodiment, the control state based on the control signals S1 to S6 can be determined based on the waveforms of the three-phase voltages Vu, Vv, and Vw without directly monitoring the control signals S1 to S6. It will be described later.

インバータ回路10から三相のモータ12には、出力側の各配線Lu、Lv、Lwを経由して、三相の電流Iu、Iv、Iwがそれぞれ流れる。そして、配線Lu、Lv、Lwの近傍に配置された電流検知部11は、電流Iu、Iv、Iwを検知するセンサであり、それぞれの電流値を示す電流検知信号SIu、SIv、SIwを入力電圧電流推定部14に出力する。電流検知部11としては、例えば、それぞれの配線Lu、Lv、Lwの周囲に発生する磁界を検知するデバイスを用いることにより、電流Iu、Iv、Iwの大きさに比例する振幅を有する電流検知信号SIu、SIv、SIwを生成することができる。   Three-phase currents Iu, Iv, and Iw flow from the inverter circuit 10 to the three-phase motor 12 through the output-side wirings Lu, Lv, and Lw, respectively. The current detection unit 11 disposed in the vicinity of the wirings Lu, Lv, and Lw is a sensor that detects the currents Iu, Iv, and Iw. The current detection signals SIu, SIv, and SIw indicating the respective current values are input voltages. Output to the current estimation unit 14. As the current detection unit 11, for example, a current detection signal having an amplitude proportional to the magnitudes of the currents Iu, Iv, and Iw by using a device that detects a magnetic field generated around each of the wirings Lu, Lv, and Lw. SIu, SIv, and SIw can be generated.

モータ12は、例えば、三相交流によって固定子が発生する回転磁界に応じて、界磁を有する回転子が回転する三相モータである。モータ12は、互いに位相が120°ずれた電流Iu、Iv、Iwを、u相、v相、w相の各端子を介して供給することにより駆動される。なお、モータ12の回転速度は、上述の制御信号S1〜S6の波形に応じて制御される三相交流の周期に連動して変化する。   The motor 12 is, for example, a three-phase motor that rotates a rotor having a field according to a rotating magnetic field generated by a stator by three-phase AC. The motor 12 is driven by supplying currents Iu, Iv, and Iw that are 120 ° out of phase with each other through the u-phase, v-phase, and w-phase terminals. The rotational speed of the motor 12 changes in conjunction with the three-phase AC cycle controlled according to the waveforms of the control signals S1 to S6.

図1に示すように、三相の各配線Lu、Lv、Lwはモータ12に接続される途中で分岐し、それぞれ分圧回路13にも接続される。分圧回路13は、インバータ回路10から出力される電圧Vu、Vv、Vwが高電圧であるため、それを分圧することにより、比較的小さい分圧電圧VDu、VDv、VDwを生成する役割がある。分圧回路13はグランドGにも接続され、このグランドGを基準電位として分圧電圧VDu、VDv、VDwを生成することができる。例えば、Vd+=100V、Vd−=−100Vなどの高電圧の入力条件に対し、分圧回路13の後段の論理回路等が0〜5Vの範囲内で動作する場合には、分圧回路13を介して電圧振幅を40分の1程度に低減する必要がある。この場合、分圧回路13は、例えば、所定の抵抗比に設定された複数の抵抗素子と、その後段のオペアンプを用いたバッファアンプなどにより構成することができる。   As shown in FIG. 1, the three-phase wirings Lu, Lv, and Lw branch in the middle of being connected to the motor 12 and are also connected to the voltage dividing circuit 13. Since the voltages Vu, Vv, and Vw output from the inverter circuit 10 are high voltages, the voltage dividing circuit 13 has a role of generating relatively small divided voltages VDu, VDv, and VDw by dividing the voltages. . The voltage dividing circuit 13 is also connected to the ground G, and the divided voltages VDu, VDv, and VDw can be generated using the ground G as a reference potential. For example, when a logic circuit or the like subsequent to the voltage dividing circuit 13 operates within a range of 0 to 5 V with respect to high voltage input conditions such as Vd + = 100 V and Vd − = − 100 V, the voltage dividing circuit 13 is Therefore, it is necessary to reduce the voltage amplitude to about 1/40. In this case, the voltage dividing circuit 13 can be configured by, for example, a plurality of resistance elements set to a predetermined resistance ratio and a buffer amplifier using an operational amplifier at the subsequent stage.

入力電圧電流推定部14は、分圧回路13から受け取った分圧電圧VDu、VDv、VDwと、電流検知部11から受け取った電流検知信号SIu、SIv、SIwとを用いて、インバータ回路10の入力側における入力電圧Vin及び入力電流Iinのそれぞれの電圧推定値V1及び電流推定値I1を出力する。なお、図1には示していないが、入力電圧電流推定部14から、電圧推定値V1及び電流推定値I1に加えて、インバータ回路10の出力側の各電圧値(三相の各相間の電圧など)、各電流値(三相の各電流Iu、Iv、Iwなど)及び出力電力をそれぞれ出力する構成としてもよい。   The input voltage / current estimation unit 14 uses the divided voltages VDu, VDv, and VDw received from the voltage dividing circuit 13 and the current detection signals SIu, SIv, and SIw received from the current detection unit 11 to input the inverter circuit 10. The estimated voltage value V1 and estimated current value I1 of the input voltage Vin and input current Iin on the side are output. Although not shown in FIG. 1, in addition to the estimated voltage value V1 and the estimated current value I1, the input voltage / current estimator 14 adds each voltage value on the output side of the inverter circuit 10 (the voltage between the three phases). Etc.), each current value (each three-phase current Iu, Iv, Iw, etc.) and output power may be output.

次に、入力電圧電流推定部14の具体的な構成及び動作について説明する。図2は、入力電圧電流推定部14の機能を示すブロック図である。図2に示す入力電圧電流推定部14は、制御状態判定部20と、クロック発生部21と、電圧モニタ部22と、電流モニタ部23と、電圧補正部24と、電流補正部25とを含んで構成される。   Next, a specific configuration and operation of the input voltage / current estimation unit 14 will be described. FIG. 2 is a block diagram illustrating the function of the input voltage / current estimation unit 14. The input voltage / current estimation unit 14 illustrated in FIG. 2 includes a control state determination unit 20, a clock generation unit 21, a voltage monitoring unit 22, a current monitoring unit 23, a voltage correction unit 24, and a current correction unit 25. Consists of.

図2の構成において、制御状態判定部20は、図1の分圧回路13から出力される分圧電圧VDu、VDv、VDwに基づいて、インバータ回路10のスイッチング制御の状態を判定し、その判定結果を判定信号D(後述の判定信号D0〜D7)として出力する。ここで、図3には、制御状態判定部20の回路例を示している。また、図4には、図3の回路例における真理値表及びスイッチング制御の状態を示し、図5には、制御状態判定部20の動作時の波形の例を示している。なお、図3〜図5では、矩形波の三相交流によってモータ12を駆動する場合を前提として説明を行う。   In the configuration of FIG. 2, the control state determination unit 20 determines the switching control state of the inverter circuit 10 based on the divided voltages VDu, VDv, and VDw output from the voltage dividing circuit 13 of FIG. The result is output as a determination signal D (determination signals D0 to D7 described later). Here, FIG. 3 shows a circuit example of the control state determination unit 20. 4 shows a truth table and switching control states in the circuit example of FIG. 3, and FIG. 5 shows an example of waveforms during operation of the control state determination unit 20. 3 to 5 will be described on the assumption that the motor 12 is driven by three-phase alternating current of rectangular waves.

図3に示す制御状態判定部20は、3個のコンパレータ30と、8個のANDゲート31により構成される。3個のコンパレータ30は、分圧電圧VDu、VDv、VDwのそれぞれと参照電圧Vrefとの大小を比較し、比較結果としてハイ又はローの2値を出力する。参照電圧Vrefは、分圧電圧VDu、VDv、VDwのハイとローの中間の電位に設定すればよい。例えば、分圧回路13が0〜5Vで動作する場合、上述のように、モータ12を矩形波で駆動すれば、ハイが最大で5V、ローが最小で0Vになるので、本来はコンパレータ30を設けなくてもよい。ただし、モータ12に供給される電圧Vu、Vv、Vwがノイズや振幅変動の影響を受ける場合も想定されるので、コンパレータ30を介して電圧波形を整形するものである。   The control state determination unit 20 shown in FIG. 3 includes three comparators 30 and eight AND gates 31. The three comparators 30 compare the divided voltages VDu, VDv, and VDw with the reference voltage Vref, and output a high or low value as a comparison result. The reference voltage Vref may be set to an intermediate potential between high and low of the divided voltages VDu, VDv, and VDw. For example, when the voltage dividing circuit 13 operates at 0 to 5 V, if the motor 12 is driven with a rectangular wave as described above, the maximum is 5 V and the minimum is 0 V. It does not have to be provided. However, since the voltage Vu, Vv, Vw supplied to the motor 12 may be affected by noise or amplitude fluctuation, the voltage waveform is shaped via the comparator 30.

8個のANDゲート31は、3個のコンパレータ30のハイとローの8通りのパターンのうち、互いに異なるパターンを判別し、上述したように、それぞれ異なるタイミングのパルスを含む判定信号D0〜D7を出力する。ここで、図4には、インバータ回路10に対する制御状態として、8通りの状態0〜7が示され、それぞれの状態0〜7に関し、制御状態判定部20に入力される分圧電圧VDu、VDv、VDwのハイ(H)とロー(L)の組合せパターン(真理値表)と、そのパターンに応答してハイになる判定信号D0〜D7と、その際のインバータ回路10におけるスイッチング素子Q1〜Q6の状態(オン又はオフ)が対応付けられている。なお、図4の状態0〜7のうち、スイッチング素子Q1〜Q6がオン(ON)であれば、図1で対応する制御信号S1〜S6がハイに制御され、スイッチング素子Q1〜Q6がオフ(OFF)であれば、図1で対応する制御信号S1〜S6がローに制御されることを意味する。   The eight AND gates 31 discriminate among different patterns among the eight patterns of the three comparators 30 of high and low, and, as described above, the determination signals D0 to D7 each including pulses having different timings. Output. Here, in FIG. 4, eight states 0 to 7 are shown as control states for the inverter circuit 10, and the divided voltages VDu and VDv input to the control state determination unit 20 with respect to the respective states 0 to 7. , VDw high (H) and low (L) combination pattern (truth table), determination signals D0 to D7 which become high in response to the pattern, and switching elements Q1 to Q6 in the inverter circuit 10 at that time Are associated with each other (on or off). 4, if the switching elements Q1 to Q6 are on (ON), the corresponding control signals S1 to S6 in FIG. 1 are controlled to be high, and the switching elements Q1 to Q6 are off ( OFF) means that the corresponding control signals S1 to S6 in FIG. 1 are controlled to be low.

図4において、例えば、直列接続される1対のスイッチング素子Q1、Q4に着目すると、一方がオンに制御され、他方がオフに制御されることがわかる。よって、図1の出力側の配線Luは、オンになった側のスイッチング素子Q1、Q4を介して、配線La、Lbの一方に接続される。このとき、スイッチング素子Q1、Q4の両方が同時にオンになると、配線La、Lbの間に大電流が流れることになるので、少なくとも一方はオフに保つ必要がある。以上の制御については、直列接続される1対のスイッチング素子Q2、Q5と、直列接続される1対のスイッチング素子Q3、Q6についても同様である。   In FIG. 4, for example, when focusing on a pair of switching elements Q1 and Q4 connected in series, it can be seen that one is controlled to be on and the other is controlled to be off. Therefore, the output-side wiring Lu in FIG. 1 is connected to one of the wirings La and Lb via the switching elements Q1 and Q4 on the turned-on side. At this time, if both of the switching elements Q1 and Q4 are simultaneously turned on, a large current flows between the wirings La and Lb. Therefore, at least one of them needs to be kept off. The above control is the same for the pair of switching elements Q2 and Q5 connected in series and the pair of switching elements Q3 and Q6 connected in series.

図5には、矩形波の三相交流によりモータ12を駆動した場合において、図1の配線Lu、Lv、Lwの電圧Vu、Vv、Vwの波形と、図3の制御状態判定部20により出力される判定信号D1〜D6の波形を示している。ここで、矩形波による駆動の場合、図3の判定信号D0〜D7のうちの判定信号D0、D7は生成されないため、図5では6個の判定信号D1〜D6のみを示している。また、電圧Vu、Vv、Vwは、正の高電位+VHと負の低電位−VLの間で変化し、分圧電圧VDu、VDv、VDwとレベルが異なるが同様の波形になる。なお、高電位+VH及び低電位−VLの絶対値は、電力変換装置の各部の電圧降下等により図1の正負の直流電圧Vd+、Vd−の絶対値より若干小さく、かつ時間的に変動するが、図5では考慮しないものとする。   FIG. 5 shows the waveforms of the voltages Vu, Vv, and Vw of the wirings Lu, Lv, and Lw in FIG. 1 and the control state determination unit 20 in FIG. The waveforms of determination signals D1 to D6 to be performed are shown. Here, since the determination signals D0 and D7 among the determination signals D0 to D7 in FIG. 3 are not generated in the case of driving by a rectangular wave, only six determination signals D1 to D6 are shown in FIG. The voltages Vu, Vv, and Vw change between a positive high potential + VH and a negative low potential −VL, and have the same waveform although the levels are different from the divided voltages VDu, VDv, and VDw. The absolute values of the high potential + VH and the low potential −VL are slightly smaller than the absolute values of the positive and negative DC voltages Vd + and Vd− in FIG. This is not considered in FIG.

図5の上部には、三相交流の周期Tを示しており、電圧Vu、Vv、Vwは、位相120°に相当する時間T/3だけ互いの波形がずれている。そして、電圧Vu、Vv、Vwの波形パターンは、周期Tを6つに区分した周期T/6で変化していくことがわかる。一方、判定信号D1〜D6は、図4の左側の真理値表に対応して変化し、互いに異なるタイミングで時間幅T/6のパルスを発生する。図5に示す周期T内では、判定信号D5、D1、D6、D2、D4、D3の順にパルスが現れ、それ以降も、同じパターンで変化し続ける。従って、三相交流内の周期Tの任意の時間帯において、判定信号D1〜D6が重なることなく、いずれか1つが常にハイになる。換言すれば、ハイになっている判定信号D1〜D6と、電圧Vu、Vv、Vwの波形パターンとを対応付けることができる。   The upper part of FIG. 5 shows a period T of three-phase alternating current, and the voltages Vu, Vv, and Vw are shifted from each other by a time T / 3 corresponding to a phase of 120 °. And it turns out that the waveform pattern of voltage Vu, Vv, Vw changes with the period T / 6 which divided the period T into six. On the other hand, the determination signals D1 to D6 change corresponding to the truth table on the left side of FIG. 4, and generate pulses with a time width T / 6 at different timings. Within the period T shown in FIG. 5, pulses appear in the order of the determination signals D5, D1, D6, D2, D4, and D3, and continue to change in the same pattern thereafter. Accordingly, in any time zone of the period T in the three-phase alternating current, any one of the determination signals D1 to D6 is always high without overlapping. In other words, the determination signals D1 to D6 that are high can be associated with the waveform patterns of the voltages Vu, Vv, and Vw.

例えば、判定信号D1がハイになるタイミングを例にとると、このときにVu=+VH、Vv=−VL、Vw=−VLとなるが、これは図4のスイッチング制御の「状態1」(Q1、Q5、Q6がON、Q2、Q3、Q4がOFF)を反映している。従って、後述の電圧モニタ部22において、クロックCLKに基づくサンプリングで得られた電圧Vu、Vv、Vwに相当する各電圧値を用いて、判定信号D1がハイのときにVu−Vv(又はVu―Vw)に相当する演算を行うことで、モータ12に印加される瞬時的な電圧を判断することができる。また、以上の動作により、インバータ回路10の入力電圧Vinも推定可能となるが、詳しくは後述する。   For example, taking the timing when the determination signal D1 becomes high as an example, Vu = + VH, Vv = −VL, and Vw = −VL at this time. This is the “state 1” (Q1) of the switching control in FIG. , Q5, and Q6 are ON, and Q2, Q3, and Q4 are OFF). Therefore, in the voltage monitor unit 22 to be described later, Vu−Vv (or Vu−) when the determination signal D1 is high using each voltage value corresponding to the voltages Vu, Vv, and Vw obtained by sampling based on the clock CLK. An instantaneous voltage applied to the motor 12 can be determined by performing a calculation corresponding to Vw). In addition, the input voltage Vin of the inverter circuit 10 can be estimated by the above operation, which will be described later in detail.

図2に戻って、クロック発生部21は、上述のサンプリングに基づくクロックCLKを発生し、電圧モニタ部22及び電流モニタ部23に供給する。クロック発生部21が発生するクロックCLKは、図5からわかるように、判定信号D1〜D6の各パルスの時間幅(図5ではT/6)内で確実にサンプリングができる程度に高い周波数に設定する必要がある。なお、電圧モニタ部22及び電流モニタ部23において、分圧電圧VDu、VDv、VDwをアナログ信号のまま用いる構成の場合には、クロック発生部21を設けなくてもよい。   Returning to FIG. 2, the clock generation unit 21 generates a clock CLK based on the above-described sampling and supplies the clock CLK to the voltage monitoring unit 22 and the current monitoring unit 23. As can be seen from FIG. 5, the clock CLK generated by the clock generator 21 is set to a frequency high enough to ensure sampling within the time width of each pulse of the determination signals D1 to D6 (T / 6 in FIG. 5). There is a need to. Note that, in the voltage monitor unit 22 and the current monitor unit 23, when the divided voltages VDu, VDv, and VDw are used as analog signals, the clock generation unit 21 may not be provided.

次に、図2の電圧モニタ部22は、分圧回路13から出力される分圧電圧VDu、VDv、VDwに基づいて、インバータ回路10からモータ12に供給される三相交流を、図6に示す手法によって直流電圧に変換した直流電圧値V1aを生成する。そして、電圧モニタ部22の後段の電圧補正部24は、直流電圧値V1aに対して、インバータ回路10の損失特性等の条件を考慮した補正演算を行い、入力電圧Vinを推定した電圧推定値V1を出力する。   Next, the voltage monitoring unit 22 in FIG. 2 converts the three-phase alternating current supplied from the inverter circuit 10 to the motor 12 based on the divided voltages VDu, VDv, and VDw output from the voltage dividing circuit 13 in FIG. A DC voltage value V1a converted into a DC voltage is generated by the method shown. Then, the voltage correction unit 24 subsequent to the voltage monitor unit 22 performs a correction operation in consideration of conditions such as loss characteristics of the inverter circuit 10 on the DC voltage value V1a, and estimates the input voltage Vin. Is output.

ここで、図6には、電圧モニタ部22の構成例を示している。図6に示す電圧モニタ部22は、3個の減算部40と、3個の反転部41と、8個のマルチプレクサ42と、1個の加算部43により構成される。図6の構成において、入力される分圧電圧VDu、VDv、VDwは、アナログ信号とディジタル信号のいずれであってもよい。なお、ディジタル信号の分圧電圧VDu、VDv、VDwを得るためには、減算部40のそれぞれの前段に、3個のAD変換器を挿入し、図2のクロックCLKに応じたサンプリング周期で、アナログの分圧電圧VDu、VDv、VDwをディジタル信号に変換する必要がある。   Here, FIG. 6 shows a configuration example of the voltage monitor unit 22. The voltage monitoring unit 22 illustrated in FIG. 6 includes three subtracting units 40, three inverting units 41, eight multiplexers 42, and one adding unit 43. In the configuration of FIG. 6, the divided voltages VDu, VDv, and VDw that are input may be either analog signals or digital signals. In order to obtain the divided voltages VDu, VDv, and VDw of the digital signal, three AD converters are inserted in each preceding stage of the subtracting unit 40, and the sampling period according to the clock CLK in FIG. It is necessary to convert the analog divided voltages VDu, VDv, and VDw into digital signals.

図6において、3個の減算部40は、分圧電圧VDu、VDv、VDwのうち所定の2つの電圧値を減算する。減算結果としては、例えば、VDu−VDv(VDu−VDw)、VDv−VDw(VDv−VDu)、VDw−VDu(VDw−VDv)の3つの電圧値が得られる。3個の反転部41は、3個の減算部40から出力された3つの電圧値を反転する(ディジタル値の場合は−1を乗じる)。例えば、VDu−VDv、VDv−VDw、VDw−VDuが3個の反転部41に入力された場合、VDv−VDu、VDw−VDv、VDu−VDwがそれぞれ出力され、全部で6つの電圧値が得られることになる。   In FIG. 6, three subtracting units 40 subtract predetermined two voltage values from the divided voltages VDu, VDv, and VDw. As the subtraction result, for example, three voltage values of VDu-VDv (VDu-VDw), VDv-VDw (VDv-VDu), and VDw-VDu (VDw-VDv) are obtained. The three inversion units 41 invert the three voltage values output from the three subtraction units 40 (multiply by -1 in the case of a digital value). For example, when VDu-VDv, VDv-VDw, and VDw-VDu are input to three inversion units 41, VDv-VDu, VDw-VDv, and VDu-VDw are output, respectively, and six voltage values are obtained Will be.

8個のマルチプレクサ42は、判定信号D0〜D7に基づいて、2つの入力の一方を選択的に出力する。8個のマルチプレクサ42のうち、上側の6個のマルチプレクサ42の一端(端子1)には、3個の減算部40及び3個の反転部41から出力される上述の6つの電圧値が入力され、下側の2個のマルチプレクサ42の一端(端子1)には、後述の信号ホールド部44の出力信号が入力される。また、8個のマルチプレクサ42の他端(端子0)は、いずれも基準の電位が入力される。加算部43は、8個のマルチプレクサ42の出力値の全てを加算し、加算結果を上述の直流電圧値V1aとして出力する。一方、信号ホールド部44は、加算部43から出力される直流電圧値V1aを入力し、加算結果が更新されるまで、その直流電圧値V1aを保持する。   The eight multiplexers 42 selectively output one of the two inputs based on the determination signals D0 to D7. Among the eight multiplexers 42, one of the upper six multiplexers 42 (terminal 1) receives the above six voltage values output from the three subtracting units 40 and the three inverting units 41. An output signal of a signal hold unit 44 described later is input to one end (terminal 1) of the lower two multiplexers 42. Also, the other end (terminal 0) of the eight multiplexers 42 is supplied with a reference potential. The adder 43 adds all the output values of the eight multiplexers 42 and outputs the addition result as the above-described DC voltage value V1a. On the other hand, the signal hold unit 44 receives the DC voltage value V1a output from the adding unit 43, and holds the DC voltage value V1a until the addition result is updated.

図6における動作の具体例として、インバータ回路10が図5の波形に示すように制御される場合を想定する。この場合、判定信号D1〜D6が周期T/6で順次ハイになり、これに連動して6個のマルチプレクサ42を1個ずつ活性化する。6個のマルチプレクサ42の並び順に、例えば、VDu−VDv、VDv−VDw、VDw−VDu、VDv−VDu、VDw−VDv、VDu−VDwの各電圧値が順次出力される。これらの電圧値は、各々の周期T/6内における三相電圧の高電位と低電位の差に対応し、インバータ回路10の入力電圧Vinに比例した値になる。なお、任意の時間帯において、1個のマルチプレクサ42のみが端子1の側に制御され、他の7個のマルチプレクサ42は端子0の側に制御される状態(電圧値0が出力される状態)であるので、2以上の電圧値が加算部43で加算されることはない。   As a specific example of the operation in FIG. 6, it is assumed that the inverter circuit 10 is controlled as shown by the waveform in FIG. 5. In this case, the determination signals D1 to D6 sequentially become high at the cycle T / 6, and in association with this, the six multiplexers 42 are activated one by one. For example, VDu-VDv, VDv-VDw, VDw-VDu, VDv-VDu, VDw-VDv, and VDu-VDw are sequentially output in the order in which the six multiplexers 42 are arranged. These voltage values correspond to the difference between the high potential and the low potential of the three-phase voltage in each cycle T / 6, and become values proportional to the input voltage Vin of the inverter circuit 10. In an arbitrary time zone, only one multiplexer 42 is controlled to the terminal 1 side, and the other seven multiplexers 42 are controlled to the terminal 0 side (a voltage value 0 is output). Therefore, two or more voltage values are not added by the adding unit 43.

図2に戻って、電流モニタ部23は、電流検知部11から出力される電流検知信号SIu、SIv、SIwに基づいて、インバータ回路10からモータ12に供給される三相の電流Iu、Iv、Iwを、直流電流に変換した直流電流値I1aを生成する。そして、電流モニタ部23の後段の電流補正部25は、直流電流値I1aに対して、インバータ回路10の損失特性等の条件を考慮した補正演算を行い、入力電流Iinを推定した電流推定値I1を出力する。   Returning to FIG. 2, the current monitor 23 is based on the current detection signals SIu, SIv, SIw output from the current detector 11, and the three-phase currents Iu, Iv, A direct current value I1a obtained by converting Iw into a direct current is generated. Then, the current correction unit 25 subsequent to the current monitor unit 23 performs a correction operation on the DC current value I1a in consideration of conditions such as loss characteristics of the inverter circuit 10 and estimates the input current Iin. Is output.

ここで、図5に示す三相の電圧Vu、Vv、Vwの波形と、三相の電流Iu、Iv、Iwの波形との関係について説明する。図7は、図5と同様の条件でモータ12を駆動した場合において、電圧Vu、Vv、Vwの波形と共通の時間軸で、電流Iu、Iv、Iwの波形を示している。なお、電流検知信号SIu、SIv、SIwは、電流Iu、Iv、Iwに比例する信号であるため、同様の波形になる。   Here, the relationship between the waveforms of the three-phase voltages Vu, Vv, and Vw shown in FIG. 5 and the waveforms of the three-phase currents Iu, Iv, and Iw will be described. FIG. 7 shows waveforms of currents Iu, Iv, and Iw on the same time axis as the waveforms of voltages Vu, Vv, and Vw when the motor 12 is driven under the same conditions as in FIG. The current detection signals SIu, SIv, and SIw are signals that are proportional to the currents Iu, Iv, and Iw, and thus have similar waveforms.

図7に示すように、電圧Vu、Vv、Vwが矩形波であるのに対し、電流Iu、Iv、Iwは矩形波ではなく、緩やかに変化する波形になっている。これは、モータ12が誘導性のインピーダンス成分を有するためである。そのため、電流Iu、Iv、Iwの波形には、インバータ回路10のスイッチング制御によるリプル等の状態変化は生じない。ただし、図7では電流Iu、Iv、Iwの各波形を正弦波のように示しているが、実際にはそうではなく、ここでは便宜上、正弦波として表現したものである。また、電流Iu、Iv、Iwの各々は、対応する電圧Vu、Vv、Vwが高電位+VHであるときは上昇し、対応する電圧Vu、Vv、Vwが低電位−VLであるときは低下することがわかる。   As shown in FIG. 7, the voltages Vu, Vv, and Vw are rectangular waves, whereas the currents Iu, Iv, and Iw are not rectangular waves but have waveforms that change slowly. This is because the motor 12 has an inductive impedance component. For this reason, in the waveforms of the currents Iu, Iv, and Iw, state changes such as ripple due to switching control of the inverter circuit 10 do not occur. However, in FIG. 7, the waveforms of the currents Iu, Iv, and Iw are shown as sine waves. However, in reality, this is not the case and is represented here as a sine wave for convenience. In addition, each of the currents Iu, Iv, and Iw increases when the corresponding voltages Vu, Vv, and Vw are high potential + VH, and decreases when the corresponding voltages Vu, Vv, and Vw are low potential -VL. I understand that.

また、図7の下部において、図5に示す1つの判定信号D1のみを例示している。この判定信号D1がハイのとき、図4の「状態1」として示されるように、3個のスイッチング素子Q1、Q5、Q6がオンとなり、他の3個のスイッチング素子Q2、Q3、Q4がオフとなる。従って、図1のインバータ回路10の入力電流Iinは、配線La、スイッチング素子Q1、配線Lu、モータ12、配線Lv、Lw、スイッチング素子Q5、Q6、配線Lbの経路に沿って流れる。この場合、電流Iuは電流Iv、Iwと逆方向に流れ、電流Iuの大きさが電流Iv、Iwの大きさの和に一致するはずである。なお、電流Iu、Iv、Iwの最大値は、インバータ回路10内の電流リーク等により、上述の入力電流Iinの絶対値より若干小さく、かつ時間的に変動する。   Further, in the lower part of FIG. 7, only one determination signal D1 shown in FIG. 5 is illustrated. When the determination signal D1 is high, the three switching elements Q1, Q5, and Q6 are turned on and the other three switching elements Q2, Q3, and Q4 are turned off, as shown as “state 1” in FIG. It becomes. Accordingly, the input current Iin of the inverter circuit 10 in FIG. 1 flows along the path of the wiring La, the switching element Q1, the wiring Lu, the motor 12, the wirings Lv and Lw, the switching elements Q5 and Q6, and the wiring Lb. In this case, the current Iu flows in the opposite direction to the currents Iv and Iw, and the magnitude of the current Iu should match the sum of the magnitudes of the currents Iv and Iw. Note that the maximum values of the currents Iu, Iv, and Iw are slightly smaller than the absolute value of the input current Iin described above and fluctuate with time due to current leakage in the inverter circuit 10 and the like.

次に図8には、電流モニタ部23の構成例を示している。図8に示す電流モニタ部23は、3個の加算部51と、6個のマルチプレクサ52と、1個の加算部53により構成される。図8の構成において、電流検知信号SIu、SIv、SIwは、上側の3個のマルチプレクサ52の一端と3個の加算部51の一端にそれぞれ入力される。3個の加算部51は電流検知信号SIu、SIv、SIwのうち所定の2つの検知信号を加算し、例えば、加算結果として、SIv+SIw、SIw+SIu、SIu+SIvの3つの値が得られる。3個の加算部51の加算結果は、下側の3個のマルチプレクサ52の一端に入力される。6個のマルチプレクサ52は、判定信号D1〜D6に基づいて、2つの入力の一方を選択的に出力する。3個の加算部51と8個のマルチプレクサ52の構成は、図4のスイッチング制御の状態を反映したものであり、プラス側のスイッチング素子Q1〜Q3を経由してインバータ回路10からモータ12に流れ込む電流値の和を得るための演算を行うものである。なお、図8においては、図6とは異なり、判定信号D0、D7が入力される2個のマルチプレクサ42及び信号ホールド部44に対応する構成は設けられない。これは、図4の「状態0」及び「状態7」に示すように、判定信号D0はプラス側のスイッチング素子Q1〜Q3が全てオフになり、判定信号D7はマイナス側のスイッチング素子Q4〜Q6が全てオフになるため、図1のインバータ回路10内で入力電流Iinが流れる経路が遮断され、電流Iu、Iv、Iwがゼロとみなせるからである。加算部53の役割は、図6の加算部43と同様であり、加算部53の加算結果として上述の直流電流値I1aが出力される。   Next, FIG. 8 shows a configuration example of the current monitor unit 23. The current monitor unit 23 illustrated in FIG. 8 includes three adders 51, six multiplexers 52, and one adder 53. In the configuration of FIG. 8, the current detection signals SIu, SIv, and SIw are input to one end of the upper three multiplexers 52 and one end of the three adders 51, respectively. The three addition units 51 add two predetermined detection signals among the current detection signals SIu, SIv, and SIw, and, for example, three values of SIv + SIw, SIw + SIu, and SIu + SIv are obtained as an addition result. The addition results of the three adders 51 are input to one end of the lower three multiplexers 52. The six multiplexers 52 selectively output one of the two inputs based on the determination signals D1 to D6. The configuration of the three adders 51 and the eight multiplexers 52 reflects the switching control state of FIG. 4 and flows from the inverter circuit 10 to the motor 12 via the switching elements Q1 to Q3 on the plus side. An operation for obtaining a sum of current values is performed. In FIG. 8, unlike FIG. 6, a configuration corresponding to the two multiplexers 42 and the signal hold unit 44 to which the determination signals D0 and D7 are input is not provided. This is because, as shown in “state 0” and “state 7” in FIG. 4, the determination signal D0 has all the switching elements Q1 to Q3 on the positive side turned off, and the determination signal D7 has the switching elements Q4 to Q6 on the negative side. 1 is turned off, the path through which the input current Iin flows in the inverter circuit 10 of FIG. 1 is cut off, and the currents Iu, Iv, and Iw can be regarded as zero. The role of the adding unit 53 is the same as that of the adding unit 43 in FIG. 6, and the above-described DC current value I1a is output as the addition result of the adding unit 53.

図8の構成例では、配線Laからモータ12に流れ込む方向の電流値の和により直流電流値I1aを求める場合を示したが、モータ12から配線Lbに流れ出す方向の電流値の和により直流電流値I1aを求めてもよい。この場合、図8において、6個のマルチプレクサ52に対して上側から判定信号D4、D5、D6、D1、D2、D3の順に接続するか、又は、上側の3個のマルチプレクサ52の各一端(端子1)には3個の加算部51の出力を上から順に接続し、下側の3個のマルチプレクサ52の各一端(端子1)には電流検知信号SIu、SIv、SIwを上から順に接続すればよい。これにより、加算部53の加算結果として、判定信号D1〜D6に順次対応して、SIv+SIw、SIw+SIu、SIu+SIv、SIu、SIv、SIwの6つの値が得られる。   In the configuration example of FIG. 8, the DC current value I1a is obtained from the sum of the current values flowing in the direction from the wiring La to the motor 12. However, the DC current value is calculated from the sum of the current values flowing in the direction from the motor 12 to the wiring Lb. I1a may be obtained. In this case, in FIG. 8, the determination signals D4, D5, D6, D1, D2, and D3 are connected in order from the upper side to the six multiplexers 52, or each one end (terminal) of the upper three multiplexers 52 is connected. 1), the outputs of the three adders 51 are connected in order from the top, and the current detection signals SIu, SIv, SIw are connected in order from the top to each one end (terminal 1) of the lower three multiplexers 52. That's fine. As a result, six values of SIv + SIw, SIw + SIu, SIu + SIv, SIu, SIv, and SIw are obtained as the addition result of the adding unit 53 in order corresponding to the determination signals D1 to D6.

なお、図6の電圧モニタ部22及び図8の電流モニタ部23はいずれも一例であって、多くの変形例がある。例えば、図6の3個の反転部41は、いずれもマルチプレクサ42の入力側に配置されるが、これら3個の反転部41をマルチプレクサ42の出力側と加算部43の入力側の間に挿入しても等価な動作を実現することができる。また例えば、図6のマルチプレクサ42はいずれも2入力タイプであるが、これらを1個の8入力マルチプレクサに置き換えて構成してもよい。一般に、8入力マルチプレクサは、3ビットの選択制御信号によって制御されるので、8個の判定信号D0〜D7を、8−to―3エンコーダを介して3ビットに変換した上で、それを選択制御信号として8入力マルチプレクサに供給することができる。一方、図8の電流モニタ部23のマルチプレクサ52についても、同様に8入力マルチプレクサに置き換えることができるが、2つの入力端子が余ることになるので、その2つの入力端子には電流ゼロに相当する値を入力すればよい。以上の変形例以外にも、同様の機能を実現可能な多様な構成を採用することができる。   Note that the voltage monitoring unit 22 in FIG. 6 and the current monitoring unit 23 in FIG. 8 are both examples, and there are many variations. For example, the three inversion units 41 in FIG. 6 are all arranged on the input side of the multiplexer 42, but these three inversion units 41 are inserted between the output side of the multiplexer 42 and the input side of the addition unit 43. Even in this case, an equivalent operation can be realized. Further, for example, all the multiplexers 42 in FIG. 6 are of the two-input type, but these may be replaced with one 8-input multiplexer. In general, since an 8-input multiplexer is controlled by a 3-bit selection control signal, the eight decision signals D0 to D7 are converted into 3 bits via an 8-to-3 encoder and then selected and controlled. As a signal, it can be supplied to an 8-input multiplexer. On the other hand, the multiplexer 52 of the current monitor unit 23 in FIG. 8 can be similarly replaced with an 8-input multiplexer. However, since two input terminals are left, the two input terminals correspond to a current of zero. Enter a value. In addition to the above modifications, various configurations that can realize the same function can be employed.

図2に戻って、前述の電圧補正部24及び電流補正部25における補正演算は、例えば、入力された直流電圧値V1a、直流電流値I1aに対し、インバータ回路10の特性等に応じた所定の係数を乗じる演算とすることができる。この際に用いる係数は、インバータ回路10のスイッチング制御の状態の経時的な変化を反映させるように制御してもよく、あるいは、予め設けた係数テーブルから適宜読み込んだ係数を用いるように制御してもよい。また、これらの電圧補正部24及び電流補正部25は、電圧電流検出ユニット14aと一体的に設ける構成には限られず、例えば、電力変換装置内の制御部の構成要素として設けることができる。   Returning to FIG. 2, the correction calculation in the voltage correction unit 24 and the current correction unit 25 described above is performed, for example, with respect to the input DC voltage value V1a and DC current value I1a. It can be an operation of multiplying by a coefficient. The coefficient used at this time may be controlled so as to reflect a change over time in the switching control state of the inverter circuit 10 or may be controlled so as to use a coefficient appropriately read from a coefficient table provided in advance. Also good. Further, the voltage correction unit 24 and the current correction unit 25 are not limited to the configuration provided integrally with the voltage / current detection unit 14a, and may be provided as components of the control unit in the power conversion device, for example.

また、図2の入力電圧電流推定部14において、制御状態判定部20と、クロック発生部21と、電圧モニタ部22と、電流モニタ部23を含む部分は、電圧電流検出ユニット14a(本発明の電圧電流検出装置)を構成する。すなわち、電力変換装置の配線Lu、Lv、Lwの近傍に別体の電圧電流検出ユニット14aを取り付けることで、電力変換装置に対して本発明を適用することができる。なお、上述したように、電圧電流検出ユニット14aは直流電圧値V1a及び直流電流値I1aに加えて、インバータ回路10の出力側の各電圧値及び電流値や出力電力を出力する構成(不図示)を採用してもよい。さらに、図2において、制御状態判定部20と、クロック発生部21と、電圧モニタ部22を含む部分のみを、電圧検出ユニット(本発明の電圧検出装置)として構成してもよい。   2 includes a control state determination unit 20, a clock generation unit 21, a voltage monitoring unit 22, and a current monitoring unit 23. The portion including the voltage / current detection unit 14a (the present invention) Voltage-current detection device). That is, the present invention can be applied to the power conversion device by attaching a separate voltage / current detection unit 14a in the vicinity of the wirings Lu, Lv, and Lw of the power conversion device. As described above, the voltage / current detection unit 14a outputs each voltage value, current value and output power on the output side of the inverter circuit 10 in addition to the DC voltage value V1a and the DC current value I1a (not shown). May be adopted. Furthermore, in FIG. 2, only the part including the control state determination unit 20, the clock generation unit 21, and the voltage monitoring unit 22 may be configured as a voltage detection unit (voltage detection device of the present invention).

次に、本実施形態の入力電圧電流推定部14に対してシミュレーションを実施し、その結果、得られた波形について説明する。上述の図5及び図7では、矩形波の三相交流によってモータ12を駆動する場合を説明したが、本シミュレーションでは、PWM波の三相交流によってモータ12を駆動することを前提にする。   Next, a simulation is performed on the input voltage / current estimation unit 14 of the present embodiment, and the resulting waveform will be described. In FIGS. 5 and 7 described above, the case where the motor 12 is driven by a rectangular wave three-phase alternating current has been described. However, in this simulation, it is assumed that the motor 12 is driven by a PWM wave three-phase alternating current.

図9は、三相交流の電圧Vu、Vv、Vwのシミュレーション波形とインバータ回路10のスイッチング制御との関係を示す図である。図9では、Vin=400(V)程度の高電圧でモータ12をPWM波で駆動する場合において、短時間の時間範囲(1ms)内における電圧Vu、Vv、Vwと制御信号S1、S2、S3のそれぞれの波形を示している。矩形波の図5や図7と比べると、PWM波による駆動は、スイッチング制御の状態が頻繁に変化し、各制御信号S1、S2、S3のデューティ比がきめ細かく制御される。なお、制御信号S1、S2、S3のハイ/ローは、図4の右側におけるスイッチング素子Q1、Q2、Q3のオン/オフにそれぞれ対応する。なお、図9では、制御信号S4、S5、S6は省略しているが、制御信号S1、S2、S3の組合せパターンを設定したとき、それに対応して制御信号S4、S5、S6の組合せパターンが一律に定まることは、図4からも明らかである。   FIG. 9 is a diagram illustrating the relationship between the simulation waveforms of the three-phase AC voltages Vu, Vv, and Vw and the switching control of the inverter circuit 10. In FIG. 9, when the motor 12 is driven with a PWM wave at a high voltage of about Vin = 400 (V), the voltages Vu, Vv, Vw and the control signals S1, S2, S3 within a short time range (1 ms). Each waveform is shown. Compared with FIG. 5 and FIG. 7 of the rectangular wave, in the drive by the PWM wave, the state of the switching control frequently changes, and the duty ratios of the control signals S1, S2, and S3 are finely controlled. Note that high / low of the control signals S1, S2, and S3 correspond to on / off of the switching elements Q1, Q2, and Q3 on the right side of FIG. In FIG. 9, the control signals S4, S5, S6 are omitted, but when the combination pattern of the control signals S1, S2, S3 is set, the combination pattern of the control signals S4, S5, S6 is correspondingly set. It is clear from FIG. 4 that it is determined uniformly.

図9においては、制御信号S1が変化するタイミングtuと、制御信号S2が変化するタイミングtvと、制御信号S3が変化するタイミングtwのうち、連続する3つずつを示している。まず、タイミングtuでは、制御信号S1に連動して電圧Vuが変化し、S1=Hのときに電圧Vuが高電位になり、S1=Lのときの電圧Vuが低電位になる。タイミングtv、twに関しても同様であり、制御信号S2、S3に連動して電圧Vv、Vwがそれぞれ上記のように変化する。このことは、電圧Vu、Vv、Vwに比例する分圧電圧VDu、VDv、VDwのハイ/ローに基づいて、インバータ回路10のスイッチング状態に対応する判定信号Dを生成できることを意味する。なお、図9のシミュレーション波形によれば、例えば、S1=Hのときに電圧Vuの高電位が変動しているが、これはスイッチング制御の状態に応じてグランドGとの相対電位が変化するためであり、高電位と低電位の差は概ね一定に保たれる。   FIG. 9 shows three consecutive timings tu at which the control signal S1 changes, timing tv at which the control signal S2 changes, and timing tw at which the control signal S3 changes. First, at the timing tu, the voltage Vu changes in conjunction with the control signal S1, the voltage Vu becomes a high potential when S1 = H, and the voltage Vu when S1 = L becomes a low potential. The same applies to the timings tv and tw, and the voltages Vv and Vw change as described above in conjunction with the control signals S2 and S3. This means that the determination signal D corresponding to the switching state of the inverter circuit 10 can be generated based on the high / low of the divided voltages VDu, VDv, VDw proportional to the voltages Vu, Vv, Vw. According to the simulation waveform of FIG. 9, for example, when S1 = H, the high potential of the voltage Vu varies. This is because the relative potential with respect to the ground G changes depending on the state of switching control. The difference between the high potential and the low potential is generally kept constant.

次に図10は、制御信号S1〜S6と判定信号D1〜D6の対応関係を示す図である。図10の3つの制御信号S1〜S3に関しては、図9うち初期の時間幅(0.4ms)のシミュレーション波形と同様であり、それに対応する制御信号S4〜S6及び判定信号D1〜D6のシミュレーション波形を付加したものである。図10においては、制御信号S1、S2、S3がそれぞれ変化するタイミングtu、tv、twを示しているが、いずれも判定信号D1、D6の変化のタイミングに合致している。この場合も、図4に示すように、制御信号S1〜S6のハイ/ローに対応するスイッチング素子Q1〜Q6のオン/オフは、判定信号D1〜D6のハイ/ローに対応している。なお、図10では、上述のように電流の経路が遮断される状態の判定信号D0、D7については図示を省略している。   Next, FIG. 10 is a diagram illustrating a correspondence relationship between the control signals S1 to S6 and the determination signals D1 to D6. The three control signals S1 to S3 in FIG. 10 are the same as the simulation waveforms of the initial time width (0.4 ms) in FIG. 9, and the simulation waveforms of the control signals S4 to S6 and the determination signals D1 to D6 corresponding thereto. Is added. FIG. 10 shows timings tu, tv, and tw at which the control signals S1, S2, and S3 change, respectively, but all coincide with the timings at which the determination signals D1 and D6 change. Also in this case, as shown in FIG. 4, on / off of the switching elements Q1 to Q6 corresponding to the high / low of the control signals S1 to S6 corresponds to the high / low of the determination signals D1 to D6. In FIG. 10, the determination signals D0 and D7 in a state where the current path is interrupted as described above are not shown.

次に図11〜図13は、図10と同様の時間幅(0.4ms)において、インバータ回路10の入力側の正負の直流電圧Vd+、Vd−と、モータ12に供給される電圧Vu、Vv、Vwと、制御信号S1〜S3と、判定信号D1〜D3との対応関係を示すものである。このうち、図11は、u相の電圧Vuと判定信号D1との関係に着目した図であり、D1=Hとなる初期の期間Taにおいて、Vu=Vd+の関係を満たすことがわかる。このとき、Vv=Vd−の関係も満たしているので、Vu―Vvの演算に基づき、入力電圧Vinを推定できることを意味する。なお、電圧Vvを電圧Vwに置き換えても同様である。   Next, FIGS. 11 to 13 show positive and negative DC voltages Vd + and Vd− on the input side of the inverter circuit 10 and voltages Vu and Vv supplied to the motor 12 in the same time width (0.4 ms) as FIG. , Vw, the control signals S1 to S3, and the determination signals D1 to D3. Among these, FIG. 11 is a diagram focusing on the relationship between the u-phase voltage Vu and the determination signal D1, and it can be seen that the relationship Vu = Vd + is satisfied in the initial period Ta where D1 = H. At this time, the relationship Vv = Vd− is also satisfied, which means that the input voltage Vin can be estimated based on the calculation of Vu−Vv. The same applies when the voltage Vv is replaced with the voltage Vw.

また、図12は、v相の電圧Vvと判定信号D2との関係に着目した図であり、D2=Hとなる初期の期間Tbにおいて、Vv=Vd+の関係を満たすことがわかる。このとき、Vw=Vd−の関係も満たしているので、Vv―Vwの演算に基づき、入力電圧Vinを推定できることを意味する。なお、電圧Vwを電圧Vuに置き換えても同様である。さらに、図13は、w相の電圧Vwと判定信号D3との関係に着目した図であり、D3=Hとなる初期の期間Tcにおいて、Vw=Vd+の関係を満たすことがわかる。このとき、Vu=Vd−の関係も満たしているので、Vw―Vuの演算に基づき、入力電圧Vinを推定できることを意味する。なお、電圧Vuを電圧Vvに置き換えても同様である。以上の図11〜図13のシミュレーション波形により、図6の電圧モニタ部22の構成例(特に減算部40)の妥当性が判断できる。   FIG. 12 is a diagram focusing on the relationship between the v-phase voltage Vv and the determination signal D2, and it can be seen that the relationship Vv = Vd + is satisfied in the initial period Tb in which D2 = H. At this time, the relationship of Vw = Vd− is also satisfied, which means that the input voltage Vin can be estimated based on the calculation of Vv−Vw. The same applies when the voltage Vw is replaced with the voltage Vu. Further, FIG. 13 is a diagram focusing on the relationship between the w-phase voltage Vw and the determination signal D3, and it can be seen that the relationship of Vw = Vd + is satisfied in the initial period Tc in which D3 = H. At this time, the relationship of Vu = Vd− is also satisfied, which means that the input voltage Vin can be estimated based on the calculation of Vw−Vu. The same applies when the voltage Vu is replaced with the voltage Vv. The validity of the configuration example (particularly the subtraction unit 40) of the voltage monitoring unit 22 in FIG. 6 can be determined from the simulation waveforms in FIGS.

次に図14〜図16、図18〜図20は、図10と同様の時間幅(0.4ms)において、インバータ回路10の入力電流Iinと、モータ12に供給される電流Iu、Iv、Iw及びそれらの和(Iv+Iw、Iw+Iu、Iu+Iv)と、制御信号S1〜S6と、判定信号D1〜D6との対応関係を示すものである。なお、図14〜図16、図18〜図20の上段には、入力電流Iinのシミュレーション波形と各々の電流Iu、Iv、Iw、Iv+Iw、Iw+Iu、Iu+Ivのシミュレーション波形を重ねて示している。また、図14、15、16は、この順に図4の状態1、2、3(図8の上側の3個のマルチプレクサ52)に対応し、図18、19、20は、この順に図4の状態4、5、6(図8の下側3個のマルチプレクサ52)に対応する。   Next, FIGS. 14 to 16 and FIGS. 18 to 20 show the input current Iin of the inverter circuit 10 and the currents Iu, Iv, Iw supplied to the motor 12 in the same time width (0.4 ms) as FIG. And their sums (Iv + Iw, Iw + Iu, Iu + Iv), the control signals S1 to S6, and the determination signals D1 to D6. 14 to 16 and 18 to 20, the simulation waveform of the input current Iin and the simulation waveforms of the respective currents Iu, Iv, Iw, Iv + Iw, Iw + Iu, and Iu + Iv are shown superimposed. 14, 15, and 16 correspond to states 1, 2, and 3 in FIG. 4 in this order (the three multiplexers 52 on the upper side in FIG. 8), and FIGS. 18, 19, and 20 correspond to FIG. It corresponds to states 4, 5, and 6 (the lower three multiplexers 52 in FIG. 8).

図14は、u相の電流Iuと判定信号D1との関係に着目した図であり、D1=Hとなる初期の期間Tdにおいて、Iu=Iinの関係を満たすことがわかる。すなわち、電流Iuの値を用いて入力電流Iinを推定できることを意味する。図15は、v相の電流Ivと判定信号D2との関係に着目した図であり、D2=Hとなる初期の期間Teにおいて、Iv=Iinの関係を満たすことがわかる。すなわち、電流Ivの値を用いて入力電流Iinを推定できることを意味する。図16は、w相の電流Iwと判定信号D3との関係に着目した図であり、D3=Hとなる初期の期間Tfにおいて、Iw=Iinの関係を満たすことがわかる。すなわち、電流Iwの値を用いて入力電流Iinを推定できることを意味する。   FIG. 14 is a diagram focusing on the relationship between the u-phase current Iu and the determination signal D1, and it can be seen that the relationship of Iu = Iin is satisfied in the initial period Td in which D1 = H. That is, it means that the input current Iin can be estimated using the value of the current Iu. FIG. 15 is a diagram focusing on the relationship between the v-phase current Iv and the determination signal D2, and it can be seen that the relationship Iv = Iin is satisfied in the initial period Te in which D2 = H. That is, it means that the input current Iin can be estimated using the value of the current Iv. FIG. 16 is a diagram focusing on the relationship between the w-phase current Iw and the determination signal D3, and it can be seen that the relationship of Iw = Iin is satisfied in the initial period Tf in which D3 = H. That is, it means that the input current Iin can be estimated using the value of the current Iw.

図14〜図16に関連して、図17には、より長い時間範囲(10ms)において、3相の電流Iu、Iv、Iwの各シミュレーション波形とインバータ回路10の入力電流Iinのシミュレーション波形とを重ねて示している。電流Iu、Iv、Iwについては、緩やかに変化する正弦波に近いのに対し、入力電流Iinについては、PWM波の制御に基づいて図14〜図16と同様の短期的な変動が現れるとともに、その短期的な変動の包絡線が電流Iu、Iv、Iwの各正弦波に沿っている様子がわかる。   In relation to FIGS. 14 to 16, FIG. 17 shows simulation waveforms of the three-phase currents Iu, Iv, and Iw and a simulation waveform of the input current Iin of the inverter circuit 10 in a longer time range (10 ms). It is shown repeatedly. The currents Iu, Iv, and Iw are close to a slowly changing sine wave, while the input current Iin has short-term fluctuations similar to those shown in FIGS. It can be seen that the short-term fluctuation envelopes are along the sine waves of the currents Iu, Iv, and Iw.

図18は、v相の電流Ivとw相の電流Iwの和Iv+Iwと、判定信号D4との関係に着目した図であり、D4=Hとなる初期の期間Tgにおいて、Iv+Iw=Iinの関係を満たすことがわかる。すなわち、上記電流の和Iv+Iwの値を用いて入力電流Iinを推定できることを意味する。図19は、w相の電流Iwとu相の電流Iuの和Iw+Iuと、判定信号D5との関係に着目した図であり、D5=Hとなる初期の期間Thにおいて、Iw+Iu=Iinの関係を満たすことがわかる。すなわち、上記電流の和Iw+Iuの値を用いて入力電流Iinを推定できることを意味する。図20は、u相の電流Iuとv相の電流Ivの和Iu+Ivと、判定信号D6との関係に着目した図であり、D6=Hとなる初期の期間Tiにおいて、Iu+Iv=Iinの関係を満たすことがわかる。すなわち、上記電流の和Iu+Ivの値を用いて入力電流Iinを推定できることを意味する。   FIG. 18 is a diagram focusing on the relationship between the sum Iv + Iw of the v-phase current Iv and the w-phase current Iw and the determination signal D4. In the initial period Tg where D4 = H, the relationship of Iv + Iw = Iin You can see that it meets. That is, it means that the input current Iin can be estimated using the value of the current sum Iv + Iw. FIG. 19 is a diagram focusing on the relationship between the sum Iw + Iu of the w-phase current Iw and the u-phase current Iu and the determination signal D5. In the initial period Th in which D5 = H, the relationship of Iw + Iu = Iin You can see that it meets. That is, it means that the input current Iin can be estimated using the value of the sum of currents Iw + Iu. FIG. 20 is a diagram focusing on the relationship between the sum Iu + Iv of the u-phase current Iu and the v-phase current Iv and the determination signal D6. In the initial period Ti where D6 = H, the relationship of Iu + Iv = Iin is shown. You can see that it meets. That is, it means that the input current Iin can be estimated using the value of the current sum Iu + Iv.

図18〜図20に関連して、図21には、図17と同様の長い時間範囲(10ms)において、3相の電流の和Iv+Iw、Iw+Iu、Iu+Ivの各シミュレーション波形とインバータ回路10の入力電流Iinのシミュレーション波形とを重ねて示している。この場合において、上記電流の和Iv+Iw、Iw+Iu、Iu+Iv及び入力電流Iinの各波形の状況は、図17で説明した通りであることがわかる。以上のように、図14〜図21のシミュレーション波形により、図8の電流モニタ部23の構成例の妥当性が判断できる。   In relation to FIGS. 18 to 20, FIG. 21 shows simulation waveforms of the sums Iv + Iw, Iw + Iu, and Iu + Iv of the three-phase currents and the input current of the inverter circuit 10 in the long time range (10 ms) similar to FIG. The simulation waveform of Iin is shown superimposed. In this case, it can be seen that the states of the waveforms of the current sums Iv + Iw, Iw + Iu, Iu + Iv, and input current Iin are as described in FIG. As described above, the validity of the configuration example of the current monitor unit 23 in FIG. 8 can be determined from the simulation waveforms in FIGS. 14 to 21.

以上説明したように、本実施形態の構成は、インバータ回路10の入力側に設けた電圧検知部及び電流検知部の故障対策として有効な代替手段になる。この場合、図1の入力電圧電流推定部14では、電圧推定値V1及び電流推定値I1を独立に生成することができるので、インバータ回路10の入力側の電圧検知部及び電流検知部のうち、一方のみが故障したとき、あるいは両方が故障したときのいずれであっても対応可能となる。また、インバータ回路10の入力側に電圧検知部及び電流検知部が設けられない構成であっても、本実施形態の電圧電流検出装置を取り付けることで、電力変換装置において、インバータ回路10の入力側の電圧検出機能と電流検出機能を付加することが可能となる。   As described above, the configuration of the present embodiment is an effective alternative as a countermeasure against a failure of the voltage detection unit and the current detection unit provided on the input side of the inverter circuit 10. In this case, since the input voltage / current estimation unit 14 of FIG. 1 can independently generate the voltage estimation value V1 and the current estimation value I1, among the voltage detection unit and the current detection unit on the input side of the inverter circuit 10, It is possible to cope with either one of the failure or both failure. Even if the voltage detection unit and the current detection unit are not provided on the input side of the inverter circuit 10, the input side of the inverter circuit 10 can be provided in the power converter by attaching the voltage / current detection device of this embodiment. It is possible to add a voltage detection function and a current detection function.

以上、本発明の好適な実施形態について説明したが、本発明を適用した電力変換装置(及び電圧電流検出装置、電圧検出装置)は、多様な用途に利用することができる。例えば、電気自動車、電動バイク、電車などの移動体、ブロワ、FA装置、加工装置等の産業用途、昇降機、空調装置等の利用分野において、磁石磁束の変動を補償する構成を備えた電力変換装置や、それ以外の多様な電圧電流検出装置及び電圧検出装置に対して本発明を適用することができる。   As mentioned above, although preferred embodiment of this invention was described, the power converter device (and voltage current detection apparatus, voltage detection apparatus) to which this invention is applied can be utilized for various uses. For example, a power conversion device having a configuration that compensates for fluctuations in magnetic flux in industrial fields such as electric vehicles, electric motorcycles, trains, etc., industrial applications such as blowers, FA devices, processing devices, elevators, air conditioners, etc. In addition, the present invention can be applied to various other voltage / current detection devices and voltage detection devices.

10…インバータ回路
11…電流検知部
12…モータ
13…分圧回路
14…入力電圧電流推定部
20…制御状態判定部
21…クロック発生部
22…電圧モニタ部
23…電流モニタ部
24…電圧補正部
25…電流補正部
30…コンパレータ
31…ANDゲート
40…減算部
41…反転部
42、52…マルチプレクサ
43、51、53…加算部
44…信号ホールド部
La、Lb…配線(インバータの入力側)
Lu、Lv、Lw…配線(インバータの出力側)
Vin…入力電圧
Vd+…正の直流電圧
Vd−…負の直流電圧
Iin…入力電流
Vu、Vv、Vw…三相交流の電圧
Iu、Iv、Iw…三相交流の電流
VDu、VDv、VDw…分圧電圧
V1…電圧推定値
V1a…直流電圧値
I1…電流推定値
I1a…直流電流値
Q1〜Q6…スイッチング素子
S1〜S6…制御信号
D0〜D7…判定信号
SIu、SIv、SIw…電流検知信号
DESCRIPTION OF SYMBOLS 10 ... Inverter circuit 11 ... Current detection part 12 ... Motor 13 ... Voltage dividing circuit 14 ... Input voltage current estimation part 20 ... Control state determination part 21 ... Clock generation part 22 ... Voltage monitor part 23 ... Current monitor part 24 ... Voltage correction part 25 ... Current correction unit 30 ... Comparator 31 ... AND gate 40 ... Subtraction unit 41 ... Inversion unit 42, 52 ... Multiplexer 43, 51, 53 ... Addition unit 44 ... Signal hold unit La, Lb ... Wiring (input side of inverter)
Lu, Lv, Lw ... wiring (inverter output side)
Vin ... Input voltage Vd + ... Positive DC voltage Vd -... Negative DC voltage Iin ... Input currents Vu, Vv, Vw ... Three-phase AC voltages Iu, Iv, Iw ... Three-phase AC currents VDu, VDv, VDw ... min Voltage V1 ... Voltage estimation value V1a ... DC voltage value I1 ... Current estimation value I1a ... DC current values Q1-Q6 ... Switching elements S1-S6 ... Control signals D0-D7 ... Determination signals SIu, SIv, SIw ... Current detection signal

Claims (6)

複数のスイッチング素子の制御に応じて直流の入力電圧及び入力電流を交流の出力電圧及び出力電流に変換して負荷に供給するインバータ回路における電圧を検出する電圧検出装置であって、
前記インバータ回路の出力側と前記負荷の間に接続される複数の配線の電圧に基づいて前記複数のスイッチング素子の制御状態を判定し、判定結果に応じて前記複数の配線の電圧のうちの高電位と低電位の差である直流電圧値を求め、当該直流電圧値に基づいて前記入力電圧を推定可能であることを特徴とする電圧検出装置。
A voltage detection device that detects a voltage in an inverter circuit that converts a DC input voltage and input current into an AC output voltage and output current and supplies the load to a load in accordance with control of a plurality of switching elements,
The control state of the plurality of switching elements is determined based on the voltages of the plurality of wirings connected between the output side of the inverter circuit and the load, and the higher of the voltages of the plurality of wirings according to the determination result A voltage detection apparatus characterized in that a DC voltage value which is a difference between a potential and a low potential is obtained, and the input voltage can be estimated based on the DC voltage value.
前記複数の配線の電圧に基づいて、前記複数のスイッチング素子のそれぞれが導通するタイミングを示す複数の判定信号を出力する制御状態判定部を備えることを特徴とする請求項1に記載の電圧検出装置。   The voltage detection device according to claim 1, further comprising: a control state determination unit that outputs a plurality of determination signals indicating timings at which the plurality of switching elements are turned on based on voltages of the plurality of wirings. . 前記複数の判定信号に基づき、前記複数の配線の電圧のうちの前記高電位及び前記低電位の組合せを選択し、前記高電位から前記低電位を減算して前記直流電圧値を出力する電圧モニタ部を更に備えることを特徴とする請求項2に記載の電圧検出装置。   A voltage monitor that selects a combination of the high potential and the low potential from the voltages of the plurality of wirings based on the plurality of determination signals and subtracts the low potential from the high potential to output the DC voltage value The voltage detection apparatus according to claim 2, further comprising a unit. 前記インバータ回路は三相交流の前記出力電圧及び前記出力電流を前記負荷に供給し、前記複数の配線は三相交流の各相の電圧及び電流が供給される3本の配線であることを特徴とする請求項1から3のいずれか1項に記載の電圧検出装置。   The inverter circuit supplies the output voltage and the output current of a three-phase AC to the load, and the plurality of wirings are three wirings to which a voltage and a current of each phase of the three-phase AC are supplied. The voltage detection device according to any one of claims 1 to 3. 複数のスイッチング素子の制御に応じて直流の入力電圧及び入力電流を交流の出力電圧及び出力電流に変換して負荷に供給するインバータ回路における電圧及び電流を検出する電圧電流検出装置であって、
前記インバータ回路の出力側と前記負荷の間に接続される複数の配線の電圧に基づいて前記複数のスイッチング素子の制御状態を判定し、判定結果に応じて前記複数の配線の電圧のうちの高電位と低電位の差である直流電圧値を求めるとともに、前記判定結果と前記複数の配線の電流を検知する電流検知部の電流検知信号とに基づき、前記複数の配線の電流を直流に変換した直流電流値を求め、前記直流電圧値及び前記直流電流値に基づいて前記入力電圧及び前記入力電流を推定可能であることを特徴とする電圧電流検出装置。
A voltage / current detection device that detects a voltage and a current in an inverter circuit that converts a DC input voltage and an input current into an AC output voltage and an output current and supplies them to a load according to control of a plurality of switching elements,
The control state of the plurality of switching elements is determined based on the voltages of the plurality of wirings connected between the output side of the inverter circuit and the load, and the higher of the voltages of the plurality of wirings according to the determination result A DC voltage value that is a difference between a potential and a low potential is obtained, and the currents of the plurality of wirings are converted to direct current based on the determination result and a current detection signal of a current detection unit that detects currents of the plurality of wirings. A voltage-current detection device characterized in that a DC current value can be obtained and the input voltage and the input current can be estimated based on the DC voltage value and the DC current value.
前記複数の配線の電圧に基づいて、前記複数のスイッチング素子のそれぞれが導通するタイミングを示す複数の判定信号を出力する制御状態判定部と、
前記複数の判定信号に基づき、前記複数の電流検知信号のうち前記負荷に流れ込む方向又は前記負荷から流れ出る方向の電流値の和を前記直流電流値として出力する電流モニタ部と、
を更に備えることを特徴とする請求項5に記載の電圧電流検出装置。
Based on the voltages of the plurality of wirings, a control state determination unit that outputs a plurality of determination signals indicating the timing at which each of the plurality of switching elements is conducted,
Based on the plurality of determination signals, a current monitoring unit that outputs a sum of current values in a direction flowing into the load or a direction flowing out from the load among the plurality of current detection signals as the DC current value;
The voltage / current detection device according to claim 5, further comprising:
JP2014070323A 2014-03-28 2014-03-28 Voltage detection device and voltage/current detection device Pending JP2015192578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014070323A JP2015192578A (en) 2014-03-28 2014-03-28 Voltage detection device and voltage/current detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014070323A JP2015192578A (en) 2014-03-28 2014-03-28 Voltage detection device and voltage/current detection device

Publications (1)

Publication Number Publication Date
JP2015192578A true JP2015192578A (en) 2015-11-02

Family

ID=54426687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014070323A Pending JP2015192578A (en) 2014-03-28 2014-03-28 Voltage detection device and voltage/current detection device

Country Status (1)

Country Link
JP (1) JP2015192578A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079299A1 (en) * 2016-10-26 2018-05-03 日立オートモティブシステムズ株式会社 Power conversion device
WO2021001966A1 (en) * 2019-07-03 2021-01-07 三菱電機株式会社 Inverter device, air conditioner, and method for controlling inverter device
CN112506731A (en) * 2020-11-18 2021-03-16 广东电网有限责任公司广州供电局 Design method of power distribution switch simulation interface device
WO2021193278A1 (en) * 2020-03-24 2021-09-30 株式会社デンソー Power conversion system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079299A1 (en) * 2016-10-26 2018-05-03 日立オートモティブシステムズ株式会社 Power conversion device
JPWO2018079299A1 (en) * 2016-10-26 2019-07-11 日立オートモティブシステムズ株式会社 Power converter
WO2021001966A1 (en) * 2019-07-03 2021-01-07 三菱電機株式会社 Inverter device, air conditioner, and method for controlling inverter device
JPWO2021001966A1 (en) * 2019-07-03 2021-11-04 三菱電機株式会社 Inverter device, air conditioner and control method of inverter device
JP7080403B2 (en) 2019-07-03 2022-06-03 三菱電機株式会社 Inverter device, air conditioner and control method of inverter device
WO2021193278A1 (en) * 2020-03-24 2021-09-30 株式会社デンソー Power conversion system
CN112506731A (en) * 2020-11-18 2021-03-16 广东电网有限责任公司广州供电局 Design method of power distribution switch simulation interface device

Similar Documents

Publication Publication Date Title
JP5122505B2 (en) Power conversion apparatus and control method thereof
JP5161985B2 (en) Power conversion device and control device for electric power steering
JP5683760B2 (en) Power converter
JP6735827B2 (en) Power converter
JP4556108B2 (en) Control device for power converter
US9130481B2 (en) Power converting appartatus
JP6673186B2 (en) Power converter controller
JP6138276B2 (en) Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator
JPWO2019008676A1 (en) Inverter device and electric power steering device
JP2015192578A (en) Voltage detection device and voltage/current detection device
JP2016158323A (en) Harmonic restraint device with active filter
JP2017534240A (en) Converter and method of operating the converter
US20150180382A1 (en) Motor control device
WO2017168522A1 (en) Power converter
Park et al. Diagnosis and tolerant control methods for an open-switch fault in a Vienna rectifier
JP4884131B2 (en) AC / AC direct converter controller
JP2012157103A (en) Inverter device, fan drive device, compressor drive device and air conditioner
JP2017093073A (en) Power conversion apparatus
JP2002300800A (en) Power converter
JP2018148689A (en) Power converter control device
JP2017028850A (en) Power conversion device
JP2012182874A (en) Motor control device
JP5473071B2 (en) Load control device
JP6157599B2 (en) Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator
WO2017010274A1 (en) Power conversion device and electric power steering device equipped with same