JP2015164047A - 事前充填能力を有するメモリ管理ユニット - Google Patents
事前充填能力を有するメモリ管理ユニット Download PDFInfo
- Publication number
- JP2015164047A JP2015164047A JP2015079036A JP2015079036A JP2015164047A JP 2015164047 A JP2015164047 A JP 2015164047A JP 2015079036 A JP2015079036 A JP 2015079036A JP 2015079036 A JP2015079036 A JP 2015079036A JP 2015164047 A JP2015164047 A JP 2015164047A
- Authority
- JP
- Japan
- Prior art keywords
- tlb
- stream
- address
- virtual address
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6026—Prefetching based on access pattern detection, e.g. stride based prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6028—Prefetching based on hints or prefetch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/654—Look-ahead translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、2011年3月3日に出願された「MEMORY MANAGEMENT UNIT WITH PRE-FILLING CAPABILITY」と題する米国仮出願第61/448,839号の優先権を主張する。
102 仮想アドレス(VA)
104 物理アドレス(PA)
106 ランダムアクセスメモリ(RAM)
108 デマルチプレクサ論理
110 タグ
112 連想メモリ(CAM)
200 TLB
202 仮想アドレス
204 物理アドレス
206 アクティブTLB
208 将来TLB
210 アクション
212 アクション
214 外部ソース
216 ストライド予測子
220 ページテーブルウォーカー
302 デバイス
304 アドレス生成ユニット(AGU)
306 TLB
307 チャネル、共通チャネル
308 メモリ、メモリデバイス
309 需要要求チャネル
310 事前充填要求チャネル
400 システムMMU(SMMU)
402a〜n マルチメディアクライアント、クライアント
404 TLB
406 予測子
408 ページテーブルウォーカー
410 バス
600 デバイス
622 システムインパッケージデバイスまたはシステムオンチップデバイス
626 ディスプレイコントローラ
628 ディスプレイ
630 入力デバイス
632 メモリ
634 コーダ/デコーダ(コーデック)
636 スピーカー
638 マイクロフォン
640 ワイヤレスコントローラ
642 ワイヤレスアンテナ
644 電源
664 デジタル信号プロセッサ(DSP)
Claims (16)
- トランスレーションルックアサイドバッファ(TLB)(206、208)をデータ設定する方法であって、
前記TLBによって変換される第1の仮想アドレス(202)を受信する(502)ステップと、
単一のバーストにおいて、前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの第1のストリームの変換により前記TLBを事前充填する(504)ステップと、
を含み、
前記第1の仮想アドレスは、第1の外部デバイスから受信した第1のヒントアドレス値から導出される、方法。 - トランスレーションルックアサイドバッファ(TLB)(206、208)をデータ設定する方法であって、
前記TLBによって変換される第1の仮想アドレス(202)を受信する(502)ステップと、
単一のバーストにおいて、前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの第1のストリームの変換により前記TLBを事前充填する(504)ステップと、
を含み、
前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの前記第1のストリームは、第1のプログラム可能なストライド値にさらに基づく、方法。 - 前記TLBによって変換される第2の仮想アドレスを受信するステップと、
単一のバーストにおいて、前記第2の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの第2のストリームの変換により前記TLBを事前充填するステップと、
を更に含み、
前記第2のストリームの前記変換により前記TLBを前記事前充填するステップは、前記第1のストリームの前記変換により前記TLBを前記事前充填するステップと同時に実行される、
請求項1または2に記載の方法。 - 前記第1のプログラム可能なストライド値は、ソフトウェアによって動的に決定される、請求項2に記載の方法。
- 前記第1のプログラム可能なストライド値は、所定の定数である、請求項2に記載の方法。
- 前記第1のプログラム可能なストライド値は、TLBミスのパターンを分析することによって決定される、請求項2に記載の方法。
- 前記第1のプログラム可能なストライド値は、外部デバイスから導出されたヒント値に基づく、請求項2に記載の方法。
- 前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの前記第1のストリームは、前記第1の仮想アドレスに隣接することによってさらに特徴付けられる、請求項1または2に記載の方法。
- 前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの前記第1のストリームの変換により前記TLBを前記事前充填するステップは、前記1つまたは複数の事前充填仮想アドレスに対応するアドレス変換の需要要求を前記TLBが受信する前に実行されることによってさらに特徴付けられる、請求項1または2に記載の方法。
- 前記第1の仮想アドレスは前記TLB内でミスを生じさせる、請求項1または2に記載の方法。
- 第1のレートで実行される前記第1のストリームの前記変換による前記TLBの前記事前充填、および第2のレートで実行される前記第2のストリームの前記変換による前記TLBの前記事前充填
をさらに含む、請求項3に記載の方法。 - 前記第1のレートおよび前記第2のレートの比率は、前記第1のストリームに関係する前記TLB内の事前充填エントリの数と前記第2のストリームに関係する前記TLB内の事前充填エントリの数との間の所望のバランスに基づいて決定される、請求項11に記載の方法。
- トランスレーションルックアサイドバッファ(TLB)(206、208)をデータ設定するための装置であって、
前記TLBによって物理アドレス(204)に変換される第1のクライアント(402a)からの第1の仮想アドレス(202)を受信するように構成された論理と、
単一のバーストにおいて、前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの第1のストリームの変換により前記TLBを事前充填するように構成された論理(216、220)と
を含み、
前記第1の仮想アドレスは、第1の外部デバイスから受信した第1のヒントアドレス値から導出される、装置。 - トランスレーションルックアサイドバッファ(TLB)(206、208)をデータ設定するための装置であって、
前記TLBによって物理アドレス(204)に変換される第1のクライアント(402a)からの第1の仮想アドレス(202)を受信するように構成された論理と、
単一のバーストにおいて、前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの第1のストリームの変換により前記TLBを事前充填するように構成された論理(216、220)と
を含み、
前記第1の仮想アドレスから導出された1つまたは複数の事前充填仮想アドレスの前記第1のストリームは、第1のプログラム可能なストライド値にさらに基づく、装置。 - 請求項1から12のいずれか1項に記載の方法を実行するための手段を含む装置。
- 請求項1から12のいずれか1項に記載の方法をコンピュータまたはプロセッサに実行させるための少なくとも1つの命令を含む、コンピュータプログラム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161448839P | 2011-03-03 | 2011-03-03 | |
US61/448,839 | 2011-03-03 | ||
US13/371,506 | 2012-02-13 | ||
US13/371,506 US9092358B2 (en) | 2011-03-03 | 2012-02-13 | Memory management unit with pre-filling capability |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556676A Division JP5731020B2 (ja) | 2011-03-03 | 2012-03-05 | 事前充填能力を有するメモリ管理ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015164047A true JP2015164047A (ja) | 2015-09-10 |
JP6279508B2 JP6279508B2 (ja) | 2018-02-14 |
Family
ID=46754040
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556676A Expired - Fee Related JP5731020B2 (ja) | 2011-03-03 | 2012-03-05 | 事前充填能力を有するメモリ管理ユニット |
JP2015079036A Expired - Fee Related JP6279508B2 (ja) | 2011-03-03 | 2015-04-08 | 事前充填能力を有するメモリ管理ユニット |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556676A Expired - Fee Related JP5731020B2 (ja) | 2011-03-03 | 2012-03-05 | 事前充填能力を有するメモリ管理ユニット |
Country Status (6)
Country | Link |
---|---|
US (1) | US9092358B2 (ja) |
EP (1) | EP2681661B1 (ja) |
JP (2) | JP5731020B2 (ja) |
KR (1) | KR101477086B1 (ja) |
CN (1) | CN103443777B (ja) |
WO (1) | WO2012119148A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9092358B2 (en) * | 2011-03-03 | 2015-07-28 | Qualcomm Incorporated | Memory management unit with pre-filling capability |
US8849731B2 (en) * | 2012-02-23 | 2014-09-30 | Microsoft Corporation | Content pre-fetching for computing devices |
US9378150B2 (en) * | 2012-02-28 | 2016-06-28 | Apple Inc. | Memory management unit with prefetch ability |
US8862764B1 (en) * | 2012-03-16 | 2014-10-14 | Google Inc. | Method and Apparatus for providing Media Information to Mobile Devices |
US10303618B2 (en) * | 2012-09-25 | 2019-05-28 | International Business Machines Corporation | Power savings via dynamic page type selection |
US9015400B2 (en) * | 2013-03-05 | 2015-04-21 | Qualcomm Incorporated | Methods and systems for reducing the amount of time and computing resources that are required to perform a hardware table walk (HWTW) |
US9330026B2 (en) | 2013-03-05 | 2016-05-03 | Qualcomm Incorporated | Method and apparatus for preventing unauthorized access to contents of a register under certain conditions when performing a hardware table walk (HWTW) |
KR102069273B1 (ko) * | 2013-03-11 | 2020-01-22 | 삼성전자주식회사 | 시스템 온 칩 및 그 동작방법 |
EP2972896B1 (en) * | 2013-03-15 | 2018-05-02 | Intel Corporation | Mechanism for facilitating dynamic and efficient management of translation buffer prefetching in software programs at computing systems |
US9606803B2 (en) * | 2013-07-15 | 2017-03-28 | Texas Instruments Incorporated | Highly integrated scalable, flexible DSP megamodule architecture |
US9645934B2 (en) * | 2013-09-13 | 2017-05-09 | Samsung Electronics Co., Ltd. | System-on-chip and address translation method thereof using a translation lookaside buffer and a prefetch buffer |
EP2849071A1 (en) * | 2013-09-16 | 2015-03-18 | ST-Ericsson SA | Pre-fetch in a multi-stage memory management system |
GB2528842B (en) | 2014-07-29 | 2021-06-02 | Advanced Risc Mach Ltd | A data processing apparatus, and a method of handling address translation within a data processing apparatus |
WO2016097794A1 (en) * | 2014-12-14 | 2016-06-23 | Via Alliance Semiconductor Co., Ltd. | Prefetching with level of aggressiveness based on effectiveness by memory access type |
US9792215B2 (en) | 2015-03-28 | 2017-10-17 | Qualcomm Incorporated | Command-driven translation pre-fetch for memory management units |
US9836410B2 (en) * | 2015-04-15 | 2017-12-05 | Qualcomm Incorporated | Burst translation look-aside buffer |
US10037280B2 (en) * | 2015-05-29 | 2018-07-31 | Qualcomm Incorporated | Speculative pre-fetch of translations for a memory management unit (MMU) |
GB2545398B (en) | 2015-12-08 | 2020-02-19 | Advanced Risc Mach Ltd | Advance loading of memory page access data in data processing systems |
US10402332B2 (en) * | 2016-05-24 | 2019-09-03 | Xilinx, Inc. | Memory pre-fetch for virtual memory |
CN107783912A (zh) | 2016-08-26 | 2018-03-09 | 北京中科寒武纪科技有限公司 | 一种支持多数据流的tlb装置和tlb模块的更新方法 |
US20180173631A1 (en) * | 2016-12-21 | 2018-06-21 | Qualcomm Incorporated | Prefetch mechanisms with non-equal magnitude stride |
US10417140B2 (en) * | 2017-02-24 | 2019-09-17 | Advanced Micro Devices, Inc. | Streaming translation lookaside buffer |
US10090040B1 (en) | 2017-03-29 | 2018-10-02 | Qualcomm Incorporated | Systems and methods for reducing memory power consumption via pre-filled DRAM values |
US20190012265A1 (en) * | 2017-07-06 | 2019-01-10 | Qualcomm Incorporated | Providing multi-socket memory coherency using cross-socket snoop filtering in processor-based systems |
CN110389911A (zh) * | 2018-04-23 | 2019-10-29 | 珠海全志科技股份有限公司 | 一种设备内存管理单元的预取方法、装置及系统 |
KR102518095B1 (ko) * | 2018-09-12 | 2023-04-04 | 삼성전자주식회사 | 스토리지 장치 및 시스템 |
US11210232B2 (en) | 2019-02-08 | 2021-12-28 | Samsung Electronics Co., Ltd. | Processor to detect redundancy of page table walk |
US11860782B2 (en) * | 2019-08-13 | 2024-01-02 | Neuroblade Ltd. | Compensating for DRAM activation penalties |
US20230401160A1 (en) * | 2022-06-09 | 2023-12-14 | Microsoft Technology Licensing, Llc | Address translation prefetching for input/output devices |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6628294B1 (en) * | 1999-12-31 | 2003-09-30 | Intel Corporation | Prefetching of virtual-to-physical address translation for display data |
JP2006018474A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 先読み制御装置、プロセッサの一時記憶装置へデータの先読みを制御する先読み制御方法およびプログラム |
US20060259735A1 (en) * | 2005-05-12 | 2006-11-16 | International Business Machines Corporation | System and method of improved large page handling in a virtual memory system |
JP2007233615A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | アドレス変換装置 |
JP2008159057A (ja) * | 2006-12-22 | 2008-07-10 | Intel Corp | ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ |
JP2008186457A (ja) * | 2007-01-29 | 2008-08-14 | Internatl Business Mach Corp <Ibm> | ハブ装置、プリフェッチ・モードを選択するための方法、メモリ・システム及びメモリ・サブシステム |
US20080276066A1 (en) * | 2007-05-01 | 2008-11-06 | Giquila Corporation | Virtual memory translation with pre-fetch prediction |
JP2010198342A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Semiconductor Ltd | メモリアクセス判定回路、メモリアクセス判定方法および電子機器 |
WO2011008702A1 (en) * | 2009-07-13 | 2011-01-20 | Apple Inc. | Tlb prefetching |
JP5731020B2 (ja) * | 2011-03-03 | 2015-06-10 | クアルコム,インコーポレイテッド | 事前充填能力を有するメモリ管理ユニット |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6976147B1 (en) | 2003-01-21 | 2005-12-13 | Advanced Micro Devices, Inc. | Stride-based prefetch mechanism using a prediction confidence value |
US20060179236A1 (en) * | 2005-01-13 | 2006-08-10 | Hazim Shafi | System and method to improve hardware pre-fetching using translation hints |
CN100543770C (zh) * | 2006-07-31 | 2009-09-23 | 辉达公司 | 用于gpu中的页映射的专门机制 |
US8296547B2 (en) | 2008-08-27 | 2012-10-23 | International Business Machines Corporation | Loading entries into a TLB in hardware via indirect TLB entries |
US8347039B2 (en) * | 2010-01-08 | 2013-01-01 | International Business Machines Corporation | Programmable stream prefetch with resource optimization |
-
2012
- 2012-02-13 US US13/371,506 patent/US9092358B2/en not_active Expired - Fee Related
- 2012-03-05 KR KR1020137026308A patent/KR101477086B1/ko active IP Right Grant
- 2012-03-05 WO PCT/US2012/027739 patent/WO2012119148A1/en active Application Filing
- 2012-03-05 JP JP2013556676A patent/JP5731020B2/ja not_active Expired - Fee Related
- 2012-03-05 CN CN201280015340.0A patent/CN103443777B/zh not_active Expired - Fee Related
- 2012-03-05 EP EP20120708234 patent/EP2681661B1/en not_active Not-in-force
-
2015
- 2015-04-08 JP JP2015079036A patent/JP6279508B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6628294B1 (en) * | 1999-12-31 | 2003-09-30 | Intel Corporation | Prefetching of virtual-to-physical address translation for display data |
JP2006018474A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 先読み制御装置、プロセッサの一時記憶装置へデータの先読みを制御する先読み制御方法およびプログラム |
US20060259735A1 (en) * | 2005-05-12 | 2006-11-16 | International Business Machines Corporation | System and method of improved large page handling in a virtual memory system |
JP2007233615A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | アドレス変換装置 |
JP2008159057A (ja) * | 2006-12-22 | 2008-07-10 | Intel Corp | ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ |
JP2008186457A (ja) * | 2007-01-29 | 2008-08-14 | Internatl Business Mach Corp <Ibm> | ハブ装置、プリフェッチ・モードを選択するための方法、メモリ・システム及びメモリ・サブシステム |
US20080276066A1 (en) * | 2007-05-01 | 2008-11-06 | Giquila Corporation | Virtual memory translation with pre-fetch prediction |
JP2008282396A (ja) * | 2007-05-01 | 2008-11-20 | Vivante Corp | 先取り予測による仮想メモリ変換 |
JP2010198342A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Semiconductor Ltd | メモリアクセス判定回路、メモリアクセス判定方法および電子機器 |
WO2011008702A1 (en) * | 2009-07-13 | 2011-01-20 | Apple Inc. | Tlb prefetching |
JP2012533135A (ja) * | 2009-07-13 | 2012-12-20 | アップル インコーポレイテッド | Tlbプリフェッチング |
JP5731020B2 (ja) * | 2011-03-03 | 2015-06-10 | クアルコム,インコーポレイテッド | 事前充填能力を有するメモリ管理ユニット |
Non-Patent Citations (4)
Title |
---|
ABHISHEK BHATTACHARJEE: "INTER-CORE COOPERATIVE TLB PREFETCHERS FOR CHIP MULTIPROCESSORS", PROCEEDINGS OF THE FIFTEENTH EDITION OF ASPLOS ON ARCHITECTURAL SUPPORT, JPN5014004663, 1 January 2010 (2010-01-01), US, pages 359, ISSN: 0003700252 * |
ABHISHEK BHATTACHARJEE: "SHARED LAST-LEVEL TLBS FOR CHIP MULTIPROCESSORS", 2011 IEEE 17TH INTERNATIONAL SYMPOSIUM ON HIGH PERFORMANCE COMPUTER ARCHITECTURE, JPN5014004664, 1 February 2011 (2011-02-01), pages 62 - 73, ISSN: 0003700253 * |
CALDER BRAD: "A DECOUPLED PREDICTOR-DIRECTED STREAM PREFETCHING ARCHITECTURE", IEEE TRANSACTIONS ON COMPUTERS, vol. V52 N3, JPN5014004665, 1 March 2003 (2003-03-01), US, pages 260 - 276, ISSN: 0003700254 * |
KANDIRAJU GOKUL B.: "GOING THE DISTANCE FOR TLB PREFETCHING: AN APPLICATION-DRIVEN STUDY", PROCEEDINGS OF THE 29TH INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE (ISCA2002), JPN5014004662, 25 May 2002 (2002-05-25), US, pages 195 - 206, ISSN: 0003700251 * |
Also Published As
Publication number | Publication date |
---|---|
EP2681661A1 (en) | 2014-01-08 |
JP2014507042A (ja) | 2014-03-20 |
KR101477086B1 (ko) | 2014-12-29 |
EP2681661B1 (en) | 2015-05-13 |
KR20130127535A (ko) | 2013-11-22 |
CN103443777A (zh) | 2013-12-11 |
US20120226888A1 (en) | 2012-09-06 |
CN103443777B (zh) | 2016-08-17 |
JP5731020B2 (ja) | 2015-06-10 |
WO2012119148A1 (en) | 2012-09-07 |
JP6279508B2 (ja) | 2018-02-14 |
US9092358B2 (en) | 2015-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6279508B2 (ja) | 事前充填能力を有するメモリ管理ユニット | |
US9141553B2 (en) | High-performance cache system and method | |
US8977819B2 (en) | Prefetch stream filter with FIFO allocation and stream direction prediction | |
KR101483849B1 (ko) | 계층적으로 캐싱되는 프로세서들에서의 조정된 프리페칭 | |
US9274965B2 (en) | Prefetching data | |
KR101361945B1 (ko) | 컴퓨터 스레드들의 이종 리소스들로의 맵핑 | |
US9824013B2 (en) | Per thread cacheline allocation mechanism in shared partitioned caches in multi-threaded processors | |
US9141388B2 (en) | High-performance cache system and method | |
WO2014090087A1 (en) | Translation management instructions for updating address translation data structures in remote processing nodes | |
KR20120024974A (ko) | 스레드 이송 시의 캐시 프리필링 | |
US9946652B2 (en) | Pre-fetch in a multi-stage memory management system | |
US11301250B2 (en) | Data prefetching auxiliary circuit, data prefetching method, and microprocessor | |
JP2018528532A (ja) | 命令符号化に基づくプリフェッチ命令の決定 | |
KR20150079408A (ko) | 데이터 포워딩을 위한 프로세서, 그것의 동작 방법 및 그것을 포함하는 시스템 | |
JP2017191503A (ja) | 演算処理装置、および演算処理装置の制御方法 | |
TWI805831B (zh) | 用於減少由於位址轉譯未命中而引起的流水線停頓的方法、裝置和電腦可讀取媒體 | |
US11249762B2 (en) | Apparatus and method for handling incorrect branch direction predictions | |
CN114925001A (zh) | 处理器、页表预取方法、电子设备 | |
CN115934170A (zh) | 预取方法及装置、预取训练方法及装置、存储介质 | |
CN114218132B (zh) | 信息预取方法、处理器、电子设备 | |
CN114281715A (zh) | 缓存合成预取方法、装置、处理器以及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160523 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6279508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |