JP2015163247A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2015163247A
JP2015163247A JP2015097470A JP2015097470A JP2015163247A JP 2015163247 A JP2015163247 A JP 2015163247A JP 2015097470 A JP2015097470 A JP 2015097470A JP 2015097470 A JP2015097470 A JP 2015097470A JP 2015163247 A JP2015163247 A JP 2015163247A
Authority
JP
Japan
Prior art keywords
data
scenario
led
output
effect control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015097470A
Other languages
Japanese (ja)
Other versions
JP6147801B2 (en
Inventor
良太 坂井
Ryota Sakai
良太 坂井
Original Assignee
株式会社藤商事
Fujishoji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事, Fujishoji Co Ltd filed Critical 株式会社藤商事
Priority to JP2015097470A priority Critical patent/JP6147801B2/en
Publication of JP2015163247A publication Critical patent/JP2015163247A/en
Application granted granted Critical
Publication of JP6147801B2 publication Critical patent/JP6147801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce a processing load of a microcomputer for performance control processing.SOLUTION: A game machine includes: emission drive signal output means (drivers) of a first system and a second system each for outputting an emission drive signal to light-emitting means (an LED or the like) to execute an operation; and performance control means for supply to the emission drive signal output means of the first and second systems. A plurality of driver circuits are included for outputting drive signals to one or more light-emitting means, and serial data from the performance control means are transmitted in parallel to the driver circuits within one system. A slave address designating the driver circuit to acquire emission drive data, a register address designating a register built in the driver circuit and emission drive data designating an emission mode of each of the light-emitting means set to the register designated by the register address are outputted in order for the unit of one transmission. Each driver circuit designated by the slave address acquires the emission drive data in the register designated by the register address.

Description

本発明はパチンコ遊技機などの遊技機に係り、特には遊技機における演出動作等の制御のためのデータ送信動作に関する。   The present invention relates to a gaming machine such as a pachinko gaming machine, and more particularly to a data transmission operation for controlling a rendering operation or the like in the gaming machine.
特許第4613191号公報Japanese Patent No. 4613191
パチンコ遊技機、スロット遊技機等では、LED(Light Emitting Diode)等を用いた発光部による点灯・点滅動作や、遊技盤上に設けた可動体役物の駆動などにより、遊技に付随した演出を行ったり、或いは発光部の点灯・点滅動作により、エラー告知、案内表示等を行うものがある。
発光部や可動体役物の動作のためには、例えば演出制御部として機能するマイクロコンピュータが、LEDドライバ回路などに対し駆動データを供給する。LEDドライバには例えば多数のLEDが接続され、LEDドライバは、各LEDに対し、駆動データに応じた発光駆動電流を流すことで発光動作を実行させる。
In pachinko machines, slot machines, etc., lighting and flashing operations using light emitting parts using LEDs (Light Emitting Diodes), etc., and driving of movable objects provided on the game board, etc. There are some that perform error notification, guidance display, etc. by lighting or blinking operation of the light emitting unit.
For the operation of the light emitting unit and the movable body accessory, for example, a microcomputer functioning as an effect control unit supplies drive data to an LED driver circuit or the like. For example, a large number of LEDs are connected to the LED driver, and the LED driver causes each LED to perform a light emission operation by flowing a light emission drive current according to drive data.
なお上記特許文献1には、演出制御部がLEDドライバに対し、複数のLEDの発光駆動のための駆動データをシリアルデータとして出力し、LEDドライバがシリアルデータをパラレルデータに変換して、接続された各LEDへ電流供給を行う技術が開示されている。   In the above-mentioned patent document 1, the production control unit outputs drive data for light emission driving of a plurality of LEDs to the LED driver as serial data, and the LED driver converts the serial data into parallel data and is connected. Further, a technique for supplying current to each LED is disclosed.
このような遊技機では、本来の遊技動作の制御に加えて多様な演出制御、エラー制御等が行われるが、このため演出制御のためのマイクロコンピュータの制御負荷が増大する傾向にある。
そこで本発明では、演出制御用のマイクロコンピュータ等の制御負荷を軽減することを目的とする。
In such a gaming machine, various presentation control, error control, and the like are performed in addition to the control of the original game operation. For this reason, the control load of the microcomputer for the presentation control tends to increase.
Therefore, an object of the present invention is to reduce the control load of a production control microcomputer or the like.
本発明の遊技機は、遊技状態に応じて発光動作を行う複数の発光手段と、それぞれが、供給された発光駆動データに応じた発光駆動信号を接続された発光手段に出力して該発光手段の発光動作を実行させる、第1系統と第2系統の発光駆動信号出力手段と、上記発光駆動データを含むシリアルデータを上記第1系統と第2系統の発光駆動信号出力手段に供給する演出制御手段とを有する。 The gaming machine according to the present invention includes a plurality of light emitting means for performing a light emitting operation according to a gaming state, and each of which outputs a light emission driving signal corresponding to the supplied light emission driving data to the connected light emitting means. Effect control for supplying the first and second systems of light emission drive signal output means, and serial data including the light emission drive data to the first system and second systems of light emission drive signal output means that having a means.
また上記第1系統及び第2系統の各発光駆動信号出力手段には、それぞれが1又は複数の発光手段に駆動信号を出力する複数のドライバ回路が含まれ、1つの系統内の各ドライバ回路には、上記演出制御手段からの上記シリアルデータが並列に送信される構成とされる。Each of the light emission drive signal output means of the first system and the second system includes a plurality of driver circuits each outputting a drive signal to one or a plurality of light emission means, and each driver circuit in one system includes Is configured such that the serial data from the effect control means is transmitted in parallel.
そして上記演出制御手段は、発光駆動データを取得するドライバ回路を指定するスレーブアドレス、ドライバ回路に内蔵されたレジスタを指定するレジスタアドレス、及びレジスタアドレスで指定されるレジスタに設定される各発光手段の発光態様を指定する発光駆動データを順に、一送信単位づつ出力し、スレーブアドレスによって指定される各ドライバ回路は、レジスタアドレスで指定されるレジスタに発光駆動データを取得する。  The effect control means includes a slave address designating a driver circuit for obtaining light emission drive data, a register address designating a register incorporated in the driver circuit, and each light emitting means set in the register designated by the register address. The light emission drive data designating the light emission mode is sequentially output one transmission unit, and each driver circuit designated by the slave address acquires the light emission drive data in the register designated by the register address.
本発明により演出制御手段による、第1系統、第2系統の発光駆動信号出力手段に対する演出駆動データとしてのシリアルデータの送信処理が効率化され、もって演出制御手段の処理負担を軽減することができる。   According to the present invention, transmission processing of serial data as effect drive data to the light emission drive signal output means of the first system and the second system by the effect control means is made efficient, thereby reducing the processing load of the effect control means. .
本発明の実施の形態のパチンコ遊技機の斜視図である。1 is a perspective view of a pachinko gaming machine according to an embodiment of the present invention. 実施の形態のパチンコ遊技機の盤面の正面図である。It is a front view of the board surface of the pachinko game machine of an embodiment. 実施の形態のパチンコ遊技機の制御構成のブロック図である。It is a block diagram of a control configuration of the pachinko gaming machine of the embodiment. 第1の実施の形態のドライバ部の接続構成のブロック図である。3 is a block diagram of a connection configuration of a driver unit according to the first embodiment. FIG. 第1の実施の形態のドライバ部の内部構成例のブロック図である。It is a block diagram of an example of an internal configuration of a driver unit according to the first embodiment. 実施の形態の主制御メイン処理のフローチャートである。It is a flowchart of the main control main process of an embodiment. 実施の形態の主制御タイマ割込処理のフローチャートである。It is a flowchart of the main control timer interruption process of an embodiment. 実施の形態の演出制御メイン処理のフローチャートである。It is a flowchart of an effect control main process of the embodiment. 実施の形態の演出制御の1msタイマ割込処理のフローチャートである。It is a flowchart of 1 ms timer interruption processing of effect control of an embodiment. 実施の形態の演出制御におけるコマンド解析処理のフローチャートである。It is a flowchart of the command analysis process in presentation control of an embodiment. 実施の形態の演出制御におけるコマンド対応処理のフローチャートである。It is a flowchart of the command corresponding | compatible process in presentation control of embodiment. 実施の形態の演出制御におけるシナリオ登録処理のフローチャートである。It is a flowchart of the scenario registration process in presentation control of an embodiment. 実施の形態の演出制御におけるシナリオ削除処理のフローチャートである。It is a flowchart of the scenario deletion process in presentation control of an embodiment. 実施の形態の演出制御におけるシナリオ更新処理のフローチャートである。It is a flowchart of the scenario update process in presentation control of an embodiment. 実施の形態の演出制御におけるサブシナリオ更新処理のフローチャートである。It is a flowchart of the subscenario update process in presentation control of an embodiment. 実施の形態のシナリオ登録情報、ランプデータ登録情報、モータデータ登録情報の説明図である。It is explanatory drawing of scenario registration information, lamp data registration information, and motor data registration information of embodiment. 実施の形態の音データ登録情報の説明図である。It is explanatory drawing of the sound data registration information of embodiment. 実施の形態のメインシナリオテーブルの説明図である。It is explanatory drawing of the main scenario table of embodiment. 実施の形態のサブシナリオテーブルの説明図である。It is explanatory drawing of the sub scenario table of embodiment. 実施の形態の演出制御におけるLED駆動データ更新処理のフローチャートである。It is a flowchart of the LED drive data update process in presentation control of an embodiment. 第1の実施の形態の演出制御におけるLED出力処理のフローチャートである。It is a flowchart of the LED output process in the production control of the first embodiment. 実施の形態のランプデータの登録情報の説明図である。It is explanatory drawing of the registration information of the lamp data of embodiment. 実施の形態のランプデータ及びマスクデータのアドレステーブルの説明図である。It is explanatory drawing of the address table of the lamp data and mask data of embodiment. 実施の形態のランプデータテーブル及びマスクデータテーブルの説明図である。It is explanatory drawing of the lamp data table and mask data table of embodiment. 実施の形態のランプデータの更新及び出力の説明図である。It is explanatory drawing of the update of lamp data of an embodiment, and an output. 実施の形態のドライバへ送信するシリアルデータの説明図である。It is explanatory drawing of the serial data transmitted to the driver of embodiment. 実施の形態の各チャネルへのシリアルデータ送信の説明図である。It is explanatory drawing of the serial data transmission to each channel of embodiment. 実施の形態の演出制御部のシリアルデータ送信動作の説明図である。It is explanatory drawing of the serial data transmission operation | movement of the production | presentation control part of embodiment. 実施の形態の4ビット点灯データの8ビット変換の説明図である。It is explanatory drawing of 8-bit conversion of the 4-bit lighting data of embodiment. 実施の形態のLEDドライバ初期化処理のフローチャートである。It is a flowchart of the LED driver initialization process of an embodiment. 実施の形態のLEDドライバ初期化処理のフローチャートである。It is a flowchart of the LED driver initialization process of an embodiment. 第2の実施の形態のドライバ部の接続構成のブロック図である。It is a block diagram of the connection structure of the driver part of 2nd Embodiment. 第2の実施の形態のドライバ部の内部構成例のブロック図である。It is a block diagram of an example of an internal configuration of a driver unit according to the second embodiment. 第2の実施の形態の演出制御におけるLED出力処理のフローチャートである。It is a flowchart of the LED output process in the production control of the second embodiment.
以下、本発明に係る遊技機の実施の形態としてパチンコ遊技機を例に挙げ、次の順序で説明する。
<1.パチンコ遊技機の構造>
<2.パチンコ遊技機の制御構成及び第1の実施の形態のドライバ構成>
<3.主制御部の処理>
<4.演出制御部の処理>
[4−1:メイン処理]
[4−2:1msタイマ割込処理]
[4−3:コマンド解析処理]
[4−4:シナリオ登録・削除処理]
[4−5:シナリオ更新処理]
[4−6:LED駆動データ更新処理]
[4−7:第1の実施の形態のLED出力処理]
[4−8:LEDドライバ初期化処理]
<5.第2の実施の形態>
<6.変形例>
Hereinafter, a pachinko gaming machine will be exemplified as an embodiment of a gaming machine according to the present invention, and will be described in the following order.
<1. Pachinko machine structure>
<2. Control configuration of pachinko gaming machine and driver configuration of first embodiment>
<3. Processing of main control unit>
<4. Processing of production control unit>
[4-1: Main processing]
[4-2: 1ms timer interrupt processing]
[4-3: Command analysis processing]
[4-4: Scenario registration / deletion processing]
[4-5: Scenario update processing]
[4-6: LED drive data update process]
[4-7: LED output processing of the first embodiment]
[4-8: LED driver initialization processing]
<5. Second Embodiment>
<6. Modification>
<1.パチンコ遊技機の構造>

まず図1、図2を参照して、本発明の実施の形態としてのパチンコ遊技機1の構成を概略的に説明する。
図1は実施の形態のパチンコ遊技機1の外観を示す正面側の斜視図であり、図2は遊技盤の正面図である。
図1,図2に示すパチンコ遊技機1は、主に「枠部」と「遊技盤部」から成る。
「枠部」は以下説明する前枠2,外枠、ガラス扉5、操作パネル7を有して構成される。「遊技盤部」は図2の遊技盤3から成る。以下の説明上で、「枠部」「枠側」とは前枠2,外枠、ガラス扉5、操作パネル7の総称とする。また「盤部」「盤側」とは遊技盤3を示す。
<1. Pachinko machine structure>

First, with reference to FIG. 1 and FIG. 2, the structure of the pachinko gaming machine 1 as an embodiment of the present invention will be schematically described.
FIG. 1 is a front perspective view showing the appearance of a pachinko gaming machine 1 according to the embodiment, and FIG. 2 is a front view of the game board.
The pachinko gaming machine 1 shown in FIGS. 1 and 2 mainly includes a “frame portion” and a “game board portion”.
The “frame portion” includes a front frame 2, an outer frame 4 , a glass door 5, and an operation panel 7 described below. The “game board part” comprises the game board 3 of FIG. In the following description, “frame part” and “frame side” are a general term for the front frame 2, the outer frame 4 , the glass door 5, and the operation panel 7. “Board” and “board side” indicate the game board 3.
図1に示すようにパチンコ遊技機1は、木製の外枠4の前面に額縁状の前枠2が開閉可能に取り付けられている。図示していないが、この前枠2の裏面には遊技盤収納フレームが形成されており、その遊技盤収納フレーム内に図2に示す遊技盤3が装着される。これにより遊技盤3の表面に形成した遊技領域3aが前枠2の開口部2aから図1の遊技機前面側に臨む状態となる。
なお遊技領域3aの前側には、透明ガラスを支持したガラス扉5が設けられており、遊技領域3aは透明ガラスを介して前面の遊技者側に表出される。
As shown in FIG. 1, the pachinko gaming machine 1 has a frame-shaped front frame 2 attached to the front surface of a wooden outer frame 4 so as to be opened and closed. Although not shown, a game board storage frame is formed on the rear surface of the front frame 2, and the game board 3 shown in FIG. 2 is mounted in the game board storage frame. As a result, the gaming area 3a formed on the surface of the gaming board 3 faces the front side of the gaming machine in FIG.
A glass door 5 supporting transparent glass is provided on the front side of the game area 3a, and the game area 3a is exposed to the player on the front side through the transparent glass.
ガラス扉5は軸支機構6により前枠2に対して開閉可能に取り付けられている。そしてガラス扉5の所定位置に設けられた図示しない扉ロック解除用キーシリンダを操作することで、前枠2に対するガラス扉5のロック状態を解除し、ガラス扉5を前側に開放できる構造とされている。また扉ロック解除用キーシリンダの操作によっては、外枠4に対する前枠2のロック状態も解除可能な構成とされている。
またガラス扉5の前面側には、枠側の発光手段として装飾ランプ20wが各所に設けられている。装飾ランプ20wは、例えばLEDによる発光動作として、演出用の発光動作、エラー告知用の発光動作、動作状態に応じた発光動作などを行う。
The glass door 5 is attached to the front frame 2 by a shaft support mechanism 6 so as to be opened and closed. Then, by operating a door lock release key cylinder (not shown) provided at a predetermined position of the glass door 5, the glass door 5 is unlocked from the front frame 2, and the glass door 5 can be opened to the front side. ing. Further, the lock state of the front frame 2 with respect to the outer frame 4 can be released by operating the door lock releasing key cylinder.
On the front side of the glass door 5, decorative lamps 20w are provided in various places as light emitting means on the frame side. The decorative lamp 20w performs, for example, a light emitting operation for effects, a light emitting operation for error notification, and a light emitting operation according to an operation state as a light emitting operation by an LED.
ガラス扉5の下側には操作パネル7が設けられている。この操作パネル7も、図示しない軸支機構により、前枠2に対して開閉可能とされている。
操作パネル7には、上受け皿ユニット8、下受け皿ユニット9、発射操作ハンドル10が設けられている。
An operation panel 7 is provided below the glass door 5. The operation panel 7 can also be opened and closed with respect to the front frame 2 by a shaft support mechanism (not shown).
The operation panel 7 is provided with an upper tray unit 8, a lower tray unit 9, and a firing operation handle 10.
上受け皿ユニット8には、弾球に供される遊技球を貯留する上受け皿8aが形成されている。下受け皿ユニット9には、上受け皿8aに貯留しきれない遊技球を貯留する下受け皿9aが形成されている。
また上受け皿ユニット8には、上受け皿8aに貯留された遊技球を下受け皿9a側に抜くための球抜きボタン16が設けられている。下受け皿ユニット9には、下受け皿9aに貯留された遊技球を遊技機下方に抜くための球抜きレバー17が設けられている。
また上受け皿ユニット8には、図示しない遊技球貸出装置に対して遊技球の払い出しを要求するための球貸しボタン14と、遊技球貸出装置に挿入した有価価値媒体の返却を要求するためのカード返却ボタン15とが設けられている。
さらに上受け皿ユニット8には、演出スイッチ11、演出ボタン12、十字キー13が設けられている。演出スイッチ11や演出ボタン12は、所定の入力受付期間中に内蔵ランプが点灯されて操作可能となり、その内蔵ランプ点灯時に押下することにより演出に変化をもたらすことができる押しボタンとされる。また十字キー13は遊技者が演出状況に応じた操作や演出設定等のための操作を行う操作子である。
The upper tray unit 8 is formed with an upper tray 8a for storing game balls to be used as bullets. The lower tray unit 9 is formed with a lower tray 9a that stores game balls that cannot be stored in the upper tray 8a.
The upper tray unit 8 is provided with a ball removal button 16 for removing the game balls stored in the upper tray 8a toward the lower tray 9a. The lower tray unit 9 is provided with a ball pulling lever 17 for pulling out the game balls stored in the lower tray 9a below the gaming machine.
Further, the upper tray unit 8 has a ball lending button 14 for requesting a game ball lending device to a game ball lending device (not shown) and a card for requesting the return of the valuable medium inserted in the game ball lending device. A return button 15 is provided.
Further, the upper tray unit 8 is provided with an effect switch 11, an effect button 12, and a cross key 13. The effect switch 11 and the effect button 12 are push buttons that can be operated by turning on the built-in lamp during a predetermined input reception period and can be changed when the built-in lamp is turned on. Further, the cross key 13 is an operator for the player to perform an operation for an operation or an effect setting according to the effect situation.
発射操作ハンドル10は操作パネル7の右端部側に設けられ、遊技者が弾球のために図3に示す発射装置56を作動させる操作子である。
また前枠2の上部の両側と、発射操作ハンドル10の近傍には、演出音を音響出力するスピーカ25が設けられている。
The firing operation handle 10 is provided on the right end side of the operation panel 7 and is an operator for operating the launching device 56 shown in FIG.
In addition, speakers 25 that sound production effects are provided on both sides of the upper portion of the front frame 2 and in the vicinity of the firing operation handle 10.
次に図2を参照して、遊技盤3の構成について説明する。遊技盤3は、略正方形状の木製合板または樹脂板を主体として構成されている。この遊技盤3には、発射された遊技球を案内する球誘導レール31が盤面区画部材として環状に装着されており、この球誘導レール31に取り囲まれた略円形状の領域が遊技領域3aとなっている。   Next, the configuration of the game board 3 will be described with reference to FIG. The game board 3 is mainly composed of a substantially square wooden plywood or resin board. The game board 3 is provided with a ball guide rail 31 for guiding the launched game ball in a ring shape as a board surface partition member, and a substantially circular area surrounded by the ball guide rail 31 is a game area 3a. It has become.
この遊技領域3aの略中央部には、主液晶表示装置32M(LCD:Liquid Crystal Display)が設けられ、また主液晶表示装置32Mの右側には副液晶表示装置32Sが設けられている。
主液晶表示装置32Mでは、後述する演出制御部51の制御の下、背景画像上で、たとえば左、中、右の3つの装飾図柄の変動表示が行われる。また通常演出、リーチ演出、スーパーリーチ演出などの各種の演出画像の表示も行われる。副液晶表示装置32Sも、同様に各種演出に応じた表示が行われる。
A main liquid crystal display device 32M (LCD: Liquid Crystal Display) is provided at a substantially central portion of the game area 3a, and a sub liquid crystal display device 32S is provided on the right side of the main liquid crystal display device 32M.
In the main liquid crystal display device 32M, under the control of the effect control unit 51, which will be described later, for example, three decorative symbols of left, middle and right are displayed in a variable manner on the background image. Various effect images such as a normal effect, a reach effect, and a super reach effect are also displayed. Similarly, the sub liquid crystal display device 32S performs display according to various effects.
また遊技領域3a内には、主液晶表示装置32M及び副液晶表示装置32Sの表示面の周囲を囲むように、センター飾り35Cが設けられている。
センター飾り35Cは、そのデザインにより装飾効果を発揮するだけでなく、周囲の遊技球から主液晶表示装置32M及び副液晶表示装置32Sの表示面を保護する作用を持つ。さらにセンター飾り35Cは、遊技球の打ち出しの強さまたはストローク長による遊技球の流路の左右打ち分けを可能とする部材としても機能する。即ち球誘導レール31を介して遊技領域3a上部に打ち出された遊技球の流下経路は、センター飾り35Cによって分割された左遊技領域3bと右遊技領域3cのいずれかを流下することとなる。いわゆる左打ちの場合、遊技球は左遊技領域3bを流下していき、右打ちの場合、遊技球は右遊技領域3cを流下していく。
A center decoration 35C is provided in the game area 3a so as to surround the display surfaces of the main liquid crystal display device 32M and the sub liquid crystal display device 32S.
The center decoration 35C not only exhibits a decorative effect due to its design, but also has an action of protecting the display surfaces of the main liquid crystal display device 32M and the sub liquid crystal display device 32S from surrounding game balls. Furthermore, the center decoration 35C also functions as a member that enables the right and left shots of the flow path of the game ball depending on the strength or stroke length of the game ball. That is, the flow path of the game ball launched to the upper part of the game area 3a via the ball guide rail 31 flows down either the left game area 3b or the right game area 3c divided by the center decoration 35C. In the case of so-called left hit, the game ball flows down the left game area 3b, and in the case of right hit, the game ball flows down the right game area 3c.
また左遊技領域3bの下方には、左下飾り35Lが設けられ、装飾効果を発揮するとともに左遊技領域3bとしての範囲を規定する。
同様に右遊技領域3cの下方には右下飾り35Rが設けられ、装飾効果を発揮するとともに左遊技領域3bとしての範囲を規定する。
なお、遊技領域3a(左遊技領域3b及び右遊技領域3c)内には、所要各所に釘49や風車47が設けられて遊技球の多様な流下経路を形成する。
また主液晶表示装置32Mの下方にはセンターステージ35Sが設けられており、装飾効果を発揮するとともに、遊技球の遊動領域として機能する。
なお図示していないが、センター飾り35Cには、適所に視覚的演出効果を奏する可動体役物が設けられている。
In addition, a lower left decoration 35L is provided below the left game area 3b to exhibit a decorative effect and define a range as the left game area 3b.
Similarly, a lower right decoration 35R is provided below the right game area 3c, which exhibits a decorative effect and defines a range as the left game area 3b.
In the game area 3a (the left game area 3b and the right game area 3c), nails 49 and windmills 47 are provided at various places to form various flow paths for game balls.
Further, a center stage 35S is provided below the main liquid crystal display device 32M, which exhibits a decorative effect and functions as a play area for a game ball.
Although not shown in the drawing, the center ornament 35C is provided with a movable body accessory that provides a visual effect in an appropriate place.
遊技領域3aの右上縁付近には、複数個のLEDを配置して形成されたドット表示器による図柄表示部33が設けられている。
この図柄表示部33では、所定のドット領域により、第1特別図柄表示部、第2特別図柄表示部、及び普通図柄表示部が形成され、第1特別図柄、第2特別図柄、及び普通図柄のそれぞれの変動表示動作(変動開始および変動停止を一セットする変動表示動作)が行われる。
なお、上述した主液晶表示装置32Mは、図柄表示部33による第1、第2特別図柄の変動表示と時間的に同調して、画像による装飾図柄を変動表示する。
In the vicinity of the upper right edge of the game area 3a, a symbol display unit 33 is provided by a dot display formed by arranging a plurality of LEDs.
In the symbol display unit 33, a first special symbol display unit, a second special symbol display unit, and a normal symbol display unit are formed by a predetermined dot area, and the first special symbol, the second special symbol, and the normal symbol are displayed. Each variation display operation (variation display operation for setting variation start and variation stop as one set) is performed.
The main liquid crystal display device 32M described above variably displays the decorative symbol by the image in time synchronization with the variable display of the first and second special symbols by the symbol display unit 33.
センター飾り35Cの下方には、上始動口41(第1の特別図柄始動口)を有する入賞装置が設けられ、さらにその下方には下始動口42a(第2の特別図柄始動口)を備える普通変動入賞装置42が設けられている。
上始動口41及び下始動口42aの内部には、遊技球の通過を検出する検出センサ(図3に示す上始動口センサ71,下始動口センサ72)が形成されている。
A winning device having an upper start port 41 (first special symbol start port) is provided below the center ornament 35C, and a lower start port 42a (second special symbol start port) is further provided below that. A variable winning device 42 is provided.
Inside the upper start opening 41 and the lower start opening 42a, detection sensors (upper start opening sensor 71 and lower start opening sensor 72 shown in FIG. 3) for detecting the passage of the game ball are formed.
上始動口41は、図柄表示部33における第1特別図柄の変動表示動作の始動条件に係る入賞口で、始動口開閉手段(始動口を開放または拡大可能にする手段)を有しない入賞率固定型の入賞装置となっている。   The upper starting port 41 is a winning port related to the starting condition of the variable display operation of the first special symbol in the symbol display unit 33, and does not have a starting port opening / closing means (means for opening or expanding the starting port). It is a type winning device.
下始動口42aを有する普通変動入賞装置42は、始動口開閉手段により始動口の遊技球の入賞率を変動可能な入賞率変動型の入賞装置として構成されている。即ち下始動口42aを開放または拡大可能にする左右一対の可動翼片(可動部材)42bを備えた、いわゆる電動チューリップ型の入賞装置である。
この普通変動入賞装置42の下始動口42aは、図柄表示部33における第2特別図柄の変動表示動作の始動条件に係る入賞口である。そして、この下始動口42aの入賞率は可動翼片42bの作動状態に応じて変動する。即ち可動翼片42bが開いた状態では、入賞が容易となり、可動翼片42bが閉じた状態では、入賞が困難又は不可能となるように構成されている。
The normal variation winning device 42 having the lower starting port 42a is configured as a winning rate variation type winning device capable of changing the winning rate of the game ball at the starting port by the starting port opening / closing means. That is, it is a so-called electric tulip type winning device including a pair of left and right movable blades (movable members) 42b that can open or enlarge the lower start port 42a.
The lower start opening 42 a of the normal variation winning device 42 is a winning opening relating to the start condition of the variable display operation of the second special symbol in the symbol display unit 33. The winning rate of the lower start port 42a varies depending on the operating state of the movable blade piece 42b. That is, it is configured such that winning is easy when the movable blade piece 42b is open, and winning is difficult or impossible when the movable blade piece 42b is closed.
また普通変動入賞装置42の左右には、一般入賞口43が複数個設けられている。各一般入賞口42の内部には、遊技球の通過を検出する検出センサ(図3に示す一般入賞口センサ74)が形成されている。
また右遊技領域3cの下部側には、遊技球が通過可能なゲート(特定通過領域)からなる普通図柄始動口44が設けられている。この普通図柄始動口44は、図柄表示部33における普通図柄の変動表示動作に係る入賞口であり、その内部には、通過する遊技球を検出するセンサ(図3に示すゲートセンサ73)が形成されている。
In addition, a plurality of general winning ports 43 are provided on the left and right sides of the normal variation winning device 42. A detection sensor (general winning opening sensor 74 shown in FIG. 3) for detecting the passage of the game ball is formed inside each general winning opening 42.
In addition, a normal symbol start port 44 including a gate (specific passage region) through which a game ball can pass is provided on the lower side of the right game region 3c. The normal symbol start port 44 is a winning port relating to the normal symbol variation display operation in the symbol display unit 33, and a sensor (gate sensor 73 shown in FIG. 3) for detecting a passing game ball is formed therein. Has been.
右遊技領域3c内の普通図柄始動口44から普通変動入賞装置42へかけての流下経路途中には第1特別変動入賞装置45(特別電動役物)が設けられている。
第1特別変動入賞装置45は、突没式の開放扉45bにより第1大入賞口45aを閉鎖/開放する構造とされている。また、その内部には第1大入賞口45aへの遊技球の通過を検出するセンサ(図3の第1大入賞口センサ75)が形成されている。
第1大入賞口45aの周囲は、右下飾り35Rが遊技盤3の表面から膨出した状態となっており、その膨出部分の上辺及び開放扉45bの上面が右流下経路3cの下流案内部を形成している。従って、開放扉45bが盤内部側に引き込まれることで、下流案内部に達した遊技球は容易に第1大入賞口45aに入る状態となる。
A first special variable winning device 45 (special electric accessory) is provided along the flow path from the normal symbol starting port 44 to the normal variable winning device 42 in the right game area 3c.
The first special variable winning device 45 is configured to close / open the first big winning opening 45a by a retractable opening door 45b. In addition, a sensor for detecting the passage of the game ball to the first big prize opening 45a (the first big prize port sensor 75 in FIG. 3) is formed inside.
The lower right decoration 35R bulges from the surface of the game board 3 around the first grand prize winning opening 45a, and the upper side of the bulged portion and the upper surface of the open door 45b guide downstream of the right flow path 3c. Forming part. Therefore, when the opening door 45b is drawn into the board, the game ball that has reached the downstream guide portion easily enters the first big winning opening 45a.
また普通変動入賞装置42の下方には、第2特別変動入賞装置46(特別電動役物)が設けられている。第2特別変動入賞装置46は、下部が軸支されて開閉可能な開放扉46bにより、その内側の第2大入賞口46aを閉鎖/開放する構造とされている。また、その内部には第2大入賞口46aへの遊技球の通過を検出するセンサ(図3の第2大入賞口センサ76)が形成されている。
開放扉46bが開かれることで第2大入賞口46aが開放される。この状態では、左遊技領域3b或いは右遊技領域3cを流下してきた遊技球は、高い確率で第2大入賞口50に入ることとなる。
A second special variable winning device 46 (special electric accessory) is provided below the normal variable winning device 42. The second special variable winning device 46 is configured to close / open the second large winning port 46a on the inside by an open door 46b that is pivotally supported at the lower part and can be opened and closed. In addition, a sensor (second big prize port sensor 76 in FIG. 3) for detecting the passage of the game ball to the second big prize port 46a is formed therein.
The second big prize opening 46a is opened by opening the open door 46b. In this state, the game balls that have flowed down the left game area 3b or the right game area 3c will enter the second big prize opening 50 with a high probability.
以上のように盤面の遊技領域には、入賞口として上始動口41、下始動口42a、普通図柄始動口44、第1大入賞口45a、第2大入賞口46a、一般入賞口43が形成されている。
本実施の形態のパチンコ遊技機1においては、これら入賞口のうち、普通図柄始動口44以外の入賞口への入賞があった場合には、各入賞口別に設定された入賞球1個当りの賞球数が遊技球払出装置55(図3参照)から払い出される。
例えば、上始動口41および下始動口42aは3個、第1大入賞口45a、第2大入賞口46aは13個、一般入賞口43は10個などと賞球数が設定されている。
なお、これらの各入賞口に入賞しなかった遊技球は、アウト口48を介して遊技領域3aから排出される。
ここで「入賞」とは、入賞口がその内部に遊技球を取り込んだり、ゲートを遊技球が通過したりすることをいう。実際には入賞口ごとに形成されたセンサ(各入賞検出スイッチ)により遊技球が検出された場合、その入賞口に「入賞」が発生したものとして扱われる。この入賞に係る遊技球を「入賞球」とも称する。
As described above, the upper starting port 41, the lower starting port 42a, the normal symbol starting port 44, the first large winning port 45a, the second large winning port 46a, and the general winning port 43 are formed in the game area of the board as winning ports. Has been.
In the pachinko gaming machine 1 according to the present embodiment, when a winning is made to a winning port other than the normal symbol starting port 44 among these winning ports, per winning ball set for each winning port. The number of prize balls is paid out from the game ball payout device 55 (see FIG. 3).
For example, the upper start opening 41 and the lower start opening 42a are set to three, the first big winning opening 45a and the second big winning opening 46a are set to 13, the general winning opening 43 is set to 10 and the like.
Note that the game balls that have not won the prize holes are discharged from the game area 3 a through the out port 48.
Here, “winning” means that the winning opening takes the game ball inside, or the game ball passes through the gate. Actually, when a game ball is detected by a sensor (each winning detection switch) formed for each winning opening, it is treated that a “winning” has occurred in that winning opening. The game ball related to the winning is also referred to as “winning ball”.
以上のような盤面において、センター飾り35C、左下飾り35L、右下飾り35R、センターステージ35S、第1特別変動入賞装置45、第2特別変動入賞装置46、さらには図示していない可動体役物には、詳細には図示していないが各所に、盤側の発光手段として装飾ランプ20bが設けられている。
装飾ランプ20bは、例えばLEDによる発光動作として、演出用の発光動作、エラー告知用の発光動作、動作状態に応じた発光動作などを行う。
On the board as described above, the center ornament 35C, the lower left ornament 35L, the lower right ornament 35R, the center stage 35S, the first special variable winning device 45, the second special variable winning device 46, and a movable object not shown in the figure. Although not shown in detail, decorative lamps 20b are provided as light emitting means on the panel side at various places.
The decorative lamp 20b performs, for example, a light emitting operation for effects, a light emitting operation for error notification, and a light emitting operation according to the operation state as a light emitting operation by an LED.
<2.パチンコ遊技機の制御構成及び第1の実施の形態のドライバ構成>

次に本実施の形態のパチンコ遊技機1の制御系の構成について説明する。図3はパチンコ遊技機1の内部構成の概略的なブロック図である。
本実施の形態のパチンコ遊技機1は、その制御構成を形成する基板として主に、主制御基板50、演出制御基板51、液晶制御基板52、払出制御基板53、発射制御基板54、電源基板58が設けられている。
<2. Control configuration of pachinko gaming machine and driver configuration of first embodiment>

Next, the configuration of the control system of the pachinko gaming machine 1 according to the present embodiment will be described. FIG. 3 is a schematic block diagram of the internal configuration of the pachinko gaming machine 1.
The pachinko gaming machine 1 of the present embodiment mainly has a main control board 50, an effect control board 51, a liquid crystal control board 52, a payout control board 53, a launch control board 54, and a power supply board 58 as the boards forming the control configuration. Is provided.
主制御基板50は、マイクロコンピュータ等が搭載され、パチンコ遊技機1の遊技動作全般に係る統括的な制御を行う。なお以下では、主制御基板50に搭載されたマイクロコンピュータ等を含めて主制御基板50の構成体を「主制御部50」と表記する。
演出制御基板51は、マイクロコンピュータ等が搭載され、主制御部50から演出制御コマンドを受けて、画像表示、発光、音響出力を用いた各種の演出動作を実行させるための制御を行う。なお以下では、演出制御基板51に搭載されたマイクロコンピュータ等を含めて演出制御基板51の構成体を「演出制御部51」と表記する。
The main control board 50 is equipped with a microcomputer or the like, and performs overall control related to the entire game operation of the pachinko gaming machine 1. In the following description, a component of the main control board 50 including a microcomputer mounted on the main control board 50 is referred to as a “main control unit 50”.
The effect control board 51 is equipped with a microcomputer or the like, and receives an effect control command from the main control unit 50 and performs control for executing various effect operations using image display, light emission, and sound output. Hereinafter, the structure of the effect control board 51 including the microcomputer mounted on the effect control board 51 is referred to as an “effect control unit 51”.
液晶制御基板52はマイクロコンピュータやビデオプロセッサ等が搭載され、演出制御部51からの表示制御コマンドを受けて、主液晶表示装置32M、副液晶表示装置32Sによる表示動作の制御を行う。
なお主液晶表示装置32M、副液晶表示装置32Sによる表示動作の制御を行う液晶制御基板として、主液晶制御基板、副液晶制御基板を独立して設けてもよい。
払出制御基板53は、パチンコ遊技機1に接続された遊技球払出装置55による賞球の払い出し制御を行う。
発射制御基板54は、パチンコ遊技機1に設けられている発射装置56による遊技球の発射動作の制御を行う。
電源基板58は、外部電源(例えばAC24V)からAC/DC変換、さらにはDC/DC変換を行い、各部に動作電源電圧Vccを供給する。なお電源経路の図示は省略している。
The liquid crystal control board 52 is equipped with a microcomputer, a video processor, etc., and receives display control commands from the effect control unit 51 to control display operations by the main liquid crystal display device 32M and the sub liquid crystal display device 32S.
Note that the main liquid crystal control substrate and the sub liquid crystal control substrate may be provided independently as the liquid crystal control substrate for controlling the display operation by the main liquid crystal display device 32M and the sub liquid crystal display device 32S.
The payout control board 53 performs payout control of prize balls by the game ball payout device 55 connected to the pachinko gaming machine 1.
Launch control board 54 controls the firing operation of the game ball by launching apparatus 56 provided in the pachinko game machine 1.
The power supply board 58 performs AC / DC conversion and further DC / DC conversion from an external power supply (for example, AC 24 V), and supplies an operation power supply voltage Vcc to each unit. The power supply path is not shown.
まず主制御部50及びその周辺回路について述べる。
主制御部50は、CPU100(以下「主制御CPU100」と表記)を内蔵したマイクロプロセッサ、ROM101(以下「主制御ROM101」と表記)、RAM102(以下「主制御RAM102」と表記)を搭載し、マイクロコンピュータを構成している。
主制御CPU100は制御プログラムに基づいて、遊技の進行に応じた各種演算及び制御処理を実行する。
主制御ROM101は、主制御CPU100による遊技動作の制御プログラムや、遊技動作制御に必要な種々のデータを記憶する。
主制御RAM102は、主制御CPU100が各種演算処理に使用するワークエリアや、各種入出力データや処理データのバッファ領域として用いられる。
なお図示は省略したが、主制御部50は、各部とのインターフェース回路、特別図柄変動表示に係る抽選用乱数を生成する乱数生成回路、各種の時間計数のためのCTC(Counter Timer Circuit)、主制御CPU100に割込み信号を与える割込コントローラ回路なども備えている。
First, the main controller 50 and its peripheral circuits will be described.
The main control unit 50 includes a microprocessor incorporating a CPU 100 (hereinafter referred to as “main control CPU 100”), a ROM 101 (hereinafter referred to as “main control ROM 101”), and a RAM 102 (hereinafter referred to as “main control RAM 102”). A microcomputer is configured.
The main control CPU 100 executes various calculations and control processes according to the progress of the game based on the control program.
The main control ROM 101 stores a game operation control program by the main control CPU 100 and various data necessary for game operation control.
The main control RAM 102 is used as a work area used by the main control CPU 100 for various arithmetic processing, and as a buffer area for various input / output data and processing data.
Although not shown, the main control unit 50 includes an interface circuit with each unit, a random number generation circuit that generates random numbers for lottery related to special symbol variation display, a CTC (Counter Timer Circuit) for various time counting, An interrupt controller circuit for giving an interrupt signal to the control CPU 100 is also provided.
主制御部50は、上述のように盤面の遊技領域の各入賞手段(上始動口41、下始動口42a、普通図柄始動口44、第1大入賞口45a、第2大入賞口46a、一般入賞口43)に設けられるセンサの検出信号を受信する構成となっている。
即ち、上始動口センサ71、下始動口センサ72、ゲートセンサ73、一般入賞口センサ74、第1大入賞口センサ75、第2大入賞口センサ76のそれぞれの検出信号が主制御部50に供給される。
なお、これらのセンサ(71〜76)は、入球した遊技球を検出する検出スイッチにより構成されるが、具体的にはフォトスイッチや近接スイッチなどの無接点スイッチや、マイクロスイッチなどの有接点スイッチで構成することができる。
As described above, the main control unit 50 receives each winning means in the game area on the board (upper start port 41, lower start port 42a, normal symbol start port 44, first big win port 45a, second big win port 46a, general It is configured to receive a detection signal of a sensor provided at the winning opening 43).
That is, the detection signals of the upper start opening sensor 71, the lower start opening sensor 72, the gate sensor 73, the general winning opening sensor 74, the first large winning opening sensor 75, and the second large winning opening sensor 76 are sent to the main control unit 50. Supplied.
These sensors (71 to 76) are configured by detection switches that detect a game ball that has entered, but specifically, contactless switches such as photoswitches and proximity switches, and contact points such as microswitches. It can consist of switches.
主制御部50は、上始動口センサ71、下始動口センサ72、ゲートセンサ73、一般入賞口センサ74、第1大入賞口センサ75、第2大入賞口センサ76のそれぞれの検出信号の受信に応じて、処理を行う。例えば抽選処理、図柄変動制御、賞球払出制御、演出制御コマンド送信制御、外部データ送信処理などを行う。   The main control unit 50 receives the detection signals of the upper start opening sensor 71, the lower start opening sensor 72, the gate sensor 73, the general winning opening sensor 74, the first large winning opening sensor 75, and the second large winning opening sensor 76. Depending on the process. For example, lottery processing, symbol variation control, prize ball payout control, effect control command transmission control, external data transmission processing, and the like are performed.
また主制御部50には、下始動口42の可動翼片42bを開閉駆動する普通電動役物ソレノイド77が接続され、主制御部50は遊技進行状況に応じて制御信号を送信して普通電動役物ソレノイド77の駆動動作を実行させ、可動翼片42bの開閉動作を実行させる。
さらに、主制御部50には、第1大入賞口45の開放扉45bを開閉駆動する第1大入賞口ソレノイド78と、第2大入賞口46の開放扉46bを開閉駆動する第2大入賞口ソレノイド79が接続されている。主制御部50は、いわゆる大当たり状況に応じて、第1大入賞口ソレノイド78又は第2大入賞口ソレノイド79を駆動制御して、第1大入賞口45又は第2大入賞口46の開放動作を実行させる。
The main control unit 50 is connected to a normal electric accessory solenoid 77 that opens and closes the movable wing piece 42b of the lower start port 42, and the main control unit 50 transmits a control signal according to the progress of the game to perform normal electric operation. The driving operation of the accessory solenoid 77 is executed, and the opening / closing operation of the movable blade piece 42b is executed.
Further, the main control unit 50 has a first grand prize opening solenoid 78 that opens and closes the opening door 45b of the first big prize opening 45 and a second big prize that opens and closes the opening door 46b of the second big prize opening 46. A mouth solenoid 79 is connected. The main control unit 50 drives and controls the first big prize opening solenoid 78 or the second big prize opening solenoid 79 in accordance with the so-called jackpot situation, and opens the first big prize opening 45 or the second big prize opening 46. Is executed.
また主制御部50には、図柄表示部33が接続されており、図柄表示部33に制御信号を送信して、各種図柄表示(LEDの消灯/点灯/点滅)を実行させる。これにより図柄表示部33における第1特別図柄表示部80、第2特別図柄表示部81、普通図柄表示部82での表示動作が実行される。   In addition, a symbol display unit 33 is connected to the main control unit 50, and a control signal is transmitted to the symbol display unit 33 to execute various symbol displays (LED OFF / ON / flashing). Thereby, the display operation in the 1st special symbol display part 80 in the symbol display part 33, the 2nd special symbol display part 81, and the normal symbol display part 82 is performed.
また主制御部50には、枠用外部端子基板57が接続される。主制御部50は、遊技進行に関する情報を、枠用外部端子基板57を介して図示しないホールコンピュータに送信可能となっている。遊技進行に関する情報とは、例えば大当り当選情報、賞球数情報、図柄変動表示実行回数情報などの情報である。ホールコンピュータとは、パチンコホールの遊技機を統括的に管理する管理コンピュータであり、遊技機外部に設置されている。   The main control unit 50 is connected to a frame external terminal board 57. The main control unit 50 can transmit information related to game progress to a hall computer (not shown) via the frame external terminal board 57. The information related to the game progress is information such as jackpot winning information, prize ball number information, symbol variation display execution number information, and the like. The hall computer is a management computer that comprehensively manages pachinko hall gaming machines, and is installed outside the gaming machine.
また主制御部50には、払出制御基板53が接続されている。払出制御基板53には、発射装置56を制御する発射制御基板54と、遊技球の払い出しを行う遊技球払出装置55が接続されている。
主制御部50は、払出制御基板53に対し、払い出しに関する制御コマンド(賞球数を指定する払出制御コマンド)を送信する。払出制御基板53は当該制御コマンドに応じて遊技球払出装置55を制御し、遊技球の払い出しを実行させる。
また払出制御基板53は、主制御部50に対して、払い出し動作状態に関する情報(払出状態信号)を送信可能となっている。主制御部50側では、この払出状態信号によって、遊技球払出装置55が正常に機能しているか否かを監視する。具体的には、賞球の払い出し動作の際に、玉詰まりや賞球の払い出し不足といった不具合が発生したか否かを監視している。
In addition, a payout control board 53 is connected to the main control unit 50. Connected to the payout control board 53 are a launch control board 54 for controlling the launch device 56 and a game ball payout device 55 for paying out game balls.
The main control unit 50 transmits a payout control command (payout control command for designating the number of prize balls) to the payout control board 53. The payout control board 53 controls the game ball payout device 55 in accordance with the control command to cause the game ball to be paid out.
The payout control board 53 can transmit information (payout state signal) regarding the payout operation state to the main control unit 50. The main controller 50 monitors whether or not the game ball payout device 55 is functioning normally based on this payout state signal. Specifically, it is monitored whether or not a problem such as clogged balls or insufficient payout of prize balls has occurred during the prize ball payout operation.
また主制御部50は、特別図柄変動表示に関する情報を含む演出制御コマンドを、演出制御部51に送信する。なお、主制御部50から演出制御部51への演出制御コマンドの送信は一方向通信により実行されるようにしている。これは、外部からの不正行為による不正な信号が演出制御部51を介して主制御部50に入力されることを防止するためである。   The main control unit 50 transmits an effect control command including information related to the special symbol variation display to the effect control unit 51. The transmission of the effect control command from the main control unit 50 to the effect control unit 51 is executed by one-way communication. This is to prevent an unauthorized signal due to an illegal act from the outside from being input to the main control unit 50 via the effect control unit 51.
続いて演出制御部51及びその周辺回路について説明する。
演出制御部51は、CPU200(以下「演出制御CPU200」と表記)を内蔵したマイクロプロセッサ、ROM201(以下「演出制御ROM201」と表記)、RAM202(以下「演出制御RAM202」と表記)を搭載し、マイクロコンピュータを構成している。
演出制御CPU200は演出制御プログラム及び主制御部50から受信した演出制御コマンドに基づいて、各種演出動作のための演算処理や各演出手段の制御を行う。演出手段とは、本実施の形態のパチンコ遊技機1の場合、主液晶表示装置32M、副液晶表示装置32S、装飾ランプ20w、20b、及び図示を省略した可動体役物となる。
演出制御ROM201は、演出制御CPU200による演出動作の制御プログラムや、演出動作制御に必要な種々のデータを記憶する。
演出制御RAM202は、演出制御CPU200が各種演算処理に使用するワークエリアや、テーブルデータ領域、各種入出力データや処理データのバッファ領域などとして用いられる。
なお図示は省略したが、演出制御部51は、各部とのインターフェース回路、演出のための抽選用乱数を生成する乱数生成回路、各種の時間計数のためのCTC、演出制御CPU200に割込み信号を与える割込コントローラ回路、音響演出のための音源ICなども備えている。
この演出制御部51の主な役割は、主制御部50からの演出制御コマンドの受信、演出制御コマンドに基づく演出の選択決定、主液晶表示装置32M、副液晶表示装置32S側への演出制御コマンドの送信、スピーカ45の出力音制御、装飾ランプ20w,20b(LED)の発光制御、可動体役物の動作制御などとなる。
Next, the production control unit 51 and its peripheral circuits will be described.
The effect control unit 51 includes a microprocessor incorporating a CPU 200 (hereinafter referred to as “effect control CPU 200”), a ROM 201 (hereinafter referred to as “effect control ROM 201”), and a RAM 202 (hereinafter referred to as “effect control RAM 202”). A microcomputer is configured.
The effect control CPU 200 performs arithmetic processing for various effect operations and controls each effect means based on the effect control program and the effect control command received from the main control unit 50. In the case of the pachinko gaming machine 1 according to the present embodiment, the effect means are the main liquid crystal display device 32M, the sub liquid crystal display device 32S, the decorative lamps 20w and 20b, and the movable object that is not shown.
The effect control ROM 201 stores a control program of the effect operation by the effect control CPU 200 and various data necessary for effect operation control.
The effect control RAM 202 is used as a work area used by the effect control CPU 200 for various arithmetic processes, a table data area, a buffer area for various input / output data and processing data, and the like.
Although illustration is omitted, the production control unit 51 gives an interrupt signal to the interface circuit with each unit, a random number generation circuit for generating random numbers for lottery for production, CTC for various time counting, and the production control CPU 200. An interrupt controller circuit and a sound source IC for sound production are also provided.
The main roles of the effect control unit 51 are to receive an effect control command from the main control unit 50, to select an effect based on the effect control command, and to provide an effect control command to the main liquid crystal display device 32M and the sub liquid crystal display device 32S. , Output sound control of the speaker 45, light emission control of the decoration lamps 20w and 20b (LED), operation control of the movable body accessory, and the like.
演出制御部51は、主液晶表示装置32M、副液晶表示装置32S側への演出制御コマンドの送信を行うが、その演出制御コマンドは、液晶インターフェース基板66を介して液晶制御基板52に送られる。   The effect control unit 51 transmits an effect control command to the main liquid crystal display device 32M and the sub liquid crystal display device 32S, and the effect control command is sent to the liquid crystal control substrate 52 via the liquid crystal interface substrate 66.
液晶制御基板52は、主液晶表示装置32M及び副液晶表示装置32Sの表示制御を行う。図示していないが、液晶制御基板52には、VDP(Video Display Processor)、画像ROM、VRAM(Video RAM)、液晶制御CPU、液晶制御ROM、液晶制御RAMを備えている。
VDPは、画像展開処理や画像の描画などの映像出力処理全般の制御を行う。
画像ROMには、VDPが画像展開処理を行う画像データ(演出画像データ)が格納されている。
VRAMは、VDPが展開した画像データを一時的に記憶する画像メモリ領域とされる。
液晶制御CPUは、VDPが表示制御を行うために必要な制御データを出力する。
液晶制御ROMには、液晶制御CPUの表示制御動作手順を記述したプログラムやその表示制御に必要な種々のデータが格納される。
液晶制御RAMは、ワークエリアやバッファメモリとして機能する。
The liquid crystal control board 52 performs display control of the main liquid crystal display device 32M and the sub liquid crystal display device 32S. Although not shown, the liquid crystal control board 52 includes a VDP (Video Display Processor), an image ROM, a VRAM (Video RAM), a liquid crystal control CPU, a liquid crystal control ROM, and a liquid crystal control RAM.
The VDP performs overall control of video output processing such as image development processing and image drawing.
The image ROM stores image data (effect image data) on which the VDP performs image expansion processing.
The VRAM is an image memory area that temporarily stores image data developed by the VDP.
The liquid crystal control CPU outputs control data necessary for the VDP to perform display control.
The liquid crystal control ROM stores a program describing the display control operation procedure of the liquid crystal control CPU and various data necessary for the display control.
The liquid crystal control RAM functions as a work area and a buffer memory.
液晶制御基板52は、これらの構成により、演出制御基板51からの演出制御コマンドに基づいて各種の画像データを生成し、主液晶表示装置32M及び副液晶表示装置32Sに出力する。これによって主液晶表示装置32M及び副液晶表示装置32Sにおいて各種の演出画像が表示される。   With these configurations, the liquid crystal control board 52 generates various image data based on the effect control command from the effect control board 51, and outputs it to the main liquid crystal display device 32M and the sub liquid crystal display device 32S. As a result, various effect images are displayed on the main liquid crystal display device 32M and the sub liquid crystal display device 32S.
また演出制御部51は、光演出や音演出の制御を行う。このため演出制御部51には枠ドライバ部61、盤ドライバ部62が接続されている。
枠ドライバ部61は、枠側の装飾ランプ部63のLEDについて発光駆動を行う。なお、装飾ランプ部63とは、図1に示したように枠側に設けられている装飾ランプ20wを総括的に示したものである。
盤ドライバ部62は、盤側の装飾ランプ部64のLEDについて発光駆動を行う。なお、装飾ランプ部64とは、図2に示したように盤側に設けられている装飾ランプ20bを総括的に示したものである。また本実施の形態の場合、盤ドライバ部62は、盤側に形成されている可動体役物を駆動する可動体役物モータ65の駆動も行う。可動体役物モータ65は例えばステッピングモータが用いられる。
The production control unit 51 controls the light production and the sound production. For this reason, a frame driver unit 61 and a panel driver unit 62 are connected to the effect control unit 51.
The frame driver unit 61 performs light emission driving for the LEDs of the decorative lamp unit 63 on the frame side. Note that the decorative lamp portion 63 is a general view of the decorative lamp 20w provided on the frame side as shown in FIG.
The panel driver unit 62 performs light emission driving for the LEDs of the decorative lamp unit 64 on the panel side. In addition, the decorative lamp part 64 is a general view of the decorative lamp 20b provided on the panel side as shown in FIG. In the case of the present embodiment, the panel driver unit 62 also drives the movable body accessory motor 65 that drives the movable body accessory formed on the board side. As the movable body accessory motor 65, for example, a stepping motor is used.
本実施の形態の場合、枠ドライバ部61は第1系統の駆動信号出力手段であり、盤ドライバ部62は第2系統の駆動信号出力手段である。詳しくは図4を用いて後述するが、演出制御部51(演出制御CPU200)は、シリアルデータ送信チャネルch1,ch2を用いて、演出駆動データをシリアルデータとして第1系統及び第2系統の駆動信号出力手段(枠ドライバ部61及び盤ドライバ部62)に供給する。
なおこの例では盤ドライバ部62は、盤側に形成されている可動体役物を駆動する可動体役物モータ65の駆動も行うものとしているが、装飾ランプ部64の各LEDを発光駆動するドライバ部と、可動体役物モータ65を駆動するドライバ部が別体として設けられても良い。
In the case of the present embodiment, the frame driver unit 61 is a first-system drive signal output unit, and the panel driver unit 62 is a second-system drive signal output unit. Although details will be described later with reference to FIG. 4, the effect control unit 51 (effect control CPU 200) uses the serial data transmission channels ch <b> 1 and ch <b> 2 and uses the drive data for the first and second systems with the effect drive data as serial data. The output means (the frame driver unit 61 and the panel driver unit 62) is supplied.
In this example, the board driver unit 62 also drives the movable body accessory motor 65 that drives the movable body accessory formed on the board side. However, each LED of the decorative lamp unit 64 is driven to emit light. The driver unit and the driver unit that drives the movable body accessory motor 65 may be provided separately.
また演出制御部51は、音源ICで発生させた音声信号をスピーカ部59に出力する。スピーカ部59とは、図1で説明したスピーカ25及びそのスピーカの駆動回路(パワーアンプ等)を含んだ部位として示している。演出制御部51は遊技進行状況や主・副液晶表示装置32M、32Sの表示に対応させて、音楽やキャラクタ音声、効果音、メッセージ音等の音声信号をスピーカ部59に出力し、スピーカ25から音響出力させる。   The effect control unit 51 outputs a sound signal generated by the sound source IC to the speaker unit 59. The speaker unit 59 is shown as a part including the speaker 25 described in FIG. 1 and a driving circuit (power amplifier or the like) of the speaker. The production control unit 51 outputs audio signals such as music, character voices, sound effects, and message sounds to the speaker unit 59 in correspondence with the game progress status and the display of the main / sub liquid crystal display devices 32M and 32S. Sound output.
また演出制御部51には、遊技者が操作可能な操作部60が接続され、操作部60からの操作検出信号を受信可能となっている。この操作部60とは、図1で説明した演出スイッチ11、演出ボタン12、十字キー13と、それらの操作検出機構のことである。
演出制御部51は、操作部60からの操作検出信号に応じて、各種演出制御を行うことができる。
The effect control unit 51 is connected to an operation unit 60 that can be operated by the player, and can receive an operation detection signal from the operation unit 60. The operation unit 60 refers to the effect switch 11, the effect button 12, the cross key 13, and the operation detection mechanism thereof described with reference to FIG.
The effect control unit 51 can perform various effect controls according to the operation detection signal from the operation unit 60.
演出制御部51は、主制御部50から送られてくる演出制御コマンドに基づき、あらかじめ用意された複数種類の演出パターンの中から抽選によりあるいは一意に演出パターンを決定し、必要なタイミングで各種演出手段を制御する。これにより、演出パターンに対応する主・副液晶表示装置32M、32Sによる演出画像の表示、スピーカ部59(スピーカ25)からの音の再生、装飾ランプ部63、64(装飾ランプ20w、20b)におけるLEDの点灯点滅駆動、可動体役物モータ65による可動体役物の動作が実現され、時系列的に種々の演出パターンが展開されていく。これにより「演出シナリオ」が実現される。   The production control unit 51 determines a production pattern by lottery or uniquely from a plurality of types of production patterns prepared in advance based on the production control command sent from the main control unit 50, and performs various productions at necessary timing. Control means. Thereby, the display of the effect image by the main / sub liquid crystal display devices 32M and 32S corresponding to the effect pattern, the reproduction of the sound from the speaker unit 59 (the speaker 25), and the decoration lamp units 63 and 64 (the decoration lamps 20w and 20b). LED lighting and blinking drive and the operation of the movable body accessory by the movable body accessory motor 65 are realized, and various production patterns are developed in time series. Thereby, the “production scenario” is realized.
なお演出制御コマンドは、1バイト長のモード(MODE)と、同じく1バイト長のイベント(EVENT)からなる2バイト構成により機能を定義する。
MODEとEVENTの区別を行うために、MODEのBit7はON、EVENTのBit7をOFFとしている。
これらの情報を有効なものとして送信する場合、モード(MODE)およびイベント(EVENT)各々に対応してストローブ信号が出力される。すなわち、主制御CPU100は、送信すべきコマンドがある場合、演出制御部51にコマンドを送信するためのモード(MODE)情報の設定および出力を行い、この設定から所定時間経過後に1回目のストローブ信号の送信を行う。さらに、このストローブ信号の送信から所定時間経過後にイベント(EVENT)情報の設定および出力を行い、この設定から所定時間経過後に2回目のストローブ信号の送信を行う。
ストローブ信号は主制御CPU100により、演出制御CPU200が確実にコマンドを受信することが可能な所定期間アクティブ状態に制御される。
また演出制御部51(演出制御CPU200)は、ストローブ信号の入力に基づいて割込を発生させてコマンド受信割込処理用の制御プログラムを実行し、この割込処理において演出制御コマンドが取得される。
The effect control command defines a function by a 2-byte structure consisting of a 1-byte length mode (MODE) and a 1-byte length event (EVENT).
In order to distinguish between MODE and EVENT, MODE Bit 7 is ON, and EVENT Bit 7 is OFF.
When these pieces of information are transmitted as valid, a strobe signal is output corresponding to each of the mode (MODE) and the event (EVENT). That is, when there is a command to be transmitted, the main control CPU 100 sets and outputs mode (MODE) information for transmitting the command to the effect control unit 51, and the first strobe signal after a predetermined time has elapsed from this setting. Send. Furthermore, event (EVENT) information is set and output after the elapse of a predetermined time from the transmission of the strobe signal, and the second time of the strobe signal is transmitted after the elapse of the predetermined time from this setting.
The strobe signal is controlled by the main control CPU 100 to be in an active state for a predetermined period during which the effect control CPU 200 can reliably receive a command.
The effect control unit 51 (effect control CPU 200) generates an interrupt based on the input of the strobe signal and executes a control program for command reception interrupt processing, and the effect control command is acquired in this interrupt processing. .
続いて、第1の実施の形態としてのドライバ構成を説明する。上述した第1系統及び第2系統の駆動信号出力手段(枠ドライバ部61及び盤ドライバ部62)の構成である。
図4に演出制御部51に接続される枠ドライバ部61、盤ドライバ部62を示した。
Next, the driver configuration as the first embodiment will be described. It is the structure of the drive signal output means (the frame driver unit 61 and the panel driver unit 62) of the first system and the second system described above.
FIG. 4 shows the frame driver unit 61 and the panel driver unit 62 connected to the effect control unit 51.
第1系統の駆動信号出力手段である枠ドライバ部61は、n個のLEDドライバ90が、演出制御CPU200のシリアルデータ出力チャネルch1に対して並列に接続されている。
シリアルデータ出力チャネルch1の信号線としては、リセット信号RESETを供給するリセット信号線、クロック信号CLKを供給するクロック線、演出駆動データとしてのシリアルデータDATAを供給するデータ線、イネーブル信号ENABLEを供給するイネーブル信号線が設けられている。これら各信号線は、それぞれ、枠ドライバ部61を構成するn個のLEDドライバ90に対して各信号を並列に供給するように接続されている。
枠ドライバ部61の各LEDドライバ90には、演出制御CPU200がスレーブアドレスとして用いるデバイスIDが設定されている。即ち個々のLEDドライバ90の識別子である。説明上、仮に、図示のように各LEDドライバ90のデバイスID(スレーブアドレス)をw1〜w(n)と表記する。
In the frame driver unit 61 which is the first-system drive signal output means, n LED drivers 90 are connected in parallel to the serial data output channel ch1 of the effect control CPU 200.
As a signal line of the serial data output channel ch1, a reset signal line for supplying a reset signal RESET, a clock line for supplying a clock signal CLK, a data line for supplying serial data DATA as effect drive data, and an enable signal ENABLE are supplied. An enable signal line is provided. Each of these signal lines is connected so as to supply each signal in parallel to n LED drivers 90 constituting the frame driver unit 61.
In each LED driver 90 of the frame driver unit 61, a device ID used as a slave address by the effect control CPU 200 is set. That is, the identifier of each LED driver 90. For the sake of explanation, the device IDs (slave addresses) of the LED drivers 90 are denoted as w1 to w (n) as illustrated.
また第2系統の駆動信号出力手段である盤ドライバ部62は、m個のLEDドライバ90が、演出制御CPU200のシリアルデータ出力チャネルch2に対して並列に接続されている。
シリアルデータ出力チャネルch2の信号線もチャネルch1と同様、リセット信号RESETを供給するリセット信号線、クロック信号CLKを供給するクロック線、演出駆動データとしてのシリアルデータDATAを供給するデータ線、イネーブル信号ENABLEを供給するイネーブル信号線が設けられている。これら各信号線は、それぞれ、盤ドライバ部62を構成するm個のLEDドライバ90に対して各信号を並列に供給するように接続されている。
盤ドライバ部62の各LEDドライバ90には、演出制御CPU200がスレーブアドレスとして用いるデバイスID(個々のLEDドライバ90の識別子)が設定されている。説明上、仮に、図示のように各LEDドライバ90のデバイスID(スレーブアドレス)をb1〜b(m)と表記する。
In the panel driver unit 62 which is the second-system drive signal output means, m LED drivers 90 are connected in parallel to the serial data output channel ch2 of the effect control CPU 200.
Similarly to channel ch1, the signal line of serial data output channel ch2 is a reset signal line for supplying reset signal RESET, a clock line for supplying clock signal CLK, a data line for supplying serial data DATA as effect drive data, and an enable signal ENABLE. An enable signal line for supplying is provided. Each of these signal lines is connected so as to supply each signal in parallel to m LED drivers 90 constituting the panel driver unit 62.
In each LED driver 90 of the panel driver unit 62, a device ID (identifier of each LED driver 90) used as a slave address by the effect control CPU 200 is set. For the sake of explanation, the device ID (slave address) of each LED driver 90 is represented as b1 to b (m) as shown in the figure.
枠ドライバ部61及び盤ドライバ部62における各LEDドライバ90としては、例えば24チャネルLEDドライバである「LV5236V(三洋半導体株式会社製)」を用いることができ、24個の電流出力端子を備える。従って1つのLEDドライバ90によっては、最大24個の系列のLED駆動電流を出力することができる。具体的には例えば8系列のR(赤)LED駆動電流出力、8系列のG(緑)LED駆動電流出力、8系列のB(青)LED駆動電流出力を行い、8個のフルカラーLEDの発光駆動が可能である。なお、ここでは1つの「系列」とは、1つの電流出力端子に対して接続される1つのLED、又は1つの電流出力端子に対して直列又は並列で接続される複数個のLEDの群を指している。
枠ドライバ部61におけるLEDドライバ90の数nは、枠側に配置されるLED系列数(装飾ランプ20wの系列数)によって決められる。従ってnは1の場合もあるし、2以上の場合もある。枠ドライバ部61は1又は複数のLEDドライバ90を有する。
また盤ドライバ部62におけるLEDドライバ90の数mは、盤側に配置されるLED系列数(装飾ランプ20bの系列数)によって決められる。従ってmは1の場合もあるし、2以上の場合もある。盤ドライバ部62は1又は複数のLEDドライバ90を有する。
As each LED driver 90 in the frame driver unit 61 and the panel driver unit 62, for example, “LV5236V (manufactured by Sanyo Semiconductor Co., Ltd.)” which is a 24-channel LED driver can be used, and 24 current output terminals are provided. Therefore, one LED driver 90 can output a maximum of 24 LED drive currents. Specifically, for example, 8 series of R (red) LED drive current outputs, 8 series of G (green) LED drive current outputs, and 8 series of B (blue) LED drive current outputs, and light emission of 8 full-color LEDs. It can be driven. Here, one “series” means one LED connected to one current output terminal, or a group of a plurality of LEDs connected in series or in parallel to one current output terminal. pointing.
The number n of LED drivers 90 in the frame driver unit 61 is determined by the number of LED series arranged on the frame side (the number of series of decorative lamps 20w). Therefore, n may be 1 or may be 2 or more. The frame driver unit 61 has one or a plurality of LED drivers 90.
Further, the number m of LED drivers 90 in the panel driver unit 62 is determined by the number of LED series (the number of series of decorative lamps 20b) arranged on the panel side. Accordingly, m may be 1 or may be 2 or more. The panel driver unit 62 has one or a plurality of LED drivers 90.
図5AにLEDドライバ90の要部の概略構成例を示す。
LEDドライバ90は、シリアルバスインターフェース91、アドレス設定部92、データバッファ/PWMコントローラ93、D/A変換器94、駆動電流源回路95−1〜95−24を備える。
駆動電流源回路95−1〜95−24は、上記の24系列の駆動電流出力を、それぞれ出力端子96−1〜96−24から行う電流源である
FIG. 5A shows a schematic configuration example of a main part of the LED driver 90.
The LED driver 90 includes a serial bus interface 91, an address setting unit 92, a data buffer / PWM controller 93, a D / A converter 94, and drive current source circuits 95-1 to 95-24.
The drive current source circuits 95-1 to 95-24 are current sources that perform the 24 series drive current outputs from the output terminals 96-1 to 96-24, respectively.
このLEDドライバ90には、シリアルバスインターフェース91に対し、演出制御CPU200からのイネーブル信号ENABLE、クロック信号CLK、シリアルデータDATAが入力される。シリアルバスインターフェース91は、イネーブル信号ENABLEで規定される期間に、クロック信号CLKのタイミングでシリアルデータDATAを取り込む。シリアルバスインターフェース91は、取り込んだシリアルデータをパラレルデータに変換してデータバッファ/PWMコントローラ93に転送する。
なおシリアルデータの形式については図26で後述するが、演出制御CPU200はスレーブアドレスを指定してLED駆動データを送信してくる。
データバッファ/PWMコントローラ93は、シリアルバスインターフェース91から転送されたパラレルデータについて、スレーブアドレス確認を行う。パラレルデータに含まれるスレーブアドレスが、アドレス設定部92に設定された自己のスレーブアドレス(w1〜w(n)、b1〜b(m)のいずれか)と一致していることを確認した場合に、該パラレルデータに含まれるLED駆動データを有効なデータとして、指定されたレジスタに格納する。
The LED driver 90 receives an enable signal ENABLE, a clock signal CLK, and serial data DATA from the effect control CPU 200 with respect to the serial bus interface 91. The serial bus interface 91 takes in the serial data DATA at the timing of the clock signal CLK during the period specified by the enable signal ENABLE. The serial bus interface 91 converts the captured serial data into parallel data and transfers the parallel data to the data buffer / PWM controller 93.
The serial data format will be described later with reference to FIG. 26, but the effect control CPU 200 transmits the LED drive data by designating the slave address.
The data buffer / PWM controller 93 performs slave address confirmation for the parallel data transferred from the serial bus interface 91. When it is confirmed that the slave address included in the parallel data matches the own slave address (either w1 to w (n) or b1 to b (m)) set in the address setting unit 92 The LED drive data included in the parallel data is stored as valid data in a designated register.
データバッファ/PWMコントローラ93は、各系列のLED駆動データを取り込んだら、そのLED駆動データで示された輝度情報(階調値)に応じた値を、24系列の各駆動制御値としてD/A変換器94に出力する。
D/A変換器94は、輝度情報に応じた値をアナログ信号に変換し、各電流源回路95−1〜95−24への制御信号とする。
When the data buffer / PWM controller 93 fetches each series of LED drive data, the data buffer / PWM controller 93 sets the value corresponding to the luminance information (gradation value) indicated by the LED drive data as the 24 series drive control values as D / A. Output to the converter 94.
The D / A converter 94 converts a value corresponding to the luminance information into an analog signal, which is used as a control signal to each of the current source circuits 95-1 to 95-24.
出力端子96−1〜96−24の全部(又は一部)には24系列のLED120が接続される。なお、図は簡略化して1系列の出力端子96に1つのLED120が接続された状態を示しているが、1系列の出力端子96に、複数のLEDが接続される構成(例えば直列接続)も当然あり得る。
各系列(出力端子96−1〜96−24)では、LED120及び抵抗Rの直列接続に対して電源電圧Vccが印加される。電流源回路95−1〜95−24によって各系列のLED120に電流が流され、発光が行われる。
即ち各電流源回路95−1〜95−24は、D/A変換器94から供給された信号に応じた電流量の駆動電流を、対応する系列のLED120に流すように動作する。
24 series of LEDs 120 are connected to all (or part of) the output terminals 96-1 to 96-24. Although the drawing shows a simplified state in which one LED 120 is connected to one series of output terminals 96, a configuration in which a plurality of LEDs are connected to one series of output terminals 96 (for example, series connection) is also possible. Of course this is possible.
In each series (output terminals 96-1 to 96-24), the power supply voltage Vcc is applied to the series connection of the LED 120 and the resistor R. Current is supplied to each series of LEDs 120 by the current source circuits 95-1 to 95-24 to emit light.
That is, each of the current source circuits 95-1 to 95-24 operates so that a drive current having a current amount corresponding to the signal supplied from the D / A converter 94 flows through the corresponding series of LEDs 120.
このようなLED駆動制御を、1つの系列について具体的にいうと、データバッファ/PWMコントローラ93は、当該系列の階調値に応じたパルスデューティに相当するデジタルデータ列をD/A変換器94に出力し、D/A変換器94は、デジタルデータ列をアナログ信号としてのパルス信号に変換して当該系列の電流源回路95に供給する。電流源回路95はパルス信号のH/Lにより出力制御され、例えば0mAと5mAの電流出力を行う。例えばこのような動作で、結果的に階調値に応じた平均電流値となる駆動電流がLED120に流れることとなる。
なお、本実施の形態では、PWM駆動方式により、電流値が例えば0mAと5mAとされ、時間軸方向で(積分的に)階調制御がされるものとしているが、もちろん階調制御はこれに限らず、実際に電流値を階調に応じて変化させても良いことはいうまでもない。デューティ制御であろうと、レベル制御であろうと、あくまでも単位時間あたりの平均電流値が階調に応じたレベルとされることで適切な階調表現が可能となる。
Specifically, such LED drive control is described for one series. The data buffer / PWM controller 93 converts the digital data string corresponding to the pulse duty corresponding to the gradation value of the series to the D / A converter 94. The D / A converter 94 converts the digital data string into a pulse signal as an analog signal and supplies the pulse signal to the current source circuit 95 of the series. The output of the current source circuit 95 is controlled by the H / L of the pulse signal, and for example, outputs currents of 0 mA and 5 mA. For example, in such an operation, a driving current having an average current value corresponding to the gradation value flows to the LED 120 as a result.
In this embodiment, the current value is set to, for example, 0 mA and 5 mA by the PWM driving method, and gradation control is performed (integrally) in the time axis direction. Needless to say, the current value may actually be changed according to the gradation. Regardless of duty control or level control, appropriate gradation expression can be realized by setting the average current value per unit time to a level corresponding to the gradation.
なお、本実施の形態の場合、盤ドライバ部62における一部のLEDドライバ90には、可動体役物を駆動する可動体役物モータ65が接続される。図5Bに、或るLEDドライバ90の出力端子96−1〜96−24の全部(又は一部)に例えばステッピングモータ121が接続された例を示している。図5Bは出力端子96−1〜96−24の部分のみを示しているが、LEDドライバ90の内部構成は図5Aと同様である。
LEDドライバ90は与えられたコマンド(シリアルデータ)によって指示される電流を出力端子96−1〜96−24から出力する回路であることから、ステッピングモータやソレノイド等の物理的可動体駆動デバイスのドライバとしても使用することができる。そこで、一部のLEDドライバ90を図5Bのようにステッピングモータ121のドライバとして用いる。可動体役物の動作は演出シナリオによって細かく設定され、それに応じて演出制御部51は駆動方向や駆動量などを制御するわけであるが、盤ドライバ部62におけるLEDドライバ90を利用して可動体役物を駆動することで、装飾ランプ部64の各装飾ランプ(LED20b)とともにシリアルデータによる可動体役物制御が可能となり、制御処理及び構成が効率化できる。
なお、1つのLEDドライバ90において、一部の出力端子がLED駆動に用いられ、他の一部の出力端子がステッピングモータやソレノイド等の駆動に用いられるという手法を採っても良い。
In the case of the present embodiment, a movable body accessory motor 65 that drives the movable body accessory is connected to some of the LED drivers 90 in the panel driver unit 62. FIG. 5B shows an example in which, for example, the stepping motor 121 is connected to all (or a part) of the output terminals 96-1 to 96-24 of a certain LED driver 90. 5B shows only the portions of the output terminals 96-1 to 96-24, but the internal configuration of the LED driver 90 is the same as that of FIG. 5A.
The LED driver 90 is a circuit that outputs a current instructed by a given command (serial data) from the output terminals 96-1 to 96-24, and thus a driver for a physically movable body driving device such as a stepping motor or a solenoid. Can also be used. Therefore, some LED drivers 90 are used as drivers for the stepping motor 121 as shown in FIG. 5B. The operation of the movable body accessory is finely set according to the production scenario, and the production control unit 51 controls the driving direction, the driving amount, and the like accordingly. The movable body is operated using the LED driver 90 in the panel driver unit 62. By driving the accessory, the movable object accessory can be controlled by serial data together with each decoration lamp (LED 20b) of the decoration lamp unit 64, and the control processing and configuration can be made efficient.
In one LED driver 90, a method may be adopted in which some output terminals are used for LED driving and other part of the output terminals are used for driving a stepping motor, a solenoid, or the like.
以上のように、各LEDドライバ90は、演出制御CPU200から受信したシリアルデータDATAに応じて、指定された輝度で各LED120が発光されるように駆動することとなる。或いはLEDドライバ90の一部は、シリアルデータDATAに応じて、ステッピングモータ121を駆動する。
そして第1系統、第2系統の駆動信号出力手段(枠ドライバ部61、盤ドライバ部62)には、それぞれが1又は複数の演出手段に駆動信号を出力する複数のLEDドライバ90が含まれ、1つの系統内の各LEDドライバ90には、演出制御部51からのシリアルデータが、並列に送信される構成とされている。そして各LEDドライバ90は、自己のID(スレーブアドレス)が含まれる演出駆動データ(シリアルデータ)を取得する。
このようなドライバ構成において、後述するが本実施の形態では、演出制御部51(演出制御CPU200)は、一送信単位のシリアルデータを、第1系統、第2系統の駆動信号出力手段(枠ドライバ部61と盤ドライバ部62)に対して略同時的に出力し、該送信単位のシリアルデータについての、枠ドライバ部61、盤ドライバ部62に対する送信完了後に、次の一送信単位のシリアルデータを、枠ドライバ部61、盤ドライバ部62に対して略同時的に出力する送信処理を行うものである。
As described above, each LED driver 90 is driven so that each LED 120 emits light with a designated luminance in accordance with the serial data DATA received from the effect control CPU 200. Alternatively, a part of the LED driver 90 drives the stepping motor 121 according to the serial data DATA.
Each of the first and second system drive signal output means (frame driver unit 61, board driver unit 62) includes a plurality of LED drivers 90 each outputting a drive signal to one or a plurality of effect means, The serial data from the effect control unit 51 is transmitted in parallel to each LED driver 90 in one system. Each LED driver 90 acquires effect drive data (serial data) including its own ID (slave address).
In such a driver configuration, as will be described later, in the present embodiment, the effect control unit 51 (effect control CPU 200) converts serial data of one transmission unit into drive signal output means (frame driver) of the first system and the second system. Unit 61 and board driver unit 62) are output almost simultaneously, and after the transmission of the serial data of the transmission unit to frame driver unit 61 and panel driver unit 62 is completed, the next serial data of one transmission unit is obtained. The frame driver unit 61 and the panel driver unit 62 perform transmission processing to output substantially simultaneously.
<3.主制御部の処理>

以下、本実施の形態の制御処理につき説明する。まずここでは主制御部(主制御基板)50によるメイン処理について述べる。
図6は、主制御部50のメイン処理を示すフローチャートである。メイン処理が開始されるのは、停電状態からの復旧時のように初期化スイッチ(図示せず)が操作されることなく電源がON状態になる場合と、初期化スイッチがON操作されて電源がON状態になる場合とがある。いずれの場合でも、パチンコ遊技機1に電源が投入されると、電源基板58によって各制御基板に電圧が供給される。この場合に主制御部50(主制御CPU100)は図6に示すメイン処理を開始する。
<3. Processing of main control unit>

Hereinafter, control processing according to the present embodiment will be described. First, main processing by the main control unit (main control board) 50 will be described here.
FIG. 6 is a flowchart showing main processing of the main control unit 50. The main process starts when the power is turned on without operating the initialization switch (not shown), such as when recovering from a power failure, and when the initialization switch is turned on. May turn on. In any case, when the pachinko gaming machine 1 is powered on, the power board 58 supplies a voltage to each control board. In this case, the main control unit 50 (main control CPU 100) starts the main process shown in FIG.
この主制御側メイン処理において、主制御CPU100はステップS11で、まず遊技動作開始前における必要な初期設定処理を実行する。たとえば、最初に自らを割込み禁止状態に設定すると共に、所定の割込みモード(割込みモード2)に設定し、またマイクロコンピュータの各部を含めてCPU内部のレジスタ値を初期設定する。
次に主制御CPU100はステップS12で、図示してない入力ポートを介して入力されるRAMクリアスイッチの出力信号であるRAMクリア信号の状態(ON、OFF)を判定する。RAMクリア信号とは、RAMの全領域を初期設定するか否かを決定する信号である。RAMクリア信号としては通常、パチンコ店の店員が操作する初期化スイッチのON/OFF状態に対応した値を有している。
In the main control side main process, the main control CPU 100 first executes a necessary initial setting process before starting the game operation in step S11. For example, it first sets itself to an interrupt disabled state, sets it to a predetermined interrupt mode (interrupt mode 2), and initializes register values in the CPU including each part of the microcomputer.
Next, in step S12, the main control CPU 100 determines the state (ON, OFF) of a RAM clear signal that is an output signal of a RAM clear switch that is input via an input port (not shown). The RAM clear signal is a signal that determines whether or not to initialize all the areas of the RAM. The RAM clear signal usually has a value corresponding to the ON / OFF state of the initialization switch operated by the store clerk of the pachinko parlor.
RAMクリア信号がON状態であった場合、主制御CPU100は処理をステップS12からS16に進め、RAMの全領域のゼロクリアを行う。したがって、電源遮断時にセットされたバックアップフラグの値は、他のチェックサム値などと共にゼロとなる。
続いてステップS17で主制御CPU100は、RAM領域がゼロクリアされたことを報知するための「RAMクリア表示コマンド」を初期化コマンドとして各制御基板に送信する。そしてステップS18で、RAMクリア報知タイマに、RAMクリアされた旨を報知するための時間として、たとえば、30秒を格納する。
When the RAM clear signal is in the ON state, the main control CPU 100 advances the process from step S12 to S16, and performs zero clear of the entire area of the RAM. Therefore, the value of the backup flag set at the time of power-off becomes zero together with other checksum values.
Subsequently, in step S17, the main control CPU 100 transmits a “RAM clear display command” for notifying that the RAM area has been cleared to zero to each control board as an initialization command. In step S18, for example, 30 seconds is stored in the RAM clear notification timer as a time for notifying that the RAM has been cleared.
次に主制御CPU100はステップS19で、タイマ割込み動作を起動する割込み信号を出力するCTCを初期設定して、CPUを割込み許可状態に設定する。
その後はステップS20、S21、S22の処理として、割込みが発生するまで割込禁止状態と割込許可状態とを繰り返すとともに、その間に、各種乱数更新処理を実行する。このステップS21の各種乱数更新処理では、特別図柄変動表示や普通図柄変動表示に使用される各種乱数の初期値(スタート値)変更のために使用する乱数や、変動パターンの選択に利用される変動パターン用乱数を更新する。
なお、特別図柄変動表示や普通図柄変動表示に使用される各種乱数とは、例えばインクリメント処理によって所定数値範囲を循環している大当り抽選に係る乱数(図柄抽選に利用される特別図柄判定用乱数)や、補助当り抽選に係る乱数(補助当りの当落抽選に利用される補助当り判定用乱数)などである。また初期値変更のために使用する乱数とは、特別図柄判定用初期値乱数、補助当り判定用初期値乱数などである。
Next, in step S19, the main control CPU 100 initializes a CTC that outputs an interrupt signal for starting a timer interrupt operation, and sets the CPU to an interrupt enabled state.
Thereafter, as the processing of steps S20, S21, and S22, the interrupt disabled state and the interrupt enabled state are repeated until an interrupt occurs, and various random number update processes are executed during that time. In the various random number update processing in step S21, random numbers used for changing initial values (start values) of various random numbers used for special symbol fluctuation display and normal symbol fluctuation display, and fluctuations used for selection of fluctuation patterns. Update pattern random numbers.
The various random numbers used for the special symbol variation display and the normal symbol variation display are, for example, random numbers related to jackpot lottery circulating through a predetermined numerical range by increment processing (special symbol determination random numbers used for symbol lottery). Or a random number related to a lottery per assistance (a random number for judging per assistance used in winning lottery per assistance). The random numbers used for changing the initial value include an initial value random number for special symbol determination, an initial value random number for auxiliary hit determination, and the like.
主制御RAM102には大当り抽選に係る図柄抽選、補助当り抽選、または変動パターン抽選などに利用される各種の乱数カウンタとして、特別図柄判定用乱数カウンタ初期値の生成用カウンタ、特別図柄判定用乱数カウンタ、補助当り判定用乱数カウンタ初期値の生成用カウンタ、補助当り判定用乱数カウンタ、変動パターン用乱数1カウンタ、変動パターン用乱数2カウンタなどが設けられている。これらのカウンタは、ソフトウェア的に乱数を生成する乱数生成手段としての役割を果たす。
ステップS21の各種乱数更新処理では、上述の特別図柄判定用乱数カウンタや補助当り判定用乱数カウンタの初期値を生成する2つの初期値生成用カウンタ、変動パターン用乱数1カウンタ、変動パターン用乱数2カウンタなどを更新して、上記各種のソフト乱数を生成する。たとえば、変動パターン用乱数1カウンタとして取り得る数値範囲が0〜238とすると、主制御RAM102の変動パターン用乱数1の値を生成するためのカウント値記憶領域から値を取得し、取得した値に1を加算してから元のカウント値記憶領域に格納する。このとき、取得した値に1を加算した結果が239であれば0を元の乱数カウンタ記憶領域に格納する。他の初期値生成用乱数カウンタも同様に更新する。CPU201は、間欠的に実行されるタイマ割込処理を行っている間を除いて、各種乱数更新処理を繰り返し実行するようになっている。
The main control RAM 102 has a special symbol determination random number counter initial value generation counter and a special symbol determination random number counter as various random number counters used for symbol lottery related to big hit lottery, auxiliary lottery, or variation pattern lottery. There are provided a counter for generating an initial value per auxiliary sub-counting counter, a random counter for sub-peripheral determining, a random number 1 counter for variation pattern, a random number 2 counter for variation pattern, and the like. These counters serve as random number generation means for generating random numbers in software.
In the various random number update processing in step S21, two initial value generation counters for generating initial values of the special symbol determination random number counter and the auxiliary hit determination random number counter, a variation pattern random number 1 counter, and a variation pattern random number 2 The counter is updated to generate the above various soft random numbers. For example, if the numerical value range that can be taken as the variation pattern random number 1 counter is 0 to 238, a value is acquired from the count value storage area for generating the value of the variation pattern random number 1 in the main control RAM 102, and the acquired value is changed to the acquired value. After adding 1, it is stored in the original count value storage area. At this time, if the result of adding 1 to the acquired value is 239, 0 is stored in the original random number counter storage area. Other initial value generation random number counters are updated in the same manner. The CPU 201 is configured to repeatedly execute various random number update processes except during a timer interrupt process that is executed intermittently.
以上はステップS12でRAMクリアスイッチONと判定された場合について述べた。RAMクリアスイッチOFFの場合を続いて説明する。例えば停電状態からの復旧時には、初期化スイッチ(RAMクリア信号)はOFF状態である。このような場合、主制御CPU100はステップS12からS13に処理を進め、バックアップフラグ値を判定する。なお、バックアップフラグは、電源遮断時にON状態に設定され、電源復帰後の最初のタイマ割込み処理でOFF状態にリセットされるよう構成されている。
したがって、電源投入時や停電状態からの復旧時である場合には、通常では、バックアップフラグがON状態のはずである。ただし、何らかの理由で電源遮断までに所定の処理が完了しなかったような場合には、バックアップフラグはリセット(OFF)状態になる。そこで、バックアップフラグがOFF状態である場合には、主制御CPU100は処理をステップS13からS16に進め、遊技機の動作を初期状態に戻す。
The above describes the case where it is determined in step S12 that the RAM clear switch is ON. Next, the case where the RAM clear switch is OFF will be described. For example, at the time of recovery from a power failure state, the initialization switch (RAM clear signal) is in an OFF state. In such a case, the main control CPU 100 advances the process from step S12 to S13, and determines the backup flag value. The backup flag is set to the ON state when the power is shut off, and is reset to the OFF state in the first timer interrupt processing after the power is restored.
Therefore, when the power is turned on or when recovering from a power failure, the backup flag should normally be in the ON state. However, the backup flag is reset (OFF) if the predetermined processing is not completed before the power is cut off for some reason. Therefore, when the backup flag is in the OFF state, the main control CPU 100 advances the process from step S13 to S16, and returns the operation of the gaming machine to the initial state.
一方、バックアップフラグがON状態であれば、主制御CPU100は処理をステップS13からS14に進め、チェックサム値を算出するためのチェックサム演算を実行する。ここで、チェックサム演算とは、主制御RAM102のワーク領域を対象とする8ビット加算演算である。
そして、チェックサム値が算出されたら、この演算結果を、主制御RAM102のSUM番地の記憶値と比較をする。このSUM番地には、電源遮断時に、同じチェックサム演算によるチェックサム値が記憶されている。そして、記憶された演算結果は、主制御RAM102の他のデータと共に、バックアップ電源によって維持されている。したがって、本来は、ステップS14の判定によって両者が一致するはずである。
しかし、電源遮断時にチェックサム演算が実行できなかった場合や、実行できても、その後、メイン処理のチェックサム演算の実行時までの間に、ワーク領域のデータが破損している場合もある。このような場合にはステップS14の判定結果は不一致となる。
判定結果の不一致によりデータ破損が検出された場合には、主制御CPU100はステップS14からS16の処理に進んでRAMクリア処理を実行し、遊技機の動作状態を初期状態に戻す。
On the other hand, if the backup flag is in the ON state, the main control CPU 100 advances the process from step S13 to S14, and executes a checksum calculation for calculating a checksum value. Here, the checksum operation is an 8-bit addition operation for the work area of the main control RAM 102.
When the checksum value is calculated, the calculation result is compared with the stored value at the SUM address in the main control RAM 102. This SUM address stores a checksum value obtained by the same checksum calculation when the power is shut off. The stored calculation result is maintained by the backup power source together with other data of the main control RAM 102. Therefore, originally, both should match according to the determination in step S14.
However, there may be a case where the checksum operation cannot be executed when the power is turned off, or even if it can be executed, the data in the work area is damaged after the checksum operation of the main process is executed. In such a case, the determination result in step S14 is inconsistent.
If data corruption is detected due to the discrepancy of the determination results, the main control CPU 100 proceeds from step S14 to step S16, executes RAM clear processing, and returns the operating state of the gaming machine to the initial state.
ステップS14でのチェックサム演算によるチェックサム値と、SUM番地の記憶値とが一致する場合には、主制御CPU100はステップS15に進み、バックアップデータに基づき、電源遮断前におけるスタックポインタを復帰し、電源遮断時の処理状態から遊技を開始するために必要な遊技復旧処理を実行する。
そしてステップS15の遊技復旧処理を終えると、ステップS19の処理に進み、CTCを初期設定してCPUを割込み許可状態に設定し、その後は、割込みが発生するまで割込禁止状態と割込許可状態とを繰り返すとともに、その間に、上述した各種乱数更新処理を実行する(ステップS20〜S22)。
If the checksum value obtained by the checksum calculation in step S14 matches the stored value at the SUM address, the main control CPU 100 proceeds to step S15, and returns the stack pointer before power-off based on the backup data. A game restoration process necessary for starting a game from the processing state at the time of power-off is executed.
When the game recovery process at step S15 is completed, the process proceeds to the process at step S19, the CTC is initialized and the CPU is set in the interrupt enabled state, and thereafter, the interrupt disabled state and the interrupt enabled state are generated until an interrupt occurs. In the meantime, various random number update processes described above are executed (steps S20 to S22).
次に主制御CPU100のタイマ割込処理について説明する。図7に主制御CPU100のタイマ割込処理を示している。この主制御タイマ割込処理は、CTCからの一定時間(4ms程度)ごとの割込みで起動され、上述したメイン処理実行中に割り込んで実行される。   Next, timer interrupt processing of the main control CPU 100 will be described. FIG. 7 shows the timer interrupt process of the main control CPU 100. This main control timer interrupt process is activated by interruption every predetermined time (about 4 ms) from the CTC, and is interrupted and executed during execution of the main process described above.
タイマ割込みが生じると、主制御CPU100はレジスタの内容をスタック領域に退避させた後、まず図7のステップS51として電源基板58からの電源の供給状態を監視する電源異常チェック処理を行う。この電源異常チェック処理では、主に、電源が正常に供給されているかを監視する。ここでは、たとえば、電断が生じるなどの異常が発生した場合、電源復帰時に支障なく遊技を復帰できるように、電断時における所定の遊技情報をRAMに格納するバックアップ処理などが行われる。   When a timer interrupt occurs, the main control CPU 100 saves the contents of the register in the stack area, and then first performs a power supply abnormality check process for monitoring the power supply state from the power supply board 58 in step S51 of FIG. In this power abnormality check process, it is mainly monitored whether the power is normally supplied. Here, for example, when an abnormality such as a power interruption occurs, a backup process is performed in which predetermined game information at the time of power interruption is stored in the RAM so that the game can be restored without any trouble when the power is restored.
次にステップS52で、主制御CPU100は遊技動作制御に用いられるタイマを管理するタイマ管理処理を行う。パチンコ遊技機1の遊技動作制御に用いる各種タイマ(たとえば特別図柄役物動作タイマなど)のタイマ値は、この処理で管理(更新)される。   In step S52, the main control CPU 100 performs a timer management process for managing a timer used for gaming operation control. Timer values of various timers (for example, special symbol accessory operation timer) used for game operation control of the pachinko gaming machine 1 are managed (updated) by this processing.
ステップS53では、主制御CPU100は入力管理処理を行う。この入力管理処理では、パチンコ遊技機1に設けられた各種センサによる検出情報を入賞カウンタに格納する。ここでの各種センサによる検出情報とは、たとえば、上始動口センサ71、下始動口センサ72、ゲートセンサ(普通図柄始動口センサ)73、第1大入賞口センサ75、第2大入賞口センサ76、一般入賞口センサ74などの入賞検出スイッチから出力されるスイッチ信号のON/OFF情報(入賞検出情報)である。
このステップS53の処理により、各入賞口において入賞を検出(入賞が発生)したか否かが割込みごとに監視される。また上記「入賞カウンタ」とは、各々の入賞口ごとに対応して設けられ、入賞した遊技球数(入賞球数)を計数するカウンタである。本実施の形態では、主制御RAM102の所定領域に、上始動口41用の上始動口入賞カウンタ、下始動口42a用の下始動口入賞カウンタ、ゲート44用の普通図柄始動口入賞カウンタ、第1大入賞口45a用の第1大入賞口入賞カウンタ、第2大入賞口46a用の第2大入賞口入賞カウンタ、一般入賞口43用の一般入賞口用の入賞カウンタなどが設けられている。
またこの入力管理処理では、入賞検出スイッチからの検出情報が入賞を許容すべき期間中に入賞したか否かに基づいて、不正入賞があったか否かも監視される。たとえば大当り遊技中でないにもかかわらず第1、第2大入賞口センサ75,76が遊技球を検出したような場合は、これを不正入賞とみなして入賞検出情報を無効化し、その無効化した旨を外部に報知するべく後述のステップS55のエラー管理処理において所定のエラー処理が行われるようになっている。
In step S53, the main control CPU 100 performs input management processing. In this input management process, information detected by various sensors provided in the pachinko gaming machine 1 is stored in the winning counter. Here, the detection information by various sensors includes, for example, an upper start opening sensor 71, a lower start opening sensor 72, a gate sensor (normal pattern start opening sensor) 73, a first large winning opening sensor 75, and a second large winning opening sensor. 76, ON / OFF information (winning detection information) of a switch signal output from a winning detection switch such as the general winning opening sensor 74.
Through the processing in step S53, it is monitored for each interrupt whether or not a winning is detected (winning has occurred) at each winning opening. The “winning counter” is a counter provided corresponding to each winning opening and counting the number of game balls (winning balls) won. In the present embodiment, in a predetermined area of the main control RAM 102, an upper start opening winning counter for the upper starting opening 41, a lower starting opening winning counter for the lower starting opening 42a, a normal symbol starting opening winning counter for the gate 44, A first grand prize winning counter for the first grand prize winning opening 45a, a second big winning prize winning prize counter for the second big winning prize opening 46a, a general winning prize winning counter for the general winning opening 43, and the like are provided. .
Further, in this input management process, it is also monitored whether or not there is an illegal prize based on whether or not the detection information from the prize detection switch has won a prize during a period in which the prize should be allowed. For example, when the first and second big prize opening sensors 75 and 76 detect a game ball even though the big hit game is not being played, the prize detection information is invalidated by invalidating the prize detection information. In order to notify the outside of the fact, a predetermined error process is performed in an error management process in step S55 described later.
ステップS54では、主制御CPU100は各変動表示に係る乱数を定期的に更新するタイマ割込内乱数管理処理を行う。この定期乱数更新処理では、特別図柄判定用乱数や補助当り判定用乱数の更新(割込み毎に+1加算)と、乱数カウンタが一周するごとに、乱数カウンタのスタート値を変更する処理を行う。たとえば、特別図柄判定用乱数カウンタの値を所定範囲で更新(+1加算)し、特別図柄判定用乱数カウンタが1周するごとに、特別図柄判定用乱数カウンタ初期値の生成用カウンタの値を読み出し、その生成用カウンタの値を特別図柄判定用乱数カウンタに格納する。これにより、特別図柄判定用乱数カウンタのスタート値が上記の生成用カウンタの値に応じて変更されるので、更新周期は一定でありながらも特別図柄判定用乱数カウンタのカウント値はランダムになる。   In step S54, the main control CPU 100 performs a timer interrupt random number management process for periodically updating the random numbers related to each variation display. In this periodic random number update process, a special symbol determination random number or auxiliary per-subject determination random number is updated (+1 is added for each interrupt), and a process for changing the start value of the random number counter is performed each time the random number counter makes a round. For example, the value of the special symbol judgment random number counter is updated (added by +1) within a predetermined range, and the special symbol judgment random number counter initial value generation counter value is read each time the special symbol judgment random number counter makes one round. The value of the generation counter is stored in the special symbol determination random number counter. As a result, the start value of the special symbol determination random number counter is changed according to the value of the generation counter, so that the count value of the special symbol determination random number counter is random while the update cycle is constant.
ステップS55では、主制御CPU100は、遊技動作状態の異常の有無を監視するエラー管理処理を行う。このエラー管理処理では、遊技動作状態の異常として、たとえば、基板間に断線が生じたか否かの監視や、不正入賞があったか否かの監視などをして、これらの動作異常(エラー)が発生した場合には、そのエラーに対応した所定のエラー処理を行う。
エラー処理としては、たとえば、所定の遊技動作(たとえば、遊技球の払い出し動作や遊技球の発射動作など)の進行を停止させたり、エラー報知用コマンドを演出制御部51に送信して、演出手段によりエラーが発生した旨を報知させたりする。
In step S55, the main control CPU 100 performs an error management process for monitoring whether there is an abnormality in the gaming operation state. In this error management process, as abnormalities in the game operation state, these operational abnormalities (errors) occur, for example, by monitoring whether or not a break has occurred between the boards or whether or not there has been an illegal winning. If so, predetermined error processing corresponding to the error is performed.
As the error processing, for example, the progress of a predetermined game operation (for example, a game ball payout operation or a game ball launch operation) is stopped, or an error notification command is transmitted to the effect control unit 51 to generate the effect means. To notify that an error has occurred.
ステップS56では、主制御CPU100は賞球管理処理を行う。この賞球管理処理では、ステップS53の入力管理処理で格納したデータを把握して、上述の入賞カウンタの確認を行い、入賞があった場合は、賞球数を指定する払出制御コマンドを払出制御基板53に送信する。
この払出制御コマンドを受信した払出制御基板53は、遊技球払出装置55を制御し、指定された賞球数の払い出し動作を行わせる。これにより、それぞれの入賞口に対応した賞球数が払い出されるようになっている。入賞口に対応した賞球数とは、入賞口別に設定された入賞球1個当りの所定の賞球数×入賞カウンタの値分の賞球数である。
In step S56, the main control CPU 100 performs prize ball management processing. In this prize ball management process, the data stored in the input management process in step S53 is grasped, the above-mentioned prize counter is confirmed, and if there is a prize, a payout control command for designating the number of prize balls is issued. Transmit to the substrate 53.
Upon receiving this payout control command, the payout control board 53 controls the game ball payout device 55 to perform a payout operation for the designated number of prize balls. Thereby, the number of winning balls corresponding to each winning opening is paid out. The number of winning balls corresponding to a winning opening is the predetermined number of winning balls per winning ball set for each winning opening × the number of winning balls corresponding to the value of the winning counter.
ステップS57では主制御CPU100は、普通図柄管理処理を行う。この普通図柄管理処理では、普通図柄変動表示における補助当り抽選を行い、その抽選結果に基づいて、普通図柄の変動パターンや普通図柄の停止表示態様を決定したり、所定時間毎に点滅を繰り返す普通図柄のデータ(普通図柄変動中のLED点滅表示用データ)を作成したり、普通図柄が変動中でなければ、停止表示用のデータ(普通図柄停止表示中のLED点滅表示用データ)を作成したりする。   In step S57, the main control CPU 100 performs normal symbol management processing. In this normal symbol management process, a lottery per auxiliary in the normal symbol variation display is performed, and based on the lottery result, the variation pattern of the normal symbol and the stop display mode of the normal symbol are determined, or the blinking is repeated every predetermined time. Create symbol data (data for LED blinking display during normal symbol variation), or create data for stop display (data for LED blinking display during normal symbol stop display) if normal symbol is not varying Or
ステップS58では、主制御CPU100は、普通電動役物管理処理を行う。この普通電動役物管理処理では、ステップS57の普通図柄管理処理の補助当り抽選の抽選結果に基づき、普通電動役物ソレノイド77に対するソレノイド制御用の励磁信号の生成およびそのデータ(ソレノイド制御データ)の設定を行う。ここで設定されたデータに基づき、後述のステップS64のソレノイド管理処理にて、励磁信号が普通電動役物ソレノイド77に対して出力され、これにより可動翼片42bの動作が制御される。
ステップS59では、主制御CPU100は、特別図柄管理処理を行う。この特別図柄管理処理では、主に、特別図柄変動表示における大当り抽選を行い、その抽選結果に基づいて、特別図柄の変動パターン(先読み変動パターン、変動開始時の変動パターン)や特別停止図柄などを決定する。
ステップS60では、主制御CPU100は特別電動役物管理処理を行う。この特別電動役物管理処理では、主に、大当り抽選結果が「大当り」または「小当り」であった場合、その当りに対応した当り遊技を実行制御するために必要な設定処理を行う。
In step S <b> 58, the main control CPU 100 performs a normal electric accessory management process. In this ordinary electric accessory management process, generation of an excitation signal for solenoid control for the ordinary electric accessory solenoid 77 and its data (solenoid control data) based on the lottery result of the auxiliary symbol lottery in the normal symbol management process in step S57. Set up. Based on the data set here, an excitation signal is output to the ordinary electric utility solenoid 77 in a solenoid management process in step S64 described later, whereby the operation of the movable blade piece 42b is controlled.
In step S59, the main control CPU 100 performs special symbol management processing. In this special symbol management process, the big hit lottery in the special symbol variation display is mainly performed, and based on the lottery result, the variation pattern of the special symbol (look-ahead variation pattern, variation pattern at the start of variation), the special stop symbol, etc. decide.
In step S60, the main control CPU 100 performs a special electric accessory management process. In this special electric utility management process, when the big hit lottery result is “big hit” or “small win”, a setting process necessary to execute and control the hit game corresponding to the win is performed.
ステップS61では、主制御CPU100は右打ち報知情報管理処理を行う。この右打ち報知情報管理処理では、例えば第1、第2第入賞口45a,46aが開放される機会や可動翼片42bが駆動される電サポ状態など、右打ちが有利な状況において右打ち指示報知を行う「発射位置誘導演出(右打ち報知演出)」を現出させるための処理を行う。右打ち指示とは、具体的には、右遊技領域3cを狙う旨を有技者に指示する演出動作であり、例えば主液晶表示装置32Mに「右打ち」を遊技者に促す画像を表示させたり、スピーカ25から右打ちメッセージ音声を発生させる。
右打ち報知演出が行われる場合、この右打ち報知情報管理処理において、演出制御コマンドとして、右打ち報知演出の実行指示する「右打ち指示コマンド」が演出制御部51に送信され、このコマンドを受けて、演出制御部51が、画像や音声による右打ち報知の実行制御を行う。
ステップS62では、主制御CPU100は、LED管理処理を行う。このLED管理処理は、図柄表示部33に対して普通図柄表示や第1,第2特別図柄表示のための表示データを出力する処理である。この処理により、普通図柄や特別図柄の変動表示および停止表示が行われる。なお、ステップS57の普通図柄管理処理で作成された普通図柄の表示データや、ステップS59の特別図柄管理処理中の特別図柄表示データ更新処理で作成される特別図柄の表示データは、このLED管理処理で出力される。
In step S61, the main control CPU 100 performs a right-handed notification information management process. In this right-handed notification information management process, for example, a right-handed instruction is given in situations where right-handed is advantageous, such as when the first and second winning holes 45a and 46a are opened or when the movable blade piece 42b is driven. A process for making a “launch position guidance effect (right-handed notification effect)” for performing the notification appears. Specifically, the right-handed instruction is an effect operation instructing the player to aim at the right game area 3c. For example, an image prompting the player to “right-hand” is displayed on the main liquid crystal display device 32M. Or a right-handed message sound is generated from the speaker 25.
When a right-handed notification effect is performed, in this right-handed notification information management process, a “right-handed instruction command” instructing execution of a right-handed notification effect is transmitted to the effect control unit 51 as an effect control command. Then, the production control unit 51 performs execution control of right-handed notification using an image or sound.
In step S62, the main control CPU 100 performs LED management processing. This LED management process is a process of outputting display data for normal symbol display and first and second special symbol displays to the symbol display unit 33. By this processing, normal symbol and special symbol change display and stop display are performed. The normal symbol display data created in the normal symbol management process in step S57 and the special symbol display data created in the special symbol display data update process in the special symbol management process in step S59 are the LED management process. Is output.
ステップS63では、主制御CPU100は、外部端子管理処理を行う。この外部端子管理処理では、枠用外部端子基板57を通して、パチンコ遊技機1の動作状態情報をホールコンピュータや島ランプなどの外部装置に対して出力する。動作状態情報としては、大当り遊技が発生した旨(条件装置が作動した旨)、小当り遊技が発生した旨、図柄変動表示が実行された旨(特別図柄変動表示ゲームの開始または終了した旨)、入賞情報(始動口や大入賞口に入賞した旨や賞球数情報)などの情報が含まれる。
ステップS64では、主制御CPU100は、ソレノイド管理処理を行う。このソレノイド管理処理では、ステップS58の普通電動役物管理処理で作成されたソレノイド制御データに基づく普通電動役物ソレノイド77に対する励磁信号の出力処理や、ステップS60の特別電動役物管理処理で作成されたソレノイド制御データに基づく第1,第2大入賞口ソレノイド78,79に対する励磁信号の出力処理を行う。これにより、可動翼片42bや開放扉45b、46bが所定のパターンで動作し、下始動口42aや大入賞口45a、46bが開閉される。
In step S63, the main control CPU 100 performs an external terminal management process. In this external terminal management process, the operation state information of the pachinko gaming machine 1 is output to an external device such as a hall computer or an island lamp through the frame external terminal board 57. The operating state information includes that a big hit game has occurred (condition device has been activated), that a small hit game has occurred, that a symbol variation display has been executed (a special symbol variation display game has started or ended) , Information such as winning information (information indicating that the player has won a winning opening or a big winning opening and information on the number of winning balls) is included.
In step S64, the main control CPU 100 performs solenoid management processing. In this solenoid management process, an excitation signal output process for the ordinary electric accessory solenoid 77 based on the solenoid control data created in the ordinary electric accessory management process in step S58, and a special electric accessory management process in step S60. Excitation signal output processing for the first and second big prize opening solenoids 78 and 79 based on the solenoid control data is performed. Thereby, the movable wing piece 42b and the open doors 45b and 46b operate in a predetermined pattern, and the lower start port 42a and the big winning ports 45a and 46b are opened and closed.
主制御CPU100は、以上のステップS51〜ステップS64の処理を終えた後、退避していたレジスタの内容を復帰させて、ステップS65で割込み許可状態に設定する。これにより、タイマ割込処理を終了して、割込み前の図6の主制御側メイン処理に戻り、次のタイマ割込みが発生するまで主制御メイン処理を行う。
After completing the above steps S51 to S64, the main control CPU 100 restores the saved register contents and sets the interrupt permitted state in step S65. As a result, the timer interrupt process is ended, the process returns to the main process on the main control side in FIG. 6 before the interruption, and the main control main process is performed until the next timer interrupt occurs.
<4.演出制御部の処理>
[4−1:メイン処理]

続いて演出制御部51の処理について説明する。演出制御部51の処理としては、主に、メインループ上で16ms毎に行われる処理(以下「16ms処理」ともいう)と、1ms毎に行われる割り込み処理(以下「1msタイマ割込処理」ともいう)がある。
まずここでは16ms処理を含むメイン処理について説明する。
図8は、演出制御部51のメイン処理を示している。演出制御部51(演出制御CPU200)は、遊技機本体に対して電源が投入されると、図8のメイン処理を開始する。
このメイン処理において、演出制御CPU200は、まずステップS101で、遊技動作開始前における必要な初期設定処理を行う。例えば初期設定処理として、コマンド受信割込み設定、可動体役物の起点復帰処理、CTCの初期設定、タイマ割込みの許可、マイクロコンピュータの各部を含めてCPU内部のレジスタ値の初期設定などを行う。
<4. Processing of production control unit>
[4-1: Main processing]

Then, the process of the production | presentation control part 51 is demonstrated. As the processing of the effect control unit 51, mainly processing performed every 16 ms on the main loop (hereinafter also referred to as “16 ms processing”) and interrupt processing performed every 1 ms (hereinafter referred to as “1 ms timer interrupt processing”). Say).
First, main processing including 16 ms processing will be described here.
FIG. 8 shows the main process of the effect control unit 51. The effect control unit 51 (effect control CPU 200) starts the main process of FIG. 8 when the gaming machine body is powered on.
In this main process, the effect control CPU 200 first performs a necessary initial setting process before starting the game operation in step S101. For example, as an initial setting process, command reception interrupt setting, movable object starting point return processing, CTC initial setting, timer interrupt permission, initial setting of CPU internal register values including each part of the microcomputer, and the like are performed.
ステップS101の初期設定処理を終えると、正常動作時の処理としてステップS102〜S117の処理を繰り返し行う。
即ちこの例では、演出制御CPU200はステップS102でのIDチェックとステップS117での乱数更新を毎ループ行うと共に、16ms毎に、ステップS105〜S116の処理(16ms処理)を行う。
ステップS102のIDチェックでは、演出制御CPU200はシステム上で設定されている自己或いは接続各部のIDの確認を行う。もし何らかの原因により、ID異常が検出された場合は、ステップS103としてシステム停止処理を行う。
IDに問題のない通常時は、演出制御CPU200はステップS104以下の処理を行うことになる。即ち演出制御CPU200は、16ms処理の実行判断のための割込みカウンタの値が「15」より大きい値となっているか否かを判断する。この割込みカウンタは、後述する1msタイマ割込処理のステップS207でインクリメントされていくカウンタである。従って割込みカウンタの値が「15」より大きい場合とは、16ms処理のタイミングになっていることを意味する。
When the initial setting process in step S101 is completed, the processes in steps S102 to S117 are repeated as a process during normal operation.
In other words, in this example, the effect control CPU 200 performs the ID check in step S102 and the random number update in step S117 every loop, and performs the processing of steps S105 to S116 (16 ms processing) every 16 ms.
In the ID check in step S102, the effect control CPU 200 confirms the ID of itself or each connected part set on the system. If an ID abnormality is detected for some reason, system stop processing is performed as step S103.
In normal times when there is no problem with the ID, the effect control CPU 200 performs the processing of step S104 and subsequent steps. That is, the effect control CPU 200 determines whether or not the value of the interrupt counter for determining whether to execute the 16 ms process is greater than “15”. This interrupt counter is a counter that is incremented in step S207 of the 1 ms timer interrupt process described later. Therefore, when the value of the interrupt counter is larger than “15”, it means that the processing timing is 16 ms.
演出制御CPU200は、割込みカウンタの値が「15」以下であるときは、ステップS104からS117に進み、演出用ソフト乱数の更新処理を行って1回のメイン処理を終え、再びステップS102からの処理を行う。
一方、割込みカウンタの値が「16」以上である場合は、演出制御CPU200はステップS105〜S116の処理を実行し、その後、ステップS117で演出用ソフト乱数の更新処理を行って1回のメイン処理を終え、再びステップS102からの処理を行うことになる。
When the value of the interrupt counter is “15” or less, the production control CPU 200 proceeds from step S104 to S117, performs the production soft random number update process, finishes one main process, and again performs the process from step S102. I do.
On the other hand, if the value of the interrupt counter is equal to or greater than “16”, the effect control CPU 200 executes the processes of steps S105 to S116, and then updates the effect soft random number in step S117 to perform one main process. The process from step S102 is performed again.
このように割込みカウンタでカウントされる16ms毎に、演出制御CPU200はステップS105からの16ms処理を行う。
その場合、まずステップS105では、割込みカウンタをゼロリセットする。以後、再び次の16ms処理までのカウントを行うためである。
次にステップS106で演出制御CPU200は、エラー処理を行う。このエラー処理としては、RAMクリアエラー中、役物エラー中、右打ちエラー中などにおけるエラー処理タイマの処理、各種エラーが発生した際のエラー報知のためのシナリオ登録処理、エラー報知後のエラーシナリオのクリア処理などを行うこととなる。
次にステップS107では、演出制御CPU200はデモ処理を行う。このデモ処理では、再生音の制御、デモムービー実行や役物原点補正のシナリオ登録や、そのコマンドセットなどの処理を行う。客待ち状態などでは、このデモ処理で設定されたシナリオが実行されることでデモムービー表示が実行される。
Thus, every 16 ms counted by the interrupt counter, the effect control CPU 200 performs the 16 ms processing from step S105.
In that case, first, in step S105, the interrupt counter is reset to zero. Thereafter, the counting up to the next 16 ms processing is performed again.
In step S106, the effect control CPU 200 performs error processing. The error processing includes error processing timer processing during a RAM clear error, an accessory error, a right-handed error, etc., scenario registration processing for error notification when various errors occur, error scenario after error notification Clearing processing will be performed.
Next, in step S107, the effect control CPU 200 performs a demo process. In this demonstration processing, processing such as playback sound control, demonstration movie execution, scenario registration of an accessory origin correction, and its command set are performed. In the customer waiting state or the like, the demonstration movie display is executed by executing the scenario set in the demonstration process.
ステップS108では、演出制御CPU200はコマンド解析処理を行う。このコマンド解析処理では、演出制御CPU200が、主制御部50から供給される演出制御コマンドがコマンド受信バッファに格納されているか否かを監視し、演出制御コマンドが格納されていればこのコマンドを読み出す。そして読み出した演出制御コマンドに対応した演出制御処理を行う。詳しくは図10,図11で後述する。
ステップS109では、演出制御CPU200は入力検知処理を行う。この入力検知処理では、操作部60の操作子(演出スイッチ11、演出ボタン12、十字キー13)の操作による入力の検知を行い、入力を検知した場合、その操作に応じた処理を行う。
ステップS110では、演出制御CPU200はシナリオ更新処理を行う。この処理ではメインシナリオの更新、サブシナリオの更新が行われる。その際には装飾ランプ部64,65の点灯パターン登録、再生する音の登録、可動体役物の駆動のためのモータ動作の登録なども行われる。詳しくは図14,図15を用いて後述する。
ステップS111では、演出制御CPU200は音再生処理を行う。演出制御CPU200は、シナリオデータに基づいてワークに音チャネルとして登録されている音データに基づいて、フレーズ番号やボリューム等のデータを音源ICに出力する。これによってスピーカ部59からの効果音、音楽・音声等の再生出力が行われる。
ステップS112では、演出制御CPU200は役物エラー処理を行う。ここでは可動体役物の原点復帰がなされていないなどの位置エラー判定などを行う。
In step S108, the effect control CPU 200 performs command analysis processing. In this command analysis process, the effect control CPU 200 monitors whether or not the effect control command supplied from the main control unit 50 is stored in the command reception buffer, and reads out this command if the effect control command is stored. . Then, an effect control process corresponding to the read effect control command is performed. Details will be described later with reference to FIGS.
In step S109, the effect control CPU 200 performs input detection processing. In this input detection process, an input is detected by operating the operation elements (the effect switch 11, the effect button 12, and the cross key 13) of the operation unit 60. When an input is detected, a process corresponding to the operation is performed.
In step S110, effect control CPU200 performs a scenario update process. In this process, the main scenario and subscenario are updated. At that time, lighting pattern registration of the decorative lamp units 64 and 65, registration of sound to be reproduced, registration of motor operation for driving the movable body accessory, and the like are also performed. Details will be described later with reference to FIGS.
In step S111, the effect control CPU 200 performs sound reproduction processing. The effect control CPU 200 outputs data such as a phrase number and volume to the sound source IC based on sound data registered as a sound channel in the work based on the scenario data. As a result, reproduction output of sound effects, music / sound, and the like from the speaker unit 59 is performed.
In step S112, the effect control CPU 200 performs an accessory error process. Here, a position error determination such as a return of the origin of the movable object is not performed.
ステップS113では演出制御CPU200は、LED駆動データ更新を行う。ここでは、シナリオデータに基づいてワークにランプチャネルとして登録されているランプデータに基づいて、LED出力データ(駆動データ)を作成する処理が行われる。詳しくは図20を用いて後述する。LED出力データは、1msタイマ割込処理において所定のタイミングで各LEDドライバ90に対して出力される。
ステップS114では、演出制御CPU200は、演出制御RAM202のワーク領域を対象としてチェックサム算出及びその保存を行い、またステップS115では、バックアップデータの保存を行う。
さらにステップS116ではシナリオ更新カウンタをゼロリセットする。シナリオ更新カウンタは後述の1msタイマ割込処理でインクリメントされるカウンタである。
以上のような16ms処理が、図8のメインループ処理において16ms経過毎に行われる。
In step S113, the effect control CPU 200 updates the LED drive data. Here, processing for creating LED output data (driving data) is performed based on the lamp data registered as a lamp channel in the workpiece based on the scenario data. Details will be described later with reference to FIG. The LED output data is output to each LED driver 90 at a predetermined timing in the 1 ms timer interrupt process.
In step S114, the effect control CPU 200 performs checksum calculation and storage for the work area of the effect control RAM 202, and in step S115, stores the backup data.
In step S116, the scenario update counter is reset to zero. The scenario update counter is a counter that is incremented by a 1 ms timer interrupt process described later.
The 16 ms processing as described above is performed every 16 ms in the main loop processing of FIG.
[4−2:1msタイマ割込処理]

次に図9により1msタイマ割込処理を説明する。演出制御CPU200は、タイムカウントにより1ms毎に発生する割込要求に応じて、図9の1msタイマ割込処理を実行する。
この1msタイマ割込処理においては、まずステップS201では主制御CPU100からのテストコマンドに応じたチェックサム算出中であるか否かを判断する。チェックサム算出中でなければ、演出制御CPU200はステップS202の入力処理に進む。
[4-2: 1ms timer interrupt processing]

Next, the 1 ms timer interrupt process will be described with reference to FIG. The effect control CPU 200 executes the 1 ms timer interrupt process of FIG. 9 in response to an interrupt request generated every 1 ms by the time count.
In this 1 ms timer interrupt process, first, in step S201, it is determined whether or not a checksum is being calculated according to a test command from the main control CPU 100. If the checksum is not being calculated, the effect control CPU 200 proceeds to the input process in step S202.
ステップS202の入力処理とは、上述の図8のステップS109の入力検知処理とともに操作子の操作による入力検知を行うための1ms毎の処理である。例えばこの入力処理では、操作子の操作検出信号について、信号波形にエッジが検出されたら入力カウンタをリセットし、その後、エッジが発生しない期間、入力カウンタをカウントアップしていく処理を行う。1msタイマ割込処理において、入力情報(入力信号波形のHまたはL)が検知され、またエッジ有無により、入力カウンタのリセット又はインクリメントが行われる。そしてメインループ処理(16ms処理)におけるステップS109で、入力カウンタの値が16以上となっており、前回とは入力情報が変化している場合に、入力変化を認識するようにしている。
このような入力処理(S202)及び入力検知処理(S109)により、ノイズ・チャタリングによる入力誤認識の防止がはかられる。また、入力カウンタを用いており、本実施の形態では例えば16ビットカウンタを用いて65535ms(約65秒)までなどをカウントできるようにしているため、いわゆる長押しの検出も可能となる。
The input process in step S202 is a process for every 1 ms for performing input detection by operating the operator together with the input detection process in step S109 of FIG. For example, in this input process, when an edge is detected in the signal waveform of the operation detection signal of the operation element, the input counter is reset, and thereafter, the input counter is counted up during a period in which no edge occurs. In the 1 ms timer interrupt process, input information (H or L of the input signal waveform) is detected, and the input counter is reset or incremented depending on the presence or absence of an edge. In step S109 in the main loop process (16 ms process), when the input counter value is 16 or more and the input information has changed from the previous time, the input change is recognized.
Such input processing (S202) and input detection processing (S109) can prevent erroneous input recognition due to noise chattering. In addition, since an input counter is used and, in this embodiment, for example, a 16-bit counter can be used to count up to 65535 ms (about 65 seconds), so-called long press can be detected.
ステップS203では、演出制御CPU200はモータ動作更新処理を行う。この場合、演出制御CPU200は、シナリオデータに基づいてワーク(図16Cで説明するモータデータ登録情報)にモータチャネルとして登録されているモータデータに基づいて、モータ駆動データを作成する処理を行う。これは可動体役物モータ65を駆動制御するために盤ドライバ部62のLEDドライバに出力するモータ駆動データである。なお、本実施の形態では、LED駆動データ更新は上記ステップS113により16ms毎に行われる一方、モータデータ更新は1ms毎に行われることになる。
ステップS204では、演出制御CPU200は、モータ駆動データを出力する。上述のように盤ドライバ部62の一部のLEDドライバ90には、可動体役物モータ65のステッピングモータ121等が接続されている。このステップS204では、これらステッピングモータ121に対する駆動データとしてのシリアルデータを、盤ドライバ部62の所定のLEDドライバ90(ステッピングモータ121等の可動体役物モータ65を駆動するLEDドライバ90)に対して出力することになる。
In step S203, the effect control CPU 200 performs a motor operation update process. In this case, the effect control CPU 200 performs a process of creating motor drive data based on the motor data registered as a motor channel in the work (motor data registration information described in FIG. 16C) based on the scenario data. This is motor drive data output to the LED driver of the panel driver unit 62 in order to drive and control the movable body accessory motor 65. In the present embodiment, the LED drive data is updated every 16 ms in step S113, while the motor data is updated every 1 ms.
In step S204, the effect control CPU 200 outputs motor drive data. As described above, the stepping motor 121 of the movable body accessory motor 65 and the like are connected to some of the LED drivers 90 of the panel driver unit 62. In this step S204, serial data as drive data for these stepping motors 121 is sent to a predetermined LED driver 90 of the panel driver unit 62 (LED driver 90 that drives the movable body accessory motor 65 such as the stepping motor 121). Will be output.
ステップS205では、演出制御CPU200は、割込みカウンタの値に応じて各処理を実行する。割込みカウンタは上述の16ms処理のステップS105でゼロリセットされ、1msタイマ割込処理のステップS207でインクリメントされる。従って、1msタイマ割込処理でステップS205が実行される際には、割込みカウンタの値は0〜15のいずれかとなっている。
この割込みカウンタの値0〜15に応じて、ケース0〜ケース15としてステップS205の処理が規定される。例えば本実施の形態では、ケース0ではWDT(watchdog timer)クリア信号ON、及びLEDドライバ90の初期化処理を行う。ケース1〜3ではLEDドライバ90の初期化処理を行う。ケース8ではWDTクリア信号OFFを行う。ケース12〜15では、LEDドライバ90に対するLED駆動データの出力を行う。
LEDドライバ90の初期化とは、LEDドライバ90において使用しないレジスタにデフォルト値を出力する処理である。この初期化と、LED駆動データの出力は、1回の1msタイマ割込処理の際に、LEDドライバ90の2,3個に対して行われる。
In step S205, the effect control CPU 200 executes each process according to the value of the interrupt counter. The interrupt counter is reset to zero in step S105 of the 16 ms process described above and incremented in step S207 of the 1 ms timer interrupt process. Therefore, when step S205 is executed in the 1 ms timer interrupt process, the value of the interrupt counter is 0-15.
According to the interrupt counter values 0 to 15, the process of step S205 is defined as case 0 to case 15. For example, in the present embodiment, in case 0, a WDT (watchdog timer) clear signal ON and an initialization process of the LED driver 90 are performed. In cases 1 to 3, the LED driver 90 is initialized. In case 8, the WDT clear signal is turned OFF. In cases 12 to 15, LED drive data is output to the LED driver 90.
The initialization of the LED driver 90 is a process of outputting a default value to a register that is not used in the LED driver 90. This initialization and LED drive data output are performed for a few LED drivers 90 in one 1 ms timer interrupt process.
ステップS206では、演出制御CPU200は、液晶制御基板52に対する演出制御コマンドの出力を行う。例えば1回の1msタイマ割込処理において、1コマンド(2バイト)の送信を行う。つまりモード及びイベントとしての2バイトの演出制御コマンドが送信される。
その後、演出制御CPU200はステップS207で割込みカウンタのインクリメントを行い、またステップS208でシナリオ更新カウンタのインクリメントを行う。そしてシナリオ更新カウンタの値が100未満であれば、1msタイマ割込処理を終える。
なお、シナリオ更新カウンタは上述のように16ms処理のステップS116でゼロリセットされるため、通常はシナリオ更新カウンタの値が100以上となることはない。100以上となるのは、演算異常、処理応答異常などにより16ms処理が実行されない場合や、16ms処理内の或る処理の進行が停止しているような場合である。このような場合は、無限ループに入り、WDTによってタイムアップ処理が行われるのを待つことになる。
In step S206, the effect control CPU 200 outputs an effect control command to the liquid crystal control board 52. For example, one command (2 bytes) is transmitted in one 1 ms timer interrupt process. That is, a 2-byte effect control command as a mode and an event is transmitted.
Thereafter, the effect control CPU 200 increments the interrupt counter in step S207, and increments the scenario update counter in step S208. If the value of the scenario update counter is less than 100, the 1 ms timer interrupt process ends.
Since the scenario update counter is reset to zero in step S116 of the 16 ms process as described above, the scenario update counter value does not normally exceed 100. The value of 100 or more is a case where the 16 ms process is not executed due to a calculation abnormality, a process response abnormality or the like, or the progress of a certain process in the 16 ms process is stopped. In such a case, an infinite loop is entered, and the time-up process is performed by WDT.
1msタイマ割込処理に入った際に、ステップS201でチェックサム算出中と判断された場合は、演出制御CPU200は処理をステップS210に進め、WDTをクリアする。そしてステップS211で液晶制御基板52に対する演出制御コマンドの送信出力を行う。そしてステップS212で割込みカウンタをインクリメントして1msタイマ割込処理を終える。
When it is determined that the checksum is being calculated in step S201 when entering the 1 ms timer interrupt process, the effect control CPU 200 advances the process to step S210 and clears the WDT. In step S211, an effect control command is transmitted to the liquid crystal control board 52. In step S212, the interrupt counter is incremented and the 1 ms timer interrupt process is completed.
[4−3:コマンド解析処理]

続いて、16ms処理として図8のステップS108で行われるコマンド解析処理について、図10、図11で説明する。演出制御CPU200は、ステップS108のコマンド解析処理として、主制御部50から供給される演出制御コマンドがコマンド受信バッファに格納されているか否かを監視し、演出制御コマンドが格納されていればこのコマンドを読み出す。この具体的な処理として、図10のステップS301〜F308の処理を行う。
[4-3: Command analysis processing]

Next, the command analysis processing performed in step S108 of FIG. 8 as 16 ms processing will be described with reference to FIGS. The effect control CPU 200 monitors whether or not the effect control command supplied from the main control unit 50 is stored in the command reception buffer as the command analysis processing in step S108, and if the effect control command is stored, this command Is read. As this specific process, the processes of steps S301 to S308 in FIG. 10 are performed.
演出制御部51には、主制御部50から送信されてきた演出制御コマンドを取り込むコマンド受信バッファが、例えば演出制御RAM202に用意される。演出制御CPU200は、まず図10のステップS301で、コマンド受信バッファの読み出しアドレスを示すリードポインタと、書き込みアドレスを示すライトポインタの確認を行う。
ライトポインタは、コマンド受信に応じて更新され、それに応じてライトポインタで示されるアドレスに、受信した演出制御コマンドが格納されていく。リードポインタは、コマンド受信バッファからの読み出しを行った際に更新(ステップS302)される。従って、もしリードポインタ=ライトポインタでなければ、まだ読み出していない演出制御コマンドがコマンド受信バッファに格納されているということになる。そこでリードポインタ=ライトポインタでなければステップS302に進み、演出制御CPU200はコマンド受信バッファにおいてリードポインタで示されるアドレスから1バイトのコマンドデータをロードする。この場合、次の読み出し(ロード)のためにリードポインタをインクリメントしておく。
In the effect control unit 51, a command reception buffer that captures the effect control command transmitted from the main control unit 50 is prepared in the effect control RAM 202, for example. In step S301 in FIG. 10, the effect control CPU 200 first checks the read pointer indicating the read address of the command reception buffer and the write pointer indicating the write address.
The light pointer is updated in response to the command reception, and the received effect control command is stored in the address indicated by the light pointer accordingly. The read pointer is updated when reading from the command reception buffer is performed (step S302). Therefore, if the read pointer is not the write pointer, the effect control command that has not been read is stored in the command reception buffer. Therefore, if the read pointer is not the write pointer, the process goes to step S302, and the effect control CPU 200 loads 1-byte command data from the address indicated by the read pointer in the command reception buffer. In this case, the read pointer is incremented for the next reading (loading).
上述したように1つの演出制御コマンドは、モードとしての1バイトとイベントとしての1バイトの2バイトで形成されている。演出制御CPU200はステップS303で、ロードした1バイトのコマンドデータが、モードであるかイベントであるかを確認する。この確認は、8ビット(Bit0〜Bit7)のうちのBit7の値により行われる。
そしてモードであれば、コマンドの上位データ受信の処理として、ステップS304に進み、読み出したコマンドデータを、レジスタ「コマンドHIバイト」にセーブする。また「コマンドLOバイト」のレジスタをクリアする。そしてステップS301に戻る。
続いても、リードポインタ=ライトポインタでなければ、まだ読み出していない演出制御コマンドがコマンド受信バッファに格納されていることになるため、ステップS302に進み、演出制御CPU200はコマンド受信バッファにおいてリードポインタで示されるアドレスから1バイトのコマンドデータをロードする。またリードポインタをインクリメントする。
そして読み出したコマンドがイベントであれば、コマンドの下位データ受信の処理として、ステップS303からS305に進み、読み出したコマンドデータを、レジスタ「コマンドLOバイト」にセーブする。
As described above, one presentation control command is formed of two bytes, one byte as a mode and one byte as an event. In step S303, the effect control CPU 200 confirms whether the loaded 1-byte command data is a mode or an event. This confirmation is performed by the value of Bit 7 out of 8 bits (Bit 0 to Bit 7).
If it is the mode, the process proceeds to step S304 as a process for receiving the upper data of the command, and the read command data is saved in the register “command HI byte”. Also, the “command LO byte” register is cleared. Then, the process returns to step S301.
Even if the read pointer is not equal to the write pointer, the effect control command that has not yet been read is stored in the command reception buffer, and thus the process proceeds to step S302, where the effect control CPU 200 uses the read pointer in the command reception buffer. Load 1 byte of command data from the indicated address. In addition, the read pointer is incremented.
If the read command is an event, the process proceeds from step S303 to S305 as processing for receiving lower-order data of the command, and the read command data is saved in the register “command LO byte”.
モード及びイベントのコマンドデータが、レジスタ「コマンドHIバイト」「コマンドLOバイト」にセーブされることで、演出制御CPU200は1つのコマンドを取り込んだことになる。
そこで演出制御CPU200はステップS306で、取り込んだコマンドに応じた処理を行う。具体例は図11で後述する。
The command data of the mode and the event is saved in the registers “command HI byte” and “command LO byte”, so that the effect control CPU 200 takes in one command.
Therefore, the effect control CPU 200 performs processing according to the fetched command in step S306. A specific example will be described later with reference to FIG.
リードポインタ=ライトポインタとなるのは、演出制御CPU200がまだ取り込んでいない演出制御コマンドがコマンド受信バッファには存在しない場合である。そこで、新たな取り込みは不要であるため、ステップS307に進む。この場合、図柄コマンド待ちの状態で100ms経過したか否かを確認する。そのような事態となっていなければ、図10のコマンド解析処理を終える。一方、図柄コマンド待ちの状態で100ms経過していたのであれば、ステップS308でコマンド欠落における図柄変動の処理を行うこととなる。   The read pointer = write pointer is when the effect control command that has not yet been captured by the effect control CPU 200 does not exist in the command reception buffer. Therefore, since new acquisition is unnecessary, the process proceeds to step S307. In this case, it is confirmed whether 100 ms has elapsed while waiting for a symbol command. If such a situation does not occur, the command analysis processing of FIG. 10 is finished. On the other hand, if 100 ms has elapsed while waiting for a symbol command, symbol fluctuation processing due to a missing command is performed in step S308.
上記のステップS306におけるコマンド対応処理の例を図11で説明する。
図11Aは、コマンド対応処理としての基本処理を示している。2バイトの演出制御コマンドの受信に応じて、演出制御CPU200はまず図11AのステップS321で、現在テストモード中であるか否かを確認する。テストモード中であれば、ステップS322ですべての演出シナリオのクリア、音出力の停止、装飾ランプ部63,64におけるLEDの消灯を行う。そしてステップS323でテストモードを終了する。
テストモード中でなければ、これらの処理は行わない。
そして演出制御CPU200は、ステップS330として、取り込んだ演出制御コマンドについての処理を行うことになる。
An example of the command response process in step S306 will be described with reference to FIG.
FIG. 11A shows basic processing as command response processing. In response to the reception of the 2-byte effect control command, the effect control CPU 200 first checks in step S321 of FIG. 11A whether or not it is currently in the test mode. If it is in the test mode, all the production scenarios are cleared, the sound output is stopped, and the LEDs in the decorative lamp units 63 and 64 are turned off in step S322. In step S323, the test mode ends.
These processes are not performed unless in the test mode.
Then, the effect control CPU 200 performs a process for the acquired effect control command as step S330.
演出制御コマンドとしては、例えば特別図柄変動パターン指定コマンド、特別図柄指定コマンド、保留球減算コマンド、保留球加算コマンド、エラー表示指定コマンド、大当たり開始指定コマンド・・・など多様に設定されている。ステップS330では、演出制御CPU200は、受信したコマンドに対応して、プログラムで規定された処理を行う。ここでは図11B、図11C、図11D、図11Eで、4つの演出制御コマンドを挙げて、具体的処理を例示する。   As the effect control command, for example, a special symbol variation pattern designation command, a special symbol designation command, a holding ball subtraction command, a holding ball addition command, an error display designation command, a jackpot start designation command, etc. are variously set. In step S330, the effect control CPU 200 performs a process specified by the program in response to the received command. Here, in FIG. 11B, FIG. 11C, FIG. 11D, and FIG. 11E, specific processing is exemplified by giving four effect control commands.
図11Bは、ステップS330でのコマンド処理として、変動パターンコマンドを取り込んだ場合の処理S330aを示している。
この場合、演出制御CPU200は、ステップS331で、図柄コマンド待ち状態をセットする処理を行う。これは変動パターンコマンドと、図柄コマンドが順次受信されることで、演出制御CPU200が図柄の変動表示の制御を行うためである。
図11Cは、ステップS330でのコマンド処理として、図柄コマンドを取り込んだ場合の処理S330bを示している。
この場合、演出制御CPU200は、まずステップS332で、変動パターンコマンド受信済みであるか否かを確認する。受信していなければそのまま処理を終える。
図柄コマンドを受信した際に、既に変動パターンコマンド受信済みであれば、ステップS333に進み、まず役物原点補正の動作についてのシナリオ登録を行う。そしてステップS334で、変動開始処理を行う。その後、変動開始に応じてステップS335で変動パターンコマンドの削除を行う。
FIG. 11B shows a process S330a when a variation pattern command is fetched as the command process in step S330.
In this case, the effect control CPU 200 performs a process of setting a symbol command waiting state in step S331. This is because the effect control CPU 200 controls the variation display of the symbols by sequentially receiving the variation pattern command and the symbol commands.
FIG. 11C shows a process S330b when a symbol command is fetched as the command process in step S330.
In this case, the effect control CPU 200 first confirms whether or not the variation pattern command has been received in step S332. If it has not been received, the process ends.
If a variation pattern command has already been received when the symbol command is received, the process proceeds to step S333, and first, scenario registration for the operation of correcting the accessory origin is performed. In step S334, variation start processing is performed. Thereafter, the change pattern command is deleted in step S335 in response to the start of change.
図11Dは、ステップS330でのコマンド処理として、電源投入コマンドを取り込んだ場合の処理S330cを示している。
この場合、演出制御CPU200は、ステップS337で演出制御RAM202のクリア処理を行う。例えばコマンド受信/送信バッファ、操作部60についての入力情報バッファの内容や、チェックサムの記憶領域のクリアを行う。
そしてステップS338でエラー解除コマンドの送信、ステップS339で役物エラー情報のクリア、ステップS340で役物動作の停止、ステップS341で電源投入のシナリオ登録、ステップS342で液晶制御基板52へ送信する電源投入コマンドのセットを順次行う。
FIG. 11D shows a process S330c when a power-on command is captured as the command process in step S330.
In this case, the effect control CPU 200 clears the effect control RAM 202 in step S337. For example, the command reception / transmission buffer, the contents of the input information buffer for the operation unit 60, and the checksum storage area are cleared.
Then, in step S338, an error release command is transmitted, in step S339 the accessory error information is cleared, in step S340, the accessory operation is stopped, in step S341, a power-on scenario is registered, and in step S342, the power is transmitted to the liquid crystal control board 52. Perform a set of commands sequentially.
図11Eは、ステップS330でのコマンド処理として、RAMクリアコマンドを取り込んだ場合の処理S330dを示している。
この場合、演出制御CPU200は、ステップS343で演出制御RAM202のクリア処理を行う。例えばコマンド受信/送信バッファ、操作部60についての入力情報バッファの内容や、チェックサムの記憶領域のクリアを行う。
そしてステップS344でエラー解除コマンドの送信、ステップS345でRAMクリアエラーセットと、エラー報知タイマのセットを行う。さらにステップS346で演出制御RAM202における抽選処理に関する情報のクリア、ステップS347で、シナリオに関する情報のクリアを行う。そしてステップS348で液晶制御基板52へ送信する電源初期投入表示(RAMクリア)コマンドのセットを行う。
FIG. 11E shows a process S330d when a RAM clear command is fetched as the command process in step S330.
In this case, the effect control CPU 200 clears the effect control RAM 202 in step S343. For example, the command reception / transmission buffer, the contents of the input information buffer for the operation unit 60, and the checksum storage area are cleared.
In step S344, an error cancel command is transmitted, and in step S345, a RAM clear error set and an error notification timer are set. In step S346, information related to the lottery process in the effect control RAM 202 is cleared. In step S347, information related to the scenario is cleared. In step S348, an initial power-on display (RAM clear) command to be transmitted to the liquid crystal control board 52 is set.
[4−4:シナリオ登録・削除処理]

次にシナリオ登録・削除処理について説明する。シナリオとは演出制御やエラー処理その他、各種の実行すべき動作を規定したデータである。実行すべきシナリオのデータは、シナリオ登録情報として演出制御RAM202のワーク領域に登録される。図16Aに示すシナリオ登録情報の構造については後述するが、シナリオ登録情報としては、0〜63までの64個のシナリオチャネルが用意されている。この64個のシナリオチャネルに登録されたシナリオは同時に実行可能とされる。以下、シナリオチャネルを「sCH」で示す。
シナリオ登録処理とは、シナリオ登録情報における任意のシナリオチャネルに、登録を要求されたシナリオ番号のシナリオを登録する処理である。原則的には、sCH0〜sCH63のシナリオチャネルは、どのチャネルが用いられても良い。
[4-4: Scenario registration / deletion processing]

Next, scenario registration / deletion processing will be described. The scenario is data defining various operations to be executed such as production control and error processing. The scenario data to be executed is registered in the work area of the effect control RAM 202 as scenario registration information. The scenario registration information shown in FIG. 16A will be described later. As scenario registration information, 64 scenario channels from 0 to 63 are prepared. Scenarios registered in these 64 scenario channels can be executed simultaneously. Hereinafter, the scenario channel is indicated by “sCH”.
The scenario registration process is a process of registering a scenario having a scenario number requested to be registered in an arbitrary scenario channel in the scenario registration information. In principle, any scenario channel of sCH0 to sCH63 may be used.
以下説明するシナリオ登録は、例えばステップS106のエラー処理、ステップS107のデモ処理、ステップS108のコマンド解析処理などの処理過程において、必要時に呼び出され、実行される。例えば先に述べた図11CのステップS333、図11DのステップS341などが、シナリオ登録が実行される場合の一例となる。   Scenario registration to be described below is called and executed when necessary, for example, in the process of error processing in step S106, demo processing in step S107, command analysis processing in step S108, and the like. For example, step S333 in FIG. 11C and step S341 in FIG. 11D described above are an example of the case where scenario registration is executed.
図12の処理として、演出制御CPU200は、コマンド或いはプログラム上で指定されるシナリオに対応したシナリオ番号と待機時間(delay)の値を、ワーク(シナリオ登録情報)に登録する処理を行う。
ステップS401で演出制御CPU200は、まず今回登録すべきシナリオ番号が正常であるか否かを確認する。シナリオ番号があり得ない番号の場合は、何もせずに処理を終える。
As the process of FIG. 12, the effect control CPU 200 performs a process of registering a scenario number and a standby time (delay) value corresponding to a scenario specified on a command or program in a work (scenario registration information).
In step S401, the effect control CPU 200 first checks whether or not the scenario number to be registered this time is normal. If the scenario number is not possible, the process ends without doing anything.
シナリオ番号が適正であれば、演出制御CPU200はステップS402で変数Bをゼロに設定する。変数Bは、sCH0〜sCH63のシナリオチャネルのうちで、空きチャネルを順次探索するために使用する変数である。さらに変数Bは、まだ探索(空きチャネルであるか否かの確認)をしていないシナリオチャネルが残っているか否かを判断するための変数を兼ねている。   If the scenario number is appropriate, effect control CPU 200 sets variable B to zero in step S402. The variable B is a variable used for sequentially searching for an empty channel among the scenario channels sCH0 to sCH63. Furthermore, the variable B also serves as a variable for determining whether or not there remains a scenario channel that has not yet been searched (confirmation of whether it is an empty channel).
演出制御CPU200は、ステップS403で、「追加ポインタ」+Bのシナリオチャネルが空きであるか否かを確認する。追加ポインタとは、シナリオ登録を行った際に、後述のステップS407で設定されるポインタである。図12の処理を開始する時点では、追加ポインタの値は、前回登録したシナリオチャネルの次のシナリオチャネルを示す値となっている。なお、追加ポインタの初期値(初期状態から図12の処理が初めて行われる時の値)は0である。
「追加ポインタ」+Bのシナリオチャネルが空きでなければ、演出制御CPU200はステップS404で変数Bをインクリメントする。
ステップS405でB<64でなければ、この図12の処理を終える。これは全シナリオチャネルについて探索を行ったが、空きチャネルがなくてシナリオ登録が不可能となる場合である。
まだ全シナリオチャネルの探索(空きチャネルであるか否かの確認)を行っていない時点では、ステップS405でB<64である。その場合はステップS406の確認処理を行い、「追加ポインタ」+Bの値がシナリオチャネルsCHの最大値を超えた値「64」以上となっていなければステップS403に戻る。
また「追加ポインタ」+Bの値が「64」以上となっていた場合は、ステップS407で追加ポインタの値の補正処理を行う。具体的には「追加ポインタ」+Bの値が「64」となった場合、追加ポインタの値を「64」減算する処理を行う。そしてステップS403に戻る。
In step S403, the effect control CPU 200 confirms whether or not the “additional pointer” + B scenario channel is empty. The additional pointer is a pointer set in step S407 described later when scenario registration is performed. At the time of starting the processing of FIG. 12, the value of the additional pointer is a value indicating the scenario channel next to the scenario channel registered last time. Note that the initial value of the additional pointer (the value when the processing in FIG. 12 is performed for the first time from the initial state) is zero.
If the “addition pointer” + B scenario channel is not empty, the effect control CPU 200 increments the variable B in step S404.
If B <64 is not satisfied in step S405, the processing in FIG. This is a case where all scenario channels have been searched but scenario registration is impossible because there are no free channels.
At a time point when all scenario channels have not been searched (confirmation of whether or not they are free channels), B <64 in step S405. In that case, the confirmation process of step S406 is performed, and if the value of “addition pointer” + B is not equal to or greater than the value “64” exceeding the maximum value of the scenario channel sCH, the process returns to step S403.
If the value of “addition pointer” + B is “64” or more, correction processing for the value of the addition pointer is performed in step S407. Specifically, when the value of “addition pointer” + B becomes “64”, a process of subtracting “64” from the value of the addition pointer is performed. Then, the process returns to step S403.
このステップS403〜S407の処理によれば、前回登録したシナリオチャネルの次のシナリオチャネルから、順次シナリオチャネルが空きか否かが確認されることになる。
つまり、ステップS404での変数Bのインクリメントにより、ステップS403が行われるたびに確認されるシナリオチャネルsCHが、順次1つずつ進行することとなる。
また、変数BはステップS402でゼロリセットされてからステップS404でインクリメントされるものであるため、ステップS405でB<64とはならない場合(つまり変数Bが64に達した場合)は、既にステップS403の処理が64回行われた場合である。これは全シナリオチャネルsCH0〜sCH63を調べたが、空きがなかったと判断された場合である。そのため登録不可能として図12の処理を終えることとなる。
According to the processing in steps S403 to S407, it is sequentially confirmed from the scenario channel next to the previously registered scenario channel whether or not the scenario channel is empty.
That is, the scenario channel sCH that is confirmed every time step S403 is performed sequentially advances one by one due to the increment of the variable B in step S404.
Since variable B is zero-reset in step S402 and incremented in step S404, if B <64 is not satisfied in step S405 (that is, if variable B reaches 64), step S403 has already been performed. This process is performed 64 times. This is a case where all scenario channels sCH0 to sCH63 have been examined, but it is determined that there is no free space. For this reason, the processing of FIG.
また、「追加ポインタ」の値は、前回登録したシナリオチャネルの次のシナリオチャネルを示す値であるため、まだ全シナリオチャネルの空き確認を行っていないB<64の時点でも、「追加ポインタ」+Bの値(つまり次に確認しようとするシナリオチャネルsCHの番号)が「64」以上となることがある。具体的には、直前のステップS403の時点で「追加ポインタ」+Bの値が63であり、シナリオチャネルsCH63について確認した後、ステップS404で変数Bがインクリメントされた場合である。このままでは、次に存在しないシナリオチャネルsCH64を指定することとなる。
そこでステップS406でこの点を確認し、「追加ポインタ」+Bの値が「64」となっていたら、ステップS407では、次に確認するシナリオチャネルを「sCH0」に戻すために、追加ポインタの補正を行う。つまり追加ポインタの値を−64することで、「追加ポインタ」+Bの値が「0」となるようにする。これにより次のステップS403では、シナリオチャネルsCH0が空きであるか否か確認されるようにする。
Further, since the value of the “addition pointer” is a value indicating the next scenario channel of the scenario channel registered last time, the “addition pointer” + B even when B <64 when all the scenario channels are not yet confirmed. (That is, the number of the scenario channel sCH to be checked next) may be “64” or more. Specifically, the value of “addition pointer” + B is 63 at the time of immediately preceding step S403, and after confirming the scenario channel sCH63, the variable B is incremented in step S404. In this state, the scenario channel sCH64 that does not exist next is designated.
Therefore, this point is confirmed in step S406, and if the value of “addition pointer” + B is “64”, in step S407, correction of the addition pointer is performed to return the scenario channel to be confirmed next to “sCH0”. Do. That is, the value of “addition pointer” + B is set to “0” by setting the value of the addition pointer to −64. Thus, in the next step S403, it is confirmed whether or not the scenario channel sCH0 is empty.
ある時点のステップS403の処理で、空きのシナリオチャネルが発見されたら、演出制御CPU200はステップS408に進み、その空きのシナリオチャネルに、シナリオ番号、及び待機時間(delay)をセットする。またその他のシナリオ管理に必要なデータをゼロクリアする。
そしてステップS409で、追加ポインタを、登録を行ったシナリオチャネル+1の値に更新する。つまり今回登録を行ったシナリオチャネルの次のシナリオチャネルの値を、追加ポインタとして記憶しておき、次回の登録処理に使用できるようにする。なお、本実施の形態ではシナリオチャネルはsCH0〜sCH63の64チャネルのため追加ポインタの最大値は63となる。
If an empty scenario channel is found in the process of step S403 at a certain time, the presentation control CPU 200 proceeds to step S408, and sets a scenario number and a waiting time (delay) in the empty scenario channel. In addition, the data necessary for other scenario management is cleared to zero.
In step S409, the additional pointer is updated to the value of the registered scenario channel + 1. That is, the value of the scenario channel next to the scenario channel registered this time is stored as an additional pointer so that it can be used for the next registration process. In this embodiment, since the scenario channel is 64 channels sCH0 to sCH63, the maximum value of the additional pointer is 63.
この図12の処理によれば、シナリオ登録の際に、前回登録を行ったシナリオチャネルの次のシナリオチャネルから、空きチャネルが探索される。追加ポインタの初期値は「0」であり、その後、登録に応じてステップS407で更新されていくが、この処理によれば、多くの場合、シナリオチャネルsCH0から順に使用されてシナリオ登録が行われる。そして、シナリオ登録の際には、前回の登録チャネルの次のシナリオチャネルから空きの確認が行われる。従って、殆どの場合、素早く空きチャネルが発見でき、シナリオ登録処理を効率的に実行することができる。これにより演出制御CPU200の処理負担は軽減される。   According to the processing of FIG. 12, at the time of scenario registration, an empty channel is searched from the scenario channel next to the scenario channel that was registered last time. The initial value of the additional pointer is “0”, and is subsequently updated in step S407 according to the registration. In many cases, according to this process, scenario registration is performed using the scenario channel sCH0 in order. . When the scenario is registered, the availability is confirmed from the scenario channel next to the previous registered channel. Therefore, in most cases, an empty channel can be found quickly, and the scenario registration process can be executed efficiently. As a result, the processing burden on the effect control CPU 200 is reduced.
なお、処理の変形例として、ステップS407で更新する追加ポインタの値は、登録を行ったシナリオチャネルの番号としておき、ステップS402では変数Bに1を代入してもよい。但しその場合、ステップS405ではB≦65であるか否かの判断を行うようにする。   As a modification of the process, the value of the additional pointer updated in step S407 may be set as the number of the scenario channel that has been registered, and 1 may be substituted for variable B in step S402. In this case, however, it is determined in step S405 whether B ≦ 65.
次にシナリオ削除処理について説明する。これはワークの或るシナリオチャネルに登録されているシナリオを削除する処理である。
図13Aは、或るシナリオをシナリオ登録情報から削除する場合の演出制御CPU200の処理を示している。
演出制御CPU200は、コマンド或いはプログラムグラム上で指定される、削除するシナリオ番号(後述のメインシナリオ番号(mcNo))の値に基づいて、図13Aの処理を開始する。まずステップS421で演出制御CPU200は、削除要求にかかるシナリオ番号が正常であるか否かを確認する。シナリオ番号があり得ない番号の場合は、削除せずに処理を終える。
Next, scenario deletion processing will be described. This is a process for deleting a scenario registered in a certain scenario channel of the work.
FIG. 13A shows processing of the effect control CPU 200 when a certain scenario is deleted from the scenario registration information.
The effect control CPU 200 starts the process of FIG. 13A based on the value of a scenario number to be deleted (a main scenario number (mcNo) described later) designated on the command or the programgram. First, in step S421, the effect control CPU 200 confirms whether or not the scenario number related to the deletion request is normal. If the scenario number is not possible, the process ends without being deleted.
シナリオ番号が適正であれば、演出制御CPU200はステップS422で変数Bをゼロに設定する。この場合の変数Bは、sCH0〜sCH63のシナリオチャネルのうちで、削除対象のシナリオが登録されたチャネルを探索するために使用する変数となる。さらに変数Bは、まだ探索(削除対象のシナリオが登録されているか否かの確認)をしていないシナリオチャネルが残っているか否かを判断するための変数を兼ねている。   If the scenario number is appropriate, effect control CPU 200 sets variable B to zero in step S422. The variable B in this case is a variable used for searching for a channel in which the scenario to be deleted is registered among the scenario channels sCH0 to sCH63. Further, the variable B also serves as a variable for determining whether or not there remains a scenario channel that has not yet been searched (confirmation of whether or not a scenario to be deleted is registered).
演出制御CPU200は、ステップS423で、B領域、つまりシナリオチャネルsCH(B)に登録されているシナリオが削除対象のシナリオ番号のものであるか否かを確認する。シナリオチャネルsCH(B)に登録されているシナリオが削除対象のシナリオ番号でなければ、ステップS424で変数Bをインクリメントし、ステップS425でB<64であることを確認して、ステップS423の処理を行う。
このステップS423,F424の処理によれば、シナリオチャネルsCH0からシナリオチャネルsCH63に向かって順に、削除対象のシナリオを探索していくこととなる。
ステップS423でシナリオチャネルsCH(B)に登録されているシナリオが削除対象のシナリオ番号であった場合は、ステップS426に進み、B領域、つまりシナリオチャネルsCH(B)に登録されているシナリオを削除する処理を行う。
以上により、要求された或るシナリオ番号のシナリオをワーク(シナリオ登録情報)から削除する処理が行われる。
なお、ステップS425でB<64ではないと判断される場合、つまり変数Bが64に達した場合は、シナリオチャネルsCH0〜sCH63の全てを探索したが、削除対象のシナリオが登録されていなかったということになるため、処理を終える。
In step S423, the effect control CPU 200 confirms whether or not the scenario registered in the B area, that is, the scenario channel sCH (B) is the scenario number to be deleted. If the scenario registered in the scenario channel sCH (B) is not the scenario number to be deleted, the variable B is incremented in step S424, and it is confirmed in step S425 that B <64, and the process of step S423 is performed. Do.
According to the processing of steps S423 and F424, the scenario to be deleted is searched in order from the scenario channel sCH0 to the scenario channel sCH63.
If the scenario registered in the scenario channel sCH (B) is the scenario number to be deleted in step S423, the process proceeds to step S426, and the scenario registered in the B area, that is, the scenario channel sCH (B) is deleted. Perform the process.
As described above, the process of deleting the scenario with the requested scenario number from the work (scenario registration information) is performed.
If it is determined in step S425 that B <64 is not satisfied, that is, if the variable B reaches 64, all the scenario channels sCH0 to sCH63 have been searched, but the scenario to be deleted has not been registered. Therefore, the process is finished.
図13Bは、或る範囲のシナリオを削除する処理を示している。削除シナリオが範囲で指定された場合に、この処理が行われる。
演出制御CPU200は、コマンド或いはプログラム上で、或るシナリオ番号の範囲で削除指定された場合、まずステップS431で変数Bをゼロに設定する。この場合の変数Bは、sCH0〜sCH63のシナリオチャネルのうちで、削除対象範囲に該当するシナリオが登録されたチャネルを探索するために使用する変数となる。さらに変数Bは、まだ探索(削除対象範囲に該当するシナリオが登録されているか否かの確認)をしていないシナリオチャネルが残っているか否かを判断するための変数を兼ねている。
FIG. 13B shows processing for deleting a certain range of scenarios. This process is performed when a deletion scenario is specified by a range.
The effect control CPU 200 first sets a variable B to zero in step S431 when a deletion is designated within a range of a certain scenario number on a command or program. The variable B in this case is a variable used to search for a channel in which a scenario corresponding to the deletion target range is registered among the scenario channels sCH0 to sCH63. Further, the variable B also serves as a variable for determining whether or not there remains a scenario channel that has not yet been searched (confirmation of whether or not a scenario corresponding to the deletion target range is registered).
演出制御CPU200は、ステップS432で、B領域、つまりシナリオチャネルsCH(B)に登録されているシナリオが、削除対象とされた範囲内のシナリオ番号であるか否かを確認する。そしてシナリオチャネルsCH(B)に登録されているシナリオが削除対象の範囲内のシナリオ番号であれば、ステップS433でシナリオチャネルsCH(B)に登録されているシナリオを削除する。そしてステップS434に進む。
シナリオチャネルsCH(B)に登録されているシナリオが、削除対象とされた範囲内のシナリオ番号ではなければ、ステップS433を行わずにステップS434に進む。
演出制御CPU200はステップS434では、変数Bをインクリメントし、ステップS435でB<64であることを確認して、ステップS432に戻る。変数Bが64に達していたら、全シナリオチャネルsCH0〜sCH63について処理を完了したことになるため、このシナリオ範囲削除処理を終える。
以上により、シナリオ番号範囲の1又は複数のシナリオについて、ワーク(シナリオ登録情報)からの削除が行われる。
In step S432, the effect control CPU 200 confirms whether or not the scenario registered in the B area, that is, the scenario channel sCH (B), is a scenario number within the range to be deleted. If the scenario registered in the scenario channel sCH (B) is a scenario number within the range to be deleted, the scenario registered in the scenario channel sCH (B) is deleted in step S433. Then, the process proceeds to step S434.
If the scenario registered in the scenario channel sCH (B) is not a scenario number within the range targeted for deletion, the process proceeds to step S434 without performing step S433.
The effect control CPU 200 increments the variable B in step S434, confirms that B <64 in step S435, and returns to step S432. If the variable B has reached 64, the processing has been completed for all scenario channels sCH0 to sCH63, and the scenario range deletion processing is completed.
As described above, one or more scenarios in the scenario number range are deleted from the work (scenario registration information).
図13Cは登録されているシナリオを全て削除する処理を示している。例えばシステム上の都合により、やむを得ずシナリオを削除する際に呼び出される処理である。なお、保護対象とされたシナリオは削除しないようにする。
演出制御CPU200は、シナリオ全削除が要求された場合、まずステップS441で変数Bをゼロに設定する。この場合の変数Bは、sCH0〜sCH63のシナリオチャネルのうちで、保護対象のシナリオを登録したシナリオチャネルを確認するために使用する変数となる。さらに変数Bは、まだ確認(保護対象のシナリオが登録されているか否かの確認)をしていないシナリオチャネルが残っているか否かを判断するための変数を兼ねている。
FIG. 13C shows a process for deleting all registered scenarios. For example, it is a process called when a scenario is unavoidably deleted due to circumstances on the system. Do not delete scenarios that are targeted for protection.
When it is requested to delete all scenarios, the effect control CPU 200 first sets the variable B to zero in step S441. The variable B in this case is a variable used for confirming the scenario channel in which the scenario to be protected is registered among the scenario channels sCH0 to sCH63. Furthermore, the variable B also serves as a variable for determining whether or not there remains a scenario channel that has not yet been confirmed (confirmation of whether or not a scenario to be protected is registered).
演出制御CPU200は、ステップS442で、B領域、つまりシナリオチャネルsCH(B)に登録されているシナリオが、保護対象のシナリオであるか否かを確認する。そして保護対象のシナリオであれば、削除せず、一方、保護対象のシナリオでなければ、ステップS443で、そのシナリオチャネルsCH(B)に登録されているシナリオを削除する。
そしてステップS444で変数Bをインクリメントし、ステップS445でB<64であればステップS442に戻る。変数Bが64に達していたら、全シナリオチャネルsCH0〜sCH63について処理を完了したことになるため、このシナリオ全削除処理を終える。
以上により、ワークにシナリオ登録情報として登録されているシナリオについて、保護対象のシナリオを除く全シナリオの削除が行われる。
In step S442, the effect control CPU 200 confirms whether or not the scenario registered in the B region, that is, the scenario channel sCH (B), is a scenario to be protected. If it is a scenario to be protected, it is not deleted. On the other hand, if it is not a scenario to be protected, the scenario registered in the scenario channel sCH (B) is deleted in step S443.
In step S444, the variable B is incremented. If B <64 in step S445, the process returns to step S442. If the variable B has reached 64, the processing has been completed for all the scenario channels sCH0 to sCH63, and thus the scenario all deletion processing ends.
As described above, all scenarios other than the scenario to be protected are deleted from the scenario registered as scenario registration information in the work.
[4−5:シナリオ更新処理]

続いてメイン処理の16ms処理のステップS110で行われるシナリオ更新処理について説明する。シナリオ更新処理では図14、図15で説明するようにメインシナリオとサブシナリオの更新が行われる。
[4-5: Scenario update processing]

Next, the scenario update process performed in step S110 of the 16ms process of the main process will be described. In the scenario update process, the main scenario and the sub-scenario are updated as described with reference to FIGS.
まずシナリオ登録情報の構造を図16、図17で説明する。図16Aは、メインシナリオ及びサブシナリオとしてのシナリオ登録情報の構造を示している。このシナリオ登録情報は演出制御RAM202のワークエリアを用いて設定される。
本実施の形態では、先にも述べたようにシナリオ登録情報は、シナリオチャネルsCH0〜sCH63の64個のチャネルを有するものとされる。各シナリオチャネルsCHに登録されたシナリオについては同時に実行可能とされる。
First, the structure of scenario registration information will be described with reference to FIGS. FIG. 16A shows the structure of scenario registration information as a main scenario and a sub-scenario. This scenario registration information is set using the work area of the effect control RAM 202.
In the present embodiment, as described above, the scenario registration information includes 64 channels of scenario channels sCH0 to sCH63. Scenarios registered in each scenario channel sCH can be executed simultaneously.
図示のように各シナリオチャネルsCHに登録できる情報としては、サブシナリオ更新処理で用いるサブシナリオタイマ(scTm)と前回時間(scPrevTm)、音/モータサブシナリオテーブルの実行ラインを示すサブシナリオ実行ライン(scIx)、ランプサブシナリオテーブルの実行ラインを示すサブシナリオ実行ラインlmp(lmpIx)、シナリオ更新処理に用いるメインシナリオタイマ(msTm)、メインシナリオテーブルの実行ラインを示すメインシナリオ実行ライン(mcIx)、メインシナリオ番号(mcNo)、メインシナリオに付加可能なオプションデータであるメインシナリオオプション(mcOpt)、ユーザオプション(userFn)、待機時間(delay)、チェックサム(checkSum)がある。   As shown in the figure, information that can be registered in each scenario channel sCH includes sub-scenario timer (scTm) and previous time (scPrevTm) used in the sub-scenario update process, and sub-scenario execution line (sound / motor sub-scenario table execution line) scIx), sub-scenario execution line lmp (lmpIx) indicating the execution line of the ramp sub-scenario table, main scenario timer (msTm) used for scenario update processing, main scenario execution line (mcIx) indicating the execution line of the main scenario table, main There are a scenario number (mcNo), a main scenario option (mcOpt) that is optional data that can be added to the main scenario, a user option (userFn), a waiting time (delay), and a checksum (checkSum).
スピーカ部59による音出力、装飾ランプ部63,64による発光、及び可動体役物モータ65による可動体役物の駆動による演出を開始するときには、待機時間(delay)とメインシナリオ番号(scNo)をシナリオチャネルsCH0〜sCH63のうちの空いているシナリオチャネルに登録する。
待機時間(delay)は、シナリオチャネルsCHに登録してからそのシナリオが開始されるまでの時間を示す。なおこの待機時間(delay)は16ms処理毎に1減算される。待機時間(delay)が0の場合に、登録されたデータに対応した処理が実行されることとなる。
When a sound output by the speaker unit 59, light emission by the decorative lamp units 63 and 64, and production by driving the movable body accessory motor 65 are started, a standby time (delay) and a main scenario number (scNo) are set. It registers in an empty scenario channel among the scenario channels sCH0 to sCH63.
The waiting time (delay) indicates the time from registration to the scenario channel sCH until the scenario is started. The waiting time (delay) is decremented by 1 every 16 ms processing. When the waiting time (delay) is 0, processing corresponding to the registered data is executed.
図18には、メインシナリオテーブルの一部として、シナリオ番号1,2,3の例を示している。各シナリオ番号のシナリオとしては、シナリオの各ライン(行)に時間データとしてメインシナリオタイマ(msTm)の値が記述されるとともに、サブシナリオ番号(scNo)、オプション(OPT)を記述することができる。即ちメインシナリオテーブルでは、メインシナリオタイマ(msTm)による時間として、実行されるべきサブシナリオ(及び場合によってはオプション)が指定される。またシナリオ最終行には、シナリオデータ終了コードD_SEEND、又はシナリオデータループコードD_SELOPが記述される。
なお、メインシナリオタイマ(msTm)の値はメインシナリオの開始時から、16ms処理で行われるシナリオ更新の処理で+1されるため、「1」とは16msを示すものとなる。各シナリオ番号のシナリオテーブルは、或る行におけるメインシナリオタイマ(msTm)の時間を経過すると、次の行へ進むことになる。各行の時間データは、その行が終わるタイミングを示している。
例えばシナリオ番号2の場合、1500×16msの時間としてサブシナリオ番号2の動作が指定され、次の500×16msの時間としてサブシナリオ番号20の動作が指定され、次の2000×16msの時間としてサブシナリオ番号21の動作が指定されている。その次の行はシナリオデータ終了コードD_SEENDである。シナリオデータ終了コードD_SEENDの場合、シナリオ登録情報(ワーク)から、このシナリオが削除される(後述する図14のステップS617参照)。
FIG. 18 shows an example of scenario numbers 1, 2, and 3 as a part of the main scenario table. As the scenario of each scenario number, the main scenario timer (msTm) value is described as time data in each line (row) of the scenario, and the sub-scenario number (scNo) and option (OPT) can be described. . That is, in the main scenario table, a sub-scenario (and optional in some cases) to be executed is designated as the time by the main scenario timer (msTm). In the last line of the scenario, a scenario data end code D_SEEND or a scenario data loop code D_SELOP is described.
Since the value of the main scenario timer (msTm) is incremented by 1 in the scenario update process performed in the 16 ms process from the start of the main scenario, “1” indicates 16 ms. The scenario table of each scenario number advances to the next line when the time of the main scenario timer (msTm) in a certain line has elapsed. The time data of each line indicates the timing when the line ends.
For example, in the case of scenario number 2, the operation of sub-scenario number 2 is specified as a time of 1500 × 16 ms, the operation of sub-scenario number 20 is specified as the next time of 500 × 16 ms, and the operation is performed as the next time of 2000 × 16 ms. The operation of scenario number 21 is designated. The next line is the scenario data end code D_SEEND. In the case of the scenario data end code D_SEEND, this scenario is deleted from the scenario registration information (work) (see step S617 in FIG. 14 described later).
次に図16Bでランプデータ登録情報の構造を説明する。ランプデータ登録情報としては、ランプサブシナリオテーブルから選択されたシナリオ、即ち装飾ランプ部63,64による演出動作(点灯パターン)を示す情報が登録される。このランプデータ登録情報も演出制御RAM202のワークエリアを用いて設定される。
本実施の形態では、ランプデータ登録情報は、ランプチャネルdwCH0〜dwCH15の16個のチャネルを有するものとされる。各ランプチャネルdwCH0〜dwCH15には優先順位が設定されており、ランプチャネルdwCH0からdwCH15に向かって順にプライオリティが高くなる。従ってランプチャネルdwCH15に登録されたシナリオ(ランプサブシナリオ)が最も優先的に実行される。また例えばランプチャネルdwCH3、dwCH10にシナリオが登録されていれば、ランプチャネルdwCH10に登録されたシナリオが優先実行される。
なお、ランプチャネルdwCH0は主にBGM(Back Ground Music)に付随するランプ演出、ランプチャネルdwCH15はエラー関係のランプ演出に用いられ、ランプチャネルdwCH1〜dwCH14が通常演出に用いられる。
Next, the structure of the lamp data registration information will be described with reference to FIG. 16B. As the lamp data registration information, a scenario selected from the lamp sub-scenario table, that is, information indicating a rendering operation (lighting pattern) by the decorative lamp units 63 and 64 is registered. This lamp data registration information is also set using the work area of the effect control RAM 202.
In the present embodiment, the ramp data registration information has 16 channels of ramp channels dwCH0 to dwCH15. Priorities are set for each of the ramp channels dwCH0 to dwCH15, and the priority increases in order from the ramp channels dwCH0 to dwCH15. Therefore, the scenario (lamp sub-scenario) registered in the ramp channel dwCH15 is executed with the highest priority. For example, if a scenario is registered in the ramp channels dwCH3 and dwCH10, the scenario registered in the ramp channel dwCH10 is preferentially executed.
The ramp channel dwCH0 is mainly used for a lamp effect associated with BGM (Back Ground Music), the lamp channel dwCH15 is used for an error-related lamp effect, and the lamp channels dwCH1 to dwCH14 are used for a normal effect.
各ランプチャネルdwCHに登録できる情報としては、図示のように、登録した点灯パターンの番号を示す登録点灯ナンバ(lmpNew)、実行する点灯パターンの番号を示す実行点灯ナンバ(lmpNo)、ランプサブシナリオの実行ラインを示すオフセット(offset)、実行時間(time)、チェックサム(checkSum)がある。   As shown in the figure, information that can be registered in each lamp channel dwCH includes a registered lighting number (lmpNew) indicating the number of the registered lighting pattern, an execution lighting number (lmpNo) indicating the number of the lighting pattern to be executed, and a lamp sub-scenario. There are an offset indicating an execution line (offset), an execution time (time), and a checksum (checkSum).
図19Aにランプサブシナリオテーブルの一部として、ランプサブシナリオ番号1,2,3の例を示している。各番号のランプサブシナリオとしては、シナリオの各ライン(行)に時間データ(time)の値が記述されるとともに、ランプチャネルと、各種の点灯パターンを示すランプナンバが記述される。また最終行には、ランプシナリオデータ終了コードD_LSENDが記述される。   FIG. 19A shows an example of lamp sub-scenario numbers 1, 2, and 3 as a part of the lamp sub-scenario table. For each number of lamp sub-scenarios, time data (time) values are described in each line (row) of the scenario, and lamp channels and lamp numbers indicating various lighting patterns are described. In the last line, a lamp scenario data end code D_LSEND is described.
このランプサブシナリオテーブルにおいて、各ラインの時間データ(time)は、そのサブシナリオが開始されてからの、当該ラインが開始される時間を示している。
16ms毎にメインシナリオタイマ(msTm)と、テーブルの時間データを比較して、一致した場合に、そのラインのランプナンバが、図16Bのランプデータ登録情報に登録される。登録されるランプチャネルdwCHは、当該ラインに示されたチャネルとなる。
例えば、上述の或るシナリオチャネルsCHにおいて、図18に示したシナリオ番号2が登録され、サブシナリオ番号2が参照されるとする。図19Aに示したランプサブシナリオ番号2では、1ライン目に時間データ(time)=0としてランプチャネル5(dwCH5)及びランプナンバ5が記述されている。この場合、メインシナリオタイマ(msTm)=0の時点で、まず当該1ライン目の情報が図16Bのランプデータ登録情報のランプチャネルdwCH5に、登録点灯ナンバ(lmpNew)=5として登録される。シナリオ登録情報のサブシナリオ実行ラインlmp(lmpIx)の値は、次のラインの値(2ライン目)に更新される。これはランプチャネルdwCH5という比較的低い優先度で、点灯ナンバ5の点灯パターン動作の実行を行うための登録となる。
2ライン目については、500×16msとなった時点で同様の処理が行われる。即ちランプデータ登録情報のランプチャネルdwCH5に、登録点灯ナンバ(lmpNew)=6(つまり点灯ナンバ6の点灯パターンの指示)が登録される。
なお、時間データ(time)が連続する2ラインで同一の値であったら、その各ラインについての処理は同時に開始されることとなる。
後述するLED駆動データ更新処理では、このように更新されるランプデータ登録情報に基づいて、LED駆動データが作成される。
In this ramp sub-scenario table, the time data (time) of each line indicates the time at which the line is started after the sub-scenario is started.
When the main scenario timer (msTm) and the time data in the table are compared every 16 ms and they match, the lamp number of that line is registered in the lamp data registration information of FIG. 16B. The registered ramp channel dwCH is the channel indicated in the line.
For example, it is assumed that the scenario number 2 shown in FIG. 18 is registered and the sub-scenario number 2 is referred to in a certain scenario channel sCH described above. In the lamp sub-scenario number 2 shown in FIG. 19A, the lamp channel 5 (dwCH5) and the lamp number 5 are described as time data (time) = 0 on the first line. In this case, when the main scenario timer (msTm) = 0, the information on the first line is first registered in the lamp channel dwCH5 of the lamp data registration information in FIG. 16B as the registered lighting number (lmpNew) = 5. The value of the sub-scenario execution line lmp (lmpIx) in the scenario registration information is updated to the value of the next line (second line). This is a registration for performing the lighting pattern operation of the lighting number 5 with a relatively low priority of the lamp channel dwCH5.
For the second line, the same processing is performed when it becomes 500 × 16 ms. That is, the registered lighting number (lmpNew) = 6 (that is, the lighting pattern 6 lighting instruction) is registered in the lamp channel dwCH5 of the lamp data registration information.
If the time data (time) has the same value for two consecutive lines, the processing for each line is started simultaneously.
In the LED drive data update process to be described later, LED drive data is created based on the lamp data registration information updated in this way.
次に図16Cでモータデータ登録情報の構造を説明する。モータデータ登録情報としては、音/モータサブシナリオテーブルから選択されたシナリオを示す情報が登録される。このモータデータ登録情報も演出制御RAM202のワークエリアを用いて設定される。
本実施の形態では、モータデータ登録情報は、モータチャネルmCH0〜mCH7の8個のチャネルを有するものとされる。
各モータチャネルmCHに登録できる情報としては、図示のように、実行動作ナンバ(no)、登録動作ナンバ(noNew)、動作カウント(lcnt)、励磁カウンタ(tcnt)、実行ステップ(step)、動作ライン(offset)、親(移行元)/子(移行先)の属性(attribute)、親ナンバ(retNo)、戻りアドレス(retAddr)、ループ開始ポイント(roopAddr)、ループ回数(roopCnt)、エラーカウンタ(errCnt)、現在の入力情報(currentSw)、ソフト上のスイッチ情報(softSw)、ソフト上のカウント(softCnt)がある。
Next, the structure of the motor data registration information will be described with reference to FIG. 16C. As motor data registration information, information indicating a scenario selected from the sound / motor sub-scenario table is registered. This motor data registration information is also set using the work area of the effect control RAM 202.
In the present embodiment, the motor data registration information is assumed to have eight channels of motor channels mCH0 to mCH7.
Information that can be registered in each motor channel mCH includes execution operation number (no), registration operation number (noNew), operation count (lcnt), excitation counter (tcnt), execution step (step), operation line as shown in the figure. (Offset), parent (migration source) / child (migration destination) attribute (attribute), parent number (retNo), return address (retAddr), loop start point (roopAddr), loop count (roopCnt), error counter (errCnt) ), Current input information (currentSw), software switch information (softSw), and software count (softCnt).
また図17は、音データ登録情報を示している。音データ登録情報としては、音/モータサブシナリオテーブルから選択されたシナリオを示す情報が登録される。この音データ登録情報も演出制御RAM202のワークエリアを用いて設定される。
本実施の形態では、音データ登録情報は、音チャネルaCH0〜aCH15の16個のチャネルを有するものとされる。
各音チャネルaCHに登録できる情報としては、図示のように、ボリューム遷移量(frzVq)、ボリューム(frzVl)、遷移量変化(rsv2)、ボリューム変化(rsv1)、フレーズ変化(rsv0)、ステレオ(frzSt)、ループ(frzLp)、フレーズ番号hi(frzHi)、フレーズ番号low(frzLo)がある。
FIG. 17 shows sound data registration information. As the sound data registration information, information indicating a scenario selected from the sound / motor sub-scenario table is registered. This sound data registration information is also set using the work area of the effect control RAM 202.
In the present embodiment, the sound data registration information has 16 channels of sound channels aCH0 to aCH15.
Information that can be registered in each sound channel aCH includes volume transition amount (frzVq), volume (frzVl), transition amount change (rsv2), volume change (rsv1), phrase change (rsv0), stereo (frzSt, as shown) ), Loop (frzLp), phrase number hi (frzHi), and phrase number low (frzLo).
図19Bに音/モータサブシナリオテーブルの一部として、音/モータサブシナリオ番号1,2の例を示している。各番号の音/モータサブシナリオとしては、シナリオの各ライン(行)に時間データ(time)の値(ms)が記述されるとともに、BGM、予告音、エラー音、音コントロール、モータ、ソレノイド/ユーザオプションの情報が記述される。また最終行には、シナリオデータ終了コードD_SEENDが記述される。
この音/モータサブシナリオテーブルに関しては、サブシナリオタイマ(scTm)が0になったら(なお最初は0である)、この音/モータサブシナリオテーブルの時間データ(time)の値をサブシナリオタイマ(scTm)にセットする。なお、各ラインの時間データ(time)は、当該ラインが終了するタイミングを示している。サブシナリオタイマ(scTm)には、絶対時間を記述するが、従って、セットする時間データ値は、(当該ラインの時間データ)−(前回ラインの時間データ)の値である。
当該ラインのBGMのデータは、BGMのフレーズ番号やボリューム値等の音データ登録情報に登録する情報で構成され、音データ登録情報における音チャネルaCH0(ステレオの場合は加えてaCH1)にセットされる。
当該ラインの予告音のデータは、予告音のフレーズ番号やボリューム値等の音データ登録情報に登録する情報で構成され、音チャネルaCH2〜aCH14の空いているところにセットされる。
当該ラインのエラー音のデータは、エラー音のフレーズ番号やボリューム値等の音データ登録情報に登録する情報で構成され、音チャネルaCH15にセットされる。
音コントロールのデータは、下位6バイトでチャネル情報、上位2バイトでコントロール情報とされている。
モータのデータは、モータ1個につき1バイトでモータの動作パターン番号を示すように構成されている。モータ番号に対応するモータチャネルに動作パターン番号がセットされる。
FIG. 19B shows an example of sound / motor sub-scenario numbers 1 and 2 as a part of the sound / motor sub-scenario table. As the sound / motor sub-scenario of each number, the time data (time) value (ms) is described in each line (row) of the scenario, and BGM, warning sound, error sound, sound control, motor, solenoid / User option information is described. In the last line, a scenario data end code D_SEEND is described.
Regarding this sound / motor sub-scenario table, when the sub-scenario timer (scTm) becomes 0 (initially 0), the time data (time) value of this sound / motor sub-scenario table is set to the sub-scenario timer ( scTm). The time data (time) of each line indicates the timing when the line ends. The sub-scenario timer (scTm) describes the absolute time. Therefore, the time data value to be set is a value of (time data of the relevant line) − (time data of the previous line).
The BGM data of the line is composed of information registered in the sound data registration information such as the BGM phrase number and volume value, and is set in the sound channel aCH0 (aCH1 in the case of stereo) in the sound data registration information. .
The notice sound data of the line is composed of information registered in the sound data registration information such as the phrase number and volume value of the notice sound, and is set in the space where the sound channels aCH2 to aCH14 are vacant.
The error sound data of the line includes information registered in sound data registration information such as the error sound phrase number and volume value, and is set in the sound channel aCH15.
The sound control data is channel information in the lower 6 bytes and control information in the upper 2 bytes.
The motor data is configured to indicate the motor operation pattern number in one byte per motor. An operation pattern number is set in the motor channel corresponding to the motor number.
図9のステップS203として説明したモータ動作更新処理では、図14,図15のシナリオ更新処理で更新されるモータデータ登録情報に基づいて、モータ駆動データが作成される。
また図8のステップS111の音再生処理では、図14,図15のシナリオ更新処理で更新される音データ登録情報に基づいて、再生出力が行われる。
In the motor operation update process described as step S203 in FIG. 9, motor drive data is created based on the motor data registration information updated in the scenario update process in FIGS.
In the sound reproduction process in step S111 in FIG. 8, reproduction output is performed based on the sound data registration information updated in the scenario update process in FIGS.
以上の各情報を用いたシナリオ更新処理について、図14、図15で説明する。
図8の16ms処理のステップS110として実行される図14のシナリオ更新処理では、演出制御CPU200はループ処理LP1として、シナリオチャネルsCH0〜sCH63のそれぞれについて、ステップS601〜S616の処理を行う。当該ループ処理の各回の処理対象のシナリオチャネルを「sCHn」として説明する。
Scenario update processing using the above information will be described with reference to FIGS.
In the scenario update process of FIG. 14 executed as step S110 of the 16 ms process of FIG. 8, the effect control CPU 200 performs the processes of steps S601 to S616 for each of the scenario channels sCH0 to sCH63 as the loop process LP1. The scenario channel to be processed each time in the loop processing will be described as “sCHn”.
演出制御CPU200は、ステップS601でシナリオチャネルsCHnの待機時間(delay)を確認する。待機時間(delay)=0でなければステップS602で待機時間(delay)の値を−1(デクリメント)する。そしてステップS615でシナリオチャネルsCHn関連のデータのチェックサムを算出し、保存する。またステップS616でシナリオチャネルsCHn関連のデータをバックアップ保存する。これでシナリオチャネルsCHnについての1回の処理を終える。   The effect control CPU 200 confirms the standby time (delay) of the scenario channel sCHn in step S601. If the standby time (delay) = 0 is not satisfied, the value of the standby time (delay) is decremented by −1 (decrement) in step S602. In step S615, a checksum of data related to the scenario channel sCHn is calculated and stored. In step S616, the scenario channel sCHn related data is backed up. This completes one process for the scenario channel sCHn.
一方、ステップS601で待機時間(delay)=0であることが確認された場合は、演出制御CPU200はステップS603に進み、シナリオチャネルsCHnに登録されているメインシナリオ番号(mcNo)と、メインシナリオ実行ライン(mcIx)に対応するメインシナリオテーブルのアドレスを特定する。
ステップS604では、当該特定したアドレスで示される、メインシナリオテーブルの或るメインシナリオ番号の実行ラインが、終了コードD_SEEND(図18参照)が記述されている最終ラインであるか否かを確認する。
終了コードが記述された最終ラインで合った場合は、当該シナリオチャネルsCHnに登録されたシナリオで実行すべき処理は終了したことになるため、ステップS617で、そのシナリオチャネルsCHnに登録されているシナリオをシナリオ登録情報(ワーク)から削除する。
なお、この場合のシナリオ登録の削除は、シナリオ終了に応じた通常の削除である。先に図13で説明したシナリオ削除は、この通常削除以外の、例えば未終了のシナリオをシナリオ登録情報(ワーク)から削除する処理であることを付言しておく。
On the other hand, if it is confirmed in step S601 that the standby time (delay) = 0, the effect control CPU 200 proceeds to step S603 and executes the main scenario number (mcNo) registered in the scenario channel sCHn and the main scenario execution. The address of the main scenario table corresponding to the line (mcIx) is specified.
In step S604, it is confirmed whether or not an execution line of a certain main scenario number in the main scenario table indicated by the specified address is a final line in which an end code D_SEEND (see FIG. 18) is described.
If the end code matches the last line in which the end code is described, the processing to be executed in the scenario registered in the scenario channel sCHn has been completed. Therefore, in step S617, the scenario registered in the scenario channel sCHn. Is deleted from the scenario registration information (work).
Note that the scenario registration deletion in this case is a normal deletion corresponding to the end of the scenario. It is added that the scenario deletion described above with reference to FIG. 13 is a process for deleting, for example, an unfinished scenario from the scenario registration information (work) other than the normal deletion.
ステップS604で、メインシナリオテーブルの当該ラインが終了コードではない場合は、演出制御CPU200はステップS605に進み、まず当該シナリオチャネルsCHnのメインシナリオオプション(mcOpt)に、当該ラインのオプション(OPT)をセットする。次にステップS606で、シナリオ番号が0であるか否かを確認し、0でなければステップS607で、ユーザオプション(userFn)に0を代入する。
そしてステップS608で当該シナリオチャネルsCHnで指定されるサブシナリオの更新を行う。サブシナリオの更新については図15で後述する。
If it is determined in step S604 that the line in the main scenario table is not an end code, the production control CPU 200 proceeds to step S605, and first sets the option (OPT) of the line in the main scenario option (mcOpt) of the scenario channel sCHn. To do. Next, in step S606, it is confirmed whether or not the scenario number is 0. If it is not 0, 0 is assigned to the user option (userFn) in step S607.
In step S608, the sub-scenario specified by the scenario channel sCHn is updated. The sub-scenario update will be described later with reference to FIG.
ステップS609では、演出制御CPU200はメインシナリオタイマ(msTm)を+1(インクリメント)する。そしてステップS610では、メインシナリオタイマ(msTm)の値と、メインシナリオテーブルの該当ラインの時間データ(図18参照:msTmで記述)を比較する。先に述べたように、メインシナリオテーブルの各ラインの時間データは、そのラインの終了タイミングを規定する。従ってメインシナリオタイマ(msTm)の値がメインシナリオテーブルの当該ラインに記述された時間データ以上であれば、そのラインの処理は終了し、次のラインを対象とする。その場合ステップS610からS611に進み、シナリオチャネルsCHnのメインシナリオ実行ライン(mcIx)を+1する。つまり次回は、次のラインが対象となるようにする。
またその場合、ステップS612で次のラインがループ指定であるか否かを確認する。図18のメインシナリオテーブルにおいてシナリオ番号1では、最終ラインがシナリオデータループコードD_SELOPとされている例を示したが、このようにループ指定されていた場合は、ステップS613で、メインシナリオ実行ライン(mcIx)にループ行をセットする。
In step S609, the effect control CPU 200 increments the main scenario timer (msTm) by +1. In step S610, the value of the main scenario timer (msTm) is compared with the time data of the corresponding line in the main scenario table (see FIG. 18: described in msTm). As described above, the time data of each line in the main scenario table defines the end timing of the line. Therefore, if the value of the main scenario timer (msTm) is equal to or greater than the time data described in the relevant line of the main scenario table, the processing for that line ends and the next line is targeted. In that case, the process proceeds from step S610 to S611, and the main scenario execution line (mcIx) of the scenario channel sCHn is incremented by one. That is, next time, the next line is targeted.
In that case, it is checked in step S612 whether or not the next line is designated as a loop. In scenario number 1 in the main scenario table of FIG. 18, an example is shown in which the last line is the scenario data loop code D_SELOP. Set loop line to mcIx).
演出制御CPU200は、ステップS614では、1つのラインの終了に応じたクリア処理を行う。即ちメインシナリオタイマ(msTm)、サブシナリオタイマ(scTm)、前回時間(scPrevTm)、サブシナリオ実行ライン(scIx)、サブシナリオ実行ラインlmp(lmpIx)、メインシナリオオプション(mcOpt)、ユーザオプション(userFn)、待機時間(delay)をクリアする。
そしてステップS615のチェックサム処理,ステップS616のバックアップ処理を行ってシナリオチャネルsCHnについての1回の処理を終える。
シナリオ更新処理としては、ループ処理LP1として、シナリオチャネルsCH0〜sCH63のそれぞれについて以上の処理が実行されることになる。
In step S614, the effect control CPU 200 performs a clear process according to the end of one line. That is, main scenario timer (msTm), sub-scenario timer (scTm), previous time (scPrevTm), sub-scenario execution line (scIx), sub-scenario execution line lmp (lmpIx), main scenario option (mcOpt), user option (userFn) Clear the delay time.
Then, the checksum process in step S615 and the backup process in step S616 are performed, and one process for the scenario channel sCHn is completed.
As the scenario update process, the above process is executed for each of the scenario channels sCH0 to sCH63 as the loop process LP1.
ステップS608で行われるサブシナリオ更新処理を図15Aに詳細に示す。
メインシナリオタイマ(msTm)、シナリオチャネルsCHnと、メインシナリオテーブルに記述されたサブシナリオ番号(scNo)に基づいて、図15Aのサブシナリオの更新処理が行われる。
The sub-scenario update process performed in step S608 is shown in detail in FIG. 15A.
Based on the main scenario timer (msTm), the scenario channel sCHn, and the sub-scenario number (scNo) described in the main scenario table, the sub-scenario update process of FIG. 15A is performed.
まずステップS621で演出制御CPU200は、シナリオチャネルsCHnが0〜63のいずれかを示しているか否か、つまり適正値であるか否かを確認する。シナリオチャネルsCHnが64以上であれば、更新処理不能として図15の処理を終える。
シナリオチャネルsCHnが適正値であれば、演出制御CPU200はステップS622で、サブシナリオ番号(scNo)とサブシナリオ実行ラインlmp(lmpIx)に対応するランプサブシナリオテーブル(図19A参照)のアドレスを特定する。
First, in step S621, the effect control CPU 200 confirms whether or not the scenario channel sCHn indicates any of 0 to 63, that is, whether or not it is an appropriate value. If the scenario channel sCHn is 64 or more, the update process is impossible and the process of FIG. 15 ends.
If the scenario channel sCHn is an appropriate value, the effect control CPU 200 identifies the address of the lamp sub scenario table (see FIG. 19A) corresponding to the sub scenario number (scNo) and the sub scenario execution line lmp (lmpIx) in step S622. .
演出制御CPU200はステップS623では、ランプデータ登録情報の更新のため、まずランプチャネルdwCHに0をセットする。つまりまずランプチャネルdwCH0を指定した状態とする。
そしてステップS624で、メインシナリオタイマ(msTm)とランプサブシナリオテーブルの時間データ(time)を比較する。ランプサブシナリオテーブルの時間データ(time)は、当該ライン(サブシナリオ実行ラインlmp(lmpIx)で示されるライン)が開始される時間(ms)を示している。従って、メインシナリオタイマの時間(実際にはmsTm×16msの時間)が、時間データ(time)以上となっていたら、そのラインについての処理を行う。その場合、ステップS625でランプチャネルdwCHの値が正常(dwCH0〜dwCH15の範囲内)であるか否かを確認する。異常な値であれば処理を終える。正常な値であればステップS626で、現在のラインが、ランプシナリオデータ終了コードD_LSENDが記述されたラインであるか否かを確認する。
In step S623, the effect control CPU 200 first sets 0 to the lamp channel dwCH in order to update the lamp data registration information. That is, first, the lamp channel dwCH0 is designated.
In step S624, the main scenario timer (msTm) and the time data (time) in the lamp sub-scenario table are compared. The time data (time) in the lamp sub-scenario table indicates the time (ms) at which the line (the line indicated by the sub-scenario execution line lmp (lmpIx)) is started. Therefore, if the time of the main scenario timer (actually, the time of msTm × 16 ms) is equal to or greater than the time data (time), the processing for that line is performed. In that case, it is checked in step S625 whether the value of the ramp channel dwCH is normal (within the range of dwCH0 to dwCH15). If it is an abnormal value, the process ends. If it is a normal value, it is checked in step S626 if the current line is a line in which the lamp scenario data end code D_LSEND is described.
ランプシナリオデータ終了コードD_LSENDが記述されたラインではなければ、演出制御CPU200はステップS627で、当該ラインに記述されているランプチャネル、ランプナンバを取得する。そしてステップS628で点灯パターンナンバの登録を行う。
点灯パターンナンバの登録処理を図15Bに示している。この場合、まず演出制御CPU200はステップS651で、当該ラインに記述されているランプチャネルdwCHの値が正常値であるか否かを判別する。正常値でなければ登録を行わずに処理を終える。
正常値であれば、ステップS652で、当該ラインに記述されているランプナンバが正常値であるか否かを判別する。正常値でなければ登録を行わずに処理を終える。
ランプチャネルdwCH及びランプ番号のいずれもが正常値であれば、ステップS653でワークのランプデータ登録情報における、ランプチャネルdwCHに対応する領域に登録点灯ナンバ(lmpNew)と実行点灯ナンバ(lmpNo)をセットする。即ちランプサブシナリオテーブルの当該ラインから取得したランプナンバを、登録点灯ナンバ(lmpNew)にセットし、「0」を実行点灯ナンバ(lmpNo)にセットする。
以上の図15Bの処理をステップS628で行ったら、演出制御CPU200はステップS629でサブシナリオ実行ラインlmp(lmpIx)の値を+1し、ステップS630でランプチャネルdwCHの値を+1してステップS624に戻る。
If it is not the line in which the lamp scenario data end code D_LSEND is described, the effect control CPU 200 acquires the lamp channel and lamp number described in the line in step S627. In step S628, the lighting pattern number is registered.
The lighting pattern number registration process is shown in FIG. 15B. In this case, first, in step S651, the effect control CPU 200 determines whether or not the value of the lamp channel dwCH described in the line is a normal value. If it is not a normal value, the process ends without performing registration.
If it is a normal value, it is determined in step S652 whether or not the ramp number described in the line is a normal value. If it is not a normal value, the process ends without performing registration.
If both the lamp channel dwCH and the lamp number are normal values, the registered lighting number (lmpNew) and the execution lighting number (lmpNo) are set in the area corresponding to the lamp channel dwCH in the lamp data registration information of the work in step S653. To do. That is, the lamp number acquired from the relevant line in the lamp sub-scenario table is set in the registered lighting number (lmpNew), and “0” is set in the execution lighting number (lmpNo).
15B is performed in step S628, the effect control CPU 200 increments the value of the sub-scenario execution line lmp (lmpIx) in step S629, increments the value of the ramp channel dwCH in step S630, and returns to step S624. .
ステップS624で、メインシナリオタイマの時間が、サブシナリオ実行ラインlmp(lmpIx)で示されるラインの時間データ(time)に達していない場合、及びステップS626でランプシナリオデータ終了コードD_LSENDが確認された場合は、演出制御CPU200の処理はステップS631へ進む。
ステップS631ではサブシナリオタイマ(scTm)が0であるか否かを確認する。0でなければ、音及びモータの登録を行わずにステップS639へ進む。この場合ステップS640でサブシナリオタイマ(scTm)の値をデクリメントして、この図15Aの処理を終えることとなる。
When the time of the main scenario timer does not reach the time data (time) of the line indicated by the sub-scenario execution line lmp (lmpIx) in step S624, and the lamp scenario data end code D_LSEND is confirmed in step S626 The process of the effect control CPU 200 proceeds to step S631.
In step S631, it is confirmed whether or not the sub-scenario timer (scTm) is zero. If not 0, the process proceeds to step S639 without registering sound and motor. In this case, the value of the sub-scenario timer (scTm) is decremented in step S640, and the processing in FIG. 15A is completed.
ステップS631の時点でサブシナリオタイマ(scTm)=0であれば、演出制御CPU200は処理をステップS632に進め、メインシナリオテーブルに記述されているサブシナリオ番号と、現在処理中のシナリオチャネルsCHnに登録されているサブシナリオ実行ライン(scIx)に対応する音/モータサブシナリオテーブルのアドレスを特定する。
そしてステップS633では演出制御CPU200は、該当する音/モータサブシナリオ番号のテーブルの、サブシナリオ実行ライン(scIx)で示されるラインが、シナリオデータ終了コードD_SEENDが記述された行であるか否かを確認し、シナリオデータ終了コードD_SEENDが記述された行であれば処理を終了する。
シナリオデータ終了コードD_SEENDが記述された行でなければ、演出制御CPU200はステップS634で、サブシナリオタイマ(scTm)に、当該ラインの時間データ(time)から前回時間(scPrevTm)を減算した値を代入する。また前回時間(scPrevTm)には、当該ラインの時間データ(time)を代入する。
If the sub-scenario timer (scTm) = 0 at the time of step S631, the effect control CPU 200 advances the process to step S632, and registers the sub-scenario number described in the main scenario table and the scenario channel sCHn currently being processed. The address of the sound / motor sub-scenario table corresponding to the executed sub-scenario execution line (scIx) is specified.
In step S633, the production control CPU 200 determines whether or not the line indicated by the sub-scenario execution line (scIx) in the corresponding sound / motor sub-scenario number table is a line describing the scenario data end code D_SEEND. If it is confirmed and the scenario data end code D_SEEND is described, the process ends.
If the scenario data end code D_SEEND is not described, the production control CPU 200 substitutes a value obtained by subtracting the previous time (scPrevTm) from the time data (time) of the line in step S634 in the sub-scenario timer (scTm). To do. Also, the time data (time) of the line is substituted for the previous time (scPrevTm).
そして演出制御CPU200はステップS635で音の登録を行い、またステップS636でモータの登録を行う。詳述は避けるが、図19Bに例示した音/モータサブシナリオテーブルの該当サブシナリオ番号の該当ラインの情報を、図16Cのモータデータ登録情報の任意のモータチャネル、及び図17の音データ登録情報の任意の音チャネルに登録する処理を行う。またステップS637でそのラインに記述されたソレノイド/ユーザオプションの情報も、シナリオ登録情報等に登録する。
そしてステップS638で、サブシナリオ実行ライン(scIx)の値として次のラインの値をセットする。そしてステップS639でサブシナリオタイマ(scTm)が0でなければ、ステップS640でサブシナリオタイマ(scTm)をデクリメントして処理を終える。
Then, the effect control CPU 200 performs sound registration in step S635, and performs motor registration in step S636. Although not described in detail, the information on the corresponding line of the corresponding sub-scenario number in the sound / motor sub-scenario table illustrated in FIG. 19B, the arbitrary motor channel of the motor data registration information in FIG. The process of registering to an arbitrary sound channel is performed. In step S637, the solenoid / user option information described in the line is also registered in the scenario registration information.
In step S638, the value of the next line is set as the value of the sub-scenario execution line (scIx). If the sub-scenario timer (scTm) is not 0 in step S639, the sub-scenario timer (scTm) is decremented in step S640 and the process ends.
図8のステップS110では、以上の図14,図15の処理が行われることとなる。この処理でワーク上のシナリオ登録情報、ランプデータ登録情報、モータデータ登録情報、音データ登録情報が逐次更新され、これに応じて演出制御が行われることで、シナリオに沿った演出動作が実行される。
In step S110 in FIG. 8, the processes in FIGS. 14 and 15 are performed. In this process, the scenario registration information, lamp data registration information, motor data registration information, and sound data registration information on the workpiece are sequentially updated, and the rendering operation is performed in accordance with this, thereby performing the rendering operation according to the scenario. The
[4−6:LED駆動データ更新処理]

図8のステップS113のLED駆動データ更新処理を説明する。
この処理は、ランプデータ登録情報に登録されている点灯ナンバ(登録点灯ナンバ(lmpNew)、実行点灯ナンバ(lmpNo))に対応するランプデータテーブルを参照して、LED駆動データを作成する処理である。なお上述のように、ランプデータ登録情報の点灯ナンバには、元々はランプサブシナリオテーブルに記述された、点灯パターンを示すランプナンバがセットされる。ランプナンバは点灯パターンを示すナンバと述べたが、具体的には図24Aで述べるランプデータテーブルのランプデータの番号を示すことになる。
[4-6: LED drive data update process]

The LED drive data update process in step S113 of FIG. 8 will be described.
This process is a process for creating LED drive data with reference to the lamp data table corresponding to the lighting number (registered lighting number (lmpNew), execution lighting number (lmpNo)) registered in the lamp data registration information. . As described above, the lamp number indicating the lighting pattern originally set in the lamp sub-scenario table is set as the lighting number of the lamp data registration information. The lamp number has been described as the number indicating the lighting pattern, but specifically indicates the number of the lamp data in the lamp data table described in FIG. 24A.
図20はLED駆動データ更新処理を示している。
演出制御CPU200はステップS701でそれまで出力データとしていたLED駆動データをクリアする。
そしてループ処理LP2として、ランプデータ登録情報のランプチャネルdwCH0〜dwCH15のそれぞれについて、ステップS702〜S720の処理が行われる。以下、処理対象のランプチャネルを「dwCHn」と表記して説明する。
FIG. 20 shows LED drive data update processing.
In step S701, the effect control CPU 200 clears the LED drive data that has been output data until then.
Then, as loop processing LP2, the processing of steps S702 to S720 is performed for each of the lamp channels dwCH0 to dwCH15 of the lamp data registration information. Hereinafter, the lamp channel to be processed will be described as “dwCHn”.
ステップS702では演出制御CPU200は対象のランプチャネルdwCHnにおける実行点灯ナンバ(lmpNo)と登録点灯ナンバ(lmpNew)が一致しているか否かを確認する。先の図15BのステップS653のように点灯パターンナンバの登録が行われるため、最初は一致していない。一致していなければ点灯開始として、ステップS703で、実行点灯ナンバ(lmpNo)に登録点灯ナンバ(lmpNew)の値を代入する。またステップS704で、実行ライン(ofset)を0にセットし、また実行時間(time)を0にセットする。
なお実行点灯ナンバ(lmpNo)と登録点灯ナンバ(lmpNew)が一致していれば、既に過去に以上のステップS703,S704の処理が行われたものであるため、これらの処理は不要である。
In step S702, the effect control CPU 200 checks whether or not the execution lighting number (lmpNo) and the registered lighting number (lmpNew) in the target lamp channel dwCHn match. Since the lighting pattern number is registered as in step S653 of FIG. 15B, they do not match at first. If they do not match, the lighting is started, and the value of the registered lighting number (lmpNew) is substituted into the execution lighting number (lmpNo) in step S703. In step S704, the execution line (ofset) is set to 0, and the execution time (time) is set to 0.
If the execution lighting number (lmpNo) matches the registered lighting number (lmpNew), the above steps S703 and S704 have already been performed, and these processes are unnecessary.
或るランプチャネルdwCHに登録された情報については、登録後、このLED駆動データ更新処理の機会毎に、その情報が反映されて各LEDドライバ90に出力するLED駆動データが作成されていく。
図22Aは、図16Bに示したワークのランプデータ登録情報において、ランプチャネルdwCH0、dwCH5、dwCH8に登録が行われている状態を示している。この図の状態は、図22Bの時点t0の状態の一例である。
即ちランプチャネルdwCH0、dwCH5の情報については、時点t0より以前に、LED出力データに反映されている。ランプチャネルdwCH0については、既に実行点灯ナンバ(lmpNo)と登録点灯ナンバ(lmpNew)が一致され、また実行ライン(ofset)は3(3ライン目)まで進んでいる。またランプチャネルdwCH5についても、既に実行点灯ナンバ(lmpNo)と登録点灯ナンバ(lmpNew)が一致され、また実行ライン(ofset)は2(2ライン目)まで進んでいる。時点t0では、ランプチャネルdwCH8は登録直後であり、まだ実行点灯ナンバ(lmpNo)と登録点灯ナンバ(lmpNew)が一致されていない。この後、上記ステップS703,S704の処理が行われることになる。
Regarding the information registered in a certain lamp channel dwCH, after the registration, the LED drive data to be output to each LED driver 90 is created for each occasion of the LED drive data update process.
FIG. 22A shows a state where registration is performed on the ramp channels dwCH0, dwCH5, and dwCH8 in the ramp data registration information of the workpiece shown in FIG. The state in this figure is an example of the state at time t0 in FIG. 22B.
That is, the information on the lamp channels dwCH0 and dwCH5 is reflected in the LED output data before time t0. For the lamp channel dwCH0, the execution lighting number (lmpNo) and the registered lighting number (lmpNew) have already been matched, and the execution line (ofset) has advanced to 3 (third line). Also, for the lamp channel dwCH5, the execution lighting number (lmpNo) and the registered lighting number (lmpNew) have already been matched, and the execution line (ofset) has advanced to 2 (second line). At time t0, the lamp channel dwCH8 is immediately after registration, and the execution lighting number (lmpNo) and the registration lighting number (lmpNew) are not matched. Thereafter, the processes in steps S703 and S704 are performed.
なお前述したように本実施の形態では、ランプチャネルdwCH0〜dwCH15には優先順位が設定されており、ランプチャネルdwCH0からdwCH15に向かって順にプライオリティが高くなる。図22Aに示すように、優先度の高いランプチャネルdwCH15はエラー報知用に使用される。ランプチャネルdwCH12,dwCH13,dwCH14等、優先度が高いランプチャネルは、連続予告や確定予告等、比較的信頼度の高い演出用などに用いられる。また優先度が中程度のランプチャネルは可動体演出用、優先度が比較的低いランプチャネルは、会話予告やステップアップ予告など比較的信頼度の低い演出用に用いられ、さらに優先度が低いランプチャネルは、通常変動、リーチ等に同期したランプ演出に用いられる。
このような優先度の設定のため、図22Bのように複数のランプチャネルdwCHの動作が重なる場合、優先度の高いランプチャネルの点灯動作が実行される。例えば時点t0からは、ランプチャネルdwCH0、dwCH5に基づく点灯動作が制限され、dwCH8に基づく点灯が行われるようにLED出力データが生成される。優先度の低いランプチャネルの情報を反映させないようにするためには、後述するマスクデータが使用される。
As described above, in the present embodiment, priority is set for the ramp channels dwCH0 to dwCH15, and the priority increases in order from the ramp channels dwCH0 to dwCH15. As shown in FIG. 22A, the lamp channel dwCH15 having a high priority is used for error notification. Lamp channels with high priority, such as the lamp channels dwCH12, dwCH13, dwCH14, etc. are used for relatively highly reliable performances such as continuous notices and final notices. The lamp channel with medium priority is used for moving body effects, and the lamp channel with relatively low priority is used for effects with relatively low reliability, such as conversation notices and step-up notices. Channels are used for ramp effects that are synchronized with normal fluctuations, reach, and the like.
Due to such priority setting, when operations of a plurality of lamp channels dwCH overlap as shown in FIG. 22B, a lighting operation of a lamp channel with a high priority is executed. For example, from time t0, the lighting operation based on the lamp channels dwCH0 and dwCH5 is limited, and the LED output data is generated so that lighting based on dwCH8 is performed. In order not to reflect the information of the lamp channel having a low priority, mask data described later is used.
続いて図20のステップS705では、演出制御CPU200は実行点灯ナンバ(lmpNo)の値が正常範囲であるか否かを確認する。正常範囲とは、図24Aに示すランプデータテーブルのランプデータとして番号が存在する範囲である。
実行点灯ナンバ(lmpNo)が異常であれば、ステップS719に進む。なおランプチャネルdwCHnが登録されていない空きチャネルの場合も、ここでは異常としてステップS719に進む。
Subsequently, in step S705 of FIG. 20, the effect control CPU 200 confirms whether or not the value of the execution lighting number (lmpNo) is within a normal range. The normal range is a range where numbers exist as lamp data in the lamp data table shown in FIG.
If the execution lighting number (lmpNo) is abnormal, the process proceeds to step S719. In the case of an empty channel in which the lamp channel dwCHn is not registered, the process proceeds to step S719 as abnormal here.
実行点灯ナンバ(lmpNo)が正常であれば、ステップS706に進む。ステップS706では演出制御CPU200は、ランプチャネルdwCHnに登録された実行点灯ナンバ(lmpNo)、実行ライン(ofset)に対応する、ランプデータテーブルのアドレスを特定する。
またステップS707では、ランプチャネルdwCHnに登録された実行点灯ナンバ(lmpNo)、マスクデータテーブルのアドレスを特定する。
アドレスの特定のためには演出制御CPU200は、図23のようなランプデータアドレステーブルを参照する。このランプデータアドレステーブルには、各点灯パターン、例えば全体点滅、右側点滅、左側点滅、役物点灯などを実現するためのランプデータ番号のアドレスが示されている。図23の左端の数字は、図19Aのランプサブシナリオテーブルで示されるランプナンバであり、例えばランプナンバ2のランプデータのアドレスの欄には、全体点滅の点灯パターンを行うためのランプデータ番号が記憶されたアドレスが記述されている。
また、マスクデータのアドレスの欄には、そのランプデータ番号の点灯パターンを実行する際に必要なマスクデータが記憶されたアドレスが記憶されている。例えば点灯ナンバ5の右側点滅の点灯パターンを行う際には、センターケースマスクが必要になるが、そのセンターケースマスクを行うためのマスクデータのアドレスが記述されている。
If the execution lighting number (lmpNo) is normal, the process proceeds to step S706. In step S706, the effect control CPU 200 specifies the address of the lamp data table corresponding to the execution lighting number (lmpNo) and execution line (ofset) registered in the lamp channel dwCHn.
In step S707, the execution lighting number (lmpNo) registered in the lamp channel dwCHn and the address of the mask data table are specified.
To specify the address, the effect control CPU 200 refers to a lamp data address table as shown in FIG. In this lamp data address table, the address of the lamp data number for realizing each lighting pattern, for example, entire flashing, right flashing, left flashing, and accessory lighting is shown. The numbers on the left side of FIG. 23 are the lamp numbers shown in the lamp sub-scenario table of FIG. 19A. For example, in the column of the lamp data address of lamp number 2, the lamp data numbers for performing the entire blinking lighting pattern are shown. The stored address is described.
In the address field of mask data, an address where mask data necessary for executing the lighting pattern of the lamp data number is stored is stored. For example, when a lighting pattern of blinking on the right side of the lighting number 5 is performed, a center case mask is required, but an address of mask data for performing the center case mask is described.
図24Aにはランプデータテーブルの一部としてランプデータ1,2を示している。
各番号のランプデータにおける各ラインには、タイマ(frame)としての時間データと点灯データが記述されている。タイマ(frame)は各ラインの点灯データによるLED出力データの生成を行う時間を規定する。
点灯データは、各LEDドライバ90に対応して記述されている。先に図4では、枠ドライバ部61にはn個、盤ドライバ部62にはm個のLEDドライバ90が存在するとしたが、以下では一例として、枠ドライバ部61には4個、盤ドライバ部62には5個の、合計9個のLEDドライバ90が存在すると仮定して説明する。
その場合、ランプデータの各ラインには、図24Aに示すように、9個のLEDドライバ90のそれぞれに対応して点灯データが記述される。なお図では各LEDドライバ90との対応をLEDドライバ90のスレーブアドレスでw1〜w4、b1〜b5で示している。
点灯データとしては、図4,図5で説明した、LEDドライバ90の1つの出力端子96(1系列のLED駆動電流出力)に対して4ビット(0h〜Fh)が割り当てられ(「h」は16進表記を示す)、16階調の輝度を指定するようにされている。図5で述べたように、LEDドライバ90には24個の出力端子96−1〜96−24がある。このため、1つの点灯データは、「FFFF000055550000AAAAAAAA(h)」のように、(4×24)ビットの情報となる。仮に図示のランプデータ1の1ライン目のように、LEDドライバ90(w1)についての点灯データが、「FFFF00000000000055550000(h)」であれば、LEDドライバ90(w1)の出力端子96−1〜96−4からは最大輝度「F」を発光させるための駆動電流を出力し、出力端子96−5〜96−16及び96−21〜96−24は非発光(最低輝度)、出力端子96−17〜96−20は輝度「5」としての駆動電流を出力することを指定する情報となる。
ランプデータにはこのような点灯データが、各LEDドライバ90(w1〜w4、b1〜b5)のそれぞれに対して設定されて、かつそれらが各ライン毎に設定されることで、時系列的に変化する所定の発光パターンが示されることになる。(図では点灯データは一部のみに例示した。空欄部分は図示を省略したもので、実際には点灯データが記述される)
FIG. 24A shows lamp data 1 and 2 as part of the lamp data table.
Each line in each number of lamp data describes time data and lighting data as a timer (frame). The timer (frame) defines the time for generating the LED output data based on the lighting data of each line.
The lighting data is described corresponding to each LED driver 90. In FIG. 4, it is assumed that there are n LED drivers 90 in the frame driver unit 61 and m LED drivers 90 in the panel driver unit 62. However, in the following, as an example, four LED drivers 90 are included in the frame driver unit 61. The description will be made on the assumption that there are five LED drivers 90 in 62, that is, nine in total.
In this case, lighting data is described in each line of the lamp data corresponding to each of the nine LED drivers 90, as shown in FIG. 24A. In the figure, the correspondence with each LED driver 90 is indicated by w1 to w4 and b1 to b5 as slave addresses of the LED driver 90.
As the lighting data, 4 bits (0h to Fh) are assigned to one output terminal 96 (one series of LED drive current outputs) of the LED driver 90 described in FIGS. 4 and 5 (“h” is Hexadecimal notation is shown), and the luminance of 16 gradations is designated. As described in FIG. 5, the LED driver 90 has 24 output terminals 96-1 to 96-24. Therefore, one piece of lighting data is information of (4 × 24) bits as “FFFF000055550000AAAAAAAA (h)”. If the lighting data for the LED driver 90 (w1) is “FFFF00000000000000055550000 (h)” as shown in the first line of the lamp data 1 shown in the figure, the output terminals 96-1 to 96-96 of the LED driver 90 (w1). -4 outputs a driving current for emitting the maximum luminance “F”, the output terminals 96-5 to 96-16 and 96-21 to 96-24 are not emitting light (minimum luminance), and the output terminal 96-17. ... 96 to 20 is information for designating output of a drive current having a luminance of “5”.
In the lamp data, such lighting data is set for each of the LED drivers 90 (w1 to w4, b1 to b5), and is set for each line, so that time series. A predetermined light emission pattern that changes is shown. (In the figure, the lighting data is illustrated only in part. The blank portion is not shown, and the lighting data is actually described.)
図24Bにはマスクデータテーブルの例として、マスクデータ1〜5を示している。各マスクデータは、枠側の装飾ランプ20wの駆動についてのマスクのための、盤側の装飾ランプ20bの駆動についてのマスクのため、全体のマスクのため、センターケースのマスクのため、役物のマスクのためなどとして、必要なマスクパターンが記憶されている。
各マスクデータ1〜5は、それぞれ各LEDドライバ90(w1〜w4、b1〜b5)の各出力端子96−5〜96−24について、消灯を「0h」、マスク無しを「Fh」で示すデータとされている。
例えばマスクデータ1についてみると、枠ドライバ部61におけるLEDドライバ90(w1〜w4)については、「0000・・・・・00(h)」と、各出力端子96−5〜96−24について消灯が設定され、盤ドライバ部62のLEDドライバ90(b1〜b5)については、「FFFF・・・・・FF(h)」と、各出力端子96−5〜96−24についてマスク無しが設定されている。つまり枠側の装飾ランプ20wのみをマスクすることを指定するデータとなる。(なお、マスクデータ4,5はデータ値の図示を省略している)
FIG. 24B shows mask data 1 to 5 as an example of the mask data table. Each mask data includes a mask for driving the decorative lamp 20w on the frame side, a mask for driving the decorative lamp 20b on the board side, an entire mask, a mask for the center case, Necessary mask patterns are stored for masking and the like.
The mask data 1 to 5 are data indicating that the output terminals 96-5 to 96-24 of the LED drivers 90 (w1 to w4 and b1 to b5) are turned off by “0h” and no mask by “Fh”, respectively. It is said that.
For example, in the mask data 1, the LED driver 90 (w1 to w4) in the frame driver unit 61 is “0000... 00 (h)” and the output terminals 96-5 to 96-24 are turned off. Is set for the LED drivers 90 (b1 to b5) of the panel driver unit 62, and "FFFF... FF (h)" and no output masks are set for the output terminals 96-5 to 96-24. ing. That is, the data specifies that only the decorative lamp 20w on the frame side is masked. (Note that the mask data 4 and 5 are not shown with data values)
図20のステップS706,S707では、このようなランプデータテーブル、マスクデータテーブルにおいて、処理中のランプチャネルdwCHnに対応するアドレスを特定するものである。
続いてステップS708で演出制御CPU200は、ランプデータテーブルの該当ライン(現在対象のランプチャネルdwCHnの実行ライン(offset)で示されるライン)のタイマ(frame)を取得し、これを変数Dtimeに代入する。
In steps S706 and S707 in FIG. 20, an address corresponding to the lamp channel dwCHn being processed is specified in the lamp data table and the mask data table.
Subsequently, in step S708, the effect control CPU 200 obtains a timer (frame) of the corresponding line (the line indicated by the execution line (offset) of the current target lamp channel dwCHn) in the lamp data table, and substitutes it for the variable Dtime. .
ステップS709で演出制御CPU200は、上記ステップS706,S707で特定した該当の点灯データとマスクデータを展開し、LED駆動データを生成していく。この処理については後述するが、現在処理中のランプチャネルdwCHnについての点灯データとマスクデータを、出力するLED駆動データに反映させる処理となる。   In step S709, the effect control CPU 200 develops the corresponding lighting data and mask data specified in steps S706 and S707, and generates LED drive data. Although this process will be described later, the lighting data and mask data for the lamp channel dwCHn currently being processed are reflected in the LED drive data to be output.
ステップS710ではランプチャネルdwCHnの情報である実行時間(time)を+1する。
ステップS711では変数Dtimeと実行時間(time)を比較する。変数Dtimeには現在実行中のラインのタイマ(frame)が代入されている。実行時間(time)はLED駆動データ更新処理毎(16ms毎)に上記ステップS710で+1される。従ってDtime≦timeとなれば、現ラインの終了タイミングとなる。Dtime≦timeではなければ、まだ現在のラインの終了に至らないとしてステップS711からS719に進む。Dtime≦timeの場合は、現在のラインの終了としてステップS711からS712に進む。
演出制御CPU200はステップS712で実行時間(time)を0にリセットする。またステップS713で、実行ライン(offset)の値を+1する。つまり次のラインが対象となるようにする。
ステップS714では演出制御CPU200は、実行ライン(offset)に対応するランプデータテーブル該当ラインのアドレスを特定する。そしてステップS715,S717で、そのラインに終了コード(D_DTEND)が記述されているか、ループコード(LMP_LP)が記述されているかを確認する。
終了コード(D_DTEND)が記述されていた場合は、ステップS716で、当該ランプチャネルdwCHnの登録点灯ナンバを0に更新する。つまりワーク上で、当該ランプチャネルdwCHの登録に応じた処理が完了したことを示すようにする。
ループコード(LMP_LP)が記述されていた場合はステップS718で、実行ライン(offset)の値をループ先のアドレスに更新する。
In step S710, the execution time (time), which is information of the ramp channel dwCHn, is incremented by one.
In step S711, the variable Dtime is compared with the execution time (time). The timer (frame) of the currently executing line is assigned to the variable Dtime. The execution time (time) is incremented by 1 in step S710 for each LED drive data update process (every 16 ms). Therefore, if Dtime ≦ time, the current line end timing is reached. If Dtime ≦ time is not satisfied, it is determined that the end of the current line has not yet been reached, and the process proceeds from step S711 to S719. If Dtime ≦ time, the process proceeds from step S711 to S712 as the end of the current line.
The effect control CPU 200 resets the execution time (time) to 0 in step S712. In step S713, the execution line (offset) value is incremented by one. In other words, the next line is targeted.
In step S714, the effect control CPU 200 specifies the address of the lamp data table corresponding line corresponding to the execution line (offset). In steps S715 and S717, it is confirmed whether an end code (D_DTEND) or a loop code (LMP_LP) is described in the line.
If the end code (D_DTEND) is described, the registered lighting number of the lamp channel dwCHn is updated to 0 in step S716. In other words, it indicates that the processing corresponding to the registration of the lamp channel dwCH is completed on the work.
If the loop code (LMP_LP) has been described, the value of the execution line (offset) is updated to the loop destination address in step S718.
ステップS719では演出制御CPU200は、ランプチャネルdwCHnの時点のLED駆動データのチェックサムを算出する。またステップS720でバックアップ用データを保存する。
以上で、1つのランプチャネルdwCHnを対象としたLEDデータ更新を終える。ループ処理LP2として、以上の処理をランプチャネルdwCH0〜dwCH15まで順次行うことになる。
In step S719, the effect control CPU 200 calculates the checksum of the LED drive data at the time of the lamp channel dwCHn. In step S720, the backup data is saved.
This completes the LED data update for one lamp channel dwCHn. As the loop processing LP2, the above processing is sequentially performed up to the ramp channels dwCH0 to dwCH15.
各ランプチャネルdwCHnでのLED出力データの更新は、ステップS709で行われるが、これは次のような処理となる。
図25Aは点灯データとマスクデータを展開してLED駆動データを生成する出力データバッファを模式的に示している。
出力データバッファは、ランプデータテーブル及びマスクデータテーブルと同様に、各LEDドライバ90(w1〜w4、b1〜b5)のそれぞれに対応して用意される。図示する1つのマスは、1つのLEDドライバ90に対応し、(4×24)ビットの情報のバッファとなる。
The LED output data is updated in each lamp channel dwCHn in step S709, and this is the following process.
FIG. 25A schematically shows an output data buffer that develops lighting data and mask data to generate LED drive data.
The output data buffer is prepared corresponding to each LED driver 90 (w1 to w4, b1 to b5), similarly to the lamp data table and the mask data table. One square shown corresponds to one LED driver 90 and serves as a buffer of (4 × 24) bit information.
このような出力データバッファに対して、ステップS709では、マスクデータをアンド(論理積)で展開し、点灯データをオア(論理和)で展開する処理が行われる。これがループ処理(LP2)により、各ランプチャネルdwCH0〜dwCH15について順次ステップS709で行われる。
例えば図22で示した時点t0の場合、出力データバッファは、ランプデータ2のマスクデータ(図23参照:マスクなし)がアンド展開され、ランプデータ2の3ライン目の点灯データがオア展開された状態の後、ランプデータ5のマスクデータ(図23参照:センターケースマスク)がアンド展開され、ランプデータ5の2ライン目の点灯データがオア展開された状態となっている。
上述の通りマスクデータは0h(=0000)が消灯、Fh(=1111)がマスクなしである。従ってマスクデータをアンドで展開するということは、その時点までの出力データバッファの値について、消灯(マスク)したいビットを「0」とし、マスクしないビットは変更しないということになる。
さらに点灯データをオアで展開するということは、処理中のランプチャネルdwCHの点灯データが、マスク後の出力データバッファに反映させるということになる。
この処理をランプチャネルdwCH0〜dwCH15について順次行うことで、高い番号のランプチャネルほど優先されたLED駆動データが出力データバッファ上に形成されることになる。
For such an output data buffer, in step S709, a process of developing the mask data with AND (logical product) and developing the lighting data with OR (logical sum) is performed. This is sequentially performed in step S709 for each of the lamp channels dwCH0 to dwCH15 by loop processing (LP2).
For example, at the time point t0 shown in FIG. 22, the output data buffer is AND-expanded with the mask data of the lamp data 2 (see FIG. 23: no mask), and the lighting data of the third line of the lamp data 2 is OR-expanded. After the state, the mask data of the lamp data 5 (see FIG. 23: center case mask) is AND expanded, and the lighting data of the second line of the lamp data 5 is OR expanded.
As described above, in the mask data, 0h (= 0000) is extinguished and Fh (= 1111) is no mask. Therefore, expanding the mask data with AND means that the bit to be extinguished (masked) is set to “0” in the output data buffer value up to that point, and the bits not masked are not changed.
Further, when the lighting data is expanded OR, the lighting data of the lamp channel dwCH being processed is reflected in the output data buffer after masking.
By sequentially performing this process for the lamp channels dwCH0 to dwCH15, the LED drive data that is prioritized for the higher-numbered lamp channels is formed on the output data buffer.
[4−7:第1の実施の形態のLED出力処理]

上述のようにLEDデータ更新処理で生成されたLED駆動データは、図9の1msタイマ割込処理のステップS205(但し上述のケース12〜15の場合)で、実際に各LEDドライバ90に出力される。
本実施の形態では、LED駆動データの出力は、1回の1msタイマ割込処理の際に、LEDドライバ90の2,3個に対して行われる。さらに本実施の形態では、演出制御CPU200は、LED駆動データの一送信単位のシリアルデータを、第1系統、第2系統の駆動信号出力手段(枠ドライバ部61と盤ドライバ部62)に対して略同時的に出力する。
例えば図25Bに示すように、1msタイマ割込処理のステップS205のケース12では、枠ドライバ部61のLEDドライバ90(w1,w2,w3)と、盤ドライバ部62のLEDドライバ90(b1,b2,b3)にLED駆動データの送信を行う。LEDドライバ90のw1とb1、w2とb2、w3とb3に対する送信は同時的に行われる。
またケース12では、枠ドライバ部61のLEDドライバ90(w4)と、盤ドライバ部62のLEDドライバ90(b4,b5)にLED駆動データの送信を行う。LEDドライバ90のw4とb4に対する送信は同時的に行われる。
[4-7: LED output processing of the first embodiment]

The LED drive data generated by the LED data update process as described above is actually output to each LED driver 90 in step S205 of the 1 ms timer interrupt process of FIG. 9 (however, in the cases 12 to 15 described above). The
In the present embodiment, LED drive data is output to a few LED drivers 90 during one 1 ms timer interrupt process. Furthermore, in the present embodiment, the effect control CPU 200 sends serial data of one transmission unit of LED drive data to the first and second systems of drive signal output means (frame driver unit 61 and panel driver unit 62). Output almost simultaneously.
For example, as shown in FIG. 25B, in case 12 of step S205 of the 1 ms timer interrupt process, the LED driver 90 (w1, w2, w3) of the frame driver unit 61 and the LED driver 90 (b1, b2) of the panel driver unit 62 are displayed. , B3), the LED drive data is transmitted. Transmission of the LED driver 90 to w1 and b1, w2 and b2, and w3 and b3 is performed simultaneously.
In case 12, LED drive data is transmitted to the LED driver 90 (w4) of the frame driver unit 61 and the LED driver 90 (b4, b5) of the panel driver unit 62. The LED driver 90 transmits to w4 and b4 simultaneously.
図26は、LEDドライバ90にLED駆動データを送信する場合のシリアルデータ構造を示している。例えばLEDドライバ90(w1)などの1つのLEDドライバ90に対して送信するシリアルデータ構造である。
例えば図25Bに示した、各LEDドライバ90(w1〜w4、b1〜b5)のそれぞれに対しては、この図26の構造のシリアルデータでLED駆動データが送信される。なおこの図26は、図4、図5で説明したシリアルデータDATA及びイネーブル信号ENABLEを示している。
このシリアルデータは、イネーブル信号ENABLEがONとされた期間に、1バイト毎順次送信が行われる。つまり当該構造のシリアルデータは、各1バイトが一送信単位となる。
FIG. 26 shows a serial data structure when transmitting LED drive data to the LED driver 90. For example, the serial data structure is transmitted to one LED driver 90 such as the LED driver 90 (w1).
For example, LED drive data is transmitted as serial data having the structure of FIG. 26 to each of the LED drivers 90 (w1 to w4, b1 to b5) shown in FIG. 25B. FIG. 26 shows the serial data DATA and the enable signal ENABLE described with reference to FIGS.
This serial data is sequentially transmitted byte by byte during a period when the enable signal ENABLE is turned on. In other words, each byte of serial data having this structure is a transmission unit.
当該シリアルデータDATAは、1バイトのスレーブアドレス、1バイトのデータ設定開始レジスタアドレス(SX)、各1バイトの、アドレス(SX)への書込データ、アドレス(SX+1)への書き込みデータ、・・・アドレス(SX+23)への書き込みデータの合計26バイトで構成される。
このようなシリアルデータDATAは、イネーブル信号ENABLEで規定される期間に、LEDドライバ90に取り込まれる。
The serial data DATA includes a 1-byte slave address, a 1-byte data setting start register address (SX), 1-byte write data to the address (SX), and write data to the address (SX + 1). -Consists of a total of 26 bytes of write data to address (SX + 23).
Such serial data DATA is taken into the LED driver 90 during a period defined by the enable signal ENABLE.
「スレーブアドレス」は各LEDドライバ90のデバイスIDであり、w1〜w4、又はb1〜b5の別を識別する1バイトコードである。
「データ設定開始レジスタアドレス(SX)」は、LEDドライバ90内のデータ取り込みのためのレジスタの先頭を指定する情報である。例えば図5のデータバッファ/PWMコントローラ93の内部レジスタの指定情報である。本実施の形態で採用するLEDドライバ90は、シリアルデータ取り込みのために例えばレジスタアドレス00h〜2Chのレジスタ(各8ビット)が用意される。そのうちのレジスタアドレス15h〜2Chの24個のレジスタ(各8ビット)は、24個の出力端子96−1〜96−24に対応した点灯データ(PWM階調指示データ)を入力するレジスタ(階調値設定部)とされている。そのため「データ設定開始レジスタアドレス(SX)」としてはレジスタアドレス15hを指定する。
「アドレス(SX)への書込データ」としては、「データ設定開始レジスタアドレス(SX)」で指定されたレジスタアドレス(本実施の形態では「15h」)のレジスタへの書き込みデータ、即ち出力端子96−1に対応するLED駆動データがセットされる。
「アドレス(SX+1)への書込データ」としては、「データ設定開始レジスタアドレス(SX)」で指定されたレジスタアドレス+1(本実施の形態では「16h」)のレジスタへの書き込みデータ、即ち出力端子96−2に対応するLED駆動データがセットされる。
以下同様であり、「アドレス(SX+23)への書込データ」としては、「データ設定開始レジスタアドレス(SX)」で指定されたレジスタアドレス+23(本実施の形態では「2Ch」)のレジスタへの書き込みデータ、即ち出力端子96−24に対応するLED駆動データがセットされる。
The “slave address” is a device ID of each LED driver 90, and is a 1-byte code that identifies w1 to w4 or b1 to b5.
“Data setting start register address (SX)” is information for designating the head of a register for fetching data in the LED driver 90. For example, it is the designation information of the internal register of the data buffer / PWM controller 93 of FIG. In the LED driver 90 employed in the present embodiment, for example, registers (8 bits each) of register addresses 00h to 2Ch are prepared for capturing serial data. Of these, 24 registers (8 bits each) of register addresses 15h to 2Ch are registers (gradation) for inputting lighting data (PWM gradation instruction data) corresponding to 24 output terminals 96-1 to 96-24. Value setting unit). Therefore, the register address 15h is designated as the “data setting start register address (SX)”.
As “write data to address (SX)”, write data to the register at the register address (“15h” in this embodiment) specified by “data setting start register address (SX)”, that is, an output terminal LED drive data corresponding to 96-1 is set.
As “write data to address (SX + 1)”, write data to the register at register address + 1 (“16h” in this embodiment) designated by “data setting start register address (SX)”, that is, output LED drive data corresponding to the terminal 96-2 is set.
The same applies to the following, and “write data to address (SX + 23)” is a register address +23 (“2Ch” in this embodiment) specified by “data setting start register address (SX)”. Write data, that is, LED drive data corresponding to the output terminals 96-24 is set.
なお、これら書き込みデータは8ビット構造であるが、上述のように1つの点灯データは「0h(=0000)」〜「Fh(=1111)」の4ビット構造である。4ビットで16階調の輝度を表す。一方、PWM階調指示データを入力するレジスタアドレス15h〜2Chの各レジスタ(各8ビット)は、8ビットで256階調に対応可能である。
本実施の形態の場合、点灯データは16階調のデータとするため、レジスタアドレス15h〜2Chの各レジスタへの8ビットの書き込みデータとしては、上位4ビットに、点灯データをセットするようにしている。この点については後述する。
また、図9のステップS205ではケース0〜3でLEDドライバ90の初期化を行うと述べたが、これは具体的には、使用しないレジスタアドレス00h〜14hのレジスタにデフォルト値をセットする送信処理となる。この点についても後述する。
These write data have an 8-bit structure, but as described above, one lighting data has a 4-bit structure of “0h (= 0000)” to “Fh (= 1111)”. Four bits represent 16 gradations of brightness. On the other hand, each register (8 bits each) of the register addresses 15h to 2Ch for inputting the PWM gradation instruction data can correspond to 256 gradations with 8 bits.
In the case of the present embodiment, since the lighting data is data of 16 gradations, the lighting data is set in the upper 4 bits as 8-bit write data to each register of the register addresses 15h to 2Ch. Yes. This point will be described later.
Further, in step S205 in FIG. 9, it has been described that the LED driver 90 is initialized in cases 0 to 3. Specifically, this is a transmission process in which default values are set in registers of unused register addresses 00h to 14h. It becomes. This point will also be described later.
図21で、1msタイマ割込処理のステップS205(ケース12,13)で行われるLED駆動データ出力処理を説明する。
演出制御CPU200はステップS801で、スタート値に対応するシリアルデータ出力チャネルch1、ch2のLED駆動データ(図25Aの出力データバッファ)の先頭アドレスを特定する。
スタート値とは、最初に送信するLEDドライバ90の値である。例えば図25Bのケース12の場合、スタート値は「1」で、シリアルデータ出力チャネルch1、ch2からそれぞれ、LEDドライバ90(w1)、LEDドライバ90(b1)に対して最初に送信を行うため、ここでは図25Aの出力データバッファにおいてw1用のLED駆動データが格納された先頭アドレスと、b1用のLED駆動データが格納された先頭アドレスを特定することになる。
またケース13の場合は、スタート値は「4」で、同様の意味で、図25Aの出力データバッファにおいてw4用のLED駆動データが格納された先頭アドレスと、b4用のLED駆動データが格納された先頭アドレスを特定する。
The LED drive data output process performed in step S205 (cases 12 and 13) of the 1 ms timer interrupt process will be described with reference to FIG.
In step S801, the effect control CPU 200 specifies the head address of the LED drive data (output data buffer in FIG. 25A) of the serial data output channels ch1 and ch2 corresponding to the start value.
The start value is the value of the LED driver 90 that is transmitted first. For example, in case 12 of FIG. 25B, the start value is “1”, and transmission is first performed from the serial data output channels ch1 and ch2 to the LED driver 90 (w1) and the LED driver 90 (b1), respectively. Here, the head address where the LED drive data for w1 is stored in the output data buffer of FIG. 25A and the head address where the LED drive data for b1 are stored are specified.
In case 13, the start value is “4”, and in the same way, the start address where the LED drive data for w4 is stored in the output data buffer of FIG. 25A and the LED drive data for b4 are stored. Specify the first address.
次にステップS802で演出制御CPU200は、スタート値に対応する、シリアルデータ出力チャネルch1、ch2のスレーブアドレスを特定する。ケース12の場合は「w1,b1」を示すアドレスコードであり、ケース13の場合は、「w4,b4」を示すアドレスコードである。   Next, in step S802, the effect control CPU 200 specifies the slave addresses of the serial data output channels ch1 and ch2 corresponding to the start value. In the case 12, the address code indicates “w1, b1”, and in the case 13, the address code indicates “w4, b4”.
そしてループ処理LP3として、ドライバナンバ個数分、ステップS803〜S815の処理をループして実行する。
図25Bの例では、ケース12の場合、ドライバナンバ個数は「3」(つまり1つのシリアルデータ出力チャネルにつき3つのLEDドライバ90に送信を行う)であるため3回ループ処理する。ケース13の場合は、ドライバナンバ個数とは「2」となる(シリアルデータ出力チャネルch2は2つのLEDドライバ90に送信を行うため)。
Then, as loop processing LP3, the processing of steps S803 to S815 is executed in a loop for the number of driver numbers.
In the example of FIG. 25B, in case 12, the number of driver numbers is “3” (that is, transmission is performed to three LED drivers 90 for one serial data output channel), and thus the loop process is performed three times. In case 13, the number of driver numbers is “2” (because the serial data output channel ch2 transmits to two LED drivers 90).
ステップS803では、演出制御CPU200はシリアルデータ出力チャネルch1,ch2におけるイネーブル信号ENABLEをONとする。
そしてステップS804で演出制御CPU200は、シリアルデータ出力チャネルch1,ch2のシリアルデータDATAの出力として、最初の一送信単位(1バイト)のデータ送信、即ちこの場合は図26のシリアルデータ構造に示した先頭1バイトのスレーブアドレスを送信出力する。シリアルデータ出力チャネルch1,ch2については並行して同時的にデータ送信を行う。
その一送信単位の送信を行ったら、ステップS805,S806で、各シリアルデータ出力チャネルch1,ch2についての送信出力完了を待機する。
In step S803, the effect control CPU 200 turns on the enable signal ENABLE in the serial data output channels ch1 and ch2.
In step S804, the production control CPU 200 transmits the data of the first transmission unit (1 byte) as the output of the serial data DATA of the serial data output channels ch1 and ch2, that is, the serial data structure shown in FIG. 26 in this case. Sends and outputs the slave address of the first byte. The serial data output channels ch1 and ch2 are simultaneously transmitted in parallel.
When the transmission of one transmission unit is performed, in steps S805 and S806, completion of transmission output for each serial data output channel ch1 and ch2 is waited.
シリアルデータ出力チャネルch1,ch2についての送信出力完了が確認されたら、演出制御CPU200はステップS807で、次の一送信単位(1バイト)のデータ送信として、データ設定開始レジスタアドレス(SX)(本例の場合15h)を送信出力する。この場合も、シリアルデータ出力チャネルch1,ch2について並行して同時的にデータ送信を行う。
その一送信単位の送信を行ったら、ステップS808,S809で、各シリアルデータ出力チャネルch1,ch2についての送信出力完了を待機する。
When the transmission output completion for the serial data output channels ch1 and ch2 is confirmed, the effect control CPU 200, in step S807, sets the data setting start register address (SX) (this example) as the next one transmission unit (1 byte) data transmission. 15h) is transmitted and output. Also in this case, data transmission is performed simultaneously on the serial data output channels ch1 and ch2.
When the transmission in one transmission unit is performed, in steps S808 and S809, the completion of transmission output for each serial data output channel ch1 and ch2 is awaited.
ステップS808,S809でシリアルデータ出力チャネルch1,ch2についての送信出力完了が確認されたら、演出制御CPU200はステップS810で、一送信単位(1バイト)のデータ送信として、レジスタアドレス(SX=15h)〜(SX+23=2Ch)への書込データ(=LED駆動データ)を送信出力する。
まずはレジスタアドレス(15h)への1バイトのLED駆動データ送信を、シリアルデータ出力チャネルch1,ch2について並行して同時的に行う。そしてステップS811,S812で、各シリアルデータ出力チャネルch1,ch2についての送信出力完了を待機する。
送信完了を確認したら、ステップS813で、合計24バイト、つまりレジスタアドレス15h〜2ChまでのLED駆動データ送信完了が確認されるまで、1バイトずつ、ステップS810の送信を実行していく。従って、次はレジスタアドレス(16h)への1バイトのLED駆動データ送信を、シリアルデータ出力チャネルch1,ch2について行う。さらにその送信確認後、レジスタアドレス(17h)へのLED駆動データ送信が行われる。以降も、送信完了待機→レジスタアドレス(18h)へのLED駆動データ送信→送信完了待機→レジスタアドレス(19h)へのLED駆動データ送信→送信完了待機・・・→レジスタアドレス(2Ch)へのLED駆動データ送信→送信完了待機という処理が行われていく。
When the transmission output completion for the serial data output channels ch1 and ch2 is confirmed in steps S808 and S809, the effect control CPU 200 performs register transmission (SX = 15h) to data transmission in one transmission unit (1 byte) in step S810. Write data (= LED drive data) to (SX + 23 = 2Ch) is transmitted and output.
First, 1-byte LED drive data transmission to the register address (15h) is simultaneously performed in parallel for the serial data output channels ch1 and ch2. In steps S811 and S812, the transmission output completion for the serial data output channels ch1 and ch2 is awaited.
If transmission completion is confirmed, transmission of step S810 will be performed byte by byte until it is confirmed in step S813 that a total of 24 bytes, that is, completion of LED drive data transmission from register addresses 15h to 2Ch is confirmed. Therefore, next, 1-byte LED drive data transmission to the register address (16h) is performed for the serial data output channels ch1 and ch2. Further, after confirming the transmission, LED drive data is transmitted to the register address (17h). Thereafter, transmission completion standby → LED drive data transmission to register address (18h) → transmission completion standby → LED drive data transmission to register address (19h) → transmission completion standby →→ LED to register address (2Ch) The process of driving data transmission → transmission completion waiting is performed.
LED駆動データについて24バイトの送信出力が完了したら、図26の構造の1つのLEDドライバ90に対するシリアルデータ出力が完了したことになる。そこでステップS814でイネーブル信号ENABLEをオフとし、次にステップS815で対象とするスレーブアドレスを+1する。そしてループ処理の1回を終える。
図27は、以上の1回のループ処理で送信されるデータを示している。シリアルデータ出力チャネルch1,ch2において図示のように並列的にスレーブアドレス、データ設定開始レジスタアドレス、LED駆動データLPDT1,LPDT2・・・LPDT24が順次送信される。
このような送信が行われ、LEDドライバ90にLED駆動データがセットされる。LEDドライバ90側では、各レジスタ(15h〜2Ch)に書き込まれたLED駆動データLPDT1,LPDT2・・・LPDT24に示される発光輝度(0h〜Fhの16階調)基づいて、各出力端子96−1〜96−24からの電流量が制御され、各出力端子96−1〜96−24に接続された各系列のLED120の発光が行われる。
When the transmission output of 24 bytes for the LED drive data is completed, the serial data output for one LED driver 90 having the structure of FIG. 26 is completed. Therefore, the enable signal ENABLE is turned off in step S814, and the target slave address is incremented by 1 in step S815. Then, one loop process is completed.
FIG. 27 shows data transmitted in the above one loop process. In the serial data output channels ch1 and ch2, a slave address, a data setting start register address, and LED drive data LPDT1, LPDT2,.
Such transmission is performed, and LED drive data is set in the LED driver 90. On the LED driver 90 side, each output terminal 96-1 is based on the light emission luminance (16 gradations from 0h to Fh) indicated by the LED drive data LPDT1, LPDT2,... LPDT24 written in the registers (15h to 2Ch). The amount of current from ˜96-24 is controlled, and the LEDs 120 of each series connected to the output terminals 96-1 to 96-24 emit light.
ケース12の場合は、続いて2回目のループ処理として、LEDドライバ90(w2)、LEDドライバ90(b2)について、同様にステップS803〜S815の処理が行われる。さらにその後、3回目のループ処理として、LEDドライバ90(w3)、LEDドライバ90(b3)について、同様にステップS803〜S815の処理が行われる。その3回のループ処理で図21のLED駆動データ出力が完了する。
ケース13の場合は、1回目のループ処理として、LEDドライバ90(w4)、LEDドライバ90(b4)について、ステップS803〜S815の処理が行われる。その後2回目のループ処理では、LEDドライバ90(b5)のみについてステップS803〜S815の処理が行われる。その2回のループ処理で図21のLED駆動データ出力が完了する。
以上により図25Bに示したような、9個の各LEDドライバ90へのシリアルデータ出力が実行される。なお、搭載されるLEDドライバ90の数や、1回の1msタイマ割込処理で送信するLEDドライバ90の数などが異なれば、当然ループ回数が異なる場合もある。
また以上の例は2つのシリアルデータ出力チャネルch1,ch2を用いる例で述べているが、3以上のシリアルデータ出力チャネルを利用する場合も、それらが並行して同時的にシリアルデータ送信が行われるようにすれば良い。
In the case 12, the processes of steps S803 to S815 are similarly performed for the LED driver 90 (w2) and the LED driver 90 (b2) as the second loop process. Further, thereafter, as the third loop process, the processes of steps S803 to S815 are similarly performed for the LED driver 90 (w3) and the LED driver 90 (b3). The LED drive data output of FIG. 21 is completed by the three loop processes.
In case 13, the processes of steps S803 to S815 are performed for the LED driver 90 (w4) and the LED driver 90 (b4) as the first loop process. Thereafter, in the second loop process, the processes of steps S803 to S815 are performed only for the LED driver 90 (b5). The LED drive data output of FIG. 21 is completed by the two loop processes.
As described above, serial data output to each of the nine LED drivers 90 as shown in FIG. 25B is executed. Of course, if the number of LED drivers 90 mounted or the number of LED drivers 90 transmitted in one 1 ms timer interrupt process is different, the number of loops may naturally be different.
In the above example, two serial data output channels ch1 and ch2 are used. However, when three or more serial data output channels are used, serial data transmission is performed simultaneously in parallel. You can do that.
以上の図21の処理のように、本実施の形態では、演出制御CPU200は、第1系統(シリアルデータ出力チャネルch1)と第2系統(シリアルデータ出力チャネルch2)の駆動信号出力手段(枠ドライバ部61と盤ドライバ部62)には、一送信単位のシリアルデータを同時的に送信する。そして当該送信の完了後、次の一送信単位のシリアルデータを、第1系統と第2系統の駆動信号出力手段に対して略同時的に送信する。このような処理で、LED駆動データを各LEDドライバ90へ送信していく。
これにより全体のシリアルデータ送信動作に要する時間を短縮でき、もって演出制御CPU200の処理負担を軽減できる。
As in the processing of FIG. 21 described above, in the present embodiment, the effect control CPU 200 performs drive signal output means (frame driver) for the first system (serial data output channel ch1) and the second system (serial data output channel ch2). The unit 61 and the panel driver unit 62) transmit serial data of one transmission unit simultaneously. Then, after the transmission is completed, the next serial data of one transmission unit is transmitted substantially simultaneously to the drive signal output means of the first system and the second system. Through such processing, LED drive data is transmitted to each LED driver 90.
As a result, the time required for the entire serial data transmission operation can be shortened, and the processing load on the rendering control CPU 200 can be reduced.
この理由を説明する。
図28は演出制御CPU200がシリアルデータ送信に使用するクロック信号CLK、送信データ、TDRE(送信データエンプティフラグ)、及び送信データの送信データレジスタへの書込タイミングを示している。
送信データとは、上述のスレーブアドレス、データ設定開始レジスタアドレス、LED駆動データLPDT1,LPDT2・・・LPDT24に相当する。ここでは1送信単位としての8ビットをデータd0〜d7として示している。
The reason for this will be explained.
FIG. 28 shows the write timing of the clock signal CLK, transmission data, TDRE (transmission data empty flag), and transmission data used by the effect control CPU 200 for serial data transmission to the transmission data register.
The transmission data corresponds to the above-described slave address, data setting start register address, and LED drive data LPDT1, LPDT2,. Here, 8 bits as one transmission unit are shown as data d0 to d7.
演出制御CPU200は、図21のステップS804,S807,S810のそれぞれで一送信単位の8ビットデータを送信する場合、各シリアルデータ出力チャネルch1,ch2における送信データレジスタに8ビットの送信データを書き込む。送信データレジスタへ書き込まれた送信データは、クロック信号CLKのタイミング毎に1ビットずつ送信出力される。
ここで、TDREは、送信データレジスタに送信データを書き込むと「0」となり、送信データレジスタに有効なデータが存在していることを示す。そして送信データレジスタのデータが実際に送信出力(送信用シフトレジスタへのロード)されて送信が開始されると「1」になり、送信データレジスタに有効なデータが存在しないことを示す。
従って演出制御CPU200の送信処理としては、TDREが「1」となったことを確認して、8ビットの送信データを送信データレジスタへ書き込み、その次の8ビットの送信データの書き込みは、次にTDREが「1」となるまで待機する。即ち図28に待機時間TWとして示す期間は、次の送信データの処理ができないことになる。
The effect control CPU 200 writes 8-bit transmission data in the transmission data registers in the serial data output channels ch1 and ch2 when transmitting 8-bit data in one transmission unit in each of steps S804, S807, and S810 of FIG. The transmission data written to the transmission data register is transmitted and output one bit at each timing of the clock signal CLK.
Here, TDRE becomes “0” when transmission data is written in the transmission data register, indicating that valid data exists in the transmission data register. When the data in the transmission data register is actually output for transmission (loading to the transmission shift register) and transmission is started, it becomes “1”, indicating that there is no valid data in the transmission data register.
Therefore, as the transmission process of the effect control CPU 200, after confirming that the TDRE is “1”, the 8-bit transmission data is written to the transmission data register, and the next 8-bit transmission data is written next. Wait until TDRE becomes “1”. That is, during the period indicated as the standby time TW in FIG. 28, the next transmission data cannot be processed.
シリアルデータ送信に関し、従来は、1つのシリアルデータ出力チャネルから例えば第1系統の駆動信号出力手段に一送信単位(8ビット)のシリアルデータを送信し、当該送信の完了後、次の送信チャネルから第2系統の駆動信号出力手段に一送信単位(8ビット)のシリアルデータを送信していく、というように送信動作を行っていた。例えば図21のステップS804〜S806に相当する処理は、従来通常は、
(ST1)ch1からスレーブアドレス出力(送信データレジスタへの書込)
(ST2)送信出力完了待機
(ST3)ch1からデータ設定開始レジスタアドレス出力(送信データレジスタへの書込)
(ST4)送信出力完了待機
(ST5)ch1からLED駆動データLPDT1出力(送信データレジスタへの書込)
(ST6)送信出力完了待機
(ST7)ch1からLED駆動データLPDT2出力
(ST8)送信出力完了待機
・・・中略・・・
(ST51)ch1からLED駆動データLPDT24出力
(ST52)送信出力完了待機
(ST53)ch2からスレーブアドレス出力
(ST54)ch2送信出力完了待機
(ST55)ch2からデータ設定開始レジスタアドレス出力
(ST56)送信出力完了待機
(ST57)ch2からLED駆動データLPDT1出力
(ST58)送信出力完了待機
(ST59)ch2からLED駆動データLPDT2出力
(ST60)送信出力完了待機
・・・中略・・・
(ST103)ch2からLED駆動データLPDT24出力
(ST104)送信出力完了待機
というように行っていた。
この場合、シリアルデータ出力チャネルch1,ch2のそれぞれで一送信単位の送信毎に待ち時間が発生し、送信処理効率が悪い。
これに対して本実施の形態では、
(S804)ch1、ch2からスレーブアドレス出力(送信データレジスタへの書込)
(S805,S806)ch1、ch2送信出力完了待機
というように、同時的に両シリアルデータ出力チャネルch1,ch2での送信処理を行うようにすることで、処理が効率化される。
ステップS807〜S809の処理、及びステップS810〜S812の処理についても同様である。
Regarding serial data transmission, conventionally, serial data of one transmission unit (8 bits) is transmitted from one serial data output channel to, for example, the first-system drive signal output means, and after the transmission is completed, from the next transmission channel The transmission operation is performed such that serial data of one transmission unit (8 bits) is transmitted to the drive signal output means of the second system. For example, the processing corresponding to steps S804 to S806 in FIG.
(ST1) Slave address output from ch1 (write to transmission data register)
(ST2) Transmission output completion waiting (ST3) Data setting start register address output from ch1 (writing to transmission data register)
(ST4) Transmission output completion waiting (ST5) LED drive data LPDT1 output from ch1 (writing to transmission data register)
(ST6) Transmission output completion standby (ST7) LED drive data LPDT2 output from ch1 (ST8) Transmission output completion standby ... Omission ...
(ST51) LED drive data LPDT24 output from ch1 (ST52) Transmission output completion standby (ST53) Slave address output from ch2 (ST54) ch2 transmission output completion standby (ST55) Data setting start register address output from ch2 (ST56) Transmission output completion LED drive data LPDT1 output from standby (ST57) ch2 (ST58) Transmission output completion standby (ST59) LED drive data LPDT2 output (ST60) transmission output completion standby from ch2 ... Omission ...
(ST103) LED drive data LPDT24 output from ch2 (ST104) Transmission output completion waiting.
In this case, a waiting time is generated for each transmission of one transmission unit in each of the serial data output channels ch1 and ch2, and transmission processing efficiency is poor.
In contrast, in this embodiment,
(S804) Slave address output from ch1 and ch2 (write to transmission data register)
(S805, S806) By performing transmission processing on both serial data output channels ch1 and ch2 at the same time, such as ch1 and ch2 transmission output completion waiting, the processing becomes efficient.
The same applies to the processing in steps S807 to S809 and the processing in steps S810 to S812.
そして、1つのLEDドライバ90に対する送信は1ループ処理において1つの送信チャネル毎に26バイト分(26回の送信データレジスタへの書込)となる。各シリアルデータ出力チャネルch1,ch2について、同時的な処理を実行しなければ、総待機時間は、1回のループ処理期間でほぼ(52×TW)となる。これが本実施の形態の場合、1回のループ処理期間でのほぼ(26×TW)と、著しく短縮できる。
1msタイマ割込処理で行われるLED駆動データ出力処理において、このようにシリアルデータ出力処理が効率化できることで、演出制御CPU200の処理負担は大きく軽減される。
Then, transmission to one LED driver 90 is 26 bytes for each transmission channel in one loop process (26 writes to the transmission data register). If simultaneous processing is not executed for each of the serial data output channels ch1 and ch2, the total standby time is approximately (52 × TW) in one loop processing period. In the case of this embodiment, this can be remarkably shortened to approximately (26 × TW) in one loop processing period.
In the LED drive data output process performed in the 1 ms timer interrupt process, the serial data output process can be made more efficient in this way, so that the processing load on the effect control CPU 200 is greatly reduced.
また本実施の形態では、シリアルデータ送信されるLED駆動データは、発光輝度(階調)を示すデータとされ、上記のように例えば4ビットで16階調の発光駆動を実現する。このような階調制御を可能とすることで、より多様な演出効果を実現することができる。
本実施の形態では16階調とする例を述べたが、もちろんより多階調としても良い。
In the present embodiment, the LED drive data transmitted as serial data is data indicating the light emission luminance (gradation), and realizes light emission drive of 16 gradations with, for example, 4 bits as described above. By making such gradation control possible, more various effects can be realized.
In this embodiment, an example of 16 gradations has been described, but it is needless to say that multiple gradations may be used.
また本実施の形態のパチンコ遊技機1は、枠部(前枠2、外枠4及びガラス扉5)と、この枠部に取り付けられる遊技盤部(遊技盤3)とを備えている。そして第1系統の駆動信号出力手段(枠ドライバ部61)は、前枠2に設けられた演出手段である装飾ランプ部63(装飾ランプ20w)にLED駆動信号を出力する複数のドライバ回路(LEDドライバ90)で構成され、第2系統の駆動信号出力手段(盤ドライバ部62)は、遊技盤3に設けられた演出手段である装飾ランプ部64(装飾ランプ20b)にLED駆動信号を出力する複数のドライバ回路(LEDドライバ90)で構成されている。
このような構成により、枠ドライバ部61のLEDドライバ90はすべて枠側の装飾ランプ20wに対応し、また盤ドライバ部62のLEDドライバ90はすべて盤側の装飾ランプ20bに対応することとなり、これにより配線の容易化、効率化、演出制御設定の容易性などを実現できる。
The pachinko gaming machine 1 according to the present embodiment includes a frame (front frame 2, outer frame 4 and glass door 5) and a game board (game board 3) attached to the frame. The first-system drive signal output means (frame driver unit 61) includes a plurality of driver circuits (LEDs) that output LED drive signals to a decorative lamp unit 63 (decorative lamp 20w) that is a rendering means provided in the front frame 2. The second-system drive signal output means (panel driver section 62) outputs an LED drive signal to the decoration lamp section 64 (decoration lamp 20b), which is an effect means provided in the game board 3. It is composed of a plurality of driver circuits (LED drivers 90).
With this configuration, all the LED drivers 90 of the frame driver unit 61 correspond to the decorative lamp 20w on the frame side, and all the LED drivers 90 of the panel driver unit 62 correspond to the decorative lamp 20b on the panel side. Therefore, it is possible to realize the simplification of wiring, the efficiency improvement, the ease of production control setting, and the like.
ところで本実施の形態では、ステップS810では、上述のように4ビット構造とされている点灯データを8ビットに変換したものを一送信単位のシリアルデータとして出力している。
このビット変換について図29で説明する。図29Aは1つのLEDドライバ90に送信する4×24ビットの点灯データの例を示している。即ち図25Aの出力データバッファの1マス分に相当するデータの例である。先頭の「F8h」(図では「h」を省略)は、LEDドライバ90のレジスタアドレス15h、16hに送信すべき点灯データである、つまり「Fh」はLEDドライバ90のレジスタアドレス15hに書き込む、出力端子96−1についての階調値としての点灯データであり、「8h」は、レジスタアドレス16hに書き込む、出力端子96−2についての階調値としての点灯データである。次の「0Fh」は、同様にレジスタアドレス17h、18hに対応する。以下同様で、最後の「00h」は、レジスタアドレス2Bh、2Chに対応する。
By the way, in this embodiment, in step S810, the data obtained by converting the lighting data having the 4-bit structure as described above into 8 bits is output as serial data in one transmission unit.
This bit conversion will be described with reference to FIG. FIG. 29A shows an example of 4 × 24-bit lighting data transmitted to one LED driver 90. That is, this is an example of data corresponding to one square of the output data buffer of FIG. 25A. The first “F8h” (“h” is omitted in the figure) is lighting data to be transmitted to the register addresses 15h and 16h of the LED driver 90, that is, “Fh” is written to the register address 15h of the LED driver 90. The lighting data as the gradation value for the terminal 96-1, and “8h” is the lighting data as the gradation value for the output terminal 96-2 to be written to the register address 16h. The next “0Fh” similarly corresponds to the register addresses 17h and 18h. The same applies to the following, and the last “00h” corresponds to the register addresses 2Bh and 2Ch.
ここで図29Aの「F8h」「0Fh」・・・「00h」のように、演出制御CPU200の内部処理単位としての8ビット単位で区切って考えた場合に、上位4ビット(例えば「F8h」のうちの「Fh」)は、奇数レジスタアドレス(例えばレジスタアドレス15h)に対する点灯データで、下位4ビット(例えば「F8h」のうちの「8h」)は偶数レジスタアドレス(例えばレジスタアドレス16h)に対する点灯データとなる。
なお、ここでの「奇数レジスタアドレス」「偶数レジスタアドレス」というのはLEDドライバ90のレジスタ設計に応じた一例である。あくまで送信先を、レジスタアドレス15h〜2Chとした場合として便宜的に述べているにすぎない。
この場合に、奇数レジスタアドレス(15h、17h・・・2Bh)への点灯データについては、演出制御CPU200は、8ビットデータの下位4ビットをマスクして、それをLEDドライバ90に送信する。一方、偶数レジスタアドレス(16h、18h・・・2Ch)への点灯データについては、演出制御CPU200は、8ビットデータの上位4ビットをマスクして、それを4ビットシフトしたものをLEDドライバ90に送信する。つまり結果的に4ビットの点灯データを8ビットに変換して送信する。
Here, when considered in the unit of 8 bits as the internal processing unit of the effect control CPU 200, such as “F8h” “0Fh”... “00h” in FIG. 29A, the upper 4 bits (for example, “F8h” "Fh" is lighting data for an odd register address (for example, register address 15h), and lower 4 bits (for example, "8h" for "F8h") is lighting data for an even register address (for example, register address 16h). It becomes.
Here, “odd register address” and “even register address” are examples according to the register design of the LED driver 90. For the sake of convenience, the transmission destination is merely assumed to be the register addresses 15h to 2Ch.
In this case, for the lighting data to the odd register addresses (15h, 17h... 2Bh), the effect control CPU 200 masks the lower 4 bits of the 8-bit data and transmits it to the LED driver 90. On the other hand, for the lighting data to the even register address (16h, 18h... 2Ch), the effect control CPU 200 masks the upper 4 bits of the 8-bit data and shifts the 4-bit shift to the LED driver 90. Send. That is, as a result, 4-bit lighting data is converted into 8-bit and transmitted.
このビット変換として、「F8h」の場合を図29B、図29Cに示した。
図29Bは、点灯データ「Fh」をレジスタアドレス15hに送信する場合の処理を示している。図25Aの出力データバッファから取り出す点灯データは、各4ビットの2つ点灯データである「F8h」=「11111000」となる。このデータに対し、下位4ビットをマスクする。例えばマスクデータ「F0h」=「11110000」を用いてアンドをとる。これにより、図示のように、レジスタアドレス15hに送信するシリアルデータ「11110000」=「F0h」が得られることになる。この場合、出力端子96−1からは最大階調値(F0h)の駆動電流出力が行われることとなる。
一方、図29Cは、点灯データ「8h」をレジスタアドレス16hに送信する場合の処理を示している。上記のとおり図25Aの出力データバッファから取り出した点灯データは「F8h」=「11111000」である。このデータに対し、上位4ビットをマスクする。例えばマスクデータ「0Fh」=「00001111」を用いてアンドをとる。これにより、図示のように「00001000」というデータが得られる。さらにこの場合、当該データを4ビットシフトすることで、レジスタアドレス16hに送信するシリアルデータ「10000000」=「80h」が得られることになる。この場合、出力端子96−1からは中間的な階調値(80h)の駆動電流出力が行われることとなる。
As this bit conversion, the case of “F8h” is shown in FIGS. 29B and 29C.
FIG. 29B shows processing when the lighting data “Fh” is transmitted to the register address 15 h. The lighting data extracted from the output data buffer of FIG. 25A is “F8h” = “11111000”, which is two lighting data of 4 bits each. The lower 4 bits are masked for this data. For example, AND is performed using mask data “F0h” = “11110000”. As a result, serial data “11110000” = “F0h” to be transmitted to the register address 15h is obtained as illustrated. In this case, the drive current output of the maximum gradation value (F0h) is performed from the output terminal 96-1.
On the other hand, FIG. 29C shows a process when the lighting data “8h” is transmitted to the register address 16h. As described above, the lighting data extracted from the output data buffer in FIG. 25A is “F8h” = “11111000”. The upper 4 bits are masked for this data. For example, AND is performed using mask data “0Fh” = “00001111”. As a result, data “00001000” is obtained as illustrated. Further, in this case, serial data “10000000” = “80h” to be transmitted to the register address 16h is obtained by shifting the data by 4 bits. In this case, a drive current output having an intermediate gradation value (80h) is output from the output terminal 96-1.
以上のように、本実施の形態では、演出制御部51は、例えば演出制御ROM201に第1ビット数(例えば8ビット)より少ないビット数である第2ビット数(例えば4ビット)の発光輝度情報(点灯データ)をランプデータテーブルなどの形式で記憶する。そして演出制御CPU200は、第2ビット数の発光輝度情報を、第1ビット数に変換してLED駆動データを生成し、そのLED駆動データを発光駆動信号出力手段であるLEDドライバ90にシリアルデータとして送信する。
LEDドライバ90のレジスタアドレス15h〜2Chが、8ビットのPWMデータを入力可能とされていることは、8ビットの点灯データとすれば256階調のLED発光制御が可能である。しかしながら、本実施の形態の遊技機の発光演出に用いる装飾ランプ20w、20bに対する制御としては、256階調は必要ではない。具体的には「00h」「10h」「20h」・・・「F0h」の16階調で十分である。
そこで本実施の形態では、点灯データを4ビット構造として、16階調表現を行うようにする。そしてLEDドライバ90への出力時には、4ビットを8ビットに変換して送信する。
As described above, in the present embodiment, the effect control unit 51 has, for example, the light emission luminance information of the second bit number (for example, 4 bits) that is smaller than the first bit number (for example, 8 bits) in the effect control ROM 201. (Lighting data) is stored in the form of a lamp data table or the like. Then, the production control CPU 200 converts the light emission luminance information of the second bit number into the first bit number to generate LED drive data, and the LED drive data is converted into serial data to the LED driver 90 which is a light emission drive signal output means. Send.
The fact that the 8-bit PWM data can be input to the register addresses 15h to 2Ch of the LED driver 90 enables LED light emission control of 256 gradations if it is 8-bit lighting data. However, 256 gradations are not necessary for the control of the decoration lamps 20w and 20b used for the light emission effect of the gaming machine of the present embodiment. Specifically, 16 gradations of “00h”, “10h”, “20h”,... “F0h” are sufficient.
Therefore, in this embodiment, the lighting data has a 4-bit structure, and 16 gradations are expressed. When outputting to the LED driver 90, 4 bits are converted into 8 bits and transmitted.
このようにすることで、演出制御部51は内部ROM(演出制御ROM201)に記憶する点灯データのデータ容量を大幅に削減でき、メモリ容量消費を抑制できることになる。
また、近年の汎用的なLEDドライバは、256階調などの高性能タイプのものの方が生産量が多く、価格的にも有利であることが多い。そのため、例えば16階調が必要な場合に、16階調の制御能力を持つLEDドライバを採用するよりも、256階調のLEDドライバを採用する方が、コストメリットが得られ、又、安定的入手性もよい。これにより製造上及びコスト的なメリットが得られる。
また上述したように、演出制御CPU200は、4ビットの点灯データを8ビットにおける上位4ビットに配置して、8ビットのLED駆動データ(送信するシリアルデータ)を生成する。
このように上位4ビット配置により、16階調のLED駆動データを生成でき、またその処理は例えば図29B、図29Cの例のように、非常に簡易な処理である。このためビット数変換の処理負担はほとんど問題とならない。
By doing in this way, the production control unit 51 can greatly reduce the data capacity of the lighting data stored in the internal ROM (production control ROM 201), and the memory capacity consumption can be suppressed.
Further, in recent years, general-purpose LED drivers of high-performance type such as 256 gradations have a higher production volume and are more advantageous in price. Therefore, for example, when 16 gradations are required, it is more cost-effective to use a 256 gradation LED driver than to use an LED driver having 16 gradation control capability, and is stable. Availability is also good. This provides manufacturing and cost advantages.
As described above, the effect control CPU 200 arranges the 4-bit lighting data in the upper 4 bits of the 8 bits, and generates 8-bit LED drive data (serial data to be transmitted).
As described above, the LED driving data of 16 gradations can be generated by the arrangement of the upper 4 bits, and the processing is very simple processing as in the examples of FIGS. 29B and 29C, for example. For this reason, the processing load of bit number conversion hardly poses a problem.
なお上記例では、8ビットに変換した点灯データを「00h」「10h」「20h」・・・「F0h」とするとしたが、次のような例も考えられる。
この場合、4ビットの点灯データが「Fh」のときの、8ビットのシリアルデータ「F0h」が制御上の最大輝度となるが、LEDドライバ90は「FFh」まで対応できる。そこで、8ビットのシリアルデータの「F0h」の下位4ビットを「1111」に変換して「FFh」(=11111111)を送信するようにしてもよい。つまり送信するシリアルデータは「00h」「10h」「20h」・・・「E0h」「FFh」とする。このようにすると、LEDドライバ90の発光駆動能力上での最大輝度の発光を実行させることが可能となる。
また、「00h」以外の「10h」「20h」・・・「F0h」について、下位4ビットを「1111」に変換し、「1Fh」「2Fh」・・・「FFh」として送信してもよい。これにより、各階調での発光輝度を上げ、演出効果を向上させることができる。
また、ここまでは4ビットの点灯データを8ビットとする例で述べたが、これは一例である。第1ビット数(例えば8ビット)はLEDドライバ側の設計に応じて決められる。また第2ビット数(例えば4ビット)は、表現したい階調に応じて設定すればよい。例えば2階調なら1ビット、4階調なら2ビット、8階調なら3ビット・・・とすれば良い。
また本実施の形態では、シリアルデータ出力としてLED駆動データ送信を行うものであるが、この第2ビット数の点灯データを第1ビット数に変換して発光駆動ドライバに送信するという処理は、パラレルデータ出力、或いは無線送信出力などにも応用でき、その場合に送信先の階調能力と、求める階調表現の差がある場合に、送信元のデータ記憶容量の低減効果を得ることができる。
In the above example, the lighting data converted into 8 bits is assumed to be “00h”, “10h”, “20h”... “F0h”, but the following example is also conceivable.
In this case, when the 4-bit lighting data is “Fh”, the 8-bit serial data “F0h” has the maximum control brightness, but the LED driver 90 can handle “FFh”. Therefore, the lower 4 bits of “F0h” of the 8-bit serial data may be converted to “1111” and “FFh” (= 11111111) may be transmitted. That is, the serial data to be transmitted is “00h”, “10h”, “20h”,... “E0h”, “FFh”. In this way, it is possible to execute light emission with the maximum brightness on the light emission drive capability of the LED driver 90.
For “10h”, “20h”,... “F0h” other than “00h”, the lower 4 bits may be converted to “1111” and transmitted as “1Fh”, “2Fh”, “FFh”. . Thereby, the light emission brightness in each gradation can be increased, and the effect can be improved.
Further, the example in which the 4-bit lighting data is 8 bits has been described so far, but this is an example. The first bit number (for example, 8 bits) is determined according to the design on the LED driver side. The second bit number (for example, 4 bits) may be set according to the gradation to be expressed. For example, 1 bit may be used for 2 gradations, 2 bits for 4 gradations, 3 bits for 8 gradations, and so on.
In this embodiment, LED drive data is transmitted as serial data output. However, the process of converting the second bit number of lighting data into the first bit number and transmitting it to the light emission driver is performed in parallel. The present invention can also be applied to data output or wireless transmission output. In this case, when there is a difference between the gradation capability of the transmission destination and the desired gradation expression, the data storage capacity of the transmission source can be reduced.
[4−8:LEDドライバ初期化処理]

図9のステップS205では割込みカウンタの値が「0」〜「3」であるケース0〜3でLEDドライバ90の初期化を行うと述べたが、これは、使用しないレジスタアドレス00h〜14hのレジスタにデフォルト値をセットする送信処理となる。
ここで、上述のようにLEDドライバ90のレジスタアドレス15h〜2Chは、それぞれ出力端子96−1〜96−24に対応する点灯データ(階調値)が書き込まれるレジスタとされているが、レジスタアドレス00h〜14hの各レジスタは以下のようにデータが書き込まれる。
[4-8: LED driver initialization processing]

In step S205 in FIG. 9, it is described that the LED driver 90 is initialized in cases 0 to 3 in which the interrupt counter value is “0” to “3”. This is because the register addresses 00h to 14h that are not used are registered. The default value is set in the transmission process.
Here, as described above, the register addresses 15h to 2Ch of the LED driver 90 are registers to which lighting data (gradation values) corresponding to the output terminals 96-1 to 96-24 are written, respectively. Data is written in the registers 00h to 14h as follows.
00h:8ビット中の3ビットでPWMの周期設定データがセットされ、1ビットでマスタ/スレーブ設定データがセットされる。
01h:8ビット中の3つのビットで1階調あたりのフェードインスピード、3つのビットでフェードアウトスピードの各設定データがセットされる。
02h:8ビット中の5ビットで赤LEDの電流値データがセットされる。
03h:8ビット中の5ビットで緑LEDの電流値データがセットされる。
04h:8ビット中の5ビットで青LEDの電流値データがセットされる。
05h:8ビット中の6つのビットで、出力端子96−1〜96−6のオン/オフ設定データがセットされる。
06h:8ビット中の6つのビットで、出力端子96−7〜96−12のオン/オフ設定データがセットされる。
07h:8ビット中の6つのビットで、出力端子96−13〜96−18のオン/オフ設定データがセットされる。
08h:8ビット中の6つのビットで、出力端子96−19〜96−24のオン/オフ設定データがセットされる。以上のレジスタアドレス05h〜08hのレジスタは、出力端子96−1〜96−24のそれぞれについてのオン/オフ設定部となる。
09h〜0Eh:それぞれのレジスタ(8ビット)に、4つの出力端子について、各2ビットで「PWM出力優先」「フェード出力優先」「強制オン/オフ出力優先」のいずれかが選択設定される。09h〜0Ehの6個のレジスタにより24個の出力端子96−1〜96−24に対応する。
0Fh〜11h:3つのレジスタ(合計24ビット)で、24個の出力端子96−1〜96−24のフェード機能の有効/無効を設定する。
12h〜14h:3つのレジスタ(合計24ビット)で、24個の出力端子96−1〜96−24の強制オン/オフ設定をする。
00h: PWM cycle setting data is set in 3 bits out of 8 bits, and master / slave setting data is set in 1 bit.
01h: Setting data of fade-in speed per gradation is set by 3 bits out of 8 bits and fade-out speed is set by 3 bits.
02h: Red LED current value data is set in 5 bits of 8 bits.
03h: Current value data of the green LED is set in 5 bits out of 8 bits.
04h: Current value data of blue LED is set in 5 bits out of 8 bits.
05h: Six bits out of eight bits set ON / OFF setting data of output terminals 96-1 to 96-6.
06h: Six bits out of eight bits set ON / OFF setting data of output terminals 96-7 to 96-12.
07h: Six bits out of eight bits set ON / OFF setting data of output terminals 96-13 to 96-18.
08h: Six bits out of eight bits set ON / OFF setting data of output terminals 96-19 to 96-24. The registers at the register addresses 05h to 08h serve as on / off setting units for the output terminals 96-1 to 96-24.
09h to 0Eh: For each of the four output terminals, any one of “PWM output priority”, “fade output priority”, and “forced on / off output priority” is selected and set for each of the four output terminals. The six registers from 09h to 0Eh correspond to the 24 output terminals 96-1 to 96-24.
0Fh to 11h: Three registers (24 bits in total) are set to enable / disable the fade function of 24 output terminals 96-1 to 96-24.
12h to 14h: Three registers (24 bits in total) are used to forcibly turn on / off the 24 output terminals 96-1 to 96-24.
LEDドライバ90の初期化処理では、これらのレジスタ(00h〜14h)にデフォルト値を設定する。デフォルト値は以下のとおりである。なお「0x」は「h」と同様、16進表記を示す。レジスタアドレスの値と、データ値(デフォルト値)の区別のため、「0x」と「h」を使い分けている。
00h:0x00・・・PWM周期の初期設定
01h:0x00・・・フェードイン・フェードアウトのスロープなし
02h:0x1F・・・赤LED電流値の初期設定
03h:0x1F・・・緑LED電流値の初期設定
04h:0x1F・・・青LED電流値の初期設定
05h:0x77・・・出力端子96−1〜96−6のオン設定
06h:0x77・・・出力端子96−7〜96−12のオン設定
07h:0x77・・・出力端子96−13〜96−18のオン設定
08h:0x77・・・出力端子96−19〜96−24のオン設定
09h:0x00・・・PWM出力優先
0Ah:0x00・・・PWM出力優先
0Bh:0x00・・・PWM出力優先
0Ch:0x00・・・PWM出力優先
0Dh:0x00・・・PWM出力優先
0Eh:0x00・・・PWM出力優先
0Fh:0x00・・・フェード機能無効
10h:0x00・・・フェード機能無効
11h:0x00・・・フェード機能無効
12h:0x00・・・強制オン/オフ設定を全てオフ
13h:0x00・・・強制オン/オフ設定を全てオフ
14h:0x00・・・強制オン/オフ設定を全てオフ
In the initialization process of the LED driver 90, default values are set in these registers (00h to 14h). The default values are as follows: Note that “0x” represents hexadecimal notation as in “h”. In order to distinguish between the register address value and the data value (default value), “0x” and “h” are used separately.
00h: 0x00: Initial setting of PWM cycle 01h: 0x00: No fade-in / fade-out slope 02h: 0x1F: Initial setting of red LED current value 03h: 0x1F: Initial setting of green LED current value 04h: 0x1F ... Initial setting of blue LED current value 05h: 0x77 ... ON setting of output terminals 96-1 to 96-6 06h: 0x77 ... ON setting of output terminals 96-7 to 96-12 07h : 0x77 ... ON setting of output terminals 96-13 to 96-18 08h: 0x77 ... ON setting of output terminals 96-19 to 96-24 09h: 0x00 ... PWM output priority 0Ah: 0x00 ... PWM output priority 0Bh: 0x00 ... PWM output priority 0Ch: 0x00 ... PWM output priority 0Dh: 0x00 ... PWM Output priority 0Eh: 0x00 ... PWM output priority 0Fh: 0x00 ... Fade function disabled 10h: 0x00 ... Fade function disabled 11h: 0x00 ... Fade function disabled 12h: 0x00 ... Forced on / off setting All off 13h: 0x00 ... All forced on / off settings off 14h: 0x00 ... All forced on / off settings off
以上のようなデフォルト値の設定を、図9の1msタイマ割込処理のステップS205(ケース0〜3)で各LEDドライバ90(w1〜w4、b1〜b5)に対して行う。
図30に、LEDドライバ初期化処理の一例を示している。この処理は、割込みカウンタ=0〜3のときに呼び出される処理となる。
また各LEDドライバ90(w1〜w4、b1〜b5)に対して、数回(例えば4回)に分けて初期化を行う。例えば1回の1msタイマ割込処理のステップS205で、3個又は2個のLEDドライバ90に対して初期化を行うようにされる。
The default values as described above are set for each LED driver 90 (w1 to w4, b1 to b5) in step S205 (cases 0 to 3) of the 1 ms timer interrupt process of FIG.
FIG. 30 shows an example of the LED driver initialization process. This process is called when the interrupt counter = 0-3.
Further, initialization is performed for each LED driver 90 (w1 to w4, b1 to b5) in several times (for example, four times). For example, in step S205 of one 1 ms timer interruption process, initialization is performed for three or two LED drivers 90.
図30は1つのLEDドライバ90に対する初期化処理として示している。
ステップS901で演出制御CPU200は、割込みカウンタの値(ケース0〜15のいずれか)に応じて処理分けを行う。ケース0〜3のいずれかであれば、初期化を行うLEDドライバ90を特定し、そのLEDドライバ90に対してステップS902以下の処理に進むことになる。ケース0〜3以外では、初期化は行わないためステップS902以降の処理は行われない。
FIG. 30 shows the initialization process for one LED driver 90.
In step S901, the effect control CPU 200 performs processing according to the interrupt counter value (any of cases 0 to 15). If any of cases 0 to 3, the LED driver 90 to be initialized is specified, and the process proceeds to step S902 and subsequent steps for the LED driver 90. In cases other than Cases 0 to 3, since initialization is not performed, the processing after Step S902 is not performed.
あるLEDドライバ90に対して初期化を行う場合は、演出制御CPU200はステップS902で、そのLEDドライバ90に対応してイネーブル信号(ENABLE)をオンとする。そしてステップS902で、当該対象のLEDドライバ90のスレーブアドレスを出力する。
さらに演出制御CPU200はステップS904で、データ設定開始レジスタアドレスを出力する。この場合、レジスタアドレス「00h」〜「14h」への書き込みとなるため、データ設定開始レジスタアドレス=00hとする。
そして演出制御CPU200はステップS905で、順次各レジスタアドレス「00h」〜「14h」に対応するデフォルト値のデータ送信を行う。この処理で、対象としているLEDドライバ90の各レジスタアドレス「00h」〜「14h」に上述のデフォルト値が書き込まれる。つまりそのLEDドライバ90は初期設定される。
以上が完了したら、ステップS906でイネーブル信号(ENABLE)をオフとし、ステップS907でスレーブアドレスを+1する。つまり次のLEDドライバ90を指定できる状態とする。そして1つのLEDドライバ90に対する初期化処理を終える。
When initialization is performed for a certain LED driver 90, the effect control CPU 200 turns on an enable signal (ENABLE) corresponding to the LED driver 90 in step S902. In step S902, the slave address of the target LED driver 90 is output.
Further, the effect control CPU 200 outputs a data setting start register address in step S904. In this case, since data is written to the register addresses “00h” to “14h”, the data setting start register address = 00h.
In step S905, the effect control CPU 200 sequentially transmits data of default values corresponding to the register addresses “00h” to “14h”. In this process, the above-described default values are written in the register addresses “00h” to “14h” of the target LED driver 90. That is, the LED driver 90 is initialized.
When the above is completed, the enable signal (ENABLE) is turned off in step S906, and the slave address is incremented by 1 in step S907. That is, the next LED driver 90 can be designated. Then, the initialization process for one LED driver 90 is completed.
ここで本実施の形態の場合、上述してきたようにシリアルデータ出力チャネルch1,ch2としての2系統のシリアルデータ出力を行う。
図30は1つのLEDドライバ90に対する初期化処理として示したが、この図30の処理により、例えば9個の各LEDドライバ90(w1〜w4、b1〜b5)について順次1つずつ初期化を行っても良い。例えば1msタイマ割込処理のケース0のときにLEDドライバ90(w1,w2)、ケース1のときにLEDドライバ90(w3,w4)、ケース2のときにLEDドライバ90(b1,b2)、ケース3のときにLEDドライバ90(b3,b4,b5)として処理を割り当てることも可能である。
In this embodiment, as described above, two systems of serial data output are performed as the serial data output channels ch1 and ch2.
FIG. 30 shows the initialization process for one LED driver 90. By the process of FIG. 30, for example, each of nine LED drivers 90 (w1 to w4, b1 to b5) is initialized sequentially one by one. May be. For example, LED driver 90 (w1, w2) in case 0 of the 1 ms timer interrupt process, LED driver 90 (w3, w4) in case 1, LED driver 90 (b1, b2) in case 2, and case In the case of 3, the processing can be assigned as the LED driver 90 (b3, b4, b5).
しかし、シリアルデータ出力チャネルch1,ch2を用いて略同時的な送信を行うことで、枠ドライバ部61、盤ドライバ部62の各LEDドライバ90(w1〜w4、b1〜b5)についての初期化処理を効率化できる。即ち上述したLED駆動データ送信と同様の手法を採ることができる。その場合の処理例を図31に示す。
なお、例えば図25BのLED駆動データの出力の例のように、初期化する各LEDドライバ90のタイミングを割り当てるとする。
即ち、図25Bのケース12を、例えばケース0と考え、1msタイマ割込処理のステップS205のケース0では、枠ドライバ部61のLEDドライバ90(w1,w2,w3)と、盤ドライバ部62のLEDドライバ90(b1,b2,b3)について初期化データの送信を行う。LEDドライバ90のw1とb1、w2とb2、w3とb3に対する送信は同時的に行われる。
また、図25Bのケース13を、例えばケース1と考え、ケース1では、枠ドライバ部61のLEDドライバ90(w4)と、盤ドライバ部62のLEDドライバ90(b4,b5)に初期化データの送信を行う。LEDドライバ90のw4とb4に対する送信は同時的に行われる。
However, initialization processing for each LED driver 90 (w1 to w4, b1 to b5) of the frame driver unit 61 and the panel driver unit 62 is performed by performing substantially simultaneous transmission using the serial data output channels ch1 and ch2. Can be made more efficient. That is, the same method as the LED drive data transmission described above can be adopted. A processing example in that case is shown in FIG.
Assume that the timing of each LED driver 90 to be initialized is assigned, for example, as in the example of LED drive data output in FIG. 25B.
That is, the case 12 in FIG. 25B is considered as, for example, case 0, and in the case 0 in step S205 of the 1 ms timer interrupt process, the LED driver 90 (w1, w2, w3) of the frame driver unit 61 and the board driver unit 62 Initialization data is transmitted for the LED driver 90 (b1, b2, b3). Transmission of the LED driver 90 to w1 and b1, w2 and b2, and w3 and b3 is performed simultaneously.
Further, the case 13 in FIG. 25B is considered as, for example, the case 1. In the case 1, the initialization data is transferred to the LED driver 90 (w4) of the frame driver unit 61 and the LED driver 90 (b4, b5) of the panel driver unit 62. Send. The LED driver 90 transmits to w4 and b4 simultaneously.
図31の処理として、演出制御CPU200はステップS951で、シリアルデータ出力チャネルch1、ch2のスレーブアドレスを特定する。上記の図25Bと同様とする例に則して言えば、ケース0の場合は「w1,b1」を示すアドレスコードであり、ケース1の場合は、「w4,b4」を示すアドレスコードである。   As the processing in FIG. 31, the effect control CPU 200 identifies the slave addresses of the serial data output channels ch1 and ch2 in step S951. According to the example similar to FIG. 25B above, in the case 0, the address code indicates “w1, b1”, and in the case 1, the address code indicates “w4, b4”. .
そしてループ処理LP5として、ドライバナンバ個数分、ステップS952〜S964の処理をループして実行する。
図25Bと同様とする例の場合、ケース0のときは、ドライバナンバ個数は「3」(つまり1つのシリアルデータ出力チャネルにつき3つのLEDドライバ90に送信を行う)であるため3回ループ処理する。ケース1の場合は、ドライバナンバ個数とは「2」となる(シリアルデータ出力チャネルch2は2つのLEDドライバ90に送信を行うため)。
Then, as loop processing LP5, the processing of steps S952 to S964 is executed in a loop for the number of driver numbers.
In the case of the example similar to FIG. 25B, in case 0, the number of driver numbers is “3” (that is, transmission is performed to three LED drivers 90 for one serial data output channel). . In case 1, the number of driver numbers is “2” (because the serial data output channel ch2 transmits to two LED drivers 90).
ステップS952では、演出制御CPU200はシリアルデータ出力チャネルch1,ch2におけるイネーブル信号ENABLEをONとする。
そしてステップS953で演出制御CPU200は、シリアルデータ出力チャネルch1,ch2のシリアルデータDATAの出力として、最初の一送信単位(1バイト)のデータ送信、即ちこの場合は図26のシリアルデータ構造に示した先頭1バイトのスレーブアドレスを送信出力する。シリアルデータ出力チャネルch1,ch2については並行して同時的にデータ送信を行う。
その一送信単位の送信を行ったら、ステップS954,S955で、各シリアルデータ出力チャネルch1,ch2についての送信出力完了を待機する。
In step S952, the effect control CPU 200 turns on the enable signal ENABLE in the serial data output channels ch1 and ch2.
In step S953, the production control CPU 200 transmits the data of the first transmission unit (1 byte) as the output of the serial data DATA of the serial data output channels ch1 and ch2, that is, in this case, the serial data structure shown in FIG. Sends and outputs the slave address of the first byte. The serial data output channels ch1 and ch2 are simultaneously transmitted in parallel.
When the transmission of one transmission unit is performed, in steps S954 and S955, the completion of transmission output for each serial data output channel ch1 and ch2 is waited.
シリアルデータ出力チャネルch1,ch2についての送信出力完了が確認されたら、演出制御CPU200はステップS956で、次の一送信単位(1バイト)のデータ送信として、データ設定開始レジスタアドレス(SX)を送信出力する。レジスタアドレス00h〜14hへの書込であるため、SX=00hとする。そしてこの場合も、シリアルデータ出力チャネルch1,ch2について並行して同時的にデータ送信を行う。
その一送信単位の送信を行ったら、ステップS957,S958で、各シリアルデータ出力チャネルch1,ch2についての送信出力完了を待機する。
When the transmission output completion for the serial data output channels ch1 and ch2 is confirmed, the effect control CPU 200 transmits and outputs the data setting start register address (SX) as data transmission of the next one transmission unit (1 byte) in step S956. To do. Since writing is performed to the register addresses 00h to 14h, SX = 00h is set. Also in this case, data transmission is performed simultaneously in parallel for the serial data output channels ch1 and ch2.
When the transmission in one transmission unit is performed, in steps S957 and S958, completion of transmission output for each serial data output channel ch1 and ch2 is awaited.
ステップS957,S958でシリアルデータ出力チャネルch1,ch2についての送信出力完了が確認されたら、演出制御CPU200はステップS959で、一送信単位(1バイト)のデータ送信として、レジスタアドレス(00h)〜(14h)へのデフォルトデータを送信出力する。
まずはレジスタアドレス(00h)への1バイトのデフォルトデータ送信を、シリアルデータ出力チャネルch1,ch2について並行して同時的に行う。そしてステップS960,S961で、各シリアルデータ出力チャネルch1,ch2についての送信出力完了を待機する。
送信完了を確認したら、ステップS962でレジスタアドレス00h〜14hまでのデフォルトデータ送信完了が確認されるまで、1バイトずつ、ステップS959の送信を実行していく。従って、次はレジスタアドレス(01h)への1バイトのデフォルトデータ送信を、シリアルデータ出力チャネルch1,ch2について行う。さらにその送信確認後、レジスタアドレス(02h)へのデフォルトデータ送信が行われる。以降も、送信完了待機→レジスタアドレス(03h)へのデフォルトデータ送信→送信完了待機→レジスタアドレス(04h)へのデフォルトデータ送信→送信完了待機・・・→レジスタアドレス(14h)へのデフォルトデータ送信→送信完了待機という処理が行われていく。
When it is confirmed in steps S957 and S958 that transmission output for the serial data output channels ch1 and ch2 is completed, the effect control CPU 200 performs register transmission (00h) to (14h) as data transmission of one transmission unit (1 byte) in step S959. Send default data to).
First, 1-byte default data transmission to the register address (00h) is simultaneously performed in parallel for the serial data output channels ch1 and ch2. In steps S960 and S961, the transmission output completion for the serial data output channels ch1 and ch2 is awaited.
If transmission completion is confirmed, transmission of step S959 is performed byte by byte until completion of transmission of default data from register addresses 00h to 14h is confirmed in step S962. Therefore, next, 1-byte default data transmission to the register address (01h) is performed for the serial data output channels ch1 and ch2. Further, after the transmission confirmation, default data transmission to the register address (02h) is performed. Thereafter, transmission completion standby → default data transmission to register address (03h) → transmission completion standby → default data transmission to register address (04h) → transmission completion standby— → default data transmission to register address (14h) → The process of waiting for transmission completion is performed.
レジスタアドレス00h〜14hへのデフォルトデータの送信出力が完了したら、ステップS963でイネーブル信号ENABLEをオフとし、次に対象とするスレーブアドレスを+1する。そしてループ処理の1回を終える。   When the transmission output of default data to the register addresses 00h to 14h is completed, the enable signal ENABLE is turned off in step S963, and the target slave address is incremented by +1. Then, one loop process is completed.
ケース0の場合は、続いて2回目のループ処理として、LEDドライバ90(w2)、LEDドライバ90(b2)について、同様にステップS952〜S964の処理が行われる。さらにその後、3回目のループ処理として、LEDドライバ90(w3)、LEDドライバ90(b3)について、同様にステップS952〜S964の処理が行われる。その3回のループ処理で図31のLEDドライバ初期化処理が完了する。
ケース1の場合は、1回目のループ処理として、LEDドライバ90(w4)、LEDドライバ90(b4)について、ステップS952〜S964の処理が行われる。その後2回目のループ処理では、LEDドライバ90(b5)のみについてステップS952〜S964の処理が行われる。その2回のループ処理で図31のLEDドライバ初期化処理が完了する。
以上により図25Bに示したような、9個の各LEDドライバ90へのデフォルトデータの出力による初期化が実行される。なお、搭載されるLEDドライバ90の数や、1回の1msタイマ割込処理で送信するLEDドライバ90の数などが異なれば、当然ループ回数が異なる場合もある。
また以上の例は2つのシリアルデータ出力チャネルch1,ch2を用いる例で述べているが、3以上のシリアルデータ出力チャネルを利用する場合も、それらが並行して同時的にシリアルデータ(デフォルトデータ)送信が行われるようにすれば良い。
In case 0, the processing of steps S952 to S964 is similarly performed for the LED driver 90 (w2) and the LED driver 90 (b2) as the second loop processing. Further, thereafter, as the third loop process, the processes of steps S952 to S964 are similarly performed for the LED driver 90 (w3) and the LED driver 90 (b3). The LED driver initialization process of FIG. 31 is completed by the three loop processes.
In Case 1, as the first loop process, the processes of steps S952 to S964 are performed for the LED driver 90 (w4) and the LED driver 90 (b4). Thereafter, in the second loop process, the processes of steps S952 to S964 are performed only for the LED driver 90 (b5). The LED driver initialization process of FIG. 31 is completed by the two loop processes.
As described above, the initialization by outputting the default data to each of the nine LED drivers 90 as shown in FIG. 25B is executed. Of course, if the number of LED drivers 90 mounted or the number of LED drivers 90 transmitted in one 1 ms timer interrupt process is different, the number of loops may naturally be different.
In the above example, two serial data output channels ch1 and ch2 are used. However, when three or more serial data output channels are used, serial data (default data) are simultaneously used in parallel. What is necessary is just to make it transmit.
以上の図31の処理のように、LEDドライバ90の初期化処理に関しても、第1系統(シリアルデータ出力チャネルch1)と第2系統(シリアルデータ出力チャネルch2)の駆動信号出力手段(枠ドライバ部61と盤ドライバ部62)について、一送信単位のシリアルデータを同時的に送信する。そして当該送信の完了後、次の一送信単位のシリアルデータを、第1系統と第2系統の駆動信号出力手段に対して略同時的に送信する。このような処理で、LEDドライバ90の初期化処理を行うことで、初期化処理全体に要する時間を短縮でき、もって演出制御CPU200の処理負担を軽減できる。   As in the process of FIG. 31 described above, also for the initialization process of the LED driver 90, the drive signal output means (frame driver unit) of the first system (serial data output channel ch1) and the second system (serial data output channel ch2) 61 and the board driver unit 62) transmit serial data of one transmission unit simultaneously. Then, after the transmission is completed, the next serial data of one transmission unit is transmitted substantially simultaneously to the drive signal output means of the first system and the second system. By performing the initialization process of the LED driver 90 in such a process, the time required for the entire initialization process can be shortened, and the processing load on the effect control CPU 200 can be reduced.
本実施の形態では以上のように初期設定データとしてのデフォルトデータのシリアルデータ送信により各LEDドライバ90の初期化を行うが、これにより、各LEDドライバ90は、LED駆動データで示される階調値に応じて、出力端子96−1〜96−24に接続されたLED120の消灯、点灯、及び点灯時の発光輝度を実現するための発光駆動信号を出力する状態に設定されることとなる。
つまり出力端子96−1〜96−24についてのオン/オフ設定部であるレジスタアドレス05h〜08hに対して初期化処理により常時、上述のデフォルト値(=オンデータ)がセットされ、出力端子96−1〜96−24は全てオンとされ、さらにレジスタアドレス09h〜14hのデフォルト値設定により、PWM優先とされ、フェード機能、強制オン/オフ機能は無効化される。このため各LEDドライバ90は、階調値設定部であるレジスタアドレス15h〜2Chに書き込まれた階調値(点灯データの値)に基づくPWM制御を行って、出力端子96−1〜96−24からの階調に応じた電流量の発光駆動電流を流す状態となる。
In the present embodiment, as described above, each LED driver 90 is initialized by serial data transmission of default data as initial setting data. As a result, each LED driver 90 has a gradation value indicated by the LED drive data. Accordingly, the LED 120 connected to the output terminals 96-1 to 96-24 is set to a state where the LED 120 is turned off, turned on, and a light emission driving signal for realizing the light emission luminance at the time of lighting is output.
That is, the above-mentioned default value (= ON data) is always set by the initialization process for the register addresses 05h to 08h which are the on / off setting units for the output terminals 96-1 to 96-24, and the output terminal 96- 1 to 96-24 are all turned on, and the PWM priority is set by setting default values of the register addresses 09h to 14h, and the fade function and the forced on / off function are invalidated. Therefore, each LED driver 90 performs PWM control based on the gradation values (lighting data values) written in the register addresses 15h to 2Ch, which are gradation value setting units, and outputs terminals 96-1 to 96-24. Then, a light emission drive current having a current amount corresponding to the gradation from the current is passed.
即ち、図9のステップS205のケース12〜ケース15の場合に行われる図21のLED駆動データ出力処理では、レジスタアドレス15h〜2Chに書き込まれるLED駆動データとしての「00h」「10h」「20h」・・・「F0h」の16階調のデータの送信が行われるが、このLED駆動データ送信時には「00h」「10h」「20h」・・・「F0h」の16階調のデータを送信するのみで、消灯(00h)から階調制御された点灯(10h〜F0h)が実行されることとなる。
これを演出制御CPU200側から見ると、0h〜Fhの点灯データにより、消灯、点灯、及び点灯時の発光輝度制御の全てが実行できるということである。
これにより演出制御CPU200では、LED発光制御を簡易な点灯データ設定で実現可能であり、処理負担は少なく、また制御のために必要なデータ容量も点灯データのみと少なくでき、演出制御ROM201等の容量消費の低減も実現される。
That is, in the LED drive data output processing of FIG. 21 performed in case S12 to case 15 of step S205 of FIG. 9, “00h” “10h” “20h” as LED drive data written to the register addresses 15h to 2Ch. ... Transmission of 16 gradation data of "F0h" is performed, but when transmitting this LED drive data, only transmission of 16 gradation data of "00h", "10h", "20h", "F0h" Thus, lighting (10h to F0h) in which gradation control is performed from turning off (00h) is executed.
When this is viewed from the production control CPU 200 side, it means that all of the light emission brightness control at the time of turning off, turning on, and turning on can be executed by the lighting data of 0h to Fh.
As a result, the effect control CPU 200 can realize the LED light emission control with simple lighting data setting, the processing load is small, and the data capacity required for the control can be reduced to only the lighting data. Reduction of consumption is also realized.
まとめると、演出制御部51は、オン/オフ設定部であるレジスタアドレス05h〜08hが常時オン設定となる処理を行うとともに、遊技状態に応じて、階調値を含むLED駆動データを生成してLEDドライバ90に送信し、階調値を階調値設定部であるレジスタアドレス15h〜2Chに設定する処理を行うことで、LED駆動データ送信時には「00h」・・・「F0h」の16階調のデータを送信するのみで、消灯から階調制御された点灯までを実行制御できる。
なお上記例では、実施の形態ではオン/オフ設定部であるレジスタアドレス05h〜08hが常時オン設定とする処理として、16ms毎の初期化処理を行うが、16階調のデータを送信するのみで消灯から階調制御された点灯までを制御するには、あくまでレジスタアドレス05h〜08hが常時オン設定とされていればよい。従って例えば演出制御CPU200は、例えば電源投入時の最初に初期化処理を行ってレジスタアドレス05h〜08hをオン設定とするのみでもよい。これもオン/オフ設定部が常時オン設定となる処理の一例である。
In summary, the effect control unit 51 performs a process in which the register addresses 05h to 08h, which are on / off setting units, are always set to on, and generates LED drive data including gradation values according to the gaming state. By transmitting to the LED driver 90 and setting the gradation values to the register addresses 15h to 2Ch which are gradation value setting units, 16 gradations of “00h”... “F0h” at the time of LED drive data transmission By simply transmitting the data, it is possible to execute control from turning off to lighting with gradation controlled.
In the above example, in the embodiment, the initialization process is performed every 16 ms as the process of setting the register addresses 05h to 08h, which are the on / off setting units, to be always on, but only the transmission of 16-gradation data is performed. In order to control from turn-off to gradation-controlled turn-on, register addresses 05h to 08h need only be always set to on. Therefore, for example, the effect control CPU 200 may perform initialization processing at the beginning of power-on, for example, and only set the register addresses 05h to 08h to ON. This is also an example of processing in which the on / off setting unit is always on.
また以上の実施の形態では、LEDドライバ90は、遊技状態に応じて変化するLED駆動データが設定される第1レジスタ(レジスタアドレス15h〜2Ch)と、LEDドライバ90の動作を規定する、遊技状態に応じては変化しない固定データ(初期化データ)が設定される第2レジスタ(レジスタアドレス00h〜14h)とを有する。そして演出制御部51は、所定周期毎(1msタイマ割込処理のケース12〜15の機会毎)に第1レジスタのLED駆動データの設定を行うとともに、所定周期毎(1msタイマ割込処理のケース0〜3の機会毎)に第2レジスタの固定データの設定を行う。個々のLEDドライバ90から見れば、16ms毎に第2レジスタに初期化データが設定され、同じく16ms毎に第1レジスタにLED駆動データ(階調値)が設定される。   In the above embodiment, the LED driver 90 is a gaming state that defines the first register (register addresses 15h to 2Ch) in which the LED driving data that changes according to the gaming state is set, and the operation of the LED driver 90. And a second register (register addresses 00h to 14h) in which fixed data (initialization data) that does not change is set. Then, the production control unit 51 sets the LED drive data of the first register at every predetermined cycle (every occasion of the 1 ms timer interrupt processing cases 12 to 15), and at every predetermined cycle (the case of 1 ms timer interrupt processing). The fixed data of the second register is set every 0-3). From the viewpoint of each LED driver 90, initialization data is set in the second register every 16 ms, and LED drive data (gradation value) is set in the first register every 16 ms.
本実施の形態の場合、遊技中にはレジスタアドレス00h〜14hの設定値は、常時、上述のデフォルト値である。従って初期化処理として上述のデフォルト値を第2レジスタに設定する処理は、起動時の1回などでもよい。ところが、ノイズ等でレジスタアドレス00h〜14hの設定値が破壊・消失されることがあり、すると、LEDドライバ90の動作が、LED駆動データで意図した動作とはならない場合が生ずる。これに対して本実施の形態では、初期化処理を周期的に行うことで、レジスタアドレス00h〜14hの設定値が破壊された場合でも、直ぐに修復し、本来の初期化状態とできる。それにより、常時、LED駆動データに基づく正確なLED発光動作が実行される。このようにLED駆動データに基づく発光駆動信号の出力動作を安定的に正常な状態に保つことができる。
In the case of the present embodiment, the set values of the register addresses 00h to 14h are always the above-described default values during the game. Therefore, the process for setting the default value in the second register as the initialization process may be performed once at the time of startup. However, the set values of the register addresses 00h to 14h may be destroyed or lost due to noise or the like, and the operation of the LED driver 90 may not be the operation intended by the LED drive data. On the other hand, in the present embodiment, by performing the initialization process periodically, even if the set values of the register addresses 00h to 14h are destroyed, they can be restored immediately and become the original initialization state. Thereby, an accurate LED light emission operation based on LED drive data is always executed. Thus, the output operation of the light emission drive signal based on the LED drive data can be stably maintained in a normal state.
<5.第2の実施の形態>

続いて、第2の実施の形態としてのドライバ構成を説明する。なお第1の実施の形態と同様となる構成や処理については省略し、異なる点のみ説明する。
図32には、第1の実施の形態における図4と同様の形式で、演出制御部51(演出制御CPU200)と、LEDドライバ130の接続構成を示した。
なお、この例は、演出制御CPU200は3つのシリアルデータ出力チャネルch1,ch2,ch3を使用する例とした。LEDドライバ130としては、3系統(枠ドライバ部61、盤ドライバ部62A、62B)設けられる。
シリアルデータ出力チャネルch1によって、枠ドライバ部61としての複数のLEDドライバ130に対するシリアルデータ送信が行われる。
シリアルデータ出力チャネルch2によって、盤ドライバ部62Aとしての複数のLEDドライバ130に対するシリアルデータ送信が行われる。
シリアルデータ出力チャネルch3によって、盤ドライバ部62Bとしての複数のLEDドライバ130に対するシリアルデータ送信が行われる。
<5. Second Embodiment>

Next, the driver configuration as the second embodiment will be described. Note that configurations and processes that are the same as those in the first embodiment are omitted, and only different points will be described.
FIG. 32 shows the connection configuration of the effect control unit 51 (effect control CPU 200) and the LED driver 130 in the same format as in FIG. 4 in the first embodiment.
In this example, the effect control CPU 200 uses three serial data output channels ch1, ch2, and ch3. As the LED driver 130, three systems (frame driver unit 61, panel driver units 62A and 62B) are provided.
Serial data transmission to the plurality of LED drivers 130 as the frame driver unit 61 is performed by the serial data output channel ch1.
Serial data transmission to the plurality of LED drivers 130 as the panel driver unit 62A is performed by the serial data output channel ch2.
Serial data transmission to the plurality of LED drivers 130 as the panel driver unit 62B is performed by the serial data output channel ch3.
各シリアルデータ出力チャネルch1,ch2,ch3の信号線としては、ラッチ信号LATCHを供給するラッチ信号線、クロック信号CLKを供給するクロック線、イネーブル信号ENABLEを供給するイネーブル信号線、演出駆動データとしてのシリアルデータDATAを供給するデータ線が設けられている。
ラッチ信号LATCH、クロック信号CLK、イネーブル信号ENABLE線は、枠ドライバ部61(或いは盤ドライバ部62A、62B)を構成する複数のLEDドライバ130に対して並列に供給される。一方、シリアルデータDATAは、枠ドライバ部61(或いは盤ドライバ部62A、62B)を構成する複数のLEDドライバ130のうちの先頭のLEDドライバ130に供給され、順次後段のLEDドライバ130に転送していくようにされる。
即ち1つの系統内の各LEDドライバ130は、シリアルデータDATAの入出力が順次直列接続されており、演出制御CPU200からのシリアルデータDATAは、1つの系統内の先頭のLEDドライバ130から終端のLEDドライバ130に順次転送され、各LEDドライバ130は、演出制御CPU200からのラッチ信号に基づいて、シリアルデータDATAを取り込む構成とされている。
The signal lines of the serial data output channels ch1, ch2, and ch3 include a latch signal line that supplies a latch signal LATCH, a clock line that supplies a clock signal CLK, an enable signal line that supplies an enable signal ENABLE, and effect drive data. A data line for supplying serial data DATA is provided.
The latch signal LATCH, the clock signal CLK, and the enable signal ENABLE line are supplied in parallel to the plurality of LED drivers 130 constituting the frame driver unit 61 (or the panel driver units 62A and 62B). On the other hand, the serial data DATA is supplied to the first LED driver 130 among the plurality of LED drivers 130 constituting the frame driver unit 61 (or the panel driver units 62A and 62B), and sequentially transferred to the subsequent LED driver 130. To go.
That is, the input / output of serial data DATA is sequentially connected in series to each LED driver 130 in one system, and the serial data DATA from the presentation control CPU 200 is transmitted from the first LED driver 130 to the last LED in one system. The LED drivers 130 are sequentially transferred to the driver 130, and each LED driver 130 takes in the serial data DATA based on the latch signal from the effect control CPU 200.
枠ドライバ部61及び盤ドライバ部62A、62Bにおける各LEDドライバ130としては、例えば16ビット定電流LEDドライバである「BD7851FP(ローム株式会社製)」を用いることができ、例えば16個の定電流出力端子を備える。
従って1つのLEDドライバ130によっては、最大16系列のLED駆動電流を出力することができる。1つの「系列」とは、1つの電流出力端子に対して直列又は並列で接続される1又は複数のLEDの群を指している。
枠ドライバ部61におけるLEDドライバ130の数は、枠側に配置されるLED系列数(装飾ランプ20wの系列数)によって決められる。
また盤ドライバ部62A、62BにおけるLEDドライバ130の数は、盤側に配置されるLED系列数(装飾ランプ20bの系列数)によって決められる。
As each LED driver 130 in the frame driver unit 61 and the panel driver units 62A and 62B, for example, “BD7851FP (manufactured by ROHM Co., Ltd.)” which is a 16-bit constant current LED driver can be used, for example, 16 constant current outputs. Provide terminals.
Therefore, a single LED driver 130 can output a maximum of 16 LED driving currents. One “series” refers to a group of one or more LEDs connected in series or in parallel to one current output terminal.
The number of LED drivers 130 in the frame driver unit 61 is determined by the number of LED series (the number of decorative lamps 20w) arranged on the frame side.
Further, the number of LED drivers 130 in the panel driver units 62A and 62B is determined by the number of LED sequences (the number of decorative lamps 20b) arranged on the panel side.
図33にLEDドライバ130の要部の概略構成例を示す。
LEDドライバ90は、16ビットシフトレジスタ131、ラッチ部132、出力ゲート部133及び定電流出力端子139−1〜139−16を備える。
定電流出力端子139−1〜139−16の全部(又は一部)には16系列のLED120が接続される。なお、図は簡略化して1系列の定電流出力端子139に1つのLED120が接続された状態を示しているが、1系列の定電流出力端子139に、複数のLEDが接続される構成(例えば直列接続)も当然あり得る。
FIG. 33 shows a schematic configuration example of a main part of the LED driver 130.
The LED driver 90 includes a 16-bit shift register 131, a latch unit 132, an output gate unit 133, and constant current output terminals 139-1 to 139-16.
16 series of LEDs 120 are connected to all (or part of) the constant current output terminals 139-1 to 139-16. Note that the drawing shows a simplified state in which one LED 120 is connected to one series of constant current output terminals 139, but a configuration in which a plurality of LEDs are connected to one series of constant current output terminals 139 (for example, (Serial connection) is also possible.
このLEDドライバ130には、シフトレジスタ131に対し、シリアルデータDATAが端子134に供給され、またクロック信号CLKが端子135に入力される。
なお、各系統の先頭のLEDドライバ130の端子134には、演出制御CPU200からのシリアルデータDATAが供給される。各系統の2つ目以降のLEDドライバ130の端子134は、1つ前のLEDドライバ130の端子136が接続される。
シフトレジスタ131は例えば16段のDフリップフロップ回路から成り、クロック信号CLKのタイミングで、端子134からのシリアルデータDATAを取り込むと共に、各Dフリップフロップ回路に保持していたデータを後段にシフトさせていく。なお、16段目のDフリップフロップ回路の出力は、端子136から、次のLEDドライバ130の端子134から、そのシフトレジスタ131に供給される。
In the LED driver 130, the serial data DATA is supplied to the terminal 134 and the clock signal CLK is input to the terminal 135 with respect to the shift register 131.
The serial data DATA from the effect control CPU 200 is supplied to the terminal 134 of the leading LED driver 130 of each system. The terminal 134 of the second and subsequent LED drivers 130 of each system is connected to the terminal 136 of the previous LED driver 130.
The shift register 131 is composed of, for example, 16 stages of D flip-flop circuits, and takes in the serial data DATA from the terminal 134 at the timing of the clock signal CLK and shifts the data held in each D flip-flop circuit to the subsequent stage. Go. The output of the 16th stage D flip-flop circuit is supplied from the terminal 136 to the shift register 131 from the terminal 134 of the next LED driver 130.
また各LEDドライバ130には、演出制御CPU200からのラッチ信号LATCHが端子137からラッチ部132に供給される。ラッチ部132は、ラッチ信号LATCHが入力されたタイミングで、シフトレジスタ131における16個の各Dフリップフロップ回路の値をラッチする。16ビットのデータがラッチされることになる。
ラッチ部132でラッチされた16ビットのデータは、出力ゲート部133に供給される。
なお、各系統のLEDドライバ130は、シリアルデータDATAが順次転送される構成をとっている。演出制御CPU200は、終端のLEDドライバ130に対するLED駆動データ(16ビット)、その前のLEDドライバ130に対するLED駆動データ(16ビット)・・・先頭のLEDドライバ130に対するLED駆動データ(16ビット)を順次連続して出力する。そして先頭のLEDドライバ130に対する16ビットのLED駆動データを転送したタイミングで、系統内の全LEDドライバ130に対して並列にラッチ信号LATCHを出力することで、各LEDドライバ130は、自己に供給された16ビットのLED駆動データをラッチ部132に取り込むことができる。
Each LED driver 130 is supplied with a latch signal LATCH from the effect control CPU 200 from the terminal 137 to the latch unit 132. The latch unit 132 latches the values of the 16 D flip-flop circuits in the shift register 131 at the timing when the latch signal LATCH is input. 16-bit data is latched.
The 16-bit data latched by the latch unit 132 is supplied to the output gate unit 133.
Note that the LED driver 130 of each system has a configuration in which serial data DATA is sequentially transferred. The effect control CPU 200 receives the LED drive data (16 bits) for the last LED driver 130, the LED drive data (16 bits) for the previous LED driver 130, ... the LED drive data (16 bits) for the first LED driver 130. Output sequentially. Each LED driver 130 is supplied to itself by outputting a latch signal LATCH in parallel to all LED drivers 130 in the system at the timing when 16-bit LED drive data is transferred to the first LED driver 130. Further, 16-bit LED drive data can be taken into the latch unit 132.
出力ゲート部は、端子138からのイネーブル信号ENABLEがONの場合、ラッチ部132でラッチされた16ビットのデータに基づいて、定電流出力端子139−1〜139−16のそれぞれからLED120の発光のための電流出力を行う。ラッチされた16ビットの各ビットは、16個の定電流出力端子139−1〜139−16のそれぞれに対する電流出力制御値となる。
このような構成により、各LEDドライバ130は、接続された最大16系統のLED120を駆動する。
When the enable signal ENABLE from the terminal 138 is ON, the output gate unit emits light from the LED 120 from each of the constant current output terminals 139-1 to 139-16 based on the 16-bit data latched by the latch unit 132. Current output. Each latched 16-bit bit becomes a current output control value for each of the 16 constant current output terminals 139-1 to 139-16.
With such a configuration, each LED driver 130 drives a maximum of 16 connected LEDs 120.
この第2の実施の形態では、演出制御CPU200は、一送信単位のシリアルデータを、第1系統、第2系統、第3系統の駆動信号出力手段(枠ドライバ部61と盤ドライバ部62A、62B)に対して略同時的に出力する。
この第2の実施の形態としてのLED出力処理を図34で説明する。
第1の実施の形態で述べた場合と同様、LEDデータ更新処理で生成されたLED駆動データが、所定のタイミングで各LEDドライバ130に出力される。
In the second embodiment, the effect control CPU 200 converts the serial data of one transmission unit into drive signal output means (frame driver unit 61 and panel driver units 62A and 62B) of the first system, the second system, and the third system. ) Is output almost simultaneously.
The LED output processing as the second embodiment will be described with reference to FIG.
As in the case described in the first embodiment, the LED drive data generated by the LED data update process is output to each LED driver 130 at a predetermined timing.
演出制御CPU200はステップS851で、各シリアルデータ出力チャネルch1,ch2,ch3におけるLED駆動データ(例えば第1の実施の形態の図25Aの出力データバッファに相当する出力データバッファ)の先頭アドレスを特定する。なお、第1の実施の形態では1つのLEDドライバ90に対するLED駆動データは4×24ビットの例としたが、第2の実施の形態では1つのLEDドライバ130に対するLED駆動データは例えば16ビットとなる。
次にステップS852で演出制御CPU200は、全シリアルデータ出力チャネルch1,ch2,ch3のラッチ信号LATCHをオフとする。さらにステップS853で全シリアルデータ出力チャネルch1,ch2,ch3のイネーブル信号ENABLEをオンとする。
In step S851, the effect control CPU 200 specifies the head address of the LED drive data (for example, the output data buffer corresponding to the output data buffer of FIG. 25A of the first embodiment) in each of the serial data output channels ch1, ch2, and ch3. . In the first embodiment, the LED drive data for one LED driver 90 is an example of 4 × 24 bits, but in the second embodiment, the LED drive data for one LED driver 130 is 16 bits, for example. Become.
In step S852, the effect control CPU 200 turns off the latch signal LATCH of all the serial data output channels ch1, ch2, and ch3. In step S853, the enable signals ENABLE of all the serial data output channels ch1, ch2, and ch3 are turned on.
そしてループ処理LP4としてステップS854〜S859の処理を必要回数繰り返す。
説明上、仮に、LEDドライバ130の数が、枠ドライバ部61は5個、盤ドライバ部62Aは3個、盤ドライバ部62Bは6個であるとする。つまりシリアルデータ出力チャネルch1は5個のLEDドライバ130に送信を行い、シリアルデータ出力チャネルch2は3個のLEDドライバに送信を行い、シリアルデータ出力チャネルch3は6個のLEDドライバ130に送信を行うものとする。
なお、送信データレジスタへの書き込みは8ビットずつ行われる一方、1つのLEDドライバ130には16ビットのデータを送信する。従って1つのLEDドライバ130に対して2回の送信が必要となる。従って送信データレジスタへの書込は、シリアルデータ出力チャネルch1では10回、シリアルデータ出力チャネルch2では6回、シリアルデータ出力チャネルch3では12回となる。
そしてループ処理LP4としては、最もLEDドライバ130の数の多い(6個)、シリアルデータ出力チャネルch3の送信回数(=12回)だけ、ループすることとなる。
Then, as the loop process LP4, the processes of steps S854 to S859 are repeated as many times as necessary.
For explanation, it is assumed that the number of LED drivers 130 is five for the frame driver 61, three for the panel driver 62A, and six for the panel driver 62B. That is, serial data output channel ch1 transmits to five LED drivers 130, serial data output channel ch2 transmits to three LED drivers, and serial data output channel ch3 transmits to six LED drivers 130. Shall.
Note that writing to the transmission data register is performed 8 bits at a time, while 16-bit data is transmitted to one LED driver 130. Therefore, two transmissions are required for one LED driver 130. Therefore, writing to the transmission data register is 10 times for the serial data output channel ch1, 6 times for the serial data output channel ch2, and 12 times for the serial data output channel ch3.
As the loop processing LP4, the loop is performed as many times as the number of LED drivers 130 (six) and the number of transmissions of the serial data output channel ch3 (= 12 times).
当該ループ処理LP4としては、演出制御CPU200は、ステップS854でシリアルデータ出力チャネルch1の一送信単位の送信として、シリアルデータDATAの出力(送信データレジスタへの8ビットの書き込み)を行う。
また略同時に、ステップS855でシリアルデータ出力チャネルch2のシリアルデータDATAの出力(送信データレジスタへの8ビットの書き込み)を行い、さらに略同時にステップS856でシリアルデータ出力チャネルch3のシリアルデータDATAの出力(送信データレジスタへの8ビットの書き込み)を行う。
このように各シリアルデータ出力チャネルch1,ch2,ch3では、それぞれの系統のシリアルデータDATA(16ビット×LEDドライバ数)の送信が、同時に実行される。
そしてステップS857,S858,S859で演出制御CPU200は、各シリアルデータ出力チャネルch1,ch2,ch3におけるシリアルデータDATAの送信完了を待機する。
送信完了となったら、再びステップS854,S855,S856の処理を行う。
As the loop process LP4, the effect control CPU 200 outputs serial data DATA (8-bit writing to the transmission data register) as transmission in one transmission unit of the serial data output channel ch1 in step S854.
At substantially the same time, the serial data DATA of the serial data output channel ch2 is output (8-bit writing to the transmission data register) at step S855, and at the same time, the serial data DATA of the serial data output channel ch3 is output (at step S856). 8-bit write to the transmission data register).
As described above, the serial data output channels ch1, ch2, and ch3 simultaneously transmit the serial data DATA (16 bits × the number of LED drivers) of each system.
In steps S857, S858, and S859, the effect control CPU 200 waits for the completion of transmission of serial data DATA in each serial data output channel ch1, ch2, and ch3.
When the transmission is completed, the processes of steps S854, S855, and S856 are performed again.
なお、LEDドライバ130の数の違いにより、他よりも先に全データ出力を完了するシリアルデータ出力チャネルが発生する。上記例の場合、シリアルデータ出力チャネルch1はステップS854を10回行うことで完了し、シリアルデータ出力チャネルch2はステップS855を6回行うことで完了し、シリアルデータ出力チャネルch3はステップS856を12回行うことで完了する。
従ってこの例では、シリアルデータ出力チャネルch1,ch2については、完了後のループ回数目ではステップS854,S855のシリアルデータ出力は行わない場合が生ずる。
なお、実際のシリアルデータ送信中以外は、シフトレジスタ136でのデータシフトが行われないようにクロック信号CLKの制御(例えばマスク等)を行うことは当然である。
Note that due to the difference in the number of LED drivers 130, a serial data output channel is generated that completes the output of all data before others. In the case of the above example, the serial data output channel ch1 is completed by performing step S854 10 times, the serial data output channel ch2 is completed by performing step S855 six times, and the serial data output channel ch3 is completed by performing step S856 12 times. Complete by doing.
Therefore, in this example, for the serial data output channels ch1 and ch2, the serial data output in steps S854 and S855 may not be performed at the number of loops after completion.
Note that it is natural to control the clock signal CLK (for example, mask) so that data shift in the shift register 136 is not performed except during actual serial data transmission.
送信完了(上記例の場合、ループ処理LP4として12回ループ完了)となったら、ステップS860で、全シリアルデータ出力チャネルch1,ch2,ch3のラッチ信号LATCHをオンとする。これにより、すべてのLEDドライバ130において、シリアルデータDATA(16ビットのLED駆動データ)が取り込まれる。当該ラッチを行ったら、ステップS861で、全シリアルデータ出力チャネルch1,ch2,ch3のラッチ信号LATCHをオフとする。
この時点で、イネーブル信号ENABLEはオンである。例えば各LEDドライバ130の出力ゲート部133は、端子138からのイネーブル信号ENABLEがオフの場合に、ラッチ部132にラッチされたLED駆動データにより定電流出力端子139−1〜139−16を駆動するものとされている。そこで演出制御CPU200はステップS862でイネーブル信号ENABLEをオフとする。これによって、各LEDドライバ130は、今回書き込まれたLED駆動データに基づいて、接続されたLED120の発光駆動を行うこととなる。
When the transmission is completed (in the above example, the loop processing LP4 is completed 12 times), the latch signal LATCH of all the serial data output channels ch1, ch2, and ch3 is turned on in step S860. As a result, serial data DATA (16-bit LED drive data) is captured in all the LED drivers 130. When the latch is performed, in step S861, the latch signal LATCH of all the serial data output channels ch1, ch2, and ch3 is turned off.
At this point, the enable signal ENABLE is on. For example, the output gate unit 133 of each LED driver 130 drives the constant current output terminals 139-1 to 139-16 by the LED drive data latched in the latch unit 132 when the enable signal ENABLE from the terminal 138 is OFF. It is supposed to be. Therefore, the effect control CPU 200 turns off the enable signal ENABLE in step S862. Accordingly, each LED driver 130 performs light emission driving of the connected LED 120 based on the LED driving data written this time.
この第2の実施の形態では、演出制御CPU200は、第1系統(シリアルデータ出力チャネルch1)、第2系統(シリアルデータ出力チャネルch2)、第3系統(シリアルデータ出力チャネルch3)の駆動信号出力手段(枠ドライバ部61、盤ドライバ部62A、62B)には、シリアルデータを同時的に送信する。
そして当該送信の完了後、各LEDドライバ130にラッチを実行させる。
これにより全体のシリアルデータ送信動作に要する時間を短縮でき、もって演出制御CPU200の処理負担を軽減できる。
In the second embodiment, the effect control CPU 200 outputs drive signals for the first system (serial data output channel ch1), the second system (serial data output channel ch2), and the third system (serial data output channel ch3). Serial data is simultaneously transmitted to the means (the frame driver unit 61 and the panel driver units 62A and 62B).
Then, after the transmission is completed, each LED driver 130 is caused to execute a latch.
As a result, the time required for the entire serial data transmission operation can be shortened, and the processing load on the rendering control CPU 200 can be reduced.
例えば従来は、図34のステップS854〜S860に相当する処理は、
(ST1)ch1のシリアルデータ送信(送信データレジスタへの書込)
(ST2)ch1送信出力完了待機
・・・以上を所要回数ループ
(STx)ch1ラッチ信号LATCHオン

(STx+1)ch2のシリアルデータ送信(送信データレジスタへの書込)
(STx+2)ch2送信出力完了待機
・・・以上を所要回数ループ
(STy)ch2ラッチ信号LATCHオン
(STy+1)ch3のシリアルデータ送信(送信データレジスタへの書込)
(STx+2)ch3送信出力完了待機
・・・以上を所要回数ループ
(STz)ch3ラッチ信号LATCHオン
というように行っていた。
この場合、シリアルデータ出力チャネルch1,ch2,CH3のそれぞれで待ち時間が発生し、送信処理効率が悪い。
これに対して本実施の形態では、
(S854,S855,S856)ch1、ch2、ch3からシリアルデータ送信開始
(S857,S858,S859)ch1、ch2、ch3の送信出力完了待機
(S860)全チャネルラッチ信号LATCHオン
というように、同時的に両シリアルデータ出力チャネルch1,ch2,ch3での送信処理を行うようにすることで、処理が効率化される。
For example, conventionally, the processing corresponding to steps S854 to S860 in FIG.
(ST1) Serial data transmission of ch1 (writing to transmission data register)
(ST2) Ch1 transmission output completion waiting ... The above is the required number of loops (STx) ch1 latch signal LATCH is on

(STx + 1) ch2 serial data transmission (writing to transmission data register)
(STx + 2) ch2 transmission output completion waiting ... The above is a required number of loops (STy) ch2 latch signal LATCH on (STy + 1) ch3 serial data transmission (writing to transmission data register)
(STx + 2) ch3 transmission output completion waiting ... The above is performed as the required number of loops (STz) ch3 latch signal LATCH on.
In this case, a waiting time occurs in each of the serial data output channels ch1, ch2, and CH3, and the transmission processing efficiency is poor.
In contrast, in this embodiment,
(S854, S855, S856) Serial data transmission start from ch1, ch2, ch3 (S857, S858, S859) Transmission output completion waiting of ch1, ch2, ch3 (S860) All channel latch signal LATCH on simultaneously By performing transmission processing on both serial data output channels ch1, ch2, and ch3, the processing efficiency is improved.
特にこの第2の実施の形態の場合は、1つの系統の駆動信号出力手段(枠ドライバ部61、盤ドライバ部62A、62B)に対するシリアルデータは、その系統に含まれるLEDドライバ130の数×16ビットの単位となる。
従って最もLEDドライバ130の数の多い駆動信号出力手段へのシリアルデータ転送完了までが全体の待機時間となる。即ち、上記例では最もLEDドライバ130の数が多いシリアルデータ出力チャネルch3に必要な時間内で、全てのシリアルデータ出力チャネルch1,ch2,ch3へのデータ送信が完了できる。
これにより、個別の駆動信号出力手段への出力及び待機を行うことに比べて、シリアルデータ送信に要する全体の時間は著しく短縮できる。
Particularly in the case of the second embodiment, serial data for one system of drive signal output means (frame driver unit 61, panel driver units 62A and 62B) is the number of LED drivers 130 included in the system × 16. A unit of bits.
Therefore, the entire standby time is until the serial data transfer to the drive signal output means having the largest number of LED drivers 130 is completed. That is, in the above example, data transmission to all the serial data output channels ch1, ch2, and ch3 can be completed within the time required for the serial data output channel ch3 having the largest number of LED drivers 130.
Thereby, the total time required for serial data transmission can be remarkably shortened as compared with the case of performing output to individual drive signal output means and standby.
なお、望ましくは、各系統の駆動信号出力手段におけるLEDドライバ130の数は、同数とするとよい。或いはダミードライバを設けて同数としても良い。すると、演出制御CPU200は、3つのシリアルデータ出力チャネルch1,ch2,ch3から同時にシリアルデータ送信を開始し、同時に送信完了でき、その直後のタイミングでラッチさせることができ、処理も容易となる。
また図34では、ステップS857〜S859の全シリアルデータ出力チャネルでの送信完了確認後に、ステップS860で全系統のラッチを実行させるものとしたが、実際には、シリアルデータ出力が完了したシリアルデータ出力チャネルからラッチオンとしていっても良い。
Desirably, the number of LED drivers 130 in the drive signal output means of each system should be the same. Alternatively, the same number may be provided by providing dummy drivers. Then, the effect control CPU 200 can start serial data transmission from the three serial data output channels ch1, ch2, and ch3 at the same time, complete the transmission at the same time, can be latched at the timing immediately thereafter, and the processing becomes easy.
In FIG. 34, after confirming the completion of transmission in all the serial data output channels in steps S857 to S859, the latches of all the systems are executed in step S860. The channel may be latched on.
またこの第2の実施の形態は、第1系統の駆動信号出力手段(枠ドライバ部61)は、前枠2に設けられた演出手段である装飾ランプ部63(装飾ランプ20w)にLED駆動信号を出力する複数のドライバ回路(LEDドライバ90)で構成される。第2系統の駆動信号出力手段(盤ドライバ部62A)、及び第3系統の駆動信号出力手段(盤ドライバ部62B)は、遊技盤3に設けられた演出手段である装飾ランプ部64(装飾ランプ20b)にLED駆動信号を出力する複数のドライバ回路(LEDドライバ90)で構成されている。
このような構成により、枠ドライバ部61のLEDドライバ90はすべて枠側の装飾ランプ20wに対応し、また盤ドライバ部62A、62BのLEDドライバ90はすべて盤側の装飾ランプ20bに対応することとなり、これにより配線の容易化、効率化、演出制御設定の容易性などを実現できる。
In the second embodiment, the first-system drive signal output means (frame driver section 61) sends an LED drive signal to the decorative lamp section 63 (decorative lamp 20w), which is an effect means provided in the front frame 2. Is composed of a plurality of driver circuits (LED drivers 90). The second-system drive signal output means (board driver section 62A) and the third-system drive signal output means (board driver section 62B) are decoration lamp sections 64 (decoration lamps) that are presentation means provided in the game board 3. 20b) includes a plurality of driver circuits (LED drivers 90) that output LED driving signals.
With this configuration, all the LED drivers 90 of the frame driver unit 61 correspond to the decorative lamp 20w on the frame side, and all the LED drivers 90 of the panel driver units 62A and 62B correspond to the decorative lamp 20b on the panel side. As a result, it is possible to realize the simplification and efficiency of wiring, the ease of setting the production control, and the like.
<6.変形例>

以上実施の形態について説明してきたが本発明は実施の形態で挙げた例に限らず多様な変形例や適用例が考えられる。
LED等による装飾ランプ部63,64としては枠側に1系統(1つのシリアルデータ出力チャネル)、盤側に1系統又は2系統の例を挙げたが、もちろんこれに限られない。枠側の装飾ランプ部63について複数系統を設けても良いし、盤側の装飾ランプ部64において3系統以上を設けても良い。
また1つの系統に盤側の装飾ランプ20bと枠側の装飾ランプ20wが混在していてもよい。
<6. Modification>

Although the embodiment has been described above, the present invention is not limited to the example given in the embodiment, and various modifications and application examples are conceivable.
As the decorative lamp portions 63 and 64 using LEDs or the like, an example of one system (one serial data output channel) on the frame side and one system or two systems on the panel side is given, but it is of course not limited thereto. A plurality of systems may be provided for the decorative lamp section 63 on the frame side, and three or more systems may be provided in the decorative lamp section 64 on the panel side.
Further, the panel-side decorative lamp 20b and the frame-side decorative lamp 20w may be mixed in one system.
またLED発光駆動だけではなく、他の駆動制御のためのシリアルデータ送信、例えばステッピングモータやソレノイド等の可動体の駆動モータのドライバに対するシリアルデータ送信にも本発明は適用できる。
また本発明はパチンコ遊技機1のような弾球遊技機に適用する例を示したが、回胴式遊技機(いわゆるスロット機)にも適用できる。
The present invention can be applied not only to LED light emission driving but also to serial data transmission for other driving control, for example, serial data transmission to a driver of a driving motor of a movable body such as a stepping motor or a solenoid.
Moreover, although the present invention has been shown as being applied to a ball game machine such as the pachinko gaming machine 1, it can also be applied to a spinning-type game machine (so-called slot machine).
1 パチンコ遊技機
2 前枠
3 遊技盤
3a 遊技領域
4 外枠
5 ガラス扉
6 軸支機構
7 操作パネル
8 上受け皿ユニット
9 下受け皿ユニット
10 発射操作ハンドル
11 演出スイッチ
12 演出ボタン
13 十字キー
14 球貸しボタン
15 カード返却ボタン
20w,20b 装飾ランプ
25 スピーカ
31 球誘導レール
32M 主液晶表示装置
32S 副液晶表示装置
33 図柄表示部
41 上始動口
42 普通変動入賞装置
42a 下始動口
43 一般入賞口
44 ゲート
45 第1特別変動入賞装置
46 第2特別変動入賞装置
50 主制御基板
51 演出制御基板
52 液晶制御基板
53 払出制御基板
54 発射制御基板
58 電源基板
59 スピーカ部
60 操作部
61 枠ドライバ部
62 盤ドライバ部
63,64 装飾ランプ部
90,130 LEDドライバ
120 LED
200 演出制御CPU
201 演出制御ROM
202 演出制御RAM
DESCRIPTION OF SYMBOLS 1 Pachinko machine 2 Front frame 3 Game board 3a Game area 4 Outer frame 5 Glass door 6 Axle support mechanism 7 Operation panel 8 Upper tray unit 9 Lower tray unit 10 Launching operation handle 11 Effect switch 12 Effect button 13 Cross key 14 Ball lending Button 15 Card return button 20w, 20b Decorative lamp 25 Speaker 31 Sphere guide rail 32M Main liquid crystal display device 32S Sub liquid crystal display device 33 Symbol display section 41 Upper start opening 42 Ordinary variable winning device 42a Lower start opening 43 General winning opening 44 Gate 45 First special variable winning device 46 Second special variable winning device 50 Main control board 51 Production control board 52 Liquid crystal control board 53 Dispensing control board 54 Launching control board 58 Power supply board 59 Speaker unit 60 Operation unit 61 Frame driver unit 62 Panel driver unit 63,64 Decorative lamp part 90,1 30 LED driver 120 LED
200 Production control CPU
201 Production control ROM
202 Production control RAM

Claims (1)

  1. 遊技状態に応じて発光動作を行う複数の発光手段と、
    それぞれが、供給された発光駆動データに応じた発光駆動信号を接続された発光手段に出力して該発光手段の発光動作を実行させる、第1系統と第2系統の発光駆動信号出力手段と、
    上記発光駆動データを含むシリアルデータを上記第1系統と第2系統の発光駆動信号出力手段に供給する演出制御手段と、
    を有し、
    上記第1系統及び第2系統の各発光駆動信号出力手段には、それぞれが1又は複数の発光手段に駆動信号を出力する複数のドライバ回路が含まれ、1つの系統内の各ドライバ回路には、上記演出制御手段からの上記シリアルデータが並列に送信される構成とされ、
    上記演出制御手段は、
    光駆動データを取得するドライバ回路を指定するスレーブアドレス、ドライバ回路に内蔵されたレジスタを指定するレジスタアドレス、及びレジスタアドレスで指定されるレジスタに設定される各発光手段の発光態様を指定する発光駆動データを順に、一送信単位づつ出力し、
    スレーブアドレスによって指定される各ドライバ回路は、レジスタアドレスで指定されるレジスタに発光駆動データを取得する
    ことを特徴とする遊技機。
    A plurality of light emitting means for performing a light emitting operation according to a gaming state;
    A first system and a second system of light emission drive signal output means, each of which outputs a light emission drive signal corresponding to the supplied light emission drive data to the connected light emission means to execute the light emission operation of the light emission means;
    Effect control means for supplying serial data including the light emission drive data to the light emission drive signal output means of the first system and the second system;
    Have
    Each light emission drive signal output means of the first system and the second system includes a plurality of driver circuits each outputting a drive signal to one or a plurality of light emission means, and each driver circuit in one system includes The serial data from the production control means is configured to be transmitted in parallel.
    The effect control means,
    Slave address designating the driver circuit to obtain a light emission driving data, a register address to specify the built-in register to the driver circuit, and a light emitting specifying the light emitting mode of the light emitting means is set in the register specified by the Register Address Drive data is output one transmission unit at a time ,
    Each driver circuit specified by the slave address acquires the light emission drive data in the register specified by the register address.
    A gaming machine characterized by that .
JP2015097470A 2015-05-12 2015-05-12 Game machine Active JP6147801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015097470A JP6147801B2 (en) 2015-05-12 2015-05-12 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015097470A JP6147801B2 (en) 2015-05-12 2015-05-12 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012211355A Division JP5748719B2 (en) 2012-09-25 2012-09-25 Game machine

Publications (2)

Publication Number Publication Date
JP2015163247A true JP2015163247A (en) 2015-09-10
JP6147801B2 JP6147801B2 (en) 2017-06-14

Family

ID=54186455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015097470A Active JP6147801B2 (en) 2015-05-12 2015-05-12 Game machine

Country Status (1)

Country Link
JP (1) JP6147801B2 (en)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006218137A (en) * 2005-02-14 2006-08-24 Akuseru:Kk Driving system of light emitter
JP2006255337A (en) * 2005-03-18 2006-09-28 Daiichi Shokai Co Ltd Game machine
JP2008237588A (en) * 2007-03-27 2008-10-09 Sankyo Co Ltd Game machine
JP2009050599A (en) * 2007-08-29 2009-03-12 Daito Giken:Kk Game machine
JP2010240091A (en) * 2009-04-03 2010-10-28 Renesas Electronics Corp Drive control system and semiconductor device
JP4613191B2 (en) * 2007-06-29 2011-01-12 株式会社三共 Game machine
JP2011050475A (en) * 2009-08-31 2011-03-17 Sophia Co Ltd Game machine
JP2011110315A (en) * 2009-11-30 2011-06-09 Sansei R&D:Kk Game machine
JP2011130892A (en) * 2009-12-24 2011-07-07 Sophia Co Ltd Game machine
JP4725810B2 (en) * 2007-12-27 2011-07-13 株式会社アクセル Serial controller and serial control method
JP4811912B2 (en) * 2005-08-19 2011-11-09 株式会社大一商会 Game machine
JP2011250967A (en) * 2010-06-01 2011-12-15 Takasago Electric Ind Co Ltd Game machine
JP4861276B2 (en) * 2007-09-19 2012-01-25 株式会社藤商事 Game machine
JP4927032B2 (en) * 2008-05-23 2012-05-09 株式会社藤商事 Game machine
JP2012120617A (en) * 2010-12-07 2012-06-28 Daito Giken:Kk Game machine

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006218137A (en) * 2005-02-14 2006-08-24 Akuseru:Kk Driving system of light emitter
JP2006255337A (en) * 2005-03-18 2006-09-28 Daiichi Shokai Co Ltd Game machine
JP4811912B2 (en) * 2005-08-19 2011-11-09 株式会社大一商会 Game machine
JP2008237588A (en) * 2007-03-27 2008-10-09 Sankyo Co Ltd Game machine
JP4613191B2 (en) * 2007-06-29 2011-01-12 株式会社三共 Game machine
JP2009050599A (en) * 2007-08-29 2009-03-12 Daito Giken:Kk Game machine
JP4861276B2 (en) * 2007-09-19 2012-01-25 株式会社藤商事 Game machine
JP4725810B2 (en) * 2007-12-27 2011-07-13 株式会社アクセル Serial controller and serial control method
JP4927032B2 (en) * 2008-05-23 2012-05-09 株式会社藤商事 Game machine
JP2010240091A (en) * 2009-04-03 2010-10-28 Renesas Electronics Corp Drive control system and semiconductor device
JP2011050475A (en) * 2009-08-31 2011-03-17 Sophia Co Ltd Game machine
JP2011110315A (en) * 2009-11-30 2011-06-09 Sansei R&D:Kk Game machine
JP2011130892A (en) * 2009-12-24 2011-07-07 Sophia Co Ltd Game machine
JP2011250967A (en) * 2010-06-01 2011-12-15 Takasago Electric Ind Co Ltd Game machine
JP2012120617A (en) * 2010-12-07 2012-06-28 Daito Giken:Kk Game machine

Also Published As

Publication number Publication date
JP6147801B2 (en) 2017-06-14

Similar Documents

Publication Publication Date Title
JP6002359B2 (en) Game machine
JP5449454B2 (en) Game machine
JP6103740B1 (en) Pachinko machine
JP4391110B2 (en) Game machine
JP6494013B2 (en) Game machine
JP2004337259A (en) Game machine
JP2013162914A (en) Pinball game machine
JP5841094B2 (en) Game machine
JP2004174152A (en) Game machine
JP2004267569A (en) Game machine
JP6100218B2 (en) Game machine
JP6046441B2 (en) Game machine
JP2014046015A (en) Game machine
JP2004283409A (en) Game machine
JP5823163B2 (en) Game machine
JP5475488B2 (en) Game machine
JP5469713B2 (en) Game machine
JP2013153888A (en) Pinball game machine
JP5710806B2 (en) Game machine
JP5613695B2 (en) Game machine
JP2012065816A (en) Game machine
JP2014100238A (en) Game machine
JP2014217573A (en) Game machine
JP2010119735A (en) Game machine
JP6122600B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170517

R150 Certificate of patent or registration of utility model

Ref document number: 6147801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250