JP2015144175A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2015144175A JP2015144175A JP2014016634A JP2014016634A JP2015144175A JP 2015144175 A JP2015144175 A JP 2015144175A JP 2014016634 A JP2014016634 A JP 2014016634A JP 2014016634 A JP2014016634 A JP 2014016634A JP 2015144175 A JP2015144175 A JP 2015144175A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- channel
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】ゲート電極30と、ゲート電極30の上面を覆って設けられた絶縁体層40と、絶縁体40の上面に設けられた半導体層50と、半導体層50の上面に設けられたチャネルカバー層90と、半導体層50に接して設けられたソース電極60およびドレイン電極70と、を備え、ゲート電極30は、ソース電極60およびドレイン電極70の間の半導体層50の中のチャネルに対応させて設けられ、チャネルカバー層90は、チャネルへの可視光スペクトルの光の照射をブロッキングする、薄膜トランジスタ10。
【選択図】図1
Description
ここで、チャネルカバー層が、420nmから600nmの波長の可視光スペクトルの光の照射をブロッキングしてよい。
また、チャネルカバー層が、チャネルに対応させて設けられてよい。
また、チャネルカバー層の端部の少なくとも一部が、ソース電極の端部の少なくとも一部と接してよい。
また、チャネルカバー層の端部の少なくとも一部が、ドレイン電極の端部の少なくとも一部と接してよい。
また、チャネルカバー層が、窒素を含有する金属酸化物からなってよい。
また、チャネルカバー層の窒素の含有量が、50質量%以上75質量%以下であってよい。
また、チャネルカバー層が、タンタル(Ta)、チタン(Ti)、タングステン(W)からなる群から選択された少なくとも1つを含む、窒素を含有する金属酸化物からなってよい。
また、半導体層が、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、及び錫(Sn)からなる群から選択された少なくとも1つを含む、酸化物からなってよい。
また、半導体層が、ジルコニウム(Zr)、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ハフニウム(Hf)、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、プラセオジム(Pr)、ネオジム(Nd)、ガドリ二ウム(Gd)、それ以外の希土類元素、アルミニウム(Al)、ボロン(B)および炭素(C)からなる群から選択された少なくとも1つをさらに含む、酸化物からなってよい。
本願発明の他の側面によれば、基板と、基板に設けられた上記の薄膜トランジスタと、を有する半導体装置が与えられる。
また、本願発明の他の側面によれば、ゲート電極と、ゲート電極の上面を覆って設けられた絶縁体層と、絶縁体の上面に設けられた半導体層と、半導体層の上面に設けられたチャネルカバー層と、半導体層に接して設けられたソース電極およびドレイン電極と、を形成する工程を有し、ゲート電極は、ソース電極およびドレイン電極の間の半導体層の中のチャネルに対応させて設けられ、チャネルカバー層は、チャネルへの可視光スペクトルの光の照射をブロッキングする、薄膜トランジスタの製造方法が与えられる。
また、チャネルカバー層をハードマスクとして用いてソース電極およびドレイン電極を形成する工程を有してよい。
基板20の厚さは、設計に応じて適宜設定することができる。
好ましくは、第1酸化物の元素がInである場合、第2酸化物の元素は、Zr、Pr、Si、Ti、W、Ta、La、Hf、B、Cからなる群から選択された少なくとも1つであり、第1酸化物の元素がSnである場合、第2酸化物の元素は、Sc、Ti、W、Nd、Gdからなる群から選択された少なくとも1つの元素である。
それぞれの添加量は目的に応じて適宜、定めることができる。なお、当然のことであるが、本願発明の作用効果に甚だしい悪影響が出ない限り、半導体層には上記以外の成分や不可避の不純物が含まれていてもよい。
次に、本実施形態の薄膜トランジスタ10の製造方法について説明する。本実施形態の薄膜トランジスタのゲート絶縁層40、半導体層50およびチャネルカバー層90は、物理蒸着法(または物理気相成長法)、あるいは化学蒸着法(CVD)を用いることにより形成することも可能である。
実施例の薄膜トランジスタ10は、以下のように製造した。ガラス基板20上にMoW膜をスパッタ法により堆積し、通常のマスクを用いたフォトリソグラフィーによりゲート電極30のパターンを形成した。その上に、例えばプラズマCVD法によりSiO2の絶縁体層40を堆積した。その上にIn−Si−O薄膜をスパッタ法により室温で堆積した後、通常のマスクを用いたフォトリソグラフィーにより半導体層50のパターンを形成した。
上記チャネルカバー層の効果を調べるために、図2に示す薄膜トランジスタを作製した。まずp型不純物(ボロン)を0.8×1020/cm3ドープした、ゲートとなるSi基板を用いて、酸素中、1050℃で、膜厚250nmの熱酸化SiO2膜のゲート絶縁膜を形成した。その上に、In−Si−OターゲットとAr (20sccm)/O2 (2sccm)をプロセスガスに用いてスパッタリング法により、室温で膜厚が20nmのIn−Si−O酸化物半導体層を形成した。その後、チャネル部分を開口したステンシルマスクを用いて、100nmの窒素濃度50%のTaON膜から成るチャネルカバー層を次の条件によりDCスパッタリング法で作製した。スパッタの条件は、TaNをターゲットに、DCパワー200W、O2/Ar=1sccm/20sccm、P(反応気圧)=0.4Pa、成膜温度は室温である。
Claims (15)
- ゲート電極と、
前記ゲート電極の上面を覆って設けられた絶縁体層と、
前記絶縁体の上面に設けられた半導体層と、
前記半導体層の上面に設けられたチャネルカバー層と、
前記半導体層に接して設けられたソース電極およびドレイン電極と、を備え、
前記ゲート電極は、前記ソース電極および前記ドレイン電極の間の前記半導体層の中のチャネルに対応させて設けられ、
前記チャネルカバー層は、前記チャネルへの可視光スペクトルの光の照射をブロッキングする、
薄膜トランジスタ。 - 前記チャネルカバー層が、420nmから600nmの波長の可視光スペクトルの光の照射をブロッキングする、請求項1に記載の薄膜トランジスタ。
- 前記チャネルカバー層が、前記チャネルに対応させて設けられている、請求項1乃至2に記載の薄膜トランジスタ。
- 前記チャネルカバー層の端部の少なくとも一部が、前記ソース電極の端部の少なくとも一部と接する、請求項1乃至3に記載の薄膜トランジスタ。
- 前記チャネルカバー層の端部の少なくとも一部が、前記ドレイン電極の端部の少なくとも一部と接する、請求項1乃至3に記載の薄膜トランジスタ。
- 前記チャネルカバー層が、窒素を含有する金属酸化物からなる、請求項1乃至5の何れかに記載の薄膜トランジスタ。
- 前記チャネルカバー層の窒素の含有量が、50質量%以上75質量%以下である、請求項6に記載の薄膜トランジスタ。
- 前記チャネルカバー層が、Ta、Ti、Wからなる群から選択された少なくとも1つを含む、窒素を含有する金属酸化物からなる、請求項6乃至7の何れかに記載の薄膜トランジスタ。
- 前記半導体層が、In、Ga、Zn、及びSnからなる群から選択された少なくとも1つを含む、酸化物からなる、請求項1乃至8の何れかに記載の薄膜トランジスタ。
- 前記半導体層が、Zr、Si、Ti、W、Ta、Hf、Sc、Y、La、Pr、Nd、Gd、それ以外の希土類元素、Al、BおよびCからなる群から選択された少なくとも1つをさらに含む、酸化物からなる、請求項9に記載の薄膜トランジスタ。
- 基板と、前記基板に設けられた請求項1乃至10の何れかに記載の薄膜トランジスタと、を有する半導体装置。
- ゲート電極と、
前記ゲート電極の上面を覆って設けられた絶縁体層と、
前記絶縁体の上面に設けられた半導体層と、
前記半導体層の上面に設けられたチャネルカバー層と、
前記半導体層に接して設けられたソース電極およびドレイン電極と、
前記チャネルカバー層と前記ソース電極およびドレイン電極を覆って設けられた層間絶縁膜と、
を形成する工程を有し、
前記ゲート電極は、前記ソース電極および前記ドレイン電極の間の前記半導体層の中のチャネルに対応させて設けられ、
前記チャネルカバー層は、前記チャネルへの可視光スペクトルの光の照射をブロッキングする、
薄膜トランジスタの製造方法。 - 前記チャネルカバー層をハードマスクとして用いて前記ソース電極および前記ドレイン電極を形成する工程を有する、請求項12記載の薄膜トランジスタの製造方法。
- 前記層間絶縁膜を形成する工程は、活性水素を含む雰囲気中で行われる、請求項12記載の薄膜トランジスタの製造方法。
- 前記層間絶縁膜を形成する工程は、プラズマCVD法によってSiO2膜を形成する工程を含む、請求項14記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014016634A JP6260992B2 (ja) | 2014-01-31 | 2014-01-31 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014016634A JP6260992B2 (ja) | 2014-01-31 | 2014-01-31 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015144175A true JP2015144175A (ja) | 2015-08-06 |
JP6260992B2 JP6260992B2 (ja) | 2018-01-17 |
Family
ID=53889079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014016634A Active JP6260992B2 (ja) | 2014-01-31 | 2014-01-31 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6260992B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022160149A1 (zh) * | 2021-01-28 | 2022-08-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
US11532707B2 (en) | 2019-06-10 | 2022-12-20 | Samsung Electronics Co., Ltd. | Semiconductor device including oxide semiconductor layer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0475350A (en) * | 1990-07-18 | 1992-03-10 | Fuji Xerox Co Ltd | Manufacture of thin film transistor |
WO2009081885A1 (ja) * | 2007-12-25 | 2009-07-02 | Idemitsu Kosan Co., Ltd. | 酸化物半導体電界効果型トランジスタ及びその製造方法 |
JP2010161373A (ja) * | 2009-01-12 | 2010-07-22 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置 |
JP2010219094A (ja) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP2013070010A (ja) * | 2010-11-26 | 2013-04-18 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
-
2014
- 2014-01-31 JP JP2014016634A patent/JP6260992B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0475350A (en) * | 1990-07-18 | 1992-03-10 | Fuji Xerox Co Ltd | Manufacture of thin film transistor |
WO2009081885A1 (ja) * | 2007-12-25 | 2009-07-02 | Idemitsu Kosan Co., Ltd. | 酸化物半導体電界効果型トランジスタ及びその製造方法 |
JP2010161373A (ja) * | 2009-01-12 | 2010-07-22 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置 |
JP2010219094A (ja) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP2013070010A (ja) * | 2010-11-26 | 2013-04-18 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11532707B2 (en) | 2019-06-10 | 2022-12-20 | Samsung Electronics Co., Ltd. | Semiconductor device including oxide semiconductor layer |
WO2022160149A1 (zh) * | 2021-01-28 | 2022-08-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6260992B2 (ja) | 2018-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
JP5264197B2 (ja) | 薄膜トランジスタ | |
KR20190110977A (ko) | 반도체 장치 | |
JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
TW201207910A (en) | Non-linear element, display device including non-linear element, and electronic device including display device | |
KR20140052869A (ko) | 반도체 장치와 그 제작 방법 | |
WO2014196107A1 (ja) | 薄膜トランジスタ素子とその製造方法及び表示装置 | |
JP2017139445A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6260992B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP6308583B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
WO2015115330A1 (ja) | 薄膜トランジスタ、酸化物半導体、およびその製造方法 | |
US10461192B2 (en) | Metal oxide protection structure of a semiconductor device | |
JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6241848B2 (ja) | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 | |
JP6252904B2 (ja) | 酸化物半導体およびその製法 | |
WO2019106896A1 (ja) | 薄膜トランジスタ | |
KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP6261125B2 (ja) | 酸化物薄膜トランジスタおよびその製造方法 | |
JP6273606B2 (ja) | 固定電荷を内部に誘起したゲート絶縁膜 | |
KR20140071491A (ko) | 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 반도체 장치 | |
JP2016076599A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6260992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |