JP2015109334A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2015109334A JP2015109334A JP2013251181A JP2013251181A JP2015109334A JP 2015109334 A JP2015109334 A JP 2015109334A JP 2013251181 A JP2013251181 A JP 2013251181A JP 2013251181 A JP2013251181 A JP 2013251181A JP 2015109334 A JP2015109334 A JP 2015109334A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- wire
- plating film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、半導体素子の一面に設けられた第1の電極にターミナルをはんだ接合するとともに、同じく半導体素子の一面に設けられた第2の電極にボンディングワイヤを接合してなる半導体装置に関する。 The present invention relates to a semiconductor device in which a terminal is soldered to a first electrode provided on one surface of a semiconductor element, and a bonding wire is bonded to a second electrode also provided on the same surface of the semiconductor element.
従来より、第1の電極および第2の電極を一面に有する半導体素子としては、たとえばソース電極とゲート電極とを一面に有するパワー素子などがある。通常、これら第1の電極および第2の電極は、Al(アルミニウム)膜等のメタライズ膜の表面に、Ni(ニッケル)めっき膜を下地とするAu(金)めっき膜、すなわちNi/Auめっきを施してなるものである。そして、これら両電極には、Alよりなるボンディングワイヤが接続されるようになっている。 Conventionally, as a semiconductor element having a first electrode and a second electrode on one surface, for example, there is a power element having a source electrode and a gate electrode on one surface. Usually, the first electrode and the second electrode are made of an Au (gold) plating film having a Ni (nickel) plating film as a base, ie, Ni / Au plating, on the surface of a metallized film such as an Al (aluminum) film. It is something that has been applied. A bonding wire made of Al is connected to both the electrodes.
一方で、電子部品がはんだ付けされるはんだ付け部、および、ワイヤボンディングされるボンディングランドを共に一面上に有する基板を用いた電子装置が提案されている(たとえば、特許文献1参照)。この電子装置は、基板上にて電子部品のはんだ付けを行い、続いてワイヤボンディングを行うことにより製造される。 On the other hand, there has been proposed an electronic apparatus using a substrate having both a soldering portion to which an electronic component is soldered and a bonding land to be wire-bonded on one surface (for example, see Patent Document 1). This electronic device is manufactured by soldering an electronic component on a substrate and subsequently performing wire bonding.
近年における装置の大電流化への要望等を鑑み、本発明者は、半導体素子における上記両電極のうち第1の電極にターミナルをはんだ付けする半導体装置を検討している。これは、Cu等よりなるターミナルの方がAlワイヤよりも電流量が大きいためである。この場合、はんだとしては、一般的なSn(スズ)を含むはんだを用いる。 In view of the recent demand for a large current in the device, the present inventor is examining a semiconductor device in which a terminal is soldered to the first electrode among the two electrodes in the semiconductor element. This is because a terminal made of Cu or the like has a larger amount of current than an Al wire. In this case, a general solder containing Sn (tin) is used as the solder.
つまり、この場合、半導体素子の一面には、はんだ付け用の第1の電極と、ワイヤボンド用の第2の電極とが存在することになる。そして、このような半導体装置は、上記特許文献1と同様、第1の電極にてターミナルのはんだ付けを行い、次に、第2の電極にてAlワイヤによるワイヤボンディングを行うことで製造される。
That is, in this case, the first electrode for soldering and the second electrode for wire bonding exist on one surface of the semiconductor element. Such a semiconductor device is manufactured by soldering a terminal with a first electrode and then wire bonding with an Al wire with a second electrode, as in
ここで、このような半導体装置の製造においては、上記したはんだ付け時の加熱に加えて、更に、はんだ付け後に、ワイヤボンディング時の摩擦熱による加熱や、ワイヤボンディング後における装置と他の部品との接続等のための加熱が行われる。 Here, in the manufacture of such a semiconductor device, in addition to the heating at the time of soldering described above, further, after soldering, heating by frictional heat at the time of wire bonding, and the device and other parts after wire bonding Heating is performed for the connection.
そのため、これらはんだ付けの後工程としての加熱工程によって、半導体素子が高温となり(たとえば150℃以上)、第2の電極における表面のAuめっき膜中にボイドが発生し、ワイヤの剥がれが生じやすい、という問題が生じる。 Therefore, the heating process as a post-process of these soldering causes the semiconductor element to have a high temperature (for example, 150 ° C. or more), voids are generated in the Au plating film on the surface of the second electrode, and the wire is easily peeled off. The problem arises.
本発明は、上記問題に鑑みてなされたものであり、はんだ付け用の第1の電極およびワイヤボンド用の第2の電極を一面に有する半導体素子に、はんだ付けおよびワイヤボンディングを行って形成される電子装置において、加熱によるワイヤ剥がれを極力防止することを目的とする。 The present invention has been made in view of the above problems, and is formed by performing soldering and wire bonding on a semiconductor element having a first electrode for soldering and a second electrode for wire bonding on one side. An object of the present invention is to prevent wire peeling due to heating as much as possible.
上記目的を達成するため、本発明者は、鋭意検討を行い、この種の半導体装置におけるワイヤ剥がれの原因となる上記ボイドの発生メカニズムを、以下のように推定した。この推定メカニズムについて、図9、図10を参照して述べる。 In order to achieve the above object, the present inventor has intensively studied and estimated the generation mechanism of the void that causes wire peeling in this type of semiconductor device as follows. This estimation mechanism will be described with reference to FIGS.
図9では、ワイヤボンド用の第2の電極30における表面側の部分の概略断面を示しており、(a)はワイヤ60接触前の状態、(b)はワイヤ60接触時の状態、(c)は(b)が更に加熱された状態を示す。この第2の電極30は、メタライズ膜としてのAl膜31の表面にNiめっき膜32を下地とするAuめっき膜34、すなわちNi/Auめっきを施してなる典型的なものである。また、図10は、この第2の電極30の表面近傍を更に拡大して模式的に示したものである。
FIG. 9 shows a schematic cross section of the surface-side portion of the
まず、ワイヤボンディング前に、半導体素子上の図示しないはんだ付け用の第1の電極に対し、Snを含むはんだによって、ターミナルのはんだ付けを行う。すると、図10(a)、(b)に示されるように、当該はんだのリフローによって、第1の電極上のはんだから第2の電極30上に、Sn(スズ)1(図中では点ハッチングの丸で示す)が、飛散してAuめっき膜34表面に付着する。
First, before wire bonding, a terminal is soldered to the first electrode for soldering (not shown) on the semiconductor element with solder containing Sn. Then, as shown in FIGS. 10A and 10B, Sn (tin) 1 (dot hatching in the figure) is applied from the solder on the first electrode to the
そして、このはんだリフローの熱などによって、図10(c)に示されるように、Sn1がAuめっき膜34内に拡散し、一方で下地のNiめっき膜32からは、Ni(ニッケル)3(図中では白丸で示す)がAuめっき膜34側へ拡散してくる。
Then, as shown in FIG. 10C, Sn1 diffuses into the
すると、Auめっき膜34内にてSn1とNi3とが反応し、図10(c)に示されるように、Auめっき膜34内にてSn−Ni合金(たとえばNi3Sn、図10中では片側斜線ハッチングの丸で示す)2を形成する。
Then, Sn1 and Ni3 react in the Au plating
そして、この状態の第2の電極30に対して、ワイヤボンディングを行うことにより、図9(b)、図10(d)に示されるように、Auめっき膜34上にAlよりなるワイヤ60が接続される。この状態で、上記したはんだ付けの後工程としての加熱、すなわちワイヤボンディング時の加熱およびワイヤボンディング後の他の部品接続等のための加熱が、半導体素子に対して行われる。
Then, by performing wire bonding to the
この後工程としての加熱工程では、図9(c)、図10(e)、(f)に示されるように、第2の電極30においてAuめっき膜34のAuとワイヤ60のAlとで相互拡散が起こり、Niめっき膜32とワイヤ60との間にて、Au−Al合金層35が形成され、Auめっき膜34は薄くなっていく。
In the subsequent heating step, as shown in FIGS. 9C, 10E, and 10F, the Au of the Au
しかし、このAu−Al合金層35の形成において、Auめっき膜34内にSn−Ni合金2が存在すると、Auの拡散がSi−Ni合金2に邪魔されて、Sn−Ni合金2の存在部分では拡散が遅く、存在しない部分では拡散が速くなることから、Auの拡散速度が不均一となる。これにより、図10(e)、(f)に示されるように、第2の電極30内にて、Sn−Ni合金2の部分でカーケンダルボイドBが生じ、このボイドBが成長していく。
However, in the formation of the Au—Al
そのため、第2の電極30においては、このボイドBの部分で強度が低下し、これによってワイヤ60の剥離が発生しやすくなる。以上が、本発明者の検討による推定メカニズムである。これについては、顕微鏡観察や元素分析等により確認している。
For this reason, in the
そこで、このメカニズムに鑑み、本発明者は、はんだリフロー時において、第2の電極のAuめっき膜表面に付着したSnが、Auめっき膜内に拡散して、Auめっき膜内においてSn−Ni合金が形成されるのを抑制してやればよい、と考えた。本発明は、この点に着目して創出されたものである。 Therefore, in view of this mechanism, the present inventor, at the time of solder reflow, diffused Sn in the Au plating film surface of the second electrode into the Au plating film, and Sn—Ni alloy in the Au plating film. I thought it would be good to suppress the formation of. The present invention has been created by focusing on this point.
すなわち、請求項1に記載の発明では、はんだ付け用の第1の電極(20)およびワイヤボンド用の第2の電極(30)を、一面(41)に有する半導体素子(40)と、第1の電極に対して、スズを含むはんだ(80)を介して接合されたターミナル(50)と、第2の電極に対してワイヤボンディングにより接合されたアルミニウムよりなるワイヤ(60)と、を備え、第2の電極は、ワイヤが接合される表面が、半導体素子側からNiめっき膜(32)、Pdめっき膜(33)、Auめっき膜(34)を順に積層してなるNi/Pd/Auめっきにより構成されたものであることを特徴とする(たとえば図1、図2参照)。 That is, in the first aspect of the invention, the semiconductor element (40) having the first electrode (20) for soldering and the second electrode (30) for wire bonding on one surface (41), and the first A terminal (50) joined to one electrode via a solder (80) containing tin; and a wire (60) made of aluminum joined to the second electrode by wire bonding. The second electrode has a Ni / Pd / Au layer in which the surface to which the wire is bonded is formed by sequentially laminating a Ni plating film (32), a Pd plating film (33), and an Au plating film (34) from the semiconductor element side. It is characterized by being formed by plating (see, for example, FIGS. 1 and 2).
それによれば、第2の電極における表面側へのNiの拡散がPdめっき膜で阻害され防止される。そのため、第2の電極表面に付着したはんだ中のSnがNiと反応して合金を生成することがなくなる。よって、本発明によれば、第2の電極のAuめっき膜中のボイド発生を防止することができるから、加熱によるワイヤ剥がれを極力防止することができる。 According to this, the diffusion of Ni to the surface side in the second electrode is inhibited and prevented by the Pd plating film. Therefore, Sn in the solder adhered to the second electrode surface does not react with Ni to produce an alloy. Therefore, according to the present invention, the generation of voids in the Au plating film of the second electrode can be prevented, so that wire peeling due to heating can be prevented as much as possible.
さらに上記メカニズムに基づいて検討を進め、請求項3の半導体装置を創出した。すなわち、請求項3に記載の発明では、はんだ付け用の第1の電極(20)およびワイヤボンド用の第2の電極(30)を、一面(41)に有する半導体素子(40)と、第1の電極に対して、スズを含むはんだ(80)を介して接合されたターミナル(50)と、第2の電極に対してワイヤボンディングにより接合されたアルミニウムよりなるワイヤ(60)と、を備え、第2の電極は、Niを含まないAl膜(31)よりなるものであって、ワイヤが接合される表面がめっきを施さずにAlよりなる面とされたものであることを特徴とする(たとえば図3〜図5参照)。
Further studies were made based on the above mechanism, and the semiconductor device according to
それによれば、第2の電極表面とワイヤとはAl同士だから、ワイヤボンディングの接合性は確保される。また、第2の電極の表面は、Niが存在しないAlであるので、第2の電極表面に付着したはんだ中のSnがNiと反応して合金を生成することが、そもそもなくなる。また、第2の電極には、ボイドの発生箇所であるAuめっき膜も存在しない。よって、本発明によれば、第2の電極におけるカーケンダルボイドの発生を防止することができるから、加熱によるワイヤ剥がれを極力防止することができる。 According to this, since the surface of the second electrode and the wire are Al, bondability of wire bonding is ensured. In addition, since the surface of the second electrode is Al without Ni, Sn in the solder attached to the surface of the second electrode does not react with Ni to form an alloy in the first place. The second electrode also has no Au plating film as a void generation site. Therefore, according to the present invention, the generation of Kirkendall voids in the second electrode can be prevented, so that wire peeling due to heating can be prevented as much as possible.
さらに上記メカニズムに基づいて検討を進め、請求項4の半導体装置を創出した。すなわち、請求項4に記載の発明では、はんだ付け用の第1の電極(20)およびワイヤボンド用の第2の電極(30)を、一面(41)に有する半導体素子(40)と、第1の電極に対して、スズを含むはんだ(80)を介して接合されたターミナル(50)と、第2の電極に対してワイヤボンディングにより接合されたアルミニウムよりなるワイヤ(60)と、を備え、第2の電極は、ワイヤが接合される表面がNiめっき膜(32)により構成されたものであることを特徴とする(たとえば図6〜図8参照)。
Further studies were made based on the above mechanism, and the semiconductor device according to
それによれば、第2の電極表面とワイヤとは、NiとAl同士だから、接合の相性はよく、ワイヤボンディングの接合性は確保される。また、第2の電極の表面はNiめっき膜であって、その上に従来のようなAuめっき膜が存在しないので、第2の電極表面に付着したはんだ中のSnがNiと反応して合金を生成しても、上記したカーケンダルボイドの発生を防止することができる。よって、本発明によれば、加熱によるワイヤ剥がれを極力防止することができる。 According to this, since the surface of the second electrode and the wire are Ni and Al, the compatibility of the bonding is good and the bonding property of the wire bonding is ensured. Moreover, since the surface of the second electrode is a Ni plating film and there is no conventional Au plating film thereon, Sn in the solder attached to the surface of the second electrode reacts with Ni to form an alloy. The generation of the above-mentioned Kirkendall void can be prevented even if the is generated. Therefore, according to the present invention, it is possible to prevent wire peeling due to heating as much as possible.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1を参照して述べる。ここで、図1および以下の各図2〜図8では、わかりやすくするために、半導体素子40の厚さ(たとえば150μm)に対して、Al膜21、31および各めっき膜22〜24、32〜34の厚さを誇張して示してある。
(First embodiment)
The semiconductor device S1 according to the first embodiment of the present invention will be described with reference to FIG. Here, in FIG. 1 and the following FIGS. 2 to 8, for the sake of clarity, the
また、図1中には、説明のために、はんだ80から飛散するSn(スズ)を、符号1を付して示してある。しかし、実際には、このSn1は、本実施形態および以下の各実施形態において、半導体装置の製造工程であるターミナル50のはんだ付けの際に発生するものであり、完成された状態の半導体装置において発生するものではない。そして、この飛散するSn1は誇張して示しており、実際にはイオンレベルのサイズで第1の電極20から第2の電極30へ飛散し、付着するものと考えられる。
Further, in FIG. 1, Sn (tin) scattered from the
本実施形態の半導体装置S1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。この半導体装置S1は、大きくは、基板10と、基板10上に搭載され、はんだ付け用の第1の電極20およびワイヤボンド用の第2の電極30を一面に有する半導体素子40と、第1の電極に対してはんだ付けされたターミナル50と、第2の電極に対してワイヤボンディングにより接合されたAlよりなるワイヤ60と、を備える。
The semiconductor device S1 of this embodiment is mounted on a vehicle such as an automobile, and is applied as a device for driving various electronic devices for the vehicle. The semiconductor device S1 roughly includes a
ここで、基板10上に位置する半導体素子40、ターミナル50、およびワイヤ60は、必要に応じて図示しないモールド樹脂で封止されていてもよい。もちろん、不要ならば当該モールド樹脂は無いものであってもよい。また、基板10上の実装部品としては、半導体素子40のみでもよいが、半導体素子40以外の図示しない他の実装部品等が、基板10上に搭載されていてもよい。
Here, the
まず、基板10としては、半導体素子40との機械的および電気的接続が可能なものであればよい。たとえば、基板10としては、Cuや42アロイ等の導電性金属よりなるリードフレーム、アルミナ等よりなるセラミック基板、あるいはプリント基板等が挙げられる。
First, the
半導体素子40は、はんだ付け用の第1の電極20およびワイヤボンド用の第2の電極30を、同じ一面41に有するもので、シリコン半導体等の半導体チップなどとして構成されているものである。
The
この半導体素子40は、基板10上にダイボンド材70を介して接合されている。このダイボンド材70としては、特に限定するものではないが、たとえば、はんだや導電性接着剤、あるいは、非導電性の接着剤等が挙げられる。
The
このような半導体素子40としては、典型的には、たとえばIGBT(絶縁ゲートバイポーラトランジスタ)やMOSトランジスタ等のパワー素子が挙げられる。ここで、半導体素子40がパワー素子である場合、たとえば、はんだ付け用の第1の電極20は、パワー素子のソース電極であり、ワイヤボンディング用の第2の電極30はパワー素子のゲート電極であるものにできる。
Such a
第1の電極20は、半導体素子40の半導体部分(たとえばSi)に直接接して接合されるメタライズ膜としてのAl膜21を有する。そして、第1の電極20は、このAl膜21の表面に、半導体素子40側からNiめっき膜22、Pd(パラジウム)めっき膜23、Auめっき膜24を順に積層してなるNi/Pd/Auめっきが施されたものとして構成されている。
The
また、第2の電極30は、ワイヤ60が接合される表面が、半導体素子40側からNiめっき膜32、Pdめっき膜33、Auめっき膜34を順に積層してなるNi/Pd/Auめっきにより構成されたものである。
The
つまり、本実施形態の第2の電極30は、第1の電極20と同様の膜構成であり、半導体素子40の一面41側から順に、メタライズ膜としてのAl膜31、Niめっき膜32、Pdめっき膜33、Auめっき膜34が積層されたものとして構成されている。
That is, the
このような第1の電極20および第2の電極30の両電極20、30を有する半導体素子40は、通常の半導体プロセスや成膜手法により形成されるものである。具体的には、まず、半導体プロセスにより形成された半導体素子40の一面41上に、当該両電極20、30におけるメタライズ膜としてのAl膜21、31を、物理蒸着(PVD)や化学蒸着(CVD)などの成膜法により形成する。
The
その後、このAl膜21、31の上に、電気めっきや無電解めっき等の周知のめっき手法を用いて、Niめっき膜22、32、Pdめっき膜23、33、Auめっき膜24、34を順に形成していく。これにより、上記両電極20、30を有する半導体素子40ができあがる。
Thereafter,
ここで、第2の電極30におけるPdめっき膜33は、後述するように、第2の電極30においてNiめっき膜32と、第2の電極30に付着したはんだ80のSnとが反応してSn−Ni合金を形成しないように、Niめっき膜32のNiがAuめっき膜34まで拡散するのを防止する障壁膜(バリア膜)として機能するものである。
Here, as will be described later, the
このような点を鑑みて、上記両電極20、30における各膜の厚さは、限定するものではないが、たとえば次のようなものにできる。Al膜21、31:数μm、Niめっき膜22、32:0.5μm〜数μm、Pdめっき膜23、33:2nm〜100nm、Auめっき膜24、34:3nm〜50nm。
In view of this point, the thickness of each film in the
ターミナル50は、典型的な細長の板状をなすもので長手方向の一端側が、半導体素子40の第1の電極20の表面にはんだ付けされて接合されている。このターミナル50の図示しない他端側は、たとえば基板10における適所、あるいは、基板10上に実装された図示しない他の実装部品等に接続されている。このターミナル50は、典型的にはCuあるいはCu合金等の導電性に優れた金属よりなる。
The terminal 50 has a typical elongated plate shape, and one end side in the longitudinal direction is soldered and joined to the surface of the
ここで、ターミナル50のはんだ付け用のはんだ80としては、Snを含む共晶はんだやPbフリーはんだ等が挙げられる。具体的には、たとえばSn−Agはんだ、Sn−Cuはんだなどが挙げられる。
Here, examples of the
ワイヤ60は、Alワイヤのボンディング方法として典型的な方法、すなわち、超音波パワーを印加してボンディングを行うウェッジボンディングにより接合されている。ここでは、ワイヤ60の一端側が第2の電極30に接合されており、ワイヤ60の図示しない他端側は、たとえば基板10における適所、あるいは、基板10上に実装された図示しない他の部品等に接続されている。
The
このような半導体装置S1は、次のようにして製造される。まず、上記第1の電極20および第2の電極30を有する半導体素子40を用意し、この半導体素子40を基板10上にダイボンド材70を介して搭載し、接合する(素子搭載工程)。
Such a semiconductor device S1 is manufactured as follows. First, the
次に、半導体素子40の第1の電極20に対して、はんだ80を介してターミナル50を接触させ、加熱してはんだリフローを行うことにより、第1の電極20とターミナル50とをはんだ接合する(はんだ付け工程)。
Next, the terminal 50 is brought into contact with the
その後、第2の電極30に対して、超音波ワイヤボンディングを行うことにより、ワイヤ60を接合する(ワイヤボンディング工程)。その後は、必要に応じて、基板10上に他の部品を接続したり、モールド樹脂による封止を行ったりすることにより、本実施形態の半導体装置S1ができあがる。
Thereafter, the
ところで、本実施形態のようなはんだ付け後にワイヤボンディングを行う半導体装置S1の製造においては、第1の電極20に対するターミナル50のはんだ付けの際に、図1に示されるように、第1の電極20上のはんだ80から、Sn1が飛散して第2の電極30の表面に付着する。
By the way, in manufacturing the semiconductor device S1 in which wire bonding is performed after soldering as in the present embodiment, the first electrode is soldered as shown in FIG. 1 when the terminal 50 is soldered to the
このはんだ付け後、第2の電極30に対するワイヤボンディング時の摩擦熱や、ワイヤボンディング後における他の部品との接続時の熱等により、半導体素子40に対する加熱が行われる。つまり、上記図9、図10にて述べたように、半導体素子40に対して、ターミナル50のはんだ付けの後工程としての加熱が施される。
After this soldering, the
従来では、上記図9、図10に示したように、この後工程としての加熱により、ワイヤ60が接合された第2の電極30において、Auめっき34膜中にSn−Ni合金2によるカーケンダルボイドBが発生する。
Conventionally, as shown in FIG. 9 and FIG. 10 described above, in the
しかし、本実施形態によれば、第2の電極30においては、Niめっき膜32から表面側へのNiの拡散が、Pdめっき膜33で阻害され、防止される。つまり、Pdめっき膜33は、上述のように、当該Ni拡散の障壁膜(バリア膜)として機能する。
However, according to the present embodiment, in the
そのため、はんだ80から飛散して第2の電極30表面に付着したSn1が、Auめっき膜34内でNiと反応してSn−Ni合金を生成することがなくなる。よって、本実施形態によれば、第2の電極30のAuめっき膜34中のボイドB発生を防止することができるから、加熱によるワイヤ60剥がれを極力防止することができる。
Therefore, Sn1 scattered from the
(第2実施形態)
本発明の第2実施形態にかかる半導体装置S2について、図2を参照して、上記第1実施形態との相違点を中心に述べる。本実施形態は、障壁膜としてのPdめっき膜33を有する上記第1実施形態に比べて、はんだ付け用の第1の電極20の膜構成を一部変形したものである。
(Second Embodiment)
The semiconductor device S2 according to the second embodiment of the present invention will be described with reference to FIG. 2, focusing on differences from the first embodiment. In the present embodiment, the film configuration of the
上記第1実施形態では、第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Pdめっき膜23、Auめっき膜24を積層してなるものであった。それに対して、図2に示されるように、本実施形態の第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Auめっき膜24を積層してなるものとしている。
In the first embodiment, the
つまり、本実施形態では、上記第1実施形態の第1の電極20におけるPdめっき膜23を省略した膜構成を採用している。このような本実施形態の両電極20、30は、上記第1実施形態と同様のめっき手法を用いて、第1の電極20にはPdめっきを施さずに、第2の電極30のみにPdめっきを施す、という選択めっきを行うことで形成される。具体的には、第1の電極20にはNi/Auめっきを施し、第2の電極30にはNi/Pd/Auめっきを施す。
That is, in the present embodiment, a film configuration in which the
そして、本実施形態によっても、第2の電極30においては、Pdめっき膜33がNi拡散の障壁膜として機能するから、飛散したSnによる第2の電極30内でのSn−Ni合金生成の防止、および、ボイド発生の防止がなされる。そのため、本実施形態によっても、加熱によるワイヤ60剥がれを極力防止することができる。
Also in this embodiment, since the
(第3実施形態)
本発明の第3実施形態にかかる半導体装置S3について、図3を参照して、上記第1実施形態との相違点を中心に述べる。本実施形態は、上記第1実施形態に比べて、ワイヤボンディング用の第2の電極30の構成を変形したものである。
(Third embodiment)
A semiconductor device S3 according to the third embodiment of the present invention will be described with reference to FIG. 3, focusing on differences from the first embodiment. In the present embodiment, the configuration of the
上記第1実施形態では、第2の電極30は、半導体素子40の一面41側から順に、Al膜31、Niめっき膜32、Pdめっき膜33、Auめっき膜34を積層してなるものであった。それに対して、図3に示されるように、本実施形態の第2の電極30は、Al膜31単一よりなるものとしている。
In the first embodiment, the
つまり、本実施形態では、上記第1実施形態の第2の電極30における各めっき膜32〜34のすべてを省略した膜構成としている。このような本実施形態の両電極20、30は、上記第1実施形態と同様のめっき手法を用い、第1の電極20のみにNi/Pd/Auめっきを施し、第2の電極30にはめっきを行わない、という選択めっきを行うことで形成される。
That is, in this embodiment, the film configuration is such that all of the plating
具体的に、本実施形態の半導体装置S3は、次のようにして製造される。まず、半導体素子40の一面41上に、Al膜21、31を蒸着等により形成する。そして、第2の電極30となるAl膜31をマスクした状態で、第1の電極20におけるAl膜21の上に、Niめっき膜22、Pdめっき膜23、Auめっき膜24を順に形成していく。これにより、本実施形態の両電極20、30を有する半導体素子40ができあがる。
Specifically, the semiconductor device S3 of this embodiment is manufactured as follows. First, the
次に、第2の電極30となるAl膜31上のマスクを除去し、半導体素子40を基板10上に搭載し、接合する。その後は、第1の電極20に対するターミナル50のはんだ付け、続いて、第2の電極30に対するワイヤボンディングを行う。これにより、本実施形態の半導体装置S3ができあがる。
Next, the mask on the
以上のように、本実施形態の第2の電極30は、Niを含まないAl膜31よりなるものであって、ワイヤ60が接合される表面がめっきを施さずにAlよりなる面とされたものである。
As described above, the
それによれば、第2の電極30表面とワイヤ60とはAl同士だから、ワイヤボンディングの接合性は確保される。また、第2の電極30の表面は、Niが存在しないAlであるので、第2の電極30表面に付着したはんだ80中のSnがNiと反応してSn−Ni合金を生成することが、そもそもなくなる。
According to this, since the surface of the
また、第2の電極30には、Sn−Ni合金の発生箇所およびボイドの発生箇所となるAuめっき膜34も存在しない。よって、本実施形態によれば、第2の電極30におけるカーケンダルボイドの発生を防止することができるから、加熱によるワイヤ60剥がれを極力防止することができる。
Further, the
(第4実施形態)
本発明の第4施形態は、第2の電極30がAl膜31単一よりなる上記第3実施形態において、はんだ付け用の第1の電極20の膜構成を一部変形したものである。そこで、本実施形態にかかる半導体装置S4について、図4を参照して、上記第3実施形態との相違点を中心に述べる。
(Fourth embodiment)
The fourth embodiment of the present invention is obtained by partially modifying the film configuration of the
上記第3実施形態では、第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Pdめっき膜23、Auめっき膜24を積層してなるものであった。それに対して、図4に示されるように、本実施形態の第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22を積層してなるものとしている。
In the third embodiment, the
つまり、本実施形態では、上記第3実施形態の第1の電極20におけるPdめっき膜23、Auめっき膜24を省略した膜構成としている。このような本実施形態の両電極20、30は、上記第3実施形態において、第1の電極20のみにNiめっきを施し、第2の電極30にはめっきを行わない、という選択めっきを行うことで形成される。
That is, in this embodiment, the film configuration is such that the
具体的に、本実施形態の半導体装置S4は、次のようにして製造される。まず、半導体素子40の一面41上に、Al膜21、31を蒸着等により形成する。そして、第2の電極30となるAl膜31をマスクした状態で、第1の電極20におけるAl膜21の上に、Niめっき膜22を形成する。これにより、本実施形態の両電極20、30を有する半導体素子40ができあがる。
Specifically, the semiconductor device S4 of this embodiment is manufactured as follows. First, the
次に、第2の電極30となるAl膜31上のマスクを除去し、半導体素子40を基板10上に搭載し、接合する。その後は、第1の電極20に対するターミナル50のはんだ付け、続いて、第2の電極30に対するワイヤボンディングを行う。これにより、本実施形態の半導体装置S4ができあがる。
Next, the mask on the
以上のように、本実施形態の第2の電極30も、Niを含まないAl膜31よりなるものであって、ワイヤ60が接合される表面がめっきを施さずにAlよりなる面とされたものとされる。
As described above, the
そのため、上記第3実施形態と同様、ワイヤボンディングの接合性が確保される。それとともに、第2の電極30の表面は、Niが存在しないAlであるので、飛散したSnによる第2の電極30内でのSn−Ni合金生成の防止、および、ボイド発生の防止がなされる。よって、本実施形態によっても、加熱によるワイヤ60剥がれを極力防止することができる。
Therefore, as in the third embodiment, wire bondability is ensured. At the same time, since the surface of the
(第5実施形態)
本発明の第5施形態は、第2の電極30がAl膜31単一よりなる上記第3実施形態において、はんだ付け用の第1の電極20の膜構成を一部変形したものである。そこで、本実施形態にかかる半導体装置S5について、図5を参照して、上記第3実施形態との相違点を中心に述べる。
(Fifth embodiment)
The fifth embodiment of the present invention is obtained by partially modifying the film configuration of the
上記第3実施形態では、第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Pdめっき膜23、Auめっき膜24を積層してなるものであった。それに対して、図5に示されるように、本実施形態の第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Auめっき膜24を積層してなるものとしている。
In the third embodiment, the
つまり、本実施形態では、上記第3実施形態の第1の電極20におけるPdめっき膜23を省略した膜構成としている。このような本実施形態の両電極20、30は、上記第3実施形態において、第1の電極20のみにNi/Auめっきを施し、第2の電極30にはめっきを行わない、という選択めっきを行うことで形成される。
That is, in this embodiment, the film configuration is such that the
具体的に、本実施形態の半導体装置S5は、次のようにして製造される。まず、半導体素子40の一面41上に、Al膜21、31を蒸着等により形成する。そして、第2の電極30となるAl膜31をマスクした状態で、第1の電極20におけるAl膜21の上に、Niめっき膜22、Auめっき膜24を順に形成する。これにより、本実施形態の両電極20、30を有する半導体素子40ができあがる。
Specifically, the semiconductor device S5 of this embodiment is manufactured as follows. First, the
次に、第2の電極30となるAl膜31上のマスクを除去し、上記同様、半導体素子40の基板10上への搭載、ターミナル50のはんだ付け、ワイヤボンディングを順次行う。これにより、本実施形態の半導体装置S5ができあがる。
Next, the mask on the
以上のように、本実施形態の第2の電極30も、Niを含まないAl膜31よりなるものであって、ワイヤ60が接合される表面がめっきを施さずにAlよりなる面とされたものとされる。そのため、上記第3実施形態と同様、ワイヤボンディングの接合性が確保されるとともに、加熱によるワイヤ60剥がれを極力防止することができる。
As described above, the
(第6実施形態)
本発明の第6実施形態にかかる半導体装置S6について、図6を参照して、上記第1実施形態との相違点を中心に述べる。本実施形態は、上記第1実施形態に比べて、はんだ付け用の第1の電極20、および、ワイヤボンディング用の第2の電極30の両電極20、30の膜構成を変形したものである。
(Sixth embodiment)
A semiconductor device S6 according to a sixth embodiment of the present invention will be described with reference to FIG. 6, focusing on differences from the first embodiment. Compared with the first embodiment, the present embodiment is a modification of the film configuration of the
上記第1実施形態では、第1の電極20および第2の電極30は共に、半導体素子40の一面41側から順に、Al膜21、31、Niめっき膜22、32、Pdめっき膜23、33、Auめっき膜24、34を積層してなるものであった。
In the first embodiment, the
それに対して、図6に示されるように、本実施形態の第1の電極20、第2の電極30は共に、半導体素子40の一面41側から順に、Al膜21、31、Niめっき膜22、32を積層してなるものとしている。
On the other hand, as shown in FIG. 6, the
つまり、本実施形態では、上記第1実施形態の第1の電極20および第2の電極30におけるPdめっき膜23、33およびAuめっき膜24、34を省略した膜構成としている。このような本実施形態の両電極20、30は、上記第1実施形態と同様のめっき手法を用い、第1の電極20および第2の電極30では、Niめっきのみを施すことに留めることで形成される。
In other words, in the present embodiment, the
具体的に、本実施形態の半導体装置S6は、次のようにして製造される。まず、半導体素子40の一面41上に、Al膜21、31を蒸着等により形成する。そして、これらAl膜21、31の上に、Niめっき膜22、32を形成する。これにより、本実施形態の両電極20、30を有する半導体素子40ができあがる。
Specifically, the semiconductor device S6 of this embodiment is manufactured as follows. First, the
次に、上記同様、半導体素子40の基板10上への搭載、ターミナル50のはんだ付け、ワイヤボンディングを順次行う。これにより、本実施形態の半導体装置S6ができあがる。
Next, similarly to the above, mounting of the
このように、本実施形態の第2の電極30は、ワイヤ60が接合される表面がNiめっき膜32により構成されたものとされる。それによれば、第2の電極30表面とワイヤ60とは、NiとAl同士だから、接合の相性はよく、ワイヤボンディングの接合性は確保される。
As described above, the
また、第2の電極30の表面はNiめっき膜32であって、その上に従来のようなAuめっき膜34が存在しないので、第2の電極30表面に付着したはんだ80中のSnがNiと反応してSn−Ni合金を生成しても、上記したカーケンダルボイドの発生を防止することができる。よって、本実施形態によれば、加熱によるワイヤ60剥がれを極力防止することができる。
Further, since the surface of the
(第7実施形態)
本発明の第7施形態は、第2の電極30の表面がNiめっき膜である上記第6実施形態において、はんだ付け用の第1の電極20の膜構成を一部変形したものである。そこで、本実施形態にかかる半導体装置S7について、図7を参照して、上記第6実施形態との相違点を中心に述べる。
(Seventh embodiment)
The seventh embodiment of the present invention is obtained by partially modifying the film configuration of the
上記第6実施形態では、第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22を積層してなるものであった。それに対して、図7に示されるように、本実施形態の第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Auめっき膜24を積層してなるものとしている。
In the sixth embodiment, the
つまり、本実施形態では、上記第6実施形態の第1の電極20において、Niめっき膜22の上に、さらにAuめっき膜24を設けた膜構成としている。このような本実施形態の両電極20、30は、上記第6実施形態において、第1の電極20ではNi/Auめっきを施し、一方、第2の電極30ではNiめっきを施すという選択めっきを行うことで形成される。
That is, in the present embodiment, the
具体的に、本実施形態の半導体装置S7は、次のようにして製造される。まず、半導体素子40の一面41上に、Al膜21、31を蒸着等により形成し、続いて、Al膜21、31の上に、Niめっき膜22、32を形成する。
Specifically, the semiconductor device S7 of this embodiment is manufactured as follows. First,
そして、第2の電極30におけるNiめっき膜32をマスクした状態で、第1の電極20におけるNiめっき膜22の上に、Auめっき膜24を形成する。これにより、本実施形態の両電極20、30を有する半導体素子40ができあがる。
Then, an
次に、第2の電極30におけるNiめっき膜32上のマスクを除去し、上記同様、半導体素子40の基板10上への搭載、ターミナル50のはんだ付け、ワイヤボンディングを順次行う。これにより、本実施形態の半導体装置S7ができあがる。
Next, the mask on the
以上のように、本実施形態の第2の電極30も、ワイヤ60が接合される表面がNiめっき膜32により構成されたものとされる。それによれば、上記第6実施形態と同様、ワイヤボンディングの接合性は確保される。
As described above, the
また、本実施形態においても、上記第6実施形態と同様、第2の電極30の表面はNiめっき膜32であるが、第2の電極30表面にてSn−Ni合金を生成しても、上記したカーケンダルボイドの発生を防止することができる。よって、本実施形態によれば、加熱によるワイヤ60剥がれを極力防止することができる。
Also in this embodiment, the surface of the
(第8実施形態)
本発明の第8施形態は、第2の電極30の表面がNiめっき膜である上記第6実施形態において、はんだ付け用の第1の電極20の膜構成を一部変形したものである。そこで、本実施形態にかかる半導体装置S8について、図8を参照して、上記第6実施形態との相違点を中心に述べる。
(Eighth embodiment)
The eighth embodiment of the present invention is obtained by partially modifying the film configuration of the
上記第6実施形態では、第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22を積層してなるものであった。それに対して、図8に示されるように、本実施形態の第1の電極20は、半導体素子40の一面41側から順に、Al膜21、Niめっき膜22、Pdめっき膜23、Auめっき膜24を積層してなるものとしている。
In the sixth embodiment, the
つまり、本実施形態では、上記第6実施形態の第1の電極20において、Niめっき膜22の上に、さらにPdめっき膜23、Auめっき膜24を順次積層して設けた膜構成としている。このような本実施形態の両電極20、30は、上記第6実施形態において、第1の電極20ではNi/Pd/Auめっきを施し、第2の電極30ではNiめっきを施すという選択めっきを行うことで形成される。
That is, in this embodiment, the
具体的に、本実施形態の半導体装置S8は、次のようにして製造される。まず、半導体素子40の一面41上に、Al膜21、31を蒸着等により形成し、続いて、Al膜21、31の上に、Niめっき膜22、32を形成する。
Specifically, the semiconductor device S8 of this embodiment is manufactured as follows. First,
そして、第2の電極30におけるNiめっき膜32をマスクした状態で、第1の電極20におけるNiめっき膜22の上に、Pdめっき膜23、Auめっき膜24を順に形成していく。これにより、本実施形態の両電極20、30を有する半導体素子40ができあがる。
Then, with the
次に、第2の電極30におけるNiめっき膜32上のマスクを除去し、上記同様、半導体素子40の基板10上への搭載、ターミナル50のはんだ付け、ワイヤボンディングを順次行う。これにより、本実施形態の半導体装置S8ができあがる。
Next, the mask on the
以上のように、本実施形態の第2の電極30も、ワイヤ60が接合される表面がNiめっき膜32により構成されたものとされる。それによれば、上記第6実施形態と同様、ワイヤボンディングの接合性は確保される。
As described above, the
また、本実施形態においても、上記第6実施形態と同様、第2の電極30の表面はNiめっき膜32であるが、第2の電極30表面にてSn−Ni合金を生成しても、上記したカーケンダルボイドの発生を防止することができる。よって、本実施形態によれば、加熱によるワイヤ60剥がれを極力防止することができる。
Also in this embodiment, the surface of the
(他の実施形態)
なお、上記各実施形態においては、基板10は半導体素子40の支持および電気的接続の用をなしていた。しかし、たとえば半導体素子40が何らかの方法で安定して支持され、且つ、半導体素子40と外部との電気的なやり取りが可能となるならば、上記した基板10は省略された構成であってもよい。
(Other embodiments)
In each of the embodiments described above, the
また、上記実施形態では、半導体素子40として、パワー素子を挙げたが、ターミナル50がはんだ付けされる第1の電極20およびAlワイヤ60がワイヤボンディングされる第2の電極30を同じ一面41に有するものであれば、半導体素子40はパワー素子に限定されるものではない。
In the above embodiment, the power element is used as the
また、上記各実施形態における第1の電極20のメタライズ膜、および、上記第1、2、6〜8実施形態における第2の電極30のメタライズ膜としては、Al膜21、31以外にも、Cu膜等であってもよい。また、第1の電極20と第2の電極30とでメタライズ膜が異なる材料よりなるものであってもよい。
In addition to the
さらに、上記各実施形態において、第1の電極20は、ターミナル50がSnを含むはんだ80によってはんだ接合できるものであればよく、上記各実施形態に示した構成以外にも、適宜、種々の構成が採用可能である。
Furthermore, in each said embodiment, the
また、1個の半導体装置において、半導体素子40は複数個であってもよいことはもちろんである。さらに、1個の半導体素子40において、はんだ付け用の第1の電極20およびワイヤボンディング用の第2の電極30は、複数個設けられていてもよいことはもちろんである。
Of course, a single semiconductor device may include a plurality of
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。 Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent. In each of the above-described embodiments, it is needless to say that elements constituting the embodiment are not necessarily essential unless explicitly stated as essential and clearly considered essential in principle. Yes. Further, in each of the above embodiments, when numerical values such as the number, numerical value, quantity, range, etc. of the constituent elements of the embodiment are mentioned, it is clearly limited to a specific number when clearly indicated as essential and in principle. The number is not limited to the specific number except for the case. Further, in each of the above embodiments, when referring to the shape, positional relationship, etc. of the component, etc., the shape, unless otherwise specified and in principle limited to a specific shape, positional relationship, etc. It is not limited to the positional relationship or the like.
10 基板
20 第1の電極
30 第2の電極
31 第2の電極のAl膜
32 第2の電極のNiめっき膜
33 第2の電極のPdめっき膜
34 第2の電極のAuめっき膜
40 半導体素子
50 ターミナル
60 ワイヤ
80 はんだ
DESCRIPTION OF
Claims (6)
前記第1の電極に対して、スズを含むはんだ(80)を介して接合されたターミナル(50)と、
前記第2の電極に対してワイヤボンディングにより接合されたアルミニウムよりなるワイヤ(60)と、
を備え、
前記第2の電極は、前記ワイヤが接合される表面が、前記半導体素子側からNiめっき膜(32)、Pdめっき膜(33)、Auめっき膜(34)を順に積層してなるNi/Pd/Auめっきにより構成されたものであることを特徴とする半導体装置。 A semiconductor element (40) having a first electrode (20) for soldering and a second electrode (30) for wire bonding on one surface (41);
A terminal (50) joined to the first electrode via a solder (80) containing tin;
A wire (60) made of aluminum joined to the second electrode by wire bonding;
With
The second electrode has a Ni / Pd layer in which a surface to which the wire is bonded is formed by sequentially laminating a Ni plating film (32), a Pd plating film (33), and an Au plating film (34) from the semiconductor element side. / A semiconductor device characterized by being constituted by Au plating.
前記第1の電極に対して、スズを含むはんだ(80)を介して接合されたターミナル(50)と、
前記第2の電極に対してワイヤボンディングにより接合されたアルミニウムよりなるワイヤ(60)と、
を備え、
前記第2の電極は、Niを含まないAl膜(31)よりなるものであって、前記ワイヤが接合される表面がめっきを施さずにAlよりなる面とされたものであることを特徴とする半導体装置。 A semiconductor element (40) having a first electrode (20) for soldering and a second electrode (30) for wire bonding on one surface (41);
A terminal (50) joined to the first electrode via a solder (80) containing tin;
A wire (60) made of aluminum joined to the second electrode by wire bonding;
With
The second electrode is made of an Al film (31) not containing Ni, and the surface to which the wire is bonded is a surface made of Al without being plated. Semiconductor device.
前記第1の電極に対して、スズを含むはんだ(80)を介して接合されたターミナル(50)と、
前記第2の電極に対してワイヤボンディングにより接合されたアルミニウムよりなるワイヤ(60)と、
を備え、
前記第2の電極は、前記ワイヤが接合される表面がNiめっき膜(32)により構成されたものであることを特徴とする半導体装置。 A semiconductor element (40) having a first electrode (20) for soldering and a second electrode (30) for wire bonding on one surface (41);
A terminal (50) joined to the first electrode via a solder (80) containing tin;
A wire (60) made of aluminum joined to the second electrode by wire bonding;
With
The semiconductor device according to claim 2, wherein the second electrode has a surface on which the wire is bonded formed of a Ni plating film (32).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013251181A JP2015109334A (en) | 2013-12-04 | 2013-12-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013251181A JP2015109334A (en) | 2013-12-04 | 2013-12-04 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015109334A true JP2015109334A (en) | 2015-06-11 |
Family
ID=53439501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013251181A Pending JP2015109334A (en) | 2013-12-04 | 2013-12-04 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015109334A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187137A (en) * | 2013-03-22 | 2014-10-02 | Denso Corp | Method for producing electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033130A (en) * | 2003-07-11 | 2005-02-03 | Denso Corp | Semiconductor device |
JP2007142138A (en) * | 2005-11-18 | 2007-06-07 | Mitsubishi Electric Corp | Semiconductor device |
JP2008266668A (en) * | 2007-04-16 | 2008-11-06 | C Uyemura & Co Ltd | Electroless gold-plating method and electronic component |
JP2009076703A (en) * | 2007-09-21 | 2009-04-09 | Fuji Electric Device Technology Co Ltd | Semiconductor apparatus |
-
2013
- 2013-12-04 JP JP2013251181A patent/JP2015109334A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033130A (en) * | 2003-07-11 | 2005-02-03 | Denso Corp | Semiconductor device |
JP2007142138A (en) * | 2005-11-18 | 2007-06-07 | Mitsubishi Electric Corp | Semiconductor device |
JP2008266668A (en) * | 2007-04-16 | 2008-11-06 | C Uyemura & Co Ltd | Electroless gold-plating method and electronic component |
JP2009076703A (en) * | 2007-09-21 | 2009-04-09 | Fuji Electric Device Technology Co Ltd | Semiconductor apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187137A (en) * | 2013-03-22 | 2014-10-02 | Denso Corp | Method for producing electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101405863B (en) | Semiconductor devices and electrical parts manufacturing using metal coated wires | |
US8630097B2 (en) | Power module using sintering die attach and manufacturing method thereof | |
JP6667765B2 (en) | Electrode connection method and electrode connection structure | |
JP6297082B2 (en) | Ceramic substrate and manufacturing method thereof | |
US20110067908A1 (en) | Method for producing a printed circuit board and use and printed circuit board | |
CN103035601A (en) | Semiconductor device including diffusion soldered layer on sintered silver layer | |
JP2014116367A (en) | Electronic component, method of manufacturing electronic device and electronic device | |
JP2009054690A (en) | Lead frame structure | |
JP2007242900A (en) | Electron device, and its manufacturing method | |
JP2021530111A (en) | Semiconductor device with electroplated die mounting | |
JP4344560B2 (en) | Semiconductor chip and semiconductor device using the same | |
JP5919625B2 (en) | Semiconductor device, manufacturing method thereof, and power supply device | |
JP2008294390A (en) | Module structure | |
JP2012243943A (en) | Wire bonding structure, electronic apparatus, and manufacturing method of electronic apparatus | |
EP3451372B1 (en) | Power module substrate, power module, and method for manufacturing power module substrate | |
JP2014011288A (en) | Wiring board and electronic device using the same | |
JP2015109334A (en) | Semiconductor device | |
JP5494559B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2013058645A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2002057444A (en) | Wiring board | |
JP2008028069A (en) | Substrate with externally bonded electrode, and method for manufacturing the same | |
JP2011086717A (en) | Circuit device and method of manufacturing the same | |
JP6011408B2 (en) | Manufacturing method of electronic device | |
CN218498063U (en) | Circuit interconnection structure and electronic device | |
JP4775369B2 (en) | Semiconductor chip, semiconductor device, and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171219 |