New! View global litigation for patent families

JP2015076576A - Electric device and manufacturing method of the same - Google Patents

Electric device and manufacturing method of the same Download PDF

Info

Publication number
JP2015076576A
JP2015076576A JP2013213718A JP2013213718A JP2015076576A JP 2015076576 A JP2015076576 A JP 2015076576A JP 2013213718 A JP2013213718 A JP 2013213718A JP 2013213718 A JP2013213718 A JP 2013213718A JP 2015076576 A JP2015076576 A JP 2015076576A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
substrate
member
intermediate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013213718A
Other languages
Japanese (ja)
Inventor
浦野 洋二
Yoji Urano
洋二 浦野
徹也 遠藤
Tetsuya Endo
徹也 遠藤
Original Assignee
パナソニックIpマネジメント株式会社
Panasonic Ip Management Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating

Abstract

PROBLEM TO BE SOLVED: To provide an electric device which forms a joint layer, which facilitates joint with a wire, without wasting materials.SOLUTION: An electric device 10 includes: a substrate 11; an LED chip 123; and an intermediate member 13. A wiring conductor layer 111 is formed at the substrate 11. The LED chip 123 is mounted on the substrate 11. The intermediate member 13 is electrically connected with the conductor layer 111 and is electrically connected with the LED chip 123 through a first conductive wire 121. The intermediate member 13 includes: a core 131 fixed to the conductor layer 111; and a joint layer 132 which covers at least a part of a surface of the core 131 and is joined to the first wire 121. The substrate 11 is formed by a synthetic resin.

Description

本発明は、配線用の導体層が形成された基板に素子が搭載された電気装置、およびこの電気装置の製造方法に関する。 The present invention, electrical equipment elements to the substrate that the conductive layer has been formed for wiring are mounted, and a method of manufacturing the electric device.

一般に、導体層が形成された基板に、いわゆるフェイスアップ方式で素子を搭載する際には、素子の電極と基板の導体層とは導電性のワイヤを介して電気的に接続される(たとえば、特許文献1参照)。 Generally, the substrate on which the conductor layer has been formed, when mounting the element in a so-called face-up system is electrically connected through a conductive wire to the conductive layer of the electrode and the substrate of element (for example, see Patent Document 1). 特許文献1には、LED素子と導電パターンがワイヤによって電気的に接続された構成が記載されている。 Patent Document 1, the configuration LED elements and the conductive patterns are electrically connected by wire is described. すなわち、LED素子にワイヤの一端が接続され、ワイヤの他端が導電パターンに接続されている。 That is, one end of the wire is connected to the LED element, the other end of the wire is connected to the conductive pattern.

特開2011−9298号公報 JP 2011-9298 JP

特許文献1に限らず、基板に形成された導電層と素子の電極とをワイヤにより電気的に接続するには、ワイヤの一端を素子に接合し、ワイヤの他端を導電層に接合する構成が採用されている。 Not only in Patent Document 1, the electrically connected by the electrode wires of the conductive layer and the element formed on the substrate, bonded to one end of the wire to the device, bonding the other end of the wire to the conductive layer structure There has been adopted. フェイスアップ方式で基板に搭載される素子の電極は、ワイヤを用いて電気的に接続するために、ワイヤとの接合が容易になる材料が用いられている。 Electrode of the element to be mounted on a substrate in a face-up method, in order to electrically connect with a wire, the material bonding of the wire is facilitated is used. 一方、基板の導電層は、一般的にはCu(銅)を用いることが多く、そのため、導電層の表面をワイヤとの接合が容易になる材料で覆うことが必要になる。 On the other hand, the conductive layer of the substrate is generally be used Cu (copper) number, therefore, it is necessary to cover the surface of the conductive layer of a material joining is facilitated the wire.

導電層にワイヤとの接合を容易にする材料の接合層を形成するには、導電層の全体を接合層で覆う技術、導電層においてワイヤが結合される部位にだけ接合層を形成する技術などが考えられる。 The conductive layer bonding the wire to form a bonding layer of material that facilitates a technique to cover the entire conductive layer in the bonding layer, the conductive layer technique of forming only the bonding layer in a portion where the wire is bonded, such as It can be considered.

前者の技術は、導電層のうちワイヤを接合する部位の面積に比べて残りの面積が過大になるから、接合層を形成する材料が無駄になるという問題が生じる。 The former technique, since the remaining area becomes excessively large in comparison with the area of ​​the portion of bonding the wires of the conductive layer, a problem that the material forming the bonding layer becomes waste occurs. 接合層は、多くの場合に、Auのような高価かつ希少な材料で形成されるから、接合層の面積を極力低減させることは、資源の確保および製品の低コスト化のための必要条件である。 Bonding layer, often from formed by expensive and rare material, such as Au, a is thereby minimized area of ​​the bonding layer, a requirement for cost reduction of securing and product resources is there.

後者の構成は、導電層のうちの必要箇所にのみ接合層を形成するから、他の部位に接合層が形成されないようにするためのマスクを形成するプロセスが必要であり、その後にマスクを除去するプロセスが必要になる。 The latter arrangement, since only forming the bonding layer to the necessary positions of the conductive layer is a need for a process of forming a mask for preventing the bonding layer is formed on the other portions, then the mask is removed process that is required. つまり、後者の構成を採用すると、プロセスが増加する。 In other words, when employing the latter configuration, the process is increased.

本発明は、ワイヤとの接合を容易にする接合層を、材料に無駄が生じないように形成することを可能にした電気装置を提供することを目的とし、さらに、この電気装置の製造方法を提供することを目的とする。 The present invention is a bonding layer to facilitate bonding of the wire, and aims to provide an electrical apparatus capable of forming such waste does not occur in the material, further, a method of manufacturing the electric device an object of the present invention is to provide.

本発明に係る電気装置は、配線用の導体層が形成された基板と、前記基板に搭載される素子と、前記導体層に電気的に接続され、かつ導電性の第1のワイヤを介して前記素子と電気的に接続される中間部材とを備え、前記中間部材は、前記導体層に対して固定されるコアと、前記コアの表面における少なくとも一部を覆い前記第1のワイヤと接合される接合層とを備えることを特徴とする。 Electrical apparatus according to the present invention includes a substrate conductive layer for wiring is formed, and an element mounted on the substrate, electrically connected to the conductor layer, and through the first wire of electrically conductive and an intermediate member connected to said element and electrically, the intermediate member includes a core fixed to the conductor layer is bonded to at least a portion of the covering the first wire at the surface of the core characterized in that it comprises a bonding layer that.

この電気装置において、前記基板は、合成樹脂により形成されていることが好ましい。 In this electrical device, the substrate is preferably formed of a synthetic resin.

この電気装置において、前記基板は、前記素子を複数個搭載し、前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、導電性の第2のワイヤを介して互いに電気的に接続されていることが好ましい。 In this electrical device, the substrate, the device plurality equipped, at least some of the plurality of the element mounted on the substrate via the second wire conducting electrically to each other it is preferably connected.

この電気装置において、前記コアは、導電ペーストを用いて前記導体層に電気的に接続されていることが好ましい。 In the electric device, the core is preferably electrically connected to the conductor layer using a conductive paste.

この電気装置において、前記基板に前記素子とは別に搭載され半田リフローを行うことにより実装される電子部品をさらに備え、前記素子および前記中間部材が前記基板に搭載される前に、前記電子部品を実装する部位にフラックスによる保護膜が形成されることが好ましい。 In this electrical device, further comprising an electronic component mounted by performing separately mounted on solder reflow and the element to the substrate, before the element and the intermediate member is mounted on the substrate, the electronic component the protective film by the flux is formed at a portion of mounting is preferred.

この電気装置において、前記素子は、LEDチップを含み、前記基板は、前記素子を複数個搭載し、前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第2のワイヤを介して互いに電気的に接続され、光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子と前記中間部材と前記第1のワイヤおよび前記第2のワイヤとをまとめて封止する封止部材がさらに設けられていることが好ましい。 In this electrical device, said device comprises an LED chip, the substrate, the device plurality equipped, at least some of the plurality of the element mounted on the substrate, as a row are arranged, and are electrically connected to each other via the second wire electrically conductive, it is formed of a synthetic resin through which light is transmitted, and the said elements are arranged to form a column and the intermediate member first it is preferable that sealing member for sealing together the wire and the second wire is further provided.

この電気装置において、前記素子は、LEDチップを含み、前記基板は、前記素子を複数個搭載し、前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第2のワイヤを介して互いに電気的に接続され、光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子を個別に封止する封止部材がさらに設けられていることが好ましい。 In this electrical device, said device comprises an LED chip, the substrate, the device plurality equipped, at least some of the plurality of the element mounted on the substrate, as a row are arranged, and are electrically connected to each other via the second wire electrically conductive, it is formed of a synthetic resin through which light passes, and a sealing for sealing individual said element disposed so as to form a column it is preferable that member is further provided.

この電気装置において、前記封止部材は、前記LEDチップから放射された光の波長を変換する蛍光材料を含有していることがさらに好ましい。 In this electrical device, wherein the sealing member is more preferably contains a fluorescent material that converts a wavelength of light emitted from the LED chip.

この電気装置において、前記素子は、前記LEDチップを搭載し前記LEDチップと前記基板との間に配置され、かつ前記LEDチップから放射される光の配光を制御するサブマウント部材とを備えることがさらに好ましい。 In the electric device, the device may be provided with a sub-mount member on which the LED chip is mounted to be disposed between the substrate and the LED chip, and controls the light distribution of light emitted from the LED chip but more preferable.

本発明に係る電気装置の製造方法は、上述したいずれかの電気装置を製造する方法であって、前記導体層を露出させる部位を除いて前記導体層をレジスト層で覆う工程と、前記導体層においてレジスト層から露出する部位のうち前記中間部材を取り付ける第1の部位を除いてフラックスによる保護膜を形成する工程と、前記保護膜の形成後に前記導体層が露出する部位のうち前記第1の部位に導電ペーストを用いて前記中間部材を取り付ける工程と、前記中間部材を取り付けた後に前記レジスト層の表面に前記素子をダイボンド材により搭載する工程と、前記導体層において前記保護膜が形成されている部位に半田リフローにより部品を結合する工程とを備えることを特徴とする。 Method of manufacturing an electrical device according to the present invention is a method for producing any of the electrical devices described above, a step of covering the conductive layer with a resist layer except a portion to expose the conductor layer, the conductor layer in a step of the portions exposed from the resist layer except a first portion for mounting the intermediate member to form a protective film by the flux, the first of the site where the conductor layer is exposed after the formation of the protective film and attaching the intermediate member with the conductive paste portion, said a step of said device on the surface of the resist layer is mounted by die-bonding material, the protective film is formed in the conductive layer after attaching the intermediate member characterized in that it comprises the step of coupling the component by solder reflow sites are.

本発明の構成によれば、導電性の第1のワイヤを介して素子と電気的に接続される中間部材を備え、中間部材は、導体層に対して固定されるコアと、コアの表面における少なくとも一部を覆い第1のワイヤと接合される接合層とを備える。 According to the configuration of the present invention, comprising an intermediate member that is electrically connected to the device via the first wire of electrically conductive, intermediate member includes a core fixed to the conductor layer, the surface of the core and a bonding layer which is bonded to the first wire covers at least a portion. この中間部材は、基板の導体層に電気的に接続されるから、基板の導体層には接合層を形成する必要がない。 The intermediate member, since being electrically connected to the conductor layer of the substrate, the conductive layer of the substrate is not necessary to form a bonding layer. その結果、ワイヤとの接合を容易にする接合層を、中間部材にあらかじめ形成しておけばよく、材料に無駄が生じないように接合層を形成することが可能になるという利点を有する。 As a result, an advantage that a bonding layer to facilitate bonding of the wire, may be previously formed in the intermediate member, it is possible to form a bonding layer as waste material does not occur. また、導電層にワイヤとの接合のための部分メッキを施す必要がなく、製造工程が簡単になるという利点がある。 Further, the conductive layer is not necessary to apply a partial plating for bonding the wire, there is an advantage that the manufacturing process is simplified.

実施形態1の一部を示す断面図である。 It is a cross-sectional view of a portion of the first embodiment. 実施形態1の正面図である。 It is a front view of the embodiment 1. 実施形態1に用いる中間部材を示す断面図である。 Is a sectional view showing an intermediate member used in Embodiment 1. 実施形態1を示す回路図である。 It is a circuit diagram showing a first embodiment. 実施形態1の製造プロセスの一部を示す図である。 It is a diagram showing a part of the manufacturing process of Embodiment 1. 実施形態1の製造プロセスの一部を示す図である。 It is a diagram showing a part of the manufacturing process of Embodiment 1. 実施形態1の製造プロセスの一部を示す図である。 It is a diagram showing a part of the manufacturing process of Embodiment 1. 実施形態1の他の構成例の一部を示す断面図である。 It is a sectional view showing a part of another configuration example of the first embodiment. 実施形態2の一部を示す断面図である。 It is a cross-sectional view of a portion of a second embodiment. 実施形態2の製造プロセスの一部を示す図である。 It is a diagram showing a part of a manufacturing process of the embodiment 2.

(概要) (Overview)
図1に示す電気装置10は、基板11と素子12と中間部材13とを備える。 Electrical device 10 shown in FIG. 1 includes a substrate 11 and the element 12 and the intermediate member 13. 基板11は、配線用の導体層111が形成されている。 Substrate 11, the conductor layer 111 for wiring is formed. 素子12は、基板11に搭載される。 Element 12 is mounted on the substrate 11. 中間部材13は、導体層111に電気的に接続され、かつ導電性の第1のワイヤ121を介して素子12と電気的に接続される。 The intermediate member 13 is electrically connected to the conductor layer 111, and is electrically connected to the element 12 via the first wire 121 of the conductive. また、中間部材13は、図3に示すように、導体層111に対して固定されるコア131と、コア131の表面における少なくとも一部を覆い第1のワイヤ121と接合される接合層132とを備える。 The intermediate member 13, as shown in FIG. 3, a core 131 that is fixed to the conductor layer 111, the bonding layer 132 is bonded to the first wire 121 covers at least a portion of the surface of the core 131 equipped with a. 基板11は、合成樹脂により形成されていることが望ましい。 Substrate 11 is preferably formed of a synthetic resin. また、基板11は、素子12を複数個搭載し、基板11に搭載された複数個の素子12のうちの少なくとも一部は、導電性の第2のワイヤ122を介して互いに電気的に接続されていることが望ましい。 The substrate 11, the element 12 a plurality mounted, at least some of the plurality of elements 12 mounted on the substrate 11 are electrically connected to each other through a second wire 122 of the conductive and it is desirable that.

中間部材13のコア131は、導電ペースト133(図3参照)を用いて導体層111に電気的に接続されていることが望ましい。 The core 131 of the intermediate member 13 is desirably electrically connected to the conductor layer 111 using a conductive paste 133 (see FIG. 3).

基板11に素子12とは別に搭載され半田リフローを行うことにより実装される電子部品14をさらに備えていてもよい。 It may further comprise an electronic component 14 to be mounted by performing a solder reflow mounted separately from the element 12 to the substrate 11. この場合、素子12および中間部材13が基板11に搭載される前に、電子部品14を実装する部位にフラックスによる保護膜が形成されることが好ましい。 In this case, before the element 12 and the intermediate member 13 is mounted on the substrate 11, it is preferable that the protective film by the flux is formed at a portion for mounting electronic components 14.

素子12は、LEDチップ123(LED:Light Emitting Diode))を含むことが望ましい。 Element 12, LED chip 123: It is desirable to include (LED Light Emitting Diode)). また、基板11は、素子12を複数個搭載し、基板11に搭載された複数個の素子12のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第2のワイヤ122を介して互いに電気的に接続される。 The substrate 11, the element 12 a plurality mounted, at least some of the plurality of elements 12 mounted on the substrate 11 is arranged so as to form a column, and a conductive second wire 122 via are electrically connected to each other.

この場合、電気装置10は、列をなすように配置された素子12と中間部材13と第1のワイヤ121および第2のワイヤ122とをまとめて封止する封止部材151を備えることが望ましい。 In this case, the electric device 10 preferably includes a sealing member 151 for sealing together the element 12 and the intermediate member 13 arranged to form a row and the first wire 121 and second wire 122 . あるいは、電気装置10は、列をなすように配置された素子12を個別に封止する152(図8参照)を備えていてもよい。 Alternatively, the electric device 10 may comprise a 152 to seal the element 12 arranged to form a row individually (see FIG. 8).

封止部材151あるいは封止部材152は、光が透過する合成樹脂により形成される。 Sealing member 151 or seal member 152 is formed of a synthetic resin through which light passes. また、封止部材151あるいは封止部材152は、LEDチップ123から放射された光の波長を変換する蛍光材料を含有していることが望ましい。 The sealing member 151 or seal member 152, it is preferable to contain a fluorescent material that converts a wavelength of light emitted from the LED chip 123.

素子12は、LEDチップ123を搭載しLEDチップ123と基板11との間に配置され、かつLEDチップ123から放射される光の配光を制御するサブマウント部材124とを備えることが望ましい。 Element 12 is disposed between the LED chip 123 and the substrate 11 mounted with LED chips 123, and it is desirable to provide a sub-mount member 124 for controlling the light distribution of light emitted from the LED chip 123.

以下では、電気装置10が、複数個のLEDチップ123を基板11に配置したLEDモジュール101である場合について説明する。 Hereinafter, the electric device 10, a plurality of LED chips 123 will be described for the case where an LED module 101 disposed on the substrate 11. このLEDモジュール101は、照明器具の光源として用いられることを想定している。 The LED module 101 is assumed to be used as a light source of the luminaire. 基板11に複数個のLEDチップ123が設けられることは必須ではなく、基板11に1個のLEDチップ123が設けられた構成であっても以下に説明する技術は適用可能である。 The plurality of LED chips 123 to the substrate 11 is provided is not essential, the techniques described below have a configuration in which one LED chip 123 to the substrate 11 is provided is applicable. LEDチップ123は、単体あるいは化合物の無機半導体を用いて形成される構成のほか、OLED(Organic Light Emitting Diode)であってもよい。 LED chips 123, alone or compounds other configuration formed with inorganic semiconductors, may be OLED (Organic Light Emitting Diode). さらに、以下に説明する技術は、LEDチップ123以外の素子12にも適用可能であり、素子12は能動素子であっても受動素子であってもよい。 Furthermore, the technique described below is also applicable to the device 12 other than the LED chip 123, element 12 may be a passive device may be an active element.

実施形態1では、素子12が、LEDチップ123であってサブマウント部材124を備えていない構成例について説明し、実施形態2では、素子12が、LEDチップ123に加えてサブマウント部材124を備えている構成例について説明する。 In the first embodiment, element 12 is an LED chip 123 described configuration example having no sub-mount member 124, in the second embodiment, element 12 comprises a sub-mount member 124 in addition to the LED chip 123 and configuration examples are described below.

(実施形態1) (Embodiment 1)
本実施形態の電気装置10として説明するLEDモジュール101の構成は、図1および図2に端的に表されている。 Configuration of the LED module 101 to be described as an electrical device 10 of the present embodiment is clearly represented in FIGS. 図2に示す構成例において、基板11は、長辺と短辺との比が10:1程度の矩形状に形成されている。 In the configuration example shown in FIG. 2, the substrate 11, the ratio of the long side and the short side is 10: is formed into a approximately rectangular shape. 基板11は、合成樹脂の基材110(図1参照)を備え、基材110の表裏の一面に導体層111が形成され他面に導体層112が形成されている。 Substrate 11 is provided with a synthetic resin base material 110 (see FIG. 1), the conductor layer 112 on the other surface conductor layer 111 is formed on one surface of the front and back of the substrate 110 is formed. 基材110を形成する合成樹脂は、実質的に光を透過させない材料であることが望ましい。 Synthetic resin for forming the substrate 110 is preferably a material that does not transmit light substantially. また、導体層111は、通常は銅箔により形成される。 The conductor layer 111 is usually formed of copper foil. 以下では、基板11において、主として導体層111が形成された面(以下、「第1の面」という)に関して説明する。 Hereinafter, the substrate 11 mainly plane conductor layer 111 is formed (hereinafter, referred to as "first surface") will be described.

基板11における第1の面には、複数個のLEDチップ123が配置される。 The first surface of the substrate 11, a plurality of LED chips 123 are arranged. 図2に示す構成例において、LEDチップ123は、基板11の2つの短辺の中点間を結ぶ直線上に並べられている。 In the configuration example shown in FIG. 2, LED chips 123 are aligned on the straight line connecting the midpoint between the two short sides of the substrate 11. 図2ではLEDチップ123は封止部材151に覆われている。 LED chip 123 in FIG. 2 are covered with the sealing member 151. また、LEDチップ123は、所定個数(たとえば、18個)ずつの複数群(たとえば、3群)に分けられる。 Further, LED chip 123, a predetermined number (e.g., 18) by a plurality of groups (e.g., group 3) fall into. 以下では、各群にG1,G2,G3の符号を付けて区別する(図4、図6(a)参照)。 Hereinafter, to distinguish with the sign of the G1, G2, G3 to each group (see FIG. 4, FIG. 6 (a)). それぞれの群G1,G2,G3を構成するLEDチップ123は直列に接続され、群G1,G2,G3同士は並列に接続される。 LED chips 123 constituting each of the groups G1, G2, G3 are connected in series, the group G1, G2, G3 to each other are connected in parallel. 接続関係の具体例については後述する。 It will be described later examples of the connection relations.

なお、LEDチップ123の個数、群G1,G2,G3の個数、接続関係などの記述は限定する趣旨ではなく、本実施形態で説明する技術の把握が容易になるように、一例として記載している。 The number of LED chips 123, the group G1, G2, G3 number of, the description of such connection relations not intended to limit, as understood in the techniques described in this embodiment is facilitated, described as an example there.

LEDチップ123の構造にはとくに制限はないが、たとえば直方体状に形成され、一面に2つの電極(図示せず)を備え、電極が形成された面の裏面側になる面が基板11に結合される構成が採用される。 There is no particular limitation on the structure of the LED chip 123, for example, is formed in a rectangular parallelepiped shape, provided with two electrodes (not shown) on one side, bonded surface to be on the back side of the surface on which electrodes are formed on the substrate 11 configured to be is adopted. LEDチップ123は横型であることが望ましい。 It is desirable LED chip 123 is horizontal. 基板11に実装されたLEDチップ123には、導電性の第1のワイヤ121あるいは第2のワイヤ122が接続される。 The LED chip 123 mounted on the substrate 11, the first wire 121 or the second wire 122 for conductivity is connected. 第1のワイヤ121あるいは第2のワイヤ122としては、たとえば、金ワイヤが用いられる。 The first wire 121 or the second wire 122, for example, gold wires are used.

基板11において、第1の面の導体層111は、群G1,G2,G3を構成する直列回路(複数個のLEDチップ123を直列に接続した回路)の各一端に接続される2つの領域1111,1112(図5(a)参照)に分割される。 In the substrate 11, the conductive layer 111 of the first surface, the group G1, G2, the series circuits constituting the G3 2 one region connected to one end of each of (a plurality of LED chips 123 circuits connected in series) 1111 is divided into 1112 (see Figure 5 (a)). 導体層111は、領域1111,1112のほかにも複数の領域を備えているが、それらの領域については後述する。 Conductive layer 111 is provided with the plurality of regions to other regions 1111 and 1112 will be described later those areas.

基板11において第1の面は、一部を除いてレジスト層113に覆われる。 The first surface in the substrate 11 is covered with the resist layer 113 except for a part. レジスト層113は、エポキシ樹脂あるいはシリコーン樹脂のような合成樹脂に、酸化チタン(チタン白)、硫酸バリウムのような白色系の粒子状材料を分散させた皮膜であり、比較的高い拡散反射率(たとえば、95%以上)を有している。 Resist layer 113, a synthetic resin such as epoxy resin or silicone resin, titanium oxide (titanium white), a film obtained by dispersing white particulate material such as barium sulfate, a relatively high diffuse reflectance ( for example, it has more than 95%).

レジスト層113は、基板11にレジスト用の液体(レジン)を塗布し、乾燥ないし硬化させることにより形成される。 Resist layer 113, resist the liquid (resin) was applied to the substrate 11, it is formed by drying or curing. レジスト層113は、基板11において、基材110および導体層111を保護する機能と、光の損失を抑制して光を目的の範囲に配光する機能とを付与する。 Resist layer 113 in the substrate 11, for imparting a function to protect the substrate 110 and the conductor layer 111, thereby suppressing the loss of light and a function of light distribution in the desired range of light. また、基板11において、導体層112が形成された面(以下、必要に応じて「第2の面」という)は、略全面に亘ってソルダーレジスト114に覆われ、基材110および導体層112が保護される。 Further, in the substrate 11, the surface conductive layer 112 is formed (hereinafter, referred to as a "second surface" as needed) is covered with a solder resist 114 over substantially the entire surface, the substrate 110 and the conductor layer 112 There are protected. レジスト層113およびソルダーレジスト114は、半田リフローを行うリフロー炉の内部温度では損傷しない材料が選択される。 Resist layer 113 and the solder resist 114 is made of a material not to damage the internal temperature of the reflow furnace to perform soldering reflow is selected.

LEDチップ123は、レジスト層113の表面に固定される。 LED chip 123 is fixed to the surface of the resist layer 113. レジスト層113にLEDチップ123を固定するために、レジスト層113の表面において、LEDチップ123が搭載される部位にダイボンド材115が付けられ、ダイボンド材115を介してレジスト層113にLEDチップ123が結合される。 In order to fix the LED chip 123 to the resist layer 113, the surface of the resist layer 113, the LED chip 123 is die-bonding material 115 is attached to the site to be mounted, the LED chip 123 in the resist layer 113 through the die bonding material 115 It is coupled. ダイボンド材115は、たとえばシリコーンが用いられる。 Die bonding material 115, for example, silicone is used.

各群G1,G2,G3を構成する複数個ずつのLEDチップ123は一列に並び、かつ直列に接続される。 LED chips 123 of each plurality constituting each group G1, G2, G3 are aligned in a row, and are connected in series. 群G1,G2,G3ごとの複数個のLEDチップ123は基板11の長辺に沿う方向の直線上に配置され、さらに、群G1,G2,G3同士も基板11の長辺に沿う方向の直線上に配置される。 A plurality of LED chips 123 of each group G1, G2, G3 are disposed in the direction of the straight line along the long side of the substrate 11, further, the direction of the straight line along the long side of the group G1, G2, G3 to each other even substrate 11 It is placed on top.

基板11には、LEDチップ123と同じ直線上で中間部材13が配置される。 The substrate 11, the intermediate member 13 is arranged on the same straight line as the LED chip 123. 中間部材13は、群G1,G2,G3ごとに2個ずつ設けられ、群G1,G2,G3を構成する複数個のLEDチップ123が並ぶ領域を挟むように配置される(図6(b)参照)。 The intermediate member 13 is provided two on each group G1, G2, G3, is disposed so as to sandwich an area in which a plurality of LED chips 123 constituting a group G1, G2, G3 are arranged (FIG. 6 (b) reference). 言い換えると、2個の中間部材13の間に、複数個ずつのLEDチップ123が配置される。 In other words, between the two intermediate members 13, LED chip 123 of each plurality are arranged. 図6(b)に示す構成例では、1枚の基板11に3個の群G1,G2,G3が形成されているから、合計6個の中間部材13が配置される。 In the configuration example shown in FIG. 6 (b), since three groups of the one substrate 11 G1, G2, G3 are formed, a total of six of the intermediate member 13 is arranged.

中間部材13は、導体層111に電気的に接続される。 The intermediate member 13 is electrically connected to the conductor layer 111. 中間部材13は、図3に示すように、コア131の表面における少なくとも一部が接合層132で覆われている。 The intermediate member 13, as shown in FIG. 3, at least a portion of the surface of the core 131 is covered with the bonding layer 132. コア131は、たとえば、Cu(銅)あるいはW(タングステン)により形成される。 The core 131 is formed by, for example, Cu (copper) or W (tungsten). コア131の形状は任意であるが、直方体状を選択すれば、板材のダイシングを行うだけで、中間部材13を容易に製造することができる。 The shape of the core 131 is arbitrary, by selecting the rectangular parallelepiped, only dicing of the plate material, it is possible to manufacture the intermediate member 13 easily.

接合層132は、Ni/Auなどの2層構造、あるいはNi/Pd/Auなどの3層構造が選択される。 Bonding layer 132, a three-layer structure such as a two-layer structure or Ni / Pd / Au, such as Ni / Au is selected. なお、いうまでもないが、Auは金、Niはニッケル、Pdはパラジウムである。 Needless to say, Au is gold, Ni is nickel, Pd is palladium. Auは、第1のワイヤ121とを容易かつ強固に結合するために選択され、Niは、コア131の材料が接合層132の表面側であるAuに拡散することを防止するために選択される。 Au is selected to easily and firmly couple the first wire 121, Ni is selected to prevent the material of the core 131 is diffused into the Au which is the surface side of the bonding layer 132 . このように、2層構造あるいは3層構造の接合層132を採用することにより、中間部材13と第1のワイヤ121との接合が容易になる上に、接合強度が高くなり、かつコア131の材料が拡散することによる接合層132の酸化が抑制される。 Thus, by employing the bonding layer 132 having a two-layer structure or three-layer structure, on the joint between the intermediate member 13 and the first wire 121 is facilitated, bonding strength becomes high, and the core 131 material oxidation of the bonding layer 132 due to diffusion is suppressed.

なお、接合層132は、コア131の一つの面に形成されていればよいが、第1のワイヤ121が接続される面だけではなく、コア131において基板11と対面する面にも形成されていてもよい。 The bonding layer 132 may be formed on one face of the core 131 but not only the surface of the first wire 121 is connected, are also formed on a surface facing the substrate 11 in the core 131 it may be. 接合層132がコア131の1面に設けられた構成と、2面に形成された構成とのどちらを用いる場合も、コア131となる板材に接合層132を形成した後に、板材のダイシングを行うことにより、中間部材13を製造することが可能である。 Performing configuration and the bonding layer 132 is provided on one surface of the core 131, when using either of the structure formed on two surfaces also after the formation of the bonding layer 132 on the plate material the core 131, the dicing of the plate material by, it is possible to produce the intermediate member 13. すなわち、中間部材13の製造コストの増加が抑制される。 That is, an increase in the manufacturing cost of the intermediate member 13 is suppressed.

なお、板材のダイシングを行ってコア131を製造した後に、接合層132を形成する工程を採用することも可能である。 Incidentally, after producing the core 131 by performing dicing of the plate material, it is also possible to employ a step of forming a bonding layer 132. この場合には、コア131の全面に接合層132を形成することができる。 In this case, it is possible to form the bonding layer 132 on the entire surface of the core 131. 接合層132の形状にかかわらず、コア131は導体であることが望ましい。 Regardless of the shape of the bonding layer 132, it is desirable that the core 131 is conductive.

LEDチップ123は、いわゆるフェイスアップ方式で基板11に取り付けられる。 LED chip 123 is attached to the substrate 11 in a so-called face-up system. すなわち、LEDチップ123は、電極(図示せず)を設けた面が基板11の反対側を向くようにして基板11に取り付けられている。 That, LED chip 123, the electrode surface is provided (not shown) is attached to the substrate 11 so as to face the opposite side of the substrate 11. 群G1,G2,G3の両端部に位置する2個のLEDチップ123、つまり各群G1,G2,G3ごとに2個ずつ設けられた中間部材13に隣接するLEDチップ123は、中間部材13との間で第1のワイヤ121を介して接続される。 Two LED chips 123 positioned at both ends of the group G1, G2, G3, i.e. LED chips 123 adjacent to the intermediate member 13 disposed two on each group G1, G2, G3 includes an intermediate member 13 It is connected via a first wire 121 between. また、LEDチップ123の間は、第2のワイヤ122を介して互いに接続される。 Further, between the LED chips 123 are connected to each other via the second wire 122. つまり、隣接する各一対のLEDチップ123は、第2のワイヤ122によりチップツーチップで接続される。 That is, each pair of LED chips 123 adjacent are connected by the chip-to-chip by a second wire 122.

要するに、複数個のLEDチップ123は、第2のワイヤ122を用いたワイヤボンディングにより直列に接続され、さらに、LEDチップ123を直列に接続した直列回路の両端に第1のワイヤ121を介して中間部材13が接続される。 In short, a plurality of LED chips 123, by wire bonding using a second wire 122 are connected in series, further across the series circuit connected to the LED chips 123 in series via a first wire 121 intermediate member 13 is connected. 言い換えると、中間部材13は、群G1,G2,G3ごとの電極とみなすことができる。 In other words, the intermediate member 13 can be regarded as a group G1, G2, of each G3 electrode.

中間部材13と基板11の導体層111とは導電ペーストを用いて結合される。 The conductor layer 111 of the intermediate member 13 and the substrate 11 are bonded using a conductive paste. つまり、中間部材13は、導電ペースト133を用いることにより、導体層111に対して機械的に固定されかつ電気的に接続される。 That is, the intermediate member 13 by using a conductive paste 133 is mechanically fixed and electrically connected to the conductor layer 111. 導電ペースト133は、望ましくは銀ペーストが採用されるが、銅ペーストなどの他の導電ペースト133を採用することも可能である。 Conductive paste 133 is desirably although silver paste is employed, it is also possible to employ other conductive paste 133, such as a copper paste. 中間部材13を導体層111に結合するために、半田ではなく導電ペースト133を用いていることにより、半田フラックスが飛散することがない。 For coupling the intermediate member 13 to the conductor layer 111, by which using a conductive paste 133 instead of solder, solder flux is prevented from scattering. つまり、LEDチップ123の電極、中間部材13の接合層132などが半田フラックスにより汚染されることがなく、第1のワイヤ121、第2のワイヤ122との接続の信頼性を維持することができる。 That is, it is possible to electrodes of the LED chip 123, such as bonding layer 132 of the intermediate member 13 Without being contaminated by the solder flux, to maintain the first wire 121, the reliability of connection between the second wire 122 .

LEDチップ123は、光を透過させる材料により形成された封止部材151または封止部材152(図8参照)に覆われる。 LED chip 123 is covered with the sealing member 151 or seal member 152 formed of a material that transmits light (see FIG. 8). 封止部材151と封止部材152とは、光が透過する合成樹脂により形成される。 The sealing member 151 and sealing member 152 is formed of a synthetic resin through which light passes.

封止部材151は、LEDチップ123と中間部材13とを、第1のワイヤ121および第2のワイヤ122を含めてまとめて封止する。 The sealing member 151, the LED chip 123 and the intermediate member 13, sealed together including a first wire 121 and second wire 122. 基板11に複数群G1,G2,G3のLEDチップ123が搭載されている場合、封止部材151は、基板11に搭載されたすべての群G1,G2,G3に跨がっていることが望ましい。 If the LED chip 123 of the plurality of groups G1, G2, G3 is mounted on the substrate 11, the sealing member 151 is desirably extends over all of the groups G1, G2, G3 which are mounted on the substrate 11 . ただし、群G1,G2,G3ごとに封止部材151を設けることも可能である。 However, it is also possible to provide a sealing member 151 for each group G1, G2, G3. この構成を採用した場合、LEDチップ123および中間部材13だけではなく、第1のワイヤ121および第2のワイヤ122も封止部材151によって保護される。 When this configuration is employed, not only the LED chip 123 and the intermediate member 13, the first wire 121 and second wire 122 is also protected by the sealing member 151. また、第1のワイヤ121と第2のワイヤ122とが封止部材151で覆われるから、振動などの外的要因によって第1のワイヤ121あるいは第2のワイヤ122が断線する可能性が低減される。 Further, since the first wire 121 and second wire 122 is covered with the sealing member 151, a possibility that the first wire 121 or the second wire 122 is disconnected can be reduced by external factors such as vibration that.

一方、封止部材152は、図8に示すように、中間部材13の間に配置されたLEDチップ123を個々に封止する。 On the other hand, the sealing member 152, as shown in FIG. 8, to seal the LED chip 123 disposed between the intermediate member 13 individually. 中間部材13は、第1のワイヤ121と併せて、LEDチップ123を封止する封止部材152で封止されていてもよい。 The intermediate member 13, together with the first wire 121, the LED chip 123 may be sealed by a sealing member 152 for sealing. また、この構成では、中間部材13は封止されず、LEDチップ123だけが封止されていてもよい。 Further, in this configuration, the intermediate member 13 is not sealed, only the LED chip 123 may be sealed.

封止部材151あるいは封止部材152は、LEDチップ123から放射された光の波長を変換する蛍光材料を含有していてもよい。 Sealing member 151 or seal member 152, may contain a fluorescent material that converts a wavelength of light emitted from the LED chip 123. 蛍光材料は、LEDチップ123から放射された光を、より波長の長い光に変換するのが一般的であるが、より波長の短い光に変換する蛍光材料を用いることも可能である。 Fluorescent material, the light emitted from the LED chip 123, but it is more likely to convert to a long wavelength light, it is also possible to use a fluorescent material that converts the shorter wavelength light.

たとえば、封止部材151あるいは封止部材152から白色光を放射する場合、発光色が青色であるLEDチップ123を用い、蛍光材料に青色を黄色に変換する蛍光材料を用いればよい。 For example, if that emits white light from the sealing member 151 or seal member 152, using the LED chip 123 emitting color is blue, blue color may be used a fluorescent material that converts the yellow fluorescent material. LEDチップ123から放射された光の一部は黄色に変換されるから、青色と黄色との補色関係の混色によって白色光が得られる。 Since a part of light emitted from the LED chip 123 is converted into yellow, white light is obtained by mixing of complementary colors of blue and yellow.

また、紫外線を発光するLEDチップ123を用い、紫外線を赤、緑、青の3色に変換する蛍光材料を用いることも可能である。 Further, an LED chip 123 emits ultraviolet light, ultraviolet light red, green, it is also possible to use a fluorescent material that converts the three colors of blue. この場合、赤、緑、青の光の混色により白色光を得ることが可能である。 In this case, it is possible to obtain red, green, and white light by color mixing blue light. 3色を混合して得られた白色光は、物体色を表現できる範囲が広くなるから演色性が高くなる。 White light obtained by mixing the color 3, color rendering is high because the range that can represent the object color is widened.

本実施形態において、基板11は独立したLEDモジュール101を構成する。 In this embodiment, the substrate 11 constitutes an independent LED module 101. LEDチップ123が搭載された基板11は、独立した光源として用いるための電子部品14を併せて搭載している(図2参照)。 Substrate 11 on which the LED chip 123 is mounted is mounted together electronic components 14 for use as a separate light source (see FIG. 2). この種の電子部品14としては、図4に示すように、たとえば、キャパシタ141とツェナーダイオード142とが用いられる。 The electronic device 14 of this kind, as shown in FIG. 4, for example, a capacitor 141 and zener diode 142 is used. 図示する構成例では、複数個のキャパシタ141が直列に接続された直列回路と、複数個のツェナーダイオード142が直列に接続された直列回路とが、LEDチップ123の直列回路と並列に接続されている。 In the configuration example shown, a series circuit in which a plurality of capacitor 141 are connected in series, and a series circuit in which a plurality of zener diode 142 are connected in series, are connected in parallel with the series circuit of the LED chip 123 there. キャパシタ141は、LEDチップ123の点灯時のちらつき(光量変化)を抑制する。 Capacitor 141 suppresses lit flickering of the LED chips 123 (light amount change). ツェナーダイオード142は、LEDチップ123に加えられる電圧を制限し、LEDチップ123に過大な逆電圧が印加されないように保護する。 Zener diode 142 limits the voltage applied to the LED chip 123, an excessive reverse voltage is protected from being applied to the LED chip 123.

(製造工程) (Manufacturing process)
以下に、図1、図2に示したLEDモジュール101を製造する手順について図5、図6、図7を用いて説明する。 Hereinafter, FIG. 1, FIG. 5, the procedure of manufacturing the LED module 101 shown in FIG. 2, FIG. 6, will be described with reference to FIG. 以下に説明する製造方法は、以下の工程(1)〜工程(5)を主な工程として備える。 Manufacturing method described below includes the following steps (1) to step (5) as the main process.
工程(1):導体層111を露出させる部位P1,P2,P3を除いて導体層111をレジスト層113で覆う。 Step (1): to cover the conductor layer 111 in the resist layer 113 except for the portions P1, P2, P3 to expose the conductive layer 111.
工程(2):導体層111においてレジスト層113から露出する部位P1,P2,P3のうち中間部材13を取り付ける第1の部位P1を除いてフラックスによる保護膜を形成する。 Step (2): Except for the first part P1 for mounting the intermediate member 13 of the sites P1, P2, P3 exposed from the resist layer 113 in the conductive layer 111 forming the protective film by the flux.
工程(3):保護膜の形成後に導体層111が露出する部位のうち第1の部位P1に導電ペースト133を用いて中間部材13を取り付ける。 Step (3): mounting the intermediate member 13 with the conductive paste 133 to the first portion P1 of the site on which the conductor layer 111 after formation of the protective film is exposed.
工程(4):中間部材13を取り付けた後にレジスト層113の表面に素子12をダイボンド材115により搭載する。 Step (4): the elements 12 on the surface of the resist layer 113 after the intermediate member 13 attached to mounting the die-bonding material 115.
工程(5):導体層111において保護膜が形成されている部位P2,P3に半田リフローにより部品(電子部品14、電極用の部品)を結合する。 Step (5): combining the components by solder reflow to the site P2, P3 of the protective film in the conductive layer 111 is formed (electronic component 14, the components of the electrode).

図5、図6は基板11の第1の面を表し、図7は基板11の第2の面を表す。 5 and 6 represent the first surface of the substrate 11, FIG. 7 represents the second surface of the substrate 11. 基板11は、両面に銅箔を設けた、いわゆる両面基板が用いられる。 Substrate 11 is provided with a copper foil on both surfaces, so-called double-sided substrate is used. 図5(a)のように、基板11の第1の面に設けられた導体層111の一部が湿式エッチングにより除去される。 As shown in FIG. 5 (a), the part of the first conductive layer 111 provided on the surface of the substrate 11 is removed by wet etching. また、図7(a)のように、基板11の第2の面に設けられた導体層112の一部が湿式エッチングにより除去される。 Further, as shown in FIG. 7 (a), the part of the conductor layer 112 provided on the second surface of the substrate 11 is removed by wet etching. 導体層111および導体層112は、除去される面積が小さくなるように、直線を組み合わせて領域を区分している。 Conductor layer 111 and the conductor layer 112, so that the area to be removed is reduced, which divides the space by combining straight lines.

図5(a)に示す例では、導体層111は、電子部品14が配置される領域を除いて、6個の領域に分割されている。 In the example shown in FIG. 5 (a), the conductive layer 111 except for the region where the electronic components 14 are arranged, is divided into six regions. すなわち、導体層111は、3個ずつの中間部材13が取り付けられる2つの領域1111,1112と、群G1,G2,G3ごとのLEDチップ123が搭載される3個の島状の領域1113,1114,1115とを備える。 That is, the conductive layer 111 includes two regions 1111 and 1112 where the intermediate member 13 of triplicate attached, three island regions LED chips 123 of each group G1, G2, G3 are mounted 1113 and 1114 , and a 1115. また、導体層111は、基板11の長辺に沿って、基板11のほぼ全長に亘る領域1116を備えている。 The conductor layer 111, along the long side of the substrate 11 has an area 1116 over substantially the entire length of the substrate 11.

基板11の短辺に沿う方向において、領域1113,1114,1115を挟んで領域1116の反対側の部位は、領域1111が大部分を占有しているが、図5(a)における右端部には、領域1112の一部も形成される。 In the direction along the short side of the substrate 11, portions of the opposite region 1116 across the region 1113,1114,1115, although the area 1111 occupies the most part, the right end in FIG. 5 (a) , also formed part of the region 1112. さらに、この部位において、領域1111と領域1112との間には、電子部品14が実装される領域1117が形成される。 Moreover, at this site, between the region 1111 and the region 1112, region 1117 on which an electronic component 14 is mounted is formed.

基板11の長辺に沿う方向において隣り合う各一対の領域1113,1114,1115の間には、領域1111の一部および領域1112の一部が挟まれる。 Between each pair of regions 1113,1114,1115 adjacent in the direction along the long sides of the substrate 11, a part of the portion of the region 1111 and the region 1112 is sandwiched. また、基板11の長辺に沿う方向の一方の端部(図5(a)の左端部)には、領域1111の一部が設けられ、他方の端部(図5(a)の右端部)には、領域1112の一部が設けられる。 Further, the one end portion in the direction along the long sides of the substrate 11 (left end in FIG. 5 (a)), a portion of the region 1111 is provided, the other end (right end in FIGS. 5 (a) ), the part of the region 1112 is provided. 領域1112の一部は、領域1113,1114,1115と領域1116との間の部位にもつながっている。 Part of the region 1112 is also connected to the site between the regions 1113,1114,1115 and region 1116. この部位において、領域1112は、基板11の長辺に沿うほぼ全長に亘って形成されている。 In this site, the region 1112 is formed over substantially the entire length along the long side of the substrate 11.

一方、基板11の第2の面の導体層112は、図7(a)に示すように、基板11の長辺に沿う方向において3分割され、3つの領域1121,1122,1123を形成している。 On the other hand, the conductor layer 112 of the second surface of the substrate 11, as shown in FIG. 7 (a), divided into three in the direction along the long sides of the substrate 11, to form three regions 1121 there. 領域1121,1122,1123は、群G1,G2,G3ごとの接地用(シールド用)および放熱用のパターンとして機能する。 Region 1121 functions as a pattern of the group G1, G2, G3 for each of the ground (shield) and for heat dissipation. また、領域1121,1122,1123は、基材110と導体層111,112との線膨張率の差による加熱時の反り防止にも役立つ。 The region 1121 also helps preventing warpage during heating due to a difference in linear expansion coefficient between the substrate 110 and the conductive layers 111 and 112.

導体層111のエッチング後に、基板11における第1の面は、図5(b)のように、中間部材13を取り付ける部位P1および電子部品14を実装する部位P3と、外部回路に接続するための電極となる部位P2を除いてレジスト層113で覆われる。 After the etching of the conductive layer 111, the first surface of the substrate 11, as in FIG. 5 (b), and part P3 that implement sites P1 and the electronic component 14 attached to the intermediate member 13, for connection to an external circuit except for the portion P2 to be the electrode covered with the resist layer 113. また、基板11における第2の面は、図7(b)のように、全面に亘ってソルダーレジスト114で覆われる。 The second surface of the substrate 11, as in FIG. 7 (b), are covered with a solder resist 114 over the entire surface. すなわち、導体層111を露出させる部位P1,P2,P3を除いて導体層111はレジスト層113で覆われる。 That is, the conductor layer 111 except for the sites P1, P2, P3 to expose the conductive layer 111 is covered with the resist layer 113.

部位P3は後に半田を用いて電子部品14が実装され、また、部位P2は後に半田を用いて電極用の部品が実装される。 Site P3 electronic parts 14 by using a solder is mounted after, also part P2 is part of the electrode by using a solder is mounted later. そこで、半田による接続の信頼性を向上させるために、部位P2,P3にフラックスが塗布される。 Therefore, in order to improve the reliability of the connection by the solder, flux is applied to the site P2, P3. フラックスは、水溶性フラックスであることが望ましい。 Flux is preferably a water-soluble flux. 水溶性フラックスは、たとえば、イミダゾール化合物を主成分とする水溶液であって、半田の濡れ性を向上させ、かつ水洗によって容易に除去することができる。 Water-soluble flux, for example, an aqueous solution containing as a main component an imidazole compound, improve solder wettability, and can be easily removed by water washing.

部位P2,P3に水溶性フラックスが塗布されることにより、部位P2,P3には水溶性フラックスによる保護膜が形成される。 By water-soluble flux is applied to the site P2, P3, the site P2, P3 protective layer according to the water-soluble flux is formed. 保護膜を形成する機能があれば、フラックスは水溶性フラックスではなくてもよい。 If the ability to form a protective film, the flux may not water soluble flux.

水溶性フラックスの塗布後には、中間部材13を搭載する部位P1に、導電ペースト133(図2参照)が転写される。 After the water-soluble flux application, the area P1 to mount the intermediate member 13, conductive paste 133 (see FIG. 2) is transferred. 導電ペースト133を部位P1に適用する場合に、他の部位をマスクして導電ペースト133を塗布することも可能であるが、マスクのためのプロセスが増加するから、スタンプによる転写を行うことが望ましい。 The conductive paste 133 when applied to a site P1, it is also possible to apply the conductive paste 133 by masking the other portions, since the process for the mask is increased, it is desirable to perform transfer by stamping . 導電ペースト133を部位P1に適用した後には、基板11に中間部材13が搭載され、導電ペースト133の硬化のために基板11が加熱される(たとえば、150℃で2時間)。 The conductive paste 133 after application to the area P1, the intermediate member 13 is mounted on the substrate 11, the substrate 11 is heated for curing of the conductive paste 133 (e.g., 2 hours at 0.99 ° C.).

基板11に中間部材13が搭載された後、図6(a)のように、基板11に形成されたレジスト層113の表面において複数個のLEDチップ123を搭載する部位に、それぞれダイボンド材115が転写される。 After the intermediate member 13 is mounted on the substrate 11, as shown in FIG. 6 (a), the site of mounting a plurality of LED chips 123 in the surface of the resist layer 113 formed on the substrate 11, respectively die-bonding material 115 It is transferred. さらに、図6(b)のように、ダイボンド材115が転写された部位に、それぞれLEDチップ123が搭載され、ダイボンド材115の硬化のために基板11が加熱される(たとえば、150℃で2時間)。 Furthermore, as shown in FIG. 6 (b), the site where the die bonding material 115 is transferred, LED chips 123 are mounted respectively, the substrate 11 is heated for curing of the die bonding material 115 (e.g., 2 at 0.99 ° C. time).

ダイボンド材115の硬化後、図6(c)のように、第1のワイヤ121により中間部材13とLEDチップ123とが電気的に接続され、第2のワイヤ122により隣接する各一対のLEDチップ123の間が電気的に接続される。 After curing of the die bonding material 115, as shown in FIG. 6 (c), the intermediate member 13 and the LED chip 123 by the first wire 121 is electrically connected, each pair of LED chips adjacent a second wire 122 123 between are electrically connected. その後、封止部材151のポッティングによって、LEDチップ123と中間部材13と第1のワイヤ121および第2のワイヤ122とがまとめて覆われる。 Thereafter, the potting of the sealing member 151, LED chip 123 and the intermediate member 13 and the first wire 121 and second wire 122 are collectively covered. さらに、封止部材151を硬化させるために基板11が加熱される(たとえば、150℃で2時間)。 Furthermore, the substrate 11 is heated to cure the sealing member 151 (e.g., 2 hours at 0.99 ° C.).

図6は、中間部材13およびLEDチップ123を基板11に搭載するプロセスを示している。 Figure 6 illustrates a process for mounting the intermediate member 13 and the LED chip 123 to the substrate 11. このプロセスでは、導電ペースト133を用いることにより、基板11に対して中間部材13の機械的な固定および電気的な接続が行われている。 In this process, by using a conductive paste 133, mechanical fixation and electrical connection of the intermediate member 13 is made to the substrate 11. また、ダイボンド材115を用いることにより、LEDチップ123の基板11に対する機械的な固定が行われている。 Further, by using the die bonding material 115, mechanical fixing is performed on the substrate 11 of the LED chip 123. これらのプロセスにおいて、導電ペースト133およびダイボンド材115のそれぞれの硬化のために加熱を必要としており、また、封止部材151についても硬化のために加熱を必要としている。 In these processes, it has required heating for each cured conductive paste 133 and the die bonding material 115, also require heating for curing also the sealing member 151.

プロセスを簡単にするために空気雰囲気で加熱を行うことが望ましいが、部位P2,P3における導体層111の酸化を防止することが要求される。 It is preferable to perform the heating in an air atmosphere in order to simplify the process, it is required to prevent oxidation of the conductive layer 111 at the site P2, P3. そのため、本実施形態においては、加熱を要するプロセスの前に、部位P2,P3に水溶性フラックスが塗布されている。 Therefore, in the present embodiment, prior to the process requiring heat, water-soluble flux is applied to the site P2, P3. つまり、水溶性フラックスにより形成される保護膜によって、部位P2,P3において導体層111が空気に触れることがなく、部位P2,P3における導体層111の酸化が防止される。 That is, the protective film formed by the water-soluble flux, the conductor layer 111 at the site P2, P3 are without contact with air, the oxidation of the conductive layer 111 at the site P2, P3 are prevented. つまり、水溶性フラックスにより形成される保護膜は、加熱を伴うプロセスにおいて、半田を適用する部位P2,P3を保護する機能を持つ。 That is, the protective film formed by water-soluble flux, in a process involving heating, having a function of protecting the site P2, P3 applying the solder.

封止部材151が硬化した後には、部位P3にクリーム半田が転写され、電子部品14が基板11に搭載された後に、基板11がリフロー炉に投入され、電子部品14が基板11に実装される。 After sealing member 151 has hardened is cream solder transferred to the site P3, after the electronic component 14 is mounted on the substrate 11, the substrate 11 is put into a reflow furnace, electronic components 14 are mounted on the substrate 11 . つまり、半田リフローによって電子部品14が基板11に実装される。 That is, the electronic component 14 is mounted on the board 11 by solder reflow. 部位P2については、とくに言及していないが、部位P2には、外部回路に接続するための電極用の部品が半田で結合されるか、あるいは外部回路に接続するための接続線が半田で結合される。 The site P2, although not specifically mentioned, in the region P2, binding or parts of electrodes for connection to an external circuit are bonded by solder, or the connection lines for connection to an external circuit by solder It is.

なお、図示例において、中間部品13およびLEDチップ123が封止部材151で覆われる例を用いたが、封止部材152を用いる場合も同様である。 Incidentally, in the illustrated example, the intermediate part 13 and the LED chip 123 using the example covered with the sealing member 151, the same applies to the case of using the sealing member 152.

上述した製造方法は、導電層を保護膜で覆った後に、導電ペーストにより中間部材を取り付ける工程、およびダイボンド材により素子を搭載する工程を備えている。 Manufacturing method described above, after covering the conductive layer with a protective film, and a step of mounting the element by mounting the intermediate member step, and die bonding material using a conductive paste. そのため、導体層において半田リフローにより部品を結合する部位が保護膜に覆われている状態で、導電ペーストおよびダイボンド材の硬化のために基板を加熱される。 Therefore, in a state in which site that binds a component by solder reflow in the conductor layer is covered with the protective film, it is heated to a substrate for curing the conductive paste and die bonding material. つまり、空気中で基板を加熱しても、半田リフローを行う部位が保護され酸化することがないという利点がある。 That is, by heating the substrate in air, there is an advantage that site at which the solder reflow never been protected to oxidation. その上、保護膜は、半田の濡れ性を向上させるために用いるフラックスで形成されているから、工程の増加や材料の増加を伴わないという利点がある。 Moreover, the protective film, from being formed in the flux used for improving the solder wettability, there is an advantage that does not involve an increase in growth and material of step.

上述したように、本実施形態は、基板11の導体層111にLEDチップ123を電気的に接続する構成において、LEDチップ123に第1のワイヤ121を介して接続される中間部材13を介在させている。 As described above, this embodiment, in the construction of electrically connecting the LED chip 123 to the conductor layer 111 of the substrate 11, is interposed an intermediate member 13 connected to the LED chip 123 through a first wire 121 ing. そのため、本実施形態の構成では、ワイヤとの接続を容易にするための接合層132を中間部材13の表面にのみ設ければよく、導体層111にワイヤを直接接続する場合と比べると、1枚の基板についてAu,Niなどの材料の使用量を低減させることができる。 Therefore, in the configuration of the present embodiment, may be provided a bonding layer 132 to facilitate connection of the wire only on the surface of the intermediate member 13, as compared with the case of directly connecting the wire to the conductor layer 111, 1 for substrates Au, it is possible to reduce the amount of materials such as Ni. すなわち、Au,Niのような高価かつ希少な材料の使用量が低減されるから、原材料の確保が容易になり、またコストの低減につながる。 That, Au, because the amount of expensive and rare material, such as Ni is reduced, it becomes easy to secure raw materials, also leads to cost reduction. また仮に、導電等111にワイヤを接合するとすれば、導電層111にワイヤとの接合のための部分メッキを施す必要があるが、本実施形態では、中間部材13を用いるから、部分メッキに関する工程が不要である。 Also if, when the conductive like 111 and bonding the wire, it is necessary to perform partial plating for bonding the wire to the conductive layer 111, but in this embodiment, since using an intermediate member 13, steps involved partial plating is not required.

(実施形態2) (Embodiment 2)
本実施形態は、図9に示すように、実施形態1の構成に対して、LEDチップ123と基板11との間に配置されるサブマウント部材124を付加している。 This embodiment, as shown in FIG. 9, the configuration of the embodiment 1, are added to the sub-mount member 124 which is disposed between the LED chip 123 and the substrate 11. すなわち、LEDチップ123は、サブマウント部材124に搭載される。 That, LED chip 123 is mounted on the sub-mount member 124. サブマウント部材124は、第1層1241と第2層1242とを重ねた2層構造を有している。 The submount member 124 has a two-layer structure in which overlapping the first layer 1241 and second layer 1242. 第1層1241および第2層1242は、それぞれ光が透過するセラミックスを用いて形成されている。 The first layer 1241 and second layer 1242 is formed using a ceramic light respectively transmitted.

サブマウント部材124は、LEDチップ123から放射された光が導入されると、屈折と反射との少なくとも一方を利用して、サブマウント部材124から外部に光を出す機能を有している。 The submount member 124, when the light emitted from the LED chip 123 is introduced, by using at least one of the reflection and refraction, and has a function of emitting light to the outside from the sub-mount member 124. すなわち、サブマウント部材124は、LEDチップ123からサブマウント部材124に導入された光を、LEDチップ123に直接返さず、しかも、基板11にも到達させないように、内部で光の経路を制御するように構成されている。 That is, the sub-mount member 124, the light introduced from the LED chip 123 to the submount member 124, instead of returning directly to the LED chip 123, moreover, so as not to also reach the substrate 11, to control the path of light inside It is configured to. この機能により、LEDチップ123からサブマウント部材124に導入された光は、サブマウント部材124においてLEDチップ123が搭載された面およびサブマウント部材124の側面からサブマウント部材124の外部に取り出される。 This feature light introduced from the LED chip 123 to the submount member 124 is taken out from the LED chip 123 is mounted on the surface and side of the sub-mount member 124 in the sub-mount member 124 to the outside of the sub-mount member 124.

サブマウント部材124は、基板11とLEDチップ123との間で複数層の透光性材料を重ねた多層構造とする。 The submount member 124, a multilayer structure of repeating translucent material more layers between the substrate 11 and the LED chip 123. たとえば、LEDチップ123に近いほうの第2層1242の屈折率が、基板11に近いほうの第1層1241の屈折率よりも大きければ、全反射を利用することによって、LEDチップ123から放射された光の利用率を高めることが可能になる。 For example, the refractive index of the second layer 1242 closer to the LED chip 123 is larger than the refractive index of the first layer 1241 is closer to the substrate 11, by utilizing total reflection, emitted from the LED chip 123 it is possible to increase the utilization ratio of light was. また、第1層1241あるいは第2層1242の内部で光を拡散ないし散乱させる構成を採用することによっても、LEDチップ123から放射された光の利用率を高めることになる。 Further, by inside the first layer 1241 or the second layer 1242 to adopt a configuration to diffuse or scatter light, it will also increase the utilization rate of light emitted from the LED chip 123.

この構成とは逆に、第1層1241の屈折率を第2層1241の屈折率よりも大きくする構成を採用することも可能である。 Contrary to this arrangement, it is also possible to adopt a configuration to increase the refractive index of the first layer 1241 than the refractive index of the second layer 1241. つまり、LEDチップ123からの距離が大きい層ほど屈折率が大きくなるように構成してもよい。 That may be configured such that the distance is large the layer as the refractive index of the LED chip 123 is increased. この場合、LEDチップ123から放射された光は屈折することによって、基板11に到達しにくくなり、サブマウント部材123の側面などから外部に取り出される。 In this case, light emitted from the LED chip 123 by refraction, hardly reach the substrate 11, it is taken out to the outside from the side face and the like of the sub-mount member 123.

また、各層は、LEDチップ123から放射される光の波長域に対する反射率(あるいは透過率)が異なり、LEDチップ123からの距離が大きい層ほど反射率が高く(透過率が低く)なるように構成されていてもよい。 Further, each layer is different reflectance to the wavelength range of light emitted from the LED chip 123 (or transmittance), so that the distance is large the layer higher reflectance from the LED chip 123 is high (low transmittance) it may be configured. つまり、サブマウント部材124において、LEDチップ123に近い部位では反射率が小さく、LEDチップ123から離れるほど反射率が大きくなる構成でもよい。 That is, in the sub-mount member 124, the portion close to the LED chip 123 low reflectivity, may be configured to reflectance increases with increasing distance from the LED chip 123. この構成では、LEDチップ123からサブマウント部材124に入射した光の多くは、サブマウント部材124においてLEDチップ123が搭載されていない部位から外部に取り出されることになる。 In this configuration, many from the LED chip 123 of the light incident on the sub-mount member 124, so that the LED chips 123 in the sub-mount member 124 is taken out from a portion not mounted.

なお、サブマウント部材124は、2層構造に限らず、上述した機能を有するように構成されていれば、3層以上の構造を備えていてもよい。 Incidentally, the sub-mount member 124 is not limited to a two-layer structure, if it is configured to have a function as described above, may comprise 3 or more layers.

本実施形態では、図10(a)のように、ダイボンド材115を基板11に転写した後、図10(b)のように、LEDチップ123ではなくサブマウント部材124が基板11に搭載される。 In the present embodiment, as shown in FIG. 10 (a), the after transferring the die-bonding material 115 on the substrate 11, the sub-mount member 124 rather than the LED chip 123 is mounted on the substrate 11 shown in FIG. 10 (b) . サブマウント部材124が搭載された後には、ダイボンド材115の硬化のために加熱される(たとえば、150℃で2時間)。 After the sub-mount member 124 is mounted is heated for curing of the die bonding material 115 (e.g., 2 hours at 0.99 ° C.). ダイボンド材115の硬化後には、図10(c)のように、サブマウント部材124ごとにダイボンド材116が転写され、さらに、図10(d)のように、サブマウント部材124の上にLEDチップ123が搭載される。 After curing of the die bonding material 115, as shown in FIG. 10 (c), the die bonding material 116 is transferred to each sub-mount member 124, further, as shown in FIG. 10 (d), LED chips on the submount member 124 123 is mounted. LEDチップ123をサブマント部材124に搭載した後は、ダイボンド材116の硬化のために加熱される(たとえば、150℃で2時間)。 After mounting the LED chip 123 to the submount member 124 is heated for curing of the die bonding material 116 (e.g., 2 hours at 0.99 ° C.).

以後は、実施形態1と同様であって、第1のワイヤ121および第2のワイヤ122によるワイヤボンディングを行い、封止部材151(または、封止部材152)によりLEDチップ123が封止される。 Thereafter, a similar to the first embodiment performs the wire bonding of the first wire 121 and second wire 122, LED chip 123 is sealed by a sealing member 151 (or, the sealing member 152) . さらに、半田リフローによって電子部品14が基板11に実装される。 Moreover, the electronic component 14 is mounted on the board 11 by solder reflow.

以上のように、本実施形態は、サブマウント部材124を用いている点を除いて、構成およびプロセスは実施形態1と同様である。 As described above, the present embodiment, except that it uses a sub-mount member 124, the configuration and process are the same as the first embodiment. 実施形態1および実施形態2において説明したLEDモジュール101は、種々の照明装置の光源として用いることが可能である。 LED module 101 described in Embodiment 1 and Embodiment 2 may be used as a light source for various lighting devices. また、上述したLEDモジュール101は、基板11にLEDチップ123を保護するための電子部品14が実装されているから、照明装置の光源として用いる場合に、点灯用の回路を簡略化することが可能である。 Moreover, LED module 101 described above, since the electronic components 14 to protect the LED chip 123 to the substrate 11 is mounted, when used as a light source of an illumination device, it is possible to simplify the circuit for lighting it is. 言い換えると、基板11の枚数を適宜に選択することによって、電力仕様の異なる様々な照明装置に適用可能になる。 In other words, by selecting the number of substrates 11 appropriately, it is applicable to various lighting devices having different power specifications. たとえば、直管型の蛍光ランプに代わるランプを構成する場合に、ワット数に応じて基板11の枚数を選択することにより、各種仕様のランプを構成することが可能である。 For example, when configuring the lamp in place of straight tube fluorescent lamp, by selecting the number of substrates 11 in accordance with the wattage, it is possible to form the lamp of various specifications. 言い換えると、部品の共通化によって、コストの低減につながる可能性がある。 In other words, the common parts, can lead to a reduction in cost.

なお、上述した構成例は、本発明を実現する構成の例であって、発明を限定する趣旨ではなく、本発明の技術的思想を逸脱しない範囲で、様々な変更が可能である。 Note that the configuration example described above is an example of a configuration for realizing the present invention is not intended to limit the invention, without departing from the technical idea of ​​the present invention, various modifications are possible.

10 電気装置 11 基板 12 素子 13 中間部材 14 電子部品(部品) 10 electrical device 11 substrate 12 element 13 intermediate member 14 Electronic components (parts)
111 導体層 113 レジスト層 115 ダイボンド材 121 第1のワイヤ 122 第2のワイヤ 123 LEDチップ 124 サブマウント部材 131 コア 132 接合層 133 導電ペースト 151 封止部材 152 封止部材 111 conductive layer 113 the resist layer 115 a die bond material 121 first wire 122 second wire 123 LED chip 124 sub-mount member 131 core 132 bonding layer 133 conductive paste 151 sealing member 152 sealing member

Claims (10)

  1. 配線用の導体層が形成された基板と、 A substrate conductive layer for wiring is formed,
    前記基板に搭載される素子と、 An element mounted on the substrate,
    前記導体層に電気的に接続され、かつ導電性の第1のワイヤを介して前記素子と電気的に接続される中間部材とを備え、 The electrically connected to the conductor layer, and an intermediate member to which the is element electrically connected through the first wire of electrically conductive,
    前記中間部材は、 Said intermediate member,
    前記導体層に対して固定されるコアと、 A core that is fixed to the conductive layer,
    前記コアの表面における少なくとも一部を覆い前記第1のワイヤと接合される接合層とを備える ことを特徴とする電気装置。 Electrical apparatus characterized by comprising a bonding layer to be joined with at least a portion of the covering the first wire at the surface of the core.
  2. 前記基板は、合成樹脂により形成されている 請求項1記載の電気装置。 The substrate is an electrical device according to claim 1, wherein which is made of synthetic resin.
  3. 前記基板は、前記素子を複数個搭載し、 The substrate, a plurality mounting the element,
    前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、導電性の第2のワイヤを介して互いに電気的に接続されている 請求項1又は2記載の電気装置。 At least in part, the electrical device according to claim 1 or 2, wherein via the second wire electrically conductive are electrically connected to each other of the plurality of the element mounted on the substrate.
  4. 前記コアは、導電ペーストを用いて前記導体層に電気的に接続されている 請求項1〜3のいずれか1項に記載の電気装置。 The core, the electrical device according to any one of claims 1 to 3, which is electrically connected to the conductor layer using a conductive paste.
  5. 前記基板に前記素子とは別に搭載され半田リフローを行うことにより実装される電子部品をさらに備え、 Further comprising an electronic component mounted by performing a solder reflow mounted separately from the element to the substrate,
    前記素子および前記中間部材が前記基板に搭載される前に、前記電子部品を実装する部位にフラックスによる保護膜が形成される 請求項4記載の電気装置。 Before the device and that the intermediate member is mounted on the substrate, electrical apparatus according to claim 4, wherein the protective film by the flux is formed at a portion of mounting the electronic component.
  6. 前記素子は、LEDチップを含み、 The device comprises an LED chip,
    前記基板は、前記素子を複数個搭載し、 The substrate, a plurality mounting the element,
    前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第2のワイヤを介して互いに電気的に接続され、 At least some of the plurality of the element mounted on the substrate is arranged so as to form a row, and via a second wire of electrically conductive are electrically connected to each other,
    光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子と前記中間部材と前記第1のワイヤおよび前記第2のワイヤとをまとめて封止する封止部材がさらに設けられている 請求項1〜5のいずれか1項に記載の電気装置。 Is formed of a synthetic resin through which light passes, and provided with the elements arranged to form a row the intermediate member and the first wire and a sealing member for sealing together and the second wire is further electrical apparatus according to any one of claims 1 to 5 being.
  7. 前記素子は、LEDチップを含み、 The device comprises an LED chip,
    前記基板は、前記素子を複数個搭載し、 The substrate, a plurality mounting the element,
    前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第2のワイヤを介して互いに電気的に接続され、 At least some of the plurality of the element mounted on the substrate is arranged so as to form a row, and via a second wire of electrically conductive are electrically connected to each other,
    光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子を個別に封止する封止部材がさらに設けられている 請求項1〜5のいずれか1項に記載の電気装置。 It is formed of a synthetic resin through which light is transmitted, and electrically according to any one of claims 1 to 5, the sealing member for sealing individual said element disposed so as to form a column is further provided apparatus.
  8. 前記封止部材は、前記LEDチップから放射された光の波長を変換する蛍光材料を含有している 請求項6又は7記載の電気装置。 The sealing member is that of claim 6 or 7 electrical device according containing the fluorescent material that converts a wavelength of light emitted from the LED chip.
  9. 前記素子は、 The element,
    前記LEDチップを搭載し前記LEDチップと前記基板との間に配置され、かつ前記LEDチップから放射される光の配光を制御するサブマウント部材とを備える 請求項6〜8のいずれか1項に記載の電気装置。 The LED chip mounted is disposed between the substrate and the LED chip, and any one of claims 6-8 and a submount member for controlling the light distribution of light emitted from the LED chip electrical apparatus according to.
  10. 請求項1〜9のいずれか1項に記載の電気装置を製造する方法であって、 A method of manufacturing an electrical device according to any one of claims 1-9,
    前記導体層を露出させる部位を除いて前記導体層をレジスト層で覆う工程と、 A step of covering with a resist layer said conductive layer except for the portion for exposing the conductor layer,
    前記導体層においてレジスト層から露出する部位のうち前記中間部材を取り付ける第1の部位を除いてフラックスによる保護膜を形成する工程と、 Forming a protective film by the flux except for the first portion mounting said intermediate member out of a portion exposed from the resist layer in said conductor layer,
    前記保護膜の形成後に前記導体層が露出する部位のうち前記第1の部位に導電ペーストを用いて前記中間部材を取り付ける工程と、 And attaching the intermediate member with a conductive paste to the first portion of the site where the conductor layer after the formation of the protective film is exposed,
    前記中間部材を取り付けた後に保護膜の形成後に前記レジスト層の表面に前記素子をダイボンド材により搭載する工程と、 A step of mounting the die-bonding material of the element on the surface of the resist layer after the formation of the protective film after attaching the intermediate member,
    前記導体層において前記保護膜が形成されている部位に半田リフローにより部品を結合する工程とを備える ことを特徴とする電気装置の製造方法。 Method of manufacturing an electrical device, characterized in that it comprises the step of coupling the component by solder reflow to the site where the protective film is formed in the conductive layer.
JP2013213718A 2013-10-11 2013-10-11 Electric device and manufacturing method of the same Pending JP2015076576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213718A JP2015076576A (en) 2013-10-11 2013-10-11 Electric device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013213718A JP2015076576A (en) 2013-10-11 2013-10-11 Electric device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2015076576A true true JP2015076576A (en) 2015-04-20

Family

ID=53001183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213718A Pending JP2015076576A (en) 2013-10-11 2013-10-11 Electric device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2015076576A (en)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050896A (en) * 1996-05-28 1998-02-20 Denso Corp Manufacture of resin-sealed electronic device
JPH11177129A (en) * 1997-12-16 1999-07-02 Rohm Co Ltd Chip type led, led lamp and led display
JP2001267351A (en) * 2000-03-17 2001-09-28 Fujitsu General Ltd Wire-bonding structure
JP2005109067A (en) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2005209958A (en) * 2004-01-23 2005-08-04 Kyocera Corp Light emitting storage package and light emitting device
JP2006351808A (en) * 2005-06-15 2006-12-28 Matsushita Electric Works Ltd Light emitting device
JP2007059781A (en) * 2005-08-26 2007-03-08 Toyoda Gosei Co Ltd Submount-attached light emitting element and light emitting device
JP2008258336A (en) * 2007-04-04 2008-10-23 Toyoda Gosei Co Ltd Light-emitting device
JP2010510651A (en) * 2006-11-20 2010-04-02 ソウル オプト デバイス カンパニー リミテッド AC-driven light emitting element
US20100101081A1 (en) * 2008-10-28 2010-04-29 Samsung Sdi Co., Ltd. Manufacturing method for protection circuit module of secondary battery
JP2010205787A (en) * 2009-02-27 2010-09-16 Toyoda Gosei Co Ltd Light emitting device, and manufacturing method therefor
JP2010238701A (en) * 2009-03-30 2010-10-21 Panasonic Electric Works Co Ltd Electronic component and lighting device using the same, and luminaire
JP2011009298A (en) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd Light-emitting diode light source device
CN102157507A (en) * 2011-01-25 2011-08-17 北京工业大学 White LED integration module with adjustable color temperature and color rendering indexes
JP2012109521A (en) * 2010-10-19 2012-06-07 Hitachi Chem Co Ltd Led module device and manufacturing method thereof
JP2013004773A (en) * 2011-06-17 2013-01-07 Toshiba Lighting & Technology Corp Light emitter and lighting device
JP2013143559A (en) * 2012-01-13 2013-07-22 Nichia Chem Ind Ltd Light emitting device and lighting device

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050896A (en) * 1996-05-28 1998-02-20 Denso Corp Manufacture of resin-sealed electronic device
JPH11177129A (en) * 1997-12-16 1999-07-02 Rohm Co Ltd Chip type led, led lamp and led display
JP2001267351A (en) * 2000-03-17 2001-09-28 Fujitsu General Ltd Wire-bonding structure
JP2005109067A (en) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2005209958A (en) * 2004-01-23 2005-08-04 Kyocera Corp Light emitting storage package and light emitting device
JP2006351808A (en) * 2005-06-15 2006-12-28 Matsushita Electric Works Ltd Light emitting device
JP2007059781A (en) * 2005-08-26 2007-03-08 Toyoda Gosei Co Ltd Submount-attached light emitting element and light emitting device
JP2010510651A (en) * 2006-11-20 2010-04-02 ソウル オプト デバイス カンパニー リミテッド AC-driven light emitting element
JP2008258336A (en) * 2007-04-04 2008-10-23 Toyoda Gosei Co Ltd Light-emitting device
US20100101081A1 (en) * 2008-10-28 2010-04-29 Samsung Sdi Co., Ltd. Manufacturing method for protection circuit module of secondary battery
JP2010205787A (en) * 2009-02-27 2010-09-16 Toyoda Gosei Co Ltd Light emitting device, and manufacturing method therefor
JP2010238701A (en) * 2009-03-30 2010-10-21 Panasonic Electric Works Co Ltd Electronic component and lighting device using the same, and luminaire
JP2011009298A (en) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd Light-emitting diode light source device
JP2012109521A (en) * 2010-10-19 2012-06-07 Hitachi Chem Co Ltd Led module device and manufacturing method thereof
CN102157507A (en) * 2011-01-25 2011-08-17 北京工业大学 White LED integration module with adjustable color temperature and color rendering indexes
JP2013004773A (en) * 2011-06-17 2013-01-07 Toshiba Lighting & Technology Corp Light emitter and lighting device
JP2013143559A (en) * 2012-01-13 2013-07-22 Nichia Chem Ind Ltd Light emitting device and lighting device

Similar Documents

Publication Publication Date Title
US7670872B2 (en) Method of manufacturing ceramic LED packages
US20070241357A1 (en) LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
US7473933B2 (en) High power LED package with universal bonding pads and interconnect arrangement
JP2010034487A (en) Light-emitting apparatus, surface light source, and method for manufacturing package for light-emitting apparatus
US20070290307A1 (en) Light emitting diode module
US20100051988A1 (en) Light emitting device and method for manufacturing the same
US20130070452A1 (en) Lead frame, wiring board, light emitting unit, and illuminating apparatus
US20110260646A1 (en) Lead frame for light emitting device package, light emitting device package, and illumination apparatus employing the light emitting device package
JP2005158957A (en) Light emitting device
JP2009059883A (en) Light emitting device
JP2006108640A (en) Light emitting device
JP2001044512A (en) Hybrid integrated circuit device
JP2009130299A (en) Light emitting device
JP2008288536A (en) Surface mounting type ceramic substrate
US20100220474A1 (en) Package for light emitting device and method for packaging the same
US20110272716A1 (en) Lead frame for chip package, chip package, package module, and illumination apparatus including chip package module
KR100616692B1 (en) Led package comprising metal substrate and menufacturing method thereof
WO2012050110A1 (en) Led module
JP2004214338A (en) Semiconductor light emitting device
KR101051488B1 (en) The light emitting diode unit manufactured by the manufacturing method and the method of the light emitting diode unit
JP2006303396A (en) Surface-mounting light-emitting device
JP2007329249A (en) Surface-mount light-emitting device and method of manufacturing the same
US20140061684A1 (en) Light-emitting device and method of manufacturing the same
JP2005322937A (en) Semiconductor light emitting device equipped with flexible substrate
US20120286301A1 (en) Led module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314