JP2015046417A - Electric double layer capacitor - Google Patents

Electric double layer capacitor Download PDF

Info

Publication number
JP2015046417A
JP2015046417A JP2013175271A JP2013175271A JP2015046417A JP 2015046417 A JP2015046417 A JP 2015046417A JP 2013175271 A JP2013175271 A JP 2013175271A JP 2013175271 A JP2013175271 A JP 2013175271A JP 2015046417 A JP2015046417 A JP 2015046417A
Authority
JP
Japan
Prior art keywords
double layer
electric double
layer capacitor
outer case
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013175271A
Other languages
Japanese (ja)
Inventor
敦俊 井上
Atsutoshi Inoue
敦俊 井上
季貴 岡本
Suetaka Okamoto
季貴 岡本
亮太 石井
Ryota Ishii
亮太 石井
将行 栗山
Masayuki Kuriyama
将行 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOC CAPACITA CO Ltd
Original Assignee
TOC CAPACITA CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOC CAPACITA CO Ltd filed Critical TOC CAPACITA CO Ltd
Priority to JP2013175271A priority Critical patent/JP2015046417A/en
Publication of JP2015046417A publication Critical patent/JP2015046417A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize an electric double layer capacitor capable of preventing deterioration of volumetric efficiency caused by providing a control substrate, and preventing its deterioration due to heat generation of the control substrate.SOLUTION: The electric double layer capacitor includes a capacitor body 14, an electrolyte, an outer case 12 formed by sealing the peripheral fringe of the opening of a laminate film 22 while having a projecting part 12a for housing the capacitor body 14, and a control substrate 16 controlling voltage of the capacitor body 14. The capacitor body 14 and the electrolyte are sealed in the outer case 12, a positive electrode tab lead 18 and a negative electrode tab lead 20 of the capacitor body 14 are caused to pass through a sealed part 12c of the outer case 12 to lead them out to the outside, and the control substrate 16 is disposed on the upper side of the sealed part 12c of the outer case 12, at the height of the projecting part 12a of the outer case 12 or less.

Description

この発明は、キャパシタ本体と、電解液と、ラミネートフィルムの開口周縁を封止して成る外装ケースと、上記キャパシタ本体の電圧を制御する制御基板を備え、上記キャパシタ本体及び電解液を上記外装ケース内に封入すると共に、上記キャパシタ本体の電極タブリードを外装ケース外に導出して成る電気二重層キャパシタに関する。   The present invention includes a capacitor body, an electrolytic solution, an exterior case formed by sealing the periphery of the opening of the laminate film, and a control board for controlling the voltage of the capacitor body, and the capacitor body and the electrolytic solution are placed in the exterior case. The present invention also relates to an electric double layer capacitor that is sealed inside and leads out the electrode tab lead of the capacitor body to the outside of the outer case.

電気二重層キャパシタは小型で大容量であるが、耐電圧が低く、この耐電圧を超えて使用すると寿命特性が急速に悪化してしまう。このため、複数の電気二重層キャパシタを直列接続して耐電圧を高めたキャパシタ・モジュールを構成し、使用電圧に適合させている(例えば特許文献1参照)。   Although the electric double layer capacitor is small and has a large capacity, its withstand voltage is low, and if it is used beyond this withstand voltage, the life characteristics are rapidly deteriorated. For this reason, a capacitor module in which a withstand voltage is increased by connecting a plurality of electric double layer capacitors in series is adapted to the working voltage (for example, see Patent Document 1).

しかしながら、複数の電気二重層キャパシタを直列接続してキャパシタ・モジュールを構成する場合、各電気二重層キャパシタの電圧が耐電圧を超えない様に、各電気二重層キャパシタの電圧を制御し、その充電状況を監視する機能が必要となる。斯かる電圧制御機能を有する回路を備えたデバイスが制御基板や回路基板等と称されており、キャパシタ・モジュールを構成する各電気二重層キャパシタに取付けられている(例えば、特許文献2及び特許文献3参照)。   However, when a capacitor module is configured by connecting a plurality of electric double layer capacitors in series, the voltage of each electric double layer capacitor is controlled and charged so that the voltage of each electric double layer capacitor does not exceed the withstand voltage. A function to monitor the situation is required. A device having a circuit having such a voltage control function is called a control board, a circuit board, or the like, and is attached to each electric double layer capacitor constituting the capacitor module (for example, Patent Document 2 and Patent Document). 3).

尚、電圧制御機能を有する回路としては、特許文献2に開示されている電圧バランス均等化回路等が該当する。   A circuit having a voltage control function corresponds to a voltage balance equalization circuit disclosed in Patent Document 2.

特開2010−258358号公報JP 2010-258358 A 特開2008−66376号公報JP 2008-66376 A 特開2010−87269号公報JP 2010-87269 A

上記のように、キャパシタ・モジュールを構成する各電気二重層キャパシタに電圧制御機能を有する制御基板を取付けると、制御基板の体積分、電気二重層キャパシタが大型化し、キャパシタ・モジュールの体積効率の低下を招いていた。   As described above, when a control board having a voltage control function is attached to each electric double layer capacitor constituting the capacitor module, the volume of the control board and the electric double layer capacitor are enlarged, and the volume efficiency of the capacitor module is reduced. Was invited.

尚、上記特許文献2は、外装にラミネートフィルムを用いた場合において、正負極の端子32の間に電圧バランス均等化回路35を構成する電子部品(ツェナーダイオードと抵抗)を配置し樹脂製支持体31内に埋め込んだ電気二重層キャパシタ用引出電極複合体を用意し、制御基板の役目を持たすことを意図した技術が開示されている。   In the above-mentioned patent document 2, when a laminate film is used for the exterior, an electronic component (a zener diode and a resistor) constituting the voltage balance equalization circuit 35 is disposed between the positive and negative terminals 32, and a resin support. A technique is disclosed in which an extraction electrode composite for an electric double layer capacitor embedded in 31 is prepared and intended to serve as a control board.

この特許文献2にあっては、電圧バランス均等化回路35がラミネートフィルムより成る外装内に配置される構造である(特許文献2の図7参照)ため、体積効率の低下を抑止することはできるものの、電圧バランス均等化回路35を埋め込んだ樹脂製支持体31とラミネートフィルムとを加熱・加圧して溶着させることを考慮すると、電圧バランス均等化回路35に過大な熱的メカ的ストレスが掛かるものである。   In this Patent Document 2, since the voltage balance equalization circuit 35 is arranged in an exterior made of a laminate film (see FIG. 7 of Patent Document 2), it is possible to suppress a decrease in volume efficiency. However, considering that the resin support 31 in which the voltage balance equalization circuit 35 is embedded and the laminate film are heated and pressurized, the voltage balance equalization circuit 35 is subjected to excessive thermal mechanical stress. It is.

また、高温下での電気二重層キャパシタの使用は劣化が著しく加速されるので非常に好ましくなく、できるだけ低い温度、所謂、常温環境での使用が推奨されている。尚、一般的に推奨される電気二重層キャパシタの使用最高温度は60℃〜70℃とされているが、劣化を極力抑止した長寿命・メンテナンスフリーを目的とした用途では、常温近辺の温度環境に限定して使用されているのが実情である。
電気二重層キャパシタ内部に電圧バランス均等化回路35が埋め込まれている特許文献2の場合、電圧バランス均等化回路35によって電圧バランスを均等化するために、過電圧状態の電気二重層キャパシタのエネルギーを放電し熱に変換して電圧を降下させることになるので、電圧バランス均等化回路35の構成部品が発熱し、電気二重層キャパシタの劣化・寿命性能に影響を与えることとなる。
In addition, the use of an electric double layer capacitor at a high temperature is very undesirable because deterioration is remarkably accelerated, and use in a so-called room temperature environment as low as possible is recommended. In general, the recommended maximum temperature of electric double layer capacitors is 60 ° C to 70 ° C. However, in applications aimed at long life and maintenance-free with minimal deterioration, It is the actual situation that it is used only for.
In the case of Patent Document 2 in which the voltage balance equalization circuit 35 is embedded in the electric double layer capacitor, the voltage balance equalization circuit 35 discharges the energy of the electric double layer capacitor in an overvoltage state in order to equalize the voltage balance. Then, the voltage is lowered by converting it into heat, so that the components of the voltage balance equalization circuit 35 generate heat, which affects the deterioration and life performance of the electric double layer capacitor.

本発明は、上記問題に鑑みてなされたものであり、その目的とするところは、制御基板を設けたことによる体積効率の低下を防止するができると共に、制御基板の発熱による電気二重層キャパシタの劣化を防止することができる電気二重層キャパシタを実現することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to prevent a decrease in volumetric efficiency due to the provision of the control board and to prevent the electric double layer capacitor from being heated by the control board. An object is to realize an electric double layer capacitor capable of preventing deterioration.

上記目的を達成するため、本発明の請求項1に記載の電気二重層キャパシタは、
キャパシタ本体と、電解液と、ラミネートフィルムの開口周縁を封止して成り、上記キャパシタ本体を収納する凸部を有する外装ケースと、上記キャパシタ本体の電圧を制御する制御基板を備え、上記キャパシタ本体及び電解液を上記外装ケース内に封入すると共に、上記キャパシタ本体の電極タブリードを、外装ケースの封止部を貫通させて外部に導出して成る電気二重層キャパシタであって、
上記外装ケースの凸部の高さ以下における、外装ケースの封止部の上側に上記制御基板を配置したことを特徴とする電気二重層キャパシタ。
In order to achieve the above object, an electric double layer capacitor according to claim 1 of the present invention provides:
A capacitor body, an electrolyte, and an outer peripheral case having a convex portion for housing the capacitor body, and a control board for controlling the voltage of the capacitor body, the capacitor body comprising: And the electrolytic solution is enclosed in the outer case, and the electrode tab lead of the capacitor body is led to the outside through the sealing portion of the outer case,
An electric double layer capacitor, wherein the control substrate is arranged above the sealing portion of the outer case below the height of the convex portion of the outer case.

本発明の請求項2に記載の電気二重層キャパシタは、請求項1に記載の電気二重層キャパシタにおいて、
上記制御基板と封止部との間に空間を設けたことを特徴とする。
The electric double layer capacitor according to claim 2 of the present invention is the electric double layer capacitor according to claim 1,
A space is provided between the control substrate and the sealing portion.

本発明の請求項3に記載の電気二重層キャパシタは、請求項1に記載の電気二重層キャパシタにおいて、
上記制御基板と封止部との間に断熱材を配置したことを特徴とする。
The electric double layer capacitor according to claim 3 of the present invention is the electric double layer capacitor according to claim 1,
A heat insulating material is disposed between the control substrate and the sealing portion.

本発明の請求項4に記載の電気二重層キャパシタは、請求項1〜3の何れかに記載の電気二重層キャパシタにおいて、
上記外装ケースの封止部が複数の辺を有しており、
上記電極タブリードが導出されていない辺の封止部を、外装ケースの凸部方向に折り曲げたことを特徴とする。
The electric double layer capacitor according to claim 4 of the present invention is the electric double layer capacitor according to any one of claims 1 to 3,
The sealing part of the outer case has a plurality of sides,
The sealing portion on the side where the electrode tab lead is not led out is bent in the convex direction of the outer case.

本発明に係る請求項1に記載の電気二重層キャパシタは、外装ケースの凸部の高さ以下における、外装ケースの封止部の上側に制御基板を配置したことにより、電気二重層キャパシタの必要体積内に制御基板を納めることができ、体積効率の低下を防止するができる。
また、制御基板が外装ケースの外部に配置されるので、制御基板の熱が外装ケース内部のキャパシタ本体へ伝導することを抑制することができる。
The electric double layer capacitor according to claim 1 of the present invention is required for the electric double layer capacitor by disposing the control board above the sealing portion of the outer case below the height of the convex portion of the outer case. The control board can be accommodated in the volume, and a decrease in volume efficiency can be prevented.
Further, since the control board is disposed outside the outer case, it is possible to suppress the heat of the control board from being conducted to the capacitor body inside the outer case.

請求項2又は請求項3に記載の電気二重層キャパシタの如く、制御基板と封止部との間に空間を設けたり、制御基板と封止部との間に断熱材を配置した場合には、制御基板の熱が外装ケース内部のキャパシタ本体へ伝導することを効果的に抑制することができる。   When the space is provided between the control board and the sealing part or the heat insulating material is disposed between the control board and the sealing part as in the electric double layer capacitor according to claim 2 or claim 3 The heat of the control board can be effectively suppressed from being conducted to the capacitor body inside the outer case.

請求項4に記載の電気二重層キャパシタの如く、外装ケースの封止部が複数の辺を有している場合において、電極タブリードが導出されていない辺の封止部を、外装ケースの凸部方向に折り曲げることにより、外装ケースの外形寸法が小さくなり体積効率を向上させることができる。   When the sealing portion of the outer case has a plurality of sides as in the electric double layer capacitor according to claim 4, the sealing portion on the side from which the electrode tab lead is not led out is a convex portion of the outer case. By bending in the direction, the outer dimensions of the outer case can be reduced and the volume efficiency can be improved.

本発明に係る第1の電気二重層キャパシタを示す平面図The top view which shows the 1st electric double layer capacitor based on this invention 本発明に係る第1の電気二重層キャパシタを示す右側面図The right view which shows the 1st electric double layer capacitor based on this invention 本発明に係る第1の電気二重層キャパシタを示す正面図The front view which shows the 1st electric double layer capacitor which concerns on this invention 本発明に係る第1の電気二重層キャパシタの分解説明図Exploded view of the first electric double layer capacitor according to the present invention 本発明に係る第1の電気二重層キャパシタの組立工程を示す平面説明図Plane explanatory drawing which shows the assembly process of the 1st electric double layer capacitor based on this invention 本発明に係る第1の電気二重層キャパシタの組立工程を示す右側面説明図Explanatory drawing on the right side showing the assembly process of the first electric double layer capacitor according to the present invention 第1の電気二重層キャパシタの変形例を示す右側面図The right view which shows the modification of a 1st electric double layer capacitor 本発明に係る第1のキャパシタモジュールを示す右側面図The right view which shows the 1st capacitor module which concerns on this invention 本発明に係る第1のキャパシタモジュールを示す平面図The top view which shows the 1st capacitor module which concerns on this invention 本発明に係る第2の電気二重層キャパシタを示す平面図The top view which shows the 2nd electric double layer capacitor based on this invention 本発明に係る第2の電気二重層キャパシタを示す右側面図The right view which shows the 2nd electric double layer capacitor based on this invention 本発明に係る第2の電気二重層キャパシタを示す正面図Front view showing a second electric double layer capacitor according to the present invention 本発明に係る第2の電気二重層キャパシタの分解説明図Exploded view of the second electric double layer capacitor according to the present invention 本発明に係る第2の電気二重層キャパシタの組立工程を示す平面説明図Plane explanatory drawing which shows the assembly process of the 2nd electric double layer capacitor based on this invention 本発明に係る第2の電気二重層キャパシタの組立工程を示す右側面説明Right side view showing assembly process of second electric double layer capacitor according to the present invention 本発明に係る第3の電気二重層キャパシタを示す平面図The top view which shows the 3rd electric double layer capacitor based on this invention 本発明に係る第3の電気二重層キャパシタを示す右側面図The right view which shows the 3rd electric double layer capacitor based on this invention 本発明に係る第1の電気二重層キャパシタを示す正面図The front view which shows the 1st electric double layer capacitor which concerns on this invention 本発明に係る第3の電気二重層キャパシタの組立工程を示す平面説明図Plane explanatory drawing which shows the assembly process of the 3rd electric double layer capacitor based on this invention 本発明に係る第3の電気二重層キャパシタの組立工程を示す右側面説明図Right side explanatory drawing showing the assembly process of the third electric double layer capacitor according to the present invention 本発明に係る第2のキャパシタモジュールを示す右側面図The right view which shows the 2nd capacitor module which concerns on this invention 本発明に係る第2のキャパシタモジュールを示す左側面図The left view which shows the 2nd capacitor module which concerns on this invention 本発明に係る第3のキャパシタモジュールを示す平面図The top view which shows the 3rd capacitor module which concerns on this invention 本発明に係る第3のキャパシタモジュールを示す正面図Front view showing a third capacitor module according to the present invention.

以下、図1〜図6に基づき、本発明に係る第1の電気二重層キャパシタ10を説明する。図1は、本発明に係る第1の電気二重層キャパシタ10を示す平面図、図2は同右側面図、図3は同正面図、図4は、第1の電気二重層キャパシタ10の分解説明図、図5は第1の電気二重層キャパシタ10の組立工程を示す平面説明図、図6は同右側面説明図である。   Hereinafter, a first electric double layer capacitor 10 according to the present invention will be described with reference to FIGS. 1 is a plan view showing a first electric double layer capacitor 10 according to the present invention, FIG. 2 is a right side view thereof, FIG. 3 is a front view thereof, and FIG. 4 is an exploded view of the first electric double layer capacitor 10. FIG. 5 is an explanatory plan view, FIG. 5 is an explanatory plan view showing the assembly process of the first electric double layer capacitor 10, and FIG.

図1〜図3に示すように、第1の電気二重層キャパシタ10は、外装ケース12と、キャパシタ本体14と、電解液(図示省略)と、上記キャパシタ本体14の電圧を制御する制御基板16を備え、上記キャパシタ本体14及び電解液を上記外装ケース12内に封入すると共に、上記キャパシタ本体14の電極タブリードとしての正極タブリード18及び負極タブリード20を外装ケース外に導出して成る。尚、図示の便宜上、制御基板16はハッチングを施して示している。
第1の電気二重層キャパシタ10においては、正極タブリード18及び負極タブリード20は同一方向に引き出されている。
As shown in FIGS. 1 to 3, the first electric double layer capacitor 10 includes an outer case 12, a capacitor body 14, an electrolyte (not shown), and a control board 16 that controls the voltage of the capacitor body 14. The capacitor body 14 and the electrolytic solution are sealed in the outer case 12, and the positive electrode tab lead 18 and the negative electrode tab lead 20 as electrode tab leads of the capacitor body 14 are led out of the outer case. For convenience of illustration, the control board 16 is shown hatched.
In the first electric double layer capacitor 10, the positive electrode tab lead 18 and the negative electrode tab lead 20 are drawn out in the same direction.

キャパシタ本体14は、図示は省略するが、アルミニウム等の低電気抵抗の導電材の両面に正極活物質層を形成して成る正極集電体と、アルミニウム等の低電気抵抗の導電材の両面に負極活物質層を形成して成る負極集電体とをセパレータを介して交互に積層、又は積層巻回して成り、上記正極集電体に正極タブリード18が接続されると共に、負極集電体に負極タブリード20が接続されるものである。
尚、上記正極活物質層及び負極活物質層は、例えば、活性炭を主原料とし、これにカーボンブラック等の導電助剤及びポリテトラフルオロエチレン等のバインダを添加して構成することができる。
Although not shown, the capacitor body 14 has a positive electrode current collector formed by forming a positive electrode active material layer on both surfaces of a low electric resistance conductive material such as aluminum, and both surfaces of a low electric resistance conductive material such as aluminum. A negative electrode current collector formed by forming a negative electrode active material layer is alternately laminated or wound around a separator, and a positive electrode tab lead 18 is connected to the positive electrode current collector. The negative electrode tab lead 20 is connected.
The positive electrode active material layer and the negative electrode active material layer can be constituted by, for example, using activated carbon as a main raw material, and adding a conductive assistant such as carbon black and a binder such as polytetrafluoroethylene to this.

図4〜図6に示すように、第1の電気二重層キャパシタ10は、略直方体状のキャパシタ本体14を下側に配置したラミネートフィルム22上に載置すると共に、上側に配置したラミネートフィルム22で包み、その後、正極タブリード18及び負極タブリード20が上下のラミネートフィルム22間を通過して外部へ導出した状態で、ラミネートフィルム22の4辺の開口周縁を溶着・封止することにより外装ケース12を構成している。電解液は、ラミネートフィルム22の3辺の開口周縁を溶着・封止した後、残り1辺の開口部から充填し、その後、残り1辺の開口周縁を溶着・封止すれば良い。
尚、外装ケース12は、収納するキャパシタ本体14の形状に略対応した凸部12aを有することとなる。
As shown in FIGS. 4 to 6, the first electric double layer capacitor 10 has a substantially rectangular parallelepiped capacitor body 14 placed on a laminate film 22 disposed on the lower side and a laminate film 22 disposed on the upper side. Then, with the positive electrode tab lead 18 and the negative electrode tab lead 20 passing between the upper and lower laminate films 22 and leading out to the outside, the outer peripheral case 12 is welded and sealed at the four peripheral edges of the laminate film 22. Is configured. The electrolytic solution may be formed by welding and sealing the opening periphery of the three sides of the laminate film 22 and then filling from the opening of the remaining one side, and then welding and sealing the opening periphery of the remaining one side.
The outer case 12 has a convex portion 12a substantially corresponding to the shape of the capacitor main body 14 to be accommodated.

図5及び図6において、図示の便宜上ハッチングを施して示した12b,12cは外装ケース12周縁の封止部であり、この内、12bは折り曲げ可能な封止部、12cは折り曲げ不可能な封止部である。
すなわち、正極タブリード18及び負極タブリード20の導出されている1辺が折り曲げ不可能な封止部12cであり、それ以外の3辺が折り曲げ可能な封止部12bである。
In FIGS. 5 and 6, 12b and 12c shown by hatching for convenience of illustration are sealing portions on the periphery of the outer case 12, of which 12b is a foldable sealing portion and 12c is a non-foldable sealing portion. It is a stop.
That is, one side from which the positive electrode tab lead 18 and the negative electrode tab lead 20 are led out is a non-bendable sealing portion 12c, and the other three sides are a bendable sealing portion 12b.

正極タブリード18及び負極タブリード20は、キャパシタ本体14の正極集電体及び負極集電体と接続しているので、正極タブリード18及び負極タブリード20が導出されている封止部12cを折り曲げると、正極集電体及び負極集電体が引っ張られて、正負極の集電体が正対する位置関係が変位し、静電容量の減少や電極間の短絡不良が発生するため、折り曲げることができないのである。   Since the positive electrode tab lead 18 and the negative electrode tab lead 20 are connected to the positive electrode current collector and the negative electrode current collector of the capacitor body 14, when the sealing portion 12c from which the positive electrode tab lead 18 and the negative electrode tab lead 20 are led is bent, the positive electrode tab lead 18 and the negative electrode tab lead 20 The current collector and the negative electrode current collector are pulled, and the positional relationship between the positive and negative current collectors is displaced, resulting in a decrease in capacitance and a short circuit failure between the electrodes, so that it cannot be bent. .

一方、正極タブリード18及び負極タブリード20が導出されていない封止部12bは折り曲げてもキャパシタ本体14に悪影響を与えることがないため折り曲げ可能である。
因みに、封止部12b,12cの幅は通常、5mm〜15mm程度であり、幅が広ければ広い程、水分の透過率が低くなり耐湿性が向上するが、コストやスペースの関係から10mm程度が一般的である。
On the other hand, the sealing portion 12b from which the positive electrode tab lead 18 and the negative electrode tab lead 20 are not led out can be bent because it does not adversely affect the capacitor body 14 even if it is bent.
Incidentally, the width of the sealing portions 12b and 12c is usually about 5 mm to 15 mm, and the wider the width, the lower the moisture permeability and the moisture resistance. It is common.

図1〜図3に示すように、第1の電気二重層キャパシタ10にあっては、折り曲げ可能な封止部12b(図5参照)を、外装ケース12の凸部12a方向に折り曲げて成り、この結果、外装ケース12の外形寸法が小さくなり体積効率が向上する。
尚、折り曲げた封止部12bが元の状態に復元しないよう、例えば絶縁性接着剤等を用いて折り曲げた封止部12bを固定すれば良い。
As shown in FIGS. 1 to 3, the first electric double layer capacitor 10 is formed by bending a foldable sealing portion 12 b (see FIG. 5) in the direction of the convex portion 12 a of the exterior case 12, As a result, the outer dimension of the outer case 12 is reduced and the volume efficiency is improved.
Note that the bent sealing portion 12b may be fixed using, for example, an insulating adhesive so that the bent sealing portion 12b is not restored to the original state.

また、図1〜図3に示すように、外装ケース12の凸部12aの高さ以下における、折り曲げ不可能な封止部12cの上側に、上記正極タブリード18及び負極タブリード20と電気的に接続される制御基板16が配置されている。すなわち、該制御基板16は、正極タブリード18及び負極タブリード20に、下端部が接続されている薄い金属板より成る配線部材24,24の上端部と接続されており、所定の空間26を設けた状態で封止部12cの上側に配置されている(図2参照)。
尚、配線部材24,24は上記した金属板に限らず、電線でも良いが、後述するキャパシタモジュール制作時における複数の第1の電気二重層キャパシタ10同士の接続構造を考慮すると金属板が好ましい。
As shown in FIGS. 1 to 3, the positive electrode tab lead 18 and the negative electrode tab lead 20 are electrically connected to the upper side of the non-bendable sealing portion 12 c below the height of the convex portion 12 a of the outer case 12. A control board 16 is arranged. That is, the control board 16 is connected to the positive electrode tab lead 18 and the negative electrode tab lead 20 with the upper ends of the wiring members 24, 24 made of a thin metal plate to which the lower ends are connected, and provided with a predetermined space 26. In the state, it is arranged above the sealing portion 12c (see FIG. 2).
The wiring members 24, 24 are not limited to the above-described metal plates, but may be wires, but metal plates are preferable in consideration of the connection structure between the plurality of first electric double layer capacitors 10 at the time of capacitor module production described later.

上記制御基板16は、第1の電気二重層キャパシタ10の電圧が耐電圧を超えない様に、第1の電気二重層キャパシタ10の電圧を制御し、その充電状況を監視するデバイスであり、例えば、ツェナーダイオードと抵抗で構成された電圧バランス均等化回路等を備えるものである。   The control board 16 is a device that controls the voltage of the first electric double layer capacitor 10 and monitors its charging state so that the voltage of the first electric double layer capacitor 10 does not exceed the withstand voltage. A voltage balance equalizing circuit composed of a Zener diode and a resistor is provided.

而して、外装ケース12の凸部12aの高さ(通常10mm程度)分迄の封止部12cの上側の空間は、第1の電気二重層キャパシタ10の必要体積に影響を与えないスペースである。
本発明の第1の電気二重層キャパシタ10にあっては、外装ケース12の凸部12aの高さ以下における、封止部12cの上側に制御基板16を配置したことにより、第1の電気二重層キャパシタ10の必要体積内に制御基板16を納めることができ、体積効率の低下を防止するができる。
また、制御基板16と封止部12cとの間に空間26を設けているので、制御基板16の熱が外装ケース12内部のキャパシタ本体14へ伝導することが効果的に抑制され、制御基板16の発熱による第1の電気二重層キャパシタ10の劣化を防止することができる。
Thus, the space above the sealing portion 12c up to the height of the convex portion 12a (usually about 10 mm) of the outer case 12 is a space that does not affect the required volume of the first electric double layer capacitor 10. is there.
In the first electric double layer capacitor 10 of the present invention, the control board 16 is arranged on the upper side of the sealing portion 12c below the height of the convex portion 12a of the outer case 12, so that the first electric double layer capacitor 10 is provided. The control board 16 can be accommodated in the required volume of the multilayer capacitor 10, and a decrease in volume efficiency can be prevented.
Further, since the space 26 is provided between the control board 16 and the sealing portion 12c, the heat of the control board 16 is effectively suppressed from being conducted to the capacitor body 14 inside the outer case 12, and the control board 16 It is possible to prevent the first electric double layer capacitor 10 from being deteriorated due to the heat generation.

尚、図示は省略するが、制御基板16と封止部12cとの間に空間26を設けることなく、封止部12c上に直接、制御基板16を配置しても良い。この場合であっても、上記特許文献2と異なり、制御基板16が外装ケース12の外部に配置されることになるので、制御基板16の熱が外装ケース12内部のキャパシタ本体14へ伝導することを抑制する効果を奏するものである。   Although illustration is omitted, the control substrate 16 may be disposed directly on the sealing portion 12c without providing the space 26 between the control substrate 16 and the sealing portion 12c. Even in this case, unlike the above-mentioned Patent Document 2, since the control board 16 is arranged outside the outer case 12, the heat of the control board 16 is conducted to the capacitor body 14 inside the outer case 12. The effect which suppresses is shown.

また、上記第1の電気二重層キャパシタ10の変形例を示す図7の如く、制御基板16と封止部12cとの間に、図示の便宜上ハッチングを施して示す断熱材28を介在させても良く、この場合も、制御基板16と封止部12cとの間に空間26を設けた場合と同様に、制御基板16の熱が外装ケース12内部のキャパシタ本体14へ伝導することが抑制され、制御基板16の発熱による第1の電気二重層キャパシタ10の劣化を防止することができる。
上記断熱材28は、例えば、セルロースファイバー、ガラスウール、発泡シリコン等で構成することができる。
Further, as shown in FIG. 7 showing a modified example of the first electric double layer capacitor 10, a heat insulating material 28 shown by hatching for convenience of illustration may be interposed between the control board 16 and the sealing portion 12c. In this case, as in the case where the space 26 is provided between the control board 16 and the sealing portion 12c, the heat of the control board 16 is suppressed from being conducted to the capacitor body 14 inside the exterior case 12, Deterioration of the first electric double layer capacitor 10 due to heat generation of the control board 16 can be prevented.
The heat insulating material 28 can be composed of, for example, cellulose fiber, glass wool, foamed silicon, or the like.

尚、上記において、制御基板16の発熱による第1の電気二重層キャパシタ10の劣化をより一層防止する観点から、制御基板16に放熱板(図示省略)を取付ける構造としても良い。   In the above, a structure in which a heat radiating plate (not shown) is attached to the control board 16 from the viewpoint of further preventing the deterioration of the first electric double layer capacitor 10 due to heat generation of the control board 16 may be adopted.

図8は、上記第1の電気二重層キャパシタ10を複数個(6個)直列接続して構成した第1のキャパシタモジュール30を示す右側面図、図9は同平面図である。
複数個の第1の電気二重層キャパシタ10を直列接続する場合、上下に積層された一方の第1の電気二重層キャパシタ10の正極タブリード18と、他方の第1の電気二重層キャパシタ10の負極タブリード20とを接続する必要がある。
8 is a right side view showing a first capacitor module 30 formed by connecting a plurality (six) of the first electric double layer capacitors 10 in series, and FIG. 9 is a plan view thereof.
When a plurality of first electric double layer capacitors 10 are connected in series, the positive electrode tab lead 18 of one of the first electric double layer capacitors 10 stacked one above the other and the negative electrode of the other first electric double layer capacitor 10 It is necessary to connect the tab lead 20.

このため、図8に示すように、一対の第1の電気二重層キャパシタ10aと10b、10cと10d、10eと10fの底面同士を重ね合わせて3個の組体を構成すると共に、これら組体を上下に積層している。
各組体を構成する第1の電気二重層キャパシタ10a,10c,10eの正極タブリード18と、第1の電気二重層キャパシタ10b,10d,10fの負極タブリード20は近接配置されているので、伸ばした状態で重ね合わせて接続した後、90度下方へ折り曲げている。
For this reason, as shown in FIG. 8, the bottom surfaces of the pair of first electric double layer capacitors 10a and 10b, 10c and 10d, and 10e and 10f are overlapped to form three assemblies. Are stacked one above the other.
Since the positive electrode tab lead 18 of the first electric double layer capacitors 10a, 10c and 10e and the negative electrode tab lead 20 of the first electric double layer capacitors 10b, 10d and 10f constituting each assembly are arranged close to each other, they are stretched. After overlapping and connecting in a state, it is bent 90 degrees downward.

一方、第1の電気二重層キャパシタ10b,10dの正極タブリード18と、第1の電気二重層キャパシタ10c,10eの負極タブリード20は、外装ケース12の凸部12aの存在により距離が離れているので、上側に配置されている第1の電気二重層キャパシタ10b,10dの正極タブリード18を90度下方へ折り曲げると共に、下側に配置されている第1の電気二重層キャパシタ10c,10eの負極タブリード20を90度上方へ折り曲げて、両タブリート18,20の先端を重ね合わせた状態で接続している。尚、凸部12aの高さが大きく、両タブリート18,20を折り曲げた状態でも長さが不足する場合には、継手を介して両タブリート18,20を接続すれば良い。   On the other hand, the positive electrode tab lead 18 of the first electric double layer capacitors 10b and 10d and the negative electrode tab lead 20 of the first electric double layer capacitors 10c and 10e are separated from each other due to the presence of the convex portion 12a of the outer case 12. The positive electrode tab leads 18 of the first electric double layer capacitors 10b, 10d arranged on the upper side are bent 90 degrees downward, and the negative electrode tab leads 20 of the first electric double layer capacitors 10c, 10e arranged on the lower side are bent. Is bent 90 degrees upward, and the ends of both tablets 18 and 20 are connected in a superposed state. In the case where the height of the convex portion 12a is large and the length is insufficient even when both the tablets 18 and 20 are bent, the both tablets 18 and 20 may be connected via a joint.

本発明に係る第1の電気二重層キャパシタ10は、上記した通り、外装ケース12の凸部12aの高さ以下における、封止部12cの上側に制御基板16を配置したことにより、第1の電気二重層キャパシタ10の必要体積内に制御基板16を納めることができるようになっているので、斯かる第1の電気二重層キャパシタ10を複数個(6個)直列接続して第1のキャパシタモジュール30を構成した場合にあっても、キャパシタモジュールとして必要な体積は、モジュールを構成する第1の電気二重層キャパシタ10の合計体積と同じであり、体積効率が極めて高いものである。   As described above, the first electric double layer capacitor 10 according to the present invention has the first control board 16 disposed above the sealing portion 12c below the height of the convex portion 12a of the outer case 12. Since the control board 16 can be accommodated in the required volume of the electric double layer capacitor 10, a plurality of (six) such first electric double layer capacitors 10 are connected in series to form the first capacitor. Even when the module 30 is configured, the volume necessary for the capacitor module is the same as the total volume of the first electric double layer capacitors 10 constituting the module, and the volume efficiency is extremely high.

図10は、本発明に係る第2の電気二重層キャパシタ50を示す平面図、図11は同右側面図、図12は同正面図、図13は、第2の電気二重層キャパシタ50の分解説明図、図14は第1の電気二重層キャパシタ10の組立工程を示す平面説明図、図15は同右側面説明図である。   10 is a plan view showing a second electric double layer capacitor 50 according to the present invention, FIG. 11 is a right side view thereof, FIG. 12 is a front view thereof, and FIG. 13 is an exploded view of the second electric double layer capacitor 50. FIG. 14 is an explanatory plan view, FIG. 14 is an explanatory plan view showing the assembly process of the first electric double layer capacitor 10, and FIG.

本発明に係る第2の電気二重層キャパシタ50は、外装ケース52以外の構造は、上記第1の電気二重層キャパシタ10と実質的に同一である。
この第2の電気二重層キャパシタ50は、図13に示すように、1枚の矩形状のラミネートフィルム54を折り曲げてキャパシタ本体14を包み、その後、正極タブリード18及び負極タブリード20が上下のラミネートフィルム22間を通過して外部へ導出した状態で、ラミネートフィルム22の3辺の開口周縁を溶着・封止することにより外装ケース52を構成している。
The structure of the second electric double layer capacitor 50 according to the present invention is substantially the same as that of the first electric double layer capacitor 10 except for the outer case 52.
As shown in FIG. 13, the second electric double layer capacitor 50 folds a rectangular laminate film 54 to wrap the capacitor body 14, and then the positive tab lead 18 and the negative tab lead 20 are upper and lower laminate films. The exterior case 52 is configured by welding and sealing the opening rims of the three sides of the laminate film 22 in a state of passing between 22 and leading out to the outside.

第2の電気二重層キャパシタ50は、1枚の矩形状のラミネートフィルム54を用いて外装ケース52を構成した結果、図14及び図15に示すように、3辺が外装ケース52周縁の封止部となり、正極タブリード18及び負極タブリード20の導出されている1辺が折り曲げ不可能な封止部52c、それ以外の2辺が折り曲げ可能な封止部52bである。   In the second electric double layer capacitor 50, the outer case 52 is formed by using one rectangular laminate film 54. As a result, as shown in FIGS. One side where the positive electrode tab lead 18 and the negative electrode tab lead 20 are led out is a non-bendable sealing portion 52c, and the other two sides are a bending portion 52b.

図10〜図12に示すように、第2の電気二重層キャパシタ50にあっては、折り曲げ可能な封止部52b(図14参照)を、外装ケース52の凸部52a方向に折り曲げて成り、この結果、外装ケース52の外形寸法が小さくなり体積効率が向上する。   As shown in FIGS. 10 to 12, the second electric double layer capacitor 50 is formed by bending a foldable sealing portion 52b (see FIG. 14) in the direction of the convex portion 52a of the outer case 52, As a result, the outer dimension of the outer case 52 is reduced and the volume efficiency is improved.

本発明の第2の電気二重層キャパシタ50も、上記第1の電気二重層キャパシタ10と同じく、外装ケース52の凸部52aの高さ以下における、封止部52cの上側に制御基板16を配置したことにより、第2の電気二重層キャパシタ50の必要体積内に制御基板16を納めることができ、体積効率の低下を防止するができる。
また、制御基板16と封止部52cとの間に空間26を設けているので、制御基板16の熱が外装ケース52内部のキャパシタ本体14へ伝導することが効果的に抑制され、制御基板16の発熱による第2の電気二重層キャパシタ50の劣化を防止することができる。
Similarly to the first electric double layer capacitor 10, the second electric double layer capacitor 50 of the present invention also has a control board 16 disposed above the sealing portion 52c below the height of the convex portion 52a of the outer case 52. As a result, the control board 16 can be accommodated in the required volume of the second electric double layer capacitor 50, and a decrease in volume efficiency can be prevented.
In addition, since the space 26 is provided between the control board 16 and the sealing portion 52c, the heat of the control board 16 is effectively suppressed from being conducted to the capacitor body 14 inside the outer case 52, and the control board 16 It is possible to prevent the deterioration of the second electric double layer capacitor 50 due to the heat generation.

図16は、本発明に係る第3の電気二重層キャパシタ60を示す平面図、図17は同右側面図、図18は同正面図、図19は第3の電気二重層キャパシタ60の組立工程を示す平面説明図、図20は同右側面説明図である。   16 is a plan view showing a third electric double layer capacitor 60 according to the present invention, FIG. 17 is a right side view thereof, FIG. 18 is a front view thereof, and FIG. 19 is an assembly process of the third electric double layer capacitor 60. FIG. 20 is an explanatory diagram on the right side.

本発明に係る第3の電気二重層キャパシタ60は、上記第1の電気二重層キャパシタ10及び第2の電気二重層キャパシタ50と異なり、外装ケース62から導出する正極タブリード64及び負極タブリード66の導出方向が正反対であり、図16に示すように、正極タブリード64は右方向、負極タブリード66は左方向へ導出して成る。   The third electric double layer capacitor 60 according to the present invention differs from the first electric double layer capacitor 10 and the second electric double layer capacitor 50 in that the positive electrode tab lead 64 and the negative electrode tab lead 66 derived from the outer case 62 are derived. As shown in FIG. 16, the positive electrode tab lead 64 is led out in the right direction, and the negative electrode tab lead 66 is led out in the left direction.

図19及び図20に示すように、正極タブリード64及び負極タブリード66が導出されている2辺は折り曲げ不可能な封止部62cと成されており、それ以外の2辺が折り曲げ可能な封止部62bと成されている。   As shown in FIGS. 19 and 20, the two sides from which the positive electrode tab lead 64 and the negative electrode tab lead 66 are led out form a non-bendable sealing portion 62 c, and the other two sides can be bent. A portion 62b is formed.

図16〜図18に示すように、第3の電気二重層キャパシタ60にあっては、折り曲げ可能な封止部62bを、外装ケース62の凸部62a方向に折り曲げて成り、この結果、外装ケース62の外形寸法が小さくなり体積効率が向上している。   As shown in FIGS. 16 to 18, in the third electric double layer capacitor 60, a foldable sealing portion 62b is bent in the direction of the convex portion 62a of the outer case 62, and as a result, the outer case is formed. The external dimensions of 62 are reduced and the volume efficiency is improved.

また、外装ケース62の凸部62aの高さ以下における、正極タブリード64が導出された辺における封止部62cの上側に、上記正極タブリード64及び負極タブリード66と電気的に接続される制御基板68が配置されている。   Further, a control board 68 electrically connected to the positive electrode tab lead 64 and the negative electrode tab lead 66 on the upper side of the sealing portion 62c on the side where the positive electrode tab lead 64 is led out below the height of the convex portion 62a of the outer case 62. Is arranged.

すなわち、上記制御基板68は、正極タブリード64に下端部が接続されている薄い金属板より成る板状の第1の配線部材70の上端部と接続され、また、一端が負極タブリード66に接続されると共に、他端が封止部62b,62cを経由して正極タブリード64の近傍迄延設されている薄い金属板より成る第2の配線部材72の上端部と接続されており、所定の空間26を設けた状態で封止部62cの上側に配置されている(図16及び図17参照)。   That is, the control board 68 is connected to the upper end portion of a plate-like first wiring member 70 made of a thin metal plate whose lower end portion is connected to the positive electrode tab lead 64, and one end is connected to the negative electrode tab lead 66. And the other end is connected to the upper end portion of the second wiring member 72 made of a thin metal plate extending to the vicinity of the positive electrode tab lead 64 via the sealing portions 62b and 62c, and has a predetermined space. It is arranged on the upper side of the sealing part 62c in a state where 26 is provided (see FIGS. 16 and 17).

上記第2の配線部材72は、経由する封止部62b,62cの形状に合わせて金属板を型抜きして封止部62b,62cに貼り付けたり、或いは、所定幅の長尺な金属板を、経由する封止部62b,62cの形状に合うように折り曲げて用いても良い。第2の配線部材72を、外装ケース62の封止部62b,62cを経由させて配線することにより、第2の配線部材72を配置するために必要とする体積を小さくすることができる。   The second wiring member 72 is formed by punching a metal plate in accordance with the shape of the sealing portions 62b and 62c that are routed and pasting the metal plate on the sealing portions 62b and 62c, or a long metal plate having a predetermined width. May be bent and used so as to match the shape of the sealing portions 62b and 62c that pass therethrough. By wiring the second wiring member 72 via the sealing portions 62b and 62c of the outer case 62, the volume required for arranging the second wiring member 72 can be reduced.

本発明の第3の電気二重層キャパシタ60も、上記第1の電気二重層キャパシタ10と同じく、外装ケース62の凸部62aの高さ以下における、封止部62cの上側に制御基板68を配置したことにより、第3の電気二重層キャパシタ60の必要体積内に制御基板68を納めることができ、体積効率の低下を防止するができる。
また、制御基板68と封止部62cとの間に空間26を設けているので、制御基板68の熱が外装ケース62内部のキャパシタ本体14へ伝導することが効果的に抑制され、制御基板16の発熱による第3の電気二重層キャパシタ60の劣化を防止することができる。
Similarly to the first electric double layer capacitor 10, the third electric double layer capacitor 60 of the present invention also has a control board 68 disposed above the sealing portion 62c below the height of the convex portion 62a of the outer case 62. As a result, the control board 68 can be accommodated in the required volume of the third electric double layer capacitor 60, and a decrease in volume efficiency can be prevented.
Further, since the space 26 is provided between the control board 68 and the sealing portion 62c, the heat of the control board 68 is effectively suppressed from being conducted to the capacitor body 14 inside the outer case 62, and the control board 16 It is possible to prevent the third electric double layer capacitor 60 from being deteriorated due to the heat generation.

図21〜図24は、上記第3の電気二重層キャパシタ60を複数個(6個)直列接続して構成した第2のキャパシタモジュール80を示すものであり、図21は右側面図、図22は左側面図、図23は平面図、図24は正面図である。   FIGS. 21 to 24 show a second capacitor module 80 configured by connecting a plurality (six) of the third electric double layer capacitors 60 in series. FIG. 21 is a right side view, FIG. Is a left side view, FIG. 23 is a plan view, and FIG. 24 is a front view.

複数個の第3の電気二重層キャパシタ60を直列接続する場合、上下に積層された一方の第3の電気二重層キャパシタ60の正極タブリード64と、他方の第3の電気二重層キャパシタ60の負極タブリード20とを接続する必要がある。   When a plurality of third electric double layer capacitors 60 are connected in series, the positive electrode tab lead 64 of one third electric double layer capacitor 60 and the negative electrode of the other third electric double layer capacitor 60 stacked one above the other. It is necessary to connect the tab lead 20.

このため、図21及び図22に示すように、一対の第3の電気二重層キャパシタ60aと60b、60cと60d、60eと60fを、正極タブリード64と負極タブリード20が反対側に配される状態で、底面同士を重ね合わせて3個の組体を構成すると共に、これら組体を上下に積層している。   Therefore, as shown in FIGS. 21 and 22, a pair of third electric double layer capacitors 60a and 60b, 60c and 60d, and 60e and 60f are arranged with the positive electrode tab lead 64 and the negative electrode tab lead 20 on the opposite side. Thus, the bottom surfaces are overlapped to form three assemblies, and these assemblies are stacked one above the other.

各組体を構成する第3の電気二重層キャパシタ60a,60c,60eの負極タブリード66と、第3の電気二重層キャパシタ60b,60d,60fの正極タブリード64は近接配置されているので、伸ばした状態で重ね合わせて接続した後、90度下方へ折り曲げている(図22参照)。   Since the negative electrode tab lead 66 of the third electric double layer capacitors 60a, 60c, 60e and the positive electrode tab lead 64 of the third electric double layer capacitors 60b, 60d, 60f constituting each assembly are arranged close to each other, they are stretched. After overlapping and connecting in a state, it is bent downward by 90 degrees (see FIG. 22).

一方、第3の電気二重層キャパシタ60b,60dの負極タブリード66と、第3の電気二重層キャパシタ60c,60eの正極タブリード64は、外装ケース62の凸部62aの存在により距離が離れているので、上側に配置されている第3の電気二重層キャパシタ60b,60dの負極タブリード66を90度下方へ折り曲げると共に、下側に配置されている第3の電気二重層キャパシタ60c,60eの正極タブリード64を90度上方へ折り曲げて、両タブリート64,66の先端を重ね合わせた状態で接続している。   On the other hand, the negative electrode tab lead 66 of the third electric double layer capacitors 60b and 60d and the positive electrode tab lead 64 of the third electric double layer capacitors 60c and 60e are separated by the presence of the convex portion 62a of the outer case 62. The negative electrode tab lead 66 of the third electric double layer capacitor 60b, 60d arranged on the upper side is bent 90 degrees downward, and the positive electrode tab lead 64 of the third electric double layer capacitor 60c, 60e arranged on the lower side. Is bent 90 degrees upward and connected with the tips of both tablets 64 and 66 being overlapped.

本発明に係る第3の電気二重層キャパシタ60は、上記した通り、外装ケース62の凸部62aの高さ以下における、封止部62cの上側に制御基板68を配置したことにより、第3の電気二重層キャパシタ60の必要体積内に制御基板68を納めることができるようになっているので、斯かる第3の電気二重層キャパシタ60を複数個(6個)直列接続して第2のキャパシタモジュール80を構成した場合にあっても、キャパシタモジュールとして必要な体積は、モジュールを構成する第3の電気二重層キャパシタ60の合計体積と同じであり、体積効率が極めて高いものである。   As described above, the third electric double layer capacitor 60 according to the present invention is configured such that the control substrate 68 is disposed above the sealing portion 62c below the height of the convex portion 62a of the outer case 62. Since the control board 68 can be accommodated within the required volume of the electric double layer capacitor 60, a plurality of (six) such third electric double layer capacitors 60 are connected in series to form the second capacitor. Even when the module 80 is configured, the volume required as the capacitor module is the same as the total volume of the third electric double layer capacitor 60 configuring the module, and the volume efficiency is extremely high.

上記においては、外装ケース12,52,62の封止部12b・12c,52b・52c,62b・62cが4辺の場合を例示し、正極タブリード18,64及び負極タブリード20,66の何れもが導出されていない辺の封止部12b,52b,62bを、外装ケース12,52,62の凸部12a,52a,62a方向に折り曲げた場合を説明したが、本発明はこれに限定されるものではない。
すなわち、外装ケースの封止部が複数の辺を有している場合において、正極タブリード及び負極タブリードの何れもが導出されていない辺の封止部を、外装ケースの凸部方向に折り曲げれば良く、この結果、外装ケースの外形寸法が小さくなり体積効率を向上させることができるのである。
In the above, the case where the sealing portions 12b, 12c, 52b, 52c, 62b, 62c of the outer cases 12, 52, 62 are four sides is exemplified, and both the positive tab leads 18, 64 and the negative tab leads 20, 66 are Although the case where the sealing portions 12b, 52b, 62b of the sides not led out are bent in the direction of the convex portions 12a, 52a, 62a of the outer case 12, 52, 62 has been described, the present invention is limited to this. is not.
That is, when the sealing part of the outer case has a plurality of sides, if the sealing part on the side where neither the positive electrode tab lead nor the negative electrode tab lead is led out is bent in the convex direction of the outer case. As a result, the outer dimension of the outer case is reduced and the volume efficiency can be improved.

10 第1の電気二重層キャパシタ
12 外装ケース
12a 凸部
12b 折り曲げ可能な封止部
12c 折り曲げ不可能な封止部
14 キャパシタ本体
16 制御基板
18 正極タブリード
20 負極タブリード
22 ラミネートフィルム
24 配線部材
26 空間
28 断熱材
30 第1のキャパシタモジュール
50 第2の電気二重層キャパシタ
52 外装ケース
52a 凸部
52b 折り曲げ可能な封止部
52c 折り曲げ不可能な封止部
54 ラミネートフィルム
60 第3の電気二重層キャパシタ
62 外装ケース
62a 凸部
62b 折り曲げ可能な封止部
62c 折り曲げ不可能な封止部
64 正極タブリード
66 負極タブリード
68 制御基板
70 第1の配線部材
72 第2の配線部材
80 第2のキャパシタモジュール
10 First electric double layer capacitor
12 Exterior case
12a Convex
12b Bendable seal
12c Sealing part that cannot be bent
14 Capacitor body
16 Control board
18 Positive Tab Lead
20 Negative electrode tab lead
22 Laminate film
24 Wiring material
26 space
28 Insulation
30 First capacitor module
50 Second electric double layer capacitor
52 exterior case
52a Convex
52b Sealable part that can be folded
52c Sealing part that cannot be bent
54 Laminate film
60 Third electric double layer capacitor
62 exterior case
62a Convex
62b Bendable seal
62c Sealing part that cannot be bent
64 Positive Tab Lead
66 Negative electrode tab lead
68 Control board
70 First wiring member
72 Second wiring member
80 Second capacitor module

Claims (4)

キャパシタ本体と、電解液と、ラミネートフィルムの開口周縁を封止して成り、上記キャパシタ本体を収納する凸部を有する外装ケースと、上記キャパシタ本体の電圧を制御する制御基板を備え、上記キャパシタ本体及び電解液を上記外装ケース内に封入すると共に、上記キャパシタ本体の電極タブリードを、外装ケースの封止部を貫通させて外部に導出して成る電気二重層キャパシタであって、
上記外装ケースの凸部の高さ以下における、外装ケースの封止部の上側に上記制御基板を配置したことを特徴とする電気二重層キャパシタ。
A capacitor body, an electrolyte, and an outer peripheral case having a convex portion for housing the capacitor body, and a control board for controlling the voltage of the capacitor body, the capacitor body comprising: And the electrolytic solution is enclosed in the outer case, and the electrode tab lead of the capacitor body is led to the outside through the sealing portion of the outer case,
An electric double layer capacitor, wherein the control substrate is arranged above the sealing portion of the outer case below the height of the convex portion of the outer case.
上記制御基板と封止部との間に空間を設けたことを特徴とする請求項1に記載の電気二重層キャパシタ。   The electric double layer capacitor according to claim 1, wherein a space is provided between the control substrate and the sealing portion. 上記制御基板と封止部との間に断熱材を配置したことを特徴とする請求項1に記載の電気二重層キャパシタ。   The electric double layer capacitor according to claim 1, wherein a heat insulating material is disposed between the control substrate and the sealing portion. 上記外装ケースの封止部が複数の辺を有しており、
上記電極タブリードが導出されていない辺の封止部を、外装ケースの凸部方向に折り曲げたことを特徴とする請求項1〜3の何れかに記載の電気二重層キャパシタ。
The sealing part of the outer case has a plurality of sides,
The electric double layer capacitor according to any one of claims 1 to 3, wherein a sealing portion on a side from which the electrode tab lead is not led is bent in a direction of a convex portion of the outer case.
JP2013175271A 2013-08-27 2013-08-27 Electric double layer capacitor Pending JP2015046417A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013175271A JP2015046417A (en) 2013-08-27 2013-08-27 Electric double layer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013175271A JP2015046417A (en) 2013-08-27 2013-08-27 Electric double layer capacitor

Publications (1)

Publication Number Publication Date
JP2015046417A true JP2015046417A (en) 2015-03-12

Family

ID=52671728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013175271A Pending JP2015046417A (en) 2013-08-27 2013-08-27 Electric double layer capacitor

Country Status (1)

Country Link
JP (1) JP2015046417A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11958033B2 (en) 2020-03-31 2024-04-16 Numat Technologies, Inc. Modified metal-organic framework (MOF) compositions, process of making and process of use thereof
US11958034B2 (en) 2020-03-31 2024-04-16 Numat Technologies, Inc. Activated amino containing metal organic framework (MOF) compositions, process of making and process of use thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325943A (en) * 2000-05-16 2001-11-22 Toshiba Battery Co Ltd Flat cell
JP2003257393A (en) * 2002-03-01 2003-09-12 Tdk Corp Electrochemical device
JP2006093101A (en) * 2004-09-24 2006-04-06 Samsung Sdi Co Ltd Lithium polymer battery with strength reinforcement layer and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325943A (en) * 2000-05-16 2001-11-22 Toshiba Battery Co Ltd Flat cell
JP2003257393A (en) * 2002-03-01 2003-09-12 Tdk Corp Electrochemical device
JP2006093101A (en) * 2004-09-24 2006-04-06 Samsung Sdi Co Ltd Lithium polymer battery with strength reinforcement layer and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11958033B2 (en) 2020-03-31 2024-04-16 Numat Technologies, Inc. Modified metal-organic framework (MOF) compositions, process of making and process of use thereof
US11958034B2 (en) 2020-03-31 2024-04-16 Numat Technologies, Inc. Activated amino containing metal organic framework (MOF) compositions, process of making and process of use thereof

Similar Documents

Publication Publication Date Title
JP6154403B2 (en) Battery cell having asymmetric structure and battery pack including the same
JP5618010B2 (en) Lithium secondary battery having multidirectional lead-tab structure
JP2020161492A (en) battery
JP5502760B2 (en) Battery with multiple individual cells
JP5374979B2 (en) Batteries and batteries
JP5320404B2 (en) Electrochemical devices
US10879573B2 (en) Energy storage apparatus and method of manufacturing energy storage apparatus
JP2015537338A (en) Battery cell including step structure
JPWO2009119465A1 (en) Electrochemical devices
JP2014526129A (en) Secondary battery pack
US9070516B2 (en) Electric double-layer capacitor
JP6273665B2 (en) Electrochemical devices
WO2020145177A1 (en) All-solid-state battery and method for manufacturing all-solid-state battery
JP2014235990A (en) All solid state battery and method for manufacturing all solid state battery
WO2014010419A1 (en) Battery assembly
JPWO2015002094A1 (en) Battery cell
WO2019003928A1 (en) Bus bar and battery laminate
JP2015046417A (en) Electric double layer capacitor
JP2013187104A (en) Battery module, and flat battery cell
JP2012531717A (en) Battery structure manufacturing method
CN211125803U (en) Power storage device and power storage device group structure
JP2009164468A (en) Electric double-layer capacitor module
JP2009054971A (en) Electric double layer capacitor
WO2013018552A1 (en) Battery
JP2006164863A (en) Flat battery pack and method for manufacturing it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171117