JP2014211662A - Access control device and access control method - Google Patents

Access control device and access control method Download PDF

Info

Publication number
JP2014211662A
JP2014211662A JP2011190310A JP2011190310A JP2014211662A JP 2014211662 A JP2014211662 A JP 2014211662A JP 2011190310 A JP2011190310 A JP 2011190310A JP 2011190310 A JP2011190310 A JP 2011190310A JP 2014211662 A JP2014211662 A JP 2014211662A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
attribute
access
execution
under
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011190310A
Other languages
Japanese (ja)
Inventor
章郎 古賀
Akio Koga
章郎 古賀
隆晃 今仲
Takaaki Imanaka
隆晃 今仲
貴司 大山
Takashi Oyama
貴司 大山
Original Assignee
パナソニック株式会社
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • G06F21/62Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database

Abstract

PROBLEM TO BE SOLVED: To provide an access control device capable of preventing unconformity of the attribute by controlling the timing to switch over the attribute under execution in a CPU and a peripheral circuit.SOLUTION: The access control device includes: an attribute storage that stores the attribute which is under execution by a CPU; an access control section that receives an access command to a device from the CPU and the peripheral circuit and determines whether the access should be permitted; a status acquisition section that acquires the state of the access command from the peripheral circuit to the device; and an update control section that, when switching over the attribute which is under execution by the CPU, determines the timing to switch over the attribute under execution according to the state of the access command acquired by the status acquisition section and updates the attribute of the attribute storage at the determined timing to switch over the attribute under execution, and that determines the attribute under execution as the timing to switch over when there is no access command waiting for processing.

Description

本発明は、CPU(Central Processing Unit)と周辺回路とデバイスを有する情報処理装置において、周辺回路からデバイスへのアクセスを制御するアクセス制御装置に関するものである。 The present invention is the information processing apparatus having a peripheral circuit and the device a CPU (Central Processing Unit), it relates to access control apparatus for controlling access to the device from a peripheral circuit.

従来の情報処理装置としては、プロセス毎にアクセス可能なメモリ領域が限定されており、どのプロセスからのアクセス要求かを考慮してアクセス制御を行う方法があった(例えば、特許文献1参照)。 The conventional information processing apparatus, accessible memory area for each process are limited, there is a method for performing access control by considering whether the access requests from any process (e.g., see Patent Document 1).

前記従来の情報処理装置では、メモリ領域へのアクセス権を管理するアクセス権管理テーブルと、現在実行中のプロセスを示す情報を格納するレジスタを備える。 Wherein the conventional information processing apparatus, comprising an access right management table for managing access to the memory area, a register for storing information indicating the currently executing process. アクセス権管理テーブルは、アドレスで示されるメモリ内容にアクセス可能なプロセスを示す情報を保持している。 Access right management table holds information indicating an access to the memory contents can process specified by the address. CPUからメモリアクセス要求が発生すると、アクセス権管理テーブルを参照して、アドレスに対応したプロセスを示す情報と、レジスタに格納されている情報とを比較し、要求されたアドレスがアクセス可能か否かを判定する。 When the memory access request is generated from the CPU, with reference to the access right management table, it compares the information indicating the process corresponding to the address, and the information stored in the register, the requested address whether accessible the judges.

特開平4−199341号公報 JP-4-199341 discloses

しかしながら、前記従来の構成では、プロセスの実行を開始する際に、CPUが、レジスタに格納されている現在実行中のプロセスを示す情報を設定していた。 However, in the conventional configuration, when starting the execution of the process, CPU has been set information indicating the current running process stored in the register. つまり、CPUが現在実行中の属性を切り替えるタイミングで、レジスタの情報を更新する。 That, CPU at the timing of switching the attributes currently running, and updates the information in the register. このため、CPUと周辺回路がレジスタを共有するシステムにおいて、現在実行中の属性を切り替える際に整合性がとれないという課題を有していた。 Therefore, in a system where the CPU and peripheral circuits share the register, there is a problem that the consistency can not be taken when switching the attributes currently running. 具体的には、CPUが現在実行中の属性を切り替えるタイミングでレジスタの情報を更新すると、周辺回路は切り替え前の属性に対する処理を行っている可能性がある。 Specifically, the CPU updates the information of the register in the timing of switching the attributes currently running, the peripheral circuit could have done the processing for switching the previous attribute. この場合、レジスタに格納された属性は切り替え後の属性に更新されているため、周辺回路からのアクセス要求に対する属性の比較において、不整合が生じ、不正なアクセスを許可し、正当なアクセスを拒否することになる。 In this case, since the attributes stored in the register is updated in the attribute after the switching, in the attribute comparison to the access request from a peripheral circuit, mismatch occurs, it permits unauthorized access, denied legitimate access It will be.

本発明は、従来の課題を解決するもので、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、属性の不整合を抑制するアクセス制御装置を提供することを目的とする。 The present invention is intended to solve the conventional problems, and controls the timing of switching the attributes of the current running in the CPU and peripheral circuits, and to provide a suppressing access controller inconsistencies attributes.

上記課題を解決するために、本発明のアクセス制御装置は、CPUと周辺回路とデバイスを有する情報処理装置において、CPUと周辺回路からのデバイスに対するアクセスを制御するアクセス制御装置であって、前記CPUにおける現在実行中の属性を記憶する属性記憶部と、前記CPUと前記周辺回路から、デバイスに対するアクセスコマンドを受け取り、アクセスを許可するか否か判定するアクセス制御部と、前記周辺回路からデバイスへのアクセスコマンドの状態を取得する状態取得部と、前記CPUが現在実行中の属性を切り替える際に、前記状態取得が取得したアクセスコマンドの状態に応じて、現在実行中の属性を切り替えるタイミングを決定し、決定したタイミングで前記属性記憶部の属性を更新する更新制御部とを備える In order to solve the above problems, the access control device of the present invention is the information processing apparatus having a CPU and peripheral circuits and devices, an access controller for controlling access to devices from the CPU and a peripheral circuit, the CPU an attribute storage unit for storing the attribute of the currently running in from the peripheral circuit and the CPU, receives an access command to the device, and determining whether the access control unit permits the access, to the device from the peripheral circuit a state acquisition section for acquiring the status of access commands when said CPU switches the attributes of the currently executing, in accordance with the state of the access command in which the state acquired is acquired, determines when to switch the attributes of currently running , at the determined timing and a update control unit that updates an attribute of the attribute storage unit とを特徴とする。 And wherein the door.

本構成によって、周辺回路からデバイスへのアクセスコマンドの状態に応じて、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、属性の不整合を抑制することができる。 This structure, in accordance with the state of the access command from the peripheral circuit to the device, controls the timing of switching the attributes of the current running in the CPU and the peripheral circuit, it is possible to suppress the mismatch attributes.

本発明のアクセス制御装置によれば、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、属性の不整合を抑制することで、周辺回路からデバイスへのアクセスを、適切に制御することが可能となる。 According to the access control device of the present invention, by controlling the timing of switching the attributes of currently executing in the CPU and peripheral circuits, by suppressing mismatching attributes, the access from the peripheral circuit to the device, to properly control it becomes possible.

本発明の実施の形態1におけるアクセス制御装置を備えた情報処理装置の構成の一例を示すブロック図 Block diagram illustrating an exemplary configuration of an information processing apparatus having an access control device according to the first embodiment of the present invention 本発明の実施の形態1におけるアクセス制御装置を備えた情報処理装置がCPUと周辺回路における属性を切り替える処理の流れの一例を示すフロー図 Flow diagram illustrating an example of a process flow of the information processing apparatus comprising an access control device according to the first embodiment of the present invention switches the attributes in the CPU and a peripheral circuit 本発明の実施の形態1におけるアクセスコマンドの構造の一例を示す図 It illustrates an example of a structure of an access command according to the first embodiment of the present invention 本発明の実施の形態1におけるアクセス制御部が保持するアクセス制御ルールの構造の一例を示す図 It illustrates an example of a structure of an access control rule access control unit in the first embodiment of the present invention holds 本発明の実施の形態1におけるアクセス制御部がデバイスへのアクセスを許可するか否かを判定する処理の流れの一例を示すフロー図 Flow diagram illustrating an example access control unit in the first embodiment is the flow of a process for determining whether to allow access to the device of the present invention 本発明の実施の形態2におけるアクセス制御装置を備えた情報処理装置の構成の一例を示すブロック図 Block diagram illustrating an exemplary configuration of an information processing apparatus having an access control apparatus in the second embodiment of the present invention 本発明の実施の形態2におけるアクセス制御装置を備えた情報処理装置がCPUと周辺回路における属性を切り替える処理の流れの一例を示すフロー図 Flow diagram illustrating an example of a process flow of the information processing apparatus having an access control apparatus in the second embodiment of the present invention switches the attributes in the CPU and a peripheral circuit 本発明の実施の形態3におけるアクセス制御装置を備えた情報処理装置の構成の一例を示すブロック図 Block diagram illustrating an exemplary configuration of an information processing apparatus having an access control device in the third embodiment of the present invention 本発明の実施の形態3における情報処理装置のモードを選択する処理の流れを示すフロー図 Flow diagram showing the flow of processing for selecting a mode of the information processing apparatus according to a third embodiment of the present invention

以下本発明の実施の形態について、図面を参照しながら説明する。 The following embodiments of the present invention will be described with reference to the drawings.

(実施の形態1) (Embodiment 1)
本発明の情報処理装置は、複数の属性を切り替えて動作する構成であり、デバイスへのアクセスに関しては、実行中の属性毎にアクセス可能なアドレス範囲が限定されている。 The information processing apparatus of the present invention is configured to operate by switching a plurality of attributes, for access to the device, accessible address range is limited for each attribute of the running.

例えば、情報処理装置が、複数のOSで動作する機能を有しており、実行中のOS毎にアクセス可能なアドレス範囲が限定されている場合、属性とはOSを示す。 For example, the information processing apparatus has a function of operating in a plurality of OS, if the accessible address ranges for each OS running is limited, the attribute indicating the OS. また、情報処理装置が、複数のプロセスを実行可能であり、実行中のプロセス毎にアクセス可能なアドレス範囲が限定されている場合、属性とはプロセスを示す。 Further, the information processing apparatus is capable of executing a plurality of processes, if the accessible address ranges for each running process is limited, showing a process attribute. また、情報処理装置が、複数の仮想マシンで動作する機能を有しており、実行中の仮想マシン毎にアクセス可能なアドレス範囲が限定されている場合、属性とは仮想マシンを示す。 The information processing apparatus has a function that operates on multiple virtual machines, if accessible address ranges for each virtual machine running is limited, the attribute indicating the virtual machine.

本発明のアクセス制御装置は、CPUと周辺回路が属性を共有する情報処理装置において、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、CPUと周辺回路からデバイスへのアクセスを制御する。 The access control device of the present invention is the information processing apparatus CPU and peripheral circuits share an attribute, to control the timing of switching the attributes of currently executing in the CPU and peripheral circuits, controls the access to the device from the CPU and a peripheral circuit to.

図1は、本発明の実施の形態1におけるアクセス制御装置を備えた、情報処理装置の構成の一例を示すブロック図である。 1, with an access control device in the first embodiment of the present invention, is a block diagram showing an exemplary configuration of an information processing apparatus.

図1に示した情報処理装置は、CPU1001、周辺回路1002、デバイス1003、アクセス制御装置1000を備えている。 The information processing apparatus shown in FIG. 1, CPU 1001, the peripheral circuit 1002, the device 1003 comprises an access control unit 1000. アクセス制御装置1000は、アクセス制御部1004、属性記憶部1005、更新制御部1007、状態取得部1006を備えている。 The access control unit 1000, the access control unit 1004, an attribute storage unit 1005, the update control unit 1007, and a status acquisition unit 1006.

CPU1001は、コンピュータプログラムを読み出し、コンピュータプログラムが規定する処理を実行する。 CPU1001 reads the computer program, executes processing computer program is defined. CPU1001は、必要に応じてデバイス1003へアクセスを行い、また、周辺回路1002に処理を要求する。 CPU1001 performs access to the device 1003 as necessary, also require processing in the peripheral circuit 1002. CPU1001は、現在実行中の属性を切り替えると決定し、切り替え処理を開始する。 CPU1001 determines to switch the attributes of currently running, start the switching process.

周辺回路1002は、デバイス1003にアクセスを行い、処理を行う回路である。 Peripheral circuit 1002 performs access device 1003, a circuit for processing. 例えば、周辺回路1002は、DSP(Digital Signal Processor)である。 For example, the peripheral circuit 1002 is a DSP (Digital Signal Processor). また、周辺回路1002は、DMA(Direct Memory Access)、暗号復号回路などである。 The peripheral circuit 1002, DMA (Direct Memory Access), the decryption circuit and the like. なお、図1では、複数の周辺回路1002を示しているが、一つのみでもよい。 Incidentally, FIG. 1 shows a plurality of peripheral circuit 1002, it may be one only.

デバイス1003は、アドレスを指定してアクセスするデバイスであり、CPU1001と周辺回路1002からアクセス可能である。 Device 1003 is a device for access by specifying an address, which is accessible from the CPU1001 and the peripheral circuit 1002. CPU1001と周辺回路1002は、アクセス先のアドレスを指定したアクセスコマンドを送信し、デバイス1003へのアクセスを要求する。 CPU1001 and the peripheral circuit 1002 transmits an access command specifying the access destination address and requests access to the device 1003. 例えば、デバイス1003は、メモリデバイスであり、DRAM(Dynamic Random Access Memory)である。 For example, the device 1003 is a memory device, a DRAM (Dynamic Random Access Memory). また、デバイス1003は、SRAM(Static Random Access Memory)またはROM(Read Only Memory)などである。 The device 1003, SRAM (Static Random Access Memory) or ROM (Read Only Memory) and the like.

アクセス制御部1004は、CPU1001と周辺回路1002からの、デバイス1003に対するアクセスコマンドを受け取り、アクセスを許可するか否かを判定する。 The access control unit 1004 receives from CPU1001 and the peripheral circuit 1002, an access command to the device 1003 determines whether to permit access. アクセスを許可すると判定した場合、アクセス制御部1004は、デバイス1003にアクセスコマンドを通知する。 If it is determined to grant access, the access control unit 1004 notifies the access command to the device 1003. また、アクセス制御部1004は、通知したアクセスコマンドの応答として、デバイス1003から受け取ったデータを、要求元のCPU1001または周辺回路1002に通知する。 The access control unit 1004, as a response to the access command notified, the data received from the device 1003, and notifies the requesting CPU1001 or peripheral circuit 1002. アクセス制御部1004は、デバイス1003にアクセスするためのアクセス権を管理するアクセス制御ルールを保持している。 The access control unit 1004 holds the access control rules to control access to access the device 1003. アクセス制御ルールは、アクセス可能なデバイスのアドレス範囲と、属性の対応関係を示す。 Access control rules, shows the address range of accessible devices, the attributes of the relationship. アクセス制御部1004は、このアクセス制御ルールと受け取ったアクセスコマンドに基づいて、アクセスを許可するか否かの判定を行う。 The access control unit 1004, based on the access command received with the access control rule, to determine whether or not to grant access. 具体的には、アクセス制御部1004は、アクセスコマンドで指定されたアクセス先のアドレスに対応する属性を、アクセス制御ルールを参照して取得し、取得した属性とアクセスコマンドで指定された属性とを比較する。 Specifically, the access control unit 1004, an attribute corresponding to the specified access destination address in the access command, acquired by referring to the access control rule, and specified in the acquired attribute and the access command attributes Compare. 属性が一致する場合、アクセス制御部1004は、デバイス1003に対するアクセスを許可し、属性が一致しない場合はアクセスを拒否する。 If attributes match, the access control unit 1004, to allow access to the device 1003, if the attribute does not match deny access.

属性記憶部1005は、情報処理装置において、現在実行中の属性を識別する情報を属性情報として記憶する。 Attribute storage unit 1005 is the information processing apparatus, storing information identifying the attribute information attributes currently running. 例えば、属性記憶部1005は、レジスタである。 For example, the attribute storage unit 1005 is a register. また、属性がOSを示す場合、属性情報として、OS識別子を保持する。 Also, if the attribute indicates an OS, as attribute information, it holds the OS identifier.

状態取得部1006は、周辺回路1002からデバイス1003へのアクセスコマンドの状態を取得する。 State acquisition unit 1006 acquires the state of the access command to the device 1003 from the peripheral circuit 1002. まず、状態取得部1006は、更新制御部1007から状態取得要求を受け取り、周辺回路1002のアクセスコマンドの状態を取得する。 First, the state acquisition section 1006 receives a status acquisition request from the update control unit 1007, acquires the state of the access command of the peripheral circuit 1002. 次に、状態取得部1006は、取得したアクセスコマンドの状態を、更新制御部1007に通知する。 Next, the state acquisition section 1006, a state of the access command acquired, notifies the update control unit 1007. アクセスコマンドの状態とは、周辺回路1002からデバイスへのアクセスコマンドの処理状態である。 A state of the access command is a processing state of the access command from the peripheral circuit 1002 to the device. 例えば、周辺回路1002が保持している、デバイス1003へ送信前の、処理待ちのアクセスコマンドの個数である。 For example, the peripheral circuit 1002 is held, before transmission to the device 1003, a number of access commands pending. また、例えば、周辺回路1002が保持している、デバイス1003へ送信前の、処理待ちのアクセスコマンドの有無である。 Further, for example, the peripheral circuit 1002 is held, before transmission to the device 1003 is the presence or absence of an access command pending.

更新制御部1007は、周辺回路1002からデバイス1003へのアクセスコマンドの状態に応じて、現在実行中の属性を切り替えるタイミングを制御し、属性記憶部1005が記憶する属性情報を更新する。 Update control unit 1007, depending from the peripheral circuit 1002 to the state of the access command to the device 1003 to control the timing of switching the attributes currently running, the attribute storage unit 1005 updates the attribute information to be stored. まず、更新制御部1007は、現在実行中の属性を切り替える際に、CPU1001から、切り替え後の属性を識別する情報を含む切り替え要求を受け取る。 First, the update control unit 1007, when switching the attributes currently running, from the CPU 1001, receives a switching request including information identifying the attributes after switching. 次に、更新制御部1007は、状態取得部1006に、状態取得要求を通知し、状態取得部1006から、周辺回路1002のアクセスコマンドの状態を受け取る。 Next, the update control unit 1007, the state acquisition section 1006, and notifies the state acquisition request, the state acquisition section 1006 receives the state of the access command of the peripheral circuit 1002. 更新制御部1007は、処理待ちのアクセスコマンドがない場合に、現在実行中の属性を切り替えるタイミングと決定する。 Update control unit 1007, when there is no access command pending, determining the timing to switch the attributes of currently running. 処理待ちのアクセスコマンドがある場合、更新制御部1007は、処理待ちのアクセスコマンドがなくなるまで待ち、現在実行中の属性を切り替えるタイミングと決定する。 If there is access command pending, the update control unit 1007 waits until the access command pending disappears, it determines the timing to switch the attributes of currently running. 最後に、更新制御部1007は、属性記憶部1005に記憶された属性情報を、切り替え後の属性を識別する情報に更新し、CPU1001に、切り替え完了を通知する。 Finally, the update control unit 1007, the attribute information stored in the attribute storage unit 1005, updates the information identifying the attributes after switching, the CPU 1001, and notifies the completion of switching. なお、周辺回路1002が複数ある場合、更新制御部1007は、全ての周辺回路1002において、処理待ちのアクセスコマンドがない場合に、現在実行中の属性を切り替えるタイミングと決定する。 In the case where the peripheral circuit 1002 is more, the update control unit 1007, in all the peripheral circuit 1002, when there is no access command pending, determining the timing to switch the attributes of currently running.

図3は、アクセスコマンドの構造の一例を示す図である。 Figure 3 is a diagram showing an example of a structure of an access command.

アクセスコマンドは、属性と、アクセス先のデバイス1003のアドレスとを含んでいる。 Access command includes the attribute, and the address of the access destination device 1003. CPU1001または周辺回路1002は、デバイス1003へのアクセスを要求する際に、現在実行中の属性と、アクセス先のアドレスを指定したアクセスコマンドを、アクセス制御部1004に送信する。 CPU1001 or peripheral circuit 1002, when requesting access to devices 1003, and attributes currently executing an access command specifying the access destination address, to the access control unit 1004. 属性がOSを示す場合、例えば、アクセスコマンドのサイズは33ビットであり、上位1ビットをOS識別子、下位32ビットをアドレスで構成する。 If the attribute indicating the OS, for example, the size of the access command is 33 bits, constituting the upper 1-bit OS identifier, the lower 32 bits in the address.

図4は、アクセス制御ルールの構造の一例を示す図である。 Figure 4 is a diagram showing an example of the structure of the access control rules. アクセス制御部1004が、アクセス制御ルールを保持する。 Access control unit 1004 holds the access control rule.

アクセス制御ルールは、属性と、デバイス1003のアクセスを許可するアドレス範囲の対応を示す。 Access control rules, shows the attributes, the corresponding address ranges to allow access device 1003. 例えば、アドレス範囲として、開始アドレスと終了アドレスを用い、アクセス制御ルールは、属性と、開始アドレスと、終了アドレスを対応付けたリストで構成する。 For example, the address range, using the start address and end address, the access control rules and attributes and starting address, and consists of a list that associates end address. 図4は、属性がOSを示す場合を示している。 4, the attribute indicates the case shown the OS. また、一つの属性に対して、複数のアクセス範囲を対応付けてもよい。 Further, for one attribute, it may be associated with multiple access range.

図5は、アクセス制御部1004が、デバイス1003へアクセスを許可するか否かを判定する処理の流れの一例を示すフロー図である。 5, the access control unit 1004 is a flow diagram showing an example of a flow of a process for determining whether to allow access to the device 1003.

ステップS2001で、アクセス制御部1004は、CPU1001または周辺回路1002から、デバイス1003に対するアクセスコマンドを受け取る。 In step S2001, the access control unit 1004, the CPU1001 or peripheral circuit 1002, receives an access command to the device 1003.

ステップS2002で、アクセス制御部1004は、アクセスコマンドで指定された属性を取得する。 In step S2002, the access control unit 1004 obtains the attribute specified by the access command.

ステップS2003で、アクセス制御部1004は、アクセスコマンドで指定されたアクセス先のアドレスを取得する。 In step S2003, the access control unit 1004 obtains the address of the access destination specified by the access command.

ステップS2004で、アクセス制御部1004は、アクセスコマンドで指定されたアドレスに対応する属性を、アクセス制御ルールを参照して取得する。 In step S2004, the access control unit 1004, the attribute corresponding to the address designated by the access command, acquires with reference to the access control rules.

ステップS2005で、アクセス制御部1004は、ステップS2002で取得した属性と、ステップS2004で取得した属性とを比較し、一致するか否かを判定する。 In step S2005, the access control unit 1004 determines the attributes acquired in step S2002, compares the attribute obtained in step S2004, whether or not they match each other.

属性が一致しない場合は(ステップS2005がN)、ステップS2007で、アクセス制御部1004は、デバイス1003へのアクセスを拒否する。 If the attribute does not match (step S2005 is N), at step S2007, the access control unit 1004 denies access to the device 1003. 属性が一致する場合は(ステップS2005がY)、ステップS2007で、アクセス制御部1004は、デバイス1003へのアクセスを許可する。 If the attribute is matched (step S2005 is Y), in Step S2007, the access control unit 1004, to allow access to the device 1003.

図2は、アクセス制御装置1000を備えた情報処理装置が、CPU1001と周辺回路1002における属性を切り替える、処理の流れの一例を示すフロー図である。 Figure 2 is an information processing apparatus having an access controller 1000 switches the attributes in CPU1001 and peripheral circuit 1002, is a flow diagram illustrating an example of a process flow.

まず、CPU1001が、現在実行中の属性を切り替えると決定し、切り替え処理を開始する。 First, CPU1001 is determined to switch the attributes of currently running, start the switching process.

ステップS1001で、CPU1001は、周辺回路1002に、切り替え準備要求を通知する。 In step S1001, CPU 1001 is a peripheral circuit 1002, and notifies the switching preparation request.

ステップS1002で、周辺回路1002は、実行を停止し、周辺回路1002が保持している、デバイス1003へ送信前の、処理待ちのアクセスコマンドを、アクセスコマンドをアクセス制御部1004へ出力する。 In step S1002, the peripheral circuit 1002 stops running, the peripheral circuit 1002 is held, before transmission to the device 1003, an access command pending, and outputs the access command to the access control unit 1004. なお、アクセス制御部1004およびデバイス1003が処理できる能力及びスピードに上限がある。 Incidentally, there is an upper limit on the ability and speed access control unit 1004 and the device 1003 can handle. このため、周辺回路1002は、保持している処理待ちのアクセスコマンドを、即時に出力できない場合がある。 Therefore, the peripheral circuit 1002, a the held pending access commands, may not be output immediately. 特に、周辺回路1002が複数の処理待ちのアクセスコマンドを保持している場合、一度に全てのアクセスコマンドを出力することができず、順番に出力することになる。 In particular, if the peripheral circuit 1002 is holding the access command of the plurality of pending, it is not possible to output all the access command at a time will output sequentially.

ステップS1003で、CPU1001は、更新制御部1007に、切り替え要求を送信する。 In step S1003, CPU 1001 is the update control unit 1007 transmits a switching request. 更新制御部1007は、CPU1001から、切り替え後の属性を識別する情報を含む切り替え要求を受け取る。 Update control unit 1007, a CPU 1001, receives a switching request including information identifying the attributes after switching.

ステップ1004で、更新制御部1007は、状態取得部1006に、状態取得要求を通知する。 In step 1004, the update control unit 1007, the state acquisition section 1006 notifies the status acquisition request. 状態取得部1006は、更新制御部1007から状態取得要求を受け取り、周辺回路1002のアクセスコマンドの状態を取得する。 State acquisition section 1006 receives a status acquisition request from the update control unit 1007, acquires the state of the access command of the peripheral circuit 1002. 次に、状態取得部1006は、取得したアクセスコマンドの状態を、更新制御部1007に通知する。 Next, the state acquisition section 1006, a state of the access command acquired, notifies the update control unit 1007.

ステップS1005で、更新制御部1007は、状態取得部1006から、周辺回路1002のアクセスコマンドの状態を受け取り、処理待ちのアクセスコマンドの状態を判定する。 In step S1005, the update control unit 1007 determines the status acquisition unit 1006 receives the state of the access command of the peripheral circuit 1002, a state of the access command pending. 処理待ちのアクセスコマンドがない場合(ステップS1005がY)、現在実行中の属性を切り替えるタイミングと決定する。 If there is no access command pending (step S1005 is Y), the determined timing to switch the attributes of currently running. 一方、処理待ちのアクセスコマンドがある場合(ステップS1005がN)、更新制御部1007は、ステップS1004に遷移して、処理待ちのアクセスコマンドがなくなるまで待ち、現在実行中の属性を切り替えるタイミングと決定する。 On the other hand, if there is access command pending (step S1005 is N), the update control unit 1007, the transition to step S1004, the wait for the pending access commands is eliminated, the timing of switching the attributes currently running determines to.

ステップS1006で、更新制御部1007は、属性記憶部1005に記憶された属性情報を、切り替え要求で指定された切り替え後の属性を識別する情報に更新する。 In step S1006, the update control unit 1007 updates the attribute information stored in the attribute storage unit 1005, the information identifying the attributes of after a specified switching by switch request.

ステップS1007で、更新制御部1007は、CPU1001に切り替え完了を通知する。 In step S1007, the update control unit 1007 notifies the completion of switching to the CPU 1001.

ステップS1008で、CPU1001は、周辺回路1002に、切り替え完了を通知する。 In step S1008, CPU 1001 is a peripheral circuit 1002, and notifies the completion of switching.

ステップS1009で、CPU1001と周辺回路1002は、切り替え後の属性で実行開始する。 In step S1009, CPU 1001 and the peripheral circuit 1002, starts to execute an attribute after switching.

以上により、周辺回路からデバイスへのアクセスコマンドの状態に応じて、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、属性の不整合を抑制することができる。 Thus, in accordance with the state of the access command from the peripheral circuit to the device, controls the timing of switching the attributes of the current running in the CPU and the peripheral circuit, it is possible to suppress the mismatch attributes. これにより、CPUと周辺回路が属性を共有する情報処理装置において、周辺回路からデバイスへのアクセスを、適切に制御することが可能となる。 Thus, in the information processing apparatus CPU and peripheral circuits share an attribute, the access from the peripheral circuit to the device, it is possible to appropriately control.

本発明のアクセス制御装置は、アクセスコマンドの状態として、処理待ちのアクセスコマンドの有無に応じて、切り替えるタイミングを制御する。 The access control device of the present invention, a state of the access command, depending on the presence or absence of the access command pending, controls the timing of switching. 状態取得部1006が、周辺回路1002が保持している、処理待ちのアクセスコマンドの状態を取得し、更新制御部1007が、処理待ちのアクセスコマンドがない場合に、属性記憶部1005が記憶している現在実行中の属性を更新する。 State acquisition unit 1006, the peripheral circuit 1002 is holding, acquires the state of the access command pending, the update control unit 1007, when there is no access command pending, the attribute storage unit 1005 stores You have to update the attributes of the currently running. これにより、CPU1001が、現在実行中の属性の切り替えた後に、周辺回路1002が、切り替え前の属性に対するアクセスコマンドを処理することがなくなる。 Thus, CPU1001 is, after switching of the attributes of the currently executing, the peripheral circuit 1002, it is unnecessary to process the access command to switch the previous attribute. 本発明のアクセス制御装置は、CPU1001と周辺回路1002における属性を切り替える際の不整合を抑制し、CPU1001と周辺回路1002のデバイス1003に対するアクセス制御を、適切に制御する。 The access control device of the present invention is to suppress the mismatch when switching between attributes in CPU1001 and peripheral circuit 1002, an access control to the device 1003 of the CPU1001 and peripheral circuit 1002, to properly control.

なお、アクセス制御部1004は、デバイス1003へアクセスを許可するか否かを判定する方法として、属性を比較するとして説明した。 The access control unit 1004, a method for determining whether to allow access to the device 1003 has been described as comparing the attributes. アクセス制御部1004は、他の判定方法を用いてもよい。 The access control unit 1004 may use other determination methods. 例えば、アクセス制御部1004は、アクセス制御ルールを参照し、アクセスコマンドに含まれる属性に対応するアドレス範囲を取得し、アクセスコマンドに含まれるアドレスが、取得したアドレス範囲に含まれるか否かを判定してもよい。 For example, the access control unit 1004 refers to the access control rule, acquires the address range corresponding to the attribute included in the access command, the address included in the access command, determining whether or not included in the acquired address range it may be. アクセス制御部1004は、アクセス先のアドレスがアドレス範囲に含まれる場合、アクセスを許可し、アドレス範囲に含まれない場合、アクセスを拒否する。 The access control unit 1004, if the access destination address is included in the address range, if allowed access, not included in the address range, to deny access.

(実施の形態2) (Embodiment 2)
図6は、本発明の実施の形態2におけるアクセス制御装置を備えた、情報処理装置の構成の一例を示すブロック図である。 6, with an access control device according to the second embodiment of the present invention, is a block diagram showing an exemplary configuration of an information processing apparatus.

図6に示した情報処理装置は、CPU1101、周辺回路1002、デバイス1003、アクセス制御装置1100を備えている。 The information processing apparatus shown in FIG. 6, CPU 1101, the peripheral circuit 1002, the device 1003 comprises an access control unit 1100. アクセス制御装置1100は、アクセス制御部1004、属性記憶部1005、更新制御部1007、状態取得部1106、切り替え許可部1008を備えている。 The access control unit 1100, the access control unit 1004, an attribute storage unit 1005, the update control unit 1007, the state acquisition section 1106, and a switching permission unit 1008. 図6において、図1と同じ構成要素については同じ符号を用い、説明を省略する。 6, the same reference numerals are given to the same components as in FIG. 1, the description thereof is omitted.

CPU1101は、コンピュータプログラムを読み出し、コンピュータプログラムが規定する処理を実行する。 CPU1101 reads the computer program, executes processing computer program is defined. CPU1101は、必要に応じてデバイス1003へアクセスを行い、周辺回路1002に処理を要求する。 CPU1101 performs access to the device 1003 as necessary, to request the processing in the peripheral circuit 1002. CPU1101は、現在実行中の属性を切り替えると決定し、切り替え処理の開始が許可された後、切り替え処理を開始する。 CPU1101 determines to switch the attributes of currently running, after the start of the switching process is permitted, it starts the switching process.

状態取得部1106は、周辺回路1002からデバイス1003へのアクセスコマンドの状態を取得する。 State acquisition unit 1106 acquires the state of the access command to the device 1003 from the peripheral circuit 1002. 状態取得部1106は、更新制御部1007と切り替え許可部1008から状態取得要求を受け取り、周辺回路1002のアクセスコマンドの状態を取得する。 State acquisition section 1106 receives the state acquisition request from the authorization unit 1008 switched update control unit 1007, acquires the state of the access command of the peripheral circuit 1002. また、状態取得部1006は、取得したアクセスコマンドの状態を、状態取得要求の送信元である送信した更新制御部1007または切り替え許可部1008に通知する。 Further, the state acquisition section 1006, a state of the access command acquired, notifies the update control unit 1007 or the switching permission unit 1008 transmitted is the transmission source of the status acquisition request. 実施の形態1との違いは、切り替え許可部1008からの状態取得要求に対応している点である。 The difference from the first embodiment is that which corresponds to the state acquisition request from the switching permitting unit 1008. アクセスコマンドの状態とは、周辺回路1002からデバイスへのアクセスコマンドの処理状態である。 A state of the access command is a processing state of the access command from the peripheral circuit 1002 to the device. 例えば、周辺回路1002が保持している、デバイス1003へ送信前の、処理待ちのアクセスコマンドの個数である。 For example, the peripheral circuit 1002 is held, before transmission to the device 1003, a number of access commands pending. また、例えば、周辺回路1002が保持している、デバイス1003へ送信前の、処理待ちのアクセスコマンドの有無である。 Further, for example, the peripheral circuit 1002 is held, before transmission to the device 1003 is the presence or absence of an access command pending.

切り替え許可部1008は、周辺回路1002からデバイス1003へのアクセスコマンドの状態に応じて、CPU1101が切り替え処理を開始するタイミングを制御し、CPU1101に対して、属性の切り替え処理の開始を許可する。 Switching permitting unit 1008, depending from the peripheral circuit 1002 to the state of the access command to the device 1003 to control the timing of starting the CPU 1101 is switching process, with respect to CPU 1101, permits the start of the switching process of the attribute. 切り替え処理を開始すると、周辺回路1002は実行を停止するため、切り替え許可部1008は、切り替え前後の周辺回路1002の実行停止時間が適切な範囲となるよう制御する。 When starting the switching process, the peripheral circuit 1002 to stop the execution, the switching permitting unit 1008 controls to execute downtime before and after switching of the peripheral circuit 1002 is within an appropriate range.

図7は、アクセス制御装置1200を備えた情報処理装置が、CPU1101と周辺回路1002における属性を切り替える、処理の流れの一例を示すフロー図である。 7, the information processing apparatus having an access controller 1200 switches the attributes in CPU1101 and peripheral circuit 1002, is a flow diagram illustrating an example of a process flow.

まず、CPU1101が、現在実行中の属性を切り替えると決定し、切り替え処理を開始する。 First, CPU1101 is determined to switch the attributes of currently running, start the switching process.

ステップS3001で、CPU1101は、切り替え許可部1008に、切り替え許可要求を通知する。 In step S3001, CPU 1101 is a switching permission unit 1008 notifies the switching permission request. 切り替え許可部1008は、CPU1101から、切り替え許可要求を受け取る。 Switching permission unit 1008, from CPU1101, it receives a switch authorization request.

ステップS3002で、切り替え許可部1008は、状態取得部1106に、状態取得要求を通知する。 In step S3002, the switching permission unit 1008, the state acquisition section 1106 notifies the status acquisition request. 状態取得部1106は、切り替え許可部1008から状態取得要求を受け取り、周辺回路1002のアクセスコマンドの状態を取得する。 State acquisition section 1106 receives a status acquisition request from the switching permitting unit 1008, acquires the state of the access command of the peripheral circuit 1002. 次に、状態取得部1106は、取得したアクセスコマンドの状態を、切り替え許可部1008に通知する。 Next, the state acquisition section 1106, a state of the access command acquired, notifies the switching permission unit 1008.

ステップS3003で、切り替え許可部1008は、状態取得部1106から、周辺回路1002のアクセスコマンドの状態を受け取り、処理待ちのアクセスコマンドの状態を判定する。 In step S3003, the switching permission unit 1008, the state acquisition section 1106 receives the state of the access command of the peripheral circuit 1002 determines the state of the access command pending. 処理待ちのアクセスコマンドが所定数以下である場合(ステップS3003がY)、属性の切り替え処理を開始するタイミングと決定する。 Pending access command if it is less than the predetermined number (step S3003 is Y), the determined timing for starting the process of switching attributes. 一方、処理待ちのアクセスコマンドが所定数以下でない場合(ステップS3003がN)、切り替え許可部1008は、ステップS3004に遷移する。 On the other hand, if the access command pending is not less than a predetermined number (step S3003 is N), the switching permission unit 1008, the process proceeds to a step S3004.

ステップS3004で、切り替え許可部1008は、あらかじめ設定された時間のタイムアウトが発生したか否かを判定する。 In step S3004, the switching permission unit 1008, time-out of the preset time determines whether or not occurred. タイムアウトが発生していない場合(ステップS3004がN)、切り替え許可部1008は、ステップS3002に遷移して、処理を繰り返す。 If a timeout has not occurred (step S3004 is N), the switching permission unit 1008, and proceeds to step S3002, and repeats the process. タイムアウトが発生した場合(ステップS3004がY)、切り替え許可部1008は、属性の切り替え処理を開始するタイミングと決定する。 If a timeout occurs (step S3004 is Y), the switching permission unit 1008 determines a timing to start the switching process attributes.

ステップS3005で、切り替え許可部1008は、CPU1101に、切り替え許可を通知し、属性の切り替え処理の開始を許可する。 In step S3005, the switching permission unit 1008, a CPU 1101, and notifies the switching permission, permits the start of the switching process of the attribute. 切り替え処理の開始を許可されたCPU1101は、ステップS3005に続いて、図2のステップS1001から処理を行う。 CPU1101 allowed to start the switching process, following the step S3005, it performs the process from step S1001 of FIG. 図2の詳細については、実施の形態1として説明した。 For details of FIG. 2, it has been described as the first embodiment.

以上により、周辺回路からデバイスへのアクセスコマンドの状態に応じて、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、属性の不整合を抑制することができる。 Thus, in accordance with the state of the access command from the peripheral circuit to the device, controls the timing of switching the attributes of the current running in the CPU and the peripheral circuit, it is possible to suppress the mismatch attributes. これにより、CPUと周辺回路が属性を共有する情報処理装置において、周辺回路からデバイスへのアクセスを、適切に制御することが可能となる。 Thus, in the information processing apparatus CPU and peripheral circuits share an attribute, the access from the peripheral circuit to the device, it is possible to appropriately control.

本発明のアクセス制御装置は、処理待ちのアクセスコマンド数に応じて、切り替え処理を開始するタイミングを制御する。 The access control device of the present invention, depending on the number of access commands pending, controls the timing of starting the switching process. 周辺回路1002は、保持している処理待ちのアクセスコマンド数が所定数以下のタイミングで、CPU1101から、切り替え準備要求を受け取る。 Peripheral circuit 1002, the number of access commands pending held is a predetermined number following timing, the CPU 1101, receives a switching preparation request. すなわち、ステップS1002で、周辺回路1002が実行停止してから、ステップS1009で、CPU1101と周辺回路1002が切り替え後の属性で実行開始するまでの時間を、適切な範囲に制限することができる。 That is, in step S1002, the peripheral circuit 1002 is stopped running, at step S1009, it is possible to CPU1101 and the peripheral circuit 1002 is the time until the start of execution attribute after switching is limited to an appropriate range. 本発明のアクセス制御装置は、属性の切り替え前後の、周辺回路1002のリソースを、より有効に活用することが可能となる。 The access control device of the present invention, before and after switching of the attributes, the resource of the peripheral circuit 1002, it is possible to more effectively.

なお、本実施の形態において、ステップS3004で、タイムアウトが発生したか否かを判定しているが、アクセスコマンド数が永久に所定数以下にならない場合の対策方法の1つである。 In the present embodiment, in step S3004, it is determined whether a timeout has occurred, which is one of the countermeasures for the number of access commands is not permanently below a predetermined number.

(実施の形態3) (Embodiment 3)
図8は、本発明の実施の形態3におけるアクセス制御装置を備えた、情報処理装置の構成の一例を示すブロック図である。 8, with an access control device in the third embodiment of the present invention, is a block diagram showing an exemplary configuration of an information processing apparatus.

図8に示した情報処理装置は、CPU1201、周辺回路1002、デバイス1003、アクセス制御装置1200を備えている。 The information processing apparatus shown in FIG. 8, CPU 1201, the peripheral circuit 1002, the device 1003 comprises an access control unit 1200. アクセス制御装置1200は、アクセス制御部1004、属性記憶部1005、更新制御部1007、状態取得部1106、切り替え許可部1008、モード判定部1009、モード記憶部1010を備えている。 The access control unit 1200 includes an access control unit 1004, an attribute storage unit 1005, the update control unit 1007, the state acquisition section 1106, switching permitting unit 1008, a mode determination unit 1009, the mode storage unit 1010. 図8において、図6と同じ構成要素については同じ符号を用い、説明を省略する。 8, the same reference numerals are given to the same components as in FIG. 6, the description thereof is omitted.

CPU1201は、コンピュータプログラムを読み出し、コンピュータプログラムが規定する処理を実行する。 CPU1201 reads the computer program, executes processing computer program is defined. CPU1201は、必要に応じてデバイス1003へアクセスを行い、周辺回路1002に処理を要求する。 CPU1201 performs access to the device 1003 as necessary, to request the processing in the peripheral circuit 1002. CPU1201は、現在実行中の属性を切り替えると決定し、切り替え処理の開始が許可された後、切り替え処理を開始する。 CPU1201 determines to switch the attributes of currently running, after the start of the switching process is permitted, it starts the switching process.

モード記憶部1010は、アクセス制御装置1200における属性を切り替える処理のモードを記憶する。 Mode storage unit 1010 stores the mode of the action to the attribute in the access control device 1200. モードには、効率モードと、通常モードとがある。 The mode, and efficiency mode, there is a normal mode. 例えば、情報処理装置が、高速モードで動作中である場合、アクセス制御装置1200は、効率モードとして動作し、属性切り替え前後の周辺回路1002の実行停止時間を短くする。 For example, the information processing apparatus, if it is operating in high speed mode, the access control unit 1200 operates as an efficient mode, to shorten the execution downtime attribute before and after switching of the peripheral circuit 1002.

モード判定部1009は、モード記憶部1010に記憶されているモードに基づいて、切り替え許可部1008による処理を行うか否かを判定する。 Mode determination unit 1009, based on the mode stored in the mode storage unit 1010 determines whether to perform the processing by the switching permitting unit 1008. モード判定部1009は、CPU1201から、切り替え許可要求を受け取り、モード判定を行う。 Mode determination unit 1009, a CPU 1201, receives a switching permission request, the mode determination. 判定結果が効率モードである場合、モード判定部1009は、切り替え許可部1008に、切り替え許可要求を通知する。 When the determination is efficient mode, the mode determination unit 1009, the switching permission unit 1008 notifies the switching permission request. 判定結果が通常モードである場合、モード判定部1009は、切り替え許可部1008に処理を要求することなく、CPU1201に、切り替え許可を通知する。 When the determination is the normal mode, the mode determination unit 1009, without requiring the processing to the switching permission unit 1008, a CPU 1201, and notifies the switching permission.

図9は、アクセス制御装置1200を備えた情報処理装置が、CPU1201と周辺回路1002における属性を切り替える、処理の流れの一例を示すフロー図である。 9, the information processing apparatus having an access controller 1200 switches the attributes in CPU1201 and peripheral circuit 1002, is a flow diagram illustrating an example of a process flow.

まず、CPU1201が、現在実行中の属性を切り替えると決定し、切り替え処理を開始する。 First, CPU1201 is determined to switch the attributes of currently running, start the switching process.

ステップS4001で、CPU1201は、モード判定部1009に、切り替え許可要求を通知する。 In step S4001, CPU 1201 is a mode determination unit 1009 notifies the switching permission request. モード判定部1009は、CPU1201から、切り替え許可要求を受け取る。 Mode determination unit 1009, a CPU 1201, receives a switching authorization request.

ステップS4002で、モード判定部1009は、モード記憶部1010に記憶されているモードを取得する。 In step S4002, the mode determination unit 1009 obtains the mode stored in the mode storage unit 1010.

ステップS4003で、モード判定部1009は、取得したモードを判定する。 In step S4003, the mode determination unit 1009 determines the acquired mode.

通常モードの場合(ステップS4003がN)、ステップS4004で、モード判定部1009は、CPU1201に、切り替え許可を通知し、属性の切り替え処理の開始を許可する。 If the normal mode (step S4003 is N), at step S4004, the mode determination unit 1009, a CPU 1201, and notifies the switching permission, permits the start of the switching process of the attribute. 切り替え処理の開始を許可されたCPU1201は、ステップS4004に続いて、図2のステップS1001から処理を行う。 CPU1201 allowed to start the switching process, following the step S4004, it performs the process from step S1001 of FIG. 図2の詳細については、実施の形態1として説明した。 For details of FIG. 2, it has been described as the first embodiment.

効率モードの場合(ステップS4003がY)、ステップS4005で、モード判定部1009は、CPU1201から受け取った切り替え許可要求を、切り替え許可部1008に通知する。 For efficiency mode (step S4003 is Y), in Step S4005, the mode determination unit 1009, a switching permission request received from the CPU 1201, and notifies the switching permission unit 1008. 切り替え許可部1008は、モード判定部1009から、切り替え許可要求を受け取る。 Switching permitting unit 1008, the mode decision unit 1009 receives the switching authorization request.

ステップS4006で、切り替え許可部1008は、状態取得部1106に、状態取得要求を通知する。 In step S4006, the switching permission unit 1008, the state acquisition section 1106 notifies the status acquisition request. 状態取得部1106は、切り替え許可部1008から状態取得要求を受け取り、周辺回路1002のアクセスコマンドの状態を取得する。 State acquisition section 1106 receives a status acquisition request from the switching permitting unit 1008, acquires the state of the access command of the peripheral circuit 1002. 次に、状態取得部1106は、取得したアクセスコマンドの状態を、切り替え許可部1008に通知する。 Next, the state acquisition section 1106, a state of the access command acquired, notifies the switching permission unit 1008.

ステップS4007で、切り替え許可部1008は、状態取得部1106から、周辺回路1002のアクセスコマンドの状態を受け取り、処理待ちのアクセスコマンドの状態を判定する。 In step S4007, the switching permission unit 1008, the state acquisition section 1106 receives the state of the access command of the peripheral circuit 1002 determines the state of the access command pending. 処理待ちのアクセスコマンドが所定数以下である場合(ステップS4007がY)、属性の切り替え処理を開始するタイミングと決定する。 Pending access command if it is less than the predetermined number (step S4007 is Y), the determined timing for starting the process of switching attributes. 一方、処理待ちのアクセスコマンドが所定数以下でない場合(ステップS4007がN)、切り替え許可部1008は、ステップS4008に遷移する。 On the other hand, if the access command pending is not less than a predetermined number (step S4007 is N), the switching permission unit 1008, the process proceeds to a step S4008.

ステップS4008で、切り替え許可部1008は、あらかじめ設定された時間のタイムアウトが発生したか否かを判定する。 In step S4008, the switching permission unit 1008, time-out of the preset time determines whether or not occurred. タイムアウトが発生していない場合(ステップS4008がN)、切り替え許可部1008は、ステップS4006に遷移して、処理を繰り返す。 If a timeout has not occurred (step S4008 is N), the switching permission unit 1008, and proceeds to step S4006, and repeats the process. タイムアウトが発生した場合(ステップS4008がY)、切り替え許可部1008は、属性の切り替え処理を開始するタイミングと決定する。 If a timeout occurs (step S4008 is Y), the switching permission unit 1008 determines a timing to start the switching process attributes.

ステップS4009で、切り替え許可部1008は、モード判定部1009を介して、CPU1201に、切り替え許可を通知し、属性の切り替え処理の開始を許可する。 In step S4009, the switching permission unit 1008, through the mode determination unit 1009, a CPU 1201, and notifies the switching permission, permits the start of the switching process of the attribute. 切り替え処理の開始を許可されたCPU1201は、ステップS4009に続いて、図2のステップS1001から処理を行う。 CPU1201 allowed to start the switching process, following the step S4009, it performs the process from step S1001 of FIG. 図2の詳細については、実施の形態1として説明した。 For details of FIG. 2, it has been described as the first embodiment.

以上により、周辺回路からデバイスへのアクセスコマンドの状態に応じて、CPUと周辺回路における現在実行中の属性を切り替えるタイミングを制御し、属性の不整合を抑制することができる。 Thus, in accordance with the state of the access command from the peripheral circuit to the device, controls the timing of switching the attributes of the current running in the CPU and the peripheral circuit, it is possible to suppress the mismatch attributes. これにより、CPUと周辺回路が属性を共有する情報処理装置において、周辺回路からデバイスへのアクセスを、適切に制御することが可能となる。 Thus, in the information processing apparatus CPU and peripheral circuits share an attribute, the access from the peripheral circuit to the device, it is possible to appropriately control.

本発明のアクセス制御装置は、属性を切り替える際の処理のモードを設定することが可能であり、設定されたモードに従って処理を切り替える。 The access control device of the present invention, it is possible to set the processing mode of the time of switching the attributes, it switches the processing according to the set mode. これにより、アクセス制御装置を備えた情報処理装置を使用する、ユースケースに基づいて、最適な機能を提供する効果がある。 Thus, using the information processing device provided with an access control device, based on the use case, the effect of providing optimal functionality. 例えば、効率モードを選択することで、属性切替え前後の周辺回路の実行停止時間を短くすることができ、周辺回路のリソースをより有効に活用できる。 For example, by selecting an efficient mode, attribute switching can be shortened execution stop time of the peripheral circuits around, can take advantage of the resources of the peripheral circuit more effectively. また、通常モードを選択することで、アクセスコマンド数が所定値以下になるのを待たずに、PUと周辺回路における現在実行中の属性を切り替える。 Further, by selecting a normal mode, without waiting for the number of access command is equal to or less than a predetermined value, switches the attributes of the currently executing in PU and a peripheral circuit. また、切り替え許可部などの使用しないモジュールの動作を停止し、電力消費を削減することが可能となる。 Further, to stop the operation of the module is not used, such as switching permission unit, it is possible to reduce power consumption.

また、全ての実施の形態において、情報処理装置を構成する各機能ブロックは、典型的には、CPUやメモリを要した情報機器上で動作するプログラムとして実現される。 Further, in all embodiments, the functional blocks constituting the information processing apparatus is typically implemented as a program operating on the information device that requires CPU and memory. その機能の一部または全部は、集積回路であるLSI(Large Scale Integration)として実現してもよい。 Some or all of the functions may be implemented as an LSI constituted by an integrated circuit (Large Scale Integration). これらのLSIは、個別に1チップ化されても良いし、一部又は全てを含むように1チップ化されても良い。 These LSI may be achieved on one chip, or may be integrated into one chip including some or all of them. ここでは、LSIとしたが、集積度の違いにより、IC(Integrated Circuit)、システムLSI、スーパーLSI、ウルトラLSIと呼称されることもある。 Although it referred to here as the LSI, while, IC (Integrated Circuit), system LSI, super LSI, may be called an ultra LSI.

また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。 Further, the method of circuit integration is not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor. LSI製造後に、プログラムすることが可能なFPGA(FIELD PROGRAMMABLE GATE ARRAY)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。 After LSI manufacture, and which can be programmed FPGA (FIELD PROGRAMMABLE GATE ARRAY), may be utilized within the LSI can be reconfigured reconfigurable processor where connections and settings of circuit cells.

さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。 Furthermore, when a technology for the integrated circuit replacing LSI is developed to progressive or derivative semiconductor technology, of course, it may be carried out function block integration using this technology. バイオ技術の適応等が可能性としてありえる。 Application of biotechnology is a possibility.

本発明にかかるアクセス制御装置は、CPUと周辺回路における属性を切り替えるタイミングを制御する機能を有し、情報処理装置、パーソナルコンピュータとして有用である。 Access control device according to the present invention has a function of controlling the timing of switching the attributes in the CPU and the peripheral circuit, the information processing apparatus, it is useful as a personal computer. また、テレビ、ビデオデッキ、ハードディスクレコーダー、携帯電話、カーナビゲーションシステム、固定電話、コピー機、タッチパネルつきモバイル端末、ゲーム機などの用途に応用できる。 In addition, it can be applied TV, video deck, hard disk recorders, mobile phones, car navigation systems, fixed telephone, copy machine, a touch panel with a mobile terminal, for applications such as game machines.

1000,1100,1200 アクセス制御装置 1001,1101,1201 CPU 1000,1100,1200 access control device 1001,1101,1201 CPU
1002 周辺回路 1003 デバイス 1004 アクセス制御部 1005 属性記憶部 1006,1106 状態取得部 1007 更新制御部 1008 切り替え許可部 1009 モード判定部 1010 モード記憶部 1002 peripheral circuit 1003 devices 1004 access control unit 1005 attribute storage unit 1006,1106 status acquisition unit 1007 update control unit 1008 switching permitting unit 1009 mode determining section 1010 mode storage unit

Claims (6)

  1. CPUと周辺回路とデバイスを有する情報処理装置において、CPUと周辺回路からのデバイスに対するアクセスを制御するアクセス制御装置であって、 An information processing apparatus having a CPU and peripheral circuits and devices, an access controller for controlling access to devices from the CPU and peripheral circuits,
    前記CPUにおける現在実行中の属性を記憶する属性記憶部と、 An attribute storage unit for storing the attribute of the currently executing in said CPU,
    前記CPUと前記周辺回路から、デバイスに対するアクセスコマンドを受け取り、前記アクセスコマンドで指定された属性とアクセス先のアドレスを用いて、デバイスへのアクセスを許可するか否か判定するアクセス制御部と、 From the peripheral circuit and the CPU, it receives an access command to the device, and using said specified attribute and the access destination address in the access command, determining whether the access control unit permits the access to the device,
    前記周辺回路からデバイスへのアクセスコマンドの状態を取得する状態取得部と、 A state acquisition section for acquiring the status of access commands to the device from the peripheral circuit,
    前記CPUが現在実行中の属性を切り替える際に、前記状態取得が取得したアクセスコマンドの状態に応じて、現在実行中の属性を切り替えるタイミングを決定し、決定したタイミングで前記属性記憶部の属性を更新する更新制御部とを備えることを特徴とするアクセス制御装置。 When said CPU switches the attributes of the currently executing, in accordance with the state of the access command in which the state acquired is acquired, determines when to switch the attributes of currently running, the attribute of the attribute storage unit at the determined timing access control device, characterized in that it comprises an update control unit to update.
  2. 前記状態取得部は、アクセスコマンドの状態として、前記周辺回路が保持している、デバイスへ送信前の、処理待ちのアクセスコマンドの個数を取得し、 Wherein the state acquisition section, as a state of the access command, the peripheral circuit is holding, acquired before transmission to the device, the number of access command pending,
    前記更新制御部は、処理待ちのアクセスコマンドがない場合に、現在実行中の属性を切り替えるタイミングと決定することを特徴とする請求項1に記載のアクセス制御装置。 The update control unit, when there is no access command pending, the access control apparatus according to claim 1, wherein the determining the timing to switch the attributes of currently running.
  3. 前記状態取得が取得したアクセスコマンドの状態に応じて、前記CPUに対して、属性の切り替え処理の開始を許可する切り替え許可部を備え、 Depending on the state of the access command the status acquisition has acquired, to the CPU, a switching permission unit for permitting the start of the switching process of the attribute,
    前記状態取得部は、アクセスコマンドの状態として、前記周辺回路が保持している、デバイスへ送信前の、処理待ちのアクセスコマンドの個数を取得し、 Wherein the state acquisition section, as a state of the access command, the peripheral circuit is holding, acquired before transmission to the device, the number of access command pending,
    前記切り替え許可部は、処理待ちのアクセスコマンド数が所定数以下の場合に、切り替え処理の開始を許可することを特徴とする請求項1に記載のアクセス制御装置。 The switching permission unit, when the number of access commands pending is equal to or less than a predetermined number, the access control apparatus according to claim 1, characterized in that to allow the start of the switching process.
  4. 前記切り替え許可部は、所定時間以内に、処理待ちのアクセスコマンド数が所定数以下にならない場合、切り替え処理の開始を許可することを特徴とする請求項3に記載のアクセス制御装置。 The switching permission unit is within a predetermined time, the number of access commands pending is not below the predetermined number, the access control device according to claim 3, characterized in that to allow the start of the switching process.
  5. 属性を切替える処理のモードを記憶するモード記憶部と、 A mode storage unit for storing the mode of processing of switching the attributes,
    前記モード記憶部に記憶されているモードに基づいて、前記切り替え許可部による処理を行うか否かを判定するモード設定部を備え、 Based on the mode stored in the mode storage unit, and for determining the mode setting unit whether to perform processing by the switching permitting unit,
    前記モード設定部は、前記モード記憶部に記憶されているモードが効率モードである場合に、前記切り替え許可部に処理を要求し、前記モード記憶部に記憶されているモードが通常モードである場合に、前記切り替え許可部に処理を要求しないことを特徴とする請求項3に記載のアクセス制御装置。 Wherein the mode setting unit, when the mode stored in the mode storage unit is efficient mode, the requesting processing to the switching permission unit, when the mode stored in the mode storage unit is in the normal mode the access control device according to claim 3, characterized in that does not require the process to the switching permission unit.
  6. CPUと周辺回路とデバイスを有する情報処理装置において、CPUと周辺回路からのデバイスに対するアクセスを制御するアクセス制御装置であって、前記アクセス制御装置は、前記CPUにおける現在実行中の属性を記憶する属性記憶部と、更新制御部と、状態取得部を備え、 An information processing apparatus having a CPU and peripheral circuits and devices, an access controller for controlling access to devices from the CPU and a peripheral circuit, the access control device, the attribute that stores the attributes of the currently executing in the CPU comprising a storage unit, and the update control unit, the state acquisition section,
    前記CPUが現在実行中の属性を切り替える際に、前記更新制御部が、前記CPUから切り替え要求を受け取る要求ステップと、 When said CPU switches the attributes of the currently executing, the update control unit, a requesting step of receiving a switching request from the CPU,
    前記更新制御部が、前記状態取得部に、状態取得要求を通知し、前記周辺回路からデバイスへのアクセスコマンドの状態を取得する取得ステップと、 The update control unit, the status acquisition unit, an acquisition step of notifying a status acquisition request, acquires the state of the access command to the device from the peripheral circuit,
    前記更新制御部が、前記状態取得が取得したアクセスコマンドの状態に応じて、現在実行中の属性を切り替えるタイミングを決定する決定ステップと、 The update control unit, and a determination step of, depending on the state of the access command the status acquisition is acquired, determines when to switch the attributes of currently executing,
    前記更新制御部が、決定したタイミングで、前記属性記憶部の属性を更新する更新ステップとを備えることを特徴とするアクセス制御方法。 The update control unit, at the determined timing, the access control method characterized by and an updating step of updating an attribute of the attribute storage unit.
JP2011190310A 2011-09-01 2011-09-01 Access control device and access control method Withdrawn JP2014211662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011190310A JP2014211662A (en) 2011-09-01 2011-09-01 Access control device and access control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011190310A JP2014211662A (en) 2011-09-01 2011-09-01 Access control device and access control method
PCT/JP2012/005211 WO2013031130A1 (en) 2011-09-01 2012-08-20 Information processing device, access control method for same and integrated circuit

Publications (1)

Publication Number Publication Date
JP2014211662A true true JP2014211662A (en) 2014-11-13

Family

ID=47755661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011190310A Withdrawn JP2014211662A (en) 2011-09-01 2011-09-01 Access control device and access control method

Country Status (2)

Country Link
JP (1) JP2014211662A (en)
WO (1) WO2013031130A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163239A (en) * 2000-11-22 2002-06-07 Toshiba Corp Multi-processor system and control method for it
JP3999943B2 (en) * 2001-03-13 2007-10-31 株式会社東芝 Multi-bank access controller and multi-bank access control method
JP3898650B2 (en) * 2003-02-20 2007-03-28 株式会社エヌ・ティ・ティ・データ Multi operating system control method, and a program to execute the method on a computer, as well as multi-operating system control apparatus
US7950020B2 (en) * 2006-03-16 2011-05-24 Ntt Docomo, Inc. Secure operating system switching
JP4342576B2 (en) * 2006-07-25 2009-10-14 株式会社エヌ・ティ・ティ・ドコモ Multiple operating systems switching control device and a computer system
JP4766498B2 (en) * 2008-12-24 2011-09-07 株式会社ソニー・コンピュータエンタテインメント Method and apparatus for providing a user-level dma memory access management

Also Published As

Publication number Publication date Type
WO2013031130A1 (en) 2013-03-07 application

Similar Documents

Publication Publication Date Title
US7716720B1 (en) System for providing secure and trusted computing environments
US7734933B1 (en) System for providing secure and trusted computing environments through a secure computing module
US7062616B2 (en) Implementing a dual partition flash with suspend/resume capabilities
US20070041383A1 (en) Third party node initiated remote direct memory access
US20140033316A1 (en) Trusted security zone access to peripheral devices
US8095816B1 (en) Processor management using a buffer
US20080155153A1 (en) Device control apparatus
US20110167189A1 (en) Storage apparatus and its data transfer method
US20080052532A1 (en) Methods and systems involving secure ram
US20070204265A1 (en) Migrating a virtual machine that owns a resource such as a hardware device
US20110314538A1 (en) Computing System Providing Normal Security and High Security Services
US20140173614A1 (en) Sending tasks between virtual machines based on expiration times
US20090319728A1 (en) Virtualized SAS Adapter with Logic Unit Partitioning
US20090138623A1 (en) Method and Apparatus for Delegation of Secure Operating Mode Access Privilege from Processor to Peripheral
US20060206634A1 (en) DMA controller
US8161482B1 (en) Power optimization for multi-core devices
US20120102574A1 (en) Creating distinct user spaces through user identifiers
CN103136110A (en) Memory management method, memory management device and non uniform memory access (NUMA) system
US20150100746A1 (en) System and method for uniform interleaving of data across a multiple-channel memory architecture with asymmetric storage capacity
US9110695B1 (en) Request queues for interactive clients in a shared file system of a parallel computing system
US20080271111A1 (en) Efficient policy conflict detection
US20140095769A1 (en) Flash memory dual in-line memory module management
US20120131375A1 (en) Executing a Kernel Device Driver as a User Space Process
US20080168465A1 (en) Data processing system and semiconductor integrated circuit
CN104156658A (en) Mobile terminal and dual-system based data access method and device thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104