JP2014183181A - Electronic component module, and method for manufacturing the same - Google Patents

Electronic component module, and method for manufacturing the same Download PDF

Info

Publication number
JP2014183181A
JP2014183181A JP2013056527A JP2013056527A JP2014183181A JP 2014183181 A JP2014183181 A JP 2014183181A JP 2013056527 A JP2013056527 A JP 2013056527A JP 2013056527 A JP2013056527 A JP 2013056527A JP 2014183181 A JP2014183181 A JP 2014183181A
Authority
JP
Japan
Prior art keywords
module substrate
ground pattern
electronic component
conductor layer
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013056527A
Other languages
Japanese (ja)
Inventor
Kazumasa Shiraishi
一雅 白石
Tamon Kasashima
多聞 笠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013056527A priority Critical patent/JP2014183181A/en
Publication of JP2014183181A publication Critical patent/JP2014183181A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component module having the enhanced adhesiveness between a mold resin and an electromagnetic wave shield.SOLUTION: An electronic component module comprises: a module substrate 20 formed by a multilayer substrate; electronic components 31 to 33 mounted on a main surface 21 of the module substrate 20; a mold resin 40 formed on the main surface 21 of the module substrate 20 so as to cover electronic components 31 to 33; and an electromagnetic wave shield 50 formed on surfaces 41, 42 of the mold resin 40. The module substrate 20 contains a first conductor layer L1 positioned on the main surface 21; and a second conductor layer L2 positioned on a layer lower than the first conductor layer L1. A ground pattern of the first conductor layer L1 is positioned at the inner side relative to a side surface 23 of the module substrate 20, a side surface of a ground pattern 27 of the second conductor layer L2 is exposed to the side surface of the module substrate, and the electromagnetic wave shield 50 is connected to the side surface of the second ground pattern 27.

Description

本発明は電子部品モジュール及びその製造方法に関し、特に、モールド樹脂の表面に電磁波シールドが形成された電子部品モジュール及びその製造方法に関する。   The present invention relates to an electronic component module and a manufacturing method thereof, and more particularly to an electronic component module in which an electromagnetic wave shield is formed on the surface of a mold resin and a manufacturing method thereof.

近年、携帯型の情報端末などには、複数の電子部品がモジュール基板に実装されてなる電子部品モジュールが多数用いられている。このような電子部品モジュールは、外来の電磁波ノイズによる誤動作を防止するとともに、自らが電磁波ノイズの発生源とならないよう、電磁波シールドで覆われることがある。例えば、特許文献１には、モジュール基板の上部をシールドケースで覆った電子部品モジュールが記載されている。   In recent years, many electronic component modules in which a plurality of electronic components are mounted on a module substrate are used in portable information terminals and the like. Such an electronic component module may be covered with an electromagnetic wave shield to prevent malfunction due to external electromagnetic noise and to prevent itself from being a source of electromagnetic noise. For example, Patent Document 1 describes an electronic component module in which an upper portion of a module substrate is covered with a shield case.

しかしながら、特許文献１に記載された電子部品モジュールでは、モジュール基板上に実装された電子部品とシールドケースとの間に所定のクリアランスが必要となることから、全体の厚みが大きくなり、低背化が困難であるという問題があった。これに対し、特許文献２には、モジュール基板上の電子部品をモールド樹脂で覆い、モールド樹脂の表面に電磁波シールドをメッキにより直接形成した電子部品モジュールが記載されている。これによれば、電子部品モジュール全体の厚みをより薄くすることができるため、低背化に有利である。   However, in the electronic component module described in Patent Document 1, since a predetermined clearance is required between the electronic component mounted on the module substrate and the shield case, the overall thickness is increased and the height is reduced. There was a problem that was difficult. On the other hand, Patent Document 2 describes an electronic component module in which an electronic component on a module substrate is covered with a mold resin, and an electromagnetic wave shield is directly formed on the surface of the mold resin by plating. According to this, since the thickness of the whole electronic component module can be made thinner, it is advantageous for low profile.

特開２００５−１９８８２号公報JP 2005-19882 A 特開２００６−３３２２５５号公報JP 2006-332255 A

モールド樹脂の表面に形成される電磁波シールドは、モジュール基板のグランドと同電位であることが求められ、そのためには電磁波シールドとモジュール基板のグランドパターンとを電気的に接続する必要がある。従来、この電磁波シールドのグランド接続を実現するため、モジュール基板の主面に設けられたグランドパターンを当該基板の側面に露出させて、この露出面を覆うように電磁波シールドを形成することで電磁波シールドをグランドに接続していた。モジュール基板が単層基板の場合、その裏面には主に外部端子が形成され、その他の導体パターンの形成が難しく、主面以外の選択肢がないからである。また、モジュール基板が多層基板の場合、その主面は電磁波シールドが形成されるモールド樹脂に最も近い位置にあり、主面に形成されるグランドパターンは電磁波シールドと接続しやすいと考えられたためである。   The electromagnetic wave shield formed on the surface of the mold resin is required to have the same potential as the ground of the module substrate. For this purpose, it is necessary to electrically connect the electromagnetic wave shield and the ground pattern of the module substrate. Conventionally, in order to realize the ground connection of the electromagnetic wave shield, the ground pattern provided on the main surface of the module substrate is exposed on the side surface of the substrate, and the electromagnetic wave shield is formed so as to cover the exposed surface. Was connected to ground. This is because when the module substrate is a single-layer substrate, external terminals are mainly formed on the back surface thereof, and it is difficult to form other conductor patterns, and there is no option other than the main surface. In addition, when the module substrate is a multilayer substrate, the main surface is located closest to the mold resin on which the electromagnetic wave shield is formed, and the ground pattern formed on the main surface is considered to be easily connected to the electromagnetic wave shield. .

しかしながら、従来のシールド構造においては、以下のような問題があった。すなわち、一般に、電子部品モジュールは集合基板を用いて製造され、集合基板上に電子部品を搭載した後、ダイシングによって個々のチップに切り分けることで完成する。このとき、モールド樹脂層が切断刃によって押し下げられ、図１５に示すように、モールド樹脂７０のバリ７１が発生し、グランドパターン７２の露出部分がバリ７１に覆われてしまう場合がある。モールド樹脂７０のバリ７１は切断面の全面ではなく部分的に形成されることが多いが、たとえ部分的であってもこのようなバリ７１によって電磁波シールドとグランドパターン７２との接続が遮られるとインピーダンスが大きくなって設計通りのモジュール特性が得られない。   However, the conventional shield structure has the following problems. That is, in general, an electronic component module is manufactured using a collective substrate, and after mounting electronic components on the collective substrate, the electronic component module is completed by cutting into individual chips by dicing. At this time, the mold resin layer is pushed down by the cutting blade, and as shown in FIG. 15, burrs 71 of the mold resin 70 are generated, and the exposed portions of the ground pattern 72 may be covered with the burrs 71. The burrs 71 of the mold resin 70 are often formed partially rather than on the entire cut surface, but even if they are partially, the connection between the electromagnetic wave shield and the ground pattern 72 is blocked by such burrs 71. Impedance increases and module characteristics as designed cannot be obtained.

したがって、本発明の目的は、モールド樹脂のバリの影響を受けることがなく、モールド樹脂の表面に形成された電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性が高められた電子部品モジュール及びその製造方法を提供することである。   Accordingly, an object of the present invention is to provide an electronic component module in which the reliability of electrical connection between the electromagnetic wave shield formed on the surface of the mold resin and the ground of the module substrate is not affected by the burr of the mold resin. And a method of manufacturing the same.

上記課題を解決するため、本発明による電子部品モジュールは、多層基板で構成されたモジュール基板と、前記モジュール基板の主面に搭載された電子部品と、前記電子部品を覆うよう前記モジュール基板の前記主面に形成されたモールド樹脂と、前モールド樹脂の表面に形成された電磁波シールドと、を備え、前記モジュール基板は、前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、前記第１のグランドパターンは、前記モジュール基板の側面に露出しておらず、前記第２のグランドパターンの側面の少なくとも一部は、前記モジュール基板の前記側面に露出しており、前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンに接続されていることを特徴とする。   In order to solve the above problems, an electronic component module according to the present invention includes a module substrate configured by a multilayer substrate, an electronic component mounted on a main surface of the module substrate, and the module substrate covering the electronic component. A mold resin formed on a main surface; and an electromagnetic wave shield formed on a surface of the previous mold resin. The module substrate is located on the main surface of the module substrate and includes a first ground pattern. 1 conductor layer and a second conductor layer that is located below the first conductor layer and includes a second ground pattern, and the first ground pattern is exposed on a side surface of the module substrate. And at least a part of the side surface of the second ground pattern is exposed on the side surface of the module substrate, and the electromagnetic wave shield is formed of the module. Characterized in that at the side of Yuru substrate being connected to said second ground pattern.

モールド樹脂の切断時に発生するバリがモジュール基板の第１の導体層の第１のグランドパターンの側面を覆う場合、電磁波シールドとの部分的な接触不良が発生し、所望のシールド効果が得られないおそれがある。しかし、モールド樹脂のバリが第１の導体層よりも下層の第２の導体層を覆う位置まで伸びることはないことから、第２のグランドパターンの露出面の全面を電磁波シールドと確実に接触させることができる。したがって、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性が高められた電子部品モジュールを提供することができる。   When the burr generated when the mold resin is cut covers the side surface of the first ground pattern of the first conductor layer of the module substrate, a partial contact failure with the electromagnetic wave shield occurs, and a desired shielding effect cannot be obtained. There is a fear. However, since the burrs of the mold resin do not extend to a position covering the second conductor layer below the first conductor layer, the entire exposed surface of the second ground pattern is reliably brought into contact with the electromagnetic wave shield. be able to. Therefore, it is possible to provide an electronic component module in which the reliability of electrical connection between the electromagnetic wave shield and the ground of the module substrate is improved.

本発明において、前記モジュール基板の前記側面には前記モールド樹脂のバリが付着しており、前記第２のグランドパターンの前記側面は前記バリに覆われていないことが好ましい。このように、第２のグランドパターンはモールド樹脂のバリに覆われていないので、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性を高めることができる。   In the present invention, it is preferable that burrs of the mold resin adhere to the side surfaces of the module substrate, and the side surfaces of the second ground pattern are not covered with the burrs. As described above, since the second ground pattern is not covered with the burr of the mold resin, the reliability of the electrical connection between the electromagnetic wave shield and the ground of the module substrate can be improved.

本発明において、前記第２の導体層は、前記第１の導体層よりも一つ下の層であることが好ましい。第２の導体層は第１の導体層の次にモールド樹脂に近い位置にあり、第２のグランドパターンは第１のグランドパターンの次に電磁波シールドと接続しやすいからである。   In the present invention, it is preferable that the second conductor layer is a layer one layer lower than the first conductor layer. This is because the second conductor layer is positioned next to the mold resin next to the first conductor layer, and the second ground pattern is easily connected to the electromagnetic wave shield next to the first ground pattern.

本発明において、前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出していることが好ましい。また、前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出していることが好ましい。これらの構成によれば、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性をさらに高めることができる。   In the present invention, it is preferable that the module substrate has a plurality of side surfaces, and the second ground pattern is exposed on each of the plurality of side surfaces. Further, it is preferable that the second ground pattern is exposed over the entire circumference of the outer peripheral portion of the module substrate. According to these configurations, the reliability of the electrical connection between the electromagnetic wave shield and the ground of the module substrate can be further enhanced.

また、本発明による電子部品モジュールの製造方法は、多層基板で構成されたモジュール基板の主面に電子部品を搭載する工程と、前記電子部品を覆うよう前記モジュール基板の前記主面にモールド樹脂を形成する工程と、前記モジュール基板の前記主面に対して垂直な方向から前記モジュール基板及び前記モールド樹脂をダイシングして前記モジュール基板の側面を露出させる工程と、前記モールド樹脂の表面と前記モジュール基板の前記側面に無電解メッキを施すことによって電磁波シールドを形成する工程とを備え、前記モジュール基板は、前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、前記第１のグランドパターンは、前記モジュール基板の前記側面に露出しておらず、前記第２のグランドパターンの側面の少なくとも一部は、前記モジュール基板の前記側面に露出しており、前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンと接続されるように形成されることを特徴とする。   The method of manufacturing an electronic component module according to the present invention includes a step of mounting an electronic component on a main surface of a module substrate composed of a multilayer substrate, and a mold resin on the main surface of the module substrate so as to cover the electronic component. A step of forming, a step of dicing the module substrate and the mold resin from a direction perpendicular to the main surface of the module substrate to expose a side surface of the module substrate, a surface of the mold resin, and the module substrate Forming an electromagnetic wave shield by performing electroless plating on the side surface of the module substrate, the module substrate being positioned on the main surface of the module substrate, and a first conductor layer including a first ground pattern; A second conductor layer that is located below the first conductor layer and includes a second ground pattern, The ground pattern is not exposed on the side surface of the module substrate, at least a part of the side surface of the second ground pattern is exposed on the side surface of the module substrate, and the electromagnetic wave shield is The module substrate is formed to be connected to the second ground pattern on the side surface.

本発明によれば、第１の導体層よりも下層のグランドパターンの側面と電磁波シールドとを接続するので、モールド樹脂の切断時に発生するバリがモジュール基板の第１の導体層の第１のグランドパターンの側面を覆い、電磁波シールドとの部分的な接触不良が発生することがない。したがって、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性が高められた電子部品モジュールの製造方法を提供することができる。   According to the present invention, the side surface of the ground pattern lower than the first conductor layer is connected to the electromagnetic wave shield, so that the burr generated when the mold resin is cut is the first ground of the first conductor layer of the module substrate. The side surface of the pattern is covered and partial contact failure with the electromagnetic wave shield does not occur. Therefore, it is possible to provide a method for manufacturing an electronic component module in which the reliability of electrical connection between the electromagnetic wave shield and the ground of the module substrate is improved.

本発明において、前記ダイシングによって前記モジュール基板の側面には前記モールド樹脂のバリが付着しており、前記第２のグランドパターンの前記側面は前記バリに覆われていないことが好ましい。このように、第２のグランドパターンはモールド樹脂のバリに覆われていないので、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性を高めることができる。   In the present invention, it is preferable that burrs of the mold resin are attached to the side surfaces of the module substrate by the dicing, and the side surfaces of the second ground pattern are not covered with the burrs. As described above, since the second ground pattern is not covered with the burr of the mold resin, the reliability of the electrical connection between the electromagnetic wave shield and the ground of the module substrate can be improved.

本発明において、前記第２の導体層は、前記第１の導体層よりも一つ下の層であることが好ましい。第２の導体層は第１の導体層の次にモールド樹脂に近い位置にあり、第２のグランドパターンは第１のグランドパターンの次に電磁波シールドと接続しやすいからである。   In the present invention, it is preferable that the second conductor layer is a layer one layer lower than the first conductor layer. This is because the second conductor layer is positioned next to the mold resin next to the first conductor layer, and the second ground pattern is easily connected to the electromagnetic wave shield next to the first ground pattern.

本発明において、前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出していることが好ましい。また、前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出していることが好ましい。これらの構成によれば、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性をさらに高めることができる。   In the present invention, it is preferable that the module substrate has a plurality of side surfaces, and the second ground pattern is exposed on each of the plurality of side surfaces. Further, it is preferable that the second ground pattern is exposed over the entire circumference of the outer peripheral portion of the module substrate. According to these configurations, the reliability of the electrical connection between the electromagnetic wave shield and the ground of the module substrate can be further enhanced.

本発明によれば、導体層の最上層に位置する第１のグランドパターンはモジュール基板の側面から露出せず、これにより前記第１のグランドパターンは電磁波シールドから絶縁分離され、最上層よりも下層に位置する第２のグランドパターンは前記モジュール基板の側面から露出して電磁波シールドに接続されているので、ダイシングによって発生するモールド樹脂のバリの影響を受けることなく、電磁波シールドをモジュール基板のグランドに接続することができ、インピーダンスの増加を防止することができる。したがって、電子部品モジュールの特性を安定させることができ、信頼性の高い電子部品モジュールを提供することができる。   According to the present invention, the first ground pattern located on the uppermost layer of the conductor layer is not exposed from the side surface of the module substrate, whereby the first ground pattern is insulated and separated from the electromagnetic wave shield, and is lower than the uppermost layer. Since the second ground pattern located at the side of the module substrate is exposed from the side surface of the module substrate and connected to the electromagnetic wave shield, the electromagnetic wave shield is connected to the ground of the module substrate without being affected by the burr of the mold resin generated by dicing. It is possible to connect, and an increase in impedance can be prevented. Therefore, the characteristics of the electronic component module can be stabilized, and a highly reliable electronic component module can be provided.

このように、本発明によれば、モールド樹脂の表面に形成された電磁波シールドと多層基板のグランドとの電気的接続の信頼性が高められた電子部品モジュールの信頼性を高めることが可能となる。   As described above, according to the present invention, it is possible to improve the reliability of the electronic component module in which the reliability of the electrical connection between the electromagnetic wave shield formed on the surface of the mold resin and the ground of the multilayer substrate is increased. .

本発明の好ましい実施形態による電子部品モジュール１０の構造を説明するための断面図である。It is sectional drawing for demonstrating the structure of the electronic component module 10 by preferable embodiment of this invention. 電子部品モジュール１０のモジュール基板の各導体層Ｌ１〜Ｌ４のレイアウトを示す略平面図である。2 is a schematic plan view showing a layout of conductor layers L1 to L4 of a module substrate of the electronic component module 10. FIG. 電子部品モジュール１０の製造方法を説明するためのフローチャートである。4 is a flowchart for explaining a manufacturing method of the electronic component module 10. 電子部品モジュール１０の一製造工程（集合基板２０ａの準備）を示す断面図である。4 is a cross-sectional view showing one manufacturing process (preparation of a collective substrate 20a) of the electronic component module 10. FIG. 電子部品モジュール１０の一製造工程（電子部品３１〜３３の実装）を示す断面図である。3 is a cross-sectional view showing one manufacturing process of electronic component module 10 (mounting of electronic components 31 to 33). FIG. 電子部品モジュール１０の一製造工程（モールド樹脂４０の形成）を示す断面図である。3 is a cross-sectional view showing one manufacturing process (formation of a mold resin 40) of the electronic component module 10. FIG. 電子部品モジュール１０の一製造工程（ラッピング）を示す断面図である。2 is a cross-sectional view showing one manufacturing process (lapping) of the electronic component module 10. FIG. 電子部品モジュール１０の一製造工程（マスキングテープ６０への貼り付け）を示す断面図である。FIG. 4 is a cross-sectional view showing one manufacturing process of electronic component module 10 (attachment to masking tape 60). 電子部品モジュール１０の一製造工程（ダイシング）を示す断面図である。4 is a cross-sectional view showing one manufacturing process (dicing) of the electronic component module 10. FIG. 電子部品モジュール１０の一製造工程（ガラスフィラー４５の除去）を示す断面図である。3 is a cross-sectional view showing one manufacturing process (removal of glass filler 45) of the electronic component module 10. FIG. 電子部品モジュール１０の一製造工程（電磁波シールド５０の形成）を示す断面図である。4 is a cross-sectional view showing one manufacturing process of the electronic component module 10 (formation of the electromagnetic wave shield 50). FIG. 本発明の他の好ましい実施形態による電子部品モジュール２０の構造を説明するための断面図である。It is sectional drawing for demonstrating the structure of the electronic component module 20 by other preferable embodiment of this invention. 本発明のさらに他の好ましい実施形態による電子部品モジュール２０の構造を説明するための断面図である。It is sectional drawing for demonstrating the structure of the electronic component module 20 by further another preferable embodiment of this invention. 本発明のさらに他の好ましい実施形態による電子部品モジュール２０の構造を説明するための断面図である。It is sectional drawing for demonstrating the structure of the electronic component module 20 by further another preferable embodiment of this invention. 従来の電子部品モジュールの問題点を説明するための模式図である。It is a schematic diagram for demonstrating the problem of the conventional electronic component module.

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の好ましい実施形態による電子部品モジュール１０の構造を説明するための断面図である。   FIG. 1 is a cross-sectional view for explaining the structure of an electronic component module 10 according to a preferred embodiment of the present invention.

図１に示すように、本実施形態による電子部品モジュール１０は、モジュール基板２０と、モジュール基板２０の主面２１に搭載された複数の電子部品３１〜３３と、これら電子部品３１〜３３を覆うようモジュール基板２０の主面２１に形成されたモールド樹脂４０と、モールド樹脂４０の表面及びモジュール基板２０の側面２３に形成された電磁波シールド５０とを備える。   As shown in FIG. 1, the electronic component module 10 according to the present embodiment covers the module substrate 20, the plurality of electronic components 31 to 33 mounted on the main surface 21 of the module substrate 20, and the electronic components 31 to 33. A mold resin 40 formed on the main surface 21 of the module substrate 20 and an electromagnetic wave shield 50 formed on the surface of the mold resin 40 and the side surface 23 of the module substrate 20 are provided.

モジュール基板２０は、ガラスエポキシ、ＢＴレジンやアルミナなどの絶縁材料からなる多層の回路基板であり、その主面２１には電子部品３１〜３３と接続するためのランドパターン２４が形成され、その裏面２２には外部端子２５が形成されている。ランドパターン２４と外部端子２５は、モジュール基板２０を貫通して設けられた図示しないスルーホール導体を介して接続されている。これにより、各電子部品３１〜３３は外部端子２５に電気的に接続される。電子部品３１〜３３の種類については特に限定されず、半導体ＩＣなどの集積回路、トランジスタなどのディスクリート半導体デバイス、キャパシタやコイルなどの受動素子などを用いることができる。また、モジュール基板２０に実装する電子部品の数についても特に限定されるものではない。   The module substrate 20 is a multilayer circuit substrate made of an insulating material such as glass epoxy, BT resin, or alumina, and a land pattern 24 for connection to the electronic components 31 to 33 is formed on the main surface 21 thereof, and the back surface thereof. An external terminal 25 is formed at 22. The land pattern 24 and the external terminal 25 are connected through a through-hole conductor (not shown) provided through the module substrate 20. Thereby, each of the electronic components 31 to 33 is electrically connected to the external terminal 25. The types of the electronic components 31 to 33 are not particularly limited, and an integrated circuit such as a semiconductor IC, a discrete semiconductor device such as a transistor, a passive element such as a capacitor or a coil, or the like can be used. Further, the number of electronic components mounted on the module substrate 20 is not particularly limited.

モールド樹脂４０は、モジュール基板２０の主面２１と平行な第１の表面（上面）４１と、モジュール基板２０の主面２１に対して垂直な第２の表面（側面）４２を有している。これら第１及び第２の表面４１，４２はいずれも粗面化処理されており、多数の微細なキャビティ（微細孔）４３を有していることが好ましい。この微細なキャビティ４３は、モールド樹脂４０に含まれるガラスフィラーを除去することによって形成されたものである。詳細については後述するが、モールド樹脂４０は、熱硬化性エポキシ系樹脂などからなる絶縁樹脂にガラスフィラーが含浸されてなり、第１及び第２の表面４１，４２に露出するガラスフィラーを除去することによって、多数の微細なキャビティ４３を形成することができる。   The mold resin 40 has a first surface (upper surface) 41 parallel to the main surface 21 of the module substrate 20 and a second surface (side surface) 42 perpendicular to the main surface 21 of the module substrate 20. . The first and second surfaces 41 and 42 are both roughened and preferably have a large number of fine cavities (fine holes) 43. The fine cavity 43 is formed by removing the glass filler contained in the mold resin 40. Although details will be described later, the mold resin 40 is formed by impregnating an insulating resin made of a thermosetting epoxy resin or the like with a glass filler, and removes the glass filler exposed on the first and second surfaces 41 and 42. As a result, a large number of fine cavities 43 can be formed.

電磁波シールド５０は、モールド樹脂４０の第１及び第２の表面４１，４２、並びに、モジュール基板２０の側面２３を覆うように形成されている。電磁波シールド５０は、無電解メッキにより形成された金属膜であり、特に限定されるものではないが、Ｎｉ（ニッケル）とＣｕ（銅）の積層膜であることが好ましい。   The electromagnetic wave shield 50 is formed so as to cover the first and second surfaces 41 and 42 of the mold resin 40 and the side surface 23 of the module substrate 20. The electromagnetic wave shield 50 is a metal film formed by electroless plating and is not particularly limited, but is preferably a laminated film of Ni (nickel) and Cu (copper).

本実施形態によるモジュール基板２０は４層の多層基板であって、主面２１側から裏面２２側に向かって順に、第１〜第４の導体層Ｌ１〜Ｌ４を有している。このうち、第１の導体層Ｌ１は、モジュール基板２０の主面２１に設けられた外層の導体層であり、第２及び第３の導体層Ｌ２，Ｌ３は、モジュール基板２０の内部に設けられた内層の導体層であり、第４の導体層Ｌ４は、モジュール基板２０の裏面２２に設けられた外層の導体層である。各導体層Ｌ１〜Ｌ４は絶縁層によって互いに絶縁されており、また絶縁層を貫通するスルーホール導体（不図示）によって電気的に接続されている。各導体層Ｌ１〜Ｌ４はパターニングされて、電源配線パターン、信号配線パターン、グランド配線パターンなど、任意の導体パターンを構成している。導体パターンはまた、キャパシタ、インダクタ等の受動素子を構成していてもよい。   The module substrate 20 according to the present embodiment is a four-layer multilayer substrate, and has first to fourth conductor layers L1 to L4 in order from the main surface 21 side to the back surface 22 side. Among these, the first conductor layer L1 is an outer conductor layer provided on the main surface 21 of the module substrate 20, and the second and third conductor layers L2 and L3 are provided inside the module substrate 20. The fourth conductor layer L 4 is an outer conductor layer provided on the back surface 22 of the module substrate 20. Each of the conductor layers L1 to L4 is insulated from each other by an insulating layer, and is electrically connected by a through-hole conductor (not shown) penetrating the insulating layer. Each of the conductor layers L1 to L4 is patterned to constitute an arbitrary conductor pattern such as a power supply wiring pattern, a signal wiring pattern, and a ground wiring pattern. The conductor pattern may also constitute passive elements such as capacitors and inductors.

第１の導体層Ｌ１はグランドに接続されたランド２４等のグランドパターン（第１のグランドパターン）を有しているが、囲み線Ｐ１で示すように、モジュール基板２０の側面に露出するグランドパターンは存在せず、すべての導体パターンはモジュール基板２０の側面２３よりも内側に収まっている。これに対し、囲み線Ｐ２で示すように、第２の導体層Ｌ２はグランドパターン２７（第２のグランドパターン）を有しており、このグランドパターン２７はモジュール基板２０の側面２３に露出しており、電磁波シールド５０に接続されている。   The first conductor layer L1 has a ground pattern (first ground pattern) such as a land 24 connected to the ground, but the ground pattern exposed on the side surface of the module substrate 20 as indicated by a surrounding line P1. And all the conductor patterns are located inside the side surface 23 of the module substrate 20. On the other hand, as indicated by a surrounding line P2, the second conductor layer L2 has a ground pattern 27 (second ground pattern), and the ground pattern 27 is exposed on the side surface 23 of the module substrate 20. And connected to the electromagnetic wave shield 50.

第１の導体層Ｌ１のグランドパターンをモジュール基板２０の側面に露出させる場合において、モールド樹脂４０のバリが発生した場合には、当該グランドパターンの露出面の一部がこのバリに覆われ、電磁波シールド５０との部分的な接触不良が発生し、シールド特性が不十分になるおそれがある。しかし、モールド樹脂４０のバリが第１の導体層Ｌ１よりも下層の第２の導体層Ｌ２を覆う位置まで伸びることはないので、第２の導体層Ｌ２のグランドパターンの露出面の全面を電磁波シールド５０と確実に接触させることができる。   In the case where the ground pattern of the first conductor layer L1 is exposed on the side surface of the module substrate 20, when a burr of the mold resin 40 is generated, a part of the exposed surface of the ground pattern is covered with the burr, and the electromagnetic wave A partial contact failure with the shield 50 may occur, and the shielding characteristics may be insufficient. However, since the burr of the mold resin 40 does not extend to a position covering the second conductor layer L2 below the first conductor layer L1, the entire exposed surface of the ground pattern of the second conductor layer L2 is exposed to electromagnetic waves. The shield 50 can be reliably brought into contact.

図２は、第１〜第４の導体層Ｌ１〜Ｌ４のグランドパターンの平面レイアウトを部分的に示す平面図である。   FIG. 2 is a plan view partially showing a planar layout of the ground pattern of the first to fourth conductor layers L1 to L4.

第１の導体層Ｌ１の導体パターンは主にランドパターン２４を構成している。モジュール基板２０の主面２１にはランドパターン２４以外の導体パターンは設けられていないが、他の導体パターンを設けてもかまわない。ランドパターン２４は対応するスルーホール導体を介して電源配線パターン、信号配線パターン、あるいはグランドパターンに接続されている。   The conductor pattern of the first conductor layer L1 mainly constitutes a land pattern 24. Although no conductor pattern other than the land pattern 24 is provided on the main surface 21 of the module substrate 20, other conductor patterns may be provided. The land pattern 24 is connected to a power supply wiring pattern, a signal wiring pattern, or a ground pattern through a corresponding through-hole conductor.

基板領域は、基板の外周部に設けられた余白領域ＭＡと、余白領域の内側の回路領域ＣＡとに分けられる。破線Ｂは余白領域ＭＡと回路領域ＣＡの境界を示している。余白領域ＭＡは、加工精度等を考慮して設定された回路パターンを形成すべきでない領域であり、回路領域ＣＡは実際に回路パターンを形成してもよいアクティブな領域である。ここで、第１の導体層Ｌ１の導体パターンは回路領域ＣＡにのみ形成され、余白領域ＭＡにはいかなる導体パターンも形成されていない。すなわち、第１の導体層Ｌ１のグランドパターンは回路領域ＣＡだけに設けられており、モジュール基板２０の側面２３に露出していない。なおここにいうグランドパターンは、グランドに接続されたランドパターン２４を含む。   The board area is divided into a blank area MA provided on the outer periphery of the board and a circuit area CA inside the blank area. A broken line B indicates a boundary between the blank area MA and the circuit area CA. The blank area MA is an area where a circuit pattern set in consideration of processing accuracy and the like should not be formed, and the circuit area CA is an active area where a circuit pattern may actually be formed. Here, the conductor pattern of the first conductor layer L1 is formed only in the circuit area CA, and no conductor pattern is formed in the blank area MA. That is, the ground pattern of the first conductor layer L1 is provided only in the circuit area CA and is not exposed on the side surface 23 of the module substrate 20. Here, the ground pattern includes a land pattern 24 connected to the ground.

第２の導体層Ｌ２の導体パターンは回路領域ＣＡのみならず余白領域ＭＡにも形成されており、余白領域ＭＡの導体パターンはグランドパターン２７である。本実施形態によるグランドパターン２７は基板領域の外周部の全周（余白領域ＭＡの全体）に亘って形成されており、モジュール基板２０の側面２３から露出している。一方、回路領域ＣＡには電子部品モジュール１０を構成するために必要な電源配線パターン、信号配線パターンおよびグランドパターンが任意に形成されている。   The conductor pattern of the second conductor layer L2 is formed not only in the circuit area CA but also in the margin area MA. The conductor pattern of the margin area MA is the ground pattern 27. The ground pattern 27 according to the present embodiment is formed over the entire circumference of the outer peripheral portion of the board area (the entire blank area MA), and is exposed from the side surface 23 of the module board 20. On the other hand, a power supply wiring pattern, a signal wiring pattern, and a ground pattern necessary for configuring the electronic component module 10 are arbitrarily formed in the circuit area CA.

第３の導体層Ｌ３の導体パターンは回路領域ＣＡにのみ形成され、余白領域ＭＡにはいかなる導体パターンも形成されない。すなわち、第３の導体層Ｌ３のグランドパターンは余白領域ＭＡよりも内側の回路領域ＣＡだけに設けられており、モジュール基板２０の側面２３から露出していない。図示しないが、回路領域ＣＡには電子部品モジュール１０を構成するために必要な電源配線パターン、信号配線パターンおよびグランドパターンが任意に形成されている。   The conductor pattern of the third conductor layer L3 is formed only in the circuit area CA, and no conductor pattern is formed in the blank area MA. That is, the ground pattern of the third conductor layer L3 is provided only in the circuit area CA inside the blank area MA, and is not exposed from the side surface 23 of the module substrate 20. Although not shown, a power supply wiring pattern, a signal wiring pattern, and a ground pattern necessary for configuring the electronic component module 10 are arbitrarily formed in the circuit area CA.

第４の導体層Ｌ４の導体パターンは外部端子２５を構成している。モジュール基板２０の裏面２２には外部端子２５以外の導体パターンは設けられていないが、他の導体パターンを設けてもかまわない。外部端子２５は対応するスルーホール導体を介して電源配線パターン、信号配線パターン、あるいはグランドパターンに接続されている。外部端子２５は、スルーホール導体を介して第１の導体層Ｌ１のランドパターン２４に直接接続されていてもよい。   The conductor pattern of the fourth conductor layer L4 constitutes the external terminal 25. No conductor pattern other than the external terminals 25 is provided on the back surface 22 of the module substrate 20, but other conductor patterns may be provided. The external terminal 25 is connected to a power supply wiring pattern, a signal wiring pattern, or a ground pattern through a corresponding through-hole conductor. The external terminal 25 may be directly connected to the land pattern 24 of the first conductor layer L1 through a through-hole conductor.

以上説明したように、本実施形態による電子部品モジュール１０は、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面に露出せず、第１の導体層Ｌ１よりも下層の第２の導体層Ｌ２のグランドパターン２７がモジュール基板２０の側面に露出し、電磁波シールド５０は第２の導体層Ｌ２のグランドパターンの露出面に接続されているので、モジュール基板２０の側面に付着するモールド樹脂４０のバリの影響を回避することができる。したがって、モールド樹脂４０の表面に形成された電磁波シールド５０とモジュール基板２０のグランドとの電気的接続の信頼性が高めることができる。   As described above, in the electronic component module 10 according to the present embodiment, the ground pattern of the first conductor layer L1 is not exposed on the side surface of the module substrate 20, and the second conductor below the first conductor layer L1. Since the ground pattern 27 of the layer L2 is exposed on the side surface of the module substrate 20, and the electromagnetic wave shield 50 is connected to the exposed surface of the ground pattern of the second conductor layer L2, the mold resin 40 attached to the side surface of the module substrate 20 is used. The effects of burr can be avoided. Therefore, the reliability of the electrical connection between the electromagnetic wave shield 50 formed on the surface of the mold resin 40 and the ground of the module substrate 20 can be improved.

次に、本実施形態による電子部品モジュール１０の製造方法について説明する。   Next, a method for manufacturing the electronic component module 10 according to the present embodiment will be described.

図３は電子部品モジュール１０の製造方法を説明するためのフローチャートであり、図４〜図１１は各工程における断面図である。   FIG. 3 is a flowchart for explaining a method of manufacturing the electronic component module 10, and FIGS. 4 to 11 are cross-sectional views in each step.

まず、図４に示すように、集合基板２０ａを用意し、その主面２１ａ及び裏面２２ａにそれぞれランドパターン２４及び外部端子２５を形成する。集合基板２０ａは、複数のモジュール基板２０を多数個取りするための大面積の多層基板である。なお、集合基板２０ａの各導体層Ｌ１〜Ｌ４は、最終製品において所定のパターン形状となるように予めパターニングされている必要がある。ただし、外部端子２５の形成についてはこの段階で行う必要はなく、以降の任意の工程で形成することができる。   First, as shown in FIG. 4, a collective substrate 20a is prepared, and land patterns 24 and external terminals 25 are formed on the main surface 21a and the back surface 22a, respectively. The collective substrate 20a is a large-area multilayer substrate for taking a large number of the plurality of module substrates 20. Note that each of the conductor layers L1 to L4 of the aggregate substrate 20a needs to be patterned in advance so as to have a predetermined pattern shape in the final product. However, it is not necessary to form the external terminal 25 at this stage, and it can be formed by any subsequent process.

次に、図５に示すように、所定のランドパターン２４と電気的に接続されるよう、複数の電子部品３１〜３３を集合基板２０ａ上に実装する（ステップＳ１）。電子部品３１〜３３の実装は、ランドパターン２４にハンダを供給した後、マウンタを用いて電子部品３１〜３３を配置し、その後一括リフローすることによって行うことができる。   Next, as shown in FIG. 5, a plurality of electronic components 31 to 33 are mounted on the collective substrate 20a so as to be electrically connected to a predetermined land pattern 24 (step S1). The electronic components 31 to 33 can be mounted by supplying solder to the land pattern 24, placing the electronic components 31 to 33 using a mounter, and then performing a batch reflow.

次に、図６に示すように、電子部品３１〜３３が覆われるよう、集合基板２０ａの主面２１ａにモールド樹脂４０を形成する（ステップＳ２）。モールド樹脂４０の形成は、熱硬化性エポキシ系樹脂などからなる絶縁樹脂にガラスフィラーやワックスなどが含浸されてなるタブレットを金型に供給することによって行うことができる。ガラスフィラーはシリカ（ＳｉＯ２）を主成分とし、主に熱膨張係数を調整するために添加される。また、ワックスは、金型からの剥離性を高めるために添加される。 Next, as shown in FIG. 6, the mold resin 40 is formed on the main surface 21a of the collective substrate 20a so that the electronic components 31 to 33 are covered (step S2). The molding resin 40 can be formed by supplying a tablet made of glass resin or wax impregnated with an insulating resin made of a thermosetting epoxy resin or the like to a mold. The glass filler contains silica (SiO 2 ) as a main component, and is mainly added to adjust the thermal expansion coefficient. Further, the wax is added in order to improve the peelability from the mold.

次に、図７に示すように、モールド樹脂４０の表面４０ａをラッピング（研削）する（ステップＳ３）。モールド成形した直後においては、モールド樹脂４０の表面４０ａはワックス層で覆われているため、このまま無電解メッキを施した場合、電磁波シールド５０との密着性が低くなってしまう。また、モールド樹脂４０の表層近傍には、ガラスフィラーがほとんど存在しない低密度層が形成されているため、モールド成形した直後においては、表面に露出するガラスフィラーは非常にわずかである。しかし、このラッピングによりワックス層及び低密度層が除去され、モールド樹脂４０の表面からは多数のガラスフィラーが露出した状態となり、さらにモールド樹脂４０の表面はある程度粗面化されるため、電磁波シールド５０との密着性を改善することができる。また、モールド樹脂４０の表面をラッピングすることにより、モールド樹脂４０の厚み管理がしやすくなるとともに、より薄い電子部品モジュールを提供することができる。   Next, as shown in FIG. 7, the surface 40a of the mold resin 40 is lapped (ground) (step S3). Immediately after the molding, the surface 40a of the mold resin 40 is covered with the wax layer, and therefore, when the electroless plating is performed as it is, the adhesion with the electromagnetic wave shield 50 is lowered. Further, since a low density layer with almost no glass filler is formed in the vicinity of the surface layer of the mold resin 40, the glass filler exposed on the surface is very small immediately after molding. However, the wax layer and the low-density layer are removed by this lapping, a large number of glass fillers are exposed from the surface of the mold resin 40, and the surface of the mold resin 40 is further roughened to some extent. Adhesion with can be improved. Moreover, by wrapping the surface of the mold resin 40, the thickness of the mold resin 40 can be easily managed, and a thinner electronic component module can be provided.

次に、図８に示すように、集合基板２０ａの裏面２２ａ側にマスキングテープ６０を貼り付けた後（ステップＳ４）、図９に示すように、モールド樹脂４０及び集合基板２０ａを垂直方向からダイシングすることによって、個片化された複数の電子部品モジュール１０に分離する（ステップＳ５）。ダイシング時においては、集合基板２０ａを個々のモジュール基板２０に完全に分離するフルカットを行うことが好ましい。これは、集合基板２０ａを途中までしか切断しないハーフカットでは、カットされていない部分に以降の工程で電磁波シールド５０が形成されず、電磁波シールド５０とモジュール基板のグランドパターンとの接続が不確実となり、シールド効果が低くなるからである。また、ダイシングによって、モールド樹脂４０の側面である第２の表面４２はある程度粗面化されるとともに、多数のガラスフィラーが露出した状態となる。また、フルカットした場合、モジュール基板２０にガラス成分が含まれている場合には、そのガラス成分を露出させることが可能となる。   Next, as shown in FIG. 8, after the masking tape 60 is applied to the back surface 22a side of the collective substrate 20a (step S4), the mold resin 40 and the collective substrate 20a are diced from the vertical direction as shown in FIG. As a result, the electronic component modules 10 separated into individual pieces are separated (step S5). At the time of dicing, it is preferable to perform a full cut that completely separates the collective substrate 20a into individual module substrates 20. This is because in the half cut in which the collective substrate 20a is cut only halfway, the electromagnetic wave shield 50 is not formed in the subsequent process in the uncut portion, and the connection between the electromagnetic wave shield 50 and the ground pattern of the module substrate becomes uncertain. This is because the shielding effect is lowered. Further, the second surface 42 which is the side surface of the mold resin 40 is roughened to some extent by dicing, and a large number of glass fillers are exposed. In addition, when the glass substrate is included in the module substrate 20 when it is fully cut, the glass component can be exposed.

また、このダイシングによりモジュール基板２０の側面２３には第２の導体層Ｌ２のグランドパターン２７が露出する。第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面よりも内側に位置するので、モジュール基板２０の側面２３に露出しない。ダイシングによってモールド樹脂４０のバリが発生することがあり、このバリはモモジュール基板２０の主面２１よりも下方に伸びてモジュール基板２０の側面２３に付着するが、第２の導体層Ｌ２と重なる位置までバリが伸びることはなく、バリが第２の導体層のグランドパターンの露出面を覆うことはない。また、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面に露出していないので、バリの影響を受けることはない。   Moreover, the ground pattern 27 of the second conductor layer L2 is exposed on the side surface 23 of the module substrate 20 by this dicing. Since the ground pattern of the first conductor layer L <b> 1 is located inside the side surface of the module substrate 20, it is not exposed on the side surface 23 of the module substrate 20. The burrs of the mold resin 40 may occur due to the dicing. The burrs extend below the main surface 21 of the module substrate 20 and adhere to the side surfaces 23 of the module substrate 20, but overlap the second conductor layer L2. The burr does not extend to the position, and the burr does not cover the exposed surface of the ground pattern of the second conductor layer. Further, since the ground pattern of the first conductor layer L1 is not exposed on the side surface of the module substrate 20, it is not affected by burrs.

次に、モールド樹脂４０の表面４１，４２に露出しているガラスフィラー４５を除去する（ステップＳ６）。これにより、モールド樹脂４０の表面４１，４２には、図１０に示すように多数の微細なキャビティ４３が形成される。かかる微細なキャビティ４３は、モールド樹脂４０の表面４１，４２をよりいっそう粗面化させる。ガラスフィラーを除去する方法としては、例えばフッ酸を用いてのケミカルエッチングなどで、ガラスフィラーを溶解させることにより行うことができる。この際、露出するすべてのガラスフィラーをエッチング除去することが好ましいが、一部のガラスフィラーのみをエッチング除去しても、所望の粗さとある程度のアンカー効果が得られる。また、モジュール基板２０にガラス成分が含まれている場合には、モジュール基板２０の側面２３に露出するガラス成分も除去されることから、モジュール基板２０の側面２３においてもアンカー効果が発生する。   Next, the glass filler 45 exposed on the surfaces 41 and 42 of the mold resin 40 is removed (step S6). As a result, a large number of fine cavities 43 are formed on the surfaces 41 and 42 of the mold resin 40 as shown in FIG. The fine cavities 43 further roughen the surfaces 41 and 42 of the mold resin 40. As a method for removing the glass filler, for example, the glass filler can be dissolved by chemical etching using hydrofluoric acid. At this time, it is preferable to remove all the exposed glass filler by etching, but even if only a part of the glass filler is removed by etching, a desired roughness and a certain anchor effect can be obtained. Further, when the glass component is included in the module substrate 20, the glass component exposed on the side surface 23 of the module substrate 20 is also removed, so that the anchor effect also occurs on the side surface 23 of the module substrate 20.

次に、図１１に示すように、マスキングテープ６０上に複数の電子部品モジュール１０が保持された状態で無電解メッキを施すことにより、金属膜からなる電磁波シールド５０を形成する（ステップＳ７）。これにより、モールド樹脂４０の表面４１，４２及びモジュール基板２０の側面２３が電磁波シールド５０で覆われた状態となる。ここで、モジュール基板２０の第２の導体層Ｌ２のグランドパターン２７はモジュール基板２０の側面から露出しているので、電磁波シールド５０はグランドパターン２７に接続された状態となる。また、モールド樹脂４０の表面４１，４２は、ラッピング又はダイシングによって粗面化されており、さらに、ガラスフィラー４５の除去によって多数の微細なキャビティ４３が形成されていることから、通常のモールド樹脂の表面と比べて非常に高い粗面度を有している。このため、無電解メッキによって形成された電磁波シールド５０は、モールド樹脂４０の表面４１，４２に対して高い密着性を示すことになる。特に、微細なキャビティ４３の内部に入り込んだ金属膜は、いわゆるアンカー効果をもたらすため、非常に高い密着性を得ることが可能となる。   Next, as shown in FIG. 11, the electromagnetic wave shield 50 made of a metal film is formed by performing electroless plating in a state where the plurality of electronic component modules 10 are held on the masking tape 60 (step S7). Thereby, the surfaces 41 and 42 of the mold resin 40 and the side surface 23 of the module substrate 20 are covered with the electromagnetic wave shield 50. Here, since the ground pattern 27 of the second conductor layer L <b> 2 of the module substrate 20 is exposed from the side surface of the module substrate 20, the electromagnetic wave shield 50 is connected to the ground pattern 27. Further, the surfaces 41 and 42 of the mold resin 40 are roughened by lapping or dicing, and a large number of fine cavities 43 are formed by removing the glass filler 45. It has a very high roughness compared to the surface. For this reason, the electromagnetic wave shield 50 formed by electroless plating exhibits high adhesion to the surfaces 41 and 42 of the mold resin 40. In particular, a metal film that has entered the inside of the fine cavity 43 brings about a so-called anchor effect, so that it is possible to obtain very high adhesion.

そして、マスキングテープ６０を除去すれば、図１に示した電子部品モジュール１０を得ることができる（ステップＳ８）。   If the masking tape 60 is removed, the electronic component module 10 shown in FIG. 1 can be obtained (step S8).

このように、本実施形態においては、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面２３から露出せず、これによりグランドパターンは電磁波シールド５０から絶縁分離され、第２の導体層Ｌ２のグランドパターン２７はモジュール基板２０の側面２３から露出して電磁波シールド５０に接続されているので、ダイシングによって発生するモールド樹脂４０のバリの影響を受けることなく、電磁波シールド５０をモジュール基板２０のグランドに接続することができ、インピーダンスの増加を防止することができる。   As described above, in the present embodiment, the ground pattern of the first conductor layer L1 is not exposed from the side surface 23 of the module substrate 20, whereby the ground pattern is insulated and separated from the electromagnetic wave shield 50, and the second conductor layer L2 Since the ground pattern 27 is exposed from the side surface 23 of the module substrate 20 and connected to the electromagnetic wave shield 50, the electromagnetic wave shield 50 is grounded to the module substrate 20 without being affected by the burr of the mold resin 40 generated by dicing. It is possible to prevent the increase in impedance.

また、本実施形態においては、モールド樹脂４０の上面である第１の表面４１については、ワックス層４４の除去、ラッピングによる粗面化及び低密度層４６の除去、並びに、ガラスフィラー４５の除去が行われ、モールド樹脂４０の側面である第２の表面４２についてはダイシングによる粗面化、並びに、ガラスフィラー４５の除去が行われることから、無電解メッキによって形成される電磁波シールド５０に対して高い密着性を確保することが可能となる。これにより、その後の工程で電磁波シールド５０が剥離することが無くなるため、製品の信頼性を高めることが可能となる。しかも、ラッピングによりモールド樹脂４０の上面を研削していることから、モールド樹脂４０の厚みを制御することも可能となる。   Further, in the present embodiment, the first surface 41 which is the upper surface of the mold resin 40 is subjected to removal of the wax layer 44, roughening by lapping and removal of the low density layer 46, and removal of the glass filler 45. Since the second surface 42, which is the side surface of the mold resin 40, is roughened by dicing and the glass filler 45 is removed, it is higher than the electromagnetic wave shield 50 formed by electroless plating. It becomes possible to ensure adhesion. Thereby, since the electromagnetic wave shield 50 is not peeled off in the subsequent process, the reliability of the product can be improved. Moreover, since the upper surface of the mold resin 40 is ground by lapping, the thickness of the mold resin 40 can be controlled.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

例えば、上記実施形態では、第２の導体層Ｌ２のグランドパターン２７を電磁波シールド５０に接続しているが、本発明はこのような接続構造に限定されず、例えば図１２に示すように、第２の導体層Ｌ２よりもさらに下層の第３の導体層Ｌ３のグランドパターン２８を電磁波シールド５０に接続するようにしてもよい。また、図１３に示すように、第２の導体層Ｌ２のグランドパターン２７と第３の導体層Ｌ３のグランドパターン２８の両方を電磁波シールド５０に接続するようにしてもよい。   For example, in the above embodiment, the ground pattern 27 of the second conductor layer L2 is connected to the electromagnetic wave shield 50. However, the present invention is not limited to such a connection structure. For example, as shown in FIG. The ground pattern 28 of the third conductor layer L3, which is lower than the second conductor layer L2, may be connected to the electromagnetic wave shield 50. Further, as shown in FIG. 13, both the ground pattern 27 of the second conductor layer L2 and the ground pattern 28 of the third conductor layer L3 may be connected to the electromagnetic wave shield 50.

また、上記実施形態では、第２の導体層Ｌ２のグランドパターン２７は基板領域の外周部の全周に亘って形成されているが、例えば図１４に示すように、矩形の基板領域の各辺の幅方向の中央部だけに設けられていてもよい。この場合、導体パターンの幅は、対応する辺の幅の１／２以上であることが好ましい。   Moreover, in the said embodiment, although the ground pattern 27 of the 2nd conductor layer L2 is formed over the perimeter of the outer peripheral part of a board | substrate area | region, as shown, for example in FIG. 14, each side of a rectangular board | substrate area | region It may be provided only at the center in the width direction. In this case, it is preferable that the width of the conductor pattern is ½ or more of the width of the corresponding side.

また、上記実施形態ではモジュール基板として４層の多層基板を用いたが、多層基板の層数は特に限定されない。また、電磁波シールドが接続される導体層は第１の導体層よりも下層の導体層である限り特に限定されない。ただし、第２の導体層のグランドパターンは第１の導体層の次に近いので好ましい。   In the above embodiment, a multilayer substrate having four layers is used as the module substrate. However, the number of layers of the multilayer substrate is not particularly limited. Moreover, the conductor layer to which the electromagnetic wave shield is connected is not particularly limited as long as it is a lower conductor layer than the first conductor layer. However, the ground pattern of the second conductor layer is preferable because it is next to the first conductor layer.

１０ 電子部品モジュール
２０ モジュール基板
２０ａ 集合基板
２１ モジュール基板の主面
２１ａ 集合基板の主面
２２ モジュール基板の裏面
２２ａ 集合基板の裏面
２３ モジュール基板の側面
２４ ランドパターン
２５ 外部端子
２７ グランドパターン
２８ グランドパターン
３１〜３３ 電子部品
４０ モールド樹脂
４０ａ モールド樹脂の表面
４１ 第１の表面
４２ 第２の表面
４３ 微細なキャビティ
４４ ワックス層
４５ ガラスフィラー
４６ 低密度層
５０ 電磁波シールド
６０ マスキングテープ
７０ モールド樹脂
７１ モールド樹脂のバリ
７２ グランドパターン
ＣＡ 回路領域
Ｌ１〜Ｌ４ 導体層
ＭＡ 余白領域 DESCRIPTION OF SYMBOLS 10 Electronic component module 20 Module board | substrate 20a Aggregate board | substrate 21 Main surface 21a of an assembly board Main surface 22 of an assembly board 22 Back face of a module board 22a Back face of an assembly board 23 Side face of a module board 24 Land pattern 25 External terminal 27 Ground pattern 28 Ground pattern 31 ˜33 Electronic component 40 Mold resin 40a Mold resin surface 41 First surface 42 Second surface 43 Fine cavity 44 Wax layer 45 Glass filler 46 Low density layer 50 Electromagnetic wave shield 60 Masking tape 70 Mold resin 71 Mold resin burrs 72 Ground pattern CA Circuit area L1 to L4 Conductor layer MA Margin area

Claims (10)

多層基板で構成されたモジュール基板と、
前記モジュール基板の主面に搭載された電子部品と、
前記電子部品を覆うよう前記モジュール基板の前記主面に形成されたモールド樹脂と、
前モールド樹脂の表面に形成された電磁波シールドと、を備え、
前記モジュール基板は、
前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、
前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、
前記第１のグランドパターンは、前記モジュール基板の側面に露出しておらず、
前記第２のグランドパターンの少なくとも一部は、前記モジュール基板の前記側面に露出しており、
前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンに接続されていることを特徴とする電子部品モジュール。 A module substrate composed of a multilayer substrate;
Electronic components mounted on the main surface of the module substrate;
Mold resin formed on the main surface of the module substrate so as to cover the electronic component,
An electromagnetic wave shield formed on the surface of the front mold resin,
The module substrate is
A first conductor layer located on the main surface of the module substrate and including a first ground pattern;
A second conductor layer located below the first conductor layer and including a second ground pattern;
The first ground pattern is not exposed on the side surface of the module substrate,
At least a part of the second ground pattern is exposed on the side surface of the module substrate,
The electronic component module, wherein the electromagnetic wave shield is connected to the second ground pattern on the side surface of the module substrate. 前記モジュール基板の前記側面には前記モールド樹脂のバリが付着しており、
前記第２のグランドパターンは前記バリに覆われていないことを特徴とする請求項１に記載の電子部品モジュール。 The mold resin burrs are attached to the side surface of the module substrate,
The electronic component module according to claim 1, wherein the second ground pattern is not covered with the burr. 前記第２の導体層は、前記第１の導体層よりも一つ下の層であることを特徴とする請求項１又は２に記載の電子部品モジュール。   3. The electronic component module according to claim 1, wherein the second conductor layer is a layer one layer lower than the first conductor layer. 4. 前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出していることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品モジュール。   4. The electronic component module according to claim 1, wherein the module substrate has a plurality of side surfaces, and the second ground pattern is exposed on each of the plurality of side surfaces. 5. . 前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出している、請求項１乃至４のいずれか一項に記載の電子部品モジュール。   5. The electronic component module according to claim 1, wherein the second ground pattern is exposed over the entire outer periphery of the module substrate. 6. 多層基板で構成されたモジュール基板の主面に電子部品を搭載する工程と、
前記電子部品を覆うよう前記モジュール基板の前記主面にモールド樹脂を形成する工程と、
前記モジュール基板の前記主面に対して垂直な方向から前記モジュール基板及び前記モールド樹脂をダイシングして前記モジュール基板の側面を露出させる工程と、
前記モールド樹脂の表面と前記モジュール基板の前記側面に無電解メッキを施すことによって電磁波シールドを形成する工程とを備え、
前記モジュール基板は、
前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、
前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、
前記第１のグランドパターンは、前記モジュール基板の前記側面に露出しておらず、
前記第２のグランドパターンの少なくとも一部は、前記モジュール基板の前記側面に露出しており、
前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンと接続されるように形成されることを特徴とする電子部品モジュールの製造方法。 A step of mounting electronic components on the main surface of the module substrate composed of a multilayer substrate;
Forming a mold resin on the main surface of the module substrate so as to cover the electronic component;
Dicing the module substrate and the mold resin from a direction perpendicular to the main surface of the module substrate to expose a side surface of the module substrate;
A step of forming an electromagnetic wave shield by performing electroless plating on the surface of the mold resin and the side surface of the module substrate;
The module substrate is
A first conductor layer located on the main surface of the module substrate and including a first ground pattern;
A second conductor layer located below the first conductor layer and including a second ground pattern;
The first ground pattern is not exposed on the side surface of the module substrate,
At least a part of the second ground pattern is exposed on the side surface of the module substrate,
The electromagnetic wave shield is formed so as to be connected to the second ground pattern on the side surface of the module substrate. 前記ダイシングによって前記モジュール基板の側面には前記モールド樹脂のバリが付着しており、
前記第２のグランドパターンは前記バリに覆われていない、請求項６に記載の電子部品モジュールの製造方法。 The mold resin burrs are attached to the side surface of the module substrate by the dicing,
The method of manufacturing an electronic component module according to claim 6, wherein the second ground pattern is not covered with the burr. 前記第２の導体層は、前記第１の導体層よりも一つ下の層である、請求項６又は７に記載の電子部品モジュールの製造方法。   The method of manufacturing an electronic component module according to claim 6, wherein the second conductor layer is a layer one layer lower than the first conductor layer. 前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出している、請求項６乃至８のいずれか一項に記載の電子部品モジュールの製造方法。   The method of manufacturing an electronic component module according to claim 6, wherein the module substrate has a plurality of side surfaces, and the second ground pattern is exposed on each of the plurality of side surfaces. 前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出している、請求項６乃至９のいずれか一項に記載の電子部品モジュールの製造方法。   10. The method of manufacturing an electronic component module according to claim 6, wherein the second ground pattern is exposed over the entire outer periphery of the module substrate. 11.
JP2013056527A 2013-03-19 2013-03-19 Electronic component module, and method for manufacturing the same Pending JP2014183181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013056527A JP2014183181A (en) 2013-03-19 2013-03-19 Electronic component module, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056527A JP2014183181A (en) 2013-03-19 2013-03-19 Electronic component module, and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2014183181A true JP2014183181A (en) 2014-09-29

Family

ID=51701610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013056527A Pending JP2014183181A (en) 2013-03-19 2013-03-19 Electronic component module, and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2014183181A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147341A (en) * 2016-02-17 2017-08-24 株式会社ディスコ Semiconductor package, and manufacturing method for semiconductor package
CN107112311A (en) * 2014-12-22 2017-08-29 德国艾托特克公司 Method for the electromagnetic shielding and heat management of driving component
KR20170101647A (en) * 2016-02-29 2017-09-06 엘지이노텍 주식회사 Shield device of electromagnetic interference and method of fabricating the same
CN107210268A (en) * 2015-01-27 2017-09-26 株式会社村田制作所 High-frequency model
WO2017175975A1 (en) * 2016-04-08 2017-10-12 Samsung Electronics Co., Ltd. Emi shielding structure and manufacturing method therefor
JP2017208388A (en) * 2016-05-16 2017-11-24 株式会社アルバック Method for manufacturing electronic components and processing system
JP2018006462A (en) * 2016-06-29 2018-01-11 株式会社ディスコ Packaging method of device
JP2018006461A (en) * 2016-06-29 2018-01-11 株式会社ディスコ Packaging method of device
JP2018107408A (en) * 2016-12-28 2018-07-05 株式会社ディスコ Manufacturing method of semiconductor package
JP2019149467A (en) * 2018-02-27 2019-09-05 Tdk株式会社 Circuit module
JP2019149466A (en) * 2018-02-27 2019-09-05 Tdk株式会社 Circuit module
WO2020032176A1 (en) * 2018-08-08 2020-02-13 リンテック株式会社 Terminal protecting tape and method for manufacturing semiconductor device having electromagnetic-wave blocking film attached thereto
WO2020032175A1 (en) * 2018-08-08 2020-02-13 リンテック株式会社 Terminal protecting tape and method for manufacturing semiconductor device furnished with electromagnetic-wave blocking film
JP2021132074A (en) * 2020-02-18 2021-09-09 Tdk株式会社 Coil component and circuit board including the same
WO2023085110A1 (en) * 2021-11-10 2023-05-19 株式会社村田製作所 Module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219210A (en) * 2009-03-16 2010-09-30 Renesas Electronics Corp Semiconductor device, and method of manufacturing the same
JP2013026330A (en) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd Circuit module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219210A (en) * 2009-03-16 2010-09-30 Renesas Electronics Corp Semiconductor device, and method of manufacturing the same
JP2013026330A (en) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd Circuit module

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112311B (en) * 2014-12-22 2020-10-02 德国艾托特克公司 Method for electromagnetic shielding and thermal management of active components
US10249572B2 (en) 2014-12-22 2019-04-02 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
KR20170099982A (en) * 2014-12-22 2017-09-01 아토테크더치랜드게엠베하 Method for electromagnetic shielding and thermal management of active components
EP3238249B1 (en) * 2014-12-22 2020-12-09 ATOTECH Deutschland GmbH Method for electromagnetic shielding and thermal management of active components
KR102049650B1 (en) * 2014-12-22 2019-11-28 아토테크더치랜드게엠베하 Method for electromagnetic shielding and thermal management of active components
CN107112311A (en) * 2014-12-22 2017-08-29 德国艾托特克公司 Method for the electromagnetic shielding and heat management of driving component
JP2018502453A (en) * 2014-12-22 2018-01-25 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ Method for electromagnetic shielding and thermal management of active components
CN107210268A (en) * 2015-01-27 2017-09-26 株式会社村田制作所 High-frequency model
JP2017147341A (en) * 2016-02-17 2017-08-24 株式会社ディスコ Semiconductor package, and manufacturing method for semiconductor package
TWI731025B (en) * 2016-02-17 2021-06-21 日商迪思科股份有限公司 Manufacturing method of semiconductor package
KR102517689B1 (en) * 2016-02-29 2023-04-04 엘지이노텍 주식회사 Shield device of electromagnetic interference and method of fabricating the same
KR20170101647A (en) * 2016-02-29 2017-09-06 엘지이노텍 주식회사 Shield device of electromagnetic interference and method of fabricating the same
US10624248B2 (en) 2016-04-08 2020-04-14 Samsung Electronics Co., Ltd. EMI shielding structure and manufacturing method therefor
WO2017175975A1 (en) * 2016-04-08 2017-10-12 Samsung Electronics Co., Ltd. Emi shielding structure and manufacturing method therefor
JP2017208388A (en) * 2016-05-16 2017-11-24 株式会社アルバック Method for manufacturing electronic components and processing system
JP2018006461A (en) * 2016-06-29 2018-01-11 株式会社ディスコ Packaging method of device
JP2018006462A (en) * 2016-06-29 2018-01-11 株式会社ディスコ Packaging method of device
JP2018107408A (en) * 2016-12-28 2018-07-05 株式会社ディスコ Manufacturing method of semiconductor package
JP2019149466A (en) * 2018-02-27 2019-09-05 Tdk株式会社 Circuit module
JP7365759B2 (en) 2018-02-27 2023-10-20 Tdk株式会社 circuit module
JP2019149467A (en) * 2018-02-27 2019-09-05 Tdk株式会社 Circuit module
JP7056226B2 (en) 2018-02-27 2022-04-19 Tdk株式会社 Circuit module
KR102630909B1 (en) * 2018-08-08 2024-01-30 린텍 가부시키가이샤 Method for manufacturing a semiconductor device having a terminal protection tape and an electromagnetic shielding film
KR102627581B1 (en) * 2018-08-08 2024-01-23 린텍 가부시키가이샤 Method for manufacturing a semiconductor device having a terminal protection tape and an electromagnetic shielding film
JPWO2020032176A1 (en) * 2018-08-08 2021-08-12 リンテック株式会社 Manufacturing method of terminal protection tape and semiconductor device with electromagnetic wave shielding film
JPWO2020032175A1 (en) * 2018-08-08 2021-08-26 リンテック株式会社 Manufacturing method of terminal protection tape and semiconductor device with electromagnetic wave shielding film
KR20210042100A (en) * 2018-08-08 2021-04-16 린텍 가부시키가이샤 Method for manufacturing a semiconductor device having a terminal protective tape and an electromagnetic shielding film
CN112585742A (en) * 2018-08-08 2021-03-30 琳得科株式会社 Terminal protection tape and method for manufacturing semiconductor device with electromagnetic wave shielding film
JP7225250B2 (en) 2018-08-08 2023-02-20 リンテック株式会社 Terminal protection tape and method for manufacturing semiconductor device with electromagnetic wave shielding film
KR20210042102A (en) * 2018-08-08 2021-04-16 린텍 가부시키가이샤 Method for manufacturing a semiconductor device having a terminal protective tape and an electromagnetic shielding film
TWI830764B (en) * 2018-08-08 2024-02-01 日商琳得科股份有限公司 Terminal protection tape and method for manufacturing semiconductor device with electromagnetic wave shielding film
JP7301053B2 (en) 2018-08-08 2023-06-30 リンテック株式会社 Terminal protection tape and method for manufacturing semiconductor device with electromagnetic wave shielding film
WO2020032176A1 (en) * 2018-08-08 2020-02-13 リンテック株式会社 Terminal protecting tape and method for manufacturing semiconductor device having electromagnetic-wave blocking film attached thereto
WO2020032175A1 (en) * 2018-08-08 2020-02-13 リンテック株式会社 Terminal protecting tape and method for manufacturing semiconductor device furnished with electromagnetic-wave blocking film
JP2021132074A (en) * 2020-02-18 2021-09-09 Tdk株式会社 Coil component and circuit board including the same
JP7363559B2 (en) 2020-02-18 2023-10-18 Tdk株式会社 Coil parts and circuit boards equipped with the same
WO2023085110A1 (en) * 2021-11-10 2023-05-19 株式会社村田製作所 Module

Similar Documents

Publication Publication Date Title
JP2014183181A (en) Electronic component module, and method for manufacturing the same
JP6427817B2 (en) Printed circuit board and manufacturing method thereof
JP4589170B2 (en) Semiconductor device and manufacturing method thereof
TWI694612B (en) Semiconductor module
JPWO2007060784A1 (en) Circuit module manufacturing method and circuit module
JP5115573B2 (en) Method for manufacturing connection pad
JP6614246B2 (en) Capacitor built-in multilayer wiring board and manufacturing method thereof
JP2014183180A (en) Electronic component module, and method for manufacturing the same
JP2010010441A (en) Circuit module and method of manufacturing the same
KR102080663B1 (en) Printed Circuit Board Having Embedded Electronic Device And Manufacturing Method Thereof
JP2006294701A (en) Semiconductor device and its manufacturing method
KR101164957B1 (en) PCB within cavity and Fabricaring method of the same
TWI403244B (en) Method for manufacturing multilayer printed circuit board
JPWO2014162478A1 (en) Component built-in substrate and manufacturing method thereof
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
JP2011187779A (en) Module
US9247632B2 (en) Cover structure and manufacturing method thereof
US20150155250A1 (en) Semiconductor package and fabrication method thereof
KR20140079204A (en) Semiconductor package substrate, semiconductor package and the method for fabricating same of
JPWO2018123381A1 (en) Circuit module and manufacturing method thereof
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
JP2010238994A (en) Semiconductor module and method of manufacturing the same
JP6219787B2 (en) Wiring board manufacturing method
JP2019153668A (en) Circuit board and manufacturing method thereof
JP5890978B2 (en) Wiring board manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170530